KR20030059281A - 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 - Google Patents

특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 Download PDF

Info

Publication number
KR20030059281A
KR20030059281A KR10-2003-7007111A KR20037007111A KR20030059281A KR 20030059281 A KR20030059281 A KR 20030059281A KR 20037007111 A KR20037007111 A KR 20037007111A KR 20030059281 A KR20030059281 A KR 20030059281A
Authority
KR
South Korea
Prior art keywords
layer
thin layer
substrate
thick
thick layer
Prior art date
Application number
KR10-2003-7007111A
Other languages
English (en)
Other versions
KR100807447B1 (ko
Inventor
브루노 기스랑
파브리스 르떼르뜨르
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20030059281A publication Critical patent/KR20030059281A/ko
Application granted granted Critical
Publication of KR100807447B1 publication Critical patent/KR100807447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 기계적 서포트를 구성하는 층에 의해 지지된 박층으로 이루어진, 특히 광학, 전자 공학 또는 광전자 공학용 기판 제조 방법에 관련된다. 본 발명에 의하면, 상기 방법은 소스 기판(6)으로부터 상기 박층(2)을 형성하는 물질 층을 박리되는 단계, 및 물질을 피착하여 상기 박층(2) 상에 두꺼운 층(4)을 형성함으로써 상기 기계적 서포트를 구성하는 층을 형성하는 단계를 포함한다.

Description

특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조 방법, 및 이 방법에 의한 기판{METHOD FOR MAKING A SUBSTRATE IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND RESULTING SUBSTRATE}
문서 FR 2 681 472는 소스 기판에서 서포트로 박층(薄層) 물질을 옮기는 것을 개시하고 있는데, 박층을 서포트에 접합하는 동작은 종종 분자 부착에 의해 달성되며, 우수한 접합 인터페이스를 얻기 위해서는 접촉 전에, 서로 고착시킬 면들을 특별히 준비할 필요가 있다. 이러한 준비는 대개 연마, 평탄화, 물리 화학적 처리, 중간층 제조 등의 동작을 포함하며, 비교적 길고 복잡할 수 있다. 이것은 특히 지지 기판이 다결정질인 경우에 적용된다.
본 발명은 기판, 특히, 광학, 전자 공학 또는 광전자 공학용 기판의 제조 방법의 분야, 및 이러한 방법들에 의해 획득된 기판에 관련된다. 보다 자세히, 기판은 마이크로시스템, 센서, 발광 또는 레이저 다이오드 등의 제조에 쓰일 수 있다.
도 1은 본 발명에 따른 방법의 실시 단계를 나타내는 도면이다.
도 2는 본 발명에 따른 방법의 다른 실시 단계를 나타내는 도면이다.
도 3은 본 발명에 따른 방법의 또 다른 실시 단계를 나타내는 도면이다.
도 4는 본 발명에 따른 방법의 또 다른 실시 단계를 나타내는 도면이다.
도 5는 본 발명에 따른 방법의 또 다른 실시 단계를 나타내는 도면이다.
도 6은 본 발명에 따른 방법의 또 다른 실시 단계를 나타내는 도면이다.
도 7은 본 발명의 방법의 변형에 사용될 수 있는, 4개의 박층을 가진 중간층의 도식적인 사시도이다.
도 8a 및 8b는 본 발명의 변형에서 획득된 기판의 예를 나타내는 도식적인 단면도이다.
본 발명의 목적은 서포트 상에 박층을 포함하는 기판의 제조 방법을 제공하는 것이며, 이 방법은 종래 기술의 방법에 비해 상당히 간단하며 훨씬 저렴할 수 있다.
본 발명에 의하면, 이 목적은, 특히, 광학, 전자 공학 또는 광전자 공학용으로 기계적 서포트를 구성하는 층에 의해 지지된 박층으로 이루어진 기판을 제조하는 방법에 의해 달성되며, 상기 방법은,
·소스 기판으로부터 상기 박층을 형성하는 물질 층을 박리하는 단계; 및
·물질을 피착하여 상기 박층 상에 두꺼운 층을 형성함으로써 상기 기계적 서포트를 구성하는 상기 두꺼운 층을 형성하는 단계를 포함한다.
본 발명의 방법은 실시가 간단하고, 연마, 평탄화, 중간층 제조 등, 접촉하게 되는 면의 장시간의 고가의 준비를 생략할 수 있게 하며, 두꺼운 층을 형성하기 전에 단지 에칭에 의해 모든 단계들이 임의로 교체될 수 있으며, 고온 처리와 동시에 형성이 일어날 수 있어 유리하다.
특히, 박층을 두꺼운 서포트로 옮기는(박층이 단결정인지, 다결정인지, 비결정인지 등에 상관없이) 기존의 기술에서는, 박층이 단일 조각으로서, 마찬가지로 단일 조각으로 구성되어 미리 준비된 두꺼운 서포트 상으로 옮겨지는 반면, 본 발명에서는 두꺼운 서포트가 박층 상에 직접 형성된다. 따라서, 본 발명의 실시는 장시간의 고가의 표면 준비 단계를 생략할 수 있게 하므로 상당한 절약을 발생시킨다.
유리하게 본 발명에서는, 서포트를 구성하는 물질이 예를 들어 화학 증착(CVD)에 의해 박층 상에 직접 피착된다. 이러한 환경에서, 박층과 서포트 사이에서 획득된 인터페이스는 종래 기술의 방법으로는 일반적이지 않은 경우인 전기 및/또는 열 전도의 점에서 특히 품질이 우수하다.
두꺼운 층은 금속 피착, 예를 들어 구리의 전해 피착에 대응할 수도 있다.
그러나, 두꺼운 층은 주조 및/또는 점성이 있거나 소결된 물질로 충분히 동일하게 형성될 수 있다.
본 발명의 방법은 박층 및 두꺼운 층이 열 팽창 계수 및/또는 밀접하거나 동등한 결정 격자 파라미터를 각각 처리하는 물질로 구성된 기판의 제조에 실시되는 것이 유리하다.
본 발명의 방법은 예를 들어 다결정, 비결정, 세라믹, 복수의 상(phase) 등의 지지 기판 상에 반도체 물질의 단결정 박층을 포함하는 복합 기판의 제조 정황에 있어서도 특히 유리하다. 어떤 기술, 특히 어떤 피착 및/또는 성장 기술은 두꺼운 층을 저렴하게 형성할 수 있게 한다. 따라서, 본 발명의 방법을 이용하여 비결정 또는 다결정 탄화규소로 된 두꺼운 층을 예를 들어 단결정 탄화규소로 된 박층 상에 형성하는 것은 고품질 단결정 탄화규소로 기판을 제조 완성했을 때보다 저렴하게 탄화규소 기판을 형성할 수 있게 한다.
더욱이, 본 발명은 서포트를 구성하는 물질의 양호 품질 성장을 촉진시키는 이점을 갖는다. 따라서, 보다 저렴하게 기판을 제조하길 원한다면, 종래 기술의 방법에서는 얇은 단결정 층을 다결정 또는 비결정 물질로 제조된 서포트와 같이 비싸지 않은 서포트 상에 옮기는 것이 가능하다. 동일한 생각이 본 발명의 방법에 바꾸어 표현되면, 비싸지 않은 재료로 된 두꺼운 층이 높은 가산값을 갖는 물질의 박층 상에 만들어지지만, 박층 자체가 단결정이면, 두꺼운 층은 상기 두꺼운 층과 동일한 물질의 원피스 층이 박층 상으로 직접 옮겨졌을 때보다 양호한 품질이 된다. 서포트, 즉, 본 발명의 방법에 의해 형성된 두꺼운 층이 다결정이면, 특권 위상의 성장에 따라 그 물질 내에 보다 좋은 결합력 및 보다 좋은 적응력의 다양한 성질이 얻어진다. 그러나, 본 발명의 방법이 박층과 서포트 사이에 중간층, 예를 들어 비결정 절연체를 형성하는 동작을 포함한다면 이 이점이 감소될 수 있다.
어떤 상태에서, 두꺼운 층이 본 발명의 방법을 이용하여 박층 상에서 성장하면, 박층은 두꺼운 층에서 단결정 또는 유사-단결정 성장의 근원이 되는 종자 역할을 한다. 이 상태들은 박층 상에서 에피택셜 또는 유사-에피택셜 성장하는 두꺼운 층에 해당한다.
본 발명의 방법은 개별적으로 혹은 조합하여 선택된 다음의 특성들을 유리하게, 그러나 임의로 포함하고 있다.
·상기 방법은 박층의 한쪽 면 및/또는 다른 쪽 면에 유용층(useful layer)을 피착하는 동작을 포함하며, 예로서 이 유용층은 질화갈륨, 질화알루미늄, 혹은 다른 물질, 예를 들어 알루미늄, 인듐 및 갈륨을 포함하는 리스트로부터 선택된 적어도 두 원소의 화합물 등의, 밴드 갭이 넓은 물질로 구성되고,
·두꺼운 층이 형성되기 전에 적어도 하나의 유용층이 피착되고,
·두꺼운 층이 형성된 후 적어도 하나의 유용층이 피착되고,
·유용층 및 두꺼운 층은 각각 박층의 다른 면에 피착되고,
·박층은 단결정 물질로 구성되고,
·두꺼운 층은 단결정 물질, 다결정 물질, 비결정 물질, 복수의 상을 포함하는 물질, 및 박층을 구성하는 물질들보다 비싸지 않은 물질들로 구성된 리스트로부터 선택된 물질을 피착함으로써 형성되고,
·상기 방법은 박층 상에 본딩층을 형성하는 동작을 포함하며, 상기 본딩층은 비결정 물질 및 다결정 물질과, 텅스텐이나 규화텅스텐 등의 금속 물질을 포함하는 리스트로부터 선택된 물질로 구성되고, 이들 특성은 결합될 수 있고(예를 들어 다결정과 금속), 본딩층은 예를 들어 소스 기판으로부터 박층이 박리되기 전에 형성될 수 있는 것으로 이해되며,
·상기 방법은 박층 상에 두꺼운 층을 형성하기 전에 박층을 중간 서포트로 옮기는 단계를 포함하고,
·상기 방법은 중간 서포트를 제거하는 동작을 포함하고,
·중간 서포트는 박층과 중간 서포트를 분리함으로써, 특히 중간 서포트를 재활용할 수 있게 제거되고,
·상기 방법은 박층을 중간 서포트로 옮기기 전에 중간 서포트 상에 본딩층을 형성하는 동작을 포함하고, 상기 본딩층은 비결정 물질, 다결정 물질, 및 텅스텐이나 규화텅스텐 등의 금속 물질을 포함하는 리스트로부터 선택된 물질로 구성되며, 이들 특성은 결합될 수 있는 것으로 이해되며(예를 들어 다결정과 금속),
·박층은 규소, 탄화규소, 사파이어, 다이아몬드, 질화갈륨, 질화알루미늄, 및 이들 물질 중 적어도 두 물질의 결합 또는 중첩을 포함하는 리스트로부터 선택된 물질로 구성되고,
·두꺼운 층은 규소, 탄화규소, 사파이어, 다이아몬드, 그래파이트, 질화갈륨, 질화알루미늄, 질화붕소, 및 이들 물질 중 적어도 두 물질의 결합 또는 중첩을포함하는 리스트로부터 선택된 물질로 구성되고,
·박층은 취약대에 의해 소스 기판으로부터 박리되고,
·취약대는 소스 기판에 원자 종을 소정 깊이에 가깝게 주입함으로써 구성되고,
·박층과 소스 기판의 나머지 부분 사이에 개재된 영역을, 예를 들어 화학적 에칭에 의해 제거함으로써 소스 기판으로부터 박층이 박리되고,
·두꺼운 층이 피착되어 있는 상태는 두꺼운 층이 단결정, 다결정, 절연성 및 전도성을 포함하는 리스트로부터 선택된 특성을 갖도록 최적화되며, 이들 특성 중 2개가 단결정과 전도 특성 등과 같이 임의로 관련될 수 있는 것으로 이해된다.
상기, 그리고 이 문서의 이하에서, "원자 주입"이란 용어는 원자 종 또는 이온 종이 물질에 유도되어 물질 내에 상기 종의 농도 최대값을 얻기에 적합한 원자 종 또는 이온 종으로 모든 종류의 충격을 커버하며, 상기 최대값은 충격 면에 대해 소정 깊이에 있다. 원자 종 또는 이온 종은 최대값 주위에 분포된 에너지에 의해 물질에 유도된다. 원자 종은 플라즈마 담금 등에 의해 작동하는 이온빔 주입기를 이용하여 물질에 주입된다. "원자 종 또는 이온 종"이란 용어는 이온화된 원자, 중성, 또는 분자형, 또는 이온 또는 중성 형태의 분자, 또는 실제로 다른 원자들 또는 이온 또는 중성 형태의 분자들의 결합을 커버하는 데 사용된다.
본 발명의 그 밖의 특징, 목적 및 이점은 다음의 상세한 설명으로 명백해지며, 본 발명은 첨부 도면에 의해 보다 쉽게 이해된다.
이하, 본 발명의 방법을 5개의 특정한, 하지만 비한정적인 실시예를 참조하여 상세히 설명한다.
제1 실시예에서는, 도 1에 도시한 바와 같이, 다음과 같은 단계를 행함으로써, 박층을 위한 기계적 서포트를 형성하는 두꺼운 층(4) 상에 박층(2)을 포함하는 최종 기판(14)이 제조된다.
·원자 종의 주입이 가해지는 소스 기판(6)의 표면에 본딩층(10)을 형성하기 위해 비결정 물질로 된 층을 형성하고, 다른 본딩층(11)을 형성하기 위해 중간 서포트(12)의 표면에 비결정 물질로 된 층을 형성하고,
·소스 기판(6)에 소정 깊이로 원자 종을 주입하여 취약대(a zone ofweakness)(8)를 형성하고,
·본딩층들(10, 11)을 접촉시키고(100),
·취약대(8)에 의해 소스 기판(6)으로부터 박층(2)을 박리하고(200),
·취약대(8)에 해당하는 박층(2)의 표면에 두꺼운 층(4)을 피착하고(300),
·본딩층들(10, 11)을 제거하여 중간층(12)에서 박층(2)을 분리한다(400).
본딩층(10)을 형성하는 단계 및 원자 종을 주입하는 단계는 상기에 지정된 순서나 다른 순서로 행해질 수 있다.
이온 종을 주입하는 단계 및 박층(2)을 박리하는 단계(200)는 예를 들어 프랑스 특허 FR 2 681 472에 설명되어 있다.
본딩층(10, 11)을 형성하는 단계들은 이 기술에 숙련된 자에게 알려진 방법들 중 하나를 이용하여 비결정 물질로 된 층을 형성하는 것에 해당한다.
박층(2)에는 두꺼운 층(4)을 피착하는 단계(300)를 실시하기에 앞서, 추가 기술적인 단계가 실시되어, 모든 혹은 일부 전자 부품을 형성할 수도 있고, 또는 에피택셜 또는 다른 방법으로 막들을 추가로 균일하게 피착할 수도 있다.
다음 표는 상술한 제1 실시예의 실시에 이용될 수 있는 물질의 예를 요약한 것이다.
표 1
박층(2) 중간 서포트(12) 두꺼운 지지 층(4) 본딩층(10, 11)
모노 SiC 폴리 SiC 또는모노 SiC 폴리 SiC 또는폴리 AIN 또는다이아몬드 또는박층보다 품질이 낮은모노 SiC SiO2또는 Si3N4
모노 GaN 폴리 SiC 또는모노 SiC 또는사파이어 폴리 SiC 또는폴리 AIN 또는폴리 GaN 또는다이아몬드 또는박층보다 품질이 낮은모노 SiC SiO2또는 Si3N4
{111}, {100} 등모노 Si 폴리 Si 또는모노 Si 또는폴리 SiC 또는모노 SiC 폴리 Si 또는박층보다 품질이 낮은모노 Si SiO2또는 Si3N4
상기 표에서는 다음 표에서와 같이, "모노"란 용어는 "단결정"의 의미에 사용되고, "폴리"란 용어는 "다결정"의 의미에 사용된다.
예 1
제1 예는 표 1의 첫째 줄에 해당한다.
제1 실시예는 다결정 탄화규소로 된 두꺼운 층(4) 상에 단결정 탄화규소로 된 박층(2)을 포함하는 기판의 형성에 특히 유리하다.
탄화규소는 주로 규소 단결정으로 얻어지는 것보다 훨씬 작은 직경을 갖는다 해도 단일 결정형으로 얻는 것이 곤란하다. 이것은, 특히, 단결정 규소보다 단결정 탄화규소가 보다 복잡하고 비싼 결정 획득 기술에 기인하고, 탄화규소의 경도와 취약성간의 비가 불리할 경우 기판 형성 단계가 보다 복잡하고 시간이 많이 걸리며보다 비싸기 때문이다.
따라서, 본 발명의 방법은 다수의 박층(2)이 소스 기판(6)으로부터 취득되어 이들 각각의 박층(2)이 낮은 비용의 두꺼운 층(4)으로 옮겨질 수 있게 하므로 탄화규소로 된 박층(2)을 갖는 기판 제조에 특히 유리하다.
더욱이, 탄화규소의 적용은 주로 고전력 반도체 장치에 있다. 공교롭게도, 이러한 적용들에 있어서, 어떤 매우 제한적인 명세로 인해는 탄화규소로 된 박층(2)을 수용하기 위한 것으로 선택되기에 적합한 지지 기판이 제한된다. 어떤 환경에서, 이러한 적용 때문에 서포트는 우수한 전기 및 열 전도성을 갖추어야 한다. 다결정 탄화규소는 이들 요건을 만족시킨다. 이들 특성 중 일부는 단결정 탄화규소에 매우 가까우며, 열 팽창 계수 면에서 보아 좋은 배합을 제공하고, 1600℃ 또는 1700℃(탄화규소 에피택시의 재기동 및 원자 종이 주입된 후의 어닐링에 필요한 온도)과 같은 고온에서의 처리에 호환성이 있다.
또한, 다결정 탄화규소의 사용에 있어서는 단결정 탄화규소를 공통으로 사용하는 자들의 기술을 거의 수정할 필요가 없다.
마지막으로, 다결정 탄화규소는 화학적 어택에 견디는 우수한 특성을 나타낸다.
다결정 탄화규소로 된 두꺼운 층(4) 상에 단결정 탄화규소로 된 박층(2)을 형성할 때, 본딩층(10, 11)은 산화규소로 제조되는 것이 유리하다.
두꺼운 층(4)은 화학 증착(탄화규소에 대해 비교적 낮은 피착 온도, 즉, 약 1350℃에서 행해질 수 있는 주요 이점을 갖는), 기상 에피택시(VPE) 또는 수소화기상 에피택시(HVPE), 고온 화학 증착(HTCVD), 또는 그 밖의 동등한 기술에 의해 제조될 수 있다. 두꺼운 층(4)은 승화 기술이나 볼(ball)을 획득하기 위한 방법에 일반적으로 사용되는 다른 기술 등, 단결정 제조를 위해 일반적으로 실시된 기술로부터 유도된 기술에 의해 제조될 수도 있다. 이러한 기술의 사용이 피착 품질(저온, 불균일 상태, 고속 성장 등) 면에서 항상 우수한 것은 아니지만, 비용 면에서는 유리할 수 있다.
50㎜의 직경을 가진 탄화규소 기판에 있어서, 두꺼운 층(4)은 300㎛의 두께를 갖는 것이 유리하다. 탄화규소로 된 두꺼운 층(4)은 시간당 약 100㎛의 속도로 성장하는 화학 증착에 의해 제조되는 것이 유리하다.
또한, 두꺼운 층(4)을 피착하기 위한 박층(2)의 단결정 물질에 대응하는 면을 이용할 때, 피착 파라미터는 단결정 지지 기판을 제조하도록 최적화될 수 있다. 따라서, 이와 같은 환경에서, 박층(2)은 단결정 두꺼운 층(4)의 성장을 위한 종자 역할을 한다. 피착 파라미터의 최적화 정도 및 의도된 적용에 따라, 이 단결정 두꺼운 층(4)은 품질이 낮거나 중간이 될 수 있지만, 그럼에도 불구하고 결과적인 기판은 비교적 저렴하다는 이점을 나타낸다. 그러나, 기판에 의도된 적용이 필요로 한다면, 단결정 두꺼운 층(4)을 우수하거나 매우 우수한 품질로 하는 것도 가능하다. 두꺼운 층(4)은 매우 두꺼운, 즉, 적용에 따라 몇 백 마이크로미터보다 훨씬 두꺼운 층(4)으로 기판을 형성하도록 성장될 수 있다. 상술한 실시예의 변형에서, 두꺼운 층(4)은 탄화규소는 물론 다결정 질화알루미늄, 다이아몬드 또는 그 밖의 물질로 제조될 수 있다.
중간 서포트(12)는 탄화규소로 된 두꺼운 층(4)이 성장하는 조건을 견딜 수 있어야 하며, 제거될 수도 있어야 한다. 중간 서포트(12)의 제거를 위해 선택된 기술은 그 제조를 위해 선택된 물질을 결정할 수 있다. 에칭이나 기계적 또는 화학적 제거에 의해 없애는 것이 바람직하다면, 에칭 및 제거 단계 및 중간 서포트(12) 자체도 저가이어야 한다. 이러한 환경에서는 질화알루미늄을 사용하는 것이 유리하다. 저가의 규소가 사용될 수도 있지만, 두꺼운 층(4)의 탄화규소의 피착에 호환성을 갖게 하는 것이 더 어렵다. 이와 반대로, 중간 서포트(12)가 제거되었다가 소생되면, 더 비싼 물질을 사용할 수 있다. 이러한 환경에서는 다결정 탄화규소, 혹은 어떻게든지, 소비되지 않고 재사용될 수 있으므로 다결정 탄화규소라도 선택할 수 있다.
유리하게는, 중간 서포트(12)가 산화규소의 본딩층(11)에 덮여진 다결정 탄화규소로 제조하여 사용한다.
산화규소의 사용은 소스 기판(6)으로부터 박층(2)을 취득하는 것을 보다 쉽게 한다. 산화규소의 평면 피착은 표면의 울퉁불퉁함을 없애고 실시가 용이한 알려진 기술에 의해 연마, 평탄화, 세정, 화학적 준비, 및 산화규소 상에 산화규소를 접합하는 단계들을 행할 수 있게 한다.
본딩층(10, 11)의 산화규소는 다른 물질, 예를 들어 질화규소(Si3N4)로 대체될 수도 있다. 이 물질은 산화규소보다 고온을 견딜 수 있다. 이 이점은 고품질의 단결정 또는 다결정 층을 형성할 목적으로, 또는 실제로 피착 속도를 높이길 원하는 경우, 두꺼운 층(4)의 피착을 최적화하는 데 특히 적합하다.
본 발명의 방법의 실시에 관한 이 제1 예는 다음 단계들을 포함한다.
·단결정 탄화규소로 된 박층(2), 산화규소로 된 2개의 본딩층(10, 11), 및 단결정 또는 다결정 탄화규소의 중간 서포트(12)로 이루어진 스택으로 구성된 구조를 이루고, 이 구조는 종래 기술(예를 들어, 프랑스 특허 FR 2 681 472호에 설명된 종류의 Smart-Cut 방법의 출원)에 숙련된 자에게 알려진 층 이동 방법에 의해 이루어지며,
·탄화규소의 지지 두꺼운 층(4)을 예를 들어 1350℃에서 CVD에 의해 박층(2)의 자유면에 피착하고(300),
·불화수소산 용액에서 화학 에칭에 의해 본딩층(10, 11)을 제거하여 중간 서포트(12)를 소생시키고, 다결정 또는 단결정 형태가 될 수 있는 탄화규소는 불화수소산에서 불활성인 반면, 산화규소는 이 물질 내에서 매우 쉽게 에칭되고(400),
·다결정 탄화규소로 된 두꺼운 층(4)의 표면에 마지막으로 거친 연마를 하고, 최종 기판(14)의 후부 지지면을 구성하므로 거친 연마로 충분하고, 두꺼운 층(4)이 우수한 제어 하에 피착되면, 이 연마 단계를 생략할 수도 있다.
필요에 따라, 최종 기판(14)의 기하학적인 형상이 예를 들어 최종 기판이 확실히 원하는 직경을 갖고, 측면 급경사를 정리하고, 기판 에지로부터 결절을 제거하도록 손질된다.
또한 유리하게, 최종 기판(14)의 탄화규소 단결정의 전면, 즉, 박층(2)의 자유면은 마무리 동작, 특히 최종 기판(14)의 뒷면을 연마하는 선택 동작 중에 보호될 수 있다. 본 발명의 초기 단계에서 박층(2)은 당연히 중간 서포트(12)에 이해보호된다는 것을 알 수 있다.
본 발명의 상술한 실시예에 의해 획득된 최종 기판(14)은, 본 발명의 방법에 의해 우선 박층(2) 상에 두꺼운 층(4)의 물질을 직접 피착하는 것이 종래 기술의 방법을 이용할 때 일어나는 접합 중에 형성된 공간을 피할 수 있게 하고; 두 번째로 종래 기술과 달리, 산화규소 또는 접합 기술에 일반적으로 사용되는 다른 종류의 물질의 중간층이 없으므로, 전기적 및 열적으로 모두 전도성이 높은 박층(2)과 두꺼운 층(4) 사이에 인터페이스가 있다. 또한, 본 발명의 방법에 의하면 매우 단단하고 화학적으로 매우 불활성인 탄화규소의 평탄화 및 연마 단계를 생략할 수 있다. 이것은 연마의 문제가 단결정 탄화규소를 사용할 때 연마 중의 어택 속도가 입자들간 또는 입자들과 입자 경계간에 달라지고, 또 입자들의 고유의 벌크 액정 품질의 작용에 따라 악화되므로 특히 유리하다.
그럼에도 불구하고, 어떤 출원에서는 본 발명의 방법이 실시되어, 본 발명의 실시예에서 선택된 물질 또는 조건들이 예를 들어 박층(2)과 두꺼운 층(4) 사이의 절연물질의 중간층을 사용하여 전기 또는 열의 불량도체인 인터페이스를 획득하도록 하는 두꺼운 층(4)을 형성할 수 있다는 것을 알 수 있다.
상술한 바와 같이 본 발명의 제1 실시예는 수많은 변형을 제시할 수 있고, 특히 상술한 물질들은 표 1의 첫째 줄의 예로서 다른 물질들을 사용함으로써 바뀔 수 있다.
본 발명의 제1 실시예에서, 화학 에칭에 의해 본딩층(10, 11)을 제거하는 단계(400)를, 중간 서포트(12)에 원자 종을 주입하는 이전 동작을 포함하며, 중간 서포트(12)와 박층(2)을 분리하고, 예를 들어, 그리고/또는 기계적 압력을 인가하는 동작으로 치환할 수도 있다. 본딩층(10, 11)에 도관을 형성하는 등, 이 기술에 숙련된 자에게 알려진 기술에 의해 본딩층(10, 11)의 제거 및/또는 중간 서포트(12)와 박층(2)을 분리하는 단계(400)를 용이하게 할 수도 있다.
중간 서포트(12)를 사용하지 않고 상술한 바와 같이 본 발명의 방법을 실시할 수도 있다. 이것은 이동된 박층(2)이 충분히 두껍고 충분히 강한 물질로 이루어진다면 특히 적용된다. 이와 같이, 몇 십 미크론의 두께를 갖는 탄화규소로 된 박층(2)은 충분한 기계적 강도를 가질 수 있다.
소스 기판(6)으로부터 취득된 탄화규소로 된 박층(2)의 극성은 최초 소스 기판(6)의 극성의 작용에 따라 선택될 수 있다. 탄화규소 기판의 극성은 Si 면 또는 C 면에 대응하며, 이 기술에 숙련된 자들에게 잘 알려진 개념이다. 혹은, 극성을 2회 교환할 수 있게 하는 2회의 이동을 적용함으로써 소스 기판(6)으로부터 박층(2)이 취득될 수도 있다.
박층(2) 상에 두꺼운 층(4)을 피착하기 전에 중간층, 예를 들어 절연층을 형성하는 동작을 제공하는 것도 가능하다. 예로서, 중간층은 미립 산화물(500 옹스트롱(Å)의 두께)이 될 수 있다. 이것은 예를 들어 산화규소의 미립 중간층 상에 SiC로 된 박층(2)으로 구성되어, 예를 들어 다결정 규소로 된 두꺼운 층(4) 상에 위치하는 두 층을 가진 절연체 상의 SiC 기판을 제공한다.
이하, 본 발명의 방법의 제1 실시예의 제2 예를 설명한다. 예로서, 이것은 특히 전기 광학 적용을 위한 질화갈륨 기판의 제조에 해당한다.
예 2
이 제2 예는 표 1의 두 번째 줄에 해당하며, 도 2에 나타낸 다음 단계들을 포함한다.
·금속 유기 화학 증착(MOCVD) 또는 분자빔 에피택시(MBE)에 의해 단결정 질화갈륨으로 된 박층(2)을 단결정 탄화규소의 소스 기판(6) 상에 피착하고,
·박층(2) 상에 산화규소의 본딩층(10)을 피착하고,
·다결정 탄화규소의 중간 서포트(12) 상에 산화규소의 본딩층(11)을 피착하고,
·두 본딩층(10, 11)을 서로 접촉시키고, 본딩층(10, 11)을 서로 접합하고(100),
·박층(2)과 소스 기판(6) 사이의 인터페이스에 의해(기계적 압력을 인가함으로써), 혹은 예를 들어 소스 기판(6)의 단결정 탄화규소 또는 박층(2)의 질화갈륨에 원자 종을 주입함으로써 만들어진 취약대에 의해 소스 기판(6)으로부터 질화갈륨으로 된 박층(2)을 박리하고(200),
·다결정 탄화규소로 된 두꺼운 층(4)을 CVD에 의해 박층(2)의 자유면에 피착하고(300),
·예를 들어 불화수소산 용액에서 본딩층(10, 11)을 제거함으로써, 혹은 단지 물질을 제거함으로써(소위 "Etch-back" 기술을 이용하여 중간 서포트(12)와 본딩층(10, 11)을 제거함으로써), 혹은 실제로 미리 취약해진 영역이나 다른 방법에의해 본딩층(10, 11)을 깨뜨림으로써, 혹은 이 기술에 숙련된 자에게 알려진 그 밖의 다른 기술을 이용하여 기계적, 열적, 화학적, 정전기 등의 압력을 인가하여 기판이 소정의 영역에서 두 부분으로 분리될 수 있게 함으로써 중간 서포트를 분리한다(400).
예 2의 다른 변형들을 생각할 수 있다. 따라서, 다결정 탄화규소의 피착 동작(300)은 다결정 질화알루미늄 또는 다결정 질화갈륨의 화학 증착에 의해, 또는 다이아몬드 층을 형성하는 것으로 교체되어 두꺼운 층(4)을 형성할 수 있다.
다른 변형에서는 두꺼운 층(4)의 다결정 질화갈륨이 고압 VPE에 의해 형성된다.
또 다른 변형에서는 중간 서포트(12)의 다결정 탄화규소가 질화알루미늄이나 사파이어로 교체되고; 다결정 질화알루미늄으로 된 두꺼운 층은 본딩층(10, 11)을 제거(400)하기에 앞서 CVDDP 의해 피착된다(300).
또 다른 변형에서 방법은 질화갈륨 층은 물론 소스 기판(6) 밑에 있는 탄화규소 층을 포함하는 박층(2)이 획득되는 것을 제외하고 예 2의 변형들 중 하나와 동일하다. 이것은 소스 기판(6)에 예를 들어 원자 종을 주입하여 소정의 깊이로 약한 층을 형성함으로써 행해질 수 있다. 이러한 환경에서, 또 다른 변형에서는 박층(2)에서 2회의 이동이 행해지면, 즉, 중간 서포트(12) 상에 박층(2)을 배치하기 전에 특별히 이동하게 되면, 본딩층(10, 11)이 제거될 뿐만 아니라 탄화규소로 이루어진 박층(2)의 일부도 제거된다.
또 다른 변형에서는 박층(2)을 구성하는 질화갈륨 층이 질화알루미늄이나 다른 어떤 물질로, 실제로는 다른 물질의 스택으로, 혹은 다른 중간 화합물과 함께 교체된다.
이하, 본 발명의 방법의 제1 실시예의 제3 예를 설명한다.
예 3
이 예는 직경이 큰 단결정 규소 기판의 제조에 해당한다. 이들 기판은 제조가 어렵기 때문에 고가이다. 단결정 탄화규소 기판에 관해서는, 예를 들어 다결정, 비결정 혹은 그 밖의 물질로 된 품질이 떨어지는 서포트 상에 단결정 물질로 된 박층을 제조하는 것이 유리하다. 서포트 상에 박층이 직접 접합되면, 연마의 어려움, 평탄화의 어려움, 접합 인터페이스에서의 물리 화학적 어려움, 가스 제거의 어려움 등이 생긴다. 본 발명은 유리하게 이들 어려움을 피할 수 있게 하며, 서포트는 박층(2)의 한 면에 서포트를 형성하는 두꺼운 층(4)을 직접 피착함으로써 제조된다.
상술한 바와 같이, 본 발명의 방법은 매우 우수한 품질의 인터페이스를 제공할 수 있게 한다.
유리하게, 도핑이 행해지고, 어떻게든지 두꺼운 층(4)이 피착되는 동안 깊이의 함수로서 변화하여 인터페이스의 전기 및 열 투명성을 향상시킨다.
표 1의 세 번째 줄에 해당하는 이 제3 예에서 다음 단계들이 행해진다.
·다결정 규소로 된 박층(2)이 중간 서포트(12) 상의 절연체(본딩층(10 및/또는 11)) 상에 형성되고,
·다결정 규소로 된 두꺼운 층(4)이 적어도 725㎛의 두께를 갖도록 박층(2) 상에 형성되고(300),
·중간 서포트(12)가 분리되어 소생되고(400),
·규소/산화규소의 선택적인 에칭(예를 들어 불화수소산을 이용한)에 의해 물리 화학 처리가 행해지고 그리고/또는 기계적 제거 동작이 행해져 박층(2) 내의 규소의 표면 영역이 확실히 우수한 품질을 갖게 하며,
·평탄함, 두께, 에지 등(예를 들어 SEMI 또는 JEIDA 등의 표준에 따르게 하기 위한 최종 기판(14)의 연마, 겹침, 에지 마무리, 화학 처리)에 대해 형성 동작이 행해진다.
이미 설명한 바와 같이, 규소 소스 기판(6)의 취약대(8)에 원자 종을 주입하고 소스 기판(6) 상에 산화규소 본딩층(10)을 형성하고, 또 다결정이나 단결정이 될 수 있는 규소의 중간 서포트(12) 상에 다른 산화규소 본딩층(11)을 형성한 다음, 소스 기판(6)에서 박층(2)을 박리하기 전에 본딩층(10, 11)을 접촉시켜 이들을 서로 접합함으로써 전도체 상에 규소 기판을 제조하는 단계가 행해질 수 있다.
전도체 상에 규소 기판을 제조하는 이 단계는 예를 들어 Smart-Cut 기술에 의해 행해질 수 있다(예를 들어 프랑스 특허 FR 2 681 472호 참조).
두꺼운 층(4)이 형성된 후, 절연 기판 상의 규소는 제거되어야 하고, 이것은 소스 기판(6)으로부터 규소로 된 박층(2)을 박리하는 데 적합한 어떤 공지 기술을 이용하여 행해질 수 있다. 이러한 기술은 "발진" 기술로서 알려진 기술일 수 있으며, 그것에 의해 매립된 산화규소가 제거된다(예를 들어 본딩층(10, 11)). 다른기술이 기계적 압력을 사용할 수 있다. 상술한 발진 기술을 사용하는 대신, 기계적, 열적, 정전기 등의 압력을 이용하여 접합 인터페이스, 에피택셜 인터페이스, 다공 영역, 미리 취약해진 영역 등의 양쪽에 놓인 두 부분을 분리할 수 있다.
중간 서포트(12)는 제1 접합 인터페이스에 의해 또는 본딩층(10, 11)과 중간 서포트(12) 사이의 어느 한쪽의 접합 인터페이스에 의해, 혹은 본딩층(10, 11), 박층(2) 또는 중간 서포트(12)에 원자 종(예를 들어 수소)을 주입하는 추가 단계가 행해지면 이러한 주입에 의해 약해진 영역에 의해 분리될 수 있다.
상술한 형성 동작은 박층(2)과 중간 서포트(12)를 분리하기 전에 일부 또는 전부 실시될 수 있다는 것을 알 수 있다.
또한, 두꺼운 층(4)을 피착하는 단계(300)에 앞서, 박층(2) 상에 절연체(산화물, 질화물, 다이아몬드 등)가 형성되어 최종 기판(14)이 절연체 상의 규소 구조를 갖는다는 것을 알 수 있다.
상술한 예의 변형에서, 다이아몬드로 된 두꺼운 층(4)이 박층(2) 상에 형성된다. 결과가 되는 최종 기판(14)은 박층(2)에서 발생한 열이 잘 제거되어야 할 경우 특히 유리하다.
본 발명의 방법의 제2 실시예에서, 도 3에 나타낸 바와 같이, 본 발명에 따른 방법의 제1 실시예에 대해 상술한 방식으로 두꺼운 층(4) 상에 박층(2)이 형성되고, 박층(2)의 자유면에 유용층(16)이 피착된다.
이하의 표 2는 전자 공학, 광학 또는 광전자 공학 분야에서 흥미 있는 기판의 제조에 있어서 본 발명에 따른 방법의 이 제2 실시예의 6가지 예를 요약하고 있다.
표 2
유용층(16) 박층(2) 중간서포트(12) 두꺼운 층(4) 본딩층(10, 11)
GaN 또는 AIN또는AlGaN 또는GaInN 또는그 밖의 것 모노 SiC 폴리 SiC 또는모노 SiC(특히 재활용된다면) 폴리 SiC 또는다이아몬드 또는질화붕소 SiO2또는 Si3N4
GaN 또는 AIN또는AlGaN 또는GaInN 또는그 밖의 것 {111} Si 폴리 SiC 또는모노 SiC(특히 재활용된다면) 폴리 SiC 또는다이아몬드 또는질화붕소 SiO2또는 Si3N4
GaN 또는 AIN또는 AlGaN또는 GaInN또는 그 밖의 것 사파이어 폴리 SiC 또는모노 SiC(특히 재활용된다면) 폴리 SiC 또는다이아몬드 또는질화붕소 SiO2또는 Si3N4
GaN 또는 AIN또는 AlGaN또는 GaInN또는 그 밖의 것 모노 SiC또는{111} Si또는사파이어 폴리 SiC 또는모노 SiC(특히 재활용된다면) 폴리 AIN 또는다이아몬드 또는질화붕소 SiO2또는 Si3N4
GaN 또는 AIN또는 AlGaN또는 GaInN또는 그 밖의 것 모노 SiC또는{111} Si또는사파이어 폴리 SiC 또는모노 SiC(특히 재활용된다면) 폴리 GaN 또는다이아몬드 또는질화붕소 SiO2또는 Si3N4
GaN 또는 AIN또는 AlGaN또는 그 밖의 것 모노 SiC또는{111} Si또는사파이어 폴리 AIN AIN 또는 GaN또는 폴리 SiC또는 다이아몬드또는 질화붕소 SiO2또는 Si3N4
예 4
이 예에서(표 2의 제1 열) 단결정 탄화규소로 된 박층(2)이 다결정 탄화규소의 중간 서포트(12) 상에 탄화규소의 본딩층(10, 11)을 그 사이에 두고 형성된다. 그리고 다결정 탄화규소로 된 두꺼운 층(4)이 CVD에 의해 피착된다. 결과가 되는 구조에는 두꺼운 층(4) 상에 박층(2)으로 구성된 구조를 중간 서포트로부터 박리하기에 적절한 처리가 실시된다. 예로서 이 처리는 본딩층(10, 11)을 기계적 압력에의해 혹은 기계적 압력 없이, 혹은 단지 중간 서포트(12)의 물질, 어쩌면 본딩층(10, 11)의 물질도 제거함으로써 불화수소산 내에서 에칭하는 것이다. 마지막으로, 질화갈륨의 유용층(16)이 MOCVD에 의해 박층(2)의 단결정 탄화규소의 자유면에 피착된다. 질화갈륨의 유용층(16)은 광전자 적용에 특히 적합하다.
예 5
이 예에서(상기 표의 제2 열) {111} 규소로 된 박층(2)을 포함하는 구조가 상술한 방식으로 다결정 탄화규소의 중간 서포트(12) 상에 형성되며, 그 사이에 탄화규소 층을 갖는다. 다결정 탄화규소로 된 두꺼운 층(4)이 CVD에 의해 {111} 규소로 된 박층(2) 상에 피착된다. 그리고 결과가 되는 구조에는 기계적 압력에 의해 혹은 기계적 압력 없이 불화수소산 용액에서의 처리가 가해지거나, 두꺼운 층(4)을 가진 박층(2)을 중간 서포트(12)와 분리하기에 적합한 다른 처리가 가해진다. 그에 따라, 질화갈륨의 에피택시를 우수하게 하는 것으로 알려진 물질인 {111} 규소의 자유면에 단결정 질화갈륨을 피착하는 데 MOCVD가 사용된다. {111} 규소의 두께는 1000Å 미만으로 한정되어 상술한 여러 동작 중에 일어날 수 있는 열 팽창을 중단시키지 않고 적응시킬 수 있도록 하는 것이 바람직하다.
예 6
이 예에서(상기 표의 제3 열) 다결정 탄화규소 중간 서포트(12) 상에 사파이어 박층(2)이 본딩층(10, 11)을 사이에 두고 형성되고, 그 후 탄화규소로 된 두꺼운 층(4)이 박층(2) 상에 피착된다(300). 본딩층(10, 11)은 제거되어 중간 서포트(12)가 소생될 수 있게 한다. 마지막으로, 질화갈륨의 유용층(16)이 사파이어 상에 피착된다. 사파이어는 질화갈륨의 에피택시를 우수하게 하는 것으로 알려진 다른 물질이다.
예 7
이 예 7(상기 표의 제4 열)에서 상기 세 가지 예 중 어느 하나에서 설명한 구조의 하나가 형성되지만, 다결정 탄화규소로 된 두꺼운 층(4)이 다결정 질화알루미늄 층으로 교체된다.
예 8
이 예(상기 표의 제5 열)에서 상기 예 4∼6의 어느 하나에서 설명한 타입의 구조가 형성되지만, 다결정 탄화규소로 된 두꺼운 층(4)은 HVPE에 의해 피착된 다결정 질화갈륨 층으로 교체된다.
예 9
이 예(상기 표의 제6 열)에서 상기의 5가지 예 중 하나에서 설명한 것과 같은 구조가 형성되지만, 중간 서포트(12)의 다결정 탄화규소는 다결정 질화알루미늄으로 교체된다.
상기 마지막 6가지 예에서, 단결정 탄화규소, {111} 규소 또는 사파이어가질화갈륨 에피택시용 기판으로 사용된다. 탄화규소의 이점은 그 열 팽창 계수가 질화갈륨과 유사하다는 점이다.
예를 들어 최종 기판(14)의 뒷면에 전기적으로 접촉하고자 하는 경우 또는 유용층(16)에 형성된 성분에 의해 발생한 배출 열이 결정적인 인자인 경우, 또는 실제로 유용층(16)에 형성된 다이오드 또는 레이저에 의해 방사되는 빛을 추출하여 제어하고자 하는 경우에 두꺼운 층(4)의 두께 특성이 중요하다는 것을 알 수 있다.
박층(2)이 두껍고 그것을 구성하는 물질이 충분히 단단하다면, 중간 서포트(12)를 사용하지 않고도 상술한 것과 대등한 구조가 형성될 수 있다는 것을 알 수 있다.
본 발명에 따른 방법의 이 제2 실시예에 대해 여러 가지 다른 변형이 가능하다. 따라서, 다결정 SiC, 질화알루미늄 또는 질화갈륨으로 된 두꺼운 층(4)을 형성하는 단계는 다이아몬드 또는 질화붕소로 된 두꺼운 층(4)을 형성하는 단계로 교체될 수 있다.
다른 변형에서는, 중간 서포트(12)의 특성이 변경된다. 따라서, 단결정 탄화규소가 사용되어(특히 재사용될 수 있는 경우) 다결정 탄화규소 또는 다결정 질화알루미늄을 대신할 수 있다.
마찬가지로, 이들 예는 상술한 바와 같이 질화알루미늄, 알루미늄과 갈륨 합금, 또는 갈륨과 인듐 합금 등의 유용층(16)이 본 발명에 따라 질화갈륨의 유용층(16)을 대신하여 형성되는 상황으로 바뀔 수 있다. 질화갈륨의 유용층(16)은 임의로 다른 종류의 도핑 등에 의해 질화갈륨, 질화알루미늄 등의 타입의 층들의 스택으로 이루어진 다층 구조가 될 수도 있다.
본 발명에 따른 방법의 제3 실시예에서는, 도 4에 나타낸 바와 같이, 본 발명에 따른 방법의 제2 실시예에 대해 상기 주어진 설명과 달리 유용층(16) 상에 두꺼운 층(4)이 직접 피착되는 구조가 형성된다. 박층(2)이 소스 기판(6)에서 분리된 후 이 박층(2) 상에 유용층(16) 자체가 직접 피착된다.
이하, 3가지 예를 참조하여 본 발명에 따른 방법의 제3 실시예를 설명한다.
이들 3가지 예에 관련하여 사용된 물질들은 표 3에 요약되어 있다.
표 3
유용층(16) 박층(2) 중간서포트(12) 두꺼운 층(4) 본딩층(10, 11)
GaN 또는 AIN또는AlGaN 또는GaInN 또는그 밖의 것 모노 SiC또는{111} SiC또는 사파이어 폴리(또는모노) SiC또는 폴리 AIN또는 다이아몬드또는 그 밖의 것 AIN 또는 GaN또는 폴리 SiC또는 그 밖의 것 SiO2또는 Si3N4
GaN 또는 AIN또는AlGaN 또는GaInN 또는그 밖의 것 모노 SiC또는{111} SiC또는 사파이어+ 에칭 폴리(또는모노) SiC또는 폴리 AIN또는 다이아몬드또는 그 밖의 것 AIN 또는 GaN또는 폴리 SiC또는 그 밖의 것 SiO2또는 Si3N4
GaN 또는다른 부분을+ 에칭 모노 SiC또는{111} SiC또는 사파이어+ 에칭 폴리(또는모노) SiC또는 폴리 AIN또는 다이아몬드또는 그 밖의 것 AIN 또는 GaN또는 폴리 SiC또는 그 밖의 것 SiO2또는 Si3N4
예 10
이 예(표 3의 제1 열)에서, 본 발명에 따른 방법의 제1 및 제2 실시예에 관해 상술한 방식으로, 다결정 탄화규소의 중간 서포트(12) 상에 탄화규소의 본딩층(10, 11)을 사이에 두고 단결정 탄화규소로 된 박층(2)을 포함하는 구조가형성된다. 이에 따라, 단결정 질화갈륨의 유용층이 MOCVD에 의해 탄화규소 박층(2)의 자유면에 형성된다. 그리고 다결정 탄화규소로 된 두꺼운 층(4)이 CVD에 의해 유용층(16)에 피착된다. 그리고, 결과가 되는 구조에 박층(2), 유용층(16) 및 두꺼운 층(4)으로 구성된 구조와 중간 서포트(12)와의 분리에 적합한 처리의 단계(700)가 실시된다. 예로서, 이 처리는 기계적 압력에 의해 혹은 기계적 압력 없이, 혹은 단지 물질을 제거함으로써 불화수소산 내에서 에칭하는 것이다. 이것은 우선 질화갈륨의 유용층(16)에 대한 서포트로서 작용하며, 그 자체가 단결정 탄화규소로 된 박층(2)에 덮여진 두꺼운 층(4)과, 두 번째로 재생이 준비된 중간 서포트(12)를 연속하여 포함하는 스택으로 구성된 구조를 제공한다.
이 경우, 상술한 바와 같이 본 발명에 따른 방법의 제2 실시예와 달리, 두꺼운 층(4)이 형성되기 전에 단결정 질화갈륨이 피착된다.
예 11
본 발명에 따른 방법의 이 제3 실시예의 다른 예에서는, 예 10의 구조가 형성되고, 예를 들어 플라즈마 내 에칭의 단계(800)에 의해 단결정 탄화규소로 된 박층(2)이 제거된다(표 3의 제2 열).
예 12
본 발명에 따른 방법의 이 제3 실시예의 또 다른 예에서는, 단결정 탄화규소 층(2)이 제거되는 점과, 질화갈륨의 유용층 일부인 점을 제외하고, 예 11에서 설명한 종류의 구조가 형성된다.
단결정 탄화규소로 된 박층(2) 또는 단결정 질화갈륨의 유용층(16)에 두꺼운 층(4)의 피착이 가해지기 전에, 전부 혹은 일부 전자 부품을 제조하고자 하는, 또는 에피택셜이나 다른 방법으로 추가 막의 피착을 균일하게 하는 것을 포함할 수 있는 단계들에 의해 각종 부가 기술 단계가 실시될 수 있다는 것을 알 수 있다.
또한, 단결정 탄화규소로 된 박층(2)의 극성 및 질화갈륨의 유용층(16)의 극성은 초기 소스 기판(6)의 극성을 선택함으로써 결정될 수 있다는 것을 알 수 있다. 임의로, 본 발명의 방법은 극성이 연속하여 2회 바뀔 수 있게 하는 적어도 한번의 2회 이동을 포함할 수 있다.
마찬가지로, 이들 예는 상술한 바와 같이, 질화갈륨의 유용층(16) 대신, 질화알루미늄, 또는 알루미늄과 갈륨 합금, 또는 갈륨과 인듐 합금 등의 유용층(16)을 형성하는 데 본 발명이 이용되는 상황으로 바뀔 수 있다. 질화갈륨 유용층(16)은 가능하면 다른 종류의 도핑 등에 의해 질화갈륨, 질화알루미늄 등의 타입의 층들의 스택으로 이루어진 다층 구조로 구성될 수도 있다.
다른 변형에서는, 중간 서포트(12)의 특성이 변경된다. 따라서, 단결정 탄화규소가 사용되거나(특히 중간 서포트가 재사용될 수 있는 경우), 다이아몬드나 다른 어떤 물질이 사용되어, 다결정 탄화규소 또는 다결정 질화알루미늄을 대신할 수 있다.
본 발명에 따른 방법의 제4 실시예에서는, 도 5에 나타낸 바와 같이, 중간 서포트(12)가 박층(2)과 유용층(16)으로 구성된 구조와 분리되어 박층(2) 또는 유용층(16) 상에, 즉 박층(2)과 유용층(16)으로 구성된 구조의 어느 한 쪽에 두꺼운 층(4)을 피착하는 단계로 진행하기 전에, 유용층(16)이 중간 서포트(12) 상에 있는 박층(2) 자체에 피착된다.
본 발명에 따른 방법의 이 제4 실시예는 2가지 예로 설명된다.
예 13
이 예에서는 다음 단계가 행해진다.
·예를 들어 제1 실시예에 대해 상술한 바와 같이, 우선 취약대(8)를 사이에 두고 소스 기판(6) 상에 형성된 단결정 탄화규소로 된 박층(2)과, 다음으로 본딩층(10, 11)을 사이에 둔 중간 서포트(2)로 구성된 구조를 형성하고,
·취약대(8)(예를 들어 중간 서포트(12)와 접촉되기 전에 소스 기판(6)에서 행해진 주입에 의해 얻어진)에 의해 소스 기판(6)으로부터 박층(2)을 박리하고,
·탄화규소로 된 박층(2)의 자유면에 단결정 질화갈륨의 유용층(16)을 피착하고,
·박층(2)과 유용층(16)으로 구성된 조립품을 중간 서포트(12)로부터 박리하고(예를 들어 불화수소산 용액 내의 처리에 의해),
·다결정 탄화규소로 된 두꺼운 층(4)을 유용층(16)의 자유면에 피착한다.
예 14
이 예에서 처리는 유용층(16) 상에 두꺼운 층(4)을 피착하는 단계가 박층(2)상에 두꺼운 층(4)을 피착하는 단계로 교체된 점을 제외하고 전술한 예와 동일하다.
상술한 바와 같이, 유용층(16)과 함께 박층(2)의 두께 및 강도가 이를 가능하게 하면, 상술한 실시예들은 이 방법으로 언제라도 중간 서포트(12)를 사용하지 않고, 혹은 두꺼운 층(4)을 피착하는 동안 중간 서포트(12)는 사용하지 않고 박층(2)과 소스 기판(6)을 분리하는 단계에서 보강재로서 작용하는 임시 서포트를 사용하여 실시될 수 있으며, 임시 서포트는 두꺼운 층(4)이 피착되기 전에 제거된다.
제5 실시예는 중간 서포트(12)나 상술한 종류의 임시 서포트를 사용하지 않는 본 발명의 방법에 대응한다.
중간 서포트(12)를 사용하지 않는 본 발명에 따른 방법의 이 실시예에 관한 몇 가지 예를 도 6에 나타낸다.
이와 같이, 취약대(8)(예를 들어 원자 종 주입에 의해)가 형성된 소스 기판(6)에서 시작하여, 취약대(8)에 의해 박층(2)을 직접 분리하거나, 혹은 박층(2)을 그 소스 기판(6)에서 분리하기 전에 박층(2) 상에 유용층(16)을 피착하는 것이나 어느 것도 가능하다.
첫 번째 경우, 두꺼운 층(4)이 박층(2) 상에 피착된다(예를 들어 예 1의 최종 기판(14)을 이와 같이 재생한다). 이 기술은 두꺼운 층(4)을 수용하는 면과 반대인 박층(2)의 표면에 유용층(16)을 피착함으로써 임의로 계속된다(예를 들어 예 4의 최종 기판(14)을 이와 같이 재생한다).
두 번째 경우, 두꺼운 층(4)이 박층(2)과 동일한 면에(이와 같이 예 4의 최종 기판(14)을 재생한다) 혹은 유용층(16)과 동일한 면에(이와 같이 예10의 최종 기판(14)을 재생한다) 피착된다. 임의로, 도 4를 참조하여 설명한 바와 같이(단계(800) 참조), 박층(2)을 제거하는 것이 가능하다(예를 들어 이와 같이 예 11의 최종 기판을 재생한다).
본 발명의 범위를 벗어나지 않으면서 상술한 실시예의 다수의 변형이 고찰될 수 있다.
예를 들어, 본 발명에 따른 방법의 실시예들을 나타낸 예에서 설명한 여러 동작들이 결합될 수 있다.
따라서, 도 7에 나타낸 바와 같이, 하나의 변형은 두꺼운 층(4)을 피착하기 전에 얻어지는 박층(2)을 일괄 처리하는 것에 있다. 이러한 상황에서 박층(2)은 하나의 대형 중간 서포트(12)에 고정된다.
이 단일 고정 서포트(12)의 형상은 임의로 할 수 있다(원형, 직사각형 등).
이러한 상황에서, 박층(2)은 동일할 수도 있고 다를 수도 있다. 각각의 박층(2)에는 박층을 중간 서포트(12)로부터 박리하는 분리 동작이 실시될 수 있다. 예로서, 단일 중간 서포트(12)가 산화규소에 덮여진 다결정 탄화규소의 플레이트가 될 수 있다.
두꺼운 층(4)이 피착된 후, 단일 중간 서포트(12)와 관련 박층(2) 및 두꺼운 층(4)으로 이루어진 조립품에 불화수소산 용액에서 발진 동작이 실시된다. 각각의 중간 서포트(12)는 재이용된다.
상술한 실시예의 또 다른 변형에 있어서, 박층(2)의 주 표면에 해당하는 면보다 넓은 면에 두꺼운 층(4)이 피착된다. 이 변형은 도 8에 나타낸다.
이 변형에 있어서, 상술한 제1 실시예에서 제조된 방식으로, 중간 서포트(12) 상에 본딩층(10, 11)을 사이에 두고 박층(2)이 구성된 구조가 형성된다. 이 구조는 박층(2)의 자유면이 샘플 캐리어(20)의 표면으로 채워지는 식으로 샘플 캐리어(20)에 배치된다(도 8a 참조). 그리고 두꺼운 층(4)이 상기 자유면에 형성되어 샘플 캐리어(20)를 넘어간다.
이와 같이 형성된 기판에는 박층(2)의 보호 에지를 제거하기에 적합한 처리가 임의로 가해질 수 있다. 피착된 층의 에지는 대개 불규칙하고, 결함이 있으며, 어긋남 등이 있다. 본 변형에 의하면 이러한 에지를 제거할 수 있다.
이 변형은 박층(2)보다 직경이 큰 기판의 형성에도 유리하며, 박층(2)이 소정의 직경으로 직접 형성될 수 없다해도, 그 직경의 기판 처리를 위한 라인에 적합하게 되어 있다.
이 변형은 단일 두꺼운 층(4)을 다수의 박층(2) 상에 형성하는 동안 다수의 박층(2) 및/도는 유용층(16)에 대해 단일 서포트가 제조되는 경우에도 유리하다(도 8b 참조). 또한, 이 변형은 중간 서포트(12) 및 박층(2)에 의해 각각 구성된 각 조립품 상에 두꺼운 층(4)을 형성하여 평면 샘플 캐리어 상에 배치함으로써 실시될 수 있다. 그리고 두꺼운 층(4)은 박층(2)의 에지로 후퇴한다.
본 발명에 따른 방법의 변형은 두꺼운 층(4)을 피착하여 두꺼운 층(4)을 단결정으로서 형성하도록 파라미터를 최적화하는 것으로 상기에 설명된다.
이러한 단결정 두꺼운 층(4)의 품질이 좋지 않더라도, 표면층(2, 16)만 결정 품질이 매우 높아야 하는 다수의 적용에는 충분히 우수할 수 있다.
이와 같이 본 발명에 따른 방법의 변형은 단결정의 성장이 불가능한 경우(질화갈륨의 경우와 같이) 또는 단결정의 성장이 고가인 경우(단결정 탄화규소의 경우와 같이)에 특히 유리하다.
탄화규소로 된 두꺼운 층(4)을 여전히 매우 고속의 성장(시간 당 수십 내지 수백 미크론)을 이용하여 두꺼운 층(4)의 성장을 위한 종자로서 작용하는 표면 층(2 또는 16)에 화학 증착하는 것이 가능하다.
종래 기술에서는 종종 에피택시에 의해 박층(2)이 서포트 상에 성장된다는 것을 알 수 있다. 이러한 상황에서, 기판은 그 위에 에패택셜 성장된 박층도 매우 양호한 품질이 되도록, 즉, 결함이 생기지 않도록 매우 양호한 품질이어야 한다.
본 발명의 방법에서, 서포트, 즉 두꺼운 층(4)은 그 품질이 종종 열등한 서포트이므로, 특히 에피택셜 성장의 재시작에 반드시 사용되는 것은 아니므로 저렴하게 제조될 수 있다.
다른 변형에 있어서, 상기 설명은 인화인듐 및 비화갈륨 등의 다른 반도체로, 실제로는 리듐 니오브산염 등의 다른 물질로 바꾸어 표현된다.
또 다른 변형에 있어서, 박층(2) 및/또는 유용층(16)과, 두꺼운 층(4) 또는 실제로는 박층(2) 및 유용층(16) 사이에 중간층, 예를 들어 절연층이 형성된다. 예로서, 이 중간층은 다이아몬드 또는 미세 산화물(500Å의 두께) 등으로 제조될 수 있다.
본 발명에 의하면, 종래 기술에 비해 상당히 간단하며 훨씬 저렴하게 서포트 상에 박층을 포함하는 기판을 제조할 수 있다.

Claims (25)

  1. 특히, 광학, 전자 공학 또는 광전자 공학용으로 기계적 서포트를 구성하는 층에 의해 지지된 박층(薄層)으로 이루어진 기판을 제조하는 방법에 있어서,
    소스 기판(6)으로부터 상기 박층(2)을 형성하는 물질 층을 박리하는 단계; 및
    물질을 피착하여 상기 박층(2) 상에 두꺼운 층(厚層)(4)을 형성함으로써 상기 기계적 서포트를 구성하는 상기 두꺼운 층을 형성하는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.
  2. 제1항에 있어서, 화학 증착, 액체 피착, 분자선 피착을 포함하는 리스트로부터 선택된 기술에 의해, 상기 두꺼운 층(4)이 상기 박층 상에 점진적으로 피착되는 것을 특징으로 하는 기판 제조 방법.
  3. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2)의 어느 한쪽 면에 유용층(useful layer)(16)을 피착하는 동작을 포함하는 것을 특징으로 하는 기판 제조 방법.
  4. 제3항에 있어서, 상기 박층(2)의 다른 쪽 면에 유용층(16)을 피착하는 동작을 포함하는 것을 특징으로 하는 기판 제조 방법.
  5. 제3항 또는 제4항에 있어서, 상기 두꺼운 층(4)이 형성되기 전에 적어도 하나의 유용층(16)이 피착되는 것을 특징으로 하는 기판 제조 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)이 형성된 후 적어도 하나의 유용층(16)이 피착되는 것을 특징으로 하는 기판 제조 방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 유용층은 알루미늄, 인듐 및 갈륨을 포함하는 리스트로부터 선택된 적어도 두 원소의 화합물과, 질화갈륨 및 질화알루미늄을 포함하는 리스트로부터 선택된, 밴드 갭이 넓은 물질로 구성되는 것을 특징으로 하는 기판 제조 방법.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서, 상기 유용층(16) 및 두꺼운 층(4)은 각각 상기 박층(2)의 다른 면에 피착되는 것을 특징으로 하는 기판 제조 방법.
  9. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2)은 단결정 물질로 구성되는 것을 특징으로 하는 기판 제조 방법.
  10. 전술한 청구항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)은 단결정 물질,다결정 물질, 비결정 물질, 복수의 상(phase)을 포함하는 물질, 및 상기 박층을 구성하는 물질들보다 비싸지 않은 물질들로 구성된 리스트로부터 선택된 물질을 피착함으로써 형성되는 것을 특징으로 하는 기판 제조 방법.
  11. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2) 상에 상기 두꺼운 층(4)을 형성하기 전에 상기 박층(2)을 중간 서포트(12)로 옮기는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.
  12. 제11항에 있어서, 상기 중간 서포트(12)는 다수의 박층(2)을 지지하는 것을 특징으로 하는 기판 제조 방법.
  13. 제11항 또는 제12항에 있어서, 상기 중간 서포트(12)를 제거하는 동작을 포함하는 것을 특징으로 하는 기판 제조 방법.
  14. 제13항에 있어서, 상기 중간 서포트(12)는 상기 박층(2)과 상기 중간 서포트(12)를 분리함으로써, 특히 상기 중간 서포트가 재활용될 수 있게 제거되는 것을 특징으로 하는 기판 제조 방법.
  15. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2)이 상기 소스 기판(6)에서 박리되기 전에 상기 박층(2) 상에 본딩층(10)을 형성하는 동작을 포함하는 것을 특징으로 하는 기판 제조 방법.
  16. 제11항 내지 제14항 중 어느 한 항에 있어서, 상기 박층(2)을 상기 중간 서포트(12)로 옮기기 전에 상기 중간 서포트(12) 상에 본딩층(11)을 형성하는 동작을 포함하는 것을 특징으로 하는 기판 제조 방법.
  17. 제15항 또는 제16항에 있어서, 상기 본딩층(10, 11)은 비결정 물질, 다결정 물질 및 금속 물질을 포함하는 리스트로부터 선택된 물질로 이루어진 것을 특징으로 하는 기판 제조 방법.
  18. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2)은 규소, 탄화규소, 사파이어, 다이아몬드, 질화갈륨, 질화알루미늄, 및 이들 물질 중 적어도 두 물질의 결합 또는 중첩을 포함하는 리스트로부터 선택된 물질로 구성되는 것을 특징으로 하는 기판 제조 방법.
  19. 전술한 청구항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)은 규소, 탄화규소, 사파이어, 다이아몬드, 그래파이트, 질화갈륨, 질화알루미늄, 및 이들 물질 중 적어도 두 물질의 결합 또는 중첩을 포함하는 리스트로부터 선택된 물질로 구성되는 것을 특징으로 하는 기판 제조 방법.
  20. 전술한 청구항 중 어느 한 항에 있어서, 상기 박층(2)은 취약대(8)에 의해 상기 소스 기판(6)으로부터 박리되는 것을 특징으로 하는 기판 제조 방법.
  21. 제20항에 있어서, 상기 취약대(8)는 상기 소스 기판(6)에 원자 종을 소정 깊이에 가깝게 주입함으로써 구성되는 것을 특징으로 하는 기판 제조 방법.
  22. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 박층(2)과 상기 소스 기판(6)의 나머지 부분 사이에 개재된 영역을, 예를 들어 화학적 에칭에 의해 제거함으로써 상기 소스 기판(6)으로부터 상기 박층(2)이 박리되는 것을 특징으로 하는 기판 제조 방법.
  23. 전술한 청구항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)이 피착되어 있는 상태는 상기 두꺼운 층이 단결정질에 해당하도록 최적화되는 것을 특징으로 하는 기판 제조 방법.
  24. 전술한 청구항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)이 피착되어 있는 상태는 상기 두꺼운 층이 다음의 특성: 단결정, 다결정, 절연성 및 전도성을 포함하는 리스트로부터 선택된 특성에 해당하도록 최적화되는 것을 특징으로 하는 기판 제조 방법.
  25. 전술한 청구항 중 어느 한 항에 있어서, 상기 두꺼운 층(4)은 상기 박층(2)을, 상기 두꺼운 층(4)을 형성하기 위한 종자 층으로 이용하여 형성되는 것을 특징으로 하는 기판 제조 방법.
KR1020037007111A 2000-11-27 2001-11-26 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 KR100807447B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0015280A FR2817395B1 (fr) 2000-11-27 2000-11-27 Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR00/15280 2000-11-27
PCT/FR2001/003715 WO2002043124A2 (fr) 2000-11-27 2001-11-26 Procede de fabrication d'un substrat contenant une couche mince sur un support et substrat obtenu par ce procede

Publications (2)

Publication Number Publication Date
KR20030059281A true KR20030059281A (ko) 2003-07-07
KR100807447B1 KR100807447B1 (ko) 2008-02-25

Family

ID=8856907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007111A KR100807447B1 (ko) 2000-11-27 2001-11-26 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판

Country Status (10)

Country Link
US (7) US6867067B2 (ko)
EP (1) EP1338030B1 (ko)
JP (1) JP5051962B2 (ko)
KR (1) KR100807447B1 (ko)
CN (1) CN100442439C (ko)
AT (1) ATE514180T1 (ko)
AU (1) AU2002222037A1 (ko)
FR (1) FR2817395B1 (ko)
TW (1) TW554452B (ko)
WO (1) WO2002043124A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
KR20180033153A (ko) * 2010-11-15 2018-04-02 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정

Families Citing this family (327)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412377B2 (en) * 2000-01-24 2013-04-02 Irobot Corporation Obstacle following sensor scheme for a mobile robot
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
FR2835095B1 (fr) 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2844095B1 (fr) * 2002-09-03 2005-01-28 Commissariat Energie Atomique Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
ATE504082T1 (de) * 2003-05-27 2011-04-15 Soitec Silicon On Insulator Verfahren zur herstellung einer heteroepitaktischen mikrostruktur
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
US20050233548A1 (en) * 2003-07-23 2005-10-20 Kazuhisa Arai Method for fabricating semiconductor wafer
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20050070048A1 (en) * 2003-09-25 2005-03-31 Tolchinsky Peter G. Devices and methods employing high thermal conductivity heat dissipation substrates
US7407863B2 (en) * 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
US8048251B2 (en) * 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
CN100583193C (zh) 2003-11-28 2010-01-20 株式会社半导体能源研究所 制造显示设备的方法
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
US7231180B2 (en) * 2004-03-24 2007-06-12 Honeywell International, Inc. Aircraft engine sensor network using wireless sensor communication modules
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
FR2877491B1 (fr) * 2004-10-29 2007-01-19 Soitec Silicon On Insulator Structure composite a forte dissipation thermique
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7569823B2 (en) * 2006-11-10 2009-08-04 The George Washington University Compact near-IR and mid-IR cavity ring down spectroscopy device
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
EP1852896A1 (en) * 2006-05-05 2007-11-07 Kinik Company Diamond substrate and method for fabricating the same
JP5009367B2 (ja) * 2006-06-09 2012-08-22 ソイテック 三塩化ガリウムの大容量送達システム
ATE546570T1 (de) 2006-11-22 2012-03-15 Soitec Silicon On Insulator Verfahren zur epitaktischen abscheidung von einkristallinen iii-v halbleitermaterial
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
WO2008064077A2 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Methods for high volume manufacture of group iii-v semiconductor materials
WO2008064080A1 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies High volume delivery system for gallium trichloride
JP5575483B2 (ja) 2006-11-22 2014-08-20 ソイテック Ｉｉｉ−ｖ族半導体材料の大量製造装置
JP5244814B2 (ja) 2006-11-22 2013-07-24 ソイテック 化学気相成長チャンバ用の温度制御されたパージゲート弁を使用した方法、アセンブリ及びシステム
WO2008064083A2 (en) 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies Gallium trichloride injection scheme
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
FR2914494A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Procede de report d'une couche mince de materiau
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8314009B2 (en) * 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
FR2921749B1 (fr) * 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
EP2231898A2 (en) * 2007-12-20 2010-09-29 S.O.I.Tec Silicon on Insulator Technologies Methods for in-situ chamber cleaning process for high volume manufacture of semiconductor materials
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8536023B2 (en) * 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8748288B2 (en) * 2010-02-05 2014-06-10 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
EP2372755B1 (de) * 2010-03-31 2013-03-20 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US7998836B1 (en) * 2010-10-27 2011-08-16 Sumitomo Electric Industries, Ltd. Method for fabricating gallium nitride based semiconductor electronic device
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
JP5343984B2 (ja) 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
FR2972292B1 (fr) * 2011-03-01 2013-03-01 Soitec Silicon On Insulator Support métallique pour le transfert de couche et procédés pour former ce support
JP2012178548A (ja) * 2011-02-03 2012-09-13 Soytec 層移転用金属キャリア及びその形成方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5696543B2 (ja) * 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
EP2702616B1 (en) * 2011-04-29 2022-06-29 Amberwave, Inc. Thin film intermetallic bond
US20130154049A1 (en) * 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
FR2985601B1 (fr) 2012-01-06 2016-06-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat et structure semiconducteur
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
TWI480928B (zh) * 2012-05-22 2015-04-11 Nat Univ Chung Hsing The manufacturing method of the semiconductor element and the epitaxial substrate used in the manufacturing method and the semi-finished product of the semiconductor device
JP6144630B2 (ja) * 2012-08-30 2017-06-07 日本碍子株式会社 複合基板の製造方法、１３族元素窒化物からなる機能層の製造方法
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
DE102013103495A1 (de) * 2013-04-08 2014-10-09 Institut Für Solarenergieforschung Gmbh Verfahren zum Herstellen eines Siliziumsubstrates für die Solarzellenfertigung
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
US9219049B2 (en) 2013-12-13 2015-12-22 Infineon Technologies Ag Compound structure and method for forming a compound structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
JP6572694B2 (ja) * 2015-09-11 2019-09-11 信越化学工業株式会社 ＳｉＣ複合基板の製造方法及び半導体基板の製造方法
JP6544166B2 (ja) 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6515757B2 (ja) 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN107346726A (zh) * 2016-05-05 2017-11-14 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
KR102389537B1 (ko) 2016-07-29 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US10181358B2 (en) 2016-10-26 2019-01-15 Mediatek Inc. Sense amplifier
CN106783998A (zh) * 2016-12-16 2017-05-31 中国电子科技集团公司第五十五研究所 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法
EP3586356B1 (de) * 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079533B1 (fr) * 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR3079531B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
JP6737378B2 (ja) * 2019-05-09 2020-08-05 信越化学工業株式会社 ＳｉＣ複合基板
CN112968107B (zh) * 2020-08-26 2022-07-26 重庆康佳光电技术研究院有限公司 弱化结构的制作方法、微器件的转移方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020525A (en) * 1975-08-13 1977-05-03 The Singer Company Vacuum cleaner filter bag condition indicator
US4124916A (en) * 1977-08-04 1978-11-14 The Singer Company Vacuum cleaner condition indicator and safety device
SE401890B (sv) * 1977-09-15 1978-06-05 Electrolux Ab Indikatoranordning for dammsugare
SE409647B (sv) * 1978-01-11 1979-09-03 Electrolux Ab Indikatoranordning
DE2922857A1 (de) * 1979-06-06 1980-12-18 Vorwerk Co Interholding Staubsauger mit einer die fuellung des auswechselbaren staubbeutels anzeigenden anzeigevorrichtung
US4294595A (en) * 1980-07-18 1981-10-13 Electrolux Corporation Vacuum cleaner including automatic shutoff device
DE3041005A1 (de) * 1980-10-31 1982-06-09 Vorwerk & Co Interholding Gmbh, 5600 Wuppertal Fuellstandsanzeige
US4416033A (en) * 1981-10-08 1983-11-22 The Hoover Company Full bag indicator
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4654924A (en) * 1985-12-31 1987-04-07 Whirlpool Corporation Microcomputer control system for a canister vacuum cleaner
US4733431A (en) * 1986-12-09 1988-03-29 Whirlpool Corporation Vacuum cleaner with performance monitoring system
US4955103A (en) * 1988-12-09 1990-09-11 The Scott Fetzer Company Vacuum cleaner with suction indicator
US4984251A (en) * 1989-08-16 1991-01-08 National Semiconductor Corporation Method and apparatus for the synchronization of a cascaded multi-channel data transmission
KR920007443Y1 (ko) * 1990-07-28 1992-10-15 삼성전자 주식회사 진공청소기의 모터제어장치
DE69107779T2 (de) * 1990-10-31 1995-09-21 Ibm Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren.
JP3124303B2 (ja) * 1991-02-16 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
US5347154A (en) 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
JP3112100B2 (ja) * 1991-07-31 2000-11-27 キヤノン株式会社 半導体基材の作製方法
TW211621B (ko) * 1991-07-31 1993-08-21 Canon Kk
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3171463B2 (ja) * 1991-10-11 2001-05-28 キヤノン株式会社 半導体基材の作製方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
US5546631A (en) * 1994-10-31 1996-08-20 Chambon; Michael D. Waterless container cleaner monitoring system
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JP3350855B2 (ja) * 1995-10-16 2002-11-25 日本電信電話株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
JP3257624B2 (ja) * 1996-11-15 2002-02-18 キヤノン株式会社 半導体部材の製造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
WO1998052216A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
WO1999001893A2 (de) * 1997-06-30 1999-01-14 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur herstellung von schichtartigen gebilden auf einem substrat, substrat sowie mittels des verfahrens hergestellte halbleiterbauelemente
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH1176120A (ja) * 1997-09-03 1999-03-23 Yashima Denki Co Ltd 電気掃除機
JPH11135882A (ja) * 1997-10-28 1999-05-21 Sharp Corp 化合物半導体基板、及び化合物半導体基板の製造方法、並びに発光素子
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6026539A (en) * 1998-03-04 2000-02-22 Bissell Homecare, Inc. Upright vacuum cleaner with full bag and clogged filter indicators thereon
US5996620A (en) * 1998-04-07 1999-12-07 Mallinckrodt Inc. Liquid dispenser and control system
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
KR100352368B1 (ko) * 1998-09-04 2002-09-11 캐논 가부시끼가이샤 반도체기판 및 이것의 제조방법
EP1021980B1 (en) * 1998-09-30 2005-08-10 STMicroelectronics S.r.l. Method and device to recognise and indicate a discharge vessel filling level in a vacuum system
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6123779A (en) * 1999-06-01 2000-09-26 Fantom Technologies Inc. Pressure based sensing means for adjusting the height of an agitator in a vacuum cleaner head
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
US6836930B2 (en) * 2000-06-07 2005-01-04 Royal Appliance Mfg. Co. Airflow indicator
US6467123B1 (en) * 2000-06-07 2002-10-22 Royal Appliance Mfg. Co. Airflow indicator
US6571422B1 (en) * 2000-08-01 2003-06-03 The Hoover Company Vacuum cleaner with a microprocessor-based dirt detection circuit
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6886215B2 (en) * 2002-04-29 2005-05-03 The Scott Fetzer Company Vacuum cleaner fill tube with valve
US7303613B2 (en) * 2003-12-11 2007-12-04 Euro-Pro Operating, Llc Filter sensor and indicator for vacuum cleaners
WO2006015309A2 (en) * 2004-07-29 2006-02-09 Electrolux Care Products, Ltd Upright vacuum cleaner

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
KR20180033153A (ko) * 2010-11-15 2018-04-02 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
KR102273305B1 (ko) * 2020-04-23 2021-07-06 알에프에이치아이씨 주식회사 신뢰성을 개선한 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정

Also Published As

Publication number Publication date
JP2004519093A (ja) 2004-06-24
US20060189095A1 (en) 2006-08-24
ATE514180T1 (de) 2011-07-15
FR2817395A1 (fr) 2002-05-31
US20050101105A1 (en) 2005-05-12
US7655537B2 (en) 2010-02-02
US7622330B2 (en) 2009-11-24
US7422957B2 (en) 2008-09-09
AU2002222037A1 (en) 2002-06-03
US7071029B2 (en) 2006-07-04
EP1338030A2 (fr) 2003-08-27
EP1338030B1 (fr) 2011-06-22
US20080248251A1 (en) 2008-10-09
US7741678B2 (en) 2010-06-22
US20080293185A1 (en) 2008-11-27
KR100807447B1 (ko) 2008-02-25
WO2002043124A3 (fr) 2002-08-22
US20060186397A1 (en) 2006-08-24
WO2002043124A2 (fr) 2002-05-30
JP5051962B2 (ja) 2012-10-17
CN100442439C (zh) 2008-12-10
US20030219959A1 (en) 2003-11-27
US7465991B2 (en) 2008-12-16
TW554452B (en) 2003-09-21
CN1541405A (zh) 2004-10-27
US6867067B2 (en) 2005-03-15
US20080293217A1 (en) 2008-11-27
FR2817395B1 (fr) 2003-10-31

Similar Documents

Publication Publication Date Title
KR100807447B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN101221895B (zh) 化合物材料晶片的制造方法
KR100738145B1 (ko) 기판 제조 방법 및 이 방법에 의한 기판
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
KR102047864B1 (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
US7605055B2 (en) Wafer with diamond layer
US20220399200A1 (en) Method for forming a high resistivity handle support for composite substrate
JP2023519165A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
US20070228384A1 (en) Single-crystal layer on a dielectric layer
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
KR102533585B1 (ko) Soi 기판 제조 방법
US20230369413A1 (en) Electronic device made of carbon silicide and method of manufacturing the same
US20220199777A1 (en) Electronic device made of carbon silicide and method of manufacturing the same
JP3758530B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JPH02298047A (ja) 誘電体分離型半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 12