KR20030045612A - 반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈 - Google Patents

반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈 Download PDF

Info

Publication number
KR20030045612A
KR20030045612A KR1020020075789A KR20020075789A KR20030045612A KR 20030045612 A KR20030045612 A KR 20030045612A KR 1020020075789 A KR1020020075789 A KR 1020020075789A KR 20020075789 A KR20020075789 A KR 20020075789A KR 20030045612 A KR20030045612 A KR 20030045612A
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
semiconductor chip
bonding
module
Prior art date
Application number
KR1020020075789A
Other languages
English (en)
Inventor
니시가와마사따까
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030045612A publication Critical patent/KR20030045612A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

반도체 모듈은 도전체 패턴이 양측에 형성되고 절연체로 이루어지는 인쇄 배선판을 포함한다. IC 칩은 인쇄 배선판 상에 장착되고 수지로 밀봉된다. 금속 시트 또는 습기 침투 차단 시트는 인쇄 배선판에 대향하는 측의 반대의 IC 칩 표면상에 부착된다.

Description

반도체 모듈과 그 제조 방법 및 ＩＣ 카드 등을 위한 모듈{SEMICONDUCTOR MODULE AND PRODUCTION METHOD THEREOF AND MODULE FOR IC CARDS AND THE LIKE}
본 발명은 IC 칩을 가지는 모듈, 및 그 조립체를 위한 패키징 기술에 관한 것이다. 더 상세하게는, 본 발명은 두께가 감소되면서도 환경 조건에 대한 주변 부분의 높은 신뢰성을 제공할 수 있는 반도체 모듈, 그 제조 방법 및 IC 카드 등을 위한 모듈에 관한 것이다.
최근, 반도체 집적 회로 장치를 구비한 IC 카드들이 버스, 철도 등의 공공 수송을 위한 대체 티켓, 은행 카드 또는 식별 카드를 포함하는 금융 카드로서 실용화되어 있다. IC 카드 자체는 자기 카드가 제공하지 못하는 데이터 처리 기능과높은 보안 기능을 가지고 있으므로, 이러한 장점으로 인해 더욱 더 넓게 적용되고 있다.
IC 카드들은 3가지 형태들, 즉 접촉형, 비접촉형, 및 접촉형 및 비접촉형 기능들을 모두 구비하는 조합형으로 분류될 수 있다. 제1 형태 또는 접촉형 IC 카드의 경우에, IC 칩이 제공되는 반대측 상에 전극을 구비하고 있고, 전극들은 외부 장치인 판독/기록 장치와 기계적 접촉을 가지고, 전기적으로 접속되는 단자로서 기능한다. 반면에, 제2 형태 또는 비접촉형 IC 카드의 경우에, 권취형 인렛(winding type inlet) 또는 에칭 코일형 인렛(etching coil type inlet)과 같은 안테나를 구비하고 있고, 안테나를 통해 수신된 전자기파에 의해 판독/기록 장치로부터 비접촉 방식으로 전력을 공급받고 데이터를 교환한다.
IC 카드들은 대부분의 경우에 옷의 포켓, 지갑, 대체 패스 케이스 등에 보관되므로, 이들을 휴대할 수 있도록 하는 것이 매우 필요하다. 휴대성을 달성하기 위해서는, 일반적으로 IC 카드들이 1.0mm보다 얇으면 가지고 다니기 쉬우므로, IC 카드 모듈을 얇게 하는 것이 필요하다. 얇은 구성에 대한 요구를 충족시키기 위해서는, IC 카드 모듈의 구성 요소, 구체적으로는 인쇄 배선판, IC 칩, 본딩 와이어(특히, 와이어 루핑(looping)의 높이) 및 밀봉 수지를 가능한 한 얇게 하는 것이 필요하다.
그러나, 인쇄 회로판을 더 얇게 하려고 하는 경우에, IC 칩의 제공 후의 핸들링 성능이 모듈 제조시 패키징 프로세스에서 악화된다. 따라서, 현재는 약 100㎛가 제조 한계이다. IC 칩이 QFP(Quad Flat Package), SOP(Small OutlinePackage), CSP(Chip Size Package) 등과 같은 전형적인 반도체 패키지와 함게 사용되는 경우에, 제품은 최소 200㎛ 이상의 두께가 될 수 밖에 없다. IC 칩의 상부로부터 약 150㎛의 높이로 와이어 루핑이 형성되어, IC 칩 및 와이어가 수지로 밀봉되는 경우에, IC 칩 표면으로부터 약 200㎛ 이상의 두께인 수지 필러가 형성될 필요가 있다.
그 소자들을 더 얇게 만들고자 하는 경우에, IC 칩은 굴곡 부하로 인해 파괴되고, IC 칩의 전기 회로가 동작되지 않는 치명적인 결함을 야기한다. 밀봉 수지의 두께를 감소시키는 경우에, 에폭시 수지가 더 낮은 양의 필러를 포함하면, 수지의 응력으로 인해 전체 모듈이 변형되기 쉽게 되므로, 접촉형 IC 카드의 전기 단자 표면에 대한 빈약한 평면성 및 평활성을 제공함으로써, 판독기/기록기 장치의 전기 접속 단자와의 접속 오류를 야기한다. 반면에, 에폭시 수지가 많은 량의 필러를 포함하는 경우에, 낮은 유동성을 제공하고 미충전된 부분을 생성한다.
필요한 기계적 강도를 가지는 얇은 IC 모듈을 생성하기 위한 밀봉 기술은 일본 특허 공보 평성11 제296638호(제1 종래 기술로 지칭됨), 및 일본 특허 공보 평성 11 제238744호(제2 종래 기술로 지칭됨) 등에 개시된다. 특히, 특허 공개 공보 평11 제296638호(제1 종래 기술)는 오목부 하우징 내에 IC 칩 및 그 주변부를 밀봉하고 그 내부에 빈 공간을 남기기 위한 기술을 개시한다.
이러한 기술의 모듈의 단면 구조가 도1에 도시된다. 이 도면에 도시된 모듈은 인쇄 배선판(20) 상에 제공되는 IC 칩(4)을 구비하고 있고, IC 칩(4)의 전극들은 인쇄 배선판(20)의 소정 단자에 와이어(5)에 의해 전기적으로 접속된 후, 외부공기로부터 IC 칩(4) 및 와이어(5)를 분리하고 보호하도록 오목부 하우징(17)에 의해 피복된다. 이러한 기술에서, 단결정 실리콘보다 더 큰 탄성율을 가지는 재료가 IC 칩(4)을 보호하고 모듈을 강화하도록 오목부 하우징(17)에 이용된다.
그러나, 이러한 종래 기술에서, IC 칩(4)과 와이어(5)가 빈 공간 내에 유지하면서 인쇄 배선판(20)과 오목부 하우징(17)간의 인터페이스만을 결합함으로써, 모듈이 케이싱된다. 이러한 구조의 모듈이 IC 카드 모듈 카드로 형성되어 왜곡, 트위스트 및 다른 기계적 테스트를 받는 경우에, 인쇄 배선판(20)과 오목부 하우징(17)간의 인터페이스에 균열이 발생하고, 그 사이로 물이 쉽게 들어갈 수 있다. 또한, 유리 에폭시, 폴리이미드 등과 같은 유기 기판이 채용되는 경우에, 유기 기판 자체는 습도가 용이하게 침투하도록 허용하므로, 습도 흡수, 주위 온도 응축 및 내부 대기의 응축은 빈 공간 내부에 IC 칩(4) 및 그 주변부의 물의 응축을 야기한다. 그러므로, 굴곡, 변형, 트위스트 등에 대한 기계적 강도를 개선하기 위해서는, 기계적 강도가 충분히 높은 구조를 제공하는 것이 필요하다.
일본 특허 공보 평성11 제238744호(제2 종래 기술)는 IC 칩(4)이 미처리된 밀봉 수지로 인캡슐레이션되고, 펀칭 도구에 의해 에폭시 또는 폴리이미드 수지막에서 잘려진, 상단 호일(18)이라 불리는 디스크로 피복되어 처리된다. 본 종래 기술의 단면 모듈 구조는 도2에 도시되어 있다. 본 도면에 도시된 모듈은 IC 칩(4)을 인쇄 배선판(20)에 제공하고, 인쇄 배선판(20)의 단자들을 IC 칩(4)의 소정 전극들과 전기적으로 접속하며, 액체 수지(19)를 칩 상에 인가하고, 평탄한 표면을 보장하도록 시트, 즉 상단 호일(18)을 배치시킴으로써 구축된다.
이 기술에 따르면, 상단 호일(18)을 액체 수지(19) 상에 배치시킴으로써 모듈 두께의 제어성을 개선시킬 수 있다. 또한, 상단 호일(18)은 또한 강화 소자로서도 기능하므로, 충격에 대한 저항을 개선한다.
일본 특허 공보 평성11 296638호(제1 종래 기술)에 개시된 방법에서, 플립 칩 장착 프로세스 또는 COB(Chip On Board) 배선 본딩 프로세스에 의해 인쇄 배선판(20) 상에 IC 칩(4)을 제공한 후에, 인쇄 배선판 상의 IC 칩(4)과 그 주변부가 오목부 하우징(17)의 테두리를 따라 밀봉된다.
그러나, 오목부 하우징(17)이 매우 낮은 투과성을 가지는 재료로 형성될 지라도, 오목부 하우징(17)내에 빈 공간이 존재하면, 습기 침투가 접착 표면 또는 통상 유리 에폭시로 형성되는 인쇄 배선판(20)을 통해 발생하고, 빈 공간 내의 온도가 상승한다. 예를 들어, 모듈이 30℃, 70%RH의 외부 환경에서 이용되는 경우, 오목부 하우징(17) 내부의 습기는 곧 외부 환경과 동일하게 된다. 이 조건에서 냉각되면, 그 내부의 습기는 응축하여 IC 칩(4) 표면상의 상호 접속 회로 및 인쇄 배선판(20) 내에 전기 누설이 야기되어, 동작 에러가 발생하게 된다.
일본 특허 공개 공보 평성11 238744호(제2 종래 기술)에서, 상단 호일(18)은 펀칭 도구에 의해 절단되어 배치되고 처리되어 밀봉을 완료한다. 이러한 상단 호일(18)은 IC 카드 모듈의 수지 밀봉의 높이를 조절하는 역할을 하며, 강화 기능을 제공하지만, 외부 환경에 대한 보호에는 전혀 기여하지 못한다.
본 발명은 상기 설명한 것을 감안하여 고안되었으므로, 따라서 본 발명의 목적은 IC 모듈 상의 환경 저항 테스트의 조건들과 비교될 수 있는, 고온 고습 저장 환경, 바이어스가 인가된 고온 고습 환경, 증기 가압 환경 등과 같은 가혹한 환경에 노출된 경우에 습기 침투에 동반한 결함 발생을 방지할 수 있고, 실제 환경 저항 테스트에서 결함 발생을 줄이며 실제 사용 환경에서 신뢰성을 개선할 뿐만 아니라 제조 수율을 개선할 수 있는 반도체 모듈을 제공하는 것이다. 즉, 본 발명의 목적은 그러한 반도체 모듈, 그 제조 방법 및 IC 카드 등을 위한 모듈을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 이하와 같이 구성된다.
본 발명의 제1 태양에 따르면, 반도체 모듈은 도전체 패턴이 양쪽 측에 형성되고 절연체로 이루어지는 인쇄 배선판과, 인쇄 배선판 상에 장착되고 수지로 밀봉되는 반도체 칩을 포함하고, 금속 시트 또는 습기 침투 차단 시트가 인쇄 배선판을 대면하는 측에 대향하는 반도체 칩 표면 상에 부착되는 것을 특징으로 한다.
본 발명의 제2 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 반도체 칩이 제공된 인쇄 배선판 표면 상에 제공되는 안테나 접속 단자와 그리고/또는 반도체 칩이 장착되는 표면에 대향하는 하측에 제공되는 전기 접속 전극을 더 포함한다.
본 발명의 제3 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 금속 시트는 스테인레스 스틸, 42 합금, 알루미늄 또는 구리로 형성된다.
본 발명의 제4 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 습기 침투 차단 시트가 알루미나 세라믹스로 형성되는 것을 특징으로 한다.
본 발명의 제5 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 금속 시트 또는 습기 침투 차단 시트의 두께는 100㎛ 이하인 것을 특징으로 한다.
본 발명의 제6 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 반도체 칩과 금속 시트 또는 습기 침투 차단 시트를 본딩하기 위해 접착층이 제공되며, 접착층의 두께는 30㎛ 이하인 것을 특징으로 한다.
본 발명의 제7 태양에 따르면, 상기 제1 특징을 가지는 반도체 모듈은 금속 시트의 비접착 표면이 오목부 및 돌출부로 형성되는 것을 특징으로 한다.
본 발명의 제8 태양에 따르면, 반도체 칩은 도전체 패턴이 양쪽에 형성되고 절연체로 이루어진 인쇄 배선판 상에 장착되고, 반도체 칩이 상부에 장착된 인쇄 배선판은 수지로 밀봉되는, 반도체 모듈 제조 방법이며, 반도체 칩을 인쇄 배선판에 장착하는 단계와, 이들 간의 전기 접속을 와이어에 의해 구현하는 단계와, 인쇄 배선판의 반도체 칩 장착 측 상에 몰드 수지로 밀봉하기 전에 반도체 칩 표면 위의 금속 시트 또는 습기 침투 차단 시트를 그 사이의 접착층으로 부착하는 단계를 포함한다.
본 발명의 제9 태양에 따르면, 반도체 칩은 도전체 패턴이 양쪽에 형성되고 절연체로 이루어진 인쇄 배선판 상에 장착되고, 반도체 칩이 상부에 장착된 인쇄 배선판은 수지로 밀봉되는, 반도체 모듈 제조 방법이며, 인쇄 배선판의 측부 상에 장착된 반도체 칩 장착 측 상에 몰드 수지로 밀봉하기 전에, 반도체 칩 표면에 부착되는 금속 시트 또는 습기 침투 차단 시트의 일 측부에 오목부와 돌출부를 형성하는 단계를 포함한다.
본 발명의 제10 태양에 따르면, 상기 제8 특징을 가지는 반도체 모듈 제조 방법은 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 정상 와이어 본딩을 함으로써, 또는 반도체 칩의 전극들에 볼(ball) 본딩을 하여 와이어들을 접합한 후 인쇄 배선판 상의 소정 단자들에 스티치(stitch) 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 한다.
본 발명의 제11 태양에 따르면, 상기 제9 특징을 가지는 반도체 모듈 제조 방법은 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 정상 와이어 본딩을 함으로써, 또는 반도체 칩의 전극들에 볼 본딩을 하여 와이어들을 접합한 후 인쇄 배선판 상의 소정 단자들에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 한다.
본 발명의 제12 태양에 따르면, 상기 제8 특징을 가지는 반도체 모듈 제조 방법은 인쇄 배선판과 반도체 칩간의 와이어로의 전기적 접속은, 역 와이어 본딩을 함으로써, 또는 인쇄 배선판의 소정 단자들에 볼 본딩을 하여 와이어들을 접합한 후 반도체 칩의 전극에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 한다.
본 발명의 제13 태양에 따르면, 상기 제9 특징을 가지는 반도체 모듈 제조 방법은 인쇄 배선판과 반도체 칩간의 와이어로의 전기적 접속은, 역 와이어 본딩을 함으로써, 또는 인쇄 배선판의 소정 단자들에 볼 본딩을 하여 와이어들을 접합한 후 반도체 칩의 전극에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 한다.
본 발명의 제14 태양에 따르면, IC 카드 등을 위한 모듈은, 도전체가 그 양쪽 측에 형성되고 절연체로 이루어지는 인쇄 배선판 및 인쇄 배선판 상에 장착되고 수지로 밀봉되는 반도체 칩을 포함하고, 금속 시트 또는 습기 침투 차단 시트가 인쇄 배선판에 대향하는 측의 반대 반도체 칩 표면 상에 부착되는 반도체 모듈을 포함한다.
여기에서, IC 카드 등을 위한 모듈은 비접촉형, 접촉형 또는 접촉형 및 비접촉형 기능들을 모두 구비하는 통합형일 수 있다. IC 카드 등을 위한 모듈은 IC 카드 모듈에 주로 이용되지만, 이것으로 한정되지 않고 다른 목적에 적용될 수 있다.
도1은 제1 종래 기술에 의해 개시된 종래 기술의 구조를 도시한 단면도.
도2는 제2 종래 기술에 의해 개시된 다른 종래 기술의 구조를 도시한 단면도.
도3은 본 발명의 실시예의 반도체 모듈의 구조를 도시한 단면도.
도4는 본 발명의 다른 실시예의 반도체 모듈의 구조를 도시한 단면도.
도5는 본 발명의 다른 실시예의 반도체 모듈의 구조를 도시한 단면도.
도6은 본 발명의 반도체 모듈의 실시예를 도시한 평면도.
도7은 본 발명의 반도체 모듈의 실시예의 IC 칩 장착 표면 반대 상의 전극부를 도시한 평면도.
도8은 IC 카드 기판에 내장되는, 본 발명의 반도체 모듈을 도시한 구조적 단면도.
도9는 도8에 도시된 IC 카드를 도시한 평면도.
<도면의 주요 부분에 대한 간단한 설명>
1 : 에폭시 수지
2 : 시트
3 : 접착제
4 : IC 칩
5 : 와이어
6 : 튜닝 커패시터
7 : 안테나 단자
8 : 절연층
9 : 관통홀
10 : 접착제
11 : 소정 단자
20 : 인쇄 배선판
다음으로, 도3 및 다른 도면을 참조하여, 본 발명에 따른 반도체 모듈의 양호한 실시예, 그 제조 방법, 및 IC 카드를 위한 모듈 등이 설명된다.
양면 인쇄 배선판(20)은 에폭시 수지로 주입된 유리 에폭시로 만들어지고 50 내지 100㎛의 두께를 가지는 폴리이미드 양면 상호접속을 위한 절연층(8), 및 절연체의 양면에 부착되고, 구리 호일 등과 같은 에칭이나 다른 프로세스에 의해 패터닝될 수 있는 도전체를 포함한다. 이러한 도전체는 8 내지 20㎛의 두께를 가지도록 지정된다.
여기에서, 본 실시예에서, 양쪽 측면 상에 12㎛ 두께의 도전체 층을 구비하는 유리 에폭시 기판이 예로서 도시되어 있지만, 도전체는 상기 범위에 드는 한 특별하게 한정되지는 않는다. 상기와 같이 형성된 도전체 층은 에칭 등에 의해 패터닝되어 인쇄 배선판(20)을 완성한다.
인쇄 배선판(20)은 양쪽 측상의 도전체층들 간의 전기적 접속을 위해 드릴링된 관통홀(9)을 구비하고 있고, 도금에 의해 양측에 형성된 두께 10㎛의 도전체 층을 구비하고 있다. 이렇게 형성된 도전체 층은 에칭 등에 의해 패터닝되어, 인쇄 배선판(20)을 완성한다.
여기에서, 본 실시예에 도시된 인쇄 배선판(20)은 80㎛ 두께의 절연층을 구비하고 있다.
전형적인 웨이퍼 제조 프로세스에서 핸들링되는 IC 칩(4)은 400 내지 700㎛의 두께를 가지고 있지만, 도9에 도시된 IC 카드 모듈(16)에 대해서는 결과적인 IC 칩(4)이 50 내지 200㎛의 두께를 가지도록 웨이퍼의 하부 표면이 그라운드이다. 여기에서, 두께가 그라운드에서 80㎛까지의 웨이퍼 예를 설명한다. 10 내지 50㎛ 두께의 막 접착제(10)가 이미 웨이퍼의 하측 상에 인가된다. 웨이퍼가 다이아몬드 블레이드 등에 의해 칩들로 절단되어, 접착제(10)를 구비한 각 IC 칩(4)이 인쇄 배선판(20)에 장착된다. 접착제(10)는 열경화성 수지, 열가소성 수지 또는 열경화성 및 열가소성 수지의 혼합물을 이용할 수 있고, 필요한 온도와 압력 하에서 인가된다.
IC 칩(4)을 위한 접착제(10)는 인쇄 배선판(20) 상의 소정 위치에 미리 인가될 수도 있다. IC 칩(4)을 위한 접착제(10)는 30㎛의 두께가 되도록 지정된다.
도8은 IC 카드 기판(15)에 내장되는, 본 발명의 반도체 모듈(16)을 도시한 구조적 단면도이고, 도9는 도8에 도시된 IC 카드를 도시한 평면도이다.
다음으로, IC 칩(4)의 소정 전극들은 20 내지 30㎛의 직경을 가지는 여분 미세 알루미늄 또는 금 와이어에 의해 인쇄 배선판(20) 상에서 소정 단자(11)에 접속된다. 도3은 금 와이어(5)를 이용하는 와이어 본딩은 통상 정상 본딩이라 불리는 방법에 의해 수행되는 구성을 도시하고 있다. 본 프로세스에서, 금 와이어(5)는 우선 IC 칩(4)의 소정 전극에서 접속된 후, 와이어(5)의 다른 단부가 인쇄 배선판(20) 상의 관련 단자(11)에 결합된다. 금 와이어(5)가 이용되는 경우에, 금 볼이 IC 칩(4) 상의 소정 전극상에 미리 형성된다.
물론, 와이어(5)가 우선 볼 본딩에 의해 인쇄 배선판(20) 상의 소정 단자(11)에 접속된 후, 와이어(5)의 다른 단부는 스티치(stitch) 본딩에 의해 IC 칩(4)의 소정 전극에 접속됨으로써, 역본딩을 달성할 수 있다. 이러한 역 본딩 프로세스를 채용하면, 도4에 도시된 바와 같이, 와이어(5)의 본딩 높이(와이어 루핑 높이)를 감소시킬 수 있다. 도3 및 도4를 비교하면 명백한 바와 같이, IC 칩(4)의 전극 상에 어떠한 금 볼이 제공되지 않으므로, IC 칩(4)의 전체 표면에 걸쳐 습기 침투에 대한 보호를 위한 상기 언급한 시트(2)를 제공할 수 있다.
또한, 본 발명의 주된 목적, 즉 외부 습기의 내부 침투에 대한 방지를 달성하기 위해서는, IC 칩(4)의 장착면이 참조 부호 1로 지정된 몰드 수지로 밀봉되기 전에, 100㎛보다 작거나 같은 두께를 가지는 시트(2)가 두께 50㎛ 이하의 두께를 가지는 접착제(3)로 IC 칩(4)의 표면에 인가된다. 이러한 시트(2)는 스테인레스 스틸, 42 합금, 알루미늄, 구리 또는 다른 금속 시트로 형성될 수 있고, 습기 침투에 대한 저지를 제공하는 알루미늄 세라믹으로 만들어지는 습기 침투 차단 시트일 수도 있다. 여기에서, 시트(2)의 두께는 80㎛로 설정되고, 접착제(3)의 두께는 30㎛로 설정된다.
다음으로, 본 발명의 제2 실시예를 도5를 참조하여 설명한다. 도5에서, 시트(2)의 수지 밀봉 표면은 에칭, 머시닝 또는 다른 프로세스들에 의해 오목부 및 돌출부로 형성된다. 나머지 구성은 상기 실시예와 동일하므로 그 설명은 생략한다.
본 발명에 따르면, 연속적인 오목부 및 돌출부를 제공하면, 접착력을 현저하게 개선할 수 있다.
상기 구성에 따르면, 습기 침투를 방지하기 위한 시트(2)가 액티브 회로가 형성되는 IC 칩(4)의 상부 표면과 밀접하게 접촉하여 인가되므로, 밀봉 수지인 에폭시 수지(1)의 체적을 통해 스며드는 습기를 차단할 수 있다. 환언하면, 접착제(3)로 IC 칩(4) 상에 습기 침투가 완전하게 차단된 스테인레스 스틸, 42 합금, 알루미늄, 구리 또는 알루미나 세라믹으로 만들어지는 두께 50㎛ 이하인 시트(2)를 제공함으로써, 에폭시 수지(1)로부터 IC 칩(4)을 분리시킨다. 따라서, 에폭시 수지(1)를 통한 습기 침투의 어떠한 응축도 IC 칩(4)의 인터페이스 상에 발생하지 않는다.
모듈이 IC 카드 모듈(16)에 인가되는 경우에, 에폭시 수지(1)가 고온 황산, 증기 질산 등과 같이 수지 용해 능력을 가지는 화학물로 밀봉되지 않더라도 내부 구조 또는 IC 칩(4) 상의 면을 형성하는 회로가 보이지 않기 때문에, IC 칩(4)이 에폭시 수지(1)로 밀봉되는 경우의 구성에 비해, 본 발명의 모듈은 개선된 신뢰성을 제공할 수 있는 더 효율적인 구조를 가지고 있다. 또한, IC 칩(4)의 회로가 실리콘 기판상에 통상 형성되므로, 외부로부터 침투하는 습기를 방지하기 위한 시트(2)는 얇은 IC 칩(4)의 굴곡에 대한 강도를 개선하는 강화 기능도 제공할 것으로 예상할 수 있다.
도3 내지 도5에 도시된 IC 카드 모듈들(16)은 튜닝 커패시터(6)를 구비하고 있다. 안테나 단자(7)를 통해 접속되는 안테나와 함께 이러한 튜닝 커패시터(6)는 비접촉 통신을 위한 튜닝 회로를 구성하고, 모듈이 비접촉형 IC 카드에 적용될 때 이용될 수 있다. 모듈이 접촉형 IC 카드에 전용으로 이용되는 경우에, 이것은 생략될 수도 있다.
설명한 바와 같이, IC 카드 모듈(16)은 완성될 수 있지만, 비접촉형 IC 카드 또는 비접촉 및 접촉형을 위한 조합형 IC 카드는 접속 단자와 함께 형성되는 외부 통신 안테나를 구비할 필요가 있다.
도6은 공통 수지 밀봉 영역 내에 장착된, 외부 단자와 튜닝 칩 커패시터(6)를 구비하는 조합형 IC 카드 모듈(16)의 구조를 도시한 평면도이다. 즉, 도6에 도시된 구조는 비접촉 통신을 위한 안테나로의 접속을 위한 단자 및 튜닝 커패시터를 포함하고, 도7에 도시된 바와 같이 그 하측상에 형성된 접촉 통신을 위한 4세트의 전극(14)을 더 구비한다.
상세하게는, 시트(2)는 접착제(3)로 IC 칩(4) 상에 인가되고, IC 칩(4)의 와이어 단자(13) 및 절연층(8)을 포함하는 인쇄 배선판(20)의 와이어 단자(12)는 와이어(5)에 의해 본딩된다. 전체 구조는 튜닝 커패시터(16)를 덮도록 에폭시 수지(1)로 밀봉된다. 또한, 송신/수신 안테나 접속 단자(7)는 인쇄 배선판(20) 상에 제공된다.
본 실시예의 완료된 IC 카드 모듈(16)의 각 부분의 두께는 이하와 같이 얻어진다. 인쇄 배선판(20)의 절연층(8)의 두께는 80㎛로 설정된다. 도전체, 예를 들면 구리가 미리 인쇄 배선판(20)의 절연층(8)의 양측 상에 인가된 후, 관통 홀(9)을 위한 도금이 구현되어 인쇄 배선판(20)의 한 측과 다른 측을 전기적으로 접속하므로, 전자 및 후자의 도전체들은 각각 12㎛ 및 10㎛이다. 그래서, 관통홀 도금 이후의 인쇄 배선판(20)의 절연층(8)의 양측에 제공된 도전체의 두께는 총 (12+10)×2 = 44㎛이다. 그러므로, 인쇄 배선판(20)의 두께는 124㎛에 달한다. IC 칩(4)은 두께가 80㎛이고, IC 칩(4)을 위한 접착제(10)는 두께가 30㎛이며, 시트(2)는 두께가 80㎛이다. 그러므로, 두께는 이하와 같다.
도전체를 포함한 인쇄 배선판(20)의 두께 = 124㎛
IC 칩(4) + 접착제(10) = 110㎛
시트(2) + 접착제(3) = 110㎛
전체 두께 = 344㎛.
상기 구조가 도3 내지 도6에 도시된 전사 몰딩에 의해 에폭시 수지(1)로 밀봉되는 경우에 대해, 수지의 개선된 유동성을 얻는데는 추가로 100㎛가 필요하므로, 결과적인 IC 모듈(16)의 전체 두께는 344㎛+100㎛=444㎛에 달한다.
습기 침투 방지를 위한 시트(2)의 제공으로 인해, 본 발명의 IC 카드 모듈(16)은 고온 고습 저장 환경(60℃ 90% RH, 또는 85℃ 85%RH), 바이어스(최대 정격의 2배 전압이 60℃ 90%RH 또는 85℃ 85%RH 환경하에서 바이어스 테스트에 적용됨)가 인가되는 고온 고습 저장 환경, 또는 증압 환경(121℃, 2atm, 및 100%RH)과 같은 혹독한 환경에 노출될 때 습기 침투로 인한 동작 오류를 피할 수 있다. 따라서, IC 카드 모듈(16) 상의 환경 테스트에서 결함 발생을 줄일 수 있고, 사용 환경 하에서의 신뢰성을 개선할 뿐만 아니라 제조 수율을 개선할 수 있다.
말할 필요도 없이, 완성된 IC 카드 모듈(16)은 IC 칩(4)의 전기 특성에 관해 테스트된다.
설명한 바와 같이, 상기 실시예에 따르면, IC 카드 모듈(16)의 IC 칩(4) 표면으로의 습기 침투를 차단하는 시트(2)는 작은 두께의 접착제(3)로 인가되고, 에폭시 수지(1)는 전사 몰딩 프로세스에 의해 어셈블리에 주입된다. 그러므로, 강하게 구축된 모듈 구성을 생성할 수 있고, 혹독한 환경에 대한 탁월한 저항성을 가지고 있는 IC 카드 모듈(16)의 구조를 제공할 수 있다. 구성요소들이 상기 지정한 두께로 제조되므로, 이러한 IC 카드 모듈(16)을 가지는 IC 카드는 휴대성이 더 개선될 수 있고, 매우 얇은(ultrathin) 구성에 제공될 수 있다.
특정 환경 저항 성능에 대해서는, 본 발명의 IC 카드 모듈은 고온 고습 저장 환경(60℃ 90%RH, 또는 85℃ 85%RH), 바이어스(최대 정격의 2배 전압이 60℃ 90%RH 또는 85℃ 85%RH 환경하에서 바이어스 테스트에 적용됨)를 가지는 고온 고습 저장 환경, 또는 증압 환경(121℃, 2atm, 및 100%RH)과 같이, 환경 저항 테스트와 비교할 수 있을 만한 혹독한 환경에 대한 습기 침투로 인해 동작 오류를 제거할 수 있다. 이러한 환경에 대한 높은 저항성은 선적 전에 환경 저항 테스트에서의 결함 발생을 줄일 수 있고, 따라서 실제 사용 환경하에서의 신뢰성을 개선할 뿐만 아니라 제조 수율을 개선시킨다.
또한, 시트(2)는 모듈 상에 장착되는 IC 칩(4)의 박화(thining)에 수반되는 굴곡에 대한 강도 감소를 보충하기 위한 강화 기능을 제공하므로, 이러한 구성은 예를 들면, 모듈이 얇은 구성으로 개발될 지라도 현저하게 효율적인 방식으로 기계적 강도를 유지할 수 있다.
더구나, IC 카드 모듈(16)의 구조의 결론적 결과로서, 시트(2)는 밀봉 에폭시 수지(1)가 고온 농축 황산, 증기 질산 등과 같은 화학물로 밀봉되지 않을지라도 쉽게 용해되지 않으며, 화학물질에 저항성이 있는 차단층의 기능을 제공할 수 있다. 그러므로, 모듈의 IC 칩(4) 상의 표면 회로 구조는 쉽게 보이지 않으므로, 이 구조는 뛰어난 안전 보호를 제공할 것으로 예상된다. 결과적으로, 본 발명의 모듈은 안전이 특히 중요한 IC 카드에 적용되더라도 무한의 효과를 제공할 것으로 기대할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따르면, IC 카드 모듈의 환경 저항 테스트에 의해 부과되는 필수 조건인 고온고습 저장 환경, 바이어스가 인가되는 고온고습 환경, 증압 환경 등과 같은 혹독한 환경하에서도 습기 침투에 동반한 결함 발생을 방지할 수 있다. 또한, 상기 효과의 달성은 상기 언급한 조건에 기반한 실제 환경 저항 테스트에서 결함 발생을 줄일 수 있고, 따라서 실제 사용 환경에서 신뢰성을 개선시킬 뿐만 아니라 제조 수율을 개선시킬 수 있다.

Claims (14)

  1. 반도체 모듈이며,
    도전체 패턴이 양쪽 측에 형성되고 절연체로 이루어지는 인쇄 배선판과,
    상기 인쇄 배선판 상에 장착되고 수지로 밀봉되는 반도체 칩을 포함하고,
    금속 시트 또는 습기 침투 차단 시트가 상기 인쇄 배선판을 대면하는 측에 대향하는 반도체 칩 표면 상에 부착되는 것을 특징으로 하는 반도체 모듈.
  2. 제1항에 있어서, 상기 반도체 칩이 제공된 상기 인쇄 배선판 표면 상에 제공되는 안테나 접속 단자와 그리고/또는 상기 반도체 칩이 장착되는 표면에 대향하는 하측에 제공되는 전기 접속 전극을 더 포함하는 것을 특징으로 하는 반도체 모듈.
  3. 제1항에 있어서, 상기 금속 시트는 스테인레스 스틸, 42 합금, 알루미늄 또는 구리로 형성되는 것을 특징으로 하는 반도체 모듈.
  4. 제1항에 있어서, 상기 습기 침투 차단 시트는 알루미나 세라믹스로 형성되는 것을 특징으로 하는 반도체 모듈.
  5. 제1항에 있어서, 상기 금속 시트 또는 습기 침투 차단 시트의 두께는 100㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  6. 제1항에 있어서, 상기 반도체 칩과 금속 시트 또는 습기 침투 차단 시트를 본딩하기 위해 접착층이 제공되며, 상기 접착층의 두께는 30㎛ 이하인 것을 특징으로 하는 반도체 모듈.
  7. 제1항에 있어서, 상기 금속 시트의 비접착 표면은 오목부 및 돌출부로 형성되는 것을 특징으로 하는 반도체 모듈.
  8. 반도체 칩은 도전체 패턴이 양쪽에 형성되고 절연체로 이루어진 인쇄 배선판 상에 장착되고, 상기 반도체 칩이 상부에 장착된 인쇄 배선판은 수지로 밀봉되는, 반도체 모듈 제조 방법이며,
    상기 반도체 칩을 인쇄 배선판에 장착하는 단계와,
    이들 간의 전기 접속을 와이어에 의해 구현하는 단계와,
    상기 인쇄 배선판의 반도체 칩 장착 측 상에 몰드 수지로 밀봉하기 전에 상기 반도체 칩 표면 위의 금속 시트 또는 습기 침투 차단 시트를 그 사이의 접착층으로 부착하는 단계
    를 포함하는 것을 특징으로 하는 반도체 모듈 제조 방법.
  9. 반도체 칩은 도전체 패턴이 양쪽에 형성되고 절연체로 이루어진 인쇄 배선판 상에 장착되고, 상기 반도체 칩이 상부에 장착된 인쇄 배선판은 수지로 밀봉되는,반도체 모듈 제조 방법이며,
    상기 인쇄 배선판의 측부 상에 장착된 반도체 칩 장착 측 상에 몰드 수지로 밀봉하기 전에, 상기 반도체 칩 표면에 부착되는 상기 금속 시트 또는 상기 습기 침투 차단 시트의 일 측부에 오목부와 돌출부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 모듈 제조 방법.
  10. 제8항에 있어서, 상기 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 정상 와이어 본딩을 함으로써, 또는 반도체 칩의 전극들에 볼 본딩을 하여 외어어들을 접합한 후 상기 인쇄 배선판 상의 소정 단자들에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 하는 반도체 모듈 제조 방법.
  11. 제9항에 있어서, 상기 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 정상 와이어 본딩을 함으로써, 또는 반도체 칩의 전극들에 볼 본딩을 하여 외어어들을 접합한 후 상기 인쇄 배선판 상의 소정 단자들에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 하는 반도체 모듈 제조 방법.
  12. 제8항에 있어서, 상기 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 역 와이어 본딩을 함으로써, 또는 인쇄 배선판의 소정 단자들에 볼 본딩을 하여 와이어를 접합한 후 상기 반도체 칩의 전극에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 하는 반도체 모듈 제조 방법.
  13. 제9항에 있어서, 상기 인쇄 배선판과 반도체 칩 간의 와이어에 의한 전기적 접속은, 역 와이어 본딩을 함으로써, 또는 인쇄 배선판의 소정 단자들에 볼 본딩을 하여 와이어를 접합한 후 상기 반도체 칩의 전극에 스티치 본딩을 하여 이들을 접합함으로써 구현되는 것을 특징으로 하는 반도체 모듈 제조 방법.
  14. IC 카드 등을 위한 모듈이며,
    도전체 패턴이 양쪽 측에 형성되고 절연체로 이루어지는 인쇄 배선판과, 상기 인쇄 배선판 상에 장착되고 수지로 밀봉되는 반도체 칩을 포함하는 반도체 모듈을 포함하고, 금속 시트 또는 습기 침투 차단 시트가 상기 인쇄 배선판을 대면하는 측에 대향하는 반도체 칩 표면 상에 부착되는 것을 특징으로 하는 모듈.
KR1020020075789A 2001-12-03 2002-12-02 반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈 KR20030045612A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001368945A JP3907461B2 (ja) 2001-12-03 2001-12-03 半導体モジュールの製造方法
JPJP-P-2001-00368945 2001-12-03

Publications (1)

Publication Number Publication Date
KR20030045612A true KR20030045612A (ko) 2003-06-11

Family

ID=19178435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020075789A KR20030045612A (ko) 2001-12-03 2002-12-02 반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈

Country Status (6)

Country Link
US (1) US7135782B2 (ko)
EP (1) EP1321979A3 (ko)
JP (1) JP3907461B2 (ko)
KR (1) KR20030045612A (ko)
CN (1) CN1266763C (ko)
TW (1) TWI301588B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769759B1 (ko) * 2005-05-23 2007-10-23 가부시끼가이샤 도시바 반도체 메모리 카드 및 그 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
AU2002340506A1 (en) 2002-11-07 2004-06-07 Fractus, S.A. Integrated circuit package including miniature antenna
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
JP2005332158A (ja) * 2004-05-19 2005-12-02 Kyodo Printing Co Ltd Ｉｃモジュール及びｉｃカード
WO2006008180A1 (en) * 2004-07-23 2006-01-26 Fractus S.A. Antenna in package with reduced electromagnetic interaction with on chip elements
WO2006126252A1 (ja) * 2005-05-24 2006-11-30 Fujitsu Limited Ｉｃタグの実装構造および実装用ｉｃチップ
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
WO2007147629A1 (en) * 2006-06-23 2007-12-27 Fractus, S.A. Chip module, sim card, wireless device and wireless communication method
JP2008171927A (ja) * 2007-01-10 2008-07-24 Renesas Technology Corp 半導体装置
US8018064B2 (en) * 2007-05-31 2011-09-13 Infineon Technologies Ag Arrangement including a semiconductor device and a connecting element
US20090115070A1 (en) * 2007-09-20 2009-05-07 Junji Tanaka Semiconductor device and method for manufacturing thereof
DE102008031231B4 (de) * 2008-07-02 2012-12-27 Siemens Aktiengesellschaft Herstellungsverfahren für planare elektronsche Leistungselektronik-Module für Hochtemperatur-Anwendungen und entsprechendes Leistungselektronik-Modul
JPWO2010038345A1 (ja) * 2008-10-03 2012-02-23 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
WO2010068511A1 (en) * 2008-11-25 2010-06-17 Kovio, Inc. Tunable capacitors
CN101847591B (zh) * 2009-03-27 2012-03-21 王海泉 一种在条带上实现多芯片封装的方法
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
US8917511B2 (en) * 2010-06-30 2014-12-23 Panasonic Corporation Wireless power transfer system and power transmitting/receiving device with heat dissipation structure
CN102655715B (zh) * 2011-03-02 2016-05-11 三星半导体(中国)研究开发有限公司 柔性印刷电路板及其制造方法
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
JP6048910B2 (ja) * 2011-11-14 2016-12-21 住友電気工業株式会社 リアクトル、コイル成形体、コンバータ、及び電力変換装置
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP5951361B2 (ja) * 2012-05-31 2016-07-13 株式会社東芝 無線通信装置
DE102013205138A1 (de) * 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
JP6119664B2 (ja) * 2014-05-14 2017-04-26 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
CN105280572A (zh) * 2014-06-05 2016-01-27 东琳精密股份有限公司 薄型化芯片的封装结构及其制造方法
TWI591707B (zh) * 2014-06-05 2017-07-11 東琳精密股份有限公司 薄型化晶片之封裝結構及其製造方法
DE102015102453A1 (de) * 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
CN110600496A (zh) * 2019-09-20 2019-12-20 上海显耀显示科技有限公司 一种Micro-LED芯片封装结构
KR102345062B1 (ko) * 2019-11-20 2021-12-30 (주)에이티세미콘 반도체 패키지 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280459A (ja) * 1991-03-08 1992-10-06 Matsushita Electron Corp 樹脂封止型半導体装置
JPH07288263A (ja) * 1994-04-19 1995-10-31 Nitto Denko Corp 半導体装置の製造方法および金属箔材料
KR960025455U (ko) * 1994-12-27 1996-07-22 반도체 패키지
JP2000155822A (ja) * 1998-11-19 2000-06-06 Toppan Printing Co Ltd 非接触型ｉｃカード
KR20020031718A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6076040A (ja) 1983-09-30 1985-04-30 Nec Home Electronics Ltd 対物レンズ支持装置
JPS60186985A (ja) * 1984-03-06 1985-09-24 Toshiba Corp Ｉｃカ−ド
JPS61159746A (ja) * 1985-01-08 1986-07-19 Kyodo Printing Co Ltd Ｉｃモジユ−ルのワイヤボンデイング方法
JPS61169746A (ja) 1985-01-23 1986-07-31 Sumitomo Metal Ind Ltd 赤外線式水分測定装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH06163755A (ja) 1992-11-24 1994-06-10 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
KR970005712B1 (ko) * 1994-01-11 1997-04-19 삼성전자 주식회사 고 열방출용 반도체 패키지
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5972736A (en) * 1994-12-21 1999-10-26 Sun Microsystems, Inc. Integrated circuit package and method
US5786738A (en) * 1995-05-31 1998-07-28 Fujitsu Limited Surface acoustic wave filter duplexer comprising a multi-layer package and phase matching patterns
JP3210835B2 (ja) * 1995-06-07 2001-09-25 京セラ株式会社 半導体素子収納用パッケージ
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH11238744A (ja) * 1998-02-20 1999-08-31 Toppan Printing Co Ltd Ｉｃカード等用ｉｃモジュールの封止方法
JPH11296638A (ja) * 1998-04-10 1999-10-29 Nippon Telegr & Teleph Corp <Ntt> Ｉｃカード
JP4215886B2 (ja) 1999-02-03 2009-01-28 ソニー株式会社 半導体集積回路チップの封止方法、半導体集積回路カードの製造方法
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
JP4649688B2 (ja) * 1999-04-28 2011-03-16 凸版印刷株式会社 非接触式ｉｃカード
JP2001109860A (ja) 1999-10-05 2001-04-20 Toshiba Chem Corp データキャリアおよびその製法
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280459A (ja) * 1991-03-08 1992-10-06 Matsushita Electron Corp 樹脂封止型半導体装置
JPH07288263A (ja) * 1994-04-19 1995-10-31 Nitto Denko Corp 半導体装置の製造方法および金属箔材料
KR960025455U (ko) * 1994-12-27 1996-07-22 반도체 패키지
JP2000155822A (ja) * 1998-11-19 2000-06-06 Toppan Printing Co Ltd 非接触型ｉｃカード
KR20020031718A (ko) * 2000-10-23 2002-05-03 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769759B1 (ko) * 2005-05-23 2007-10-23 가부시끼가이샤 도시바 반도체 메모리 카드 및 그 제조 방법

Also Published As

Publication number Publication date
CN1423315A (zh) 2003-06-11
EP1321979A2 (en) 2003-06-25
JP3907461B2 (ja) 2007-04-18
CN1266763C (zh) 2006-07-26
JP2003168768A (ja) 2003-06-13
US7135782B2 (en) 2006-11-14
TW200301871A (en) 2003-07-16
US20030102544A1 (en) 2003-06-05
TWI301588B (en) 2008-10-01
EP1321979A3 (en) 2005-10-12

Similar Documents

Publication Publication Date Title
KR20030045612A (ko) 반도체 모듈과 그 제조 방법 및 ｉｃ 카드 등을 위한 모듈
US7342319B2 (en) Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100683027B1 (ko) 반도체장치 및 그 제조방법
EP0992366B1 (en) Card mounted with circuit chip and circuit chip module
JP4753170B2 (ja) 半導体装置及びその製造方法
CN100481414C (zh) 半导体器件及其制造方法
US7413933B2 (en) Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor
KR20100133764A (ko) 인쇄회로기판 및 이를 포함한 반도체 장치, 및 이의 제조방법
JP3449796B2 (ja) 樹脂封止型半導体装置の製造方法
KR101831831B1 (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
JP2003092375A (ja) 半導体装置、その製造方法およびその検査方法
US20040224481A1 (en) Semiconductor devices, manufacturing methods therefor, circuit substrates and electronic devices
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2007213463A (ja) 非接触データキャリア、非接触データキャリア用配線基板
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
CN111696945B (zh) 半导体装置
US20220148955A1 (en) Semiconductor package
KR20080101209A (ko) 적층 반도체 패키지
JP5212262B2 (ja) 非接触ｉｃ媒体
JPS61196389A (ja) Ｉｃカ−ド
JPH02293197A (ja) Ｉｃモジュール
KR20100030503A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR20080092728A (ko) 인쇄 회로 기판에 리세스부를 갖는 반도체 패키지 및 그제조 방법
KR19990050856A (ko) 비지에이 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application