KR102135326B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102135326B1
KR102135326B1 KR1020207001013A KR20207001013A KR102135326B1 KR 102135326 B1 KR102135326 B1 KR 102135326B1 KR 1020207001013 A KR1020207001013 A KR 1020207001013A KR 20207001013 A KR20207001013 A KR 20207001013A KR 102135326 B1 KR102135326 B1 KR 102135326B1
Authority
KR
South Korea
Prior art keywords
layer
transistor
liquid crystal
oxide semiconductor
image
Prior art date
Application number
KR1020207001013A
Other languages
English (en)
Other versions
KR20200007096A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200007096A publication Critical patent/KR20200007096A/ko
Application granted granted Critical
Publication of KR102135326B1 publication Critical patent/KR102135326B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals

Abstract

표시 장치의 구동 회로부는 화상 신호들이 선택된 화소에 연속적으로 기록되어 화면 상에 화상을 표시하는 기능과 하나의 화상이 화면 상에서 지속적으로 표시될 때 화상 신호의 기록 동작이 정지되고 트랜지스터가 턴 오프하여 화면에 기록된 하나의 화상을 유지하는 기능을 갖는다. 이러한 기능들은 오프 전류가 실온에서 채널 폭 1마이크로미터당 10 zA/㎛ 미만이고 85 ℃에서 100 zA/㎛ 미만인 극단적으로 낮은 값으로 감소되는 트랜지스터에 의해 성취된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 한 실시형태는 각각 산화물 반도체를 포함하는 전계 효과 트랜지스터들을 포함하는 표시 장치에 관한 것이다.
액정 표시 장치들은 텔레비전 수신기들과 같은 대형 표시 장치들로부터 휴대 전화들과 같은 소형 표시 장치들에 이르는 표시 장치들에 대해 폭넓게 사용된다. 따라서, 액정 표시 장치들의 개발은 비용 감소를 성취하는 것 또는 고부가가치 액정 표시 장치들을 제공하는 것을 의미한다. 특히 최근에, 지구 환경에 대한 관심이 높아지고 있으며, 따라서 적은 전력을 소비하는 액정 표시 장치들의 개발도 관심을 끌고 있다.
밝기나 콘트라스트와 같은 기본적인 표시 품질들을 만족시킬 뿐만 아니라 전력 소비를 충분히 감소시키는 방법의 예로써, 주사 기간과 주사 기간보다 더 긴 비주사 기간이 제공되는 표시 장치의 구동 방법이 개시되었다(특허 문헌 1 참조). 구체적으로, 위의 표시 장치 구동 방법에서, 모든 주사선들과 데이터 신호선들이 선택되지 않는 휴지 기간에서 모든 데이터 신호선들이 데이터 신호 구동기로부터 전기적으로 연결이 끊어지고, 따라서 높은 임피던스 상태가 만들어진다.
일본 공개 특허 공보 번호 2001-312253
예를 들어, 액정 표시 장치의 화소들은 각각 화상 신호의 입력을 제어하는 트랜지스터와, 입력 화상 신호에 대응하는 전압이 인가되는 액정 소자와, 액정 소자로 인가된 전압을 유지하는 저장 커패시터를 포함한다. 액정 소자는 인가된 전압에 따라 그의 배향이 변화되는 액정 재료를 포함한다. 액정 재료의 배향을 제어하는 것에 의해, 각 화소의 표시가 제어된다.
특허 문헌 1에서 개시된 액정 표시 장치에서, 화상 신호는 휴지 기간에서 화소부에 포함된 각 화소로 입력되지 않는다. 즉, 화상 신호의 입력을 제어하는 트랜지스터의 오프 상태가 화상 신호가 각 화소에서 유지되면서 긴 시간 동안 유지된다. 따라서, 트랜지스터를 통한 화상 신호의 누설로 인한 각 화소의 표시로의 영향이 명백해진다. 구체적으로, 액정 소자로 인가된 전압이 감소되고, 따라서 액정 소자를 포함하는 화소의 표시 열화(변화)가 명백해진다.
더욱이, 트랜지스터를 통한 화상 신호의 누설의 양은 트랜지스터의 동작 온도에 따라 변화한다. 구체적으로, 트랜지스터를 통한 화상 신호의 누설의 양은 동작 온도의 증가와 함께 증가된다. 따라서, 특허 문헌 1에 개시된 액정 표시 장치로서는 액정 표시 장치가 환경들이 폭넓게 변화하는 옥외에서 사용될 때 균일한 표시 품질을 유지하는 것이 힘들다.
따라서, 본 발명의 실시형태의 목적은 액정 표시 장치에서의 소비 전력을 감소시키고 표시 열화(표시 품질의 저하)를 억제하는 것이다. 본 발명의 실시형태의 목적은 온도와 같은 외부 요인에 의해 유발된 표시 열화(표시 품질의 저하)가 억제되는 액정 표시 장치를 제공하는 것이다.
또한, 본 발명의 실시형태는 각 화소에 제공된 트랜지스터로서 산화물 반도체층을 사용하여 채널 형성 영역이 형성되는 트랜지스터의 사용에 의해 앞서 언급된 목적들을 성취하는 것이다. 전자 공여체(도너들)로 동작하는 불순물들(수소, 물 등)을 되도록 많이 제거하는 것에 의해 산화물 반도체층이 고순도화가 되는 것이 바람직하다는 것에 주의한다. 이러한 산화물 반도체층을 사용하여 채널 형성 영역이 형성되는 트랜지스터는 오프 전류가 실온에서 채널 폭 1마이크로미터당 10 zA/㎛ 미만, 85 ℃에서는 100 zA/㎛ 미만인 극단적으로 낮은 값으로 감소될 수 있게 한다.
상기 산화물 반도체층의 밴드 갭은 2.0 eV 이상, 바람직하게는 2.5 eV 이상, 보다 바람직하게는 3.0 eV 이상이라는 것에 주의한다. 부가적으로, 상기 산화물 반도체층의 순도의 증가는 산화물 반도체층의 도전성이 가능한 한 진성(intrinsic)에 가깝게 되는 것을 허용한다. 따라서, 상기 산화물 반도체층에서, 열 여기로 인한 캐리어들의 발생이 감소될 수 있다. 그 결과, 채널 형성 영역이 상기 산화물 반도체층을 이용하여 형성되는 트랜지스터의 동작 온도의 증가와 함께 오프 전류의 증가가 감소될 수 있다.
상술된 산화물 반도체를 포함하는 트랜지스터의 한 모드에서와 같이, 소스 및 드레인 전극들의 일부들이 금속 질화물을 이용하여 형성된다. 트랜지스터의 게이트 전극이 산화물 반도체층의 아래에(기판측 상에) 또는 산화물 반도체층의 위에(기판측과 반대측 상에) 제공될 수 있다. 대안적으로, 게이트 전극들이 산화물 반도체층의 위와 아래에 제공될 수 있다. 임의의 경우에, 게이트 전극에 게이트 전극과 산화물 반도체층 사이에 개재된 절연층이 제공될 수 있다. 오프 상태의 트랜지스터의 특성들에 부가하여, 온 상태의 트랜지스터는 다음의 특성들을 갖는다. 전계 이동도의 최대값은 5 cm2/Vsec 이상, 바람직하게는 10 cm2/Vsec 내지 150 cm2/Vsec의 범위에 있다. 고속으로 동작할 수 있는 이러한 트랜지스터의 사용으로, 화소의 밀도가 높아질 때에라도 기록 동작 등이 빠르게 수행될 수 있다.
본 발명의 한 실시형태는 화소부와 구동 회로부를 포함하는 표시 패널이 제공된 표시 장치이다. 화소부에서, 화소들은 매트릭스로 배열되고, 각각이 하나 이상의 유닛들을 포함하는 화소들은 각각 산화물 반도체층이 게이트 절연층을 사이에 개재하여 게이트 전극과 중첩하도록 제공되는 트랜지스터와, 트랜지스터의 소스측 또는 드레인측에 접속되고 액정을 구동하는 화소 전극과, 화소 전극과 대향하도록 제공된 대향 전극과, 화소 전극과 대향 전극 사이에 제공된 액정층을 포함한다. 구동 회로부는 화소부를 구동하고 화면 상에 화상을 표시하도록 구성된다. 또한, 구동 회로부는 화상 신호를 선택된 화소에 연속적으로 기록하여 화상을 화면 상에 표시하는 기능 뿐만 아니라, 하나의 화상이 화면 상에 지속적으로 표시될 때 화상 신호의 기록 동작을 정지시키고 트랜지스터는 턴 오프하여 화면에 기록된 하나의 화상을 유지하는 기능을 갖는다. 이러한 기능은 위의 트랜지스터의 사용에 의해 성취될 수 있다.
본 발명의 한 실시형태는 화소부와 구동 회로부를 포함하는 표시 패널이 제공된 표시 장치이다. 화소부에서, 화소들은 매트릭스로 배열되고, 각각이 하나 이상의 유닛들을 포함하는 화소들은 각각 산화물 반도체층이 게이트 절연층을 사이에 개재하여 게이트 전극과 중첩하도록 제공되는 트랜지스터와, 트랜지스터의 소스측 또는 드레인측에 접속되고 액정을 구동하는 화소 전극과, 화소 전극과 대향하도록 제공된 대향 전극과, 화소 전극과 대향 전극 사이에 제공된 액정층을 포함한다. 구동 회로부는 화소부를 구동하고 화면 상에 화상을 표시하도록 구성된다. 구동 회로부는 두개의 동작 모드들을 선택하는 기능을 갖는다. 동작 모드의 하나에서, 화상 신호를 선택된 화소에 연속적으로 기록하는 것에 의해 기록 동작이 수행되어 화상을 화면 상에 표시한다. 다른 동작 모드에서, 하나의 화상이 화면 상에서 지속적으로 표시될 때 화상 신호의 기록 동작이 정지되어 화면에 기록된 하나의 화상을 유지시킨다. 이러한 기능은 위의 트랜지스터의 사용에 의해 성취될 수 있다.
본 발명의 실시형태인 액정 표시 장치에서, 채널 형성 영역이 산화물 반도체층을 사용하여 형성되는 트랜지스터가 각 화소에 제공된 트랜지스터로서 사용된다. 상기 산화물 반도체층이 고순도일 때, 상기 트랜지스터의 오프 전류값은 실온에서 채널 폭 1마이크로미터당 10 zA/㎛ 미만일 수 있고, 온도가 85 ℃일 때는 100 zA/㎛ 미만일 수 있다. 따라서, 상기 트랜지스터를 통한 화상 신호의 누설의 양이 감소될 수 있다. 즉, 상기 트랜지스터를 포함하는 화소로의 화상 신호의 기록 빈도가 감소될 때 발생하는 표시 열화(변화)가 억제될 수 있다. 따라서, 상기 액정 표시 장치에서 소비된 전력이 감소될 수 있고 표시 열화(표시 품질의 저하)가 억제될 수 있다.
또한, 극단적으로 낮은 오프 전류를 갖는 트랜지스터를 포함하는 화소가 일정한 상태(화상 신호가 기록되는 상태)를 유지할 수 있으며, 따라서 정지 화상이 표시되는 경우에서라도 안정적으로 동작한다. 이러한 경우에, 트랜지스터에서, 동작 온도의 증가를 동반하는 오프 전류의 증가가 극단적으로 작으며; 따라서, 온도와 같은 외부 요인으로 인한 화소에서의 화상 신호의 누설로의 영향이 감소될 수 있다. 다시 말하면, 액정 표시 장치에서, 환경 변동이 큰 옥외에서 화상 신호가 기록되는 상태가 유지될 때 및 정지 화상이 표시되는 때에라도 표시 열화(표시 품질의 저하)가 억제될 수 있다.
도 1은 실시형태 1에 따른 액정 표시 장치의 구조를 도시하는 블록도이다.
도 2는 실시형태 1에 따른 액정 표시 장치의 구조를 도시하는 블록도이다.
도 3은 실시형태 1에 따른 액정 표시 장치의 화소 및 구동 회로부의 구조를 도시하는 블록도이다.
도 4는 실시형태 1에 따른 액정 표시 장치의 동작을 설명하는 타이밍 차트이다.
도 5a 및 5b는 실시형태 1에 따른 액정 표시 장치의 표시 제어 회로의 동작을 설명하는 타이밍 차트이다.
도 6은 동화상이 표시되는 기간과 정지 화상이 표시되는 기간에서 화상 신호의 기록 빈도를 개략적으로 도시하는 도면이다.
도 7a 및 7b는 실시형태 2에 따른 텔레비전 수신기의 구조를 도시한다.
도 8a 및 8b는 실시형태 2에 따른 모니터의 구조를 도시한다.
도 9a 내지 9c는 액정 표시 장치의 백라이트(backlight)의 구조 예를 도시한다.
도 10a 내지 10c는 액정 표시 장치의 백라이트의 구조 예를 도시한다.
도 11a 내지 11d는 각각 액정 표시 장치에 적용될 수 있는 트랜지스터의 일례를 도시한다.
도 12a 내지 12e는 산화물 반도체층을 포함하는 트랜지스터의 예와 그의 제조 방법을 도시한다.
도 13은 산화물 반도체를 포함하는 트랜지스터의 Vg-Id 특성들의 일례를 도시하는 그래프이다.
도 14는 산화물 반도체를 포함하는 트랜지스터의 Vg-Id 특성들의 오프 상태 특성들을 도시하는 그래프이다.
도 15는 소스-드레인 전압(V)과 오프 전류(I) 사이의 관계를 도시하는 그래프이다.
도 16a 및 16b는 본 발명에 따른 전자 서적 리더의 일례를 도시한다.
도 17은 본 발명에 따른 컴퓨터의 일례를 도시한다.
도 18은 액정 표시 장치의 화소의 일례를 도시하는 평면도이다.
도 19는 액정 표시 장치의 화소의 일례를 도시하는 단면도이다.
이하로, 본 발명의 실시형태들이 첨부 도면들을 이용하여 설명될 것이다. 그러나, 본 발명은 다음 설명에 제한되지 않으며, 모드들 및 상세한 설명들이 본 발명의 목적과 범주로부터 벗어남이 없이 다양하게 변경될 수 있다는 것이 당업자에 의해 쉽게 이해된다. 따라서, 본 명세서에서 개시된 본 발명은 이하의 실시형태들의 내용으로 한정되는 것으로 해석되지 않는다.
실시형태들이 도면들을 참조하여 설명될 때, 동일한 참조 번호들이 다른 도면들 사이에서 동일한 구성요소들을 나타내는데 사용될 수 있다. 도면들에서 예시된 구성요소들, 즉, 층, 영역 등의 두께 또는 폭, 상대적인 위치 등은 실시형태들의 설명의 명확성을 위해 일부 경우들에서 과장된다는 것에 주의한다.
(실시형태 1)
본 실시형태에서, 낮은 전력 소모를 갖는 액정 표시 장치와 그 구동 방법의 한 실시형태가 도 1, 도 2, 도 3, 도 4, 도 5a 및 5b, 그리고 도 6을 참조하여 설명될 것이다.
본 실시형태에서 설명된 액정 표시 장치(100)의 구성요소들이 도 1의 블록도에 도시된다. 액정 표시 장치(100)는 화상 처리 회로(110), 전원(116), 표시 제어 회로(113), 그리고 표시 패널(120)을 포함한다. 투과형 액정 표시 장치 또는 반투과형 액정 표시 장치의 경우에, 백라이트부(backlight portion;130) 유닛들이 광원으로서 또한 제공된다.
액정 표시 장치(100)와 접속되는 외부 기기로부터 화상 신호(화상 신호(Data))가 액정 표시 장치(100)로 공급된다. 전원 전위(고전원 전위(Vdd), 저전원 전위(Vss), 및 공통 전위(Vcom))는 액정 표시 장치의 전원(116)을 켜고 전력 공급을 시작하는 것에 의해 공급되고, 제어 신호(시작 펄스(SP) 및 클록 신호(CK))는 표시 제어 회로(113)에 의해 공급된다는 것에 주의한다.
고전원 전위(Vdd)는 기준 전위보다 높은 전위이고, 저전원 전위(Vss)는 기준 전위 이하의 전위라는 것에 주의한다. 고전원 전위(Vdd)와 저전원 전위(Vss) 모두 트랜지스터가 동작하는 것을 허용하는 레벨을 갖는 것이 바람직하다. 고전원 전위(Vdd)와 저전원 전위(Vss)는 일부 경우들에서 일괄적으로 전원 전압으로 불린다.
공통 전위(Vcom)는, 고정 전위로서 화소 전극에 공급된 화상 신호의 전위에 대해 기준으로 사용되는 한 임의의 전위일 수 있다. 예를 들어, 공통 전위는 접지 전위일 수 있다.
화상 신호(Data)는 도트 반전(dot inversion) 구동, 소스선 반전 구동, 게이트선 반전 구동, 프레임 반전 구동 등에 대응하여 액정 표시 장치(100)로 공급되도록 적절하게 반전될 수 있다. 화상 신호가 아날로그 신호인 경우에, 액정 표시 장치(100)로 공급되도록 A/D 컨버터 등을 통하여 디지털 신호로 변환될 수 있다.
본 실시형태에서, 고정 전위인 공통 전위(Vcom)가 전원(116)으로부터 표시 제어 회로(113)를 통하여 공통 전극(128)의 전극들 중 하나와 커패시터(210)의 전극들 중 하나로 공급된다.
표시 제어 회로(113)는 화상 신호(Data), 제어 신호(구체적으로, 시작 펄스(SP)와 클록 신호(CK)와 같은 제어 신호의 공급 또는 정지를 제어하기 위한 신호), 그리고 전원 전위(고전원 전위(Vdd), 저전원 전위(Vss), 및 공통 전위(Vcom))을 표시 패널(120)로 공급한다.
화상 처리 회로(110)는 입력 화상 신호(화상 신호(Data))를 분석, 계산, 그리고 처리하며, 이후 제어 신호와 함께 처리된 화상 신호를 표시 제어 회로(113)로 출력한다.
구체적으로, 화상 처리 회로(110)는 입력 화상 신호(Data)를 분석하여, 입력 화상 신호(Data)가 동화상을 위한 것인지 또는 정지 화상을 위한 것인지를 결정하고, 결정 결과를 포함하는 제어 신호를 표시 제어 회로(113)로 출력한다. 또한, 화상 처리 회로(110)는 동화상 또는 정지 화상을 포함하는 화상 신호(Data)로부터 하나의 프레임의 정지 화상을 포착하고 포착된 화상을 정지 화상을 나타내는 제어 신호와 함께 표시 제어 회로(113)로 출력한다. 또한, 화상 처리 회로(110)는 입력 화상 신호(Data)와 위의 제어 신호를 표시 제어 회로(113)로 출력한다. 상술된 기능은 화상 처리 회로(110)가 갖는 기능들의 예이며, 다양한 화상 처리 기능들이 표시 장치의 용도에 따라 선택될 수 있다는 것에 주의한다.
디지털 신호로 변환되는 화상 신호는 계산(예를 들면, 화상 신호들 사이의 차이의 검출)이 용이하므로, 입력 화상 신호(화상 신호(Data))가 아날로그 신호인 경우에, A/D 컨버터 등이 화상 처리 회로(110)에 제공된다는 것에 주의한다.
표시 패널(120)은 한 쌍의 기판들(제 1 기판과 제 2 기판) 사이에 끼워진 액정 소자(215)를 포함하며, 구동 회로부(121)와 화소부(122)가 제 1 기판 위에 제공된다. 또한, 제 2 기판에 공통 접속부(또한 커먼 콘텍트(common contact)로 칭함)와 공통 전극(128)(또한 대향 전극으로 칭함)이 제공된다. 제 1 기판과 제 2 기판은 공통 접속부를 통해 서로 전기적으로 접속되며, 공통 접속부는 제 1 기판 위에 제공될 수 있다는 것에 주의한다.
복수의 게이트선들(124)(주사선들) 및 복수의 소스선들(125)(신호선들)은 화소부(122)에 제공되고, 복수의 화소들(123)은 화소들이 게이트선들(124)과 소스선들(125)에 의해 둘러싸이도록 매트릭스로 제공된다. 본 실시형태에 도시된 표시 패널에서, 게이트선들(124)은 게이트선 구동 회로(121A)로부터 확장되며 소스선들(125)은 소스선 구동 회로(121B)로부터 연장된다는 것에 주의한다.
또한, 각 화소(123)는 스위칭 소자로 기능하는 트랜지스터(214)와, 트랜지스터(214)에 접속된 커패시터(210)와, 그리고 트랜지스터(214)에 접속된 액정 소자(215)를 포함한다.
액정 소자(215)는 액정의 광학적 변조 작용에 의해 광의 투과와 비투과를 제어한다. 액정의 광학적 변조 작용은 액정에 인가된 전계에 의해 제어된다. 액정에 인가된 전계의 방향은 액정 재료, 구동 방법, 그리고 전극 구조에 따라 다르며, 적절하게 선택될 수 있다. 예를 들어, 액정의 두께 방향(소위 수직 방향)으로 전계가 인가되는 구동 방법이 사용되는 경우에, 액정이 그 사이에 개재되도록 화소 전극과 공통 전극이 제 1 기판과 제 2 기판 상에 각각 제공된다. 액정에 기판 면내 방향(소위 수평 방향)으로 전계가 인가되는 구동 방법이 사용되는 경우에, 화소 전극과 공통 전극은 액정과 동일면 상에 제공될 수 있다. 화소 전극과 공통 전극은 다양한 개구 패턴들을 갖는다. 본 실시형태에 액정 소자가 광학적 변조 작용에 의해 광의 투과 또는 비투과를 제어한다면 액정 재료, 구동 방법, 그리고 전극 구조에 특별한 제한은 없다.
각 트랜지스터(214)에서, 게이트 전극은 화소부(122)에 제공된 복수의 게이트선들(124) 중 하나에 접속되고, 소스 전극과 드레인 전극 중 하나는 복수의 소스선들(125) 중 하나에 접속되며, 소스 전극과 드레인 전극 중 다른 하나는 커패시터(210)의 전극들 중 하나와 액정 소자(215)의 전극들 중 하나(화소 전극)에 접속된다.
오프 전류가 감소되는 트랜지스터가 트랜지스터(214)로서 사용되는 것이 바람직하다. 오프 전류가 감소되는 트랜지스터(214)가 오프일 때, 트랜지스터(214)에 접속되는 커패시터(210)와 액정 소자(215)에 축적된 전하들은 트랜지스터(214)를 통해 거의 누설되지 않는다. 부가적으로, 트랜지스터(214)가 턴 오프되기 전에 기록된 신호가 다음 신호가 기록될 때까지 안정적으로 유지될 수 있다. 따라서, 화소(213)는 오프 전류가 감소되는 트랜지스터(214)에 접속된 커패시터(210) 없이도 기능할 수 있다.
이러한 구조로, 커패시터(210)는 액정 소자(215)에 인가된 전압을 유지할 수 있다. 커패시터(210)의 전극은 부가적으로 제공되는 커패시터 선에 접속될 수 있다.
구동 회로부(121)는 게이트선 구동 회로(121A)와 소스선 구동 회로(121B)를 포함한다. 게이트선 구동 회로(121A)와 소스선 구동 회로(121B)는 복수의 화소들을 포함하는 화소부(122)를 구동시키기 위한 구동 회로들이며 각각은 시프트 레지스터 회로(또한 시프트 레지스터라고 칭함)를 포함한다.
게이트선 구동 회로(121A)와 소스선 구동 회로(121B)는 화소부(122)와 동일한 기판 위에 형성될 수 있거나, 화소부(122)가 형성되는 기판과 다른 기판 위에 형성될 수 있다는 것에 주의한다.
표시 제어 회로(113)에 의해 제어되는 고전원 전위(Vdd), 저전원 전위(Vss), 시작 펄스(SP), 클록 신호(CK), 그리고 화상 신호(Data)가 구동 회로부(121)로 공급된다는 것에 주의한다.
단자부(126)는 표시 제어 회로(113)로부터 출력되는 소정의 신호들(고전원 전위(Vdd), 저전원 전위(Vss), 시작 펄스(SP), 클록 신호(CK), 화상 신호(Data), 공통 전위(Vcom) 등)을 구동 회로부(121)로 공급하는 입력 단자이다.
공통 전극(128)은 공통 접속부를 통해 표시 제어 회로(113)에 의해 제어된 공통 전위(Vcom)를 공급하는 공통 전위선에 전기적으로 접속된다.
공통 접속부의 구체적인 예로써, 절연성 구체(insulating sphere)가 금속 박막으로 덮이는 도전성 입자가 공통 전극(128)과 공통 전위선 사이에 개재되고, 따라서 공통 전극(128)과 공통 전위선이 서로 전기적으로 접속될 수 있다. 2개 이상의 공통 접속부들이 표시 패널(120) 내에 제공될 수 있다는 것에 주의한다.
또한, 액정 표시 장치는 측광 회로(photometry circuit)를 포함할 수 있다. 측광 회로가 제공된 액정 표시 장치는 액정 표시 장치가 설치되는 환경의 밝기를 검출할 수 있다. 따라서, 측광 회로가 연결되는 표시 제어 회로(113)는 측광 회로로부터의 신호 입력에 따라 백라이트 또는 사이드라이트(sidelight)와 같은 광원의 구동 방법을 제어할 수 있다.
백라이트부(130)는 백라이트 제어 회로(131)와 백라이트(132)를 포함한다. 백라이트(132)는 액정 표시 장치(100)의 용도에 따라 적절하게 선택될 수 있다. 액정 표시 장치(100)에는 조명을 위한 조명 유닛이 제공되며, 발광 다이오드(LED) 등이 조명 유닛의 광원으로 사용될 수 있다. 예를 들어, 백라이트(132)에 대하여, 백색 광을 발광하는 발광 소자(LED와 같은)가 제공될 수 있다. 백라이트 제어 회로(131)에는 표시 제어 회로(113)로부터 백라이트를 제어하는 백라이트 신호와 전원 전위가 공급된다.
컬러 표시가 수행될 때, 컬러 필터를 사용하여 표시가 가능하다는 것에 주의한다. 부가적으로, 다른 광학막(예: 편광막, 위상차막, 또는 반사방지막)이 사용될 수 있다. 투과형 액정 표시 장치 또는 반투과형 액정 표시 장치를 위해 사용된 백라이트와 같은 광원은 액정 표시 장치(100)의 용도에 따라 선택될 수 있으며, 예를 들면, 냉음극관(cold cathode tube), 발광 다이오드(LED) 등이 사용될 수 있다. 또한, 면광원이 복수의 LED 광원들, 복수의 전계발광(EL) 광원들 등을 사용하여 형성될 수 있다. 면광원으로서, 3종류 이상의 LED들이 사용될 수 있으며 백색 발광의 LED가 사용될 수 있다. RGB 발광 다이오드들 등이 백라이트에 배치되는 경우에는 컬러 필터가 제공되지 않으며, 컬러 표시가 시분할에 의해 수행되는 연속 부가 컬러 혼합법(필드 순차형 방법; field sequential method)이 채용된다는 것에 주의한다.
다음, 도 1에 도시된 액정 표시 장치의 구동 방법이 도 2, 도 3, 도 4, 도 5a 및 5b, 그리고 도 6을 참조하여 설명될 것이다. 본 실시형태에서 설명된 액정 표시 장치의 구동 방법은 표시 화상들에 따라 표시 패널의 재기록의 빈도가 변하는 표시 방법이다. 구체적으로, 연속하는 프레임들의 화상 신호들이 서로 상이한(즉, 동화상이 표시되는) 경우에, 프레임마다 화상 신호가 기록되는 표시 모드가 채용된다. 한편, 연속하는 프레임들의 화상 신호들이 동일한 화상을 갖는(정지 화상인) 경우에, 정지 화상을 위한 표시 모드는 다음들과 같이 채용된다: 동일한 화상이 표시되는 기간에서 화상 신호들이 기록되는 것이 방지되고 기록 빈도는 극단적으로 감소되며; 액정 소자로 인가된 전압은 화소 전극과 공통 전극의 전위들을 플로팅(floating) 상태로 설정하는 것에 의해 유지되고; 따라서 정지 화상이 부가적인 전위의 공급 없이 표시된다.
액정 표시 장치는 동화상과 정지 화상을 조합하며 화상들을 화면 상에 표시한다. 복수의 프레임들로 시분할되는 복수의 상이한 화상들을 고속으로 스위칭하는 것에 의해, 화상들은 사람의 눈에 동화상으로 인식된다는 것에 주의한다. 구체적으로, 초당 적어도 60번(60 프레임들) 화상들을 스위칭하는 것에 의해, 화상들은 사람의 눈에 거의 깜빡임이 없는 동화상으로 인식된다. 반대로, 동화상과 부분적인 동화상과 달리, 정지 화상은 복수의 프레임 기간들로 시분할되는 복수의 화상들이 고속으로 스위치되더라도 연속하는 프레임 기간들, 예를 들면, n번째 프레임과 (n+1)번째 프레임 사이에서 변화하지 않는 화상이다.
본 발명의 한 실시형태에 따른 액정 표시 장치는, 동화상이 표시될 때의 동화상 표시 모드와 정지 화상이 표시될 때의 정지 화상 표시 모드의, 상이한 표시 모드들을 구현한다. 본 명세서에서, 정지 화상 모드에서 표시된 화상은 또한 정지 화상으로 불린다는 것에 주의한다.
다음, 본 실시형태의 액정 표시 장치(100)의 구조가 도 2의 블록도를 참조하여 설명된다. 액정 표시 장치(100)는 광의 투과 또는 비투과를 이용하는 것에 의해 화소 상에 표시를 수행하는 투과형 액정 표시 장치 또는 반투과형 액정 표시 장치의 예이며, 화상 처리 회로(110), 전원(116), 표시 패널(120), 그리고 백라이트부(130)를 포함한다. 반사형 액정 표시 장치에서, 광원으로서 외부 광이 사용되며, 따라서 백라이트부(130)는 제공될 필요가 없다는 것에 주의한다.
액정 표시 장치(100)에 그에 접속된 외부 기기로부터 화상 신호(화상 신호(Data))가 공급된다. 전원 전위(고전원 전위(Vdd), 저전원 전위(Vss), 및 공통 전위(Vcom))는 전원(116)이 켜지고 전력 공급을 개시할 때 공급되고, 제어 신호(시작 펄스(SP) 및 클록 신호(CK))가 표시 제어 회로(113)로부터 공급된다는 것에 주의한다.
다음, 화상 처리 회로(110)의 구조와 화상 처리 회로(110)가 신호들을 처리하는 절차가 예로써 도 2를 참조하여 설명된다. 도 2에 도시된 화상 처리 회로(110)는 단지 한 모드이며 본 실시형태는 이러한 구조에 제한되지 않는다는 것에 주의한다.
도 2에 도시된 화상 처리 회로(110)는 연속 입력되는 화상 신호들을 해석하고 입력 화상 신호가 동화상에 대한 것인지 정지 화상에 대한 것인지를 결정한다. 화상 신호들(화상 신호(Data))의 입력 동작이 동화상 신호를 입력하는 것으로부터 정지 화상 신호를 입력하는 것으로 변화될 때, 화상 처리 회로(110)는 정지 화상을 포착하고 포착된 정지 화상을 정지 화상을 나타내기 위한 제어 신호와 함께 표시 제어 회로(113)로 출력한다. 화상 신호들(화상 신호(Data))의 입력 동작이 정지 화상 신호를 입력하는 것으로부터 동화상 신호를 입력하는 것으로 변화될 때, 화상 처리 회로(110)는 동화상을 포함하는 화상 신호를 동화상을 나타내기 위한 제어 신호와 함께 표시 제어 회로(113)로 출력한다.
화상 처리 회로(110)는 메모리 회로(111), 비교 회로(112), 그리고 선택 회로(115)를 포함한다. 화상 처리 회로(110)는 입력 디지털 화상 신호(Data)로부터 표시 패널 화상 신호와 백라이트 신호를 생성한다. 표시 패널 화상 신호는 표시 패널(120)을 제어하는 화상 신호이며 백라이트 신호는 백라이트부(130)를 제어하는 신호이다.
메모리 회로(111)는 복수의 프레임들의 화상 신호들을 저장하기 위한 복수의 프레임 메모리들을 포함한다. 복수의 프레임들의 화상 신호들이 저장될 수 있는 한, 메모리 회로(111)에 포함된 프레임 메모리들의 수에는 특별한 제한은 없다. 프레임 메모리는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 메모리 소자를 이용하여 형성될 수 있다는 것에 주의한다.
각 프레임 메모리가 하나의 프레임 기간에 대한 화상 신호를 저장한다면 프레임 메모리들의 수는 일정한 수로 특별히 제한되지 않는다는 것에 주의한다. 또한, 프레임 메모리들에 저장된 화상 신호들은 비교 회로(112)와 표시 제어 회로(113)에 의해 선택적으로 판독된다. 도면의 프레임 메모리(111b)는 하나의 프레임의 메모리 영역으로서 개략적으로 도시된다는 것에 주의한다.
비교 회로(112)는 메모리 회로(111)에 저장된 연속하는 프레임 기간들의 화상 신호들을 선택적으로 판독하고, 화상 신호들의 연속하는 프레임들을 각 화소에 대해 비교하며, 그들의 차이를 검출하는 회로이다.
본 실시형태에서, 표시 제어 회로(113)와 선택 회로(115)의 동작은 화상 신호들 사이의 차이가 연속하는 프레임들에서 검출되는지의 유무에 따라 결정된다는 것에 주의한다. 비교 회로(112)가 프레임들 사이의 임의의 화소에서 차이를 검출하는 경우(차이가 "있음"의 경우), 비교 회로(112)는 화상 신호들이 정지 화상 신호들이 아니며 차이가 검출되는 연속하는 프레임 기간들은 동화상을 표시하기 위한 것이라고 결정한다.
한편, 비교 회로(112)에 의한 화상 신호들 사이의 비교에 의해 모든 화소들에서 차이가 검출되지 않는 경우에(차이가 "없음"의 경우), 비교 회로(112)는 차이가 검출되지 않는 연속하는 프레임 기간들이 정지 화상을 표시하기 위한 것이라고 결정한다. 즉, 비교 회로(112)는 화상 신호들 사이에 차이가 있는지 여부를 검출하는 것에 의해 연속하는 프레임 기간들의 화상 신호들이 동화상 신호들인지 또는 정지 화상 신호들인지를 결정한다.
비교에 의한 검출은 차이가 일정한 레벨을 초과할 때 차이 "있음"의 결과가 결정되는 조건에서 수행될 수 있다는 것에 주의한다. 비교 회로(112)에 의해 검출된 차이는 차이의 절대값으로 결정될 수 있다는 것에 주의한다.
또한, 본 실시형태에서, 액정 표시 장치(100)에 제공된 비교 회로(112)는 연속하는 프레임 기간들에서 화상 신호들 사이의 차이를 검출하여, 따라서 화상이 동화상인지 또는 정지 화상인지를 결정하지만; 화상이 동화상인지 또는 정지 화상인지를 나타내는 신호가 외부로부터 공급될 수 있는 구조도 좋다.
선택 회로(115)는 복수의 스위치들, 예를 들면, 트랜지스터들을 사용하여 형성된 스위치들을 포함한다. 비교 회로(112)가 연속하는 프레임들의 차이를 검출하는 경우, 즉, 화상이 동화상인 경우, 선택 회로(115)는 메모리 회로(111)의 프레임 메모리들로부터 동화상의 화상 신호를 선택하고 화상 신호들을 표시 제어 회로(113)로 출력한다.
선택 회로(115)는, 비교 회로(112)가 연속하는 프레임들에서 차이를 검출하지 않는 경우, 즉, 화상이 정지 화상인 경우, 메모리 회로(111) 내의 프레임 메모리들로부터 표시 제어 회로(113)로 화상 신호를 출력하지 않는다는 것에 주의한다. 화상 신호들은 프레임 메모리들로부터 표시 제어 회로(113)로 출력되지 않으며, 이는 액정 표시 장치의 소비 전력을 감소시킬 수 있다.
본 실시형태의 액정 표시 장치에서, 비교 회로(112)가 정지 화상으로서 화상 신호를 결정하는 방식으로 수행된 모드는 정지 화상 표시 모드로 설명되고, 비교 회로(112)가 동화상으로서 화상 신호를 결정하는 방식으로 수행된 모드는 동화상 표시 모드로 설명된다는 것에 주의한다.
표시 제어 회로(113)는 표시 패널(120)로 선택 회로(115)에 의해 선택된 화상 신호와, 제어 신호(구체적으로, 시작 펄스(SP) 및 클록 신호(CK)와 같은 제어 신호들의 공급의 공급 또는 정지의 스위칭을 제어하기 위한 신호)와, 그리고 전원 전위(고전원 전위(Vdd), 저전원 전위(Vss), 및 공통 전위(Vcom))를 공급한다. 부가적으로, 표시 제어 회로(113)는 백라이트부(130)로 백라이트 제어 신호(구체적으로, 백라이트 제어 회로(131) 상에서 수행되는 백라이트의 온/오프를 제어하기 위한 신호)를 공급한다.
본 실시형태에서 설명된 화상 처리 회로는 표시 모드들을 스위치하는 기능을 가질 수 있다는 것에 주의한다. 표시 모드들을 스위칭하는 기능은 이용자가 수동으로 또는 외부 접속 기기를 사용하여 액정 표시 장치의 동작 모드를 선택하는 방식으로 동화상 표시 모드와 정지 화상 표시 모드 사이에서 스위치하는 기능이다.
선택 회로(115)는 모드 스위칭 회로로부터의 신호 입력에 따라 화상 신호를 표시 제어 회로(113)로 출력할 수 있다.
예를 들어, 액정 표시 장치가 정지 화상 표시 모드에서 동작하는 동안 모드 스위칭 신호가 모드 스위칭 회로로부터 선택 회로(115)로 입력될 때, 비교 회로(112)가 연속하는 프레임 기간들에서 화상 신호들 사이의 차이를 검출하지 않는 상태에서라도, 선택 회로(115)는 입력 화상 신호들이 표시 제어 회로(113)로 순차 출력되는 모드, 즉, 동화상 표시 모드를 수행할 수 있다. 액정 표시 장치가 동화상 표시 모드에서 동작하는 동안 모드 스위칭 신호가 모드 스위칭 회로로부터 선택 회로(115)로 입력될 때, 비교 회로(112)가 연속하는 프레임 기간들에서 화상 신호들 사이의 차이를 검출하는 상태에서라도, 선택 회로(115)는 단지 하나의 선택된 프레임의 화상 신호가 출력되는 모드, 즉, 정지 화상 표시 모드를 수행할 수 있다. 그 결과, 본 실시형태의 액정 표시 장치에서, 동화상들 중 하나의 프레임이 정지 화상으로 표시된다.
또한, 액정 표시 장치가 측광 회로를 포함하는 경우에, 측광 회로가 밝기를 검지하고 액정 표시 장치가 어두운 환경에서 사용된다는 것을 찾으면, 표시 제어 회로(113)는 백라이트(132)의 광이 높은 강도(intensity)를 갖도록 제어하여, 표시 화면의 양호한 가시성이 확보된다. 반대로, 액정 표시 장치가 극단적으로 밝은 외부 광하(예를 들면, 옥외의 직사일광하)에서 사용된다는 것이 발견될 때, 표시 제어 회로(113)는 백라이트(132)의 광이 낮은 강도를 갖도록 제어하여, 백라이트(132)에 의해 소비된 전력이 감소된다.
본 실시형태에서, 표시 패널(120)은 화소부(122)에 부가적으로 스위칭 소자(127)를 포함한다. 본 실시형태에서, 표시 패널(120)은 제 1 기판과 제 2 기판을 포함한다. 구동 회로부(121), 화소부(122), 그리고 스위칭 소자(127)가 제 1 기판 위에 제공된다.
또한, 화소(123)는 스위칭 소자로 기능하는 트랜지스터(214)와, 트랜지스터(214)에 접속된 커패시터(210)와, 트랜지스터(214)에 접속된 액정 표시 소자(215)를 포함한다(도 3 참조).
오프 전류가 감소되는 트랜지스터가 트랜지스터(214)를 위해 사용되는 것이 바람직하다. 트랜지스터(214)가 오프일 때, 오프 전류가 감소되는 트랜지스터(214)에 접속되는 커패시터와 액정 소자(215)에 축적된 전하들은 트랜지스터(214)를 통해 거의 누설되지 않으며, 트랜지스터(214)가 오프되기 전에 신호가 기록되는 상태가 긴 시간동안 유지될 수 있다.
본 실시형태에서, 액정은 제 1 기판 위에 제공된 화소 전극과 제 1 기판과 대향하는 제 2 기판 상에 제공된 공통 전극 사이에서 생성된 종방향의 전계에 의해 제어된다.
액정 소자로 인가된 액정의 일례로써, 다음: 네마틱(nematic) 액정, 콜레스테롤 액정, 스멕틱(smectic) 액정, 디스코틱(discotic) 액정, 서모트로픽(thermotropic) 액정, 리오트로픽(lyotropic) 액정, 저분자 액정, 폴리머 분산형 액정(PDLC), 강유전 액정, 반강유전 액정, 주쇄 액정, 측쇄 고분자 액정, 바나나형 액정 등이 주어질 수 있다.
부가적으로, 액정의 구동 방법의 예들은 TN(twisted nematic) 모드, STN(super twisted nematic) 모드, OCB(optically compensated birefringence) 모드, ECB(electrically controlled birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(anti-ferroelectric liquid crystal) 모드, PDLC(polymer dispersed liquid crystal) 모드, PNLC(polymer network liquid crystal) 모드, 게스트-호스트 모드 등을 포함한다.
스위칭 소자(127)는 표시 제어 회로(113)가 출력하는 제어 신호에 따라 공통 전위(Vcom)를 공통 전극(128)으로 공급한다. 스위칭 소자(127)로서, 트랜지스터가 사용될 수 있다. 트랜지스터의 게이트 전극과 트랜지스터의 소스 전극과 드레인 전극 중 하나가 표시 제어 회로(113)에 접속되어 따라서 트랜지스터의 소스 전극과 드레인 전극 중 하나로 단자부(126)를 통하여 표시 제어 회로(113)로부터 공통 전위(Vcom)가 공급된다. 트랜지스터의 소스 전극과 드레인 전극 중 다른 하나는 공통 전극(128)에 접속될 수 있다. 스위칭 소자(127)는 구동 회로부(121) 및 화소부(122)와 동일한 기판 위에 형성될 수 있거나, 구동 회로부(121)와 화소부(122)가 형성되는 기판과 다른 기판 위에 형성될 수 있다는 것에 주의한다.
오프 전류가 감소되는 트랜지스터가 스위칭 소자(127)로서 사용되며, 따라서 액정 소자(215)의 양 단자들로 인가된 전압에서의 경시적인 감소가 억제될 수 있다.
스위칭 소자(127)의 소스 전극 또는 드레인 전극에 접속된 단자와 공통 전극(128)은 공통 접속부를 통해 서로 전기적으로 접속된다.
스위칭 소자의 한 모드로서 트랜지스터인 스위칭 소자(127)의, 소스 전극과 드레인 전극 중 하나가 공통 접속부를 통해 단자(126B)에 접속되고, 소스 전극과 드레인 전극 중 다른 하나는 트랜지스터(214)와 접속되지 않는 커패시터(210)의 다른 전극 및 액정 소자(215)의 다른 전극과 접속된다. 또한, 스위칭 소자(127)의 게이트 전극은 단자(126A)에 접속된다.
다음, 화소들로 공급된 신호들이 도 3에 도시된 액정 표시 장치의 등가 회로도와 도 4에 도시된 타이밍 차트를 참조하여 설명된다.
표시 제어 회로(113)가 게이트선 구동 회로(121A)로 공급하는 클록 신호(GCK)와 시작 펄스(GSP)가 도 4에 도시된다. 부가적으로, 표시 제어 회로(113)가 소스선 구동 회로(121B)로 공급하는 클록 신호(SCK)와 시작 펄스(SSP)가 또한 도시된다. 클록 신호들의 출력의 타이밍들을 설명하기 위하여 도 4에서 클록 신호들의 파형이 단순한 직사각의 파형들로 도시된다는 것에 주의한다.
또한, 고전원 전위(Vdd), 소스선(125)의 전위(Data 선의 전위), 화소 전극의 전위, 단자(126A)의 전위, 단자(126B)의 전위, 그리고 공통 전극의 전위가 도 4에 도시된다.
도 4에서, 기간(1401)은 동화상을 표시하기 위한 화상 신호들이 기록되는 기간에 대응한다. 기간(1401)에서, 화상 신호들과 공통 전위가 화소부(122)의 각 화소와 공통 전극으로 공급된다.
또한, 기간(1402)은 정지 화상이 표시되는 기간에 대응한다. 기간(1402)에서, 화소부(122)의 각 화소로의 화상 신호들의 공급과 공통 전극으로의 공통 전위의 공급이 정지된다. 도 4의 구조는 기간(1402) 동안 구동 회로부의 동작을 정지하도록 각 신호가 공급되는 것을 도시하지만; 기간(1402)의 길이와 리프레시 레이트(refresh rate)에 따라 정기적으로 화상 신호들이 기록되는 구조를 채용하여 정지 화상의 열화를 방지하는 것이 바람직하다는 것에 주의한다.
먼저, 기간(1401)의 타이밍 차트가 설명된다. 기간(1401)에서, 클록 신호(GCK)가 항상 클록 신호로서 공급되며 수직 동기 주파수에 대응하는 펄스가 시작 펄스(GSP)로서 공급된다. 또한, 기간(1401)에서, 클록 신호(SCK)가 항상 클록 신호로서 공급되며 하나의 게이트 선택 기간에 대응하는 펄스가 시작 펄스(SSP)로서 공급된다.
화상 신호(Data)가 소스선(125)을 통해 각 행의 화소들로 공급되며 소스선(125)의 전위가 게이트선(124)의 전위에 따라 화소 전극으로 공급된다.
표시 제어 회로(113)가 스위칭 소자(127)를 턴 온하는 전위를 스위칭 소자(127)의 단자(126A)로 공급하고 공통 전위를 단자(126B)를 통해 공통 전극으로 공급한다.
한편, 기간(1402)은 정지 화상이 표시되는 기간이다. 기간(1402)의 타이밍 차트가 설명된다. 기간(1402)에서, 클록 신호(GCK), 시작 펄스(GSP), 클록 신호(SCK), 그리고 시작 펄스(SSP)의 공급이 정지된다. 또한, 기간(1402)에서, 소스선(125)으로의 화상 신호(Data)의 공급이 정지된다. 클록 신호(GCK)와 시작 펄스(GSP)의 공급이 정지되는 기간(1402)에서, 트랜지스터(214)는 오프되고, 화소 전극의 전위는 플로팅 상태가 된다.
부가적으로, 표시 제어 회로(113)는 스위칭 소자(127)를 오프 상태로 만들기 위해 전위를 스위칭 소자(127)의 단자(126A)로 공급하여, 공통 전극의 전위가 플로팅 상태가 된다.
기간(1402)에서, 액정 소자(215)의 양 단자들의 전극, 즉, 화소 전극과 공통 전극의 전위는 플로팅 상태가 되고, 따라서 정지 화상이 부가적인 전위 공급 없이 표시될 수 있다.
클록 신호와 시작 펄스의 게이트선 구동 회로(121A)와 소스선 구동 회로(121B)로의 공급이 정지되어, 낮은 전력 소비가 성취될 수 있다.
특히, 오프 전류가 감소되는 트랜지스터가 트랜지스터(214)와 스위칭 소자(127)로 사용되어, 액정 소자(215)의 양 단자들로 인가된 전압이 경시적으로 감소되는 것을 억제할 수 있다.
다음, 표시된 화상이 동화상에서 정지 화상으로 스위칭되는 기간(도 4에서 기간(1403))과 표시된 화상이 정지 화상에서 동화상으로 스위칭되는 기간(도 4에서 기간(1404))에서의 표시 제어 회로의 동작이 도 5a 및 5b를 참조하여 설명된다. 도 5a 및 5b는 표시 제어 회로가 출력하는 고전원 전위(Vdd), 클록 신호(여기서, GCK), 시작 펄스 신호(여기서, GSP), 그리고 단자(126A)의 전위를 도시한다.
표시된 화상이 동화상에서 정지 화상으로 스위칭되는 기간(1403)의 표시 제어 회로의 동작이 도 5a에 도시된다. 표시 제어 회로는 시작 펄스(GSP)의 공급을 정지한다(도 5a의 E1, 제 1 단계). 다음, 펄스 출력이 시프트 레지스터의 최종 스테이지에 도달한 후 복수의 클록 신호들(GCK)의 공급이 정지된다(도 5a의 E2, 제 2 단계). 다음, 전원 전압이 고전원 전위(Vdd)에서 저전원 전위(Vss)로 변화된다(도 5a의 E3, 제 3 단계). 이후, 단자(126A)의 전위가 스위칭 소자(127)를 오프 상태로 만드는 전위로 변화한다(도 5a의 E4, 제 4 단계).
위의 단계들을 통하여, 구동 회로부(121)로의 신호들의 공급이 구동 회로부(121)의 오동작 없이도 정지될 수 있다. 표시된 화상이 동화상에서 정지 화상으로 스위치될 때 생성되는 오동작은 노이즈(noise)를 유발하며, 노이즈는 정지 화상으로서 유지된다. 따라서, 더 적은 오동작들을 갖는 표시 제어 회로가 탑재된 액정 표시 장치는 더 적은 화상 열화로 정지 화상을 표시할 수 있다.
다음, 표시된 화상이 정지 화상으로부터 동화상으로 스위칭되는 기간(1404)에서 표시 제어 회로의 동작이 도 5b를 참조하여 설명된다. 표시 제어 회로는 단자(126A)의 전위가 스위칭 소자(127)를 온 상태가 되도록 한다(도 5b의 S1, 제 1 단계). 다음, 전원 전압이 저전원 전위(Vss)에서 고전원 전위(Vdd)로 변화된다(도 5b의 S2, 제 2 단계). 높은 전위가 미리 인가된 후, 복수의 클록 신호들(GCK)이 공급된다(도 5b의 S3, 제 3 단계). 다음, 시작 펄스 신호(GSP)가 공급된다(도 5b의 S4, 제 4 단계).
위의 단계들을 통하여, 구동 회로부(121)의 오동작 없이도 구동 회로부(121)로의 구동 신호들의 공급을 재개할 수 있다. 배선들의 전위들이 동화상을 표시하는 시간의 전위들로 다시 순차적으로 변화될 때, 구동 회로부는 오동작 없이 구동될 수 있다.
부가적으로, 동화상이 표시되는 기간(601)과 정지 화상이 표시되는 기간에서 화상 신호들을 기록하는 빈도가 개략적으로 도 6에 도시된다. 도 6에서, "W"는 화상 신호가 기록되는 기간을 나타내고, "H"는 화상 신호가 유지되는 기간을 나타낸다. 부가적으로, 기간(603)은 한 프레임 기간을 나타내지만; 기간(603)은 다른 기간일 수 있다.
상술된 바와 같이, 본 실시형태의 액정 표시 장치에서, 기간(602) 동안 표시된 정지 화상의 화상 신호가 기간(604)에서 기록되고, 기간(604)에서 기록된 화상 신호는 기간(604)과 다른 기간(602)에 포함된 기간들 동안 유지된다.
본 실시형태에서 설명된 액정 표시 장치에서, 정지 화상이 표시되는 기간에서 화상 신호를 기록하는 빈도가 감소될 수 있다. 그 결과, 정지 화상이 표시되는 동안 소비된 전력이 감소될 수 있다.
동일한 화상을 복수의 횟수로 재기록하는 것에 의해 정지 화상이 표시되는 경우에, 화상들의 스위칭이 보여질 수 있으며, 이는 눈에 피로감을 줄 수 있다. 본 실시형태의 액정 표시 장치에서, 화상 신호들을 기록하는 빈도가 감소되며, 따라서 눈의 피로가 감소될 수 있다.
특히, 본 실시형태의 액정 표시 장치는, 오프 전류들이 감소되는 트랜지스터들을 각 화소, 그리고 공통 전극의 스위칭 소자에 사용함에 의해, 저장 커패시터에서 전압을 유지하는 긴 기간(시간)을 제공할 수 있다. 그 결과, 화상 신호들을 기록하는 빈도가 획기적으로 감소될 수 있고, 따라서 정지 화상을 표시하는 시간에 소비된 전력과 눈의 피로가 상당히 감소될 수 있다.
(실시형태 2)
본 실시형태에서, 실시형태 1에서 설명된 액정 표시 장치를 포함하는 전자 기기의 예가 설명될 것이다.
도 7a는 전자 기기인 텔레비전 수신기의 외관 도면이다. 도 7a는 실시형태 1에서 설명된 표시 패널을 이용하여 제조된 표시 모듈(701)이 하우징(700)에 장착되고, 스피커(702), 조작키들(703), 외부 접속 단자(704), 조도 센서(705) 등이 제공되는 구조를 도시한다.
도 7a에 도시된 텔레비전 수신기는 동화상에 부가하여 텍스트 정보 또는 정지 화상을 표시할 수 있다. 표시부의 일부는 동화상 표시를 위해 사용될 수 있으며 표시부의 다른 부분은 정지 화상 표시를 위해 사용될 수 있다. 정지 화상 표시로서, 문자, 도형, 기호, 사진, 패턴, 또는 그림의 화상이나, 임의의 그들의 조합이 포함될 수 있다는 것에 주의한다. 대안적으로, 채색되는 임의의 위의 화상들이 정지 화상 표시로서 포함된다.
도 7b는 텔레비전 수신기의 주요 구조의 블록도이다. 도 7b에 도시된 텔레비전 수신기(710)는 튜너(711), 디지털 복조 회로(712), 비디오 신호 처리 회로(713), 오디오 신호 처리 회로(714), 표시 조절 회로(715), 표시 제어 회로(716), 표시 패널(717), 게이트선 구동 회로(718), 소스선 구동 회로(719), 스피커(720), 그리고 화상 처리 회로(724)를 포함한다.
튜너(711)는 안테나(721)로부터 비디오 신호와 오디오 신호를 수신한다. 디지털 복조 회로(712)는 튜너(711)로부터의 신호를 디지털 신호의 비디오 신호와 오디오 신호로 복조한다. 비디오 신호 처리 회로(713)는 디지털 신호의 비디오 신호를 적색, 녹색, 그리고 청색의 각 컬러에 대응하는 컬러 신호로 변환한다. 오디오 신호 처리 회로(714)는 디지털 신호의 오디오 신호를 스피커(720)로부터 소리로 출력되는 신호로 변환한다. 표시 조절 회로(715)는 수신국(수신 주파수) 및 음량의 제어 정보를 외부 입력부(722)로부터 수신하며 신호를 튜너(711) 또는 오디오 신호 처리 회로(714)로 출력한다.
표시 제어 회로(716), 표시 패널(717), 게이트선 구동 회로(718), 소스선 구동 회로(719), 그리고 화상 처리 회로(724)는 실시형태 1에서 설명된 표시 제어 회로(113), 표시 패널(120), 게이트선 구동 회로(121A), 소스선 구동 회로(121B), 그리고 화상 처리 회로(110)에 각각 대응한다. 즉, 점선부(723)의 구조는 실시형태 1에서 설명된 액정 표시 장치(100)에 대응한다. 비디오 신호 처리 회로(713)는 또한 표시 제어 회로(716)와 화상 처리 회로(724)로 동작할 수 있다는 것에 주의한다. 이러한 구조로, 화상 신호의 기록 빈도가 감소될 수 있으며, 따라서 재기록으로 인한 깜빡임이 감소되고, 눈의 피로가 완화될 수 있다.
다음, 도 8a는 전자 기기인 전자 계산기(개인용 컴퓨터) 용도의 모니터(또한 PC 모니터로 칭함)의 외관 도면이다. 도 8a는 실시형태 1에서 설명된 표시 패널을 사용하여 제조된 표시 모듈(801)이 하우징(800)에 장착되고, 스피커(802), 외부 접속 단자(803) 등이 제공되는 구조를 도시한다. 도 8a에서, PC 모니터를 쉽게 이해할 수 있도록 윈도우형 표시부(804)가 도시되어 있음에 주의한다.
도 8a는 소위 데스크탑형의 PC 모니터를 도시하지만, 랩탑 컴퓨터용의 PC 모니터가 채용될 수 있다는 것에 주의한다. PC 모니터의 표시는 동화상 뿐만 아니라 정지 화상도 표시한다는 것에 주의한다. 여기서, 정지 화상은 문자, 도형, 기호, 사진, 패턴, 또는 그림들의 화상; 임의의 그들의 조합; 또는 채색되는 임의의 화상들을 포함한다.
도 8b는 PC 모니터의 주요 구조의 블록도이다. 도 8b에 도시된 PC 모니터(810)는 비디오 신호 처리 회로(813), 오디오 신호 처리 회로(814), 표시 제어 회로(816), 표시 패널(817), 게이트선 구동 회로(818), 소스선 구동 회로(819), 스피커(820), 그리고 화상 처리 회로(824)를 포함한다.
비디오 신호 처리 회로(813)는 CPU와 같은 외부 연산 회로(821)로부터의 비디오 신호를 적색, 녹색, 그리고 청색의 각 컬러에 대응하는 컬러 신호로 변환한다. 오디오 신호 처리 회로(814)는 CPU와 같은 외부 연산 회로(821)로부터의 오디오 신호를 스피커(820)로부터 소리로 출력되는 신호로 변환한다. 비디오 신호 처리 회로(813)와 오디오 신호 처리 회로(814)로부터의 신호 출력은 키보드와 같은 외부 조작 수단(822)에 의한 조작에 따라 변화한다.
표시 제어 회로(816), 표시 패널(817), 게이트선 구동 회로(818), 소스선 구동 회로(819), 그리고 화상 처리 회로(824)는 실시형태 1에서 설명된 표시 제어 회로(113), 표시 패널(120), 게이트선 구동 회로(121A), 소스선 구동 회로(121B), 그리고 화상 처리 회로(110)에 각각 대응한다. 즉, 점선부(823)의 구조는 실시형태 1에서 설명된 액정 표시 장치(100)에 대응한다. 비디오 신호 처리 회로(813)는 또한 표시 제어 회로(816)와 화상 처리 회로(824)로 동작할 수 있다는 것에 주의한다. 이러한 구조로, 화상 신호의 기록 빈도가 감소될 수 있으며; 따라서 재기록으로 인한 깜빡임이 감소되고, 눈의 피로가 완화될 수 있다.
본 실시형태는 다른 실시형태들에서 설명된 구조들과의 적절한 조합으로 수행될 수 있다.
(실시형태 3)
본 실시형태에서, 본 명세서에서 개시된 액정 표시 장치에 대하여 사용될 수 있는 백라이트(또한 백라이트부 또는 백라이트 유닛으로 칭함)의 구조의 예가 도 9a 내지 9c와 도 10a 내지 10c를 참조하여 설명될 것이다.
도 9a는 소위 에지 라이트식(edge-light type) 백라이트부(5201)와 표시 패널(5207)을 포함하는 액정 표시 장치의 일례를 도시한다. 에지 라이트식은 광원이 백라이트부의 단부에 제공되고 광원의 광이 발광면 전체로부터 방출되는 구조를 갖는다.
백라이트부(5201)는 확산판(5202)(또한 확산 시트라고 칭함), 도광판(light guide plate;5203), 반사판(5204), 램프 리플렉터(lamp reflector;5205), 그리고 광원(5206)을 포함한다. 백라이트부(5201)는 또한 휘도 향상막 등을 포함할 수 있다는 것에 주의한다.
광원(5206)은 필요에 따라 광을 발광하는 기능을 갖는다. 예를 들어, 광원(5206)으로서, 냉음극 형광 램프(cold cathode fluorescent lamp;CCFL), 발광 다이오드, EL 소자 등이 사용된다.
도 9b는 에지 라이트식 백라이트부의 상세한 구조를 도시한다. 확산판, 도광판, 반사판 등의 설명이 생략된다는 것에 주의한다.
도 9b에 도시된 백라이트부(5201)는 광원들로서 발광 다이오드들(LED들)(5223)이 사용되는 구조를 갖는다. 예를 들어, 백색 광을 발광하는 발광 다이오드들(LED들)(5223)이 소정의 간격으로 제공된다. 부가적으로, 발광 다이오드들(LED들)(5223)로부터의 광을 효율적으로 반사시키기 위해 램프 리플렉터(5222)가 제공된다. 표시가 필드 순차형 방법과 함께 수행되는 경우에, RGB의 색들을 방출하는 발광 다이오드들(LED들)이 광원들로 사용될 수 있다는 것에 주의한다.
도 9c는 소위 직하형(direct-below-type) 백라이트부와 액정 패널을 포함하는 액정 표시 장치의 일례를 도시한다. 직하형은 광원이 발광면의 바로 아래에 제공되고 광원의 광이 발광면 전체로부터 방출되는 구조이다.
백라이트부(5290)는 확산판(5291), 차광부(5292), 램프 리플렉터(5293), 광원(5294), 그리고 액정 패널(5295)을 포함한다.
광원(5294)은 필요에 따라 광을 발광하는 기능을 갖는다. 예를 들어, 광원(5294)으로서, 냉음극 형광 램프, 발광 다이오드, 발광 소자인 EL 소자(예를 들어, 유기 전계발광 소자) 등이 사용된다.
소위 직하형 백라이트부에서, 광원으로서 발광 소자인 EL 소자의 사용으로 백라이트부의 두께가 감소될 수 있다는 것에 주의한다. EL 소자를 사용하는 백라이트부의 일례가 도 10a에 도시된다.
도 10a에 도시된 백라이트부(5290)는 기판(1020) 위에 제공된 EL소자(1025)를 포함한다. EL 소자(1025)는 한 쌍의 전극들(양극(1001)과 음극(1002)) 사이에 발광 영역을 포함하는 EL층(1003)이 끼워지는 구조를 갖는다. EL 소자(1025)를 덮도록 기판, 막, 보호막 등이 제공되어, EL 소자(1025)가 밀봉될 수 있다는 것에 주의한다.
본 실시형태에서, EL층(1003)으로부터의 광이 양극(1001)을 통해 표시 패널로 방출되기 때문에, 양극(1001)은 산화 인듐 주석(ITO)과 같은 광을 투과하는 재료를 포함할 수 있다. 음극(1002)은 알루미늄막과 같은 광을 반사하는 재료를 포함할 수 있다. 양극(1001)과 음극(1002) 중 적어도 하나는 발광성을 가질 수 있다.
도 10a의 EL 소자(1025)의 소자 구조들의 예들이 도 10b 및 10c에 도시된다.
EL층(1003)은 적어도 발광층(1013)을 포함할 수 있으며, 또한 발광층(1013)과 다른 기능층들이 적층되는 구조를 가질 수 있다. 발광층(1013)과 다른 기능층으로서, 높은 정공 주입성을 갖는 물질, 높은 정공 수송성을 갖는 물질, 높은 전자 수송성을 갖는 물질, 높은 전자 주입성을 갖는 물질, 바이폴라성 물질(높은 전자와 정공 수송성들을 갖는 물질) 등을 포함하는 층이 사용될 수 있다. 구체적으로, 정공 주입층(1011), 정공 수송층(1012), 발광층(1013), 전자 수송층(1014), 그리고 전자 주입층(1015)과 같은 기능층들이 적절하게 조합되어 사용될 수 있다.
다음, 상술된 EL 소자(1025)에 사용될 수 있는 재료들이 상세히 설명된다.
양극(1001)은 높은 일 함수(구체적으로, 4.0 eV 이상의 일 함수)를 갖는 금속, 합금, 도전성 화합물, 그의 혼합물 등을 사용하는 것이 바람직하다. 구체적으로, 예를 들어, 산화 인듐 - 산화 주석(ITO: Indium Tin Oxide), 규소 또는 산화 규소를 함유하는 산화 인듐 - 산화 주석, 산화 인듐 - 산화 아연(IZO: Indium Zinc Oxide), 또는 산화 텅스텐과 산화 아연을 함유하는 산화 인듐과 같은 도전성 금속 산화물을 사용하는 것이 가능한다.
이러한 도전성 금속 산화물들의 막들은 일반적으로 스퍼터링에 의해 성막되나; 졸-겔법 등이 또한 사용될 수 있다. 예를 들어, 산화 인듐 - 산화 아연(IZO)은 1 내지 20 wt%의 산화 아연이 첨가되는 산화 인듐을 타겟으로 사용하는 스퍼터링법에 의해 형성될 수 있다. 산화 텅스텐과 산화 아연을 함유하는 산화 인듐은 0.5 wt% 내지 5 wt%의 산화 텅스텐과 0.1 wt% 내지 1 wt%의 산화 아연이 첨가되는 산화 인듐을 타겟으로 사용하는 스퍼터링법에 의해 형성될 수 있다.
게다가, 양극(1001)에 사용된 재료로서, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd), 티타늄(Ti), 금속 재료의 질화물(예: 질화 티타늄), 몰리브덴 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물, 티타늄 산화물 등을 사용하는 것이 또한 가능하다.
음극(1002)은 낮은 일 함수(구체적으로, 3.8 eV 이하의 낮은 일 함수)를 갖는 금속, 합금, 도전성 화합물, 그의 혼합물을 사용할 수 있다. 이러한 음극 재료의 구체예로써, 주기율표의 제 1 족 또는 제 2 족에 속하는 원소, 즉, 리튬(Li) 또는 세슘(Cs)과 같은 알칼리 금속, 또는 마그네슘(Mg), 칼슘(Ca), 또는 스트론튬(Sr)과 같은 알칼리 토금속; 임의의 이들을 함유하는 합금(예: MgAg 또는 AlLi);유로퓸(Eu) 또는 이테르븀(Yb)과 같은 희토류 금속; 이들을 함유하는 합금 등이 사용될 수 있다. 알칼리 금속, 알칼리 토금속, 또는 그의 합금의 막은 진공 증착법에 의해 형성될 수 있다는 것에 주의한다. 또한, 알칼리 금속 또는 알칼리 토금속이 스퍼터링법에 의해 또한 형성될 수 있다. 또한, 은 페이스트(silver paste) 등이 잉크젯법 등에 의해 형성될 수 있다.
또한, 음극(1002)은 알칼리 금속 화합물, 알칼리 토금속 화합물, 또는 희토류 금속 화합물(예를 들면, 불화리튬(LiF), 산화리튬(LiOx), 불화세슘(CsF), 불화칼슘(CaF2), 또는 불화에르븀(ErF3))의 박막과 알루미늄과 같은 금속막을 적층하는 것에 의해 형성될 수 있다.
다음, EL층(1003)에 포함된 층들에 사용된 재료들의 구체예들이 이하로 설명된다.
정공 주입층(1011)은 높은 정공 주입성을 갖는 물질을 포함하는 층이다. 높은 정공 주입성을 갖는 물질로서, 예를 들면, 몰리브덴 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망간 산화물 등이 사용될 수 있다. 대안적으로, 정공 주입층(1011)은 프탈로시아닌(약칭: H2Pc) 또는 구리 프탈로시아닌(약칭: CuPc)과 같은 프탈로시아닌계 화합물; 4,4'-비스[N-(4-디페닐아미노페닐)-N-페닐아미노]비페닐(약칭: DPAB) 또는 N,N'-비스[4-[비스(3-메틸페닐)아미노]페닐]-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(약칭: DNTPD)와 같은 방향족 아민 화합물; 폴리(3,4-에틸렌디옥시티오펜)/폴리(스티렌설폰산)(PEDPT/PSS)와 같은 고분자 등을 사용하여 형성될 수 있다. 또한, 정공 주입층(1011)은 트리스(p-엔아민-치환된-아미노페닐)아민 화합물, 2,7-디아미노-9-플루오레닐리덴 화합물, 트리(p-N-엔아민-치환된-아미노페닐)벤젠 화합물, 적어도 하나의 아릴기를 갖는 하나 또는 두개의 에티닐기들을 갖는 피렌 화합물, N,N'-디(비페닐-4-일)-N,N'-디페닐비페닐-4,4'-디아민, N,N,N',N'-테트라(비페닐-4-일)비페닐-4,4'-디아민, N,N,N',N'-테트라(비페닐-4-일)-3,3'-디에틸비페닐-4,4'-디아민, 2,2'-(메틸렌디-4,1-페닐렌)비스[4,5-비스(4-메톡시페닐)-2H-1,2,3-트리아졸], 2,2'-(비페닐-4,4'-디일)비스(4,5-디페닐-2H-1,2,3-트리아졸), 2,2'-(3,3'-디메틸비페닐-4,4'-디일)비스(4,5-디페닐-2H-1,2,3-트리아졸), 비스[4-(4,5-디페닐-2H-1,2,3-트리아졸-2-일)페닐](메틸)아민 등을 이용하여 형성될 수 있다.
정공 주입층(1011)은 또한 유기 화합물과 무기 화합물(바람직하게는, 유기 화합물에 대해 전자 수용성을 갖는 무기 화합물)을 포함하는 정공 주입성 복합 재료로 형성될 수 있다. 정공 주입성 복합 재료는, 유기 화합물과 무기 화합물 사이에 전자들의 수수가 행해지므로, 높은 캐리어 밀도를 갖고, 따라서 뛰어난 정공 주입성과 정공 수송성을 갖는다. 산화
정공 주입층(1011)이 정공 주입성 복합 재료로 만들어지는 경우에, 정공 주입층(1011)은 양극(1001)과 오믹 콘택트(ohmic contact)를 형성할 수 있고; 따라서, 양극(1001)의 재료는 일 함수와 상관없이 선택될 수 있다.
정공 주입성 복합 재료에 사용된 무기 화합물은 전이 금속의 산화물인 것이 바람직하다. 부가적으로, 주기율표의 제 4 족 내지 제 8 족에 속하는 금속들의 산화물이 주어질 수 있다. 구체적으로, 그들의 전자 수용성들이 높기 때문에, 산화 바나듐, 산화 니오븀, 산화 탄탈, 산화 크롬, 산화 몰리브덴, 산화 텅스텐, 산화 망간, 그리고 산화 레늄이 바람직하다. 그 중에서, 대기 중에서 안정하고, 낮은 흡습성을 가지며, 쉽게 처리되므로, 산화 몰리브덴의 사용이 특히 바람직하다.
정공 주입성 복합 재료에 사용된 유기 화합물로서, 방향족 아민 화합물, 카르바졸 유도체, 방향족 탄화수소, 그리고 고분자 화합물(올리고머, 덴드리머, 폴리머 등)과 같은 다양한 화합물들을 사용하는 것이 가능하다. 정공 주입성 복합 재료에 사용된 유기 화합물은 높은 정공 수송성을 갖는 유기 화합물인 것이 바람직하다는 것에 주의한다. 구체적으로, 10-6 cm2/Vs 이상의 정공 이동도를 갖는 물질이 사용되는 것이 바람직하다. 그의 정공 수송성이 전자 수송성보다 높은 물질들이라면 상술된 재료들과 다른 물질들이 또한 사용될 수 있다는 것에 주의한다. 정공 주입성 복합 재료에 사용될 수 있는 유기 화합물들이 이하에 구체적으로 설명된다.
방향족 아민 화합물들로서, 예를 들면, N,N'-디(p-톨릴)-N,N'-디페닐-p-페닐렌디아민(약칭: DTDPPA), 4,4'-비스[N-(4-디페닐아미노페닐)-N-페닐아미노]비페닐(약칭: DPAB), N,N'-비스[4-[비스(3-메틸페닐)아미노]페닐]-N,N'-디페닐-[1,1'-비페닐]-4,4'-디아민(약칭: DNTPD), 1,3,5-트리스[N-4-디페닐아미노페닐)-N-페닐아미노]벤젠(약칭: DPA3B) 등이 있다.
정공 주입성 복합 재료에 사용된 카르바졸 유도체의 구체적인 예들은: 3-[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCAl); 3,6-비스[N-(9-페닐카르바졸-3-일)-N-페닐아미노]-9-페닐카르바졸(약칭: PCzPCA2); 3-[N-(1-나프틸)-N-(9-페닐카르바졸-3-일)아미노]-9-페닐카르바졸(약칭: PCzPCNl) 등을 포함한다.
또한, 4,4'-디(N-카르바졸릴)비페닐(약칭: CBP); 1,3,5-트리스[4-(N-카르바졸릴)페닐]벤젠(약칭: TCPB); 9-[4-(N-카르바졸릴)페닐-10-페닐안트라센(약칭: CzPA); 1,4-비스[4-(N-카르바졸릴)페닐]-2,3,5,6-테트라페닐벤젠 등이 또한 사용될 수 있다.
정공 주입성 복합 재료에 사용된 방향족 탄화수소의 예들은: 2-t-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA); 2-t-부틸-9,10-디(1-나프틸)안트라센; 9,10-비스(3,5-디페닐페닐)안트라센(약칭: DPPA); 2-t-부틸-9,10-비스(4-페닐페닐)안트라센(약칭: t-BuDBA); 9,10-디(2-나프틸)안트라센(약칭: DNA); 9,10-디페닐안트라센(약칭: DPAnth); 2-t-부틸안트라센(약칭: t-BuAnth); 9,10-비스(4-메틸-1-나프틸)안트라센(약칭: DMNA); 2-t-부틸-9,10-비스[2-(1-나프틸)페닐)안트라센; 9,10-비스[2-(1-나프틸)페닐]안트라센; 2,3,6,7-테트라메틸-9,10-디(1-나프틸)안트라센; 2,3,6,7-테트라메틸-9,10-디(2-나프틸)안트라센; 9,9'-비안트릴; 10,10'-디페닐-9,9'-비안트릴; 10,10'-비스(2-페닐페닐)-9,9'-비안트릴; 10,10'-비스[(2,3,4,5,6-펜타페닐)페닐]-9,9'-비안트릴; 안트라센; 테트라센; 루브렌; 페릴렌; 2,5,8,11-테트라(tert-부틸)페릴렌 등을 포함한다. 이외에, 펜타센, 코로넨 등이 또한 사용될 수 있다. 특히, 1 x 10-6 cm2/Vs 이상의 정공 이동도를 갖고 탄소수 14 내지 42의 방향족 탄화수소가 특히 바람직하다.
정공 주입성 복합 재료에 사용된 방향족 탄화수소는 비닐 골격을 가질 수 있다는 것에 주의한다. 비닐기를 갖는 방향족 탄화수소로서, 예를 들면, 다음; 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi); 9,10-비스[4-(2,2-디페닐비닐)페닐]안트라센(약칭: DPVPA)) 등이 주어진다.
또한, 폴리(N-비닐카르바졸)(약칭: PVK) 또는 폴리(4-비닐트리페닐아민)(약칭: PVTPA)와 같은 고분자 화합물이 또한 사용될 수 있다.
정공 수송층(1012)은 높은 정공 수송성을 갖는 물질을 포함한다. 높은 정공 수송성을 갖는 물질로서, 예를 들면, 방향족 아민 화합물(즉, 벤젠 환-질소 결합을 갖는 화합물)이 바람직하다. 폭넓게 이용되는 재료의 예들로서, 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐; 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(이하, NPB로 칭함)와 같은 그의 유도체; 그리고 4,4',4"-트리스[N,N-디페닐-아미노)트리페닐아민, 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민 등과 같은 스타버스트(starburst)형 방향족 아민 화합물을 들 수 있다. 여기서 언급된 물질들은 주로 10-6 cm2/Vs 이상의 정공 이동도를 갖는 것들이다. 물질들이 전자 수송성보다 높은 정공 수송성을 갖는다면 상술된 재료들 이외의 물질들이 또한 사용될 수 있다는 것에 주의한다. 정공 수송층(1012)은 단층으로 제한되지 않으며, 앞서 언급된 물질들의 혼합층이거나 각각 앞서 언급된 물질을 포함하는 2층 이상 적층된 층일 수 있다.
대안적으로, 정공 수송성을 갖는 재료를 PMMA와 같은 전기적으로 불활성인 고분자 화합물에 첨가될 수 있다.
또한 대안적으로, 폴리(N-비닐카르바졸)(약칭: PVK), 폴리(4-비닐트리페닐아민)(약칭: PVTPA), 폴리[N(4-{N'-[4-(4-디페닐아미노)페닐]페닐-N'-페닐아미노}페닐)메타크릴아미드](약칭: PTPDMA), 또는 폴리[N,N'-비스(4-부틸페닐)-N,N'-비스(페닐)벤지딘(약칭: Poly-TPD)와 같은 고분자 화합물이 사용될 수 있으며, 또한, 정공 수송성을 갖는 재료가 위의 고분자 화합물에 적절하게 첨가될 수 있다. 또한, 정공 수송층(1012)은 트리스(p-엔아민-치환된-아미노페닐)아민 화합물, 2,7-디아미노-9-플루오레닐리덴 화합물, 트리(p-N-엔아민-치환된-아미노페닐)벤젠 화합물, 적어도 하나의 아릴기를 갖는 하나 또는 두개의 에티닐기들을 갖는 피렌 화합물, N,N'-디(비페닐-4-일)-N,N'-디페닐비페닐-4,4'-디아민, N,N,N',N'-테트라(비페닐-4-일)비페닐-4,4'-디아민, N,N,N',N'-테트라(비페닐-4-일)-3,3'-디에틸비페닐-4,4'-디아민, 2,2'-(메틸렌디-4,1-페닐렌)비스[4,5-비스(4-메톡시페닐)-2H-1,2,3-트리아졸], 2,2'-(비페닐-4,4'-디일)비스(4,5-디페닐-2H-1,2,3-트리아졸), 2,2'-(3,3'-디메틸비페닐-4,4'-디일)비스(4,5-디페닐-2H-1,2,3-트리아졸), 비스[4-(4,5-디페닐-2H-1,2,3-트리아졸-2-일)페닐](메틸)아민 등을 사용하여 형성될 수 있다.
발광층(1013)은 발광 물질을 포함하는 층이며 다양한 재료들을 사용하여 형성될 수 있다. 예를 들어, 발광 물질로서, 형광을 발광하는 형광 화합물 또는 인광을 발광하는 인광 화합물이 사용될 수 있다. 발광층을 위해 사용될 수 있는 유기 화합물 재료들이 이하로 설명된다. EL 소자(1025)에 사용될 수 있는 재료들은 이러한 재료들로 제한되지 않는다는 것에 주의한다.
청색 내지 청녹색 광의 발광은 예를 들면, 게스트 재료로 페릴렌, 2,5,8,11-테트라-t-부틸페릴렌(약칭: TBP), 9,10-디페닐안트라센 등을 사용하고, 게스트 재료를 적절한 호스트 재료에 분산시키는 것에 의해 얻어질 수 있다. 대안적으로, 청색 내지 청녹색 광의 발광은 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi)와 같은 스티릴아릴렌 유도체, 또는 9,10-디-2-나프틸안트라센(약칭: DNA) 또는 9,10-비스(2-나프틸)-2-t-부틸안트라센(약칭: t-BuDNA)와 같은 안트라센 유도체로부터 얻어질 수 있다. 또한, 폴리(9,9-디옥틸플루오렌)과 같은 폴리머가 사용될 수 있다. 또한, 청색 발광의 게스트 재료로서, 스티릴아민 유도체가 바람직하다. 그의 예들은 N,N'-비스[4-(9H-카르바졸-9-일)페닐]-N,N'-디페닐스틸벤-4,4'-디아민(약칭: YGA2S), N,N'-디페닐-N,N'-비스(9-페닐-9H-카르바졸-3-일)스틸벤-4,4'-디아민(약칭: PCA2S) 등을 포함한다. 특히, YGA2S는 약 450 nm에서 피크를 가지므로 바람직하다. 또한, 호스트 재료로서, 안트라센 유도체가 바람직한데; 9,10-비스(2-나프틸)-2-t-부틸안트라센(약칭: t-BuDNA) 또는 9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: CzPA)이 적절하다. 특히, CzPA는 전기화학적으로 안정하기 때문에 바람직하다.
청녹색 내지 녹색의 발광은, 예를 들면, 게스트 재료로 쿠마린 30 또는 쿠마린 6과 같은 쿠마린 염료, 비스[2-(2,4-디플루오로페닐)피리디나토]피콜리나토이리듐(약칭: FIrpic), 비스(2-페닐피리디나토)아세틸아세토나토이리듐(약칭: Ir(ppy)2(acac)) 등을 사용하고, 게스트 재료를 적절한 호스트 재료에 분산시키는 것에 의해 얻어질 수 있다. 또한, 청녹색 내지 녹색의 발광은 위에서 언급되는 페릴렌 또는 TBP를 5 wt% 이상의 고농도로 적절한 호스트 재료에 분산시키는 것에 의해 얻어질 수 있다. 또한 대안적으로, 청녹색 내지 녹색의 발광은 BAlq, Zn(BTZ)2, 또는 비스(2-메틸-8-퀴놀리놀라토)클로로갈륨(Ga(mq)2Cl)과 같은 금속 착체로부터 얻어질 수 있다. 또한, 폴리(p-페닐렌비닐렌)과 같은 폴리머가 사용될 수 있다. 청녹색 내지 녹색 발광층의 게스트 재료로서 안트라센 유도체가 사용되는 것이 바람직한데, 이는 높은 발광 효율이 얻을 수 있기 때문이다. 예를 들어, 9,10'-비스{4-[N-(4-디페닐아미노)페닐-N-페닐]아미노페닐}-2-t-부틸안트라센(약칭: DPABPA)가 사용될 때, 매우 효율적인 청녹색 발광이 얻어질 수 있다. 부가적으로, 아미노기가 2-위치로 대체된 안트라센 유도체가 바람직하며, 이러한 안트라센 유도체로 매우 효율적인 녹색 발광이 얻어질 수 있다. 특히, 긴 수명을 가지므로, N-(9,10-디페닐-2-안트릴)-N,9-디페닐-9H-카르바졸-3-아민(약칭: 2PCAPA)이 적절하다. 이러한 재료들에 대한 호스트 재료로, 안트라센 유도체가 바람직하며; 위에서 언급되는 CzPA가 전기화학적으로 안정하기 때문에 바람직하다. 녹색 발광과 청색 발광을 조합하여 청색 내지 녹색 파장 범위에서 두개의 피크들을 갖는 EL 소자(1025)가 제조되는 경우에, 청색 발광층의 CzPA와 같은 전자 수송성을 갖는 안트라센 유도체가 호스트 재료로 사용되는 것이 바람직하며, NPB와 같은, 정공 수송성을 갖는 방향족 아민 화합물이 녹색 발광층의 호스트 재료로 사용되는 것이 바람직하고, 따라서 청색 발광층과 녹색 발광층 사이의 계면에서 발광이 얻어질 수 있다. 즉, 이러한 경우에, NPB와 같은 방향족 아민 화합물이 2PCAPA와 같은 녹색 발광 재료의 호스트 재료로 바람직하다.
황색 내지 오렌지색 발광은, 예를 들어, 게스트 재료로 루브렌, 4-(디시아노메틸렌)-2-[p-(디메틸아미노)스티릴]-6-메틸-4H-피란(약칭: DCM1), 4-(디시아노메틸렌)-2-메틸-6-(9-줄로리딜)에테닐-4H-피란(약칭: DCM2), 비스[2-(2-티에닐)피리디나토]아세틸아세토나토이리듐(약칭: Ir(thp)2(acac)), 비스(2-페닐퀴놀리나토)아세틸아세토나토이리듐(약칭: Ir(pq)2(acac)) 등을 사용하고, 게스트 재료를 적절한 호스트 재료에 분산시키는 것에 의해 얻어질 수 있다. 특히, 루브렌과 같은 테트라센 유도체가 매우 효율적이고 화학적으로 안정하기 때문에 게스트 재료로 바람직하다. 본 예에서 호스트 재료로서, NPB와 같은 방향족 아민 화합물이 바람직하다. 대안적으로, 비스(8-퀴놀리놀라토)아연(II)(약칭: Znq2), 비스[2-신나모일-8-퀴놀리놀라토]아연(약칭: Znsq2) 등과 같은 금속 착체가 호스트 재료로 사용될 수 있다. 또한 대안적으로, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)과 같은 폴리머가 사용될 수 있다.
오렌지색 내지 적색 발광은, 예를 들면, 게스트 재료로 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭: BisDCM), 4-(디시아노메틸렌)-2,6-비스[2-(줄로리딘-9-일)에테닐]-4H-피란(약칭: BisDCJ), 4-(디시아노메틸렌)-2-메틸-6-(9-줄로리딜)에테닐-4H-피란(약칭: DCM2), 비스[2-(2-티에닐)피리디나토]아세틸아세토나토이리듐(약칭: Ir(thp)2(acac)) 등을 사용하고, 게스트 재료를 적절한 호스트 재료에 분산시키는 것에 의해 얻어질 수 있다. 오렌지색 내지 적색 발광은 비스(8-퀴놀리놀라토)아연(II)(약칭: Znq2), 비스[2-신나모일-8-퀴놀리놀라토]아연(약칭: Znsq2) 등과 같은 금속 착체를 사용하는 것에 의해 또한 얻어질 수 있다. 또한, 폴리(3-알킬티오펜)과 같은 폴리머가 사용될 수 있다. 적색 발광을 나타내는 게스트 재료로서, 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭: BisDCM), 4-(디시아노메틸렌)-2,6-비스[2-(줄로리딘-9-일)에테닐]-4H-피란(약칭: BisDCJ), 4-(디시아노메틸렌)-2-메틸-6-(9-줄로리딜)에테닐-4H-피란(약칭: DCM2), {2-이소프로필-6-[2-(2,3,6,7-테트라하이드로-1,1,7,7-테트라메틸-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: DCJTI), 또는 {2,6-비스[2-(2,3,6,7-테트라하이드로-8-메톡시-1,1,7,7-테트라메틸-1H,5H-벤조[ij]퀴놀리진-9-일)에테닐]-4H-피란-4-일리덴}프로판디니트릴(약칭: BisDCJTM)과 같은 4H-피란 유도체가 이의 고효율 때문에 사용되는 것이 바람직하다. 특히, DCJTI와 BisDCJTM은, 약 620nm에서 발광 피크를 가지므로 바람직하다.
발광층(1013)은 위의 발광 물질(게스트 재료)이 다른 물질(호스트 재료)에 분산되는 구조를 가질 수 있다는 것에 주의한다. 높은 발광성을 갖는 물질이 분산되는 물질로서, 다양한 종류들의 재료들이 사용될 수 있고, 최저준위 비점유 분자 오비탈(LUMO) 준위가 높은 발광성을 갖는 물질의 것보다 높고 최고준위 점유 분자 오비탈(HOMO) 준위가 높은 발광성을 갖는 물질의 것보다 낮은 물질을 사용하는 것이 바람직하다.
발광성을 갖는 물질이 분산되는 물질로서, 구체적으로, 트리스(8-퀴놀리놀라토)알루미늄(III)(약칭: Alq), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(III)(약칭: Almq3), 비스(10-하이드록시벤조[h]퀴놀리나토)베릴륨(II)(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀라토)알루미늄(III)(약칭: BAlq), 비스(8-퀴놀리놀라토)아연(II)(약칭: Znq2), 비스[2-(2-벤족사졸릴)페놀라토]아연(II)(약칭: ZnPBO), 또는 비스[2-(2-벤조티아졸릴)페놀라토]아연(II)(약칭: ZnBTZ)와 같은 금속 착체; 2-(4-비페닐릴)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-t-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-비페닐릴)-4-페닐-5-(4-t-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 2,2',2"-(1,3,5-벤젠트리일)트리스(1-페닐-1H-벤즈이미다졸)(약칭: TPBI), 바토페난트롤린(약칭: BPhen), 또는 바토쿠프로인(약칭: BCP)과 같은 헤테로사이클릭 화합물; 9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸)(약칭: CzPA), 3,6-디페닐-9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸(약칭: DPCzPA), 9,10-비스(3,5-디페닐페닐)안트라센(약칭: DPPA), 9,10-디(2-나프틸)안트라센(약칭: DNA), 2-t-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 9,9'-비안트릴(약칭: BANT), 9,9'-(스틸벤-3,3'-디일)디페난트렌(약칭: DPNS), 9,9'-(스틸벤-4,4'-디일)디페난트렌(약칭: DPNS2), 3,3',3"-(벤젠-1,3,5-트리일)트리피렌(약칭: TPB3), 9,10-디페닐안트라센(약칭: DPAnth), 또는 6,12-디메톡시-5,11-디페닐크리센과 같은 축합 방향족 화합물; N,N-디페닐-9-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸-3-아민(약칭: CzAlPA), 4-(10-페닐-9-안트릴)트리페닐아민(약칭: DPhPA), N,9-디페닐-N-[4-(10-페닐-9-안트릴)페닐]-9H-카르바졸-3-아민(약칭: PCAPA), N,9-디페닐-N-{4-[4-(10-페닐-9-안트릴)페닐]페닐}-9H-카르바졸-3-아민(약칭: PCAPBA), N-(9,10-디페닐-2-안트릴)-N,9-디페닐-9H-카르바졸-3-아민(약칭: 2PCAPA), NPB(또는 a-NPD), TPD, DFLDPBi, 또는 BSPB와 같은 방향족 아민 화합물 등이 사용될 수 있다.
발광성을 갖는 물질이 분산되는 물질로서, 복수의 종류들의 물질들이 사용될 수 있다. 예를 들어, 결정화를 억제하기 위하여, 결정화를 억제하는 루브렌과 같은 물질이 또한 첨가될 수 있다. 또한, NBP, Alq 등이 발광성을 갖는 물질로 에너지를 효율적으로 이동시키기 위해 또한 첨가될 수 있다.
발광성을 갖는 물질이 다른 물질로 분산되는 구조가 채용될 때, 발광층(1013)의 결정화가 억제될 수 있다. 또한, 발광성을 갖는 물질의 높은 농도로 인한 농도 켄칭이 억제될 수 있다.
전자 수송층(1014)은 높은 전자 수송성을 갖는 물질을 포함하는 층이다. 높은 전자 수송성을 갖는 물질로서, 예를 들면, 트리스(8-퀴놀리놀라토)알루미늄(III)(약칭: Alq), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(III)(약칭: Almq3), 비스(10-하이드록시벤조[h]퀴놀리나토)베릴륨(II)(약칭: BeBq2), 또는 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀라토)알루미늄(III)(약칭: BAlq)와 같은 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체를 포함하는 층이 사용될 수 있다. 또한, 비스[2-(2-하이드록시페닐)벤족사졸라토]아연(약칭: Zn(BOX)2) 또는 비스[2-(2-하이드록시페닐)벤조티아졸라토]아연(II)(약칭: Zn(BTZ)2)와 같은 옥사졸계 또는 티아졸계 리간드를 포함하는 금속 착체 등이 사용될 수 있다. 금속 착체들 이외에, 2-(4-비페닐릴)-5-(4-t-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-t-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-비페닐릴)-4-페닐-5-(4-t-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 바토페난트롤린(약칭: BPhen), 또는 바토쿠프로인(약칭: BCP), 비스[3-(1H-벤즈이미다졸-2-일)플루오렌-2-올라토]아연(II), 비스[3-(1H-벤즈이미다졸-2-일)플루오렌-2-올라토]베릴륨(II), 비스[2-(1H-벤즈이미다졸-2-일)디벤조[b,d]푸란-3-올라토](페놀라토)알루미늄(III), 비스[2-(벤조사졸-2-일)-7,8-메틸렌디옥시디벤조[b,d]푸란-3-올라토](2-나프톨라토)알루미늄(III) 등이 또한 사용될 수 있다. 여기서 언급된 물질들은 주로 10-6 cm2/Vs 이상의 전자 이동도를 갖는 물질들이다. 그들의 전자 수송성들이 그들의 정공 수송성들보다 높다면 상술된 것 이외의 물질들로 전자 수송층(1014)이 형성될 수 있다는 것에 주의한다. 전자 수송층(1014)은 단층으로 제한되지 않으며 각각 앞서 언급된 물질을 포함하는 층을 2층 이상 포함하는 적층된 층일 수 있다.
전자 주입층(1015)은 높은 전자 주입성을 갖는 물질을 포함하는 층이다. 높은 전자 주입성을 갖는 재료로서, 불화 리튬(LiF), 불화 세슘(CsF), 및 불화 칼슘(CaF2)과 같은 알칼리 금속 또는 알칼리 토금속, 및 그의 화합물이 주어질 수 있다. 유기 화합물(바람직하게는, 전자 수송성을 갖는 유기 화합물)과 무기 화합물(바람직하게는, 알칼리 금속, 알칼리 토금속, 희토류 금속, 또는 이들 금속들의 화합물)을 포함하는 전자 주입성 복합 재료를 사용하는 것이 또한 가능하다. 전자 주입성 복합 재료로서, 예를 들면, 마그네슘(Mg)을 함유하는 Alq로 만들어진 층이 사용될 수 있다. 이러한 구조는 음극(1002)으로부터의 전자 주입 효율을 증가시킨다.
전자 주입층(1015)이 앞서 언급된 전자 주입성 복합 재료로 만들어지는 경우에, 일 함수에 상관 없이 Al, Ag, ITO, 또는 규소나 산화 규소를 함유하는 ITO와 같은 다양한 도전성 재료들이 음극(1002)에 사용될 수 있다는 것에 주의한다.
이러한 층들이 적절한 조합으로 적층되어, EL층(1003)이 형성될 수 있다. 발광층(1013)은 2층 이상의 층들을 포함하는 적층 구조를 가질 수 있다. 발광층(1013)은 2층 이상의 층들을 포함하는 적층 구조를 가지며 각 발광층들에 상이한 발광 물질들이 사용되어, 다양한 발광색을 얻을 수 있다. 또한, 발광 물질로 발광색이 상이한 복수의 발광 물질들이 사용되어, 넓은 스펙트럼을 갖는 발광 또는 백색 발광이 또한 얻어질 수 있다. 특히, 높은 휘도가 필요한 백라이트를 위하여, 발광층들이 적층되는 구조가 바람직하다.
또한, EL층(1003)의 형성 방법으로서, 사용되는 재료에 따라 다양한 방법들(예를 들면, 건식 처리 및 습식 처리)이 적절하게 선택될 수 있다. 예를 들어, 진공 증착법, 스퍼터링법, 잉크젯법, 스핀 코팅법 등이 사용될 수 있다. 각 층에 대하여 상이한 형성 방법이 채용될 수 있다는 것에 주의한다.
본 실시형태에서 설명된 EL 소자(1025)는 건식 처리(예를 들면, 진공 증착법 또는 스퍼터링법)인지 또는 습식 처리(예를 들면, 잉크젯법 또는 스핀 코팅법)인지에 상관없이 임의의 다양한 방법들로 형성될 수 있다.
본 실시형태에서 설명된 EL 소자(1025)의 구조는 도 10c에 도시된 바와 같이 한 쌍의 전극들 사이에 복수의 EL층들(1003)이 적층되는 구조, 즉, 적층 소자 구조일 수 있다는 것에 주의한다. n(n은 2 이상의 자연수)개의 EL층들(1003)이 적층되는 구조의 경우에, 중간층(1004)이 m번째(m은 1 이상 n-1 이하인 자연수) EL층과 (m+1)번째 EL층 사이에 제공된다는 것에 주의한다.
중간층(1004)은, 전압이 양극(1001)과 음극(1002)에 인가될 때, 양극(1001) 측 상에 있고 중간층(1004)과 접하여 형성된 EL층들(1003) 중 하나로 전자들을 주입하고, 음극(1002) 측 상의 다른 EL층(1003)에 정공들을 주입하는 기능을 갖는다.
중간층(1004)은 앞서 언급된 유기 화합물과 무기 화합물의 복합 재료들(정공 주입성 복합 재료 또는 전자 주입성 복합 재료)를 이용하는 것 뿐만 아니라 금속 산화물들과 같은 재료들을 적절히 조합하는 것에 의해 만들어질 수 있다. 보다 바람직하게, 중간층(1004)은 정공 주입성 복합 재료와 다른 재료들의 조합으로 만들어진다. 중간층(1004)에 사용된 이러한 재료들은 뛰어난 캐리어 주입성과 캐리어 수송성을 가지며, 따라서 낮은 전류와 낮은 전압으로 구동된 EL 소자(1025)가 구현될 수 있다.
적층 소자의 구조에서, EL층이 2층 적층 구조를 갖는 경우에, 제 1 EL층과 제 2 EL층이 보색들의 광을 발광하도록 하여 백색 광이 외부로 얻어질 수 있다. 제 1 EL층과 제 2 EL층이 각각 보색들의 광을 발광하는 복수의 발광층들을 포함하는 구조에서 백색 발광이 또한 얻어질 수 있다. 보색 관계로서, 청색과 황색, 청녹색과 적색 등이 주어질 수 있다. 청색, 황색, 청녹색, 또는 적색을 발광하는 물질은, 예를 들면, 위에서 주어진 발광 물질들로부터 적절하게 선택될 수 있다.
다음은 제 1 EL층과 제 2 EL층이 각각 보색들의 광을 발광하는 복수의 발광층들을 포함하는 구조의 예이다. 이러한 구조로, 백색 발광이 얻어질 수 있다.
예를 들어, 제 1 EL층은 그의 피크가 청색 내지 청녹색 파장 범위에 있는 발광 스펙트럼을 갖는 광을 발광하는 제 1 발광층과, 그의 피크가 황색 내지 오렌지색 파장 범위에 있는 발광 스펙트럼을 갖는 광을 발광하는 제 2 발광층을 포함한다. 제 2 EL층은 그의 피크가 청녹색 내지 녹색 파장 범위에 있는 발광 스펙트럼을 갖는 광을 발광하는 제 3 발광층과, 그의 피크가 오렌지색 내지 적색 파장 범위에 있는 발광 스펙트럼을 갖는 광을 발광하는 제 4 발광층을 포함한다.
이러한 경우에, 제 1 EL층으로부터의 발광은 제 1 발광층과 제 2 발광층 모두로부터의 발광을 합한 것이며, 따라서 청색 내지 청녹색 파장 범위와 황색 내지 오렌지색 파장 범위 모두에서 피크들을 갖는 발광 스펙트럼을 보인다. 즉, 제 1 EL층은 2-파장형의 백색이나 백색에 유사한 2-파장형의 색을 발광한다.
또한, 제 2 EL층으로부터의 발광은 제 3 발광층과 제 4 발광층 모두로부터의 발광을 합한 것이며 따라서 청녹색 내지 녹색 파장 범위와 오렌지색 내지 적색 파장 범위 모두에서 피크들을 갖는 발광 스펙트럼을 보인다. 즉, 제 2 EL층은, 2 파장형 백색이나 백색에 유사한 2 파장형 색을 발광하며, 이는 제 1 EL층과는 다르다.
따라서, 제 1 EL층으로부터의 발광과 제 2 EL층으로부터의 발광을 조합하는 것에 의해, 청색 내지 청녹색의 파장 범위, 청녹색 내지 녹색의 파장 범위, 황색 내지 오렌지색의 파장 범위, 그리고 오렌지색 내지 적색의 파장 범위를 포함하는 백색 발광이 얻어질 수 있다.
위에서 언급된 적층 소자의 구조에서, 적층된 EL층들 사이에 중간층들의 배치에 의해, 소자는 전류 밀도가 낮게 유지되면서 높은 휘도 영역에서 긴 수명을 가질 수 있다는 것에 주의한다. 또한, 전극 재료의 저항으로 인한 전압 강하가 감소될 수 있고, 따라서 큰 영역에서 균일 발광이 가능하다.
도 9a 내지 9c와 도 10a 내지 10c에서 설명된 백라이트부는 휘도가 조정되는 구조를 가질 수 있다는 것에 주의한다. 예를 들어, 휘도가 액정 표시 장치의 주위의 조도에 따라 조정되거나 또는 표시를 위한 화상 신호에 따라 조정되는 휘도가 채용될 수 있다.
컬러 표시가 컬러 필터들의 조합에 의해 가능하다는 것에 주의한다. 대안적으로, 다른 광학막들(예: 편광막, 지연막, 및 반사방지막)이 또한 조합에 사용될 수 있다. 컬러 필터는 RGB 등의 발광 다이오드들이 백라이트에 배열되는 경우에는 제공되지 않으며 컬러 표시가 시분할에 의해 수행되는 연속 부가 컬러 혼합법(필드 순차형 방법)이 채용된다는 것에 주의한다.
본 실시형태는 다른 실시형태들과 자유롭게 조합될 수 있다는 것에 주의한다.
(실시형태 4)
본 실시형태에서, 본 명세서에서 개시된 액정 표시 장치로 적용될 수 있는 트랜지스터의 예가 설명될 것이다. 본 명세서에서 개시된 액정 표시 장치로 적용될 수 있는 트랜지스터의 구조에는 특별한 제한은 없다. 예를 들어, 게이트 전극이 게이트 절연층을 개재하여 산화물 반도체층 위에 제공되는 탑 게이트 구조 또는 게이트 전극이 게이트 절연층을 개재하여 산화물 반도체층 밑에 제공되는 바텀 게이트 구조를 갖는 스태거형(staggered) 트랜지스터, 플래너형 트랜지스터 등이 사용될 수 있다. 트랜지스터는 하나의 채널 형성 영역을 포함하는 단일 게이트 구조, 두개의 채널 형성 영역들을 포함하는 이중 게이트 구조, 또는 세개의 채널 형성 영역들을 포함하는 삼중 게이트 구조를 가질 수 있다. 대안적으로, 트랜지스터는 게이트 절연층을 개재하여 채널 영역의 위와 아래에 제공된 두개의 게이트 전극층들을 포함하는 듀얼 게이트 구조를 가질 수 있다. 도 11a 내지 11d는 트랜지스터들의 단면 구조들의 예들을 도시한다. 도 11a 내지 11d에 도시된 트랜지스터들의 각각은 반도체로서 산화물 반도체를 포함한다. 산화물 반도체를 이용하는 것의 장점은 트랜지스터가 온 상태일 때 전계 효과 이동도(최대값은 5 cm2/Vsec 이상이고, 바람직하게는 10 cm2/Vsec 내지 150 cm2/Vsec의 범위 내)가 얻어질 수 있으며, 트랜지스터가 오프 상태일 때 낮은 오프 전류(1 aA/㎛ 미만, 바람직하게는 실온에서 10 zA/㎛ 미만, 85 ℃에서 100 zA/㎛ 미만)가 얻어질 수 있다는 것이다.
도 11a에 도시된 트랜지스터(410)는 바텀 게이트형 트랜지스터들 중 하나이며 또한 역 스태거형 트랜지스터로 불린다.
트랜지스터(410)는 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 그리고 드레인 전극층(405b)을 포함한다. 절연막(407)이 트랜지스터(410)를 덮기 위해 산화물 반도체층(403) 위에 적층되도록 제공된다. 또한, 보호 절연층(409)이 절연막(407) 위에 제공된다.
도 11b에 도시된 트랜지스터(420)는 채널 보호형(또한 채널 중지형(channel-stop)이라고 칭함)으로 불리는 바텀 게이트형 트랜지스터들 중 하나이며 또한 역 스태거형 트랜지스터로도 불린다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로 기능하는 절연층(427), 소스 전극층(405a), 그리고 드레인 전극층(405b)을 포함한다. 또한, 보호 절연층(409)이 트랜지스터(420)를 덮도록 제공된다.
도 11c에 도시된 트랜지스터(430)는 바텀 게이트형 트랜지스터이며, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 그리고 산화물 반도체층(403)을 포함한다. 절연막(407)이 트랜지스터(430)를 덮고 산화물 반도체층(403)과 접하도록 제공된다. 또한, 보호 절연층(409)이 절연막(407) 위에 제공된다.
트랜지스터(430)에서, 게이트 절연층(402)이 기판(400) 및 게이트 전극층(401) 위에 그와 접하여 제공되고; 소스 전극층(405a)과 드레인 전극층(405b)이 게이트 절연층(402) 위에 그와 접하여 제공된다. 산화물 반도체층(403)이 게이트 절연층(402), 소스 전극층(405a), 그리고 드레인 전극층(405b) 위에 제공된다.
도 11d에 도시된 트랜지스터(440)는 탑 게이트형 트랜지스터들 중 하나이다. 트랜지스터(440)는 절연 표면을 갖는 기판(400) 위에 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 그리고 게이트 전극층(401)을 포함한다. 각각 소스 전극층(405a)과 드레인 전극층(405b)에 배선층(436a)과 배선층(436b)이 접하여 전기적으로 접속되도록 제공된다.
본 실시형태에서, 상술된 바와 같이 산화물 반도체층(403)이 반도체층으로 사용된다. 산화물 반도체층(403)에 사용된 산화물 반도체로서, 다음 금속 산화물들: In-Sn-Ga-Zn-O계 산화물 반도체와 같은 4 성분 금속 산화물; In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, 그리고 Sn-Al-Zn-O계 산화물 반도체와 같은 3 성분 금속 산화물; In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, 그리고 In-Mg-O계 산화물 반도체와 같은 2 성분 금속 산화물; In-O계 산화물 반도체; Sn-O계 산화물 반도체; 그리고 Zn-O계 산화물 반도체가 사용될 수 있다. 또한, SiO2가 위의 산화물 반도체에 함유될 수 있다. 여기서, 예를 들어, In-Ga-Zn-O계 산화물 반도체는 인듐(In), 갈륨(Ga), 그리고 아연(Zn)을 함유하는 산화물막을 의미하며, 그의 화학양론비에는 특별한 제한은 없다. In-Ga-Zn-O계 산화물 반도체는 In, Ga, 그리고 Zn 이외의 원소를 함유할 수 있다.
산화물 반도체층(403)으로서, 화학식 InMO3(ZnO)m(m>0, 여기서 m은 정수가 아니다)으로 표기된 박막이 사용될 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소들을 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다.
산화물 반도체층(403)을 포함하는 트랜지스터들(410, 420, 430, 및 440)의 각각에서, 오프 상태의 전류 값(오프 전류 값)이 감소될 수 있다. 따라서, 화상 신호와 같은 전기 신호의 유지 기간이 길어질 수 있으며 전원이 온인 상태에서 기록 동작들 사이의 간격이 더 길게 설정될 수 있다. 결론적으로, 리프래시 동작의 빈도가 감소될 수 있으며, 따라서 전력 소비가 효과적으로 억제될 수 있다.
또한, 산화물 반도체층(403)을 포함하는 트랜지스터들(410, 420, 430, 및 440)의 각각은 비교적 높은 전계 효과 이동도가 얻어질 수 있기 때문에 고속 구동할 수 있다. 그 결과, 위의 트랜지스터들이 액정 표시 장치의 화소부에 사용될 때, 색 분리가 억제될 수 있고 고화질 화상들이 얻어질 수 있다. 또한, 위의 트랜지스터들이 하나의 기판 위의 구동 회로부와 화소부의 각각에 제공될 수 있기 때문에, 액정 표시 장치의 부품수가 감소될 수 있다.
절연 표면을 갖는 기판(400)으로 적용될 수 있는 기판에 제한은 없으나; 바륨 붕규산 유리나 알루미노실리케이트 유리로 만들어진 유리 기판과 같은 유리 기판이 사용된다.
바텀 게이트형 트랜지스터들(410, 420, 그리고 430)에서, 기저막으로 동작하는 절연막이 기판과 게이트 전극층 사이에 제공될 수 있다. 기저막은 기판으로부터 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 규소막, 산화 규소막, 질화산화 규소막, 그리고 산화질화 규소막 중 하나 이상을 이용하여 적층 구조를 갖도록 형성될 수 있다.
게이트 전극층(401)이 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오데뮴, 또는 스칸듐과 같은 금속 재료, 또는 이들 재료들 중 어느 것을 주성분으로서 함유하는 합금 재료를 이용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
게이트 절연층(402)은 산화 규소층, 질화 규소층, 산화질화 규소층, 질화산화 규소층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 그리고 산화 하프늄층 중 하나 이상을 이용하여 플라즈마 CVD법, 스퍼터링법 등에 의해 단층 구조 또는 적층 구조로 형성될 수 있다. 예를 들어, 50nm 내지 200nm의 두께를 갖는 질화 규소층(SiNy(y>0))이 플라즈마 CVD법에 의해 제 1 게이트 절연층으로 형성되고, 5nm 내지 300nm의 두께를 갖는 산화 규소층(siOx)(x>0)이 제 1 게이트 절연층 위에 제 2 게이트 절연층으로 형성되어, 200nm의 총 두께를 갖는 게이트 절연층이 형성된다.
소스 전극층(405a)과 드레인 전극층(405b)에 사용된 도전막으로서, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, 그리고 W로부터 선택된 원소를 함유하는 금속막과 그의 주성분으로서 위의 원소들을 함유하는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 그리고 질화 텅스텐막)이 사용될 수 있다. Ti, Mo, W 등의 고융점 금속막 또는 이들 원소들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 그리고 질화 텅스텐막)은 Al, Cu 등의 금속막의 하부측 또는 상부측의 하나 또는 모두 상에 적층될 수 있다.
소스 전극층(405a)과 드레인 전극층(405b)에 접속된 배선층(436a)과 배선층(436b)으로 기능하는 도전막이 소스 전극층(405a)과 드레인 전극층(405b)과 유사한 재료를 사용하여 형성될 수 있다.
소스 전극층(405a)과 드레인 전극층(405b)(소스 전극층(405a)과 드레인 전극층(405b)과 동일한 층을 사용하여 형성된 배선층을 포함)이 될 도전막이 도전성 금속 산화물을 사용하여 형성될 수 있다. 도전성 금속 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 - 산화 주석 합금(In2O3-SnO2, ITO라고 칭함), 산화 인듐 - 산화 아연 합금(In2O3-ZnO), 그리고 산화 규소를 함유하는 이러한 금속 산화물 재료가 사용될 수 있다.
절연막들(407, 427, 그리고 437)로서, 산화 규소막, 산화질화 규소막, 산화 알루미늄막, 산화질화 알루미늄막 등과 같은 무기 절연막이 전형적으로 사용될 수 있다.
산화물 반도체층 위에 제공된 보호 절연층(409)은, 질화 규소막, 질화 알루미늄막, 질화산화 규소막, 또는 질화산화 알루미늄막과 같은 무기 절연막이 사용될 수 있다.
또한, 트랜지스터로 인한 표면 거칠기를 감소시키기 위해 평탄화 절연막이 보호 절연층(409) 위에 형성될 수 있다. 평탄화 절연막으로서, 폴리이미드, 아크릴, 그리고 벤조사이클로부텐과 같은 유기 재료가 사용될 수 있다. 위의 유기 재료들에 더하여, 저유전율 재료(low-k 재료) 등이 사용될 수 있다. 평탄화 절연막은 이러한 재료들로 형성된 복수의 절연막들을 적층하는 것에 의해 형성될 수 있다는 것에 주의한다.
이러한 트랜지스터를 사용한 액정 표시 장치의 화소의 일례가 도 18과 도 19에 도시된다. 도 18은 화소의 평면도이며 도 19는 도 18에 도시된 선 A-B를 따라 취해진 단면도이다. 도 18은 그 위에 트랜지스터(410)가 형성되는 기판(400)의 평면도를 도시하며, 도 19는 그 위에 트랜지스터(410)가 형성되는 기판(400)의 구조에 더하여 대향 기판(416)과 액정층(414)이 형성되는 구조를 도시한다는 것에 주의한다. 다음 설명이 도 18과 도 19를 모두 참조하여 주어질 것이다.
트랜지스터(410)는 도 11a와 동일한 구조를 가지며, 게이트 전극층(401), 게이트 절연층(402), 그리고 산화물 반도체층(403)을 포함한다. 화소에서, 게이트 전극층(401)이 한 방향으로 확장하도록 형성된다. 산화물 반도체층(403)은 게이트 절연층(402)을 사이에 개재하여 게이트 전극층(401)과 중첩하도록 제공된다. 소스 전극층(405a)과 드레인 전극층(405b)이 산화물 반도체층(403) 위에 제공된다(여기서, "소스 전극층(405a)"과 "드레인 전극층(405b)"이라는 용어들은 소스와 드레인 사이에서 트랜지스터(410)의 전극들을 구별하기 위하여 단지 편의를 위해 사용된다는 것에 주의한다). 소스 전극층(405a)은 게이트 전극층(401)과 교차하기 위한 방향으로 확장된다. 화소 전극(411)은 보호 절연층(409) 위에 제공되며, 화소 전극(411)은 콘텍트 홀(412)을 통해 드레인 전극층(405b)과 접속된다. 화소 전극(411)이 산화 인듐 주석, 산화 아연, 또는 산화 주석과 같은 투광성 전극 재료로부터 형성된다.
저장 커패시터(419)는 필요에 따라 제공될 수 있다. 저장 커패시터(419)가 제공될 때, 게이트 전극층(401)과 동일한 층으로부터 형성된 커패시터 배선층(417)과 커패시터 전극층(418)이 포함된다. 커패시터 배선층(417)과 커패시터 전극층(418) 사이에서, 게이트 절연층(402)이 유전체로 기능하도록 확장되어, 저장 커패시터(419)가 형성된다.
슬릿들이 화소 전극(411)에 제공되어, 액정의 배향이 제어될 수 있다. 이러한 구조는 수직 배향(VA) 모드로 적용된다. VA 모드는 액정 패널의 액정 분자들의 배향을 제어하는 모드이다. VA 모드는 전압이 인가되지 않을 때 액정 분자들이 패널면에 수직하게 배열되는 모드이다. VA 모드 이외의, TN(twisted nematic) 모드, MVA(multi-domain vertical alignment) 모드, IPS(in-plane switching) 모드, CPA(continuous pinwheel alignment) 모드, PVA(patterned vertical alignment) 모드 등이 적용될 수 있다는 것에 주의한다.
대향 전극(415)이 대향 기판(416) 측 상에 제공된다. 액정층(414)이 기판(400)과 대향 기판(416) 사이에 제공된다. 배향막(413)이 액정층(414)과 접하도록 제공된다. 배향막(413)의 배향 처리는 광 배향법 또는 러빙(rubbing)법에 의해 만들어진다. 액정층(414)의 액정상(phase)으로서, 네마틱 상, 스멕틱 상, 콜레스테롤 상, 블루 상(blue phase) 등이 사용될 수 있다.
다음 구성성분들은 하나의 유닛을 구성한다: 산화물 반도체층(403)이 게이트 절연층(402)을 사이에 개재하여 게이트 전극층(401)과 중첩하도록 제공되는 트랜지스터(410); 트랜지스터(410)의 소스측 또는 드레인측에 접속되고 액정을 구동하는 화소 전극(411); 화소 전극(411)과 대향하도록 제공된 대향 전극(415); 그리고 화소 전극(411)과 대향 전극(415) 사이에 제공된 액정층(414). 화소는 하나 이상의 유닛들로 구성될 수 있고, 화소들은 매트릭스로 제공되어, 화상 등을 표시하기 위한 표시 패널이 형성될 수 있다.
본 실시형태에 따라, 높은 전계 효과 이동도와 낮은 오프 전류를 갖는 산화물 반도체층을 포함하는 트랜지스터로, 저소비 전력의 액정 표시 장치가 제공될 수 있다.
(실시형태 5)
본 실시형태에서, 산화물 반도체층을 포함하는 트랜지스터와 그의 제조 방법의 일례들이 도 12a 내지 12e를 참조하여 이하로 상세하게 설명될 것이다. 위의 실시형태에서와 동일 부분 또는 유사한 기능을 갖는 부분은 위의 실시형태에서 설명된 것과 유사한 방식으로 형성될 수 있으며, 위의 실시형태에서와 유사한 단계들이 또한 위의 실시형태에서 설명된 것과 유사한 방식으로 수행될 수 있고, 반복적인 설명은 생략된다. 또한, 동일한 부분들의 상세한 설명이 반복되지 않는다.
도 12a 내지 12e는 트랜지스터의 단면 구조의 일례를 도시한다. 도 12d 및 12e에 도시된 트랜지스터(510)는 바텀 게이트 구조를 갖는 역 스태거형 박막 트랜지스터이며, 이는 도 11a에 도시된 트랜지스터(410)와 유사하다.
이후로, 기판(505) 위의 트랜지스터(510)의 제조 공정이 도 12a 내지 12e를 참조하여 설명된다.
먼저, 절연 표면을 갖는 기판(505) 위에 도전막이 형성되고, 이후, 게이트 전극층(511)이 제 1 포토리소그래피 단계를 통해 형성된다. 레지스트 마스크는 잉크젯법에 의해 형성될 수 있다는 것에 주의한다. 잉크젯법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으며; 따라서, 제조 비용이 감소될 수 있다.
절연 표면을 갖는 기판(505)으로서, 실시형태 4에서 설명된 기판(400)과 유사한 기판이 사용될 수 있다. 본 실시형태에서, 유리 기판이 기판(505)으로 사용된다.
기저막으로 동작하는 절연막이 기판(505)과 게이트 전극층(511) 사이에 제공될 수 있다. 기저막은 기판(505)으로부터 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 규소막, 산화 규소막, 질화산화 규소막, 그리고 산화질화 규소막 중 하나 이상을 이용하여 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(511)은 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속 재료, 또는 이들 중 어느 것을 주성분으로 포함하는 합금 재료를 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
다음, 게이트 절연층(507)이 게이트 전극층(511) 위에 형성된다. 게이트 절연층(507)은 산화 규소층, 질화 규소층, 산화질화 규소층, 질화산화 규소층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 또는 산화 하프늄층을 단층 또는 그들의 적층 구조를 갖도록 플라즈마 CVD법, 스퍼터링법 등에 의해 형성될 수 있다.
본 실시형태의 산화물 반도체는, 불순물을 제거하는 것에 의해 i형 반도체 또는 실질적으로 i형 반도체로 만들어지는 산화물 반도체가 사용된다. 이러한 고순도의 산화물 반도체는 계면 준위와 계면 전하들에 매우 민감하고; 따라서, 산화물 반도체층과 게이트 절연층 사이의 계면은 중요하다. 이러한 이유로, 고순도의 산화물 반도체와 접하게 되는 게이트 절연층은 고품질을 가질 필요가 있다.
예를 들어, 절연층이 치밀하고, 높은 내전압(withstand voltage)과 고품질을 가질 수 있으므로, 마이크로파들(예를 들면, 2.45 GHz의 주파수를 갖는)을 사용하는 고밀도 플라즈마 CVD가 채택되는 것이 바람직하다. 고순도의 산화물 반도체와 고품질 게이트 절연층은 서로 밀접하고, 따라서 양호한 계면 특성들을 얻도록 계면 준위 밀도가 감소될 수 있다.
말할 필요도 없이, 방법이 게이트 절연층과 같은 고품질 절연층의 형성을 가능하게 한다면 스퍼터링법 또는 플라즈마 CVD법과 같은 다른 성막 방법이 채용될 수 있다. 또한, 절연층의 형성 후에 수행되는 가열 처리에 의해 막 품질과 절연층과 산화물 반도체 사이의 계면 특성들이 개선되는 절연층이, 게이트 절연층으로 형성될 수 있다. 어떠한 경우든, 절연층이 절연층과 산화물 반도체 사이의 계면의 계면 준위 밀도의 감소와, 양호한 막 품질을 가질 뿐만 아니라 양호한 계면의 형성을 가능하게 하는 특성들을 갖는 한, 임의의 절연층이 절연층으로서 사용될 수 있다.
게이트 절연층(507)과 산화물 반도체막(530)에 가능한 적게 수소, 수산기, 그리고 수분을 함유하기 위하여, 산화물 반도체막(530)의 성막 전처리를 수행하는 것이 바람직하다. 전처리로서, 게이트 전극층(511)이 제공된 기판(505) 또는 게이트 전극층(511)과 게이트 절연층(507)이 형성되는 기판(505)이 스퍼터링 장치의 예열 챔버에서 예열되어, 기판(505) 상에 흡수된 수소 또는 수분과 같은 불순물이 제거되고, 이후 배기가 수행된다. 예열 챔버에 제공된 배기 수단으로서, 크라이오펌프가 바람직하다. 이러한 예열 처리는 생략될 수 있다는 것에 주의한다. 또한, 위의 예열은 소스 전극층(515a)과 드레인 전극층(515b)이 그 위에 형성되었으나 절연층(516)은 아직 형성되지 않은 상태의 기판(505) 상에서 유사한 방식으로 수행될 수 있다.
다음, 게이트 절연층(507) 위에, 2 nm 이상 200 nm 이하, 바람직하게는 5 nm 이상 30 nm 이하의 두께를 갖는 산화물 반도체막(530)이 형성된다(도 12a 참조).
스퍼터링법에 의해 산화물 반도체막(530)이 형성되기 전에, 게이트 절연층(507)의 표면에 부착된 입상 물질들(또한 입자들 또는 먼지로 칭함)이 아르곤 가스가 주입되고 플라즈마가 생성되는 역 스퍼터링에 의해 제거되는 것이 바람직하다는 것에 주의한다. 역 스퍼터링은 타겟 측에 전압을 인가하지 않고, 아르곤 대기에서 기판측으로 RF 전원을 사용하여 전압을 인가하여 기판측의 주위에 플라즈마를 형성하여 표면을 개질시키는 방법을 나타낸다. 아르곤 분위기 대신, 질소 분위기, 헬륨 분위기, 산소 분위기 등이 사용될 수 있다는 것에 주의한다.
산화물 반도체막(530)을 위한 산화물 반도체로서, 실시형태 4에서 설명된 산화물 반도체가 사용될 수 있다. 또한, SiO2가 위의 산화물 반도체에 함유될 수 있다. 본 실시형태에서, 산화물 반도체막(530)은 In-Ga-Zn-O계 산화물 타겟의 사용으로 스퍼터링법에 의해 성막된다. 이러한 단계의 단면도가 도 12a에 도시된다. 대안적으로, 희가스(전형적으로 아르곤) 분위기, 산소 분위기, 또는 희가스(전형적으로 아르곤)와 산소를 함유하는 혼합 분위기에서 스퍼터링법에 의해 산화물 반도체막(530)이 형성될 수 있다.
스퍼터링법에 의한 산화물 반도체막(530)의 형성을 위해 사용된 타겟은, 예를 들면, 1:1:1의 조성비[몰비]로 In2O3, Ga2O3, 그리고 ZnO를 함유하는 금속 산화물 타겟이며, 따라서 In-Ga-Zn-O 막이 성막된다. 타겟의 재료와 조성에 대한 제한없이, 예를 들면, 1:1:2[몰비]로 In2O3, Ga2O3, 그리고 ZnO를 함유하는 금속 산화물 타겟이 사용될 수 있다.
금속 산화물 타겟의 충전율(filling factor)은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 높은 충전율을 갖는 금속 산화물 타겟의 사용으로, 치밀한 산화물 반도체막이 형성될 수 있다.
수소, 물, 수산기, 또는 수소화물과 같은 불순물이 제거된 고순도 가스가 산화물 반도체막(530)을 성막하기 위해 사용된 스퍼터링 가스로 사용되는 것이 바람직하다.
기판은 감압 하에서 유지된 성막 챔버에서 유지되고, 기판 온도는 100 ℃ 내지 600 ℃로, 바람직하게는 200 ℃ 내지 400 ℃로 설정된다. 산화물 반도체막의 형성은 기판을 가열하는 것으로 수행되고, 따라서 형성된 산화물 반도체막에 포함된 불순물들의 농도가 감소될 수 있다. 또한, 스퍼터링에 의한 손상이 감소될 수 있다. 이후, 잔류 수분이 제거된 성막 챔버로 수소와 수분이 제거된 스퍼터링 가스가 도입되고, 기판(505) 위에서 산화물 반도체막(530)이 위의 타겟을 사용하여 성막된다. 성막 챔버의 잔류 수분을 제거하기 위하여, 크라이오펌프, 이온 펌프, 또는 티타늄 서브리메이션 펌프(titanium sublimation pump)와 같은 흡착형 진공 펌프가 사용되는 것이 바람직하다. 배기 수단은 냉트랩이 구비된 터보 펌프일 수 있다. 크라이오펌프의 사용으로 배기되는 성막 챔버에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물(더욱 바람직하게는, 또한 탄소 원자를 포함하는 화합물) 등이 제거되고, 따라서 성막 챔버에서 성막된 산화물 반도체막의 불순물들의 농도가 감소될 수 있다.
성막 조건의 일례로써, 기판과 타겟 사이의 거리가 100 mm이고, 압력은 0.6 Pa이며, 직류(DC) 전원은 0.5 kW이고, 분위기는 산소 분위기(산소 유량 비율은 100%)이다. 성막시에 발생된 입상 물질들(또한 입자들 또는 먼지로 칭함)이 감소될 수 있으며 막 두께가 균일해 질 수 있으므로 펄스 직류(DC) 전원의 사용이 바람직하다는 것에 주의한다.
이후, 산화물 반도체막(530)이 제 2 포토리소그래피 단계를 통하여, 섬형 산화물 반도체층으로 가공된다. 섬형 산화물 반도체층을 형성하기 위한 레지스트 마스크가 잉크젯법에 의해 형성될 수 있다. 잉크젯법에 의한 레지스트 마스크의 형성은 포토마스크를 필요로 하지 않으며; 따라서, 제조 비용이 감소될 수 있다.
콘택트 홀이 게이트 절연층(507)에 형성되는 경우에, 콘택트 홀을 형성하는 단계가 산화물 반도체막(530)의 가공시에 동시에 수행될 수 있다.
산화물 반도체막(530)의 에칭은 건식 에칭, 습식 에칭, 또는 건식 에칭과 습식 에칭 모두일 수 있다는 것에 주의한다. 산화물 반도체막(530)의 습식 에칭을 위해 사용된 에천트(etchant)로서, 예를 들면, ITO07N(KANTO CHEMICAL CO., INC.에 의해 생산된)과 같은 인산, 아세트산, 그리고 질산의 혼합액이 사용될 수 있다.
다음, 산화물 반도체층이 제 1 가열 처리를 받는다. 이러한 제 1 가열 처리에 의해, 산화물 반도체층이 탈수화 또는 탈수소화될 수 있다. 제 1 가열 처리의 온도는 400 ℃ 이상 750 ℃ 이하, 바람직하게는 400 ℃ 이상 상기 기판의 변형점 미만이다. 여기서, 기판이 가열 처리 장치의 일종인 전기로(electric furnace)로 들어가고, 질소 분위기에서 450 ℃에서 1시간 동안 산화물 반도체층에 대한 가열 처리가 수행되며, 이후, 산화물 반도체층이 대기로 노출되지 않아 산화물 반도체층으로의 물과 수소의 혼입이 방지되고; 따라서, 산화물 반도체층(531)이 얻어진다(도 12b 참조).
또한, 본 단계에서 사용된 가열 처리 장치는 전기로로 제한되지 않으며, 저항 발열체와 같은 가열 소자로부터의 열 전도 또는 열 복사에 의해 대상을 가열하기 위한 장치가 대안적으로 사용될 수 있다. 예를 들어, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치와 같은 RTA(rapid thermal anneal) 장치가 사용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할로겐화물 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자파)의 복사에 의해 대상을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 이용하여 가열 처리를 하기 위한 장치이다. 고온 가스로서, 질소 또는 아르곤과 같은 희가스와 같은, 가열 처리에 의해 대상과 반응하지 않는 불활성 가스가 사용된다.
예를 들어, 제 1 가열 처리로서, GRTA가 다음과 같이 수행될 수 있다: 기판이 650 ℃ 내지 700 ℃의 고온으로 가열된 불활성 가스로 이동되고, 수분간 가열되며, 고온으로 가열된 불활성 가스로부터 꺼내진다.
제 1 가열 처리에서, 물, 수소 등은 질소 또는 헬륨, 네온, 또는 아르곤과 같은 희가스의 대기에 포함되지 않는 것이 바람직하다는 것에 주의한다. 가열 처리 장치로 도입되는 질소 또는 헬륨, 네온, 또는 아르곤과 같은 희가스의 순도는 6N(99.9999%) 이상으로 설정되는 것이 바람직하고, 7N(99.99999%) 이상(즉, 불순물의 농도는 바람직하게는 1ppm 이하, 더욱 바람직하게는 0.1ppm 이하) 설정되는 것이 더욱 바람직하다.
산화물 반도체층이 제 1 가열 처리에 의해 가열된 후, 고순도 산소 가스, 고순도 N2O 가스, 또는 초건조 대기(-40 ℃ 이하, 바람직하게는 -60 ℃ 이하의 이슬점을 갖는)가 동일한 노(furnace)로 주입될 수 있다. 물, 수소 등은 산소 가스 또는 N2O 가스에 함유되지 않는 것이 바람직하다. 대안적으로, 가열 처리 장치로 도입되는 산소 가스 또는 N2O 가스의 순도는 바람직하게는 6N 이상, 더욱 바람직하게는 7N 이상이다(즉, 산소 가스 또는 N2O 가스의 불순물 농도는 1ppm 이하이고, 바람직하게는 0.1 ppm 이하이다). 산화물 반도체에 포함된 주성분인 산소가 탈수화 처리 또는 탈수소화 처리의 수행에 의한 불순물들의 제거를 통해 감소되었다고 하더라도, 위의 방식으로 산소 가스 또는 N2O 가스의 도입의 효과에 의해 산소가 공급되고, 따라서 산화물 반도체층은 고순도가 되며 전기적으로 i형(진성) 반도체로 만들어진다.
대안적으로, 산화물 반도체층의 제 1 가열 처리가 섬형 산화물 반도체층으로 아직 가공되지 않은 산화물 반도체막(530)에 대해 수행될 수 있다. 이러한 경우에, 기판은 제 1 가열 처리 후에 가열 장치로부터 꺼내지고, 이후 포토리소그래피 단계가 수행된다.
위의 타이밍 이외에, 제 1 가열 처리가 산화물 반도체막이 성막된 후인 한 임의의 다음 타이밍들에서 수행될 수 있다는 것에 주의한다. 예를 들어, 타이밍은 소스 전극층과 드레인 전극층이 산화물 반도체층 위에서 형성된 후 또는 절연층이 소스 전극층과 드레인 전극층 위에 형성된 후일 수 있다.
또한, 콘택트 홀이 게이트 절연층(507)에 형성되는 경우에, 콘택트 홀의 형성은 산화물 반도체막(530) 상에서 제 1 가열 처리가 수행되기 전 또는 후에 수행될 수 있다.
대안적으로, 산화물 반도체층은 2회의 성막 단계들과 2회의 가열 처리 단계들을 통해 형성될 수 있다. 이렇게 형성된 산화물 반도체층은, 기저 부재가 임의의 산화물, 질화물, 금속 등을 포함하는 때라도, 두꺼운 결정 영역(비단결정 영역), 즉, c-축이 층의 표면에 수직한 방향으로 배향되는 결정 영역을 가진다. 예를 들어, 3nm 이상 15nm 이하의 두께를 갖는 제 1 산화물 반도체막이 성막되고, 제 1 가열 처리가 질소, 산소, 희가스, 또는 건조 대기 분위기에서 450 ℃ 내지 850 ℃, 바람직하게는 550 ℃ 내지 750 ℃에서 수행되어, 제 1 산화물 반도체막은 그의 표면을 포함하는 영역에 결정 영역(판형 결정)을 갖는다. 이후, 제 1 산화물 반도체막보다 큰 두께를 갖는 제 2 산화물 반도체막이 형성되고, 제 2 가열 처리가 450 ℃ 내지 850 ℃, 바람직하게는 600 ℃ 내지 700 ℃에서 수행되어, 결정 성장의 씨드로서 제 1 산화물 반도체막의 사용으로 상향으로 결정 성장이 진행하며 전체의 제 2 산화물 반도체막이 결정화된다. 이러한 방식으로, 두꺼운 결정 영역을 갖는 산화물 반도체층이 얻어질 수 있다.
다음, 소스 전극과 드레인 전극(소스 전극과 드레인 전극과 같은 층에서 형성된 배선을 포함하여)이 될 도전막이 게이트 절연층(507)과 산화물 반도체층(531) 위에 형성된다. 소스 전극과 드레인 전극이 될 도전막은 실시형태 4에서 설명된 소스 전극층(405a)과 드레인 전극층(405b)에 사용되는 재료를 사용하여 형성될 수 있다.
제 3 포토리소그래피 단계의 수행에 의해, 레지스트 마스크가 도전막 위에 형성되고, 선택적 에칭이 수행되어, 소스 전극층(515a)과 드레인 전극층(515b)이 형성된다. 이후, 레지스트 마스크가 제거된다(도 12c 참조).
제 3 포토리소그래피 단계에서 레지스트 마스크의 형성시의 노광이 자외선 광, KrF 레이저광, 또는 ArF 레이저광을 이용하여 수행될 수 있다. 나중에 형성된 트랜지스터의 채널 길이(L)는 산화물 반도체층(531) 위의 서로 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부 사이의 거리에 의해 결정된다. 채널 길이(L)가 25nm 미만인 경우에, 제 3 포토리소그래피 단계의 레지스트 마스크의 형성을 위한 노광은 수 nm 내지 수십 nm의 초단파장을 갖는 초자외선 광을 사용하여 수행될 수 있다. 초자외선 광에 의한 노광으로, 해상도는 높고 초점 심도(focal depth)는 커진다. 이러한 이유들로, 나중에 형성될 트랜지스터의 채널 길이(L)는 10 nm 내지 1000 nm의 범위에 있을 수 있고, 회로는 보다 고속으로 동작할 수 있다.
포토리소그래피 단계에서 사용된 포토마스크들의 수를 감소시키고 단계들의 수를 감소시키기 위하여, 복수의 강도들을 갖도록 광이 투과되는 노광 마스크인 다계조 마스크의 사용으로 에칭 단계가 수행될 수 있다. 다계조 마스크의 사용으로 형성된 레지스트 마스크는 복수의 두께들을 가지며 또한 에칭에 의해 형상이 변화될 수 있어서; 상이한 패턴들로 가공하기 위한 복수의 에칭 단계들에서 레지스트 마스크가 사용될 수 있다. 따라서, 적어도 2 종류들의 상이한 패턴들에 대응하는 레지스트 마스크가 하나의 다계조 마스크로 형성될 수 있다. 그러므로, 노광 마스크들의 수가 감소될 수 있고 대응하는 포토리소그래피 단계들의 수가 또한 감소될 수 있어서, 공정의 간략화가 구현될 수 있다.
도전막이 에칭될 때, 산화물 반도체층(531)이 도전막과 함께 에칭되어 분할되지 않도록 최적의 에칭 조건이 수행되는 것이 바람직함에 주의한다. 그러나, 단지 도전막만 에칭되고 산화물 반도체층(531)은 전혀 에칭되지 않는 이러한 조건을 얻는 것은 힘들다. 도전막의 에칭에서, 일부 경우들에서 산화물 반도체층(531)이 부분적으로 에칭되어, 홈부(오목부)를 갖는 산화물 반도체층이 형성된다.
본 실시형태에서, 티타늄(Ti)막이 도전막으로 사용되며 In-Ga-Zn-O계 산화물 반도체가 산화물 반도체층(531)에 사용되므로, 과산화수소 암모늄 혼합물(31 wt% 과산화수소수: 28 wt% 암모니아수: 물 = 5:2:2)이 Ti막의 에천트로 사용된다.
다음, N2O, N2, 또는 Ar과 같은 가스를 사용한 플라즈마 처리에 의해, 산화물 반도체층의 노출부의 표면에 흡착된 물 등이 제거될 수 있다. 플라즈마 처리가 수행되는 경우에, 대기로 노출되지 않고 산화물 반도체층의 일부와 접하여 보호 절연막으로 작용하는 절연층(516)이 형성된다.
절연층(516)은 물 또는 수소와 같은 불순물이 절연층(516)으로 혼입되지 않는 스퍼터링법과 같은 적절한 방법에 의해 적어도 1nm의 두께로 형성될 수 있다. 수소가 절연층(516)에 함유될 때, 수소가 산화물 반도체층으로 혼입되거나 산화물 반도체층으로부터 산소를 추출하여, 산화물 반도체층의 백채널(back channel)의 저저항화를 유발하고(즉, n형 백채널을 형성한다), 따라서 기생 채널이 형성될 수 있다. 따라서, 수소를 가능한 함유하지 않도록 수소가 성막 방법에 사용되지 않는 것이 절연층(516)을 위해 중요하다.
본 실시형태에서, 산화 규소막이 스퍼터링법에 의해 절연층(516)으로서 200nm의 두께로 형성된다. 성막시의 기판 온도는 실온 이상 300 ℃ 이하일 수 있고, 본 실시형태에서는 100 ℃이다. 산화 규소막이 스퍼터링법에 의해 회가스(전형적으로 아르곤) 분위기, 산소 분위기, 또는 희가스와 산소를 함유하는 혼합 분위기에서 형성될 수 있다. 타겟으로, 산화 규소 타겟 또는 규소 타겟이 사용될 수 있다. 예를 들어, 산화 규소막이 산소를 포함하는 분위기에서 스퍼터링법에 의해 규소 타겟을 사용하여 형성될 수 있다. 산화물 반도체층과 접하여 형성되는 절연층(516)으로서, 수분, 수소 이온, 또는 OH-와 같은 불순물을 포함하지 않고 외부로부터 불순물의 침입을 막는 무기 절연막이 사용된다. 전형적으로, 산화 규소막, 산화질화 규소막, 산화 알루미늄막, 산화질화 알루미늄막 등이 사용된다.
산화물 반도체막(530)의 형성의 경우에서와 같이, 절연층(516)의 성막 챔버 내의 잔류 수분을 제거하기 위하여 크라이오펌프와 같은 흡착형 진공 펌프가 사용되는 것이 바람직하다. 절연층(516)은 크라이오펌프의 사용으로 배기되는 성막 챔버에서 성막될 때, 절연층(516)에 함유된 불순물의 농도는 감소될 수 있다. 대안적으로, 성막 챔버 내의 잔류 수분의 제거를 위해 사용된 배기 수단은 냉트랩이 구비된 터보 펌프일 수 있다.
수소, 물, 수산기, 또는 수소화물과 같은 불순물들이 제거된 고순도 가스가 절연층(516)을 형성하기 위해 사용된 스퍼터링 가스로 사용되는 것이 바람직하다.
다음, 불활성 가스 분위기 또는 산소 가스 분위기에서 제 2 가열 처리가 수행된다(바람직하게는 200 ℃ 내지 400 ℃에서, 예를 들면 250 ℃ 내지 350 ℃에서). 예를 들어, 제 2 가열 처리는 질소 분위기에서 250 ℃에서 1시간 동안 수행된다. 제 2 가열 처리는 산화물 반도체층의 일부(채널 형성 영역)가 절연층(516)과 접하는 상태에서 수행된다.
상술된 바와 같이, 수소, 수분, 수산기, 또는 수소화물(또한 수소 화합물로 칭함)과 같은 불순물이 산화물 반도체층을 제 1 가열 처리하는 것에 의해 산화물 반도체층으로부터 의도적으로 제거되고, 이후 불순물들을 제거하는 단계에서 산소가 감소되었기 때문에 산화물 반도체의 주성분들 중 하나인 산소가 공급될 수 있다. 위의 단계들을 통해, 산화물 반도체층이 고순도가 되고 전기적으로 i형(진성) 반도체로 만들어진다.
위의 공정을 통해, 트랜지스터(510)가 형성된다(도 12d 참조).
많은 결점들을 갖는 산화 규소층이 절연층(516)으로 사용될 때, 산화물 반도체층에 포함된 수소, 수분, 수산기, 또는 수소화물과 같은 불순물이 산화 규소층의 형성 후에 수행되는 가열 처리에 의해 확산될 수 있으며, 따라서 산화물 반도체층 중의 불순물들이 더욱 감소될 수 있다.
보호 절연층(506)이 절연층(516) 위에 형성될 수 있다. 예를 들어, 질화 규소막이 RF 스퍼터링법에 의해 형성된다. RF 스퍼터링법은 높은 생산성을 가지므로, 보호 절연층의 성막 방법으로 사용되는 것이 바람직하다. 보호 절연층으로서, 수분과 같은 불순물을 포함하지 않고 외부로부터 불순물의 침입을 방지하는 무기 절연막, 예를 들면, 질화 규소막, 질화 알루미늄막 등이 사용된다. 본 실시형태에서, 보호 절연층(506)이 질화 규소막을 사용하여 형성된다(도 12e 참조).
본 실시형태에서, 보호 절연층(506)으로서, 절연층(516)의 형성 단계를 포함하는 이제까지의 단계들이 행해진 기판(505)을 100 ℃ 내지 400 ℃의 온도로 가열하고, 수소와 수분이 제거되는 고순도 질소를 포함하는 스퍼터링 가스를 도입하며, 규소 반도체 타겟을 이용하는 것에 의해 질화 규소막이 형성된다. 그러한 경우에 또한, 절연층(516)의 경우에서와 같이 보호 절연층(506)의 성막시 성막 챔버 내의 잔류 수분이 제거되는 것이 바람직하다.
보호 절연층의 형성 후에, 1시간 내지 30시간 동안 대기에서 100 ℃ 내지 200 ℃의 온도로 가열 처리가 또한 수행될 수 있다. 이러한 가열 처리는 일정한 가열 온도에서 수행될 수 있다. 대안적으로, 가열 온도에서 다음과 같은 변화가 몇번 반복해서 수행될 수 있는데: 가열 온도가 실온에서 100 ℃ 내지 200 ℃의 온도로 증가되고 이후 실온으로 감소된다.
설명된 바와 같이 본 실시형태에 따라 제조되는 고순도의 산화물 반도체층을 포함하는 트랜지스터는 높은 전계 효과 이동도를 성취하며 따라서 고속으로 동작할 수 있다. 고순도의 산화물 반도체층을 포함하는 트랜지스터가 액정 표시 장치의 화소부에서 사용될 때, 색 분리가 억제될 수 있으며 고화질 화상이 제공될 수 있다. 또한, 고순도의 산화물 반도체층을 포함하는 트랜지스터들을 사용하는 것에 의해, 구동 회로부와 화소부가 한 기판 위에 형성되며; 따라서, 액정 표시 장치의 부품수가 감소될 수 있다.
고순도의 산화물 반도체를 포함하는 트랜지스터의 전계 효과 이동도의 측정 결과들이 설명된다.
본 실시형태의 위의 제조 방법에 따라, 고순도의 산화물 반도체(50nm의 두께를 갖는 In-Ga-Zn-O계 산화물 반도체막)를 포함하는 트랜지스터(L/W = 10㎛/50㎛)가 제조되었고, 기판 온도가 실온으로 설정되고, 소스-드레인 전압(이하, 드레인 전압 또는 Vd로 칭함)은 10V로 설정되었으며, 소스-게이트 전압(이하, 게이트 전압 또는 Vg로 칭함)은 -30V 내지 +30V에서 변화된 조건들 하에서 소스-드레인 전류(이하, 드레인 전류 또는 Id로 칭함)의 특성들에서의 변화가 측정되었다. 즉, Vd-Id 특성들이 측정되었다. 도 13에서, Vg의 범위는 -5V 내지 +30V라는 것에 주의한다. 도 13으로부터, 고순도의 산화물 반도체층을 포함하는 트랜지스터의 전계 효과 이동도의 최대값은 10.7 cm2/Vsec로 확정될 수 있다.
또한, 고순도의 산화물 반도체를 포함하는 트랜지스터는 오프 상태의 전류 값(오프 전류 값)에서 또한 감소를 성취할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 기간이 연장될 수 있고 기록 동작들 사이의 간격이 더 길게 설정될 수 있다. 따라서, 리프레시 동작의 빈도가 감소될 수 있으며, 따라서 소비된 전력의 감소가 더욱 효율적으로 개선될 수 있다.
또한, 고순도의 산화물 반도체를 포함하는 트랜지스터의 오프 전류의 측정 결과들이 설명된다.
본 실시형태의 위의 제조 방법에 따라, 고순도의 산화물 반도체를 포함하는 트랜지스터가 제조되었다. 먼저, 1cm의 효율적으로 큰 채널 폭(W)을 갖는 트랜지스터가 고순도의 산화물 반도체를 포함하는 트랜지스터의 매우 작은 오프 전류를 고려하여 준비되었고, 오프 전류가 측정되었다. 도 14는 1cm의 채널 폭(W)을 갖는 트랜지스터의 오프 전류의 측정 결과들을 도시한다. 도 14에서, 횡축은 게이트 전압(Vg)을 나타내고 종축은 드레인 전류(Id)를 나타낸다. 드레인 전압(Vd)이 +1V 또는 +10V인 경우에, -5V 내지 -20V의 범위 내의 게이트 전압(Vg)을 갖는 트랜지스터의 오프 전류는 검출 한계인 1 x 10-13 A 이하로 발견되었다. 또한, 트랜지스터의 오프 전류(단위 채널 폭(1㎛)당)는 10 aA/㎛(1 x 10-17 A/㎛) 이하로 발견되었다.
다음, 고순도의 산화물 반도체를 포함하는 트랜지스터의 오프 전류의 보다 정밀한 측정 결과들이 설명된다. 상술된 바와 같이, 고순도의 산화물 반도체를 포함하는 트랜지스터의 오프 전류는 측정 장비의 검출 한계인 1 x 10-13 A 이하로 발견되었다. 따라서, 보다 정밀한 오프 전류(위의 측정에서 측정 장비의 검출 한계 이하 값)가 특성 평가용 소자의 사용으로 측정되었다. 그의 결과들이 설명될 것이다.
전류 측정에 사용된 특성 평가용 소자가 이하로 설명된다.
특성 평가용 소자로서, 병렬로 접속된 3개의 측정 시스템들이 사용된다. 각 측정 시스템은 커패시터, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 그리고 제 4 트랜지스터를 포함한다. 제 1 내지 제 4 트랜지스터들은 본 실시형태에 따라 제조되었으며, 각 트랜지스터는 도 12d에 도시된 트랜지스터(510)와 동일한 구조를 가졌다.
각 측정 시스템에서, 제 1 트랜지스터의 소스 단자와 드레인 단자 중 하나, 커패시터의 단자들 중 하나, 그리고 제 2 트랜지스터의 소스 단자와 드레인 단자 중 하나가 전원(V2를 공급하기 위한)에 접속된다. 제 1 트랜지스터의 소스 단자와 드레인 단자 중 다른 하나, 제 3 트랜지스터의 소스 단자와 드레인 단자 중 하나, 커패시터의 단자들 중 다른 하나, 그리고 제 2 트랜지스터의 게이트 단자가 서로 접속된다. 제 3 트랜지스터의 소스 단자와 드레인 단자 중 다른 하나, 제 4 트랜지스터의 소스 단자와 드레인 단자 중 하나, 그리고 제 4 트랜지스터의 게이트 단자가 전원(V1을 공급하기 위한)에 접속된다. 제 2 트랜지스터의 소스 단자와 드레인 단자 중 다른 하나, 제 4 트랜지스터의 소스 단자와 드레인 단자 중 다른 하나가 출력 단자에 접속된다.
제 1 트랜지스터의 온 또는 오프 제어를 위해 전위(Vext_b2)가 제 1 트랜지스터의 게이트 단자로 공급된다. 제 3 트랜지스터의 온 또는 오프 제어를 위해 전위(Vext_b1)가 제 3 트랜지스터의 게이트 단자로 공급된다. 전위(Vout)가 출력 단자로부터 출력된다.
이후, 위의 측정 시스템들을 사용한 오프 전류의 측정이 설명된다.
먼저, 초기화 기간에서 전위차가 제 1 트랜지스터의 소스 단자와 드레인 단자 사이에 그리고 제 3 트랜지스터의 소스 단자와 드레인 단자 사이에 주어진다. 초기화가 완성된 후, 제 2 트랜지스터의 게이트 단자의 전위는 제 1 및 제 3 트랜지스터들의 오프 전류로 인해 시간에 따라 변한다. 따라서, 출력 단자의 출력 전위(Vout)의 전위가 시간에 따라 변화한다. 이후, 이렇게 얻어진 출력 전위(Vout)로 오프 전류가 계산될 수 있다.
제 1 내지 제 4 트랜지스터들의 각각은 10㎛의 채널 길이(L)와 50㎛의 채널 폭(W)을 갖는 고순도의 산화물 반도체를 포함하는 트랜지스터이다. 병렬로 배열된 3개의 측정 시스템들에서, 제 1 측정 시스템의 커패시터의 용량은 100 fF이었고, 제 2 측정 시스템의 커패시터의 용량은 1 pF이었으며, 제 3 측정 시스템의 커패시터의 용량은 3 pF이었다.
제 1 트랜지스터의 소스 단자와 드레인 단자 사이와 제 3 트랜지스터의 소스 단자와 드레인 단자 사이에 전위차를 제공하기 위하여 V1과 V2는 5V 또는 0V로 적절하게 설정되었다. 측정은 매 10 내지 300초마다 수행되었으며, 전위(Vout)는 매 측정에서 100msec 동안 측정되었다. 측정은 초기화 이후 30000 초가 지났을 때까지 수행되었다.
도 15는 위의 전류 측정에서 계산된 오프 전류를 도시한다. 도 15는 또한 소스-드레인 전압(V)과 오프 전류(I) 사이의 관계를 도시한다. 도 15에 따라, 오프 전류는 4V의 소스-드레인 전압에서 약 40 zA/㎛였다. 유사한 방식으로, 오프 전류는 3.1V의 소스-드레인 전압에서 10 zA/㎛ 이하였다. 1zA는 10-21A를 나타낸다는 것에 주의한다.
본 실시형태에 따라, 고순도 산화물 반도체를 포함하는 트랜지스터에서 오프 전류가 효율적으로 작아질 수 있다는 것이 확인되었다.
(실시형태 6)
본 명세서에서 개시된 액정 표시 장치는 다양한 전자 기기들(게임기들을 포함하여)에 적용될 수 있다. 전자 기기들의 예들은 텔레비전 세트(또한 텔레비전 또는 텔레비전 수신기로 칭함), 컴퓨터 등의 모니터, 디지털 카메라 또는 디지털 비디오 카메라와 같은 카메라, 디지털 포토 액자, 휴대 전화기(또한 휴대 전화 또는 휴대 전화 장치로 칭함), 휴대용 게임기, 휴대용 정보 단말, 오디오 재생 장치, 파친코기와 같은 대형 크기의 게임기 등이다. 각각이 위의 실시형태에서 설명된 액정 표시 장치를 포함하는 전자 기기들의 예들이 설명된다.
도 16a는 전자 서적 리더(또한 e-book 리더라고 칭함)를 도시하며, 이는 하우징(9630), 표시부(9631), 조작키들(9632), 태양 전지(9633), 그리고 충방전 제어 회로(9634)를 포함한다. 도 16a에 도시된 e-북 리더는 표시부 상에 다양한 종류들의 정보(예를 들면, 정지 화상, 동화상, 그리고 텍스트 화상)를 표시하는 기능, 달력, 날짜, 시간 등을 표시부에 표시하는 기능, 표시부에 표시된 정보를 조작하고 편집하는 기능, 다양한 종류들의 소프트웨어(프로그램들)에 의해 처리를 제어하는 기능 등을 갖는다. 도 16a에서, 충방전 제어 회로(9634)는 일례로써 배터리(9635)와 DCDC 컨버터(이하, 컨버터로 약기)(9636)를 갖는다는 것에 주의한다. 임의의 실시형태들 1 내지 5에서 설명된 액정 표시 장치가 표시부(9631)로 적용될 때, 보다 적은 전력을 소비하는 e-북 리더가 제공될 수 있다.
도 16a에 도시된 구조의 표시부(9631)로서 반투과형 또는 반사형 액정 표시 장치를 사용하는 경우에, e-북 리더는 상대적으로 밝은 환경에서 사용될 것으로 가정된다. 그러한 경우에, 태양 전지(9633)에 의한 발전과 배터리(9635)에 의한 충전이 효율적으로 수행되며, 이것이 바람직하다. 태양 전지(9633)가 하우징(9630)의 공간(표면 또는 이면) 상에 적절하게 제공될 수 있기 때문에, 배터리(9635)가 효율적으로 충전될 수 있고, 이것이 바람직하다. 예를 들어 배터리(9635)로서 리튬 이온 배터리를 사용하는 것은 소형화를 성취할 수 있다는 장점을 갖는다는 것에 주의한다.
도 16a에 도시된 충방전 제어 회로(9634)의 구성과 동작이 도 16b의 블록도를 참조하여 설명된다. 도 16b는 태양 전지(9633), 배터리(9635), 컨버터(9636), 컨버터(9637), 스위치들(SW1 내지 SW3), 그리고 표시부(9631)를 도시한다. 충방전 제어 회로(9634)는 배터리(9635), 컨버터(9636), 컨버터(9637), 그리고 스위치들(SW1 내지 SW3)을 포함한다.
먼저, 태양 전지(9633)가 외부 광을 사용하는 것에 의해 발전시킬 때의 동작의 예가 설명된다. 태양 전지에 의한 발전은 배터리(9635)를 충전하기 위한 전압이 되도록 컨버터(9636)에 의해 승압 또는 강압된다. 태양 전지(9633)로부터의 전력이 표시부(9631)의 동작을 위해 사용될 때, 스위치(SW1)가 턴 온되고 표시부(9631)를 위해 필요한 전압이 되도록 전력이 컨버터(9637)에 의해 승압 또는 강압된다. 표시가 표시부(9631) 상에서 수행되지 않을 때, 스위치(SW1)는 턴 오프될 수 있고 스위치(SW2)가 턴 온 될 수 있으며, 따라서 배터리(9635)가 충전된다.
다음, 태양 전지(9633)가 외부 광을 사용하는 것에 의해 발전되지 않을 때의 동작의 예가 설명된다. 배터리(9635)에 축전된 전력은 스위치(SW3)를 턴 온 할 때 컨버터(9637)에 의해 승압 또는 강압된다. 이후, 배터리(9635)로부터의 전력이 표시부(9631)의 동작을 위해 사용된다.
태양 전지(9633)가 여기서 충전 수단의 일례로써 설명되었으나; 배터리(9635)를 충전하는 것은 다른 수단에 의해 수행될 수 있다는 것에 주의한다. 대안적으로, 다른 충전 수단의 조합이 사용될 수 있다.
도 17은 랩탑 개인용 컴퓨터를 도시하며, 이는 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등을 포함한다. 모든 실시형태 1 내지 5에서 설명된 액정 표시 장치가 표시부(3003)로 적용될 때, 랩탑 개인용 컴퓨터에서의 전력 소비가 작게 될 수 있다.
본 실시형태는 다른 실시형태들에서 설명된 구성들과 적절한 조합으로 수행될 수 있다.
본 출원은 2010년 1월 24일에 일본 특허청에 제출된 일본 특허 출원 일련 번호 제2010-012664호에 기초하며, 전체 내용들이 본원에 참조로 포함된다.
100: 액정 표시 장치, 110: 화상 처리 회로, 111: 메모리 회로, 111b: 프레임 메모리, 112: 비교 회로, 113: 표시 제어 회로, 115: 선택 회로, 116: 전원, 120: 표시 패널, 121: 구동 회로부, 121A: 게이트선 구동 회로, 121B: 소스선 구동 회로, 122: 화소부, 123: 화소, 124: 게이트선, 125: 소스선, 126: 단자부, 126A: 단자, 126B: 단자, 127: 스위칭 소자, 128: 공통 전극, 130: 백라이트부, 131: 백라이트 제어 회로, 132: 백라이트, 210: 커패시터, 213: 화소, 214: 트랜지스터, 215: 액정 소자, 225: 정공 주입층, 400: 기판, 401: 게이트 전극층, 402: 게이트 절연층, 403: 산화물 반도체층, 405a: 소스 전극층, 405b: 드레인 전극층, 407: 절연막, 409: 보호 절연층, 410: 트랜지스터, 411: 화소 전극, 412: 콘택트 홀, 413: 배향막, 414: 액정층, 415: 대향 전극, 416: 대향 기판, 417: 커패시터 배선층, 418: 커패시터 전극층, 419: 저장 커패시터, 420: 트랜지스터, 427: 절연층, 430: 트랜지스터, 436a: 배선층, 436b: 배선층, 437: 절연층, 440: 트랜지스터, 505: 기판, 506: 보호 절연층, 507: 게이트 절연층, 510: 트랜지스터, 511: 게이트 전극층, 515a: 소스 전극층, 515b: 드레인 전극층, 516: 절연층, 530: 산화물 반도체막, 531: 산화물 반도체층, 601: 기간, 602: 기간, 603: 기간, 604: 기간, 700: 하우징, 701: 표시 모듈, 702: 스피커, 703: 조작키, 704: 외부 접속 단자, 705: 조도 센서, 710: 텔레비전 수신기, 711: 튜너, 712: 디지털 복조 회로, 713: 비디오 신호 처리 회로, 714: 오디오 신호 처리 회로, 715: 표시 조절 회로, 716: 표시 제어 회로, 717: 표시 패널, 718: 게이트선 구동 회로, 719: 소스선 구동 회로, 720: 스피커, 721: 안테나, 722: 외부 입력부, 723: 점선부, 724: 화상 처리 회로, 800: 하우징, 801: 표시 모듈, 802: 스피커, 803: 외부 접속 단자, 804: 윈도우형 표시부, 810: PC 모니터, 813: 비디오 신호 처리 회로, 814: 오디오 신호 처리 회로, 815: 오디오 신호 처리 회로, 816: 표시 제어 회로, 817: 표시 패널, 818: 게이트선 구동 회로, 819: 소스선 구동 회로, 820: 스피커, 821: 외부 연산 회로, 822: 외부 조작 수단, 823: 점선부, 824: 화상 처리 회로, 1001: 양극, 1002: 음극, 1003: EL층, 1004: 중간층, 1011: 정공 주입층, 1012: 정공 수송층, 1013: 발광층, 1014: 전자 수송층, 1015: 전자 주입층, 1020: 기판, 1025: EL 소자, 1401: 기간, 1402: 기간, 1403: 기간, 1404: 기간, 3001: 본체, 3002: 하우징, 3003: 표시부, 3004: 키보드, 5201: 백라이트부, 5202: 확산판, 5203: 도광판, 5204: 반사판, 5205: 램프 리플렉터, 5206: 광원, 5207: 표시 패널, 5222: 램프 리플렉터, 5223: 발광 다이오드(LED), 5290: 백라이트부, 5291: 확산판, 5292: 차광부, 5293: 램프 리플렉터, 5294: 광원, 5295: 액정 패널, 9630: 하우징, 9631: 표시부, 9632: 조작키, 9633: 태양 전지, 9634: 충방전 제어 회로, 9635: 배터리, 9636: 컨버터, 9637: 컨버터

Claims (5)

  1. 화소부와, 상기 화소부와 전기적으로 접속된 구동 회로부를 갖고, 상기 화소부에 화상을 표시시킨 상태에서, 상기 구동 회로부의 기록 동작을 정지하는 기능을 갖는 액정 표시 장치로서,
    　상기 화소부는 트랜지스터와, 상기 트랜지스터와 전기적으로 접속된 액정 소자를 갖고,
    　상기 트랜지스터는 펄스 신호에 따라서 스위칭이 제어되고,
    　상기 트랜지스터는 채널 형성 영역에 산화물 반도체를 갖고,
    　상기 구동 회로부의 기록 동작의 정지는,
    상기 구동 회로부로의 시작 펄스 신호의 입력이 정지되는 제 1 동작과,
    상기 제 1 동작 후, 상기 구동 회로부로의 클록 신호의 입력이 정지되는 제 2 동작과,
    　상기 구동 회로부에 전원 전위를 공급하는 기능을 갖는 배선이, 상기 제 2 동작 후, 고전원 전위에서 저전원 전위로 변화되는 기간을 갖는 제 3 동작을 거쳐서 행해지는, 액정 표시 장치.
  2. 화소부와, 상기 화소부와 전기적으로 접속된 구동 회로부를 갖고, 상기 화소부에 화상을 표시시킨 상태에서, 상기 구동 회로부의 기록 동작을 정지하는 기능을 갖는 액정 표시 장치로서,
    상기 화소부는 트랜지스터와, 상기 트랜지스터와 전기적으로 접속된 액정 소자를 갖고,
    상기 트랜지스터는 펄스 신호에 따라서 스위칭이 제어되고,
    상기 트랜지스터는 채널 형성 영역에 In, Ga, 및 Zn을 갖는 산화물 반도체를 갖고,
    상기 구동 회로부의 기록 동작의 정지는,
    상기 구동 회로부로의 시작 펄스 신호의 입력이 정지되는 제 1 동작과,
    상기 제 1 동작 후, 상기 구동 회로부로의 클록 신호의 입력이 정지되는 제 2 동작과,
    상기 구동 회로부에 전원 전위를 공급하는 기능을 갖는 배선이, 상기 제 2 동작 후, 고전원 전위에서 저전원 전위로 변화되는 기간을 갖는 제 3 동작을 거쳐서 행해지는, 액정 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 구동 회로부의 기록 동작의 정지는, 상기 화소부에서의 표시가 동화상에서 정지 화상으로 스위칭되는 기간에 행해지는, 액정 표시 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 화소부에서의 표시가 정지 화상에서 동화상으로 스위칭되는 기간에 있어서,
    상기 구동 회로부의 기록 동작의 재개는,
    상기 구동 회로부에 전원 전위를 공급하는 기능을 갖는 배선이, 상기 저전원 전위에서 상기 고전원 전위로 변화되는 기간을 갖는 제 4 동작과,
    상기 제 4 동작 후, 상기 구동 회로부에 클록 신호가 공급되는 제 5 동작과,
    상기 제 5 동작 후, 상기 구동 회로부에 시작 펄스 신호가 공급되는 제 6 동작을 거쳐서 행해지는, 액정 표시 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 채널 형성 영역의 하면에 접하는 영역을 포함하는 제 1 절연막과,
    상기 채널 형성 영역의 상면에 접하는 영역을 갖는 제 2 절연막을 갖고,
    상기 제 1 절연막 및 상기 제 2 절연막 각각은, 산화 규소를 갖는, 액정 표시 장치.
KR1020207001013A 2010-01-24 2010-12-28 표시 장치 KR102135326B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-012664 2010-01-24
JP2010012664 2010-01-24
PCT/JP2010/073907 WO2011089853A1 (en) 2010-01-24 2010-12-28 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187014522A Division KR102069496B1 (ko) 2010-01-24 2010-12-28 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207020240A Division KR20200088506A (ko) 2010-01-24 2010-12-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20200007096A KR20200007096A (ko) 2020-01-21
KR102135326B1 true KR102135326B1 (ko) 2020-07-20

Family

ID=44306656

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020207001013A KR102135326B1 (ko) 2010-01-24 2010-12-28 표시 장치
KR1020177037270A KR101873730B1 (ko) 2010-01-24 2010-12-28 표시 장치
KR1020207020240A KR20200088506A (ko) 2010-01-24 2010-12-28 표시 장치
KR1020187014522A KR102069496B1 (ko) 2010-01-24 2010-12-28 표시 장치
KR1020127022093A KR101815838B1 (ko) 2010-01-24 2010-12-28 표시 장치

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020177037270A KR101873730B1 (ko) 2010-01-24 2010-12-28 표시 장치
KR1020207020240A KR20200088506A (ko) 2010-01-24 2010-12-28 표시 장치
KR1020187014522A KR102069496B1 (ko) 2010-01-24 2010-12-28 표시 장치
KR1020127022093A KR101815838B1 (ko) 2010-01-24 2010-12-28 표시 장치

Country Status (6)

Country Link
US (2) US9269725B2 (ko)
JP (5) JP2011170346A (ko)
KR (5) KR102135326B1 (ko)
CN (2) CN102714026B (ko)
TW (4) TWI632542B (ko)
WO (1) WO2011089853A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101751908B1 (ko) * 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
CN102714026B (zh) * 2010-01-24 2016-09-14 株式会社半导体能源研究所 显示装置
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
JP5852793B2 (ja) 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
WO2012004915A1 (ja) * 2010-07-08 2012-01-12 シャープ株式会社 太陽電池パネル、液晶表示システム、及び太陽電池パネルの制御方法
US9293103B2 (en) * 2011-04-07 2016-03-22 Sharp Kabushiki Kaisha Display device, and method for driving same
WO2014034235A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 液晶表示装置およびその駆動方法
JP2014052550A (ja) * 2012-09-07 2014-03-20 Sharp Corp 画像データ出力制御装置、表示装置、プログラムおよびその記録媒体
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
CN103293785B (zh) * 2012-12-24 2016-05-18 上海天马微电子有限公司 Tn型液晶显示装置及其触控方法
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US9626046B2 (en) * 2013-09-24 2017-04-18 Apple Inc. Devices and methods for reduction of display to touch crosstalk
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102347852B1 (ko) * 2014-09-05 2022-01-06 삼성전자주식회사 터치 스크린 패널, 전자 노트 및 휴대용 단말기
KR20170091139A (ko) 2014-12-01 2017-08-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 표시 장치 또는 상기 표시 모듈을 갖는 전자 기기
KR102297652B1 (ko) * 2015-03-31 2021-09-07 삼성디스플레이 주식회사 표시 장치
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
TWI753908B (zh) * 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
CN107316946A (zh) * 2017-07-12 2017-11-03 上海天马有机发光显示技术有限公司 有机电致发光器件及有机电致发光显示面板
KR20200037890A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 표시 장치
TWI703542B (zh) * 2019-06-05 2020-09-01 友達光電股份有限公司 背光訊號處理方法及顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2006189661A (ja) * 2005-01-06 2006-07-20 Toshiba Corp 画像表示装置及びその方法
JP2007142195A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US6294796B1 (en) 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
FR2527385B1 (fr) 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US5698864A (en) 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US5247375A (en) 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
KR940005240B1 (ko) * 1990-05-07 1994-06-15 후지스 가부시끼가이샤 고성능 엑티브 매트릭스(active matrix)형 표시장치
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05224626A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd 液晶表示装置
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1998002773A1 (fr) 1996-07-15 1998-01-22 Hitachi, Ltd. Dispositif d'affichage
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US6458071B1 (en) * 1997-12-08 2002-10-01 Jerry I. Jacobson Method for electromagnetically restructuring water for organismic consumption
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3462135B2 (ja) 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP2000267066A (ja) 1999-03-15 2000-09-29 Canon Inc 液晶素子
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
JP4537526B2 (ja) * 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその駆動方法
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
US7266595B1 (en) 2000-05-20 2007-09-04 Ciena Corporation Accessing network device data through user profiles
US20020116485A1 (en) 2001-02-21 2002-08-22 Equipe Communications Corporation Out-of-band network management channels
US7143153B1 (en) 2000-11-09 2006-11-28 Ciena Corporation Internal network device dynamic health monitoring
US7222147B1 (en) 2000-05-20 2007-05-22 Ciena Corporation Processing network management data in accordance with metadata files
US7111053B1 (en) 2000-05-20 2006-09-19 Ciena Corporation Template-driven management of telecommunications network via utilization of operations support services clients
US20020057018A1 (en) 2000-05-20 2002-05-16 Equipe Communications Corporation Network device power distribution scheme
US7240364B1 (en) 2000-05-20 2007-07-03 Ciena Corporation Network device identity authentication
US6880086B2 (en) 2000-05-20 2005-04-12 Ciena Corporation Signatures for facilitating hot upgrades of modular software components
US20020001307A1 (en) 2000-05-20 2002-01-03 Equipe Communications Corporation VPI/VCI availability index
US20020118031A1 (en) 2001-02-27 2002-08-29 Equipe Communications Corporation Connector test card
US7039046B1 (en) 2000-05-20 2006-05-02 Ciena Corporation Network device including central and distributed switch fabric subsystems
US6654903B1 (en) 2000-05-20 2003-11-25 Equipe Communications Corporation Vertical fault isolation in a computer system
US7130870B1 (en) 2000-05-20 2006-10-31 Ciena Corporation Method for upgrading embedded configuration databases
US6876652B1 (en) 2000-05-20 2005-04-05 Ciena Corporation Network device with a distributed switch fabric timing system
US6332198B1 (en) 2000-05-20 2001-12-18 Equipe Communications Corporation Network device for supporting multiple redundancy schemes
US6658579B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Network device with local timing systems for automatic selection between redundant, synchronous central timing systems
US6639910B1 (en) 2000-05-20 2003-10-28 Equipe Communications Corporation Functional separation of internal and external controls in network devices
US6868092B1 (en) 2000-05-20 2005-03-15 Ciena Corporation Network device with embedded timing synchronization
US6934749B1 (en) 2000-05-20 2005-08-23 Ciena Corporation Tracking distributed data retrieval in a network device
US6658580B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Redundant, synchronous central timing systems with constant master voltage controls and variable slave voltage controls
US7054272B1 (en) 2000-07-11 2006-05-30 Ciena Corporation Upper layer network device including a physical layer test port
US6930890B1 (en) 2000-05-20 2005-08-16 Ciena Corporation Network device including reverse orientated modules
US20030120822A1 (en) 2001-04-19 2003-06-26 Langrind Nicholas A. Isolated control plane addressing
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP5019668B2 (ja) * 2000-09-18 2012-09-05 三洋電機株式会社 表示装置及びその制御方法
JP2002098990A (ja) 2000-09-21 2002-04-05 Toshiba Corp 液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4278314B2 (ja) * 2001-04-13 2009-06-10 三洋電機株式会社 アクティブマトリクス型表示装置
US7263597B2 (en) 2001-04-19 2007-08-28 Ciena Corporation Network device including dedicated resources control plane
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003098538A (ja) 2001-09-20 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法
JP2003131633A (ja) 2001-10-29 2003-05-09 Sony Corp 表示装置の駆動方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4014895B2 (ja) 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3980910B2 (ja) 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
US6787835B2 (en) * 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4366914B2 (ja) * 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
EP1605430A4 (en) * 2003-01-22 2008-05-21 Toshiba Matsushita Display Tec ORGANIC EL DISPLAY AND ACTIVE MATRIX SUBSTRATE
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4074207B2 (ja) 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
WO2004090847A1 (ja) * 2003-04-02 2004-10-21 Matsushita Electric Industrial Co. Ltd. 表示装置
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
JP4524735B2 (ja) 2003-06-20 2010-08-18 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
CN100410736C (zh) * 2005-03-22 2008-08-13 统宝光电股份有限公司 显示器显示电路及其显示方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101139529B1 (ko) * 2005-06-30 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR100547515B1 (ko) * 2005-07-27 2006-01-31 실리콘 디스플레이 (주) 유기발광다이오드 표시장치 및 그 구동방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5478000B2 (ja) * 2005-11-30 2014-04-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP4693757B2 (ja) * 2005-12-02 2011-06-01 株式会社半導体エネルギー研究所 表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8552989B2 (en) 2006-06-09 2013-10-08 Apple Inc. Integrated display and touch screen
JP5517611B2 (ja) * 2006-06-09 2014-06-11 アップル インコーポレイテッド タッチ・スクリーン液晶ディスプレイ
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101202040B1 (ko) * 2006-06-30 2012-11-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 구동방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP4866703B2 (ja) 2006-10-20 2012-02-01 株式会社 日立ディスプレイズ 液晶表示装置
US8018428B2 (en) * 2006-11-27 2011-09-13 Samsung Electronics Co., Ltd. Electrophoretic display panel, electrophoretic display device having the same and method for driving the same
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8207944B2 (en) 2006-12-19 2012-06-26 3M Innovative Properties Company Capacitance measuring circuit and method
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
CN101636643B (zh) * 2007-04-09 2011-07-27 夏普株式会社 显示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP5037221B2 (ja) 2007-05-18 2012-09-26 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
US20090015536A1 (en) 2007-07-06 2009-01-15 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display apparatus
TWI396168B (zh) * 2007-07-06 2013-05-11 Japan Display Central Inc 液晶顯示裝置
TWI350474B (en) 2007-09-29 2011-10-11 Au Optronics Corp Capacitive touch panel with low impedance and method of manufacturing capacitive touch panels with low impedance
CN103258512B (zh) * 2007-11-29 2017-03-01 株式会社半导体能源研究所 液晶显示器件和电子器件
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
TWI374379B (en) 2007-12-24 2012-10-11 Wintek Corp Transparent capacitive touch panel and manufacturing method thereof
KR100963003B1 (ko) 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5288141B2 (ja) * 2008-05-22 2013-09-11 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
CN101478005B (zh) * 2009-02-13 2010-06-09 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
JP5185155B2 (ja) 2009-02-24 2013-04-17 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP2010243707A (ja) 2009-04-03 2010-10-28 Asahi Glass Co Ltd 液晶光学変調装置、光強度変調装置および光ヘッド装置
JP5195650B2 (ja) 2009-06-03 2013-05-08 セイコーエプソン株式会社 液晶表示装置、制御方法および電子機器
TWI494828B (zh) 2009-07-29 2015-08-01 Cando Corp 具降低感測結構可視性之電容式觸控面板
JP2011070092A (ja) 2009-09-28 2011-04-07 Sharp Corp 液晶表示装置
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9057758B2 (en) 2009-12-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
KR101900662B1 (ko) * 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
CN105390110B (zh) 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
CN105140245B (zh) * 2009-12-18 2018-07-17 株式会社半导体能源研究所 液晶显示设备和电子设备
CN105353551A (zh) 2009-12-28 2016-02-24 株式会社半导体能源研究所 液晶显示装置及电子设备
KR101747421B1 (ko) 2010-01-20 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101842860B1 (ko) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102714026B (zh) 2010-01-24 2016-09-14 株式会社半导体能源研究所 显示装置
US20110267303A1 (en) 2010-05-02 2011-11-03 Acer Incorporated Capacitive touch panel
JP5248653B2 (ja) 2010-05-27 2013-07-31 富士フイルム株式会社 導電シート及び静電容量方式タッチパネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2006189661A (ja) * 2005-01-06 2006-07-20 Toshiba Corp 画像表示装置及びその方法
JP2007142195A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Also Published As

Publication number Publication date
JP2022008550A (ja) 2022-01-13
TW201727615A (zh) 2017-08-01
KR20180001591A (ko) 2018-01-04
CN106057162A (zh) 2016-10-26
WO2011089853A1 (en) 2011-07-28
TWI590222B (zh) 2017-07-01
KR20180058858A (ko) 2018-06-01
CN102714026A (zh) 2012-10-03
JP2017142515A (ja) 2017-08-17
US20110181560A1 (en) 2011-07-28
KR101815838B1 (ko) 2018-01-08
TW201214402A (en) 2012-04-01
CN106057162B (zh) 2019-01-22
JP2016026327A (ja) 2016-02-12
US20160155761A1 (en) 2016-06-02
CN102714026B (zh) 2016-09-14
TW201833899A (zh) 2018-09-16
KR20120118481A (ko) 2012-10-26
TWI525599B (zh) 2016-03-11
KR101873730B1 (ko) 2018-07-04
JP6117888B2 (ja) 2017-04-19
US9269725B2 (en) 2016-02-23
TWI654597B (zh) 2019-03-21
KR102069496B1 (ko) 2020-01-28
JP2020030420A (ja) 2020-02-27
JP2011170346A (ja) 2011-09-01
KR20200007096A (ko) 2020-01-21
US10211230B2 (en) 2019-02-19
KR20200088506A (ko) 2020-07-22
TW201624459A (zh) 2016-07-01
TWI632542B (zh) 2018-08-11

Similar Documents

Publication Publication Date Title
US11557263B2 (en) Display device
KR102135326B1 (ko) 표시 장치
KR101878224B1 (ko) 표시 장치와 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant