KR101256377B1 - 전력용 반도체장치 - Google Patents

전력용 반도체장치 Download PDF

Info

Publication number
KR101256377B1
KR101256377B1 KR1020110055422A KR20110055422A KR101256377B1 KR 101256377 B1 KR101256377 B1 KR 101256377B1 KR 1020110055422 A KR1020110055422 A KR 1020110055422A KR 20110055422 A KR20110055422 A KR 20110055422A KR 101256377 B1 KR101256377 B1 KR 101256377B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
semiconductor
semiconductor layer
thickness direction
Prior art date
Application number
KR1020110055422A
Other languages
English (en)
Other versions
KR20110139646A (ko
Inventor
켄지 하토리
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110139646A publication Critical patent/KR20110139646A/ko
Application granted granted Critical
Publication of KR101256377B1 publication Critical patent/KR101256377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

기판 중앙부의 온도 상승을 억제가능한 전력용 반도체장치를 제공한다. 전력용 반도체장치(10A)는 반도체 기판(100A)을 갖고, 반도체 기판(100A)의 두께 방향(103)으로 전류가 흐른다. 반도체 기판(100A)은, 상기 전류에 대한 저항이 반도체 기판(100A)의 외주부보다도 반도체 기판(100A)의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 포함하고 있다.

Description

전력용 반도체장치{POWER SEMICONDUCTOR DEVICE}
본 발명은 전력용 반도체장치에 관한 것이다.
IGBT(Insulated Gate Bipolar Transistor) 등의 전력용 반도체장치는, 취급하는 전력이 크기 때문에, 그것의 통전 손실에 기인한 발열이 크다. 이 때문에, 반도체 기판의 온도 상승이 크고, 또한, 온/오프 동작에 의한 온도 변화도 크다.
온도 상승, 온도 변화 등이 크면, 와이어 접합부 등의 피로를 초래하여, 파워 사이클 수명을 저하시켜 버린다. 이때, 파워 사이클 수명이란, 전력용 반도체장치의 신뢰성을 표시하는 지표의 한가지로, 동작에 따른 온도 변화에 기인해서 와이어 접합부의 박리 등을 일으키는 것에 의한 수명을 나타낸다.
일본국 특개평 6-342876호 공보
전력용 반도체 장치에서는, 기판 외주부보다도 기판 중앙부에 있어서 온도가 높아져, 기판 중앙부의 온도가 기판 전체의 온도를 상승시키는 것으로 생각되고 있다. 기판 중앙부의 온도를 검출해서 온도 상승에 의한 열파괴를 미연에 방지하는 기능을 갖는 반도체장치가, 상기 특허문헌 1에 소개되어 있다.
구체적으로 특허문헌 1의 반도체장치에서는, 반도체 기판에 형성되는 전력용 트랜지스터의 중앙부(기판 중앙부에 해당한다)에 빈 영역을 설치하고, 해당 빈 영역에 온도 검출용 트랜지스터 등의 온도 검출용 소자가 형성되어 있다. 그리고, 온도 검출용 소자에 의한 검출 온도에 따라, 전력용 트랜지스터가 제어된다.
그러나, 특허문헌 1의 반도체장치에 따르면, 온도 검출용 소자의 배치 영역을 확보하지 않으면 안되므로, 장치의 대형화를 초래하여 버린다.
본 발명은, 기판 전체에의 온도 기여가 큰 기판 중앙부의 온도 상승을 억제가능한 전력용 반도체장치를 제공하는 것을 목적으로 한다.
본 발명의 일 태양에 관한 전력용 반도체장치는, 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서, 상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하는 것을 특징으로 한다.
상기 일 태양에 따르면, 반도체 기판을 두께 방향으로 흐르는 전류가 기판 외주부에 비해 기판 중앙부에 있어서 적어진다. 이 때문에, 기판 중앙부에서는 해당 전류에 의한 발열이 억제되고, 이에 따라 기판 중앙부의 온도 상승이 억제된다. 기판 중앙부의 온도는 기판 전체에의 온도 기여가 크므로, 기판 전체의 온도 상승을 억제할 수 있다. 그 결과, 파워 사이클 수명 등의 신뢰성을 향상시키는 것이 가능하다. 또한, 해당 일 태양에 따르면, 온도 검출용 소자를 사용하지 않아도 온도 억제 효과를 나타내므로, 온도 검출용 소저의 채용에 따른 장치 대형화를 회피할 수 있다.
도 1은 실시형태 1에 관한 IGBT를 개략적으로 설명하는 평면도이다.
도 2는 실시형태 1에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 3은 실시형태 1에 관한 콜렉터층을 개략적으로 설명하는 사시도이다.
도 4는 실시형태 1에 관한 콜렉터층의 불순물 농도 분포를 개략적으로 설명하는 도면이다.
도 5는 실시형태 2에 관한 IGBT를 개략적으로 설명하는 도면이다.
도 6은 실시형태 2에 관한 콜렉터층을 개략적으로 설명하는 사시도이다.
도 7은 실시형태 3에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 8은 실시형태 3에 관한 라이프타임 제어층을 개략적으로 설명하는 사시도이다.
도 9는 실시형태 3에 관한 라이프타임 제어층의 라이프타임 킬러 농도 분포를 개략적으로 설명하는 도면이다.
도 10은 실시형태 4에 관한 IGBT를 개략적으로 설명하는 도면이다.
도 11은 실시형태 4에 관한 라이프타임 제어층을 개략적으로 설명하는 사시도이다.
도 12는 실시형태 5에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 13은 실시형태 5에 관한 버퍼층을 개략적으로 설명하는 사시도이다.
도 14는 실시형태 5에 관한 버퍼층의 불순물 농도 분포를 개략적으로 설명하는 도면이다.
도 15는 실시형태 6에 관한 IGBT를 개략적으로 설명하는 도면이다.
도 16은 실시형태 6에 관한 버퍼층을 개략적으로 설명하는 사시도이다.
도 17은 실시형태 7에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 18은 실시형태 7에 관한 캐리어 축적층을 개략적으로 설명하는 사시도이다.
도 19는 실시형태 7에 관한 캐리어 축적층의 불순물 농도 분포를 개략적으로 설명하는 도면이다.
도 20은 실시형태 8에 관한 IGBT를 개략적으로 설명하는 도면이다.
도 21은 실시형태 8에 관한 캐리어 축적층을 개략적으로 설명하는 사시도이다.
도 22는 실시형태 9에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 23은 실시형태 9에 관한 베이스층을 개략적으로 설명하는 사시도이다.
도 24는 실시형태 9에 관한 베이스층의 불순물 농도 분포를 개략적으로 설명하는 도면이다.
도 25는 실시형태 10에 관한 IGBT를 개략적으로 설명하는 종단면도이다.
도 26은 실시형태 11에 관한 파워 MISFET를 개략적으로 설명하는 종단면도이다.
도 27은 실시형태 11에 관한 드레인층을 개략적으로 설명하는 사시도이다.
도 28은 실시형태 11에 관한 드레인층의 불순물 농도 분포를 개략적으로 설명하는 도면이다.
도 29는 실시형태 12에 관한 파워 MISFET를 개략적으로 설명하는 도면이다.
도 30은 실시형태 12에 관한 드레인층을 개략적으로 설명하는 사시도이다.
도 31은 실시형태 13에 관한 파워 다이오드를 개략적으로 설명하는 종단면도이다.
<실시형태 1>
실시형태 1에서는 전력용 반도체장치로서 IGBT를 예시한다. 도 1에 실시형태 1에 관한 IGBT(10A)의 반도체 칩의 평면도(환언하면 상면도)를 나타낸다. IGBT(10A)는, 적어도 해당 반도체 칩을 포함하고, 반도체 칩에 접속되는 본딩 와이어, 반도체 칩이 탑재되는 절연성 기판 등을 더 포함하는 것이 가능하다. 이하에서는 IGBT(10A)에 포함되는 1개의 반도체 칩에 대해 설명하지만, IGBT(10A)는 복수의 반도체 칩을 포함하는 것도 가능하다.
도 1의 예에서는, IGBT(10A)의 반도체 칩은, 소자부(31)와, 종단부(32)로 대별하는 것이 가능하다. 소자부(31)는, 복수의 전력용 반도체 소자(여기에서는 복수의 IGBT 단위 소자)가, 예를 들면 매트릭스 형상으로 배치되어 있는 영역이다. 종단부(32)는, 소자부(31) 내부의 전력용 반도체 소자의 내압을 확보하기 위한 구조(예를 들면, 가드링) 등이 형성되어 있는 영역이다. 이때, 종단부(32)가 존재하지 않는 구조도 채용가능하지만, 종단부(32)를 설치한 쪽이 내압 향상 등의 점에서 바람직하다.
소자부(31)는, 칩 중심 위치(환언하면 기판 중심 위치)를 포함하여 뻗는 영역이지만, 칩 외주연(환언하면 기판 외주연)에는 도달하지 않고 있다. 종단부(32)는, 소자부(31)의 외주연으로부터 칩 외주연까지의 영역이며, 소자부(31)를 둘러싸는 프레임 형상을 이루고 있다. 환언하면, 종단부(32)는 칩 외주연로부터 칩 중심 위치에 향해 뻗는 프레임 형상의 영역이며, 해당 프레임 형상의 종단부(32)의 내측 영역이 소자부(31)이다.
또한, IGBT(10A)의 반도체 칩은, 중앙부(41)와, 외주부(42)로 대별하는 것도 가능하다. 중앙부(41)는, 칩 중심 위치를 포함하여 뻗는 영역이지만, 칩 외주연에는 도달하지 않고 있다. 외주부(42)는, 중앙부(41)의 외주연로부터 칩 외주연까지의 영역이며, 중앙부(41)를 둘러싸는 프레임 형상을 이루고 있다. 환언하면, 외주부(42)는 칩 외주연로부터 칩 중심 위치를 향해 뻗는 프레임 형상의 영역이며, 해당 프레임 형상의 외주부(42)의 내측 영역이 중앙부(41)이다.
여기에서, 중앙부(41)는, 소자부(31)를 넘지 않는 영역으로서 존재한다. 이 때문에, 중앙부(41)와 외주부(42)는 소자부(31) 내부에 있어서 구획된다. 이 경우, 소자부(31)는, 중앙부(41)와 외주부(42)에 걸쳐 있고, 중앙부(41)의 전체와, 외주부(42) 중에서 중앙부(41)로부터 이어지는 일부분을 포함하고 있다. 또한, 외주부(42)는, 종단부(32)와 소자부(31)에 걸쳐 있고, 종단부(32)의 전체와, 소자부(31) 중에서 종단부(32)로부터 이어지는 일부분을 포함하고 있다.
이때, 상기 각 부 31, 32, 41, 42는, 도 1의 평면에서 볼 때에는 2차원 영역으로서 도시되어 있지만, 해당 2차원 영역을 칩 두께 방향(환언하면 기판 두께 방향)으로 투영해서 파악되는 3차원의 영역이기도 하다.
도 2에 IGBT(10A)의 반도체 칩의 종단면도를 예시한다. 도 2에는 1개의 IGBT 단위 소자의 구조에 대해 도시하고 있다.
도 2의 예에 따르면, 반도체 칩은 반도체 기판(이하 「기판」으로 약칭하는 경우도 있다)(100A)을 포함하고 있고, 반도체 기판(100A) 내부에 드리프트층(110)(「제1반도체층」에 대응한다)과, 캐리어 축적층(120)과, 베이스층(130)과, 에미터층(140)과, 홈(환언하면 트렌치)(150)과, 게이트 절연막(160)과, 게이트 전극(170)과, 버퍼층(190)과, 콜렉터층(200A)(「제2반도체층」에 대응한다)이 형성되어 있다.
반도체 기판(100A)은, 출발 재료로서의 반도체 기판(예를 들면, 실리콘 기판, 탄화 규소 기판 등)에 대해 다양한 처리가 실시되는 것에 의해 얻어지는 기판이다.
드리프트층(110)은, 기판(100A)의 한쪽 주면(101)과 다른쪽 주면(102) 사이에 위치하고(단, 양쪽 주면 101, 102로부터 떨어져 있다) 기판(100A)의 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 여기에서는 드리프트층(110)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 드리프트층(110)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗어, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 드리프트층(110)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 드리프트층(110)의 도전형이 N형인 경우, 더욱 구체적으로는 드리프트층(110)이, 일반적으로 저농도로 불리는 범위에 불순물 농도가 설정된 N형 층(N-형 층)인 경우를 예시한다. 또한, 드리프트층(110)의 불순물 농도는 중앙부(41)와 외주부(42)에서 같은 것으로 한다.
이때, 드리프트층은 「베이스층」으로 불리는 경우도 있으며, 이와 같은 경우에는 드리프트층(110)을 「N 베이스층(110)」으로 부르고, 후술하는 베이스층(130)을 「P 베이스층(130)」으로도 칭함으로써, 양 층 110, 130이 구별된다.
캐리어 축적층(120)은, 드리프트층(110)과 기판(100A)의 한쪽 주면(101) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 캐리어 축적층(120)은, 기판 두께 방향(103)에 있어서 드리프트층(110)에 대해(드리프트층(110)을 기준으로 해서) 한쪽 주면(101)의 측에 위치하고, 해당 두께 방향(103)에 있어서 드리프트층(110)에 대면하고 있다. 캐리어 축적층(120)은, 드리프트층(110)으로부터 이어지는 층이지만, 한쪽 주면(101)으로부터는 떨어져 있다. 여기에서는 캐리어 축적층(120)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 캐리어 축적층(102)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 캐리어 축적층(120)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 캐리어 축적층(120)의 도전형이 N형인 경우, 더욱 구체적으로는 캐리어 축적층(120)은 드리프트층(110)보다도 불순물 농도가 높고, 일반적으로 고농도로 불리는 범위에 불순물 농도가 설정된 N형 층(N+형 층)인 경우를 예시한다. 또한, 캐리어 축적층(120)의 불순물 농도는 중앙부(41)와 외주부(42)에서 같은 것으로 한다.
베이스층(130)은, 캐리어 축적층(120)과 기판(100A)의 한쪽 주면(101) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 베이스층(130)은, 기판 두께 방향(103)에 있어서 드리프트층(110) 및 캐리어 축적층(120)에 대해 한쪽 주면(101)의 측에 위치하고, 해당 두께 방향(103)에 있어서 캐리어 축적층(120)을 거쳐 드리프트층(110)에 대면하고 있다. 베이스층(130)은, 캐리어 축적층(120)으로부터 이어지고, 한쪽 주면(101)에 도달하고 있다. 단, 베이스층(130)의 일부에는 후술하는 에미터층(140)이 형성되어 있다. 여기에서는 베이스층(130)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 베이스층(130)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 베이스층(130)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 베이스층(130)의 도전형이 P형이고, 그것의 불순물 농도는 중앙부(41)와 외주부(42)에서 동일한 경우를 예시한다.
이때, 베이스층(130)은 후술하는 것과 같이 MIS(Metal Insulator Semiconductor) 구조에 있어서 채널이 형성되는 반도체층이기 때문에, 베이스층(130)을 「채널 형성 반도체층(130)」으로 불러도 된다.
에미터층(140)은, 베이스층(130)의 일부 영역을 차지하는 웰로서 설치되어 있다. 에미터층(140)은, 기판(100A)의 한쪽 주면(101)으로부터 소정 깊이까지 형성되어 있지만, 베이스층(130)보다도 얕고, 따라서 캐리어 축적층(120)과는 떨어져 있다. 이 경우, 에미터층(140)은, 기판 두께 방향(103)에 있어서 드리프트층(110)과 캐리어 축적층(120)과 베이스층(130)의 일부에 대해 한쪽 주면(101)의 측에 위치하고, 해당 두께 방향(103)에 있어서 캐리어 축적층(120)과 베이스층(130)의 일부를 개재하여 드리프트층(110)에 대면하고 있다. 에미터층(140)은, 소자부(31) 내부의 각 IGBT 단위 소자에 개별적으로 설치되고, 또한, 중앙부(41)와 외주부(42) 중 어느쪽에도 설치되어 있다.
여기에서는, 에미터층(140)의 도전형이 N형인 경우, 보다 구체적으로는 에미터층(140)은 드리프트층(110)보다도 불순물 농도가 높고, N+형 층인 경우를 예시한다. 또한, 중앙부(41)의 에미터층(140)과 외주부(42)의 에미터층(140)에서 불순물 농도는 같은 것으로 한다.
홈(150)은, 기판(100A)의 한쪽 주면(101)으로부터 다른쪽 주면(102)의 측을 향해, 에미터층(140)과 베이스층(130)과 캐리어 축적층(120)을 관통하여, 트리프트층(110) 내부의 소정 깊이까지 형성되어 있다. 홈(150)은, 소자부(31) 내부의 각 IGBT 단위 소자에 개별적으로 설치되고, 또한, 중앙부(41)와 외주부(42) 중 어느쪽에도 설치되어 있다.
게이트 절연막(160)은, 홈(150)의 내면(보다 구체적으로는 측면 및 저면) 위에 설치되지만, 홈(150)을 전부 메우고 있지는 않다. 게이트 절연막(160)은 예를 들면 실리콘 산화물, 실리콘 질화물 등으로 구성가능하다. 게이트 전극(170)은, 게이트 절연막(160) 위에 배치되고, 홈(150)을 충전하고 있다. 환언하면, 게이트 전극(170)은, 게이트 절연막(160)을 개재하여, 홈(150) 내부에 매설되어 있다. 게이트 전극(170)은 예를 들면 다결정 실리콘, 각종 금속 재료 등으로 구성가능하다. 이때, 게이트 전극(170)은, 미도시의 위치에 있어서 인출되어, 미도시의 게이트 패드에 접속되어 있다.
버퍼층(190)은, 드리프트층(110)과 기판(100A)의 다른쪽 주면(102) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 버퍼층(190)은, 기판 두께 방향(103)에 있어서 드리프트층(110)에 대해 다른쪽 주면(102)의 측에 위치하고, 해당 두께 방향(103)에 있어서 드리프트층(110)에 대면하고 있다. 버퍼층(190)은, 드리프트층(110)으로부터 이어지는 층이지만, 다른쪽 주면(102)으로부터는 떨어져 있다. 여기에서는 버퍼층(190)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 버퍼층(190)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 버퍼층(190)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 버퍼층(190)의 도전형이 N형인 경우, 보다 구체적으로는 버퍼층(190)은 드리프트층(110)보다도 불순물 농도가 높고, N+형 층인 경우를 예시한다. 또한, 버퍼층(190)의 불순물 농도는 중앙부(41)와 외주부(42)에서 같은 것으로 한다.
콜렉터층(200A)은, 버퍼층(190)과 기판(100A)의 다른쪽 주면(102) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 이때, 콜렉터층(200A)은, 기판 두께 방향(103)에 있어서 드리프트층(110) 및 버퍼층(190)에 대해 다른쪽 주면(102)의 측에 위치하고, 해당 두께 방향(103)에 있어서 버퍼층(190)을 거쳐 드리프트층(110)에 대면하고 있다. 콜렉터층(200A)은, 버퍼층(190)으로부터 이어지고, 다른쪽 주면(102)에 도달하고 있다. 여기에서는 콜렉터층(200A)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 콜렉터층(200A)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 콜렉터층(200A)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 콜렉터층(200A)의 도전형이 P형인 경우를 예시한다. 콜렉터층(200A)의 불순물 농도에 대해서는 후술한다.
이때, 상기 예시의 도전형과는 반대의 도전형을 각 층에 채용해서 반도체 기판(100A)을 변형하는 것도 가능하다. 이와 같은 변형예는 후술하는 각종 구조에 대해서도 마찬가지이다.
도 2의 예에 따르면, IGBT(10A)의 반도체 칩은, 절연층(252)과, 에미터 전극(254)과, 콜렉터 전극(256)을 더 포함하고 있다.
절연층(252)은, 기판(100A)의 한쪽 주면(101)에 있어서의 홈(150)의 개구를 막도록 배치되어 있고, 게이트 전극(170)을 피복하고 있다. 이때, 도 2의 예에서는 절연층(252)은 에미터(140) 위에는 미치지 않고 있지만, 해당 절연층(252)은 에미터층(140) 위에 튀어나와 있어도 상관없다.
에미터 전극(254)은, 기판(100A)의 한쪽 주면(101) 위에 뻗어 있고, 베이스층(130) 및 에미터층(140)에 접하고 있다. 에미터 전극(254)은, 절연층(252) 위에도 연장되어 있다. 이와 같은 예에 따르면, 에미터 전극(254)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다.
콜렉터 전극(256)은, 기판(100A)의 다른쪽 주면(102) 위에 뻗어 있어, 콜렉터층(200A)에 접하고 있다. 이와 같은 예에 따르면, 콜렉터 전극(256)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다.
다음에, IGBT(10A)의 동작을 개략적으로 설명한다.
우선, IGBT(10A)의 온 상태를 설명한다. 온 상태는, 에미터 전극(254)과 콜렉터 전극(256) 사이에 소정의 콜렉터 전압(VCE>0)을 인가한 상태에서, 에미터 전극(254)과 게이트 전극(170) 사이에 소정의 게이트 전압(VGE>0)을 인가함으로써, 실현된다. 이와 같은 전압 인가 태양에 따르면, 베이스층(130) 중에서 게이트 전극(170) 부근에 N형 채널이 형성된다. 해당 채널이 에미터층(140)과 캐리어 축적층(120) 사이에 형성됨으로써, 에미터 전극(254)으로부터 해당 채널을 통해 드리프트층(110)에 전자가 주입된다. 주입된 전자에 의해 드리프트층(110)과 콜렉터층(200A) 사이가 순바이어스 상태가 되어, 콜렉터층(200A)으로부터 드리프트층(110)에 정공이 주입된다. 이에 따라, 콜렉터 전극(256)과 에미터 전극(254) 사이에, 환언하면 기판(100A)의 두께 방향(103)으로, IGBT(10A)의 전류(콜렉터 전류, 온 전류, 주전류 등으로도 불린다)가 흐른다.
다음에, IGBT의 오프 상태를 설명한다. 오프 상태는, 게이트 전압 VGE≤0으로 함으로써 실현된다. 이와 같은 전압 인가 태양에 따르면, 상기 채널이 소실하여, 에미터 전극(254)으로부터 드리프트층(110)에 전자가 주입되지 않게 된다. 전자의 주입이 없어짐으로써, 콜렉터층(200A)으로부터의 정공의 주입도 없어진다. 그 결과, 전류가 흐르지 않는다.
여기에서, 게이트 전극(170)과 게이트 절연막(160)과 베이스층(130)에 의한 적층 구조(도 2의 단면도에 있어서는 기판 두께 방향(103)에 직교하는 방향으로 적층되어 있다고 파악된다)가, 소위 MIS 구조를 형성하고 있다. 이때, MIS 구조는, 게이트 절연막(160)이 산화막인 경우에는 특히 MOS(Metal Oxide Semiconductor) 구조로 불린다. 이와 같은 MIS 구조는, 상기한 동작의 개략적인 설명으로부터 알 수 있는 것과 같이, 베이스층(130) 내부에 채널이 형성됨으로써 IGBT(10A)의 전류를 흘려도, 채널의 불형성에 의해 전류를 차단한다. 즉, IGBT(10A)의 전류의 온/오프를 제어하는 스위칭 소자(180)가 해당 MIS 구조를 포함하여 형성되어 있다.
스위칭 소자(180)는, 상기 구성으로부터 알 수 있는 것과 같이, 각 IGBT 단위 소자에 개별적으로 설치되어 있다. 이들 복수의 스위칭 소자(180)의 게이트 전극(170)은 미도시의 위치에서 공통으로(환언하면 병렬로) 접속되어 있고, 이 때문에 스위칭 소자(180)는 동기해서 동작한다.
이때, 캐리어 축적층(120)을 갖지 않는 구조를 채용하는 것도 가능하지만, 다음과 같은 점에서 캐리어 축적층(120)을 설치하는 것이 바람직하다. 즉, 캐리어 축적층(120)은 상기한 것과 같이 드리프트층(110)에 비해 불순물 농도가 높으므로, 캐리어 축적층(120)과 베이스층(130)의 접합부의 내장 전위는, 캐리어 축적층(120)을 갖지 않는 구조에 있어서의 드리프트층(110)과 베이스층(130)의 접합부의 내장 전위에 비해, 높아진다. 이와 같은 높은 내장 전위는, 콜렉터층(200A)으로부터 드리프트층(110)에 주입된 정공이 에미터측으로 빠져 나가는 것을 방지하는 장벽이 된다. 이 때문에, 캐리어 축적층(120)에 정공이 축적된다. 이에 따라, 에미터측의 캐리어 밀도가 증가하여, 온 전류에 대한 저항(즉 온 저항)이 저감된다. 또한, 온 전류가 흐르고 있을 때의 콜렉터 전압 VCE(즉 온 전압)이 저감된다.
또한, 버퍼층(190)은, 오프 상태 즉 내압 유지 상태에 있어서, 공핍층이 콜렉터층(200A)에 도달해 버리는 펀치스루 현상을 방지하기 위해 설치되어 있다. 도 2에는 펀치스루(Punch Through: PT)형 구조가 예시되어 있다. 이때, 버퍼층(190)을 갖지 않는 논펀치스루(Non Punch Through: NPT)형 구조를 채용하는 것도 가능하다.
도 3에, 콜렉터층(200A)을 개략적으로 설명하는 사시도를 나타낸다. 도 3에는 기판(100A) 내부에서 콜렉터층(200A)을 뽑아내어 도시하고 있다. 또한, 도 4에, 중앙부(41)를 통과하는 종단면에 있어서의 콜렉터층(200A)의 불순물 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 3 및 도 4에 나타낸 것과 같이, 콜렉터층(200A)은, 중앙부(41) 내부에 존재하는 부분(201)과, 외주부(42) 내부에 존재하는 부분(202)으로 대별된다. 특히, 중앙부(41)에 해당하는 부분(201)의 불순물 농도는, 외주부(42)에 해당하는 부분(202)의 불순물 농도보다도 낮게 설정되어 있다(도 4 참조). 즉, 콜렉터층(200A)의 불순물 농도는 외주부(42)보다도 중앙부(41)에 있어서 낮다.
이때, 도 4에는 양쪽 부분(201, 202)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다. 또한, 여기에서는 저농도 부분(201)과 고농도 부분(202)의 양쪽이, 일반적으로 고농도로 불리는 범위에 불순물 농도가 설정된 P형 층(P+형 층)인 경우를 예시하지만, 예를 들면, 저농도 부분(201)에 대해서는 P형이 되는 농도 범위를 채용하고, 고농도 부분(202)에 대해서는 P+형이 되는 농도 범위를 채용하는 것도 가능하다.
이와 같은 불순물 농도 분포를 갖는 콜렉터층(200A)에 따르면, 콜렉터층(200A)으로부터 드리프트층(110)에 주입되는 정공의 주입 효율이, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300A)가, 콜렉터층(200A)에 의해 구성되고 있다.
저항 제어 구조(300A)에 따르면, 기판(100A)을 두께 방향(103)으로 흐르는 전류(더욱 구체적으로는, 그것의 전류밀도)가 외주부(42)에 비해 중앙부(41)에 있어서 적어진다. 이 때문에, 중앙부(41)에서는 해당 전류에 의한 발열이 억제되어, 이에 따라 중앙부(41)의 온도 상승이 억제된다. 중앙부(41)의 온도는 기판 전체에의 온도 기여가 크므로, 기판 전체의 온도 상승을 억제할 수 있다. 그 결과, 파워 사이클 수명 등의 신뢰성을 향상시키는 것이 가능하다. 또한, 저항 제어 구조(300A)에 따르면, 온도 검출용 소자를 사용하지 않아도 온도 억제 효과를 나타내므로, 온도 검출용 소자의 채용에 따른 장치 대형화를 회피할 수 있다.
IGBT(10A)는 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 최종적으로 드리프트층(110)을 제공하는 N-형의 반도체 기판을 출발 재료로서 준비하고, 해당 기판에 대해 이온주입, 에피택셜 성막, 마스킹, 에칭, 산화 등의 처리를 행함으로써 IGBT(10A)의 상기 구조를 형성가능하다.
예를 들면, 콜렉터층(200A)은, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 이온주입과, 외주부(42)에 대해서만 선택적으로 행하는 이온주입을 조합함으로써 형성가능하다. 단, 그 밖의 수법에 의해 콜렉터층(200A)을 형성해도 상관없다.
<실시형태 2>
도 5에, 실시형태 2에 관한 IGBT(10B)를 개략적으로 설명하는 도면을 나타낸다. 도 5에는, 설명을 이해하기 쉽게 하기 위해, 도면 우측에 도 1에 해당하는 평면도를 나타낸 동시에, 도면 좌측 상단에 중앙부(41)의 종단면도를 나타내고, 도면좌측 하단에 외주부(42)의 종단면도를 나타내고 있다.
IGBT 10B는, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100B를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A(도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100B는, 콜렉터층 200A(도 2 참조) 대신에 콜렉터층 200B를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다.
도 6에, 콜렉터층(200B)를 개략적으로 설명하는 사시도를 나타낸다. 도 6에는 기판(100B) 내부에서 콜렉터층(200B)을 뽑아내서 도시하고 있다. 도 5 및 도 6에서 알 수 있는 것과 같이, 콜렉터층(200B)은 외주부(42)에 존재하지만 중앙부(41)에는 존재하지 않는 형상을 하고 있다. 여기에서는 콜렉터층(200B) 내부에 있어서 불순물 농도는 균일한 것으로 한다. 콜렉터층 200B의 그 밖의 태양은 기본적으로 콜렉터층 200A(도 2 참조)와 동일하다.
이때, 콜렉터층(200B)이 존재하지 않는 중앙부(41)에서는, 버퍼층(190)이 기판(100B)의 다른쪽 주면(102)까지 연장되어 콜렉터 전극(256)에 접하고 있다(도 5 중의 좌측 상단도를 참조).
상기 형상을 갖는 콜렉터층(200B)에 따르면, 콜렉터층(200B)으로부터 드리프트층(110)으로 주입되는 정공의 주입 효율이, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300B)(도 6 참조)가, 콜렉터층(200B)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300B)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10B)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 콜렉터층(200B)은, 외주부(42)에 대해서만 선택적으로 이온주입을 행함으로써 형성가능하다. 단, 그 밖의 수법에 의해 콜렉터층(200B)을 형성해도 상관없다.
<실시형태 3>
도 7에, 실시형태 3에 관한 IGBT(10C)를 개략적으로 설명하는 종단면도를 나타낸다. IGBT 10C는, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100C를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A(도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100C는, 콜렉터층 200A(도 2 참조) 대신에 콜렉터층 200을 포함하고 있는 점과, 라이프타임 제어층(210C)이 추가되어 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다.
콜렉터층 200은, 중앙부(41)와 외주부(42)에서 같은 불순물 농도를 갖고 있고, 그 밖의 태양에 대해서는 콜렉터층 200A(도 2 참조)와 마찬가지로 구성되어 있다.
라이프타임 제어층(210C)은, 드리프트층(110) 내부에 설치되고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 이 때문에, 라이프타임 제어층(210C)은, 기판 두께 방향(103)에 있어서 버퍼층(190) 및 콜렉터층(200)에 대해 한쪽 주면(101)의 측에 위치하고, 해당 두께 방향(103)에 있어서 버퍼층(190)을 개재하여 콜렉터층(200)에 대면하고 있다.
라이프타임 제어층(210C)은, 드리프트층(110) 내부에 있어서, 해당 드리프트층(110)에 인접하는 버퍼층(190) 및 캐리어 축적층(120) 중 어느쪽으로부터도 떨어진 위치에 설치되어 있다. 도 7의 예에서는, 라이프타임 제어층(210C)은, 드리프트층(110) 내부에 있어서, 버퍼층(190) 쪽에 설치되어 있다. 즉, 라이프타임 제어층(210C)으로부터 버퍼층(190)까지의 거리의 쪽이, 라이프타임 제어층(210C)으로부터 캐리어 축적층(120)까지의 거리보다도 짧다.
여기에서는 라이프타임 제어층(210C)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 라이프타임 제어층(210C)은, 소자부(31)에 설치된 복수의 IGBT 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 라이프타임 제어층(210C)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
도 8에, 라이프타임 제어층(210C)을 개략적으로 설명하는 사시도를 나타낸다. 도 8에는 기판(100C) 내부에서 라이프타임 제어층(210C)을 뽑아내서 도시하고 있다. 또한, 도 9에, 중앙부(41)를 통과하는 종단면에 있어서의 라이프타임 제어층(210C)의 라이프타임 킬러 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 8 및 도 9에 나타낸 것과 같이, 라이프타임 제어층(210C)은, 중앙부(41) 내부에 존재하는 부분(211)과, 외주부(42) 내부에 존재하는 부분(212)으로 대별된다. 특히, 중앙부(41)에 해당하는 부분(211)의 라이프타임 킬러 농도는, 외주부(42)에 해당하는 부분(212)의 라이프타임 킬러 농도보다도 높게 설정되어 있다(도 9 참조). 즉, 라이프타임 제어층(210C)의 라이프타임 킬러 농도는 외주부(42)보다도 중앙부(41)에 있어서 높다.
이때, 도 9에는 양쪽 부분(211, 212)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다.
라이프타임 제어층(210C)은, 일반적인 스위칭 손실의 저감 효과를 나타내는 동시에, 라이프타임 킬러 농도의 차이에 기인한 다음의 효과를 나타낸다.
즉, 상기 라이프타임 킬러 농도 분포를 갖는 라이프타임 제어층(210C)에 따르면, 콜렉터층(200)으로부터 드리프트층(110)에 주입된 정공의 밀도가, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300C)(도 8 참조)가, 라이프타임 제어층(210C)에 의해 구성되고 있다.
이와 같은 저항 제어 구조(300C)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10C)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 라이프타임 제어층(210C)은, 드리프트층(110)에 대해 프로톤 조사, 전자선 조사 등을 행하여 드리프트층(110) 내부에 라이프타임 킬러를 도입함으로써 형성가능하다. 이때, 예를 들면, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 조사와, 중앙부(41)에 대해서만 선택적으로 행하는 조사를 조합함으로써, 상기한 라이프타임 킬러 농도 분포(도 9 참조)를 구현화하는 것이 가능하다. 단, 그 밖의 수법에 의해 라이프타임 제어층(210C)을 형성해도 상관없다.
<실시형태 4>
도 10에, 실시형태 4에 관한 IGBT(10D)를 개략적으로 설명하는 도면을 나타낸다. 도 10의 도시는 도 5와 유사하다.
IGBT 10D는, 반도체 기판 100C(도 7 참조) 대신에 반도체 기판 100D를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10C(도 7 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100D는, 라이프타임 제어층(210C)(도 7 참조) 대신에 라이프타임 제어층 210D를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100C와 동일한 구성을 갖고 있다.
도 11에, 라이프타임 제어층(210D)을 개략적으로 설명하는 사시도를 나타낸다. 도 11에는 기판(100D) 내부에서 라이프타임 제어층(210D)을 뽑아내서 도시하고 있다. 도 10 및 도 11에서 알 수 있는 것과 같이, 라이프타임 제어층(210D)은, 중앙부(41)에 존재하지만 외주부(42)에는 존재하지 않는 형상을 하고 있다. 이때, 도 11에서는 이점쇄선에 의해, 라이프타임 제어층(210D)이 존재하는 깊이 범위에 있어서의 외주부(42)의 윤곽을 보조적으로 나타내고 있다. 여기에서는 라이프타임 제어층(210D) 내부에 있어서 라이프타임 킬러 농도는 균일한 것으로 한다. 라이프타임 제어층(210D)의 그 밖의 태양은 기본적으로 라이프타임 제어층 210C(도 7 참조)와 동일하다.
상기 형상을 갖는 라이프타임 제어층(210D)에 따르면, 콜렉터층(200)으로부터 드리프트층(110)에 주입된 정공의 밀도가, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300D)(도 11 참조)가, 라이프타임 제어층(210D)에 의해 구성되고 있다.
이와 같은 저항 제어 구조(300D)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10D)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 라이프타임 제어층(210D)은, 중앙부(41)에 대해서만 선택적으로 프로톤 등을 조사함으로써 형성가능하다. 단, 그 밖의 수법에 의해 라이프타임 제어층(210D)을 형성해도 상관없다.
<실시형태 5>
도 12에, 실시형태 5에 관한 IGBT(10E)를 개략적으로 설명하는 종단면도를 나타낸다. IGBT 10E는, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100E를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A (도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100E는, 콜렉터층 200A(도 2 참조) 대신에 콜렉터층 200을 포함하고 있는 점과, 버퍼층 190(도 2 참조)의 대신에 버퍼층 190E를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다. 이때, 콜렉터층(200)에 대해서는 실시형태 3에서 기술하고 있으므로(도 7 참조), 여기에서는 중복된 설명은 생략한다.
도 13에, 버퍼층(190E)을 개략적으로 설명하는 사시도를 나타낸다. 도 13에는 기판(100E) 내부에서 버퍼층(190E)을 뽑아내서 도시하고 있다. 또한, 도 14에, 중앙부(41)를 통과하는 종단면에 있어서의 버퍼층(190E)의 불순물 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 13 및 도 14에 나타낸 것과 같이, 버퍼층(190E)은, 중앙부(41) 내부에 존재하는 부분(191)과, 외주부(42) 내부에 존재하는 부분(192)으로 대별된다. 특히, 중앙부(41)에 해당하는 부분(191)의 불순물 농도는, 외주부(42)에 해당하는 부분(192)의 불순물 농도보다도 높게 설정되어 있다(도 14 참조). 즉, 버퍼층(190E)의 불순물 농도는 외주부(42)보다도 중앙부(41)에 있어서 높다. 버퍼층 190E의 그 밖의 태양은 기본적으로 버퍼층 190(도 2 참조)과 동일하다.
이때, 도 14에는 양쪽 부분(191, 192)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다. 또한, 여기에서는 고농도 부분(191)과 저농도 부분(192)의 양쪽이 N+형인 경우를 예시하지만, 예를 들면 저농도 부분(192)에 대해서는 N형이 되는 농도 범위를 채용하고, 고농도 부분(191)에 대해서는 N+형이 되는 농도 범위를 채용하는 것도 가능하다.
상기 불순물 농도 분포를 갖는 버퍼층(190E)이 콜렉터층(200)과 드리프트층(110) 사이에 설치되어 있는 것에 의해, 콜렉터층(200)으로부터 드리프트층(110)에 주입되는 정공의 주입 효율이, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300E)(도 13참조)가, 버퍼층(190E)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300E)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10E)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 버퍼층(190E)은, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 이온주입과, 중앙부(41)에 대해서만 선택적으로 행하는 이온주입을 조합함으로써 형성가능하다. 단, 그 밖의 수법에 의해 버퍼층(190E)을 형성해도 상관없다.
<실시형태 6>
도 15에, 실시형태 6에 관한 IGBT(10F)를 개략적으로 설명하는 도면을 나타낸다. 도 15의 도시는 도 5와 유사하다.
IGBT 10F는, 반도체 기판 100E(도 12 참조) 대신에 반도체 기판 100F를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10E(도 12 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100F는, 버퍼층 190E(도 12 참조)의 대신에 버퍼층 190F를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100E와 동일한 구성을 갖고 있다.
도 16에, 버퍼층(190F)을 개략적으로 설명하는 사시도를 나타낸다. 도 16에는 기판(100F) 내부에서 버퍼층(190F)을 뽑아내서 도시하고 있다. 도 15 및 도 16에서 알 수 있는 것과 같이, 버퍼층(190F)은, 중앙부(41)에 존재하지만 외주부(42)에는 존재하지 않는 형상을 하고 있다. 이때, 도 16에서는 이점쇄선에 의해, 버퍼층(190F)이 존재하는 깊이 범위에 있어서의 외주부(42)의 윤곽을 보조적으로 나타내고 있다. 여기에서는 버퍼층(190F) 내부에 있어서 불순물 농도는 균일한 것으로 한다. 버퍼층(190F)의 그 밖의 태양은 기본적으로 버퍼층 190, 190E(도 2 및 도 12 참조)와 같다.
이때, 버퍼층(190F)이 존재하지 않는 외주부(42)에서는, 드리프트층(110)이 콜렉터층(200)까지 연장되어 있다(도 15의 좌측 하단도를 참조).
상기 형상을 갖는 버퍼층(190F)이 콜렉터층(200)과 드리프트층(110) 사이에 설치되어 있는 것에 의해, 콜렉터층(200)으로부터 드리프트층(110)에 주입되는 정공의 주입 효율이, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300F)(도 16 참조)가, 버퍼층(190F)에 의해 구성되고 있다.
이와 같은 저항 제어 구조(300F)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10F)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 버퍼층(190F)은, 중앙부(41)에 대해서만 선택적으로 이온주입을 행함으로써 형성가능하다. 단, 그 밖의 수법에 의해 버퍼층(190F)을 형성해도 상관없다.
<실시형태 7>
도 17에, 실시형태 7에 관한 IGBT(10G)를 개략적으로 설명하는 종단면도를 나타낸다. IGBT 10G는, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100G를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A(도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100G는, 콜렉터층 200A(도 2 참조) 대신에 콜렉터층 200을 포함하고 있는 점과, 캐리어 축적층 120(도 2 참조) 대신에 캐리어 축적층 120G를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다. 이때, 콜렉터층(200)에 대해서는 실시형태 3에서 기술하고 있으므로(도 7 참조), 여기에서는 중복된 설명은 생략한다.
도 18에, 캐리어 축적층(120G)을 개략적으로 설명하는 사시도를 나타낸다. 도 18에는 기판(100G) 내부에서 캐리어 축적층(120G)을 뽑아내서 도시하고 있다. 또한, 도 19에, 중앙부(41)를 통과하는 종단면에 있어서의 캐리어 축적층(120G)의 불순물 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 18 및 도 19에 나타낸 것과 같이, 캐리어 축적층(120G)은, 중앙부(41) 내부에 존재하는 부분(121)과, 외주부(42) 내부에 존재하는 부분(122)으로 대별된다. 특히, 중앙부(41)에 해당하는 부분(121)의 불순물 농도는, 외주부(42)에 해당하는 부분(122)의 불순물 농도보다도 낮게 설정되어 있다(도 19 참조). 즉, 캐리어 축적층(120G)의 불순물 농도는 외주부(42)보다도 중앙부(41)에 있어서 낮다. 캐리어 축적층 120G의 그 밖의 태양은 기본적으로 캐리어 축적층 120(도 2 참조)과 같다.
이때, 도 19에는 양쪽 부분(121, 122)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다. 또한, 여기에서는 저농도 부분(121)과 고농도 부분(122)의 양쪽이 N+형인 경우를 예시하지만, 예를 들면 저농도 부분(121)에 대해서는 N형이 되는 농도 범위를 채용하고, 고농도 부분(122)에 대해서는 N+형이 되는 농도 범위를 채용하는 것도 가능하다.
상기 불순물 농도 분포를 갖는 캐리어 축적층(120G)에 따르면, 콜렉터층(200)으로부터 드리프트층(110)에 주입된 정공을 캐리어 축적층(120G)에서 축적하는 캐리어 축적 효과가, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 캐리어 축적 효과가 낮을수록 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이 커지므로, 해당 저항은 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300G)(도 18 참조)가, 캐리어 축적층(120G)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300G)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10G)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 캐리어 축적층(120G)은, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 이온주입과, 외주부(42)에 대해서만 선택적으로 행하는 이온주입을 조합함으로써 형성가능하다. 단, 그 밖의 수법에 의해 캐리어 축적층(120G)을 형성해도 상관없다.
<실시형태 8>
도 20에, 실시형태 8에 관한 IGBT(10H)를 개략적으로 설명하는 도면을 나타낸다. 도 20의 도시는 도 5와 유사하다.
IGBT 10H는, 반도체 기판 100G(도 17 참조) 대신에 반도체 기판 100H를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10G(도 17 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100H는, 캐리어 축적층 120G(도 17참조) 대신에 캐리어 축적층 120H를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100G와 동일한 구성을 갖고 있다.
도 21에, 캐리어 축적층(120H)을 개략적으로 설명하는 사시도를 나타낸다. 도 21에는 기판(100H) 내부에서 캐리어 축적층(120H)을 뽑아내서 도시하고 있다. 도 20 및 도 21에서 알 수 있는 것과 같이, 캐리어 축적층(120H)은, 외주부(42)에 존재하지만 중앙부(41)에는 존재하지 않는 형상을 하고 있다. 여기에서는 캐리어 축적층(120H) 내부에 있어서 불순물 농도는 균일한 것으로 한다. 캐리어 축적층 120H의 그 밖의 태양은 기본적으로 캐리어 축적층 120, 120G(도 2 및 도 17 참조)와 같다.
이때, 캐리어 축적층(120H)이 존재하지 않는 중앙부(41)에서는, 드리프트층(110)이 베이스층(130)까지 연장되어 있다(도 20의 좌측 상단도를 참조).
상기 형상을 갖는 캐리어 축적층(120H)에 따르면, 콜렉터층(200)으로부터 드리프트층(110)에 주입된 정공을 캐리어 축적층(120H)에서 축적하는 캐리어 축적 효과가, 외주부(42)에 비해 중앙부(41)에 있어서 낮아진다. 캐리어 축적 효과가 낮을수록 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이 커지므로, 해당 저항은 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300H)(도 21 참조)가, 캐리어 축적층(120H)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300H)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10H)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 캐리어 축적층(120H)은, 외주부(42)에 대해서만 선택적으로 이온주입을 행함으로써 형성가능하다. 단, 그 밖의 수법에 의해 캐리어 축적층(120H)을 형성해도 상관없다.
<실시형태 9>
도 22에, 실시형태 9에 관한 IGBT(10J)를 개략적으로 설명하는 종단면도를 나타낸다. IGBT 10J는, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100J를 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A(도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100J는, 콜렉터층 200A(도 2 참조) 대신에 콜렉터층 200을 포함하고 있는 점과, 베이스층 130(도 2 참조) 대신에 베이스층 130J를 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다. 이때, 콜렉터층(200)에 대해서는 실시형태 3에서 기술하고 있으므로(도 7 참조), 여기에서는 중복된 설명은 생략한다.
도 23에, 베이스층(130J)을 개략적으로 설명하는 사시도를 나타낸다. 도 23에는 기판(100J) 내부에서 베이스층(130J)을 뽑아내서 도시하고 있다. 또한, 도 24에, 중앙부(41)를 통과하는 종단면에 있어서의 베이스층(130J)의 불순물 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 23 및 도 24에 나타낸 것과 같이, 베이스층(130J)은, 중앙부(41) 내부에 존재하는 부분(131)과, 외주부(42) 내부에 존재하는 부분(132)으로 대별된다. 특히, 중앙부(41)에 해당하는 부분(131)의 불순물 농도는, 외주부(42)에 해당하는 부분(132)의 불순물 농도보다도 높게 설정되어 있다(도 24 참조). 즉, 베이스층(130J)의 불순물 농도는 외주부(42)보다도 중앙부(41)에 있어서 높다. 베이스층 130J의 그 밖의 태양은 기본적으로 베이스층 130(도 2 참조)과 같다.
이때, 도 24에는 양쪽 부분(131, 132)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다. 또한, 여기에서는 고농도 부분(131)과 저농도 부분(132)의 양쪽이 P형인 경우를 예시하지만, 예를 들면 저농도 부분(132)에 대해서는 일반적으로 저농도로 불리는 P-형의 농도 범위를 채용하고, 고농도 부분(131)에 대해서는 P형이 되는 농도 범위를 채용하는 것도 가능하다.
상기 불순물 농도 분포를 갖는 베이스층(130J)(환언하면 채널 형성 반도체층(130J))에 따르면, MIS형 스위칭 소자(180)의 임계전압이, 외주부(42)에 비해 중앙부(41)에 있어서 높아진다. 환언하면, 동일한 인가전압 하에 있어서의 MIS형 스위칭 소자(180)의 채널 저항이, 외주부(42)에 비해 중앙부(41)에 있어서 높아진다. 이에 따라, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300J)(도 23 참조)가, 베이스층(130J)으로 구성되고 있다.
이와 같은 저항 제어 구조(300J)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
IGBT(10J)도 기지의 각종 처리를 이용해서 제조가능하다. 예를 들면, 베이스층(130J)은, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 이온주입과, 중앙부(41)에 대해서만 선택적으로 행하는 이온주입을 조합함으로써 형성가능하다. 단, 그 밖의 수법에 의해 베이스층(130J)을 형성해도 상관없다.
<실시형태 10>
상기한 저항 제어 구조 300A 등을 구성하는 각종 요소는 다양하게 조합 가능하다. 예를 들면, 도 25의 종단면도에 예시하는 IGBT(10K)에서는, 반도체 기판(100K)이 상기한 콜렉터층(200A) 및 라이프타임 제어층(210C)을 포함하고 있다.
즉, 해당 IGBT(10K)의 저항 제어 구조(300K)는, 콜렉터층(200A)과 라이프타임 제어층(210C)을 포함하여 구성되어 있다. 이와 같은 저항 제어 구조(300K)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다. 이때, 상기한 저항 제어 구조 300A 등을 구성하는 각종 요소를 3개 이상 조합하는 것도 가능하다.
이때, 콜렉터층 200A, 200B와 라이프타임 제어층 210C, 210D와 버퍼층 190E, 190F 중의 1개 또는 복수에 의해 저항 제어 구조를 구성한 경우, 스위칭 소자(180)측의 태양은 중앙부(41)와 외주부(42)에서 동등해지므로, 스위칭시에 국소적인 전류 집중이 발생하는 것을 방지할 수 있다.
<실시형태 11>
상기에서는 전력용 반도체장치로서 IGBT를 예시하였다. 실시형태 11, 12에서는 전력용 반도체장치의 다른 예로서 파워 MISFET(Field Effect Transistor)을 든다. 이때, MISFET는, 게이트 절연막이 산화막인 경우에는 특히 MOSFET으로 불린다.
도 26에, 실시형태 11에 관한 파워 MISFET(이하 「MISFET」으로 약칭하는 경우도 있다)(10L)을 개략적으로 설명하는 종단면도를 나타낸다. MISFET 10L은, 반도체 기판 100A(도 2 참조) 대신에 반도체 기판 100L을 포함하고 있는 점을 제외하고, 기본적으로는 IGBT 10A(도 1 및 도 2 참조)와 동일한 구성을 갖고 있다. 반도체 기판 100L은, 콜렉터층(200A) 및 캐리어 축적층(120)을 포함하고 있지 않은 점과, 버퍼층(190) 대신에 드레인층(220L)(「제3반도체층」에 대응한다)을 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100A와 동일한 구성을 갖고 있다.
여기에서, IGBT의 요소와 MISFET의 요소의 일반적인 대응과 유사하게, IGBT에 있어서의 에미터층(140), 에미터 전극(254) 및 콜렉터 전극(256)을, MISFET에서는 소스층(140), 소스 전극(254) 및 드레인 전극(256)으로 부르기로 한다.
이때, 상기한 것과 같이 콜렉터층(200A)(도 2참조)이 설치되지 않기 때문에, 드레인층(220L)이 드리프트층(110)으로부터 기판(100L)의 다른쪽 주면(102)까지 연장되어 드레인 전극(256)에 접하고 있다. 또한, 상기한 것과 같이 캐리어 축적층(120)(도 2 참조)이 설치되지 않기 때문에, 드리프트층(110)과 베이스층(130)이 접하고 있다.
드레인층(220L)은, 드리프트층(110)과 기판(100L)의 다른쪽 주면(102) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 드레인층(220L)은, 기판 두께 방향(103)에 있어서 드리프트층(110)에 대해 다른쪽 주면(102) 측에 위치하고, 해당 두께 방향(103)에 있어서 드리프트층(110)에 대면하고 있다. 드레인층(220L)은, 드리프트층(110)으로부터 이어지는 층이며, 다른쪽 주면(102)까지 도달하고 있다. 여기에서는 드레인층(220L)이 기판 전체에 뻗어 있는 경우를 예시한다. 이와 같은 예에 따르면, 드레인층(220L)은, 소자부(31)에 설치된 복수의 MISFET 단위 소자에 걸쳐 뻗고, 이들 단위 소자에 공유된다. 또한, 이와 같은 예에 따르면, 드레인층(220L)은, 중앙부(41)와 외주부(42)에 걸쳐 존재하는 형상을 갖고 있다.
여기에서는, 드레인층(220L)의 도전형이 N형인 경우, 더욱 구체적으로는 드레인층(220L)은 드리프트층(110)보다도 불순물 농도가 높고, N+형 층인 경우를 예시한다.
도 27에, 드레인층(220L)을 개략적으로 설명하는 사시도를 나타낸다. 도 27에는 기판(100L) 내부에서 드레인층(220L)을 뽑아내서 도시하고 있다. 또한, 도 28에, 중앙부(41)를 통과하는 종단면에 있어서 드레인층(220L)의 불순물 농도 분포를 개략적으로 설명하는 도면을 나타낸다.
도 27 및 도 28에 나타낸 것과 같이, 드레인층(220L)은, 중앙부(41) 내부에 존재하는 부분(221)과, 외주부(42) 내부에 존재하는 부분(222)으로 대별된다. 특히 중앙부(41)에 해당하는 부분(221)의 불순물 농도는, 외주부(42)에 해당하는 부분(222)의 불순물 농도보다도 낮게 설정되어 있다(도 28 참조), 즉, 드레인층(220L)의 불순물 농도는 외주부(42)보다도 중앙부(41)에 있어서 낮다.
이때, 도 28에는 양쪽 부분(221, 222)의 불순물 농도가 급준하게 변화하는 분포를 예시하고 있지만, 이와 같은 변화가 경사를 가져도 상관없다. 또한, 여기에서는 저농도 부분(221)과 고농도 부분(222)의 양쪽이 N+형인 경우를 예시하였지만, 예를 들어 저농도 부분(221)에 대해서는 N형으로 되는 농도 분포를 채용하고, 고농도 부분(222)에 대해서는 N+형으로 되는 농도 분포를 채용하는 것도 가능하다.
상기한 불순물 농도를 갖는 드레인층(220L)에서는, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300L)(도 27 참조)가, 드레인층(220L)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300L)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
MISFET(10L)도 기지의 각종 처리를 이용하여 제조가능하다. 예를 들면 드레인층(220L)은, 중앙부(41)와 외주부(42)의 양쪽에 대해 동시에 행하는 이온 주입과, 외주부(42)에 대해서만 선택적으로 행하는 이온 주입을 조합하는 것에 의해 형성가능하다. 단, 그 이외의 수법에 의해 드레인층(220L)을 형성해도 상관없다.
이때, 예를 들면, 드레인층(220L)과 상기 베이스층 130L(도 22 참조)을 조합하여 저항 제어 구조를 구성하는 것도 가능하다.
<실시형태 12>
도 29에, 실시형태 12에 관한 파워 MOSFET(10M)을 개략적으로 설명하는 도면을 나타낸다. 도 29의 도시는 도 5와 유사하다.
MISFET 10M은, 반도체 기판 100L(도 26 참조) 대신에 반도체 기판 100M을 포함하고 있는 점을 제외하고, 기본적으로는 MISFET 10L(도 26 참조)과 동일한 구성을 갖고 있다. 반도체 기판 100M은, 드레인층 220L(도 26 참조) 대신에 드레인층 220M을 포함하고 있는 점을 제외하고, 기본적으로는 반도체 기판 100L과 동일한 구성을 갖고 있다.
도 30에, 드레인층(220M)을 개략적으로 설명하는 사시도를 나타낸다. 도 30에는 기판(100M) 내부에서 드레인층(220M)을 뽑아내서 도시하고 있다. 도 29 및 도 30에서 알 수 있는 것과 같이, 드레인층(220M)은, 외주부(42)에 존재하지만 중앙부(41)에는 존재하지 않는 형상을 이루고 있다. 여기에서는 드레인층(220M) 내부에 있어서 불순물 농도를 균일하게 한다. 드레인층 220M의 그 이외의 태양은 기본적으로 드레인층 220L(도 26 참조)과 동일하다.
이때, 드레인층(220M)이 존재하지 않는 중앙부(41)에는, 드리프트층(110)이 기판(100M)의 다른쪽 주면(102)까지 연장되어 드레인 전극(256)에 접하고 있다(도 29의 좌측 상단도를 참조).
상기 형상을 갖는 드레인층(220M)에서는, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항이, 외주부(42)보다도 중앙부(41)에 있어서 높아진다. 즉, 기판 두께 방향(103)으로 흐르는 전류에 대한 저항을 외주부(42)보다도 중앙부(41)에 있어서 높게 하기 위한 저항 제어 구조(300M)(도 30 참조)가, 드레인층(220M)에 의해 구성되어 있다.
이와 같은 저항 제어 구조(300M)에 의해서도, 저항 제어 구조 300A(도 3 참조)와 동일한 효과를 얻을 수 있다.
MISFET(10M)도 기지의 각종 처리를 이용하여 제조가능하다. 예를 들면 드레인층(220M)은, 외주부(42)에 대해서만 선택적으로 이온주입을 행함으로써 형성가능하다. 단, 그 이외의 수번에 의해 드레인층(220M)을 형성해도 상관없다.
이때, 예를 들면, 드레인층(220M)과 상기 베이스층 130J(도 22 참조)를 조합하여 저항 제어 구조를 구성하는 것도 가능하다.
<실시형태 1∼12의 변형예>
상기에서는 스위칭 소자(180)가 소위 트렌치 게이트형인 경우를 예시하였다. 이에 대해, 스위칭 소자(180)를, 게이트 절연막(160) 및 게이트 전극(170)이 트렌치(150)를 사용하지 않고 주면 101 위에 적층된 구조, 소위 평면 게이트형으로 변형하는 것도 가능하다. 평면 게이트형 스위칭 소자를 채용하여도 상기 각종 효과가 얻어진다.
<실시형태 13>
상기에서는 전력용 반도체장치로서 IGBT 및 파워 MISFET을 예시하였다. 실시형태 13에서는 전력용 반도체장치의 다른 예로서 파워 다이오드(이하, 「다이오드」로 생략하는 경우도 있다)를 든다.
도 31에, 실시형태 13에 관한 다이오드(10N)를 개략적으로 설명하는 종단면도를 나타낸다. 도 31의 예에 따르면, 다이오드(10N)는 반도체 기판(100N)과, 캐소드 전극(264)과, 애노드 전극(266)을 포함하고 있다. 또한, 반도체 기판(100N) 내부에는, 드리프트층(110)(「제 1 반도체층에 대응한다)과, 캐소드층(230)(「제 3 반도체층」에 대응한다)과, 애노드층(240)(「제 2 반도체층」에 대응한다)이 형성되어 있다. 이때, 드리프트층(110)에 대해서는 실시형태 1과 마찬가지로 설치되어 있기 때문에(도 2 참조), 여기에서는 중복된 설명을 생략한다.
캐소드층(230)은, 드리프트층(110)과 기판(100N)의 한쪽 주면(101) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 캐소드층(230)은, 기판 두께 방향(103)에 있어서 드리프트층(110)에 대해 한쪽 주면(101) 측에 위치하고, 해당 두께 방향(103)에 있어서 드리프트층(110)에 대면하고 있다. 캐소드층(230)은, 드리프트층 100으로부터 이어져, 한쪽 주면(101)에 도달하고 있다. 여기에서는, 캐소드층(230)의 도전층이 N형인 경우, 보다 구체적으로는 캐소드층(230)은 드리프트층(110)보다도 불순물 농도가 높고, N+형 층인 경우를 예시한다.
애노드층(240)은, 드리프트층(110)과 기판(100N)의 다른쪽 주면(102) 사이에 위치하고 기판 두께 방향(103)을 자신의 두께 방향으로 하여 뻗는 층이다. 환언하면, 애노드층(240)은, 기판 두께 방향(103)에 있어서 드리프트층(110)에 대해 다른쪽 주면(102) 측에 위치하고, 해당 두께 방향에 있어서 드리프트층(110)에 대면하고 있다. 애노드층(240)은, 드리프트층(110)으로부터 이어져, 다른쪽 주면(102)에 도달하고 있다. 여기에서는, 애노드층(240)의 도전형이 P형인 경우, 보다 구체적으로는 P+형인 경우를 예시한다.
캐소드 전극(264)은, 기판(100N)의 한쪽 주면(101) 위에 배치되고, 캐소드층(230)과 접하고 있다. 또한, 애노드 전극(266)은, 기판(100N)의 다른쪽 주면(102) 위에 배치되고, 애노드층(240)과 접하고 있다.
이와 같은 다이오드(10N)에 있어서, 예를 들면, 애노드층(240)에 대해 상기 콜렉터층 200A(도 2∼도 4 참조)의 불순물 농도 또는 상기 콜렉터층 200B(도 5 및 도 6 참조)의 형상을 채용함으로써, 애노드층(240)으로 저항 제어 구조를 구성하는 것이 가능하다.
또는, 드리프트층(110)에 상기 라이프타임 제어층 210C(도 7∼도 9 참조) 또는 상기 라이프타임 제어층 210D(도 10 및 도 11 참조)를 도입함으로써, 저항 제어 구조를 구성하는 것이 가능하다.
또는, 드리프트층(110)과 애노드층(240) 사이에 상기 버퍼층 190E(도 12∼도 14 참조) 또는 상기 버퍼층 190F(도 15 및 도 16 참조)를 추가함으로써, 저항 제어 구조를 구성하는 것이 가능하다.
또는, 캐소드층(230)에 대해 상기 캐리어 축적층 120G(도 17∼도 19 참조)의 불순물 농도 분포 또는 상기 캐리어 축적층 120H(도 20 및 도 21 참조)의 형상을 채용해도 상관없다. 이와 같은 예에 따르면, 캐소드층(230)으로 저항 제어 구조를 구성하는 것이 가능하다.
이때, 파워 다이오드(10N)에 있어서도 각종 요소를 조합하여 저항 제어 구조를 형성하여도 된다.
파워 다이오드(10N)도 기지의 각종 처리를 이용하여 제조가능하다. 이때, 예를 들면 상기 콜렉터층 200A 등의 형성방법을 채용가능하다.
<실시형태 1∼13의 변형예>
이때, 상기한 각 형태는 서로 모순되지 않는 한 적절히 조합할 수 있다.
10A∼10H, 10J, 10K, IGBT(전력용 반도체장치), 10L, 10M 파워 MISFET(전력용 반도체장치), 10N 파워 다이오드(전력용 반도체장치), 41 중앙부, 42 외주부, 100A∼100H, 100J∼100N 반도체 기판, 103 두께 방향, 110 드리프트층(제 1 반도체층), 120G, 120H 캐리어 축적층, 130J 베이스층(채널 형성 반도체층), 180 스위칭 소자 190E, 190F 버퍼층, 200A, 200B 콜렉터층(제 2 반도체층), 210C, 210D 라이프타임 제어층, 220L, 220M 드레인층(제 3 반도체층), 230 캐소드층(제 3 반도체층), 240 애노드층(제 2 반도체층), 300A∼300H, 300J∼300M 저항 제어 구조

Claims (14)

  1. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층을 구비하고,
    상기 제2반도체층은, IGBT(Insulated Gate Bipolar Transistor)의 콜렉터층 또는 다이오드의 애노드층을 구성하고,
    상기 제2반도체층은 상기 중앙부와 상기 외주부에 걸쳐 퍼져있고, 상기 제2반도체층의 불순물 농도는 상기 외주부보다도 상기 중앙부에 있어서 낮고,
    상기 저항 제어 구조는 상기 제2반도체층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  2. 삭제
  3. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층을 구비하고,
    상기 제2반도체층은, IGBT(Insulated Gate Bipolar Transistor)의 콜렉터층 또는 다이오드의 애노드층을 구성하고,
    상기 제2반도체층은 상기 외주부에 존재하지만 상기 중앙부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 제2반도체층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  4. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 제1반도체층 내부에 설치되고 상기 두께 방향에 있어서 상기 제2반도체층과 대면하는 라이프타임 제어층을 구비하고,
    상기 라이프타임 제어층은 상기 외주부보다도 상기 중앙부에 있어서 라이프타임 킬러 농도가 높고,
    상기 저항 제어 구조는 상기 라이프타임 제어층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  5. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 제1반도체층 내부에 설치되고 상기 두께 방향에 있어서 상기 제2반도체층과 대면하는 라이프타임 제어층을 구비하고,
    상기 라이프타임 제어층은 상기 중앙부에 존재하지만 상기 외주부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 라이프타임 제어층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  6. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 제1반도체층과 상기 제2반도체층 사이에 설치되고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 버퍼층을 구비하고,
    상기 버퍼층의 불순물 농도는 상기 외주부보다도 상기 중앙부에 있어서 높고,
    상기 저항 제어 구조는 상기 버퍼층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  7. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 제1반도체층과 상기 제2반도체층 사이에 설치되고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 버퍼층을 구비하고,
    상기 버퍼층은 상기 중앙부에 존재하지만 상기 외주부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 버퍼층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  8. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 두께 방향에 있어서 상기 제2반도체층의 반대측에서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 캐리어 축적층을 구비하고,
    상기 캐리어 축적층의 불순물 농도는 상기 외주부보다도 상기 중앙부에 있어서 낮게,
    상기 저항 제어 구조는 상기 캐리어 축적층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  9. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 두께 방향에 있어서 상기 제2반도체층의 반대측에서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 캐리어 축적층을 구비하고,
    상기 캐리어 축적층은 상기 외주부에 존재하지만 상기 중앙부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 캐리어 축적층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  10. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 제3반도체층을 구비하고,
    상기 제1반도체층 및 상기 제3반도체층은 MISFET의 드리프트층 및 드레인층을 각각 구성하고,
    상기 드레인층의 불순물 농도는 상기 외주부보다도 상기 중앙부에 있어서 낮고,
    상기 저항 제어 구조는 상기 드레인층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  11. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 제3반도체층을 구비하고,
    상기 제1반도체층 및 상기 제3반도체층은 MISFET의 드리프트층 및 드레인층을 각각 구성하고,
    상기 드레인층은 상기 외주부에 존재하지만 상기 중앙부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 드레인층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  12. 삭제
  13. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 두께 방향에 있어서 상기 제2반도체층의 반대측에서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 제3반도체층을 구비하고,
    상기 제2반도체층 및 상기 제3반도체층은 다이오드 애노드층 및 캐소드층을 각각 구성하고,
    상기 캐소드층의 불순물 농도는 상기 외주부보다도 상기 중앙부에 있어서 낮고,
    상기 저항 제어 구조는 상기 캐소드층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
  14. 반도체 기판을 갖고 상기 반도체 기판의 두께 방향으로 전류가 흐르는 전력용 반도체장치에 있어서,
    상기 반도체 기판은, 상기 전류에 대한 저항이 상기 반도체 기판의 외주부보다도 상기 반도체 기판의 중앙부에 있어서 높아지도록 구성된 저항 제어 구조를 구비하고,
    상기 반도체 기판은,
    제1도전형의 제1반도체층과,
    상기 두께 방향에 있어서 상기 제1반도체층과 대면하는 제2도전형의 제2반도체층과,
    상기 두께 방향에 있어서 상기 제2반도체층의 반대측에서 상기 제1반도체층과 대면하고 상기 제1반도체층보다도 높은 불순물 농도를 갖는 제1도전형의 제3반도체층을 구비하고,
    상기 제2반도체층 및 상기 제3반도체층은 다이오드 애노드층 및 캐소드층을 각각 구성하고,
    상기 캐소드층은 상기 외주부에 존재하지만 상기 중앙부에는 존재하지 않는 형상을 갖고,
    상기 저항 제어 구조는 상기 캐소드층을 포함하여 구성되어 있는 것을 특징으로 하는 전력용 반도체장치.
KR1020110055422A 2010-06-23 2011-06-09 전력용 반도체장치 KR101256377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010142241A JP5361808B2 (ja) 2010-06-23 2010-06-23 電力用半導体装置
JPJP-P-2010-142241 2010-06-23

Publications (2)

Publication Number Publication Date
KR20110139646A KR20110139646A (ko) 2011-12-29
KR101256377B1 true KR101256377B1 (ko) 2013-04-25

Family

ID=45115914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055422A KR101256377B1 (ko) 2010-06-23 2011-06-09 전력용 반도체장치

Country Status (5)

Country Link
US (3) US8421145B2 (ko)
JP (1) JP5361808B2 (ko)
KR (1) KR101256377B1 (ko)
CN (1) CN102299172B (ko)
DE (1) DE102011077841B4 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
CN104067394A (zh) * 2012-01-26 2014-09-24 株式会社日立制作所 半导体装置以及使用了该半导体装置的电力变换装置
JPWO2013111294A1 (ja) * 2012-01-26 2015-05-11 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
CN103579296B (zh) * 2012-08-06 2016-09-07 三垦电气株式会社 半导体装置及其制造方法
CN103633129B (zh) * 2012-08-27 2017-07-21 比亚迪股份有限公司 一种实现局域寿命控制的igbt及其制造方法
KR101452091B1 (ko) * 2013-02-26 2014-10-16 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
US20150001578A1 (en) * 2013-06-27 2015-01-01 Fairchild Korea Semiconductor Ltd. Power semiconductor device and method of manufacturing the same
CN104347405B (zh) * 2013-08-09 2017-11-14 无锡华润上华科技有限公司 一种绝缘栅双极晶体管的制造方法
JP6284336B2 (ja) 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
TWI559531B (zh) * 2014-08-20 2016-11-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法
JP6402773B2 (ja) * 2014-09-08 2018-10-10 富士電機株式会社 半導体装置及びその製造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6606819B2 (ja) * 2014-11-10 2019-11-20 富士電機株式会社 半導体装置
DE112015007172B4 (de) * 2015-12-07 2022-10-27 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
CN109075211B (zh) * 2016-04-25 2023-04-18 三菱电机株式会社 半导体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6825298B2 (ja) * 2016-10-19 2021-02-03 トヨタ自動車株式会社 半導体装置
CN108321196B (zh) * 2018-02-05 2020-05-01 电子科技大学 一种沟槽栅电荷存储型igbt及其制作方法
JP7230434B2 (ja) 2018-10-30 2023-03-01 富士電機株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495871B2 (en) * 2000-03-06 2002-12-17 Kabushiki Kaisha Toshiba Power semiconductor element capable of improving short circuit withstand capability while maintaining low on-voltage and method of fabricating the same
US20090289277A1 (en) * 2008-05-20 2009-11-26 Mitsubishi Electric Corporation Power semiconductor device
KR20100019345A (ko) * 2008-08-08 2010-02-18 소니 주식회사 반도체 장치 및 그 제조 방법
JP2010062262A (ja) 2008-09-02 2010-03-18 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023980A (ja) * 1988-06-22 1990-01-09 Nissan Motor Co Ltd 縦型電界効果トランジスタ
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JP3321185B2 (ja) 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP3148781B2 (ja) 1992-10-06 2001-03-26 松下電子工業株式会社 半導体装置
US5461252A (en) 1992-10-06 1995-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device comprising an over-temperature detection element for detecting excessive temperature of amplifiers
EP0643424A1 (en) * 1993-09-14 1995-03-15 Kabushiki Kaisha Toshiba Reverse conducting gate turn off thyristor
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US6710405B2 (en) * 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
JP4622214B2 (ja) 2003-07-30 2011-02-02 トヨタ自動車株式会社 電流センシング機能を有する半導体装置
DE10360574B4 (de) 2003-12-22 2008-11-27 Infineon Technologies Ag Leistungshalbleiterbauelement mit sanftem Abschaltverhalten
JP4857520B2 (ja) * 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
JP4575713B2 (ja) 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
DE102005029263B4 (de) 2005-06-23 2011-07-07 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE102005053487B4 (de) 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
JP2008117881A (ja) * 2006-11-02 2008-05-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
JP5713546B2 (ja) * 2008-09-08 2015-05-07 三菱電機株式会社 半導体装置
JP2010135646A (ja) 2008-12-05 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
US8212292B2 (en) * 2009-11-20 2012-07-03 Freescale Semiconductor, Inc. High gain tunable bipolar transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495871B2 (en) * 2000-03-06 2002-12-17 Kabushiki Kaisha Toshiba Power semiconductor element capable of improving short circuit withstand capability while maintaining low on-voltage and method of fabricating the same
US20090289277A1 (en) * 2008-05-20 2009-11-26 Mitsubishi Electric Corporation Power semiconductor device
KR20100019345A (ko) * 2008-08-08 2010-02-18 소니 주식회사 반도체 장치 및 그 제조 방법
JP2010062262A (ja) 2008-09-02 2010-03-18 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20140327040A1 (en) 2014-11-06
US8421145B2 (en) 2013-04-16
CN102299172B (zh) 2015-07-15
JP2012009522A (ja) 2012-01-12
US20110316071A1 (en) 2011-12-29
KR20110139646A (ko) 2011-12-29
CN102299172A (zh) 2011-12-28
JP5361808B2 (ja) 2013-12-04
DE102011077841B4 (de) 2020-12-24
US20130140603A1 (en) 2013-06-06
US8829600B2 (en) 2014-09-09
US9257542B2 (en) 2016-02-09
DE102011077841A1 (de) 2011-12-29

Similar Documents

Publication Publication Date Title
KR101256377B1 (ko) 전력용 반도체장치
CN109964317B (zh) 半导体装置
JP5787853B2 (ja) 電力用半導体装置
US9159722B2 (en) Semiconductor device
US8729600B2 (en) Insulated gate bipolar transistor (IGBT) with hole stopper layer
JP2007184486A (ja) 半導体装置
JP5805756B2 (ja) パワー半導体デバイス
EP2822038B1 (en) Insulated gate bipolar transistor
JP2008053648A (ja) 絶縁ゲート型半導体装置及びその製造方法
KR20160030823A (ko) 반도체 장치
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP2017041601A (ja) 半導体装置
JP2009188178A (ja) 半導体装置
JP2011082220A (ja) 半導体装置
US20230071170A1 (en) Semiconductor device
KR20150076814A (ko) 전력 반도체 소자
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
US8384123B2 (en) Semiconductor device and method for manufacturing same
JP6293688B2 (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP2020155581A (ja) 半導体装置
JP2012182391A (ja) 半導体装置
US11824056B2 (en) Trench gate IGBT with carrier trap under the control electrode
JP5546612B2 (ja) 電力用半導体装置
KR20150076716A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 7