KR100681714B1 - 광반도체 소자 - Google Patents

광반도체 소자 Download PDF

Info

Publication number
KR100681714B1
KR100681714B1 KR1020057004475A KR20057004475A KR100681714B1 KR 100681714 B1 KR100681714 B1 KR 100681714B1 KR 1020057004475 A KR1020057004475 A KR 1020057004475A KR 20057004475 A KR20057004475 A KR 20057004475A KR 100681714 B1 KR100681714 B1 KR 100681714B1
Authority
KR
South Korea
Prior art keywords
region
waveguide
optical waveguide
semiconductor
gain
Prior art date
Application number
KR1020057004475A
Other languages
English (en)
Other versions
KR20050040943A (ko
Inventor
노부히로 누노야
야스오 시바타
나오키 후지와라
노부히로 키쿠치
유이치 토모리
Original Assignee
니폰덴신뎅와 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰덴신뎅와 가부시키가이샤 filed Critical 니폰덴신뎅와 가부시키가이샤
Publication of KR20050040943A publication Critical patent/KR20050040943A/ko
Application granted granted Critical
Publication of KR100681714B1 publication Critical patent/KR100681714B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H01S5/06206—Controlling the frequency of the radiation, e.g. tunable twin-guide lasers [TTG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/0625—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in multi-section lasers
    • H01S5/06255—Controlling the frequency of the radiation
    • H01S5/06256—Controlling the frequency of the radiation with DBR-structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
    • H01S5/0651—Mode control
    • H01S5/0653—Mode suppression, e.g. specific multimode
    • H01S5/0654—Single longitudinal mode emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/101—Curved waveguide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1025—Extended cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H01S5/1085—Oblique facets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1206—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers having a non constant or multiplicity of periods
    • H01S5/1215—Multiplicity of periods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/1221—Detuning between Bragg wavelength and gain maximum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/124—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers incorporating phase shifts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

　　반도체 기판 상에서, 굴절률 및 그 온도 의존성이 다른 재료를 조합함으로써, 광반도체 소자 및 광반도체 집적회로를 제공한다. 특히, 반도체 레이저의 이득 영역과 굴절률의 온도 의존성이 다른 재료 및/또는 구조를 가지는 전파 영역에 의해, 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 또, 광도파로에서, 광도파 방향을 따라 복수의 계면을 형성하고, 제1 계면에서 반사한 광이 다른 계면에서 반사한 광에 의해 약하게 되도록 구성할 수가 있다. 또한, 계면이 광의 전파 방향에 대해 기울도록 배치함으로써, 굴절률이 다른 광도파로 사이에서의 반사 및 굴절에 의한 도파로 손실을 저감할 수도 있다.
광반도체, 레이저, 클래드층, 코어층, 매립층, 활성층, 광도파로, 굴절, 반사

Description

광반도체 소자{OPTICAL SEMICONDUCTOR DEVICE}
본 발명은 반도체 레이저, 광도파로, 및 그 외의 광소자 등의 광반도체 소자 및 광반도체 집적회로에 관한 것으로, 특히, 반도체 기판 상에서 굴절률 및 그 온도 의존성이 다른 재료를 조합한 광반도체 소자 및 광반도체 집적회로에 관한 것이다.
반도체 레이저의 발진 파장은, 주위 온도 및 소자 온도에 의존하여 변화한다. 예를 들면, K. Sakai, "1.5㎛　range　InGaAsP/InP　distributed　feedback　lasers," IEEEJ. Quantum　Electron., vol. QW­18, pp. 1272­1278, Aug. 1982에 나타나 있듯이, 분포궤환형태(Distributed Feedback : DFB) 레이저의 발진 파장의 온도 의존성은 0.1nm/K 정도이다. 이는 반도체의 굴절률(n)이 온도 의존성을 가지고, 이에 의해 회절격자의 브랙(Bragg) 파장(λB)이,
mλB = 2nΛ
… (1)
에 따라 변화하기 때문이다. 여기서, m은 회절의 차수, Λ는 회절격자의 주기이다.
예를 들면, 광섬유 통신의 광원으로서 반도체 레이저를 이용하는 경우, 특히 몇 개의 다른 파장의 광신호를 1개의 파이버에 다중화하여 전송하는 파장다중통신 (WDM : Wavelength Division Multiplexing)을 하는 경우는, 신호 광파장 정밀도가 중요하다. 그 때문에, 발광원인 반도체 레이저의 발진 파장을 안정화하는 것이 필요 불가결하다. 이 때문에, 예를 들면, 펠티에(Peltier) 소자를 이용하여 반도체 레이저의 온도 제어를 함으로써 반도체 레이저의 발진 파장을 안정화하는 것이 행해지고 있다.
또, 펠티에(Peltier) 소자 등에 의한 온도 제어를 이용하지 않고 발진 파장의 온도 의존성을 안정시키는 방법으로서는, 크게 분류하여 2개의 방법이 생각될 수 있다. 즉, 1번째의 방법은, 예를 들면, H. Asahi　et　al, Jpn. J. Appl. phys., vol. 35, pp. L875-, 1996.에 나타나듯이, 종래에 비해 굴절률의 온도 의존성이 작은 반도체 재료를 이용함으로써, 반도체만의 구성에 의해 온도 의존성을 저감하는 방법이다. 또, 2번째의 방법은 반도체와 반도체 이외의 재료에 의한 복합 구성에 의해 온도 의존성을 저감하는 방법이다. 예를 들면, "Hybrid　integrated　extennal　cavity　laser　without　temperature　dependent　mode　hopping," T. Tanaka　et　a1, Electron. Lett., vol. 35, no. 2, pp. 149­150, 1999.에 나타나듯이, 반도체 레이저와 반도체 이외의 재료로 이루어지는 외부 도파로를 조합한 레이저나, 특개 2002-14247호 공보에 나타나듯이, 반도체와 반도체와는 역의 굴절률 온도 의존성을 가지는 반도체 이외의 재료를 교호로 종렬 접속한 구성이 알려져 있다.
그렇지만, 펠티에(Peltier) 소자를 이용하여 반도체 레이저의 온도 제어를 하는 방법에서는 소자 구조나 제어가 복잡화함과 동시에 소비 전력이 증가 한다고 하는 문제가 있었다.
또, 굴절률의 온도 의존성이 작은 반도체 재료를 이용함으로써, 반도체만의 구성에 의해 온도 의존성을 저감하는 방법에서는, 지금까지 실용화된 신재료의 보고는 없고, 새로운 반도체를 개발하는 것은 결정 성장이나 소자 형성상 매우 곤란하다.
또, 반도체와 반도체 이외의 재료와 조합하는 방법에서는, 광축 조정을 불필요하게 하는 등 가능한 한 간편하게 조합할 수 있는 것이 바람직하다. 그러나, 반도체 기판 상에 유기 재료를 스핀코팅(spin coating)하는 등 간편한 작성법이다고 하여도, 예를 들면, 반도체와 유기 재료를 교호로 종렬 접속하여 분포 반사기를 구성하는 경우는, 뛰어난 특성이 얻어지는 1차의 회절격자를 제작하기 위해서는, 반도체와 유기 재료를 1/4파장 정도의 길이로 교호로 늘어놓을 필요가 있어 가공의 난이도 및 신뢰성에 큰 문제가 있다.
한편, 반도체 광도파로와 반도체와는 다른 특성을 가지는 재료로 이루어지는 광도파로를 접속함으로써, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로가 얻어지고 있다. 예를 들면, 반도체의 굴절률은 온도 상승에 의해 증대한다, 즉 양의 온도 의존성을 가지지만, 이와는 반대로 온도 상승에 의해 굴절률이 저하한다. 즉, 음의 온도 의존성을 가지는 재료로 이루어지는 광도파로를 반도체 광도파로에 종렬 접속하는 방법이 있다.
이에 의해, 전체로서 굴절률과 도파로 길이의 적(product)인 광학 길이가 온도에 의존하지 않는 광도파로를 얻을 수 있어, K. Tada　et al. "Temperature　compensated　coupled　cavity　diode　lasers", Optical　and　Quantum　Electronics, vol. 16, pp. 463-469, 1984.에 개시되어 있듯이, 반도체 레이저의 외부에 음의 굴절률 온도 의존성을 가지는 재료로 이루어지는 공진기를 구성함으로써, 발진 파장이 온도에 의존하지 않는 온도 무의존 레이저를 실현할 수가 있다.
즉, 반도체 매질의 실효 굴절률 nD의 증대에 의해, 레이저 공진기의 광학 길이 nDLD는 온도 상승에 수반하여 증대한다. 여기서, 광학 길이 nRLR가 온도 상승에 수반하여 저하하는 외부 공진기에 레이저 다이오드가 결합되어 있는 것이라고 하면, 공진기의 전체의 광학 길이 nDLD＋nRLR가 온도에 대해서 일정하게 되는 조건은 이하의 (2)식으로 주어질 수가 있다.
∂/∂T(nDLD＋nRLR)
= LD∂nD/∂T＋nD∂LD/∂T＋LR∂nR/∂T＋nR∂LR/∂T = 0
… (2)
다만, ∂nD/∂T 및 ∂LD/∂T는 통상적으로 양이기 때문에, ∂nR/∂T 및 ∂LR/∂T는 음이 된다.
여기서, 반도체 광도파로와 반도체 이외의 재료로 이루어지는 도파로를 접합하는 경우와 같이 다른 굴절률을 가지는 도파로를 접합하는 경우에는, 그 계면에서 2개의 도파로의 굴절률의 차이 때문에 반사가 생긴다. 제1 광도파로의 굴절률을 N1, 제2 광도파로의 굴절률을 N2라고 하고, 간단화를 위해 평면파로 생각하면, 반사율(R)은 이하의 (3)식으로 주어질 수가 있다.
R = ((N1-N2)/(N1＋N2))2… (3)
반도체나 석영 도파로를 전파한 광을 외부로 방사하는 경우, 도파로와 외부와의 굴절률이 다르기 때문에 반사가 생긴다. 이 때문에, 예를 들면, 반도체 광도파로을 전파한 광이 반도체 레이저의 단면으로부터 공기중으로 방사되는 경우, 쿠사카와 토루 저작 「렌즈 광학」 토오카이대학 출판회 pp.273∼288에 개시되어 있듯이, 어느 특정 두께의 증착막을 반도체 단면에 성막(成膜)함으로써 반사를 방지할 수가 있다. 그렇지만, 다른 재료로 이루어지는 도파로를 반도체 기판 상에 집적하는 경우, 이러한 반사 방지막을 정밀도 좋게 형성하는 것은 곤란하다.
한편, 굴절률이 서로 다른 물질의 경계면에 광이 비스듬하게 입사하는 경우, 입사각을 θ1, 굴절각을 θ2라고 하면, 스넬(Snell)의 법칙에 따라, 이하의 (4)식으로 나타나듯이, 그 경계면에서 굴절이 생긴다.
sinθ1/sinθ2 = N2/N1… (4)
여기서, 입사각 θ1이 브류스터 각(Brewster angle) θB에 일치하는 경우, 입사면에 평행한 성분의 반사를 없앨 수가 있어 브류스터 각 θB는, 이하의 (5)식으로 표현할 수가 있다.
θB = tan-1(N2/N1)
… (5)
그런데, 일반적으로 반도체 도파로에는 매립 이질구조(Buried Hetero-structure : HB)나 릿지(ridge) 구조 등이 넓게 이용되고 있다. 그리고, 반도체의 에칭이나 매립 성장에서는 에칭이나 매립에 적절한 결정 방위가 존재한다.
그렇지만, 반도체 광도파로와 그 반도체 광도파로와는 굴절률이 다른 재료로 이루어지는 광도파로를 결합하는 경우, 굴절률의 차에 따라 접합계면에서의 반사가 일어나기 때문에 도파로 설계의 자유도가 제한된다.
여기서, 브류스터 각 θB를 이용함으로써 굴절률이 서로 다른 도파로 사이에서의 반사를 저감할 수가 있지만, 브류스터 각 θB를 이용하면 도파로 사이의 경계면에서 광이 굴절하여 더 이상 도파로가 일직선으로 맞추어지지 않는 문제가 있다.
또, 굴절률이 서로 다른 도파로 사이에서의 반사를 저감하기 위해서 브류스터 각 θB를 이용하면, 매립 반도체 도파로를 특정의 결정 방향을 따라 제작하는 것이 곤란하게 되어 매립 반도체 도파로를 신뢰성 좋게 제작할 수가 없게 된다고 하는 문제가 있다.
또한, 굴절률이 서로 다른 도파로 사이에서의 반사를 저감하기 위해서 브류스터 각 θB를 이용하면, 반도체 도파로를 벽개면(cleaved surface)에 수직으로 배치하는 것이 곤란하게 되어 반도체 레이저 등의 반사면으로서 벽개면을 이용할 수가 없게 된다고 하는 문제가 있다.
이상과 같이, 굴절률 및 그 온도 의존성이 다른 재료를 조합하는데는 여러 가지의 문제가 있어 새로운 개선이 요망된다.
상술한 과제를 해결하기 위해서, 본 발명의 일실시 형태와 관련되는 반도체 레이저는, 파장 선택성을 가지는 이득 영역과, 상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다르며 파장 선택성을 가지지 않는 전파(propagation) 영역과, 상기 전파 영역을 전파하는 광을 반사시키는 반사 영역을 구비한다.
이에 의해, 파장 선택성을 가지는 이득 영역에 파장 선택성을 가지지 않는 전파 영역을 결합함으로써, 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 이득 영역은 파장 선택성을 가지기 때문에 특정 파장의 광을 선택적으로 여진(勵振)할 수가 있다. 전파 영역은 파장 선택성을 가지지 않고, 상기 이득 영역과 광학적으로 결합하고 있기 때문에, 상기 이득 영역에서 여진(勵振)된 광이 그대로 전파 영역을 전파하고, 전파하는 광의 위상이 변화한다. 반사 영역에 의해 상기 전파 영역을 전파한 광이 반사되고 다시 상기 이득 영역으로 되돌아오기 때문에, 상기 이득 영역의 온도 변화에 의한 광의 파장 변동을 상기 전파 영역의 온도 변화에 의한 위상 변화로 보상하는 것이 가능하게 된다. 이 때문에, 발진 파장의 온도 의존성을 가지는 재료를 이득 매질로서 이용하는 경우에도, 반도체와 반도체 이외의 재료를 복잡하게 조합하는 일 없이 반도체 레이저의 발진 파장의 온도 의존성을 소망의 값으로 제어하는 것이 가능하게 되고, 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장을 안정화하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 파장 선택성을 가지는 이득 영역과, 상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 재료를 가지고, 이득 및 파장 선택성을 가지지 않는 전파(propagation) 영역과, 상기 전파 영역을 전파하는 광을 반사시키는 이득을 가지지 않는 반사 영역을 구비한다.
이에 의해, 유기 재료 등의 입수 가능한 재료를 이용함으로써 전파 영역을 구성하는 것이 가능하게 되고, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 파장 선택성을 가지는 이득 영역과, 상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 구조를 가지고, 이득 및 파장 선택성을 가지지 않는 전파(propagation) 영역과, 상기 전파 영역을 전파하는 광을 반사시키는 이득을 가지지 않는 반사 영역을 구비한다.
이에 의해, 실효적인 굴절률의 온도 의존성이 다른 재료를 이용하는 일 없이 전파 영역을 구성하는 것이 가능하게 되고, 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 파장 선택성을 가지는 제1 이득 영역과, 상기 제1 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 재료 또는 구조의 적어도 일방을 가지고, 이득 및 파장 선택성을 가지지 않는 전파(propagation) 영역과, 상기 전파 영역에 광학적으로 결합되고, 파장 선택성을 가지는 제2 이득 영역을 구비한다.
이에 의해, 유기 재료 등의 입수 가능한 재료를 이용함으로써 전파 영역을 구성하는 것이 가능하게 됨과 동시에, 미러(mirror)를 반사 영역으로서 이용할 필요가 없어진다. 이 때문에, 반도체 레이저의 모노리식(monolithic) 집적화를 용이하게 도모하는 것이 가능하게 됨과 동시에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 반도체 기판과, 상기 반도체 기판 상에 형성되고, 분포반사구조(distributed reflection structure)를 가지는 활성층과, 상기 활성층 상에 형성된 클래드층(cladding layer)과, 상기 활성층 및 상기 클래드층의 일부가 제거된 제거 영역과, 상기 제거 영역내에 매립되고, 실효적인 굴절률의 온도 의존성이 상기 활성층과 다른 온도 보상층을 구비한다.
이에 의해, 활성층 및 클래드층의 일부를 제거한 후에, 온도 보상층을 충전함으로써, 파장 선택성을 가지는 이득 영역에 파장 선택성을 가지지 않는 전파 영역을 용이하게 결합하는 것이 가능하게 되고, 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 반도체 기판과, 상기 반도체 기판 상에 적층된 분포 브랙 반사층과, 상기 분포 브랙 반사층 상에 적층되어 분포반사구조(distributed reflection structure)를 가지는 활성층과, 상기 활성층 상에 적층되고, 실효적인 굴절률의 온도 의존성이 상기 활성층과 다른 온도 보상층과, 상기 온도 보상층 상에 적층된 반사층을 구비한다.
이에 의해, 분포 브랙(Bragg) 반사층, 활성층, 온도 보상층 및 반사층을 반도체 기판 상에 순차 적층함으로써, 파장 선택성을 가지는 이득 영역에 파장 선택성을 가지지 않는 전파 영역을 용이하게 결합하는 것이 가능하게 되고, 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 반도체 레이저는, 반도체 기판과, 상기 반도체 기판 상에 형성되고, 분포반사구조(distributed reflection structure)를 가지는 활성층과, 상기 활성층 상에 형성되고, 상기 활성층의 단부에 경사면이 설치된 클래드층과, 상기 클래드층 상에 형성되고, 실효적인 굴절률의 온도 의존성이 상기 활성층과 다른 온도 보상층을 구비한다.
이에 의해, 경사면이 설치된 클래드층 상에 온도 보상층을 설치함으로써, 파장 선택성을 가지는 이득 영역에 파장 선택성을 가지지 않는 전파 영역을 용이하게 결합하는 것이 가능하게 되고, 간단한 구성 및 용이한 가공 방법을 이용함으로써 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 본 발명의 일실시 형태와 관련되는 집적 광도파로는, 제1 광도파로와, 상기 제1 광도파로에 광학적으로 결합되고, 상기 제1 광도파로와 굴절률이 다른 제2 광도파로와, 상기 제1 광도파로의 광로를 횡단하도록 상기 제1 광도파로와 상기 제2 광도파로와의 계면으로부터 소정 간격만 이격하여 배치된 홈부를 구비하고, 상기 계면으로부터의 간극과 상기 홈부의 폭은, 상기 제1 광도파로와 상기 제2 광도파로와의 경계에서의 반사가 약하게 되도록 설정된다.
이에 의해, 제1 광도파로의 광로를 횡단하도록 홈을 형성함으로써, 제1 광도파로와 제2 광도파로의 경계에서의 반사파의 위상을 조정할 수가 있고, 제1 광도파로와 제2 광도파로의 경계에서의 반사파를 서로 상쇄할 수가 있다. 이 때문에, 제1 광도파로와 제2 광도파로와의 굴절률이 서로 다른 경우에도, 제1 광도파로와 제2 광도파로와의 경계에서의 반사를 약하게 할 수가 있다. 이 결과, 제1 광도파로와 제2 광도파로와의 계면에 반사 방지막을 형성하는 일 없이, 제1 광도파로와 제2 광도파로와의 경계에서의 손실을 저감시킬 수가 있고, 광도파로의 집적화에 대응하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 집적 광도파로는, 반도체 기판 상에 형성된 제1 광도파로와, 상기 반도체 기판 상에 형성되고, 상기 제1 광도파로와 굴절률이 다른 제2 광도파로와, 상기 제1 광도파로와 상기 제2 광도파로와의 경계에 배치되고, 상기 제1 광도파로로부터 홈부를 이격하여 도파 방향과 수직이 되도록 상기 반도체 기판 상에 형성된 반도체판(semiconductor board)을 구비하고, 상기 홈부의 폭 및 상기 반도체판의 두께는, 상기 제1 광도파로와 상기 홈부와의 계면에서 반사한 광이, 상기 홈부와 상기 반도체판과의 계면에서 반사한 광 및 상기 반도체판과 상기 제2 광도파로와의 계면에서 반사한 광에 의해 약하게 되도록 설정된다.
이에 의해, 홈부와 반도체판과의 계면에서 반사한 광 및 반도체판과 제2 광도파로와의 계면에서 반사한 광에 의해, 제1 광도파로와 홈부와의 계면에서 반사한 광을 약하게 할 수가 있다. 이 때문에, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판 상에 집적하는 경우에도, 이러한 광도파로 사이의 반사를 저감하는 것이 가능하게 되고, 도파로 설계의 자유도를 유지하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 집적 광도파로는, 반도체 기판 상에 형성된 제1 광도파로와, 상기 반도체 기판 상에 형성되고, 상기 제1 광도파로와 굴절률이 다른 제2 광도파로와, 상기 제1 광도파로와 상기 제2 광도파로와의 경계에 배치되고, 상기 제1 광도파로로부터 제1 홈부를 이격하여 도파 방향과 수직이 되도록 상기 반도체 기판 상에 형성된 제1 반도체판과, 상기 제1 반도체판으로부터 제2 홈부를 이격하여 도파 방향과 수직이 되도록 상기 반도체 기판 상에 형성된 제2 반도체판(semiconductor board)을 구비하고, 상기 제1 홈부 및 상기 제2 홈부의 폭 및 상기 제1 반도체 기판 및 상기 제2 반도체 기판의 두께는, 상기 제1 광도파로와 상기 제1 홈부와의 계면에서 반사한 광이, 상기 제1 홈부와 상기 제1 반도체판과의 계면에서 반사한 광, 상기 제1 반도체판과 상기 제2 홈부와 계면에서 반사한 광, 상기 제2 홈부와 상기 제2 반도체판과의 계면에서 반사한 광 및 상기 제2 반도체판과 상기 제2 광도파로와의 계면에서 반사한 광에 의해 약하게 되도록 설정된다.
이에 의해, 제1 홈부와 제1 반도체판과의 계면에서 반사한 광, 제1 반도체판과 제2 홈부와 계면에서 반사한 광, 제2 홈부와 제2 반도체판과의 계면에서 반사한 광 및 제2 반도체판과 제2 광도파로와의 계면에서 반사한 광에 의해, 제1 광도파로와 제1 홈부와의 계면에서 반사한 광을 약하게 할 수가 있다. 이 때문에, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판 상에 집적하는 경우에도, 이러한 광도파로 사이의 반사를 저감하는 것이 가능하게 되고, 도파로 설계의 자유도를 유지하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 본 발명의 다른 실시 형태와 관련되는 집적 광도파로는, 제1 광도파 영역과, 상기 제1 광도파 영역과의 경계면이 상기 제1 광도파 영역의 도파 방향에 대해서 비스듬하게 배치되고, 제1 광도파 영역과 굴절률이 다른 제2 광도파 영역과, 상기 제2 광도파 영역과의 경계면에서의 굴절 방향이 도파 방향과 일치하도록, 상기 제2 광도파 영역과의 경계면이 배치된 제3 광도파 영역을 구비한다.
이에 의해, 제1 광도파 영역과 제2 광도파 영역과의 경계면을 도파 방향에 대해서 기울이는 것이 가능하게 되고, 제1 광도파 영역과 제2 광도파 영역과의 굴절률이 서로 다른 경우에도, 제1 광도파 영역과 제2 광도파 영역과의 경계면에서의 반사를 줄이는 것이 가능하게 됨과 동시에, 굴절 방향이 도파 방향과 일치하도록 경계면이 배치된 제3 광도파 영역을 설치함으로써, 굴절률이 서로 다른 도파로 사이에서의 반사 및 굴절에 의한 도파로 손실을 저감하면서 도파 방향을 조정하는 것이 가능하게 된다.
이 때문에, 굴절률이 서로 다른 재료를 광도파 영역 사이에 삽입하는 경우에도, 도파로 손실을 억제하면서, 벽개(cleavage)나 에칭이나 매립 등에 적합한 결정 방위를 유효하게 활용하는 것이 가능하게 되고, 도파로 제작시의 신뢰성의 열화를 억제하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 됨과 동시에, 도파로 설계의 자유도를 향상시킬 수가 있다.
또, 본 발명의 다른 실시 형태와 관련되는 집적 광도파로에 의하면, 제1 굴절률을 가지는 제1 광도파로와 제3 광도파로, 및 상기 제1 광도파로와 상기 제3 광도파로와의 사이에 제2 굴절률을 가지는 제2 광도파 영역을 구비하고, 상기 제1 광도파로와 상기 제2 광도파 영역과의 경계면이 상기 제1 광도파로의 방향에 대해서 수직이 아니도록, 상기 제1 광도파로와 상기 제2 광도파 영역이 접속되고, 상기 제1 광도파로와 상기 제2 광도파 영역과의 경계면에서의 광의 굴절 방향의 연장선상에서, 상기 제2 광도파 영역과 상기 제3 광도파로와의 경계면이 상기 연장선에 대해서 수직이 아니도록, 상기 제2 광도파 영역과 상기 제3 광도파로가 접속되고, 상기 제2 광도파 영역과 상기 제3 광도파로와의 경계면에서의 광의 굴절 방향과 상기 제3 광도파로의 방향이 일치하고 있는 것을 특징으로 한다.
이에 의해, 굴절률이 서로 다른 재료를 광도파로 사이에 삽입하는 경우에도, 제1 광도파로와 제2 광도파 영역과의 경계면 및 제2 광도파 영역과 제3 광도파로와의 경계면에서의 반사를 저감하고, 한편 굴절에 의한 손실을 억제할 수가 있다.
도 1은 본 발명의 제1 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 2는 본 발명의 일실시 형태와 관련되는 반도체 레이저의 반사 스펙트럼 및 반사파의 위상 특성을 나타내는 도이다.
도 3은 본 발명의 일실시 형태와 관련되는 반도체 레이저의 발진 파장의 온도 의존성의 보상 원리를 설명하는 도이다.
도 4는 본 발명의 일실시 형태와 관련되는 반도체 레이저의 굴절률의 온도 계수차와 발진 파장 온도 의존성을 설명하는 도이다.
도 5는 본 발명의 제2 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 6은 본 발명의 제3 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 7은 본 발명의 제4 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 8은 본 발명의 제5 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 9a∼9e는 본 발명의 제6 실시예와 관련되는 반도체 레이저의 하나의 구성 방법을 광도파 방향에 수직으로 절단하여 나타낸 단면도이다.
도 10은 본 발명의 제7 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 나타낸 사시도이다.
도 11은 도 10의 광도파 방향을 따른 XI, XII-XI, XII선으로 절단한 단면도이다.
도 12는 본 발명의 제8 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 13은 본 발명의 제9 실시예와 관련되는 집적 광도파로의 개략 구성을 광도파 방향과 직교하는 방향을 따라 나타낸 단면도이다.
도 14는 본 발명의 제10 실시예와 관련되는 집적 광도파로의 개략 구성을 광도파 방향과 직교하는 방향을 따라 나타낸 단면도이다.
도 15는 도 11의 집적 광도파로의 결합부에 있어서의 반사율을 홈부(A61)의 폭 d1과 반도체판(B61)의 두께 d2와의 관계로 나타낸 도이다.
도 16은 본 발명의 제10 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.
도 17은 본 발명의 제11 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.
도 18은 본 발명의 제12 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 나타낸 사시도이다.
도 19는 도 18의 광도파 방향을 따른 XIX, XX-XIX, XX선으로 절단한 절단도이다.
도 20은 본 발명의 제13 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 광도파 방향을 따라 나타낸 단면도이다.
도 21은 도 18의 영역(A132, B132, R132)으로 구성되는 광도파로의 반사율과 반도체판(B132)의 두께 d4와의 관계를 나타내는 도이다.
도 22는 도 18의 홈부(A132)의 폭 d3과 입사 파장에 대한 반사율과의 관계를 나타내는 도이다.
도 23은 본 발명의 제14 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.
도 24는 본 발명의 제15 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.
도 25는 본 발명의 제16 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.
도 26은 본 발명의 제17 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.
도 27은 도 26의 제1 도파 영역(1201)의 개략 구성을 나타낸 단면도이다.
도 28은 본 발명의 제18 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.
도 29는 도 28의 제2 도파로(1402)의 개략 구성을 나타낸 단면도이다.
도 30은 굴절률이 다른 물질의 접합면에 광이 입사하는 경우의 입사각과 굴절각과의 관계를 나타내는 모식도이다.
도 31은 굴절률이 다른 물질을 광이 도파하는 경우의 도파 방향이 이루는 각과 굴절률비의 관계를 나타내는 도이다.
도 32는 굴절률이 다른 물질의 접합면에 광이 입사하는 경우의 입사각과 입사면에 평행한 성분의 반사율과의 관계를 나타내는 도이다.
도 33은 본 발명의 제19 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.
도 34는 본 발명의 제20 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.
도 35는 본 발명의 제21 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.
도 36은 본 발명의 제22 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 사시도이다.
이하, 본 발명의 몇 개의 실시 형태에 대해서 도면을 참조하면서 설명한다. 먼저, 제1 실시 형태로서 반도체 레이저에 있어서의 응용예에 대해 몇 개의 실시예를 나타내면서 설명한다. 이 실시 형태에서, 반도체 레이저와 굴절률의 온도 의존성이 다른 재료를 조합함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
다음에, 제2 실시 형태로서 집적 광도파로에 있어서의 응용예에 대해 몇 개의 실시예를 나타내면서 설명한다. 이 실시예에서, 반도체 광도파로와 굴절률 및 그 온도 의존성이 다른 광도파로를 집적할 때에 이들 광도파로 사이에서의 경계면에서의 반사를 저감하는 것이 가능하게 된다. 또, 반도체 광도파로와 굴절률이 다른 광도파로를 집적함으로써, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또한, 제3 실시 형태로서 반도체 광도파로와 굴절률이 다른 광도파로와의 경계면을 도파 방향에 대해서 비스듬하게 배치하여 이들 광도파로 사이에서의 반사 및 굴절에 의한 도파로 손실을 저감하는 것이 가능하게 된다. 또, 반도체 광도파로와 굴절률이 다른 광도파로를 집적함으로써, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
(반도체 레이저에 있어서의 응용예)
본 발명의 제1 실시 형태와 관련되는 반도체 레이저에 대해서 도면을 참조하면서 설명한다. 이 제1 실시 형태에 의하면, 굴절률의 온도 특성이 다른 재료를 조합하여 발진 파장의 온도 의존성을 제어하는 것이 가능한 반도체 레이저를 제공할 수가 있다. 이하, 본 실시 형태와 관련되는 몇 개의 구체적인 실시예에 대해서 설명한다.
도 1은 본 발명의 제1 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 제1 실시예는, 파장 선택성을 가진 제1 이득 영역(R1)과 파장 선택성을 가진 제2 이득 영역(R2)과의 사이에, 굴절률이 다른 이득을 가지지 않는 전파 영역(R3)을 설치함으로써, 발진 파장의 온도 의존성을 제어할 수가 있다.
도 1에 있어서, 반도체 기판(101) 상에는 파장 선택성을 가진 제1 이득 영역(R1), 굴절률이 다른 이득을 가지지 않는 전파 영역(R3) 및 파장 선택성을 가진 제2 이득 영역(R2)이 설치되어 있다. 여기서, 이득 영역(R1)에는 반도체 기판(101) 상에 형성된 활성층(102)이 설치되어 있다. 그리고, 활성층(102) 상에는 클래드층(110)을 개재(介在)시켜 제1 이득 영역용 전극(105)이 형성되어 있다.
또, 이득 영역(R2)에는 반도체 기판(101) 상에 형성된 활성층(104)이 설치되어 있다. 그리고, 활성층(104) 상에는 클래드층(110)을 개재(介在)시켜 제2 이득 영역용 전극(106)이 형성되어 있다.
또, 반도체 기판(101) 및 클래드층(110)으로서는, 예를 들면, InP, 활성층(102, 104)으로서는, 예를 들면, 발광 파장 1.55㎛의 GaInAsP를 이용할 수가 있다. 여기서, 반도체 기판(101) 상에 형성된 활성층(102)은 파장 선택성을 가진 제1 이득을 가지고, 활성층(104)은 파장 선택성을 가진 제2 이득을 가지고 있다. 그리고, 활성층(102, 104)에는 복소 굴절률의 주기적인 섭동(攝動), 즉 회절격자가 각각 형성되고, 활성층(102, 104)은 분포반사구조로 되어 있다.
또한, 전파 영역(R3)에는, 반도체 기판(101) 상의 활성층(102, 104) 및 클래드층(110)의 일부를 제거함으로써 형성된 제거 영역(111)이 설치되고, 제거 영역(111)에는 굴절률의 온도 의존성이 이득 영역(R1 및/또는 R2)과 다른 온도 보상 재료(103)가 충전되어 있다.
여기서, 온도 보상 재료(103)로서는, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 유기 재료를 이용할 수가 있고, 이러한 유기 재료로서 예를 들면, BCB(Benzocyclobutene)를 들 수가 있다. 또, 온도 보상 재료(103)로서 유기 재료의 다층막을 이용함으로써 도파 손실을 저감할 수가 있다.
또, 이득을 가지지 않는 전파 영역(R3)을 반도체 기판(101) 상에 형성하는 경우, 반응성 이온 에칭(ion etching) 등의 이방성 에칭을 이용하여 이득 영역(R1, R2)의 사이에 소망의 폭의 홈을 형성하고, 스핀 코팅(spin coating) 등의 방법에 의해 유기 재료를 홈부에 충전할 수가 있다.
또, 공진기 양측의 단면에는 제1 이득 영역측 반사 방지막(108) 및 제2 이득 영역측 반사 방지막(109)이 각각 형성되고, 반도체 기판(101)의 이면에는 이면 전극(107)이 형성되어 있다.
여기서, 제1 이득 영역(R1), 제2 도파 영역(R2) 및 전파 영역(R3)의 길이는, 제1 이득 영역(R1) 혹은 제2 도파 영역(R2)만으로 발진하지 않도록 설정할 수가 있다.
그리고, 파장 선택성을 가진 제1 이득 영역(R1)에서 발광 혹은 반사된 광이, 이득을 가지지 않는 전파 영역(R3)을 통과하여, 파장 선택성을 가진 제2 이득 영역(R2)에 의해 반사된다. 반사된 광은, 이득을 가지지 않는 전파 영역(R3)을 재차 통과하여, 파장 선택성을 가진 제1 이득 영역(R1)으로 되돌아옴으로써, 레이저 발진을 일으킬 수가 있다.
이 때문에, 제1 이득 영역(R1), 제2 도파 영역(R2) 및 전파 영역(R3)에서 레이저 발진을 하는 것이 가능하게 되고, 제1 이득 영역(R1) 및 제2 도파 영역(R2)에서의 온도 변화에 의한 발진 파장의 변동을 전파 영역(R3)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 된다.
BCB 등의 유기 재료를 이용함으로써 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 이 때문에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장의 안정화를 도모하는 것이 가능하게 된다.
또, 이득을 가지지 않는 전파 영역(R3)의 길이는, 활성층(102, 104)에 설치된 회절격자의 실효 길이와 이득을 가지지 않는 전파 영역(R3)의 길이의 합에 의해 결정되는 세로(longitudial) 모드 간격이, 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓게 되도록 설정할 수가 있다. 이에 의해, 1개의 세로 모드만을 회절격자의 스톱 밴드폭 내에 존재시키는 것이 가능하게 되고, 다른 세로 모드의 이득을 억압하는 것이 가능하게 되어 단일 모드 동작의 안정성을 높일 수가 있다.
이하, 본 실시예를 참조해 발진 원리 및 발진 파장에 대해서 상세하게 설명한다.
파장 선택성을 가진 제1 이득 영역(R1)과 파장 선택성을 가진 제2 이득 영역(R2)은, 파장 선택성과 광학 이득을 겸비하기 때문에, 회절격자에 의해 결정되는 파장의 광만을 반사하고 증폭할 수가 있다. 여기서, 반사가 가장 커지는 파장 대역은 회절격자의 브랙(Bragg) 파장을 중심으로 한 스톱 밴드폭으로 결정할 수가 있다. 예를 들면, 회절격자의 결합 계수 K를 300cm-1로 하고, 길이를 50㎛로 설정함으로써, 스톱 밴드폭으로서 약 10nm를 얻을 수 있다. 또, 이득을 가지지 않는 전파 영역(103)의 길이는, 예를 들면, 약 10㎛로 설정할 수가 있다.
도 2는 본 발명의 일실시 형태와 관련되는 반도체 레이저의 반사 스펙트럼 및 반사파의 위상 특성을 나타내는 도이고, 제1 이득 영역(R1) 및 제2 이득 영역(R2)의 회절격자의 반사 스펙트럼과 반사파의 위상 지연을 나타낸다.
도 2에 있어서, 이득을 가지지 않는 전파 영역(R3)이 없거나, 혹은, 전파 영역(R3)을 광이 통과할 때의 위상 지연이 없는 경우, 제1 이득 영역(R1) 및 제2 이득 영역(R2)의 회절격자에서의 위상 지연의 합이 0이나 2π의 정수배, 즉, 제1 이득 영역(R1) 또는 제2 이득 영역(R2)의 일방만으로 생각하면, 위상 지연이 0이거나 π일 때, 그 파장은 공진 모드가 된다.
다음에, 이득을 가지지 않는 전파 영역(R3)이 존재하면, 광이 제1 이득 영역(R1)을 나오고 나서, 제2 이득 영역(R2)으로 들어가기까지 위상이 변화한다. 이 때문에, 전파 영역(R3)에서의 위상 변화에 따라, 제1 이득 영역(R1), 제2 이득 영역(R2) 및 전파 영역(R3)으로 이루어지는 공진기 전체에서의 위상 지연이 0 또는 2π가 되도록, 공진 모드는 스톱 밴드의 사이에서 변화한다.
여기서, InP나 GaAs 등의 통상의 반도체 레이저에 현재 사용되고 있는 반도체 재료에서는, 주위 온도가 상승하면 굴절률도 상승하기 때문에, 회절격자의 브랙(Bragg) 파장은, 식(1)에 따라 장파장측으로 이동한다. 이 결과, 도 2의 반사 스펙트럼도 전체적으로 장파장측으로 이동(shift)한다.
한편, 온도 보상 재료(103)가, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 재료인 경우, 온도 상승에 수반하여 온도 보상 재료(103)의 굴절률이 감소하고, 이득을 가지지 않는 전파 영역(R3)의 광학 길이가 감소한다. 이 때문에, 이득을 가지지 않는 전파 영역(R3)을 통과한 광의 위상이 변화하고, 온도 상승에 수반하여, 발진 파장이 스톱 밴드 내를 장파장측으로부터 중앙부, 그리고 단파장측으로 이동한다.
이 때문에, 제1 이득 영역(R1) 및 제2 도파 영역(R2)에서의 온도 변화에 의한 브랙(Bragg) 파장의 변동을, 전파 영역(R3)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 되어 반도체 레이저의 발진 파장의 온도 의존성을 제어할 수가 있다.
도 3은 본 발명의 일실시 형태와 관련되는 반도체 레이저의 발진 파장의 온도 의존성의 보상 원리를 설명하는 도이다.
도 3에 있어서, 온도가 상승하면, 회절격자의 브랙(Bragg) 파장(λB)은 장파장측으로 이동하지만, 발진 파장은 온도 변화가 있어도 변화하지 않는 것을 알 수 있다. 또, 스톱 밴드폭(SB)이 넓을수록 넓은 온도 범위에서 보상이 가능하다. 예를 들면, 도 1의 예에서는, 회절격자의 결합 계수를 300cm-1로 하였지만, 또한, 큰 결합 계수로 함으로써, 스톱 밴드의 폭을 확대하고, 보상하는 온도 범위를 확대하는 것이 가능하다.
또, 상술한 실시예에서는, 파장 선택성도 이득도 가지지 않는 전파 영역(R3)에 반도체와는 역의 굴절률의 온도 의존성을 가지는 온도 보상 재료(103)를 이용하는 방법에 대해서 설명하였지만, 전파 영역(R3)의 재료를 바꿈으로써 임의 온도 의존성을 가지는 반도체 레이저를 제작하는 것이 가능하다. 또, 이득을 가지지 않는 전파 영역(R3)은 발광할 필요가 없기 때문에 반드시 양호한 결정성을 가질 필요는 없다. 이 때문에, 유기 재료나 그 외의 반도체 이외의 재료를 이용할 수가 있어 재료의 선택성을 넓힐 수가 있다. 또, 예를 들면, 회절격자 부분의 반도체보다 큰 굴절률의 온도 의존성을 가지는 재료를 이용하여 이득을 가지지 않는 전파 영역을 구성하도록 하여도 좋고, 이에 의해, 온도 의존성이 큰 반도체 레이저를 형성할 수가 있고, 온도 센서 등으로서 이용할 수가 있다. 또, 반도체와 같이 온도 상승에 의해 굴절률이 상승하는 재료이어도, 회절격자 부분의 반도체보다 작은 굴절률의 온도 의존성을 가지는 재료로 함으로써, 발진 파장의 온도 의존성을 저감할 수가 있다.
도 4는 본 발명의 일실시 형태와 관련되는 반도체 레이저의 굴절률의 온도 계수차와 발진 파장 온도 의존성을 설명하는 도이다. 또, 도 4에서는, 횡축은 파장 선택성을 가지는 이득 영역과 파장 선택성도 이득도 가지지 않는 전파 영역의 굴절률 온도 계수의 차와, 파장 선택성도 이득도 가지지 않는 전파 영역의 길이의 적(product), 종축은 발진 파장의 온도 의존성의 변화를 나타낸다. 또, 여기에서는, 반도체만의 구성으로, 도 1과 같은 각 영역의 길이, 회절격자의 결합 계수 등을 이용하는 경우의 예를 나타내었다.
도 4에 있어서, DFB 레이저의 경우, 발진 파장의 온도 의존성은 1Å/K 정도이다. 이 때문에, 발진 파장을 그 10% 정도 변화시키는 경우, 이득 영역(R1, R2)의 실효적인 굴절률의 온도 미분계수와 전파 영역(R3)의 실효적인 굴절률의 온도 미분계수의 차와, 전파 영역(R3)의 길이의 적(product)을 A점(감소) 혹은 A´ 점(증가)으로 하면 좋고, 그 값은 ± 7.5× 10-4［㎛/K］이다. 또, 발진 파장을 20% 정도 변화시키는 경우, 이득 영역(R1, R2)의 실효적인 굴절률의 온도 미분계수와 전파 영역(R3)의 실효적인 굴절률의 온도 미분계수의 차와, 전파 영역(R3)의 길이의 적(product)을 ± 14.5× 10-4［㎛/K］ 정도로 하면 좋은 것을 알 수 있다. 예를 들면, 전파 영역(R3)의 길이가 10㎛일 때, 각각 ± 7.5× 10-4［1/K］, ± 1.45× 10-4［1/K］이 된다.
또, 도 1의 활성층(102, 104)의 구조에 관해서는, 특히 제약을 두는 것은 아니고, 통상 이용되는 모든 구조의 활성층에 대해 본 발명을 적용함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 활성층(102, 104)에 관해서는, InGaAsP, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하고, 활성층(102, 104)의 구조에 관해서도, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성층 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 반도체 기판(101)에 관해서도, n형 기판으로 한정되는 것은 아니고, p형 기판, 반절연형 기판 등을 이용하도록 하여도 좋다.
또, 주기적 섭동은 활성층(102, 104) 상에 직접적으로 형성하지 않고도, 활성층을 도파하는 광의 전계가 영(zero)이 아닌 유한한 값을 가지는 영역에 형성되어 있으면 동일한 효과를 기대할 수 있다. 예를 들면, 통상의 반도체 레이저로 이용되고 있는 분리구속 이방 구조(SCH 구조 : Separate Confinement Hetero-structure)의 SCH층 상에 형성되어 있어도 좋고, 또, 활성층과 접하고 있지 않은 영역에 클래드층보다 굴절률이 높은 층을 적층하고, 그곳에 주기적 섭동을 형성하여도 좋다.
또한, 이득을 가지지 않는 전파 영역의 상하 혹은 좌우의 적어도 어느 쪽인가 일방이 광구속(optical confinement) 구조를 가지는 도파로 구조로 함으로써, 전파손실을 저감할 수가 있고, 반도체 레이저의 특성을 향상시키는 것이 가능하게 된다.
또, 본 발명의 구조를 기판의 두께 방향으로 형성하고, 면발광 레이저형으로 하여도 동일한 효과를 기대할 수 있다. 또한, 제1 이득 영역(R1), 전파 영역(R3) 및 제2 이득 영역(R2)이 광축을 따라 늘어서 있으면, 에칭 등에 의해 제작한 반사경을 개재시켜, 제1 이득 영역(R1), 전파 영역(R3) 및 제2 이득 영역(R2)을 배치하여도 좋고, 도파로 도중에서 층방향 혹은 횡방향으로 광축을 굽힐 수 있도록 하여도 좋다.
도 5는 본 발명의 제2 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 제2 실시예는, 파장 선택성을 가진 이득 영역(R11)과 이득을 가지지 않는 반사 영역(R12)과의 사이에, 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R13)을 설치함으로써, 발진 파장의 온도 의존성을 제어하도록 한 것이다.
도 5에 있어서, 반도체 기판(201) 상에는 파장 선택성을 가진 이득 영역(R11), 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R13) 및 파장 선택성을 가진 이득을 가지지 않는 반사 영역(R12)이 설치되어 있다. 여기서, 이득 영역(R11)에는 반도체 기판(201) 상에 형성되고 파장 선택성을 가진 이득을 가지는 활성층(202)이 설치되어 있다. 그리고, 활성층(202)에는 복소 굴절률의 주기적인 섭동(攝動), 즉 회절격자가 형성되어 활성층(202)은 분포반사구조로 되어 있다. 그리고, 활성층(202) 상에는 클래드층(210)을 개재시켜 전극(205)이 형성되어 있다.
또, 반사 영역(R12)에는 반도체 기판(201) 상에 형성되고 파장 선택성을 가진 이득을 가지지 않는 반도체층(204)이 설치되어 있다. 여기서, 반도체층(204)에는 복소 굴절률의 주기적인 섭동(攝動), 즉 회절격자가 형성되고 반도체층(204)은 분포반사구조로 되어 있다. 그리고, 반도체층(204) 상에는 클래드층(210)이 형성되어 있다. 또, 반도체 기판(201) 및 클래드층(210)으로서는, 예를 들면, InP, 활성층(202)으로서는, 예를 들면, 발광 파장 1.55㎛의 GaInAsP, 반도체층(204)으로서는, 예를 들면, 발광 파장 1.2㎛의 GaInAsP를 이용할 수가 있다. 또, 반도체층(204)은, 선택 성장 등에 의해 활성층(202)과는 다른 조성의 재료를 성장시킨 후에, 주기 구조를 가지는 회절격자를 작성함으로써 형성할 수 있다.
또한, 전파 영역(R13)에는, 반도체 기판(201) 상의 활성층(202), 반도체층(204) 및 클래드층(210)의 일부를 제거함으로써 형성된 제거 영역(211)이 설치되고, 제거 영역(211)에는 굴절률의 온도 의존성이 이득 영역(R11) 및 반사 영역(R12)과는 다른 온도 보상 재료(203)가 충전되어 있다.
여기서, 온도 보상 재료(203)로서는, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 유기 재료를 이용할 수가 있고, 이러한 유기 재료로서 예를 들면, BCB를 들 수가 있다. 또, 온도 보상 재료(203)로서는 유기 재료의 다층막을 이용함으로써 도파 손실을 저감할 수가 있다.
또, 이득을 가지지 않는 전파 영역(R13)을 반도체 기판(201) 상에 형성하는 경우, 반응성 이온 에칭(ion etching) 등의 이방성 에칭을 이용하여 이득 영역(R11, R12)의 사이에 소망의 폭의 홈을 형성하고, 스핀 코팅(spin coating) 등의 방법에 의해 유기 재료를 홈부에 충전할 수가 있다.
또, 공진기 양측의 단면에는 이득 영역측 반사 방지막(208) 및 반사 영역측 반사 방지막(209)이 형성되고, 반도체 기판(201)의 이면에는 이면 전극(207)이 형성되어 있다. 여기서, 이득 영역(R11)의 길이는 이득 영역(R11)만으로는 반사 손실이 크게 발진하지 않도록 설정할 수가 있다.
그리고, 파장 선택성을 가진 이득 영역(R11)에서 발광 혹은 반사된 광이, 이득을 가지지 않는 전파 영역(R13)을 통과하고, 파장 선택성을 가진 이득을 가지지 않는 반사 영역(R12)에 의해 반사되어 이득을 가지지 않는 전파 영역(R13)을 재차 통과하여, 파장 선택성을 가진 이득 영역(R11)으로 되돌아옴으로써, 궤환을 생기게 하면서 레이저 발진을 일으키게 할 수가 있다.
이 때문에, 이득 영역(R11), 반사 영역(R12) 및 전파 영역(R13)을 레이저 발진과 관계되게 하는 것이 가능하게 되고, 이득 영역(R11) 및 반사 영역(R12)에서의 온도 변화에 의한 발진 파장의 변동을 전파 영역(R13)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 된다.
BCB 등의 유기 재료를 이용함으로써 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 이 때문에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장의 안정화를 도모하는 것이 가능하게 된다.
또, 이득을 가지지 않는 전파 영역(R13)의 길이는, 활성층(202) 및 반도체층(204)에 각각 설치된 회절격자의 실효 길이와 이득을 가지지 않는 전파 영역(R13)의 길이의 합에 의해 결정되는 세로(longitudial) 모드 간격이, 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓게 되도록 설정할 수가 있다. 이에 의해, 1개의 세로 모드만을 회절격자의 스톱 밴드폭 내에 존재시키는 것이 가능하게 되고, 다른 세로 모드의 이득을 억압하는 것이 가능하게 되어 단일 모드 동작의 안정성을 높일 수가 있다.
또, 상술한 실시예에서는, 파장 선택성도 이득도 가지지 않는 전파 영역(R13)에 반도체와는 역의 굴절률의 온도 의존성을 가지는 온도 보상 재료(203)를 이용하는 방법에 대해서 설명하였지만, 전파 영역(R13)의 재료를 바꿈으로써 임의 온도 의존성을 가지는 반도체 레이저를 제작하는 것이 가능하다. 또, 이득을 가지지 않는 전파 영역(R13)은 발광할 필요가 없기 때문에 반드시 양호한 결정성을 가질 필요는 없다. 이 때문에, 유기 재료나 그 외의 반도체 이외의 재료를 이용할 수가 있어 재료의 선택성을 넓힐 수가 있다. 또, 예를 들면, 회절격자 부분의 반도체보다 큰 굴절률의 온도 의존성을 가지는 재료를 이용하여 이득을 가지지 않는 전파 영역을 구성하도록 하여도 좋고, 이에 의해, 온도 의존성이 큰 반도체 레이저를 형성할 수가 있고, 온도 센서 등으로서 이용할 수가 있다. 또, 반도체와 같이 온도 상승에 의해 굴절률이 상승하는 재료이어도, 회절격자 부분의 반도체보다 작은 굴절률의 온도 의존성을 가지는 재료로 함으로써, 발진 파장의 온도 의존성을 저감할 수가 있다.
또, 도 5의 활성층(202)의 구조에 관해서는, 특히 제약을 두는 것은 아니고, 통상 이용되는 모든 구조의 활성층에 대해 본 발명을 적용함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 활성층(202)에 관해서는, InGaAsP, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하고, 활성층(202)의 구조에 관해서도, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성층 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 반도체 기판(201)에 관해서도, n형 기판으로 한정되는 것은 아니고, p형 기판, 반절연형 기판 등을 이용하도록 하여도 좋다.
또, 주기적 섭동은 활성층(202) 상에 직접적으로 형성하지 않고도, 활성층을 도파하는 광의 전계가 영(zero)이 아닌 유한한 값을 가지는 영역에 형성되어 있으면 동일한 효과를 기대할 수 있다. 예를 들면, 통상의 반도체 레이저로 이용되고 있는 분리구속 이방 구조(SCH 구조 : Separate Confinement Hetero-structure)의 SCH층 상에 형성되어 있어도 좋고, 또, 활성층과 접하고 있지 않은 영역에 클래드층보다 굴절률이 높은 층을 적층하고, 그곳에 주기적 섭동을 형성하여도 좋다.
또한, 이득을 가지지 않는 전파 영역의 상하 혹은 좌우의 적어도 어느 쪽인가 일방이 광구속(optical confinement) 구조를 가지는 도파로 구조로 함으로써, 전파손실을 저감할 수가 있고, 반도체 레이저의 특성을 향상시키는 것이 가능하게 된다.
또, 본 발명의 구조를 기판의 두께 방향으로 형성하고, 면발광 레이저형으로 하여도 동일한 효과를 기대할 수 있다. 또한, 이득 영역(R11), 전파 영역(R13) 및 반사 영역(R12)이 광축을 따라 늘어서 있으면, 에칭 등에 의해 제작한 반사경을 개재시켜 이득 영역(R11), 전파 영역(R13) 및 반사 영역(R12)을 배치하여도 좋고, 도파로 도중에서 층방향 혹은 횡방향으로 광축을 굽힐 수 있도록 하여도 좋다.
도 6은 본 발명의 제3 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 이 제3 실시예는, 파장 선택성을 가진 이득 영역(R21)에 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R22)을 결합함으로써, 발진 파장의 온도 의존성을 제어하도록 한 것이다.
도 6에 있어서, 반도체 기판(301) 상에는 파장 선택성을 가진 이득 영역(R21) 및 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R22)이 설치되어 있다. 여기서, 이득 영역(R21)에는, 반도체 기판(301) 상에 형성되고, 파장 선택성을 가진 이득을 가지는 활성층(302)이 설치되어 있다. 그리고, 활성층(302)에는 복소 굴절률의 주기적인 섭동(攝動), 즉 회절격자가 형성되어 활성층(302)은 분포반사구조로 되어 있다. 또, 활성층(302) 상에는 클래드층(310)을 개재시켜 전극(305)이 형성되어 있다. 또, 반도체 기판(301) 및 클래드층(310)으로서는, 예를 들면, InP, 활성층(302)으로서는, 예를 들면, 발광 파장 1.55㎛의 GaInAsP를 이용할 수가 있다.
또한, 전파 영역(R22)에는, 반도체 기판(301) 상의 활성층(302) 및 클래드층(310)의 일부를 제거함으로써 형성된 제거 영역(312)이 설치되고, 제거 영역(312)에는 굴절률의 온도 의존성이 이득 영역(R21)과는 다른 온도 보상 재료(303)가 충전되어 있다.
여기서, 온도 보상 재료(303)로서는, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 유기 재료를 이용할 수가 있고, 이러한 유기 재료로서 예를 들면, BCB를 들 수가 있다. 또, 온도 보상 재료(303)로서 유기 재료의 다층막을 이용함으로써 도파 손실을 저감할 수가 있다.
또, 이득을 가지지 않는 전파 영역(R22)을 반도체 기판(301) 상에 형성하는 경우, 반응성 이온 에칭(ion etching) 등의 이방성 에칭을 이용하여 이득 영역(R21)의 단부에 소망의 폭의 홈을 형성하고, 스핀 코팅(spin coating) 등의 방법에 의해 유기 재료를 홈부에 충전할 수가 있다.
또, 공진기의 이득 영역(R21) 측의 단면에는 활성층(302)이 형성된 반도체 기판(301)의 벽개면에 대해 반사 방지막(308)이 형성되어 있다. 또, 공진기의 전파 영역(R22) 측의 단면에는 고반사막(311)이 형성되어 있다. 또한, 반도체 기판(301)의 이면에는 이면 전극(307)이 형성되어 있다. 여기서, 이득 영역(R21)의 길이는 이득 영역(R21)만으로는 반사 손실이 크게 발진하지 않도록 설정할 수가 있다.
그리고, 파장 선택성을 가진 이득 영역(R21)에서 발광 혹은 반사된 광이, 이득을 가지지 않는 전파 영역(R22)을 통과하고, 고반사막(311)에 의해 반사되어 이득을 가지지 않는 전파 영역(R22)을 재차 통과하여, 파장 선택성을 가진 이득 영역(R21)으로 되돌아옴으로써, 궤환을 생기게 하면서 레이저 발진을 일으키게 할 수가 있다.
이 때문에, 이득 영역(R21) 및 전파 영역(R22)을 레이저 발진과 관계되게 하는 것이 가능하게 되고, 이득 영역(R21)에서의 온도 변화에 의한 발진 파장의 변동을 전파 영역(R22)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 된다.
BCB 등의 유기 재료를 이용함으로써 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 이 때문에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장의 안정화를 도모하는 것이 가능하게 된다.
또, 이득을 가지지 않는 전파 영역(R22)의 길이는, 활성층(202)에 설치된 회절격자의 실효 길이와 이득을 가지지 않는 전파 영역(R22)의 길이의 합에 의해 결정되는 세로(longitudial) 모드 간격이, 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓게 되도록 설정할 수가 있다. 이에 의해, 1개의 세로 모드만을 회절격자의 스톱 밴드폭 내에 존재시키는 것이 가능하게 되고, 다른 세로 모드의 이득을 억압하는 것이 가능하게 되어 단일 모드 동작의 안정성을 높일 수가 있다.
또, 상술한 실시예에서는, 파장 선택성도 이득도 가지지 않는 전파 영역(R22)에 반도체와는 역의 굴절률의 온도 의존성을 가지는 온도 보상 재료(303)를 이용하는 방법에 대해서 설명하였지만, 전파 영역(R22)의 재료를 바꿈으로써 임의 온도 의존성을 가지는 반도체 레이저를 제작하는 것이 가능하다. 또, 이득을 가지지 않는 전파 영역(R22)은 발광할 필요가 없기 때문에 반드시 양호한 결정성을 가질 필요는 없다. 이 때문에, 유기 재료나 그 외의 반도체 이외의 재료를 이용할 수가 있어 재료의 선택성을 넓힐 수가 있다. 또, 예를 들면, 회절격자 부분의 반도체보다 큰 굴절률의 온도 의존성을 가지는 재료를 이용하여 이득을 가지지 않는 전파 영역을 구성하도록 하여도 좋고, 이에 의해, 온도 의존성이 큰 반도체 레이저를 형성할 수가 있고, 온도 센서 등으로서 이용할 수가 있다. 또, 반도체와 같이 온도 상승에 의해 굴절률이 상승하는 재료이어도, 회절격자 부분의 반도체보다 작은 굴절률의 온도 의존성을 가지는 재료로 함으로써, 발진 파장의 온도 의존성을 저감할 수가 있다.
또, 도 6의 활성층(302)의 구조에 관해서는, 특히 제약을 두는 것은 아니고, 통상 이용되는 모든 구조의 활성층에 대해 본 발명을 적용함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 활성층(302)에 관해서는, InGaAsP, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하고, 활성층(302)의 구조에 관해서도, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성층 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 반도체 기판(301)에 관해서도, n형 기판으로 한정되는 것은 아니고, p형 기판, 반절연형 기판 등을 이용하도록 하여도 좋다.
또, 주기적 섭동은 활성층(302) 상에 직접적으로 형성하지 않고도, 활성층을 도파하는 광의 전계가 영(zero)이 아닌 유한한 값을 가지는 영역에 형성되어 있으면 동일한 효과를 기대할 수 있다. 예를 들면, 통상의 반도체 레이저로 이용되고 있는 분리구속 이방 구조(SCH 구조 : Separate Confinement Hetero-structure)의 SCH층 상에 형성되어 있어도 좋고, 또, 활성층과 접하고 있지 않은 영역에 클래드층보다 굴절률이 높은 층을 적층하고, 그곳에 주기적 섭동을 형성하여도 좋다.
또한, 이득을 가지지 않는 전파 영역의 상하 혹은 좌우의 적어도 어느 쪽인가 일방이 광구속(optical confinement) 구조를 가지는 도파로 구조로 함으로써, 전파손실을 저감할 수가 있고, 반도체 레이저의 특성을 향상시키는 것이 가능하게 된다.
　또, 본 발명의 구조를 기판의 두께 방향으로 형성하고, 면발광 레이저형 구조로 하여도 동일한 효과를 기대할 수 있다. 또한, 이득 영역(R21) 및 전파 영역(R22)이 광축을 따라 늘어서 있으면, 에칭 등에 의해 제작한 반사경을 개재시켜 이득 영역(R21) 및 전파 영역(R22)을 배치하여도 좋고, 도파로 도중에서 층방향 혹은 횡방향으로 광축을 굽힐 수 있도록 하여도 좋다.
도 7은 본 발명의 제4 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 이 제4 실시예는, 면발광형 레이저 상에 이득을 가지지 않는 전파 영역(R32)을 적층함으로써, 발진 파장의 온도 의존성을 제어하도록 한 것이다.
도 7에 있어서, 반도체 기판(401) 상에는 파장 선택성을 가진 이득 영역(R31)이 적층되어 있다. 또, 이득 영역(R31) 상에는 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R32)이 적층되고, 전파 영역(R32)에는 굴절률의 온도 의존성이 이득 영역(R31)과는 다른 온도 보상 재료(404)가 설치되어 있다. 여기서, 이득 영역(R31)에는, 반도체 기판(401) 상에 적층된 분포 브랙 반사층(402) 및 분포 브랙 반사층(402) 상에 적층되고, 파장 선택성을 가지는 활성 영역(403)이 설치되어 있다. 또, 분포 브랙 반사층(402)은 조성이 다른 반도체층(409a, 409b)이 교호로 적층된 구조를 가지고, 활성 영역(403)은 활성층(408a) 및 클래드층(408b)이 교호로 적층된 구조를 가질 수가 있다. 그리고, 활성 영역(403) 상에는 광을 출사시키는 개구부(406)가 설치된 전극(405)이 형성되어 있다. 또, 이득 영역(R31)은 그 모두가 이득을 가지고 있지 않아도 좋고, 이득 영역(R31) 전체로서 이득을 얻을 수 있으면 좋다.
여기서, 반도체 기판(401)으로서는, 예를 들면, InP, 활성층(408a) 및 클래드층(408b)으로서는, 예를 들면, GaInAs/InAlAs, 반도체층(409a, 409b)로서는, 예를 들면, InAlGaAs/InAlAs를 이용할 수가 있다.
또, 온도 보상 재료(404)로서는, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 유기 재료를 이용할 수가 있고, 이러한 유기 재료로서 예를 들면, BCB를 들 수가 있다. 또, 온도 보상 재료(404)로서 유기 재료의 다층막을 이용함으로써 도파 손실을 저감할 수가 있다. 또, 이득을 가지지 않는 전파 영역(R32)은 이득 영역(R31) 상에 유기 재료 등을 도포 또는 퇴적함으로써 형성할 수 있다.
또, 온도 보상 재료(404) 상에는 고반사막(411)이 형성되고, 반도체 기판(401)의 이면에는 이면 전극(407)이 형성되어 있다. 여기서, 활성 영역(403)의 활성층(408a) 및 클래드층(408b)의 각 층수는, 그것만으로는 반사 손실이 크게 발진하지 않도록 설정할 수가 있다.
그리고, 파장 선택성을 가진 이득 영역(R31)에서 발광 혹은 반사된 광이, 이득을 가지지 않는 전파 영역(R32)을 통과하고, 고반사막(411)에 의해 반사되어 이득을 가지지 않는 전파 영역(R32)을 재차 통과하여, 파장 선택성을 가진 이득 영역(R31)으로 되돌아옴으로써, 궤환을 생기게 하면서 레이저 발진을 일으키게 할 수가 있다.
이 때문에, 이득 영역(R31) 및 전파 영역(R32)을 레이저 발진과 관계되게 하는 것이 가능하게 되고, 이득 영역(R31)에서의 온도 변화에 의한 발진 파장의 변동을 전파 영역(R32)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 된다.
BCB 등의 유기 재료를 이용함으로써 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 이 때문에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장의 안정화를 도모하는 것이 가능하게 된다.
또, 이득을 가지지 않는 전파 영역(R32)의 두께는, 이득 영역(R31)의 회절격자의 실효 길이와 이득을 가지지 않는 전파 영역(R32)의 길이의 합에 의해 결정되는 세로(longitudial) 모드 간격이, 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓게 되도록 설정할 수가 있다. 이에 의해, 1개의 세로 모드만을 회절격자의 스톱 밴드폭 내에 존재시키는 것이 가능하게 되고, 다른 세로 모드의 이득을 억압하는 것이 가능하게 되어 단일 모드 동작의 안정성을 높일 수가 있다.
또, 상술한 실시예에서는, 파장 선택성도 이득도 가지지 않는 전파 영역(R32)에 반도체와는 역의 굴절률의 온도 의존성을 가지는 온도 보상 재료(404)를 이용하는 방법에 대해서 설명하였지만, 전파 영역(R32)의 재료를 바꿈으로써 임의 온도 의존성을 가지는 반도체 레이저를 제작하는 것이 가능하다. 또, 이득을 가지지 않는 전파 영역(R32)은 발광할 필요가 없기 때문에 반드시 양호한 결정성을 가질 필요는 없다. 이 때문에, 유기 재료나 그 외의 반도체 이외의 재료를 이용할 수가 있어 재료의 선택성을 넓힐 수가 있다. 또, 예를 들면, 회절격자 부분의 반도체보다 큰 굴절률의 온도 의존성을 가지는 재료를 이용하여 이득을 가지지 않는 전파 영역을 구성하도록 하여도 좋고, 이에 의해, 온도 의존성이 큰 반도체 레이저를 형성할 수가 있고, 온도 센서 등으로서 이용할 수가 있다. 또, 반도체와 같이 온도 상승에 의해 굴절률이 상승하는 재료이어도, 회절격자 부분의 반도체보다 작은 굴절률의 온도 의존성을 가지는 재료로 함으로써, 발진 파장의 온도 의존성을 저감할 수가 있다.
또, 도 7의 활성 영역(403)의 구조에 관해서는, 특히 제약을 두는 것은 아니고, 통상 이용되는 모든 구조의 활성 영역(403)에 대해서 본 발명을 적용함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 활성 영역(403)에 관해서는, InGaAsP, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하고, 활성 영역(403)의 구조에 관해서도, 주기적으로 적층하여 회절격자를 형성 가능하다면, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 반절연 매립 구조, 산화 협착 구조 등을 이용하도록 하여도 좋다. 반도체 기판(401)에 관해서도, n형 기판으로 한정되는 것은 아니고, p형 기판, 반절연형 기판 등을 이용하도록 하여도 좋다.
또한, 이득을 가지지 않는 전파 영역을 광구속 구조가 있는 도파로 구조로 함으로써, 전파손실을 저감할 수가 있고, 반도체 레이저의 특성을 향상시키는 것이 가능하게 된다.
도 8은 본 발명의 제5 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 이 제5 실시예는, 광로 변환 구조를 개재시켜 파장 선택성을 가진 이득 영역(R41)과 굴절률의 온도 의존성이 다르며 이득을 가지지 않는 전파 영역(R42)을 결합함으로써 발진 파장의 온도 의존성을 제어하도록 한 것이다.
도 8에 있어서, 반도체 기판(501) 상에는 파장 선택성을 가진 이득 영역(R41), 반사경(512) 및 이득을 가지지 않는 전파 영역(R42)이 설치되고, 이득 영역(R41)과 전파 영역(R42)은 반사경(512)을 개재시켜 광학적으로 결합되어 있다. 여기서, 이득 영역(R41)에는 반도체 기판(501) 상에 형성되고 파장 선택성을 가진 이득을 가지는 활성층(502)이 설치되어 있다. 그리고, 활성층(502)에는 복소 굴절률의 주기적인 섭동(攝動), 즉 회절격자가 형성되어 활성층(502)은 분포반사구조로 되어 있다. 또, 활성층(502) 상에는 클래드층(510)을 개재시켜 전극(505)이 형성되어 있다. 또, 반도체 기판(501) 및 클래드층(510)으로서는, 예를 들면, InP, 활성층(502)으로서는, 예를 들면, 발광 파장 1.55㎛의 GaInAsP를 이용할 수가 있다. 또, 반도체 기판(501) 상에는 이득 영역(R41)의 일단에 배치되도록 하여 반사경(512)이 설치되어 있다. 여기서, 반사경(512)은 이득 영역(R41)의 단부의 클래드층(510)을 에칭하고, 수직 방향으로 90도만 경사진 경사면을 클래드층(510)에 형성함으로써 제작할 수가 있다.
또, 전파 영역(R42)에는 굴절률의 온도 의존성이 이득 영역(R41)과는 다른 온도 보상 재료(503)가 설치되고, 온도 보상 재료(503)는 반사경(512)과 마주보도록 하여 클래드층(510) 상에 배치되어 있다. 또, 이득을 가지지 않는 전파 영역(R42)은, 이득 영역(R41)으로부터 출사된 광이 반사경(512)에 의해 반사되어 온도 보상 재료(503)에 이를 때까지의 광로와, 온도 보상 재료(503)로 구성할 수가 있다.
여기서, 온도 보상 재료(503)로서는, 예를 들면, 반도체와는 역의 굴절률의 온도 의존성을 가지는 유기 재료를 이용할 수가 있고, 이러한 유기 재료로서 예를 들면, BCB를 들 수가 있다. 또, 온도 보상 재료(503)로서 유기 재료의 다층막을 이용함으로써 도파 손실을 저감할 수가 있다.
또, 이득을 가지지 않는 전파 영역(R42)을 클래드층(510) 상에 형성하는 경우, 유기 재료를 스핀 코팅 등의 방법에 의해 도포 또는 퇴적함으로써 제작할 수 있다.
또, 온도 보상 재료(503) 상에는 고반사막(511)이 형성되고, 공진기의 이득 영역(R41) 측의 단면에는 활성층(502)이 형성된 반도체 기판(501)의 벽개면에 대해 반사 방지막(508)이 형성되어 있다. 또한, 반도체 기판(501)의 이면에는 이면 전극(507)이 형성되어 있다. 여기서, 이득 영역(R41)의 길이는 이득 영역(R41)만으로는 반사 손실이 크게 발진하지 않도록 설정할 수가 있다.
그리고, 파장 선택성을 가진 이득 영역(R41)에서 발광 혹은 반사된 광이, 반사경(512)을 개재시켜 광축이 상방향으로 절곡되고, 이득을 가지지 않는 전파 영역(R42)을 통과하고, 고반사막(511)에 의해 반사된다. 그리고, 고반사막(511)에 의해 반사된 광은, 이득을 가지지 않는 전파 영역(R42)을 재차 통과하고, 반사경(512)에 의해 수평 방향으로 광축이 굽어지고, 파장 선택성을 가진 이득 영역(R41)으로 되돌아옴으로써, 궤환을 생기게 하면서 레이저 발진을 일으키게 할 수가 있다.
이 때문에, 이득 영역(R41) 및 전파 영역(R42)을 레이저 발진과 관계되게 하는 것이 가능하게 되고, 이득 영역(R41)에서의 온도 변화에 의한 발진 파장의 변동을 전파 영역(R42)에서의 온도 변화에 의한 위상의 변동으로 보상하는 것이 가능하게 된다.
BCB 등의 유기 재료를 이용함으로써 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 이 때문에, 신재료를 이용하는 일 없이 간단한 구성 및 용이한 가공 방법을 이용함으로써 반도체 레이저의 발진 파장의 안정화를 도모하는 것이 가능하게 된다.
또, 이득을 가지지 않는 전파 영역(R42)의 길이는, 활성층(502)에 설치된 회절격자의 실효 길이와 이득을 가지지 않는 전파 영역(R42)의 길이의 합에 의해 결정되는 세로(longitudial) 모드 간격이, 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓게 되도록 설정할 수가 있다. 이에 의해, 1개의 세로 모드만을 회절격자의 스톱 밴드폭 내에 존재시키는 것이 가능하게 되고, 다른 세로 모드의 이득을 억압하는 것이 가능하게 되어 단일 모드 동작의 안정성을 높일 수가 있다.
또, 상술한 실시예에서는, 광로 변환 구조로서 반사경을 이용하였지만, 예를 들면, 회절격자 등에 의해 광로 변환을 하여도 같은 효과를 기대할 수 있다. 또, 상술한 실시예에서는, 수평과 상하의 광축의 변환을 하도록 반사경을 형성하였지만, 예를 들면, 동일 수평면내에서 반사시켜 광축을 바꾸어도 좋고, 반사 위치가 하나일 필요도 없다. 또, 파장 선택성도 이득도 가지지 않는 전파 영역(R42)에 반도체와는 역의 굴절률의 온도 의존성을 가지는 온도 보상 재료(503)를 이용하는 방법에 대해서 설명하였지만, 전파 영역(R42)의 재료를 바꿈으로써 임의 온도 의존성을 가지는 반도체 레이저를 제작하는 것이 가능하다. 또, 이득을 가지지 않는 전파 영역(R42)은 발광할 필요가 없기 때문에 반드시 양호한 결정성을 가질 필요는 없다. 이 때문에, 유기 재료나 그 외의 반도체 이외의 재료를 이용할 수가 있어 재료의 선택성을 넓힐 수가 있다. 또, 예를 들면, 회절격자 부분의 반도체보다 큰 굴절률의 온도 의존성을 가지는 재료를 이용하여 이득을 가지지 않는 전파 영역을 구성하도록 하여도 좋고, 이에 의해, 온도 의존성이 큰 반도체 레이저를 형성할 수가 있고, 온도 센서 등으로서 이용할 수가 있다. 또, 반도체와 같이 온도 상승에 의해 굴절률이 상승하는 재료이어도, 회절격자 부분의 반도체보다 작은 굴절률의 온도 의존성을 가지는 재료로 함으로써, 발진 파장의 온도 의존성을 저감할 수가 있다.
또, 도 8의 활성층(502)의 구조에 관해서는, 특히 제약을 두는 것은 아니고, 통상 이용되는 모든 구조의 활성층에 대해 본 발명을 적용함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다. 즉, 활성층(502)에 관해서는, InGaAsP, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하고, 활성층(502)의 구조에 관해서도, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성층 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 반도체 기판(501)에 관해서도, n형 기판으로 한정되는 것은 아니고, p형 기판, 반절연형 기판 등을 이용하도록 하여도 좋다.
또, 주기적 섭동은 활성층(502) 상에 직접적으로 형성하지 않고도, 활성층을 도파하는 광의 전계가 영(zero)이 아닌 유한한 값을 가지는 영역에 형성되어 있으면 동일한 효과를 기대할 수 있다. 예를 들면, 통상의 반도체 레이저로 이용되고 있는 분리구속 이방 구조(SCH 구조 : Separate Confinement Hetero-structure)의 SCH층 상에 형성되어 있어도 좋고, 또, 활성층과 접하고 있지 않은 영역에 클래드층보다 굴절률이 높은 층을 적층하고, 그곳에 주기적 섭동을 형성하여도 좋다.
또한, 이득을 가지지 않는 전파 영역을 광구속 구조가 있는 도파로 구조로 함으로써, 전파손실을 저감할 수가 있고, 반도체 레이저의 특성을 향상시키는 것이 가능하게 된다.
도 9는 본 발명의 제6 실시예와 관련되는 반도체 레이저의 구성을 광도파 방향에 수직으로 절단하여 나타낸 단면도이다. 또, 이 제6 실시예는, 광의 전파 영역과 구조가 다른 이득 영역을 설치함으로써, 발진 파장의 온도 의존성을 제어하도록 한 것이다.
도 9a에 있어서, 반도체 기판(601) 상에는 버퍼층(602), 광구속층(603), 코어층(604), 광구속층(605) 및 캡층(cap layer)(606)이 순차 적층되고, 이들 각 층은 매립층(607)으로 매립되어 있다.
또, 도 9b에 있어서, 반도체 기판(611) 상에는 버퍼층(612), 광구속층(613), 코어층(614), 광구속층(615) 및 캡층(616)이 순차 적층되고, 이들 각 층은 매립층(617)으로 매립되어 있다.
또, 도 9c에 있어서, 반도체 기판(621) 상에는 버퍼층(622), 광구속층(623), 코어층(624), 광구속층(625) 및 캡층(626)이 순차 적층되고, 이들 각 층은 매립층(627)으로 매립되어 있다.
또, 도 9d에 있어서, 반도체 기판(631) 상에는 버퍼층(632), 광구속층(633), 코어층(634) 및 캡층(636)이 순차 적층되고, 이들 각 층은 매립층(637)으로 매립되어 있다.
또, 도 9e에 있어서, 반도체 기판(641) 상에는 버퍼층(642), 광구속층(643), 코어층(644), 광구속층(645) 및 캡층(646)이 순차 적층되고, 이들 각 층은 BCB 등의 유기 재료(647)로 매립되어 있다.
여기서, 도 9b의 코어층(614)은 도 9a의 코어층(604)보다 두께가 얇게 되어 있다. 이 때문에, 수평 방향의 광필드 분포(optical field distribution)(F1, F11)를 변화시키는 일 없이 수직 방향의 광필드 분포(F2, F12)를 변화시키는 것이 가능하게 되고, 실효적 굴절률 및 그 온도 의존성에의 각 층의 기여 정도를 다르게 할 수가 있다. 이 결과, 도 9a의 구성과 도 9b의 구성으로, 실효적 굴절률 및 그 온도 의존성을 변화시키는 것이 가능하게 되고, 도 9a의 구성과 도 9b의 구성을 조합함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 도 9c의 코어층(624) 및 광구속층(623, 625)은, 도 9b의 코어층(614) 및 광구속층(613, 615)보다 폭이 좁게 되어 있다. 이 때문에, 수직 방향의 광필드 분포(F12, F22)를 변화시키는 일 없이 수평 방향의 광필드 분포(F11, F21)를 변화시키는 것이 가능하게 되고, 실효적 굴절률 및 그 온도 의존성에의 각 층의 기여 정도를 다르게 할 수가 있다. 이 결과, 도 9b의 구성과 도 9c의 구성으로, 실효적 굴절률 및 그 온도 의존성을 변화시키는 것이 가능하게 되고, 도 9b의 구성과 도 9c의 구성을 조합함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 도 9d의 구성에서는, 도 9b의 구성에 비해, 코어층(633)의 상층의 광구속층(635)이 생략되어 있다. 이 때문에, 수평 방향의 광필드 분포(F11, F31)를 변화시키는 일 없이 수직 방향의 광필드 분포(F12, F32)를 변화시키는 것이 가능하게 되고, 실효적 굴절률 및 그 온도 의존성에의 각 층의 기여 정도를 다르게 할 수가 있다. 이 결과, 도 9b의 구성과 도 9d의 구성으로, 실효적 굴절률 및 그 온도 의존성을 변화시키는 것이 가능하게 되고, 도 9b의 구성과 도 9d의 구성을 조합함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 도 9e의 구성에서는, 도 9c의 매립층(627)을 설치하는 대신에, 유기 재료(647)가 이용되고 있다. 이 때문에, 수직 방향의 광필드 분포(F22, F42)를 변화시키는 일 없이 수평 방향의 광필드 분포(F21, F41)를 변화시키는 것이 가능하게 되고, 실효적 굴절률 및 그 온도 의존성에의 구조의 기여 정도를 다르게 할 수가 있다. 이 결과, 도 9c의 구성과 도 9e의 구성으로, 실효적 굴절률 및 그 온도 의존성을 변화시키는 것이 가능하게 되고, 도 9c의 구성과 도 9e의 구성을 조합함으로써, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
이와 같이, 도 9a∼도 9e의 구성의 어느 쪽을 조합함으로써, 광의 도파 방향을 따라 광의 필드 분포를 변화시키는 것이 가능하게 되고, 동일한 재료를 이용하여 반도체 레이저를 구성하는 경우에도, 반도체 레이저의 발진 파장의 온도 의존성을 제어하는 것이 가능하게 된다.
또, 반도체 기판(601, 611, 621, 631, 641), 버퍼층(602, 612, 622, 632, 642), 캡층(606, 616, 626, 636, 646) 및 매립층(607, 617, 627, 637)으로서는, 예를 들면, InP, 코어층(604, 614, 624, 634, 644)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP, 광구속층(603, 613, 623, 633, 643, 605, 615, 625, 645)으로서는, 예를 들면, 발광 파장 1.1㎛의 GaInAsP를 각각 이용할 수가 있다.
이상 설명한 것처럼, 본 발명의 제1 실시 형태에 의하면, 굴절률의 온도 의존성이 이득 영역과는 다른 재료를 이용하여 비교적 간단한 구성 및 용이한 가공에 의해 반도체 레이저의 발진 파장의 온도 의존성을 소망의 값으로 제어할 수 있다. 특히, 이득을 가지지 않는 전파 영역의 재료로서 반도체와는 역의 굴절률의 온도 의존성을 가지는 재료를 이용함으로써 발진 파장의 온도 의존성을 잃는 것이 가능하고, 발진 파장 온도 무의존 반도체 레이저를 실현할 수 있다.
(집적 광도파로에 있어서의 응용예)
다음에, 본 발명의 제2 실시 형태와 관련되는 집적 광도파로에 대해서 도면을 참조하면서 설명한다. 이 제2 실시 형태에 의하면, 반도체 광도파로와 그 반도체 광도파로와는 굴절률이 다른 재료로 이루어지는 광도파로와의 집적 구조, 및 이를 이용한 광반도체 소자 및 광반도체 집적회로를 제공할 수가 있다. 특히, 본 실시 형태에 의해, 굴절률이 다른 재료가 접합된 계면에서 반사를 저감시키는 것이 가능하게 된다. 이하, 본 실시 형태와 관련되는 몇 개의 구체적인 실시예에 대해서 설명한다.
도 10은 본 발명의 제7 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 나타낸 사시도이다. 또, 이 제7 실시예는, 홈부(A61) 및 반도체판(B61)을 1쌍(pair) 설치함으로써, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감하도록 한 것이다.
도 10에 있어서, 반도체 기판(701)에는 광도파로 영역(R61), 홈부(A61), 반도체판(B61) 및 광도파로 영역(R62)이 광도파 방향을 따라 순차 형성되어 있다. 여기서, 광도파로 영역(R61)과 광도파로 영역(R62)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R61)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R62)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A61)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R62)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B61)은 광도파로 영역(R61)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A61) 및 반도체판(B61)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A61) 및 반도체판(B61)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A61)의 폭 및 반도체판(B61)의 두께는, 광도파로 영역(R61)과 홈부(A61)와의 계면에서 반사한 광이, 홈부(A61)와 반도체판(B61)과의 계면에서 반사한 광 및 반도체판(B61)과 광도파로 영역(R62)과의 계면에서 반사한 광에 의해 약하게 되도록 설정할 수가 있다.
이에 의해, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판(701) 상에 집적하는 경우에도, 이러한 광도파로 사이의 반사를 저감하는 것이 가능하게 되고, 도파로 설계의 자유도를 유지하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 광도파로 영역(R61)이 형성된 반도체 기판(701)의 에칭 가공을 함으로써, 홈부(A61) 및 반도체판(B61)을 반도체 기판(701)에 형성할 수가 있다. 이 때문에, 광도파로 영역(R61)과 광도파로 영역(R62)과의 계면에 반사 방지막을 형성하는 일 없이 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감시킬 수가 있고, 광도파로의 집적화에 용이하게 대응하는 것이 가능하게 된다.
또한, 반도체 기판(701)으로 반도체판(B61)을 1매만 설치함으로써, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감시킬 수가 있고, 분포 반사기와 같이 다수매의 반도체판을 배치할 필요를 없게 하여, 집적 광도파로의 제작을 용이이게 할 수가 있다.
도 11은 도 10의 광도파 방향을 따른 XI-XI선으로 절단한 단면도이다. 도 11에 있어서, 반도체 기판(701) 상에는 코어층(702a, 702b)이 적층되고, 코어층(702a, 702b) 상에는 상부 클래드층(703a, 703b)이 각각 적층되어 있다. 또, 반도체 기판(701) 및 상부 클래드층(703a, 703b)으로서는, 예를 들면, InP, 코어층(702a, 702b)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
또, 코어층(702a, 702b) 및 상부 클래드층(703a, 703b)를 반도체 기판(701) 상에 순차 적층하는 경우, 예를 들면, MBE(molecular　beam　epitaxy), MOCVD(metal　organic　chemical　vapour　deposition), 혹은 ALCVD(atomic　layer　chemical　vapour　deposition) 등의 에피택셜(epitaxial) 성장을 이용할 수가 있다.
그리고, 코어층(702a, 702b) 및 상부 클래드층(703a, 703b)이 순차 적층된 반도체 기판(701)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 폭 d1의 홈(704a)을 형성함과 동시에, 홈(704a)으로부터 소정 간격 d2만 이격하여 배치된 단차(704b)를 반도체 기판(701) 상에 형성한다.
그리고, 홈(704a)에 충전재료(705a)를 매립함과 동시에, 단차(704b)에 광도파로 재료(705b)를 매립함으로써, 광도파로 영역(R61)과의 계면에 배치된 홈부(A61)를 형성하는 것이 가능하게 됨과 동시에, 홈부(A61)로부터 두께 d2의 반도체판(B61)을 이격하여 배치된 광도파로 영역(R62)을 형성할 수가 있다.
이에 의해, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사파의 위상을 조정할 수가 있고, 광도파로 영역(R61)과 광도파로 영역(R62)의 경계에서의 반사파를 서로 상쇄할 수가 있다.
이 때문에, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감시키는 것이 가능함과 동시에, 굴절률이 서로 다른 광도파로 영역(R61)과 광도파로 영역(R62)을 동일 반도체 기판(701) 상에 집적하는 것이 가능하게 되고, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
여기서, 충전재료(705a) 및 광도파로 재료(705b)로서는, 반도체와는 다른 굴절률을 가지는 재료를 이용할 수가 있고, 예를 들면, BCB(Benzocyclobutene)를 들 수가 있다. 이 경우, 광도파로 영역(R61) 및 반도체판(B61)의 등가 굴절률은 3.12, 광도파로 영역(R62) 및 홈부(A61)의 등가 굴절률은 1.54로 할 수가 있다. 또, 등가 굴절률이라는 것은, 광도파로를 전파하는 광에 대해서 정의되는 굴절률이다. 따라서, 광도파로를 전파하는 광을 취급하는 경우에는, 지금까지의 굴절률을 등가 굴절률로 바꾸어 놓으면 좋다.
또, 홈부(A61) 및 광도파로 영역(R62)에서의 도파 손실은, 이러한 전파 거리가 짧은 경우는 무시할 수 있을수록 작지만, 홈부(A61) 및 광도파로 영역(R62)에서의 전파 거리가 길어지면 도파 손실은 무시할 수 없게 된다.　
이 때문에, 도 10의 XII-XII선으로 절단한 도 11의 단면 구조를 도 12의 단면 구조로 바꾸어 놓도록 하여도 좋다.
도 12는 본 발명의 제8 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 이 제8 실시예는, 도 11의 홈부(A61) 및 광도파로 영역(R62)에 코어층을 설치하도록 한 것이다. 도 12에 있어서, 반도체 기판(801)에는 광도파로 영역(R71), 홈부(A71), 반도체판(B71) 및 광도파로 영역(R72)이 광도파 방향을 따라 순차 형성되어 있다.
즉, 반도체 기판(801) 상에는 코어층(802a, 802b)이 적층되고, 코어층(802a, 802b) 상에는 상부 클래드층(803a, 803b)이 각각 적층되어 있다. 또, 반도체 기판(801) 및 상부 클래드층(803a, 803b)으로서는, 예를 들면, InP, 코어층(802a, 802b)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(802a, 802b) 및 상부 클래드층(803a, 803b)이 순차 적층된 반도체 기판(801)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(804a)을 형성함과 동시에, 홈(804a)으로부터 소정 간격만 이격하여 배치된 단차(804b)를 반도체 기판(801) 상에 형성한다.
그리고, 클래드층(805a, 807a)에 의해 끼워진 코어층(806a)을 홈(804a)에 매립함과 동시에, 클래드층(805b, 807b)에 의해 끼워진 코어층(806b)을 단차(804b)에 매립함으로써, 광도파로 영역(R71)과의 계면에 배치된 홈부(A71)를 형성하는 것이 가능하게 됨과 동시에, 홈부(A71)로부터 반도체판(B71)을 이격하여 배치된 광도파로 영역(R72)을 형성할 수가 있다.
여기서, 코어층(806a, 806b)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(805a, 807a, 805b, 807b)의 재료로서는, 예를 들면, 코어층(806a, 806b)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
이에 의해, 광도파로 영역(R71)과 광도파로 영역(R72)과의 경계에서의 반사를 저감시키는 것이 가능함과 동시에, 홈부(A71) 및 광도파로 영역(R72)에서의 도파 손실을 저감시킬 수가 있다.
또, 도 10의 광도파로 영역(R61)에서의 횡방향의 도파 손실을 억제하기 위해서, 도 10의 XIII-XIII선으로 절단한 단면 구조를 도 13의 단면 구조로 바꾸어 놓도록 하여도 좋다.
도 13은 본 발명의 제9 실시예와 관련되는 집적 광도파로의 개략 구성을 광도파 방향과 직교하는 방향을 따라 나타낸 단면도이다. 도 13에 있어서, 반도체 기판(901) 상에는 코어층(902) 및 상부 클래드층(903)이 순차 적층되어 있다. 그리고, 상부 클래드층(903), 코어층(902) 및 반도체 기판(901)의 상부는 광도파 방향을 따라 스트라이프(stripe) 형상으로 에칭 가공되고, 상부 클래드층(903), 코어층(902) 및 반도체 기판(901)의 상부의 양측에는 매립층(904a, 904b)이 각각 형성되어 있다.
또, 반도체 기판(901), 상부 클래드층(903) 및 매립층(904a, 904b)으로서는, 예를 들면, InP, 코어층(902)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
이에 의해, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감시키는 것이 가능함과 동시에, 광도파로 영역(R61)에서의 도파 손실을 저감시킬 수가 있다.
또, 도 10의 광도파로 영역(R62)에서의 횡방향의 도파 손실을 억제하기 위해서, 도 10의 XIV-XIV선으로 절단한 단면 구조를 도 14의 단면 구조로 바꾸어 놓도록 하여도 좋다.
도 14는 본 발명의 제10 실시예와 관련되는 집적 광도파로의 개략 구성을 광도파 방향과 직교하는 방향을 따라 나타낸 단면도이다. 도 14에 있어서, 반도체 기판(1001) 상에는 클래드층(1003)으로 주위를 둘러싼 코어층(1002)이 형성되어 있다. 또, 반도체 기판(1001)으로서는, 예를 들면, InP, 코어층(1002)의 재료로서는, 예를 들면, BCB, 클래드층(1003)의 재료로서는, 예를 들면, 코어층(1002)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
이에 의해, 광도파로 영역(R61)과 광도파로 영역(R62)과의 경계에서의 반사를 저감시키는 것이 가능함과 동시에, 광도파로 영역(R62)에서의 도파 손실을 저감시킬 수가 있다.
또, 도 11의 코어층(702a, 702b)의 형상에 관해서는, 특히 제약을 두는 것은 아니고, 예를 들면, 코어층 중앙부의 굴절률과 클래드층의 굴절률과의 사이의 굴절률을 가지는 재료에 의해 샌드위치된 분리구속 이질 구조(SCH)나, 굴절률을 단계적으로 변화시킨 경사 굴절률(GI-) SCH로 하여도 좋다.
또, 반도체 레이저에 본 구조를 적용하는 경우, 코어로서 활성 영역을 이용하여도 좋고, 그 형상은, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 또한, 재료에 관해서도, InP 및 GaInAsP의 조합으로 한정되는 일 없이, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하다.
또, 도 13의 횡방향 구속에 관해서도, 특히 제약을 두는 것은 아니고, 반도체 도파로 구조로서 통상 이용되고 있는 릿지 도파로나 하이메사 도파로 등을 이용하도록 하여도 좋다.
또, 도 14의 광도파로 영역(R62)에 관해서도, 특히 제약을 두는 것은 아니고, 릿지 도파로나 하이메사 도파로 등을 이용하도록 하여도 좋다.
이하, 도 11 실시예의 동작 원리를 보다 상세하게 설명한다.　
도 11에 있어서, 광도파로 영역(R61) 및 반도체판(B61)의 등가 굴절률을 3.12, 광도파로 영역(R62) 및 홈부(A61)의 등가 굴절률을 1.54로 하면, (3)식에 의해, 각 영역의 계면에서 12% 정도의 반사가 생긴다. 그러나, 각 영역의 계면에서의 전체의 반사율은 단순한 더하기가 아니고, 반사파의 위상을 고려할 필요가 있다. 즉, 강도가 동등하여도 위상이 반전하고 있으면 광은 서로 상쇄한다. 따라서, 홈부(A61)의 폭 및 반도체판(B61)의 두께를 조정함으로써, 각 영역의 계면에서의 반사파의 위상을 최적화하여, 이러한 계면에서의 전체의 반사율을 저감할 수가 있다.
도 15는 도 11의 집적 광도파로의 결합부에 있어서의 반사율을 홈부(A61)의 폭 d1과 반도체판(B61)의 두께 d2와의 관계로 나타낸 도이다. 또, 도 15는 광도파로 영역(R61) 및 반도체판(B61)의 등가 굴절률 N1을 3.12, 광도파로 영역(R62) 및 홈부(A61)의 등가 굴절률 N2를 1.54로 하여 홈부(A61)의 폭 d1과 반도체판(B61)의 두께 d2에 대한 반사율을 등고선으로 나타낸 것이다. 또, 보다 일반적으로 이야기를 진행시키기 위해 각 축의 반대측의 축에 광학 길이를 나타내었다.
도 15에 있어서, 굵은 실선은, 홈부(A61) 및 반도체판(B61)을 형성하는 일이 없고, 광도파로 영역(R61)과 광도파로 영역(R62)을 직접 접합하는 경우의 반사율(약 12%)을 나타낸다. 즉, 입사 파장을 λ라고 하면, 홈부(A61) 혹은 반도체판(B61)의 광학 길이가 λ/2일 때의 직선과 파선으로 나타낸 N1d1＋N2d2 = λ/4× (2k＋1)의 직선(k는 정수)에 근접한 곡선이다.
이러한 굵은 실선으로 둘러싸인 거의 삼각형의 영역에서는, 단순한 2도파로의 접합보다 반사율이 작아진다. 이러한 삼각형의 영역은, 근사적으로,
N1d1 ＞ λ/2n, N2d2 ＞ λ/2m, N1d1＋N2d2 ＜ λ/4(2k＋1)
… (6)
(k, m, n은 n＋m = k의 관계를 만족하는 정수)
혹은,
N1d1 ＜ λ/2n, N2d2 ＜ λ/2m, N1d1＋N2d2 ＞ λ/4(2k＋1)
… (7)
(k, m, n은 n＋m = k-1의 관계를 만족하는 정수)
의 범위로 나타낼 수가 있다.
여기서, 원점에 가장 가까운 삼각형으로 나타낸 것처럼, 이 삼각형의 각 변을 λ/64만큼 삼각형의 중심을 향해 시프트(shift)해 놓은 영역(c)에서는 반사율 10% 이하(단순한 2도파로의 접합에 대해서 약 80%), 마찬가지로 λ/32만큼 시프트해 놓은 영역(b)에서는 반사율 5% 이하(단순한 2도파로의 접합에 대해서 약 40%), 마찬가지로 λ/16만큼 시프트해 놓은 영역(a)에서는 반사율 1% 이하(단순한 2도파로의 접합에 대해서 약 8%)로 할 수가 있다. 또, 영역(d)은 단순한 2도파로를 접합했을 때의 반사율보다 낮아지는 영역이다.
즉, 삼각형의 각 변을 작게 하는 양을 δx라고 하면, 이를 나타내는 각 변은,
N1d1 ＞ nλ/2 ± δx,
N2d2 ＞ mλ/2 ± δx,
N1d1＋N2d2 = λ/4× (2k＋1) ± δx,
가 된다. 이들은 다른 삼각형의 영역에서도 마찬가지이다.
또, 무반사를 얻는데는 m, n을 정수로서,
N1d1＋N2d2
= ± λ/(2π)［cos-1{± (N1 2＋N2 2)/(N1＋N2)2}＋2mπ］
… (8)
N1d1-N2d2 = λ/2n　　　　　　　　　　　　　　
… (9)
을 만족하면 좋다. 이는 각 삼각형의 영역의 거의 중심에 상당한다.
또, 상술한 실시예에서는, 홈부(A61)에 충전하는 재료를 광도파로 영역(R62)의 재료와 동일하게 하는 방법에 대해서 설명하였지만, 홈부(A61)에 충전하는 재료와 광도파로 영역(R62)의 재료와는 서로 차이가 나도 좋다. 또, 광도파로 영역(R61)과 반도체판(B61)은 반드시 같은 층 구조가 아니어도 좋다.
도 16은 본 발명의 제10 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 또, 이 제10 실시예는 도 12의 구조를 대향 배치한 것이다. 도 16에 있어서, 반도체 기판(1101)에는 광도파로 영역(R111), 홈부(A111), 반도체판(B111), 광도파로 영역(R112), 반도체판(B112), 홈부(A112) 및 광도파로 영역(R113)이 광도파 방향을 따라 순차 형성되어 있다.
여기서, 광도파로 영역(R111, R113)과 광도파로 영역(R112)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R111, R113)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R112)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A111, A112)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R112)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B111, B112)은 광도파로 영역(R111, R113)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A111, A112) 및 반도체판(B111, B112)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A111, A112) 및 반도체판(B111, B112)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A111)의 폭 및 반도체판(B111)의 두께는, 광도파로 영역(R111)과 홈부(A111)와의 계면에서 반사한 광이, 홈부(A111)와 반도체판(B111)과의 계면에서 반사한 광 및 반도체판(B111)과 광도파로 영역(R112)과의 계면에서 반사한 광에 의해 약하게 되도록 설정할 수가 있다.
또, 홈부(A112)의 폭 및 반도체판(B112)의 두께는, 광도파로 영역(R112)과 반도체판(B112)과의 계면에서 반사한 광이, 반도체판(B112)과 홈부(A112)와의 계면에서 반사한 광 및 홈부(A112)와 광도파로 영역(R113)과의 계면에서 반사한 광에 의해 약하게 되도록 설정할 수가 있다.
즉, 반도체 기판(1101) 상에는 코어층(1102a∼1102d)이 적층되고, 코어층(1102a∼1102d) 상에는 상부 클래드층(1103a∼1103d)이 각각 적층되어 있다. 또, 반도체 기판(1101) 및 상부 클래드층(1103a∼1103d)으로서는, 예를 들면, InP, 코어층(1102a∼1102d)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(1102a∼1102d) 및 상부 클래드층(1103a∼1103d)이 순차 적층된 반도체 기판(1101)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(1104a, 1104c)을 형성함과 동시에, 홈(1104a, 1104c)으로부터 소정 간격만 이격하여 배치된 오목부(1104b)를 반도체 기판(1101) 상에 형성한다.
그리고, 클래드층(1105a, 1107a)에 의해 끼워진 코어층(1106a)을 홈(1104a)에 매립함과 동시에, 클래드층(1105c, 1107c)에 의해 끼워진 코어층(1106c)을 홈(1104c)에 매립함으로써, 광도파로 영역(R111, R113)과의 계면에 각각 배치된 홈부(A111, A112)를 형성하는 것이 가능하게 된다.
또, 클래드층(1105b, 1107b)에 의해 끼워진 코어층(1106b)을 오목부(1104b)에 매립함으로써, 홈부(A111, A112)로부터 반도체판(B111, B112)을 각각 이격하여 배치된 광도파로 영역(R112)을 형성할 수가 있다.
여기서, 코어층(1106a∼1106c)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(1105a∼1105c, 1107a∼1107c)의 재료로서는, 예를 들면, 코어층(1106a∼1106c)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
이에 의해, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판(1101) 상에 집적했을 때의 광도파로 사이의 반사를 저감하는 것이 가능함과 동시에, 반도체와는 다른 굴절률을 가지는 재료로 이루어지는 광도파로를 반도체 광도파로의 도중에 집적할 수가 있다. 이 때문에, 도파로 설계의 자유도를 향상시키는 것을 가능하게 하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 도 16 실시예는, 도 12의 구조를 대향 배치한 것이기 때문에, 도 16 실시예의 도파로, 코어층 및 클래드층의 재료나 구조는, 특히 제약을 두는 것은 아니고, 여기서 설명한 이외의 재료나 구조를 이용하도록 하여도 좋다.
또, 도 16 실시예에서는, 도 12의 구조를 1조만 대향 배치하는 방법에 대해서 설명하였지만, 도 12의 구조를 3개 이상 종렬 접속하도록 하여도 좋다. 여기서, 도 12의 구조를 이용함으로써, 개개의 광도파로 사이의 반사율을 억제할 수가 있고, 집적 광도파로 전체의 반사율을 억제할 수가 있다.
또, 상술한 집적 광도파로의 광학 길이에 대해서 생각하면, 반도체의 굴절률은 온도 상승에 의해 증대한다, 즉 굴절률의 온도 미분계수는 양이기 때문에, 주위 온도가 상승하면 광도파로의 광학 길이가 길어진다.
그래서, 예를 들면, 도 11의 광도파로 영역(R62)이나 도 16의 광도파로 영역(R112)을 음의 굴절률 온도 미분계수를 가지는 재료를 이용하여 구성하도록 하여도 좋다. 이에 의해, 온도 변화에 의해 개개의 광도파로의 광학 길이가 변화하는 경우에도, 광도파로 전체의 광학 길이의 온도 변화를 억제하는 것이 가능하게 된다. 또, 음의 굴절률 온도 미분계수를 가지는 재료로서는, 예를 들면, PMMA를 이용할 수가 있다.
도 17은 본 발명의 제11 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 또, 이 제11 실시예는 도 16의 구조에 반도체 레이저를 집적화하도록 한 것이다. 도 17에 있어서, 반도체 기판(1201)에는 광도파로 영역(R121), 홈부(A121), 반도체판(B121), 광도파로 영역(R122), 반도체판(B122), 홈부(A122) 및 광도파로 영역(R123)이 광도파 방향을 따라 순차 형성되고, 광도파로 영역(R121) 및 광도파로 영역(R123)에는 레이저 다이오드가 형성되어 있다.
여기서, 광도파로 영역(R121, R123)과 광도파로 영역(R122)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R121, R123)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R122)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A121, A122)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R122)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B121, B122)은 광도파로 영역(R121, R123)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A121, A122) 및 반도체판(B121, B122)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A121, A122) 및 반도체판(B121, B122)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A121)의 폭 및 반도체판(B121)의 두께는, 광도파로 영역(R121)과 홈부(A121)와의 계면에서 반사한 광이, 홈부(A121)와 반도체판(B121)과의 계면에서 반사한 광 및 반도체판(B121)과 광도파로 영역(R122)과의 계면에서 반사한 광에 의해 약하게 되도록 설정할 수가 있다.
또, 홈부(A122)의 폭 및 반도체판(B122)의 두께는, 광도파로 영역(R122)와 반도체판(B122)과의 계면에서 반사한 광이, 반도체판(B122)과 홈부(A122)와의 계면에서 반사한 광 및 홈부(A122)와 광도파로 영역(R123)과의 계면에서 반사한 광에 의해 약하게 되도록 설정할 수가 있다.
즉, 반도체 기판(1201) 상에는 활성층(1202a, 1202d) 및 코어층(1202b, 1202c)이 적층되고, 활성층(1202a, 1202d) 및 코어층(1202b, 1202c) 상에는 반도체 기판(1201)과 다른 도전형의 상부 클래드층(1203a, 1203d, 1203b, 1203c)이 각각 적층되어 있다. 또, 반도체 기판(1201) 및 상부 클래드층(1203a∼1203d)으로서는, 예를 들면, InP, 활성층(1202a, 1202d) 및 코어층(1202b, 1202c)으로서는, 예를 들면, 파장 1.55㎛의 GaInAsP를 이용할 수가 있다. 또, 예를 들면, 반도체 기판(1201)을 n형으로 하고, 상부 클래드층(1203a∼1203d)을 p형으로 할 수가 있다.
그리고, 활성층(1202a, 1202d) 및 코어층(1202c, 1202c) 상에 상부 클래드층(1203a∼1203d)이 적층된 반도체 기판(1201)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(1204a, 1204c)을 형성함과 동시에, 홈(1204a, 1204c)으로부터 소정 간격만 이격하여 배치된 오목부(1204b)를 반도체 기판(1201) 상에 형성한다. 이에 의해, 광도파로 영역(R121, R123)에 대응하여 활성층(1202a, 1202d)을 각각 배치함과 동시에, 반도체판(B121, B122)에 대응하여 코어층(1202b, 1202c)을 각각 배치할 수가 있다.
그리고, 클래드층(1205a, 1207a)에 의해 끼워진 코어층(1206a)을 홈(1204a)에 매립함과 동시에, 클래드층(1205c, 1207c)에 의해 끼워진 코어층(1206c)을 홈(1204c)에 매립함으로써, 광도파로 영역(R121), R123)과의 계면에 각각 배치된 홈부(A121, A122)를 형성하는 것이 가능하게 된다.
또, 클래드층(1205b, 1207b)에 의해 끼워진 코어층(1206b)을 오목부(1204b)에 매립함으로써, 홈부(A121, A122)로부터 반도체판(B121, B122)을 각각 이격하여 배치된 광도파로 영역(R122)을 형성할 수가 있다.
또, 상부 클래드층(1203a, 1203d) 상에 전극(1208a, 1208b)를 각각 형성함과 동시에, 반도체 기판(1201)의 이면에 전극(1208c)을 형성함으로써, 광도파로 영역(R121) 및 광도파로 영역(R123)에 레이저 다이오드를 각각 형성할 수가 있다.
여기서, 코어층(1206a∼1206c)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(1205a∼1205c, 1207a∼1207c)의 재료로서는, 예를 들면, 코어층(1206a∼1206c)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
또, 음의 굴절률 온도 미분계수를 가지는 재료를 이용하여 광도파로 영역(R122)을 구성하도록 하여도 좋고, 예를 들면, PMMA를 이용할 수가 있다. 이에 의해, 공진기 길이를 온도에 대해서 일정하게 할 수가 있고, 반도체 레이저의 발진 파장의 온도 의존성을 억제할 수가 있다.
또한, 광도파로 영역(R121 및 R123)에 회절격자 등을 형성하여 파장 선택성을 부여하도록 하여도 좋고, 분포궤환형태(DFB) 반도체 레이저나 분포 반사기(DBR) 등을 제작하도록 하여도 좋다.
또, 활성층(1202a, 1202d) 및 코어층(1202b, 1202c)의 구조는, 예를 들면, 활성층 또는 코어층 중앙부의 굴절률과 클래드층의 굴절률과의 사이의 굴절률을 가지는 재료에 의해 샌드위치된 분리구속 이질 구조(SCH)나, 굴절률을 단계적으로 변화시킨 경사 굴절률(GI-) SCH로 하여도 좋다.
또, 활성층(1202a, 1202d)의 형상은, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 매립 이질 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 또한, 재료에 관해서도, InP 및 GaInAsP의 조합으로 한정되는 일 없이, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하다.
도 18은 본 발명의 제12 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 나타낸 사시도이다. 또, 이 제12 실시예는 홈부(A131, A132) 및 반도체판(B131, B132)을 2쌍 설치함으로써, 광도파로 영역(R131)과 광도파로 영역(R132)과의 경계에서의 반사를 저감할 수 있는 파장 범위를 확대할 수 있도록 한 것이다.
도 18에 있어서, 반도체 기판(711)에는 광도파로 영역(R131), 홈부(A131), 반도체판(B131), 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)이 광도파 방향을 따라 순차 형성되어 있다. 여기서, 광도파로 영역(R131)과 광도파로 영역(R132)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R131)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R132)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A131, A132)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R132)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B131, B132)은 광도파로 영역(R131)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A131, A132) 및 반도체판(B131, B132)는 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A131, A132) 및 반도체판(B131, B132)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A131, A132)의 폭 및 반도체판(B131, B132)의 두께는, 광도파로 영역(R131)과 홈부(A131)와의 계면에서 반사한 광이, 홈부(A131)와 반도체판(B131)과의 계면에서 반사한 광, 반도체판(B131)과 홈부(A132)와의 계면에서 반사한 광, 홈부(A132)와 반도체판(B132)과의 계면에서 반사한 광 및 반도체판(B132)와 광도파로 영역(R132)과의 계면에서 반사한 광에 의해 약하게 되도록 각각 설정할 수가 있다.
이에 의해, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판(711) 상에 집적하는 경우에도, 이러한 광도파로 사이의 반사를 저감하는 것이 가능하게 되고, 도파로 설계의 자유도를 유지하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 광도파로 영역(R131)이 형성된 반도체 기판(711)의 에칭 가공을 함으로써, 홈부(A131, A132) 및 반도체판(B131, B132)을 반도체 기판(711)에 형성할 수가 있다. 이 때문에, 광도파로 영역(R131)과 광도파로 영역(R132)과의 계면에 반사 방지막을 형성하는 일 없이 광도파로 영역(R131)과 광도파로 영역(R132)과의 경계에서의 반사를 저감시킬 수가 있고, 광도파로의 집적화에 용이하게 대응하는 것이 가능하게 된다.
또한, 홈부(A131, A132)의 폭 및 반도체판(B131, B132)의 두께를 조정함으로써, 광도파로 영역(R131)과 광도파로 영역(R132)과의 경계에서의 반사를 저감할 수 있는 파장 범위를 확대하는 것이 가능하게 되고, 파장 다중 광네트워크 등에의 적용을 가능하게 하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
도 19는 도 18의 광도파 방향을 따른 XIX, XX-XIX, XX선으로 절단한 절단도이다. 도 19에 있어서, 반도체 기판(711) 상에는 코어층(712a∼712c)이 적층되고, 코어층(712a∼712c) 상에는 상부 클래드층(713a∼713c)이 각각 적층되어 있다. 또, 반도체 기판(711) 및 상부 클래드층(713a∼713c)으로서는, 예를 들면, InP, 코어층(712a∼712c)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(712a∼712c) 및 상부 클래드층(713a∼713c)이 순차 적층된 반도체 기판(711)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 폭 d1의 홈(714a)을 형성함과 동시에, 홈(714a)으로부터 소정 간격 d2만 이격하여 배치된 폭 d3의 홈(714b)을 형성하고, 또한, 홈(714b)으로부터 소정 간격 d4만 이격하여 배치된 단차(714c)를 반도체 기판(711) 상에 형성한다.
그리고, 홈(714a, 714b)에 충전재료(715a, 715b)를 각각 매립함으로써, 광도파로 영역(R131)과의 계면에 배치된 홈부(A131)를 형성하는 것이 가능하게 됨과 동시에, 홈부(A131)로부터 두께 d2의 반도체판(B131)을 이격하여 배치된 홈부(A132)를 형성하는 것이 가능하게 된다.　
또, 단차(714c)에 광도파로 재료(715c)를 매립함으로써, 홈부(A132)로부터 두께 d4의 반도체판(B132)을 이격하여 배치된 광도파로 영역(R132)을 형성할 수가 있다.
여기서, 충전재료(715a, 715b) 및 광도파로 재료(715c)로서는, 반도체와는 다른 굴절률을 가지는 재료를 이용할 수가 있고, 예를 들면, BCB를 들 수가 있다. 이 경우, 광도파로 영역(R131) 및 반도체판(B131, B132)의 등가 굴절률은 3.12, 광도파로 영역(R132) 및 홈부(A131, A132)의 등가 굴절률은 1.54로 할 수가 있다.
이에 의해, 광도파로 영역(R131)과 광도파로 영역(R132)과의 경계에서의 반사를 넓은 파장 범위에 걸쳐 저감시키는 것이 가능함과 동시에, 굴절률이 서로 다른 광도파로 영역(R131)과 광도파로 영역(R132)을 동일 반도체 기판(711) 상에 집적하는 것이 가능하게 되고, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
또, 홈부(A131, A132) 및 광도파로 영역(R132)에서의 도파 손실은, 이러한 전파 거리가 짧은 경우는 무시할 수 있을 정도로 작지만, 홈부(A131, A132) 및 광도파로 영역(R132)에서의 전파 거리가 길어지면 도파 손실은 무시할 수 없게 된다.
이 때문에, 도 18의 XX-XX선으로 절단한 도 19의 단면 구조를 도 20의 단면 구조로 바꾸어 놓도록 하여도 좋다.
도 20은 본 발명의 제13 실시예와 관련되는 집적 광도파로의 결합부의 개략 구성을 광도파 방향을 따라 나타낸 단면도이다. 또, 이 제13 실시예는 도 19의 홈부(A131, A132) 및 광도파로 영역(R132)에 코어층을 설치하도록 한 것이다.
도 20에 있어서, 반도체 기판(811)에는 광도파로 영역(R141), 홈부(A141), 반도체판(B141), 홈부(A142), 반도체판(B142) 및 광도파로 영역(R142)이 광도파 방향을 따라 순차 형성되어 있다.
즉, 반도체 기판(811) 상에는 코어층(812a∼812c)이 적층되고, 코어층(812a∼812c) 상에는 상부 클래드층(813a∼813c)이 각각 적층되어 있다. 또, 반도체 기판(811) 및 상부 클래드층(813a∼813c)으로서는, 예를 들면, InP, 코어층(812a∼812c)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(812a∼812c) 및 상부 클래드층(813a∼813c)이 순차 적층된 반도체 기판(811)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(814a)을 형성함과 동시에, 홈(814a)으로부터 소정 간격만 이격하여 배치된 홈(814b)을 형성하고, 또한, 홈(814b)으로부터 소정 간격만 이격하여 배치된 단차(814c)를 반도체 기판(811) 상에 형성한다.
그리고, 클래드층(815a, 817a)에 의해 끼워진 코어층(816a)를 홈(814a)에 매립함과 동시에, 클래드층(815b, 817b)에 의해 끼워진 코어층(816b)을 홈(814b)에 매립함으로써, 광도파로 영역(R141)과의 계면에 배치된 홈부(A141)를 형성하는 것이 가능하게 됨과 동시에, 홈부(A141)로부터 반도체판(B141)을 이격하여 배치된 홈부(A142)를 형성하는 것이 가능하게 된다.
또, 클래드층(815c, 817c)에 의해 끼워진 코어층(816c)을 단차(814c)에 매립함으로써, 홈부(A142)로부터 반도체판(B142)을 이격하여 배치된 광도파로 영역(R142)을 형성할 수가 있다.　
여기서, 코어층(816a∼816c)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(815a∼815c, 817a∼817c)의 재료로서는, 예를 들면, 코어층(816a∼816c)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.　
이에 의해, 광도파로 영역(R141)과 광도파로 영역(R142)과의 경계에서의 반사를 저감시키는 것이 가능함과 동시에, 홈부(A141, A142) 및 광도파로 영역(R142)에서의 도파 손실을 저감시킬 수가 있다.
또, 도 19의 광도파로 영역(R131)에서의 횡방향의 도파 손실을 억제하기 위해서, 도 18의 XIII-XIII선으로 절단한 단면 구조를 도 13의 단면 구조로 바꾸어 놓도록 하여도 좋다. 또, 도 18의 광도파로 영역(R132)에서의 횡방향의 도파 손실을 억제하기 위해서, 도 18의 XIV-XIV선으로 절단한 단면 구조를 도 14의 단면 구조로 바꾸어 놓도록 하여도 좋다.
또, 도 19의 코어층(712a, 712b)의 형상에 관해서는, 특히 제약을 두는 것은 아니고, 예를 들면, 코어층 중앙부의 굴절률과 클래드층의 굴절률과의 사이의 굴절률을 가지는 재료에 의해 샌드위치된 분리구속 이질 구조(SCH)나, 굴절률을 단계적으로 변화시킨 경사 굴절률(GI-) SCH로 하여도 좋다.
또, 반도체 레이저에 본 구조를 적용하는 경우, 코어로서 활성 영역을 이용하여도 좋고, 그 형상은, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 또한, 재료에 관해서도, InP 및 GaInAsP의 조합으로 한정되는 일 없이, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하다.
또, 도 19의 광도파로 영역(R131) 및 반도체판(B131, B132)의 등가 굴절률 N1을 3.12, 광도파로 영역(R132) 및 홈부(A131, A132)의 등가 굴절률 N2를 1.54로 하면, 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)로 구성되는 광도파로에서는, 홈부(A131)의 폭 d1과 반도체판(B131)의 두께 d2에 대한 반사율은 도 15와 같게 된다.
　이 때문에, 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)로 구성되는 광도파로의 반사율을 저감시키기 위해서는, (6)식 또는 (7)식의 관계를 만족하도록, 홈부(A131)의 폭 d1과 반도체판(B131)의 두께 d2를 설정하면 좋다.
또, 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)로 구성되는 광도파로의 반사율을 영(zero)으로 하기 위해서는, (8)식 또는 (9)식의 관계를 만족하도록, 홈부(A131)의 폭 d1과 반도체판(B131)의 두께 d2를 설정하면 좋다.
또, 어떤 파장 λ에 대해서 도 19의 광도파로 전체에서의 반사를 영(zero)으로 하기 위해서는, 도 19의 전체 구성을 홈부(A132)에 의해 분할하고, 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)로 구성되는 광도파로와 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로를 상정하면, 이것들 쌍방의 광도파로의 반사율을 영(zero)으로 할 필요가 있다.
이 때문에, 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)으로(로) 구성되는 광도파로의 반사율을 영(zero)으로 한 다음, 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로의 반사율을 영(zero)으로 할 필요가 있다.
여기서, 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로의 반사율을 영(zero)으로 하는 조건은 이하의 (10)식으로 주어질 수가 있다.　
N2d4 = λ/2n
… (10)
(n은 정수)
도 21은 도 19의 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로의 반사율과 반도체판(B132)의 두께 d4와의 관계를 나타내는 도이다. 또, 입사 파장은 1.55㎛로 하였다.
도 21에 있어서, 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로의 반사율은, 사선으로 나타낸 영역에서는, 단순한 2도파로의 접합(약 12%)보다 작아진다. 그리고, 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 광도파로의 반사율을 단순한 2도파로의 접합보다 작게 하는 조건은 이하의 (11)식으로 주어질 수가 있다.　
λ/2n-λ/16 ＜ N2d4 ＜ λ/2n＋λ/16
… (11)
(n은 정수)
여기서, 도 19의 전체의 광도파로는 광도파로 영역(R131), 홈부(A131), 반도체판(B131) 및 홈부(A132)로 구성되는 좌측 광도파로와 홈부(A132), 반도체판(B132) 및 광도파로 영역(R132)으로 구성되는 우측 광도파로를 접속한 것이고, 좌측 광도파로의 후단과 우측 광도파로의 전단은 동일 굴절률이기 때문에, 이 부분에서는 반사는 생기지 않는다. 이 때문에, 분할전의 광도파로 전체를 생각하여도, 입사 파장 λ일 때, 광도파로 영역(R131)과 광도파로 영역(R132)과의 결합부에서의 반사를 영(zero)으로 할 수가 있다. 이는 홈부(A132)의 폭 d3에는 의존하지 않는다.
도 22는 도 18의 홈부(A132)의 폭 d3과 입사 파장에 대한 반사율과의 관계를 나타내는 도이다. 또, 도 22에서는, N1=1.54, N2=3.21로 하고, 입사 파장 λ=1.55㎛로 했을 때에 반사율이 영(zero)이 되는 조건을 만족하도록, d1=1.08㎛, d2=1.00㎛, d4=0.966㎛로 하였다. 또, 보다 일반적으로 이야기를 진행시키기 위해서 광학 길이도 나타내었다.
도 22에 있어서, 영역(d)은 광도파로 영역(R131)과 광도파로 영역(R132)을 단지 접합했을 때의 반사율(약 12%)보다 낮아지는 영역, 영역(c)은 반사율 10% 이하의 영역, 영역(b)은 반사율 5% 이하의 영역, 영역(a)은 반사율 1% 이하의 영역이다.
즉, 홈부(A132)의 폭 d3을 바꿈으로써 저반사율이 얻어지는 영역을 변화시킬 수가 있다. 예를 들면, 영역(d)의 파장폭을 넓히는데는,
λ/2(n＋1/4) ＜ N1d3 ＜ λ/2(n＋1)
(n은 정수)
로 하면 좋다. 또, 영역(a)의 파장폭을 넓히는데는,
λ/2(m＋3/8) ＜ N1d3 ＜ λ/2(m＋3/4)
(m은 정수)
로 하면 좋다.
또, 상술한 실시예에서는, 홈부(A131, A132)에 충전하는 재료를 광도파로 영역(R132)의 재료와 동일하게 하는 방법에 대해서 설명하였지만, 홈부(A131, A132)에 충전하는 재료와 광도파로 영역(R132)의 재료와는 서로 차이가 나도 좋다. 또, 광도파로 영역(R131)과 반도체판(B131, B132)은 반드시 같은 층 구조가 아니어도 좋다.
　도 23은 본 발명의 제14 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 또, 이 제14 실시예는, 홈부(A151∼A154) 및 반도체판(B151∼B154)를 교호로 반복하여 배치함으로써, 저반사가 되는 파장 밴드를 샤프(sharp)하게 할 수 있도록 한 것이다.
도 23에 있어서, 반도체 기판(911)에는 광도파로 영역(R151) 및 광도파로 영역(R152)이 광도파 방향을 따라 형성됨과 동시에, 광도파로 영역(R151)과 광도파로 영역(R152)과의 사이에는, 홈부(A151∼A154) 및 반도체판(B151∼B154)이 광도파 방향을 따라 교호로 배치되어 있다.
여기서, 광도파로 영역(R151)과 광도파로 영역(R152)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R151)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R152)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A151∼A154)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R152)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B151∼B154)은 광도파로 영역(R151)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A151∼A154) 및 반도체판(B151∼B154)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A151∼A154) 및 반도체판(B151∼B154)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A151)의 폭 및 반도체판(B151)의 두께는, 광도파로 영역(R14), 홈부(A151), 반도체판(B151) 및 홈부(A152)로 구성되는 광도파로에 있어서의 반사율을 약하게 되도록 설정할 수가 있다.
또, 홈부(A152)의 폭 및 반도체판(B152)의 두께는, 홈부(A152), 반도체판(B152) 및 홈부(A153)로 구성되는 광도파로가 무반사율 조건을 만족하도록 설정할 수가 있다.
또한, 홈부(A153, A154)의 폭 및 반도체판(B153, B154)의 두께는, 홈부(A152)의 폭 및 반도체판(B152)의 두께와 각각 동일하게 되도록 설정할 수가 있다.여기서, 홈부(A152), 반도체판(B152) 및 홈부(A153)로 구성되는 광도파로가 무반사율 조건을 만족하도록 홈부(A152)의 폭 및 반도체판(B152)의 두께를 설정함과 동시에, 홈부(A152)의 폭 및 반도체판(B152)의 두께와 각각 동일하게 되도록 홈부(A153, A154)의 폭 및 반도체판(B153, B154)의 두께를 설정함으로써, 홈부(A151∼A154) 및 반도체판(B151∼B154)을 교호로 반복하여 배치하는 경우에도, 입사 파장 λ에 있어서의 반사율을 일정하게 유지할 수가 있다.
즉, 반도체 기판(911) 상에는 코어층(912a∼912e)이 적층되고, 코어층(912a∼912e) 상에는 상부 클래드층(913a∼913e)이 각각 적층되어 있다. 또, 반도체 기판(911) 및 상부 클래드층(913a∼913e)으로서는, 예를 들면, InP, 코어층(912a∼912e)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(912a∼912e) 및 상부 클래드층(913a∼913e)이 순차 적층된 반도체 기판(911)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(914a∼914d)을 형성함과 동시에, 홈(914d)으로부터 소정 간격만 이격하여 배치된 단차(914e)를 반도체 기판(911) 상에 형성한다.
그리고, 홈(914a∼914d)에 충전재료(915a∼915d)를 각각 매립함과 동시에, 단차(914e)에 광도파로 재료(915e)를 매립함으로써, 광도파 방향을 따라 교호로 배치된 홈부(A151∼A154) 및 반도체판(B151∼B154)를 광도파로 영역(R151)과 광도파로 영역(R152)과의 사이에 형성하는 것이 가능하게 됨과 동시에, 홈부(A154)로부터 반도체판(B154)을 이격하여 배치된 광도파로 영역(R152)을 반도체 기판(911)으로 형성할 수가 있다.
이에 의해, 홈(914a∼914d)을 형성하기 위한 에칭 가공을 반도체 기판(911)에 행함으로써, 저반사가 되는 파장 밴드를 샤프하게 하는 것이 가능하게 되고, 반도체 광도파로와 반도체 이외의 광도파로를 동일 반도체 기판(911) 상에 집적하는 경우에도, 이러한 광도파로 사이에서의 특정 파장의 반사를 효율적으로 저감하는 것이 가능하게 된다.
또, 상술한 실시예에서는, 홈부(A151∼A154) 및 반도체판(B151∼B154)을 4회반복하여 배치하는 방법에 대해서 설명하였지만, 홈부 및 반도체판을 3회 또는 5회 이상 반복하여 배치하여도 좋다.
도 24는 본 발명의 제15 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 또, 이 제15 실시예는 도 19의 구조를 대향 배치한 것이다. 도 24에 있어서, 반도체 기판(1011)에는, 광도파로 영역(R161), 홈부(A161), 반도체판(B161), 홈부(A162), 반도체판(B162), 광도파로 영역(R162), 반도체판(B163), 홈부(A163), 반도체판(B164), 홈부(A164) 및 광도파로 영역(R163)이 광도파 방향을 따라 순차 형성되어 있다.
여기서, 광도파로 영역(R161, R163)과 광도파로 영역(R162)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R161, R163)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R162)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A161∼A164)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R162)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B161∼B164)은 광도파로 영역(R161, R163)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A161∼A164) 및 반도체판(B161∼B164)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A161∼A164) 및 반도체판(B161∼B164)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A161)의 폭 및 반도체판(B161)의 두께는, 광도파로 영역(R161)와 홈부(A161)와의 계면에서 반사한 광이, 홈부(A161)와 반도체판(B161)과의 계면에서 반사한 광, 반도체판(B161)과 홈부(A162)와의 계면에서 반사한 광, 홈부(A162)와 반도체판(B162)과의 계면에서 반사한 광 및 반도체판(B162)와 광도파로 영역(R162)과의 계면에서 반사한 광에 의해 약하게 되도록 각각 설정할 수가 있다.
또, 홈부(A164)의 폭 및 반도체판(B164)의 두께는, 광도파로 영역(R163)과 홈부(A164)와의 계면에서 반사한 광이, 홈부(A164)와 반도체판(B164)과의 계면에서 반사한 광, 반도체판(B164)과 홈부(A163)와의 계면에서 반사한 광, 홈부(A163)와 반도체판(B163)과의 계면에서 반사한 광 및 반도체판(B163)과 광도파로 영역(R162)과의 계면에서 반사한 광에 의해 약하게 되도록 각각 설정할 수가 있다.
즉, 반도체 기판(1011) 상에는 코어층(1012a∼1012f)이 적층되고, 코어층(1012a∼1012f) 상에는 상부 클래드층(1013a∼1013f)이 각각 적층되어 있다. 또, 반도체 기판(1011) 및 상부 클래드층(1013a∼1013f)으로서는, 예를 들면, InP, 코어층(1012a∼1012f)으로서는, 예를 들면, 발광 파장 1.3㎛의 GaInAsP를 이용할 수가 있다.
그리고, 코어층(1012a∼1012f) 및 상부 클래드층(1013a∼1013f)이 순차 적층된 반도체 기판(1011)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(1014a, 1014b, 1014d, 1014e)을 형성함과 동시에, 홈(1014b, 1014d)으로부터 소정 간격만 이격하여 배치된 오목부(1014c)를 반도체 기판(1011) 상에 형성한다.
그리고, 클래드층(1015a, 1017a)에 의해 끼워진 코어층(1016a)을 홈(1014a)에 매립함과 동시에, 클래드층(1015b, 1017b)에 의해 끼워진 코어층(1016b)을 홈(1014b)에 매립함으로써, 광도파로 영역(R161)과 광도파로 영역(R162)과의 사이에 배치된 홈부(A161, A162)를 형성하는 것이 가능하게 된다.
또, 클래드층(1015d, 1017d)에 의해 끼워진 코어층(1016d)을 홈(1014d)에 매립함과 동시에, 클래드층(1015e, 1017e)에 의해 끼워진 코어층(1016e)을 홈(1014e)에 매립함으로써, 광도파로 영역(R162)과 광도파로 영역(R163)과의 사이에 배치된 홈부(A163, A164)를 형성하는 것이 가능하게 된다.
또한, 클래드층(1015c, 1017c)에 의해 끼워진 코어층(1016c)을 오목부(1014c)에 매립함으로써, 홈부(A162, A164)로부터 반도체판(B162, B164)을 각각 이격하여 배치된 광도파로 영역(R162)을 형성할 수가 있다.
여기서, 코어층(1016a∼1016e)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(1015a∼1015e, 1017a∼1017e)의 재료로서는, 예를 들면, 코어층(1016a∼1016e)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
또, 도 24 실시예는, 도 20의 구조를 대향 배치한 것이기 때문에, 도 24 실시예의 도파로, 코어층 및 클래드층의 재료나 구조는, 특히 제약을 두는 것은 아니고, 여기서 설명한 이외의 재료나 구조를 이용하도록 하여도 좋다.
또, 도 24 실시예에서는, 도 20의 구조를 1조만 대향 배치하는 방법에 대해서 설명하였지만, 도 20의 구조를 3개 이상 종렬 접속하도록 하여도 좋다. 여기서, 도 20의 구조를 이용함으로써, 개개의 광도파로 사이의 반사율을 억제할 수가 있고, 집적 광도파로 전체의 반사율을 억제할 수가 있다.
또, 상술한 집적 광도파로의 광학 길이에 대해서 생각하면, 반도체의 굴절률은 온도 상승에 의해 증대한다, 즉 굴절률의 온도 미분계수는 양이기 때문에, 주위 온도가 상승하면 광도파로의 광학 길이가 길어진다.
그래서, 예를 들면, 도 19의 광도파로 영역(R132)나 도 24의 광도파로 영역(R162)을 음의 굴절률 온도 미분계수를 가지는 재료를 이용하여 구성하도록 하여도 좋다. 이에 의해, 온도 변화에 의해 개개의 광도파로의 광학 길이가 변화하는 경우에도, 광도파로 전체의 광학 길이의 온도 변화를 억제하는 것이 가능하게 된다. 또, 음의 굴절률 온도 미분계수를 가지는 재료로서는, 예를 들면, PMMA를 이용할 수가 있다.
도 25는 본 발명의 제16 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 또, 이 제16 실시예는 도 24의 구조에 반도체 레이저를 집적화하도록 한 것이다.
도 25에 있어서, 반도체 기판(1111)에는, 광도파로 영역(R171), 홈부(A171), 반도체판(B171), 홈부(A172), 반도체판(B172), 광도파로 영역(R172), 반도체판(B173), 홈부(A173), 반도체판(B174), 홈부(A174) 및 광도파로 영역(R173)이 광도파 방향을 따라 순차 형성되고, 광도파로 영역(R171) 및 광도파로 영역(R173)에는 레이저 다이오드가 형성되어 있다.
여기서, 광도파로 영역(R171, R173)과 광도파로 영역(R172)과의 굴절률은 서로 다르도록 설정할 수가 있고, 예를 들면, 광도파로 영역(R171, R173)은 반도체 재료로 구성할 수가 있고, 광도파로 영역(R172)은 반도체 이외의 재료로 구성할 수가 있다.
또, 홈부(A171∼A174)에는 반도체 이외의 재료를 충전할 수가 있고, 예를 들면, 광도파로 영역(R172)의 재료와 동일한 재료를 충전할 수가 있다. 또, 반도체판(B171∼B174)은 광도파로 영역(R171, R173)의 구조와 동일하게 되도록 구성할 수가 있다. 또, 홈부(A171∼A174) 및 반도체판(B171∼B174)은 광도파 방향을 횡단하도록 배치되고, 바람직하게는, 홈부(A171∼A174) 및 반도체판(B171∼B174)은 광도파 방향에 대해서 수직으로 배치할 수가 있다.
그리고, 홈부(A171)의 폭 및 반도체판(B171)의 두께는, 광도파로 영역(R171)와 홈부(A171)와의 계면에서 반사한 광이, 홈부(A171)와 반도체판(B171)과의 계면에서 반사한 광, 반도체판(B171)과 홈부(A172)와의 계면에서 반사한 광, 홈부(A172)와 반도체판(B172)과의 계면에서 반사한 광 및 반도체판(B172)과 광도파로 영역(R172)과의 계면에서 반사한 광에 의해 약하게 되도록 각각 설정할 수가 있다.
또, 홈부(A174)의 폭 및 반도체판(B174)의 두께는, 광도파로 영역(R173)과 홈부(A174)와의 계면에서 반사한 광이, 홈부(A174)와 반도체판(B174)과의 계면에서 반사한 광, 반도체판(B174)과 홈부(A173)와의 계면에서 반사한 광, 홈부(A173)와 반도체판(B173)과의 계면에서 반사한 광 및 반도체판(B173)과 광도파로 영역(R172)과의 계면에서 반사한 광에 의해 약하게 되도록 각각 설정할 수가 있다.
즉, 반도체 기판(1111) 상에는 활성층(1112a, 1112f) 및 코어층(1112b∼1112e)이 적층되고, 활성층(1112a, 1112f) 및 코어층(1112b∼1112e) 상에는 반도체 기판(1111)과 다른 도전형의 상부 클래드층(1113a, 1113f, 1113b∼1113e)이 각각 적층되어 있다. 또, 반도체 기판(1111) 및 상부 클래드층(1113a∼1113f)으로서는, 예를 들면, InP, 활성층(1112a, 1112f) 및 코어층(1112b∼1112e)으로서는, 예를 들면, 파장 1.55㎛의 GaInAsP를 이용할 수가 있다. 또, 예를 들면, 반도체 기판(1111)을 n형으로 하고, 상부 클래드층(1113a∼1113f)을 p형으로 할 수가 있다.
그리고, 활성층(1112a, 1112f) 및 코어층(1112c∼1112e) 상에 상부 클래드층(1113a∼1113f)이 적층된 반도체 기판(1111)을 에칭 가공함으로써, 광도파 방향에 대해서 수직으로 배치된 홈(1114a, 1114b, 1114d, 1114e)을 형성함과 동시에, 홈(1114b, 1114d)로부터 소정 간격만 이격하여 배치된 오목부(1114c)를 반도체 기판(1111) 상에 형성한다. 이에 의해, 광도파로 영역(R171, R173)에 대응하여 활성층(1112a, 1112f)을 각각 배치함과 동시에, 반도체판(B171∼B174)에 대응하여 코어층(1112b∼1112e)을 각각 배치할 수가 있다.
그리고, 클래드층(1115a, 1117a)에 의해 끼워진 코어층(1116a)을 홈(1114a)에 매립함과 동시에, 클래드층(1115b, 1117b)에 의해 끼워진 코어층(1116b)을 홈(1114b)에 매립함으로써, 광도파로 영역(R171)과 광도파로 영역(R172)과의 사이에 배치된 홈부(A171, A172)를 형성하는 것이 가능하게 된다.
또, 클래드층(1115d, 1117d)에 의해 끼워진 코어층(1116d)응 홈(1114d)에 매립함과 동시에, 클래드층(1115e, 1117e)에 의해 끼워진 코어층(1116e)을 홈(1114e)에 매립함으로써, 광도파로 영역(R172)과 광도파로 영역(R173)과의 사이에 배치된 홈부(A173, A174)를 형성하는 것이 가능하게 된다.
또한, 클래드층(1115c, 1117c)에 의해 끼워진 코어층(1116c)을 오목부(1114c)에 매립함으로써, 홈부(A172, A174)로부터 반도체판(B172, B174)을 각각 이격하여 배치된 광도파로 영역(R172)을 형성할 수가 있다.
또, 상부 클래드층(1113a, 1113f) 상에 전극(1118a, 1118b)을 각각 형성함과 동시에, 반도체 기판(1111)의 이면에 전극(1118c)을 형성함으로써, 광도파로 영역(R171) 및 광도파로 영역(R173)에 레이저 다이오드를 각각 형성할 수가 있다.
여기서, 코어층(1116a∼1116e)의 재료로서는, 예를 들면, BCB를 이용할 수가 있고, 클래드층(1115a∼1115e, 1117a∼1117e)의 재료로서는, 예를 들면, 코어층(1116a∼1116e)보다 굴절률이 낮은 폴리이미드(polyimide)를 이용할 수가 있다.
또, 음의 굴절률 온도 미분계수를 가지는 재료를 이용하여 광도파로 영역(R172)를 구성하도록 하여도 좋고, 예를 들면, PMMA를 이용할 수가 있다. 이에 의해, 공진기 길이를 온도에 대해서 일정하게 할 수가 있고, 반도체 레이저의 발진 파장의 온도 의존성을 억제할 수가 있다.
또한, 광도파로 영역(R171 및 R173)에 회절격자 등을 형성하여 파장 선택성을 부여하도록 하여도 좋고, 분포궤환형태(DFB) 반도체 레이저나 분포 반사기(DBR) 등을 제작하도록 하여도 좋다.
또, 활성층(1112a, 1112f) 및 코어층(1112b∼1112e)의 구조는, 예를 들면, 활성층 또는 코어층 중앙부의 굴절률과 클래드층의 굴절률과의 사이의 굴절률을 가지는 재료에 의해 샌드위치된 분리구속 이질 구조(SCH)나, 굴절률을 단계적으로 변화시킨 경사 굴절률(GI-) SCH로 하여도 좋다.
또, 활성층(1112a, 1112f)의 형상은, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 매립 이질 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 또한, 재료에 관해서도, InP 및 GaInAsP의 조합으로 한정되는 일 없이, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하다.
이상 설명한 것처럼, 본 발명의 제2 실시 형태에 의하면, 제1 광도파로와 제2 광도파로와의 계면에 반사 방지막을 형성하는 일 없이, 제1 광도파로와 제2 광도파로와의 경계에서의 반사를 저감시킬 수가 있고, 광도파로의 집적화에 대응하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 반도체 기판 상에 용이하게 실현되는 것이 가능하게 된다.
(브류스터 각(Brewster Angle)을 이용한 광도파로 및 광소자)
다음에, 본 발명의 제3 실시 형태와 관련되는 집적 광도파로에 대해서 도면을 참조하면서 설명한다. 이 제3 실시 형태에 의하면, 도파 방향의 설계의 자유도를 향상시키는 것을 가능하게 하면서, 굴절률이 서로 다른 도파로 사이에서의 반사 및 굴절에 의한 도파로 손실을 저감하고, 반도체 기판 상에 집적화가 가능한 광도파로 및 광소자를 제공할 수가 있다. 이하, 본 실시 형태와 관련되는 몇 개의 구체적인 실시예에 대해서 설명한다.
도 26은 본 발명의 제17 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다. 도 26에 있어서, 반도체 기판(1200)에는 제1 도파로(1201), 제2 도파 영역(1202) 및 제3 도파로(1203)가 형성되고, 제2 도파 영역(1202)은 제1 도파로(1201)와 제3 도파로(1203)와의 사이에 배치되어 있다. 여기서, 제1 도파로(1201) 및 제3 도파로(1203)의 굴절률은 서로 동일하게 되도록 설정할 수가 있고, 제1 도파로(1201)와 제2 도파 영역(1202)과의 굴절률은 서로 다르도록 설정할 수가 있다. 예를 들면, 제1 도파로(1201) 및 제3 도파로(1203)는 반도체 재료로 구성할 수가 있고, 제2 도파 영역(1202)은 반도체 이외의 재료로 구성할 수가 있다. 또, 제2 도파 영역(1202)의 재료로서는, 예를 들면, 중수소화 폴리 플루오르 메타크릴레이트(d-PFMA : poly-fluorometacrylate deuteride) 등을 이용할 수가 있다.
또, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204)은 제1 도파로(1201)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제2 도파 영역(1202)과 제3 도파로(1203)과의 경계면(1205)은, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204)에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 여기서, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204)에서의 광의 굴절 방향의 연장선상에 대해서, 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)을 기울이는 경우, 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)에서의 광의 굴절 방향이 제3 도파로(1203)의 광의 전파 방향에 일치하도록 설정할 수가 있다.
이에 의해, 제1 도파로(1201)와 제3 도파로(1203)와의 사이에 굴절률이 서로 다른 제2 도파 영역(1202)을 배치하는 경우에도, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204) 및 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)에서의 반사를 저감하고, 한편 굴절에 의한 손실을 억제할 수가 있다.
즉, 제1 도파로(1201)와 제2 도파 영역(1202)은, 그 사이의 경계면(1204)이 제1 도파로(1201)의 광의 전파 방향에 대해 기울도록 접속되어 있기 때문에, 경계면(1204)에 생기는 반사광이 제1 도파로(1201)에 되돌아오는 일이 없고, 제1 도파로(1201)가 국소적인 공진기를 구성하는 것을 회피할 수가 있다. 마찬가지로 제2 도파 영역(1202)과 제3 도파로(1203)는, 그 사이의 경계면(1205)이 제2 도파 영역(1202)의 광의 전파 방향에 대해 기울도록 접속되어 있기 때문에, 제2 도파 영역(1202) 및 제3 도파로(1203)가 국소적인 공진기를 구성하는 것을 회피할 수가 있다.
또한, 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)에서의 광의 굴절 방향을 제3 도파로(1203)의 광의 전파 방향으로 일치시킴으로써, 제1 도파로(1201), 제2 도파 영역(1202) 및 제3 도파로(1203)를 전파하는 광이, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204) 및 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)에서 굴절하는 경우에도, 제1 도파로(1201), 제2 도파 영역(1202) 및 제3 도파로(1203)로부터 누출하는 것을 방지할 수가 있다.
이 결과, 제1 도파로(1201)로부터 입사한 광은, 종래에 비해 작은 손실로, 제1 도파로(1201), 제2 도파 영역(1202) 및 제3 도파로(1203)을 전파하고, 제3 도파로(1203)로부터 출사할 수가 있다.
여기서, 제1 도파로(1201)의 광의 전파 방향에 대해서 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204)을 기울이는 경우, 그 경계면(1204)의 경사각은 브류스터 각을 만족하도록 설정할 수가 있다. 또, 제2 도파 영역(1202)의 광의 전파 방향에 대해서 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)을 기울이는 경우, 그 경계면(1205)의 경사각은 브류스터 각을 만족하도록 설정할 수가 있다. 이 때, 제2 도파 영역(1202)의 중점에 대해서 점대칭이 되도록, 제1 도파로(1201) 및 제3 도파로(1203)를 제2 도파 영역(1202)에 접속할 수가 있다.
이에 의해, 제1 도파로(1201)와 제2 도파 영역(1202)과의 경계면(1204) 및 제2 도파 영역(1202)과 제3 도파로(1203)와의 경계면(1205)에서의 반사를 저감하는 것이 가능함과 동시에, 제1 도파로(1201)와 제3 도파로(1203)와의 방향을 서로 평행으로 하는 것이 가능하게 된다.
이 때문에, 굴절률이 다른 재료가 삽입된 도파로 사이의 반사를 억제하기 위해서, 브류스터 각을 이용하는 경우에도, 입사 방향과 출사 방향을 서로 일치시키는 것이 가능하게 된다.
이 때문에, 굴절률이 서로 다른 재료를 제1 도파로(1201)와 제3 도파로(1203)와의 사이에 삽입하는 경우에도, 도파로 손실을 억제하면서, 벽개(cleavage)나 에칭이나 매립 등에 적합한 결정 방위를 유효하게 활용하는 것이 가능하게 되고, 제1 도파로(1201) 및 제3 도파로(1203)의 제작시에 있어서의 신뢰성의 열화를 억제하면서 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 됨과 동시에, 도파로 설계의 자유도를 향상시킬 수가 있다.
도 27은 도 26의 제1 도파로(1201) 및 제3 도파로(1203)의 개략 구성을 나타낸 단면도이다. 도 27에 있어서, 반도체 기판(1300) 상에는 코어층(1301) 및 상부 클래드층(1302)이 순차 적층되어 있다. 그리고, 상부 클래드층(1302), 코어층(1301) 및 반도체 기판(1300)의 상부는 광도파 방향을 따라 스트라이프(stripe) 형상으로 에칭 가공되고, 상부 클래드층(1302), 코어층(1301) 및 반도체 기판(1300)의 상부의 양측에는 매립층(1303, 1304)이 각각 형성되어 있다.
이에 의해, 제1 도파로(1201) 및 제3 도파로(1203)를 매립 이질(BH) 구조로 할 수가 있고, 횡방향의 광구속을 가능하게 하여 제1 도파로(1201) 및 제3 도파로(1203)에서의 도파 손실을 저감할 수가 있다.
또, 반도체 기판(1300), 상부 클래드층(1302) 및 매립층(1303, 1304)으로서는, 예를 들면, InP, 코어층(1301)으로서는, 예를 들면, GaInAsP를 이용할 수가 있다.
또, 코어층(1301) 및 상부 클래드층(1302)을 반도체 기판(1300) 상에 순차 적층하는 경우, 예를 들면, MBE(molecular　beam　epitaxy), MOCVD(metal　organic　chemical　vapour　deposition), 혹은 ALCVD(atomic　layer　chemical　vapour　deposition) 등의 에피택셜(epitaxial) 성장을 이용할 수가 있다.
도 28은 본 발명의 제18 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다. 도 28에 있어서, 반도체 기판(1400)에는 제1 도파로(1401), 제2 도파로(1402) 및 제3 도파로(1403)가 형성되고, 제2 도파로(1402)는 제1 도파로(1401)와 제3 도파로(1403)와의 사이에 배치되어 있다. 여기서, 제1 도파로(1401) 및 제3 도파로(1403)의 굴절률은 서로 동일하게 되도록 설정할 수가 있고, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률은 서로 다르도록 설정할 수가 있다. 예를 들면, 제1 도파로(1401) 및 제3 도파로(1403)는 반도체 재료로 구성할 수가 있고, 제2 도파로(1402)는 반도체 이외의 재료로 구성할 수가 있다.
또, 제1 도파로(1401)와 제2 도파로(1402)와의 경계면(1404)은 제1 도파로(1401)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제2 도파로(1402)와 제3 도파로(1403)와의 경계면(1405)은, 제1 도파로(1401)와 제2 도파로(1402)와의 경계면(1404)에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 여기서, 제1 도파로(1401)와 제2 도파로(1402)와의 경계면(1404)에서의 광의 굴절 방향의 연장선상에 대해서, 제2 도파로(1402)와 제3 도파로(1403)와의 경계면(1405)을 기울이는 경우, 제2 도파로(1402)와 제3 도파로(1403)와의 경계면(1405)에서의 광의 굴절 방향이 제3 도파로(1403)의 광의 전파 방향에 일치하도록 설정할 수가 있다.
예를 들면, 이러한 경계면(1404, 1405)의 경사각은 브류스터 각을 만족하도록 각각 설정함과 동시에, 제2 도파로(1402)의 중점에 대해서 점대칭이 되도록, 제1 도파로(1401) 및 제3 도파로(1403)를 제2 도파로(1402)에 접속할 수가 있다.
도 29는 도 28의 제2 도파로(1402)의 개략 구성을 나타낸 단면도이다. 도 29에 있어서, 반도체 기판(1500) 상에는 클래드층(1502)으로 주위를 둘러싸인 코어층(1501)이 형성되어 있다. 또, 반도체 기판(1500)으로서는, 예를 들면, InP를 이용할 수가 있다. 또, 클래드층(1502) 및 코어층(1501)으로서는, 예를 들면, 불소 함유량을 바꾸어 굴절률이 변경된 중수소화 폴리 플루오르 메타크릴레이트(d-PFMA) 등을 이용할 수가 있다.
이에 의해, 제2 도파로(1402)에서의 도파 손실을 저감시키는 것이 가능함과 동시에, 제1 도파로(1401)와 제2 도파로(1402)와의 경계면(1404) 및 제2 도파로(1402)와 제3 도파로(1403)와의 경계면(1405)에서의 반사를 저감하는 것이 가능하게 된다.
또, 도 26의 제1 도파로(1201) 및 제3 도파로(1203), 도 28의 제1 도파로(1401), 제2 도파로(1402) 및 제3 도파로(1403)에 관해서는, 특히 제약을 두는 것은 아니고, 반도체 도파로 구조로서 통상 이용되고 있는 릿지 도파로나 하이메사 도파로 등을 이용하도록 하여도 좋다.
또, 도파로의 코어층 및 클래드층의 형상에 관해서는, 특히 제약을 두는 것은 아니고, 예를 들면, 코어층 중앙부의 굴절률과 클래드층의 굴절률과의 사이의 굴절률을 가지는 재료에 의해 샌드위치된 분리구속 이질 구조(SCH)나, 굴절률을 단계적으로 변화시킨 경사 굴절률(GI-) SCH로 하여도 좋다.
또, 반도체 레이저에 본 구조를 적용하는 경우, 코어로서 활성 영역을 이용하여도 좋고, 그 형상은, 벌크(bulk), MQW(Multiple Quantum Well : 다중 양자 우물), 양자 세선(quantum wire), 양자 도트(quantum dot)를 불문하고, 또 활성 영역의 도파로 구조에 관해서도, pn 매립, 릿지 구조, 반절연 매립 구조, 하이메사(high-mesa) 구조 등을 이용하도록 하여도 좋다. 또한, 재료에 관해서도, InP 및 GaInAsP의 조합으로 한정되는 일 없이, GaAs, AlGaAs, InGaAs, GaInNAs 등의 임의 재질에 대해서 적용이 가능하다.
또한, 도 26의 제2 도파 영역(1202) 및 도 28의 제2 도파로(1402)에 대해서도, 특히 제약을 두는 것은 아니고, 예를 들면, 폴리이미드(polyimide)나 벤조시크로브텐(benzocyclobutene) 등을 이용하도록 하여도 좋다.
또, 상술한 집적 광도파로의 광학 길이에 대해서 생각하면, 반도체의 굴절률은 온도 상승에 의해 증대한다, 즉 굴절률의 온도 미분계수는 양이기 때문에, 주위 온도가 상승하면 광도파로의 광학 길이가 길어진다.
그래서, 예를 들면, 도 26의 제2 도파 영역(1202)나 도 28의 제2 도파로(1402)를 음의 굴절률 온도 미분계수를 가지는 재료를 이용하여 구성하도록 하여도 좋다. 이에 의해, 온도 변화에 의해 개개의 광도파로의 광학 길이가 변화하는 경우에도, 광도파로 전체의 광학 길이의 온도 변화를 억제하는 것이 가능하게 된다. 또, 음의 굴절률 온도 미분계수를 가지는 재료로서는, 예를 들면, PMMA를 이용할 수가 있다.
이하, 도 26 및 도 28 실시예의 동작 원리를 보다 상세하게 설명한다.
도 30은 굴절률이 다른 물질의 접합면에 광이 입사하는 경우의 입사각과 굴절각과의 관계를 나타내는 모식도이다.　
도 30에 있어서, 굴절률 N1의 물질측으로부터 굴절률 N2의 물질측에 입사각 θ1로 입사한 광은, 이러한 물질의 계면에서 굴절각 θ2로 굴절한다. 이 때, 입사각 θ1과 굴절각 θ2와의 사이의 관계는(4)식으로 표현할 수가 있다. 특히, 입사각 θ1이(5)식으로 나타나는 관계를 만족하고, 입사각 θ1이 브류스터 각 θB에 일치하는 경우, 입사면에 평행한 성분의 반사를 없앨 수가 있다.
그리고, 입사각 θ1이 브류스터 각 θB에 일치하는 경우, (4)식 및 (5)식으로부터 이하의 (12)식이 성립된다.　
cosθ1 = sinθ2
∴ θ2 = π/2-θ1… (12)
이 때문에, 도 28의 제2 도파 영역(1402)의 중점에 대해서 점대칭이 되도록, 제1 도파로(1401) 및 제3 도파로(1403)를 제2 도파 영역(1402)에 접속함으로써, 제1 도파로(1401)와 제2 도파 영역(1402)과의 경계면(1404) 및 제2 도파 영역(1402)와 제3 도파로(1403)와의 경계면(1405)에서의 경사각을 브류스터 각에 일치시키는 것이 가능함과 동시에, 제1 도파로(1201)와 제3 도파로(1203)와의 방향을 서로 평행으로 하는 것이 가능하게 된다.
또, 도 30으로부터 분명한 것과 같이, 굴절률 N1의 물질내를 도파하는 방향과 굴절률 N2의 물질내를 도파하는 방향이 이루는 각 θ12는, 이하의 (13)식으로 표현할 수가 있다.　
θ12 = π/2-2θ1… (13)
도 31은 굴절률 N1의 물질측으로부터 굴절률 N2의 물질측에 광이 입사하는 경우의 도파 방향이 이루는 각 θ12와, 굴절률비 N2/N1과의 관계를 나타내는 도이다. 또, 도파 방향이 이루는 각 θ12는, 도 26의 구성에서는, 제1 도파로(1201)를 광이 도파하는 방향과 제2 도파 영역(1202)을 광이 도파하는 방향이 이루는 각, 도 28의 구성에서는, 제1 도파로(1401)의 방향과 제2 도파로(1402)의 방향이 이루는 각을 나타낸다.
도 31에 있어서, 도 28의 구성을 예에 의하면, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.9(예를 들면, 제1 도파로(1401)의 굴절률이 3.21이라고 하면, 제2 도파로(1402)의 굴절률이 2.89이라고 하면)라고 하면, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 6도 정도가 된다. 이 때문에, 예를 들면, 제2 도파로(1402)의 도파 길이가 10㎛로 하면, 제2 도파로(1402)로부터의 광의 출사 위치는 제1 도파로(1401)의 연장선상으로부터 1㎛ 정도 벗어난다.
또, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.8이 되면, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 12도 정도, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.7이 되면, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 20도 정도, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.6이 되면, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 28도 정도, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.5가 되면, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 37도 정도가 되어, 제1 도파로(1401)의 연장선상으로부터의 벗어남은 한층 더 커지게 된다.
이 때문에, 제1 도파로(1401)와 제3 도파로(1403)를 직선상에 배치하면, 광을 효율적으로 도파시킬 수가 없게 되지만, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12 및 제2 도파로(1402)의 도파 길이에 대응시켜, 제1 도파로(1401)의 연장선상으로부터 제3 도파로(1403)를 비켜놓아 배치함으로써, 광을 효율적으로 도파시키는 것이 가능하게 된다.　
또, 광의 궤적은 진행 방향이 역이어도 같으므로, N2 ＞ N1의 경우는, (3)식∼(5)식 및 (12)식에 의해 분명한 것과 같이, N2와 N1을 바꿔 넣고 생각하면 좋다.
예를 들면, 제1 도파로(1401) 및 제3 도파로(1403)의 굴절률이 3.12, 제2 도파로(1402)의 굴절률이 1.54로, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.48이라고 하면, 제1 도파로(1401)로부터 제2 도파로(1402)로의 브류스터 각 θB는 25.6도, 굴절각 θ2는 25.6도가 되어, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12는 38.8도가 된다.
한편, 제2 도파로(1402)로부터 제3 도파로(1403)로의 경우는, (3)식∼(5)식 및 (12)식에 의해 분명한 것과 같이, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률을 바꿔 넣는 경우에 상당하므로, 브류스터 각 θB는 64.4도, 굴절각 θ2는 25.6도가 된다.
따라서, 도 28의 제2 도파 영역(1402)의 중점에 대해서 점대칭이 되도록, 제1 도파로(1401) 및 제3 도파로(1403)를 제2 도파 영역(1402)에 접속함으로써, 각 도파로 사이에서의 반사를 억제하면서, 제1 도파로(1401)와 제3 도파로(1403)와의 방향을 서로 평행으로 하는 것이 가능하게 된다. 이 때문에, 제1 도파로(1401)와 제3 도파로(1403)를 동일 결정 방향을 따라 제작하는 것이 가능하게 되고, 매립 이질 구조를 가지는 제1 도파로(1401) 및 제3 도파로(1403)를 신뢰성 좋게 제작할 수가 있다.
특히, 도 31로부터 알 수 있듯이, 제1 도파로(1401)와 제2 도파로(1402)와의 굴절률비가 0.41 정도인 경우, 제1 도파로(1401)와 제2 도파로(1402)가 이루는 각 θ12은 45도로 할 수가 있고, 제1 도파로(1401)와 제3 도파로(1403)와의 방향을 서로 직교시킬 수가 있다.
또, 제1 도파로(1401) 및 제3 도파로(1403)가 반도체 이외의 재료로 구성되는 경우에도, 본 발명의 원리는 같기 때문에, 제1 도파로(1401)와 제3 도파로(1403)와의 방향을 서로 평행으로 하는 것이 가능하게 된다.
다음에, 제1 도파로(1401)의 굴절률을 N1, 제2 도파로(1402)의 굴절률을 N2라고 하면, 입사면에 평행한 성분의 반사율(R)은 이하의 (14)식으로 주어질 수가 있다.　
R = ｜tan(θ1-sin-1(N2/N1sinθ1))/tan(θ1＋sin-1(N2/N1sinθ1))｜2 … (14)
도 32는 굴절률이 다른 물질의 접합면에 광이 입사하는 경우의 입사각과 입사면에 평행한 성분의 반사율과의 관계를 나타내는 도이다. 또, 도 32의 예에서는, 제1 도파로(1401)의 굴절률을 N1=3.21, 제2 도파로(1402)의 굴절률을 N2=1.54로 하였다.
도 32에 있어서, 입사각 θ1이 증가함에 따라, 입사면에 평행한 성분의 반사율(R)은 점감(漸減)하고, 입사각 θ1이 브류스터 각 θB=25.6도에 일치했을 때에 반사율(R)은 영(zero)이 된다. 그리고, 입사각 θ1이 브류스터 각 θB를 넘으면, 입사면에 평행한 성분의 반사율(R)은 급격하게 증가하고, 전반사각 θA는 28.7도에 점근(漸近)한다.
또, 전반사각 θA는 이하의 (15)식으로 주어질 수가 있다.　
θA = sin-1(N2/N1)
… (15)
　여기서, 반사율(R)이 작아지는 입사각 θ1로서 입사각 θ1이 0도일 때의 반사율(R)의 1/3이 되는 경우를 예로 하면, 브류스터 각 θB의 4/5의 각도로부터, 브류스터 각 θB보다 전반사각 θA와 브류스터 각 θB의 차의 2/3만큼 큰 각도의 범위내로 할 수가 있다. 즉, 반사율(R)이 작아지는 입사각 θ1은, 이하의 (16)식으로 주어질 수가 있다.
4θB/5 ≤ θ1 ≤ θB＋2/3(θA-θB)
… (16)
이와 같이, 입사각 θ1, 즉, 제1 도파로(1401)에서의 광의 전파 방향에 대한 제1 도파로(1401)와 제2 도파로(1402)와의 경계면(1404)이 이루는 각을 브류스터 각 θB에 일치시킴으로써, 경계면(1404)에 평행한 성분의 반사율을 영(zero)으로 할 수가 있다.
통상, 도파로를 전파하는 광은 경계면에 평행한 성분만을 가지는 TE 모드이기 때문에, 제1 도파로(1401)를 전파하는 광은 경계면(1404)에 의한 손실을 받는 일 없이 제2 도파로(1402)에 투과시킬 수가 있다. 또, 입사각 θ1을 (16)식으로 나타나는 범위로 설정함으로써 반사에 의한 손실을 작게 할 수가 있다.
도 33은 본 발명의 제19 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다. 도 33에 있어서, 반도체 기판(1600)에는 제1 도파로(1601), 제2 도파로(1602) 및 제3 도파로(1603)가 형성되고, 제2 도파로(1602)는 제1 도파로(1601)와 제3 도파로(1603)와의 사이에 배치되어 있다. 여기서, 제1 도파로(1601) 및 제3 도파로(1603)의 굴절률은 서로 동일하게 되도록 설정할 수가 있다. 또, 제1 도파로(1601)와 제2 도파로(1602)와의 굴절률은 서로 다르도록 설정할 수가 있고, 제1 도파로(1601)와 제2 도파로(1402)와의 굴절률비는 0.41 정도로 할 수가 있다.
또, 제1 도파로(1601)와 제2 도파로(1602)와의 경계면(1604) 및 제2 도파로(1602)와 제3 도파로(1603)와의 경계면(1605)은, 광의 입사 방향에 대해서 브류스터 각을 각각 만족하도록 경사지게 할 수가 있다.
이에 의해, 제1 도파로(1601)와 제2 도파로(1602)가 이루는 각 및 제2 도파로(1602)와 제3 도파로(1603)가 이루는 각을 각각 45도로 할 수가 있고, 제1 도파로(1601)와 제3 도파로(1603)와의 방향을 서로 직교시키는 것이 가능하게 됨과 동시에, 제1 도파로(1601)와 제2 도파로(1602)와의 경계면(1604) 및 제2 도파로(1602)와 제3 도파로(1603)와의 경계면(1605)에서의 반사를 저감하는 것이 가능하게 된다. 이 때문에, 결정 구조로부터 생각하면, 제1 도파로(1601) 및 제3 도파로(1603)에 벽개면을 형성하는 경우에는, 벽개면은 평행이 아니어도 직교로 배치할 수가 있다.
도 34는 본 발명의 제4 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다. 도 34에 있어서, 반도체 기판(1700)에는 제1 도파로(1701), 제2 도파로(1702), 제3 도파로(1703), 제4 도파로(1704) 및 제5 도파로(1705)가 형성되어 있다. 그리고, 제2 도파로(1702)는 제1 도파로(1701)와 제3 도파로(1703)와의 사이에 배치되고, 제4 도파로(1704)는 제3 도파로(1703)와 제5 도파로(1705)와의 사이에 배치되어 있다.
여기서, 제1 도파로(1701), 제3 도파로(1703) 및 제5 도파로(1705)의 굴절률은 서로 동일하게 되도록 설정할 수가 있고, 제2 도파로(1702) 및 제4 도파로(1704)의 굴절률은 서로 동일하게 되도록 설정할 수가 있다. 또, 제1 도파로(1701)와 제2 도파로(1702)와의 굴절률은 서로 다르도록 설정할 수가 있다. 예를 들면, 제1 도파로(1701), 제3 도파로(1703) 및 제5 도파로(1705)는 반도체 재료로 구성할 수가 있고, 제2 도파로(1702) 및 제4 도파로(1704)는 반도체 이외의 재료로 구성할 수가 있다.
또, 제1 도파로(1701)와 제2 도파로(1702)와의 경계면(1706)은 제1 도파로(1701)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제2 도파로(1702)와 제3 도파로(1703)와의 경계면(1707)은, 제1 도파로(1701)와 제2 도파로(1702)와의 경계면(1706)에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 여기서, 제1 도파로(1701)와 제2 도파로(1702)와의 경계면(1706)에서의 광의 굴절 방향의 연장선상에 대해서, 제2 도파로(1702)와 제3 도파로(1703)와의 경계면(1707)을 기울이는 경우, 제2 도파로(1702)와 제3 도파로(1703)와의 경계면(1706)에서의 광의 굴절 방향이 제3 도파로(1703)의 광의 전파 방향에 일치하도록 설정할 수가 있다.
또한, 제3 도파로(1703)와 제4 도파로(1704)와의 경계면(1708)은 제3 도파로(1703)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제4 도파로(1704)와 제5 도파로(1705)와의 경계면(1709)은, 제3 도파로(1703)와 제4 도파로(1704)와의 경계면(1708)에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 여기서, 제3 도파로(1703)와 제4 도파로(1704)와의 경계면(1708)에서의 광의 굴절 방향의 연장선상에 대해서, 제4 도파로(1704)와 제5 도파로(1705)와의 경계면(1709)을 기울이는 경우, 제4 도파로(1704)와 제5 도파로(1705)와의 경계면(1709)에서의 광의 굴절 방향이 제5 도파로(1705)의 광의 전파 방향에 일치하도록 설정할 수가 있다.
예를 들면, 이러한 경계면(1706∼1709)의 경사각은 브류스터 각을 만족하도록 각각 설정하고, 제2 도파로(1702)의 중점에 대해서 점대칭이 되도록 제1 도파로(1701) 및 제3 도파로(1703)를 제2 도파로(1702)에 접속함과 동시에, 제4 도파로(1704)의 중점에 대해서 점대칭이 되도록 제3 도파로(1703) 및 제5 도파로(1705)를 제4 도파로(1704)에 접속할 수가 있다.
이에 의해, 이러한 경계면(1706∼1709)에서의 반사를 저감하는 것이 가능함과 동시에, 입력측의 제1 도파로(1701) 및 출력측의 제5 도파로(1705)를 일직선상에 배치하는 것이 가능하게 되고, 도파로 설계의 자유도를 향상시킬 수가 있다.
또, 도 34의 제20 실시예는, 도 28의 구성을 반복하여 배치하도록 한 것이기 때문에, 제1 도파로(1701), 제2 도파로(1702), 제3 도파로(1703), 제4 도파로(1704) 및 제5 도파로(1705)의 재료 및 형상 등은 상술한 실시예에서 설명한 것을 사용할 수가 있다.
또, 도 34의 구성을 한층 더 복수개 종렬 접속하도록 하여도 좋고, 이에 의해, 반도체와는 다른 재료의 도파 영역을 분포시켜 배치하는 것이 가능하게 되고, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
도 35는 본 발명의 제5 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 평면도이다.　
도 35에 있어서, 반도체 기판(1800)에는 제1 도파로(1801), 제2 도파로(1802) 및 제3 도파로(1803)가 형성되고, 제2 도파로(1802)는 제1 도파로(1801)와 제3 도파로(1803)와의 사이에 배치되어 있다. 여기서, 제1 도파로(1801) 및 제3 도파로(1803)의 굴절률은 서로 동일하게 되도록 설정할 수가 있고, 제1 도파로(1801)와 제2 도파로(1802)와의 굴절률은 서로 다르도록 설정할 수가 있다. 예를 들면, 제1 도파로(1801) 및 제3 도파로(1803)는 반도체 재료로 구성할 수가 있고, 제2 도파로(1802)는 반도체 이외의 재료로 구성할 수가 있다.
또, 제1 도파로(1801)와 제2 도파로(1802)와의 경계면(1804)은 제1 도파로(1801)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제2 도파로(1802)와 제3 도파로(1803)와의 경계면(1805)은, 제1 도파로(1801)와 제2 도파로(1802)와의 경계면(1804)에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 또, 제1 도파로(1801)와 제3 도파로(1803)는, 동일 직선상에 배치함과 동시에, 각 경계면(1804, 1805)에서의 굴절 방향으로 대응하면서, 제1 도파로(1801)와 제3 도파로(1803)를 접속 가능하게 되도록, 제2 도파로(1802)를 원호 형상으로 절곡할 수가 있다.
예를 들면, 이러한 경계면(1804, 1805)의 경사각은 브류스터 각을 만족하도록 각각 설정함과 동시에, 제2 도파로(1802)의 중앙선에 대해서 선대칭이 되도록, 제1 도파로(1801) 및 제3 도파로(1803)를 제2 도파로(1802)에 접속할 수가 있다.
이에 의해, 도파 손실을 억제하면서, 굴절각에 의한 광선의 곡선을 수정하는 것이 가능하게 됨과 동시에, 제3 광도파로(1803)의 위치를 임의 장소에 설정하는 것이 가능하게 되고, 도파로 설계의 자유도를 향상시킬 수가 있다.
또, 도 10의 제21 실시예에서는, 굴절각에 의한 광선의 곡선을 수정하기 위해서, 제2 도파 영역(1802)을 굽은 도파로로 구성하는 방법에 대해서 설명하였지만, 제1 도파 영역(1801) 또는 제3도파 영역(1803)을 굽은 도파로로 구성하도록 하여도 좋다.
또, 도 35의 제21 실시예는, 도 28의 구성의 변형예이기 때문에, 제1 도파로(1801), 제2 도파로(1802) 및 제3 도파로(1803)의 재료 및 형상 등은 상술한 실시예에서 설명한 것을 사용할 수가 있다.
또, 도 35의 구성을 한층 더 복수개 종렬 접속하도록 하여도 좋고, 이에 의해, 반도체와는 다른 재료의 도파 영역을 분포시켜 배치하는 것이 가능하게 되고, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로를 실현하는 것이 가능하게 된다.
도 36은 본 발명의 제22 실시예와 관련되는 집적 광도파로의 개략 구성을 나타낸 단면도이다.　
도 36에 있어서, 반도체 기판(1900)에는 제1 도파로(WG1), 제2 도파로(WG2) 및 제3 도파로(WG3)가 형성되고, 제2 도파로(WG2)는 제1 도파로(WG1)와 제3 도파로(WG3)와의 사이에 배치되어 있다. 여기서, 제1 도파로(WG1) 및 제3 도파로(WG3)의 굴절률은 서로 동일하게 되도록 설정할 수가 있고, 제1 도파로(WG1)와 제2 도파로(WG2)와의 굴절률은 서로 다르도록 설정할 수가 있다. 예를 들면, 제1 도파로(WG1) 및 제3 도파로(WG3)는 반도체 재료로 구성할 수가 있고, 제2 도파로(WG2)는 반도체 이외의 재료로 구성할 수가 있다.
또, 제1 도파로(WG1)와 제2 도파로(WG2)와의 경계면은 제1 도파로(WG1)의 광의 전파 방향에 대해 기울도록 배치할 수가 있다. 또, 제2 도파로(WG2)와 제3 도파로(WG3)와의 경계면은, 제1 도파로(WG1)와 제2 도파로(WG2)와의 경계면에서의 광의 굴절 방향의 연장선상에 대해 기울도록 배치할 수가 있다. 여기서, 제1 도파로(WG1)와 제2 도파로(WG2)와의 경계면에서의 광의 굴절 방향의 연장선상에 대해서, 제2 도파로(WG2)와 제3 도파로(WG3)와의 경계면을 기울이는 경우, 제2 도파로(WG2)와 제3 도파로(WG3)와의 경계면에서의 광의 굴절 방향이 제3 도파로(WG3)의 광의 전파 방향에 일치하도록 설정할 수가 있다. 또, 제1 도파로(WG1) 및 제3 도파로(WG3)에는 레이저 다이오드가 형성되어 있다.
즉, 반도체 기판(1900) 상에는 코어층(1901)이 적층되고, 코어층(1901) 상에는 반도체 기판(1900)과 다른 도전형의 상부 클래드층(1902)이 적층되어 있다. 또, 반도체 기판(1900) 및 상부 클래드층(1902)으로서는, 예를 들면, InP, 코어층(1901)으로서는, 예를 들면, GaInAsP를 이용할 수가 있다. 또, 예를 들면, 반도체 기판(1900)을 n형으로 하고, 상부 클래드층(1902)을 p형으로 할 수가 있다.
그리고, 코어층(1901) 및 상부 클래드층(1902)이 순차 적층된 반도체 기판(1900)을 에칭 가공함으로써, 상부 클래드층(1902), 코어층(1901) 및 반도체 기판(1900)의 상부를 제1 도파로(WG1) 및 제3 도파로(WG3)의 형상으로 성형한다. 그리고, 제1 도파로(WG1) 및 제3 도파로(WG3)의 양측으로 매립층(1903, 1905)을 각각 성장시킴으로써 매립 이질 구조를 형성한다. 또, 매립층(1903, 1905)으로서는, 예를 들면, Fe 도핑(doping)된 InP 절연층을 이용할 수가 있다.
그리고, 제1 도파로(WG1)와 제3 도파로(WG3)와의 사이의 상부 클래드층(1902), 코어층(1901) 및 반도체 기판(1900)의 상부를, 제1 도파로(WG1)와 제2 도파로(WG2)와의 경계 및 제2 도파로(WG2)와 제3 도파로(WG3)와의 경계를 따라 각각 제거한다.
그리고, 제2 도파로(WG2)의 형상에 대응하도록 하여, BCB 등의 유기 재료를 제1 도파로(WG1)와 제3 도파로(WG3)와의 사이에 매립함으로써, 제1 도파로(WG1)와 제3 도파로(WG3)와에 접속된 제2 도파로(WG2)를 반도체 기판(1900) 상에 형성한다.
또, 제1 도파로(WG1)와 제3 도파로(WG3)의 배치 위치에 각각 대응하여 상부 클래드층(1902) 상에 전극(1906, 1907)을 형성함과 동시에, 반도체 기판(1900)의 이면에 전극(1908)을 형성함으로써, 제1 도파로(WG1) 및 제3 도파로(WG3)에 레이저 다이오드를 각각 형성할 수가 있다.
또, 도 36의 제22 실시예에서는, 도 28의 구조를 예에 있어 전극(1906∼1908)을 설치하는 방법에 대해서 설명하였지만, 상술한 도 26 또는 도 33∼도 35의 구조에 대해서 전극을 설치하도록 하여도 좋다.
또, 도 36의 제22 실시예에서는, 전류를 주입하기 위한 활성층을 반도체 도파로에 설치한 구조이기 때문에, 제1 도파로(WG1), 제2 도파로(WG2) 및 제3 도파로(WG3)의 재료 및 형상 등은 상술한 실시예에서 설명한 것을 그대로 적용할 수가 있다.　
또한, 예를 들면, 반도체 도파로 부분에 회절격자 등을 형성하여 파장 선택성을 부여하도록 하여도 좋고, 분포궤환형태(DFB) 반도체 레이저나 분포 반사기(DBR) 등을 제작하도록 하여도 좋다.
또, 제2 도파로(WG2)로서 굴절률의 온도 계수가 부의 재료를 이용하면, 파장 선택성에 의해 발진 파장을 단일하게 하는 것이 가능하게 됨과 동시에, 온도에 의해 파장이 바뀌지 않는 레이저를 얻을 수 있다.
이상 설명한 것처럼, 본 발명의 제3 실시 형태에 의하면, 굴절률이 서로 다른 재료를 광도파 영역 사이에 삽입하는 경우에도, 경계면에서의 반사를 억제하면서, 도파 방향의 설계의 자유도를 향상시키는 것이 가능하게 되고, 집적 광도파로 제작시에 벽개(cleavage)나 에칭이나 매립 등에 적합한 결정 방위를 유효하게 활용하는 것을 가능하게 하여, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광도파로 및 광소자를 반도체 기판 상에 용이하게 실현되는 것이 가능하게 된다.
이상 설명한 것처럼, 본 발명에 의하면, 반도체 기판 상에서 굴절률 및 그 온도 의존성이 다른 재료를 전파 영역 및/또는 도파로 영역에 적용함으로써, 가공 및 집적화가 용이하고, 반도체만으로는 얻어지지 않는 새로운 특성을 가지는 광반도체 소자 및 광반도체 집적회로를 제공하는 것이 가능하게 된다.

Claims (49)

  1. 파장 선택성을 가지는 이득 영역에 있어서, 복소(複素) 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동(攝動)에 의해 형성된 회절격자를 가지는 이득영역과,
    상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 파장 선택성을 가지지 않는 전파 영역과,
    상기 전파 영역을 전파하는 광을 반사시키는 반사 영역을 구비하고,
    상기 이득영역의 회절격자의 결합계수가 300㎝-1 보다 큰 것을 특징으로 하는 반도체 레이저.
  2. 파장 선택성을 가지는 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 이득영역과,
    상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 재료를 가지고, 이득 및 파장 선택성을 가지지 않는 전파 영역과,
    상기 전파 영역을 전파하는 광을 반사시키는 이득을 가지지 않는 반사 영역을 구비하고,
    상기 이득영역의 회절격자의 결합계수가 300㎝-1 보다 큰 것을 특징으로 하는 반도체 레이저.
  3. 파장 선택성을 가지는 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 이득영역과,
    상기 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 구조이고, 층구조, 층두께 또는 도파로폭의 적어도 하나가 다른 구조를 가지고, 이득 및 파장 선택성을 가지지 않는 전파 영역과,
    상기 전파 영역을 전파하는 광을 반사시키는 이득을 가지지 않는 반사 영역을 구비하고,
    상기 이득영역의 회절격자의 결합계수가 300㎝-1 보다 큰 것을 특징으로 하는 반도체 레이저.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반사 영역은, 미러(mirror) 혹은 주기 구조를 가지는 회절격자인 것을 특징으로 하는 반도체 레이저.
  5. 파장 선택성을 가지는 제1 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 제1 이득영역과,
    상기 제1 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 재료를 가지고, 이득 및 파장 선택성을 가지지 않는 전파 영역과,
    상기 전파 영역에 광학적으로 결합되고, 파장 선택성을 가지는 제2 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 제2 이득영역을 구비하고,
    상기 제1 및 제2 이득영역의 회절격자의 결합계수가 300㎝-1 보다 큰 것을 특징으로 하는 반도체 레이저.
  6. 파장 선택성을 가지는 제1 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 제1 이득영역과,
    상기 제1 이득 영역에 광학적으로 결합되고, 실효적인 굴절률의 온도 의존성이 상기 이득 영역과 다른 구조이고, 층구조, 층두께 또는 도파로폭의 적어도 하나가 다른 구조를 가지고, 이득 및 파장 선택성을 가지지 않는 전파 영역과,
    상기 전파 영역에 광학적으로 결합되고, 파장 선택성을 가지는 제2 이득 영역에 있어서, 복소 굴절률의 실수부 혹은 허수부, 또는 그 양쪽 모두의 주기적인 섭동에 의해 형성된 회절격자를 가지는 제2 이득영역을 구비하고,
    상기 제1 및 제2 이득영역의 회절격자의 결합계수가 300㎝-1 보다 큰 것을 특징으로 하는 반도체 레이저.
  7. 삭제
  8. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 이득 영역의 실효적인 굴절률의 온도 미분계수와 상기 전파 영역의 실효적인 굴절률의 온도 미분계수의 차와, 상기 전파 영역의 길이의 곱(product)의 절대치가 7.5× 10-4［㎛/K］ 이상인 것을 특징으로 하는 반도체 레이저.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 전파 영역의 길이는, 상기 이득 영역의 회절격자의 실효 길이와 상기 전파 영역과의 길이와의 합으로 결정되는 세로 모드 간격이, 상기 회절격자의 스톱 밴드폭(stop bandwidth)보다 넓어지도록 설정되어 있는 것을 특징으로 하는 반도체 레이저.
  13. 삭제
  14. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 이득 영역, 상기 전파 영역 및 상기 반사 영역은 적층되어 있는 것을 특징으로 하는 반도체 레이저.
  15. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 이득 영역과 상기 전파 영역은, 광로 변환 수단을 개재시켜 결합되어 있는 것을 특징으로 하는 반도체 레이저.
  16. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 전파 영역은, 상하 혹은 좌우의 적어도 어느 쪽인가 일방이 광구속(optical confinement) 구조를 가지는 도파로 구조인 것을 특징으로 하는 반도체 레이저.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
KR1020057004475A 2003-03-31 2004-03-30 광반도체 소자 KR100681714B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00094696 2003-03-31
JP2003094696 2003-03-31
JP2003400156 2003-11-28
JPJP-P-2003-00400156 2003-11-28
JPJP-P-2003-00412062 2003-12-10
JP2003412062 2003-12-10

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020067020307A Division KR100804371B1 (ko) 2003-03-31 2004-03-30 광반도체 소자 및 광반도체 집적회로
KR1020060095288A Division KR20060107499A (ko) 2003-03-31 2006-09-29 광반도체 소자 및 광반도체 집적회로

Publications (2)

Publication Number Publication Date
KR20050040943A KR20050040943A (ko) 2005-05-03
KR100681714B1 true KR100681714B1 (ko) 2007-02-15

Family

ID=33135755

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020067020307A KR100804371B1 (ko) 2003-03-31 2004-03-30 광반도체 소자 및 광반도체 집적회로
KR1020077006316A KR100799797B1 (ko) 2003-03-31 2004-03-30 광반도체 소자 및 광반도체 집적회로
KR1020057004475A KR100681714B1 (ko) 2003-03-31 2004-03-30 광반도체 소자
KR1020060095288A KR20060107499A (ko) 2003-03-31 2006-09-29 광반도체 소자 및 광반도체 집적회로

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020067020307A KR100804371B1 (ko) 2003-03-31 2004-03-30 광반도체 소자 및 광반도체 집적회로
KR1020077006316A KR100799797B1 (ko) 2003-03-31 2004-03-30 광반도체 소자 및 광반도체 집적회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060095288A KR20060107499A (ko) 2003-03-31 2006-09-29 광반도체 소자 및 광반도체 집적회로

Country Status (6)

Country Link
US (3) US7738520B2 (ko)
EP (3) EP1813975B1 (ko)
JP (3) JP4295278B2 (ko)
KR (4) KR100804371B1 (ko)
DE (1) DE602004028878D1 (ko)
WO (1) WO2004088802A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100524980C (zh) * 2003-03-19 2009-08-05 宾奥普迪克斯股份有限公司 高smsr单向蚀刻激光器和低背反射光子器件
JP4608334B2 (ja) * 2005-02-10 2011-01-12 日本電信電話株式会社 半導体光素子の波長調整方法
JP2007072433A (ja) * 2005-08-11 2007-03-22 Ricoh Co Ltd 光集積素子及び光制御素子
JP4868827B2 (ja) * 2005-11-08 2012-02-01 株式会社東芝 レーザ誘導光配線装置
JP2007157888A (ja) * 2005-12-02 2007-06-21 Nippon Telegr & Teleph Corp <Ntt> 発振波長温度無依存半導体レーザ
JP5191143B2 (ja) * 2006-03-30 2013-04-24 アンリツ株式会社 半導体レーザ素子、半導体レーザモジュール、および半導体レーザモジュールを用いたラマン増幅器
US7616854B2 (en) * 2007-05-09 2009-11-10 Alcatel-Lucent Usa Inc. Optical coupling structure
JP2009188262A (ja) * 2008-02-07 2009-08-20 Sumitomo Electric Ind Ltd 半導体レーザ素子及び半導体光集積素子
WO2009113469A1 (ja) * 2008-03-13 2009-09-17 日本電気株式会社 光デバイス、その製造方法とそれを用いた光集積デバイス
DE102008029726A1 (de) * 2008-06-23 2009-12-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Lichtleiteranordnung und Verfahren zum Herstellen von Lichtleiteranordnungen
JP5177285B2 (ja) * 2009-03-30 2013-04-03 富士通株式会社 光素子及びその製造方法
JP2011066174A (ja) * 2009-09-17 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 光集積素子
JP5477148B2 (ja) * 2010-04-28 2014-04-23 日本電気株式会社 半導体光配線装置
JP5703598B2 (ja) 2010-06-11 2015-04-22 セイコーエプソン株式会社 発光装置、およびプロジェクター
JP5772466B2 (ja) * 2011-10-04 2015-09-02 富士通株式会社 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法
JP5957855B2 (ja) * 2011-11-21 2016-07-27 住友電気工業株式会社 半導体集積素子
JP5957856B2 (ja) * 2011-11-21 2016-07-27 住友電気工業株式会社 半導体集積素子
WO2013091174A1 (zh) * 2011-12-20 2013-06-27 华为技术有限公司 激光器、无源光网络系统、装置以及波长控制方法
JP2013149724A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 光集積素子の製造方法
JP5880063B2 (ja) * 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
JP5880065B2 (ja) 2012-01-18 2016-03-08 住友電気工業株式会社 光集積素子の製造方法
US9645311B2 (en) 2013-05-21 2017-05-09 International Business Machines Corporation Optical component with angled-facet waveguide
US9644966B2 (en) * 2014-09-11 2017-05-09 Honeywell International Inc. Integrated optic circuit with waveguides stitched at supplementary angles for reducing coherent backscatter
JP6527415B2 (ja) * 2015-07-23 2019-06-05 日本電信電話株式会社 半導体レーザ素子
US10101630B2 (en) 2016-04-28 2018-10-16 Analog Photonic Llc Optical waveguide device
US10921525B2 (en) * 2018-11-30 2021-02-16 Mitsubishi Electric Research Laboratories, Inc. Grating coupler and integrated grating coupler system
WO2020140286A1 (zh) * 2019-01-04 2020-07-09 华为技术有限公司 半导体激光器、光发射组件、光线路终端及光网络单元
US10923884B2 (en) 2019-05-15 2021-02-16 Microsoft Technology Licensing, Llc Two-section edge-emitting laser
US11381056B2 (en) * 2020-02-28 2022-07-05 Silc Technologies, Inc. Laser cavity construction for reduced wavelengths
CN112993751B (zh) * 2021-01-28 2022-08-19 湖北光安伦芯片有限公司 一种纳米柱vcsel光源结构及其制备方法
US20220368105A1 (en) * 2021-05-14 2022-11-17 Microsoft Technology Licensing, Llc Laser having reduced coherence via phaser shifter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992924A (ja) * 1995-09-25 1997-04-04 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605037A (en) 1969-05-02 1971-09-14 Bell Telephone Labor Inc Curved junction laser devices
JPS51123585A (en) * 1975-04-21 1976-10-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser
JPS55123188A (en) * 1979-03-16 1980-09-22 Toshiba Corp Spectral bragg reflection mirror
JPS5743485A (en) * 1980-08-13 1982-03-11 Agency Of Ind Science & Technol Semiconductor ring laser device
DE3138968A1 (de) 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Optische steuervorrichtung zum steuern der in einem optischen wellenleiter gefuehrten strahlung, insbesondere optischer schalter
GB2115217B (en) * 1982-02-09 1986-04-03 Standard Telephones Cables Ltd Semiconductor lasers
US4464762A (en) * 1982-02-22 1984-08-07 Bell Telephone Laboratories, Incorporated Monolithically integrated distributed Bragg reflector laser
JPS60207389A (ja) * 1984-03-31 1985-10-18 Agency Of Ind Science & Technol 半導体レ−ザ装置
JPS62202583A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 分布帰還型半導体レ−ザ
JPS63116485A (ja) * 1986-11-04 1988-05-20 Sharp Corp 半導体レ−ザ素子
JPS6425586A (en) 1987-07-22 1989-01-27 Hitachi Ltd Photo-semiconductor device
JPH01118806A (ja) * 1987-11-02 1989-05-11 Nippon Sheet Glass Co Ltd 複合光導波型デバイス
JPH0769494B2 (ja) 1988-09-12 1995-07-31 横浜国立大学長 光導波路
US5022042A (en) * 1990-09-10 1991-06-04 General Dynamics Corp. High power laser array with stable wavelength
JPH04132274A (ja) 1990-09-21 1992-05-06 Eastman Kodak Japan Kk 発光ダイオード
EP0484923B1 (en) * 1990-11-07 1994-04-13 Nippon Telegraph And Telephone Corporation Semiconductor wavelength conversion device
JP2757615B2 (ja) * 1991-08-14 1998-05-25 日本電気株式会社 半導体光第２高調波発光素子
EP0681742B1 (en) * 1993-01-29 2010-02-24 BRITISH TELECOMMUNICATIONS public limited company Optical device packaging
JP3129028B2 (ja) * 1993-05-28 2001-01-29 松下電器産業株式会社 短波長レーザ光源
US5544268A (en) 1994-09-09 1996-08-06 Deacon Research Display panel with electrically-controlled waveguide-routing
JP3751052B2 (ja) 1994-12-28 2006-03-01 シャープ株式会社 集積型光制御素子およびその作製方法、並びにそれを備えた光集積回路素子および光集積回路装置
JPH08211342A (ja) * 1995-02-03 1996-08-20 Hitachi Ltd 半導体光機能素子
US5617436A (en) * 1995-06-07 1997-04-01 Cornell Research Foundation, Inc. Strain-compensated multiple quantum well laser structures
JP2713256B2 (ja) * 1995-07-21 1998-02-16 日本電気株式会社 光通信等に用いる波長可変半導体レーザ
GB2310316A (en) * 1996-02-15 1997-08-20 Sharp Kk Semiconductor laser
JPH09331102A (ja) * 1996-06-12 1997-12-22 Canon Inc レーザ出射端面が傾いている波長多重光源
US6075799A (en) * 1996-08-28 2000-06-13 Canon Kabushiki Kaisha Polarization selective semiconductor laser, optical transmitter using the same, optical communication system using the same and fabrication method of the same
JP4117854B2 (ja) 1997-06-20 2008-07-16 シャープ株式会社 導波路型光集積回路素子及びその製造方法
JP4012367B2 (ja) * 1997-08-04 2007-11-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 単一モード光ウェーブガイド結合要素
JP3337403B2 (ja) 1997-09-19 2002-10-21 日本電信電話株式会社 周波数安定化レーザ
US6195478B1 (en) 1998-02-04 2001-02-27 Agilent Technologies, Inc. Planar lightwave circuit-based optical switches using micromirrors in trenches
JP3479220B2 (ja) * 1998-07-03 2003-12-15 日本電気株式会社 光集積モジュール
JP2000124554A (ja) * 1998-10-13 2000-04-28 Hitachi Cable Ltd 高消光比半導体光増幅器及びそれを用いた光スイッチ
JP2000223787A (ja) * 1999-01-29 2000-08-11 Canon Inc 半導体レーザー
US6501776B1 (en) 1999-01-29 2002-12-31 Canon Kabushiki Kaisha Temperature-insensitive semiconductor laser
JP2000223784A (ja) * 1999-01-29 2000-08-11 Canon Inc 波長安定化半導体レーザー
JP3054707B1 (ja) 1999-03-19 2000-06-19 東京大学長 光アイソレ―タ
JP2001021775A (ja) * 1999-07-09 2001-01-26 Sumitomo Electric Ind Ltd 光学装置
JP3485260B2 (ja) * 2000-06-30 2004-01-13 日本電信電話株式会社 分布反射光導波路及びこれを含む光素子
JP2002076513A (ja) 2000-09-01 2002-03-15 Fujitsu Ltd 温度無依存分布ブラッグ反射型ミラー及び面型光学素子
JP2002182051A (ja) * 2000-10-04 2002-06-26 Sumitomo Electric Ind Ltd 光導波路モジュール
JP3908923B2 (ja) * 2001-05-01 2007-04-25 日本電信電話株式会社 光部品、光部品の設計方法および光モジュール
US6580740B2 (en) * 2001-07-18 2003-06-17 The Furukawa Electric Co., Ltd. Semiconductor laser device having selective absorption qualities
EP1283571B1 (de) * 2001-08-06 2015-01-14 nanoplus GmbH Nanosystems and Technologies Laser mit schwach gekoppeltem Gitterbereich
US20030044119A1 (en) 2001-08-28 2003-03-06 Takashi Sasaki Optical waveguide module
US6711323B1 (en) 2002-04-08 2004-03-23 Jamshid Nayyer Wide deflection-angle optical switches and method of fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992924A (ja) * 1995-09-25 1997-04-04 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ

Also Published As

Publication number Publication date
EP1813974B1 (en) 2019-02-27
EP1813975A2 (en) 2007-08-01
DE602004028878D1 (de) 2010-10-07
US7474817B2 (en) 2009-01-06
EP1610426A4 (en) 2006-07-26
US7471864B2 (en) 2008-12-30
JP2009020538A (ja) 2009-01-29
EP1813975A3 (en) 2007-10-17
KR20060107499A (ko) 2006-10-13
US20060050752A1 (en) 2006-03-09
JP2009016883A (ja) 2009-01-22
EP1610426A1 (en) 2005-12-28
JP4669540B2 (ja) 2011-04-13
US7738520B2 (en) 2010-06-15
KR20060110012A (ko) 2006-10-23
US20070223856A1 (en) 2007-09-27
WO2004088802A1 (ja) 2004-10-14
JP4295278B2 (ja) 2009-07-15
US20070223857A1 (en) 2007-09-27
KR100799797B1 (ko) 2008-02-01
EP1813974A2 (en) 2007-08-01
KR20050040943A (ko) 2005-05-03
EP1610426B1 (en) 2014-01-08
KR20070041635A (ko) 2007-04-18
EP1813974A3 (en) 2007-10-31
KR100804371B1 (ko) 2008-02-15
JPWO2004088802A1 (ja) 2006-07-06
EP1813975B1 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
KR100681714B1 (ko) 광반도체 소자
US8705583B2 (en) Semiconductor laser
JP6224495B2 (ja) 半導体レーザ装置
EP1672398B1 (en) Tunable demultiplexer and tunable laser with optical deflection
US4185256A (en) Mode control of heterojunction injection lasers and method of fabrication
US7242699B2 (en) Wavelength tunable semiconductor laser apparatus
JPH0817263B2 (ja) 干渉計半導体レーザ
US4622674A (en) Single longitudinal mode semiconductor laser
JPWO2009116152A1 (ja) 光素子及びその製造方法
CN100568031C (zh) 光半导体元件和光半导体集成电路
JP2002353559A (ja) 半導体レーザ及びその製造方法
JP4608334B2 (ja) 半導体光素子の波長調整方法
JPH08307012A (ja) 選択成長用マスク，半導体光装置の製造方法，および半導体光装置
JP2013021120A (ja) 半導体光反射器及び半導体レーザ、並びにそれらの駆動方法及び装置
JP2011228384A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 12