KR100658133B1 - 구동 장치 및 구동 방법 - Google Patents

구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100658133B1
KR100658133B1 KR1020060072873A KR20060072873A KR100658133B1 KR 100658133 B1 KR100658133 B1 KR 100658133B1 KR 1020060072873 A KR1020060072873 A KR 1020060072873A KR 20060072873 A KR20060072873 A KR 20060072873A KR 100658133 B1 KR100658133 B1 KR 100658133B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
turned
common electrode
switches
Prior art date
Application number
KR1020060072873A
Other languages
English (en)
Other versions
KR20060095540A (ko
Inventor
도모가쓰 기시
테쓰야 사까모또
시게또시 도미오
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20060095540A publication Critical patent/KR20060095540A/ko
Application granted granted Critical
Publication of KR100658133B1 publication Critical patent/KR100658133B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 구동 장치가 구비하는 각 소자의 내압을 낮게 하여, 회로 구성의 간소화 및 제조 비용의 저감화를 실현할 수 있도록 한다.
스위치(SW1~SW3)와, 이들 ON/OFF로 의해서, 부하(20)에 인가해야 할 전압(V)보다 작은 정의 전압 (+1/2V)레벨과 접지 레벨 간에서 전압이 변동하는 제1 신호 라인(OUTA)과, 접지 레벨과 부의 전압 (-1/2V)레벨 간에서 전압이 변동하는 제2 신호 라인(OUTB)을 구비하고, 스위치(SW4, SW5)의 ON/OFF로 의해서, 제1, 제2 신호 라인으로부터 주어지는 정부의 전압을 선택적으로 부하(20)에 인가함으로써, 구동 장치 내의 각 소자에 걸리는 최대의 전압을 부하(20)에 인가해야 할 전압(V)보다도 작은 전압(1/2V)으로 할 수 있도록 하여, 각 소자의 내압을 종래에 비해 반으로 억제할 수 있도록 한다.
접지 레벨, 플라즈마 디스플레이

Description

구동 장치 및 구동 방법 {DRIVING DEVICE AND DRIVING METHOD}
도1은 본 실시예에 의한 구동 장치의 요소적 특징을 나타내는 구성도.
도2는 제1 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도3은 도2에 나타낸 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도4는 도2에 나타낸 구동 장치에 의한 유지 방전 기간의 구동 파형의 다른 예를 나타내는 타임 차트.
도5는 제1 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면.
도6은 스위치의 구성예를 나타내는 도면이고, 도6a는 스위치(SW3)의 구성예를 나타내고, 도6b는 스위치(SW1, SW2)의 구성예를 나타내고, 도6c는 스위치(SW3)의 구성예를 나타내는 도면.
도7은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도8은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도9는 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도10은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도11은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도12는 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도13은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파형의 예를 나타내는 도면.
도14는 도7에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도15는 도8에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도16은 도9에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도17은 도10에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도18은 도11에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도19는 도11에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 다른 예를 나타내는 타임 차트.
도20은 도12에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도21은 도13에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 예를 나타내는 타임 차트.
도22는 도13에 나타낸 구동 파형을 생성하기 위한 스위칭 제어의 다른 예를 나타내는 타임 차트.
도23은 제1 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도24는 도23 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도25는 도23 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 다른 예를 나타내는 타임 차트.
도26은 제2 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도27은 제2 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도28은 도27 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도29는 제3 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도30은 제3 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도31은 도30 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도32는 제4 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도33은 제4 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도34는 도33 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도35는 제5 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도36은 도35 같이 구성한 구동 장치에 의한 리세트 기간 및 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도37은 제5 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도38은 도37 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도39는 제5 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도40은 도39 같이 구성한 구동 장치에 의한 리세트 기간 및 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도41은 제6 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도42는 도41 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도43은 도41에 나타낸 전력 회수 회로의 전력 회수의 양상을 나타내는 타이밍 차트.
도44는 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도45는 도44에 나타낸 전력 회수 회로의 전력 회수의 양상을 나타내는 타이밍 차트.
도46은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도47은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도48은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도49는 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도50은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도51은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도52는 도51 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도53은 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도54는 도51 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도55는 제6 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도56은 제7 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도57은 도56 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도58은 제7 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도59는 도58 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도60은 제8의 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도61은 제8의 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도62는 도61 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도63은 제9 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도64는 제9 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도65는 도64 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도66은 제10 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도67은 도66 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도68은 제10 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도69는 제11 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도70은 도69 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도71은 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도72는 도71 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도73은 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도74는 도73 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도75는 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도76은 도75 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도77은 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도78은 도77 같이 구성한 구동 장치에 의한 구동 파형의 예를 나타내는 타임 차트.
도79는 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도80은 제12 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도81은 도80 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도82는 제12 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도83은 제13 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도84는 도83 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도85는 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도86은 도85 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도87은 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도88은 도87 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도89는 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도90은 도89 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도91은 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면.
도92는 도91 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도93은 제14의 실시예에 의한 PDP의 개략 구성을 나타내는 도면.
도94는 제14의 실시예에 의한 플라즈마 디스플레이 장치의 개략 구성예를 나타내는 도면.
도95는 제14의 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도96은 제15의 실시예에 의한 구동 장치의 구성예를 나타내는 도면.
도97은 도96 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
도98은 그 외의 실시예의 구성예를 나타내는 도면.
도99는 교류 구동형 플라즈마 디스플레이 장치의 전체 구성을 나타내는 도면.
도100은 1화소인 제i행 제j열의 셀Cij의 단면 구성을 나타내는 도면.
도101은 종래의 교류 구동형 PDP의 구동 방법의 예를 나타내는 파형도.
도102는 종래의 구동 장치의 구성예를 나타내는 도면.
도103은 종래의 구동 장치의 다른 구성예를 나타내는 도면.
도104는 도103의 구동 장치에 필요한 고전압 전원의 구성을 나타내는 도면.
도105는 도103 같이 구성한 구동 장치에 의한 어드레스 기간 및 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트.
(부호의 설명)
1 교류 구동형 PDP
2 X측 회로
3 Y측 회로
20 부하
22, 33 전력 회수 회로
31' 스캔 드라이버
41 AC전원
42 A/D변환기
43 전원 회로
44 드라이버 회로
SW1~SW5 스위치
OUTA 제1 신호 라인
OUTB 제2 신호 라인
C1, C4 콘덴서
본 발명은 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 전원 회로에 관한 것으로, 예를 들면 교류 구동형 플라즈마 디스플레이에 이용하기 적합한 것이다.
근년, 박형의 이점에서, CRT를 대신해 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), 액정 디스플레이(Liquid Crystal Display:LCD), 전계 발광 디스플레이(Electro Luminescence Display:ELD) 등의 평면 매트릭스형의 표시 장치의 요구가 증대되고 있다. 특히, 교류 구동형 PDP는 자기 발광형의 표시 장치이므로 시인성이 좋고, 박형으로 대화면 표시가 가능한 것으로부터, CRT를 능가하는 고화질화가 가능한 차세대의 표시 장치로서 주목되고 있다.
종래로부터 잘 알려져 있는 교류 구동형 PDP에는 2개의 전극으로 선택 방전(어드레스 방전) 및 유지 방전을 하는 2전극형과, 제3 전극을 이용해 어드레스 방전을 하는 3전극형이 있다. 또한 이 3전극형에 있어서도, 유지 방전을 하는 제1 전극과 제2 전극이 배치되어 있는 기판에 제3 전극을 형성하는 경우와, 대향하는 또 1개의 기판에 상기 제3 전극을 형성하는 경우가 있다.
상기한 각 타입의 PDP장치는 어느 것도 원리는 동일하므로, 이하에서는 유지 방전을 하는 제1 및 제2 전극을 제1 기판에 설치함과 동시에, 이것과는 별도로 상기 제1 기판과 대향하는 제2 기판에 제3 전극을 설치한 PDP장치에 대해서 그 구성예를 설명한다.
도99는 교류 구동형 PDP장치의 전체 구성을 나타내는 도면이다. 도99에 있어서, 교류 구동형 PDP(1)에는 그 한쪽의 면에 서로 평행인 주사 전극(Y1~Yn) 및 공통 전극(X)이 설치됨과 동시에, 대향면에 이들 전극(Y1~Yn, X)과 직교하는 방향으로 어드레스 전극(A1~Am)이 설치되어 있다. 공통 전극(X)은 각 주사 전극(Y1~Yn)에 대응해 이것에 접근해 설치되고, 일단이 서로 공통으로 접속되어 있다.
상기 공통 전극(X)의 공통단은 X측 회로(2)의 출력단에 접속되고, 각 주사 전극(Y1~Yn)은 Y측 회로(3)의 출력단에 접속되어 있다. 또 어드레스 전극(A1~Am)은 어드레스측 회로(4)의 출력단에 접속되어 있다. X측 회로(2)는 방전을 반복하는 회로로 되고, Y측 회로(3)는 선순차 주사하는 회로와 방전을 반복하는 회로로 된다. 또 어드레스측 회로(4)는 표시해야 할 열을 선택하는 회로로 된다. 이들 X측 회로(2), Y측 회로(3) 및 어드레스측 회로(4)는 제어 회로(5)로부터의 제어 신호에 의해 제어된다. 즉 어드레스측 회로(4)와 Y측 회로(3) 내의 선순차 주사하는 회로에 의해 어디의 셀을 점등시킬지를 결정하고, X측 회로(2) 및 Y측 회로(3)의 방전을 반복함으로써, PDP의 표시 동작을 한다.
제어 회로(5)는 외부로부터의 표시 데이터(D), 표시 데이터(D)의 읽어들이기 타이밍을 나타내는 클록(CLK), 수평 동기 신호(HS) 및 수직 동기 신호(Vs)에 의거해 상기 제어 신호를 생성하고, X측 회로(2), Y측 회로(3) 및 어드레스측 회로(4)에 공급한다.
도100a는 1화소인 제i행 제j열의 셀Cij의 단면 구성을 나타내는 도면이다. 도100a에 있어서, 공통 전극(X) 및 주사 전극(Yi)은 전면 유리 기판(11) 상에 형성되어 있다. 그 위에는 방전 공간(17)에 대해 절연하기 위한 유전체층(12)이 피착 됨과 동시에, 또한 그 위에 MgO(산화마그네슘)보호막(13)이 피착되어 있다.
한편, 어드레스 전극(Aj)은 전면 유리 기판(11)과 대향해 배치된 배면 유리 기판(14) 상에 형성되고, 그 위에는 유전체층(15)이 피착되고, 또한 그 위에 형광체가 피착되어 있다.
MgO보호막(13)과 유전체층(15) 간의 방전 공간(17)에는 Ne+Xe페닝가스 등이 봉입되어 있다.
도100b는 교류 구동형 PDP의 용량(Cp)에 대해서 설명하기 위한 도면이다. 도100b에 나타내는 바와 같이, 교류 구동형 PDP에는 방전 공간(17), 공통 전극(X)과 주사 전극(Y) 사이 및 전면 유리 기판(11)에 각각 용량 성분(Ca, Cb, Cc)이 존재하고, 이들 합계에 의해 셀 1개당의 용량(Cpce11)이 결정된다 (Cpce11=Ca+Cb+Cc). 모든 셀의 용량(Cpce11)의 합계가 패널 용량(Cp)이다.
또 도100c는 교류 구동형 PDP의 발광에 대해서 설명하기 위한 도면이다. 도100c에 나타내는 바와 같이, 리브(16)의 내면에는 적, 청, 황색의 형광체(18)가 스트라이프 상으로 각 색마다 배열, 도포되어 있고, 공통 전극(X) 및 주사 전극(Y) 간의 방전에 의해 형광체(18)를 여기하여 발광하게 되어 있다.
도101은 교류 구동형 PDP의 구동 방법의 일례를 나타내는 전압 파형도이고, 1 프레임을 구성하는 복수의 서브필드 중의 1서브필드분을 나타내고 있다. 1개의 서브필드는 전면 기입 기간 및 전면 소거 기간으로 되는 리세트 기간과, 어드레스 기간과, 유지 방전 기간으로 구분된다.
리세트 기간에서는 먼저 모든 주사 전극(Y1~Yn)이 접지 레벨(0V)에 되고, 이 것과 동시에 공통 전극(X)에 전압(Vs+Vw)(약400V)으로 되는 전면 기입 펄스가 인가된다. 이 때의 어드레스 전극(A1~Am)의 전위는 모두 Vaw(약100V)이다. 이 결과, 이전의 표시 상태에 관계없이 전표시 라인의 전셀에서 방전이 행하여지고, 벽전하가 형성된다.
다음에 공통 전극(X)과 어드레스 전극(A1~Am)의 전위가 0V이 됨으로써, 전셀에서 벽전하 자체의 전압이 방전 개시 전압을 넘어가 방전이 개시된다. 이 방전에서는 전극간의 전위차가 없기 때문에, 벽전하가 형성되는 일이 없이, 공간 전하는 자기 중화해 방전이 종식된다. 소위 자기 소거 방전이다. 이 자기 소거 방전에 의해서, 패널 내의 전셀의 상태가 벽전하가 없는 균일한 상태가 된다. 이 리세트 기간은 전의 서브필드의 각 셀의 점등상태에 관계없이 모든 셀을 동일한 상태로 하는 작용이 있고, 이에 의해 다음의 어드레스(기입) 방전을 안정되게 할 수 있게 된다.
다음에 어드레스 기간에 있어서, 표시 데이터에 따라서 각 셀의 ON/OFF를 하기 위해서, 선순차로 어드레스 방전이 행하여진다. 즉 먼저 제1표시 라인에 상당하는 주사 전극(Y1)에 -Vy레벨(약 -150V), 다른 표시 라인에 상당하는 주사 전극(Y2~Yn)에 -Vsc레벨(약 -50V)의 전압이 인가됨과 동시에, 각 어드레스 전극(A1~Am) 중의 유지 방전을 일으키는 셀, 즉 점등시키는 셀에 대응하는 어드레스 전극(Aj)에, 전압(Va)(약50V)의 어드레스 펄스가 선택적으로 인가된다.
이 결과, 점등시키는 셀의 어드레스 전극(Aj)과 주사 전극(Y1) 간에서 방전이 일어나고, 이것을 프라이밍(불씨)으로서, 전압(Vx)(약50V)의 공통 전극(X)과 주 사 전극(Y1)과의 방전으로 즉이행한다. 이에 따라 선택 셀의 공통 전극(X) 및 주사 전극(Y1) 상의 MgO보호막(13)면에, 다음의 유지 방전이 가능한 양의 벽전하가 축적된다. 이하 다른 표시 라인에 상당하는 주사 전극(Y2~Yn)에 대해서도 마찬가지로, 선택 셀의 주사 전극에는 -Vy레벨의 전압이 차례로 인가되고, 비선택 셀의 나머지의 주사 전극에는 -Vsc레벨의 전압이 인가됨으로써, 전표시 라인에서 새로운 표시 데이터의 기입이 행하여진다.
그 후, 유지 방전 기간이 되면, 주사 전극(Y1~Yn)과 공통 전극(X)에 전압(Vs)(약200V)으로 되는 유지 펄스가 교대로 인가되어 유지 방전이 행하여지고, 1 서브필드의 영상 표시가 행하여진다. 또한 이 유지 방전 기간의 장단, 즉 유지 펄스의 회수 혹은 주파수에 의해서, 영상의 휘도가 결정된다.
또한 교류 구동형 PDP에 있어서, 공통 전극(X), 주사 전극(Y) 간의 면에서 가스 방전을 개시하는 전압(Vf)은 일반적으로 220V~260V이다. 어드레스 기간에, 예를 들면 표시하고자 하는 셀에서 어드레스 전극(A)과 주사 전극(Y) 사이에 전압을 인가해 가스 방전시키고, 이것을 트리거로서 공통 전극(X)과 주사 전극(Y) 간에서 방전시키고, 그 셀 내의 공통 전극(X)과 주사 전극(Y) 상에 벽전하를 남긴다.
다음으로 유지 방전 기간에 있어서, 어드레스 기간에서 생성된 벽전하(Vwa11)와 공통 전극(X) 및 주사 전극(Y) 간에 인가하는 유지 펄스 전압(Vs)에 의해서, |Vs+Vwall|을 Vf이상으로 함으로써, 가스 방전을 할 수 있다. 전압(Vs)의 값은 방전 개시 전압(Vf)을 넘지 않는 것으로 하고, |Vs|<|Vf|<|Vs+Vwall|이 되는 전압값을 Vs로 한다.
또한 공통 전극(X)과 주사 전극(Y) 간에서 가스 방전이 행하여지면, 그 셀 내의 공통 전극(X)과 주사 전극(Y) 상의 벽전하는 이제까지와는 반대 극성의 벽전하가 되고, 가스 방전을 수속시킨다. 다음에 공통 전극(X)과 주사 전극(Y) 사이에 이제까지와는 반대 극성의 유지 펄스 전압(Vs)을 인가함으로써, 공통 전극(X)과 주사 전극(Y) 상에 형성된 벽전하를 이용하여, 다시 가스 방전이 행하여진다. 이상의 동작을 반복함으로써, 가스 방전을 반복할 수 있다.
교류 구동형 PDP의 구동 방법의 예로서는 이상과 같이 리세트 기간에서 패널 내의 전셀의 벽전하를 소거하고, 다음의 어드레스 기간으로 표시 셀을 선택적으로 방전시켜 벽전하를 축적시키는 「기입 어드레스 방식」과는 달리, 이와는 반대로 리세트 기간에서 패널 내의 전셀에 벽전하를 축적하고, 다음의 어드레스 기간에서 비표시 셀을 선택적으로 방전시켜 벽전하를 소거함으로써 표시 셀의 벽전하만을 남기는 「소거 어드레스 방식」이 있다.
도102는 종래의 PDP장치의 구동 장치의 일부 구성예를 나타내는 도면이다. 도102에 있어서, 부하(20)는 1개의 공통 전극(X)과 1개의 주사 전극(Y) 사이에 형성되어 있는 셀의 합계의 용량이다. 부하(20)에는 공통 전극(X) 및 주사 전극(Y)이 형성되어 있고, X측 회로(2) 및 Y측 회로(3)에 의해 도101에서 설명한 각 펄스 전압이 인가된다.
X측 회로(2)는 전원 회로(21)와, 전력 회수 회로(22)와, 서스테이너 회로(23)를 구비한다. 상기 전원 회로(21)는 유지 펄스 전압(Vs)의 전원 라인에 접속된 다이오드(D1)와, 기입 전압(Vw)의 전원 라인과 접지(GND) 사이에 직렬로 접속 된 트랜지스터(Tr1, Tr2)와, 상기 2개의 트랜지스터(Tr1, Tr2)의 공통 드레인과 상기 다이오드(D1)의 출력 간에 접속된 콘덴서(C1)를 구비해 구성된다.
리세트 기간에서 전면 기입 펄스를 공통 전극(X)에 인가할 때는 트랜지스터(Tr1)가 ON, 트랜지스터(Tr2)가 OFF가 됨으로써, 다이오드(D1)를 통과한 유지 펄스 전압(Vs)과 기입 전압(Vw)이 가산되어 서스테이너 회로(23)에 공급된다. 또 유지 방전 기간에서 유지 펄스를 공통 전극(X)에 인가할 때는 트랜지스터(Tr1)가 OFF, 트랜지스터(Tr2)가 ON이 됨으로써, 다이오드(D1)를 통과한 유지 펄스 전압(Vs)이 그대로 서스테이너 회로(23)에 공급된다.
서스테이너 회로(23)는 트랜지스터(Tr5) 및 다이오드(D5)가 병렬 접속된 스위치 회로와, 이것에 직렬로 접속되는 2개의 다이오드(D7, D8)와, 또한 이것에 직렬로 접속되는 트랜지스터(Tr6) 및 다이오드(D6)가 병렬 접속된 스위치 회로를 구비한다. 그리고 상기 2개의 다이오드(D7, D8) 사이로부터 부하(20)의 공통 전극(X)에로의 접속이 되고 있다.
상기 트랜지스터(Tr5)가 ON, 트랜지스터(Tr6)가 OFF의 상태에서는 상기 전원 회로(21)에 의해 공급된 유지 펄스 전압(Vs) 혹은 전면 기입 펄스 전압(Vs+Vw)이 공통 전극(X)에 인가된다. 반대로, 상기 트랜지스터(Tr5)가 OFF, 트랜지스터(Tr6)이 ON의 상태에서는 공통 전극(X)의 인가 전압은 접지 레벨(OV)이 된다.
또 전력 회수 회로(22)는 PDP의 용량 부하(20)로부터 상기 2개의 다이오드(D7, D8)를 통해서 접속되는 2개의 코일(L1, L2)과, 한쪽의 코일(L1)에 직렬로 접속되는 다이오드(D3) 및 트랜지스터(Tr3)와, 다른 한쪽의 코일(L2)에 직렬로 접 속되는 다이오드(D4) 및 트랜지스터(Tr4)와, 상기 2개의 트랜지스터(Tr3, Tr4)의 공통 단자와 접지 사이에 접속되는 콘덴서(C2)를 구비한다.
상기 용량 부하(20)와, 2개의 다이오드(D7, D8)를 통해서 접속되는 2개의 코일(L1, L2)에 의해서, 2계통의 직렬 공진 회로가 구성된다. 즉 이 전력 회수 회로(22)는 2계통의 L-C공진 회로를 갖는 것이고, 코일(L1)과 용량 부하(20)와의 공진에 의해 패널에 공급한 전하를 코일(L2)과 용량 부하(20)와의 공진에 의해 회수하는 것이다.
한편, Y측 회로(3)는 스캔 드라이버(31)와, 서스테이너 회로 및 전원 회로(32)와, 전력 회수 회로(33)를 구비한다. 스캔 드라이버(31)는 직렬 접속된 2개의 트랜지스터(Tr7, Tr8)를 구비한다. 이들2개의 트랜지스터(Tr7, Tr8) 사이로부터 부하(20)의 주사 전극(Y)에로의 접속이 되고, 후술하는 전원 회로(32)에 의해 공급되는 스캔 펄스 전압(-Vy), 비선택 펄스 전압(-Vsc) 혹은 유지 펄스 전압(Vs)이 주사 전극(Y)에 인가된다.
상기 서스테이너 회로 및 전원 회로(32)는 스캔 펄스 전압(-Vy)의 전원 라인에 접속된 트랜지스터(Tr9, Tr10)와, 비선택 펄스 전압(-Vsc)의 전원 라인에 접속된 트랜지스터(Tr11) 및 다이오드(D9)와, 유지 펄스 전압(Vs)의 전원 라인에 접속된 트랜지스터(Tr12)와, 접지에 접속된 리크 제어용의 트랜지스터(Tr13)와, 상기 스캔 펄스 전압(-Vy) 및 비선택 펄스 전압(-Vsc)의 전원 라인과 GND라인을 잘라내기 위한 트랜지스터(Tr14) 및 다이오드(D14)을 구비해 구성된다.
이 서스테이너 회로 및 전원 회로(32) 및 스캔 드라이버(31)가 구비하는 각 각의 트랜지스터(Tr7~Tr14)의 ON/OFF를 적당하게 제어함으로써, 도101에 나타낸 바와 같이 스캔 펄스 전압(-Vy), 비선택 펄스 전압(-Vsc) 혹은 유지 펄스 전압(Vs)이 주사 전극(Y)에 인가된다.
또 전력 회수 회로(33)는 용량 부하(20)로부터 상기 2개의 트랜지스터(Tr7, Tr8) 등을 통해서 접속되는 2개의 코일(L3, L4)과, 한쪽의 코일(L3)에 직렬로 접속되는 다이오드(D12) 및 트랜지스터(Tr15)와, 다른 한쪽의 코일(L4)에 직렬로 접속되는 다이오드(D13) 및 트랜지스터(Tr16)와, 상기 2개의 트랜지스터(Tr15, Tr16)의 공통 단자와 접지 사이에 접속되는 콘덴서(C3)를 구비한다.
이 전력 회수 회로(33)도 2계통의 L-C공진 회로를 갖고, 코일(L4)과 용량 부하(20)와의 공진에 의해 용량 부하(20)에 공급한 전하를 코일(L3)과 용량 부하(20)와의 공진에 의해 회수하는 것이다.
도103은 종래의 Y측 회로(3) 내의 선순차 주사 회로 및 X측 회로(2) 및 Y측 회로(3) 내의 방전의 반복용 회로의 구성예를 나타내는 도면이다.
도103에 나타내는 바와 같이, 공통 전극(X) 측의 스위치(SW1, SW2)는 병렬로 복수의 FET가 접속되어 구성되어 있다. 스위치(SW1)는 전원(Vs)에 접속되어 있다. 또 공통 전극(X) 측에는 코일(L1, L2), 스위치(SW3, SW5, SW6) 및 콘덴서(C1)를 포함하는 전력 회수 회로를 구비하고 있다. 또한 전원(Vax)과 공통 전극(X) 사이에 스위치(SW7)가 접속되어 있다.
한편, 주사 전극(Y) 측에서는 스위치(SW20, SW21)를 포함하는 스캔 드라이버가 주사 전극(Y)에 접속되고, 상기 스캔 드라이버의 스위치(SW20) 측에, 스위 치(SW18)를 통해서 전원(Vsc)이 접속됨과 동시에, 스위치(SW11)가 접속되어 있다. 또 스캔 드라이버의 스위치(SW21) 측에는 스위치(SW16, SW17)를 통해서 전원(-Vy)가 접속됨과 동시에, 스위치(SW19)를 통해서 접지에 접속되어 있다. 또한 스위치(SW21) 측에는 전원(Vs) 사이에 다이오드(D1) 및 스위치(SW10, SW15)가 도면에 나타내는 바와 같이 접속되어 있다.
또 상기 스캔 드라이버의 스위치(SW20) 측에 설치된 다이오드(D2)와, 스캔 드라이버의 스위치(SW21) 측에 설치된 스위치(SW15)에 의해서, 선순차 주사용(어드레스용)의 회로와, 방전의 반복용(서스테이너용)의 회로를 분리하기 위한 A/S분리 회로가 구성되어 있다. 또 주사 전극(Y) 측에도, 코일(L3, L4), 스위치(SW12, SW13, SW14) 및 콘덴서(C2)로 되는 전력 회수 회로가 구비되어 있다.
도104는 상기 도103에 나타내는 회로에서 필요한 고전압의 전원의 구성예를 나타내는 도면이다. 도104에 나타내는 바와 같이, 전압(Vs, Vax, Vy, Vsc)의 값으로서, 각각 180V, 50V, -180V, -80V의 고전압이 이용된다.
도105는 상기 도103에 나타내는 회로의 동작을 나타내는 타이밍 차트이다. 주사 기간에 있어서, 주사 전극(Y) 측의 스위치(SW16, SW17, SW18)를 ON으로 함으로써, 스캔 드라이버의 양단에 전압(Vsc=100V)을 인가한다. 또 스위치(SW21)를 ON으로 함으로써, 주사 대상의 1개의 주사 전극(Y)에 전압(-Vy= -180V)을 인가하고, 그 외의 주사 전극(Y)에는 스위치(SW20)를 ON으로 함으로써, 전압(Vsc-Vy=-80V)을 인가한다.
주사 대상의 1개의 주사 전극(Y)에 대한 -180V의 스캔 펄스와, 복수의 어드 레스 전극(A)과의 교점에 있어서, 예를 들면 표시하는 경우, 어드레스 전극(A)에 인가된 전압(Va=60V)에 의해 가스 방전을 한다. 이 어드레스 전극(A) 및 주사 전극(Y) 간의 가스 방전을 트리거로 하여, 공통 전극(X)(스위치(SW7)를 ON으로 하여 전압(Vax)을 인가)과, 주사 전극(Y)(전압 -180V을 인가) 간에서 또한 방전을 일으키고, 도100에 나타낸 공통 전극(X) 및 주사 전극(Y) 상의 유전체층(12)(MgO보호면(13)을 포함함) 상에, 인가 전압과 극성이 다른 벽전하를 형성한다. 이 동작을 모든 주사 전극(Y)에 대해 한다.
A/S분리 회로는 전압(-Vy)이 접지 레벨보다도 낮기 때문에, 다이오드(D1)와 스위치(SW16)가 ON으로 인한 합선을 방지하기 위해, 및 전압(Vsc)이 접지 레벨보다 낮기 때문에, 스위치(SW18)와 스위치(SW11)에 기생하는 다이오드와의 합선을 막기 위해서 설치하고 있다. 상기 동작 중에는 스위치(SW15)를 OFF로 하고 있다. 스위치(SW15)의 양단에는 180V의 전압이 인가된다.
유지 방전 기간에 있어서, 주사 전극(Y) 측의 스위치(SW12, SW15)를 ON으로 하고, 공통 전극(X) 측의 스위치(SW2)를 ON으로 한다. 이에 따라 한쪽이 항상 접지에 접지된 콘덴서(C2)를 전원으로 하고, 코일(L3)과 PDP패널의 용량(Cp)과의 L-C공진이 행하여지고, 주사 전극(Y) 측의 전압이 Vs부근까지 올라간다. 다음에 전압을 Vs까지 올리기 위해서 스위치(SW10)를 ON으로 하고, 주사 전극(Y)의 인가 전압을 Vs로 한다. 이 때, OFF가 되어 있는 스위치(SW11)의 양단에는 전압(Vs=180V)이 인가된다.
이에 따라 공통 전극(X) 및 주사 전극(Y) 사이에 인가된 전압(Vs)과, 상술의 주사 기간에 의해 생성된 벽전하에 의한 전압이 플러스되고, 가스 방전을 개시한다. 그 때의 전류는 스위치(SW10, SW15, SW2)에 흐른다. 이 때, 상술과 같이 벽전하가 재차 형성된다.
다음에 주사 전극(Y) 측의 스위치(SW10, SW12)를 OFF, 스위치(SW13)를 ON으로 함으로써, 한쪽이 항상 접지에 접지된 콘덴서(C2)를 전원으로 하고, 코일(L4)과 PDP패널의 용량(Cp)과의 L-C공진을 하고, 주사 전극(Y) 측의 전압을 접지 레벨 부근까지 끌어 내린다. 다음에 전압을 접지 레벨까지 끌어 내리기 위해서 스위치(SW11)를 ON으로 하고, 주사 전극(Y)의 인가 전압을 접지 레벨로 한다. 이 때, OFF가 되어 있는 스위치(SW10)의 양단에는 전압(Vs=180V)이 인가된다.
다음에 공통 전극(X)의 스위치(SW3)를 ON으로 함으로써, 한쪽이 항상 접지에 접지된 콘덴서(C1)를 전원으로 하고, 코일(L1)과 PDP패널의 용량(Cp)과의 L-C공진을 하고, 공통 전극(X) 측의 전압을 Vs부근까지 올린다. 다음에 전압을 Vs까지 올리기 위해서 스위치(SW1)를 ON으로 하고, 공통 전극(X)의 인가 전압을 Vs로 한다. 이 때, OFF가 되어 있는 스위치(SW2)의 양단에는 전압(Vs=180V)이 인가된다.
이에 따라 공통 전극(X) 및 주사 전극(Y) 사이에 인가된 전압(Vs)과, 조금 전에 생성된 벽전하에 의한 전압이 플러스되고, 가스 방전을 개시한다. 그 때의 전류는 스위치(SW1, SW11)에 흐른다. 이 때, 상술과 같이 벽전하가 재차 형성된다.
다음에 공통 전극(X) 측의 스위치(SW1, SW3)를 OFF, 스위치(SW6)를 ON으로 함으로써, 한쪽이 항상 접지에 접지된 콘덴서(C1)를 전원으로 하고, 코일(L2)과 PDP패널의 용량(Cp)과의 L-C공진을 하고, 공통 전극(X) 측의 전압을 접지 레벨 부근까지 끌어 내린다. 다음에 전압을 접지 레벨까지 끌어 내리기 위해서 스위치(SW2)를 ON으로 하고, 공통 전극(X)의 인가 전압을 접지 레벨로 한다. 이 때, OFF가 되어 있는 공통 전극(X) 측의 스위치(SW1) 및 주사 전극(Y) 측의 스위치(SW10)의 양단에는 전압(Vs=180V)이 인가된다.
구동 장치가 구비되는 여러가지 소자의 내압은 소자에 인가되는 펄스의 최대 전압에 의해 결정된다. 이 경우 상기 종래의 구동 장치는 각 전원 라인으로부터 공급되는 고정된 전압을 부하에 대해 인가하도록 구성되어 있고, 예를 들면 X, Y전극의 한쪽을 접지 레벨로 떨어뜨리고, 다른 쪽에 고정 전압을 인가하게 되어 있었다. 이 때문에 구동 장치 내의 각 소자에는 고정 전압만큼의 큰 내압을 구비하는 것이 필요하였다.
특히, 도102에 나타낸 구성의 경우, X측 회로(2) 내의 서스테이너 회로(23)를 구성하는 각 소자는 전면 기입 펄스 전압(Vs+Vw)(약4O0V)만큼 매우 큰 내압이 필요해진다. 이 때문에 충분한 내압을 확보하기 위해서 고가이고 대형인 FET 등의 스위치 소자를 사용할 필요가 있고, 회로 구성이 복잡해지는 것과 동시에, 제조 비용이 매우 높아지는 문제가 있었다.
또 도103에 나타낸 구성의 경우, 스위치(SW1, SW2, SW10, SW11, SW15)를 구성하는 FET의 내압은 Vs이상의 큰 전압이 필요해진다. 또 이들 스위치의 FET는 가스 방전 전류를 취급하는 스위치이고, 가스 방전을 안정적으로 하기 위해서 낮은 ON전압이 요구된다. 그러나 일반적으로 FET는 내압이 높으면 ON전압이 커져 버린다 (예를 들면 내압 2배의 경우, 2의 3승~4승에 비례). 이 때문에 PDP를 안정적으로 구동하기 위해서는 가스 방전 전류를 취급하는 스위치(SW1, SW2, SW10, SW11, SW15)에서는 FET를 각각 병렬로 설치하고, ON전압을 작게 할 필요가 있다. 따라서 내압이 높으면, FET의 비용이 높아짐과 동시에, 그것을 또한 복수 설치함으로써, 더 비용이 높아져 버린다는 문제가 발생한다. 또 도103의 회로에서 도105 같은 구동 파형을 실현하기 위해서는 4종류의 고압 전원이 필요하고, 비용이 높아지는 문제가 있었다.
또 부하에 대해 인가되는 고정 전압은 매우 큰 것으로, 이 때문에 부하의 용량에 충방전을 할 때에 매우 큰 전력 로스가 발생해 버리는 문제도 있었다.
본 발명은 이와 같은 문제를 해결하기 위해서 이루어진 것으로, 구동 장치가 구비하는 각 소자의 내압을 낮게 억제할 수 있도록 하고, 이에 의해 회로 구성의 간소화 및 제조 비용의 저감화를 실현할 수 있도록 하는 것을 목적으로 한다.
또 본 발명은 부하의 용량에 충방전을 할 때의 소비 전력을 작게 할 수 있도록 하는 것을 목적으로 하고 있다.
본 발명의 구동 장치는 부하의 일단에 대해 제1 레벨의 전압을 공급하기 위한 제1 신호 라인 및 제2 레벨의 전압을 공급하기 위한 제2 신호 라인과, 상기 부하의 타단에 대해 제3 레벨의 전압을 공급하기 위한 제3 신호 라인 및 제4 레벨의 전압을 공급하기 위한 제4 신호 라인을 구비하고, 상기 제2 신호 라인의 전압 및 상기 제1 신호 라인의 전압을 제5 레벨 및 상기 제1 레벨로 각각 설정하여, 상기 제1 신호 라인으로부터 상기 제1 레벨의 전압을 상기 부하의 상기 일단에 대해 공급함과 동시에, 상기 제3 신호 라인의 전압 및 상기 제4 신호 라인의 전압을 상기 제6 레벨 및 상기 제4 레벨로 각각 설정하여, 상기 제4 신호 라인으로부터 상기 제4 레벨의 전압을 상기 부하의 상기 타단에 대해 공급함으로써 상기 부하에 대해 소정 전압을 인가하고, 상기 제1 신호 라인의 전압 및 상기 제2 신호 라인의 전압을 상기 제5 레벨 및 상기 제2 레벨로 각각 설정하여, 상기 제2 신호 라인으로부터 상기 제2 레벨의 전압을 상기 부하의 상기 일단에 대해 공급함과 동시에, 상기 제4 신호 라인의 전압 및 상기 제3 신호 라인의 전압을 제6 레벨 및 상기 제3 레벨로 각각 설정하여, 상기 제3 신호 라인으로부터 상기 제3 레벨의 전압을 상기 부하의 상기 타단에 대해 공급함으로써 상기 부하에 대해 상기 소정 전압을 인가하는 것을 특징으로 한다.
본 발명은 상기 기술 수단으로 이루어지므로, 부하에 인가해야 할 소정 전압보다 작은 전압을 발생하는 전원으로부터, 소정 전압보다 각각 절대치가 작은 제1∼ 제4 레벨의 전압을 발생시키는 것이 가능해지고, 상기 부하의 일단에 대해 제1, 제2 레벨의 전압을 선택적으로 인가하고, 상기 부하의 타단에 대해 제3, 제4 레벨의 전압을 선택적으로 인가함으로써, 상기 부하에 대해 실질적으로 소정 전압을 인가할 수 있게 된다. 이 때문에, 구동 장치 내의 각 소자에 걸리는 전압은 최대로 하여도 제1∼ 제4 레벨의 전압의 어느 하나가 되고, 각 소자의 내압을 종래에 비해 낮게 억제할 수 있게 된다.
또, 부하에 인가해야 할 전압은 소정 전압보다 절대치가 작은 제1∼ 제4 레벨의 전압이어도 좋기 때문에, 상기 소정 전압 그 자체를 부하에 인가하고 있던 종래에 비해 소비 전력을 작게 할 수 있게 된다.
(실시예)
이하 본 발명의 1 실시예를 도면에 의거해 설명한다.
도1은 본 실시예에 의한 구동 장치의 구성예를 나타내는 도면이고, 여기서는 본 발명의 요소적 특징만을 나타내고 있다.
이 도1에 나타내는 본 실시예의 구동 장치는, 예를 들면 교류 구동형 PDP장치 등의 평면 표시 장치에 적용하는 것이 가능하고, 이 경우의 전체 구성 및 1개의 셀의 단면 구성은 도99 및 도100에 나타낸 바와 같이 되어 있다.
도1에 있어서, 42는 A/D변환기이고, AC전원(41)으로부터 공급되는 교류의 전원 전압을 A/D변환해 직류의 전원 전압을 발생한다. 이 때, A/D변환기(42)는, 예를 들면 유지 펄스 전압(Vs)의 절반의 전압(Vs/2)을 발생한다.
43은 전원 회로이고, 상기 A/D변환기(42)로부터 공급되는 전압(Vs/2)을 이용하여, 정부의 전압(+Vs/2, -Vs/2)을 바꾸어 출력한다. 또 44는 드라이버 회로이고, 상기 전원 회로(43)로부터 공급되는 전원 전압(±Vs/2)을 부하(20)에 인가한다.
상기 전원 회로(43) 및 드라이버 회로(44) 사이는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB)에 의해 접속되어 있다. 상기 전원 회로(43) 및 드라이버 회로(44)는 PDP의 패널에 상당하는 부하(20)의 공통 전극(X) 측에 접속되는 것이고, 도99의 X측 회로(2)를 구성하는 것이다.
또 43'는 전원 회로, 44'는 드라이버 회로이고, 상기 전원 회로(43) 및 드라이버 회로(44)와 마찬가지의 구성을 포함한다. 이들 전원 회로(43') 및 드라이버 회로(44') 사이는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB')에 의해 접속되어 있다. 이들 전원 회로(43') 및 드라이버 회로(44')는 부하(20)의 주사 전극(Y) 측에 접속되는 것이고, 도99의 Y측 회로(3)를 구성하는 것이다.
본 실시예에서는 상기 A/D변환기(42)에 의해 출력되는 전원 전압(Vs/2) 및 접지 전압을 공통 전극(X)용의 전원 회로(43)와 주사 전극(Y)용의 전원 회로(43')의 양쪽에 공급하도록 하고 있다. 즉 2개의 전원 회로(43, 43')에서 1개의 A/D변환기(42)를 공유하고 있다.
상기와 같이 구성한 구동 장치의 동작은 이하와 같다. 예를 들면 유지 방전 기간에 있어서, 공통 전극(X)용의 전원 회로(43)는 제1 신호 라인(OUTA)에 대해 전압(+Vs/2, 0)을, 제2 신호 라인(OUTB)에 대해 전압(0, -Vs/2)을 각각 교대로 출력한다. 이 때 주사 전극(Y)용의 전원 회로(43')는 제3 신호 라인(OUTA')에 대해 전압(0, +Vs/2)를, 제4 신호 라인(OUTB')에 대해 전압(-Vs/2, 0)을 공통 전극(X)용의 전원 회로(43)과는 역상으로, 각각 교대로 출력한다.
그리고 공통 전극(X)용의 드라이버 회로(44)는 제1 신호 라인(OUTA), 제2 신호 라인(OUTB)에 출력된 상기 전압을 출력 라인(OUTC)에 출력하고, 부하(20)에 인가한다. 또 주사 전극(Y)용의 드라이버 회로(44')는 제3 신호 라인(OUTA'), 제4 신호 라인(OUTB')에 출력된 상기 전압을 출력 라인(OUTC')을 통해서 부하(20)에 인 가한다.
이에 따라 부하(20)의 공통 전극(X)에 제1 신호 라인(OUTA)의 전압(+Vs/2)이 출력 라인(OUTC)을 통해서 인가될 때에는 주사 전극(Y)에는 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 인가된다. 반대로 부하(20)의 공통 전극(X)에 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 인가될 때에는 주사 전극(Y)에는 제3 신호 라인(OUTA')의 전압(+Vs/2)이 출력 라인(OUTC')을 통해서 인가된다.
즉 본 실시예에서는 공통 전극(X) 및 주사 전극(Y)의 각각에 인가하는 전압(±Vs/2)은 서로 위상이 반전되도록 인가한다. 이와 같이 함으로써, 공통 전극(X)과 주사 전극(Y) 간의 전위차를 유지 펄스와 동일한 전압(Vs)으로 할 수 있고, 도101의 유지 방전 기간에 나타낸 상태(공통 전극(X)과 주사 전극(Y)에 유지 펄스 전압(Vs)을 교대로 인가하는 상태)와 마찬가지의 상태를 만들어 낼 수 있다.
이 경우 전원 회로(43, 43') 및 드라이버 회로(44, 44')에 인가되고 있는 전압의 절대치는 최대이어도 Vs/2다. 따라서 이들 회로 내에 구비되는 각 소자의 내압은 Vs/2로 하면 되고, 내압을 종래의 반으로 억제할 수 있다. 이에 따라 구성이 작고 염가인 소자를 이용할 수 있어, 회로 구성의 간소화와 제조 비용의 저감을 실현할 수 있다.
또 본 실시예의 구동 장치에 의하면, 부하에 인가해야 할 전압은 최대이어도 Vs/2이고, Vs의 절반의 전압이어도 좋기 때문에, 부하에 전압을 인가하는 주기가 종래의 2배가 되는 것에 의한 소비 전력의 증가분을 고려해도, Vs 자체를 부하(20) 에 인가하고 있던 종래에 비해 전체로서 전력의 로스를 작게 할 수 있다.
또 본 실시예의 구동 장치에 의하면, 1개의 A/D전원으로부터의 출력 전압에 의거해 정부의 전원 전압(±Vs/2)을 발생시킬 수 있다. 단지 정부의 전원 전압을 발생시키려고 하면, 정전압용의 전원 및 부전압용의 전원을 각각 준비할 필요가 있지만, 본 실시예에서는 1개의 A/D전원을 설치하는 것만으로 된다. 또한 본 실시예에서는 공통 전극(X) 측과 주사 전극(Y) 측에서 1개의 A/D전원을 공유하고 있으므로, 회로 규모를 더 작게 할 수 있다.
또한 이 도1의 예에서는 공통 전극(X)에 인가하는 전압의 절대치와 주사 전극(Y)에 인가하는 전압의 절대치가 동일한(함께 Vs/2) 경우에 대해서 설명했지만, 부하(20)의 양단에 전압(Vs)을 인가하는 것이면, 공통 전극(X)에 인가하는 전압의 절대치와 주사 전극(Y)에 인가하는 전압의 절대치는 반드시 동일하지 않아도 좋다. 또 A/D변환기(42)로부터 전원 회로(43, 43')에 공급하는 전원 전압은 반드시 정의 전압일 필요도 없다.
이하에 상기 도1에 나타낸 전원 회로(43, 43') 및 드라이버 회로(44, 44')의 구체적인 구성예에 대해서 설명한다.
(제1 실시예)
도2는 제1 실시예에 의한 구동 장치의 구성예를 나타내는 도면이고, 도1과 동일한 기능 블록에는 동일한 부호를 붙이고 있다. 또한 상술한 바와 같이, 공통 전극(X)용의 전원 회로(43)와 주사 전극(Y)용의 전원 회로(43') 및 공통 전극(X)용의 드라이버 회로(44)와 주사 전극(Y)용의 드라이버 회로(44')는 각각 마찬가지의 구성을 포함하므로, 여기서는 공통 전극(X) 측의 구성만을 대표로서 나타내고 있다.
도2에 나타내는 바와 같이, 전원 회로(43)는 콘덴서(C1)와, 3개의 스위치(SW1, SW2, SW3)를 구비한다. 또 상기 드라이버 회로(44)는 2개의 스위치(SW4, SW5)를 구비한다.
상기 전원 회로(43) 내의 2개의 스위치(SW1, SW2)는 도1의 A/D변환기(42)에 의해 발생되는 전압(Vs/2)의 전원 라인과 접지(GND) 사이에 직렬로 접속된다. 상기 2개의 스위치(SW1, SW2)의 중간으로부터는 콘덴서(C1)의 한쪽의 단자가 접속되고, 이 콘덴서(C1)의 다른 한쪽의 단자와 GND 간에는 나머지의 스위치(SW3)가 접속된다.
또한 상기 드라이버 회로(44) 내의 2개의 스위치(SW4, SW5)는 상기 전원 회로(43) 내의 콘덴서(C1)의 양단에 직렬로 접속된다. 그리고 부하(20)는 상기 스위치(SW4, SW5)의 중간으로부터 접속된다.
이하에 상기 도2 같이 구성한 구동 장치의 동작예를 도3을 이용해 설명한다. 도3은 본 실시예의 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
도3에 나타내는 바와 같이, 공통 전극(X) 측에서는 최초에 2개의 스위치(SW1, SW3)가 ON이 되고, 나머지의 스위치(SW2, SW4, SW5)는 OFF가 된다. 이 때, 제1 신호 라인(OUTA)의 전압은 A/D변환기(42)에 의해 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 되고, 제2 신호 라인(OUTB)의 전압은 접지 레벨 그대로 가 된다. 그리고 이로부터 약간 지연해 다음의 타이밍에서 스위치(SW4)가 ON이 됨과 동시에, 주사 전극(Y) 측의 스위치(SW4', SW2')가 ON이 됨으로써, 제1 신호 라인(OUTA)의 전압(+Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다. 또한 주사 전극(Y) 측의 스위치(SW4', SW2')가 ON이 되는 것은 공통 전극(X)과 주사 전극(Y) 사이에 (Vs/2)의 전압을 인가하기 때문이다.
또 이 단계에서는 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 A/D변환기(42)로부터 스위치(SW1, SW3)에 의해 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
다음의 타이밍에서는 스위치(SW4)가 OFF가 되어, 전압을 인가할 때의 전류 경로가 차단된 후, 스위치(SW5)가 펄스적으로 ON이 됨으로써, 출력 라인(OUTC)의 전압이 접지 레벨까지 내려간다. 다음에 스위치(SW2)가 ON, 남은 4개의 스위치(SW1, SW3, SW4, SW5)가 OFF로 된 후, 스위치(SW4)가 펄스적으로 ON이 된다. 이 스위치(SW4)가 ON이 됨으로써, 공통 전극(X)(접지)에 대하여 주사 전극(Y) 측에 전압을 인가할 때의 전류 경로가 된다.
다음에 스위치(SW2)를 ON로 유지한 대로, 스위치(SW5)가 ON이 된다. 이 때, 제1 신호 라인(OUTA)에는 A/D변환기(42)로부터 스위치(SW1)를 통해서 전원 전압이 공급되지 않기 때문에, 그 전압은 접지 레벨이 된다. 한편, 제2 신호 라인(OUTB)에 관해서는 스위치(SW2)가 ON이 되어 제1 신호 라인(OUTA)이 접지됨으로써, 제2 신호 라인(OUTB)의 전압은 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때, 스위치(SW5)가 ON이 되어 있으므로, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
그 때, 주사 전극(Y) 측의 스위치(SW3', SW4')를 ON으로 하고, 주사 전극(Y)(Vs/2)에 대하여, 공통 전극(X) 측에 전압(-Vs/2)을 인가하게 된다.
다음의 타이밍에서는 스위치(SW2, SW4)가 ON이 되고, 나머지의 스위치(SW1, SW3, SW5)는 OFF가 된다. 이에 따라 출력 라인(OUTC)의 전압이 접지 레벨로 올라간다. 그 후, 최초의 단계와 마찬가지로 3개의 스위치(SW1, SW3, SW4)가 ON, 남은 2개의 스위치(SW2, SW5)가 OFF가 되고, 이하 마찬가지로 반복되어 간다.
이와 같은 구성의 구동 장치를 이용하여, 도3의 출력 라인(OUTC)에 나타내는 바와 같이, 부하(20)의 공통 전극(X)에 대해 정의 전압(+Vs/2)과 부의 전압(-Vs/2)을 교대로 인가해 간다. 한편, 부하(20)의 주사 전극(Y)에 대해서도, 공통 전극(X) 측과 마찬가지의 스위칭 제어를 함으로써, 정의 전압(+Vs/2)과 부의 전압(-Vs/2)을 교대로 인가해 간다.
이 때, 공통 전극(X) 및 주사 전극(Y)의 각각에 인가하는 전압(±Vs/2)은 서로 위상이 반전되도록 인가한다. 즉 공통 전극(X)에 정의 전압(+Vs/2)이 인가되고 있을 때에는 주사 전극(Y)에는 부의 전압(-Vs/2)을 인가하도록 한다. 이와 같이 함으로써, 공통 전극(X)과 주사 전극(Y) 간의 전위차를 유지 펄스와 동일한 전압(Vs)으로 할 수 있고, 도101의 유지 방전 기간에 나타낸 상태(공통 전극(X)과 주사 전극(Y)에 유지 펄스 전압(Vs)을 교대로 인가하는 상태)와 마찬가지의 상태를 만들어 낼 수 있다.
도4는 본 실시예의 구동 장치에 의한 유지 방전 기간의 구동 파형의 다른 예를 나타내는 타임 차트이다.
도4에 나타내는 바와 같이, 최초에 3개의 스위치(SW1, SW3, SW4)가 ON이 되고, 나머지의 스위치(SW2, SW5)는 OFF가 된다. 이 때, 제1 신호 라인(OUTA)의 전압은 A/D변환기(42)에 의해 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 되고, 제2 신호 라인(OUTB)의 전압은 접지 레벨 그대로가 된다. 그리고 스위치(SW4)가 ON이 되어 있으므로, 제1 신호 라인(OUTA)의 전압(+Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 A/D변환기(42)로부터 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
다음의 타이밍에서는 5개의 스위치(SW1~SW5)가 모두 OFF가 된다. 이 때, 제1 신호 라인(OUTA)은 하이 임피던스가 되어 전압(Vs/2)을 유지하고, 출력 라인(OUTC)도 전압(Vs/2)을 유지한다.
다음에 2개의 스위치(SW2, SW5)가 ON이 되고, 남은 3개의 스위치(SW1, SW3, SW4)는 OFF그대로 유지된다. 이 때, 제1 신호 라인(OUTA)에는 A/D변환기(42)로부터 스위치(SW1)를 통해서 전원 전압이 공급되지 않기 때문에, 그 전압은 접지 레벨이 된다.
한편, 제2 신호 라인(OUTB)에 관해서는 스위치(SW2)가 ON이 되어 제1 신호 라인(OUTA)이 접지됨으로써, 제2 신호 라인(OUTB)의 전압은 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때, 스위치(SW5)가 ON이 되어 있으므로, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
다음의 타이밍에서는 5개의 스위치(SW1~SW5)가 다시 모두 OFF가 된다. 이에 따라 제2 신호 라인(OUTB)은 하이 임피던스가 되어 전압(-Vs/2)을 유지하고, 출력 라인(OUTC)도 전압(-Vs/2)을 유지한다. 그 후, 최초의 단계와 마찬가지로 3개의 스위치(SW1, SW3, SW4)가 ON, 남은 2개의 스위치(SW2, SW5)가 OFF가 되고, 이하 마찬가지로 반복되어 간다.
이상과 같이 도2에 나타내는 제1 실시예에 의한 구동 장치는 콘덴서(C1)와 스위치(SW1~SW3)의 ON/OFF에 의해서, Vs/2레벨과 접지 레벨 간에서 전압이 변동하는 제1 신호 라인(OUTA)과, 접지 레벨과 -Vs/2레벨 간에서 전압이 변동하는 제2 신호 라인(OUTB)을 구비하고, 이들 제1, 제2 신호 라인 사이에 부하(20)의 드라이버 회로를 설치한 것에 특징이 있다.
이와 같은 구성의 구동 장치를 이용하여, 상기 드라이버 회로 내의 스위치(SW4, SW5)를 ON/OFF함으로써, 도4의 출력 라인(OUTC)에 나타내는 바와 같이, 부하(20)의 공통 전극(X)에 대해 정의 전압(+Vs/2)과 부의 전압(-Vs/2)을 교대로 인가해 간다. 한편, 부하(20)의 주사 전극(Y)에 대해서도, 전원 회로(43') 및 드라이버 회로(44')에서 마찬가지의 구동을 함으로써, 정의 전압(+Vs/2)과 부의 전압(-Vs/2)을 교대로 인가해 간다.
이 때, 공통 전극(X) 및 주사 전극(Y)의 각각에 인가하는 전압(±Vs/2)은 서 로 위상이 반전되도록 인가한다. 즉 공통 전극(X)에 정의 전압(+Vs/2)이 인가되고 있을 때에는 주사 전극(Y)에는 부의 전압(-Vs/2)을 인가하도록 한다. 이와 같이 함으로써, 공통 전극(X)과 주사 전극(Y) 간의 전위차를 유지 펄스와 동일한 전압(Vs)으로 할 수 있고, 도101의 유지 방전 기간에 나타낸 상태(공통 전극(X)과 주사 전극(Y)에 유지 펄스 전압(Vs)을 교대로 인가하는 상태)와 마찬가지의 상태를 만들어 낼 수 있다.
이 경우, 전원 회로(43, 43') 및 드라이버 회로(44, 44')에 인가되고 있는 전압의 절대치는 최대이어도 Vs/2다. 따라서 이들 회로 내에 구비되는 각 소자의 내압은 Vs/2로 하면 되고, 내압을 종래의 반으로 억제할 수 있다. 이에 따라 구성이 작고 염가인 소자를 이용할 수 있고, 회로 구성의 간소화와 제조 비용의 저감을 실현할 수 있다.
또 본 실시예의 구동 장치에 의하면, 부하에 인가해야 할 전압은 최대이어도 Vs/2이고, Vs의 절반의 전압이어도 좋기 때문에, 부하에 전압을 인가하는 주기가 종래의 2배가 되는 것에 의한 소비 전력의 증가분을 고려해도, Vs 자체를 부하(20)에 인가하고 있던 종래에 비해 전체로서 전력의 로스를 작게 할 수 있다.
도5는 상기 도2에 나타낸 제1 실시예의 특징을 응용한 구동 장치의 구체적 구성예를 나타내는 도면이다. 또한 도5에 있어서, 도2 및 도102에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이다.
도5에 있어서, 공통 전극(X) 측에서는 스위치(SW1, SW2)는 도5에서는 도시하고 있지 않은 도1의 A/D변환기(42)에 의해 발생하는 전압(Vs/2)의 전원 라인과 접 지(GND) 사이에 직렬로 접속된다. 상기 2개의 스위치(SW1, SW2)의 중간으로부터는 콘덴서(C1)의 한쪽의 단자가 접속되고, 이 콘덴서(C1)의 다른 한쪽의 단자와 GND 간에는 스위치(SW3)가 접속된다.
또 스위치(SW4, SW5)는 상기 콘덴서(C1)의 양단에 직렬로 접속된다. 그리고 이들 2개의 스위치(SW4, SW5)의 중간으로부터 부하(20)의 공통 전극(X)이 접속되어 있다.
한편, 주사 전극(Y) 측에서는 스위치(SW1', SW2')는 도1의 A/D변환기(42)에 의해 발생하는 전압(Vs/2)의 전원 라인과 GND 사이에 직렬로 접속된다. 이들2개의 스위치(SW1', SW2')의 중간으로부터는 콘덴서(C4)의 한쪽의 단자가 접속되고, 이 콘덴서(C4)의 다른 한쪽의 단자와 GND 사이에는 스위치(SW3')가 접속된다.
또 콘덴서(C4)의 한쪽의 단자에 접속된 스위치(SW4')는 다이오드(D14)의 캐소드와 접속되고, 다이오드(D14)의 애노드와 콘덴서(C4)의 다른 한쪽의 단자가 접속된다. 콘덴서(C4)의 다른 한쪽의 단자에 접속된 스위치(SW5')는 다이오드(D15)의 애노드와 접속되고, 다이오드(D15)의 캐소드와 콘덴서(C4)의 한쪽의 단자가 접속된다. 그리고 다이오드(D14)의 캐소드와 접속되는 스위치(SW4'), 다이오드(D15)의 애노드와 접속되는 스위치(SW5')의 각각의 일단으로부터 스캔 드라이버(31')를 통해서 부하(20)가 접속되어 있다. 또한 도5에서는 스캔 드라이버(31')를 1개만 나타내고 있지만, 이것은 실제에는 PDP가 구비하는 복수의 표시 라인에 대해 각각 구비되어 있다. 그 외의 회로는 복수의 표시 라인에 공통으로 설치되는 공통 회로다.
여기서 상기 도5중에 나타낸 각 스위치(SW1~SW5, SW1'~SW5')는, 예를 들면 MOSFET와, 필요에 따라서 상기 MOSFET에 접속한 다이오드로 구성한다.
예를 들면 스위치(SW1, SW1')는 Vs/2의 전원 라인에 접속되는 p채널 혹은 n채널의 MOSFET와, 상기p채널MOSFET의 드레인 혹은 n채널MOSFET의 소스가 애노드에 접속된 다이오드로 구성된다.
또 스위치(SW2, SW2')는 GND전원 라인에 접속되는 n채널의 MOSFET와, 상기n채널MOSFET의 드레인이 캐소드에 접속된 다이오드를 포함해 구성된다.
또 스위치(SW3, SW3')는 상기 스위치(SW2, SW2')와 마찬가지로 구성하는 것도 가능하지만, 도5중에 나타내는 바와 같이, 상술한 MOSFET와 다이오드를 직렬로 접속한 것을 2조, 접지에 대해 병렬로 접속함으로써 구성된다. 혹은, 예를 들면 도6a에 나타내는 바와 같이, 2개의 MOSFET의 소스 끼리를 공통으로 접속함과 동시에, 상기 MOSFET의 공통 소스를 2개의 다이오드의 애노드에 접속하도록 해도 좋다. 이들 도5 혹은 도6a 같이 스위치(SW3, SW3')를 구성하면, 스위치(SW3, SW3')가 ON시에는 전류를 쌍방향으로 흘릴 수 있음과 동시에, OFF시에는 완전하게 차단할 수 있고, 보다 안정적인 동작을 실현할 수 있다.
또 이들 스위치(SW1~SW2, SW1'~SW2')는 도6b에 나타내는 바와 같은 IGBT(Insulated Gate Bipolar Transistor)소자로 구성해도 좋다. 또 스위치(SW3, SW3')에 대해서는 도6c에 나타내는 바와 같이, MOSFET와 다이오드로 되는 2조의 스위칭 소자 중의 한쪽의 조를 IGBT소자로 구성해도 좋다. 이 IGBT소자는 3단자의 바이폴라 MOS복합 소자이고, MOSFET보다도 동작 저항이 작고, 로스가 적다. 또 전 류가 역방향으로 흐르지 않기 때문에, 다이오드를 설치할 필요가 없다는 장점도 가진다.
이상과 같은 구성의 구동 장치에 있어서, 공통 전극(X) 측의 스위치(SW1~SW5), 주사 전극(Y) 측의 스위치(SW1'~SW5')를 상술한 바와 같이 스위칭 제어함으로써, 공통 전극(X) 및 주사 전극(Y)에 대해 서로 역상의 정부의 전압(±Vs/2)을 인가한다.
또한 유지 방전 기간에 있어서, 공통 전극(X)에 전압(+Vs/2, -Vs/2)을 인가하는 타이밍과, 주사 전극(Y)에 역위상의 전압(-Vs/2, +Vs/2)을 인가하는 타이밍은 반드시 동타이밍이지 않아도 좋고, 양 전압의 인가타이밍을 다소 어긋나게 해도 좋다. 예를 들면 한쪽의 전극에 인가된 전압이 정상 상태에 달한 후에 다른 쪽의 전극에 역위상의 전압을 인가하도록 하면, 유지 방전을 보다 안정적으로 동작시킬 수 있다.
또 전극(X, Y)에 펄스 전압을 인가하고 있을 시간도, 반드시 양자가 동일한 필요는 없다. 공통 전극(X), 주사 전극(Y)에 대한 전압 인가의 타이밍이나 인가 시간은, 예를 들면 스위치(SW4, SW4', SW5, SW5')의 ON/OFF의 타이밍을 제어함으로써 조정하는 것이 가능하다.
또한 상기 스위치(SW1~SW5, SW1'~SW5')의 ON/OFF제어 등은 ROM 등의 기록 매체에 기록된 프로그램에 따라서 하도록 하는 것이 가능하다. 이와 같이 하면, ROM을 바꾸는 것에 의해서, 인가 전압의 파형을 자유롭게 바꾸는 것이 가능하다.
도7~도13은 유지 방전 기간에서 전극(X, Y)에 인가하는 펄스 전압의 구동 파 형의 다양한 예를 나타내는 도면이다.
도7에 나타내는 구동 파형은 정의 전압(+Vs/2)을 인가하는 타이밍을 부의 전압(-Vs/2)을 인가하는 타이밍보다도 항상 빠르게 함과 동시에, 인가한 정의 전압(+Vs/2)을 접지 레벨로 되돌리는 타이밍을 인가한 부의 전압(-Vs/2)을 접지 레벨로 되돌리는 타이밍보다도 항상 늦게 하도록 한 예이다. 즉 공통 전극(X) 또는 주사 전극(Y)의 한쪽의 전극에 인가된 정의 전압(+Vs/2)이 정상 상태에 달한 후에, 다른 쪽의 전극에 부의 전압(-Vs/2)을 인가한다. 또 한쪽의 전극에서 부의 전압(-Vs/2)으로 되돌려진 접지 레벨의 전압이 정상 상태에 달한 후에, 다른 쪽의 전극의 전압을 정의 전압(+Vs/2)으로부터 접지 레벨로 되돌린다.
또한 이 도7의 예에서는 부의 전압(-Vs/2)의 펄스폭을 정의 전압(+Vs/2)의 펄스폭보다도 좁게 하고, 정의 전압이 인가되고 있는 동안에 부의 전압을 접지 레벨로 되돌리도록 하고 있다. 이와 같이 함으로써, 유지 방전을 보다 안정적으로 동작시킬 수 있다.
도8에 나타내는 구동 파형은 도7에 나타낸 예와 정부가 반대인 예이다. 즉 이것은 부의 전압(-Vs/2)을 인가하는 타이밍을 정의 전압(+Vs/2)을 인가하는 타이밍보다도 항상 빠르게 함과 동시에, 인가한 부의 전압(-Vs/2)을 접지 레벨로 되돌리는 타이밍을 인가한 정의 전압(+Vs/2)을 접지 레벨로 되돌리는 타이밍보다도 항상 늦게 하도록 한 예이다. 즉 한쪽의 전극에 인가된 부의 전압(-Vs/2)이 정상 상태에 달한 후에 다른 쪽의 전극에 정의 전압(+Vs/2)을 인가한다. 또 한쪽의 전극에서 정의 전압(+Vs/2)으로 되돌려진 접지 레벨의 전압이 정상 상태에 달한 후에, 다른 쪽의 전극의 전압을 부의 전압(-Vs/2)으로부터 접지 레벨로 되돌린다.
또한 이 도8의 예에서는 정의 전압(+Vs/2)의 펄스폭을 부의 전압(-Vs/2)의 펄스폭보다도 좁게 하고, 부의 전압이 인가되고 있는 동안에 정의 전압을 접지 레벨로 되돌리도록 하고 있다. 이와 같이 함으로써, 유지 방전을 보다 안정적으로 동작시킬 수 있다.
도9에 나타내는 구동 파형은 부의 전압(-Vs/2)을 기준 전압으로 한 경우의 예이다. 즉 유지 방전 기간에서 유지 펄스를 인가하지 않는 타이밍에서는 전극(X, Y)의 전압을 함께 (-Vs/2)로 하여 두고, 실제로 유지 펄스를 인가해 방전을 하는 타이밍에서, 한쪽의 전극의 전압을 (+Vs/2)까지 올리도록 하고 있다. 이 도9의 예에서도, 도8의 예와 마찬가지로, 부의 전압(-Vs/2)의 펄스폭이 정의 전압(+Vs/2)의 펄스폭보다도 넓어지고 있다.
이 도9에 나타내는 구동 파형과 같이, 한쪽의 전극의 전압을 변동시킬 때, 다른 쪽의 전극의 전압을 고정함으로써, 유지 방전을 보다 안정적으로 동작시킬 수 있다. 또 한쪽의 전극의 전압을 변화시키는 것만으로 양전극 간에 소정 전압을 인가할 수 있다.
도10에 나타내는 구동 파형은 도9에 나타낸 예와 정부가 반대인 예이고, 정의 전압(+Vs/2)을 기준 전압으로 한 경우의 예이다. 즉 유지 방전 기간에서 유지 펄스를 인가하지 않는 타이밍에서는 전극(X, Y)의 전압을 함께 (+Vs/2)로 하여 두고, 실제로 유지 펄스를 인가해 방전을 하는 타이밍에서, 한쪽의 전극의 전압을 (-Vs/2)까지 내리도록 하고 있다. 이 도10의 예에서는 도7의 예와 마찬가지로, 정의 전압(+Vs/2)의 펄스폭이 부의 전압(-Vs/2)의 펄스폭보다도 넓어지고 있다.
이 도10에 나타내는 구동 파형과 같이, 한쪽의 전극의 전압을 변동시킬 때, 다른 쪽의 전극의 전압을 고정함으로써, 유지 방전을 보다 안정적으로 동작시킬 수 있다. 또 한쪽의 전극의 전압을 변화시키는 것만으로 양전극 간에 소정 전압을 인가할 수 있다.
도11에 나타내는 구동 파형은 도9에 나타낸 구동 파형과 마찬가지로, 부의 전압(-Vs/2)을 기준 전압으로 하고, 실제로 방전을 하는 타이밍에서 한쪽의 전극의 전압을 (+Vs/2)까지 올리도록 하고 있다. 이 도11의 예에서는 또한 방전을 한 후에 상기 한쪽의 전극의 전압을 부의 전압(-Vs/2)으로 되돌리 기 전에, 다른 쪽의 전극을 정의 전압(+Vs/2)까지 올려 그 후 부의 전압(-Vs/2)으로 되돌리도록 하고 있다.
예를 들면 주사 전극(Y)의 전압을 부의 전압(-Vs/2)로 유지한 그대로, 공통 전극(X)의 전압을 부의 전압(-Vs/2)으로부터 정의 전압(+Vs/2)까지 올리는 것에 의해서, 양 전극간에 (Vs)의 차전압이 인가되고, 방전이 행하여진다. 이 때, 부하(20)에는 인가된 전압에 따라서 전하가 축적된다.
그 후, 공통 전극(X)의 전압을 정의 전압(+Vs/2)으로부터 원래 부의 전압(-Vs/2)으로 되돌리 기 전에, 주사 전극(Y)의 전압도 (+Vs/2)까지 올리는 것에 의해서, 부하(20)에 축적된 전하를 공통 전극(X) 측의 콘덴서(C1)로 되돌려 준다. 이와 같이 방전에 의해 부하(20)에 축적된 전하를 단지 버려 버리는 것이 아니고, 콘덴서(C1)로 되돌리게 함으로써, 전력 절약을 도모할 수 있다.
공통 전극(X)의 전압을 정의 전압(+Vs/2)으로 유지한 그대로 주사 전극(Y)의 전압도 정의 전압(+Vs/2)까지 올리는 것에 의해서, 공통 전극(X) 및 주사 전극(Y)의 쌍방에 정의 전압(+Vs/2)이 인가된 상태가 되고, 양 전극(X, Y)이 동전위가 된다.
이 때, 공통 전극(X) 측의 스위치(SW1~SW5)를 모두 OFF로 하여 공통 전극(X) 측을 하이 임피던스의 상태로 유지하는 것과 동시에, 주사 전극(Y) 측의 인가 전압을 부의 전압(-Vs/2)으로 내린다. 그러면 부하(20)의 용량의 작용에 의해 공통 전극(X) 측의 전압도 주사 전극(Y) 측의 전압에 추종해 부의 전압(-Vs/2)으로 내려 온다. 이 때, 부하(20)에 대한 충전은 행하여지지 않고, 부하(20)에로의 충전 전력은 제로이므로, 전력 로스가 없어, 전력 절약을 도모할 수 있다.
도12에 나타내는 구동 파형은 정의 전압(+Vs/2)의 펄스폭과 부의 전압(-Vs/2)의 펄스폭이 동일하기는 하지만, 공통 전극(X)과 주사 전극(Y)에 전압을 인가하는 타이밍을 동시에는 하지 않도록 한 예이다. 이 도12의 예에서는 공통 전극(X)에 전압을 인가하는 타이밍을 주사 전극(Y)에 전압을 인가하는 타이밍보다도 항상 빠르게 하도록 하고 있지만, 그 반대이어도 좋다. 한쪽의 전극에 인가된 정 또는 부의 전압이 정상 상태에 달한 후에 다른 쪽의 전극에 부 또는 정의 전압을 인가함으로써, 회로에 흐르는 순간적인 전류가 많게 되지 않도록 억제하고, 유지 방전을 보다 안정적으로 동작시킬 수 있다.
도13에 나타내는 구동 파형에서는 기준의 전압은 접지 레벨이고, 방전을 할 때에, 공통 전극(X) 및 주사 전극(Y)의 쌍방에 정부의 전압(±Vs/2)을 인가하고 있 다. 이 때, 부의 전압(-Vs/2)을 인가하는 타이밍을 정의 전압(+Vs/2)을 인가하는 타이밍보다도 항상 빠르게 함와 함께, 인가한 부의 전압(-Vs/2)을 접지 레벨로 되돌리는 타이밍을 인가한 정의 전압(+Vs/2)을 접지 레벨로 되돌리는 타이밍보다도 항상 빠르게 하도록 하고 있다.
또한 이 도13에 나타내는 구동 파형에서는 도11에 나타낸 구동 파형과 마찬가지로, 방전을 한 후에 쌍방의 전극에 정의 전압(+Vs/2)을 인가해 동전위로 한다. 그 후, 한쪽의 전극측을 하이 임피던스로 유지하여 다른 쪽의 전극의 전압을 접지 레벨로 되돌리는 것에 의해서, 상기 다른 쪽의 전극의 전압 강하에 추종해 한쪽의 전극의 전압을 접지 레벨로 되돌리도록 하고 있다. 이 때, 부하(20)에 대한 충전은 행하여지지 않고, 부하(20)에로의 충전 전력은 제로이므로, 전력 로스가 없어 전력 절약을 도모할 수 있다.
도14는 상기 도7에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도14는 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측의 콘덴서(C1), 주사 전극(Y) 측의 콘덴서(C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 공통 전극(X) 측에서는 먼저 3개의 스위치(SW1, SW3, SW4)가 ON이 되고, 나머지의 스위치(SW2, SW5)는 OFF가 된다. 이 때, 제1 신호 라인(OUTA)의 전압은 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 스위치(SW4)를 통해서 출력 라 인(OUTC)에 출력되고, 부하(20)에 인가된다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
한편, 주사 전극(Y) 측에서는 공통 전극(X) 측의 스위치(SW1, SW3, SW4)가 ON이 됨과 동시에 스위치(SW2')가 ON이 된다. 그리고 공통 전극(X) 측에 정의 전압(+Vs/2)이 인가된 후, 적당한 타이밍에서 스위치(SW5')도 ON이 된다. 이 상태에서, 남은 3개의 스위치(SW1', SW3', SW4')는 OFF 그대로 유지된다.
스위치(SW2')가 ON이 되어 제1 신호 라인(OUTA')이 접지됨으로써, 제4 신호 라인(OUTB')의 전압은 콘덴서(C4)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 그리고 적당한 타이밍에서 스위치(SW5')가 ON이 됨으로써, 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 부하(20)에 인가된다. 이에 따라 부하(20)의 전극(X, Y) 사이에 차전압(Vs)이 인가되게 되고, 유지 방전이 행하여진다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 공통 전극(X) 측에서는 스위치(SW4)를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다.
또 주사 전극(Y) 측에서는 상기 공통 전극(X) 측에서 스위치(SW4)를 OFF로 하는 것보다도 전의 시점에서, 스위치(SW5')를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4')를 ON으로 한다. 이에 따라 공통 전극(X)에 대한 인가 전 압을 접지 레벨로 되돌리는 것보다도 먼저 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다.
다음의 타이밍에서는 공통 전극(X) 측의 5개의 스위치(SW1~SW5), 주사 전극(Y) 측의 5개의 스위치(SW1'~SW5')가 모두 OFF가 된다. 다음에 공통 전극(X) 측과 주사 전극(Y) 측에서 이상과 완전히 역의 스위칭 제어를 함으로써, 펄스폭이 넓은 정의 전압(+Vs/2)을 주사 전극(Y) 측에 인가함과 동시에, 상기 주사 전극(Y) 측보다도 펄스폭이 좁은 부의 전압(-Vs/2)을 공통 전극(X) 측에 인가한다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도15는 상기 도8에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도15는 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측의 콘덴서(C1), 주사 전극(Y) 측의 콘덴서(C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 주사 전극(Y) 측에서는 먼저 2개의 스위치(SW2', SW5')가 ON이 되고, 나머지의 스위치(SW1', SW3', SW4')가 OFF가 된다. 이와 같이 스위치(SW2')가 ON이 되어 제1 신호 라인(OUTA')이 접지됨으로써, 제4 신호 라인(OUTB')의 전압은 콘덴서(C4)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때, 스위치(SW5')는 스위치(SW2')와 동시에 ON이 되어 있으므로, 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 부하(20)에 인가된다.
또 한편, 공통 전극(X) 측에서는 주사 전극(Y) 측의 스위치(SW2', SW5')가 ON이 됨과 동시에 스위치(SW1, SW3)가 ON이 된다. 그리고 주사 전극(Y) 측에 부의 전압(-Vs/2)이 인가된 후, 적당한 타이밍에서 스위치(SW4)도 ON이 된다. 이 상태에서, 남은 2개의 스위치(SW2, SW5)는 OFF 그대로 유지된다.
이에 따라 제1 신호 라인(OUTA)의 전압은 스위치(SW1)가 ON이 된 타이밍에서 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 적당한 타이밍에서 ON이 된 스위치(SW4)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)에 인가된다. 이에 따라 부하(20)의 전극(X, Y) 사이에 차전압(Vs)이 인가되게 된다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 주사 전극(Y) 측에서는 스위치(SW5')를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4')를 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다.
또 공통 전극(X) 측에서는 상기 주사 전극(Y) 측에서 스위치(SW5')를 OFF로 하는 것보다도 전의 시점에서, 스위치(SW4)를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5)를 ON으로 한다. 이에 따라 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌리는 것보다도 먼저 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다.
다음의 타이밍에서는 공통 전극(X) 측의 5개의 스위치(SW1~SW5), 주사 전극(Y) 측의 5개의 스위치(SW1'~SW5')가 모두 OFF가 된다. 다음에 공통 전극(X) 측과 주사 전극(Y) 측에서 이상과 완전히 반대의 스위칭 제어를 함으로써, 펄스폭이 넓은 부의 전압(-Vs/2)을 공통 전극(X) 측에 인가함과 동시에, 상기 공통 전극(X) 측보다도 펄스폭이 좁은 정의 전압(+Vs/2)을 주사 전극(Y) 측에 인가한다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도16은 상기 도9에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도16은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측 및 주사 전극(Y) 측의 콘덴서(C1, C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 공통 전극(X) 측에서는 최초는 스위치(SW1, SW3, SW4)가 OFF, 나머지의 스위치(SW2, SW5)가 ON이 되어 있다. 이에 따라 공통 전극(X)에 부의 전압(-Vs/2)이 인가된 상태로 되어 있다. 또 주사 전극(Y)에 있어서도, 최초는 스위치(SW1', SW3', SW4')가 OFF, 나머지의 스위치(SW2', SW5')가 ON이 되어 있다. 이에 따라 주사 전극(Y)에 부의 전압(-Vs/2)이 인가된 상태로 되어 있다.
다음의 타이밍에서, 공통 전극(X) 측에서는 스위치(SW5)를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4)를 ON으로 한다. 이에 따라 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 스위치(SW2, SW4)를 OFF로 한 후, 스위치(SW1, SW3, SW4)를 ON으로 한다. 이 때, 나머지의 스위치(SW2, SW5) 는 OFF로 유지한 그대로이다.
이에 따라 공통 전극(X) 측에서는 제1 신호 라인(OUTA)의 전압이 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 스위치(SW4)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)에 인가된다. 이 때, 주사 전극(Y) 측에는 부의 전압(-Vs/2)이 인가된 그대로이므로, 부하(20)의 양전극(X, Y)에는 차전압(Vs)이 인가되어 유지 방전이 행하여진다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 공통 전극(X) 측에서는 스위치(SW4)를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 모든 스위치(SW1~SW5)를 일단 OFF로 한 후, 스위치(SW2, SW5)를 ON으로 한다.
스위치(SW2)가 ON이 되어 제1 신호 라인(OUTA)이 접지됨으로써, 제2 신호 라인(OUTB)의 전압은 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때 스위치(SW5)가 ON이 되어 있으므로, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
이와 같이 하여 공통 전극(X) 측에 정의 전압(+Vs/2)을 인가해 다시 부의 전 압(-Vs/2)으로 되돌린 후에는 마찬가지의 스위칭 제어를 주사 전극(Y) 측에서도 한다. 이에 따라 주사 전극(Y) 측에 있어서도, 정의 전압(+Vs/2)을 인가한 후, 다시 부의 전압(-Vs/2)을 인가하는 상태로 되돌리는 동작이 행하여진다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도17은 상기 도10에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도17은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측의 콘덴서(C1), 주사 전극(Y) 측의 콘덴서(C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 공통 전극(X) 측에서는 최초는 스위치(SW1, SW3, SW4)가 ON, 나머지의 스위치(SW2, SW5)가 OFF가 되어 있다. 이에 따라 공통 전극(X) 측에 정의 전압(+Vs/2)이 인가된 상태로 되어 있다. 또 주사 전극(Y) 측에서도, 최초는 스위치(SW1', SW3', SW4')가 ON, 나머지의 스위치(SW2', SW5')가 OFF가 되어 있다. 이에 따라 주사 전극(Y) 측에 정의 전압(+Vs/2)이 인가된 상태로 되어 있다.
또 이 단계에서는, 공통 전극(X) 측의 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다. 마찬가지로, 주사 전극(Y) 측의 스위치(SW1', SW3')가 ON이 되어 콘덴서(C4)가 전원에 접속되게 되므로, 상기 콘덴서(C4)에는 스위치(SW1')를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
다음의 타이밍에서, 공통 전극(X) 측에서는 스위치(SW4)를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 모든 스위치(SW1~SW5)를 일단OFF로 한 후, 스위치(SW2, SW5)를 ON으로 한다.
스위치(SW2)가 ON이 되어 제1 신호 라인(OUTA)이 접지됨으로써, 제2 신호 라인(OUTB)의 전압은 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때 스위치(SW5)가 ON이 되어 있으므로, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
이 때, 주사 전극(Y) 측에는 정의 전압(+Vs/2)이 인가된 그대로이므로, 부하(20)의 양전극(X, Y)에는 차전압(Vs)이 인가되어 유지 방전이 행하여진다. 부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 공통 전극(X) 측에서는 스위치(SW5)를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4)를 ON으로 한다. 이에 따라 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다.
또한 모든 스위치(SW1~SW5)를 OFF로 한 후, 스위치(SW1, SW3, SW4)를 ON으로 한다. 이 때, 나머지의 스위치(SW2, SW5)는 OFF로 유지한 그대로이다. 이에 따라 공통 전극(X) 측에 대해 다시 정의 전압(+Vs/2)이 인가된다.
이와 같이 하여 공통 전극(X) 측에 부의 전압(-Vs/2)을 인가해 다시 정의 전압(+Vs/2)으로 되돌린 후에는 마찬가지의 스위칭 제어를 주사 전극(Y)에서도 한다. 이에 따라 주사 전극(Y) 측에 있어서도, 부의 전압(-Vs/2)을 인가한 후, 다시 정의 전압(+Vs/2)을 인가하는 상태로 되돌리는 동작이 행하여진다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도18은 상기 도11에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도18은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측 및 주사 전극(Y) 측의 콘덴서(C1, C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 공통 전극(X) 측에서는 최초는 스위치(SW1, SW3, SW4)가 OFF, 나머지의 스위치(SW2, SW5)가 ON이 되어 있다. 이에 따라 공통 전극(X)에 부의 전압(-Vs/2)이 인가된 상태로 되어 있다. 또 주사 전극(Y)에 있어서도, 최초는 스위치(SW1', SW3', SW4')가 OFF, 나머지의 스위치(SW2', SW5')가 ON이 되어 있다. 이에 따라 주사 전극(Y)에 부의 전압(-Vs/2)이 인가된 상태로 되어 있다.
다음의 타이밍에서, 공통 전극(X) 측에서는 스위치(SW5)를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4)를 ON으로 한다. 이에 따라 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 스위치(SW2)를 OFF로 한 후, 스위치(SW1, SW3)를 ON으로 한다. 이 때, 스위치(SW4)는 ON, 스위치(SW5)는 OFF로 유지한 그대로이다.
이에 따라 공통 전극(X) 측에서는 제1 신호 라인(OUTA)의 전압이 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 스위치(SW4)를 통해서 출력 라인(OUTC)에 출력되고, 부 하(20)에 인가된다. 이 때, 주사 전극(Y) 측에는 부의 전압(-Vs/2)이 인가된 그대로이므로, 부하(20)의 양전극(X, Y)에는 차전압(Vs)이 인가되어 유지 방전이 행하여진다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 주사 전극(Y) 측에 있어서, 스위치(SW5')를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4')를 ON으로 한다. 이에 따라 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 스위치(SW2')를 OFF로 한 후, 스위치(SW1', SW3')를 ON으로 한다. 이 때, 스위치(SW4')는 ON, 스위치(SW5')는 OFF로 유지한 그대로이다.
이에 따라 주사 전극(Y) 측에서는 제3 신호 라인(OUTA')의 전압이 스위치(SW1')를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제3 신호 라인(OUTA')의 전압(+Vs/2)이 스위치(SW4')를 통해서 출력 라인(OUTC')에 출력되고, 부하(20)에 인가된다. 이 때, 공통 전극(X) 측에는 정의 전압(+Vs/2)이 인가된 그대로이므로, 부하(20)의 양전극(X, Y)은 동전위가 된다.
다음에 주사 전극(Y) 측에 있어서, 스위치(SW4')를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5')를 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 스위치(SW1', SW3')를 OFF로 한 후, 스위치(SW2')를 ON으로 한다. 이 때, 스위치(SW4')은 OFF, 스위치(SW5')는 ON로 유지 한 그대로이다.
스위치(SW2')가 ON이 되어 제1 신호 라인(OUTA')이 접지됨으로써, 제4 신호 라인(OUTB')의 전압은 콘덴서(C4)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때 스위치(SW5')가 ON이 되어 있으므로, 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 부하(20)에 인가된다.
한편, 공통 전극(X) 측에서는 주사 전극(Y) 측에서 스위치(SW4')가 OFF가 되는 것과 동기해 스위치(SW4)를 OFF로 함으로써, 전압(+Vs/2)의 공급을 차단하고, 공통 전극(X)을 하이 임피던스로 하고, 주사 전극(Y)의 스위치(SW5')를 ON으로 하여, 주사 전극(Y) 측의 전압(+Vs/2)이 접지 레벨로 내리는 타이밍에 동기해 공통 전극(X)의 전압을 부하(20)의 용량의 작용에 의해 접지 레벨로 되돌린다. 그 후, 주사 전극(Y) 측에서 스위치(SW1', SW3')가 OFF가 되는 것과 동기해 스위치(SW1, SW3)를 OFF로 한다.
그 후, 주사 전극(Y) 측의 스위치(SW5')를 ON으로 한 상태에서 스위치(SW2')가 ON이 되는 것과 동기하여, 스위치(SW2)를 ON으로 한다. 이와 같이 함으로써, 공통 전극(X) 측의 전압은 부하(20)의 용량의 작용에 의해서, 주사 전극(Y) 측의 전압에 추종해 부의 전압(-Vs/2)까지 내려 온다.
이와 같이 하여 공통 전극(X) 측에 정의 전압(+Vs/2)을 인가해 다시 부의 전압(-Vs/2)으로 되돌린 후에는 마찬가지의 스위칭 제어를 주사 전극(Y)에서도 한다. 이에 따라 주사 전극(Y) 측에 있어서도, 정의 전압(+Vs/2)을 인가한 후, 다시 부의 전압(-Vs/2)을 인가하는 상태로 되돌리는 동작이 행하여진다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도19는 상기 도11에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어에 관한 다른 예를 나타내는 타임 차트이다. 또한 이 도19에 나타내는 예는 상기 도18에 나타낸 예와 마찬가지이다. 차이는 스위치(SW5, SW5')를 ON으로 하는 타이밍만이다.
즉 도18의 예에서는 전극(X, Y)에 차전압(Vs)을 인가해 유지 방전을 하고, 양 전극(X, Y)의 전압을 Vs레벨로 한 후, 공통 전극(X) 측의 스위치를 OFF로 하여 공통 전극(X)을 하이 임피던스로 하고, 주사 전극(Y) 측의 전압 강하에 추종해 공통 전극(X) 측의 인가 전압을 (+Vs/2)로부터 접지 레벨, 접지 레벨로부터 (-Vs/2)로 내리도록 하고 있었다. 이에 대해서, 도19의 예에서는 주사 전극(Y) 측의 스위치를 OFF로 하여 주사 전극(Y)을 하이 임피던스로 하고, 공통 전극(X) 측의 전압 강하에 추종해 주사 전극(Y) 측의 인가 전압을 (+Vs/2)로부터 접지 레벨, 접지 레벨로부터 (-Vs/2)로 내리도록 한다.
도20은 상기 도12에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도20은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측의 콘덴서(C1), 주사 전극(Y) 측의 콘덴서(C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 공통 전극(X) 측에서는 먼저 스위치(SW1, SW3, SW4)가 ON, 스위치(SW2, SW5)가 OFF가 된다. 이에 따라 제1 신호 라인(OUTA)의 전압은 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 스위치(SW4)을 통해서 출력 라인(OUTC)에 출력되고, 부하(20)에 인가된다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
한편, 주사 전극(Y) 측에서는 공통 전극(X) 측의 스위치(SW1, SW3, SW4)가 ON이 됨과 동시에 스위치(SW2')가 ON이 되고, 그리고 조금 지연되어 스위치(SW5')도 ON이 된다. 이 때, 나머지의 스위치(SW1', SW3', SW4')는 OFF 그대로 유지된다.
이와 같이 스위치(SW2')가 ON이 되어 제1 신호 라인(OUTA')이 접지됨으로써, 제4 신호 라인(OUTB')의 전압은 콘덴서(C4)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 그리고 스위치(SW5')가 스위치(SW2')로부터 조금 지연되어 ON이 됨으로써, 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 부하(20)에 인가된다. 이에 따라 부하(20)의 전극(X, Y) 사이에 차전압(Vs)이 인가된다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 공통 전극(X) 측에서는 스위치(SW4)를 OFF로 하여 전압(+Vs/2)의 공급을 차단하고, 스위치(SW5)를 ON으로 한다. 이에 따라 공통 전극(X)에 대한 인가 전압을 접지 레벨로 되돌린다.다 음의 타이밍에서는 공통 전극(X) 측의 5개의 스위치(SW1~SW5)가 모두 OFF가 된다. 다음에 스위치(SW2)가 ON이 되고, 그리고 조금 지연되어 스위치(SW5)도 ON이 된다. 이 때, 나머지의 스위치(SW1, SW3, SW4)는 OFF 그대로 유지된다.
이와 같이 스위치(SW2)가 ON이 되어 제1 신호 라인(OUTA)이 접지됨으로써, 제2 신호 라인(OUTB)의 전압은 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 그리고 스위치(SW5)가 ON이 됨으로써, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)을 통해서 부하(20)에 인가된다.
한편, 주사 전극(Y) 측에서는 상기 공통 전극(X) 측에서 스위치(SW5)를 ON으로 하는 것보다도 전의 시점에서, 스위치(SW5')를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4')를 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다.
또 상기 공통 전극(X) 측에서 스위치(SW5)를 ON으로 한 후 조금 지연되어, 스위치(SW1', SW3', SW4')를 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 정의 전압(+Vs/2)로 올린다. 이상에 의해서, 공통 전극(X)에 정부의 전압(±Vs/2)을 인가하는 타이밍을 주사 전극(Y)에 정부의 전압(±Vs/2)을 인가하는 타이밍보다도 항상 빠르게 하도록 할 수 있다.
도21은 상기 도13에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어예를 나타내는 타임 차트이다. 또한 이 도21은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측의 콘덴서(C1), 주사 전 극(Y) 측의 콘덴서(C4)에 전압(Vs/2)만큼의 전하가 축적되어 있는 것으로서 설명하고 있다.
유지 방전 기간에 있어서, 주사 전극(Y) 측에서는 먼저 2개의 스위치(SW2', SW5')가 ON이 되고, 나머지의 스위치(SW1', SW3', SW4')가 OFF가 된다. 이와 같이 스위치(SW2')가 ON이 되어 제1 신호 라인(OUTA')이 접지됨으로써, 제4 신호 라인(OUTB')의 전압은 콘덴서(C4)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 접지 레벨로부터 내린 전위(-Vs/2)가 된다. 이 때, 스위치(SW5')는 스위치(SW2')와 동시에 ON이 되어 있으므로, 제4 신호 라인(OUTB')의 전압(-Vs/2)이 출력 라인(OUTC')을 통해서 부하(20)에 인가된다.
한편, 공통 전극(X) 측에서는 최초는 스위치(SW1, SW3, SW5)가 ON, 스위치(SW2, SW4)가 OFF가 되어 있다. 그리고 주사 전극(Y) 측의 스위치(SW2', SW5')를 ON으로 한 후에, 스위치(SW5)를 OFF로 하여 스위치(SW4)를 ON으로 한다. 즉 스위치(SW1, SW3, SW4)를 ON, 스위치(SW2, SW5)를 OFF의 상태로 한다.
이에 따라 제1 신호 라인(OUTA)의 전압은 스위치(SW1)를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제1 신호 라인(OUTA)의 전압(+Vs/2)이 적당한 타이밍에서 ON이 된 스위치(SW4)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)에 인가된다. 이에 따라 부하(20)의 전극(X, Y) 사이에 차전압(Vs)이 인가되고, 유지 방전이 행하여진다.
또 이 단계에서는, 스위치(SW1, SW3)가 ON이 되어 콘덴서(C1)가 전원에 접속되게 되므로, 상기 콘덴서(C1)에는 스위치(SW1)를 통해서 주어지는 전압(Vs/2)에 따른 전하가 축적된다.
부하(20)에 차전압(Vs)을 인가해 유지 방전을 한 후에는 주사 전극(Y) 측에 있어서, 스위치(SW5')를 OFF로 하여 전압(-Vs/2)의 공급을 차단한 후, 스위치(SW4')를 ON으로 한다. 이에 따라 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다. 또한 스위치(SW2')를 OFF로 한 후, 스위치(SW1', SW3')를 ON으로 한다. 이 때, 스위치(SW4')는 ON, 스위치(SW5')는 OFF로 유지한 그대로이다.
이에 따라 주사 전극(Y) 측에서는 제3 신호 라인(OUTA')의 전압이 스위치(SW1')를 통해서 주어지는 전압 레벨(+Vs/2)이 된다. 그리고 이 제3 신호 라인(OUTA')의 전압(+Vs/2)이 스위치(SW4')를 통해서 출력 라인(OUTC')에 출력되고, 부하(20)에 인가된다. 이 때, 공통 전극(X) 측에는 정의 전압(+Vs/2)이 인가된 그대로이므로, 부하(20)의 양전극(X, Y)은 동전위가 된다.
다음에 주사 전극(Y) 측에 있어서, 스위치(SW4')를 OFF로 하여 전압(+Vs/2)의 공급을 차단한 후, 스위치(SW5')를 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 접지 레벨로 되돌린다.
한편, 공통 전극(X) 측에서는 주사 전극(Y) 측에서 스위치(SW4')가 OFF가 되는 것과 동기하여, 스위치(SW4)를 OFF로 한다. 이 때, 스위치(SW5)도 OFF가 되어 있으므로, 공통 전극(X)은 하이 임피던스의 상태가 된다. 이와 같이 함으로써, 공통 전극(X) 측의 전압은 부하(20)의 용량의 작용에 의해서, 주사 전극(Y) 측의 전압에 추종해 접지 레벨까지 내려 온다.
이와 같이 하여 주사 전극(Y) 측에 부의 전압(-Vs/2)을 인가함과 동시에, 공 통 전극(X) 측에 정의 전압(+Vs/2)을 인가하고, 양 전극(X, Y)의 전압을 접지 레벨로 되돌린 후에는 이것과 반대의 스위칭 제어를 잇따라 한다. 이에 따라 주사 전극(Y) 측에 정의 전압(+Vs/2)을 인가함과 동시에, 공통 전극(X) 측에 부의 전압(-Vs/2)을 인가한다. 이하 마찬가지의 제어가 교대로 반복되어 간다.
도22는 상기 도13에 나타낸 전극(X, Y)에 대한 구동 파형을 생성하기 위한 각 스위치(SW1~SW5, SW1'~SW5')의 제어에 관한 다른 예를 나타내는 타임 차트이다. 또한 이 도22에 나타내는 예는 상기 도21에 나타낸 예와 거의 마찬가지이다. 차이는 스위치(SW5, SW5')를 ON으로 하는 타이밍만이다.
즉 도21의 예에서는 전극(X, Y)에 차전압(Vs)을 인가해 유지 방전을 한 후, 공통 전극(X)의 스위치(SW4, SW5)를 OFF로 하여 공통 전극(X) 측을 하이 임피던스로 하고, 주사 전극(Y) 측의 전압 강하에 추종해 공통 전극(X) 측의 인가 전압을 (-Vs/2)로 내리도록 하고 있었다. 이에 대해서, 도22의 예에서는 주사 전극(Y) 측의 스위치(SW4', SW5')를 OFF로 하여 주사 전극(Y) 측을 하이 임피던스로 하고, 공통 전극(X) 측의 전압 강하에 추종해 주사 전극(Y) 측의 인가 전압을 (-Vs/2)로 내리도록 한다.
도23은 제1 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도23에 있어서, 도2 혹은 도5에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 또한 도23에서는 대표로서 주사 전극(Y) 측의 구성만을 상세하게 나타내고 있지만, 공통 전극(X) 측의 전원 회로(43) 및 드라이버 회로(44)에도, 주사 전극(Y) 측의 전원 회로(43') 및 드라이버 회 로(44')와 거의 마찬가지의 구성이 구비되어 있다.
본 실시예에서는 전하 축적용의 콘덴서로서, 주사 전극(Y) 측에 C4, C5의 2개의 콘덴서를 이용하고 있는 점에서, 1개의 콘덴서(C4)만을 이용하고 있는 도5의 예와 차이가 난다. 예를 들면 한쪽의 콘덴서(C4)에는 전해 콘덴서를 이용하고, 다른 쪽의 콘덴서(C5)에는 필름 콘덴서를 이용한다. 이와 같이 전해 콘덴서(C4) 외에 필름 콘덴서(C5)도 이용함으로써, 고주파 영역에서도 안정적인 동작을 실현할 수 있다. 또 전해 콘덴서(C4)가 용량으로서 기능하기 어려운 저온 상태시에도, 필름 콘덴서(C5)에 의해 동작을 보완할 수 있다. 또한 1개의 콘덴서(C4)만을 이용하는 도5의 예의 경우, 상기 콘덴서(C4)는 필름 콘덴서와 전해 콘덴서중 어느 것을 이용해도 좋다.
도24는 상기 도23 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다. 또한 이 도24에 있어서, 제3 신호 라인(OUTA'), 제4 신호 라인(OUTB'), 출력 라인(OUTC')의 구동 파형중에서 2중선에 의해 나타낸 부분은 로임피던스의 기간, 즉 스위치(SW1'~SW5') 중 어느 것이 ON이 되어 있는 기간이다.
3개의 스위치(SW1'~SW3')의 스위칭 동작에 의해서, 제3 신호 라인(OUTA')의 전압을 정의 전압(+Vs/2)과 접지 레벨 간에서 스윙시킴과 동시에, 제4 신호 라인(OUTB')의 전압을 접지 레벨과 부의 전압(-Vs/2) 간에서 스윙시키는 것, 또한 제1, 제2 신호 라인(OUTA', OUTB')에 인가된 상기 전압을 2개의 스위치(SW4', SW5')의 스위칭 동작에 의해 출력 라인(OUTC')에 선택적으로 출력하는 것은 상술했던 그 대로이다. 따라서 여기서는 그 자세한 설명은 생략한다.
이 도24에서 주목하고 싶은 것은 3개의 스위치(SW1'~SW3')의 스위칭 동작에 의해 제1 및 제2 신호 라인(OUTA', OUTB')의 전압을 고정한 후에, 스위치(SW4') 또는 스위치(SW5')를 ON으로 하고 있는 점이다. 즉 이 도24에 나타내는 타임 차트에서는 부하(20)에 대해 실제로 전압을 인가하는 타이밍은 스위치(SW4', SW5')를 ON으로 하는 타이밍에 의해 결정하고 있다.
도25는 상기 도23 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 다른 예를 나타내는 타임 차트이다. 이 도25에서 주목하고 싶은 것은 3개의 스위치(SW1'~SW3')의 스위칭 동작에 의해 제1 및 제2 신호 라인(OUTA', OUTB')의 전압을 고정하기 전에, 미리 스위치(SW4') 또는 스위치(SW5')를 ON으로 하고 있는 점이다.
이와 같이 함으로써, 3개의 스위치(SW1'~SW3')의 스위칭 동작에 의해 제1 및 제2 신호 라인(OUTA', OUTB')에 상기 전압을 출력한 순간에, 그 어느 것의 전압을 부하(20)에 대해 즉시 인가할 수 있다. 따라서 스위치(SW1'~SW5') 중 어느 것도 OFF가 되어 있는 무의미한 기간을 적게 할 수 있고, 도24가 나타내는 동작보다 동작의 고속화를 도모할 수 있다.
(제2 실시예)
다음에 본 발명의 제2 실시예에 대해서 설명한다.
도26은 제2 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 이 도26에 있어서, 도2에 나타낸 구동 장치와 마찬가지의 기능을 갖는 부분에는 동 일한 부호를 붙이고, 중복 설명은 생략한다.
상기 도2에 나타낸 구동 장치에서는 스위치(SW4)는 드라이버 회로(44) 내에 구비되고, 전원 회로(43) 내의 콘덴서(C1)의 양단에 스위치(SW5)와 함께 직렬로 접속되어 있었다. 이에 대해서, 도26에 나타내는 제2 실시예에서는 스위치(SW4)는 전원 회로(43) 내에 구비되고, 콘덴서(C1)의 한쪽의 단자와 제1 신호 라인(OUTA) 사이에 접속된다. 그 외의 구성은 도2와 동일하다.
이 도26에 나타내는 구성에 있어서, 출력 라인(OUTC)을 통해서 부하(20)에 정의 전압(+Vs/2)을 인가하면서 콘덴서(C1)에 전하를 축적할 때에, 스위치(SW1, SW3, SW4)를 ON으로 하는 것은 제1 실시예와 마찬가지이다. 또 콘덴서(C1)에 축적된 전하를 이용해 출력 라인(OUTC)을 통해서 부하(20)에 부의 전압(-Vs/2)을 인가할 때에, 스위치(SW2, SW5)를 ON으로 하는 것도 제1 실시예와 마찬가지이다. 그 때의 공통 전극(X) 및 주사 전극(Y)에 대한 인가 전압의 구동 파형은 제1 실시예에서 설명한 것과 마찬가지로 다양한 패턴을 적용하는 것이 가능하다.
이와 같이 구성한 제2 실시예에 의하면, 부하(20)에 전압을 인가할 때에 전류가 스위치를 경유하는 것에 의한 전압 드롭의 총계를 적게 할 수 있고, 전력 로스를 억제하는 것이 가능하다. 즉 부하(20)에 정의 전압(+Vs/2)을 인가할 때에, 제1 실시예의 경우는 스위치(SW1, SW4)의 2개의 스위치를 전류가 경유하는데 대하여, 제2 실시예에서는 1개의 스위치(SW1)를 경유하는 것만으로 출력 라인(OUTC)을 통해서 정의 전압(+Vs/2)이 부하(20)에 인가된다. 따라서 스위치 1개분 만큼 전압 드롭을 적게 할 수 있다.
또 상기 도26에서는 전원 회로(43), 드라이버 회로(44)는 함께, PDP가 구비하는 모든 표시 라인에 공통인 회로로 구성하는 경우를 나타내고 있지만, 드라이버 회로(44)에 대해서는 후술하는 제8 및 제9 실시예와 같이, 이것을 각 표시 라인마다 각각 구비한 LSI구성으로 하는 것도 가능하다. 이와 같이 드라이버 회로(44)를 LSI구성으로 한 경우, 제1 실시예에서는 각 표시 라인마다 2개의 스위치(SW4, SW5)가 필요해지지만, 제2 실시예에서는 각 표시 라인에 필요한 스위치는 스위치(SW5)의 1개뿐이어도 좋고, 스위치 총수를 대폭적으로 적게 할 수 있다. 이에 따라 회로 규모를 작게 할 수 있음과 동시에, 비용을 억제할 수 있게 된다.
도27은 제2 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도27에 있어서, 도23에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도27의 예에서는 스위치(SW4')는 전원 회로(43') 내에 구비되고, 콘덴서(C4, C5)의 각 한쪽의 단자와 제3 신호 라인(OUTA') 사이에 접속되어 있다. 이에 따라 3개의 스위치(SW1', SW4', SW2')가 전압(Vs/2)의 전원 라인과 접지 사이에 직렬로 접속된다. 그 외의 구성은 도23과 동일하다.
도28은 상기 도27 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
5개의 스위치(SW1'~SW5')의 스위칭 제어에 의해 정 또는 부의 전압(±Vs/2)을 출력 라인(OUTC')에 교대로 인가하는 기본적인 동작은 상술한 제1 실시예와 마찬가지이다. 따라서 여기서는 자세한 설명은 생략한다.
이 도28에서 주목하고 싶은 것은 정의 전압(+Vs/2)을 출력 라인(OUTC')에 출력할 때에 3개의 스위치(SW1', SW3', SW4')를 ON으로 하는 것이지만, 스위치(SW3')를 ON으로 하는 타이밍을 스위치(SW1', SW4')를 ON으로 하는 타이밍보다도 명시적으로 빠르게 하고 있는 점이다.
복수의 스위치를 동시에 바꾸도록 제어한 경우, 소자의 제조 불균형 등을 포함하는 다양한 요인에 의해 상기 복수의 스위치가 항상 동시에 스위칭된다고는 한정하지 않고, 다소의 시간차를 발생하는 것이 있다. 이 경우, 스위치(SW3')의 ON이 되는 타이밍이 스위치(SW1', SW4')의 ON이 되는 타이밍보다도 빠른 쪽으로 편향하면 좋지만, 반대로 스위치(SW3')가 ON이 되는 타이밍이 늦어지면, 회로가 능숙하게 동작하지 않는 일이 있다. 이 때문에 이 도28의 예에서는 스위치(SW3')를 ON으로 하는 타이밍을 명시적으로 빠르게 하고, 회로가 안정적으로 동작하는 것을 보증하고 있다.
또한 이 도28의 예에서는 부의 전압(-Vs/2)을 출력 라인(OUTC')에 출력하기 위해서 2개의 스위치(SW2', SW5')를 ON으로 할 때에도, 스위치(SW2')를 ON으로 하는 타이밍을 스위치(SW5')를 ON으로 하는 타이밍보다도 명시적으로 빠르게 하고 있다.
( 제3 실시예)
다음에 본 발명의 제3 실시예에 대해서 설명한다.
도29는 제3 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 이 도29에 있어서, 도2에 나타낸 구동 장치와 마찬가지의 기능을 갖는 부분에는 동 일한 부호를 붙이고, 중복 설명은 생략한다.
상기 도2에 나타낸 구동 장치에서는 스위치(SW5)는 드라이버 회로(44) 내에 구비되고, 전원 회로(43) 내의 콘덴서(C1)의 양단에 스위치(SW4)와 함께 직렬로 접속되어 있었다. 이에 대해서, 도29에 나타내는 제3 실시예에서는 스위치(SW5)는 전원 회로(43) 내에 구비되고, 콘덴서(C1)의 다른 쪽의 단자와 제2 신호 라인(OUTB) 사이에 접속된다. 그 외의 구성은 도2와 동일하다.
이 도29에 나타내는 구성에 있어서, 출력 라인(OUTC)을 통해서 부하(20)에 정의 전압(+Vs/2)을 인가할 때에는, 예를 들면 스위치(SW1, SW4)를 ON으로 한다. 또 콘덴서(C1)에 축적된 전하를 이용해 출력 라인(OUTC)을 통해서 부하(20)에 부의 전압(-Vs/2)을 인가할 때에는 스위치(SW2, SW5)를 ON으로 한다. 그 때의 공통 전극(X) 및 주사 전극(Y)에 대한 인가 전압의 구동 파형은 제1 실시예에서 설명한 것과 마찬가지로 다양한 패턴을 적용하는 것이 가능하다.
이와 같이 구성한 제3 실시예에 의하면, 부하(20)의 용량에 축적된 전하를 방전하는 타이밍에 있어서, 전류가 스위치를 경유하는 것에 의한 전압 드롭의 총계를 적게 할 수 있고, 전력 로스를 억제할 수 있다. 즉 부하(20)에 인가된 정의 전압(+Vs/2)을 접지 레벨로 되돌리 기 위해서, 부하(20)에 축적된 전하를 접지에 흘릴 때, 제1 실시예의 경우는 스위치(SW5, SW3)의 2개의 스위치를 전류가 경유한다. 이에 대하여, 제3 실시예에서는 1개의 스위치(SW3)를 경유하는 것만으로 방전을 할 수 있다. 따라서 제1 실시예와 비교해 스위치 1개분만큼 전압 드롭을 적게 할 수 있다.
또 후술하는 제8 및 제9 실시예 같이, 드라이버 회로(44)를 LSI구성으로 한 경우, 제1 실시예에서는 각 표시 라인마다 2개의 스위치(SW4, SW5)가 필요해지지만, 제3 실시예에서는 각 표시 라인에 필요한 스위치는 스위치(SW4)의 1개뿐이어도 좋고, 스위치 총수를 대폭적으로 적게 할 수 있다. 이에 따라 회로 규모를 작게 하는 것이 가능함과 동시에, 비용을 억제할 수 있게 된다.
도30은 제3 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도30에 있어서, 도23에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도30의 예에서는 스위치(SW5')는 전원 회로(43') 내에 구비되고, 콘덴서(C4, C5)의 각 다른 쪽의 단자와 제4 신호 라인(OUTB') 사이에 접속되어 있다. 그 외의 구성은 도23과 동일하다.
도31은 상기 도30 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
5개의 스위치(SW1'~SW5')의 스위칭 제어에 의해 정 또는 부의 전압(±Vs/2)을 출력 라인(OUTC')에 교대로 인가하는 기본적인 동작은 상술한 제1 실시예와 마찬가지이다. 따라서 여기서는 자세한 설명은 생략한다.
이 도31에서 주목하고 싶은 것은 스위치(SW1', SW4')를 ON으로 하여 정의 전압(+Vs/2)을 부하(20)에 인가할 때에, 스위치(SW3', SW5') 는 ON으로 하지 않고, 정의 전압(+Vs/2)의 인가에 의해 부하(20)에 축적된 전하를 방전해 인가 전압을 접지 레벨로 되돌릴 때에, 상기 스위치(SW3', SW5')를 ON으로 하고 있는 점이다. 이 도31의 예에서는 스위치(SW3')가 ON이 될 때까지 스위치(SW1')를 ON의 상태로 유지함으로써, 부하(20)의 전하를 방전하는 타이밍에서 콘덴서(C4, C5)에 전하를 축적하도록 하고 있다. 이와 같이 함으로써, 각 스위치(SW1'~SW5')의 전환을 무의미하지 않게 보다 효율적으로 할 수 있다.
또 이 도31의 예에서는 스위치(SW1')를 ON으로 하는 타이밍을 스위치(SW4')를 ON으로 하는 타이밍보다도 명시적으로 빠르게 하고 있다. 이것은 도28에서 설명한 제2 실시예와 마찬가지로, 스위치(SW1', SW4')의 전환 타이밍을 동시로는 하지 않고, 스위치(SW1')를 ON으로 하는 타이밍을 명시적으로 빠르게 함으로써, 회로가 안정적으로 동작할 수 있도록 하고 있는 것이다.
또한 이 도31의 예에서도, 부의 전압(-Vs/2)을 출력 라인(OUTC')에 출력하기 위해서 2개의 스위치(SW2', SW5')를 ON으로 할 때에도, 스위치(SW2')를 ON으로 하는 타이밍을 스위치(SW5')를 ON으로 하는 타이밍보다도 명시적으로 빠르게 하고 있다.
(제4 실시예)
다음에 본 발명의 제4 실시예에 대해서 설명한다.
도32는 제4 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 이 도32에 있어서, 도2에 나타낸 구동 장치와 마찬가지의 기능을 갖는 부분에는 동일한 부호를 붙이고, 중복 설명은 생략한다.
도32에 나타내는 제4 실시예에서는 도2에 나타낸 구성에 더해서, 오프셋 회로(45)를 더 구비하고 있다. 오프셋 회로(45)는 접지로부터 오프셋 전압(Vbp)의 전원 및 스위치(SW6)를 통해서 제1 신호 라인(OUTA)에 접속되는 구성과, 접지로부터 오프셋 전압(Vbn)의 전원 및 스위치(SW7)를 통해서 제1 신호 라인(OUTA)에 접속되는 구성을 구비하고 있다.
이와 같은 구성에 의해서, 스위치(SW6)가 ON시는 오프셋 회로(45)로부터 정의 전압(+Vbp)이 제1 신호 라인(OUTA)에 출력된다. 또 스위치(SW7)가 ON시는 오프셋 회로(45)로부터 부의 전압(-Vbn)이 제1 신호 라인(OUTA)에 출력된다. 따라서 이 오프셋 전압(+Vbp 또는 -Vbn)을 이용한 전압을 제1 신호 라인(OUTA)으로부터 출력 라인(OUTC)을 통해서 부하(20)에 인가할 수 있다. 또 이 오프셋 전압을 이용해 콘덴서(C1)에 축적되어 있는 전하에 따른 전압(Vs/2)만큼 오프셋 전압 레벨(+Vbp 혹은 -Vbn)로부터 내린 전위를 제2 신호 라인(OUTB)으로 설정하여 출력 라인(OUTC)을 통해서 부하(20)에 전압을 인가할 수도 있다.
이와 같이 제4 실시예에 의하면, 오프셋 회로(45)를 설치함으로써, 제1 신호 라인(OUTA)이나 제2 신호 라인(OUTB)에 (±Vs/2) 이외의 전압을 출력할 수 있고, 부하(20)에 인가하는 전압의 자유도를 높일 수 있다. 예를 들면 유지 방전 기간 이외에서 사용하는 전압을 이 오프셋 회로(45)에 의해 만드는 것도 가능하다.
도33은 제4 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도33에 있어서, 도23 및 도32에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도33의 예에서는 상술한 공통 전극(X) 측의 오프셋 회로(45)와 마찬가지로 구성된 오프셋 회로(45')를 주사 전극(Y) 측에 구비하고 있다.
도34는 상기 도33 같이 구성한 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
여기서는 특히, 오프셋 회로(45')의 스위치(SW6', SW7')를 ON으로 했을 때에 제1 및 제2 신호 라인(OUTA', OUTB')에 출력되는 전압의 양상을 나타내고 있다.
도34에 나타내는 바와 같이, 제3 신호 라인(OUTA')의 전압이 접지 레벨, 제4 신호 라인(OUTB')의 전압이 (-Vs/2)시에, 오프셋 회로(45')의 스위치(SW6')를 ON으로 하면, 제3 신호 라인(OUTA')의 전압은 (+Vbp), 제4 신호 라인(OUTB')의 전압은 (-Vs/2+Vbp)에 천이한다. 또 그 후 스위치(SW6')를 OFF로 하여 스위치(SW7')를 ON으로 하면, 제3 신호 라인(OUTA')의 전압은 (-Vbn), 제4 신호 라인(OUTB')의 전압은 (-Vs/2-Vbn)로 천이한다.
어느 것으로 해도, 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 간의 전위차는 항상 (-Vs/2)로 유지되고 있다.
또한 도32 혹은 도33에 나타내는 구성에 있어서, 공통 전극(X) 및 주사 전극(Y)에 대한 인가 전압의 구동 파형은 제1 실시예에서 설명한 것과 마찬가지로 다양한 패턴을 적용하는 것이 가능하다.
(제5 실시예)
다음에 본 발명의 제5 실시예에 대해서 설명한다.
제5 실시예는 상술의 제1~ 제4 실시예에서 나타낸 회로에 대해서, 리세트 기간 중에 주사 전극(Y)에 기입 전압(Vw'=Vs/2+Vw)을 인가하는 회로와, 어드레스 기간 중에 주사 전극(Y)에 전압(-Vs/2)을 인가하는 회로를 더 설치한 것이다.
도35는 제5 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면이다. 이 도35는 제1 실시예에서 나타낸 회로를 더 응용한 것이고, 도5에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 또 여기서는 편의상, 전하 축적용의 전해 콘덴서와 필름 콘덴서를 합친 것을 C1, C4로 적고 있다.
이 도35에 나타내는 예에서는 주사 전극(Y) 측에, 기입 전압(Vw'=Vs/2+Vw)을 인가하는 회로를 설치하고 있다. 즉 기입 전압을 생성하기 위한 Vw의 전원 라인과 제4 신호 라인(OUTB') 사이에 스위치(SW9')를 설치하고 있다. 이 스위치(SW9')는 저항(R1)을 포함하고 있다.
또한 주사 전극(Y) 측에는 이상의 구성과는 달리, 3개의 트랜지스터(Tr21, Tr22, Tr23)와, 2개의 다이오드(D16, D17)를 더 구비하고 있다. 트랜지스터(Tr21)는 이것이 ON이 됨으로써, 이것에 접속된 저항(R2)의 작용에 의해서, 주사 전극(Y)에 인가하는 펄스 전압의 파형을 무디어지게 하기 위한 것이다. 이 트랜지스터(Tr21)와 저항(R2)은 스위치(SW5')와 병렬로 접속되어 있다.
또 트랜지스터(Tr22, Tr23)는 어드레스 기간 중에 스캔 드라이버(31')의 양단에 (Vs/2)의 전위차를 주기 위한 것이다. 즉 유지 방전 기간 중에는 스위치(SW2', SW5')가 ON이 됨으로써, 콘덴서(C4)에 축적되어 있던 전하에 따라서 스캔 드라이버(31')의 상측의 전압이 (-Vs/2)가 되지만, 스캔 드라이버(31') 내의 다이오드의 작용에 의해 스캔 드라이버(31')의 하측의 전압도 (-Vs/2)가 되고, 스캔 드라이버(31')의 양단에 (Vs/2)의 전위차를 줄 수도 없기 때문이다.
이에 대하여, 어드레스 기간 중에는 스위치(SW2') 및 트랜지스터(Tr22)가 ON이 됨으로써 스캔 드라이버(31')의 상측의 전압이 접지 레벨로 된다. 또 이 때 트랜지스터(Tr23)가 ON이 됨으로써, 콘덴서(C4)에 축적되어 있던 전하에 따라서 제4 신호 라인(OUTB')에 출력된 부의 전압(-Vs/2)이 스캔 드라이버(31')의 하측에 인가되고, 스캔 드라이버(31')에 의해 스캔 펄스 출력시에는 주사 전극(Y)에 부의 전압(-Vs/2)을 인가할 수 있게 된다.
또 한쪽의 다이오드(D16)는 공통 전극(X)에 정의 전압(+Vs/2)을 인가하는 타이밍에서 스캔 드라이버(31')로부터 접지에 전류를 흘릴 때에 이용된다. 스캔 드라이버(31')로부터 접지에 전류를 흘리는 경로로서는 스위치(SW2')를 ON으로 하여 흘리는 경로와, 스위치(SW3', SW5')를 ON으로 하여 흘리는 경로가 존재하지만, 스위치(SW2') 측의 경로의 도중에 다이오드(D16)를 설치함으로써, 스위치(SW2')를 통해서 접지에 전류를 흘리도록 하고 있다. 이와 같이 구성함으로써, 스위치를 경유하는 것에 의한 전압 드롭의 총계를 적게 할 수 있고, 전력 로스를 억제할 수 있다.
또 다른 한쪽의 다이오드(D17)는 공통 전극(X)에 인가되고 있는 정의 전압(+Vs/2)을 접지 레벨로 되돌리는 타이밍에서 접지로부터 스캔 드라이버(31')에 전류를 흘릴 때에 이용된다. 접지로부터 스캔 드라이버(31')에 전류를 흘리는 경로로서는 스위치(SW3'), 제4 신호 라인(OUTB') 및 다이오드(D17)를 경유하는 경로와, 스위치(SW2'), 제3 신호 라인(OUTA') 및 스위치(SW4')를 경유하는 경로가 있지만, 다이오드(D17)를 설치해 이 경로로 전류를 흘리도록 함으로써, 경유하는 스위 치의 단수를 적게 하여 전압 드롭의 총계를 적게 할 수 있다.
도36은 상기 도35 같이 구성한 구동 장치에 의한 주사 전극(Y) 측의 구동 파형을 나타내는 타임 차트이고, 1 서브필드 중 리세트 기간과 유지 방전 기간만을 나타내고 있다.
이 도36에 나타내는 바와 같이, 리세트 기간에서는 스위치(SW1', SW3')를 ON으로 하여 콘덴서(C4)에 전압(Vs/2)에 따른 전하를 축적한 후, 스위치(SW1', SW3')를 OFF로, 스위치(SW4')와 함께 스위치(SW9')를 ON으로 함으로써, 제3 신호 라인(OUTA')의 전압이 콘덴서(C4)의 전압(Vs/2)과 제4 신호 라인(OUTB')의 전압(Vw)을 가산한 전압 레벨까지 끌어올려진다. 그리고 그 전압(Vs/2+Vw)이 부하(20)의 주사 전극(Y)에 인가된다. 이 때, 스위치(SW9') 내에 설치된 저항(R1)의 작용에 의해서, 도36 같이 전압은 서서히 상승해 간다.
또 이 때 공통 전극(X)에 부의 전압(-Vs/2)을 인가함으로써, 공통 전극(X)과 주사 전극(Y)과의 전위차가 (Vs+Vw)가 되고, 도101의 리세트 기간에 나타낸 전면 기입 펄스와 동일한 전위차를 공통 전극(X)과 주사 전극(Y) 사이에 걸 수 있다. 이 경우 스위치(SW9')의 소자에 인가되는 전압은 최대이어도 Vw다. 따라서 이 소자의 내압은 Vw로 하면 되고, 종래의 내압에 비해 현격하게 낮게 억제할 수 있다.
또 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 간의 전압 및 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 간의 전압은 항상 Vs/2이하이기 때문에, 스위치(SW4', SW5', SW4, SW5), 스캔 드라이버(31')의 내압은 Vs/2이상이면 된다. 따라서 저내압 회로에서 전면 기입 펄스의 전압(Vs+Vw)을 공통 전극(X) 및 주사 전 극(Y) 간에 인가하는 것이 가능해지고, 제조 비용의 저감을 실현할 수 있다.
한편, 유지 방전 기간에서는 스위치(SW9')는 ON으로 하지 않고, 그 외의 스위치(SW1'~SW5')를 지금까지의 실시예와 마찬가지로 제어함으로써, 정부의 전압(±Vs/2)을 부하(20)의 주사 전극(Y)에 교대로 인가한다.
도37은 제5 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도37에 있어서, 도35에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도37에 나타내는 예에서는 주사 전극(Y) 측에, 전압(Vw')을 인가하는 회로를 설치하고 있다. 즉 전압(Vw')의 전원 라인과 제4 신호 라인(OUTB') 사이에 스위치(SW9')를 설치하고 있다. 이 전원 전압(Vw')은 전압(Vs/2)보다도 큰 전압이다. 예를 들면 리세트 기간에서 부하(20)에 인가하는 전면 기입 펄스의 전압(Vs/2+Vw)과 동일한 전압값으로 한다.
이와 같이 구성한 경우에 있어서, 부하(20)에 전압(Vw')을 인가하는 경우는 스위치(SW9')를 ON으로 함으로써, 트랜지스터(Tr23)와 병렬로 설치된 다이오드(D17) 및 스캔 드라이버(31') 내의 다이오드의 경로를 통해서 전압(Vw')을 인가한다. 이 전압(Vw')의 인가시는 주사 전극(Y)에서는 스위치(SW9') 이외의 스위치는 모두 OFF로 한다.
도38은 상기 도37 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 또한 이 도38은 직전의 서브필드의 처리에 있어서, 공통 전극(X) 측 의 콘덴서(C1), 주사 전극(Y) 측의 콘덴서(C4)에 전압(Vs/2)분의 전하가 축적되어 있는 것으로서 설명하고 있다.
리세트 기간에서는 먼저 공통 전극(X) 측의 스위치(SW2, SW5)가 ON이 되고, 스위치(SW1, SW3, SW4)가 OFF가 된다. 이에 따라 제2 신호 라인(OUTB)의 전압이 콘덴서(C1)에 축적되어 있는 전하에 따라서 (-Vs/2)로 내려간다. 그리고 그 전압(-Vs/2)이 스위치(SW5)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
한편, 주사 전극(Y) 측에서는 스위치(SW9')가 ON이 되고, 스위치(SW1'~SW4')는 OFF가 된다. 이에 따라 제4 신호 라인(OUTB')의 전압이 스위치(SW9')를 통해서 주어지는 전압(Vw'=Vs/2+Vw)의 레벨까지 끌어올려진다. 그리고 그 전압(Vw')이 다이오드(D17)와 스캔 드라이버(31') 내의 다이오드를 통해서 출력 라인(OUTC')에 출력되고, 부하(20)의 주사 전극(Y)에 인가된다.
이에 따라 공통 전극(X)과 주사 전극(Y)과의 전위차가 (Vs+Vw)가 되고, 도101의 리세트 기간에 나타낸 전면 기입 펄스와 동일한 전위차를 공통 전극(X)과 주사 전극(Y) 사이에 걸 수 있다. 이 경우 스위치(SW9')의 소자에 인가되는 전압은 최대이어도 Vw'=(Vs/2+Vw)다. 따라서 이 소자의 내압은 (Vs/2+Vw)로 하면 되고, 종래의 내압에 비해 낮게 억제할 수 있다.
또 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 간의 전압 및 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 간의 전압은 항상 Vs/2이하이기 때문에, 스위치(SW4', SW5', SW4, SW5), 스캔 드라이버(31')의 내압은 Vs/2이상이면 된다. 따 라서 저내압 회로에서 전면 기입 펄스의 전압(Vw'=Vs+Vw)을 공통 전극(X) 및 주사 전극(Y) 간에 인가하는 것이 가능해지고, 제조 비용의 저감을 실현할 수 있다.
이 리세트 기간에서는 스위치(SW9')를 ON으로 하여 주사 전극(Y)에 대해 인가하는 전압은 저항(R1)의 작용에 의해서, 인가 전압이 시간 경과와 함께 연속적으로 변화하는 파형(이것을 둔파라고 부름)으로 하고 있다. 이와 같은 둔파를 인가하면, 둔파의 상승 중의 펄스 전압이 방전 전압에 달한 셀로부터 차례로 방전이 행하여지기 때문에, 실질적으로 각 셀에는 최적 전압(방전 개시 전압에 거의 동일한 전압)이 인가되어진다.
또한 시간 경과에 대해 인가 전압이 서서히 변화하는 펄스로서, 단위 시간당의 변화율이 서서히 변화하는 둔파를 인가하도록 해도 좋고, 단위 시간당의 변화율이 일정한 삼각파 등을 인가하도록 해도 좋다.
다음에 공통 전극(X) 측의 스위치(SW5)를 OFF로, 스위치(SW4)를 ON으로 하여, 공통 전극(X)의 전압을 접지 레벨로 한다. 한쪽에서는 주사 전극(Y) 측의 스위치(SW9')를 OFF로, 스위치(SW1', SW3', SW5')를 ON으로 하여, 주사 전극(Y)의 전압을 접지 레벨로 되돌린다. 그 후, 공통 전극(X) 측의 스위치(SW2, SW5)를 OFF, 스위치(SW1, SW3, SW4)를 ON으로 함과 동시에, 주사 전극(Y) 측의 스위치(SW1', SW3', SW4', SW5', SW9')를 OFF, 스위치(SW2'), 트랜지스터(Tr21)를 ON으로 한다.
이에 따라 공통 전극(X)에 대한 인가 전압이 접지 레벨로부터 (Vs/2)까지 끌어올려짐과 함께, 주사 전극(Y)에 대한 인가 전압이 (-Vs/2)로 내려간다. 이 때, 트랜지스터(Tr21)를 ON으로 함으로써, 도38 같이 전압은 서서히 하강해 간다. 이 에 따라 전셀에서 벽전하 자체의 전압이 방전 개시 전압을 넘어가 방전이 개시된다. 이 때 둔파의 인가에 의해 미약 방전이 행하여지고, 축적되어 있던 벽전하가 일부를 제외하고 소거된다.
또한 공통 전극(X)에 대한 인가 전압에 대해서도, 공통 전극(X) 측의 스위치(SW5)와 병렬로 상기 트랜지스터(Tr21) 및 저항(R)과 마찬가지의 구성을 설치하면, 접지 레벨로부터 (-Vs/2)레벨까지 전압이 연속적으로 하강해 가도록 하는 것이 가능하다.
다음에 어드레스 기간에서는 표시 데이터에 따라서 각 셀의 ON/OFF를 하기 위해서, 선순차로 어드레스 방전이 행하여진다. 이 때, 공통 전극(X) 측에서는 스위치(SW1, SW3, SW4)가 ON이 되고, 스위치(SW2, SW5)가 OFF가 됨으로써, 제1 신호 라인(OUTA)의 전압이 스위치(SW1)를 통해서 주어지는 전압(Vs/2)까지 끌어올려진다. 그리고 그 전압(Vs/2)이 스위치(SW4)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
또 어느 표시 라인에 상당하는 주사 전극(Y)에 전압을 인가할 때는 스위치(SW2') 및 트랜지스터(Tr22)가 ON이 됨으로써 스캔 드라이버(31') 상측의 전압이 접지 레벨이 된다. 또 이 때 트랜지스터(Tr23)가 ON이 됨으로써, 콘덴서(C4)에 축적되어 있던 전하에 따라서 제4 신호 라인(OUTB')에 출력된 부의 전압(-Vs/2)이 스캔 드라이버(31')의 하측에 인가되고, 이에 의해 선순차에 의해 선택된 주사 전극(Y)에는 (-Vs/2)레벨, 비선택의 주사 전극(Y)에는 접지 레벨의 전압이 부하(20)의 주사 전극(Y)에 인가된다.
이 때, 각 어드레스 전극(A1~Am) 중의 유지 방전을 일으키는 셀, 즉 점등시키는 셀에 대응하는 어드레스 전극(Aj)에는 전압(Va)의 어드레스 펄스가 선택적으로 인가된다. 이 결과, 점등시키는 셀의 어드레스 전극(Aj)과 선순차로 선택된 주사 전극(Y) 간에서 방전이 일어나고, 이것을 프라이밍(불씨)으로서 공통 전극(X)과 주사 전극(Y)의 방전으로 즉이행한다. 이에 따라 선택 셀의 공통 전극(X) 및 주사 전극(Y) 상의 Mg0보호막면에, 다음의 유지 방전이 가능한 양의 벽전하가 축적된다.
여기서 어드레스 전극(Aj)과 주사 전극(Y) 간에서의 방전은 그 전극간의 전위차(Va+Vs/2)에 의해 기동하고, 종래의 전위차(Va+Vy)보다도 낮은 전압에 의해 방전을 개시시키는 것이 가능하다. 이것은 리세트 기간에서 상술한 바와 같이 둔파를 인가하고, 미약 방전을 함으로써, 주사 전극(Y) 상의 벽전하를 완전하게는 소거하지 않고, 벽전하를 어느 정도 남겨 두는 것에 의해 조정하고 있다. 즉 이 잔류 벽전하분과 실제의 인가 전압으로 방전 개시 전압에 달하면, 방전을 개시시킬 수 있다.
이 때문에 본 실시예의 구동 장치에 의하면, 종래 같이 어드레스 기간 중에 전압 -Vy를 발생시키기 위한 전원이 불필요해진다. 따라서 도102에 나타낸 전압(-Vy)의 전원 라인을 떼어 내기 위한 트랜지스터(Tr14) 등의 스위치 회로도 불필요해진다. 또한 도38과 도101을 비교하면 분명한 바와 같이, 본 실시예의 구동 장치에서는 어드레스 기간 중에 비선택 펄스의 전압(-Vsc)을 발생시키기 위한 전원도 불필요하고, 그 만큼 회로 구성을 단순화할 수 있다.
그 후, 유지 방전 기간이 되면, 공통 전극(X)과 각 표시 라인의 주사 전 극(Y)에 서로 위상이 다른 전압(+Vs/2, -Vs/2)이 교대로 인가되어 유지 방전이 행하여지고, 1 서브필드의 영상 표시가 행하여진다.
이 유지 방전 기간 중에 있어서, 어드레스 전극(A1~Am)의 전위는 접지 레벨로 유지된다. 통상 유지 방전 기간 중에 어드레스 전극(A1~Am)은 공통 전극(X)과 주사 전극(Y)의 중간 전위로 설정하는 것이 바람직하다. 이 때문에 종래의 구동 장치에서는 도101에 나타내는 바와 같이, 양전극(X, Y)의 인가 전압(Vs)의 중간 전위인 (Vs/2)로 어드레스 전극(A1~Am)의 전위를 설정할 필요가 있었다. 이에 대해서, 본 실시예에서는 양전극(X, Y)의 중간 전위는 접지 레벨이기 때문에, 어드레스 전극(A1~Am)의 전위를 (Vs/2)로 끌어올릴 필요가 없어, 이를 위한 회로도 설치하지 않아도 된다.
도39는 제5 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도39에 있어서, 도37에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
상기 도37의 예에서는 전압(Vw')을 인가하는 회로를 주사 전극(Y) 측에 설치하고 있었다. 이에 대해 도39에 나타내는 예에서는 공통 전극(X) 측에 있어서, 제1 신호 라인(OUTA)과 출력 라인(OUTC) 사이에 저항(R3)이 달린 스위치(SW10)를 설치함과 동시에, 제1 신호 라인(OUTA)과 접지 사이에 저항(R4)이 달린 스위치(SW11) 및 전압(Vwn)의 전원을 설치하고 있다.
스위치(SW10)를 ON으로 함으로써, 부하(20)의 공통 전극(X)에는 정의 전압(+Vs/2)이 저항(R3)의 작용에 의해 서서히 인가되어 간다. 또 스위치(SW11)를 ON으로 함으로써, 부하(20)의 공통 전극(X)에는 부의 전압(-Vwn)이 저항(R4)의 작용에 의해 서서히 인가되어 간다.
도40은 상기 도39과 같이 구성한 구동 장치에 의한 공통 전극(X) 측의 구동 파형을 나타내는 타임 차트이고, 1 서브필드 중 리세트 기간과 유지 방전 기간만을 나타내고 있다.
이 도40에 나타내는 바와 같이, 리세트 기간에서는 먼저 스위치(SW11)를 ON으로 함으로써, 부하(20)의 공통 전극(X)에 부의 전압(-Vwn)을 서서히 인가해 간다. 또한 이때 스위치(SW2, SW5)도 ON으로 함으로써, 콘덴서(C1)에 축적되어 있는 전하를 이용해 전압(-Vs/2)을 추가해 넣어서 -(Vwn+Vs/2)의 전압을 인가하는 것도 가능하다. 다음에 스위치(SW11, SW5)를 OFF, 스위치(SW2, SW4)를 ON으로 하여, 공통 전극(X)의 전압을 접지 레벨로 한다. 다음에 스위치(SW2, SW4, SW5, SW11)를 OFF, 스위치(SW1, SW3, SW10)를 ON으로 함으로써, 부하(20)의 공통 전극(X)에 정의 전압(+Vs/2)을 서서히 인가해 간다.
한편, 유지 방전 기간에서는 스위치(SW10, SW11)는 ON으로 하지 않고, 그 외의 스위치(SW1~SW5)를 지금까지의 실시예와 마찬가지로 제어함으로써, 정부의 전압(±Vs/2)을 공통 전극(X)에 교대로 인가한다.
(제6 실시예)
다음에 본 발명의 제6 실시예에 대해서 설명한다.
제6 실시예는 상술의 제1~ 제5 실시예에서 나타낸 회로에 대해 전력 회수 회로를 더 설치한 것이다.
도41은 제6 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면이다. 또한 이 도41에서는 제5 실시예와 마찬가지로, 전압(Vs/2)이외의 전압(Vw)을 인가하기 위한 회로를 공통 전극(X) 측 및 주사 전극(Y) 측에 구비하고 있고, 유지 방전 기간뿐만 아니라, 리세트 기간 및 어드레스 기간에 관한 구동을 하기 위한 구성도 표시하고 있다. 또한 도41에 있어서, 도102에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이다.
도41에 있어서, 공통 전극(X) 측에서는 스위치(SW1, SW2)는 전압(Vs/2)의 전원 라인과 접지(GND) 사이에 직렬로 접속된다. 상기 2개의 스위치(SW1, SW2)의 중간으로부터는 콘덴서(C1)의 한쪽의 단자가 접속되고, 이 콘덴서(C1)의 다른 한쪽의 단자와GND 간에는 스위치(SW3)가 접속된다.
또 스위치(SW4, SW5)는 상기 콘덴서(C1)의 양단에 직렬로 접속된다. 그리고 이들2개의 스위치(SW4, SW5)의 중간으로부터 부하(20)의 공통 전극(X)이 접속됨과 동시에, 전력 회수 회로(22)가 접속되어 있다. 또한 제2 신호 라인(OUTB)과, 기입 전압(Vw)을 발생하는 전원 라인 간에는 저항(R1)이 달린 스위치(SW9)가 접속된다.
도102에 나타낸 전력 회수 회로(22)는 부하(20)에 접속된 다이오드(D7, D8)에 의해 코일(L1, L2)과 부하(20)의 공통 전극(X)(출력 라인(OUTC))이 분리되어 있었지만, 도41에 나타내는 예에서는 다이오드(D7, D8)는 설치하고 있지 않다. 또 도102에 나타낸 전력 회수 회로(22)에서는 콘덴서(C2)는 접지에 접속되어 있었지만, 도41에 나타내는 예에서는 제2 신호 라인(OUTB)에 접속되어 있다.
한편, 주사 전극(Y) 측에서는 스위치(SW1', SW2')는 도1의 A/D변환기(42)에 의해 발생되는 전압(Vs/2)의 전원 라인과 GND 사이에 직렬로 접속된다. 이들2개의 스위치(SW1', SW2')의 중간으로부터는 콘덴서(C4)의 한쪽의 단자가 접속되고, 이 콘덴서(C4)의 다른 한쪽의 단자와GND 간에는 스위치(SW3')가 접속된다.
또 콘덴서(C4)의 한쪽의 단자에 접속된 스위치(SW4')는 다이오드(D17)의 캐소드와 접속되고, 다이오드(D17)의 애노드와 콘덴서(C4)의 다른 한쪽의 단자가 접속된다. 콘덴서(C4)의 다른 한쪽의 단자에 접속된 스위치(SW5')는 다이오드(D16)의 애노드와 접속되고, 다이오드(D16)의 캐소드와 콘덴서(C4)의 한쪽의 단자가 접속된다.
그리고 다이오드(D17)의 캐소드와 접속되는 스위치(SW4'), 다이오드(D16)의 애노드와 접속되는 스위치(SW5')의 각각의 일단으로부터 스캔 드라이버(31')를 통해서 부하(20)가 접속됨과 동시에, 전력 회수 회로(33)가 접속되어 있다. 또한 제4 신호 라인(OUTB')과, 기입 전압(Vw)을 발생하는 전원 라인 간에는 저항(R1')이 달린 스위치(SW9')가 접속된다.
도102에 나타낸 전력 회수 회로(33)에서는 콘덴서(C3)는 접지에 접속되어 있었지만, 도41에 나타내는 예에서는 제4 신호 라인(OUTB')에 접속되어 있다.
또한 주사 전극(Y) 측에서는 이상의 구성과는 달리, 3개의 트랜지스터(Tr21~Tr23)와, 2개의 다이오드(D16, D17)를 더 구비한다. 이들 트랜지스터(Tr21~Tr23) 및 다이오드(D16, D17)의 역할에 대해서는 제5 실시예에서 이미 설명했으므로, 여기서는 중복 설명을 생략한다.
도42는 상기 도41 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내 는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도42에 나타내는 구동 파형은 상기 도38에 나타낸 구동 파형과 거의 마찬가지이고, 그 차이는 리세트 기간 및 유지 방전 기간의 파형만이다. 따라서 여기서는 리세트 기간 및 유지 방전 기간에 대해서 설명한다.
또한 유지 방전 기간의 공통 전극(X), 주사 전극(Y)에 대한 인가 전압의 파형이 도38과 도42에서 차이가 나는 것은 전력 회수 회로의 유무에 의한 차이이다. 즉 도37의 회로는 전력 회수 회로를 구비하고 있지 않기 때문에, L-C공진은 행하여지지 않고, 도38에 나타내는 바와 같은 파형이 된다.
여기서 부하(20)의 용량을 Cp, 부하(20)에 인가하는 전압의 절대치를 V, 부하(20)에 전압을 인가할 때의 주파수를 f로 두면, 도102에 나타낸 종래예에서는 부하(20)에 충방전할 때의 전력 로스는 2Cp·V2·f로 표시된다. 이에 대해서, 본 실시예에서는 부하(20)에 인가하는 전압의 절대치는 종래의 1/2이어도 좋고, 그 대신에 부하(20)에 전압을 인가할 때의 주파수가 2배가 되므로, 부하(20)에 충방전할 때의 전력 로스는 2Cp·(V/2)2·(2f)로 표시되고, 종래의 반으로 억제할 수 있다. 따라서 특히 전력 회수 회로를 설치하지 않아도, 종래와 비교해 전력 절약을 실현할 수 있지만, 제6 실시예 같이 전력 회수 회로를 설치하면, 전력 절약을 더 실현할 수 있다.
도42에 있어서, 리세트 기간에서는 먼저 공통 전극(X) 측의 스위치(SW2, SW5)가 ON이 되고, 스위치(SW1, SW3, SW4, SW9)가 OFF가 된다. 이에 따라 제2 신 호 라인(OUTB)의 전압이 콘덴서(C1)에 축적되어 있는 전하에 따라서 (-Vs/2)로 내려간다. 그리고 그 전압(-Vs/2)이 스위치(SW5)를 통해서 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
한편, 주사 전극(Y) 측에서는 스위치(SW1', SW4', SW9')가 ON이 되고, 스위치(SW2', SW3', SW5')는 OFF가 된다. 이에 따라 출력 라인(OUTC')에 전압(Vw)과 콘덴서(C4)에 축적된 전하에 의한 전압(Vs/2)을 가산한 전압을 인가한다. 그리고 그 전압(Vs/2+Vw)이 부하(20)의 주사 전극(Y)에 인가된다. 이 때, 스위치(SW9') 내의 저항(R1')의 작용에 의해서 전압은 서서히 상승해 간다.
이에 따라 공통 전극(X)과 주사 전극(Y)과의 전위차가 (Vs+Vw)가 되고, 도101의 리세트 기간에 나타낸 전면 기입 펄스와 동일한 전위차를 공통 전극(X)과 주사 전극(Y) 사이에 걸 수 있다.
다음에 각 스위치를 적절히 제어함으로써, 공통 전극(X) 및 주사 전극(Y)의 전압을 접지 레벨로 되돌린 후, 공통 전극(X) 측과 주사 전극(Y) 측에서 상술한 상태와는 반대 상태를 만들어낸다. 즉 공통 전극(X) 측의 스위치(SW1, SW4, SW9)를 ON, 스위치(SW2, SW3, SW5)를 OFF로 함과 동시에, 주사 전극(Y) 측의 스위치(SW2', SW5')를 ON, 스위치(SW1', SW3', SW4', SW9')를 OFF로 한다.
이에 따라 공통 전극(X)에 대한 인가 전압이 접지 레벨로부터 (Vs/2+Vw)까지 연속적으로 상승해 가는 것과 동시에, 주사 전극(Y)에 대한 인가 전압이 (-Vs/2)로 떨어뜨려진다. 이에 따라 전셀에서 벽전하 자체의 전압이 방전 개시 전압을 넘어가 방전이 개시된다. 이 때, 둔파의 인가에 의해 미약 방전이 행하여지고, 축적되 어 있던 벽전하가 일부를 제외하고 소거된다.
또한 이 리세트 기간에 있어서, 주사 전극(Y)에 대한 인가 전압은 트랜지스터(Tr21)를 ON으로 함으로써, 점선으로 나타내는 바와 같이 접지 레벨로부터 (-Vs/2)레벨까지 연속적으로 하강해 가도록 해도 좋다. 또 공통 전극(X)에 대한 인가 전압에 대해서도, 공통 전극(X) 측의 스위치(SW5)와 병렬로 상기 트랜지스터(Tr21) 및 저항(R2)과 마찬가지의 구성을 설치하면, 점선으로 나타내는 바와 같이 접지 레벨로부터 (-Vs/2)레벨까지 연속적으로 하강해 가도록 하는 것이 가능하다.
도43은 상기 도41에 나타낸 전력 회수 회로(22, 33)의 전력 회수의 양상을 나타내는 타이밍 차트이다. 공통 전극(X) 측에서는 스위치(SW1, SW3)가 ON이 되어 제1 신호 라인(OUTA)에 정의 전압(+Vs/2)이 인가되고, 제2 신호 라인(OUTB)의 전압이 접지 레벨이 되어 있을 때, 전력 회수 회로(22) 내의 트랜지스터(Tr3)를 ON으로 하면, 상기 콘덴서(C2)와 접지 레벨의 공통 전극(X)과의 전위차에서 코일(L1)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C2)에 회수되어 있던 전하가 트랜지스터(Tr3), 다이오드(D3), 코일(L1)을 통해 부하(20)에 공급된다.
이 때, 주사 전극(Y) 측에서는 스위치(SW2')가 ON이 되고 있는 것에 의해서, 공통 전극(X) 측의 스위치(SW2)와 콘덴서(C1)를 통해서 콘덴서(C2)로부터 공통 전극(X)에 공급된 전류는 주사 전극(Y) 측의 스캔 드라이버(31') 내의 다이오드 및 다이오드(D16)을 통해 제3 신호 라인(OUTA'), 스위치(SW2')를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 공통 전극(X)의 전압은 도43 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4)를 ON으로 함으로써, 공통 전극(X)의 전압을 (Vs/2)에 클램프한다.
다음에 주사 전극(Y) 측에 있어서, 전력 회수 회로(33) 내의 트랜지스터(Tr15)가 또한 ON이 된다. 이에 따라 콘덴서(C3)의 전압과 접지 레벨의 주사 전극(Y)의 전압과의 전위차에 의해서, 코일(L3)과 부하(20)의 용량에서 L-C공진이 행하여지고, 공통 전극(X) 측의 스위치(SW3), 콘덴서(C1)로부터 제1 신호 라인(OUTA)을 통해서 스위치(SW4)를 통해서 공통 전극(X)에 공급된 전류가 주사 전극(Y) 측의 스캔 드라이버(31') 내의 다이오드 및 전력 회수 회로(33) 내의 다이오드(D12)를 통해서, 또한 트랜지스터(Tr15), 콘덴서(C3), 콘덴서(C4), 스위치(SW2')를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 주사 전극(Y)의 전압은 도43 같이 서서히 하강해 간다. 이 때, 그 일부의 전하를 콘덴서(C3)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5')를 또한 ON으로 함으로써, 주사 전극(Y)의 전압을 (-Vs/2)에 클램프한다.
다음에 이 상태에서, 주사 전극(Y) 측에서 스위치(SW2') 및 전력 회수 회로(33) 내의 트랜지스터(Tr16)를 ON의 상태로 한다. 이에 따라 콘덴서(C3)의 전압과 주사 전극(Y)의 전압(-Vs/2)과의 전위차에서 코일(L4)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C3)에 회수되어 있던 전하가 트랜지스터(Tr16), 다이오드(D13), 코일(L4) 및 스캔 드라이버(31') 내의 다이오드를 통해서, 부하(20)에 공급된다.
이 때, 공통 전극(X) 측에서는 스위치(SW1, SW3, SW4)가 ON이 되고 있는 것 에 의해서, 주사 전극(Y) 측의 스위치(SW2'), 콘덴서(C4)를 통해서 콘덴서(C3)로부터 주사 전극(Y)에 공급된 전류는 공통 전극(X) 측의 스위치(SW4)를 통해서, 제1 신호 라인(OUTA), 콘덴서(C1), 스위치(SW3)를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 주사 전극(Y)의 전압은 도43 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4')를 ON으로 함으로써, 주사 전극(Y)의 전압을 접지 레벨에 클램프한다.
다음에 공통 전극(X) 측에 있어서, 스위치(SW1, SW3) 및 전력 회수 회로(22) 내의 트랜지스터(Tr4)를 ON의 상태로 한다. 이에 따라 콘덴서(C2)의 전압과 공통 전극(X)의 전압(Vs/2)과의 전위차에서 코일(L2)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 부하(20)에 축적된 전하는 주사 전극(Y) 측의 스위치(SW2', SW4'), 스캔 드라이(X31') 내의 다이오드를 통해서, 공통 전극(X) 측의 전력 회수 회로(22) 내의 코일(L2), 다이오드(D4)를 통해서, 또한 트랜지스터(Tr4), 콘덴서(C2), 스위치(SW3)를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 공통 전극(X)의 전압은 도43 같이 서서히 하강해 간다. 이 때, 그 일부의 전하를 콘덴서(C2)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)의 전압을 접지 레벨에 클램프한다.
다음에 공통 전극(X) 측의 스위치(SW2, SW4)를 ON으로 함으로써, 제1 신호 라인(OUTA)의 전압은 접지 레벨에, 제2 신호 라인(OUTB)의 전압은 부의 전압(-Vs/2)이 된다. 또 주사 전극(Y) 측의 스위치(SW1', SW3', SW5')를 ON으로 함으로 써, 제3 신호 라인(OUTA')의 전압은 (+Vs/2)에, 제4 신호 라인(OUTB')의 전압은 접지 레벨로 스윙된다.
이 상태에서, 주사 전극(Y) 측에 있어서, 전력 회수 회로(33) 내의 트랜지스터(Tr16)를 ON으로 하면, 상기 콘덴서(C3)의 전압과 주사 전극(Y)의 전압(+Vs/2)과의 전위차에서 코일(L4)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C3)에 회수되어 있던 전하가 트랜지스터(Tr16), 다이오드(D13), 코일(L4), 스캔 드라이버(31') 내의 다이오드를 통해서 부하(20)에 공급된다.
이 때, 공통 전극(X) 측에서는 스위치(SW2, SW4)가 ON이 되고 있는 것에 의해서, 주사 전극(Y) 측의 스위치(SW3')를 통해서 콘덴서(C3)로부터 주사 전극(Y)에 공급된 전류는 공통 전극(X) 측의 스위치(SW4)를 통해서, 제1 신호 라인(OUTA), 스위치(SW2)를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 주사 전극(Y)의 전압은 도43 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4')를 또한 ON으로 함으로써, 주사 전극(Y)의 전압을 (Vs/2)에 클램프한다.
다음에 공통 전극(X) 측에 있어서, 스위치(SW2) 및 전력 회수 회로(22) 내의 트랜지스터(Tr4)가 ON의 상태로 된다. 이에 따라 콘덴서(C2)의 전압과 공통 전극(X)의 전압과의 전위차에서 코일(L2)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 주사 전극(Y) 측의 스위치(SW3'), 콘덴서(C4)로부터 제3 신호 라인(OUTA'), 스위치(SW4'), 스캔 드라이버(31') 내의 다이오드를 통해서 주사 전극(Y)에 공급된 전류가 공통 전극(X) 측의 전력 회수 회로(22) 내의 코일(L2), 다 이오드(D4)를 통해서, 또한 트랜지스터(Tr4), 콘덴서(C2), 콘덴서(C1), 스위치(SW2)를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 공통 전극(X)의 전압은 도43 같이 서서히 하강해 간다. 이 때, 그 일부의 전하를 콘덴서(C2)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5)를 또한 ON으로 함으로써, 공통 전극(X)의 전압을 (-Vs/2)에 클램프한다.
다음에 이 상태에서, 공통 전극(X) 측에서 스위치(SW2) 및 전력 회수 회로(22) 내의 트랜지스터(Tr3)를 ON의 상태로 한다. 이에 따라 콘덴서(C2)의 전압과 공통 전극(X)의 전압(-Vs/2)과의 전위차에서 코일(L1)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C2)에 회수되어 있던 전하가 트랜지스터(Tr3), 다이오드(D3), 코일(L1)을 통해서, 부하(20)에 공급된다.
이 때, 주사 전극(Y) 측에서는 스위치(SW1', SW3', SW4')가 ON이 되고 있는 것에 의해서, 공통 전극(X) 측의 스위치(SW2)와 콘덴서(C1)를 통해서 콘덴서(C2)로부터 공통 전극(X)에 공급된 전류는 주사 전극(Y) 측의 스캔 드라이버(31') 내의 다이오드 및 다이오드(D16)를 통해서, 제3 신호 라인(OUTA'), 콘덴서(C4), 스위치(SW3')를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 공통 전극(X)의 전압은 도43 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4)를 ON으로 함으로써, 공통 전극(X)의 전압을 접지 레벨에 클램프한다.
다음에 주사 전극(Y) 측에 있어서, 스위치(SW1', SW3') 및 전력 회수 회로(33) 내의 트랜지스터(Tr15)를 ON의 상태로 한다. 이에 따라 콘덴서(C3)의 전압 과 주사 전극(Y)의 전압(Vs/2)과의 전위차에서 코일(L3)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 부하(20)에 축적된 전하는 공통 전극(X) 측의 스위치(SW2, SW4)를 통해서, 주사 전극(Y) 측의 스캔 드라이버(31') 내의 다이오드를 통해서, 또한 전력 회수 회로(33) 내의 코일(L3), 다이오드(D12), 트랜지스터(Tr15), 콘덴서(C3), 스위치(SW3')를 통해서 접지로 공급된다. 이와 같은 전류의 흐름에 의해서, 주사 전극(Y)의 전압은 도43 같이 서서히 하강해 간다. 이 때, 그 일부의 전압을 콘덴서(C3)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5')를 ON으로 함으로써, 주사 전극(Y)의 전압을 접지 레벨에 클램프한다.
도44는 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도44에서, 도41에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
공통 전극(X) 측에 대해서 설명하면, 도44에 나타내는 구동 장치에서는 도41에 나타낸 구동 장치와 마찬가지로, 전력 회수 회로(22)는 코일(L1, L2)의 2계통으로 구성되어 있다. 또 코일(L1, L2)과 부하(20)의 공통 전극(X)(출력 라인(OUTC))은 복수의 다이오드(D7, D8)에 의해 분리되어 있다. 전력 회수 회로(22)의 코일(L1)과 제2 신호 라인(OUTB) 사이 및 코일(L2)과 제1 신호 라인(OUTA) 사이에 각각 접속된 다이오드(D18, D19)는 주사 전극(Y) 측의 다이오드(D16, D17)와 마찬가지의 역할을 갖는 것이다.
또한 전력 회수 회로(22)는 클램프용의 다이오드로서 4개의 다이오 드(D20~D23)를 구비하고 있다. 다이오드(D20, D21)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D3)의 캐소드와 코일(L1) 간에 접속된다. 또 다이오드(D22, D23)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D4)의 애노드와 코일(L2) 간에 접속된다.
또 도44에 나타내는 전력 회수 회로(22)는 전력 회수용의 콘덴서로서 2개의 콘덴서(C2, C12)를 구비하고 있다. 이 도44에서 새롭게 설치한 콘덴서(C12)는 2개의 트랜지스터(Tr3, Tr4)의 공통 접속 단자와 제1 신호 라인(OUTA) 사이에 접속된다.
이 콘덴서(C12)를 설치하고, 스위치(SW2)를 ON으로 하여 제1 신호 라인(OUTA)의 전압을 접지 레벨로 했을 때에, 제1 신호 라인(OUTA)으로부터 콘덴서(C1, C2)를 통하지 않고 그대로 콘덴서(C12)를 사용하고, 부하(20)의 용량에 대해 전력을 회수 및 공급할 수 있고, 로스를 저감할 수 있다.
즉 도41에 나타낸 바와 같이 전력 회수 회로(22)가 콘덴서(C2)만을 구비하고 있는 경우는 전력의 회수는 콘덴서(C2), 콘덴서(C1), 스위치(SW2)의 경로를 전류가 흐르는 것에 의해 행하여지고, 2개의 콘덴서를 경유한다. 이에 대해서, 도44 같이 콘덴서(C12)도 설치한 경우에는 전력의 회수는 콘덴서(C12), 스위치(SW2)의 경로를 전류가 흐르는 것에 의해 행하여지고, 경유하는 콘덴서는 1개만이다. 따라서 도44의 경우는 콘덴서에서 발생하는 임피던스 성분에 의한 전력 로스가 적어서 좋고, 전력 회수효율을 향상시킬 수 있다.
도45는 상기 도44에 나타낸 전력 회수 회로(22)의 전력 회수의 양상을 나타내는 타이밍 차트이다. 스위치(SW1, SW3)가 ON이 되어 제1 신호 라인(OUTA)에 정의 전압(+Vs/2)이 인가되고, 제2 신호 라인(OUTB)의 전압이 접지 레벨이 되어 있을 때, 콘덴서(C2, C12)의 접속 노드의 전압은 Vs/4가 된다.
이 상태에서, 전력 회수 회로(22) 내의 트랜지스터(Tr3)를 ON으로 하면, 상기 콘덴서(C2, C12)의 접속 노드와 접지 레벨의 공통 전극(X)과의 전위차(Vs/4)에서 코일(L1)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C2, C12)에 회수되어 있던 전하를 이용해 공통 전극(X)의 전압은 도45 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4)를 ON으로 함으로써, 공통 전극(X)의 전압을 (Vs/2)에 클램프한다.
또한 이 상태에서, 트랜지스터(Tr3)와 스위치(SW4)를 OFF, 전력 회수 회로(22) 내의 트랜지스터(Tr4)를 ON으로 하면, 상기 콘덴서(C2, C12)의 접속 노드의 전압(Vs/4)과 공통 전극(X)의 전압(Vs/2)과의 전위차(Vs/4)에서 코일(L2)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 공통 전극(X)의 전압은 도45 같이 서서히 하강해 간다. 이 때, 그 일부의 전하를 콘덴서(C2, C12)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)의 전압을 접지 레벨에 클램프한다.
다음에 스위치(SW2)를 ON으로 함으로써, 제1 신호 라인(OUTA)의 전압은 접지 레벨에, 제2 신호 라인(OUTB)의 전압은 부의 전압(-Vs/2)이 된다. 이에 따라 콘덴서(C2, C12)의 접속 노드의 전압은 (-Vs/4)가 된다.
이 상태에서, 전력 회수 회로(22) 내의 트랜지스터(Tr4)를 ON으로 하면, 상기 콘덴서(C2, C12)의 접속 노드와 접지 레벨의 공통 전극(X)과의 전위차(Vs/4)에서 코일(L2)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 공통 전극(X)의 전압은 도45 같이 서서히 하강해 간다. 이 때, 그 일부의 전하를 콘덴서(C2, C12)에 회수할 수 있다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5)를 ON으로 함으로써, 공통 전극(X)의 전압을 (-Vs/2)에 클램프한다.
또한 이 상태에서, 트랜지스터(Tr4), 스위치(SW5)를 OFF, 전력 회수 회로(22) 내의 트랜지스터(Tr3)를 ON으로 하면, 상기 콘덴서(C2, C12)의 접속 노드의 전압(-Vs/4)과 공통 전극(X)의 전압(-Vs/2)과의 전위차(Vs/4)에서 코일(L1)과 부하(20)의 용량에 의해 L-C공진이 행하여지고, 콘덴서(C2, C12)에 회수되어 있던 전하를 이용해 공통 전극(X)의 전압은 도45 같이 서서히 상승해 간다. 그리고 이 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4)를 ON으로 함으로써, 공통 전극(X)의 전압을 접지 레벨에 클램프한다.
이와 같이 도44의 구성예에 의하면, 전력 회수용으로서 2개의 콘덴서(C2, C12)를 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 설치함으로써, 적은 회로 구성으로 2단계의 전력 회수를 할 수 있다. 또 전력 회수시의 1회당에 흘리는 전류의 Q가 작아지므로, 전력의 회수효율을 대폭 향상시킬 수 있다. 또 이 2개의 콘덴서(C2, C12)에 의해서, 콘덴서(C1)의 기능도 실현할 수 있고, 콘덴서(C1)를 불필요하게 할 수도 있다.
이상은 공통 전극(X) 측의 구성이지만, 주사 전극(Y) 측도 마찬가지로 구성 된다. 즉 주사 전극(Y) 측의 전력 회수 회로(33)는 클램프용의 다이오드로서 4개의 다이오드(D20'~D23')를 구비한다. 다이오드(D20', D21')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D12)의 애노드와 코일(L3) 간에 접속된다. 또 다이오드(D22', D23')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D13)의 캐소드와 코일(L4) 간에 접속된다.
또 도44에 나타내는 전력 회수 회로(33)는 전력 회수용의 콘덴서로서 2개의 콘덴서(C3, C13)를 구비하고 있다. 이 도44에서 새롭게 설치한 콘덴서(C13)는 2개의 트랜지스터(Tr15, Tr16)의 공통 접속 단자와 제3 신호 라인(OUTA') 사이에 접속된다.
이 콘덴서(C13)를 설치하고, 스위치(SW2')를 ON으로 하여 제3 신호 라인(OUTA')의 전압을 접지 레벨로 했을 때, 제3 신호 라인(OUTA')으로부터 콘덴서(C4, C3)를 개재하지 않고 그대로 콘덴서(C13)를 사용하고, 부하(20)의 용량에 대해 전력을 회수 및 공급할 수 있어, 로스를 저감할 수 있다.
즉 도41에 나타낸 바와 같이 전력 회수 회로(33)가 콘덴서(C3)만을 구비하고 있는 경우는 전력의 회수는 콘덴서(C3), 콘덴서(C4), 스위치(SW2')의 경로를 전류가 흐르는 것에 의해 행하여지고, 2개의 콘덴서를 경유한다. 이에 대해서, 도44 같이 콘덴서(C13)도 설치한 경우에는 전력의 회수는 콘덴서(C13), 스위치(SW2')의 경로를 전류가 흐르는 것에 의해 행하여지고, 경유하는 콘덴서는 1개만이다. 따라서 도44의 경우는 콘덴서에서 발생하는 임피던스 성분에 의한 전력 로스가 적어서 좋고, 전력 회수효율을 향상시킬 수 있다.
또한 이 도44에 나타내는 구동 장치에 있어서, 콘덴서(C12, C13)를 삭제(오픈)한 구성으로 하여도 좋다. 또 콘덴서(C2, C3)을 삭제(오픈)한 구성으로 하여도 좋다. 또 콘덴서(C1, C4)을 삭제(오픈)한 구성으로 하여도 좋다. 또 콘덴서(C2와 C12)의 용량비, 콘덴서(C3과 C13)의 용량비는 각각 동일하다고 해도 좋고, 다른 것으로 하여도 좋다. 또 코일(L1, L2)의 값, 코일(L3, L4)의 값은 각각 동일하다고 해도 좋고, 다른 것으로 하여도 좋다.
예를 들면 코일(L1, L2)의 값, 코일(L3, L4)의 값을 각각 다른 값으로 한 경우는 L-C공진시의 전압의 상승의 시간과 하강의 시간을 다르게 할 수 있다. 즉 코일의 값을 작게 할수록, 전압의 상승/하강의 기울기는 커진다. 예를 들면 회수한 전력의 공급시에 사용하는 코일(L1, L3)의 값을 작게 하고, 전력의 회수시에 사용하는 코일(L2, L4)의 값을 크게 함으로써, 전력 공급시의 전압의 상승을 빠르게 하여 플라즈마 디스플레이 패널에서는 휘도를 향상시킴과 동시에, 전력 회수시의 전압의 하강을 비교적 늦게 하여 노이즈의 발생을 억제할 수 있다.
도46은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도46에 있어서, 도44에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도46의 구성에서 도44와 다른 것은 콘덴서(C12, C13)가 존재하지 않는 점과, 클램프용의 다이오드(D20~D23, D20'~D23')의 배선의 부분만이다.
즉 도46의 구성에 있어서, 공통 전극(X) 측의 전력 회수 회로(22)에서는 다 이오드(D20, D21)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D4)의 캐소드와 트랜지스터(Tr4) 사이에 접속된다. 또 다이오드(D22, D23)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D3)의 애노드와 트랜지스터(Tr3) 사이에 접속된다.
또 주사 전극(Y) 측의 전력 회수 회로(33)에서는 다이오드(D20', D21')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(Dl3)의 애노드와 트랜지스터(Tr16) 사이에 접속된다. 또 다이오드(D22', D23')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D12)의 캐소드와 트랜지스터(Tr15) 사이에 접속된다.
도47은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도47에 있어서, 도44에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도47의 구성에서 도44와 다른 점은 콘덴서(C12, C13)가 존재하지 않는 점과, 코일(L1, L2)과 부하(20)의 공통 전극(X)(출력 라인(OUTC)) 사이를 복수의 다이오드(D7, D8, D18, D19)로 분리하고 있지 않은 점만이다.
즉 도47의 구성에 있어서, 공통 전극(X) 측에서는 도44에서는 이용하고 있던 다이오드(D7, D8, D18, D19)는 존재하지 않고, 공통 전극(X) 측으로부터 코일(L1, L2)을 직접 보이는 형태로 구성하고 있다. 또 공통 전극(X) 및 주사 전극(Y)의 쌍 방에 있어서, 도44에서는 이용하고 있던 콘덴서(C12, C13)를 이용해도 좋다.
도48은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도48에 있어서, 도44에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도48의 구성에서 도44와 다른 점은 콘덴서(C12, C13)가 존재하지 않는 점과, 클램프용의 다이오드(D20~D23, D20'~D23')의 배선의 부분과, 코일(L1, L2)과 부하(20)의 공통 전극(X)(출력 라인(OUTC)) 사이를 복수의 다이오드(D7, D8)로 분리하고 있지 않은 점만이다.
즉 도48의 구성에 있어서, 공통 전극(X) 측의 전력 회수 회로(22)에서는 다이오드(D20, D21)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D4)의 캐소드와 트랜지스터(Tr4) 사이에 접속된다. 또 다이오드(D22, D23)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D3)의 애노드와 트랜지스터(Tr3) 사이에 접속된다.
또 주사 전극(Y) 측의 전력 회수 회로(33)에서는 다이오드(D20', D21')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D13)의 애노드와 트랜지스터(Tr16) 사이에 접속된다. 또 다이오드(D22', D23')는 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D12)의 캐소드와 트랜지스터(Tr15) 사이에 접속된다.
또 공통 전극(X) 측에서는 도44에서는 이용하고 있던 다이오드(D7, D8, D18, D19)는 존재하지 않고, 공통 전극(X) 측으로부터 코일(L1, L2)을 직접 보이는 형태로 구성하고 있다. 또 공통 전극(X) 및 주사 전극(Y)의 쌍방에 있어서, 도44에서는 이용하고 있던 콘덴서(C12, C13)를 이용해도 좋다.
도49는 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도49에 있어서, 도44에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도49의 구성에서 도44와 다른 점은 콘덴서(C12, C13)가 존재하지 않는 점과, 공통 전극(X) 측의 전력 회수 회로(22)가 코일(L1)만의 1계통으로 구성되어 있는 점과, 코일(L1)과 부하(20)의 공통 전극(X)(출력 라인(OUTC)) 사이를 복수의 다이오드(D7, D8)로 분리하고 있지 않은 점만이다.
즉 도49의 구성에 있어서, 공통 전극(X) 측의 전력 회수 회로(22)에서는 다이오드(D20, D21)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D3)의 캐소드와 코일(L1) 간에 접속된다. 도44에서 이용하고 있던 코일(L2) 및 다이오드(D22, D23)는 이 도49의 구성에서는 이용하고 있지 않다.
또 공통 전극(X) 측에서는 도44에서 이용하고 있던 다이오드(D7, D8, D18, D19)는 존재하지 않고, 공통 전극(X) 측으로부터 코일(L1, L2)을 직접 보이는 형태로 구성하고 있다. 또 공통 전극(X) 및 주사 전극(Y)의 쌍방에 있어서, 도44에서는 이용하고 있던 콘덴서(C12, C13)를 이용해도 좋다.
이와 같이 코일(L1)의 1계통만으로 전력 회수 회로(22)를 구성함으로써, 회로 구성을 간략화할 수 있다.
도50은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 또한 이 도50에 있어서, 도49에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도50의 구성에서 도49와 다른 점은 공통 전극(X) 측의 전력 회수 회로(22)에 있어서, 클램프용의 다이오드로서 4개의 다이오드(D20~D23)를 이용하고 있는 점과 그 배선의 부분, 주사 전극(Y) 측의 다이오드(D20'~D23')의 배선 부분만이다.
즉 도50의 구성에 있어서, 공통 전극(X) 측의 전력 회수 회로(22)에서는 다이오드(D20, D21)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D4)의 캐소드와 트랜지스터(Tr4) 사이에 접속된다. 또 다이오드(D22, D23)는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB) 사이에 직렬로 접속되고, 그 중간 노드가 다이오드(D3)의 애노드와 트랜지스터(Tr3) 사이에 접속된다. 주사 전극(Y) 측의 구성은 도46과 완전히 동일하다.
도51은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 이 도51에 있어서, 도44에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 또한 이 도51에서는 특히, 주사 전극(Y) 측의 구성을 대표로서 나타내고 있다.
도51에 있어서, 스위치(SW4")는 도44의 스위치(SW4')와 트랜지스터(Tr22)를 겸용하는 것이다. 또 스위치(SW5")는 도44의 스위치(SW5')와 트랜지스터(Tr23)를 겸용하는 것이다. 또한 스캔 드라이버(31')를 구성하는 2개의 스위치(SW12, SW13)는 각각 도44의 트랜지스터(Tr16, Tr15)를 겸용하고 있다.
주사 전극(Y) 측에서 이들 스위치(SW4", SW5", SW12, SW13)를 포함하는 각 스위치를 적당한 타이밍에서 전환 제어함으로써, 도42에 나타낸 어드레스 기간의 부의 전압(-Vs/2)이나, 유지 방전 기간의 교대로 반복하는 정부의 전압(±Vs/2)을 만들어낼 수 있다.
예를 들면 어드레스 기간의 주사 전극(Y)의 부의 전압(-Vs/2)은 스위치(SW4")(트랜지스터(Tr22))와 스위치(SW5")(트랜지스터(Tr23))를 ON으로 함으로써 인가할 수 있다. 즉 트랜지스터(Tr22)가 ON이 됨으로써 제3 신호 라인(OUTA')이 접지 레벨이 되고, 트랜지스터(Tr23)가 ON이 됨으로써 제4 신호 라인(OUTB')이 (-Vs/2)레벨이 되고, 그 결과 출력 라인(OUTC')을 통해서 부하(20)에 부의 전압(-Vs/2)이 인가된다.
또 유지 방전 기간의 주사 전극(Y)의 정부의 전압(±Vs/2)은 다음의 도52에 나타내는 스위칭 동작에 의해 만들어낼 수 있다.
도52는 상기 도51에 나타낸 구동 장치에 있어서, 유지 방전 기간에 주사 전극(Y)에 대한 구동 파형을 생성하기 위한 각 스위치의 제어예를 나타내는 타임 차트이다.
먼저 스위치(SW1', SW3', SW12)(트랜지스터(Tr16))가 ON이 된다. 이에 따라 부하(20)의 용량과 코일(L3) 간에서 L-C공진이 행하여지고, 이 때 서서히 상승한 전압이 출력 라인(OUTC')을 통해서 주사 전극(Y)에 인가된다. 다음에 공진시에 발 생하는 피크 전압의 근방에서 스위치(SW4")(스위치(SW4'))가 또한 ON이 되고, 주사 전극(Y)에 대한 인가 전압이 (+Vs/2)에 클램프된다.
다음에 스위치(SW1', SW3')는 ON로 유지한 대로, 스위치(SW4", SW12)를 OFF로 하여 스위치(SW13)(트랜지스터(Tr15))를 ON으로 한다. 이에 따라 부하(20)의 용량에 축적된 전하가 스위치(SW13)를 통해서 이끌리고, 부하(20)의 용량과 코일(L3) 간의 L-C공진에 의해 주사 전극(Y)의 전압이 서서히 내려간다. 그리고 공진시에 발생하는 피크 전압의 근방에서 스위치(SW5")(스위치(SW5'))가 또한 ON이 되고, 주사 전극(Y)에 대한 인가 전압이 접지 레벨에 클램프된다.
다음에 모든 스위치를 일단OFF로 한 후, 스위치(SW2')를 ON으로 함으로써, 제3 신호 라인(OUTA')의 전압을 (+Vs/2)로부터 접지 레벨에, 제4 신호 라인(OUTB')의 전압을 접지 레벨로부터 (-Vs/2)에 스윙한다.
상기 스위치(SW2')를 ON으로 함과 동시에 스위치(SW13)(트랜지스터(Tr15))를 ON으로 함으로써, 부하(20)의 용량과 코일(L3)과의 L-C공진에 의해서, 주사 전극(Y)의 전압을 부의 전압(-Vs/2)을 향해 서서히 내려 간다. 그 후, 공진시에 발생하는 피크 전압의 근방에서 스위치(SW 5")(스위치(SW5'))를 또한 ON으로 함으로써, 주사 전극(Y)에 대한 인가 전압을 (-Vs/2)에 클램프한다.
다음에 스위치(SW2')는 ON로 유지한 대로, 스위치(SW5", SW13)를 OFF로 하여 스위치(SW12)(트랜지스터(Tr16))를 ON으로 한다. 이에 따라 부하(20)의 용량과 코일(L3) 간의 L-C공진에 의해 주사 전극(Y)의 전압이 서서히 올려진다. 그리고 공진시에 발생하는 피크 전압의 근방에서 스위치(SW4")(스위치(SW4'))가 또한 ON이 되고, 주사 전극(Y)에 대한 인가 전압이 접지 레벨에 클램프된다.
이상과 같이 도51에 나타낸 구성의 구동 장치에 의하면, 어드레스 기간의 구동에서 필요한 스위칭 소자와 유지 방전 기간의 구동에서 필요한 스위칭 소자를 겸용해 구성하고 있으므로, 소자수를 적게 할 수 있고, 회로를 간략화할 수 있다.
도53은 제6 실시예에 의한 구동 장치의 다른 구체적 구성예를 나타내는 도면이다. 이 도53에 있어서, 도41에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 또 도54는 도53에 나타낸 구동 장치에 있어서, 주사 기간 및 유지 방전 기간에 주사 전극(Y)에 대한 구동 파형을 생성하기 위한 각 스위치의 제어예를 나타내는 타임 차트이다. 또한 이 도53 및 도54는 도103 및 도105에 나타낸 종래예에 대한 본 안의 비교예로서 나타낸 것이다.
주사 기간에서는 주사 전극(Y) 측의 스위치(SW2')를 ON으로 하여 제3 신호 라인(OUTA')의 전압을 접지 레벨로 하고, 콘덴서(C4)에 미리 축적되어 있는 (C4×Vs/2)의 전하에 의해 제4 신호 라인(OUTB')의 전압을 (-Vs/2)으로 설정한다. 그리고 트랜지스터(Tr22, Tr23)를 ON으로 함으로써, 스캔 드라이버(31')의 양단에 전압(Vs/2)을 인가하고, 도105와 마찬가지로 (-90V)의 스캔 펄스를 1개의 주사 전극(Y)에 인가한다.
한편, 공통 전극(X)에서는 미리 스위치(SW9)를 ON으로 함으로써, 제2 신호 라인(OUTB)의 전압을 Vx(50V)로, 콘덴서(C1)에 축적되어 있는 (C1×Vs/2)의 전하에 의해 제1 신호 라인(OUTA)의 전압을(Vx+Vs/2=140V)으로 한다. 그리고 스위치(SW4)를 ON으로 함으로써, 스캔 펄스시의 공통 전극(X) 및 주사 전극(Y) 간의 전위차는 (Vx+Vs/2)+Vs/2=230V이 된다.
이 때, 상술의 방전 전류를 취급하는 FET(스위치(SW4, SW5))에는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB)의 전압차(Vs/2)가 인가되기 때문에, 이 FET의 내압은 Vs/2이상이면 된다. 즉 상기 도105에 나타낸 스캔 펄스시의 양전극(X, Y) 간의 전위차 230V를 본 실시예의 저전압 회로에 의해 실현할 수 있는 것을 나타내고 있다.
어드레스 기간시의 어드레스 전극(A) 및 주사 전극(Y) 간의 전위차는 어드레스 전극(A)의 전압(Va)은 60V, 주사 전극(Y)의 스캔 펄스 전압은 (-Vs/2=-90V)이기 때문에, 150V이다. 이 전위차는 상기 도105에 나타낸 동일한 어드레스 전극(A) 및 주사 전극(Y) 간의 전위차 240V보다 작지만, 이것에 관해서는 리세트 기간시에서, 어드레스 전극(A) 상의 유전체층에 벽전하를 간단하게 축적할 수 있다. 리세트 기간에 있어서, 240V-150V=90V의 벽전하를 축적하고 있다. 이상에 의해서 도105와 마찬가지인 주사 기간의 동작을 한다.
또 유지 방전 기간의 동작은 도42에 나타낸 것과 마찬가지이고, 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB)과의 전위차는 항상 Vs/2다. 도53에 나타낸 가스 방전 전류를 교환하는 스위치(SW4, SW5, SW4', SW5')는 제1 신호 라인(OUTA)과 제2 신호 라인(OUTB), 혹은 제3 신호 라인(OUTA')과 제4 신호 라인(OUTB') 내에 설치되어 있기 때문에, 이들 스위치를 구성하는 FET의 내압은 Vs/2이상이면 된다.
이와 같이 FET의 내압이 종래의 1/2로 내려갔기 때문에, FET의 ON저항을 대폭적으로 내릴 수 있고, 종래는 가스 방전을 안정적으로 하기 위해서 복수의 FET를 병렬로 설치하는 것이 필요했던 소자수를 대폭적으로 삭감할 수 있다. 또 내압의 저하에 의해서, 소자 자신의 단가도 내릴 수 있다. 또 구동에 필요한 고전압의 전원은 Vs/2(90V)과 Vx(50V)의 2종류이어도 좋고, 전원 회로를 삭감할 수 있다. 또한 도103의 종래예에서 이용하고 있던 A/S분리 회로와 본 실시예에 의한 추가 회로의 비용은 동등하다. 이상에 의해서, 염가의 PDP를 실현할 수 있다.
상기 실시예에서는 전력 회수 회로를 구비하고 있지만, 전력 회수 회로가 없는 경우의 전력은 상술한 바와 같이 Cp·V2·f에 비례하기 때문에, 전력 로스를 종래의 반으로 억제할 수 있다. 따라서 전력 회수 회로를 생략할 수도 할 수 있다. 전력 회수 회로 없이 실현한 회로도를 도55에 나타낸다. 유지 방전 기간에서의 출력 파형은 도14에 나타낸 것과 마찬가지이다. 선순차 주사 기간의 출력 파형은 도54와 마찬가지이다.
전력 회수 회로가 있는 경우에는 도53에서 나타낸 바와 같이 L-C공진 전압을 출력한 후, 전원에 클램프하는 회로(도53의 스위치(SW4', SW5'))가 필요했지만, 전력 회수 회로를 생략할 수 있었으므로, 도55에서 나타내는 스위치(SW4', SW5')만으로 되는 스캔 드라이버의 FET를 통해서 부하 용량(Cp)에로의 충방전류 및 가스 방전 전류를 흘릴 수 있다. 유지 방전 기간에서 주사 전극(Y)에 제3 신호 라인(OUTA')의 전압을 인가하는 경우는 스위치(SW4')를 ON, 제4 신호 라인(OUTB')의 전압을 인가하는 경우는 스위치(SW5')를 ON으로 한다.
선순차 주사 기간의 주사 전극(Y) 측의 동작은 스위치(SW2')를 ON으로 함으 로써, 제3 신호 라인(OUTA')의 전압을 접지 레벨, 제4 신호 라인(OUTB')의 전압을 (-Vs/2)로 하여, 스캔 드라이버의 양단의 전압을 접지 레벨, (-Vs/2)에, 주사시에 스캔 펄스 전압(-Vs/2)을 주사 전극(Y)에 출력한다.
이상과 같이 전력 회수 회로를 생략함으로써, 도53의 구성에 의한 상술한 효율에 더하여, 회로수를 더 삭감할 수 있고, 보다 저비용인 PDP를 실현할 수 있다.
(제7 실시예)
다음에 본 발명의 제7 실시예에 대해서 설명한다.
제7 실시예는 상술의 제1~ 제6 실시예에서 나타낸 회로에 대해서, 어드레스 기간, 리세트 기간, 혹은 스캔용의 전압을 각각 독립한 전원으로부터 스위칭 소자를 통해서 인가하는 회로를 더 설치한 것이다.
도56은 제7 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면이다. 이 도56에서는 유지 방전 기간뿐만 아니라, 리세트 기간 및 어드레스 기간에 관한 구동을 하기 위한 구성도 표시하고 있다. 또한 도56에 있어서, 도5 혹은 도35 등에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도56에 있어서, 공통 전극(X) 측에서는 전압(Vx)를 발생하는 전원 라인과 제2 신호 라인(OUTB) 사이에 스위치(SW8)가 설치된다. 한편, 주사 전극(Y) 측에서는 전압(Vw)을 발생하는 전원 라인과 제4 신호 라인(OUTB') 사이에 스위치(SW9')가 설치된다.
도57은 상기 도56 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내 는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도57에 나타내는 구동 파형은 상기 도38에 나타낸 구동 파형과 거의 마찬가지이고, 그 차이는 리세트 기간 및 어드레스 기간에 공통 전극(X)에 인가하는 정의 전압의 크기만이다.
도57의 경우, 리세트 기간에서 공통 전극(X) 측에 정의 전압을 인가할 때는 스위치(SW1, SW3, SW4, SW8)를 ON, 스위치(SW2)를 OFF로 한다. 이에 따라 출력 라인(OUTC)의 전압이 스위치(SW1)를 통해서 제1 신호 라인(OUTA)에 주어지는 전압(Vs/2)과, 스위치(SW8)을 통해서 제2 신호 라인(OUTB)에 주어지는 전압(Vx)를 가산한 전압 레벨까지 끌어올려진다. 그리고 그 전압(Vs/2+Vx)가 부하(20)의 공통 전극(X)에 인가된다.
어드레스 기간 중에 공통 전극(X)에 전압(Vs/2+Vx)를 인가할 때도 마찬가지이다.
도58은 제7 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도58에 있어서, 도56 혹은 도44 등에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도58에 나타내는 바와 같이, 공통 전극(X) 측에서는 상기 도56에서 나타낸 스위치(SW8)와 마찬가지의 스위치가 접속되어 있다. 단, 도56에서 스위치(SW8)에 접속되는 전원 라인의 전압은 도56에 나타낸 전압(Vx)보다도 큰 전압(Vx')이다. 이 전원 전압(Vx')은, 예를 들면 리세트 기간에서 부하(20)에 인가하는 전압(Vs/2+Vx)와 동일한 전압값으로 한다.
한편, 주사 전극(Y) 측에서는 제3 신호 라인(OUTA')과 접지 사이에 스위치(SW18)가 접속되고, 제4 신호 라인(OUTB')과 전압(-Vy)을 발생하는 전원 라인 간에 스위치(SW19)가 접속된다. 이들 스위치(SW18, SW19)는 각각 트랜지스터(Tr22, Tr23)를 겸용하는 것이다. 또 트랜지스터(Tr21)는 저항(R2)을 통해서 전압(-Vn)의 전원 라인에 접속된다.
이 도58에 나타내는 구성예에서는 스위치(SW1~SW5, SW1'~SW5') 외에 상술의 각 스위치(SW8, SW9', SW18, SW19)를 적당한 타이밍에서 스위칭 제어함으로써, 종래에 비해 작은 내압의 소자를 이용해 리세트 기간, 어드레스 기간에서 필요한 다양한 펄스에 관해서 정밀한 전압의 조정을 할 수 있고, 보다 확실한 표시 성능을 얻을 수 있다. 이것을 도59의 타이밍 차트를 이용해 설명한다.
도59는 상기 도58 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도59에 나타내는 구동 파형은 도57에 나타낸 구동 파형과 거의 마찬가지이고, 그 차이는 리세트 기간 중에 인가하는 전압값과, 유지 방전 기간의 펄스의 파형과 스캔 펄스의 전압값만이다. 또한 유지 방전 기간의 펄스 파형의 차이는 전력 회수 회로의 유무에 의한 것이고, 그 위세는 이미 설명했으므로, 여기서는 중복 설명을 생략한다.
리세트 기간에서는 먼저 부하(20)의 공통 전극(X) 측에 전압(-Vs/2)이 인가되고, 주사 전극(Y) 측에 전압(Vw'=Vs/2+Vw)이 서서히 인가된다. 이에 따라 공통 전극(X)과 주사 전극(Y)과의 전위차가 (Vs+Vw)가 되고, 리세트 기간의 전면기입 펄 스와 동일한 전위차를 공통 전극(X)과 주사 전극(Y) 사이에 걸 수 있다. 여기까지는 도57의 경우와 마찬가지이다.
그 후, 주사 전극(Y) 측의 스위치(SW1', SW3', SW4', SW5', SW9')를 OFF, 스위치(SW2'), 트랜지스터(Tr21)를 ON으로 한다.
한편, 공통 전극(X) 측의 스위치(SW5)를 OFF로, 스위치(SW4)를 ON으로 하여, 공통 전극(X)의 전압을 접지 레벨로 한다. 이 때 스위치(SW2)는 ON이 되고 있다. 그 후, 공통 전극(X) 측의 스위치(SW2)를 OFF로, 스위치(SW5, SW8)를 ON으로 함으로써, 공통 전극(X)에 대한 인가 전압을 접지 레벨로부터 Vx'(=Vs/2+Vx)까지 끌어올린다. 또 상기 주사 전극(Y) 측의 트랜지스터(Tr21)의 ON으로 의해서, 주사 전극(Y)에 대한 인가 전압을 (-Vn)까지 서서히 내린다. 전압(-Vn)의 절대치는, 예를 들면 (-Vs/2)의 절대치보다도 약간 작은 값이고, 둔파의 인가에 의한 미약 방전에 의해 셀에 남기는 벽전하의 양을 이 전압값에 의해 조정하는 것이 가능하다. 그 후, 공통 전극(X), 주사 전극(Y)을 적당한 스위치 제어에 의해 접지 레벨로 한다. 또 어드레스 기간의 스캔 펄스의 전압을 (-Vy)전원으로 독립으로 설정할 수 있는 스위치(SW19)를 갖고, 보다 확실한 표시 성능을 얻는 것을 가능하게 하고 있다.
(제8의 실시예)
다음에 본 발명의 제8의 실시예에 대해서 설명한다.
제8의 실시예는 상술한 제1~제7 실시예에 있어서, 부하(20)에 대해 전압을 인가하는 드라이버 회로의 한쪽을 스캔 드라이버 회로 등의 LSI로 구성한 것이다.
도60은 제8의 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면이 다. 또한 도60에 있어서, 도2에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도60에 있어서, 주사 전극(Y) 측의 드라이버 회로(51')는 스캔 드라이버 회로 등의 LSI로 구성된다. 즉 드라이버 회로(51')는 PDP가 구비하는 모든 표시 라인마다 각각 구비된다. 즉 스위치(SW4')와 스위치(SW5')는 표시 라인의 수만큼 구비된다.
한편, 공통 전극(X) 측의 드라이버 회로(44)는 전원 회로(43)와 마찬가지로 PDP가 구비하는 모든 표시 라인에 공통인 회로로서 구성된다.
이와 같이 구성함으로써, 적어도 주사 전극(Y) 측에 있어서, 각각의 표시 라인마다 설치된 스위치(SW4', SW5')를 유지 방전 기간 중에 스위칭 제어함으로써, 각 표시 라인에 대한 인가 전압을 개별로 제어할 수 있다. 또 어드레스 기간에 전압(-Vs/2)을 인가하기 위한 스위칭 소자인 상술의 각 실시예의 트랜지스터(Tr22, Tr23)를 불필요하게 할 수 있다.
도61은 제8의 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도61에 있어서, 도60에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도61에 나타내는 구성에서는 주사 전극(Y) 측의 드라이버 회로(51')를 스캔 드라이버 회로 등의 LSI로 구성하고 있다. 또 전압(Vx')의 전원 라인에 접속된 스위치(SW8)를 공통 전극(X) 측에 구비함과 동시에, 전압(Vw)의 전원 라인에 접속된 스위치(SW9')를 주사 전극(Y) 측에 구비하고 있다. 주사 전극(Y) 측에서 트랜 지스터(Tr22, Tr23)는 불필요하다.
도62는 상기 도61 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도62에 나타내는 구동 파형은 상기 도57에 나타낸 구동 파형과 동일하다. 이 구동 파형은 각 표시 라인에 공통으로 설치된 스위치(SW1~SW5, SW8, SW1'~SW3', SW9')와, 어느 표시 라인i의 스캔 드라이버(51') 내의 스위치(SW4', SW5')를 적당한 타이밍에서 ON/OFF제어함으로써 만들어진다.
도60 및 도61의 형태로 함으로써, 회로 부품의 실장 면적을 대폭적으로 축소할 수 있기 때문에, 장치의 소형화나 제조 비용의 저감화를 실현할 수 있다.
또한 도60 및 도61에서는 스위치(SW4', SW5')가 함께 제1 실시예에서 나타낸 위치, 즉 드라이버 회로 내에 있는 경우에 대해서 나타냈지만, 스위치(SW4')가 제2 실시예에서 나타낸 위치, 즉 전원 회로 내에 있는 경우, 또는 스위치(SW5')가 제3 실시예에서 나타낸 위치, 즉 전원 회로 내에 있는 경우에도 마찬가지로 적용할 수 있다. 제2 실시예에서는 스위치(SW5')를 제3 실시예에서는 스위치(SW4')를 스캔 드라이버 회로 등의 LSI로 구성할 수 있다.
이 경우에는 드라이버 회로를 스캔 드라이버에 의해 LSI구성으로 하여도, 각 표시 라인마다 필요한 스위치는 스위치(SW4') 또는 스위치(SW5') 중 어느 것이든 1개만이어도 좋고, 스위치 총수를 대폭적으로 적게 할 수 있다. 이에 따라 회로 규모를 작게 할 수 있음과 동시에, 비용을 억제할 수 있게 된다.
(제9 실시예)
다음에 본 발명의 제9 실시예에 대해서 설명한다. 제9 실시예는 부하(20)에 대해 전압을 인가하는 드라이버 회로의 양측, 즉 공통 전극(X) 측 및 주사 전극(Y) 측의 드라이버 회로를 스캔 드라이버 회로 등의 LSI로 구성한 것이다.
도63은 제9 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 도63에 있어서, 도2 또는 도60에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도63에 있어서, 공통 전극(X) 측의 드라이버 회로(51)는 스캔 드라이버 회로 등의 LSI로 구성된다. 즉 PDP가 구비하는 모든 표시 라인에 공통인 회로로서 구성되는 전원 회로(43)와 다르고, 드라이버 회로(51)는 각 표시 라인마다 각각 구비된다. 즉 스위치(SW4)와 스위치(SW5)는 표시 라인의 수만큼 구비된다.
또 주사 전극(Y) 측의 드라이버 회로(51')도, 스캔 드라이버 회로 등의 LSI로 구성된다. 즉 PDP가 구비하는 모든 표시 라인에 공통인 회로로서 구성되는 전원 회로(43')와 다르고, 드라이버 회로(51')는 각 표시 라인마다 각각 구비된다. 즉 스위치(SW4')와 스위치(SW5')는 표시 라인의 수만큼 구비된다.
이와 같이 구성함으로써, 공통 전극(X) 측 및 주사 전극(Y) 측의 쌍방에 있어서, 각각의 표시 라인마다 설치된 스위치(SW4, SW5, SW4', SW5')를 유지 방전 기간 중에 스위칭 제어함으로써, 각 표시 라인에 대한 인가 전압을 개별로 제어할 수 있다. 또 주사 전극(Y) 측에서는 어드레스 기간에 전압(-Vs/2)을 인가하기 위한 스위칭 소자인 상술의 각 실시예의 트랜지스터(Tr22, Tr23)를 불필요하게 할 수 있다.
도64는 제9 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도64에 있어서, 도63 혹은 도56에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도64에 나타내는 구성에서는 공통 전극(X) 측의 드라이버 회로(51) 및 주사 전극(Y) 측의 드라이버 회로(51')를 스캔 드라이버 회로 등의 LSI로 구성하고 있다. 또 전압(Vx')의 전원 라인에 접속된 스위치(SW8)를 공통 전극(X) 측에 구비함과 동시에, 전압(Vw)의 전원 라인에 접속된 스위치(SW9')를 주사 전극(Y) 측에 구비하고 있다. 주사 전극(Y) 측에서 트랜지스터(Tr22, Tr23)는 불필요하다.
도65는 상기 도64 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도65에 나타내는 구동 파형은 상기 도62에 나타낸 구동 파형과 동일하다. 이 구동 파형은 각 표시 라인에 공통으로 설치된 스위치(SW1~SW3, SW8, SW1'~SW3', SW9')와, 어느 표시 라인i의 스캔 드라이버(51, 51') 내의 스위치(SW4, SW5, SW4', SW5')를 적당한 타이밍에서 ON/OFF제어함으로써 만들어진다.
도63 및 도64의 형태로 함으로써, 공통 회로부에서 소비 전력에 의해 발생하고 있던 열의 집중을 분산시키고, 회로 동작의 안정화를 실현할 수 있다. 또 각 표시 라인에 대한 제어의 자유도를 향상시킬 수 있다.
또한 도63 및 도64에서는 스위치(SW4, SW5, SW4', SW5')가 함께 제1 실시예에서 나타낸 위치, 즉 드라이버 회로 내에 있는 경우에 대해서 나타냈지만, 스위치(SW4, SW4')가 제2 실시예에서 나타낸 위치, 즉 전원 회로 내에 있는 경우, 또는 스위치(SW5, SW5')가 제3 실시예에서 나타낸 위치, 즉 전원 회로 내에 있는 경우에도 마찬가지로 적용할 수 있다.
이 경우에는 드라이버 회로를 스캔 드라이버에 의해 LSI구성으로 하여도, 공통 전극(X) 측 및 주사 전극(Y) 측에서 각 표시 라인마다 필요한 스위치는 스위치(SW4, SW4') 또는 스위치(SW5, SW5') 중 어느 것이든 1개만이어도 좋고, 스위치 총수를 대폭적으로 적게 할 수 있다. 이에 따라 회로 규모를 작게 할 수 있음과 동시에, 비용을 억제할 수 있게 된다.
(제10 실시예)
다음에 본 발명의 제10 실시예에 대해서 설명한다.
이상의 각 실시예에서는 공통 전극(X) 측 및 주사 전극(Y)의 전원 전압을 함께 (+Vs/2)로 하고, 양 전극(X, Y)에 역상의 전압을 인가함으로써, 부하(20)의 양단에 차전압(Vs)을 인가하도록 하고 있었다. 즉 공통 전극(X) 측의 전원 전압을 V1, 주사 전극(Y) 측의 전원 전압을 V2으로 하면, V1=V2이었다. 이에 대해서, 제10 실시예는 V1<V2 또는 V1>V2되는 전압을 공통 전극(X) 측 및 주사 전극(Y) 측의 전원 전압으로서 이용하는 것이다.
도66은 제10 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 도66에 있어서, 도23에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
도66에 있어서, 도23에 나타낸 제1 실시예와의 차이는 제1 실시예에서는 공통 전극(X) 측의 전원 회로(43)에 전압(Vs/2), 주사 전극(Y) 측의 전원 회로(43') 에 전압(Vs/2)을 공급하고 있던 것에 대해 (V1=V2=Vs/2), 제10 실시예에서는 공통 전극(X) 측의 전원 회로(43)에 전압(Vs/3), 주사 전극(Y) 측의 전원 회로(43')에 전압(2Vs/3)를 공급하고 있는 점이고(V1=Vs/3, V2=2Vs/3), 기타는 제1 실시예와 동일하다.
이와 같이 구성한 제10 실시예에 의하면, 공통 전극(X) 측의 전원 회로(43) 및 드라이버 회로(44)에 인가되고 있는 전압의 절대치는 최대이어도 Vs/3이다. 따라서 이들 회로 내에 구비되는 각 소자의 내압은 Vs/3로 하면 되고, 내압을 종래의 1/3로 억제할 수 있다.
또 주사 전극(Y) 측의 전원 회로(43') 및 드라이버 회로(44')에 인가되고 있는 전압의 절대치는 최대이어도 2Vs/3다. 따라서 이들 회로 내에 구비되는 각 소자의 내압은 2Vs/3로 하면 되고, 내압을 종래의 2/3로 억제할 수 있다. 이에 따라 구성이 작고 염가인 소자를 이용할 수 있어, 회로 구성의 간소화와 제조 비용의 저감을 실현할 수 있다.
또, 예를 들면 공통 전극(X) 측의 드라이버 회로를 PDP의 각 표시 라인에 공통인 회로로서 구성하고, 주사 전극(Y) 측의 드라이버 회로를 PDP의 각 표시 라인마다 각각 구비한 LSI구성으로 한 경우, 전력 소비에 동반하는 발열은 주사 전극(Y) 측에서는 각 표시 라인에 분산되지만, 공통 전극(X) 측에서는 1개소에 집중해 큰 발열을 발생하여 버린다. 그러므로 V1<V2의 관계로 공통 전극(X) 및 주사 전극(Y)에 전압을 인가함으로써, 공통 전극(X) 측에서 발열이 집중되어 버리는 불상사를 완화할 수 있다.
또 먼저 설명한 바와 같이, 부하(20)에 충방전할 때의 전력 로스는 2Cp·V2·f로 표시되고, 인가 전압(V)의 크기의 2승에 비례한다. 따라서 공통 전극(X) 측 및 주사 전극(Y) 측중, 인가 전압(V)이 작은쪽은 전력 로스를 충분히 작게 억제할 수 있으므로, 특별히 전력 회수 회로를 설치하지 않아도 좋다. 이에 따라 공통 전극(X) 측 및 주사 전극(Y) 측중 어느 것이든 한쪽에만 전력 회수 회로를 구비하는 구성으로도 할 수 있다.
또 공통 전극(X) 측 및 주사 전극(Y) 측의 인가 전압을 다르게 함으로써, 리세트 기간의 인가 전압을 공통 전극(X) 측 및 주사 전극(Y) 측의 쌍방에서 적당하게 조정할 수 있다.
도67은 상기 도66 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 여기서는 도66에서는 도시하고 있지 않은 전압(Vw)을 그 고유의 스위치의 제어에 의해 인가하고 있는 양상도 나타내고 있다. 이 도67에 나타내는 구동 파형의 기본적인 형태는 이미 설명한 도42와 마찬가지이지만, 그 진폭이 차이가 난다.
이 도67의 타임 차트에 의하면, 공통 전극(X) 측의 전원 회로(43) 및 드라이버 회로(44) 내에 구비되는 각 소자의 내압은 각각 Vs/3+Vw, Vs/3로 하면 되고, 종래와 비교해 내압을 낮게 억제할 수 있다. 또 주사 전극(Y) 측의 전원 회로(43') 및 드라이버 회로(44') 내에 구비되는 각 소자의 내압은 각각 2Vs/3+Vw, 2Vs/3로 하면 되고, 이곳도 내압을 낮게 억제할 수 있다.
도68은 제10 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도68에 있어서, 도66에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도68에 나타내는 구성에서는 주사 전극(Y) 측의 전원 회로(43')에 인가하는 전압(V2)을 kVs, 공통 전극(X) 측의 전원 회로(43)에 인가하는 전압(V1)을 1Vs(V1+V2=nVs)로 하고 있다. 그 외의 점은 상기 도66과 완전히 동일하다. 예를 들면 가스 방전의 발광 효율을 향상시키기 위해서 공통 전극(X) 및 주사 전극(Y) 사이에 높은 전압을 걸고자 하는 경우가 있고, V1=V2=Vs(V1+V2=2Vs)로 하는 것도 가능하다. 이 경우 구동 장치에 구비되는 각 소자는 종래와 동일한 내압 그대로이고, 보다 큰 차전압을 양전극(X, Y) 간에 인가할 수 있다.
PDP에 있어서, 유지 방전 기간에 공통 전극(X) 및 주사 전극(Y) 간에 인가하는 전압(Vs)은 일반적으로 150V~190V이다. 이 전압은 PDP의 내부에 봉입하는 가스의 종류, 전극의 재료, XY전극간의 갭 등에 의해 결정된다. 또 PDP의 표시 휘도는 유지 방전 기간에 공통 전극(X) 및 주사 전극(Y) 간에 전압(Vs)을 수회 인가하고, 가스 방전시키는지에 의해 결정된다. 또 1회의 전압(Vs)의 인가시의 가스 방전에 필요한 전력은 상기 가스의 종류, 전극 재료, 전극간 갭 등에 의해 결정된다. 단위 전력에 대한 휘도의 비율을 발광 효율이라고 부른다.
PDP에 있어서, 적은 전력으로 높은 휘도를 내고자 하는 요구가 있다. 이 요구를 만족하도록 발광 효율을 높게 하기 위해서 가스의 종류, 전극 재료, 전극간 갭 등을 선택하면, 전압(Vs)이 높아지고, 회로의 내압이 상승되어 비용이 높아져 버린다. 이에 대해서, 본 실시예에 의하면, 내압을 올리는 일이 없이, 종래와 동일한 내압에서 고전압을 인가할 수 있고, 발광 효율을 높일 수 있다.
(제11 실시예)
다음에 본 발명의 제11 실시예에 대해서 설명한다. 제11 실시예는 상술한 제10 실시예의 1 태양을 나타내는 것이고, V1=0, V2=Vs 또는 V1=Vs, V2=0으로 하고, 유지 방전 기간의 구동 파형을 공통 전극(X) 또는 주사 전극(Y)의 한쪽으로부터 인가하도록 한 것이다.
도69는 제11 실시예에 의한 구동 장치의 구체적 구성예를 나타내는 도면이다. 또한 도69에 있어서, 도41에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 도69와 도41과의 주요한 차이는 스위치(SW1, SW1')가 접속되는 전원 전압이 도41의 경우는 Vs/2인 것이 도69에서는 Vs가 되어 있는 점이다.
도70은 상기 도69에 나타낸 구동 장치에 의한 유지 방전 기간의 구동 파형의 예를 나타내는 타임 차트이다. 이 도70에 있어서, 공통 전극(X) 측의 구동 파형은 스윙되는 전압의 레벨이 Vs인 점을 빼고, 도43에 나타낸 예와 동일하므로, 여기서는 중복 설명은 생략한다.
한편, 주사 전극(Y) 측에서는 공통 전극(X) 측에서 일련의 스위칭 동작을 하고 있는 동안 계속, 스위치(SW1', SW3', SW5')를 ON, 스위치(SW2', SW4') 및 전력 회수 회로(33) 내의 트랜지스터(Tr15, Tr16)를 OFF로 유지해 둔다. 이에 따라 스 위치(SW3')를 통해 주사 전극(Y)의 인가 전압은 항상 제로(접지 레벨)로 유지된다. 또한 이와는 반대로, 스위치(SW2', SW4')를 ON, 스위치(SW1', SW3', SW5')를 OFF로 유지함으로써 주사 전극(Y)의 인가 전압을 제로로 유지하도록 해도 좋다.
이와 같이 주사 전극(Y) 측의 전압을 접지 레벨에 고정하고, 공통 전극(X) 측의 전원 전압으로서Vs를 이용한 경우, 전원 전압으로서(Vs/2)를 이용하고 있던 상술의 각 실시예와 비교하여, 공통 전극(X) 측의 전력 로스가 커진다. 따라서 적어도 공통 전극(X) 측에는 전력 회수 회로(22)를 설치하는 것이 바람직하다.
이상과 같이 한쪽의 전극(공통 전극(X))의 전압을 변동시킬 때, 다른 쪽의 전극(주사 전극(Y))의 전압을 고정함으로써, 회로 동작, 유지 방전을 보다 안정적으로 할 수 있다. 또 유지 방전 기간 이외의 기간에서 주사 전극(Y) 측으로부터 정부의 전압(±Vs)을 인가할 수 있다.
도71은 제11 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이다. 이 도71에 있어서, 도66에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 상기 도69에 나타낸 구성에서는 주사 전극(Y) 측의 전압은 접지 레벨에 고정되어 있기 때문에 주사 전극(Y) 측의 구성에 번거로움이 있었다. 그런데 도71의 예에서는 한쪽의 전극측의 구성은 생략하고, 단순히 접지에 접속하도록 하고 있다.
도71에 나타내는 구성에서는 전압(Vw)의 전원 라인에 접속된 스위치(SW9')를 주사 전극(Y) 측에 구비하고 있다. 또 스위치(SW20) 및 저항(R5)으로 되는 리세트 회로를 주사 전극(Y) 측의 스위치(SW5')의 양단에 구비하고 있다. 또한 이 도71에 나타내는 구성에서는 부하(20)의 공통 전극(X) 측은 접지되고 있다. 이와 같이 공통 전극(X) 측을 접지하고, 주사 전극(Y) 측의 전원 전압으로서 Vs를 이용한 경우, 전원 전압으로서 (Vs/2)를 이용하고 있던 상술의 각 실시예와 비교하여, 주사 전극(Y) 측의 전력 로스가 커진다. 따라서 주사 전극(Y) 측에는 전력 회수 회로(33)를 설치하는 것이 바람직하다. 이 전력 회수 회로(33)의 구성은 도41에 나타낸 것과 마찬가지이다.
도72는 상기 도71 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도72의 예에 있어서, 주사 전극(Y) 측의 구동 파형은 이미 설명한 실시예와 마찬가지이다(단, 인가하는 전압의 절대치는 Vs 또는 Vw'). 한편, 공통 전극(X)의 전압은 접지 레벨에 고정하고 있다.
또한 어드레스 전극(A)에 대해서는 어드레스 기간에 전압(Va)을 인가하는 것을 빼고, 접지 레벨에 고정되고 있다. 유지 방전 기간에서는 어드레스 전극(A)을 하이 임피던스의 상태로 유지하도록 해도 좋다.
도73은 제11 실시예에 의한 구동 장치의 또 다른 구성예를 나타내는 도면이다. 이 도73에 있어서, 도71에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
상기 도71의 경우는 부하(20)의 공통 전극(X) 측이 접지되고 있던 것에 대하여, 도73에 나타내는 구성에서는 부하(20)의 공통 전극(X) 측은 전압(Vax)의 전원 라인에 접속되어 있다. 또 공통 전극(X) 측의 전압을 Vax에 고정한 경우, 유지 방 전 기간에서 공통 전극(X)과 주사 전극(Y) 간의 전위차가 Vs가 되도록, 주사 전극(Y)에 오프셋 전압(Vax)을 선택적으로 인가할 수 있도록 하는 구성이 필요해진다.
이를 위한 구성이 접지에 접속된 전압(Vax)의 전원(55)과, 이 전원(55)과 제3 신호 라인(OUTA') 사이에 접속된 스위치(SW29)와, 전원(55)과 제4 신호 라인(OUTB') 사이에 접속된 스위치(SW30)이다. 이와 같은 구성에 의해서, 스위치(SW29)가 ON시는 정의 전압(+Vax)이 제3 신호 라인(OUTA')에 출력된다. 또 스위치(SW30)가 ON시는 정의 전압(+Vax)이 제4 신호 라인(OUTB')에 출력된다. 따라서 이 오프셋 전압(+Vax)을 이용한 전압을 제3 신호 라인(OUTA') 및 제4 신호 라인(OUTB')으로부터 출력 라인(OUTC')을 통해서 부하(20)에 인가할 수 있다.
도74는 상기 도73 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도74의 예에 있어서, 주사 전극(Y) 측의 구동 파형은 리세트 기간 및 어드레스 기간에 대해서는 이미 설명한 실시예와 마찬가지이다(단, 인가하는 전압의 절대치는 Vs 또는 Vw').
또 유지 방전 기간에서는 도73의 스위치(SW29, SW30)가 교대로 ON이 됨으로써, 주사 전극(Y)에 인가되는 정의 전압(+Vs) 및 부의 전압(-Vs)의 각각에 대해서, 전압(Vax)이 오프셋 전압으로서 부가되고 있다. 한편, 공통 전극(X)의 전압은 Vax에 고정하고 있다. 이에 따라 유지 방전 기간에서 공통 전극(X)과 주사 전극(Y) 간의 전위차가 항상 Vs가 된다.
또한 어드레스 전극(A)에 대해서는 어드레스 기간에 전압(Va)을 인가하는 것을 빼고, 접지 레벨에 고정되고 있다. 유지 방전 기간에서는 어드레스 전극(A)을 하이 임피던스의 상태로 유지하도록 해도 좋다.
상기 도71 또는 도73 같이 구성한 구동 장치에 의하면, 공통 전극(X) 측에는 전원 회로 및 드라이버 회로가 불요가 되고, 공통 전극(X) 측의 구성을 대폭적으로 간략화할 수 있다.
도75는 제11 실시예에 의한 구동 장치의 또 다른 구성예를 나타내는 도면이다. 이 도75에 있어서, 도71 및 도73에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다.
이 도75에 나타내는 구동 장치에서는 부하(20)의 공통 전극(X) 측은 스위치(SW21)를 통해서 전압(Vax)의 전원 라인에 접속됨과 동시에, 스위치(SW22)를 통해서 접지되고 있다. 스위치(SW21) 또는 스위치(SW22) 중 어느 하나를 ON으로 함으로써, 공통 전극(X)의 인가 전압을 접지 레벨 또는 Vax중 어느 하나로 바꾸어 사용할 수 있다.
도76은 상기 도75 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이다. 이 도76에 있어서, 주사 전극(Y) 및 어드레스 전극(A)의 구동 파형은 도72 및 도74와 완전히 동일하다. 또 공통 전극(X)에는 접지 레벨 또는 Vax중 어느 하나로 바꾸어 인가하고 있다. 즉 리세트 기간 및 유지 방전 기간에서는 공통 전극(X)의 인가 전압을 접지 레벨에 고정하고, 어드레스 기간에서는 공통 전극(X)의 인가 전압을 Vax에 고정하고 있다.
도77은 제11 실시예에 의한 구동 장치의 또 다른 구성예를 나타내는 도면이다. 상기 도71, 도73, 도75에서는 공통 전극(X) 측의 인가 전압을 접지 레벨 또는 Vax에 고정했지만, 도77에 나타내는 구동 장치에서는 공통 전극(X) 측은 고정하지 않고, 필요에 따라서 다양한 전압을 인가하도록 하고 있다. 이 때문에 공통 전극(X) 측에서는 전압(Vw')의 전원 라인에 대해 스위칭을 하는 스위치(SW9)와, 전압(Vax)의 전원 라인에 대해 스위칭 을 하는 스위치(SW14)가 병렬로 제2 신호 라인(OUTB)에 접속된다.
한편, 주사 전극(Y) 측은 스캔 드라이버(31')와 전압(Vsc)의 전원 라인 간에 스위치(SW18)가 접속됨과 동시에, 스캔 드라이버(31')와 전압(-Vy)의 전원 라인 간에 스위치(SW19)가 접속된다. 또한 스캔 드라이버(31')의 양단은 각각 스위치(SW23, SW24)에 접속되고, 이들 스위치(SW23, SW24)의 공통 접속점이 접지되고 있다.
도78은 상기 도77 같이 구성한 구동 장치에 의한 PDP의 구동 파형을 나타내는 타임 차트이고, 1 프레임을 구성하는 복수의 서브필드 중의 1 서브필드분을 나타내고 있다. 이 도78에 나타내는 바와 같이, 공통 전극(X) 측에서는 스위치(SW1~SW5, SW9, SW14)를 적당한 타이밍에서 ON/OFF제어함으로써, 유지 방전 기간의 전압(±Vs) 이외에도, 리세트 기간, 어드레스 기간에서 필요한 다양한 전압(Vw', Vax)의 펄스를 부하(20)에 인가하도록 하고 있다.
한편, 주사 전극(Y) 측에서는 리세트 기간, 유지 방전 기간에서는 스위치(SW18, SW19)를 함께 OFF, 스위치(SW23, SW24)를 함께 ON으로 함으로써, 인가 전 압을 접지 레벨에 고정하고 있다. 또 어드레스 기간에서는 스위치(SW23, SW24)를 OFF로 유지하고, 스위치(SW18, SW19)를 ON으로 함으로써, 스캔 드라이버(31')의 양단의 전원 단자에 Vsc-(-Vy)의 전압을 인가하고, 스캔 드라이버(31')를 각각 적당한 타이밍에서 ON/OFF 제어함으로써, 스캔에 필요한 펄스 전압을 주사 전극(Y)에 인가하도록 하고 있다. 이에 따라 주사 전극(Y) 측의 회로를 또한 간략화할 수 있기 때문에, 종래에 비해 제조 비용의 저감화를 실현할 수 있다.
또한 어드레스 전극(A)은 어드레스 기간에 전압(Va)을 인가하는 것을 빼고, 접지 레벨에 고정되고 있다. 유지 방전 기간에서는 어드레스 전극(A)을 하이 임피던스의 상태로 유지하도록 해도 좋다.
도79는 제11 실시예에 의한 구동 장치의 또 다른 구성예를 나타내는 도면이다. 이 도79에 있어서, 도77에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 상기 도77에서는 주사 전극(Y)의 인가 전압을 접지 레벨로 하기 위한 스위치(SW23, SW24)를 PDP의 각 표시 라인에 공통인 회로로서 구성하고 있었다.
이에 대해서, 도79에 나타내는 구성에서는 주사 전극(Y)의 인가 전압을 접지 레벨로 하기 위한 스위치(SW25)를 스캔 드라이버(31')의 일부로서 짜넣고, 각 표시 라인마다 스위치(SW25)를 설치하고 있다. 이에 따라 각 표시 라인마다 개별에 스위칭 제어를 할 수 있다. 또 주사 전극(Y) 측의 회로를 또한 간략화할 수 있기 때문에, 종래에 비해 제조 비용의 저감화를 실현할 수 있다. 또한 이 도79 같이 구성한 구동 파형도 도78과 마찬가지이다.
(제12 실시예)
다음에 본 발명의 제12 실시예에 대해서 설명한다.
이상으로 설명한 제1~제11 실시예에서는 전원 회로에 인가하는 전압을 정의 전압으로 하고, 이 정의 전압으로부터 제1 신호 라인(OUTA) 및 제2 신호 라인(OUTB)에 정부의 전압을 만들어내고 있었다. 이에 대해서, 제12 실시예는 전원 회로에 인가하는 전압을 부의 전압으로 하고, 이 부의 전압으로부터 제1 신호 라인(0UTA) 및 제2 신호 라인(OUTB)을 통해서 출력 라인(OUTC)에 정부의 전압을 만들어내는 것이다.
도80은 제12 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 또한 도80에 있어서, 도2에 나타낸 부호와 동일한 부호를 붙인 것은 동일한 기능을 갖는 것이므로, 중복 설명은 생략한다. 도80과 도2와의 차이는 전원 회로(43, 43')에 인가하는 전압이 도2의 경우는 정의 전압(+Vs/2)인 것이 도80에서는 부의 전압(-Vs/2)이 되어 있는 점이다.
이와 같이 전원 회로(43, 43')에 인가하는 전압의 극성이 반대가 되어 있는 것에 의해서, 콘덴서(C1)의 접속되는 위치가 도80과 도2에서 차이가 난다. 즉 도2의 경우는 스위치(SW2)와 스위치(SW3) 사이에 콘덴서(C1)가 접속되어 있었지만, 도80의 경우는 스위치(SW1)와 스위치(SW2) 사이에 접속된다.
도81은 상기 도80 같이 구성한 구동 장치에 의한 PDP의 유지 방전 기간의 구동 파형을 나타내는 타임 차트이다. 전원 회로(43, 43')에 정의 전압을 인가하도록 한 상술의 제1~제11 실시예에서는 콘덴서(C1)에 전하를 축적할 때까지의 기간에 서는 주로 스위치(SW1, SW3, SW4)를 스위칭 제어해 부하(20)에 정의 전압을 인가하고, 그 후 스위치(SW2, SW5)를 스위칭 제어함으로써 부하(20)에 부의 전압을 인가하도록 하고 있었다.
이에 대해서, 전원 회로(43, 43')에 부의 전압을 인가하도록 한 제12 실시예에서는 콘덴서(C1)에 전하를 축적할 때까지의 기간에서는 주로 스위치(SW1, SW3, SW5)를 스위칭 제어해 부하(20)에 부의 전압을 인가하고, 그 후 스위치(SW2, SW4)를 스위칭 제어함으로써 부하(20)에 정의 전압을 인가하도록 하고 있다. 그 외의 구동 파형의 기본적인 부분은 이미 설명한 것과 마찬가지이므로, 여기서는 자세한 설명은 생략한다.
이와 같이 전원 회로(43, 43')에 부의 전압을 인가하도록 한 제12 실시예에 있어서도, 전원 회로(43, 43')나 드라이버 회로(44, 44') 내에 구비되는 각 소자의 내압을 종래와 비교해 낮게 억제할 수 있다. 이에 따라 구성이 작고 염가인 소자를 이용할 수 있고, 회로 구성의 간소화와 제조 비용의 저감을 실현할 수 있다. 또 제12 실시예의 도80이 나타내는 전원 회로(43, 43')에 정의 전압을 인가하고, 도81이 나타내는 출력 라인(OUTC)의 전압을 GND, Vs간에서 진폭시키는 동작 방법도 있다.
도82는 제12 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이고, 도80 및 도77, 도79와 마찬가지의 구성에는 동일한 부호를 붙이고 있다. 즉 이 도82에 나타내는 구동 장치는 도77, 도79에 나타낸 회로에 도80의 아이디어를 조합시킨 것이다. 이와 같이 하면, 도77 및 도79에 나타낸 주사 전극(Y) 측의 회로를 삭 감할 수 있다. 또한 경우에 따라서는 Vsc=Vs로 하고, Vsc전원을 삭감하는 것도 가능하다.
(제13 실시예)
다음에 본 발명의 제13 실시예에 대해서 설명한다.
도83은 제13 실시예에 의한 구동 장치의 구성예를 나타내는 도면이다. 이 도83에 나타내는 구성은 도2에 나타낸 구성을 더 응용한 것이고, 서로 대응하는 구성에는 동일한 부호를 붙이고, 중복 설명을 생략한다.
도83에 있어서, 공통 전극(X) 측의 스위치(SW1, SW2)는 도시하지 않는 A/D전원에 의해 발생되는 전압(Vs/4)의 전원 라인과 접지 사이에 직렬로 접속된다. 상기 2개의 스위치(SW1, SW2)의 중간으로부터는 콘덴서(C1)의 한쪽의 단자가 접속되고, 이 콘덴서(C1)의 다른 쪽의 단자와 접지 간에는 스위치(SW3)가 접속된다.
또 상기 전압(Vs/4)의 전원 라인과 접지 사이에 접속된 스위치(SW1, SW2)와 병렬로, 스위치(SW27), 콘덴서(C7) 및 스위치(SW28)가 직렬로 접속된다. 또한 스위치(SW26)는 상기 콘덴서(C1)의 다른 쪽의 단자와, 콘덴서(C7)의 스위치(SW27)에 접속되는 한쪽의 단자 사이에 접속된다. 그리고 상기 콘덴서(C1)의 한쪽의 단자와 콘덴서(C7)의 다른 쪽의 단자 사이에 드라이버 회로(44)가 접속된다. 이 드라이버 회로(44)는 2개의 스위치(SW4, SW5)를 구비하고 있다.
또 주사 전극(Y) 측의 스위치(SW1', SW2')는 도시하지 않는 A/D전원에 의해 발생되는 전압(Vs/4)의 전원 라인과 접지 사이에 직렬로 접속된다. 상기 2개의 스위치(SW1', SW2')의 중간으로부터는 콘덴서(C4)의 한쪽의 단자가 접속되고, 이 콘 덴서(C4)의 다른 쪽의 단자와 접지 간에는 스위치(SW3')가 접속된다.
또 상기 전압(Vs/4)의 전원 라인과 접지 사이에 접속된 스위치(SW1', SW2')와 병렬로, 스위치(SW27'), 콘덴서(C8) 및 스위치(SW28')가 직렬로 접속된다. 또한 스위치(SW26')는 상기 콘덴서(C4)의 다른 쪽의 단자와, 콘덴서(C8)의 스위치(SW27')에 접속되는 한쪽의 단자 사이에 접속된다. 그리고 상기 콘덴서(C4)의 한쪽의 단자와 콘덴서(C8)의 다른 쪽의 단자 사이에 드라이버 회로(44')가 접속된다. 이 드라이버 회로(44')는 2개의 스위치(SW4', SW5')를 구비하고 있다.
도84는 본 실시예의 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
도84에 나타내는 바와 같이, 공통 전극(X) 측에서는 최초에 5개의 스위치(SW1, SW3, SW27, SW28, SW5)가 ON이 되고, 나머지의 스위치(SW2, SW26, SW4)는 OFF가 된다. 이에 따라 제1 신호 라인(OUTA)의 전압은 스위치(SW1)를 통해서 주어지는 전압 레벨(Vs/4)이 되고, 제2 신호 라인(OUTB)의 전압은 접지 레벨 그대로가 된다. 이 때, 콘덴서(C1)와 콘덴서(C7)에는 각각 전압(Vs/4)에 상당하는 전하가 축적된다. 또한 스위치(SW5)가 OFF가 되어 스위치(SW4)가 ON이 됨으로써, 제1 신호 라인(OUTA)의 전압(Vs/4)이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
다음에 스위치(SW26, SW27, SW28, SW4)가 ON이 되고, 나머지의 스위치(SW1, SW2, SW3, SW5)는 OFF가 된다. 이에 따라 전압(Vs/4)의 전원 라인과 접지 사이에 콘덴서(C1, C7)이 직렬 접속되는 상태가 된다. 이 때, 콘덴서(C1, C7)에는 전 압(Vs/4)분의 전하가 축적되어 있기 때문에, 제1 신호 라인(OUTA)의 전압은 2개의 콘덴서(C1, C7)의 전하가 더하여진 결과로서 (Vs/2)가 된다. 이 상태에서도, 제2 신호 라인(OUTB)의 전압은 접지 레벨 그대로다. 이 때, 스위치(SW5)가 OFF, 스위치(SW4)가 ON이 되고 있는 것에 의해서, 제1 신호 라인(OUTA)의 전압(Vs/2)이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
다음의 타이밍에서는 스위치(SW1, SW3, SW27, SW28, SW4)가 ON, 나머지의 스위치(SW2, SW26, SW5)가 OFF가 된다. 이에 따라 제1 신호 라인(OUTA)에는 스위치(SW1)를 통해서 전압(Vs/4)이 공급된다. 이 상태에서도, 제2 신호 라인(OUTB)의 전압은 접지 레벨 그대로다. 이 때, 스위치(SW5)가 OFF, 스위치(SW4)가 ON이 되고 있는 것에 의해서, 제1 신호 라인(OUTA)의 전압(Vs/4)이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
다음에 스위치(SW4)를 OFF, 스위치(SW5)를 ON으로 바꾼다. 이에 따라 제2 신호 라인(OUTB)의 전압이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 대한 인가 전압이 접지 레벨로 된다.
그 후, 스위치(SW3, SW26, SW4)가 ON, 나머지의 스위치(SW1, SW2, SW27, SW28, SW4)가 OFF가 됨으로써, 제2 신호 라인(OUTB)의 전압이 콘덴서(C7)에 축적되어 있던 전하에 따라서 (-Vs/4)로 내려간다. 이 때, 스위치(SW5)가 ON이 되고 있는 것에 의해서, 제2 신호 라인(OUTB)의 전압(-Vs/4)이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
다음에 스위치(SW3)가 OFF, 스위치(SW2)가 ON으로 바꾸어진다. 이에 따라 공통 전극(X)과 접지 사이에 콘덴서(C1, C7)이 직렬 접속되는 상태가 된다. 이 때, 콘덴서(C1, C7)에는 전압(Vs/4)분의 전하가 축적되어 있기 때문에, 이들2개의 콘덴서(C1, C7)의 전하가 더 가해진 결과로서, 제2 신호 라인(OUTB)의 전압이 (-Vs/2)로 내려간다. 또 제1 신호 라인(OUTA)의 전압은 접지 레벨 그대로다. 이 때, 스위치(SW5)가 ON이 되고 있으므로, 제2 신호 라인(OUTB)의 전압(-Vs/2)이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 인가된다.
그 후, 스위치(SW2)가 OFF, 스위치(SW3)가 ON으로 다시 바꾸어진다. 이에 따라 제1 신호 라인(OUTA)의 전압이 (+Vs/4)로 끌어올려짐과 함께, 제2 신호 라인(OUTB)의 전압이 (-Vs/4)로 끌어올려진다. 이 때, 스위치(SW5)가 ON이 되고 있는 것에 의해서, 제2 신호 라인(OUTB)의 전압(-Vs/4)이 출력 라인(OUTC)에 출력되고, 부하(2O)의 공통 전극(X)에 인가된다.
다음에 최초의 상태와 마찬가지로, 5개의 스위치(SW1, SW3, SW27, SW28, SW5)가 ON, 나머지의 스위치(SW2, SW26, SW4)는 OFF가 된다. 이에 따라 제1 신호 라인(OUTA)의 전압이 (Vs/4)가 되고, 제2 신호 라인(OUTB)의 전압이 접지 레벨이 된다. 이 때, 제2 신호 라인(OUTB)의 전압이 출력 라인(OUTC)에 출력되고, 부하(20)의 공통 전극(X)에 대한 인가 전압이 접지 레벨로 된다. 이하 마찬가지로 반복되어 간다.
또한 이 도84에서는 도시하고 있지 않지만, 주사 전극(Y) 측의 각 스위치(SW1', SW2', SW3', SW26', SW27', SW28', SW4', SW5')에 대해서도 공통 전극(X) 측과 마찬가지의 스위칭 제어가 행하여진다. 단 도 84에 나타내는 바와 같이, 공 통 전극(X) 측의 출력 라인(OUTC)의 출력 전압과 주사 전극(Y) 측의 출력 라인(OUTC')의 출력 전압이 서로 역상이 되도록 스위칭 제어가 행하여진다.
이상과 같이 본 실시예에 의하면, 전압(Vs/4)을 발생하는 1개의 전원으로부터, 정부의 전압(±Vs/2)을 교대로 반복하는 구동 파형을 출력 라인(OUTC, OUTC') 상에 만들어 낼 수 있다. 그리고 이와 같이 하여 만들어낸 정부의 전압(±Vs/2)을 공통 전극(X) 측의 출력 라인(OUTC) 및 주사 전극(Y) 측의 출력 라인(OUTC')에 역상으로 인가함으로써, 부하(20)의 양전극(X, Y) 간에 차전압(Vs)을 인가할 수 있다.
상술한 바와 같이, 용량 성의 부하(20)를 구동할 때, 그 전력은 부하(20)의 용량(Cp), 부하(20)의 구동 전압(V), 부하(20)에 전압을 인가할 때의 주파수f를 이용하여, 2Cp·V2·f로 표시된다. 본 실시예에서서는 부하(20)에 인가하는 전압의 절대치는 종래의 1/4이어도 좋고, 그 대신에 부하(20)에 전압을 인가할 때의 주파수가 4배가 되므로, 부하(20)를 구동할 때의 전력 로스는 2Cp·(V/4)2·(4f)로 표시되고, 종래의 1/4로 억제할 수 있다. 따라서 특별히 전력 회수 회로를 설치하지 않아도, 종래와 비교해 전력 이용 효율을 향상시킬 수 있다.
또한 여기서는 공통 전극(X) 및 주사 전극(Y)의 양측으로부터 정부의 전압(±Vs/2)을 역상으로 인가하도록 했지만, 제11 실시예와 마찬가지로, 예를 들면 주사 전극(Y) 측을 접지에 접속하고, 공통 전극(X)에 정부의 전압(±Vs)을 인가하도록 해도 좋다. 이 경우의 구성은 도85 같이 된다. 이 도85의 구성에 있어서, 공 통 전극(X) 측의 구성은 도83에 나타낸 구성과 거의 마찬가지이고, 전원 라인이 (Vs/4)가 아니라 (Vs/2)가 되는 것만 상이하다. 또 도85의 구성에서는 주사 전극(Y) 측은 접지에 접속되어 있다. 이 경우의 구동 파형은 도86 같이 된다.
이와 같이 도85의 예에 의하면, 전압(Vs/2)을 발생하는 1개의 전원으로부터, 정부의 전압(±Vs)을 교대로 반복하는 구동 파형을 출력 라인(OUTC) 상에 만들어 낼 수 있다.
또 도83의 예에서는 전압(Vs/4)의 A/D전원을 이용해 구동 파형을 발생시키는 예를 나타냈지만, 도83에 나타낸 스위치(SW26~SW28) 및 콘덴서(C7)과 마찬가지의 구성을 갖는 저전압 저전력 회로부를 더 직렬로 추가해 가는 것에 의해서, 또한 작은 전압(예를 들면 1/8Vs, 1/16Vs, …)의 A/D전원을 이용해 마찬가지의 구동 파형을 발생시키는 것이 가능하다. 따라서 부하(20)를 구동할 때의 전력 로스를 더 저감할 수 있다. 예를 들면 상술의 저전압 저전력 회로부를 n단 직렬로 넣은 경우, 부하(20)를 구동할 때의 전력 로스는 2Cp·(V/n)2·(nf)로 표시되고, 종래의 1/n로 억제할 수 있다.
도87은 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이고, 도83에 나타낸 구동 장치와 동일한 구성 부분에는 동일한 부호를 붙이고, 중복 설명을 생략한다.
도87에 나타내는 구동 장치에서는 도83에 나타낸 구성에 더하여, 공통 전극(X) 측에 스위치(SW30), 주사 전극(Y) 측에 스위치(SW30')를 구비하고 있다. 스 위치(SW30)는 콘덴서(C1)의 한쪽의 단자와, 콘덴서(C7)의 다른 쪽의 단자 사이에 접속된다. 또 스위치(SW30')는 콘덴서(C4)의 한쪽의 단자와, 콘덴서(C8)의 다른 쪽의 단자 사이에 접속된다. 스위치(SW1)는 Vs/4전원 라인과 콘덴서(C1)의 한쪽의 단자 사이에 접속된다. 스위치(SW1')는 Vs/4전원 라인과 콘덴서(C4)의 한쪽의 단자 사이에 접속된다. 또 콘덴서(C7)의 한쪽의 단자는 제1 신호 라인(OUTA)에 접속되고, 콘덴서(C8)의 한쪽의 단자는 제3 신호 라인(OUTA')에 접속된다.
또 도83에서는 스위치(SW28)가 제2 신호 라인(OUTB)과 접지 간에 접속되고 스위치(SW28')가 제4 신호 라인(OUTB')과 접지 간에 접속되어 있는 것에 대하여, 도 87에서는 스위치(SW28)가 제2 신호 라인(OUTB)과 스위치(SW3)와의 사이에 접속되고, 스위치(SW28')가 제4 신호 라인(OUTB')과 스위치(SW3')와의 사이에 접속되어 있다.
도88은 도87에 나타낸 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
도88에 나타내는 바와 같이, 공통 전극(X) 측의 제1 신호 라인(OUTA)의 구동 파형은 이하에 설명하는 2점을 제외하고 도84에 나타낸 것과 마찬가지이다. 제1점째의 상이는 상기 도84의 예에서는 제1 신호 라인(OUTA)의 전압에 정의 전압이 인가되고 있을 때, 제2 신호 라인(OUTB)의 전압은 접지 레벨에 고정하고 있었지만, 도88의 예에서는 제1 신호 라인(OUTA)의 전압을 (+Vs/2)로 하고 있는 동안에 제2 신호 라인(OUTB)의 전압을 (+Vs/4)로 올리고 있는 점이다.
2점째의 상이는 상기 도84의 예에서는 제2 신호 라인(OUTB)의 전압을 (- Vs/2)로 하고 있는 동안에 제1 신호 라인(OUTA)의 전압은 접지 레벨로 하고 있었지만, 도88의 예에서는 (-Vs/4)레벨까지 내리도록 하고 있는 점이다. 이하 이 2점째의 상이에 대해서 자세하게 설명한다.
즉 스위치(SW1, SW2, SW4, SW27, SW28)를 OFF, 스위치(SW3, SW5, SW26)를 ON으로 하여 제2 신호 라인(OUTB)의 전압을 접지 레벨로부터 (-Vs/4)로 내릴 때에, 스위치(SW30)는 OFF로서 둠으로써, 제1 신호 라인(OUTA)의 전압을 (Vs/4)로부터 접지 레벨로 내린다. 또한, 여기서는 스위치(SW3)와 스위치(SW26)를 ON으로 하고 있지만, 스위치(SW3, SW26)는 OFF로 하고, 스위치(SW2, SW27)를 ON으로 하는 방법으로 해도 좋다. 또한 스위치(SW28)도 ON으로 하면, 콘덴서(C7)과 콘덴서(C1)를 병렬로 접속할 수 있기 때문에, 콘덴서(C1)에 충전되어 있는 전하를 보다 유효하게 사용할 수 있다.
다음에 이와 같이 제1 신호 라인(OUTA)의 전압을 접지 레벨, 제2 신호 라인(OUTB)의 전압을 (-Vs/4)로 한 상태에서, 스위치(SW2)를 ON, 스위치(SW3)를 OFF로 바꾸는 것에 의해서, 제1 신호 라인(OUTA)의 전압을 접지 레벨로부터 (-Vs/4), 제2 신호 라인(OUTB)의 전압을 (-Vs/4)로부터 (-Vs/2)로 내린다.
그 후, 스위치(SW2)가 OFF, 스위치(SW3)가 ON으로 다시 바꾸어진다. 이에 따라 제1 신호 라인(OUTA)의 전압이 접지 레벨로 끌어올려짐과 함께, 제2 신호 라인(OUTB)의 전압이 (-Vs/4)로 끌어올려진다. 다음에 최초의 상태와 마찬가지로, 스위치(SW1, SW3, SW27, SW28, SW5)가 ON, 나머지의 스위치(SW2, SW26, SW4, SW30)는 OFF가 된다. 이에 따라 제1 신호 라인(OUTA)의 전압이 (Vs/4)가 되고, 제2 신 호 라인(OUTB)의 전압이 접지 레벨이 된다.
주사 전극(Y) 측의 각 스위치(SW1', SW2', SW3', SW26', SW27', SW28', SW4', SW5', SW30')에 대해서도 공통 전극(X) 측과 마찬가지의 스위칭 제어가 행하여진다. 단, 도87에 나타내는 바와 같이, 공통 전극(X) 측의 출력 라인(OUTC)의 출력 전압과 주사 전극(Y) 측의 출력 라인(OUTC')의 출력 전압이 서로 역상이 되도록 스위칭 제어가 행하여진다.
이상과 같이 도87의 구성예에 있어서도, 전압(Vs/4)을 발생하는 1개의 전원으로부터, 정부의 전압(±Vs/2)을 교대로 반복하는 구동 파형을 출력 라인(OUTC, OUTC') 상에 만들어 낼 수 있다. 그리고 이와 같이 하여 만들어낸 정부의 전압(±Vs/2)을 공통 전극(X) 측의 출력 라인(OUTC) 및 주사 전극(Y) 측의 출력 라인(OUTC')에 역상으로 인가함으로써, 부하(20)의 양전극(X, Y) 간에 차전압(Vs)을 인가할 수 있다. 이와 같이 부하(20)에 인가하는 전압의 절대치는 종래의 1/4이어도 되므로, 부하(20)를 구동할 때의 전력 로스는 종래의 1/4로 억제할 수 있다. 따라서 특히 전력 회수 회로를 설치하지 않아도, 종래와 비교해 전력 이용 효율을 향상시킬 수 있다.
또 출력 라인(OUTC)(OUTC')의 전압을 접지 레벨로 하는 방법은 제1 신호 라인(OUTA)(OUTA')의 전압을 접지 레벨, 제2 신호 라인(OUTB)(OUTB')의 전압을 (-Vs/4)로 하여 스위치(SW4)(SW4')를 ON으로 하는 방법도 있지만, 콘덴서(C1, C7, C4, C8)을 충전하는 기간을 길게 하기 위해서는 도87에 나타낸 예의 쪽이 바람직하다.
또한 여기서는 공통 전극(X) 및 주사 전극(Y)의 양측으로부터 정부의 전압(±Vs/2)을 역상으로 인가하도록 했지만, 제11 실시예와 마찬가지로, 예를 들면 주사 전극(Y) 측을 접지에 접속하고, 공통 전극(X)에 정부의 전압(±Vs)을 인가하도록 해도 좋다. 이 경우의 구성은 도89 같이 된다. 이 도89의 구성에 있어서, 공통 전극(X) 측의 구성은 도87에 나타낸 구성과 거의 마찬가지이고, 전원 라인이 (Vs/4)가 아니라 (Vs/2)가 되는 것만 상이하다. 또 도89의 구성에서는 주사 전극(Y) 측은 접지에 접속되어 있다. 이 경우의 구동 파형은 도90 같이 된다.
이와 같이 도89의 예에 의하면, 전압(Vs/2)을 발생하는 1개의 전원으로부터, 정부의 전압(±Vs)을 교대로 반복하는 구동 파형을 출력 라인(OUTC) 상에 만들어 낼 수 있다.
또 도87의 예에서는 전압(Vs/4)의 A/D전원을 이용해 구동 파형을 발생시키는 예를 나타냈지만, 도87에 나타낸 스위치(SW26~SW28, SW30) 및 콘덴서(C7)과 마찬가지의 구성을 갖는 저전압 저전력 회로부를 더 직렬로 추가해 가는 것에 의해서, 또한 작은 전압(예를 들면 1/8Vs, 1/16Vs, …)의 A/D전원을 이용해 마찬가지의 구동 파형을 발생시키는 것이 가능하다. 따라서 부하(20)를 구동할 때의 전력 로스를 더 저감할 수 있다. 예를 들면 상술의 저전압 저전력 회로부를 n단 직렬로 넣은 경우, 부하(20)를 구동할 때의 전력 로스는 2Cp·(V/n)2·(nf)로 표시되고, 종래의 1/n로 억제할 수 있다.
도91은 제13 실시예에 의한 구동 장치의 다른 구성예를 나타내는 도면이고, 도89 및 도77에 나타낸 구동 장치와 동일한 구성 부분에는 동일한 부호를 붙이고, 중복 설명을 생략한다.
도91에 나타내는 구동 장치는 도89의 예 같이 공통 전극(X) 측에 저전압 저전력 회로부를 2단 직렬로 넣는 것과, 도80에 나타낸 바와 같이 전원으로서 부의 전압(-Vs/2)을 이용하는 것과, 도77에 나타낸 바와 같이 주사 전극(Y) 측을 스캔 드라이버(31') 및 전압(Vsc)의 전원 라인으로 구성하고, 부하(20)의 한쪽에서 전압(±Vs)을 인가하는 것을 조합시킨 것이다.
이와 같이 구성함으로써, 공통 전극(X) 측으로부터 부하(20)에 전압(±Vs)을 인가하고, 주사 전극(Y) 측의 회로의 간략화가 가능해진다. 또 외부 전원 전압이 (-Vs/2)이고, 부하(20)에 대한 소비 전력은 종래의 1/2가 된다. 또 드라이버 회로(44)와 스캔 드라이버(31')의 내압은 Vs/2(Vsc=Vs/2의 경우) 이상이면 좋고, 내압을 종래의 1/2로 억제할 수 있다.
도92는 도91에 나타낸 구동 장치에 의한 유지 방전 기간의 구동 파형의 상세예를 나타내는 타임 차트이다.
도92에 나타내는 바와 같이, 공통 전극(X) 측의 출력 라인(OUTC) 및 주사 전극(Y) 측의 출력 라인(OUTC')의 구동 파형은 도90에 나타낸 것과 완전히 마찬가지이다. 또 공통 전극(X) 측의 제1 신호 라인(OUTA) 및 제2 신호 라인(OUTB)의 구동 파형은 도90의 예에서는 접지 레벨의 기간보다도 (Vs/2)레벨의 기간 쪽이 길었는데 대하여, 도92의 예에서는 이와는 반대로 (Vs/2)레벨의 기간보다 접지 레벨의 기간의 쪽이 긴 점을 빼고, 양도면의 구동 파형은 거의 마찬가지이다.
또한 출력 라인(OUTC)의 전압을 접지 레벨로 하는 방법은 제1 신호 라인(OUTA)의 전압을 (Vs/2), 제2 신호 라인(OUTB)의 전압을 접지 레벨로 하여 스위치(SW5)를 ON으로 하는 방법도 있지만, 콘덴서(C1, C7)을 충전하는 기간을 길게 하기 위해서는 도92에 나타낸 예 같이, 제1 신호 라인(OUTA)의 전압을 접지 레벨, 제2 신호 라인(OUTB)의 전압을 (-Vs/2) 접지 레벨로 하여 스위치(SW4)를 ON으로 하는 쪽이 바람직하다.
또 타임 차트의 최초의 부분에서 제1 신호 라인(OUTA)의 전압을 (Vs/2), 제2 신호 라인(OUTB)의 전압을 접지 레벨로 하는 방법으로서,
도92의 예에서는 스위치(SW1)와 스위치(SW30)를 ON으로 하고 있지만, 스위치(SW2)와 스위치(SW28)를 ON으로 하는 방법도 있다. 또한 스위치(SW27)도 ON으로 하면, 콘덴서(C1)에 충전되어 있는 전하를 보다 유효하게 사용할 수 있다.
이상제1~제13 실시예에 대해서 설명해 왔지만, 이들 구동 장치는 플라즈마 디스플레이 장치에 적용하는 것이 가능하다. 플라즈마 디스플레이 장치의 구성은 상기 도99~도101에 나타냈던 대로이다.
(제14의 실시예)
다음에 본 발명의 제14의 실시예에 대해서 설명한다.
제14의 실시예는 이상 각 실시예에 나타낸 구동 방법을 본 출원인이 이미 취득한 특허(2801893)호에 기재한 구동 방법으로 적용한 것이다.
도93 및 도94는 상기 특허(2801893)호에 기재된 PDP의 개략 구성 및 플라즈마 디스플레이 장치의 개략 구성을 발췌하여 나타낸 도면이다. 또 도95는 이 특 허(2801893)호에 기재한 구동 방법을 실현하는 구동 장치의 구성을 개략적으로 모아 나타낸 도면이다.
이하에 상기 특허(2801893)호에 기재한 구동 방법을 도95에 따라서 간단하게 설명한다. 도95에 있어서, 부하(20)(PDP)의 일면에 설치된 서로 평행인 복수의 공통 전극(X) 중, 홀수번째의 공통 전극(Xo)은 홀수용의 Xo드라이버(61)에 접속되고, 짝수번째의 공통 전극(Xe)은 짝수용의 Xe드라이버(62)에 접속된다.
또 부하(20)(PDP)의 일면에 설치된 서로 평행인 복수의 주사 전극(Y1~Yn)은 각각 각 표시 라인마다 설치된 스캔 드라이버(31'-1~31'-n)에 접속된다. 그리고 이들 복수의 스캔 드라이버(31'-1~31'-n) 중, 홀수번째의 스캔 드라이버(31'-1, 31'-3…)는 홀수용의 Yo공통 회로(63)에 접속되고, 짝수번째의 스캔 드라이버(31'-2, 31'-4…)는 짝수용의 Ye공통 회로(64)에 접속된다.
그리고 어느 타이밍(t1)에서는 Xo드라이버(61)와 Yo공통 회로(63) 및 Xe드라이버(62)와 Ye공통 회로(64)의 조합으로 공통 전극(X) 및 주사 전극(Y)을 구동한다. 또 다음의 타이밍(t2)에서는 Xo드라이버(61)와 Ye공통 회로(64) 및 Xe드라이버(62)와 Yo공통 회로(63)의 조합으로 공통 전극(X) 및 주사 전극(Y)을 구동한다.
이상의 동작을 홀수의 표시 라인과 짝수의 표시 라인을 다른 필드로 나누어 표시하고, 이것을 교대로 반복함으로써 전화면을 표시한다. 도99에 나타낸 종래의 플라즈마 디스플레이 장치에서는 상술의 타이밍(t1)의 구동에 상당하는 구동 밖에 하지 않는데 대하여, 도95의 예에서는 타이밍(t1)의 표시 라인의 구동을 보간하는 구동을 타이밍(t2)에서 행함으로써, PDP의 표시 라인을 의사적으로 2배로 늘리고, 표시의 해상도 및 휘도를 향상할 수 있도록 하고 있다.
제14의 실시예에서는 이 도95에 나타내는 Xo드라이버(61), Xe드라이버(62), Yo공통 회로(63), Ye공통 회로(64)의 각각에 상기 제1~제13에서 설명한 구성을 적용하는 것이다.
즉 도95에 나타내는 부하(20)는 플라즈마 디스플레이 패널이고, 예를 들면 도56~도60에서 설명한 동작을 Xo드라이버(61), Xe드라이버(62), Yo공통 회로(63), Ye공통 회로(64)에 들어 맞추는 것에 의해 설명할 수 있다. 도56의 스캔 드라이버(31')는 도95의 31'-1, 31'-3…에 들어맞추는 것에 의해 설명할 수 있다.
이와 같이 하면, 소자의 내압을 낮게 억제하고, 저전압화에 의한 전력 절약과, 저전압화 및 저내압화에 의한 비용 다운을 실현하면서, PDP의 표시 해상도의 향상 및 휘도 향상을 실현할 수 있다.
(제15의 실시예)
다음에 본 발명의 제15의 실시예에 대해서 설명한다.
도96은 도2에 나타낸 구성을 더 응용한 것이고, 서로 대응하는 구성에는 동일한 부호를 붙이고 있다. 도2와의 차이는 전원 회로의 입력 전압만임으로, 출력 라인(OUTC, OUTC')의 출력 파형은 도97 같이 된다. 동작의 상세에 대해서 도2와 동일하므로, 생략한다.
(그 외의 실시예)
도98은 그 외의 실시예를 설명하기 위한 도면이다. 이 도98은 콘덴서(C1)에 전압을 인가하는 다른 방법을 나타낸 것이다. 즉 VIN인 전원을 1차 측에 설치하 고, 2차 측에 있어서, 코일(L1, L2)을 사용해 입력 전압(VIN)에 대해 임의의 n배의 전압nVIN을 생성하고, 콘덴서(C1)에 인가한다.
그리고 스위치(SW2, SW3)를 이용해 상기 각 실시예의 동작을 실현한다. 이와 같이 구성하면, 스위치(SW1)를 생략할 수 있음과 동시에, 전원을 간이화할 수 있다.
또한 이상의 각 실시예에서는 평면 표시 장치, 특히 교류 구동형 PDP장치의 부하에 대해 구동 전압을 인가하는 예에 대해서 설명해 왔지만, 본 발명에서 대상으로 하는 부하는 이 예에 한정되는 것이 아니고, EL표시 장치 혹은 평면 표시 장치 이외에도 적용하는 것도 가능하다.
(부기1)
부하에 대해 소정 전압을 인가하는 구동 장치에 있어서,
상기 부하의 한쪽에 대해 제1 레벨의 전압을 공급하기 위한 제1 신호 라인과, 상기 부하의 한쪽에 대해 제2 레벨의 전압을 공급하기 위한 제2 신호 라인을 구비하고,
상기 제2 신호 라인의 전압을 제3 레벨로 설정함과 동시에, 상기 제1 신호 라인의 전압을 상기 제1 레벨로 설정하여, 상기 제1 신호 라인으로부터 상기 제1 레벨의 전압을 상기 부하에 공급하고,
상기 제1 신호 라인의 전압을 상기 제3 레벨로 설정함과 동시에, 상기 제2 신호 라인의 전압을 상기 제2 레벨로 설정하여, 상기 제2 신호 라인으로부터 상기 제2 레벨의 전압을 상기 부하에 공급하는 것을 특징으로 하는 구동 장치.
(부기2)
상기 제1, 제2 신호 라인 사이에 상기 부하를 구동하는 구동 회로를 설치하고, 상기 구동 회로는 상기 제1 신호 라인으로부터 주어지는 상기 제1 레벨의 전압과, 상기 제2 신호 라인으로부터 주어지는 상기 제2 레벨의 전압을 선택적으로 상기 부하의 한쪽에 인가하는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기3)
상기 제3 레벨의 전압은 접지 레벨의 전압인 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기4)
상기 부하의 다른 한쪽은 고정의 전원 혹은 접지에 접속되는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기5)
상기 부하의 다른 한쪽은 스위칭 소자를 통해서 고정의 전원 및 접지에 접속되는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기6)
상기 부하는 플라즈마 디스플레이 패널로서, 상기 부하의 다른 한쪽은 어드레스 기간 중에 인가하는 펄스를 발생하는 스캔 드라이버 회로 및 스위칭 소자를 통해서 고정의 전원에 접속되는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기7)
상기 스캔 드라이버 회로는 스위칭 소자를 통해서 접지에도 접속되는 것을 특징으로 하는 부기6에 기재한 구동 장치.
(부기8)
상기 접지에 접속되는 스위칭 소자는 상기 스캔 드라이버 회로 내에 구비되는 것을 특징으로 하는 부기7에 기재한 구동 장치.
(부기9)
상기 제1 신호 라인 및 상기 제2 신호 라인에 상기 제1 레벨의 전압, 상기 제2 레벨의 전압 및 상기 제3 레벨의 전압을 공급하기 위해서, 상기 제3 레벨에 대해 정의 전압을 발생하는 전원을 이용하는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기10)
상기 제1 신호 라인 및 상기 제2 신호 라인에 상기 제1 레벨의 전압, 상기 제2 레벨의 전압 및 상기 제3 레벨의 전압을 공급하기 위해서, 상기 제3 레벨에 대해 부의 전압을 발생하는 전원을 이용하는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기11)
상기 부하의 다른 한쪽에 대해 제4 레벨의 전압을 공급하기 위한 제3 신호 라인과, 상기 부하의 다른 한쪽에 대해 제5 레벨의 전압을 공급하기 위한 제4 신호 라인을 구비하고,
상기 제4 신호 라인의 전압을 제6 레벨로 설정함과 동시에, 상기 제3 신호 라인의 전압을 상기 제4 레벨로 설정하여, 상기 제3 신호 라인에 의해 상기 제4 레 벨의 전압을 상기 부하에 공급하고,
상기 제3 신호 라인의 전압을 상기 제6 레벨로 설정함과 동시에, 상기 제4 신호 라인의 전압을 상기 제5 레벨로 설정하여, 상기 제4 신호 라인에 의해 상기 제5 레벨의 전압을 상기 부하에 공급하는 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기12)
상기 제1 신호 라인으로부터 상기 제1 레벨의 전압을 상기 부하의 한쪽에 공급하고 있을 때는 상기 제4 신호 라인에 의해 상기 제5 레벨의 전압을 상기 부하의 다른 한쪽에 공급하고,
상기 제2 신호 라인으로부터 상기 제2 레벨의 전압을 상기 부하의 한쪽에 공급하고 있을 때는 상기 제3 신호 라인에 의해 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급함으로써, 상기 부하에 대해 상기 소정 전압을 인가하는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기13)
상기 제1 레벨의 전압과 상기 제4 레벨의 전압, 상기 제2 레벨의 전압과 상기 제5 레벨의 전압은 각각 동일한 값으로, 상기 제3 레벨의 전압 및 상기 제6 레벨의 전압은 접지 레벨의 전압이고, 상기 부하의 양단에 있어서, 상기 제1 및 제4 레벨 또는 상기 제2 및 제5 레벨의 전압을 발생하는 공통의 전원을 갖는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기14)
상기 제1 레벨의 전압과 상기 제4 레벨의 전압, 상기 제2 레벨의 전압과 상기 제5 레벨의 전압은 각각 다른 값인 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기15)
상기 제1 레벨의 전압 또는 상기 제2 레벨의 전압의 한편, 상기 제4 레벨의 전압 또는 상기 제5 레벨의 전압의 한쪽은 접지 레벨의 전압인 것을 특징으로 하는 부기14에 기재한 구동 장치.
(부기16)
상기 제3 신호 라인 및 상기 제4 신호 라인에 상기 제4 레벨의 전압, 상기 제5 레벨의 전압 및 상기 제6 레벨의 전압을 공급하기 위해서, 상기 제6 레벨에 대해 정의 전압을 발생하는 전원을 이용하는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기17)
상기 제3 신호 라인 및 상기 제4 신호 라인에 상기 제4 레벨의 전압, 상기 제5 레벨의 전압 및 상기 제6 레벨의 전압을 공급하기 위해서, 상기 제6 레벨에 대해 부의 전압을 발생하는 전원을 이용하는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기18)
상기 제1 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍을 상기 제5 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍보다도 빠르게 하고, 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍을 상기 제2 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍보다도 빠르게 하는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기19)
상기 제1 레벨의 전압의 펄스폭을 상기 제5 레벨의 전압의 펄스폭보다 넓게 함과 동시에, 상기 제4 레벨의 전압의 펄스폭을 상기 제2 레벨의 전압의 펄스폭보다 넓게 한 것을 특징으로 하는 부기18에 기재한 구동 장치.
(부기20)
상기 제5 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍을 상기 제1 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍보다도 빠르게 하고, 상기 제2 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍을 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍보다도 빠르게 하는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기21)
상기 제5 레벨의 전압의 펄스폭을 상기 제1 레벨의 전압의 펄스폭보다 넓게 함과 동시에, 상기 제2 레벨의 전압의 펄스폭을 상기 제4 레벨의 전압의 펄스폭보다 넓게 한 것을 특징으로 하는 부기20에 기재한 구동 장치.
(부기22)
상기 제5 레벨의 전압이 상기 부하의 다른 한쪽에 공급되고 있는 상태시에, 상기 제1 레벨의 전압을 상기 부하의 한쪽에 공급하고, 상기 제2 레벨의 전압이 상 기 부하의 한쪽에 공급되고 있는 상태시에, 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기23)
상기 제1 레벨의 전압이 상기 부하의 한쪽에 공급되고 있는 상태시에, 상기 제5 레벨의 전압을 상기 부하의 다른 한쪽에 공급하고, 상기 제4 레벨의 전압이 상기 부하의 다른 한쪽에 공급되고 있는 상태시에, 상기 제2 레벨의 전압을 상기 부하의 한쪽에 공급하는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기24)
상기 부하의 한쪽에 인가된 전압을 상기 제1 레벨의 전압으로부터 상기 제2 레벨의 전압으로 바꾸기 전에, 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하고, 상기 부하의 한쪽를 하이 임피던스의 상태로 하여, 상기 부하의 다른 한쪽에 공급한 상기 제4 레벨의 전압을 상기 제5 레벨의 전압으로 바꾸는 것을 특징으로 하는 부기22에 기재한 구동 장치.
(부기25)
상기 부하의 한쪽에 인가된 전압을 상기 제1 레벨의 전압으로부터 상기 제3 레벨의 전압으로 바꾸기 전에, 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하고, 상기 부하의 한쪽을 하이 임피던스의 상태로 하여, 상기 부하의 다른 한쪽에 공급한 상기 제4 레벨의 전압을 상기 제6 레벨의 전압으로 바꾸는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기26)
상기 제1 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍을 상기 제5 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍보다도 빠르게 하고, 상기 제2 레벨의 전압을 상기 부하의 한쪽에 공급하는 타이밍을 상기 제4 레벨의 전압을 상기 부하의 다른 한쪽에 공급하는 타이밍보다도 빠르게 하는 것을 특징으로 하는 부기12에 기재한 구동 장치.
(부기27)
상기 제1 레벨의 전압 또는 상기 제2 레벨의 전압을 공급하기 위한 제1 전원과 상기 제3 레벨의 전압을 공급하기 위한 제2 전원 간에 직렬로 접속된 제1, 제2 스위치와,
상기 제1, 제2 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 접속된 제3 스위치와,
상기 콘덴서의 양단에 접속된 상기 제1, 제2 신호 라인을 구비하고,
상기 제1, 제2 신호 라인으로부터 상기 부하의 한쪽을 접속한 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기28)
상기 콘덴서의 양단에 접속된 상기 제1, 제2 신호 라인 사이에 직렬로 접속된 제4, 제5 스위치를 구비하고,
상기 제4, 제5 스위치의 중간으로부터 상기 부하의 한쪽을 접속한 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기29)
상기 제4 레벨의 전압 또는 상기 제5 레벨의 전압을 공급하기 위한 제3 전원과 상기 제6 레벨의 전압을 공급하기 위한 제4 전원 간에 직렬로 접속된 제6, 제7 스위치와,
상기 제6, 제7 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제4 전원 간에 접속된 제8의 스위치와,
상기 콘덴서의 양단에 접속된 상기 제3, 제4 신호 라인을 구비하고,
상기 제3, 제4 신호 라인으로부터 상기 부하의 다른 쪽을 접속한 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기30)
상기 콘덴서의 양단에 접속된 상기 제3, 제4 신호 라인 사이에 직렬로 접속된 제9, 제10 스위치를 구비하고,
상기 제9, 제10 스위치의 중간으로부터 상기 부하의 다른 쪽을 접속한 것을 특징으로 하는 부기29에 기재한 구동 장치.
(부기31)
상기 제1 스위치를 ON으로 한 후에 상기 제4 스위치를 ON으로 하는 것을 특징으로 하는 부기28에 기재한 구동 장치.
(부기32)
상기 제4 스위치를 ON으로 한 후에 상기 제1 스위치를 ON으로 하는 것을 특징으로 하는 부기28에 기재한 구동 장치.
(부기33)
상기 제1~ 제3 스위치는 MOSFET와, 상기 MOSFET에 접속한 다이오드로 구성되는 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기34)
상기 제1 스위치는 상기 제1 전원에 접속된 p채널 혹은 n채널의 MOSFET와, 상기 p채널 MOSFET의 드레인 혹은 n채널 MOSFET의 소스가 애노드에 접속된 다이오드로 구성되는 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기35)
상기 제2 스위치는 상기 제2 전원에 접속된 n채널의 MOSFET와, 상기 n채널MOSFET의 드레인이 캐소드에 접속된 다이오드로 구성되는 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기36)
상기 제3 스위치는 MOSFET 및 상기 MOSFET에 접속한 다이오드를 2조 접속해 구성되는 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기37)
상기 제1~ 제5 스위치의 제어를 기록 매체에 기록된 프로그램에 따라서 하는 것을 특징으로 하는 부기28에 기재한 구동 장치.
(부기38)
상기 제1 레벨의 전압 또는 상기 제2 레벨의 전압을 공급하기 위한 제1 전원과 제3 레벨의 전압을 공급하기 위한 제2 전원 간에 직렬로 접속된 제1, 제4, 제2 스위치와,
상기 제4, 제2 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 접속된 제3 스위치와,
상기 제1, 제4 스위치의 중간에 접속된 상기 제1 신호 라인과, 상기 콘덴서의 다른 쪽의 단자에 접속된 상기 제2 신호 라인 간에 접속된 제5 스위치를 구비하고,
상기 제1 신호 라인과 상기 제5 스위치와의 중간에 상기 부하가 접속된 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기39)
상기 제1 레벨의 전압 또는 상기 제2 레벨의 전압을 공급하기 위한 제1 전원과 제3 레벨의 전압을 공급하기 위한 제2 전원 간에 직렬로 접속된 제1, 제2 스위치와,
상기 제1, 제2 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 직렬로 접속된 제5, 제3 스위치와,
상기 콘덴서의 한쪽의 단자에 접속된 상기 제1 신호 라인과 상기 제5, 제3 스위치의 중간에 접속된 상기 제2 신호 라인 간에 접속된 제4 스위치를 구비하고,
상기 제4 스위치와 상기 제2 신호 라인의 중간에 상기 부하가 접속된 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기40)
상기 제1 신호 라인 및 상기 제2 신호 라인에 오프셋 전압을 발생시키는 오프셋 회로를 설치한 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기41)
상기 부하에 대해 상기 소정 전압 이외의 전압을 공급하기 위한 회로를 더 구비하는 것을 특징으로 하는 부기29에 기재한 구동 장치.
(부기42)
상기 부하는 플라즈마 디스플레이 패널로서, 리세트 기간 중에 기입 전압을 발생하기 위한 전원과 상기 제4 신호 라인 간에 제6 스위치를 구비한 것을 특징으로 하는 부기41에 기재한 구동 장치.
(부기43)
상기 제1 전원으로부터 공급되는 전압과 상기 기입 전압을 발생하기 위한 전원으로부터 공급되는 전압을 가산해 상기 부하에 공급하는 것을 특징으로 하는 부기42에 기재한 구동 장치.
(부기44)
상기 기입 전압을 발생하기 위한 전원으로부터 공급되는 전압을 단독으로 상기 부하에 공급하는 것을 특징으로 하는 부기42에 기재한 구동 장치.
(부기45)
상기 리세트 기간 중에, 시간 경과에 대해 인가 전압이 서서히 변화하는 펄스를 상기 부하에 인가하는 것을 특징으로 하는 부기42에 기재한 구동 장치.
(부기46)
상기 부하에 대해 상기 소정 전압 이외의 복수의 전압을 각각 다른 전원으로부터 공급하기 위한 회로를 더 구비하는 것을 특징으로 하는 부기29에 기재한 구동 장치.
(부기47)
상기 부하는 선순차 주사형의 디스플레이 패널로서, 어드레스 기간 중에 상기 부하에 인가하는 펄스를 발생하는 스캔 드라이버 회로를 상기 제3, 제4 신호 라인 사이에 설치한 것을 특징으로 하는 부기29에 기재한 구동 장치.
(부기48)
상기 제1, 제2 신호 라인 사이에 전력 회수 회로를 설치한 것을 특징으로 하는 부기27에 기재한 구동 장치.
(부기49)
상기 제3, 제4 신호 라인 사이에 전력 회수 회로를 설치한 것을 특징으로 하는 부기29에 기재한 구동 장치.
(부기50)
상기 전력 회수 회로는 2계통의 공진 회로를 구비하는 것을 특징으로 하는 부기48에 기재한 구동 장치.
(부기51)
상기 전력 회수 회로는 1계통의 공진 회로를 구비하는 것을 특징으로 하는 부기48에 기재한 구동 장치.
(부기52)
상기 전력 회수 회로 내의 코일과 상기 부하 사이에 다이오드를 구비한 것을 특징으로 하는 부기48에 기재한 구동 장치.
(부기53)
상기 전력 회수 회로는 상기 제1 신호 라인과 상기 제2 신호 라인 간에 직렬로 접속된 2개의 전력 회수용 콘덴서와, 상기 2개의 전력 회수용 콘덴서의 중간으로부터 스위칭 소자를 통해서 접속된 코일을 구비하는 것을 특징으로 하는 부기48에 기재한 구동 장치.
(부기54)
상기 부하는 플라즈마 디스플레이 패널로서, 상기 제9 스위치는 어드레스 기간 중에 상기 부하에 인가하는 펄스를 발생시키기 위한 스위칭 소자이고, 또한 유지 방전 기간 중에 상기 부하에 인가하는 펄스를 발생시키기 위한 스위칭 소자인 것을 특징으로 하는 부기30에 기재한 구동 장치.
(부기55)
상기 부하는 플라즈마 디스플레이 패널로서, 상기 제10 스위치는 어드레스 기간 중에 상기 부하에 인가하는 펄스를 발생시키기 위한 스위칭 소자이고, 또한 유지 방전 기간 중에 상기 부하에 인가하는 펄스를 발생시키기 위한 스위칭 소자인 것을 특징으로 하는 부기30에 기재한 구동 장치.
(부기56)
상기 부하는 플라즈마 디스플레이 패널로서, 상기 제3, 제4 신호 라인 간에, 어드레스 기간 중에 상기 부하에 인가하는 펄스를 발생하는 스캔 드라이버 회로를 구비하고,
상기 스캔 드라이버 회로 내의 스위칭 소자에 의해 상기 전력 회수 회로 내의 스위칭 동작을 하는 것을 특징으로 하는 부기49에 기재한 구동 장치.
(부기57)
상기 부하는 선순차 주사형의 디스플레이 패널로서, 상기 선순차 주사형의 디스플레이 패널의 각 표시 라인마다 설치한 상기 스캔 드라이버 회로로 되는 집적 회로를 구비한 것을 특징으로 하는 부기47에 기재한 구동 장치.
(부기58)
상기 스캔 드라이버 회로는 상기 부하의 양측에 설치되고, 상기 부하의 양측의 스캔 드라이버 회로 및 구동 회로를 상기 집적 회로로 구성하는 것을 특징으로 하는 부기57에 기재한 구동 장치.
(부기59)
상기 부하는 플라즈마 디스플레이 패널로서, 상기 제1 신호 라인으로부터 주어지는 상기 제1 레벨의 전압과, 상기 제2 신호 라인으로부터 주어지는 상기 제2 레벨의 전압을 선택적으로 상기 플라즈마 디스플레이 패널의 공통 전극에 인가하고, 상기 제3 신호 라인으로부터 주어지는 상기 제4 레벨의 전압과, 상기 제4 신호 라인으로부터 주어지는 상기 제5 레벨의 전압을 선택적으로 상기 플라즈마 디스플레이 패널의 주사 전극에 인가하는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기60)
상기 공통 전극 및 주사 전극에 서로 역위상의 전압을 인가함으로써, 상기 부하에 대해 상기 소정 전압을 인가하는 것을 특징으로 하는 부기59에 기재한 구동 장치.
(부기61)
서스테인기간 중에 어드레스 전극의 전위를 접지 레벨로 하는 것을 특징으로 하는 부기60에 기재한 구동 장치.
(부기62)
상기 부하는 선순차 주사형 및 메모리형의 디스플레이 패널로서, 복수의 주사 전극과 복수의 공통 전극이 교대로 배설되어 이루어지고,
홀수번째의 공통 전극을 구동하는 홀수용 공통 전극 드라이버와, 짝수번째의 공통 전극을 구동하는 짝수용 공통 전극 드라이버를 구비함과 동시에,
홀수번째의 주사 전극을 구동하는 홀수용 주사 전극 드라이버와, 짝수번째의 주사 전극을 구동하는 짝수용 주사 전극 드라이버를 구비하고,
상기 홀수용 공통 전극 드라이버 및 상기 짝수용 공통 전극 드라이버는 각각 상기 제1, 제2 신호 라인을 구비하고, 상기 홀수용 주사 전극 드라이버 및 상기 짝수용 주사 전극 드라이버는 각각 상기 제3, 제4 신호 라인을 구비하고,
어느 타이밍에서는 상기 홀수용 공통 전극 드라이버와 상기 홀수용 주사 전극 드라이버 및 상기 짝수용 공통 전극 드라이버와 상기 짝수용 주사 전극 드라이버와의 조합으로 상기 복수의 주사 전극 및 복수의 공통 전극을 구동하고, 다른 타이밍에서는 상기 홀수용 공통 전극 드라이버와 상기 짝수용 주사 전극 드라이버 및 상기 짝수용 공통 전극 드라이버와 상기 홀수용 주사 전극 드라이버와의 조합으로 상기 복수의 주사 전극 및 복수의 공통 전극을 구동함으로써,
상기 공통 전극측의 드라이버와 상기 주사 전극측의 드라이버와의 조합을 교대로 바꾸면서 상기 부하에 전압을 인가하는 것을 특징으로 하는 부기11에 기재한 구동 장치.
(부기63)
부하에 대해 소정 전압을 인가하는 구동 방법에 있어서,
제1 레벨과 제3 레벨 간에서 제1 신호 라인의 전압을 변동시킴과 동시에, 상기 제3 레벨과 제2 레벨 간에서 제2 신호 라인의 전압을 변동시키고, 상기 제2 신호 라인의 전압을 상기 제3 레벨의 전압으로 한 상태에서 상기 제1 신호 라인으로부터 주어지는 상기 제1 레벨의 전압과, 상기 제1 신호 라인의 전압을 상기 제3 레벨의 전압으로 한 상태에서 상기 제2 신호 라인으로부터 주어지는 상기 제2 레벨의 전압을 선택적으로 상기 부하에 인가하도록 한 것을 특징으로 하는 구동 방법.
(부기64)
플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널에 소정 전압을 인가해 방전을 하기 위해서 설치된 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극의 구동을 하는 구동 회로를 구비한 플라즈마 디스플레이 장치로서,
상기 플라즈마 디스플레이 패널의 제1 전극측에는 상기 제1 전극에 대해 제1 레벨의 전압을 공급하기 위한 제1 신호 라인과, 상기 제1 전극에 대해 제2 레벨의 전압을 공급하기 위한 제2 신호 라인을 구비하고,
상기 제2 신호 라인의 전압을 제3 레벨로 설정함과 동시에, 상기 제1 신호 라인의 전압을 상기 제1 레벨로 설정하여, 상기 제1 신호 라인으로부터 상기 제1 레벨의 전압을 상기 제1 전극에 공급하고,
상기 제1 신호 라인의 전압을 상기 제3 레벨로 설정함과 동시에, 상기 제2 신호 라인의 전압을 상기 제2 레벨로 설정하여, 상기 제2 신호 라인으로부터 상기 제2 레벨의 전압을 상기 제1 전극에 공급하고,
상기 플라즈마 디스플레이 패널의 제2 전극측에는 상기 제2 전극에 대해 제4 레벨의 전압을 공급하기 위한 제3 신호 라인과, 상기 제2 전극에 대해 제5 레벨의 전압을 공급하기 위한 제4 신호 라인을 구비하고,
상기 제4 신호 라인의 전압을 제6 레벨로 설정함과 동시에, 상기 제3 신호 라인의 전압을 상기 제4 레벨로 설정하여, 상기 제3 신호 라인에 의해 상기 제4 레벨의 전압을 상기 제2 전극에 공급하고,
상기 제3 신호 라인의 전압을 상기 제6 레벨로 설정함과 동시에, 상기 제4 신호 라인의 전압을 상기 제5 레벨로 설정하여, 상기 제4 신호 라인에 의해 상기 제5 레벨의 전압을 상기 제2 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기65)
부하에 대해 소정 전압을 인가하는 구동 장치에 있어서,
상기 부하의 한쪽에 대해 제1 레벨의 전압 혹은 제3 레벨의 전압을 공급하기 위한 제1 신호 라인과, 상기 부하의 한쪽에 대해 제2 레벨의 전압 혹은 제3 레벨의 전압을 공급하기 위한 제2 신호 라인을 구비하고,
상기 제2 신호 라인의 전압을 제3 레벨로 설정함과 동시에, 상기 제1 신호 라인의 전압을 상기 제1 레벨로 설정하여, 상기 제1 신호 라인으로부터 상기 제1 레벨의 전압 혹은 상기 제2 신호 라인에 의해 상기 제3 레벨의 전압을 상기 부하에 공급하고,
상기 제1 신호 라인의 전압을 상기 제3 레벨로 설정함과 동시에, 상기 제2 신호 라인의 전압을 상기 제2 레벨로 설정하여, 상기 제2 신호 라인으로부터 상기 제2 레벨의 전압 혹은 상기 제1 신호 라인에 의해 상기 제3 레벨의 전압을 상기 부하에 공급하는 것을 특징으로 하는 구동 장치.
(부기66)
상기 제1 레벨의 전압 또는 상기 제2 레벨의 전압을 공급하기 위한 제1 전원과 상기 제3 레벨의 전압을 공급하기 위한 제2 전원 간에 직렬로 접속된 제1, 제2 스위치와,
상기 제1, 제2 스위치의 중간에 한쪽의 단자가 접속된 제1 콘덴서와,
상기 제1 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 접속된 제3 스위치와,
상기 제1 전원과 상기 제2 전원 간에 직렬로 접속된 제6 스위치, 제2 콘덴서 및 제7 스위치와,
상기 제1 콘덴서의 다른 쪽의 단자와 상기 제2 콘덴서의 한쪽의 단자 사이에 접속된 제8의 스위치와,
상기 제1 콘덴서의 한쪽의 단자와 상기 제2 콘덴서의 다른 쪽의 단자 사이에 접속된 제4, 제5 스위치를 구비하고,
상기 제4, 제5 스위치의 중간으로부터 상기 부하의 한쪽을 접속한 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기67)
플라즈마 디스플레이 패널을 갖는 플라즈마 디스플레이 장치의 구동 방법에 있어서,
상기 플라즈마 디스플레이 패널을 구동하기 위한 제1 레벨의 전압을 상기 플라즈마 디스플레이 패널에 공급함과 동시에, 상기 제1 레벨의 전압을 콘덴서의 한쪽의 단자에 공급해 상기 제1 레벨의 전압을 상기 콘덴서에 충전하는 제1 공정과,
상기 콘덴서의 다른 쪽의 단자로부터 상기 제1 레벨의 전압과 반대의 극성을 갖는 제2 레벨의 전압을 출력하고, 상기 제2 레벨의 전압을 상기 플라즈마 디스플레이 패널에 공급하는 제2 공정을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
(부기68)
방전을 실시하기 위한 적어도 한쌍의 전극을 구비한 플라즈마 디스플레이 패널을 갖는 플라즈마 디스플레이 장치의 구동 방법에 있어서,
제1 레벨의 전압을 상기 한쌍의 전극 중의 한쪽에 공급함과 동시에, 상기 제1 레벨의 전압을 제1 콘덴서의 한쪽의 단자에 공급해 상기 제1 레벨의 전압을 상기 제1 콘덴서에 충전하는 제1 공정과,
상기 제1 콘덴서의 다른 쪽의 단자로부터 상기 제1 레벨의 전압과 반대의 극성을 갖는 제2 레벨의 전압을 출력하고, 상기 제2 레벨의 전압을 상기 한쌍의 전극 중의 한쪽에 공급하는 제2 공정과,
제4 레벨의 전압을 상기 한쌍의 전극 중의 다른 쪽에 공급함과 동시에, 상기 제4 레벨의 전압을 제2 콘덴서의 한쪽의 단자에 공급해 상기 제4 레벨의 전압을 상기 제2 콘덴서에 충전하는 제3 공정과,
상기 제2 콘덴서의 다른 쪽의 단자로부터 상기 제4 레벨의 전압과 반대의 극성을 갖는 제5 레벨의 전압을 출력하고, 상기 제5 레벨의 전압을 상기 한쌍의 전극 중의 다른 쪽에 공급하는 제4 공정을 포함하고,
상기 제1 공정 및 제4 공정을 대략 동시에 실시하여, 상기 제1 레벨의 전압과 상기 제5 레벨의 전압과의 전위차에서 얻어지는 방전에 필요한 전압을 상기 한쌍의 전극간에 인가하고, 이어서, 상기 제2 공정 및 제3 공정을 대략 동시에 실시하여, 상기 제2 레벨의 전압과 상기 제4 레벨의 전압과의 전위차에서 얻어지는 방전에 필요한 전압을 상기 한쌍의 전극간에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
(부기69)
상기 제1 및 제2 각 공정에 있어서, 상기 제1 또는 제2 레벨의 전압을 상기 한쌍의 전극 중의 한쪽에 공급한 후에, 기준 전위인 제3 레벨의 전압을 상기 한쌍의 전극 중의 한쪽에 공급하고,
상기 제3 및 제4 각 공정에 있어서, 상기 제4 또는 제5 레벨의 전압을 상기 한쌍의 전극 중의 다른 쪽에 공급한 후에, 기준 전위인 제6 레벨의 전압을 상기 한쌍의 전극 중의 다른 쪽에 공급하는 것을 특징으로 하는 부기67에 기재한 플라즈마 디스플레이 장치의 구동 방법.
(부기70)
부하에 대해 소정 전압을 인가하는 구동 방법에 있어서,
제1 레벨과 제3 레벨 간에서 제1 신호 라인의 전압을 변동시킴과 동시에, 상기 제3 레벨과 제2 레벨 간에서 제2 신호 라인의 전압을 변동시키고, 상기 제1 신호 라인의 전압을 상기 제1 레벨의 전압으로 하고, 상기 제2 신호 라인의 전압을 상기 제3 레벨의 전압으로 한 상태에서 상기 제1 신호 라인으로부터 주어지는 상기 제1 레벨의 전압 혹은 상기 제2 신호 라인으로부터 주어지는 상기 제3 레벨의 전압과, 상기 제2 신호 라인의 전압을 상기 제2 레벨의 전압으로 하고, 상기 제1 신호 라인의 전압을 상기 제 3 레벨의 전압으로 한 상태에서 상기 제2 신호 라인으로부터 주어지는 상기 제2 레벨의 전압 혹은 상기 제1 신호 라인으로부터 주어지는 상기 제3 레벨의 전압을 선택적으로 상기 부하에 인가하도록 한 것을 특징으로 하는 구동 방법.
(부기71)
상기 제1 레벨의 전압을 공급하기 위한 전원에 접속되는 1차측 코일과, 양단에 콘덴서가 접속된 2차측 코일을 구비한 트랜스와,
상기 제3 레벨의 전압을 공급하는 전원과 상기 2차측 코일의 한쪽의 단자 사이에 접속된 제1 스위치와,
상기 제3 레벨의 전압을 공급하는 전원과 상기 2차측 코일의 다른 쪽의 단자 사이에 접속된 제2 스위치와,
상기 콘덴서의 양단에 접속된 상기 제1, 제2 신호 라인 사이에 직렬로 접속된 제3, 제4 스위치를 구비하고,
상기 제3, 제4 스위치의 중간으로부터 상기 부하의 한쪽을 접속한 것을 특징으로 하는 부기1에 기재한 구동 장치.
(부기72)
부하에 대해 소정 전압을 인가하는 구동 장치에 있어서,
제1 레벨의 전압을 공급하는 제1 전원과, 제3 레벨의 전압을 공급하는 제2 전원 간에 직렬로 접속된 제1, 제2 스위치와,
상기 제1, 제2 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 접속된 제3 스위치와,
상기 콘덴서의 한쪽의 단자에 접속되고, 상기 제1 레벨의 전압을 출력하는 제1 신호 라인과,
상기 콘덴서의 다른 쪽의 단자에 접속되고, 상기 제1 레벨의 전압과 반대의 극성을 갖는 제2 레벨의 전압을 출력하는 제2 신호 라인을 구비하고,
상기 제1 신호 라인으로부터 주어지는 상기 제1 레벨의 전압과, 상기 제2 신호 라인으로부터 주어지는 상기 제2 레벨의 전압을 선택적으로 상기 부하의 한쪽에 인가하는 것을 특징으로 하는 구동 장치.
(부기73)
방전을 실시하기 위한 적어도 한쌍의 전극을 구비한 플라즈마 디스플레이 패널의 상기 한쌍의 전극 중의 한쪽에 대해 소정 전압을 인가하기 위한 플라즈마 디스플레이 패널의 전원 회로로서,
제1 레벨의 전압을 출력하는 제1 신호 라인과, 제2 레벨의 전압을 출력하는 제2 신호 라인을 구비하고,
상기 제2 신호 라인의 전압을 제3 레벨로 설정함과 동시에, 상기 제1 신호 라인의 전압을 상기 제1 레벨로 설정하여, 상기 제1 신호 라인으로부터 상기 제1 레벨의 전압을 출력하고,
상기 제1 신호 라인의 전압을 상기 제3 레벨로 설정함과 동시에, 상기 제2 신호 라인의 전압을 상기 제2 레벨로 설정하여, 상기 제2 신호 라인으로부터 상기 제2 레벨의 전압을 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전원 회로.
(부기74)
방전을 실시하기 위한 적어도 한쌍의 전극을 구비한 플라즈마 디스플레이 패널의 상기 한쌍의 전극 중의 한쪽에 대해 소정 전압을 인가하기 위한 플라즈마 디스플레이 패널의 전원 회로로서,
제1 레벨의 전압을 공급하는 제1 전원과, 제3 레벨의 전압을 공급하는 제2 전원 간에 직렬로 접속된 제1, 제2 스위치와,
상기 제1, 제2 스위치의 중간에 한쪽의 단자가 접속된 콘덴서와,
상기 콘덴서의 다른 쪽의 단자와 상기 제2 전원 간에 접속된 제3 스위치와,
상기 콘덴서의 한쪽의 단자에 접속되고, 상기 제1 레벨의 전압을 출력하는 제1 신호 라인과,
상기 콘덴서의 다른 쪽의 단자에 접속되고, 상기 제1 레벨의 전압과 반대의 극성을 갖는 제2 레벨의 전압을 출력하는 제2 신호 라인을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전원 회로.
이상 자세하게 설명한 바와 같이, 본 발명에 의하면, 구동 장치 내의 각 소자에 걸리는 최대의 전압을 부하에 인가해야 할 소정 전압보다도 낮은 전압으로 할 수 있고, 각 소자의 내압을 종래에 비해 낮게 억제할 수 있다. 이에 따라 구성이 작고 염가인 소자를 이용할 수 있고, 회로 구성의 간소화와 제조 비용의 저감을 실현할 수 있다.
또 본 발명에 의하면, 부하에 인가해야 할 전압은 소정 전압보다 절대치가 작은 전압이어도 좋기 때문에, 부하에 전압을 인가하는 주기가 종래의 2배가 되는 것에 의한 소비 전력의 증가분을 고려해도, 소정 전압 자체를 부하에 인가하고 있던 종래에 비해 전체로서 전력의 로스를 작게 할 수 있다.

Claims (4)

  1. 플라즈마 디스플레이 패널을 갖는 플라즈마 디스플레이 장치의 구동 장치에 있어서,
    기준 전압(V3)에 대해 고레벨의 제 1 전압(V1)을 생성하는 전원과,
    상기 플라즈마 디스플레이 패널에, 상기 제 1 전압(V1)을 공급하기 위한 제 1 전압 공급부와,
    상기 플라즈마 디스플레이 패널에, 상기 기준 전압(V3)에 대해 저레벨의 제 2 전압(V2)을 공급하기 위한 제 2 전압 공급부와,
    상기 제 1 전압 공급부와 상기 제 2 전압 공급부 사이에 배치된 용량성 소자를 갖고,
    상기 제 1 전압(V1)을 상기 제 1 전압 공급부를 통해 상기 플라즈마 디스플레이 패널에 공급함과 동시에, 상기 용량성 소자의 상기 제 1 전압 공급부측의 일방의 단자에 상기 제 1 전압(V1)을 공급하고, 상기 용량성 소자의 상기 제 2 전압 공급부측의 타방의 단자를 상기 기준 전압(V3)으로 해서, 상기 제 1 전압(V1)을 상기 용량성 소자에 충전하는 제 1 상태와,
    상기 용량성 소자의 상기 일방의 단자로의 상기 제 1 전압(V1)의 공급을 차단해서 상기 일방의 단자를 상기 기준 전압(V3)으로 함과 동시에, 상기 용량성 소자의 상기 타방의 단자와 상기 기준 전압(V3)의 접속을 차단해서, 상기 제 2 전압(V2)을 상기 제 2 전압 공급부를 통해 상기 플라즈마 디스플레이 패널에 공급하 는 제 2 상태가 교대로 실시되는 것을 특징으로 하는 구동 장치.
  2. 플라즈마 디스플레이 패널을 갖는 플라즈마 디스플레이 장치의 구동 방법에 있어서,
    기준 전압에 대해 고레벨의 전압을 생성하는 전원으로부터의 제 1 레벨의 전압을 상기 플라즈마 디스플레이 패널에 공급함과 동시에, 상기 제 1 레벨의 전압을 콘덴서의 일방의 단자에 공급하고, 상기 제 1 레벨의 전압을 상기 콘덴서에 충전하는 제 1 공정과,
    상기 플라즈마 디스플레이 패널 및 상기 콘덴서의 상기 일방의 단자로의 상기 제 1 레벨의 전압의 공급을 차단한 후에 상기 콘덴서의 상기 일방의 단자를 상기 기준 전압으로 전환시키고, 상기 콘덴서의 타방의 단자로부터 상기 제 1 레벨의 전압과 반대 극성을 갖는 제 2 레벨의 전압을 출력해서, 상기 제 2 레벨의 전압을 상기 플라즈마 디스플레이 패널에 공급하는 제 2 공정을 포함하는 것을 특징으로 하는 구동 방법.
  3. 제 1 항에 있어서,
    상기 제 1 전압(V1), 상기 제 2 전압(V2), 및 상기 기준 전압(V3)은 (V1-V3) ≒ (V3-V2)를 만족하는 것을 특징으로 하는 구동 장치.
  4. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 패널에 접속되고, 제 2 용량성 소자를 포함해서 이루어지는 전력 회수 회로를 포함하고,
    상기 제 2 용량성 소자의, 상기 플라즈마 디스플레이 패널로부터의 전하가 축적되는 일방의 단자와는 다른 타방의 단자는, 상기 제 2 전압 공급부에 접속되어 있는 것을 특징으로 하는 구동 장치.
KR1020060072873A 1999-06-30 2006-08-02 구동 장치 및 구동 방법 KR100658133B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00185715 1999-06-30
JP18571599 1999-06-30
JPJP-P-2000-00173056 2000-06-09
JP2000173056 2000-06-09
JPJP-P-2000-00188663 2000-06-23
JP2000188663A JP3201603B1 (ja) 1999-06-30 2000-06-23 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014620A Division KR100662072B1 (ko) 1999-06-30 2006-02-15 구동 장치

Publications (2)

Publication Number Publication Date
KR20060095540A KR20060095540A (ko) 2006-08-31
KR100658133B1 true KR100658133B1 (ko) 2006-12-15

Family

ID=27325612

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020000035880A KR100681775B1 (ko) 1999-06-30 2000-06-28 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
KR1020050027509A KR100662069B1 (ko) 1999-06-30 2005-04-01 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
KR1020060014620A KR100662072B1 (ko) 1999-06-30 2006-02-15 구동 장치
KR1020060072873A KR100658133B1 (ko) 1999-06-30 2006-08-02 구동 장치 및 구동 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020000035880A KR100681775B1 (ko) 1999-06-30 2000-06-28 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
KR1020050027509A KR100662069B1 (ko) 1999-06-30 2005-04-01 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
KR1020060014620A KR100662072B1 (ko) 1999-06-30 2006-02-15 구동 장치

Country Status (5)

Country Link
US (1) US6686912B1 (ko)
EP (3) EP1528530A3 (ko)
JP (1) JP3201603B1 (ko)
KR (4) KR100681775B1 (ko)
TW (2) TWI222616B (ko)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
JP2002215087A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびその制御方法
JP2002215088A (ja) 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ及びその駆動方法
JP4768134B2 (ja) 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
JP4512971B2 (ja) * 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
KR100404839B1 (ko) 2001-05-15 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
JP5031952B2 (ja) * 2001-06-27 2012-09-26 株式会社日立製作所 プラズマディスプレイ
JP4945033B2 (ja) 2001-06-27 2012-06-06 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100428624B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 유지 방전 회로
KR100428625B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
US6963174B2 (en) 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
US7317454B2 (en) * 2001-08-08 2008-01-08 Lg Electronics, Inc. Energy recovery circuit of display device
KR20030015784A (ko) * 2001-08-17 2003-02-25 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치 및 방법
KR100487802B1 (ko) * 2001-08-17 2005-05-06 엘지전자 주식회사 평면 전계방출 표시소자의 구동장치 및 방법
KR100477985B1 (ko) 2001-10-29 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
TW580674B (en) * 2001-11-06 2004-03-21 Pioneer Corp Display panel driving apparatus having a structure capable of reducing power loss
JP4031971B2 (ja) 2001-12-27 2008-01-09 富士通日立プラズマディスプレイ株式会社 パワーモジュール
JP4256099B2 (ja) * 2002-01-31 2009-04-22 日立プラズマディスプレイ株式会社 ディスプレイパネル駆動回路及びプラズマディスプレイ
JP2003228320A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
FR2836587A1 (fr) * 2002-02-25 2003-08-29 Thomson Licensing Sa Moyens d'alimentation et de pilotage pour panneau a plasma utilisant des transformateurs
JP2003280574A (ja) 2002-03-26 2003-10-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路及びプラズマディスプレイ装置
KR100457620B1 (ko) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
KR100861847B1 (ko) * 2002-04-03 2008-10-07 오리온피디피주식회사 교류형 플라즈마 디스플레이 패널 구동 회로
KR100463187B1 (ko) 2002-04-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100467448B1 (ko) * 2002-04-15 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
TWI261216B (en) 2002-04-19 2006-09-01 Fujitsu Hitachi Plasma Display Predrive circuit, drive circuit and display device
JP2004004513A (ja) 2002-04-25 2004-01-08 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100467693B1 (ko) * 2002-05-07 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 전력을 효율적으로회생시키는 회로
JP4299497B2 (ja) * 2002-05-16 2009-07-22 日立プラズマディスプレイ株式会社 駆動回路
KR20030090370A (ko) * 2002-05-23 2003-11-28 주식회사 유피디 3전극 면방전형 교류 플라즈마 디스플레이 패널
KR100489274B1 (ko) * 2002-10-10 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100452700B1 (ko) * 2002-08-14 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 서스테인 구동회로
KR100458571B1 (ko) 2002-07-02 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100458572B1 (ko) * 2002-07-09 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP4617052B2 (ja) 2002-07-22 2011-01-19 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
KR100625707B1 (ko) * 2002-10-02 2006-09-20 후지츠 히다찌 플라즈마 디스플레이 리미티드 구동 회로 및 구동 방법
KR100467458B1 (ko) * 2002-10-22 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
TWI250492B (en) * 2002-10-24 2006-03-01 Pioneer Corp Driving apparatus of display panel
JP2004177815A (ja) * 2002-11-28 2004-06-24 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回収回路、容量性負荷駆動回路及びそれを用いたプラズマディスプレイ装置
KR100515330B1 (ko) 2003-01-29 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
JP2004317832A (ja) 2003-04-17 2004-11-11 Pioneer Electronic Corp 表示パネル駆動方法
JP2004334030A (ja) * 2003-05-09 2004-11-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP2004341290A (ja) 2003-05-16 2004-12-02 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
JP2004361959A (ja) * 2003-06-02 2004-12-24 Lg Electronics Inc エネルギー回収装置および方法
JP4510422B2 (ja) * 2003-06-12 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置
JP3722812B2 (ja) * 2003-07-08 2005-11-30 シャープ株式会社 容量性負荷の駆動回路および駆動方法
KR100503806B1 (ko) * 2003-08-06 2005-07-26 삼성전자주식회사 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
JP4510423B2 (ja) * 2003-10-23 2010-07-21 パナソニック株式会社 容量性発光素子の駆動装置
KR100573120B1 (ko) * 2003-10-30 2006-04-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법 및 장치
KR100612333B1 (ko) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
KR100554415B1 (ko) 2003-11-05 2006-02-22 엘지전자 주식회사 플라즈마 표시 패널 구동장치
JP2005181890A (ja) * 2003-12-22 2005-07-07 Fujitsu Hitachi Plasma Display Ltd 駆動回路及びプラズマディスプレイ装置
JP2005189314A (ja) * 2003-12-24 2005-07-14 Fujitsu Hitachi Plasma Display Ltd 駆動回路、駆動方法、及びプラズマディスプレイ装置
KR100578965B1 (ko) * 2004-01-29 2006-05-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
JP4620954B2 (ja) 2004-02-20 2011-01-26 日立プラズマディスプレイ株式会社 駆動回路
JP2005234305A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置
KR100536224B1 (ko) * 2004-03-04 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR101042992B1 (ko) * 2004-03-05 2011-06-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR101022116B1 (ko) * 2004-03-05 2011-03-17 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법
JP2005266330A (ja) * 2004-03-18 2005-09-29 Pioneer Electronic Corp プラズマディスプレイ表示装置及びその駆動方法
KR100551033B1 (ko) * 2004-04-12 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법, 플라즈마디스플레이 패널의 구동 장치 및 플라즈마 표시 장치
KR100560517B1 (ko) * 2004-04-16 2006-03-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
JP4284295B2 (ja) * 2004-04-16 2009-06-24 三星エスディアイ株式会社 プラズマ表示装置およびプラズマ表示パネルの駆動方法
JP2005309397A (ja) * 2004-04-16 2005-11-04 Samsung Sdi Co Ltd プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2005331584A (ja) 2004-05-18 2005-12-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路およびプラズマディスプレイ装置
KR100705290B1 (ko) * 2004-05-19 2007-04-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
JP4860117B2 (ja) * 2004-05-21 2012-01-25 日立プラズマディスプレイ株式会社 表示装置
KR100551010B1 (ko) 2004-05-25 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
JP2005338784A (ja) * 2004-05-28 2005-12-08 Samsung Sdi Co Ltd プラズマ表示装置とプラズマパネルの駆動方法
JPWO2005119637A1 (ja) * 2004-06-02 2008-04-03 松下電器産業株式会社 プラズマディスプレイパネル駆動装置及びプラズマディスプレイ
KR100550995B1 (ko) 2004-06-30 2006-02-13 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR100596235B1 (ko) * 2004-07-02 2006-07-06 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
JP2006023397A (ja) * 2004-07-06 2006-01-26 Hitachi Plasma Patent Licensing Co Ltd Ｐｄｐの駆動方法
JP4611677B2 (ja) * 2004-07-15 2011-01-12 日立プラズマディスプレイ株式会社 駆動回路
KR20060010295A (ko) * 2004-07-27 2006-02-02 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 구동 방법
US20060050067A1 (en) * 2004-09-07 2006-03-09 Jong Woon Kwak Plasma display apparatus and driving method thereof
US7656367B2 (en) * 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP4532244B2 (ja) * 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP4287809B2 (ja) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 表示装置及びその駆動方法
US20060125727A1 (en) * 2004-12-14 2006-06-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100590016B1 (ko) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4559244B2 (ja) * 2005-01-31 2010-10-06 パナソニック株式会社 表示パネル駆動装置
JP2006234984A (ja) * 2005-02-22 2006-09-07 Fujitsu Hitachi Plasma Display Ltd 駆動回路及びプラズマディスプレイ装置
EP1699037A3 (fr) * 2005-03-03 2009-08-12 St Microelectronics S.A. Circuit de commande d'écran plasma
KR100696504B1 (ko) 2005-03-23 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 모듈 및 장치
JP4538354B2 (ja) * 2005-03-25 2010-09-08 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP4674106B2 (ja) * 2005-03-29 2011-04-20 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
FR2889345A1 (fr) * 2005-04-04 2007-02-02 Thomson Licensing Sa Dispositif d'entretien pour panneau plasma
EP1724745A1 (en) * 2005-05-20 2006-11-22 LG Electronics Inc. Plasma display apparatus and driving method thereof
KR100649193B1 (ko) * 2005-05-23 2006-11-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100708851B1 (ko) * 2005-06-01 2007-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN100485754C (zh) * 2005-06-24 2009-05-06 乐金电子（南京）等离子有限公司 等离子显示器的驱动装置及驱动方法
US20060290610A1 (en) * 2005-06-28 2006-12-28 Lg Electronics Inc. Plasma display apparatus and method of driving the same
KR100914111B1 (ko) * 2005-07-20 2009-08-27 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100677239B1 (ko) * 2005-08-22 2007-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 방법
US20070046584A1 (en) * 2005-08-25 2007-03-01 Jung Hai Y Apparatus and method for driving plasma display panel
KR100739062B1 (ko) * 2005-10-17 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100830460B1 (ko) * 2005-10-20 2008-05-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
FR2893753A1 (fr) * 2005-11-18 2007-05-25 St Microelectronics Sa Commande d'un etage de recuperation d'energie d'un ecran plasma
US20090237000A1 (en) * 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
KR100649530B1 (ko) * 2005-11-24 2006-11-27 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20070058883A (ko) * 2005-12-05 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수 회로
KR100774915B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100771043B1 (ko) * 2006-01-05 2007-10-29 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100774906B1 (ko) * 2006-01-21 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
CN100418119C (zh) * 2006-05-24 2008-09-10 乐金电子（南京）等离子有限公司 等离子显示装置
KR100784528B1 (ko) * 2006-05-26 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동방법
KR100793086B1 (ko) * 2006-06-09 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008139790A (ja) * 2006-12-05 2008-06-19 Toshiba Matsushita Display Technology Co Ltd 突き抜け補償回路、及び表示装置
JP2008185625A (ja) * 2007-01-26 2008-08-14 Hitachi Ltd プラズマディスプレイ装置及びその駆動方法
JP5189503B2 (ja) * 2007-02-01 2013-04-24 篠田プラズマ株式会社 表示装置の駆動方法および表示装置
KR100822215B1 (ko) * 2007-03-06 2008-04-17 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
JP4946605B2 (ja) * 2007-04-26 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20090023037A (ko) * 2007-08-28 2009-03-04 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 장치
KR100884537B1 (ko) * 2007-10-04 2009-02-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR101009509B1 (ko) * 2009-08-17 2011-01-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동방법
KR101018208B1 (ko) * 2009-10-06 2011-02-28 삼성전기주식회사 플라즈마 디스플레이 패널용 구동 장치
TWI413084B (zh) * 2009-10-14 2013-10-21 Innolux Corp 液晶顯示器供電電路
JPWO2012102029A1 (ja) * 2011-01-27 2014-06-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US9135843B2 (en) * 2012-05-31 2015-09-15 Qualcomm Mems Technologies, Inc. Charge pump for producing display driver output
JP5884758B2 (ja) * 2013-03-22 2016-03-15 セイコーエプソン株式会社 液体吐出装置
CN103745702B (zh) 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 一种液晶面板的驱动方法及驱动电路
CA2960423C (en) * 2015-06-01 2019-01-22 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Charging circuit and mobile terminal
CN105448220B (zh) * 2015-12-17 2018-11-23 昆山龙腾光电有限公司 驱动信号配置方法及装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009415A (en) 1975-11-24 1977-02-22 Bell Telephone Laboratories, Incorporated Plasma panel with dynamic keep-alive operation utilizing a lagging sustain signal
US4263534A (en) 1980-01-08 1981-04-21 International Business Machines Corporation Single sided sustain voltage generator
US4570159A (en) * 1982-08-09 1986-02-11 International Business Machines Corporation "Selstain" integrated circuitry
US4655561A (en) 1983-04-19 1987-04-07 Canon Kabushiki Kaisha Method of driving optical modulation device using ferroelectric liquid crystal
FR2552575B1 (fr) 1983-09-27 1985-11-08 Thomson Csf Circuit de commande d'un panneau a plasma de type alternatif
JPS6243167A (ja) 1985-08-21 1987-02-25 Toshiba Corp メサ型半導体装置
FR2605171A1 (fr) * 1986-10-09 1988-04-15 Europ Agence Spatiale Multiplexeurs analogiques a faible consommation de puissance
JPH03203777A (ja) 1989-12-29 1991-09-05 Hitachi Ltd 液晶駆動方式とその駆動電圧発生回路
JPH0540451A (ja) 1991-08-06 1993-02-19 Nec Corp 液晶駆動電圧発生回路
JPH06284723A (ja) 1993-03-30 1994-10-07 Toshiba Lighting & Technol Corp 電源装置
JP3036296B2 (ja) 1993-05-25 2000-04-24 富士通株式会社 プラズマディスプレイ装置の電源装置
JPH07120718A (ja) * 1993-08-31 1995-05-12 Sharp Corp 液晶表示装置の駆動電圧発生装置
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
DE69532466T2 (de) * 1994-07-14 2004-10-21 Seiko Epson Corp Stromversorgungsschaltung, flüssigkristallanzeigevorrichtung und elektronisches gerät
JP3666607B2 (ja) 1995-05-24 2005-06-29 富士通株式会社 プラズマパネルの駆動方法、駆動装置及びプラズマパネル
JP3424398B2 (ja) 1995-07-26 2003-07-07 松下電工株式会社 電力変換装置
JP3522013B2 (ja) * 1995-09-04 2004-04-26 富士通株式会社 画像表示装置、および画像表示装置の駆動方法
JP3619299B2 (ja) * 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
JP3364066B2 (ja) * 1995-10-02 2003-01-08 富士通株式会社 Ａｃ型プラズマディスプレイ装置及びその駆動回路
JPH1097222A (ja) * 1996-09-20 1998-04-14 Toshiba Corp 液晶表示装置
JP3221341B2 (ja) * 1997-01-27 2001-10-22 富士通株式会社 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
JP3582964B2 (ja) * 1997-08-29 2004-10-27 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JPH11146662A (ja) 1997-11-06 1999-05-28 Mitsubishi Electric Corp パルス電源装置
JPH11145791A (ja) 1997-11-11 1999-05-28 Mitsubishi Electric Corp バイアス機能付パルス電源装置
JP2000122610A (ja) * 1998-10-19 2000-04-28 Denso Corp 負荷駆動装置およびｅｌ素子の駆動装置

Also Published As

Publication number Publication date
JP2002062844A (ja) 2002-02-28
KR20060026925A (ko) 2006-03-24
KR20050055638A (ko) 2005-06-13
EP1528530A3 (en) 2006-08-02
EP1528530A2 (en) 2005-05-04
TWI222616B (en) 2004-10-21
US6686912B1 (en) 2004-02-03
EP1065650A2 (en) 2001-01-03
JP3201603B1 (ja) 2001-08-27
KR100662069B1 (ko) 2006-12-27
TW200419496A (en) 2004-10-01
TWI249716B (en) 2006-02-21
KR100662072B1 (ko) 2006-12-27
KR20010007548A (ko) 2001-01-26
EP1879167A3 (en) 2008-03-05
KR100681775B1 (ko) 2007-02-12
EP1065650A3 (en) 2004-07-14
EP1879167A2 (en) 2008-01-16
KR20060095540A (ko) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100658133B1 (ko) 구동 장치 및 구동 방법
JP4827040B2 (ja) プラズマディスプレイ装置
US6867552B2 (en) Method of driving plasma display device and plasma display device
US7193586B2 (en) Apparatus and methods for driving a plasma display panel
US20010028225A1 (en) Method and device for driving AC type PDP
KR20020062142A (ko) 평면 표시 장치의 구동 회로
KR100708797B1 (ko) 구동 회로
CN100375988C (zh) 等离子体显示装置和减小了位移电流的驱动方法
JPH10149131A (ja) プラズマディスプレイパネルの駆動回路
EP1693821A2 (en) Plasma display apparatus and driving method thereof
US6727659B2 (en) Apparatus and method for driving plasma display panels
US7633497B2 (en) Drive circuit of plasma display device
JP2000338934A (ja) 容量性負荷の駆動方法及び駆動回路
KR100349924B1 (ko) 플라즈마 표시패널의 구동방법
KR100732583B1 (ko) 플라즈마 디스플레이 장치
KR20060119415A (ko) 플라즈마 표시 장치 및 그의 구동 방법
JP2006234984A (ja) 駆動回路及びプラズマディスプレイ装置
KR100480173B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050039239A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JPH10214056A (ja) 交流駆動型プラズマディスプレイ装置及び駆動方法
JP2008233497A (ja) 表示パネルの駆動回路
KR20070088685A (ko) 플라즈마 디스플레이 모듈

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee