KR100861847B1 - 교류형 플라즈마 디스플레이 패널 구동 회로 - Google Patents

교류형 플라즈마 디스플레이 패널 구동 회로 Download PDF

Info

Publication number
KR100861847B1
KR100861847B1 KR1020020018143A KR20020018143A KR100861847B1 KR 100861847 B1 KR100861847 B1 KR 100861847B1 KR 1020020018143 A KR1020020018143 A KR 1020020018143A KR 20020018143 A KR20020018143 A KR 20020018143A KR 100861847 B1 KR100861847 B1 KR 100861847B1
Authority
KR
South Korea
Prior art keywords
fet
voltage
terminal
capacitor
driving
Prior art date
Application number
KR1020020018143A
Other languages
English (en)
Other versions
KR20030080115A (ko
Inventor
김원재
김민수
이세규
이영준
권양호
Original Assignee
오리온피디피주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오리온피디피주식회사 filed Critical 오리온피디피주식회사
Priority to KR1020020018143A priority Critical patent/KR100861847B1/ko
Publication of KR20030080115A publication Critical patent/KR20030080115A/ko
Application granted granted Critical
Publication of KR100861847B1 publication Critical patent/KR100861847B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 교류(Alternate Current)형 플라즈마 디스플레이 패널(Plasma Display Panel)의 구동에 사용되는 구동 파형을 발생시키는데 필요한 전원수와 부품소자수를 최소화하여 구현한 교류형 플라즈마 디스플레이 패널 구동 회로에 관한 것으로, AC형 PDP 패널을 구동하기 위해 4개의 FET와, 2개의 콘덴서 및 다이오드를 기반으로 전압의 증배나 반전이 가능한 구동 회로를 구현함으로써, 출력 전압을 4종류로 다양화할 수 있게 됨과 동시에 해당 PDP 패널 구동에 필요한 구동 전압과 비방전시의 소비전력 및 전원수와 부품소자수를 감소시킬 수 있게 된다.
또한, 본 발명은 AC형 PDP 패널 구동에 필요한 전원수와 부품소자수를 감소시킴으로써, 구동 회로 개발 및 제작시의 비용절감 효과를 얻을 수 있으며, 해당 PDP 패널 구동 특성을 개선시킬 수 있게 된다.
PDP 패널, 구동 회로, FET, 콘덴서, 구동 전압, 충전, 증배, 반전

Description

교류형 플라즈마 디스플레이 패널 구동 회로{Circuit of Driving AC Type Plasma Display Panel}
도 1은 종래의 TERES 구동방식에 의한 AC형 PDP 패널 구동 회로를 도시한 도면.
도 2는 도 1에 의한 출력 파형을 도시한 도면.
도 3은 도 1에서 유지방전전압을 160V로 가정한 경우 AC형 PDP 패널 구동 회로에 위치하고 있는 5개의 FET 동작을 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 AC형 PDP 패널 구동 회로를 도시한 도면.
도 5는 도 4에 의한 출력 파형을 도시한 도면.
도 6은 도 4에서 유지방전전압을 165V로 가정한 경우 AC형 PDP 패널 구동 회로에 위치하고 있는 4개의 FET 동작을 설명하기 위한 도면.
도 7은 본 발명의 다른 실시예에 따른 AC형 PDP 패널 구동 회로를 도시한 도면.
도 8은 도 7에 의한 출력 파형을 도시한 도면.
도 9는 도 7에서 유지방전전압을 160V로 가정한 경우 AC형 PDP 패널 구동 회로에 위치하고 있는 4개의 FET 동작을 설명하기 위한 도면.
도 10은 본 발명의 또 다른 실시예에 따른 AC형 PDP 패널 구동 회로를 도시 한 도면.
도 11은 도 10에 의한 출력 파형을 도시한 도면.
도 12는 도 10에서 유지방전전압을 160V로 가정한 경우 AC형 PDP 패널 구동 회로에 위치하고 있는 4개의 FET 동작을 설명하기 위한 도면.
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)의 구동에 관한 것으로, 특히 교류(Alternate Current)형 PDP 패널 구동에 사용되는 구동 파형을 발생시키는데 필요한 전원수와 부품소자수를 최소화하여 구현한 교류형 플라즈마 디스플레이 패널 구동 회로에 관한 것이다.
최근들어, 기존의 CRT(Cathode Ray Tube)나 LCD(Liquid Crystal Display)와는 달리 디지털 신호에 의해 밝기 조절 등이 가능하고, 대형화면을 좀더 선명하게 표시할 수 있는 디지털 디스플레이 장치인 플라즈마 디스플레이 패널(Plasma Display Panel)에 대한 관심이 급증하고 있는데, 이러한 PDP 패널은 기체방전시 생기는 플라즈마로부터 나오는 빛을 이용하여 문자 또는 그래픽을 표시하는 소자로서, 그 구동방식은 그 전압 인가방식에 따라 크게 직류(DC)형과 교류(AC)형이 있다.
즉, PDP 패널은 플라즈마를 만들기 위해 외부에서 가해주는 전압 인가방식에 따라 전극이 플라즈마에 직접 노출되어 전도전류(Conduction Current)가 전극을 통해 직접 흐르는 직류(DC)형과, 전극이 유전체로 덮여있어 직접 노출이 되지 않아 변위전류(Displacement Current)가 흐르게 되는 교류(AC)형으로 분류할 수 있다.
이 중에서 AC형 PDP 패널은 CRT와 같은 수준의 고해상도와 고휘도를 실현할 수 있지만, 다른 화상표시장치들에 비해 가격이 매우 높은데, 이는 PDP 패널 제작의 재료비에 원인이 있겠지만, 특히 PDP 패널 구동 회로에서 사용되는 부품비로 많은 비용이 소요되기 때문이다.
다시 말해서, PDP 패널 구동시 가스방전을 위해서는 160V 이상의 높은 전압에서 동작하여야 하는데, 해당 PDP 패널 구동 회로에서 이를 제어하기 위해서는 고가의 부품소자를 많이 사용해야 하고, 또한 구동 파형이 다양한 전압을 사용하여 만들어지기 때문에 많은 수의 전원도 필요하기 때문에 AC형 PDP 패널이 다른 화상표시장치들에 가격이 높은 것이다.
이에, 최근 FHP(Fujitsu Hitachi Plasma display Ltd)에서 TERES(TEchnology of REciprocal Sustainer) 구동방식을 발표하였는데, 이는 종래의 기술과 비교하여 인가되는 구동 전압을 절반으로 줄일 수 있으며, 또한 구동용 부품과 전원수를 대폭 줄임으로서 원가절감에 유리한 방식이다.
즉, 일반적인 구동방식의 경우 X 전극과 Y 전극에 서스테인(Sustain)용 전압인 'Vs' 전압을 교번으로 인가하여 방전을 일으켰으나, TERES 구동방식에서는 X 전극에 'Vs/2' 전압을 인가하고, 동시에 Y 전극에는 '-Vs/2' 전압을 인가하는 방식으 로서, 실질적으로 셀(Cell)에 'Vs' 전압을 인가하면서 외부인가 전압은 절반으로 감소시킬 수 있다.
또한, 종래의 구동방식에서는 필요한 전원수(Y-sustain 기준)가 Vs, Vsc(레벨용), Vy(스캔용) 등 3개가 필요하였으나, TERES 구동방식의 경우 Vs 전압만으로 위의 세가지 기능을 가능하게 함으로서 전원수도 줄일 수 있다.
이러한 종래의 TERES 구동방식에 의한 AC형 PDP 패널 구동 회로는 첨부된 도면 도 1과 같으며, 여기서 제1FET(11)와 제3FET(13)는 콘덴서(C)를 충전하는 역할을 하고, 제2FET(12)는 콘덴서(C)에 충전된 전압을 음전압으로 반전시키는 역할을 하며, 제4FET(14)와 제5FET(15)는 앞에서 만들어진 전압을 이용하여 도 2와 같은 유지방전파형을 발생시키는 역할을 한다.
예를 들어, 유지방전전압을 160V로 가정한 경우 TERES 구동방식이 적용된 AC형 PDP 패널 구동 회로에 위치하고 있는 5개의 FET는 첨부된 도면 도 3의 (가), (나), (다)에 도시된 바와 같은 동작을 통해 각각 '+80V', '-80V', '0V' 전압을 출력할 수 있으며, 여기에서 '+80V'와 '-80V' 전압을 유지방전을 위해 사용하고, '+80V'와 '0V' 전압을 스캔 전압으로 사용하고 있다.
즉, 종래의 TERES 구동방식의 경우 도 3의 (가)와 같이 제1FET(11)와 제3FET(13)를 및 제4FET(14)를 온(ON)시켜 '+80V' 전압을, (나)와 같이 제2FET(12)와 제5FET(15)를 온시켜 '-80V' 전압을, (다)와 같이 제1FET(11)와 제3FET(13) 및 제5FET(15)를 온시켜 '0V' 전압을 각각 발생시킴으로써, 이를 PDP 패널 구동시에 유지방전전압 및 스캔 전압으로 사용할 수 있으며, 이로써 PDP 패널의 구동에 필요 한 전원수와 부품소자수를 그 이전의 구동방식에 비해 감소시키고 있다. 이때, 콘덴서(C)에 축적되는 전압은 제1FET(11)와 제3FET(13)의 온 동작에 의해 사용되며, 전극에 공급되는 최종 전압은 제4FET(14)와 제5FET(15)에 의해 인가된다.
전술한 바와 같이, 전술한 종래의 TERES 구동방식은 기존의 유지방전회로를 개선시키고, 이를 통해 구동 전압과 비방전시 소비전력 및 전원수와 부품소자수 등을 감소시켜 전체적인 비용절감의 효과를 얻을 수 있는 것은 사실이지만, 이 역시 CRT와 같은 화상표시장치들에 비해서는 여전히 가격이 매우 높다는 문제점이 있다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 4개의 FET와, 2개의 콘덴서 및 다이오드를 기반으로 전압의 증배나 반전이 가능한 AC형 PDP 패널 구동 회로를 구현함으로써, 출력 전압의 종류를 다양화함과 동시에 해당 PDP 패널 구동에 필요한 구동 전압과 비방전시의 소비전력 및 전원수와 부품소자수를 감소시키는데 있다.
본 발명의 다른 목적은, AC형 PDP 패널 구동에 필요한 전원수와 부품소자수를 감소시킴으로써, 구동 회로 개발 및 제작시의 비용을 절감함과 동시에 해당 PDP 패널 구동 특성을 개선하는데 있다.
상술한 바와 같은 목적을 해결하기 위한 본 발명의 특징은, 교류형 플라즈마 디스플레이 패널의 구동에 필요한 전압을 공급하는 구동 회로에 있어서, 방전유지전압의 1/3에 해당되는 전압을 입력받는 입력단자 측과 드레인 단자가 연결된 상태에서 소스 단자에 일단이 연결된 제2콘덴서를 충전하고, 제1콘덴서와 구동 전압을 직렬로 연결시켜 전압을 증배시키는 제1FET와; 상기 제1FET의 소스 단자에 자신의 드레인 단자가 연결된 상태에서 상기 드레인 단자에 일단이 연결된 상기 제1콘덴서를 충전하고, 상기 제2콘덴서에 충전된 전압을 음전압으로 반전시키는 제2FET와; 상기 입력단자 및 제1FET의 드레인 단자와 자신의 애노드 단자가 연결된 상태에서 상기 제1FET가 온되는 경우 상기 제1FET와 제1콘덴서에 의해 증배된 전압이 캐소드 단자를 통해 상기 입력단자 측으로 인가되는 것을 방지하는 제1다이오드와; 상기 제2FET의 소스 단자 및 접지와 자신의 캐소드 단자가 연결된 상태에서 상기 제2FET가 온되는 경우 상기 제2FET와 제2콘덴서에 의해 반전된 음전압이 애노드 단자를 통해 상기 접지로 인가되는 것을 방지하는 제2다이오드와; 상기 제1다이오드의 캐소드 단자 및 제1콘덴서의 다른 일단이 자신의 드레인 단자와 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제3FET와; 상기 제2다이오드의 애노드 단자 및 제2콘덴서의 다른 일단이 자신의 소스 단자와 연결되고, 상기 제3FET의 소스 단자와 자신의 드레인 단자가 서로 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제4FET를 포함하는 교류형 플라즈마 디스플레이 패널 구동 회로를 구현하는데 있다.
여기서, 상기 제1콘덴서는 제1FET가 온되는 경우 전압을 증배시키고, 상기 제1콘덴서와 일단이 연결된 제2콘덴서는 제2FET가 온되는 경우 전압을 반전시키는 것을 특징으로 한다.
본 발명의 다른 특징은, 교류형 플라즈마 디스플레이 패널의 구동에 필요한 전압을 공급하는 구동 회로에 있어서, 방전유지전압의 1/2에 해당되는 전압을 입력받는 입력단자 측과 드레인 단자가 연결된 상태에서 소스 단자에 일단이 연결된 콘덴서를 충전하는 제1FET와; 상기 제1FET의 소스 단자에 자신의 드레인 단자가 연결된 상태에서 상기 드레인 단자에 일단이 연결된 상기 콘덴서에 충전된 전압을 음전압으로 반전시키는 제2FET와; 상기 제2FET의 소스 단자 및 접지와 자신의 캐소드 단자가 연결된 상태에서 상기 제2FET가 온되는 경우 상기 제2FET와 콘덴서에 의해 반전된 음전압이 애노드 단자를 통해 상기 접지로 인가되는 것을 방지하는 다이오드와; 상기 입력단자 및 제1FET의 드레인 단자가 자신의 드레인 단자와 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제3FET와; 상기 다이오드의 애노드 단자 및 콘덴서의 다른 일단이 자신의 소스 단자와 연결되고, 상기 제3FET의 소스 단자와 자신의 드레인 단자가 서로 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제4FET를 포함하는 교류형 플라즈마 디스플레이 패널 구동 회로를 구현하는데 있다.
이때, 상기 콘덴서는 입력단자에서 '+' 전압을 사용하는 구간에 충전되는 것을 특징으로 한다.
본 발명의 또 다른 특징은, 교류형 플라즈마 디스플레이 패널의 구동에 필요한 전압을 공급하는 구동 회로에 있어서, 방전유지전압의 1/2에 해당되는 전압을 입력받는 입력단자 측과 드레인 단자가 연결된 상태에서 소스 단자에 일단이 연결된 콘덴서와 구동 전압을 직렬로 연결시켜 전압을 증배시키는 제1FET와; 상기 제1FET의 소스 단자에 자신의 드레인 단자가 연결된 상태에서 상기 드레인 단자에 일단이 연결된 상기 콘덴서를 충전하는 제2FET와; 상기 입력단자 및 제1FET의 드레인 단자와 자신의 애노드 단자가 연결된 상태에서 상기 제1FET가 온되는 경우 상기 제1FET와 콘덴서에 의해 증배된 전압이 캐소드 단자를 통해 상기 입력단자 측으로 인가되는 것을 방지하는 다이오드와; 상기 제1다이오드의 캐소드 단자 및 콘덴서의 다른 일단이 자신의 드레인 단자와 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제3FET와; 접지 및 상기 제2FET의 소스 단자가 자신의 소스 단자와 연결되고, 상기 제3FET의 소스 단자와 자신의 드레인 단자가 서로 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제4FET를 포함하는 교류형 플라즈마 디스플레이 패널 구동 회로를 구현하는데 있다.
여기서, 상기 콘덴서는 입력단자에서 '-' 전압을 사용하는 구간에 충전되는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 AC형 PDP 패널 구동 회로는 종래의 TERES 구동방식에 의한 AC형 PDP 패널 구동 회로와 비교해 볼 때 구동 FET의 갯수를 5개에서 4개로 감소시 켜 보다 나은 특성과 비용절감 효과를 얻고자 하는데, 이러한 AC형 PDP 패널 구동 회로를 몇가지 실시예를 참조하여 설명하면 다음과 같다.
첫째로, 본 발명의 일실시예에 따른 AC형 PDP 패널 구동 회로는 첨부한 도면 도 4에 도시한 바와 같이, 4개의 FET(41~44)와 2개의 콘덴서(C1, C2) 및 2개의 다이오드(D1, D2)로 구성할 수 있는데, 이때 방전유지전압 Vs의 1/3에 해당되는 전압인 'Vs/3' 전압을 구동 전압으로 사용한다.
이러한 AC형 PDP 패널 구동 회로에서 입력단자 측과 드레인 단자(D)가 연결된 제1FET(41)는 소스 단자(S)에 일단('+' 단자)이 연결된 제2콘덴서(C2)를 충전하는 역할과, 제1콘덴서(C1)와 구동 전압을 직렬로 연결시켜 전압을 증배시키는 역할을 하며, 제1FET(41)의 소스 단자(S)에 자신의 드레인 단자(D)가 연결된 제2FET(42)는 드레인 단자(D)에 일단('-' 단자)이 연결된 제1콘덴서(C1)를 충전하는 역할과, 제2콘덴서(C2)에 충전된 전압을 음전압으로 반전시키는 역할을 한다.
제1다이오드(D1)의 캐소드 단자(K) 및 제1콘덴서(C1)의 다른 일단('+' 단자)이 자신의 드레인 단자(D)와 연결된 제3FET(43)와, 제2다이오드(D2)의 애노드 단자(A) 및 제2콘덴서(C2)의 다른 일단('-' 단자)이 자신의 소스 단자(S)와 연결된 제4FET(44)는 구동 회로의 출력단자에 해당되는 소스 단자(S)와 드레인 단자(D)가 서로 연결되어 있고, 이들은 앞에서 만들어진 전압을 이용하여 도 5와 같은 유지방전파형을 발생시키는 역할을 하며, 제1콘덴서(C1)는 제1FET(41)가 온되는 경우 전압을 증배시키고, 제1콘덴서(C1)와 일단('+' 단자)이 연결된 제2콘덴서(C2)는 제2FET(42)가 온되는 경우 전압을 반전시키는 역할을 한다.
그리고, 입력단자 및 제1FET(41)의 드레인 단자(D)와 자신의 애노드 단자(A)가 연결된 제1다이오드(D1)는 제1FET(41)가 온되는 경우 제1FET(41)와 제1콘덴서(C1)에 의해 증배된 전압이 캐소드 단자(K)를 통해 입력단자 측으로 인가되는 것을 방지하며, 제2FET(42)의 소스 단자(S) 및 접지(GND)와 자신의 캐소드 단자(K)가 연결된 제2다이오드(D2)는 제2FET(42)가 온되는 경우 제2FET(42)와 제2콘덴서(C2)에 의해 반전된 음전압이 애노드 단자(A)를 통해 접지(GND)로 인가되는 것을 방지하는 역할을 한다.
이러한 AC형 PDP 패널 구동 회로에서 유지방전전압을 165V로 가정한 경우 상술한 구동 회로에 위치하고 있는 4개의 FET(41~44)는 첨부한 도면 도 6의 (가), (나), (다), (라)에 도시한 바와 같은 동작을 통해 4종류의 전압 즉, '+110V', '-55V', '+55V', '0V' 전압을 출력하게 되며, 여기에서 '+110V'와 '-55V' 전압을 유지방전을 위해 사용하고, 다른 전압('+55V', '-55V', '0V') 중에서 일부 전압을 스캔 전압으로 사용함으로써, PDP 패널 구동에 필요한 전원수와 부품소자수를 감소시킬 수 있게 되며, 특히 '+55V'와 '-55V' 전압을 스캔 전압으로 사용하고, 제3FET(43)와 제4FET(44)를 스캔 IC로 대체하는 경우 전원수의 감소뿐 아니라 부품소자수를 최소화할 수 있어 최대의 비용절감 효과를 얻을 수 있게 된다.
즉, 도 6의 (가)와 같이 제1FET(41)와 제3FET(43)를 온시키고 제2FET(42)와 제4FET(44)를 오프시켜 '+110V' 전압을, (나)와 같이 제1FET(41)와 제3FET(43)를 오프시키고 제2FET(42)와 제4FET(44)를 온시켜 '-55V' 전압을, (다)와 같이 제1FET(41)와 제4FET(44)를 오프시키고 제2FET(42)와 제3FET(43)를 온시켜 '+55V' 전압을, (라)와 같이 제1FET(41)와 제4FET(44)를 온시키고 제2FET(42)와 제3FET(43)를 오프시켜 '0V' 전압을 각각 발생시킴으로써, 이를 PDP 패널 구동시에 유지방전전압 및 스캔 전압으로 사용할 수 있게 된다.
그리고, 상술한 AC형 PDP 패널 구동 회로는 구동 전압을 1/3 수준으로 낮추기 위해 제1다이오드(D1)와 제1콘덴서(C1)를 이용하여 전압을 증배하는 부분과, 제2다이오드(D2)와 제2콘덴서(C2)를 이용하여 전압을 반전시키는 부분으로 구성되는데, 이때, 증배 부분을 사용하는 구간에서는 반전 부분의 제2콘덴서(C2)를 충전시키게 되고, 반전 부분을 사용하는 구간에서는 증배 부분의 제1콘덴서(C1)를 충전시키게 된다.
둘째로, 본 발명의 다른 실시예에 따른 AC형 PDP 패널 구동 회로는 첨부한 도면 도 7에 도시한 바와 같이, 4개의 FET(71~74)와 1개의 콘덴서(C2) 및 1개의 다이오드(D2)로 구성할 수 있는데, 이는 도 4에 도시한 구동 회로에서 제1콘덴서(C1) 및 제1다이오드(D1)를 제거한 구조로서, 방전유지전압 Vs의 1/2에 해당되는 전압인 'Vs/2' 전압을 구동 전압으로 사용하게 된다.
이러한 AC형 PDP 패널 구동 회로에서 입력단자 측과 드레인 단자(D)가 연결된 제1FET(71)는 소스 단자(S)에 일단('+' 단자)이 연결된 제2콘덴서(C2)를 충전하는 역할을 하며, 제1FET(71)의 소스 단자(S)에 자신의 드레인 단자(D)가 연결된 제2FET(72)는 드레인 단자(D)에 일단('+' 단자)이 연결된 제2콘덴서(C2)에 충전된 전압을 음전압으로 반전시키는 역할을 한다.
입력단자 및 제1FET(71)의 드레인 단자(D)가 자신의 드레인 단자(D)와 연결 된 제3FET(73)와, 제2다이오드(D2)의 애노드 단자(A) 및 제2콘덴서(C2)의 다른 일단('-' 단자)이 자신의 소스 단자(S)와 연결된 제4FET(74)는 구동 회로의 출력단자에 해당되는 소스 단자(S)와 드레인 단자(D)가 서로 연결되어 있고, 이들은 앞에서 만들어진 전압을 이용하여 도 8과 같은 유지방전파형을 발생시키는 역할을 하며, 제2콘덴서(C2)는 제2FET(72)가 온되는 경우 전압을 반전시키는 역할을 한다.
그리고, 제2FET(72)의 소스 단자(S) 및 접지(GND)와 자신의 캐소드 단자(K)가 연결된 제2다이오드(D2)는 제2FET(72)가 온되는 경우 제2FET(72)와 제2콘덴서(C2)에 의해 반전된 음전압이 애노드 단자(A)를 통해 접지(GND)로 인가되는 것을 방지하는 역할을 한다.
이러한 AC형 PDP 패널 구동 회로에서 유지방전전압을 160V로 가정한 경우 상술한 구동 회로에 위치하고 있는 4개의 FET(71~74)는 첨부한 도면 도 9의 (가), (나), (다)에 도시한 바와 같은 동작을 통해 3종류의 전압 즉, '+80V', '-80V', '0V' 전압을 출력하게 되며, 여기에서 '+80V'와 '-80V' 전압을 유지방전을 위해 사용하고, '+80V'와 '0V' 전압을 스캔 전압으로 사용하게 된다.
즉, 도 9의 (가)와 같이 제1FET(71)와 제3FET(73)를 온시키고 제2FET(72)와 제4FET(74)를 오프시켜 '+80V' 전압을, (나)와 같이 제1FET(71)와 제3FET(73)를 오프시키고 제2FET(72)와 제4FET(74)를 온시켜 '-80V' 전압을, (다)와 같이 제1FET(71)와 제4FET(74)를 온시키고 제2FET(72)와 제3FET(73)를 오프시켜 '0V' 전압을 각각 발생시킴으로써, 이를 PDP 패널 구동시에 유지방전전압 및 스캔 전압으로 사용할 수 있게 된다.
그리고, 상술한 AC형 PDP 패널 구동 회로는 구동 전압을 1/2 수준으로 낮추기 위해 제2다이오드(D2)와 제2콘덴서(C2)를 이용하여 전압을 반전시키는 구성을 갖게 되는데, 이때 입력단자에서 '+' 전압을 사용하는 구간에 반전 부분의 제2콘덴서(C2)를 충전시키게 된다.
셋째로, 본 발명의 또 다른 실시예에 따른 AC형 PDP 패널 구동 회로는 첨부한 도면 도 10에 도시한 바와 같이, 4 개의 FET(101~104)와 1개의 콘덴서(C1) 및 1개의 다이오드(D1)로 구성할 수 있는데, 이는 도 4에 도시한 구동 회로에서 제2콘덴서(C2) 및 제2다이오드(D2)를 제거한 구조로서, 방전유지전압 Vs의 1/2에 해당되는 전압인 'Vs/2' 전압을 구동 전압으로 사용하게 된다.
이러한 AC형 PDP 패널 구동 회로에서 입력단자 측과 드레인 단자(D)가 연결된 제1FET는 소스 단자(S)에 일단('-' 단자)이 연결된 제1콘덴서(C1)와 구동 전압을 직렬로 연결시켜 전압을 증배시키는 역할을 하며, 제1FET(101)의 소스 단자(S)에 자신의 드레인 단자(D)가 연결된 제2FET(102)는 드레인 단자(D)에 일단('-' 단자)이 연결된 제1콘덴서(C1)를 충전하는 역할을 한다.
제1다이오드(D1)의 캐소드 단자(K) 및 제1콘덴서(C1)의 다른 일단('+' 단자)이 자신의 드레인 단자(D)와 연결된 제3FET(103)와, 접지(GND) 및 제2FET(102)의 소스 단자(S)가 자신의 소스 단자(S)와 연결된 제4FET(104)는 구동 회로의 출력단자에 해당되는 소스 단자(S)와 드레인 단자(D)가 서로 연결되어 있고, 이들은 앞에서 만들어진 전압을 이용하여 도 11과 같은 유지방전파형을 발생시키는 역할을 하며, 제1콘덴서(C1)는 제1FET(101)가 온되는 경우 전압을 증배시키는 역할을 한다.
그리고, 입력단자 및 제1FET(101)의 드레인 단자(D)와 자신의 애노드 단자(A)가 연결된 제1다이오드(D1)는 제1FET(101)가 온되는 경우 제1FET(101)와 제1콘덴서(C1)에 의해 증배된 전압이 캐소드 단자(K)를 통해 입력단자 측으로 인가되는 것을 방지하는 역할을 한다.
이러한 AC형 PDP 패널 구동 회로에서 유지방전전압을 160V로 가정한 경우 상술한 구동 회로에 위치하고 있는 4개의 FET(101~104)는 첨부한 도면 도 12의 (가), (나), (다)에 도시한 바와 같은 동작을 통해 3종류의 전압 즉, '+160V', '0V', '+80V' 전압을 출력하게 되며, 여기에서 '+160V'와 '0V' 전압을 유지방전을 위해 사용하고, '+80V'와 '0V' 전압을 스캔 전압으로 사용하게 된다.
즉, 도 12의 (가)와 같이 제1FET(101)와 제3FET(103)를 온시키고 제2FET(102)와 제4FET(104)를 오프시켜 '+160V' 전압을, (나)와 같이 제1FET(101)와 제3FET(103)를 오프시키고 제2FET(102)와 제4FET(104)를 온시켜 '0V' 전압을, (다)와 같이 제1FET(101)와 제4FET(104)를 오프시키고 제2FET(102)와 제3FET(103)를 온시켜 '+80V' 전압을 각각 발생시킴으로써, 이를 PDP 패널 구동시에 유지방전전압 및 스캔 전압으로 사용할 수 있게 된다.
그리고, 상술한 AC형 PDP 패널 구동 회로는 구동 전압을 1/2 수준으로 낮추기 위해 제1다이오드(D1)와 제1콘덴서(C1)를 이용하여 전압을 증배하는 구성을 갖게 되는데, 이때 입력단자에서 '-' 전압을 사용하는 구간에 증배 부분의 제1콘덴서(C1)를 충전시키게 된다.
또한, 본 발명에 따른 AC형 PDP 패널 구동 회로에 대한 실시예는 상술한 것 으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 AC형 PDP 패널을 구동하기 위해 4개의 FET와, 2개의 콘덴서 및 다이오드를 기반으로 전압의 증배나 반전이 가능한 구동 회로를 구현함으로써, 출력 전압을 4종류로 다양화할 수 있게 됨과 동시에 해당 PDP 패널 구동에 필요한 구동 전압과 비방전시의 소비전력 및 전원수와 부품소자수를 감소시킬 수 있게 된다.
또한, 본 발명은 AC형 PDP 패널 구동에 필요한 전원수와 부품소자수를 감소시킴으로써, 구동 회로 개발 및 제작시의 비용절감 효과를 얻을 수 있으며, 해당 PDP 패널 구동 특성을 개선시킬 수 있게 된다.

Claims (6)

  1. 교류형 플라즈마 디스플레이 패널의 구동에 필요한 전압을 공급하는 구동 회로에 있어서,
    방전유지전압의 1/3에 해당되는 전압을 입력받는 입력단자 측과 드레인 단자가 연결된 상태에서 소스 단자에 일단이 연결된 제2콘덴서를 충전하고, 제1콘덴서와 구동 전압을 직렬로 연결시켜 전압을 증배시키는 제1FET와;
    상기 제1FET의 소스 단자에 자신의 드레인 단자가 연결된 상태에서 상기 드레인 단자에 일단이 연결된 상기 제1콘덴서를 충전하고, 상기 제2콘덴서에 충전된 전압을 음전압으로 반전시키는 제2FET와;
    상기 입력단자 및 제1FET의 드레인 단자와 자신의 애노드 단자가 연결된 상태에서 상기 제1FET가 온되는 경우 상기 제1FET와 제1콘덴서에 의해 증배된 전압이 캐소드 단자를 통해 상기 입력단자 측으로 인가되는 것을 방지하는 제1다이오드와;
    상기 제2FET의 소스 단자 및 접지와 자신의 캐소드 단자가 연결된 상태에서 상기 제2FET가 온되는 경우 상기 제2FET와 제2콘덴서에 의해 반전된 음전압이 애노드 단자를 통해 상기 접지로 인가되는 것을 방지하는 제2다이오드와;
    상기 제1다이오드의 캐소드 단자 및 제1콘덴서의 다른 일단이 자신의 드레인 단자와 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제3FET와;
    상기 제2다이오드의 애노드 단자 및 제2콘덴서의 다른 일단이 자신의 소스 단자와 연결되고, 상기 제3FET의 소스 단자와 자신의 드레인 단자가 서로 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제4FET를 포함하는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널 구동 회로.
  2. 제 1항에 있어서,
    상기 제1콘덴서는 제1FET가 온되는 경우 전압을 증배시키고, 상기 제1콘덴서와 일단이 연결된 제2콘덴서는 제2FET가 온되는 경우 전압을 반전시키는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널 구동 회로.
  3. 교류형 플라즈마 디스플레이 패널의 구동에 필요한 전압을 공급하는 구동 회로에 있어서,
    방전유지전압의 1/2에 해당되는 전압을 입력받는 입력단자 측과 드레인 단자가 연결된 상태에서 소스 단자에 일단이 연결된 콘덴서를 충전하는 제1FET와;
    상기 제1FET의 소스 단자에 자신의 드레인 단자가 연결된 상태에서 상기 드레인 단자에 일단이 연결된 상기 콘덴서에 충전된 전압을 음전압으로 반전시키는 제2FET와;
    상기 제2FET의 소스 단자 및 접지와 자신의 캐소드 단자가 연결된 상태에서 상기 제2FET가 온되는 경우 상기 제2FET와 콘덴서에 의해 반전된 음전압이 애노드 단자를 통해 상기 접지로 인가되는 것을 방지하는 다이오드와;
    상기 입력단자 및 제1FET의 드레인 단자가 자신의 드레인 단자와 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제3FET와;
    상기 다이오드의 애노드 단자 및 콘덴서의 다른 일단이 자신의 소스 단자와 연결되고, 상기 제3FET의 소스 단자와 자신의 드레인 단자가 서로 연결된 상태에서 앞단에서 만들어진 전압을 이용하여 소정의 유지방전파형을 출력하는 제4FET를 포함하는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널 구동 회로.
  4. 제 3항에 있어서,
    상기 콘덴서는, 입력단자에서 '+' 전압을 사용하는 구간에 충전되는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널 구동 회로.
  5. 삭제
  6. 삭제
KR1020020018143A 2002-04-03 2002-04-03 교류형 플라즈마 디스플레이 패널 구동 회로 KR100861847B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018143A KR100861847B1 (ko) 2002-04-03 2002-04-03 교류형 플라즈마 디스플레이 패널 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018143A KR100861847B1 (ko) 2002-04-03 2002-04-03 교류형 플라즈마 디스플레이 패널 구동 회로

Publications (2)

Publication Number Publication Date
KR20030080115A KR20030080115A (ko) 2003-10-11
KR100861847B1 true KR100861847B1 (ko) 2008-10-07

Family

ID=32377624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018143A KR100861847B1 (ko) 2002-04-03 2002-04-03 교류형 플라즈마 디스플레이 패널 구동 회로

Country Status (1)

Country Link
KR (1) KR100861847B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713164B2 (ja) 2005-01-13 2011-06-29 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその駆動方法
KR100762141B1 (ko) * 2005-09-28 2007-10-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동회로 및 구동방법
KR100791355B1 (ko) * 2006-02-28 2008-01-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 싱글 서스테인 구동 장치 및구동 방법
KR100754881B1 (ko) * 2006-04-05 2007-09-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 유지 구동 장치 및 그구동방법
KR100800521B1 (ko) * 2006-08-10 2008-02-04 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100918046B1 (ko) * 2006-09-20 2009-09-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100918047B1 (ko) * 2006-10-31 2009-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100814829B1 (ko) * 2007-01-03 2008-03-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263534A (en) * 1980-01-08 1981-04-21 International Business Machines Corporation Single sided sustain voltage generator
JPH06332401A (ja) * 1993-05-25 1994-12-02 Fujitsu Ltd カラー型プラズマディスプレイ装置の電源装置
JPH1185093A (ja) * 1997-09-02 1999-03-30 Pioneer Electron Corp 表示パネル駆動装置
KR20010007548A (ko) * 1999-06-30 2001-01-26 아끼구사 나오유끼 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263534A (en) * 1980-01-08 1981-04-21 International Business Machines Corporation Single sided sustain voltage generator
JPH06332401A (ja) * 1993-05-25 1994-12-02 Fujitsu Ltd カラー型プラズマディスプレイ装置の電源装置
JPH1185093A (ja) * 1997-09-02 1999-03-30 Pioneer Electron Corp 表示パネル駆動装置
KR20010007548A (ko) * 1999-06-30 2001-01-26 아끼구사 나오유끼 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로

Also Published As

Publication number Publication date
KR20030080115A (ko) 2003-10-11

Similar Documents

Publication Publication Date Title
KR100297853B1 (ko) 멀티스텝형에너지회수장치
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100365693B1 (ko) 교류 플라즈마 디스플레이 패널의 유지방전 회로
US7161564B2 (en) Apparatus and method for driving a plasma display panel
US7193586B2 (en) Apparatus and methods for driving a plasma display panel
KR19980023076A (ko) 피디피(pdp)의 전력회수장치
US6215463B1 (en) Driving system for a display panel
KR100861847B1 (ko) 교류형 플라즈마 디스플레이 패널 구동 회로
KR20040089465A (ko) 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치
KR20000015220A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치와 이를 이용한 에너지 회수방법
EP1267320A2 (en) Driving apparatus of display panel
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
EP1763010A2 (en) Plasma display apparatus
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR20030002997A (ko) Ｐｄｐ 장치의 구동회로
US20060077133A1 (en) Plasma display device and driving method thereof
KR100627292B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP4510423B2 (ja) 容量性発光素子の駆動装置
KR100502351B1 (ko) 어드레스-디스플레이 혼합 구동 방법을 수행하는 플라즈마디스플레이 패널의 구동 장치
JPH1152908A (ja) プラズマディスプレイパネルの駆動装置
KR20040071491A (ko) 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2000066631A (ja) 表示パネル駆動装置
KR100381267B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법
JP2006330669A (ja) プラズマ表示装置及びその駆動装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee