KR20040071491A - 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로 - Google Patents

스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로 Download PDF

Info

Publication number
KR20040071491A
KR20040071491A KR1020030007483A KR20030007483A KR20040071491A KR 20040071491 A KR20040071491 A KR 20040071491A KR 1020030007483 A KR1020030007483 A KR 1020030007483A KR 20030007483 A KR20030007483 A KR 20030007483A KR 20040071491 A KR20040071491 A KR 20040071491A
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
panel
power source
circuit
Prior art date
Application number
KR1020030007483A
Other languages
English (en)
Other versions
KR100453892B1 (ko
Inventor
진광호
김진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0007483A priority Critical patent/KR100453892B1/ko
Publication of KR20040071491A publication Critical patent/KR20040071491A/ko
Application granted granted Critical
Publication of KR100453892B1 publication Critical patent/KR100453892B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A46—BRUSHWARE
    • A46B—BRUSHES
    • A46B15/00—Other brushes; Brushes with additional arrangements
    • A46B15/0055—Brushes combined with other articles normally separate from the brushing process, e.g. combs, razors, mirrors
    • A—HUMAN NECESSITIES
    • A46—BRUSHWARE
    • A46B—BRUSHES
    • A46B2200/00—Brushes characterized by their functions, uses or applications
    • A46B2200/10—For human or animal care
    • A46B2200/1066—Toothbrush for cleaning the teeth or dentures

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 동일한 전원으로부터 극성이 다른 유지 전압을 제공하는 구동 회로에서 간단한 구조로써 정확히 셀을 스캔/어드레싱 할 수 있는 스캔 전압을 제공할 수 있는 플라즈마 디스플레이 패널의 구동 회로에 관한 것이다. 본 발명의 구동회로는, 유지 전압이 충전되는 제 1 커패시터를 포함하는 유지 전원회로부와 스캔 전압에 이용되는 전압이 충전되는 제 2 커패시터를 포함하는 스캔 전압 생성회로를 구비한다. 유지 전압의 스캔 전압의 극성과 같을 때, 유지 전압과 상기 제 2 커패시터에 충전된 전압을 이용하여 바람직한 스캔 전압으로서 패널 커패시터에 인가한다.
본 발명의 구성에 의하면, 저렴한 비용과 낮은 복잡도로써 어드레스 전압과 스캔 전압과의 차에 의해서 발생하는 강한 방전을 방지하고 플라즈마 디스플레이 전체의 화질 열화를 방지하는 현저한 효과를 가진다.

Description

스캔 전압 생성회로를 포함하는 플라즈마 디스플레이 패널의 구동 회로{driver circuit of plasma display panel comprising scan voltage generator circuit }
본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)의 구동 회로에 관한 것으로, 특히 간단한 구조로써 어드레스 기간동안 정확한 어드레싱과 패널 방전을 방지할 수 있는 스캔 전압 생성회로 및 그 생성 회로가 부가된 구동 회로에 관한 것이다.
최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 1에 도시한 바와 같이, 제 1 유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 스캔전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제 2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제 1 유리기판(1)과 제 2 유리기판(6)은 스캔전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 스캔전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.
도 2에 도시한 바와 같이, PDP 전극은 m × n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 스캔전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 스캔전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.
도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도를 나타낸다. 도3에 도시한 바와 같이 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.
리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.
어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이하, 종래의 구동 회로가 도시된 도 4를 참조로 하여, 종래의 스캔 전압 생성에 대해서 상세히 설명한다. 도 4에 도시된 회로중, Y 전극 구동 회로(10a)는 하나의 유지 전압 전원을 이용하여 +Vs, -Vs 펄스를 Y 전극에 교번으로 인가하고, X 전극에는 Y 전극과는 반대인 극성 즉, -Vs, +Vs 펄스가 교대로 인가하여 절대값 2Vs 만큼의 유지전압을 생성할 수 있다. 도 4에서는 X 전극 구동회로(20a)와 Y 전극 구동 회로의 구성이 거의 유사하므로 구체적인 회로도를 생략하였다.
그 동작을 살펴보면 트랜지스터(SW1)가 온(on)되고, 트랜지스터(SW2)가 오프(off)되는 경우, 커패시터(Cs) 양단에 Vs 만큼의 전위차가 발생한다. 이 상태에서 트랜지스터(SW3)가 온 되고 트랜지스터(SW4)가 오프 되면 패널 커패시터(Cp)에 일정시간 +Vs 전압 펄스가 인가 된다.
반대로, 트랜지스터(SW1)가 오프 되고 트랜지스터(SW2)가 온 되면, 충전된 커패시터(Cs)에 노드(b)에서 접지 대비 -Vs 전압이 걸리게 되고, 이후 트랜지스터(SW3)가 오프 되고 트랜지스터(SW4)가 온 되면, 패널 커패시터(Cp)에 -Vs 전압 펄스가 인가된다.
즉, 도 4에 도시된 구동 회로는, 패널 커패시터의 일단과 타단에 각각 +Vs전압(또는, -Vs 전압)과 -Vs 전압(또는 +Vs)전압이 인가되어, 패널 커패시터의 양단에는 2Vs 전압과 -2Vs 전압이 걸리게 된다.
이와 같이, 상기 종래의 구동회로에 의하면, 플라즈마 가스를 방전시키기 위한 방전 전압에 해당하는 패널 커패시터의 양단 사이의 전압이 2Vs(-2Vs)임에도 불구하고, 각 트랜지스터의 드레인-소스 사이에는 Vs 전압만 걸리기 때문에 저내압(Vs)의 소자를 사용하여 구동 회로를 구성할 수 있다는 장점이 있다.
한편, 도 4에 도시된 구동 회로는 어드레스 기간 동안은 별도의 스캔 전압 생성회로 없이 Y 전극에 인가되는 -Vs 펄스를 이용하여 스캔 전압으로 사용하고 있다. 이러한, 펄스 파형은 도 3의 어드레스 구간의 파형도에서 확인 할 수 있다.
그러나, 이러한, 유지 전압(-Vs)을 스캔 전압으로 그대로 사용하는 종래 기술은 이하와 같은 문제점이 있다. 어드레스 전압(Va)과 스캔 전압의 차의 절대값이 클수록 그 셀을 선택하는 어드레싱 능력은 뛰어나지만, 셀이 방전을 일으킬 가능성도 커진다. 어드레싱 구간동안, 셀을 선택하는 것 이외에 강한 방전이 발생한다면, 전체적인 화면의 콘트라스트가 떨어지게 되어 전체적인 화질의 열화를 가져온다.
반면에, 도 4에 도시된 구동 회로에서 적절한 스캔 전압을 생성하는 부분과 유지 전압을 인가하는 부분과 분리하여 별도로 설치하는 경우에는 전력 소모가 커지며, 구동 회로의 복잡도가 커지는 문제점이 존재한다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 간단한 구조와 저렴한 비용으로 바람직한 스캔 전압을 생성할 수 있는 플라즈마 디스플레이 패널의 구동회로를 제공하기 위한 것이다.
도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.
도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.
도 3은 종래 플라즈마 디스플레이 패널의 구동파형도이다.
도 4는 종래 플라즈마 디스플레이 패널의 구동 회로도이다.
도 5는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로도 이다.
도 6은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 7은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동 회로도이다.
도 8은 도 7에 도시된 제 2 실시예를 이용한 보다 구체적인 스캔 전극(Y 전극)의 구동 회로를 도시한 회로도이다.
본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동 회로는 패널 커패시터의 전극에 제 1 전압과 상기 제 1 전압과 동일한 크기이며 극성이 반대인 제 2 전압을 교대로 인가하는 유지 전원 회로; 및 상기 패널 커패시터의 전극에 제 2 전압의 극성과 동일하며, 제 2 전압보다 작은 절대치를 가지는 제 3 전압을 인가하는 스캔 전압 생성 회로를 포함한다. 여기서, 상기 유지 전원 회로는, 제 1 전원과; 상기 제 1 전원에 의해 전압이 충전되는 제 1 커패시터로서, 제 1 단이 패널 커패시터에 연결되고 제 2 단이 접지에 연결되어 상기 충전된 전압이 제 1 전압으로서 인가되고, 상기 제 1 단이 접지와 연결되고 상기 제 2 단이 패널 커패시터와 연결되어 상기 충전된 전압이 제 2 전압으로서 인가되는, 상기 제 1 커패시터를 포함하고, 상기 스캔 전압 생성 회로는, 제 2 전원과; 제 2 전원과 제 2 커패시터 사이에서 절환되는 제 1 스위치와; 제 1 단이 상기 제 1 스위치를 통해 상기 제 2 전원에 연결되고, 제 2 단이 상기 제 1 커패시터의 제 2 단과 연결된 제 2 커패시터를 포함하고, 상기 제 2 커패시터의 제 1 단과 상기 제 1 커패시터의 제 1 단사이의 전압이 제 3 전압으로서 패널 커패시터에 인가된다.
또한, 본 발명의 또 다른 특징을 따른 플라즈마 디스플레이 패널의 구동 회로에서 스캔 전압 생성회로는 상기 스캔 전압 생성 회로는, 제 2 전원과; 제 2 전원에서 제 3 커패시터에 대해 역방향으로 접속된 제 1 다이오드와; 제 1 단이 상기 제 2 전원에 전기적으로 연결되고 제 2 단이 제 1 전원에 전기적으로 연결되어 전압이 충전되고, 상기 제 1 단이 접지와 연결되고 상기 제 2 단이 상기 패널 커패시터의 전극에 연결되어 상기 충전된 전압이 제 3 전압으로서 패널 커패시터에 인가되는 제 3 커패시터를 포함한다.
여기서, 상기 스캔 전압 생성 회로는, 어드레스 기간동안 상기 제 3 전압을 패널 커패시터에 인가한다. ,
또한 본 발명에 따른 구동회로에 있어서, 상기 제 1 커패시터의 양단에 병렬로 연결된 에너지 회수회로를 더 포함할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. (어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.)
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 구동 회로에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 5는 본 발명의 특징을 따른 구동 회로의 제 1 실시예를 도시한 도면이다.
도 5에 도시된 바와 같이, 본 발명의 제 1 실시예에서, Y측 구동회로(100)는, 유지 전압 전원(Vs), 트랜지스터(M1, M2), 유지 전압이 충전되는 커패시터(Cs) 및 다이오드(D1)를 포함하는 유지 전압 전원 회로부(110)와, 전압 전원(V1), 트랜지스터(M5), 커패시터(C1), 스캔 전압 출력 단자(Vscan)를 포함하는 스캔 전압 생성회로(120)를 구비한다. 또한, 트랜지스터(M3, M4)가 커패시터(Cs)의 한쪽 단부와 다른 쪽 단부사이에 연결되고, 그 접점이 패널 커패시터(Cp)의 한쪽 단자(즉, Y 전극)에 연결된다. 이 트랜지스터(M3, M4)는 커패시터(Cs)에 충전된 전압의 극성을 교번하여 패널 커패시터(Cp)에 인가한다.
여기서, 트랜지스터(M1, M2)는 유지 전압 전원(Vs)과 접지 전위 사이에 직렬로 연결된다. 커패시터(Cs)는, 트랜지스터(M2)의 양단과 접속되며, 접지 전위로 연결되는 커패시터(Cs)의 일단에는 다이오드(D1)가 순방향으로 접속된다. 상기 다이오드(D1)는 동일한 기능을 수행하는 다른 스위치 소자로 대체될 수 도 있다. 트랜지스터(M5)는 전압 전원(V1)과, 커패시터(C1)의 일단 사이에 직렬로 연결되며, 커패시터(C1)의 타단은 접지와 접속되는 커패시터(Cs)의 일단(b)과 접속되어 다이오드(D1)을 통해 접지 전위와 전기적으로 접속된다.
한편, 본 발명의 제 1 실시예에서, X 측 구동회로(200)는 Y 측 구동회로 중에서 스캔 전압 생성회로(120)가 생략된 형태이며, 나머지 구동 회로는 Y측 구동회로와 유사하다.
이하, 스캔 전압 출력 단자(Vscan)로 스캔 전압을 출력하는 동작을 설명한다.
먼저, 트랜지스터(M5)가 온(on) 되면, 커패시터(C1)의 양단에는 스캔 전압전원(V1)이 충전된다. 이후, 트랜지스터(M1)가 온(on) 되고, 트랜지스터(M2)가 오프(off) 되면, 인가된 전압(Vs)은 커패시터(Cs)에 유지 전압(+Vs)으로서 충전된다. 이 때, 유지 전압을 패널에 인가하는데 쓰이는 트랜지스터(M3, M4)는 모두 오프된 상태이다.
커패시터(Cs)에 유지 전압(Vs)이 충전되면, 트랜지스터(M2)가 온 되고, 트랜지스터(M1)가 오프 된다. 이 때, 노드(Vscan), 노드(b), 노드(a), 접지 전위를 순차적으로 연결하는 경로의 양단에는 V1 - Vs 만큼의 전위차가 발생 된다. 이 때, 스캔 전압 생성회로(120)은 스캔 전압 출력단자(Vscan)를 통해 스캔 전압(V1-Vs)을 Y 전극으로 출력한다.
이상의 설명에서 알 수 있듯, 본 발명의 제 1 실시예에서는, V1 또는 C1을 조정함에 따라, 미세하게 스캔 전압을 조정할 수 있게 된다. 실제적으로, 스캔 전압은 음의 값을 가지며, V1의 절대값은 -Vs의 절대값보다 매우 작다. 도 6에 도시된 신호 파형도에 나타나는 바와 같이, Y 전극에 가해지는 스캔 전압(-Vs+V1)의 절대값은 종래 기술의 스캔 전압(-Vs)의 절대값보다 작은 것을 알 수 있다. 따라서, 제 1 실시예의 구동회로는 스캔 전압과 어드레스 전압간의 차이에 의해 발생할 수 있는 강한 방전이 방지될 수 있으며, 정확한 어드레싱이 이루어지는 스캔 전압을 생성할 수 있다.
또한, 제 1 실시예의 구동회로는 V1 은 별도의 스캔 전압을 전압 생성할 때 필요한 전압의 절대치보다 매우 낮기 때문에 저가의 비용과 간단한 구조로 구현될 수 있다.
도 7에서는, 본 발명의 제 2 실시예에 따른, 플라즈마 디스플레이 구동 회로가 도시되어 있다.
도 7에 도시된 바와 같이, 본 발명의 제 2 실시예에서, Y측 구동회로(100)는, 유지 전압 전원(Vs), 트랜지스터(M1, M2), 유지 전압이 충전되는 커패시터(Cs) 및 다이오드(D1)를 포함하는 유지 전압 전원 회로부(110)와, 전압 전원(V2), , 커패시터(C2), 다이오드(D2) 및 스캔 전압 출력 단자(Vscan)를 포함하는 스캔 전압 생성회로(130)를 구비한다. 또한, 트랜지스터(M3, M4)가 커패시터(Cs)의 한쪽 단부와 다른 쪽 단부사이에 연결되고, 그 접점이 패널 커패시터(Cp)의 한쪽 단자(즉, Y 전극)에 연결된다. 이 트랜지스터(M3, M4)는 커패시터(Cs)에 충전된 전압의극성을 교번하여 패널 커패시터(Cp)에 인가한다.
여기서, 트랜지스터(M1, M2)는 유지 전압 전원(Vs)과 접지 전위 사이에 직렬로 연결된다. 커패시터(Cs)는, 트랜지스터(M2)의 양단과 접속되며, 접지 전위로 연결되는 커패시터(Cs)의 일단에는 다이오드(D1)가 순방향으로 접속된다. 상기 다이오드(D1)는 동일한 기능을 수행하는 다른 스위치 소자로 대체될 수 도 있다. 다이오드(D2)는 전압 전원(V2)과, 커패시터(C2)의 일단 사이에 직렬로 연결되며, 상기 전압 전원에 대하여 순방향으로 배치된다. 커패시터(C2)의 타단은 스위치(M1)과 접속되는 커패시터(Cs)의 일단(a)과 접속된다.
도 5에 도시된 구동 회로와 달리, 본 발명의 제 2 실시예에서는 트랜지스터(M5)가 없으며, 커패시터(C2)의 한쪽 단부는 노드(a)에 접속되며, 다른 쪽 단부는 스캔 전압 출력 단자에 접속된다. 또한, 다이오드(D2)는 전압 전원(V2)과 스캔 전압 출력부 사이에 위치하여, 전류 흐름을 제한한다.
한편, 본 발명의 제 2 실시예에서, X 측 구동회로(200)는 Y 측 구동회로 중에서 스캔 전압 생성회로(130)가 생략된 형태이며, 나머지 구동 회로는 Y측 구동회로와 유사하다.
이하, 도 7에 도시된 실시예의 동작에 대하여 설명한다.
먼저, 트랜지스터(M1)가 온 되고, 트랜지스터(M2)가 오프 되면, 이전의 회로와 같이 유지 전압 전원(Vs)에 의해 커패시터(Cs)가 충전되어, 양단 노드(a)와 노드(b)에는 전위차(Vs)가 발생한다. 더불어, 유지 전압 전원(Vs)에 의하여 커패시터(C2)도 충전을 시작한다. 이때, 전압 전원을 향하는 전하의 흐름은 다이오드(D2)의 순방향이므로, 커패시터(C2)의 양단에는 절대값이 Vs-V2 만큼의 전위차가 형성된다.
다음, 트랜지스터(M1)가 오프되고, 트랜지스터(M2)가 온 되면, 스캔 전압 출력 단자의 전압은 접지와 비교할 때 -Vs + V2인 상태이므로, 스캔 전압 출력 단자는 -Vs 보다 V2 만큼 높은 전압을 유지하게 된다. 따라서, 이를 실제로 인가되는 스캔 전압으로 사용할 수 있다.
제 2 실시예에 의한 신호 파형도는 생략한다. 그러나, 본 기술 분야의 통상의 지식을 가진 자라면, 도 6에 도시된 파형도에서 전압(V1)을 전압(V2)으로 대체한 결과와 동일한 파형이 출력 될 것이라는 것을 용이하게 알 수 있을 것이다.
따라서, 본 실시예에서도, 스캔 전압과 어드레스 전압간의 차이에 의해 발생할 수 있는 강한 방전을 방지할 수 있으며, 정확한 어드레싱이 이루어지는 스캔 전압을 생성할 수 있다.
또한, 본 실시예는 도 5에 도시된 실시예와 비교하여 볼 때, 스위치 회로(M5)가 필요 없으며, 커패시터(C1)에 충전되어 있는 전압을 사용하기 위한 적절한 타이밍 조절이 필요 없으므로, 더욱 간단한 구조와 동작으로 적합한 스캔 전압을 얻을 수 있는 효과가 있다.
도 8에 도시된 회로는 도 7에 도시된 본 발명의 제 2 실시예를 이용한 보다 상세한 스캔 전극(Y 전극)의 구동 회로를 도시한 회로도이다.
도 8에서 블록(110)은 유지 전압을 공급하는 유지 전원 회로이다. 도 5, 도 7에 설명한 바와 같이, 유지 전원 회로는 유지 전압 전원(Vs)와, 트랜지스터(M1,M2), 커패시터(Cs)를 포함하며, 유지 전원 회로(110)에서, 커패시터(Cs)에 충전된 전압은 트랜지스터(M1, M2)를 교대로 절환함으로써 +Vs, -Vs 의 유지 전압을 생성한다. 또한, 유지 전원회로(110)는 트랜지스터 (M3,M4)를 교대로 절환함으로써 패널 커패시터(Cp)로 유지 전압을 공급한다..
블록(130)은 스캔 전압 생성회로이다. 도 7에 도시된 바와 같이, 스캔 전압 생성 회로는 전압 전원(V2), 커패시터(C2), 다이오드(D2)를 포함하고 있다. 도 5 및 도 7에 도시된 회로에서 스캔 전압 출력 단자를 별도로 도시하였지만, 상기 출력 단자는 결국 플라즈마 디스플레이 패널의 스캔 전극(Y전극)에 플로팅 전압을 인가하는 것이기 때문에 출력된 스캔 전압은 커패시터로 표현된 패널(Cp)에 인가된다.
트랜지스터들(M7, M8)은 더 부가되어, 어드레스 구간과 유지 구간동안 각각스캔 전압과 유지 전압을 인가하도록 스위칭 할 수 있다. 예를 들어, 어드레스 구간에서는 트랜지스터(M7)가 온 되고 트랜지스터(M8)가 오프됨으로써 스캔 전압이 Y 전극에 인가 될 수 있으며, 유지 구간에서는 트랜지스터(M8)가 온되고, 트랜지스터(M7)가 오프됨으로써 유지 전압이 Y 전극에 교번으로 인가될 수 있을 것이다.
블록(140)은 에너지 회수 회로이다. 플라즈마 디스플레이 패널에서 전력 소모는 대부분 유지 펄스를 인가할 때 소모된다. 또한, 휘도를 높이려면 유지 펄스의 주파수를 높여야 하는데 이는 소비 전력을 증가시키는 결과를 초래한다. 그러므로, 이 소모되는 전력을 회수하여 다시 이용하는 회로가 필요하다. 블록(140)내의 회로는 전형적인 에너지 회수 회로로서 본 기술분야의 통상의 지식을 가진 자에게 널리 알려져 있다.
에너지 회수회로는 인덕터(L1)와 외부 캐패시터(Cs)사이에 병렬 접속된 트랜지스터(M9, M10)와, 패널 캐패시터(Cp)에 유지 전압을 공급하기 위한 트랜지스터(M11)와, 패널 캐패시터(Cp)에 기저전압(GND)을 공급하기 위한 트랜지스터(M12)를 구비한다. 트랜지스터(M9, M10)사이에는 역전류를 제한하기 위한 다이오드(D4,D5)가 접속된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 예를 들어, 본원 발명의 도시된 트랜지스터는 P-MOS 형태이나, N-MOS 트랜지스터도 사용 가능하며, 다이오드는 동일한 기능을 수행할 수 있는 기타의 트랜지스터 소자로 대체된다 하여도 본 발명의 취지를 벗어나지 않는 것이다.
전술한 본 발명의 구성에 의해서, 동일한 전원으로부터 극성이 다른 유지 전압을 제공하는 구동 회로에서 간단한 구조로써 정확히 셀을 스캔/어드레싱 할 수 있는 스캔 전압을 제공할 수 있다. 따라서, 본 발명은 저렴한 비용과 낮은 복잡도로써 어드레스 전압과 스캔 전압과의 차에 의해서 발생하는 강한 방전을 방지하고 플라즈마 디스플레이 전체의 화질 열화를 방지하는 현저한 효과를 가진다.

Claims (11)

  1. 플라즈마 디스플레이 패널의 구동 회로에 있어서:
    패널 커패시터의 전극에 제 1 전압과 상기 제 1 전압과 동일한 크기이며 극성이 반대인 제 2 전압을 교대로 인가하는 유지 전원 회로; 및
    상기 패널 커패시터의 전극에 제 2 전압의 극성과 동일하며, 제 2 전압보다 작은 절대치를 가지는 제 3 전압을 인가하는 스캔 전압 생성 회로를 포함하고,
    상기 유지 전원 회로는,
    제 1 전원과;
    상기 제 1 전원에 의해 전압이 충전되는 제 1 커패시터로서, 제 1 단이 패널 커패시터에 연결되고 제 2 단이 접지에 연결되어 상기 충전된 전압이 제 1 전압으로서 인가되고, 상기 제 1 단이 접지와 연결되고 상기 제 2 단이 패널 커패시터와 연결되어 상기 충전된 전압이 제 2 전압으로서 인가되는, 상기 제 1 커패시터를 포함하고,
    상기 스캔 전압 생성 회로는,
    제 2 전원과;
    제 2 전원과 제 2 커패시터 사이에서 절환되는 제 1 스위치와;
    제 1 단이 상기 제 1 스위치를 통해 상기 제 2 전원에 연결되고, 제 2 단이 상기 제 1 커패시터의 제 2 단과 연결된 제 2 커패시터를 포함하고,
    상기 제 2 커패시터의 제 1 단과 상기 제 1 커패시터의 제 1 단사이의 전압이 제 3 전압으로서 패널 커패시터에 인가되는 구동 회로.
  2. 플라즈마 디스플레이 패널의 구동 회로에 있어서:
    패널 커패시터의 전극에 제 1 전압과 상기 제 1 전압과 동일한 크기이며 극성이 반대인 제 2 전압을 교대로 인가하는 유지 전원 회로; 및
    상기 패널 커패시터의 전극에 제 2 전압의 극성과 동일하며, 제 2 전압보다 작은 절대치를 가지는 제 3 전압을 인가하는 스캔 전압 생성 회로를 포함하고,
    상기 유지 전원 회로는,
    제 1 전원과;
    상기 제 1 전원에 의해 전압이 충전되는 제 1 커패시터로서, 제 1 단이 패널 커패시터에 연결되고 제 2 단이 접지에 연결되어 상기 충전된 전압이 제 1 전압으로서 인가되고, 상기 제 1 단이 접지와 연결되고 상기 제 2 단이 패널 커패시터와 연결되어 상기 충전된 전압이 제 2 전압으로서 인가되는, 상기 제 1 커패시터를 포함하고,
    상기 스캔 전압 생성 회로는,
    제 2 전원과;
    제 2 전원에서 제 3 커패시터에 대해 역방향으로 접속된 제 1 다이오드와;
    제 1 단이 상기 제 2 전원에 전기적으로 연결되고 제 2 단이 제 1 전원에 전기적으로 연결되어 전압이 충전되고, 상기 제 1 단이 접지와 연결되고 상기 제 2 단이 상기 패널 커패시터의 전극에 연결되어 상기 충전된 전압이 제 3 전압으로서패널 커패시터에 인가되는 제 3 커패시터를 포함하는 구동 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 스캔 전압 생성 회로는, 어드레스 기간동안 상기 제 3 전압을 패널 커패시터에 인가하는 구동 회로.
  4. 제 3 항에 있어서,
    패널 커패시터로, 상기 제 1 및 제 2 전압과, 상기 제 3 전압의 인가를 절환하는 제 2 스위치를 더 포함하는 구동 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 커패시터의 양단에 병렬로 연결된 에너지 회수회로를 더 포함하는 구동회로.
  6. 플라즈마 디스플레이 패널의 구동 회로에 있어서:
    제 1 커패시터의 제 1 단과 제 1 전원사이에서 절환되는 제 3 스위치와;
    상기 제 1 커패시터의 제 1 단과 접지 사이에서 절환되는 제 4 스위치와;
    상기 제 1 커패시터의 제 2 단과 상기 접지 사이에서 절환되는 제 5 스위치와;
    상기 제 3 및 제 5 스위치가 턴-온되고 상기 제 4 스위치가 턴-오프 되는 경우, 제 1 단이 제 1 전원에 전기적으로 연결되고, 상기 제 3 및 제 5 스위치가 턴-오프되고 제 4 스위치가 턴-온 되는 경우, 제 1 단이 접지에 전기적으로 연결되는 상기 제 1 커패시터와 ;
    제 1 단이 제 1 스위치를 통해 제 2 전원과 연결되며, 제 2 단이 상기 제 1 커패시터의 제 2 단과 전기적으로 연결된 제 2 커패시터를 포함하는 구동회로.
  7. 플라즈마 디스플레이 패널의 구동 회로에 있어서:
    제 1 커패시터의 제 1 단과 제 1 전원사이에서 절환되는 제 3 스위치와;
    상기 제 1 커패시터의 제 1 단과 접지 사이에서 절환되는 제 4 스위치와;
    상기 제 1 커패시터의 제 2 단과 상기 접지 사이에서 절환되는 제 5 스위치와;
    상기 제 3 및 제 5 스위치가 턴-온되고 상기 제 4 스위치가 턴-오프 되는 경우, 제 1 단이 제 1 전원에 전기적으로 연결되고, 상기 제 3 및 제 5 스위치가 턴-오프되고 제 4 스위치가 턴-온 되는 경우, 제 1 단이 접지에 전기적으로 연결되는 상기 제 1 커패시터와 ;
    제 2 전원에서 제 3 커패시터에 대해 역방향으로 접속된 제 1 다이오드와;
    제 1 단이 상기 제 1 다이오드와 전기적으로 연결되고, 제 2 단이 상기 제 1 커패시터의 제 1 단과 전기적으로 연결된 제 3 커패시터를 포함하는 구동회로.
  8. 제 6 항에 있어서,
    어드레스 기간동안 상기 제 2 커패시터에 충전된 스캔 전압을 상기 플라즈마 디스플레이 패널의 전극에 인가하는 구동 회로.
  9. 제 7 항에 있어서,
    어드레스 기간동안 상기 제 3 커패시터에 충전된 스캔 전압을 상기 플라즈마 디스플레이 패널의 전극에 인가하는 구동 회로.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 제 5 스위치는 상기 제 1 커패시터의 제 2 단에서 상기 접지 사이에 대해 순방향으로 배치되는 다이오드인 구동회로.
  11. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 커패시터의 양단에 병렬로 연결된 에너지 회수회로를 더 포함하는 구동회로.
KR10-2003-0007483A 2003-02-06 2003-02-06 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로 KR100453892B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007483A KR100453892B1 (ko) 2003-02-06 2003-02-06 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007483A KR100453892B1 (ko) 2003-02-06 2003-02-06 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로

Publications (2)

Publication Number Publication Date
KR20040071491A true KR20040071491A (ko) 2004-08-12
KR100453892B1 KR100453892B1 (ko) 2004-10-20

Family

ID=37359383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007483A KR100453892B1 (ko) 2003-02-06 2003-02-06 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로

Country Status (1)

Country Link
KR (1) KR100453892B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753834B1 (ko) * 2006-02-01 2007-08-31 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동 장치 및 구동 방법
KR100754881B1 (ko) * 2006-04-05 2007-09-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 유지 구동 장치 및 그구동방법
KR100774915B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100811524B1 (ko) * 2006-09-15 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100823491B1 (ko) * 2007-01-04 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR101125644B1 (ko) * 2010-08-09 2012-03-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774915B1 (ko) * 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
US7768481B2 (en) 2005-12-12 2010-08-03 Lg Electronics Inc. Plasma display apparatus
KR100753834B1 (ko) * 2006-02-01 2007-08-31 엘지전자 주식회사 플라즈마 디스플레이 패널의 스캔 구동 장치 및 구동 방법
KR100754881B1 (ko) * 2006-04-05 2007-09-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 유지 구동 장치 및 그구동방법
KR100811524B1 (ko) * 2006-09-15 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100823491B1 (ko) * 2007-01-04 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US7616196B2 (en) 2007-01-04 2009-11-10 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
KR101125644B1 (ko) * 2010-08-09 2012-03-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Also Published As

Publication number Publication date
KR100453892B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
US6862009B2 (en) Plasma display panel and method for driving the same
US7417603B2 (en) Plasma display panel driving device and method
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
US20060033685A1 (en) Apparatus and method for driving a plasma display panel
US7528801B2 (en) Driving method of plasma display panel and driving apparatus thereof, and plasma display
KR20030035003A (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
JP2004038158A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
US7009588B2 (en) Device and method for driving plasma display panel
KR20050033166A (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
US20060103602A1 (en) Plasma display device and driving method thereof
JP4035529B2 (ja) プラズマディスプレイパネルとプラズマディスプレイパネルの駆動装置
KR100453892B1 (ko) 스캔 전압 생성회로를 포함하는 플라즈마 디스플레이패널의 구동 회로
KR100542227B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100670177B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100458573B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100542226B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100508956B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100529095B1 (ko) 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR100542236B1 (ko) 플라즈마 디스플레이 패널, 이의 구동장치 및 구동방법
KR100550983B1 (ko) 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법
KR100508954B1 (ko) 플라즈마 디스플레이 패널과 그의 구동장치
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100484680B1 (ko) 플라즈마 디스플레이 패널의 구동회로
KR100521482B1 (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee