KR20040089465A - 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치 - Google Patents

용량성 부하 구동 회로 및 플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20040089465A
KR20040089465A KR1020040008119A KR20040008119A KR20040089465A KR 20040089465 A KR20040089465 A KR 20040089465A KR 1020040008119 A KR1020040008119 A KR 1020040008119A KR 20040008119 A KR20040008119 A KR 20040008119A KR 20040089465 A KR20040089465 A KR 20040089465A
Authority
KR
South Korea
Prior art keywords
circuit
capacitive load
load driving
driving circuit
input signal
Prior art date
Application number
KR1020040008119A
Other languages
English (en)
Inventor
오노자와마꼬또
오까다요시노리
고이즈미하루오
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20040089465A publication Critical patent/KR20040089465A/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/26—Object-catching inserts or similar devices for waste pipes or outlets
    • E03C1/264—Separate sieves or similar object-catching inserts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C2201/00—Details, devices or methods not otherwise provided for
    • E03C2201/40—Arrangement of water treatment devices in domestic plumbing installations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

종래, 지연 회로에 의해 지연 시간을 조정하면, 출력 신호의 펄스폭에 변동이 발생하여 적절한 출력 전압을 용량성 부하에 공급하는 것이 어렵게 되어 있었다. 본 발명은, 입력 단자와, 이 입력 단자로부터 입력된 입력 신호 V1∼V4의 프론트엣지를 지연시키는 프론트엣지 지연 회로(61∼64)와, 상기 입력 신호의 백엣지를 지연시키는 백엣지 지연 회로(71∼74)와, 상기 프론트엣지 지연 회로 및 상기 백엣지 지연 회로를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로(32, 34, 41, 38)와, 상기 증폭 회로에 의해서 구동되는 출력 스위치 소자(31, 33, 40, 37)를 구비하도록 구성한다.

Description

용량성 부하 구동 회로 및 플라즈마 디스플레이 장치{CAPACITIVE LOAD DRIVING CIRCUIT DRIVING CAPACITIVE LOADS SUCH AS PIXELS IN PLASMA DISPLAY PANELS AND PLASMA DISPLAY APPARATUS HAVING THE CAPACITIVE LOAD DRIVING CIRCUIT}
본 발명은, 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치에 관한 것으로, 특히, 플라즈마 디스플레이 패널(PDP : Plasma Display Panel)의 화소와 같은 용량성 부하를 구동하는 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치에 관한 것이다.
최근, 박형의 표시 장치로서 플라즈마 디스플레이 장치가 실용화되어 있다. 플라즈마 디스플레이 패널의 각 화소와 같은 용량성 부하를 구동하는 용량성 부하 구동 회로에서, 지연 회로에 의해 지연 시간을 조정하면, 서스테인 펄스의 펄스폭이 변동될 가능성이 있다. 예를 들면, 서스테인 펄스의 펄스폭이 커지게 되면, 타임 마진의 감소나 이상 전류의 발생 등이 생긴다. 한편, 서스테인 펄스의 펄스폭이 작아지면, 서스테인 전압의 상승 및 하강 파형에 노이즈가 중첩되어, 플라즈마 디스플레이 장치에서의 동작 마진이 감소하고, 또한, 화면의 플리커가 발생한다.그래서, 지연 회로에 의해서 지연 시간을 조정한 경우 등에 발생하는 출력 펄스폭 변동을 저감하여, 적절한 출력 전압을 용량성 부하에 공급할 수 있는 용량성 부하 구동 회로의 제공이 요망되고 있다. 또한, 타임 마진의 감소나, 이상 전류 및 노이즈 등의 문제가 없는 구동 전압을 플라즈마 디스플레이 패널에 공급할 수 있는 플라즈마 디스플레이 장치의 제공도 요망되고 있다.
최근, 플라즈마 디스플레이 패널은, 자기 발광형이기 때문에 시인성이 좋고, 박형이면서 대화면 표시 및 고속 표시가 가능하기 때문에, CRT에 대신하는 표시 패널로서 실용화되어 있다.
도 1은 본 발명이 적용되는 플라즈마 디스플레이 장치의 일례를 개략적으로 도시하는 전체 구성도로서, 일반적인 3전극면 방전 교류 구동형의 플라즈마 디스플레이 장치를 도시하는 것이다. 도 1에 있어서, 참조 부호 10은 PDP, 11은 제1 전극(X 전극), 12는 제2 전극(Y 전극), 13은 어드레스 전극, 그리고, 14는 스캔 드라이버를 나타내고 있다.
도 1에 도시된 바와 같이, 일반적인 PDP(10)는, n개의 X 전극(11)과 Y 전극(12)(Y1∼Yn)을 인접하여 교대로 배치하여, n조의 X 전극(11)과 Y 전극(12)의 조를 형성하고, 각 조의 X 전극(11)과 Y 전극(12)의 사이에서 표시를 위한 발광을 행한다. Y 전극과 X 전극은 표시 전극이라고 불리지만, 유지 전극 또는 서스테인 전극이라고도 불리기도 한다. m 개의 어드레스 전극(13)(A1∼Am)은, 표시 전극과 수직인 방향으로 설치되고, 각 어드레스 전극(13)과 X 전극(11) 및 Y 전극(12)의 각 조와의 교점 부분에 각각 표시 셀이 형성된다.
Y 전극(12)은, 스캔 드라이버(14)에 접속되어 있다. 스캔 드라이버(14)에는 Y 전극의 개수 분의 스위치(16)이 설치되어 있고, 어드레스 기간에는 주사 신호 발생 회로(15)로부터의 스캔 펄스가 순서대로 인가되도록 전환되고, 유지 방전 기간에는, Y 서스테인 회로(19)로부터의 서스테인 펄스가 동시에 인가되도록 전환된다. X 전극(11)은 X 서스테인 회로(18)에 공통으로 접속되고, 또한, 어드레스 전극(13)은 어드레스 드라이버(17)에 접속된다. 화상 신호 처리 회로(21)는, 화상 신호를 플라즈마 디스플레이 장치 내부에서의 동작에 적합한 형식으로 변환한 후, 어드레스 회로(17)에 공급한다. 구동 제어 회로(20)는, 플라즈마 디스플레이 장치의 각부를 제어하는 신호를 발생시켜서 공급한다.
도 2는 도 1에 도시하는 플라즈마 디스플레이 장치의 구동 파형을 도시하는 도면이다.
플라즈마 디스플레이 장치는, 하나의 표시 화면을 소정의 주기마다 재기입하면서 표시하고 있고, 1 표시 주기를 1 필드라 칭한다. 계조 표시를 행하는 경우에는, 1 필드를 또한 복수의 서브 필드로 분할하고, 표시 셀마다 발광하는 서브 필드를 조합하여 표시를 행한다. 각 서브 필드는, 모든 표시 셀을 초기화하는 리셋 기간과, 모든 표시 셀을 표시하는 화상에 대응한 상태에 설정하는 어드레스 기간과, 설정된 상태에 대응하여 각 표시 셀을 발광시키는 유지 방전(서스테인) 기간으로 구성된다. 유지 방전 기간에는, X 전극과 Y 전극에 교대로 유지(서스테인) 펄스가 인가되고, 어드레스 기간에 발광하도록 설정된 표시 셀에서 유지 방전이 행하여져, 이것이 표시를 위한 발광이 된다.
플라즈마 디스플레이 장치에서는, 유지 방전 기간에, 전극 사이에 최대로 200 V 정도의 전압을 고주파수의 펄스로서 인가할 필요가 있고, 특히, 서브 필드 표시로 계조 표시를 행하는 것으로서는 펄스폭은 수 μs이다. 이러한 고전압이고 또한 고주파의 신호로 구동하기 때문에, 일반적으로 플라즈마 디스플레이 장치의 소비 전력은 커서, 전력 절약화가 요망되고 있다.
도 3은 본 발명이 적용되는 플라즈마 디스플레이 장치의 다른 예를 개략적으로 도시하는 전체 구성도로서, ALIS 방식(Alternate Lighting of surface method)의 플라즈마 디스플레이 장치를 도시하는 것이다.
도 3에 도시된 바와 같이, ALIS 방식의 PDP에서는, n개의 Y 전극(제2 전극)(12-O 및 12-E)과 n+1개의 X 전극(제1 전극)(11-O 및 11-E)을 인접하여 교대로 배치하고, 모든 표시 전극(Y 전극과 X 전극)의 사이에서 표시 발광을 행한다. 따라서, 2n+1개의 표시 전극으로, 2n개의 표시 라인이 형성된다. 즉, ALIS 방식은, 도 1의 구성과 동등한 표시 전극수로 2배의 정밀도를 실현할 수 있다. 또한, 방전 공간을 낭비 없이 사용할 수 있고, 또한, 전극 등에 의한 차광이 작기 때문에 높은 개구율이 얻어져, 고휘도를 실현할 수 있다고 하는 특징을 갖는다. 또, ALIS 방식에서는, 모든 표시 전극 사이를 표시를 위한 방전에 이용하지만, 이들의 방전을 동시에 발생시킬 수는 없다. 그래서, 표시를 홀수 라인과 짝수 라인에서 시간적으로 분할하는, 소위 인터레이스 주사를 행한다. 홀수 필드에서는 홀수 번째의 표시 라인에서 표시를 행하고, 짝수 필드에서는 짝수 번째의 표시 라인에서 표시를 행하여, 전체적으로 홀수 필드와 짝수 필드의 표시를 정합한 표시를 얻도록 되어있다.
Y 전극은 스캔 드라이버(14)에 접속되어 있다. 스캔 드라이버(14)에는 스위치(16)가 설치되어 있고, 어드레스 기간에는 순서대로 스캔 펄스가 인가되도록 전환되고, 유지 방전 기간에는, 홀수의 Y 전극(12-O)은 제1 Y 서스테인 회로(19-O)에, 짝수의 Y 전극(12-E)은 제2 Y 서스테인 회로(19-E)에 접속되도록 전환된다. 이 때, 홀수의 X 전극(11-O)은 제1 X 서스테인 회로(18-O)에, 짝수의 X 전극(11-E)은 제2 X 서스테인 회로(18-E)에 접속된다. 또한, 어드레스 전극(13)은, 어드레스 드라이버(17)에 접속된다. 화상 신호 처리 회로(21)와 구동 제어 회로(20)는, 도 1에서 설명한 것과 마찬가지의 동작을 행한다.
도 4는 도 3에 도시하는 플라즈마 디스플레이 장치에서의 유지 방전 기간의 구동 파형을 도시하는 도면으로서, 도 4a는 홀수 필드의 파형을 도시하고, 또한, 도 4b는 짝수 필드의 파형을 도시한다. 홀수 필드에서는, 전극 Y1과 X2에 전압 Vs를 인가하고, 전극 X1과 Y2를 접지 레벨로 하여, 전극 X1과 Y1 사이 및 전극 X2와 Y2 사이에서, 즉, 홀수 표시 라인에서 방전을 행하게 한다. 이때, 짝수 표시 라인의 전극 Y1과 X2의 사이의 전위차는 제로이고, 방전은 발생하지 않는다. 마찬가지로, 짝수 필스에서는, 전극 X1과 Y2에 전압 Vs를 인가하고, 전극 Y1과 X2를 접지 레벨로 하고, 전극 Y1과 X2 사이 및 전극 Y2와 X1 사이에서, 즉, 짝수 표시 라인에서 방전을 발생시킨다. 리셋 기간이나 어드레스 기간의 구동 파형에 대한 설명은 생략한다.
그런데, 종래, 서스테인 펄스의 상승·하강 타이밍의 어긋남이나 형상의 어긋남이 없는 서스테인 회로를 갖고 저소비 전력으로 오동작하지 않는 플라즈마 디스플레이 장치가 제안되어 있다(예를 들면, 특허 문헌1 참조).
도 5는 종래의 플라즈마 디스플레이 장치에서의 서스테인 회로(용량성 부하 구동 회로)의 일례를 도시하는 회로도로서, 전력을 회수하는 회수 경로와 축적한 전력을 인가하는 인가 경로를 분리한 전력 회수 회로를 갖는 서스테인 회로를 도시하는 것이다. 또, 신호 V1∼V4를 발생시키는 회로도 설치되어 있지만, 여기서는 생략되어 있다. 참조 부호 Cp는 PDP(10)의 X 전극과 Y 전극으로 형성되는 표시 셀의 구동 용량을 도시한다. 도 5에서는, 한쪽의 전극의 서스테인 회로를 도시했지만, 다른 쪽의 전극에도 마찬가지의 서스테인 회로가 설치되어 있다.
우선, 전력 회수 회로가 없는 서스테인 회로는, 스위치 소자(서스테인 출력 소자 : n 채널형 MOS 트랜지스터)(31 및 33), 증폭 회로(드라이브 회로)(32 및 34), 및, 지연 회로(프론트엣지 지연 회로)(51 및 52)를 구비하여 구성되고, 또한, 전력 회수 회로는, 스위치 소자(37 및 40)), 증폭 회로(38 및 41), 및, 지연 회로(프론트엣지 지연 회로)(54 및 53)를 구비하여 구성된다.
입력 신호 V1 및 V2는, 각각 지연 회로(51 및 52)를 통하여 증폭 회로(32 및 34)에 입력되고, 이들 증폭 회로(32 및 34)로부터 출력되는 신호 VG1 및 VG2가 스위치 소자(31 및 33)의 게이트에 공급된다. 여기서, 입력 신호 V1이 고레벨 『H』인 때에는 스위치 소자(31)가 온 상태로 되고, 고레벨 『H』의 신호가 전극(X 전극 또는 Y 전극)에 인가된다. 이 때, 입력 신호 V2는 저레벨 『L』이 되어 스위치 소자(33)는 오프된다. 또한, 입력 신호 V1이 저레벨 『L』로 되어 스위치 소자(31)가 오프하면, 동시에 입력 신호 V2가 고레벨 『H』로 되어 스위치 소자(33)가 온 상태로 되어, 전극에는 접지 레벨의 전위가 인가된다.
한편, 전력 회수 회로를 갖는 서스테인 회로에서, 서스테인 펄스를 인가할 때에는, 입력 신호 V1이 고레벨 『H』가 되기 전에, 입력 신호 V2가 저레벨 『L』이 되어 스위치 소자(33)가 오프가 된 후, 입력 신호 V3이 고레벨 『H』로 되어 스위치 소자(40)가 온 상태로 되어 용량(39), 다이오드(42), 인덕턴스(43) 및 용량 Cp에서 공진 회로가 형성되고, 용량(39)에 축적된 전력이 전극에 공급되어 전극의 전위가 상승한다. 이 전위의 상승이 종료하기 직전에 입력 신호 V3이 저레벨 『L』로 되어 스위치 소자(40)가 오프 상태로 하고, 또한, 입력 신호 V1이 고레벨 『H』로 되어 스위치 소자(31)가 온 상태로 되어, 전극의 전위를 Vs에 고정한다.
또한, 서스테인 펄스의 인가를 종료할 때에는, 우선, 입력 신호 V1이 저레벨 『L』이 되어 스위치 소자(31)가 오프된 후, 입력 신호 V4가 고레벨 『H』로 되어 스위치 소자(37)이 온 상태가 되고, 용량(39), 다이오드(36), 인덕턴스(35) 및 용량 Cp로 공진 회로가 형성되어, 용량 Cp에 축적된 전하가 용량(39)에 공급되어 용량(39)의 전압이 상승한다. 이에 의해, 전극에 인가된 서스테인 펄스에 의해 용량 Cp에 축적된 전력이 용량(39)으로 회수된다. 이 전극의 전위의 저하가 종료하기 직전에 입력 신호 V4가 저레벨 『L』이 되어 스위치 소자(37)가 오프 상태가 되고, 또한, 입력 신호 V2가 고레벨 『H』로 되어 스위치 소자(33)가 온 상태로 되어, 전극의 전위가 접지에 고정된다. 유지 방전 기간의 동안에는, 서스테인 펄스 수 만큼 상기의 동작을 반복한다. 이상의 구성에 의해, 유지 방전에 수반하는 소비 전력을 저감하는 것이 가능하게 된다.
도 6은 도 5에 도시하는 서스테인 회로에서의 지연 회로의 일례를 도시하는 회로도이다.
도 6에 도시된 바와 같이, 지연 회로(51(52∼54))는, 입력 단자로부터 입력되는 입력 신호 V1(V2∼V4)의 프론트엣지를 지연시키는 회로로서, 가변 저항(가변 저항 소자) R 및 용량(용량 소자) C를 구비하여, 가변 저항 R의 저항값을 가변하는 것에 의해 각 입력 신호의 지연 시간을 제어하도록 되어 있다. 즉, 지연 회로(51, 52, 53, 54)에 의해, 후단에 접속되어 있는 증폭 회로(32, 34, 41, 38)의 지연 시간의 변동을 보정하여, 스위치 소자(31, 33, 40, 37)을 적절한 타이밍에서 구동할 수 있도록, 각 스위치 소자에 공급하는 드라이브 펄스의 위상을 조정하도록 되어 있다.
이에 의해, 플라즈마 디스플레이 패널에 적절한 타이밍의 서스테인 펄스를 공급함과 함께, 증폭 회로의 지연 시간의 변동에 의해서 발생하는 전력 증가를 억제하는 것이 가능하게 된다.
또한, 종래, 교류 구동형 PDP의 구동 장치에서, 전력 회수 회로가 정상적으로 동작하지 않았던 경우, 구동 장치에서의 출력 손실이 커져 해당 구동 장치를 구성하는 각 소자의 발열량이 증가하지만, 구동 장치의 각 소자를 내압이 큰 부품 등으로 구성하지 않고, 또한, 전력 회수 회로가 정상적으로 동작하지 않는 경우라도 소자 파괴 등의 발생을 방지할 수 있는 플라즈마 디스플레이 장치가 제안되어 있다(예를 들면, 특허 문헌2 참조).
<특허 문헌1>
일본특개 2001-282181호 공보
<특허 문헌2>
일본특개 2002-215087호 공보
도 7은 종래의 서스테인 회로에서의 증폭 회로의 임계값 전압과 출력 펄스폭과의 관계를 설명하기 위한 도면으로서, 상술한 도 5에 도시하는 서스테인 회로에서의 과제를 설명하기 위한 도면이다. 또한, 도 8은 종래의 서스테인 회로에서의 지연 시간과 출력 펄스폭과의 관계를 설명하기 위한 도면, 그리고, 도 9는 종래의 서스테인 회로에서의 출력 펄스폭이 큰 경우의 동작 파형을 도시하는 도면이다.
도 7의 (a)는, 상술한 도 5에 도시하는 서스테인 회로에서, 지연 회로(51)로서 도 6의 회로를 적용하여, 1개의 스위치 소자(31)를 구동하는 주요부 회로(지연 회로(51) 및 증폭 회로(32))를 나타내고 있다. 여기서, 도 7의 (a)의 회로에서, 입력 신호를 Vin(V1), 지연 회로(51)에 있어서의 가변 저항 R 및 용량 C의 접속 노드의 전압을 Vrc, 증폭 회로(32)의 임계값 전압을 Vth, 그리고, 증폭 회로의 출력 전압을 Vo로 한다. 이 때, 각 전압 Vin, Vrc, Vth 및 Vo의 파형은 도 7의 (b)∼도 7의 (d)와 같이 된다. 또, 설명을 간결히 하기 위해서 증폭 회로(32)에서의 지연 시간을 0으로 한다. 또한, 다른 지연 회로(52, 53, 54) 및 증폭 회로(34, 41, 38)로 구성되는 주요부 회로도 마찬가지이다.
우선, 입력 신호 Vin의 고레벨 『H』의 전압을 Vcc로 하면, 증폭 회로(32)의임계 전압 Vth가, Vth=Vth1=Vcc/2인 때에, 가변 저항 R 및 용량 C에 의한 프론트엣지(상승 엣지)의 지연 시간 T1은, 백엣지(하강 엣지)의 지연 시간 T2와 같게 된다. 따라서, 입력 신호의 펄스폭 Twin과 증폭 회로(32)의 출력 신호 Vo의 펄스폭 Two는 같게 된다. 또, 지연 회로(51)에서의 가변 저항 R의 저항값을 크게 하여 지연 시간 T1을 증가시킨 경우라도 펄스폭 Two는 일정하다(도 8의 (a)을 참조).
다음으로, 임계 전압 Vth가, Vth=Vth2<Vcc/2인 때에는, 도 7의 (d)의 파선으로 도시한 바와 같은 출력 파형이 되고, T1<T2, 따라서, Twin<Two가 된다. 이 때, T1과 Two의 관계는, 도 8의 (b)에 도시된 바와 같이, 지연 시간 T1이 커질수록 출력 신호 Vo의 펄스폭 Two도 커진다. 그리고, 도 5에 도시하는 서스테인 회로에 있어서 각부의 파형은, 도 9의 파선에 도시된 바와 같이 된다. 또, 도 9에 있어서, 실선은, Twin=Two인 때의 파형을 도시하고 있다.
그 결과, 도 9에 도시된 바와 같이, 신호 VG2가 하강하고 나서 신호 VG1이 상승하기까지의 타임 마진 TM1, 및, 신호 VG1이 하강하고 나서 신호 VG2가 상승하기까지의 타임 마진 TM2가 감소한다. 이 타임 마진 TM1 및 TM2는, 스위치 소자(31)(스위치 소자 CU) 및 스위치 소자(33)(CD)가 동시에 온으로 되어 관통 전류가 흐르지 않게 되도록 하기 위한 타임 마진이다. 이러한 타임 마진의 감소는, 회로의 신뢰성 저하로 연결되게 된다.
또한, 도 9에 도시된 바와 같이, 신호 VG2가 하강하고 나서 신호 VG3이 상승하기까지의 시간 TM3, 및, 신호 VG1이 하강하고 나서 신호 VG4가 상승하기까지의 시간 TM4도 감소하기 때문에, 경우에 따라서는 스위치 소자(33)(CD) 및 스위치 소자(40)(LU)가 동시에 온 상태로 되거나, 스위치 소자(31)(CU) 및 스위치 소자(37)(LD)가 동시에 온 상태가 됨으로써, 이들의 스위치 소자에 이상 전류가 흐를 위험이 있다.
또한, 임계 전압 Vth가, Vth=Vth3>Vcc/2인 때에는, 도 7의 (d)의 일점쇄선으로 도시한 바와 같은 출력 파형이 되고, T1>T2, 따라서, Twin>Two가 된다. 이 때, T1과 Two의 관계는, 도 8의 (c)에 도시한 바와 같이, 지연 시간 T1이 커질수록 출력 신호 Vo의 펄스폭(출력 펄스폭) Two는 작아진다. 그리고, 도 5에 도시하는 서스테인 회로에서의 각부의 파형은, 도 9의 파선에 도시한 바와 같이 된다. 또, 도 9에 있어서의 실선은, Twin=Two인 때의 파형을 도시하고 있다.
도 10은 종래의 서스테인 회로에서의 출력 펄스폭이 작은 경우의 동작 파형을 도시하는 도면이다.
도 10에 도시된 바와 같이, 신호 VG1 및 VG2의 펄스폭이 작아지면, 스위치 소자(31 및 33)가 온 상태가 되어 있는 기간이 짧아진다. 그 결과, 본래, 서스테인 전원 전압 Vs 또는 접지 전압 GND로 클램프되어 있어야만 하는 기간에 있어서도, 하이임피던스 상태가 된다. 이 결과, 서스테인 전압(서스테인 회로의 출력 신호) Vout의 고레벨 『H』 기간이나 저레벨 『L』 기간에 있어서, 노이즈가 중첩될 우려가 있다.
또한, 신호 VG3 및 VG4의 펄스폭이 작아진 경우, 스위치 소자(37 및 40)에 전류가 흐르고 있는 도중에 신호 VG3 및 VG4가 하강하면, 상술한 스위치 소자(37 및 40)를 강제적으로 오프 상태로 할 가능성이 있다. 이와 같이, 스위치 소자(37및 40)를 강제적으로 오프 상태로 하면, 스위치 소자(37 및 40)의 전력 손실이 증가하거나, 도 10에 도시하는 서스테인 전압 Vout의 상승 파형 및 하강 파형에 노이즈가 중첩되게 되기도 한다.
이러한 하이임피던스 상태에서의 노이즈나, 서스테인 전압의 상승 파형 및 하강 파형에 있어서의 노이즈가 중첩되면, 플라즈마 디스플레이 장치에서의 동작 마진이 감소하여, 화면의 플리커가 발생하게 된다.
또한, 이상의 설명에서는 증폭 회로에서의 지연 시간을 0으로 했지만, 실제로는, 증폭 회로에서도 지연 시간이 존재하고, 또한, 증폭 회로 내의 부품 변동 등에 의해 지연 시간에도 변동이 발생하고 있다. 도 5에 도시하는 4개의 지연 회로(51, 52, 53, 54)는, 대응하는 각 증폭 회로(32, 34, 41, 38)에 있어서의 지연 시간의 변동을 흡수하기 위해서, 프론트엣지의 지연 시간 T1을 각각 독립적으로 조정하도록 되어 있고, 이 때문에, 출력 신호 Vo의 펄스폭(출력 펄스폭) Two도 증폭 회로마다 서로 다른 특성으로 되어있다. 따라서, 출력 펄스폭이 커진 경우에 발생하는 타임 마진의 감소 및 이상 전류의 발생 등의 문제, 또는, 출력 펄스폭이 작아진 경우에 발생하는 서스테인 전압 Vout에 중첩되는 노이즈의 문제 등이, 더 한층 발생하기 쉽다는 등의 해결해야 할 과제가 있다.
본 발명의 목적은, 지연 회로에 의해서 지연 시간을 조정한 경우 등에 발생하는 출력 신호의 펄스폭의 변동을 저감하여, 적절한 출력 전압을 용량성 부하에 공급할 수 있는 용량성 부하 구동 회로를 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 타임 마진의 감소, 이상 전류의 발생, 및, 노이즈 등의 문제가 없는구동 전압을 플라즈마 디스플레이 패널에 공급할 수 있는 플라즈마 디스플레이 장치를 제공하는 것에 있다.
도 1은 본 발명이 적용되는 플라즈마 디스플레이 장치의 일례를 개략적으로 도시하는 전체 구성도.
도 2는 도 1에 도시하는 플라즈마 디스플레이 장치의 구동 파형을 도시하는 도면.
도 3은 본 발명이 적용되는 플라즈마 디스플레이 장치의 다른 예를 개략적으로 도시하는 전체 구성도.
도 4는 도 3에 도시하는 플라즈마 디스플레이 장치에서의 유지 방전 기간의 구동 파형을 도시하는 도면.
도 5는 종래의 플라즈마 디스플레이 장치에서의 서스테인 회로의 일례를 도시하는 회로도.
도 6은 도 5에 도시하는 서스테인 회로에서의 지연 회로의 일례를 도시하는 회로도.
도 7은 종래의 서스테인 회로에 있어서의 증폭 회로의 임계 전압과 출력 펄스폭과의 관계를 설명하기 위한 도면.
도 8은 종래의 서스테인 회로에서의 지연 시간과 출력 펄스폭과의 관계를 설명하기 위한 도면.
도 9는 종래의 서스테인 회로에서의 출력 펄스폭이 큰 경우의 동작 파형을 도시하는 도면.
도 10은 종래의 서스테인 회로에서의 출력 펄스폭이 작은 경우의 동작 파형을 도시하는 도면.
도 11은 본 발명에 따른 용량성 부하 구동 회로의 제1 실시예를 도시하는 블록 회로도.
도 12는 본 발명에 따른 용량성 부하 구동 회로의 제2 실시예를 도시하는 블록 회로도.
도 13은 본 발명에 따른 용량성 부하 구동 회로의 제3 실시예를 도시하는 블록 회로도.
도 14는 본 발명에 따른 용량성 부하 구동 회로의 제4 실시예를 도시하는 주요부 회로도.
도 15는 본 발명에 따른 용량성 부하 구동 회로의 제5 실시예를 도시하는 주요부 회로도.
도 16은 본 발명에 따른 용량성 부하 구동 회로의 제6 실시예를 도시하는 도면.
도 17은 본 발명에 따른 용량성 부하 구동 회로의 제7 실시예를 도시하는 블록 회로도.
도 18은 본 발명에 따른 용량성 부하 구동 회로의 제8 실시예를 도시하는 도면.
도 19는 본 발명에 따른 용량성 부하 구동 회로의 제9 실시예를 도시하는 도면.
도 20은 본 발명에 따른 용량성 부하 구동 회로의 제10 실시예를 도시하는 블록 회로도.
도 21은 본 발명에 따른 용량성 부하 구동 회로의 제11 실시예를 도시하는 주요부 회로도.
도 22는 본 발명에 따른 용량성 부하 구동 회로의 제12 실시예를 도시하는 주요부 회로도.
도 23은 본 발명에 따른 용량성 부하 구동 회로의 제13 실시예를 도시하는 주요부 회로도.
도 24는 본 발명에 따른 용량성 부하 구동 회로의 제14 실시예를 도시하는 블록 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 : PDP
11 : 제1 전극(X 전극)
11-O : 홀수 X 전극
11-E : 짝수 X 전극
12 : 제2 전극(Y 전극)
12-O : 홀수 Y 전극
12-E : 짝수 Y 전극
13 : 어드레스 전극
18-O : 제1 X 서스테인 펄스 발생 회로
18-E : 제2 X 서스테인 펄스 발생 회로
19-O : 제1 Y 서스테인 펄스 발생 회로
19-E : 제2 Y 서스테인 펄스 발생 회로
31, 33, 37, 40 : 스위치 소자(서스테인 출력 소자 : n 채널형 MOS 트랜지스터)
32, 34, 38, 41 : 증폭 회로(드라이브 회로)
35, 43 : 인덕턴스
36, 42, 103, 104, 203, 204 : 다이오드
39, 102, 106, 202, 206 : 용량(용량 소자)
51∼54 : 지연 회로
61∼64, 613, 651∼654 : 프론트엣지 지연 회로
71∼74, 713, 751∼754 : 백엣지 지연 회로
81, 208 : 인버터
91∼94 : 펄스폭 조정 회로
100 : 집적 회로
101, 105, 201, 205 : 가변 저항(가변 저항 소자)
107, 207 : 모노 멀티바이브레이터
611∼641, 712∼742 : 상승 엣지 지연 회로
612∼642, 711∼741 : 하강 엣지 지연 회로
913 : SR 플립플롭
Cp : PDP의 X 전극과 Y 전극으로 형성되는 표시 셀의 구동 용량
본 발명의 제1 형태에 따르면, 입력 단자와, 상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와, 상기 입력 신호의 백엣지를 지연시키는 백엣지 지연 회로와, 상기 프론트엣지 지연 회로 및 상기 백엣지 지연 회로를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로와, 상기 증폭 회로에 의해서 구동되는 출력 스위치 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로가 제공된다.
본 발명의 제2 형태에 따르면, 입력 단자와, 상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와, 상기 프론트엣지 지연 회로를 통하여 얻어진 지연 신호로부터 소정의 펄스폭을 갖는 구동 제어 신호를 생성하는 펄스폭 조정 회로와, 상기 구동 제어 신호를 증폭하는 증폭 회로와, 해당 증폭 회로에 의해 구동되는 출력 스위치 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로가 제공된다.
본 발명의 제3 형태에 따르면, 복수의 X 전극과, 상기 복수의 X 전극에 대략 평행하게 배치되고, 상기 복수의 X 전극과의 사이에 방전을 발생시키는 복수의 Y 전극과, 상기 복수의 X 전극에 방전 전압을 인가하는 X 전극 구동 회로와, 상기 복수의 Y 전극에 방전 전압을 인가하는 Y 전극 구동 회로를 갖는 플라즈마 디스플레이 장치로서, 상기 X 전극 구동 회로 또는 상기 Y 전극 구동 회로는, 입력 단자와,상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와, 상기 입력 신호의 백엣지를 지연시키는 백엣지 지연 회로와, 상기 프론트엣지 지연 회로 및 상기 백엣지 지연 회로를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로와, 해당 증폭 회로에 의해 구동되는 출력 스위치 소자를 구비하는 용량성 부하 구동 회로인 것을 특징으로 하는 플라즈마 디스플레이 장치가 제공된다.
본 발명의 제4 형태에 따르면, 복수의 X 전극과, 해당 복수의 X 전극에 대략 평행하게 배치되고, 상기 복수의 X 전극과의 사이에 방전을 발생시키는 복수의 Y 전극과, 상기 복수의 X 전극에 방전 전압을 인가하는 X 전극 구동 회로와, 상기 복수의 Y 전극에 방전 전압을 인가하는 Y 전극 구동 회로를 갖는 플라즈마 디스플레이 장치로서, 상기 X 전극 구동 회로 또는 상기 Y 전극 구동 회로는, 입력 단자와, 상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와, 상기 프론트엣지 지연 회로를 통하여 얻어진 지연 신호로부터 소정의 펄스폭을 갖는 구동 제어 신호를 생성하는 펄스폭 조정 회로와, 상기 구동 제어 신호를 증폭하는 증폭 회로와, 상기 증폭 회로에 의해서 구동되는 출력 스위치 소자를 구비하는 용량성 부하 구동 회로인 것을 특징으로 하는 플라즈마 디스플레이 장치가 제공된다.
본 발명에 따른 제1 형태의 용량성 부하 구동 회로에 따르면, 입력 신호의 프론트엣지의 지연 시간과 백엣지의 지연 시간을 적절하게 설정할 수 있다. 또, 본 발명에 따른 제2 형태의 용량성 부하 구동 회로에 따르면, 입력 신호의 프론트엣지의 지연 시간과 출력 펄스의 펄스폭을 적절하게 설정할 수 있다. 이에 의해, 출력 펄스폭 변동을 저감하는 것이 가능하게 된다.
또한, 본 발명에 따른 제3 형태의 플라즈마 디스플레이 장치에 따르면, X 전극 구동 회로 또는 Y 전극 구동 회로는, 입력 신호의 프론트엣지의 지연 시간과 출력 펄스의 펄스폭을 적절하게 설정할 수 있다. 또한, 본 발명에 따른 제4 형태의 플라즈마 디스플레이 장치에 따르면, X 전극 구동 회로 또는 Y 전극 구동 회로는, 입력 신호의 프론트엣지의 지연 시간과 출력 펄스의 펄스폭을 적절하게 설정하는 것이 가능하다. 이에 의해, 플라즈마 디스플레이 장치의 서스테인 회로에 있어서 지연 시간을 조정했을 때에 발생할 가능성이 있는 타임마진을 감소시킴과 함께, 이상 전류 및 노이즈 등의 문제를 해결하는 것이 가능하게 된다.
<발명의 실시 형태>
이하, 본 발명에 따른 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치의 실시예를, 도면을 참조하여 상술한다. 또, 본 발명에 따른 표시 장치 및 그 구동 방법은, 예를 들면, ALIS 방식의 플라즈마 디스플레이 장치에 한정되는 것이 아니고, 여러 가지 방식의 플라즈마 디스플레이 장치에 대하여 폭넓게 적용할 수 있다.
도 11은 본 발명에 따른 용량성 부하 구동 회로의 제1 실시예를 도시하는 블록 회로도이다.
도 11과 도 5와의 비교로부터 분명한 바와 같이, 본 제1 실시예의 용량성 부하 구동 회로는, 도 5에 도시하는 종래의 서스테인 회로(용량성 부하 구동 회로)에있어서의 지연 회로(51∼54)를, 각각 프론트엣지 지연 회로(61∼64) 및 백엣지 지연 회로(71∼74)로 구성한 것에 상당한다. 따라서, 스위치 소자(서스테인 출력 소자 : n 채널형 MOS 트랜지스터)(31, 33) 및 증폭 회로(드라이브 회로)(32, 34)에 의한 구동 용량 Cp의 구동 동작, 및, 스위치 소자(37, 40), 증폭 회로(38, 41), 다이오드(36, 42), 인덕턴스(35, 43) 및 용량(39)(Cp)에 의한 전력 회수 회로의 동작 등은, 도 5를 참조하여 상술한 것과 마찬가지로서, 그 설명은 생략한다.
즉, 도 11에 도시된 바와 같이, 본 제1 실시예의 용량성 부하 구동 회로는, 입력 신호 V1 및 V2의 프론트엣지를 지연시키는 프론트엣지 지연 회로(61 및 62)와, 입력 신호 V1 및 V2의 백엣지를 지연시키는 백엣지 지연 회로(71 및 72)와, 프론트엣지 지연 회로(61 및 62) 및 백엣지 지연 회로(71 및 72)를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로(32 및 34)와, 증폭 회로(32 및 34)에 의해 구동되는 스위치 소자(31 및 33)를 구비한다.
또한, 본 제1 실시예의 용량성 부하 구동 회로는, 입력 신호 V3 및 V4의 프론트엣지를 지연시키는 프론트엣지 지연 회로(63 및 64)와, 입력 신호 V3 및 V4의 백엣지를 지연시키는 백엣지 지연 회로(73 및 74)와, 프론트엣지 지연 회로(63 및 64) 및 백엣지 지연 회로(73 및 74)를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로(41 및 38)와, 도 5를 참조하여 설명한 증폭 회로(41 및 38)에 의해서 구동되는 스위치 소자(40 및 37), 다이오드(36 및 42), 인덕턴스(35, 43), 및 용량(39)을 갖는 전력 회수 회로를 구비한다.
도 12는 본 발명에 따른 용량성 부하 구동 회로의 제2 실시예를 도시하는 블록 회로도이다.
도 12와 도 11의 비교로부터 분명한 바와 같이, 본 제2 실시예의 용량성 부하 구동 회로는, 도 11에 도시하는 제1 실시예의 용량성 부하 구동 회로에서의 프론트엣지 지연 회로(61∼64) 및 백엣지 지연 회로(71∼74)를, 각각 입력 신호 V1∼V4의 상승 엣지를 지연시키는 상승 엣지 지연 회로(611∼641) 및 입력 신호 V1∼V4의 하강 엣지를 지연시키는 하강 에지 지연 회로(711∼741)로 구성한 것이다. 여기서, 입력 신호 V1∼V4는, 고레벨 『H』로 구동하는 정극성 펄스 신호(하이 인에이블 신호)이다.
도 13은 본 발명에 따른 용량성 부하 구동 회로의 제3 실시예를 도시하는 블록 회로도이다.
도 13과 도 11과의 비교로부터 명백한 바와 같이, 본 제3 실시예의 용량성 부하 구동 회로는, 도 11에 도시하는 제1 실시예의 용량성 부하 구동 회로에 있어서의 프론트엣지 지연 회로(61∼64) 및 백엣지 지연 회로(71∼74)를, 각각 입력 신호 V1∼V4의 하강 엣지를 지연시키는 하강 엣지 지연 회로(612∼642) 및 입력 신호 V1∼V4의 상승 엣지를 지연시키는 상승 엣지 지연 회로(712∼742)로 구성한 것이다. 여기서, 입력 신호 V1∼V4는, 저레벨 『L』로 구동하는 부극성 펄스 신호(로우 인에이블 신호)이다. 또한, 백엣지 지연 회로(71∼74)의 출력 신호는, 인버터(81∼84)를 통하여 대응하는 각 스위치 소자(31, 33, 40, 37)에 공급된다.
도 14는 본 발명에 따른 용량성 부하 구동 회로의 제4 실시예를 도시하는 주요부 회로도로서, 상술한 도 12에 도시하는 제2 실시예의 용량성 부하 구동 회로에있어서의 상승 엣지 지연 회로(611(621∼641)) 및 하강 엣지 지연 회로(711(721∼741))의 구체적인 1 회로 구성을 도시하는 것이다.
도 14에 도시된 바와 같이, 상승 엣지 지연 회로(611)는, 가변 저항(가변 저항 소자)(101), 용량(용량 소자)(102) 및 다이오드(103)를 구비하고, 또한, 하강 엣지 지연 회로(711)는, 가변 저항(201), 용량(202) 및 다이오드(203)를 구비하고 있다. 여기서, 상승 엣지 지연 회로(611)에 있어서, 가변 저항(101)은, 입력 신호 Vin(V1)에 대하여 역방향의 다이오드(103)와 병렬로 접속되고, 가변 저항(101) 및 다이오드(103)의 출력 측의 접속 노드에는, 일단이 접지 GND에 접속된 용량(102)의 타단이 접속되어 있다. 또한, 하강 엣지 지연 회로(711)에 있어서, 가변 저항(201)은, 입력 신호 Vin에 대하여 순방향의 다이오드(203)와 병렬로 접속되고, 가변 저항(201) 및 다이오드(203)의 출력 측의 접속 노드에는, 일단이 접지 GND에 접속된 용량(202)의 타단이 접속되어 있다. 또, 입력 신호 Vin으로서는, 정극성 펄스 신호가 사용된다.
이 도 14에 도시하는 제4 실시예의 용량성 부하 구동 회로는, 상승 엣지 지연 회로(611)에 있어서, 우선, 가변 저항(101) 및 용량(102)으로 구성되는 적분 회로에 의해, 입력 신호 Vin의 상승 에지를 지연시킨다. 여기서, 입력 신호 Vin의 하강 시에는, 다이오드(103)를 통하여 용량(102)에 축적된 전하를 방전하도록 되어 있고, 입력 신호 Vin의 하강 엣지는, 가변 저항(101)의 영향을 받지 않고서 다음단의 하강 엣지 지연 회로(711)에 전해진다. 이와 같이, 상승 엣지 지연 회로(611)는, 입력 신호 Vin의 상승 엣지를 지연시키는 것으로서, 가변 저항(101)의 저항값을 변화시키는 것에 의해, 상승 엣지의 지연 시간만을 독립적으로 조정할 수 있다.
또한, 상승 엣지 지연 회로(611)의 출력 신호는, 하강 엣지 지연 회로(711)에 공급되어, 이 하강 엣지 지연 회로(711)에 있어서, 가변 저항(201) 및 용량(202)으로 구성되는 적분 회로에 의해, 상승 엣지 지연 회로(611)의 출력 신호(입력 신호 V1:Vin)의 하강이 지연된다. 여기서, 상승 엣지 지연 회로(611)의 출력 신호의 상승 시에는, 다이오드(203)를 통하여 용량(202)을 충전한다. 이와 같이, 하강 엣지 지연 회로(711)는, 상승 엣지 지연 회로(611)의 출력 신호의 하강 엣지를 지연시키는 것으로서, 가변 저항(201)의 저항값을 변화시키는 것에 의해, 하강 엣지의 지연 시간만을 독립적으로 조정할 수 있다. 또, 하강 엣지 지연 회로(711)의 출력 신호는, 스위치 소자(31)를 구동하는 증폭 회로(32)에 공급된다.
상술한 바와 같이, 본 제4 실시예의 용량성 부하 구동 회로에 따르면, 입력 신호 Vin(V1∼V4)의 상승 엣지 및 하강 엣지를 각각 독립적으로 조정할 수가 있어, 출력 신호의 펄스폭의 변동을 저감하여 적절한 출력 전압을 용량성 부하에 공급하는 것이 가능하게 된다.
도 15는 본 발명에 따른 용량성 부하 구동 회로의 제5 실시예를 도시하는 주요부 회로도로서, 상술한 도 13에 도시하는 제3 실시예의 용량성 부하 구동 회로에 있어서의 하강 엣지 지연 회로(612(622∼642)) 및 상승 엣지 지연 회로(712(722∼742))의 구체적인 1 회로 구성을 도시하는 것이다.
도 15와 도 14와의 비교로부터 분명한 바와 같이, 본 제5 실시예의 용량성 부하 구동 회로는, 도 14에 도시하는 제4 실시예의 다이오드(103 및 203)를, 그 극성을 반대로 한 다이오드(104 및 204)로 치환하고, 제4 실시예에 있어서의 상승 엣지 지연 회로(611) 및 하강 엣지 지연 회로(711)를 하강 엣지 지연 회로(612) 및 상승 엣지 지연 회로(712)로 하여 구성한 것이다. 또, 입력 신호 Vin(V1)로서는, 부극성 펄스 신호가 사용된다. 또한, 상승 엣지 지연 회로(712)의 출력 신호는, 인버터(81)를 통하여 스위치 소자(31)를 구동하는 증폭 회로(32)에 공급된다.
도 16은 본 발명에 따른 용량성 부하 구동 회로의 제6 실시예를 도시하는 도면으로서, 도 16의 (a)은 주요부 회로도를 도시하고, 도 16의 (b)은 도 16의 (a)의 회로에서의 각 파형도를 도시하고 있다. 도 16의 (a)에 있어서, 참조 부호 613은 프론트엣지 지연 회로(상승 엣지 지연 회로), 713은 백엣지 지연 회로(하강 엣지 지연 회로), 107 및 207은 제1 및 제2 모노 멀티 바이브레이터, 또한, 913은 SR 플립플롭을 나타내고 있다. 또, 입력 신호 Vin으로서는, 정극성 펄스 신호가 사용된다.
도 16의 (a)에 도시된 바와 같이, 프론트엣지 지연 회로(613)는, 가변 저항(105), 용량(106) 및 제1 모노 멀티바이브레이터(107)를 구비하고, 또한, 백엣지 지연 회로(713)는, 가변 저항(205), 용량(206), 제2 모노 멀티바이브레이터(207) 및 인버터(208)를 구비한다. 입력 신호 Vin(V1)은, 제1 모노 멀티바이브레이터(107)에 공급됨과 함께, 인버터(208)를 통하여 제2 모노 멀티바이브레이터(207)에 공급된다. 제1 모노 멀티바이브레이터(107)에는, 가변 저항(105) 및 용량(106)이 설치되고, 가변 저항(105)의 저항값을 조정하는 것에 의해 시상수를 변화시켜, 입력 신호 Vin의 상승 엣지를 지연하도록 되어 있다. 또한, 제2 모노 멀티바이브레이터(207)에는, 가변 저항(205) 및 용량(206)이 설치되고, 가변 저항(205)의 저항값을 조정함으로써 시상수를 변화시켜, 인버터(208)로 반전된 입력 신호(/Vin)의 상승 엣지, 즉, 입력 신호 Vin의 하강 엣지를 지연하도록 되어 있다.
제1 모노 멀티바이브레이터(107)의 출력 신호(/Q 출력) Vm1 및 제2 모노 멀티바이브레이터(207)의 출력 신호(/Q 출력) Vm2는, 각각 SR 플립플롭(913)의 리셋 단자 S 및 리셋 단자 R에 공급되어, SR 플립플롭(913)으로부터 도 16의 (b)에 도시되는 것 같은 출력 신호 Vo가 출력된다. 즉, 제1 모노 멀티바이브레이터(107)의 출력 신호 Vm1은, 입력 신호 Vin의 상승 엣지에서 하강하고, 가변 저항(105) 및 용량(106)의 시상수에 의해 설정된 소정 시간 후에 상승한다. 또한, 제2 모노 멀티바이브레이터(207)의 출력 신호 Vm2는, 입력 신호 Vin의 하강 엣지에서 하강하고, 가변 저항(205) 및 용량(206)의 시상수에 의해 설정된 소정 시간 후에 상승한다. 또, 제1 및 제2 모노 멀티바이브레이터(107, 207) 및 인버터(208)에 있어서의 지연 시간은 무시할 수 있는 것으로 한다.
또한, 도 16의 (a) 및 도 16의 (b)에 도시된 바와 같이, SR 플립플롭(913)은, 신호 Vm1의 상승 엣지로 세트되고, 신호 Vm2의 상승 엣지로 리셋되기 때문에, 출력 신호 Vo는, 신호 Vm1의 상승 엣지에서 상승하고, 신호 Vm2의 상승 엣지에서 하강하는 펄스 전압이 된다.
이와 같이, 본 제6 실시예의 용량성 부하 구동 회로에서, 출력 신호 Vo의 상승 엣지는, 입력 신호 Vin의 상승 엣지를 지연시키는 것에 의해 형성되고, 또한,출력 신호 Vo의 하강 엣지는, 입력 신호의 Vin의 하강 엣지를 지연시키는 것에 의해 형성된다. 그리고, 상승 엣지의 지연 시간은, 가변 저항(105)의 저항값을 변화시키는 것에 의해 조정하는 것이 가능하고, 또한, 하강 엣지의 지연 시간은, 가변 저항(205)의 저항값을 변화시키는 것에 의해 조정할 수 있다. 또, 가변 저항(105 및 205)의 저항값을 변화시키는 대신에, 또는, 가변 저항(105 및 205)의 저항값의 변화에 더하여, 용량(106 및 206)을 가변 용량으로 하여, 이들의 용량값을 변화시킴으로써 지연 시간의 조정을 행하도록 구성해도 된다.
이상과 같이, 본 발명에 따른 용량성 부하 구동 회로의 제1∼제6 실시예에 따르면, 입력 신호의 프론트엣지(상승 엣지 또는 하강 엣지)의 지연 시간과 백엣지(하강 엣지 또는 상승 엣지)의 지연 시간을 각각 독립적으로 설정할 수가 있어, 이에 의해, 종래의 프론트엣지의 지연 시간을 변화시킨 경우에 발생하는 출력 펄스폭의 변동(스위치 소자에 공급하는 드라이브 펄스의 펄스폭 변동)을 저감할 수 있다. 그 결과, 적절한 출력 전압을 용량성 부하에 공급할 수가 있어, 용량성 부하 구동 회로를 플라즈마 디스플레이 장치에 적용한 경우에는, 타임 마진의 감소, 이상 전류의 발생, 및, 노이즈 등의 문제가 없는 구동 전압을 플라즈마 디스플레이 패널에 공급하는 것이 가능하게 된다.
도 17은 본 발명에 따른 용량성 부하 구동 회로의 제7 실시예를 도시하는 블록 회로도이다.
도 17에 도시된 바와 같이, 본 제7 실시예의 용량성 부하 구동 회로는, 프론트엣지 지연 회로(61∼64) 및 펄스폭 조정 회로(91∼94)를 구비하고 있다. 즉, 본제7 실시예의 용량성 부하 구동 회로는, 도 11을 참조하여 설명한 제1 실시예의 용량성 부하 구동 회로에서, 백엣지 지연 회로(71∼74)의 대신에 펄스폭 조정 회로(91∼94)를 적용하도록 되어 있다.
도 18은 본 발명에 따른 용량성 부하 구동 회로의 제8 실시예를 도시하는 도면으로서, 도 18의 (a)은 주요부 회로도를 도시하고, 도 18의 (b)은 도 18의 (a)의 회로에서의 각 파형도를 도시하고 있다. 여기서, 도 18의 (a)에 도시하는 회로는, 상술한 도 17에 도시하는 제7 실시예의 용량성 부하 구동 회로에 있어서 프론트엣지 지연 회로(61(62∼64)) 및 펄스폭 조정 회로(91(92∼94))의 일례로서의 구체적인 회로 구성을 도시하는 것이다.
도 18의 (a)에 도시된 바와 같이, 프론트엣지 지연 회로(61)는, 가변 저항(601) 및 용량(602)을 구비하고, 또한, 펄스폭 조정 회로(91)는, 가변 저항(901), 용량(902) 및 모노 멀티바이브레이터(903)를 구비한다. 즉, 도 18의 (b)에 도시된 바와 같이, 본 제8 실시예의 용량성 부하 구동 회로에서, 입력 신호 Vin은, 도 7의 (a)을 참조하여 설명한 종래의 서스테인 회로의 지연 회로(51)와 마찬가지의 구성을 갖는 프론트엣지 지연 회로(61)에 의해 프론트엣지가 지연되고(지연 시간 T1), 그리고, 모노 멀티바이브레이터(903)에 의해 가변 저항(901) 및 용량(902)에 의해 규정되는 시상수에 따른 펄스폭 Two를 갖는 출력 신호 Vo를 얻도록 되어 있다. 즉, 본 제8 실시예의 용량성 부하 구동 회로는, 프론트엣지 지연 회로(61)에 있어서의 가변 저항(601) 저항값을 변화시키는 것에 의해 입력 신호 Vin의 프론트엣지의 지연 시간 T1을 조정하고, 또한, 펄스폭 조정 회로(91)에 있어서의 가변 저항(901)의 저항값을 변화시키는 것에 의해 출력 신호 Vo의 펄스폭 Two를 조정함으로써, 프론트엣지의 지연 시간과 출력 신호의 펄스폭을 독립적으로 설정할 수 있도록 되어 있다.
도 19는 본 발명에 따른 용량성 부하 구동 회로의 제9 실시예를 도시하는 도면으로서, 도 19의 (a)는 주요부 회로도를 도시하고, 도 19의 (b)는 도 19의 (a)의 회로에서의 각 파형도를 도시하고 있다. 여기서, 도 19의 (a)에 도시하는 회로는, 상술한 도 18의 (a)에 도시하는 제8 실시예의 용량성 부하 구동 회로에서의 프론트엣지 지연 회로(61(62∼64)) 및 펄스폭 조정 회로(91)(92∼94)의 다른 예로서의 구체적인 회로 구성을 도시하는 것이다.
도 19의 (a)에 도시된 바와 같이, 본 제9 실시예의 용량성 부하 구동 회로에서, 프론트엣지 지연 회로(61) 및 펄스폭 조정 회로(91)는, 클럭 신호 CLOCK의 펄스수를 세는 카운터로서 구성되고, 카운터(61)에 설정하는 카운트수(Cont1)를 변화시킴으로써 입력 신호 Vin의 프론트엣지의 지연 시간 T1을 조정하고, 또한, 카운터(91)에 설정하는 카운트수(Cont2)를 변화시키는 것에 의해 출력 신호 Vo의 펄스폭 Two를 조정하도록 되어 있다. 본 제9 실시예의 용량성 부하 구동 회로는, 프론트엣지의 지연 시간 및 출력 신호의 펄스폭을, 카운터(61 및 91)에 공급하는 신호 Cont1 및 Cont2에 의해 독립적으로 또한 용이하게 조정할 수 있게 되어 있다.
이상과 같이, 본 발명에 따른 용량성 부하 구동 회로의 제7∼제9 실시예에 따르면, 입력 신호의 프론트엣지(상승 엣지 또는 하강 엣지)의 지연 시간과 출력 신호의 펄스폭을 각각 독립적으로 설정할 수가 있어, 이에 의해, 종래의 프론트엣지의 지연 시간을 변화시킨 경우에 발생하는 출력 펄스폭의 변동을 저감할 수 있다. 그 결과, 적절한 출력 전압을 용량성 부하에 공급할 수가 있어, 용량성 부하 구동 회로를 플라즈마 디스플레이 장치에 적용한 경우에는, 타임 마진의 감소, 이상 전류의 발생, 및, 노이즈 등의 문제가 없는 구동 전압을 플라즈마 디스플레이 패널에 공급하는 것이 가능하게 된다.
도 20은 본 발명에 따른 용량성 부하 구동 회로의 제10 실시예를 도시하는 블록 회로도이다.
도 20과 도 11의 비교로부터 분명한 바와 같이, 본 제10 실시예의 용량성 부하 구동 회로에서는, 도 11에 도시하는 제1 실시예에 있어서의 입력 단자(예를 들면, V1)와 증폭 회로(예를 들면, 32)와의 사이에 직렬로 설치된 프론트엣지 지연 회로(61) 및 백엣지 지연 회로(71)가 병렬로 설치되게 되어 있다.
즉, 도 20에 도시된 바와 같이, 각 입력 신호 V1∼V4는, 각각 프론트엣지 지연 회로(651∼654) 및 백엣지 지연 회로(751∼754)에 공급됨과 함께, 프론트엣지 지연 회로(651, 652, 653, 654) 및 백엣지 지연 회로(751, 752, 753, 754)의 출력이 증폭 회로(32, 34, 41, 38)에 공급되도록 되어 있다.
도 21은 본 발명에 따른 용량성 부하 구동 회로의 제11 실시예를 도시하는 주요부 회로도로서, 상술한 도 20에 도시하는 제10 실시예의 용량성 부하 구동 회로에 있어서의 프론트엣지 지연 회로(651(652∼654)) 및 백엣지 지연 회로(751(752∼754))의 구체적인 1 회로 구성을 도시하는 것이다.
도 21에 도시된 바와 같이, 본 제11 실시예의 용량성 부하 구동 회로에서,프론트엣지 지연 회로(상승 엣지 지연 회로)(651)는, 가변 저항(311), 다이오드(313) 및 용량(315)을 구비하여 구성되고, 또한, 백엣지 지연 회로(하강 엣지 지연 회로)(751)는, 가변 저항(312), 다이오드(313) 및 용량(315)을 구비하여 구성된다. 즉, 본 제11 실시예의 용량성 부하 구동 회로는, 용량(315)을 프론트엣지 지연 회로(651) 및 백엣지 지연 회로(751)에서 공용하도록 되어 있다. 여기서, 입력 신호 Vin의 프론트엣지(상승 엣지)의 지연 시간은, 가변 저항(311)의 저항값을 변화시키는 것에 의해 조정되고, 또한, 백엣지(상승 엣지)의 지연 시간은, 가변 저항(312)의 저항값을 변화시키는 것에 의해 조정된다.
도 22는 본 발명에 따른 용량성 부하 구동 회로의 제12 실시예를 도시하는 주요부 회로도로서, 상술한 도 20에 도시하는 제10 실시예의 용량성 부하 구동 회로에서의 프론트엣지 지연 회로(651(652∼654)) 및 백엣지 지연 회로(751(752∼754))의 다른 구체적인 회로 구성을 도시하는 것이다. 여기서, 도 22에 도시하는 제12 실시예의 용량성 부하 구동 회로에서는, 입력 신호 Vin으로서 정극성 펄스 신호가 사용되고, 프론트엣지 지연 회로(651)는 입력 신호 Vin의 상승 에지를 지연시키고, 또한, 백엣지 지연 회로(751)는 하강 엣지를 지연시킨다.
도 22와 도 21의 비교로부터 명백한 바와 같이, 본 제12 실시예의 용량성 부하 구동 회로에서의 프론트엣지 지연 회로(상승 엣지 지연 회로)(651)는, 상술한 제11 실시예의 용량성 부하 구동 회로에 있어서 프론트엣지 지연 회로에서 다이오드(313)를 제거한 것에 상당한다. 입력 신호 Vin의 상승 시에는, 가변 저항(311)을 통하여 용량(315)에 전하가 충전되고, 또한, 입력 신호 Vin의 하강 시에는, 가변 저항(311) 및 다이오드(314)와 직렬로 접속된 가변 저항(312)을 통하여 용량(315)의 전하를 방전한다. 즉, 출력 전압 Vo의 상승 엣지의 지연 시간은, 가변 저항(311)의 저항값에 따라 변화하고, 또한, 출력 전압 Vo의 하강 엣지의 지연 시간은, 가변 저항(311 및 312)의 저항값에 따라 변화한다.
따라서, 본 제12 실시예의 용량성 부하 구동 회로에서는, 우선, 프론트엣지 지연 회로(651)에 있어서의 가변 저항(311)의 저항값을 변화시켜 상승 엣지의 지연 시간을 조정하고, 그 후, 백엣지 지연 회로(751)에 있어서의 가변 저항(312)의 저항값을 변화시켜 하강 엣지의 지연 시간을 조정함으로써, 상승 엣지 및 하강 엣지의 지연 시간을 적절하게 조정할 수 있다.
도 23은 본 발명에 따른 용량성 부하 구동 회로의 제13 실시예를 도시하는 주요부 회로도이다. 여기서, 도 23에 도시하는 제13 실시예의 용량성 부하 구동 회로에서는, 입력 신호 Vin으로서 부극성 펄스 신호가 사용되고, 프론트엣지 지연 회로(651)는 입력 신호 Vin의 하강 엣지를 지연시키고, 또한, 백엣지 지연 회로(751)는 상승 엣지를 지연시킨다. 또, 본 제13 실시예에 있어서, 입력 신호 Vin의 프론트 및 백엣지의 지연 시간의 조정이 행하여진 신호는, 인버터(317)에서 반전 및 파형 정형되고 출력 신호 Vo로서 다음단의 증폭 회로(32)에 공급되도록 되어 있다.
도 23과 도 22와의 비교로부터 분명한 바와 같이, 본 제13 실시예의 용량성 부하 구동 회로에서의 백엣지 지연 회로(상승 엣지 지연 회로)(751)는, 상술한 제12 실시예의 용량성 부하 구동 회로에서의 백엣지 지연 회로(하강 엣지 지연 회로)에 있어서의 다이오드의 방향을 역방향으로 한 것에 상당한다. 입력 신호 Vin의 하강 시에는, 가변 저항(311)을 통하여 용량(315)의 전하를 방전하고, 또한, 입력 신호 Vin의 상승 시에는, 가변 저항(311) 및 다이오드(316)와 직렬로 접속된 가변 저항(312)을 통하여 용량(315)에 전하가 충전된다. 즉, 출력 전압 Vo의 하강 엣지의 지연 시간은, 가변 저항(311)의 저항값에 따라 변화하고, 또한, 출력 전압 Vo의 상승 엣지의 지연 시간은, 가변 저항(311 및 312)의 저항값에 따라서 변화한다.
따라서, 본 제13 실시예의 용량성 부하 구동 회로에서는, 우선, 프론트엣지 지연 회로(651)에서의 가변 저항(311)의 저항값을 변화시켜 하강 엣지의 지연 시간을 조정하고, 그 후, 백엣지 지연 회로(751)에 있어서 가변 저항(312)의 저항값을 변화시켜 상승 엣지의 지연 시간을 조정함으로써, 하강 엣지 및 상승 엣지의 지연 시간을 적절하게 조정할 수 있다.
도 24는 본 발명에 따른 용량성 부하 구동 회로의 제14 실시예를 도시하는 블록 회로도로서, 집적 회로(100)를, 상술한 도 19에 도시하는 제9 실시예의 프론트엣지 지연 회로(61∼64) 및 펄스폭 조정 회로(91∼94)로 구성한 예를 도시하는 것이다.
도 24에 도시된 바와 같이, 집적 회로(100)는, 예를 들면, 입력 신호 V1∼V4 및 클럭 신호 CLOCK를 수취하여, 클럭 신호 CLOCK를 제어 신호(Cont11∼Cont14 및 Cont21∼Cont24)에 따른 수만 카운트함으로써, 프론트엣지 지연 회로에서 입력 신호의 프론트엣지의 지연 시간을 조정함과 함께, 펄스폭 조정 회로에서 펄스폭을 조정한다. 그리고, 이들의 프론트엣지의 지연 시간 및 펄스폭이 조정된 신호가, 각각 대응하는 증폭 회로(32, 34, 41, 38)에 공급되어, 도 5를 참조하여 설명한 것과 마찬가지의 스위치 소자(서스테인 출력 소자)의 구동 및 전력의 회수를 행하게 되어 있다.
즉, 각 프론트엣지 지연 회로(카운터: 61∼64)에는, 각각 입력 신호(V1∼V4)의 프론트엣지의 지연 시간(T1)을 조정하기 위한 제어 신호(카운트수) Cont11∼Cont14가 공급되고, 또한, 각 펄스폭 조정 회로(카운터: 91∼94)에는, 각각 출력 신호의 펄스폭(Two)을 조정하기 위한 제어 신호(카운트 수) Cont21∼Cont24가 공급되어 있다. 즉, 본 제14 실시예에 따르면, 프론트엣지의 지연 시간 및 출력 신호의 펄스폭을, 카운터(61∼64 및 91∼94)에 공급하는 신호(Cont11∼Cont14 및 Cont21∼Cont24)에 의해 독립적으로 또한 용이하게 조정할 수 있게 되어 있다.
또, 상술한 각 실시예는, 프론트엣지 지연 회로, 백엣지 지연 회로 및 펄스폭 조정 회로 등의 예를 나타낸 것일 뿐으로서, 이들의 회로는 여러 가지로 변형할 수 있는 것은 물론이다.
이상, 상술한 용량성 부하 구동 회로의 각 실시예는, 도 1∼도 4를 참조하여 설명했던 것 같은 플라즈마 디스플레이 장치에서의 서스테인 회로로서 적용하는 것에 의해, 서스테인 회로에서의 지연 시간을 조정했을 때에 발생할 가능성이 있는 타임 마진을 감소함과 함께, 이상 전류 및 노이즈 등의 과제를 해결할 수 있다.
(부기1) 입력 단자와,
상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와,
상기 입력 신호의 백엣지를 지연시키는 백엣지 지연 회로와,
상기 프론트엣지 지연 회로 및 상기 백엣지 지연 회로를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로와,
상기 증폭 회로에 의해서 구동되는 출력 스위치 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기2) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 상승 엣지를 지연시키는 상승 엣지 지연 회로이고, 또한,
상기 백엣지 지연 회로는, 상기 입력 신호의 하강 엣지를 지연시키는 하강 엣지 지연 회로인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기3) 부기2에 기재된 용량성 부하 구동 회로에서, 상기 입력 신호는, 정극성 펄스 신호인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기4) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 하강 엣지를 지연시키는 하강 엣지 지연 회로이고, 또한,
상기 백엣지 지연 회로는, 상기 입력 신호의 상승 엣지를 지연시키는 상승 엣지 지연 회로인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기5) 부기4에 기재된 용량성 부하 구동 회로에서, 상기 입력 신호는, 부극성 펄스 신호인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기6) 부기2∼5 중 어느 한 항에 기재된 용량성 부하 구동 회로에서, 상기 상승 엣지 지연 회로는, 저항 소자 및 스위치 소자의 병렬 회로와 용량 소자를 구비하고, 상기 입력 신호가 상승할 때에는, 상기 저항 소자를 통하여 상기 용량 소자에 전하를 충전하고, 또한, 상기 입력 신호가 하강할 때에는 상기 스위치 소자를 통하여 상기 용량 소자에 충전된 전하를 방전하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기7) 부기6에 기재된 용량성 부하 구동 회로에서, 상기 상승 엣지 지연 회로에서의 스위치 소자는, 다이오드인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기8) 부기6에 기재된 용량성 부하 구동 회로에서, 상기 상승 엣지 지연 회로의 지연 시간을, 상기 저항 소자의 저항값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기9) 부기6에 기재된 용량성 부하 구동 회로에서, 상기 상승 엣지 지연 회로의 지연 시간을, 상기 용량 소자의 용량값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기10) 부기2∼5 중 어느 한 항에 기재된 용량성 부하 구동 회로에서, 상기 하강 엣지 지연 회로는, 저항 소자 및 스위치 소자의 병렬 회로와 용량 소자를 구비하며, 상기 입력 신호가 하강할 때에는 상기 저항 소자를 통하여 상기 용량 소자에 전하를 충전하고, 또한, 상기 입력 신호가 상승할 때에는 상기 스위치 소자를통하여 상기 용량 소자에 충전된 전하를 방전하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기11) 부기10에 기재된 용량성 부하 구동 회로에서, 상기 하강 엣지 지연 회로에서의 스위치 소자는, 다이오드인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기12) 부기10에 기재된 용량성 부하 구동 회로에서, 상기 하강 엣지 지연 회로의 지연 시간을, 상기 저항 소자의 저항값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기13) 부기10에 기재된 용량성 부하 구동 회로에서, 상기 하강 엣지 지연 회로의 지연 시간을, 상기 용량 소자의 용량값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기14) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 프론트엣지를 트리거로 하는 제1 모노 멀티바이브레이터이고, 또한,
상기 백엣지 지연 회로는, 상기 입력 신호의 백엣지를 트리거로 하는 제2 모노 멀티바이브레이터이고, 상기 제1 모노 멀티바이브레이터의 출력 신호와 상기 제2 모노 멀티바이브레이터의 출력을 합성하는 것에 의해, 상기 구동 제어 신호를 생성하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기15) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 제1 저항 소자 및 제1 스위치 소자를 갖는제1 직렬 회로와, 제1 용량 소자를 구비하며,
상기 백엣지 지연 회로는, 제2 저항 소자 및 제2 스위치 소자를 갖는 제2 직렬 회로와, 제2 용량 소자를 구비하며, 상기 제1 직렬 회로 및 상기 제2 직렬 회로가 병렬로 접속되어 있는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기16) 부기15에 기재된 용량성 부하 구동 회로에서, 상기 제1 용량 소자 및 상기 제2 용량 소자를 동일한 용량 소자에 의해 공용한 것을 특징으로 하는 용량성 부하 구동 회로.
(부기17) 부기15 또는 16에 기재된 용량성 부하 구동 회로에서, 상기 제1 저항 소자의 저항값을 변화시키는 것에 의해 상기 입력 신호의 프론트엣지의 지연 시간을 조정하고, 또한, 상기 제2 저항 소자의 저항값을 변화시키는 것에 의해 상기 입력 신호의 백엣지의 지연 시간을 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기18) 부기15 또는 16에 기재된 용량성 부하 구동 회로에서, 상기 제1 스위치 소자 및 상기 제2 스위치 소자는, 다이오드인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기19) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 제1 저항 소자 및 제1 용량 소자를 구비하며,
상기 백엣지 지연 회로는, 제2 저항 소자 및 스위치 소자를 갖는 직렬 회로와, 제2 용량 소자를 구비하고, 상기 제1 저항 소자와 상기 직렬 회로가 병렬로 접속되어 있는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기20) 부기19에 기재된 용량성 부하 구동 회로에서, 상기 제1 용량 소자 및 상기 제2 용량 소자를 동일한 용량 소자에 의해 공용한 것을 특징으로 하는 용량성 부하 구동 회로.
(부기21) 부기19 또는 20에 기재된 용량성 부하 구동 회로에서, 상기 제1 저항 소자의 저항값을 변화시키는 것에 의해 상기 입력 신호의 프론트엣지의 지연 시간을 조정하고, 또한, 상기 제2 저항 소자의 저항값을 변화시키는 것에 의해 상기 입력 신호의 백엣지의 지연 시간을 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기22) 부기19 또는 20에 기재된 용량성 부하 구동 회로에서, 최초로 상기 제1 저항 소자의 저항값을 변화시켜 상기 입력 신호의 프론트엣지의 지연 시간을 조정하고, 다음으로 상기 제2 저항 소자의 저항값을 변화시켜 상기 입력 신호의 백엣지의 지연 시간을 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기23) 부기19에 기재된 용량성 부하 구동 회로에서, 상기 스위치 소자는, 다이오드인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기24) 부기1에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 프론트엣지로부터 클럭 신호의 카운트를 개시하는 제1 카운터를 구비하고, 또한,
상기 백엣지 지연 회로는, 상기 입력 신호의 백엣지로부터 클럭 신호의 카운트를 개시하는 제2 카운터를 구비하며, 상기 제1 카운터의 카운트값을 변화시켜 상기 프론트엣지의 지연 시간을 조정하고, 또한, 상기 제2 카운터의 카운트값을 변화시켜 상기 백엣지의 지연 시간을 조정하는 것을 특징으로 하는 용량성 부하 구동회로.
(부기25) 부기24에 기재된 용량성 부하 구동 회로에서, 상기 제1 카운터 및 상기 제2 카운터를, 동일한 반도체 집적 회로 상에 형성한 것을 특징으로 하는 용량성 부하 구동 회로.
(부기26)
입력 단자와,
상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와,
상기 프론트엣지 지연 회로를 통하여 얻어진 지연 신호로부터 소정의 펄스폭을 갖는 구동 제어 신호를 생성하는 펄스폭 조정 회로와,
상기 구동 제어 신호를 증폭하는 증폭 회로와,
상기 증폭 회로에 의해서 구동되는 출력 스위치 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기27) 부기26에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 저항 소자 및 용량 소자를 구비하며, 또한,
상기 펄스폭 조정 회로는, 모노 멀티바이브레이터인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기28) 부기27에 기재된 용량성 부하 구동 회로에서,
상기 입력 신호의 지연 시간을, 상기 프론트엣지 지연 회로에서의 상기 저항소자의 저항값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기29) 부기27에 기재된 용량성 부하 구동 회로에 있어서,
상기 입력 신호의 지연 시간을, 상기 프론트엣지 지연 회로에 있어서 상기 용량 소자의 용량값을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기30) 부기27∼29의 어느 한 항에 기재된 용량성 부하 구동 회로에 있어서, 상기 구동 제어 신호의 펄스폭을, 상기 모노 멀티바이브레이터의 시상수 등을 변화시키는 것에 의해 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기31) 부기26에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 클럭 신호를 카운트하는 제1 카운터이고, 또한,
상기 펄스폭 조정 회로는, 상기 클럭 신호를 카운트하는 제2 카운터이고, 상기 제1 카운터의 카운트값을 변화시키는 것에 의해 상기 입력 신호의 지연 시간을 조정하고, 상기 제2 카운터의 카운트값을 변화시키는 것에 의해 상기 구동 제어 신호의 펄스폭을 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기32) 부기26에 기재된 용량성 부하 구동 회로에서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 상승 엣지를 지연시키는 상승 엣지 지연 회로이고, 또한,
상기 펄스폭 조정 회로는, 모노 멀티바이브레이터인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기33) 부기32에 기재된 용량성 부하 구동 회로에서, 상기 입력 신호는, 정극성 펄스 신호인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기34) 부기26에 기재된 용량성 부하 구동 회로에 있어서,
상기 프론트엣지 지연 회로는, 상기 입력 신호의 하강 엣지를 지연시키는 하강 엣지 지연 회로이고, 또한,
상기 펄스폭 조정 회로는, 모노 멀티바이브레이터인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기35) 부기34에 기재된 용량성 부하 구동 회로에 있어서, 상기 입력 신호는, 부극성 신호인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기36) 부기1∼35 중 어느 한 항에 기재된 용량성 부하 구동 회로에 있어서,
상기 용량성 부하 구동 회로는, 제1 및 제2 용량성 부하 구동 회로를 구비하고,
상기 제1 용량성 부하 구동 회로에 있어서 제1 출력 스위치 소자는, 전원선과 용량성 부하와의 사이에 접속되고,
상기 제2 용량성 부하 구동 회로에서의 제2 출력 스위치 소자는, 상기 용량성 부하와 기준 전압과의 사이에 접속되는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기37) 부기36에 기재된 용량성 부하 구동 회로에서,
상기 용량성 부하 구동 회로는, 또한, 제3 및 제4 용량성 부하 구동 회로를 구비하고,
상기 제3 용량성 부하 구동 회로에서의 제3 출력 스위치 소자는, 제1 코일을 통하여 상기 용량성 부하에 접속되고,
상기 제4 용량성 부하 구동 회로에서의 제4 출력 스위치 소자는, 제2 코일을 통하여 상기 용량성 부하에 접속되는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기38) 부기36 또는 37에 기재된 용량성 부하 구동 회로에서, 상기 전원선은, 플라즈마 디스플레이 장치의 서스테인 전원선인 것을 특징으로 하는 용량성 부하 구동 회로.
(부기39) 복수의 X 전극과,
상기 복수의 X 전극에 대략 평행하게 배치되고, 상기 복수의 X 전극과의 사이에 방전을 발생시키는 복수의 Y 전극과,
상기 복수의 X 전극에 방전 전압을 인가하는 X 전극 구동 회로와,
상기 복수의 Y 전극에 방전 전압을 인가하는 Y 전극 구동회로를 갖는 플라즈마 디스플레이 장치에 있어서,
상기 X 전극 구동 회로 또는 상기 Y 전극 구동 회로는, 부기1∼38의 어느 한 항에 기재된 용량성 부하 구동 회로를 이용하여 구성한 것을 특징으로 하는 플라즈마 디스플레이 장치.
이상, 상술한 바와 같이, 본 발명에 따르면, 지연 회로에 의해서 지연 시간을 조정한 경우 등에 발생하는 출력 신호의 펄스폭의 변동을 저감하여, 적절한 출력 전압을 용량성 부하에 공급하도록 한 용량성 부하 구동 회로를 제공할 수 있다. 또, 본 발명에 따르면, 타임 마진의 감소, 이상 전류의 발생, 및, 노이즈 등의 문제가 없는 구동 전압을 플라즈마 디스플레이 패널에 공급할 수 있는 플라즈마 디스플레이 장치를 적용할 수 있다.

Claims (10)

  1. 입력 단자와,
    상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와,
    상기 입력 신호의 백엣지를 지연시키는 백엣지 지연 회로와,
    상기 프론트엣지 지연 회로 및 상기 백엣지 지연 회로를 통하여 얻어지는 구동 제어 신호를 증폭하는 증폭 회로와,
    상기 증폭 회로에 의해서 구동되는 출력 스위치 소자
    를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
  2. 제1항에 있어서,
    상기 프론트엣지 지연 회로는, 상기 입력 신호의 상승 엣지를 지연시키는 상승 엣지 지연 회로이고, 또한,
    상기 백엣지 지연 회로는, 상기 입력 신호의 하강 엣지를 지연시키는 하강 엣지 지연 회로인 것을 특징으로 하는 용량성 부하 구동 회로.
  3. 제1항에 있어서,
    상기 프론트엣지 지연 회로는, 상기 입력 신호의 하강 엣지를 지연시키는 하강 엣지 지연 회로이고, 또한,
    상기 백엣지 지연 회로는, 상기 입력 신호의 상승 엣지를 지연시키는 상승 엣지 지연 회로인 것을 특징으로 하는 용량성 부하 구동 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 상승 엣지 지연 회로는, 저항 소자 및 스위치 소자의 병렬 회로와 용량 소자를 구비하며, 상기 입력 신호가 상승할 때에는 상기 저항 소자를 통하여 상기 용량 소자에 전하를 충전하고, 또한, 상기 입력 신호가 하강할 때에는 상기 스위치 소자를 통하여 상기 용량 소자에 충전된 전하를 방전하는 것을 특징으로 하는 용량성 부하 구동 회로.
  5. 제2항 또는 제3항에 있어서,
    상기 하강 엣지 지연 회로는, 저항 소자 및 스위치 소자의 병렬 회로와 용량 소자를 구비하며, 상기 입력 신호가 하강할 때에는 상기 저항 소자를 통하여 상기 용량 소자에 전하를 충전하고, 또한, 상기 입력 신호가 상승할 때에는 상기 스위치 소자를 통하여 상기 용량 소자에 충전된 전하를 방전하는 것을 특징으로 하는 용량성 부하 구동 회로.
  6. 제1항에 있어서,
    상기 프론트엣지 지연 회로는, 상기 입력 신호의 프론트엣지로부터 클럭 신호의 카운트를 개시하는 제1 카운터를 구비하고, 또한,
    상기 백엣지 지연 회로는, 상기 입력 신호의 백엣지로부터 클럭 신호의 카운트를 개시하는 제2 카운터를 구비하며, 상기 제1 카운터의 카운트값을 변화시켜 상기 프론트엣지의 지연 시간을 조정하고, 또한, 상기 제2 카운터의 카운트값을 변화시켜 상기 백엣지의 지연 시간을 조정하는 것을 특징으로 하는 용량성 부하 구동 회로.
  7. 입력 단자와,
    상기 입력 단자로부터 입력된 입력 신호의 프론트엣지를 지연시키는 프론트엣지 지연 회로와,
    상기 프론트엣지 지연 회로를 통하여 얻어진 지연 신호로부터 소정의 펄스폭을 갖는 구동 제어 신호를 생성하는 펄스폭 조정 회로와,
    상기 구동 제어 신호를 증폭하는 증폭 회로와,
    상기 증폭 회로에 의해서 구동되는 출력 스위치 소자
    를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 용량성 부하 구동 회로는, 제1 및 제2 용량성 부하 구동 회로를 구비하고,
    상기 제1 용량성 부하 구동 회로에서의 제1 출력 스위치 소자는, 전원선과 용량성 부하와의 사이에 접속되고,
    상기 제2 용량성 부하 구동 회로에서의 제2 출력 스위치 소자는, 상기 용량성 부하와 기준 전압과의 사이에 접속되는 것을 특징으로 하는 용량성 부하 구동 회로.
  9. 제8항에 있어서,
    상기 용량성 부하 구동 회로는, 또한, 제3 및 제4 용량성 부하 구동 회로를 구비하고,
    상기 제3 용량성 부하 구동 회로에서의 제3 출력 스위치 소자는, 제1 코일을 통하여 상기 용량성 부하에 접속되고,
    상기 제4 용량성 부하 구동 회로에서의 제4 출력 스위치 소자는, 제2 코일을 통하여 상기 용량성 부하에 접속되는 것을 특징으로 하는 용량성 부하 구동 회로.
  10. 복수의 X 전극과,
    상기 복수의 X 전극에 대략 평행하게 배치되고, 상기 복수의 X 전극과의 사이에 방전을 발생시키는 복수의 Y 전극과,
    상기 복수의 X 전극에 방전 전압을 인가하는 X 전극 구동 회로와,
    상기 복수의 Y 전극에 방전 전압을 인가하는 Y 전극 구동 회로를 갖는 플라즈마 디스플레이 장치로서,
    상기 X 전극 구동 회로 또는 상기 Y 전극 구동 회로는, 제1항 내지 제9항 중 어느 한 항에 기재된 용량성 부하 구동 회로를 이용하여 구성된 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020040008119A 2003-04-10 2004-02-07 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치 KR20040089465A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003106839A JP4480341B2 (ja) 2003-04-10 2003-04-10 プラズマディスプレイ装置
JPJP-P-2003-00106839 2003-04-10

Publications (1)

Publication Number Publication Date
KR20040089465A true KR20040089465A (ko) 2004-10-21

Family

ID=32866778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008119A KR20040089465A (ko) 2003-04-10 2004-02-07 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치

Country Status (7)

Country Link
US (1) US7015905B2 (ko)
EP (1) EP1467343B1 (ko)
JP (1) JP4480341B2 (ko)
KR (1) KR20040089465A (ko)
CN (1) CN100359546C (ko)
DE (1) DE602004020011D1 (ko)
TW (1) TWI247258B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503620B (en) * 2000-02-04 2002-09-21 Sanyo Electric Co Drive apparatus for CCD image sensor
JP2005331584A (ja) * 2004-05-18 2005-12-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路およびプラズマディスプレイ装置
JP4532244B2 (ja) * 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR20070087706A (ko) * 2005-05-10 2007-08-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20090066610A1 (en) * 2005-08-23 2009-03-12 Tetsuya Sakamoto Plasma Display Apparatus
JP4867565B2 (ja) * 2005-11-29 2012-02-01 セイコーエプソン株式会社 容量性負荷の駆動回路、および超音波スピーカ
US8570312B2 (en) * 2006-07-20 2013-10-29 Hitachi Consumer Electronics Co., Ltd. Plasma display device
JP2008033035A (ja) * 2006-07-28 2008-02-14 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR101298095B1 (ko) * 2006-09-21 2013-08-20 삼성디스플레이 주식회사 시퀀스 제어장치 및 이를 갖는 액정표시장치
JP4972506B2 (ja) * 2007-09-19 2012-07-11 四変テック株式会社 信号遅延回路
JP5191724B2 (ja) 2007-12-14 2013-05-08 株式会社日立製作所 アドレス駆動回路及びプラズマディスプレイ装置
US8188769B2 (en) * 2008-05-09 2012-05-29 Analog Devices, Inc. Method and apparatus for propagation delay and EMI control
JP2009294408A (ja) 2008-06-04 2009-12-17 Hitachi Ltd プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
DE102012216326B4 (de) 2012-09-13 2020-06-18 TRUMPF Hüttinger GmbH + Co. KG HF-Leistungsinvertersystem
WO2020135955A1 (en) * 2018-12-27 2020-07-02 Ams International Ag Filters for removing disturbances from signals
DE102019209811A1 (de) * 2019-07-04 2021-01-07 Robert Bosch Gmbh Schaltelement, Schaltvorrichtung und Verfahren zum Betrieb der Schaltvorrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595792B1 (en) * 1988-06-07 1997-08-27 Sharp Kabushiki Kaisha Method and apparatus for driving capacitive display device
US5471171A (en) * 1990-10-09 1995-11-28 Kabushiki Kaisha Toshiba Amplifier device capable of realizing high slew rate with low power consumption
US5687001A (en) * 1992-01-22 1997-11-11 Dai Nippon Printing Co., Ltd. Halftone image ion printer
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US6329980B1 (en) * 1997-03-31 2001-12-11 Sanjo Electric Co., Ltd. Driving circuit for display device
JP3434682B2 (ja) * 1997-10-03 2003-08-11 Ｎｅｃエレクトロニクス株式会社 同期遅延回路
WO1999044196A1 (en) * 1998-02-27 1999-09-02 Doug Carson & Associates, Inc. Individual adjustment of pit and land transition locations in an optical disc mastering process
JP3338776B2 (ja) * 1998-03-12 2002-10-28 日本電気株式会社 半導体装置
JP3202689B2 (ja) * 1998-07-30 2001-08-27 山形日本電気株式会社 遅延回路
KR20000065711A (ko) * 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
JP3603712B2 (ja) * 1999-12-24 2004-12-22 日本電気株式会社 プラズマディスプレイパネルの駆動装置とその駆動方法
JP3644867B2 (ja) 2000-03-29 2005-05-11 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその製造方法
JP2001358570A (ja) * 2000-06-12 2001-12-26 Fuji Electric Co Ltd 容量性負荷駆動回路
JP4357107B2 (ja) * 2000-10-05 2009-11-04 日立プラズマディスプレイ株式会社 プラズマディスプレイの駆動方法
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP3815209B2 (ja) * 2000-11-20 2006-08-30 セイコーエプソン株式会社 クロック信号からのパルス信号の生成
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
JP2002215087A (ja) 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびその制御方法
JP2003008424A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置のノイズ低減回路
JP2004274719A (ja) * 2003-02-18 2004-09-30 Fujitsu Hitachi Plasma Display Ltd プリドライブ回路、容量性負荷駆動回路及びプラズマディスプレイ装置

Also Published As

Publication number Publication date
TWI247258B (en) 2006-01-11
US20040201552A1 (en) 2004-10-14
TW200421234A (en) 2004-10-16
US7015905B2 (en) 2006-03-21
DE602004020011D1 (de) 2009-04-30
EP1467343A2 (en) 2004-10-13
EP1467343B1 (en) 2009-03-18
CN100359546C (zh) 2008-01-02
EP1467343A3 (en) 2006-10-04
JP4480341B2 (ja) 2010-06-16
CN1536546A (zh) 2004-10-13
JP2004309983A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
US7242373B2 (en) Circuit for driving flat display device
JP3644867B2 (ja) プラズマディスプレイ装置及びその製造方法
JP4480341B2 (ja) プラズマディスプレイ装置
US8072408B2 (en) Liquid crystal display device and method of driving thereof
US7242399B2 (en) Capacitive load drive circuit and plasma display apparatus
EP1657696A1 (en) Display device and drive method thereof
KR20030065286A (ko) 디스플레이 패널 구동 회로 및 플라즈마 디스플레이
JP2000194316A (ja) プラズマディスプレイパネル装置
KR100629833B1 (ko) 용량성 부하 구동 회로 및 플라즈마 디스플레이 장치
JP2006047953A (ja) 半導体集積回路、駆動回路及びプラズマディスプレイ装置
WO2003090196A1 (en) Driver circuit for a plasma display panel
EP1566790A2 (en) Capacitive load drive circuit, method for driving the same, and plasma display apparatus
US7479936B2 (en) Plasma display and its driving method and circuit
KR20080087624A (ko) 플라즈마 디스플레이 패널 구동 회로 장치 및 플라즈마디스플레이 장치
WO2010058469A1 (ja) フラットパネルディスプレイの駆動回路
KR100732583B1 (ko) 플라즈마 디스플레이 장치
KR100548240B1 (ko) 멀티스텝형 에너지 회수회로
KR20060119415A (ko) 플라즈마 표시 장치 및 그의 구동 방법
EP2136351A1 (en) Plasma display and driving apparatus thereof with prevention of negative effects of undesired resonant frequencies
EP1684259A2 (en) Device for driving a display panel comprising capacitive light-emitting elements
KR100672311B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
EP1783731A2 (en) Plasma display device, driving apparatus and driving method thereof
KR100739575B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
JP5209212B2 (ja) プラズマディスプレイ駆動用スキャンドライバｉｃ
US20070200799A1 (en) Flat panel display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application