DE102012216326B4

DE102012216326B4 - HF-Leistungsinvertersystem

Info

Publication number: DE102012216326B4
Application number: DE102012216326.3A
Authority: DE
Inventors: Sebastian Fecker
Original assignee: Trumpf Huettinger GmbH and Co KG
Current assignee: Trumpf Huettinger GmbH and Co KG
Priority date: 2012-09-13
Filing date: 2012-09-13
Publication date: 2020-06-18
Anticipated expiration: 2032-09-14
Also published as: DE102012216326A1; WO2014040588A1

Abstract

HF-Leistungsinvertersystem (1000) mit mehreren HF-Leistungsinverterschaltungen (100, 120, 130, 140), deren Ausgänge (210, 220, 230) auf einen Leistungskombinierer (240) geführt sind, durch den die Ausgangsleistungen der Leistungsinverterschaltungen (100, 120, 130, 140) phasenabhängig gekoppelt werden, wobei die HF-Leistungsinverterschaltungen (100, 120, 130, 140) jeweils eine Phaseneinstellvorrichtung (340, 350, 360) mit einer Ansteueranordnung (30) und mindestens einem schaltenden Element (12, 13, 17, 18, Q, Q), das einen Steueranschluss aufweist, an den die Ansteueranordnung (30) angeschlossen ist, die das schaltende Element (12, 13, 17, 18, Q, Q) ein- und ausschaltet, aufweisen und die Ansteueranordnung (30) einen programmierbaren Logikbaustein aufweist, der einen ersten zumindest ein Logikelement umfassenden Signalverzögerungspfad (37, 38) zur Verzögerung zumindest eines Einschaltsignalteils und einen zweiten von dem ersten Signalverzögerungspfad (37, 38) verschiedenen zweiten zumindest ein Logikelement umfassenden Signalverzögerungspfad (37, 38) zur Verzögerung zumindest eines Ausschaltsignalteils aufweist.

Description

Die Erfindung betrifft ein HF-Leistungsinvertersystem.
Eine HF-Leistungsinverterschaltung kann zum Erzeugen von HF-Leistungen, insbesondere von Leistungen mit einer Ausgangsfrequenz von > 1 MHz, verwendet werden. Derartige HF-Leistungsinvertersc haltungen können beispielsweise eingesetzt werden, um ein Plasma zu erzeugen. Eine HF-Leistungsinverterschaltung kann beispielsweise als Klasse-D Verstärker mit einer Schaltbrücke ausgebildet sein. Eine Schaltbrücke weist zumindest zwei schaltende Elemente, wie z.B. MOSFETs, IGBTs oder Bipolartransistoren, auf, die in Serie geschaltet sind und die im Gegentakt betrieben werden. Eine Schaltbrücke mit zwei schaltenden Elementen (im Folgenden auch als Schaltelemente oder (Halbleiter-)Schalter bezeichnet) wird auch Halbbrücke oder Brückenzweig genannt. Eine Schaltbrücke mit vier Schaltelementen ist in der Regel aus zwei Halbbrücken bzw. Brückenzweigen aufgebaut.
Es sind viele Betriebsarten und Bauweisen von HF-Leistungsinverterschaltungen bekannt. Eine alternative HF-Leistungsinverterschaltung kann beispielsweise als Klasse-E Verstärker mit einem einzelnen Transistor als schaltendem Element ausgebildet sein. Dabei können mehrere schaltende Elemente parallel geschaltet sein Eine andere Bauweise ist eine Push-pull Stufe mit zwei komplementär schaltenden Elementen, die an einem Punkt zusammengeschaltet sind.
Die Schaltelemente weisen neben ihren Leistungsanschlüssen auch einen Steueranschluss auf. Der Steueranschluss wird je nach Ausgestaltung des Schaltelements als Gate (z.B. bei IGBT oder FET, insbesondere MOSFET), oder Basis (z.B. bei Bipolartransistor) bezeichnet. Jedem Steueranschluss ist in der Regel ein Treiber zugeordnet, über den dem Steueranschluss ein Ansteuersignal zugeführt wird.
Die Schaltbefehle zum Ein- und Ausschalten eines schaltenden Elements stehen in der Regel als leistungsschwache Logiksignale, z.B. als Ausgang einer Computersteuerung, zur Verfügung. Zum Schalten benötigen die schaltenden Elemente jedoch ein Leistungssignal als Ansteuersignal. Daher sind in der Regel Treiber vorgesehen, die aus den Ein-/Ausschaltbefehlen ein Ansteuersignal generieren.
Die Laufzeiten von den die Logiksignale erzeugenden Baugruppen, (z.B. Computersteuerungen) über Treiber und gegebenenfalls auch noch Signalübertrager bis hin zu den schaltenden Elementen sind bei hochfrequenten Ansteuerungen oberhalb 1 MHz oftmals schon sehr verschieden. Wenn mehrere schaltende Elemente angesteuert werden, führt eine ungenaue Einschalt- und/oder Ausschaltflanke zu Verlusten und Spannungsspitzen. Es können beispielsweise zwei schaltende Elemente durch ungenaue Schaltzeitpunkte ungewollt für einen kurzen Zeitbereich gleichzeitig eingeschaltet sein und so einen Kurzschlussstrom erzeugen, der Verlustwärme erzeugt und Bauteile zerstören kann.
Aus der DE 10 2008 026 500 A1 ist es bekannt, mit einer Kette von Verzögerungsgliedern ein Signal zu verzögern und Hilfssignale zu generieren, die verwendet werden, Stromquellen einer Treiberschaltung anzusteuern, die wiederum ein schaltendes Element ansteuern. Die Verzögerungsglieder sind in eine integrierte Schaltung integriert.
Aus der EP 1 467 343 A2 ist eine Treiberschaltung für eine kapazitive Last bekannt. Die Treiberschaltung weist eine Verzögerungsschaltung für die Flanken eines Eingangssignals auf.
Aus der US 4 789 996 A ist eine Schaltung bekannt, mit der ein Eingangstaktsignal verzögert werden kann.
Die DE 101 49 584 A1 offenbart einen Verzögerungsregelkreis mit einer ersten Verzögerungseinrichtung zur Feineinstellung und einer nachgeschalteten zweiten Verzögerungseinrichtung zur Grobeinstellung einer Verzögerungszeit.
Aus der DE 10 2010 063 046 A1 ist ein Verfahren zur Bestimmung der Verzögerung zwischen der Generierung eines Schaltbefehls und/oder einer Flanke eines Ansteuersignals und dem zugehörigen Schaltzeitpunkt eines in einer Halbbrückenschaltung angeordneten ersten Halbleiterschalters in einem Abgleichbetrieb bekannt.
Aus der DE 10 2012 200 702 B3 ist ein HF-Leistungsversorgungssystem mit einer Systemsteuerung und mehreren HF-Leistungserzeugungseinheiten bekannt, wobei die HF-Leistungserzeugungseinheiten mit der Systemsteuerung signaltechnisch verbunden sind, und zumindest zwei HF-Leistungserzeugungseinheiten Messmittel zur Erfassung eines mit der an einer Last reflektierten Leistung, die an der jeweiligen Leistungserzeugungseinheit ankommt, in Beziehung stehendes Signal aufweist.
Aufgabe der vorliegenden Erfindung ist es, eine andere Herangehensweise aufzuzeigen, um schaltende Elemente so ansteuern zu können, dass sie zu einem vorgegebenen Schaltzeitpunkt ein- bzw. ausgeschaltet werden.
Gelöst wird diese Aufgabe erfindungsgemäß durch ein HF-Leistungsinvertersystem mit den Merkmalen des Patentanspruchs 1.Mit einem solchen Leistungsinvertersystem kann der Verlust in Leistungskombinierern (Leitungskopplern, Combiner) erheblich reduziert werden, da die Phasenlage der Ausgangssignale der einzelnen HF-Leistungsinverterschaltungen untereinander abgestimmt werden kann. Insbesondere können dabei die programmierbaren Logikbauteile der HF-Leistungsinverterschaltungen in einem Baustein, insbesondere in einem programmierbaren Baustein, realisiert sein. Dadurch reduziert sich der Bedarf an unterschiedlichen Bauteilen und Verzögerungsgliedern. Zusätzlich ist ein deutlich verbessertes Abstimmen der Phasen untereinander möglich, das die Verlustleistung in Kopplern noch einmal deutlich reduziert und die Zuverlässigkeit erhöht.
Eine solches HF-Leistungsinvertersystem kann Leistungen größer 5 kW, insbesondere Leistungen größer 10 kW, mit deutlich geringeren Schaltverlusten und Kombinierverlusten erzeugen.
Erfindungsgemäß werden zwei unterschiedliche Signalverzögerungspfade definiert, nämlich einer für einen Einschaltsignalteil und einer für einen Ausschaltsignalteil. Bei einem Einschaltsignalteil kann es sich beispielsweise um die steigende Flanke eines Eingangssignals handeln, während es sich bei einem Ausschaltsignalteil um die fallende Flanke eines Eingangssignals handeln kann. Die steigende und fallende Flanke eines Eingangssignals können somit unterschiedlich verzögert werden, um so genau einen Einschalt- bzw. einen Ausschaltzeitpunkt zu erreichen. Eine solche HF- Leistungsinverterschaltung ist besonders störsicher, da die Ansteueranordnung zumindest bis zu einem Treiber vollständig digital ausgebildet werden kann. Mit der erfindungsgemäßen Anordnung ist es möglich, ein hochfrequentes Signal, beispielsweise ein Eingangssignal bzw. Teile eines solchen Signals mit einer Frequenz von 13,56 MHz, in Pulsbreite und Phase sehr hoch auflösend, beispielsweise in Schritten von 500 ps, insbesondere 300 ps und besonders bevorzugt 100 ps, um bis zu 360° zu verzögern. Auf diese Art und Weise können Bauteiltoleranzen sowie Signallaufzeiten ausgeglichen und angepasst werden.
Es kann ein Kombinationsglied vorgesehen sein, das den verzögerten Einschaltsignalteil und den verzögerten Ausschaltsignalteil zu einem Schaltbefehlsignal kombiniert. Somit kann aus den jeweils separat verzögerten Einschaltsignalteilen und Ausschaltsignalteilen ein Schaltbefehlsignal generiert werden, wobei die Start-Stoppzeitpunkte (Pulsbreite) und die Phasenbeziehung mehrerer Schaltbefehlsignale zueinander einstellbar sind.
Das Kombinationsglied kann in dem programmierbaren Logikbaustein angeordnet sein. Somit kann ein Schaltbefehlsignal, welches auf einen Treiberbaustein gegeben wird, vollständig in dem programmierbaren Logikbaustein erzeugt werden. Es ergibt sich somit eine Single-Chip-Lösung. Hiermit ist ein enormer Kostenvorteil verbunden. Außerdem ist eine solche Lösung sehr platzsparend auf einer Leiterkarte anzuordnen, im Vergleich zu bestehenden Lösungen.
Der erste und der zweite Signalverzögerungspfad können programmiert sein. Somit ist man nicht darauf angewiesen, einen bestehenden Signalverzögerungspfad zu vermessen, um eine Signallaufzeit zu ermitteln, sondern es können bewusst Signallaufzeiten eingestellt werden, indem Signalverzögerungspfade geeignet gewählt bzw. programmiert werden.
Der erste und/oder der zweite Signalverzögerungspfad kann eine Kaskadierung von mehreren Logikelementen aufweisen. Durch die Kaskadierung unterschiedlicher Logikelemente können unterschiedliche Verzögerungszeiten eingestellt werden.
Die Logikelemente können als sogenannte Nachschau-Tabellen (Look-Up-Tables, LUT) ausgebildet sein. Insbesondere können Logikelemente eines Field Programmable Gate Arrays (FPGA) kaskadiert werden, um Signale in ihrer Laufzeit zu beeinflussen und Schaltbefehlsignale zu generieren, die hoch auflösend in Start-, Stoppzeitpunkt und Phasenbeziehung zueinander sind. Insbesondere können spezifische Gatterlaufzeiten von Logikelementen eines FPGAs zur Einstellung von Laufzeitverzögerungen von Signalen verwendet werden. Eine bestimmte Verzögerung kann insbesondere dadurch generiert werden, dass eine Auswahl von einer Serienschaltung einer vorgebbaren Anzahl von Look-Up-Tables, die jeweils eine Verzögerung bewirken, programmiert oder verknüpft (man sagt auch: „geroutet“) wird. Hierbei können unterschiedliche Anzahlen von hintereinandergeschalteten Look-Up-Tables unterschiedliche Verzögerungen bewirken. Je nach Zusammenstellung von unterschiedlichen Anzahlen von Look-Up-Tables können somit unterschiedliche Signallaufzeiten eingestellt werden.
Alle LUTs innerhalb eines Bausteins können mehrere Eingänge mit unterschiedlichen Laufzeiten aufweisen, die aber klar definiert und einzeln programmierbar sind. Alle LUTs weisen zumindest eine programmierbare Laufzeit auf, die mit einer Laufzeit einer anderen LUT, insbesondere einer benachbarten, nahezu identisch sind. Damit lassen sich Laufzeiten sehr genau programmieren.
Durch die Kaskadierung/das Weglassen mehrerer LUTs in einer Kette wird eine unterschiedliche Verzögerung erreicht. Dabei kann das Verknüpfen mit entsprechenden Software-Werkzeugen dergestalt erfolgen, dass die genaue Lage der LUT und der Verbindungen ausgewählt wird, um eine möglichst exakte Einstellung zu gewährleisten und nicht Ungenauigkeiten durch Laufzeiten auf Leitungen in Kauf nehmen zu müssen.
Um ein Ansteuersignal zu erzeugen, welches dem schaltenden Element zugeführt werden kann, kann ein Treiber vorgesehen sein, der zwischen dem programmierbaren Logikbaustein und dem Steueranschluss des schaltenden Elements angeordnet ist. Durch den Treiber wird ein Signal generiert, welches geeignet ist, einen Schaltvorgang bei dem schaltenden Element auszulösen.
Es können mehrere schaltende Elemente vorgesehen sein, wobei der programmierbare Logikbaustein für den Einschaltsignalteil und den Ausschaltsignalteil jedes schaltenden Elements einen eigenen Signalverzögerungspfad aufweist. Somit können die Ein- und Ausschaltzeitpunkte für jedes schaltende Element individuell festgelegt werden. Dadurch können die Zeiten, in denen beide schaltende Elemente einer Halbbrücke ausgeschaltet sind, minimiert werden. Auch können Phasenbeziehungen zwischen Ansteuersignalen von zwei schaltenden Elementen exakt eingestellt werden.
Die HF-Leistungsinverterschaltung kann zumindest zwei eine Halbbrücke bildende schaltende Elemente aufweisen. Weiterhin kann die HF-Leistungsinverterschaltung zumindest vier eine Vollbrücke bildende schaltende Elemente aufweisen.
Auf diese Weise kann ein weiterer Vorteil erzielt werden. Der Verbindungspunkt der schaltenden Elemente bei einer Halb- oder Vollbrücke stellt den Mittelpunkt eines Brückenzweigs dar. Der Mittelpunkt des Brückenzweigs wird durch die zwei schaltenden Elemente abwechselnd an einen positiven oder negativen Pol einer Gleichstromquelle, die eine bestimmte Betriebsspannung hat, geschaltet. Die abwechselnde Ansteuerung der beiden Schaltelemente sowie der Schaltelemente eines eventuell vorhandenen zweiten Brückenzweigs erfolgt durch eine Ansteueranordnung, die einen Oszillator, der die Frequenz des Ausgangssignals bestimmt, und weitere Bauelemente, wie Phasenschieber und Signalformer, enthalten kann. Ein zusätzlicher Kondensator zur Befreiung des Ausgangssignals von einem Gleichspannungsanteil kann vorgesehen sein, wenn nur eine Halbbrücke vorgesehen ist.
Eine Vollbrückenschaltung besteht aus zwei Brückenzweigen (Halbbrücken), deren Mittelbunkte mit der gewünschten Frequenz jeweils gegensinnig an den positiven und negativen Pol der Gleichstromquelle geschaltet werden. Die Wechselstromlast wird zwischen diesen beiden Mittelpunkten angeordnet. Ein zusätzlicher Kondensator zur Befreiung des Ausgangssignals von einem Gleichspannungsanteil ist nicht notwendig. Beim Betrieb von Schaltbrücken, die mit einer Spannungsquelle versorgt sind, ist darauf zu achten, dass nie beide schaltenden Elemente einer Halbbrücke gleichzeitig eingeschaltet sind, da es ansonsten zu einem Kurzschluss mit möglicher Zerstörung der schaltenden Elemente oder anderer Komponente kommen kann. Beim Betrieb von Schaltbrücken, die mit einer Stromquelle versorgt sind, ist darauf zu achten, dass nie beide schaltenden Elemente einer Halbbrücke gleichzeitig ausgeschaltet sind, da es ansonsten zu Überspannungen mit möglicher Zerstörung der schaltenden Elemente oder anderer Komponente kommen kann.
Andererseits soll die Zeitspanne, in der keiner der beiden bzw. beide schaltenden Elemente einer Halbbrücke leiten, möglichst kurz sein, um ein zu starkes Durchschalten der Bodydioden der schaltenden Elemente zu verhindern, denn sonst ist die Zeit für deren Ladungsträgerabbau danach zu lang. Die schaltenden Elemente müssen daher exakt synchronisiert werden. Problematisch ist, wenn die Verzögerungszeiten zwischen den Schaltbefehlen und den Schaltzeitpunkten nicht bei jedem Schalter gleich sind. Die Verzögerungszeiten hängen von der Geometrie der Schaltung, in der die Schalter angeordnet sind, der Leitungslänge in der Ansteueranordnung, den Steueranschlüssen und gegebenenfalls weiterer Bauelemente, den Exemplarstreuungen der Schalter und der Treiber aber auch den Exemplarstreuungen anderer Bauteile, beispielsweise eines Signalübertragers, ab. Es kommt daher zu Laufzeitunterschieden der Signale zur Ansteuerung der schaltenden Elemente, was dazu führt, dass die Schaltzeitpunkte der einzelnen Schalter als Reaktion auf einen Schaltbefehl unterschiedlich sein können. Erfindungsgemäß können Laufzeitunterschiede kompensiert bzw. Laufzeiten exakt eingestellt werden.
Die HF-Leistungsinverterschaltung kann zumindest zwei eine Push-Pull Stufe bildende schaltende Elemente aufweisen.
Die HF-Leistungsinverterschaltung kann zumindest ein im Klasse E Betrieb arbeitendes schaltendes Elemente aufweisen.
Bei all diesen Betriebsarten und Bauweisen einer HF-Leistungsinverterschaltung können weitere Vorteile erzielt werden. Um Schaltverluste zu vermeiden, sollte es zum Zeitpunkt des Einschaltens der einzelnen Schaltelemente keine nennenswerte Spannungsdifferenzen zwischen den beiden Leistungselektroden (im allgemeinen Drain und Source des jeweiligen MOSFETs) geben. Dieses Schaltverhalten wird als Null-Volt-Schalten (Zero Voltage Switching, ZVS) bezeichnet. Man erreicht dies unter anderem durch geeignete Auslegung des Ausgangsnetzwerks. Bei geeigneter Dimensionierung der Bauelemente unter Berücksichtigung ihrer parasitären Eigenschaften sowie bei richtiger Wahl der Schalt-/Wartezeit des Schaltelements ist das Potential an diesem augenblicklich nicht mit der Gleichstromquelle verbundenen Anschluss genauso hoch wie das Potential an demjenigen Anschluss der Gleichstromquelle, der nun mit diesem Anschluss des Schaltelemente zugeschaltet werden soll.
Das Ausgangsnetzwerk kann einen Leistungsübertrager aufweisen. Alternativ oder zusätzlich zum Leistungsübertrager (auch Ausgangsübertrager genannt) können weitere Impedanzen vorgesehen sein, die Null-Volt-Schalten ermöglichen, z.B. eine Last, insbesondere Plasmalast oder Laser, einschließlich möglicher Außenkreise oder Impedanzanpassungsschaltungen.
Die HF-Leistungsinverterschaltung kann mehrere parallel zusammengeschaltete schaltende Elemente aufweisen, wobei jedes schaltende Element an einen eigenen Signalverzögerungspfad angeschlossen ist.
Die schaltenden Elemente können an ihrem Ausgangsanschluss direkt zusammengeschaltet sein.
Die schaltenden Elemente können an ihrem Ausgangsanschluss über Anpassnetzwerke zusammengeschaltet sein.
Die schaltenden Elemente können an ihrem Ausgangsanschluss über Kombinierer (Combiner, Leistungskoppler) zusammengeschaltet sein.
Durch Parallelbetrieb von mehreren schaltenden Elementen kann die Ausgangsleistung erhöht werden. Da die schaltenden Elemente aber nicht immer ganz gleich arbeiten und minimale induktive oder kapazitive Unterschiede bei hohen Frequenzen einen großen Einfluss auf das Schaltverhalten, insbesondere die Laufzeit und Geschwindigkeit, haben können, kommt es oft zu hohen Verlusten beim Parallelbetrieb von Transistoren. Das kann mit dieser Vorrichtung vermieden werden.
Die HF-Leistungsinverterschaltung kann mehrere seriell zusammengeschaltete schaltende Elemente aufweisen, wobei jedes schaltende Element an einen eigenen Signalverzögerungspfad angeschlossen ist. Auf diese Weise können sehr hohe Spannungen über 1 kV insbesondere auch über 2 kV geschaltet werden.
Eine erfindungsgemäße HF-Leistungsinverterschaltung kann Schaltflanken von weniger als 30 ns Anstieg- und Abfallzeit und insbesondere von weniger als 10 ns mit deutlich geringeren Schaltverlusten und Kombinierverlusten erzeugen.
Eine erfindungsgemäße HF-Leistungsinverterschaltung kann Leistungen größer 500 W, insbesondere Leistungen größer 1 kW, mit deutlich geringeren Schaltverlusten und Kombinierverlusten erzeugen.
Besondere Vorteile ergeben sich, wenn die Ansteueranordnung einen Vervielfältiger zum Vervielfältigen eines hochfrequenten Eingangssignals aufweist. Somit ist lediglich ein einziges Eingangssignal notwendig. Dieses Eingangssignal kann nach der Vervielfältigung mehreren Verzögerungspfaden zugeführt werden, in denen jeweils ein Einschaltsignalteil (beispielsweise die steigende Flanke des Eingangssignals) oder ein Ausschaltsignalteil (beispielsweise die fallende Flanke des Eingangssignals) individuell verzögert werden. Zumindest jeweils zwei in einem Verzögerungspfad verzögerte Signalteile können nach Durchlaufen der Verzögerungspfade wieder zu einem Signal zusammengesetzt werden, welches dann über einen Treiber als Ansteuersignal einem schaltenden Element zugeführt werden kann.
Offenbart wird außerdem ein Verfahren zum Ein- und Ausschalten eines schaltenden Elements zu einem definierten Einschaltzeitpunkt und Ausschaltzeitpunkt, bei dem in einem programmierbaren Logikbaustein jeweils ein Verzögerungspfad für einen Einschaltsignalteil und einen Ausschaltsignalteil definiert wird, der Einschaltsignalteil und der Ausschaltsignalteil durch den jeweils dafür definierten Verzögerungspfad verzögert werden und das schaltende Element auf Basis des verzögerten Einschaltsignalteils eingeschaltet und auf Basis des verzögerten Ausgangssignalteils ausgeschaltet wird. Mit einem solchen Verfahren ist es möglich, die Verlustleistung im schaltenden Element durch optimale Anpassung der Ein- und Ausschaltzeitpunkte zu minimieren. Weiterhin besteht die bestmögliche Leistungskombination bei geringsten Verlusten zweier Vollbrücken durch eine digital und störsicher einstellbare Ansteuerung. Insbesondere kann eine eigene Verzögerungsstrecke für steigende und fallende Flanken eines Signals verwendet werden, um die Phasenbeziehung zwischen Signalen sowie die Pulsbreite einstellen zu können.
Die Verzögerungspfade können definiert werden, indem Logikelemente und Verbindungsleitungen des programmierbaren Logikbausteins ausgewählt und miteinander verbunden werden. Dies kann manuell erfolgen oder computerunterstützt.
Der verzögerte Einschaltsignalteil und der verzögerte Ausschaltsignalteil können zu einem Schaltbefehlsignal kombiniert werden, welches dann durch einen Treiber zu einem Ansteuersignal verstärkt werden kann.
Es kann ein Ansteuersignal für ein zweites schaltendes Element erzeugt werden und die Phasenbeziehung der Ansteuersignale kann für das erste und zweite schaltende Element eingestellt werden. Wenn das erste und zweite schaltende Element in einer Brückenschaltung angeordnet sind, kann die Brückenschaltung mit geringsten Leistungsverlusten betrieben werden.
Weiterhin kann ein HF-Signal als Eingangssignal vervielfältigt werden und die steigende Flanke eines vervielfältigten Signals und die fallende Flanke eines anderen vervielfältigten Signals kann in unterschiedlichen Verzögerungspfaden verzögert werden. Somit können die Einschaltzeitpunkte und Ausschaltzeitpunkte der schaltenden Elemente individuell eingestellt werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels der Erfindung, anhand der Figuren der Zeichnung, die erfindungswesentliche Einzelheiten zeigen und aus den Ansprüchen. Die einzelnen Merkmale können je einzeln für sich oder zu mehreren in beliebiger Kombination bei einer Variante der Erfindung verwirklicht sein.
Bevorzugte Ausführungsbeispiele der Erfindung sind in der Zeichnung schematisch dargestellt und werden nachfolgend mit Bezug zu den Figuren der Zeichnung näher erläutert. Es zeigen:

1 eine Vollbrücke einer HF-Leistungsinverterschaltung;
2 ein Schaltschema zur Ansteuerung zweier Vollbrücken;
3 eine Ansteueranordnung einer HF-Leistungsinverterschaltung;
4 eine alternative Darstellung einer Ansteueranordnung einer HF-Leistungsinverterschaltung;
5 ein Diagramm zur Verdeutlichung der Realisierung eines Verzögerungspfads;
6 eine Push-Pull Leistungsinverterschaltung;
7 ein Leistungsinvertersystem.

Die 1 zeigt eine Vollbrücke FB1 einer HF-Leistungsinverterschaltung mit einer ersten Halbbrücke 11, die zwei in Serie geschaltete schaltende Elemente 12, 13 aufweist, die als Halbleiterschalter ausgebildet sind. Den schaltenden Elementen 12, 13 sind jeweils Treiber 14, 15 zugeordnet. Eine zweite Halbbrücke 16 weist ebenfalls zwei in Serie geschaltete schaltende Elemente 17, 18 auf, mit zugeordneten Treibern 19, 20. Die Treiber 14, 15, 19, 20 sind dabei jeweils an die Steueranschlüsse der schaltenden Elemente 12, 13, 17, 18 angeschlossen und liefern ein Ansteuersignal zur Ansteuerung, d.h. zum Ein- und Ausschalten, der schaltenden Elemente 12, 13, 17, 18.
Zwischen den Mittelpunkten M1 und M2 der ersten und zweiten Halbbrücke 11, 16 ist eine Last 21 angeschlossen. Die Last 21 ist schematisch als Impedanz dargestellt, wobei sie die Impedanz eines Plasmas und/oder einer Impedanzanpassungsschaltung umfassen kann. Schaltbefehlsignale können den Eingängen der Treiber 14, 15, 19, 20 zugeführt werden. Die Generierung der Schaltbefehlsignale wird in den folgenden Figuren noch erläutert.
Die 2 zeigt ein typisches Schaltschema zur Ansteuerung zweier Vollbrücken FB1, FB2. Der Signalverlauf T1 zeigt das Ansteuersignal des schaltenden Elements 12. Der Signalverlauf T2 zeigt das Ansteuersignal des schaltenden Elements 13. Hieraus ist zu erkennen, dass die schaltenden Elemente 12, 13 alternierend ein- und ausgeschalten werden. Es sind niemals beide schaltenden Elemente 12, 13 gleichzeitig eingeschaltet.
Der Signalverlauf T3 zeigt das Ansteuersignal des schaltenden Elements 17, während der Signalverlauf T4 das Ansteuersignal des schaltenden Elements 18 zeigt. Die schaltenden Elemente 13, 17 und 12, 18 werden demnach so angesteuert, dass sie zu den gleichen Zeitpunkten ein- und ausschalten. Ziel der vorliegenden Erfindung ist es, die genaue Position der steigenden und fallenden Flanken der Signalverläufe T1 bis T4 so einzustellen, dass die schaltenden Elemente 12, 18 und 13, 17 jeweils genau gleichzeitig ein- bzw. ausgeschaltet werden.
Die Signalverläufe T5 bis T8 entsprechen den Ansteuersignalen von zwei weiteren Halbbrücken, die gemeinsam eine Vollbrücke FB2 bilden.
Die 3 zeigt eine Ansteueranordnung 30, mit deren Hilfe Schaltbefehlsignale generiert werden können. Hierbei wird ein hochfrequentes Eingangssignal 31, welches steigende Flanken 32 und fallende Flanken 33 aufweist, insbesondere ein Signal bei beispielsweise einer Frequenz von 13,56 MHz, einem Vervielfältiger 34 zugeführt. Der Vervielfältiger 34 vervielfältigt das Eingangssignal 31 in mehrere Signale 35, 36. Das Signal 35 wird über einen ersten Verzögerungspfad 37 und das Signal 36 über einen zweiten Verzögerungspfad 38 geführt. Beispielsweise wurden im Verzögerungspfad 37 lediglich die steigenden Flanken des Signals 35, entsprechend der steigenden Flanken 32 des Signals 31 verzögert, während im zweiten Verzögerungspfad 38 beispielsweise die fallenden Flanken des Signals 36, entsprechend der fallenden Flanken 33 des Signals 31 verzögert werden. Dabei kann eine steigende Flanke 32 einem Einschaltsignalteil des Signals 31 und die fallende Flanke 33 einem Ausschaltsignalteil des Signals 31 entsprechen. Die verzögerten Einschaltsignalteile und Ausschaltsignalteile liegen am Ausgang des Verzögerungspfads 37 bzw. des Verzögerungspfads 38 an. Der schematischen Darstellung ist zu entnehmen, dass die steigende Flanke 32 anders verzögert wurde als die fallende Flanke 33. Dadurch lässt sich ein Abstand t zwischen verzögerter steigender Flanke 39 und verzögerter fallender Flanke 40 einstellen. Die verzögerten Einschaltsignalteile und Ausschaltsignalteile werden paarweise zu Pulsen im Kombinationsglied 41 kombiniert, so dass ein Schaltbefehlsignal 42 entsteht, welches einem Treiber zugeführt werden kann. Auf diese Art und Weise können Einschalt- und Ausschaltzeitpunkt eines schaltenden Elements individuell festgelegt werden.
Die 4 zeigt im Wesentlichen den gleichen Sachverhalt wie die 3 mit der Ausnahme, dass die Verzögerungspfade detaillierter dargestellt sind. Demnach wird das Eingangssignal 31 durch den Vervielfältiger 34 aufgeteilt und zwei unterschiedlichen Verzögerungspfaden 37, 38 zugeführt. Beide Verzögerungspfade 37, 38 weisen eine Mehrzahl von sogenannten Look-Up-Tables LUT auf, wobei die Signale 35, 36 nicht über alle LUTs des jeweiligen Verzögerungspfads 37, 38 laufen. Die Verzögerungspfade 37, 38 sind programmierbar. Insbesondere sind einzelne Look-Up-Tables LUT auswählbar, über die die Signale 35, 36 laufen sollen. Im gezeigten Ausführungsbeispiel ist beispielsweise im Verzögerungspfad 37 lediglich die Look-Up-Table 50 ausgewählt, was zu einer Verzögerung von etwa 500ps führt. Im Verzögerungspfad 38 ist die Look-Up-Table 51 ausgewählt, was dazu führt, dass das Signal 36 auch über die Look-Up-Tables 52, 53 läuft, so dass sich insgesamt eine Verzögerung von etwa 3x500ps = 1.500ps ergibt. Im Kombinationsglied 41 werden die verzögerten Signalteile wiederum zum Schaltbefehlsignal 42 kombiniert.
Die gesamte Anordnung 30 kann in einem einzigen programmierbaren Logikbaustein, insbesondere einem FPGA realisiert sein. Es versteht sich, dass durch ein FPGA noch mehr Schaltbefehlsignale 42 für eine Vielzahl von schaltenden Elementen generiert werden können. Insbesondere ist es möglich, zentral sämtliche Schaltbefehlsignale für eine HF-Leistungsinverterschaltung zu erzeugen. Die Anzahl der zu erzeugenden Schaltbefehlsignale ist lediglich durch die Ressourcen im FPGA beschränkt. Hierdurch entsteht ein enormer Kostenvorteil, da es sich um eine Single-Chip-Lösung handelt. Die Lösung ist außerdem störsicher, da sie komplett digital ist. Im Vergleich zu bestehenden Lösungen lässt sich die Ansteueranordnung platzsparend auf einer Leiterkarte anordnen. Die zentrale, digitale Ansteuerung des FPGA vereinfacht die Kommunikation.
Die 5 zeigt einen Ausschnitt eines FPGAs 60. Es ist hier schematisch dargestellt, dass zur Realisierung eines Verzögerungspfads mehrere Look-Up-Tables 61 ausgewählt wurden und außerdem festgelegt wurde, welche Look-Up-Tables 61 durch Verbindungen 62 miteinander verbunden sind. Durch die gezielte Auswahl von Look-Up-Tables 61 und deren Verbindung untereinander lässt sich ein Verzögerungspfad definieren und die durch den Verzögerungspfad bewirkte Verzögerung eines Signalteils einstellen.
6 zeigt eine als Push-Pull-Inverterschaltung ausgebildete HF-Leistungsinverterschaltung 100 mit zwei Ansteueranordnungen 30 gemäß der Erfindung als eine weitere von vielen möglichen Inverterschaltungen. Die Halbleiterschalter Q₁ , Q₂ werden abwechselnd ein- und ausgeschaltet. über die Drossel RFC wird ein über die Dauer einer Welle nahezu konstanter Strom geliefert. Am Leistungsausgang der Halbleiterschalter Q₁ , Q₂ befindet sich ein Leistungsübertrager 101 mit zwei Primär- und einer Sekundärwindung 102, 103, 104. Die Primärwindungen 102, 103 sind je an einem Ende an einem Leistungsausgang der Halbleiterschalter Q₁ , Q₂ zusammengeschaltet. Der andere Leistungsanschluss der Halbleiterschalter Q₁ , Q₂ ist auf ein gemeinsames Bezugspotential 105, bevorzugt Masse (Ground) geschaltet. Die zwei Primärwindungen 102, 103 sind an ihrem anderen Anschluss 106 zusammengeschaltet. Hier ist auch die Drossel RFC angeschlossen. Die Sekundärwicklung 104 ist ihrerseits an ihrem einen Anschluss auf ein Bezugspotential, bevorzugt Masse (Ground) geschaltet. Am anderen Anschluss liegt die HF-Leistung an. Sie wird über ein Ausgangsnetzwerk 107, in diesem Fall in Form eines Parallelresonanzkreises, der auch als Filter wirkt, an die Last R_o angeschlossen.
Die Halbleiterschalter Q₁ , Q₂ werden jeweils an einem Gate 108, 109 angesteuert. Die Ansteuerung erfolgt mit Signalen, die wie in der Erläuterung der 2 - 5 beschrieben wurde, erzeugt werden. Zwischen Ansteueranordnung 30 und den Gates 108, 109 können noch Signalkonditionierbausteine 111, 112 angeordnet sein, die Treiber und/ oder Übertrager aufweisen können.
Das in der 7 dargestellte HF-Leistungsinvertersystem 1000 umfasst eine Systemsteuerung 110, an die im Ausführungsbeispiel 3 HF-Leistungsinverterschaltungen 120, 130, 140 angeschlossen sind. Die HF-Leistungsinverterschaltungen 120, 130, 140 umfassen jeweils ein Steuerungsmodul 150, 160, 170 und ein Leistungserzeugungsmodul 180, 190, 200. Die Ausgänge 210, 220, 230 der Leistungsinverterschaltungen 120, 130, 140 sind auf einen Leistungskombinierer 240, auch Leistungskoppler oder Combiner genannt, geführt, wo die Ausgangsleistungen der Leistungsinverterschaltungen 120, 130, 140 gegebenenfalls phasenabhängig gekoppelt werden. Die gekoppelte Gesamtleistung wird am Ausgang 250 ausgegeben und einer Last, die hier nicht dargestellt ist, zugeführt.
Die Leistungsinverterschaltungen 120, 130, 140 weisen jeweils Messmittel 260, 270, 280 auf, mit denen zumindest die von der Last reflektierte Leistung, die an den Leistungsinverterschaltungen 120, 130, 140 ankommt, erfasst werden kann. Vorzugsweise sind die Messmittel 260, 270, 280 als Richtkoppler ausgebildet, so dass sowohl eine reflektierte als auch eine Ausgangsleistung der jeweiligen Leistungsinverterschaltung 120, 130, 140 erfasst werden kann. Die mit der reflektierten Leistung in Beziehung stehenden Messsignale, die von den Messmitteln 260, 270, 280 erfasst werden, werden an eine Wertermittlungseinheit 290, 300, 310 in den Steuermodulen 150, 160, 170 gegeben. In den Wertermittlungseinheiten 290, 300, 310 werden Werte ermittelt, die dann an die Systemsteuerung 110, insbesondere an eine Ermittlungseinrichtung 320, gegeben werden.
Die Ermittlungseinrichtung 320 ermittelt die einzustellende Phasenlage der Ausgangssignale der Leistungsinverterschaltungen 120, 130, 140. Die einzustellende Phasenlage wird von der Ermittlungseinrichtung 320 an die Wertermittlungseinheiten 290, 300, 310 gegeben. Die Systemsteuerung 110 ist somit bidirektional signaltechnisch mit den Leistungsinverterschaltungen 120, 130, 140 verbunden.
Die Systemsteuerung 110 weist weiterhin eine Frequenzerzeugungseinheit 330 auf, durch die ein Hochfrequenzanregungsfrequenzsignal vorgegeben wird. Die Frequenzerzeugungseinheit 330 ist mit Phaseneinstellvorrichtungen 340, 350, 360 der Leistungsinverterschaltungen 120, 130, 140 verbunden. Die Phaseneinstellvorrichtungen 340, 350, 360 können als Phasenschieber, insbesondere programmierbare Logikbausteine, insbesondere als FPGAs, ausgebildet sein. Die Phaseneinstellvorrichtungen 340, 350, 360 verschieben das von der Frequenzerzeugungseinheit 330 vorgegebene Hochfrequenzsignal entsprechend der den Wertermittlungseinheiten 290, 300, 310 vorgegebenen Phasen bzw. Phasenlagen. Am Ausgang der Module 150, 160, 170 liegt somit ein phasenkontrolliertes Hochfrequenzsignal an. Dieses phasenkontrollierte Hochfrequenzsignal wird den HF-Leistungsmodulen 180, 190, 200 zugeführt, wo die jeweiligen HF-Leistungsausgangssignale generiert werden. Die Phaseneinstellvorrichtungen 340, 350, 360 können auch in einem gemeinsamen Baudstein, also zum Beispiel in einem FPGA Baustein 370 untergebracht sein. Auch die Wertermittungseinheiten 290, 300, 310 können in diesem Baustein 370 untergebracht sein. In den die Phaseneinstellvorrichtungen 340, 350, 360 sind Ansteueranordnungen wie in 3 gezeigt untergebracht.

Claims

HF-Leistungsinvertersystem (1000) mit mehreren HF-Leistungsinverterschaltungen (100, 120, 130, 140), deren Ausgänge (210, 220, 230) auf einen Leistungskombinierer (240) geführt sind, durch den die Ausgangsleistungen der Leistungsinverterschaltungen (100, 120, 130, 140) phasenabhängig gekoppelt werden, wobei die HF-Leistungsinverterschaltungen (100, 120, 130, 140) jeweils eine Phaseneinstellvorrichtung (340, 350, 360) mit einer Ansteueranordnung (30) und mindestens einem schaltenden Element (12, 13, 17, 18, Q₁, Q₂), das einen Steueranschluss aufweist, an den die Ansteueranordnung (30) angeschlossen ist, die das schaltende Element (12, 13, 17, 18, Q₁, Q₂) ein- und ausschaltet, aufweisen und die Ansteueranordnung (30) einen programmierbaren Logikbaustein aufweist, der einen ersten zumindest ein Logikelement umfassenden Signalverzögerungspfad (37, 38) zur Verzögerung zumindest eines Einschaltsignalteils und einen zweiten von dem ersten Signalverzögerungspfad (37, 38) verschiedenen zweiten zumindest ein Logikelement umfassenden Signalverzögerungspfad (37, 38) zur Verzögerung zumindest eines Ausschaltsignalteils aufweist.
HF-Leistungsinvertersystem (1000) nach Anspruch 1, dadurch gekennzeichnet, dass ein Kombinationsglied (41) vorgesehen ist, das den verzögerten Einschaltsignalteil und den verzögerten Ausschaltsignalteil zu einem Schaltbefehlsignal (42) kombiniert.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste und/oder der zweite Signalverzögerungspfad (37, 38) eine Kaskadierung von mehreren Logikelementen aufweist.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere schaltende Elemente (12, 13, 17, 18, Q₁, Q₂) vorgesehen sind, wobei der programmierbare Logikbaustein für den Einschaltsignalteil und den Ausschaltsignalteil jedes schaltenden Elementes (12, 13, 17, 18, Q₁, Q₂) einen eigenen Signalverzögerungspfad (37, 38) aufweist.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ansteueranordnung (30) einen Vervielfältiger (34) zum Vervielfältigen eines hochfrequenten Eingangssignals (31) aufweist.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die programmierbaren Logikbausteine der HF-Leistungsinverterschaltungen (100, 120, 130, 140) in einem Baustein, insbesondere in einem programmierbaren Baustein, realisiert sind.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die HF-Leistungsinverterschaltungen (100, 120, 130, 140) jeweils ein Messmittel (260, 270, 280) zur Erfassung zumindest der von der Last reflektierten Leistung, die an der jeweiligen Leistungsinverterschaltung (100, 120, 130, 140) ankommt, aufweisen.
HF-Leistungsinvertersystem (1000) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine eine Frequenzerzeugungseinheit (330) aufweisende Systemsteuerung (110) vorgesehen ist.
HF-Leistungsinvertersystem (1000) nach Anspruch 7 und 8, dadurch gekennzeichnet, dass jeweils mit einem Messmittel (260, 270, 280) und der Systemsteuerung (110) verbundene Wertermittlungseinheiten (290, 300, 310) vorgesehen sind, die wiederum mit einer Ermittlungseinrichtung (320) verbunden sind, die die einzustellende Phasenlage der Ausgangssignale der Leistungsinverterschaltungen (100, 120, 130, 140) ermittelt.
HF-Leistungsinvertersystem (1000) nach Anspruch 9, dadurch gekennzeichnet, dass die Phaseneinstellvorrichtungen (340, 350, 360) mit den Wertermittlungseinheiten (290, 300, 310) und der Frequenzerzeugungseinheit (330) verbunden sind, sodass die Phaseneinstellvorrichtungen (340, 350, 360) das von der Frequenzerzeugungseinheit (330) vorgegebene Hochfrequenzsignal entsprechend der den Wertermittlungseinheiten (290, 300, 310) durch die Ermittlungseinrichtung (320) vorgegebenen Phasenlagen verschieben.