DE102009010753B4

DE102009010753B4 - Verfahren zur Bestimmung des Schaltzeitpunkts eines Halbleiterschalters

Info

Publication number: DE102009010753B4
Application number: DE200910010753
Authority: DE
Inventors: Hans-Jürgen Windisch
Original assignee: Huettinger Elektronik GmbH and Co KG
Current assignee: Trumpf Huettinger GmbH and Co KG
Priority date: 2009-02-26
Filing date: 2009-02-26
Publication date: 2012-09-20
Anticipated expiration: 2029-02-27
Also published as: DE102009010753A1

Abstract

Verfahren zur Bestimmung des Schaltzeitpunktes (ton, toff) eines Halbleiterschalters (12, 13, 17, 18) in einem Abgleichbetrieb, umfassend die Verfahrensschritte: a. Ansteuern des Halbleiterschalters (12, 13, 17, 18) über seinen Steueranschluss (28, 29, 30, 31) mit einem Steuersignal (50) ohne Anlegeer der Halbleiterschalter (12, 13, 17, 18) angeordnet ist; b. Erfassen eines Ausgangssignals (UDS) an den Leistungsanschlüssen des Halbleiterschalterstes (ton, toff) des Halbleiterschalters (12, 13, 17, 18) unter Verwendung des erfassten Ausgangssignals (UDS).

Description

Die Erfindung betrifft ein Verfahren zur Bestimmung des Schaltzeitpunkts eines Halbleiterschalters, ein Verfahren zur Ansteuerung eines Halbleiterschalters, eine Anordnung zum Bestimmen von Schaltzeitpunkten eines Halbleiterschalters und eine Leistungsversorgung.
Bei einem Plasma handelt es sich um einen besonderen Aggregatzustand, der aus einem Gas erzeugt wird. Jedes Gas besteht grundsätzlich aus Atomen und/oder Molekülen. Bei einem Plasma ist dieses Gas zu einem Großteil ionisiert. Dies bedeutet, dass durch Zufuhr von Energie die Atome bzw. Moleküle in positive und negative Ladungsträger, also in Ionen und Elektronen, aufgespaltet werden. Ein Plasma eignet sich zur Bearbeitung von Werkstücken, da die elektrisch geladenen Teilchen chemisch hochgradig reaktiv und zudem durch elektrische Felder beeinflussbar sind. Die geladenen Teilchen können mittels eines elektrischen Feldes auf ein Objekt beschleunigt werden, wo sie beim Aufprall einzelne Atome daraus herauslösen können. Die herausgelösten Atome können über Gasfluss abtransportiert werden (Ätzen) oder auf anderen Objekten als Beschichtung abgelagert werden (Herstellung von Dünnfilmen). Anwendung findet eine solche Bearbeitung mittels eines Plasmas vor allem dann, wenn extrem dünne Schichten, insbesondere im Bereich weniger Atomlagen, bearbeitet werden sollen. Typische Anwendungen sind Halbleitertechnik (Beschichten, Ätzen, etc.), Flachbildschirme (ähnlich Halbleitertechnik), Solarzellen (ähnlich Halbleitertechnik), Architekturglasbeschichtung (Wärmeschutz, Blendschutz, etc.), Speichermedien (CD, DVD, Festplatten), dekorative Schichten (farbige Gläser, etc.) und Werkzeughärtung. Diese Anwendungen haben hohe Anforderungen an Genauigkeit und Prozessstabilität. Weiterhin kann ein Plasma auch zur Anregung von Lasern, insbesondere Gaslasern, dienen.
Um aus einem Gas ein Plasma zu generieren, muss ihm Energie zugeführt werden. Das kann auf unterschiedliche Weise, beispielsweise über Licht, Wärme, elektrische Energie, erfolgen. Ein Plasma zur Bearbeitung von Werkstücken wird typischerweise in einer Plasmakammer gezündet und aufrecht erhalten. Dazu wird in der Regel ein Edelgas, z. B. Argon, mit niedrigem Druck in die Plasmakammer geleitet. Über Elektroden und/oder Antennen wird das Gas einem elektrischen Feld ausgesetzt. Ein Plasma entsteht bzw. wird gezündet, wenn mehrere Bedingungen erfüllt sind. Zunächst muss eine geringe Anzahl von freien Ladungsträgern vorhanden sein, wobei zumeist die stets in sehr geringem Maß vorhandenen freien Elektronen genutzt werden. Die freien Ladungsträger werden durch das elektrische Feld so stark beschleunigt, dass sie beim Aufprall auf Atome oder Moleküle des Edelgases weitere Elektronen herauslösen, wodurch positiv geladene Ionen und weitere negativ geladene Elektronen entstehen. Die weiteren freien Ladungsträger werden wiederum beschleunigt und erzeugen beim Aufprall weitere Ionen und Elektronen. Es setzt ein Lawineneffekt ein. Der ständigen Erzeugung von Ionen und Elektronen wirken die Entladungen bei der Kollision dieser Teilchen mit der Wand der Plasmakammer oder anderen Gegenständen sowie die natürliche Rekombination entgegen, d. h., Elektronen werden von Ionen angezogen und rekombinieren zu elektrisch neutralen Atomen bzw. Molekülen. Deshalb muss einem gezündeten Plasma beständig Energie zugeführt werden, um dieses aufrecht zu erhalten.
Die Energiezufuhr kann über eine Gleichstrom (DC)- oder eine Wechselstrom (AC)-Leistungsversorgung erfolgen. Die bei Plasmaanregung mit einer AC-Leistungsversorgung vorkommenden Frequenzen können bis in den Gigahertzbereich hinein liegen. Die folgenden Ausführungen beziehen sich auf Leistungsversorgungen für Hochfrequenz (HF) mit einer Ausgangsfrequenz von > 1 MHz.
Eine Schaltungsvariante von Hochfrequenzverstärkern in AC-Leistungsversorgungen zum Erzeugen hoher HF-Leistungen kann ein Klasse-D-Verstärker mit einer Schaltbrücke sein. Eine Schaltbrücke weist zumindest zwei Schaltelemente, wie z. B. MOSFETs, IGBTs, Bipolartransistoren, auf, die in Serie geschaltet sind und die im Gegentakt betrieben werden. Eine Schaltbrücke mit zwei schaltenden Elementen wird auch Halbbrücke oder Brückenzweig genannt. Eine Schaltbrücke mit vier Schaltelementen ist in der Regel aus zwei Halbbrücken beziehungsweise Brückenzweigen aufgebaut.
Der Verbindungspunkt der schaltenden Elemente stellt den Mittelpunkt eines Brückenzweigs dar. Der Mittelpunkt des Brückenzweiges wird durch die zwei Schaltelemente (im Folgenden auch als schaltende Elemente oder Schalter bezeichnet) abwechselnd an den positiven oder negativen Pol einer Gleichstromquelle, die eine bestimmte Betriebsspannung hat, geschaltet. Mit Betriebsspannung kann auch ein Spannungsbereich gemeint sein. Die abwechselnde Steuerung der beiden Schaltelemente sowie der Schaltelemente eines eventuell vorhandenen zweiten Brückenzweigs erfolgt durch eine Steuerschaltung, die einen Oszillator, der die Frequenz des Ausgangssignals bestimmt, und weitere Bauelemente wie Phasenschieber und Signalformer enthalten kann. Ein zusätzlicher Kondensator zur Befreiung des Ausgangssignals von einem Gleichspannungsanteil kann vorgesehen sein, wenn nur eine Halbbrücke vorgesehen ist.
Eine Vollbrückenschaltung besteht aus zwei Brückenzweigen (Halbbrücken), deren Mittelpunkte mit der gewünschten Frequenz jeweils gegensinnig an den positiven und negativen Pol der Gleichstromquelle geschaltet werden. Die Wechselstromlast wird zwischen diesen beiden Mittelpunkten angeordnet. Ein zusätzlicher Kondensator zur Befreiung des Ausgangssignals von einem Gleichspannungsanteil ist nicht notwendig.
Um Schaltverluste zu vermeiden, sollte es zum Zeitpunkt des Einschaltens der einzelnen Schaltelemente einer Schaltbrücke keine nennenswerte Spannungsdifferenz zwischen den beiden Leistungselektroden (im allgemeinen Drain und Source des jeweiligen MOSFETs) geben. Dieses Schaltverhalten wird als Null-Volt-Schalten (Zero Voltage Switching, ZVS) bezeichnet. Man erreicht dies beispielsweise, indem die Schaltbrücke auf eine Lastimpedanz mit induktivem Charakter arbeitet. Dies bedeutet, dass die Schaltbrücke, also der Hochfrequenzverstärker, eine induktiv absorptive Lastimpedanz sieht. Die Selbstinduktion einer Primärwicklung eines Leistungsübertragers, welche an den Mittelpunkt der Schaltbrücke angeschlossen ist, kann dafür ausgenutzt werden. Bei der zunächst einseitigen Unterbrechung des Stromflusses durch die Primärwicklung wird eine Spannung induziert. Bei geeigneter Dimensionierung der Bauelemente und Berücksichtigung ihrer parasitären Eigenschaften sowie bei richtiger Wahl der Schalt-/Wartezeit ist das Potential an diesem Augenblicklich nicht mit der Gleichstromquelle verbundenen Ende der Primärwicklung genauso hoch wie das Potential an demjenigen Anschluss der Gleichstromquelle, der nun mit dieser Halbbrücke diesem Ende der Primärwicklung zugeschaltet werden soll.
Alternativ oder zusätzlich zum Leistungsübertrager (auch Ausgangsübertrager genannt) können weitere Impedanzen vorgesehen sein, die Null-Volt-Schalten ermöglichen, z. B. eine Last, insbesondere Plasmalast oder Laser, einschließlich möglicher Außenkreise oder Impedanzanpassungsschaltungen.
Die Halbleiterschalter der Schaltbrücke weisen neben ihren Leistungsanschlüssen auch einen Steueranschluss auf. Der Steueranschluss wird je nach Ausgestaltung des Halbleiterschalters als Gate (z. B. beim MOSFET oder IGBT), oder Basis (z. B. beim Bipolartransistor) bezeichnet. Jedem Steueranschluss ist in der Regel ein Treiber zugeordnet, über den dem Steueranschluss ein Steuersignal zugeführt wird. Die Treiber und Halbleiterschalter können in einem Modul zusammengefasst sein. Ein Modul kann auch eine gesamte Halbbrücke oder Vollbrücke umfassen.
Die Steuerschaltung erzeugt (logische) Ein-/Ausschaltbefehle, in deren Folge ein (physikalisches) Steuersignal generiert wird. Das Steuersignal kann über einen Signalübertrager zur Potenzialtrennung geführt werden. In diesem Fall kann von einem primärseitigen und einen sekundärseitigen Steuersignal gesprochen werden.
Beim Betrieb von Schaltbrücken ist darauf zu achten, dass nie beide Halbleiterschalter einer Halbbrücke gleichzeitig eingeschaltet sind, da es ansonsten zu einem Kurzschluss mit möglicher Zerstörung der Halbleiterschalter oder anderer Komponenten kommen kann. Andererseits saute die Zeitspanne, in der keiner der beiden Schalter einer Halbbrücke leitet, möglichst kurz sein, um ein zu starkes Durchschalten der Bodydioden der Halbleiterschalter zu verhindern, denn sonst ist die Zeit für deren Ladungsträgerabbau danach zu lang. Die Schalter müssen daher sowie für die Realisierung des Null-Volt-Schaltuns exakt synchronisiert werden. Problematisch ist, dass die Verzögerungszeiten zwischen den Schaltbefehlen und den Schaltzeitpunkten nicht bei jedem Schalter gleich sind. Die Verzögerungszeiten hängen von der Geometrie der Schaltung, in der die Schalter angeordnet sind, der Leitungslänge zwischen Steuerschaltung, den Treibern, den Steueranschlüssen und gegebenenfalls weiterer Bauelemente, den Exemplarstreuungen der Schalter und der Treiber aber auch den Exemplarstreuungen anderer Bauteile, beispielsweise des Signalübertragers, ab. Es kommt daher zu Laufzeitunterschieden der Steuersignale zur Ansteuerung der Schalter, was dazu führt, dass die Schaltzeitpunkte der einzelnen Schalter als Reaktion auf einen Schaltbefehl unterschiedlich sein können.
Zur Kompensation von unterschiedlichen Verzögerungszeiten, beziehungsweise um einen Schaltbefehl so rechtzeitig erzeugen zu können, dass der angesteuerte Schalter auch zum gewollten Zeitpunkt schaltet, muss also jede Verzögerungszeit zwischen Ein- bzw. Ausschaltbefehl der Steuerschaltung und Ein- bzw. Ausschaltzeitpunkt für jeden Schalter bekannt sein.
Zur Bestimmung der Schaltzeitpunkte ist es bisher bekannt, die Schalter in der Schaltung, in der sie verwendet werden sollen, anzuordnen und dann mit normaler Betriebsspannung zunächst zeitlich konservativ, d. h. Abschalten des einen Schalters lange vor Einschalten des zweiten Schalters, anzusteuern. Dabei kann die Schaltung nur die Umgebung des Schalters mit Treiber und weiteren Komponenten oder die komplette Schaltbrücke umfassen. Es wird dann die Spannung am Halbbrückenmittelpunkt beobachtet und mit den Zeitpunkten der Schaltbefehle die Zeitpunkte der Ein- und Ausschaltvorgänge solange verändert, bis die Spannung am Halbbrückenmittelpunkt die korrekte Kurvenform hat.
Außerdem ist es bekannt, die jeweilige Treiberverzögerung zu ermitteln, die eine der Hauptursachen für die unterschiedlichen Verzögerungszeiten ist.
Nachteilig bei dieser Vorgehensweise ist, dass Erfahrung bei der Beurteilung der Kurvenform notwendig ist. Weiterhin besteht die Gefahr der Zerstörung der Schalter. Problematisch ist außerdem die Synchronisation mit einer zweiten Halbbrücke. Die Messung wird außerdem stark durch die Betriebsbedingungen, insbesondere einen Ausgangskreis und/oder die Last, beeinflusst. Selbst wenn die normale Last durch einen Abschlusswiderstand ersetzt wird, hat die Impedanz des Ausgangskreises starke Auswirkungen auf die Messung.
Weiterhin ist die Messung der Treiberverzögerung bei Modulen nicht oder nur schwer möglich. An dem Modul müsste zu diesem Zweck ein eigener Messausgang zwischen Treiber und Steueranschluss vorgesehen werden.
Aus der WO 2004/051851 A1 ist eine automatische Nachführung der Gate-Anstteuerzeitpunkte während des Betriebs bekannt, die anhand der Spannungen an den Gate-Anschlüssen der Transistoren oder der Spannung am Halbbrücken-Mittelpunkt den exakten Schaltzeitpunkt der Transistoren misst und die Ansteuerung entsprechend korrigiert. Allerdings ist dieses Verfahren nur bei einer stabilen Last und nur im Bereich verhältnismäßig schwacher Nennleistungen angebracht, bei denen bei versehentlichem Durchschalten beider Transistoren eine Halbbrücke keine Zerstörungen zu erwarten sind, sondern allenfalls die Vorlustleistung steigt.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren bereitzustellen, mit dem die oben genannten Nachteile beseitigt werden und eine günstige und zuverlässige Bestimmung der Schaltzeitpunkte ohne Gefahr der Zerstörung von Schaltern oder anderen Bauelementen erfolgen kann.
Gelöst wird diese Aufgabe erfindungsgemäß durch ein Verfahren zur Bestimmung des Schaltzeitpunktes eines Halbleiterschalters in einem Abgleichbetrieb, umfassend die Verfahrensschritte:

a) Ansteuern des Halbleiterschalters mit einem Steuersignal ahne Anlegen einer Betriebsspannung an die Schaltung in der der Halbleiterschalter angeordnet ist;
b) Erfassen eines Ausgangssignals an den Leistungsanschlüssen des Halbleiterschalters;
c) Bestimmen des Schaltzeitpunkts des Halbleiterschalters unter Verwendung des erfassten Ausgangssignals.

Der Leistungsausgang des Schalters weist auch ohne Betriebsspannung der Gleichstromquelle, also im Abgleichbetrieb, nur durch Anlegen eines Steuersignals an den Steueranschluss ein – wenn auch kleines – Ausgangssignal auf. In diesem Fall kann der Schalter als kapazitiver Spannungsteiler betrachtet werden. Im Falle eines MOSFETs liegt die Gate-Source-Spannung, also die Treiberausgangsspannung, an der Serienkapazität C_DG–C_DS an. Sobald diese Spannung die Schaltschwelle erreicht hat, schaltet der Schalter zwischen Drain und Source durch, d. h. C_DS wird sehr groß (im durchgeschalteten Fall unendlich). Die Spannung U_DS (als Ausgangssignal) bricht zusammen. Umgekehrt wird C_DS bei Unterschreiten der Schaltschwelle wieder klein, und es fällt wieder ein nennenswerter Spannungsbetrag an diesem kapazitiven Widerstand ab. Die Kurvenform des Ausgangssignals weist durch den Zusammenbruch bzw. Wiederaufbau der Spannung U_DS die Schaltzeitpunkte eindeutig aus.
Das erfindungsgemäße Verfahren kann automatisiert ohne die Beurteilung der Kurvenform des Ausgangssignals durch eine geschulte Person erfolgen. Es besteht keine Gefahr, die Schalter bzw. den Schalter, für den der Schaltzeitpunkt bestimmt wird, zu zerstören. Weiterhin ist das Verfahren bei Modulen einsetzbar, die keinen speziellen Messausgang aufweisen. Der Schaltzeitpunkt wird insbesondere dadurch bestimmt, dass die Kurvenform des Signals am Leistungsausgang des Schalters ausgewertet wird. Das Steuersignal kann in Abhängigkeit von einem Schaltbefehl generiert werden. Der Schaltbefehl kann durch eine Steuerschaltung als logischer Befehl erzeugt werden. Infolge des Schaltbefehls kann ein physikalisches Steuersignal generiert werden.
Vorzugsweise wird nicht oder nicht nur der absolute Schaltzeitpunkt des Schalters bestimmt, sondern wird eine Verzögerungszeit zwischen einem Schaltbefehl bzw. einer Flanke des Steuersignals einerseits und dem Schaltzeitpunkt des Halbleiterschalters andererseits bestimmt. Die Verzögerungszeit bestimmt die Zeit, die zwischen einem Schaltbefehl bzw. einer Flanke des Steuersignals und dem tatsächlichen Schaltzeitpunkt des Schalters vergeht. Dabei kann auch vorgesehen sein, dass sowohl eine Verzögerungszeit für das Einschalten des Halbleiterschalters in Folge eines Einschaltbefehls bzw. einer steigenden Flanke des Steuersignals und eine Verzögerungszeit für das Ausschalten des Halbleiterschalters in Folge eines Ausschaltbefehls bzw. einer fallenden Flanke des Steuersignals bestimmt wird. Hierbei wurde beispielhaft angenommen, dass ein Einschalten bei einer steigenden Flanke und ein Ausschalten bei einer fallenden Flanke erfolgt. Selbstverständlich ist auch denkbar, bei einer fallenden Flanke einzuschalten und bei einer steigenden Flanke des Steuersignals den Schalter auszuschalten und die entsprechende Verzögerungszeit zwischen diesen Flanken und dem Schaltzeitpunkt des Schalters zu bestimmen.
Auch das Steuersignal kann erfasst werden. Insbesondere kann der zeitliche Verlauf gemessen werden. Es ist die Messung von Strom und Spannung, insbesondere auch vor oder nach einem Signalübertrager, denkbar.
Grundsätzlich könnte der Halbleiterschalter zur Bestimmung der Schaltzeitpunkte in einer Testschaltung angeordnet sein. Um die ermittelten Schaltzeitpunkte sinnvoll bei bestimmungsgemäßern Betrieb des Schalters in seiner Schaltungsumgebung verwenden zu können, ist es vorteilhaft, wenn die Bestimmung des Schaltzeitpunkts bei in seiner bestimmungsgemäßen Schaltungsumgebung, beispielsweise einem Modul, angeordnetem und angeschlossenem Halbleiterschalter erfolgt. Nur dadurch ist es möglich, die tatsächlichen Verzögerungszeiten, die auch beim Betrieb des Schalters in seiner bestimmungsgemäßen Schaltungsumgebung bei der Betriebsspannung auftreten, zu bestimmen. Die Steuerschaltung, der Treiber und der Schalter sind bereits an Ort und Stelle, die endgültigen individuellen Verzögerungen, beispielsweise durch Leitungen, den Signalübertrager oder den Treiber, sind schon vorhanden und können richtig berücksichtigt werden.
Es sind mehrere Möglichkeiten denkbar, um das Ausgangssignal auszuwerten. Beispielsweise ist es möglich, die Zeitpunkte der Minima und/oder Maxima des Ausgangssignals direkt zu bestimmen. Weiterhin kann eine zeitliche Ableitung erster und/oder höherer Ordnung des Ausgangssignals gebildet und ausgewertet werden. Es können auch die Verzögerungszeiten von mehreren Schaltereignissen, beispielsweise von mehreren Einschaltvorgängen, im Ausgangssignal U_DS bestimmt werden und ein Mittelwert der so gewonnenen Verzögerungszeiten bestimmt werden. Weiterhin kann zunächst eine Mittelung einer Anzahl von Kurvenformen des Ausgangssignals gebildet werden, die jeweils ein Schaltereignis, beispielsweise einen Einschaltvorgang, aufweisen, um diese gemittelte Kurvenform auszuwerten.
Das Steuersignal kann über einen Signalübertrager geführt werden. Dadurch kann eine Potenzialtrennung erfolgen. Die Verzögerungszeit kann relativ zu dem primärseitigen Teil des Steuersignals oder relativ zum sekundärseitigen Steuersignal, insbesondere in Bezug zu steigenden oder fallenden Flanken dieser Signale, ermittelt werden.
Vorzugsweise wird das Steuersignal durch einen Treiber verstärkt. Bei Verwendung eines Signalübertragers kann der Signalübertrager sowohl zwischen Steuerschaltung und Treiber als auch zwischen Treiber und Halbleiterschalter angeordnet sein.
Dabei können als Verzögerungszeiten die Zeiten zwischen den Spannungen im Kurvenzug des Steuersignals am Treibereingang, bei dem der Treiber seine Ein- bzw. Ausschaltschwelle über- bzw. unterschreitet, und den zugehörigen Ein- bzw. Ausschaltzeitpunkten des Schalters bestimmt werden. Die Verzögerungen zwischen diesen Zeitpunkten sind relevant für die exakte Ansteuerung des Schalters und können mit dem erfindungsgemäßen Verfahren ermittelt werden.
Aus den ermittelten Schaltzeitpunkten beziehungsweise Verzögerungen können Korrekturwerte ermittelt werden, die bei der oder für die Verzögerung von Schaltbefehlen oder Steuersignalen berücksichtigt werden können. Die mit dem erfindungsgemäßen Verfahren ermittelten Schaltzeitpunkte und/oder Verzögerungen und/oder Korrekturwerte können abgespeichert werden. Insbesondere können diese in einer Tabelle abgespeichert werden, auf die die Steuerschaltung zugreifen kann. Die Steuerschaltung kann digital ausgeführt sein.
Das erfindungsgemäße Verfahren kann einmalig vor Inbetriebnahme eines Geräts, in dem der Halbleiterschalter angeordnet ist, durchgeführt werden. Somit können für jeden einzelnen Schalter einer Schaltbrücke die Schaltzeitpunkte bzw. Verzögerungszeiten ermittelt werden und unter Berücksichtigung der Verzögerungszeiten können dann wiederum Steuersignale für die Schalter ermittelt werden, die sicherstellen, dass die beiden Schalter nicht gleichzeitig eingeschaltet sind und es zu einem Kurzschluss kommt und andererseits die Schalter nicht zu lange ausgeschaltet sind, so dass eine maximale Leistung erzeugt werden kann.
Da es auch im Betrieb bzw. mit der Zeit bei einem Gerät zu Veränderungen kommen kann, kann auch vorgesehen sein, dass öfter, beispielsweise jedes Mal nach dem Einschalten eines Geräts, in dem der Halbleiterschalter angeordnet ist, das erfindungsgemäße Verfahren zur Ermittlung von Schaltzeitpunkten, durchgeführt wird. Dadurch wird sichergestellt, dass die Schalter stets optimal angesteuert werden können. Außerdem können durch diese Vorgehensweise Störzustände bestimmt werden. Zudem können Veränderungen, beispielsweise das Auswechseln von Schaltern, Treibern oder Modulen oder die Veränderung der Leitungslängen, festgestellt werden.
Das Verfahren kann automatisiert durchgeführt werden. Besonders vorteilhaft ist es, wenn es für mehrere, insbesondere alle Halbleiterschalter einer Schaltbrücke durchgeführt wird.
Um das Gerät, in dem der Schalter angeordnet ist, nicht zu komplex zu gestalten, kann es vorteilhaft sein, wenn das Verfahren mit Hilfe einer von dem Gerät, in dem der Halbleiterschalter angeordnet ist, unabhängigen Abgleichanordnung durchgeführt wird. Diese Abgleichanordnung kann dadurch bei der Produktion oder beim Betrieb von mehreren Geräten eingesetzt werden. Beispielsweise kann ein Modul, in dem Halbleiterschalter angeordnet sind, die sich also in ihrer bestimmungsgemäßen Schaltungsumgebung befinden, mit der Abgleichanordnung betrieben werden, um die Schaltzeitpunkte der Halbleiterschalter zu bestimmen.
In einer anderen Ausgestaltung kann die Abgleichanordnung als Teil der Steuerschaltung ausgeführt sein.
In den Rahmen der Erfindung fällt außerdem ein Verfahren zur Ansteuerung eines Halbleiterschalters, bei dem unter Berücksichtigung der nach dem erfindungsgemäßen Verfahren ermittelten Schaltzeitpunkte, Verzögerungszeiten und/oder Korrekturwerte ein Steuersignal generiert wird. Bei der Generierung des Steuersignals können daher Signallaufzeiten des Steuersignals berücksichtigt werden, so dass ein Schaltbefehl rechtzeitig vor einem gewünschten Schaltzeitpunkt des Schalters ausgelöst werden kann.
In den Rahmen der Erfindung fällt außerdem eine Anordnung zum Bestimmen von Schaltzeitpunkten eines Halbleiterschalters, umfassend den Halbleiterschalter, eine in Abhängigkeit von einem Schaltbefehl ein Steuersignal generierende Steuerschaltung, einen mittelbar oder unmittelbar an den Steueranschluss des Halbleiterschalters angeschlossenen Treiber, eine an mindestens einen Leistungsanschluss des Halbleiterschalters mindestens mittelbar angeschlossene Messeinrichtung und eine damit in Verbindung stehende Analyseeinrichtung, welche zur Auswertung des durch die Messeinrichtung erfassten Ausgangssignals eingerichtet ist, gemäß Anspruch 20.
Bei der Anordnung kann ein Speicher zur Speicherung der in der Analyseeinrichtung ermittelten Schaltzeitpunkte, Verzögerungszeiten und/oder Korrekturwerte oder eine Ausleseeinrichtung zum Auslesen der Schaltzeitpunkte, Verzögerungszeiten und/oder Korrekturwerte vorgesehen sein. Die so gespeicherten bzw. ausgelesenen Daten können anschließend durch die Steuerschaltung, wo sie in einer Tabelle gespeichert werden können, verwendet werden, um geeignete Steuersignale im Normalbetrieb des Schalters zu bestimmen bzw. zu generieren.
Die Erfindung bezieht sich außerdem auf eine Leistungsversorgung, insbesondere zur Leistungsversorgung eines Plasmaprozesses, mit einer Schaltbrücke, die zumindest zwei Halbleiterschalter umfasst, denen jeweils ein Treiber zugeordnet ist, und einer Steuerschaltung, die unter Berücksichtigung der in dem erfindungsgemäßen Verfahren ermittelten Schaltzeitpunkte, Verzögerungszeiten und/oder Korrekturwerte Steuersignale für die Halbleiterschalter generiert, gemäß Anspruch 22.
Bei einer solchen Leistungsversorgung kann im Betrieb eine Kompensation von Laufzeitunterschieden und Exemplarschwankungen durch vorher gewonnene Korrekturwerte bei der Ansteuerung der Schalter erfolgen. Es können mehrere Schalter in einer Schaltbrücke, insbesondere einer Halb- oder Vollbrückenanordnung vorgesehen sein. Der Abgleich bzw. die Kompensation anhand der gewonnenen Korrekturwerte führt zu einer Synchronisation der Schalter in der Schaltbrücke. Ein Überlappen der eingeschalteten Zustände kann vermieden werden. Differenzen in den Verzögerungszeiten können im Normalbetrieb kompensiert werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung, anhand der Figuren, die erfindungswesentliche Einzelheiten zeigen, und aus den Ansprüchen. Die einzelnen Merkmale können je einzeln für sich oder zu mehreren in beliebiger Kombination bei einer Variante der Erfindung verwirklicht sein.
Bevorzugte Ausführungsbeispiele der Erfindung sind in der Zeichnung schematisch dargestellt und werden nachfolgend mit Bezug zu den Figuren der Zeichnung näher erläutert. Es zeigen:
1. eine schematische Darstellung einer Leistungsversorgung mit einer Vollbrücke;
2a die Darstellung eines Schalters, an dem eine Messung durchgeführt werden kann;
2b ein Ersatzschaltbild des Schalters gemäß 2a;
3 eine Anordnung zur Durchführung eines Abgleichbetriebs;
4 Signalkurven zur Erläuterung des erfindungsgemäßen Verfahrens.
Die 1 zeigt eine Leistungsversorgung 10 mit einer ersten Halbbrücke 11, die zwei in Serie geschaltete Halbleiterschalter 12, 13 und zugeordnete Treiber 14, 15 aufweist. Eine zweite Halbbrücke 16 weist zwei in Serie geschaltete Hatbleiterschalter 17, 18 mit zugeordneten Treibern 19, 20 auf. Zwischen die Mittelpunkte M1 und M2 der ersten und zweiten Halbbrücke 11, 16 sind ein Ausgangsübertrager 21 sowie eine Spule L und ein Kondensator C geschaltet. Auf der Sekundärseite des Ausgangsübertragers 21 ist eine Last 22 angeschlossen. Die Last 22 ist schematisch als Impedanz dargestellt, wobei sie die Impedanz eines Plasmas und/oder einer Impedanzanpassungsschaltung umfassen kann. Die Primärwicklung des Ausgangsübertragers 21 bildet zusammen mit der Spule L und dem Kondensator C einen Ausgangskreis.
In einer Steuerschaltung 23 werden aufgrund von Schaltbefehlen Steuersignale generiert, die über Signalübertrager 24–27 über die Treiber 14, 15, 19, 20 den Steueranschlüssen 28–31 der Halbleiterschalter 12, 13, 17, 18 zugeführt werden. In diesem Ausführungsbeispiel sind die Signalübertrager 24–27 vor den Treibern 14, 15, 19, 20 angeordnet. Wie sich schon anhand der schematischen Darstellung zeigt, sind die Leitungslängen, die von der Steuerschaltung 23 zu den Steueranschlüssen 28–31 führen, unterschiedlich lang, so dass sich schon aus diesem Grund unterschiedliche Laufzeiten für die durch die Steuerschaltung 23 erzeugten Steuersignale ergibt. Weitere Laufzeitunterschiede ergeben sich durch die Exemplarstreuungen der Signalübertrager 24–27 und insbesondere der Treiber 14, 15, 19, 20.
In einem Speicher 32, der als Tabelle ausgeführt sein kann oder eine solche enthalten kann, sind erfindungsgemäß den Halbleiterschaltern 12, 13, 17, 18 zugeordnete Schaltzeitpunkte, Verzögerungszeiten und/oder Korrekturwerte abgelegt, die durch die Steuerschaltung 23 verwendet werden, um zu geeigneten Zeitpunkten Schaltbefehle bzw. Steuersignale zu generieren, so dass die Halbleiterschalter 12, 13 der Halbbrücke 11 sowie die Halbleiterschalter 17, 18 der Schaltbrücke 16 synchronisiert werden, so dass kein Kurzschluss entsteht. Die Werte des Speichers 32 werden zur Erzeugung der Steuersignale in einem Normalbetrieb verwendet, bei dem eine Betriebsspannung einer Gleichstromquelle mit dem positiven Potenzial 33 und dem negativen Potenzial 34 anliegt.
In der 2a ist exemplarisch der Halbleiterschalter 12 dargestellt. Der Halbleiterschalter 12 weist einen ersten Leistungsanschluss 40 und einen zweiten Leistungsanschluss 40 auf. Bei einem MOSFET wird der erste Leistungsanschluss 40 als Drain und der zweite Leistungsanschluss 41 als Source bezeichnet. Weiterhin weist der Halbleiterschalter 12 einen Steueranschluss 28 auf, der bei einem MOSFET als Gate bezeichnet wird. Zwischen den Leistungsanschlüssen 40, 41 besteht die interne Drain-Source-Kapazität C_DS und zwischen dem Leistungsanschluss 40 und dem Steueranschluss 28 besteht die interne Drain-Gate-Kapazität C_DG. Die Bodydiode des Halbleiterschalters 12 ist mit 42 bezeichnet.
An den Leistungsanschlüssen 40, 41 kann die Spannung U_DS gemessen werden. Zwischen dem Leistungsanschluss 40 und dem Steueranschluss 28 liegt die Spannung U_DG und zwischen dem Steueranschluss 28 und dem Leistungsanschluss 41 die Spannung U_GS. Ein entsprechendes Ersatzschaltbild ist in der 2b dargestellt. In einem Abgleichbetrieb wird an den Steueranschluss 40 eine andere Spannung als die Betriebsspannung angelegt. Beispielsweise wird an den Leistungsanschluss 40 überhaupt keine Spannung angelegt.
Wie sich aus den 2a, 2b ergibt, kann der Halbleiterschalter 12 als kapazitiver Spannungsteiler betrachtet werden. Die Spannung U_GS, also die Treiberausgangsspannung, die ein Steuersignal darstellt, liegt an der Serienkapazität C_DG, C_DS an. Sobald diese Spannung die Schaltschwelle erreicht hat, schaltet der Schalter 12 zwischen erstem Leistungsanschluss 40 und zweitem Leistungsanschluss 41 durch, d. h. C_DS wird sehr groß. Die Spannung U_DS bricht zusammen. Umgekehrt wird C_DS bei Unterschreiten der Schaltschwelle wieder klein und es fällt wieder ein nennenswerter Spannungsbetrag an diesem kapazitiven Widerstand ab. Hierbei ist zu beachten, dass, wie bereits erwähnt, an den Leistungsanschluss 40 keine oder nur eine geringe Spannung angelegt ist.
In der 3 ist eine Anordnung für einen Abgleichbetrieb dargestellt. Der Halbleiterschalter 12 ist mit seinem Leistungsanschluss 40 an eine Spannung angeschlossen, die von der Betriebsspannung abweicht. Durch die Messeinrichtung 45 wird die Spannung U_DS als Ausgangssignal des Halbleiterschalters 12 erfasst.
Aufgrund eines Schaltbefehls wird in der Steuerschaltung 23 ein Schaltsignal erzeugt. Das Steuersignal, dass an der Primärseite der Signalübertragers 24 anliegt, kann durch die Messeinrichtung 46 erfasst werden. Durch die Messeinrichtung 47 kann das sekundärseitige Steuersignal erfasst werden. Dieses wird auf den Treiber 14 gegeben, der dann das durch ihn verstärkte Steuersignal an den Steueranschluss 28 übergibt.
Die Messeinrichtungen 45–48 können mit einer Analyseeinrichtung 49 in Verbindung stehen, die die gemessenen Signale auswertet und miteinander in Beziehung setzt. Es ist grundsätzlich denkbar, eine Messeinrichtung 48 vorzusehen, um das Steuersignal unmittelbar am Steueranschluss 28 zu erfassen. Häufig ist dies jedoch nicht möglich, insbesondere bei der Verwendung von vorgefertigten Modulen. Der Verlauf der Drain-Source-Spannung U_DS wird mit der Messeinrichtung 45 erfasst. Durch die Analyseeinrichtung 49 kann der exakte Schaltzeitpunkt des Halbleiterschaltelements 12 ermittelt werden. Insbesondere kann dessen Verzögerung im Vergleich zu dem Schaltbefehl der Steuerschaltung 23 bzw. einem der durch die Messeinrichtungen 46, 47 oder 48 erfassten Steuersignale ermittelt werden.
Dies wird anhand der 4 erläutert. Mit der Bezugsziffer 50 ist das durch die Messeinrichtung 47 erfasste Steuersignal am Eingang des Treibers 14 bezeichnet. An der Stelle U_ON ist die vorher bekannte Schaltschwelle für das Einschalten des Treibers 14 erreicht. Wie sich aus der Darstellung der Spannung U_DS mit der Kurve 52 ergibt, schaltet der Halbleiterschalter 12 jedoch erst zum Zeitpunkt t_on ein. Dies bedeutet, dass zwischen dem Zeitpunkt des Erreichens der Schaltschwelle und dem Zeitpunkt t_on eine Zeitdifferenz Δ t_on vergangen ist. Die Spannung U_DS (Ausgangssignal) weist durch den Zusammenbruch der Spannung zum Zeitpunkt t_on den Einschaltzeitpunkt und zum Zeitpunkt t_off den Ausschaltzeitpunkt eindeutig und genau aus.
Entsprechend wird die Schaltschwelle des Treibers 14 für das Ausschalten bei U_OFF erreicht. Tatsächlich schaltet der Halbleiterschalter 12 jedoch erst zum Zeitpunkt t_off ab, der bei einem zweiten Maximum der Spannung U_DS liegt. Das heißt auch das Ausschalten des Halbleiterschalters 12 ist um eine Zeitspanne Δ t_off zur Ausschaltschwelle U_OFF des Steuersignals 50 verzögert. Die Verzögerungszeiten Δ t_on bzw. Δ t_off können in dem Speicher 32 abgelegt werden. Entweder werden diese Verzögerungszeiten an sich oder entsprechende Korrekturwerte berücksichtigt, wenn durch die Steuerschaltung 23 im Normalbetrieb Steuersignale generiert werden, so dass das Steuersignal rechtzeitig vor einem gewollten tatsächlichen Schaltzeitpunkt des Halbleiterschalters 12 ausgelöst wird. Die Verzögerungszeiten für das Ein- und Ausschalten sind unterschiedlich. In der 4 ist die häufig nicht messbare Spannung U_GS als Kurve 51 ebenfalls dargestellt, die deutlich die durch den Treiber 14 hervorgerufene Verzögerung darstellt.

Claims

Verfahren zur Bestimmung des Schaltzeitpunktes (t_on, t_off) eines Halbleiterschalters (12, 13, 17, 18) in einem Abgleichbetrieb, umfassend die Verfahrensschritte: a. Ansteuern des Halbleiterschalters (12, 13, 17, 18) über seinen Steueranschluss (28, 29, 30, 31) mit einem Steuersignal (50) ohne Anlegen einer DC-Betriebsspannung an eine Schaltung in der der Halbleiterschalter (12, 13, 17, 18) angeordnet ist; b. Erfassen eines Ausgangssignals (U_DS) an den Leistungsanschlüssen des Halbleiterschalters (12, 13, 17, 18); c. Bestimmen des Schaltzeitpunktes (t_on, t_off) des Halbleiterschalters (12, 13, 17, 18) unter Verwendung des erfassten Ausgangssignals (U_DS).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Steuersignal (50) in Abhängigkeit von einem Schaltbefehl generiert wird.
Verfahren nach einer der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Steuersignal (50) erfasst wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Verzögerungszeit (Δ t_on, Δ t_off) zwischen einem Schaltbefehl und/oder einer Flanke des Steuersignals (50) einerseits und dem zugehörigen Schaltzeitpunkt (t_on, t_off) des Halbleiterschalters (12, 13, 17, 18) andererseits bestimmt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bestimmung des Schaltzeitpunkts (t_on, t_off) bei in seiner bestimmungsgemäßen Schaltungsumgebung angeordnetem und angeschlossenem Halbleiterschalter (12, 13, 17, 18) erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Zeitpunkte der Minima und/oder Maxima des Ausgangssignals (U_DS) bestimmt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zeitliche Ableitung erster und/oder höherer Ordnung des Ausgangssignals (U_DS) gebildet wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verzögerungszeiten von mehreren Schaltereignissen im Ausgangssignal (U_DS) bestimmt werden und daraus ein Mittelwert der Verzögerungszeiten bestimmt wird.
Verfahren nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass zunächst eine Mittelung einer Anzahl von Kurvenformen des Ausgangssignals gebildet wird und eine Auswertung der Mittelung erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Steuersignal (50) über einen Signalübertrager (24–27) geführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Steuersignal (50) durch einen Treiber (14, 15, 19, 20) verstärkt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Verzögerungszeiten die Zeiten zwischen den Spannungen im Kurvenzug des Steuersignals am Treibereingang, bei dem der Treiber seine Ein- bzw. Ausschaltschwelle über- bzw. unterschreitet, und den zugehörigen Ein- bzw. Ausschaltzeitpunkten des Schalters bestimmt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltzeitpunkte (t_on, t_off) und/oder Verzögerungszeiten (Δ t_on, Δ t_off) und/oder aus den Schaltzeitpunkten (t_on, t_off) oder Verzögerungszeiten (Δ t_on, Δ t_off) ermittelte Korrekturwerte abgespeichert werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es einmalig vor Inbetriebnahme eines Geräts, in dem der Halbleiterschalter (12, 13, 17, 18) angeordnet ist, durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche 1 bis 13, dadurch gekennzeichnet, dass es nach dem Einschalten eines Geräts, in dem der Halbleiterschalter (12, 13, 17, 18) angeordnet ist, durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren automatisiert durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es für mehrere, insbesondere alle, Halbleiterschalter (12, 13, 17, 18) einer Schaltbrücke (11, 16) durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es mit Hilfe einer von dem Gerät, in dem der Halbleiterschalter (12, 13, 17, 18) angeordnet ist, unabhängigen Abgleichanordnung durchgeführt wird.
Verfahren zur Ansteuerung eines Halbleiterschalters, bei dem unter Berücksichtigung der nach dem Verfahren gemäß einem der vorhergehenden Ansprüche ermittelten Schaltzeitpunkte (t_on, t_off), Verzögerungszeiten (Δ t_on, Δ t_off) und/oder Korrekturwerte ein Steuersignal (50) generiert wird.
Anordnung zum Bestimmen von Schaltzeitpunkten eines Halbleiterschalters (12, 13, 17, 18), umfassend den Halbleiterschalter (12, 13, 17, 18), eine in Abhängigkeit von einem Schaltbefehl ein Steuersignal (50) generierende Steuerschaltung (23), eine an mindestens einen Leistungsanschluss (40) des Halbleiterschalters (12, 13, 17, 18) mindestens mittelbar angeschlossene Messeinrichtung (45) und eine damit in Verbindung stehende Analyseeinrichtung (49), eingerichtet zur Auswertung des durch die Messeinrichtung (45) erfassten Ausgangssignals (U_DS), gekennzeichnet durch einen mittelbar oder unmittelbar an den Steueranschluss (28, 31) des Halbleiterschalters (12, 13, 17, 18) angeschlossenen Treiber (14, 15, 19, 20), wobei die Analyseeinrichtung (49) ausgebildet ist, die Schaltzeitpunkte des Halbleiterschalters (12, 13, 17, 18) ohne Anlegen einer DC-Betriebsspannung an eine Schaltung, in der der Halbleiterschalter (12, 13, 17, 18) angeordnet ist, zu bestimmen.
Anordnung nach Anspruch 20, dadurch gekennzeichnet, dass ein Speicher (32) zur Speicherung der in der Analyseeinrichtung (49) ermittelten Schaltzeitpunkte (t_on, t_off), Verzögerungszeiten (Δ t_on, Δ t_off) und/oder Korrekturwerte oder eine Ausleseeinrichtung zum Auslesen der Schaltzeitpunkte (t_on, t_off), Verzögerungszeiten (Δ t_on, Δ t_off) und/oder Korrekturwerte vorgesehen ist.
Leistungsversorgung mit einer Schaltbrücke, die zumindest zwei Halbleiterschalter (12, 13, 17, 18) umfasst, denen jeweils ein Treiber (14, 15, 19, 20) zugeordnet ist, und einer Steuerschaltung (23), die unter Berücksichtigung der in einem Verfahren nach einem der vorhergehenden Ansprüche 1–19 ermittelten Schaltzeitpunkte (t_on, t_off), Verzögerungszeiten (Δ t_on, Δ t_off) und/oder Korrekturwerte Steuersignale (50) für die Halbleiterschalter (12, 13, 17, 18) generiert, wobei ein Speicher (32) für die Schaltzeitpunkte (t_on, t_off), Verzögerungszeiten (Δ t_on, Δ t_off) und/oder Korrekturwerte vorgesehen ist, wobei jeweils eine an mindestens einen Leistungsanschluss (40) der Halbleiterschalter (12, 13, 17, 18) mindestens mittelbar angeschlossene Messeinrichtung (45) und eine damit in Verbindung stehende Analyseeinrichtung (49), eingerichtet zur Auswertung des durch die Messeinrichtung (45) erfassten Ausgangssignals (U_DS), vorgesehen ist, die ausgebildet ist, die Schaltzeitpunkte der Halbleiterschalter (12, 13, 17, 18) ohne Anlegen einer DC-Betriebsspannung an eine Schaltung, in der die Halbleiterschalter (12, 13, 17, 18) angeordnet sind, zu bestimmen.