TWI247258B - Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit - Google Patents

Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit Download PDF

Info

Publication number
TWI247258B
TWI247258B TW093101633A TW93101633A TWI247258B TW I247258 B TWI247258 B TW I247258B TW 093101633 A TW093101633 A TW 093101633A TW 93101633 A TW93101633 A TW 93101633A TW I247258 B TWI247258 B TW I247258B
Authority
TW
Taiwan
Prior art keywords
circuit
capacitive load
input signal
capacitive
leading edge
Prior art date
Application number
TW093101633A
Other languages
English (en)
Other versions
TW200421234A (en
Inventor
Makoto Onozawa
Yoshinori Okada
Haruo Koizumi
Original Assignee
Fujitsu Hitachi Plasma Display
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display filed Critical Fujitsu Hitachi Plasma Display
Publication of TW200421234A publication Critical patent/TW200421234A/zh
Application granted granted Critical
Publication of TWI247258B publication Critical patent/TWI247258B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/26—Object-catching inserts or similar devices for waste pipes or outlets
    • E03C1/264—Separate sieves or similar object-catching inserts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C2201/00—Details, devices or methods not otherwise provided for
    • E03C2201/40—Arrangement of water treatment devices in domestic plumbing installations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Public Health (AREA)
  • Environmental & Geological Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)

Description

1247258 玖、發明說明： t發明所屬技術領域 相關申請案之交互參照 本案係基於前案日本專利申請案第2003-106839號，申 5請曰2003年4月10曰且請求該案之優先申請權，該案全部内 容以引用方式併入此處。 發明領域 本發明係有關一種電容性負載驅動電路以及一種電漿 顯不I置，特別本發明係關於一種供驅動電漿顯示面板 H)(清狀電容性貞_如像叙電容性貞餘動電路亦 係關於一種電漿顯示裝置。 發明背景 15 20 ® cr作為薄切黏一 裝置。於㈣電漿㈣面板之電容㈣_如 知 性負載驅動電路’若延遲時間藉延遲電路調整，'、，電容 成維持脈波之脈波寬度的改變。例如 &可能造 度增加，則可能導致時間邊際的縮小、異常電= 之脈波寬 相反地，若維持脈波的脈波寬度縮小，:= 見等。 升降波形’縮小電襞顯示裝置的操作邊:置於 果導致晝面閃爍。 卞外逯際，結 因此希望提供—種電容“載驅動電 間藉延遲電路調整時，經由_少輸出一 了供應適當輸出電壓給各個電容。也希 路其當延遲時 見度的變化， 提供一 而 種電漿 1247258 示襄置，：a：可對·雷爿§取— /、 ’ ”、、貝不面板供給驅動電壓，而不會出現 例如時間邊際縮小、㈣電流發生、雜訊疊置等問題。 ^後文將社相關圖式說明先前技術及其相關問題之細 節。 5 10 15 【發明内容】 發明概要 、本冬月之目的係提供_種電容性負載驅動電路，其當 延遲時間藉延遲電路衲敕 巧整時’經由漸少輸出脈波寬度的變 化’而可供應適當輪+ 出電壓給各個電容。本發明之另一目 ^系提供—種電_示裝置，其可對電㈣示面板供給驅 電I Γϊά不會出現例如時間邊際縮小、異常電流發生、 雜訊疊置等問題。 根據本無明提供〜種電容性負載驅動電路，包含一輸 入端子；一前緣延遲 免電路，供延遲透過輸入端子所輸入之 一輸入信號之前緣；一 後緣延遲電路，供延遲該輸入信號 之一後緣；一放大雷敗 /Ll , ^ 略’供放大經由該前緣延遲電路及後
緣延遲電路所得之一A ^ 動控制信號；以及一輸出切換裝 置，其係由該放大電路所驅動。 此外’根據本發明，提供—種電聚顯示裝置，包含複 個X電極；複數個γ電極，γ電極實質上係平行於複數個 ^電極排列，及介於複數個Υ電極與複數個X電極間產生放 氧’ 一X電極驅動電路，盆施力 、力放電電壓至該複數個X電 極；以及一γ電極驅動電路，其 、&力ϋ 一放電電壓至該複數個 電極，以及其中該χ電極軸電m電極驅動電路係使 20 1247258 用-種電容性負載驅動電路組成，其中該電容性負載驅動 電路包含-輸入端子前緣延遲電路，供延遲透過輸入 端子所輸人L信號之前緣；—後緣延遲桃，供延 遲該輸入信號之-後緣；-放大電路，供放大經由該前緣 5延遲電路及後緣延遲電路所得之—驅動控制信號；以及一 輸出切換裝置，其係由該放大電路所驅動。 月’J緣延遲電路可為上升緣延遲電路，供延遲該輸入信 號之上升緣以及該後緣延遲電路可為一下降緣延遲電路， 供延遲該輸入信號之-下降緣。該輸入信號可為正極性脈 10 波信號。 W緣延遲電路可為下降緣延遲電路，供延遲該輸入信 號之下降緣以及該後緣延遲電路可為一上升緣延遲電路， 供延遲該輸入信號之一上升緣。該輸入信號可為負極性脈 波信號。 15 i升緣延遲電路包含—電容元件以及-電卩且元件與_ 切換兀件之並聯電路’其中當該輸入信號上升時，電容元 件可纟二由電阻元件充電，以及當該輸入信號下降時，電容 元件可經由切換元件放電。於上升緣延遲電路之切換元件 可為二極體。上升緣延遲電路之延遲時間可經由改變電阻 20元件電阻值而調整。上升緣延遲電路延遲時間可經由改變 電容元件之電容值而調整。 下降緣延遲電路包含一電容元件以及一電阻元件與— 切換疋件之並聯電路，其中當該輸入信號下降時，電容元 件可由電阻元件充電，以及當該輸入信號下降時，電容元 1247258 件可經由切換元件放電。於下降緣延遲電路之切換元件可 為二極體。下降緣延遲電路之延遲時間可經由改變電阻元 件電阻值而調整。下降緣延遲電路延遲時間可經由改變電 容元件之電容值而調整。 5 前延遲電路可為一第一單穩態多重振盪器，其係由輸
入信號之前緣所觸發；以及後緣延遲電路可為一第二單穩 態多重振盪器，其係由輸入信號之後緣所觸發，以及其中 該驅動控制信號可經由組合第一單穩態多重振盪器之輸出 信號與第二單穩態多重振盪器之輸出信號而產生。 10 前緣延遲電路可包含一第一電容元件以及一第一串聯 電路其具有一第一電阻元件以及一第一開關元件；以及後 緣延遲電路可包含一第二電容元件以及一第二串聯電路其 具有一第二電阻元件以及一第二開關元件，以及其中該第 一串聯電路與該第二串聯電路可並聯連結。第一電容元件
15 與第二電容元件可共同組成為一共通電容元件。輸入信號 前緣之延遲時間可經由改變第一電阻元件之電阻值而調 整，以及輸入信號後緣之延遲時間可經由改變第二電阻元 件之電阻值而調整。第一切換元件及第二切換元件可為二 極體。 20 前緣延遲電路可包含一第一電阻元件及一第一電容元 件；以及後緣延遲電路可包含一第二電容元件以及一第二 串聯電路其具有一第二電阻元件以及一切換元件，以及其 中該第一電阻元件與該串聯電路可並聯連結。第一電容元 件與第二電容元件可共同組成為一共通電容元件。輸入信 8 1247258 號前緣之延遲時間可經由改變第一電阻元件之電阻值而調 整’以及輸入信號後緣之延遲時間可經由改變第二電阻元 件之電阻值而調整。輸入信號前緣之延遲時間可經由改變 第一電阻元件之電阻值而調整，以及隨後輸入信號後緣之 5延遲時間可經由改變第二電阻元件之電阻值而調整。該切 換元件可為二極體。 觔緣延遲電路可包含一第一計數器，其啟動而計數來 自輸入k號别緣之時脈信號；以及後緣延遲電路可包含一 弟'一 °十數器其啟動而计數來自輸入信號前緣之時脈信穿， 10其中該前緣之延遲時間可經由改變第一計數器之計數值而 調整，以及該後緣之延遲時間可經由改變第二計數器之計 數值而調整。第一計數器及第二計數器可形成於同—半導 體積體電路上。 15 一輸入端子；一前緣延遲電路， 輸入之輸入信號前緣；一脈浊違 根據本發明，也提供一種電容性負載驅動電路，包含 供延遲一透過該輸入端子
以及一Υ電極驅動電路，其施加一 n 土哆不旻數個X電 放電電壓至該複數個 1247258 Y電極，以及其中該X電極驅動電路或Y電極驅動電路係使 用一種電容性負載驅動電路組成，其中該電容性負載驅動 電路包含一輸入端子；一前緣延遲電路，供延遲一透過該 輸入端子輸入之輸入信號前緣；一脈波寬度調整電路，供 5 由經由該前緣延遲電路所得之延遲後之信號，產生一具有 規定脈波寬度之驅動控制信號；一放大電路，供放大該驅 動控制信號；以及一輸出切換裝置，其係由該放大電路所 驅動。 前緣延遲電路可包含一電阻元件及一電容元件；以及 10 該脈波寬度調整電路可為單穩態多重振盪器。輸入信號之 延遲時間可經由改變前緣延遲電路之電阻元件之電阻值而 調整。輸入信號之延遲時間可經由改變前緣延遲電路之電 容元件之電容值而調整。驅動控制信號之脈波寬度可經由 改變單穩態多重振盪器之時間常數等而調整。 15 前緣延遲電路可為供計數時脈信號之一第一計數器； 以及該脈波寬度調整電路可為供計數時脈信號之一第二計 數器，其中該輸入信號之延遲時間可經由改變第一計數器 之計數值而調整，以及該驅動控制信號之脈波寬度可經由 改變該第二計數器之計數值而調整。 20 前緣延遲電路可為供延遲輸入信號之上升緣之上升緣 延遲電路；以及該脈波寬度調整電路可為一單穩態多重振 蘯器。該輸入信號可為正極性脈波信號。前緣延遲電路可 為供延遲輸入信號之下降緣之下降緣延遲電路；以及該脈 波寬度調整電路可為一單穩態多重振盪器。該輸入信號可 10 1247258 為負極性脈波信號。
該電容性負載驅動電路可包含一第一電容性負載驅動 電路以及一第二電容性負載驅動電路；一於該第一電容性 負載驅動電路之第一輸出切換裝置可連結於一電源線與一 5 電容性負載間；以及一於該第二電容性負載驅動電路之第 二輸出切換裝置，其可連結於該電容性負載與一參考電壓 間。該電容性負載驅動電路進一步包含一第三電容性負載 驅動電路及一第四電容性負載驅動電路；一於該第三電容 性負載驅動電路之第三輸出切換裝置可透過一第一線圈而 10 連結至該電容性負載；一於該第四電容性負載驅動電路之 第四輸出切換裝置可透過一第二線圈而連結至該電容性負 載；一電源供應線可為電漿顯示裝置之維持電源供應線。 圖式簡單說明 參照附圖由前文說明之較佳具體實施例將更為瞭解本 15 發明，附圖中：
第1圖為概略組態圖，示意顯示本發明適用之一種電漿 顯示裝置； 第2圖為略圖，顯示驅動第1圖所示電漿顯示裝置之波 形； 20 第3圖為概略組態圖，示意顯示本發明適用之一種電漿 顯示裝置之另一範例； 第4A及4B圖為略圖，顯示於第3圖所示電漿顯示裝置 之維持放電期間施加之驅動波形； 第5圖為電路圖，顯示用於先前技術電漿顯示裝置之維 11 1247258 持電路範例； 第6圖為電路圖，顯示於第5圖所示維持電路之延遲電 路範例； 10 15 20 第7A、7B、7C及7D圖為略圖，說明於先前技術維持電 路臨限值電壓與放大電路之輸出脈波寬度之關係； 第8A、8B及8C圖為略圖，說明於先前技術维持電 遲時間對輸出脈波寬度之關係； \ 第9圖為略圖，顯示於先前技術維持電路，卷 寬度大時之操作波形； Ά脈波 第10圖為略圖，顯示於先前技術維持電路， 波寬度小時之操作波形； 第11圖為方塊電路圖，顯示根據本發明之泰^ 驅動電路之第一具體實施例； 第12圖為方塊電路圖，顯示根據本發明之 ^ 驅動電路之第二具體實施例； 第13圖為方塊電路圖，顯示根據本發明之带^ 驅動電路之第三具體實施例； 弟14圖為電路圖，顯示根據本發明之電容〖 、 員·辱區 電路之第四具體實施例之主要部分； 第15圖為電路圖，顯示根據本發明之電容性負、 電路之第五具體實施例之主要部分； 、栽驅動 第16A及16B圖為略圖，顯示根據本發明之泰& 电容性負載 驅動電路之第六具體實施例； 第17圖為方塊電路圖，顯示根據本發明之兩 兔容性負載 當輪出 脈 載 載 負载 12 1247258 驅動電路之第七具體實施例； 第18A及18B圖為略圖，顯示根據本發明之電容性負載 驅動電路之第八具體實施例； 第19A及19B圖為略圖，顯示根據本發明之電容性負載 5 驅動電路之第九具體實施例； 第20圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十具體實施例； 第21圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十一具體實施例之主要部分； 10 第22圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十二具體實施例之主要部分； 第23圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十三具體實施例之主要部分；以及 第24圖為方塊電路圖，顯示根據本發明之電容性負載 15 驅動電路之第十四具體實施例之主要部分。 I：實施方式3 較佳實施例之詳細說明 於說明根據本發明之電容性負載驅動電路及電漿顯示 裝置之較佳具體實施例之細節之前，將於後文參照第1至10 20 圖說明根據先前技術之電容性負載驅動電路及電漿顯示裝 置及其相關問題。 近年來，電漿顯示面板已經上市作為顯示面板而凌架 於傳統CRT，由於電漿顯示面板作為自我發射顯示器具有 絕佳觀視性，其構形之厚度薄、且可提供大尺寸快速反應 13 I247258 的顯示器。 g第1圖為概略組配狀態圖’示意顯示應用本發明之電嘴 ί不裝置；此處解電_示裝置為習知三電極表面放電 ^流電聚顯示裝置。第1圖中，參考編㈣為PDP , u為第 厂電極(X電極），12為第二電極(γ電極），13為定址電極及 14為掃描驅動器。 σ第1圖所不，於習知PDP 1〇，多個（11個这電極U金等 數y電極n(Y1至Yn)交替成對排列於田比鄰位置，形成靖乂 1〇 =極u及υ電極12，於各對之χ電極電極u間造成發 1 員不。Υ電極及X電極稱作顯示電極；偶爾也稱作為維持 電極。複數個(m個）定址電如⑷至㈣相對於顯示電極 成直角排列，於各個定址電極u與各對χ電極丨丨與丫電極η 間之交又點形成一個顯示單元。 Υ電極12連結至掃描驅動！！14。掃描驅動器邮括切換 15器16,切換器16之數目係等於丫電極數目，以及驅動切換器 16 ’因此於—段定址㈣，來自掃描信號產生電路15之掃 描脈波循序施加；以及於維持放電期，來自γ維持電㈣ 之維持脈波同時施加。X電極U係共通連結至χ維持電路 18，定址電極13係連結至定址驅_17。影像信號處理電 2〇路21於將影像信號轉換成為可於電聚顯示裝置内部處理的 #说之後供給影像信號給定址電如。驅純制電路2〇產 生且供給控制信號來控制電漿顯示裝置的各個元件。 第2圖為略圖’顯示第1圖所示驅動電聚顯示裝置之波 形0 14 !247258 電敗顯示裝置經由每隔—段預定時間更新晝面而顯示 晝面’-個顯示期稱作為—攔位。為了達成灰階顯示一個 搁位進-步被劃分為複數個子欄位，經由組合子搁位對各 個顯示單元發光而產生顯示。各個子搁位係由一復置期、 5 -定址期以及-維持放電期（維持期）組成該復置期間全部 顯示單元皆被初始化’該定址期間全部顯示單元皆被設定 為對應於欲顯示影像狀態，於該維持期間各個顯示單元係 根據如此設定之態而發光。於維持放電期間，維持脈波以 交替方式施加至X電極及Υ·，造成維持放電出現於定址 W期間已經被設定為發光的顯示單元，如此維持來自該顯示 單元之發光供顯示。 於電漿顯示裝置，係以高頻脈波形式，於維持放電期， 施加最大約200伏特電壓至電極；特別於使用子攔位顯示架 構之灰階顯示情況下，脈波寬度為數微秒。因電漿顯示穿 15置係由此種高電壓高頻信號驅動，故電漿顯示裝置的耗電 量通常相當大，希望能降低耗電量。 第3圖為概略組配狀態圖，示意顯示應用本發明之 顯示裝置之另一例；採用稱作為ALIS(表面交替點亮）方去 之電漿顯示裝置顯示於此處。 20 如第3圖所示，於採用ALIS方法之PDP，數目^固 γ 電極（第二電極）12-0及12-E以及數目（n+1)個X電極（第_電 極）11-0及11-E以交織方式交替排列，於每個峨鄰顯示带極 (γ電極與X電極間）造成顯示用發光。如此以（2n+1)顯示兩 極，形成2n顯示線。換言之ALIS方法可達成兩倍解析声 15 1247258 而使用如同第1圖組配狀態所不之實質上相等數目顯示電 極。此外由於可有效使用放電二間，由於電極等遮斷的光 亮減少，該方法之優點為町遠成鬲孔徑比，因而可達成高 亮度。以ALIS方法，每個毗鄰顯不電極間之空間用來產生 5顯示用放電，但此種放電無法同時於全螢幕出現。因此採 用所謂之交織掃描技術，經由以分時方式來掃描奇編號線 及偶編號線而產生顯示。換言之於奇編號攔位，掃描奇編 號線而與偶編號欄位掃描偶編號線，如此，經由組合奇編 號欄位產生的顯示與偶編號欄位產生的顯示而可獲得完整 10 顯示。 γ電極連結至掃描驅動器14。掃描驅動器14包括切換哭 16，切換器16被驅動而於定址期，循序施加掃描脈波；以 及於維持放電期，奇編號Y電極12-0連結至第_^維持電路 19-0，以及偶編號γ電極12-0連結至第二γ維持電路19_£。 15 此時，奇編號X電極no係連結至第一X維持電路18_〇,以 及偶編號X電極11-E連結至第二X維持電路18$。定址電極 13係連結至定址驅動器17。影像信號處理電路以及驅動控 制電路20進行如同前文參照第丄圖說明之相同操作。 第4A及4B圖為略圖，顯示於維持放電期於第3圖所示 2〇之電漿顯示裝置施加的驅動波形：第从圖顯示於奇編號棚 位之波形，以及第4B圖顯示於偶編號攔位之波形。於奇編 號攔位，電壓Vs施加至電極Y1及X2，而XI及X2係維持於 地電位，如此造成電極幻與们接地及電極乂2與丫2間，換 口之於奇編號顯示線上出現放電。此時由於其間之電位差 16 1247258 為〇，故偶編號顯示線上電極丫丨與^^^間並未出現放電。同 理，於偶編號攔位，電壓Vs施加至電極幻及丫2，而¥1及 X2係維持於地電位，如此造成電極Y1與X2接地及電極Y2 與XI間，換s之於偶編號顯示線上出現放電。此時由於其 5間之電位差為〇，故偶編號顯示線上電極Y1與X2間並未出 現放電。此處將不說明復置期及定址期的驅動波形。 於先前技術，提示一種電漿顯示裝置，其包括維持電 路设置成可消除維持脈波之升降時序及脈波形狀變化，因 此降低耗電量同時避免功能異常（例如日本專利公開案第 10 2001-282181號）。 第5圖為電路圖，顯示用於先前技術電漿顯示裝置之維 持電路（電容性負載驅動電路)範例；此處所示維持電路具有 電力回復電路’其中回復電力用之回復電路與施加儲存電 力之施加電路分開。也設置產生信號VI至V4之電路，但未 15顯示於此處。參考符號Cp表示於PDP(10)中形成於X電極與 Y電極間之顯示單元之驅動電容器。第5圖中，顯示一個電 極之維持電路，但須注意對另一電極也可設置類似的維持 電路。 首先不含電力回復電路之維持電路包含切換裝置（維 20持輸出裝置：η通道MOS電晶體)31及33、放大電路(驅動電 路)32及34及延遲電路（前緣延遲電路)51及52 ;而電力回復 電路包含切換裝置37及40、放大電路38及41及延遲電路（前 緣延遲電路)54及53。 輸入信號VI及V2係透過個別延遲電路51及52輸入自 17 1247258 放大電路32及34 ’以及信號vGl及VG2由個別放大電路32 及34輸出，信號VG1及VG2供給個別切換裝置31及33之 閘。此處，當輸入信號VI係於高位準ΓΗ」時切換裝置31 導通，高位準「H」信號施加至電極(X電極或γ電極）。此 5時輸入信號V2為低位準「L」，故切換裝置33為OFF。同時 輸入信號VI進入低位準「L」，造成切換裝置31會斷路，輸 入信號V2進入高位準「H」，造成切換裝置33被導通，如此 地位準電位施加至電極。 相反地’當施加維持脈波於具有電力回復電路之維持 1〇電路時，於輸入信號Vl進入高位準「H」時，輸入信號V2 進入低位準「L」，如此造成切換裝置33的斷路，隨後輸入 k號V3進入高位準「H」，切換裝置4〇被導通，由電容器39、 一極體42、電感43及電容器(：13形成諧振電路，儲存於電容 器39之電力供給電極，造成電極的電位升高。恰在電極電 15位升南結束前，輸入信號V3進入低位準「L」，造成切換裝 置4〇斷路，且同時輸入信號VI進入高位準「H」造成切換 裝置31被導通，如此維持電極電位固定於Vs。 田維持脈波的施加結束時，首先輸入信號¥1進入低位 準L」如此造成切換裝置31的斷路，隨後輸入信號V4進 Γ^準H」且切換裝置37被導通，形成由電容器外、二 ，體36、電感35及電容器CP組成的諧振電路，儲存於電容 杰Cp的電荷供給電容㈣，如此造成電容㈣的電壓升 高。藉此方式，儲存於電容器CP的電力藉施加至電極的維 持脈波被回復且儲存於電容器刊。恰在電極電位下降之結 18 1247258 束4輸入^號V4進入低位準「L」，造成切換裝置37斷路； 同％輸入信號V2進入高位準「H」，造成切換裝置33被導 通如此維持電極電位固定於地電位。於維持放電期，前 述“作重複維持脈波的相等次數。使用前述組配狀態，可 5減少維持放電的相關耗電量。 第6圖為電路圖’顯示第5圖所述維持電路之延遲電路 範例。 第6圖所不，延遲電路51(52至54)為延遲透過輸入端子 所輸入之輸入信號V1(V2至V4)前緣之電路，延遲電路包含 10可欠電阻器（可變電阻元件)以及電容器（電容元件）C，且經由 改、炎可電阻裔R之電阻值而控制輸入信號之延遲時間。換言 之延遲包路51、52、53及54校正於隨後階段連結的個別 放大電路32、34、41及38之延遲時間變化，因而調整欲施 加至各個切換裝置之驅動脈波相位，但切換裝置Μ、％、 15 40及37可於適當時序驅動。 如此可施加正確時序的維持脈波至電漿顯示面板，同 時抑制因放大電路延遲時_化所造成的耗電量增加。 於ACPDP驅動裝置，若電力回復電路無法適當操作， 則驅動裝置的輸出耗損增加，增加由形成驅動裝置各個組 20成元件產生的熱量；為了解決此項問題，先前技術提示一 種«顯示裝置，其中此設置可防止電源回復電路無法適 當運作時造成的損壞，例如裝置故障，而無需使用高崩潰 電壓元件來組成驅動電路（例如曰本專利公開案第 2002-215087號）。 19 1247258 第7A、7B、7C及7D圖為略圖，說明於先前技術維持電 路之放大電路臨限值電壓與輸出脈波寬度間之關係，更特 別說明先前參照第5圖說明之維持電路之相關問題。此外， 第8A、8B及8C圖為略圖，說明於先前技術維持電路，延遲 5日守間與輸出脈波寬度間之關係，以及第9圖為略圖，顯示當 先前技術維持電路之輸出脈波寬度大時之操作波形。 第7A圖顯示驅動切換裝置（31)之主要電路部分（延遲 私路51及放大電路32)，此處採用第6圖之電路組配狀態用 於第5圖所示維持電路之延遲電路(51)。於第7A圖之電路， 10於Vin(Vl)表示輸入信號，Vrc表示於延遲電路51之可變電 阻态R與電容C間之連結節點的電壓，Vth表示放大電路 32之臨限值以及Vo表示放大電路之輸出電壓。然後個別電 壓Vm、Vrc、Vth及Vo之波形顯示於第76至7]〇圖。為求簡 明，放大電路32之維持時間假設為零。前文也適用於使用 15其它延遲電路(52、53及54)及放大電路(34、41及38)組成的 主要電路部分。 首先，當放大電路32之臨限值電壓Vth為Vth=Vthl = Vcc/2時，此處Vcc為輸入信號Vin之高位準「η」電壓，通 過可^:電阻為尺及電容器C之前緣（上升緣)延遲時間τι係等 20於後緣（下降緣）延遲時間Τ2。如此，輸入信號之脈波寬度 Twin係等於放大電路32之輸出信號Vo之脈波寬度丁〜〇。即 使經由提高延遲電路51之可變電阻器R之電阻值而增加延 遲時間τι時，脈波寬度Tw0仍然維持恆定（參考第8A)圖。 其次’當臨限值電壓Vth為Vth=延遲電路延遲電路 20 1247258
Vth2<Vcc/2時，輸出波形係如第7D圖之虛線顯示，換言之， T1<T2 ’因此丁win<Two。此種情況下，如同丁丨對丁爾之關 係’輸出信號Vo之脈波寬度Two隨著延遲時間T1的增加而 延長’如第8B圖所示。第5圖所示維持波形之個別信號波形 5係以虛線择員示於弟9圖。弟9圖中，實線顯示當Twin=Two之 波形。 結果，如第9圖所示，由信號VG2下降時間至信號VG1 升高時間允許的時間邊際TM1縮小，以及由信號VG1下降 時間至信號VG2升高時間允許的時間邊際丁]^2縮小。時間 10邊際乃^及1^12防止切換裝置31(切換裝置CU)及33(CD)同 時傳導而造成擊穿電流的流動。時間邊際縮小，結果導致 電路可靠度的劣化。 此外如第9圖所示，由信號VG2下降時間至信號VG3升 兩時間之時間TM3、以及由信號VG1下降時間至信號VG4 15升鬲時間之時間丁1^4也縮短，於某些條件下可能出現切換 裝置33 (CD)及40 (LU)或切換裝置31(CU)及37(LD)的同時 傳導，造成異常電流流經此等切換裝置。 當臨限值電壓Vth為Vth=Vth3>Vcc/2時，輸出波形係如 第7D圖之單點虛線所示，換言之Τ1>Τ2且因此Twin>Tw〇。 2〇此種情況下，至於T1對Two之關係，輸出信號Vo之脈波寬 度(輪出脈波寬度)Two隨著延遲時間丁1的增加而下降，如第 8C圖所示。然後第5圖所示維持電路之個別信號波形係如第 9圖之虛線顯示。第9圖中，實線顯示當Twin=Two之波形。 第10圖為略圖，顯示於先前技術維持電路，當輸出脈 21 1247258 波寬度小時之操作波形。 5 10 如弟U)圖所不’當信號VG1及VG2m度縮小 時，切換裝置31及33之⑽期魏。如此即使於波形必須籍 =於維持供應波形％或地電位GND期間，結果獲得高阻抗 態。結果雜訊可於維持電壓（維持電路輸出信號）之高位準 「H」期或低位準「L」期而疊置於波形。 相反地，當信號VG3及VG4之脈波寬度減小時，當個 別切換裝置37及4G導通時，若信號VG3及V(}4升高，則切 換裝置37及40分別可能被強制斷路。若切換裝置现彻皮 強制斷路，則城裝置37及做電力耗損增加，或雜訊可 能疊置於第1G®所示維持電壓v⑽之上升波形及下降波 形。 若由於回阻抗悲出現雜訊，或若雜訊疊置於維持電壓 之上升波形及下降波形，則電漿顯示裝置的操作邊際縮 小，結果出現畫面閃燦。 於前文說明，放大電路延遲時間假設為零，但實際上， 延遲時間也出現於放大電路，延遲時間因放大電路各部分 的變化因素而改變。第5圖顯示之四個延遲電路（51、、 53及54)各自組成為可分別調整前緣延遲時間丁丨，俾便吸收 20對應放大電路(32、34、41及38)之延遲時間變化；結果各個 放大電路之輸出信號Vo之脈波寬度（輸出脈波寬度）Tw〇之 特徵不同。如此產生另一種必須解決的問題，由於當輸出 脈波寬度增加時出現前文說明之各項問題例如時間邊際縮 小 '出現異常電流等，當輸出脈波寬度縮小時，出現雜訊 22 1247258 疊置於維持電壓Vout更為容易發生。 後文將參照附圖說明根據本發明之電容性負載驅動電 路及電漿顯示裝置之具體實施例。須瞭解根據本發明之顯 示裝置及其驅動方法非僅限於應用於採用AUS方法之電聚 5顯示裝置，同時也可全面性應用至採用多種其它方法之電 漿顯示裝置。 第11圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第一具體實施例。 由第11圖與第5圖比較顯然易知，第一具體實施例之電 10容性負載驅動電路係對應於一種電路，其中第5圖所示先前 技術維持電路（電容性負載驅動電路）之延遲電路51至54係 由别緣延遲電路61至64及後緣延遲電路71至74分別組成。 如此，藉由切換裝置（維持輸出裝置：n通道M〇s電晶體)3ι 及33及放大器（驅動電路)32及34操作驅動電容器cp，經由 15切換裝置37及40、放大電路38及4卜二極體3級42、電感 35及43及電容||39(Cp)等操作電力回復電路係與前文參照 第5圖細節說明相同，此處不再重複說明。 如第11圖所不，第-具體實施例之電容性負載驅動電 路包含前緣延遲電路61及62供延遲個聽人信號vm2 之前緣，後緣延遲電路71及72供延遲個別輸入信號νι· 之後緣，放大電路32及34供放大經由前緣延遲電路61及62 及後緣延遲電路71及72所得之驅動控制信號，以及切換裝 置31及33係由放大電路32及34所驅動。 第-具體實施例之電容性負載驅動電路進一步包含前 23 1247258 緣延遲電路63及64供延遲個別輸入信號V3&V4之前緣，後 緣延遲電路73及74供延遲個別輸入信號V3&V4之後緣，放 大電路41及38供放大經由前緣延遲電路63及64及後緣延遲 電路73及74所得之驅動控制信號；以及電力回復電路包括 5由個別放大電路41及38驅動之切換裝置40及37、二極體36 及42、電感35及43及電容器39，如參照第5圖之說明。 第12圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第二具體實施例。 由第12圖與第11圖比較可知，第二具體實施例之電容 10 i*生負載驅動電路為一種電路，其中於第一具體實施例之電 容性負載驅動電路之前緣延遲電路61至64及後緣延遲電路 71至74为別係組成為上升緣延遲電路6ιι至641供延遲輸入 L/Vl至V4之上升緣，以及下降緣延遲電路711至741供延 遲輸入^ 5虎VI至v4之下降、緣。此處輸入信號νκν4各自 為正極性脈波化號(高致能信號)，其於高位準「h」時被致 能。 第13圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第三具體實施例。 由第13圖與第11圖比較可知，第三具體實施例之電容 ^負載驅動I路為_種電路，其中於第一具體實施例之電 ^ 11負載驅動電路之前緣延遲電路61至64及後緣延遲電路 至74刀別組成為下降緣延遲電路612至642供延遲個別輸 °唬¥1至乂4之下降緣，以及上升緣延遲電路712至742供 延遲個別輸入作缺v 藏VI至V4之上升緣。此處輸入信號¥1至 24 1247258 V4各自為負極性脈波信號(低致能信號），其於低位準「乙」 時被致能。來自上升緣延遲電路712至742之輸出信號分別 透過反相器81至84而供給對應切換裝置（3卜33、4〇及37)。 第14圖為電路圖，顯示根據本發明之電容性負載驅動 5電路第四具體實施例之主要部分；此處顯示第12圖所示第 二具體實施例之電容性負載驅動電路之上升緣延遲電路 611(621至641)及下降緣延遲電路711(721至741)之電路組 配狀態特例。 如第14圖所示，上升緣延遲電路611包含可變電阻器 10 (可變電阻元件）1〇1、電容器（電容元件）1〇2及二極體103 ; 下降緣延遲電路711包含可變電阻器2(Π、電容器2〇2及二極 體203。於上升緣延遲電路611，可變電阻器1〇1係並聯連結 至相對於輸入信號Vin(V 1)相反取向之二極體1〇3 ;電容器 102之一端（另一端係接地GND)連結至可變電阻器ιοί與二 15極體103間之輸出端連結節點。另一方面，於下降緣延遲電 路711，可變電阻器201係並聯連結至相對於輸入信號vin之 前傳方向反向之二極體203 ;電容器202之一端（其另一端係 接地GND)係連結至可變電阻器2〇1與二極體2〇3間之輸出 端連結節點。此處正極性脈波信號係用作為輸入信號Vin。 20 於第14圖所示第四具體實施例之電容性負載驅動電 路，首先輸入信號Vin之上升緣係藉積體電路延遲，該積體 電路包含於上升緣延遲電路611之可變電阻器1〇1及電容器 102。此處當輸入信號Vin下降時，儲存於電容器1〇2之電荷 經由二極體103放電，讓輸入信號Vin之下降緣於次一階段 25 1247258 被傳送至下降緣延遲電路7U，而不受可變電阻器ιοί的影 響。如此上升緣延遲電路611作用於延遲輸入信號vin的上 升緣，經由改變可變電阻器101之電阻值，可只獨立調整上 升緣延遲時間。 5 上升緣延遲電路611之輸出信號係供給下降緣延遲電 路711，此處上升緣延遲電路611之輸出信號（輸入信號 Vl:Vin)之下降緣藉可變電阻器2〇1與電容器2〇2組成的積 體電路而延遲。此處當上升緣延遲電路611之輸出信號升高 曰守’電谷為202係經由二極體203放電。如此，下降緣延遲 10電路71作用於延遲上升緣延遲電路611之輸出信號之下降 緣，且經由改變可變電阻器201之電阻值，可分別只調整下 降緣之延遲時間。下降緣延遲電路711之輸出信號供給放大 電路32，其驅動切換裝置31。 如前文說明，根據第四具體實施例之電容性負載驅動 15電路，輸入信號Vin(Vl至V4)之上升緣及下降緣可各自獨立 調整，結果經由減少輸出信號脈波寬度的變化，可供給適 當輸出電壓給電容性負載。 第15圖為電路圖，顯示根據本發明之電容性負載驅動 電路之第五具體實施例之主要部分；此處顯示第13圖所示 20 第三具體實施例，電容性負載驅動電路之下降緣延遲電路 612(622至642)及上升緣延遲電路712(722至742)之電路組 配狀態之特例。 如第15圖與第14圖比較顯然易知，於第五具體實施例 之電容性負載驅動電路，第四具體實施例之上升緣延遲電 26 1247258 路611及下降緣延遲電路711係組配作為下降緣延遲電路 612及上升緣延遲電路712，其組配方式係經由以其極性與 二極體103及203顛倒之二極體104及2〇4分別替代第14圖所 示第四具體實施例之二極體103及203達成。此處負極性脈 5波信號用作為輸入信號Vin(Vl)。上升緣延遲電路712之輸 出托號透過反相斋（81)供給放大電路32，其驅動切換裝置 3卜 第16A圖及16B圖為略圖，顯示根據本發明之電容性負 載驅動電路之第六具體實施例：第16A圖為電路圖顯示主要 10部分，第16B圖為第16A圖電路之波形圖。第16A圖中，參 考編號613為前緣延遲電路(上升緣延遲電路），713為後緣延 遲電路(下降緣延遲電路），107及207分別為第一及第二單穩 態多重振盪器且913為S-R正反器。此處使用正極性脈波信 號作為輸入信號Vin。 15 如第16A圖所示，前緣延遲電路613包含可變電阻器 1〇5、電容器106、及第一單穩態多重振盪器107,後緣延遲 電路713包含可變電阻器205、電容器206及第一單穩態多重 振盪器207及反相器208。輸入信號Vin(Vl)透過反相器208 供給第一單穩態多重振盪器107,也供給第二單穩態多重振 20 盪器207。第一單穩態多重振盪器107設置有可變電阻器105 及電容器106，經由調整可變電阻器105之電阻值因而改變 時間常數，而延遲輸入信號(Vin)之上升緣。相反地，第二 單穩態多重振盪器207裝配有可變電阻器205及電容器 206，延遲藉反相器208反相之輸入信號上升緣(7Vin)，亦即 27 1247258 輸入信號Vin之下降緣，其延遲方式係經由調整可變電阻器 205之電阻值，因而改變時間常數。 來自第一單穩態多重振盪器1〇7之輸出信號（/Q輸 出）Vml及來自第一單穩態多重振盪器107之輸出信號(/Q輸 5 出）Vm2分別供給S-R正反器913之設定端子S及復置端子 R，其產生輸出信號，例如第16B圖所示。特別第一單穩 態多重振盘器107之輸出信號Vml係隨著輸入信號Vin之上 升緣而下降，經過可變電阻器105及電容器106之時間常數 所定義之預定時間後升高。相反地，第二單穩態多重振盪 10 器207之輸出信號Vm2隨著輸入信號Vin之下降緣的下降， 經可變電阻器205及電容器206之時間常數定義之一段預定 時間後升高。此處假設第一及第二單穩態多重振盪器107及 207之延遲時間以及反相器208之延遲時間太小而可忽略。 此外，如第16A及16B圖所示，因S-R正反器913係由信 15 號Vml上升緣設定，而由信號Vm2之上升緣復置，故輸出 信號Vo為隨著信號Vml上升緣而上升且隨著信號vm2上升 緣而下降之脈波電壓。 藉此方式，於第六具體實施例之電容性負載驅動電 路’輸出信號Vo之上升緣係經由延遲輸入信號vin之上升緣 20而形成，輸出信號ν〇之下降緣係經由延遲輸入信號Vin之下 降緣而形成。上升緣之延遲時間可經由改變可變電阻器1〇5 之電阻值而調整，下降緣之延遲時間可經由改變可變電阻 器205之電阻值而調整。另外，電容器1〇6及2〇6可由可變電 容器組成，替代改變可變電阻器1〇5及2〇5的電阻值或此 28 1247258 外，延遲時間可經由改變電容值而调整。 如前述，根據本發明之電容性負載驅動電路之第一具 體實施例至第六具體實施例，輸入信號前緣(上升緣或下降 緣)延遲時間及後緣（下降緣或上升緣)延遲時間可各自獨立 5 設定，如此用來減少輸出脈波寬度的改變（欲供給切換裝置 之驅動脈波之驅動寬度的改變），該輸出脈波寬度的變化常 出現於前緣延遲時間改變時。結果適當輸出電壓可供給各 個電容性負載，當電容性負載驅動電路施加至電漿顯示裝 置時，可供給驅動電壓給電漿顯示面板，該供給之驅動電 10 壓不會出現時間邊際縮小、異常電流、雜訊疊置等問題。 第17圖為方塊電路圖，顯示根據本發明之電容性負裁 驅動電路之第七具體實施例。 如第17圖所示，第七具體實施例之電容性負載驅動電 路包含前緣延遲電路61至64及脈波寬度調整電路91至94。 15 換言之，第七具體實施例之電容性負載驅動電路使用脈波 寬度調整電路91至94來替代參照第11圖之第一具體實施例 使用的後緣延遲電路71至74。 第18A及18B圖為略圖，顯示根據本發明之電容性負栽 驅動電路之第八具體實施例：第18A圖為顯示主要部分之電 20 路圖’以及第18B圖為第18A圖電路之波形圖。第μα圖所 示電路為於第17圖所示前述第七具體實施例之電容性負載 驅動電路之前緣延遲電路61 (62至64)及脈波寬度調整電路 91 (92至94)之電路組配狀態之特例。 如第18A圖所示，前緣延遲電路61包含可變電阻器6〇1 29 I247258 及谷為602，脈波寬度調整電路91包含可變電阻器9〇 1、 電各态902及單穩態多重振盪器903。換言之如第18B圖所 不’於第八具體實施例所示之電容性負載驅動電路，輸入 ^號Vin前緣係藉前緣延遲電路61延遲（延遲時間τι)，延遲 電路61之組配狀態類似參照第7A圖所述先前技術維持電路 之延遲電路51之組配狀態，輸出電壓Vo具有脈波寬度Tw〇 係由可變電阻器901及電容器902的時間常數界定，輸出電 髮V〇係得自單穩態多重振盪器9〇3。特別第八具體實施例之 電容性負載驅動電路係組配成前緣延遲時間與輸出信號脈 波寬度可各自分別設定，其設定方式係經由藉改變前緣延 遲電路61之可變電阻器601之電阻值而調整輸入信號Vin前 緣之延遲時間T1 ;以及經由改變脈波寬度調整電路91中之 可變電阻器901之電阻值，而調整輸出信號v〇之脈波寬度
Tw〇 〇 15 第19A及19B圖為略圖，顯示根據本發明之電容性負載 驅動電路之第八具體實施例：第19A圖為顯示主要部分之電 路圖’以及弟19B圖為第19A圖電路之波形圖。第19A圖所 不電路為於弟18 A圖所不前述弟七具體貫施例之電容性負 載驅動電路之前緣延遲電路61(62至64)及脈波寬度調整電 20 路91(92至94)之電路組配狀態之另一特例。 如第19A圖所示，於第九具體實施例之電容性負載驅動 電路，前緣延遲電路61及脈波寬度調整電路91各自組g己作 為計數器，供計數於時脈信號CLOCK之脈波數目，輸入信 號Vin前緣之延遲時間T1經由改變計數器61設定之計數值 30 1247258 (Conti)而調整，而輸出信號Vo之脈波寬度Two係經由改變 設定於計數器91之計數值(Cont2)而調整。第九具體實施例 之電容性負載驅動電路經組配成前緣延遲時間及輸出信號 脈波寬度容易各自分開藉由供給各計數器61及91的信號 5 Conti及Cont2獨立調整。 如前文說明，根據本發明之電容性負載驅動電路之第 七至第九具體實施例，輸入信號前緣(上升緣或下降緣)之延 遲時間及輸出信號脈波寬度可彼此分開設定，如此用來減 少當前緣延遲時間改變時常出現的輸出脈波變化。結果， 10 適當輸出電壓可供給各個電容性負載；當電容性負載驅動 電路施加至電漿顯示裝置時，可供給驅動電壓給電漿顯示 面板，而不會有時間邊際縮小、出現異常電流、雜訊疊置 等問題。 第20圖為方塊電路圖，顯示根據本發明之電容性負載 15 驅動電路之第十具體實施例。 由比較第20圖與第11圖顯然易知，第十具體實施例之 電容性負載驅動電路與第11圖所示第一具體實施例之差異 在於前緣延遲電路(61)與後緣延遲電路(71)係串聯連結於 輸入端子（例如VI)與放大電路(例如32)間，而第一具體實施 20 例係彼此並聯連結。 換言之如第20圖所示，輸入信號VI至V4分別供給前緣 延遲電路651至654及後緣延遲電路751至754，前緣延遲電 路651、652、653及654之輸出及後緣延遲電路751、752、 753及754之輸出係供給個別放大器電路32、34、41及38。 31 1247258 第21圖為電路圖，顯示根據本發明之電容性負載驅動 電路之第十一具體實施例之主要部分；此處顯示第20圖所 示第十具體實施例之電容性負載驅動電路之前緣延遲電路 651(652至654)及後緣延遲電路751(752至754)之電路組配 5 狀態之一特例。 如第21圖所不，於第十一具體實施例之電容性負載驅 動電路，前緣延遲電路(上升緣延遲電路)651包含可變電阻 為311、一極體313及電谷為315，而後緣延遲電路（下降緣 延遲電路）751包含可變電阻器312、二極體314及電容器 10 315。換言之於第十一具體實施例之電容性負載驅動電路， 電谷為315係於前緣延遲電路651與後緣延遲電路751間共 旱。此處，輸入信號Vin前緣（上升緣）之延遲時間係經由改 變可變電阻器311之電阻值而調整，以及後緣（下降緣）之延 遲時間係經由改變可變電阻器312之電阻值而調整。 15 第22圖為電路圖，顯示根據本發明之電容性負載驅動 電路之第十二具體實施例之主要部分；此處顯示第2〇圖所 示第十具體實施例之電容性電容性負載驅動電路之前緣延 遲電路651(652至654)及後緣751(752至754)之電路組配狀 態之另一特例。於第22圖所示第十二具體實施例之電容性 20負載驅動電路，正極性脈波信號用作為輸入信號Vin，前緣 延遲電路651顯示輸入信號Vin之上升緣，而後緣延遲電路 751延遲下降緣。 比較第22圖與第21圖顯然易知，第十二具體實施例之 電容性負載驅動電路之前緣延遲電路(上升緣延遲電路)651 32 1247258 與前述第十-具體實施例之電容性負載驅動電路之前緣延 遲電路之差異在於’由前緣延遲電路刪除二極體313。當輸 入信號Vin升高時，電容器315經由可變電阻器3ιι而充電: 當輸入信號Vin下降時，電容器315經由可變電阻器3^放 電，也經由串聯連結二極體314之可變電阻器312而放電。 換言之’輸出電壓Vo上升緣之延遲時間隨可變電阻器扣 之電阻值改變，輸出電壓Vo下降緣之延遲時間隨可變電阻 器311及312之電阻值而改變。 如此於第十二具體實施例之電容性負載驅動電路，上 10升緣延遲時間及下降緣延遲時間可適當調整，首先經由改 變前緣延遲電路651之可變電阻器311之電阻值而調整上升 緣延遲時間，然後經由改變後緣延遲電路751之可變電阻器 312之電阻值而調整下降緣延遲時間。 第23圖為電路圖，顯示根據本發明之電容性負載驅動 15笔路之第十二具體實施例之主要部分。於第十三具體實施 例之電容性負載驅動電路，負極性脈波信號用作為輸入信 號Vin，且前緣延遲電路651延遲輸入信號vin的下降緣，後 緣延遲電路751延遲上升緣。於第十三具體實施例，經由調 整輸入信號Vin前緣及後緣延遲時間所產生的信號藉反相 20器317而反相且決定波形，結果所得輸出信號Vo於次一階段 供給放大電路32。 由第23圖與第22圖比較顯然易知，第十三具體實施例 之電容性負載驅動電路之後緣延遲電路（上升緣延遲電 路)751與前述第十二具體實施例之電容性負載驅動電路之 1247258 遲電路(下降緣延遲電路)之差異在於二極體方向逆 ^萄輸入信號Vin下降時，電容器315經由可變電阻器311 放私’ S輸入信號Vin升高時，電容器315經由可變電阻器 3 ^充包，也經由串聯連結二極體316之可變電阻器312充 5電換吕之’輸出電壓V〇下降緣延遲時間隨可變電阻器311 之電阻值改變，輸出電壓Vo上升緣延遲時間隨可變電阻器 311及312之電阻值而改變。 如此於第十三具體實施例之電容性負載驅動電路，下 降緣延遲時間及上升緣延遲時間可適當調整，首先藉改變 10别、、彖延遲電路651之可變電阻器311之電阻值而調整下降緣 延遲日守間’然後藉改變後緣延遲電路751之可變電阻器 之電阻值而調整上升緣延遲時間。 第24圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十四具體實施例，其中於前文參照19A及19β 15所述之第九有具體實施例之前緣延遲電路(61至64)及脈波 寬度調整電路(91至94)共同組成一個積體電路1〇〇。 如第24圖所示，積體電路100經由計數時脈信號 CLOCK至個別控制信號規定的數目（c〇ntll至c〇ml4及
Cont21至Cont24) ’而接收例如輸入信號vi至V4及時脈信號 20 CLOCK ;調整於個別前緣延遲電路之個別輸入信號前緣延 遲時間，同時調整於個別脈波寬度調整電路之輸入信號之 脈波寬度。然後經由調整前緣延遲時間及脈波寬度而產生 的信號供給對應放大電路32、34、41及38來以參照第5圖所 述相同方式進行切換裝置（維持輸出裝置）之驅動以及電力 34 1247258 的回復。 特別前緣延遲電路（計數器61至6 4)被供給個別控制信 號（計數值）Contll至Contl4來調整個別輸入信號(VI至V4) 之前緣延遲時間（T1);而脈波寬度調整電路(計數器91至94) 5 被供給個別控制信號（計數器）Cont21至Cont24來調整個別 輸出信號之脈波寬度(Two)。換言之，根據第十四具體實施 例，個別輸出信號之前緣延遲時間及脈波寬度容易彼此分 開藉供給個別計數器（61至64及91至94)之信號（Cont 11至 Contl4 及 Cont21 至 Cont24)調整。 10 前述具體實施例只顯示前緣延遲電路、後緣延遲電 路、脈波寬度調整電路等之範例，須瞭解對此等電路也可 做出多項修改。 藉此方式，前述各電容性負載驅動電路之具體實施例 當應用作為電漿顯示裝置之維持電路，例如參照第1圖至第 15 4B圖所述時，可解決維持電路之延遲時間經調整時可能出 現的各項問題，例如時間邊際縮小及異常電流與雜訊的出 現。 如前文詳細說明，根據本發明，可提供一種電容性負 載驅動電路，其係組配成經由縮小延遲時間藉延遲電路調 20 整之情況下可能出現的輸出信號脈波寬度的變化，而供給 適當輸出電壓給各個電容性負載。此外，根據本發明可達 成一種電漿顯示裝置，其可對電聚顯示面板供給驅動電 壓，而不會發生時間邊際縮小及異常電流與雜訊出現等問 題。 35 1247258 離本發明之精隨及範圍做出本發明之多個不同 具體實_，彡轉解本發日轉僅隨於錢明書所述之特 疋具體只〜例’而係如隨附之中請專利範圍界定。 【圖武簡單說明】 μ 0為概略組態圖，不意顯示本發明 之一 顯示裝置； 弟圖為略圖，顯示驅動第i圖所示電聚顯示裝置之波 形； 10 15 20 ^圖^略組態圖’示意顯示本發明適用之—種電t 顯TFt置之另〜範例； 第4A及4B圖為略圖，顯 ^ ”於弟3圖所示電漿顯示裝置 之維持放電期間施加之驅動波形； 第5圖為電路圖，顯示用於先前 持電路範例； ·則以_不裝置之維 第6圖為電路圖顯示於第 路範例； 3所不維持電路之延遲電 第从、％、職71)圖為略圖 路臨随_與放大電狀輪4脈波先㈣術維持電 第8A ’及8C圖為略圖，說明於關係； 遲時㈣輪出脈波寬度H 、支術維持電路延 宽产二圖為略圖，顯示於先前技術維持電路 度大代操作波形； 1輪出脈波 第10圖為略圖，顯示於先前 波t择，士 才支#維持電路^ 皮見度小時之操作波形； 路，當輪出脈 36 1247258 第11圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第一具體實施例； 第12圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第二具體實施例； 5 第13圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第三具體實施例； 第14圖為電路圖，顯示根據本發明之電容性負載驅動 電路之第四具體實施例之主要部分； 第15圖為電路圖，顯示根據本發明之電容性負載驅動 10 電路之第五具體實施例之主要部分； 第16A及16B圖為略圖，顯示根據本發明之電容性負載 驅動電路之第六具體實施例； 第17圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第七具體實施例； 15 第18A及18B圖為略圖，顯示根據本發明之電容性負載 驅動電路之第八具體實施例； 第19A及19B圖為略圖，顯示根據本發明之電容性負載 驅動電路之第九具體實施例； 第20圖為方塊電路圖，顯示根據本發明之電容性負載 20 驅動電路之第十具體實施例； 第21圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十一具體實施例之主要部分； 第22圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十二具體實施例之主要部分； 37 1247258 第23圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十三具體實施例之主要部分；以及 第24圖為方塊電路圖，顯示根據本發明之電容性負載 驅動電路之第十四具體實施例之主要部分。 5 【圖式之主要元件代表符號表】 10…電漿顯示面板，PDP 39...電容器 11，12…電極 40…切換裝置 13...定址電極 41…放大電路 14…掃描驅動器 42...二極體 15...掃描信號產生電路 43…電導 16...切換器 51-54…延遲電路 17...定址驅動器 61-64…前緣延遲電路 18...X維持電路 71-74...後緣延遲電路 19...Y維持電路 Cp...驅動電容器 20...驅動控制電路 V1-4...輸入信號 21...影像信號處理電路 VG1-4…輸出信號 31…切換裝置 61-64…計數器 3 2...放大電路 81-84...反相器 33…切換裝置 91-94...計數器，脈波寬度調整 34…放大電路 電路 35…電導 100...積體電路 36...二極體 101，201…可變電阻器 37...切換裝置 102，202.··電容器 38...放大電路 103，203...二極體 38 1247258 ，霞.單_多重缝器 105 ’ 2〇5…可變電阻器 106 ’ 206···電容器、 208...反相器 311_312···可變電阻器 313…二極體 314…二極體 315…電容器 316…二極體 317…反相器 601···可變電阻器 602…電容器 613···前緣延遲電路 611 ’ 621，63卜 641·.·上升緣 延遲電路 711，721，731，741···下降緣 延遲電路 712，722，732，742···上升緣 延遲電路 612 ’ 622 ’ 632 ’ 642···下降緣 延遲電路 651-654.··前緣延遲電路 751-754···後緣延遲電路 901·.·可變電阻器 902…電容器 903···卓穩悲多重振盪器 正反器 39

Claims (1)

1247258 拾、申請專利範圍：L_1」_ilj 第93101633號申請案申請專利範圍修正本 94.5.9. 1. 一種電容性負載驅動電路，包含： 一輸入端子； 5 一前緣延遲電路，供延遲透過輸入端子所輸入之一 輸入信號之前緣； 一後緣延遲電路，供延遲該輸入信號之一後緣； 一放大電路，供放大經由該前緣延遲電路及後緣延 遲電路所得之一驅動控制信號；以及 10 一輸出切換裝置，其係由該放大電路所驅動。 2. 如申請專利範圍第1項之電容性負載驅動電路，其中： 該前緣延遲電路可為上升緣延遲電路，供延遲該輸 入信號之上升緣；以及 該後緣延遲電路可為一下降緣延遲電路，供延遲該 15 輸入信號之一下降緣，該輸入信號可為正極性脈波信 號。 3. 如申請專利範圍第2項之電容性負載驅動電路，其中該 輸入信號可為正極性脈波信號。 4. 如申請專利範圍第1項之電容性負載驅動電路，其中： 20 該前緣延遲電路可為下降緣延遲電路，供延遲該輸 入信號之下降緣；以及 該後緣延遲電路可為一上升緣延遲電路，供延遲該 輸入信號之一上升緣。 5. 如申請專利範圍第4項之電容性負載驅動電路，其中該 40 1247258 輸入信號可為負極性脈波信號。 6. 如申請專利範圍第2、3、4或5項之電容性負載驅動電 路，其中上升緣延遲電路包含一電容元件以及一電阻元 件與一切換元件之並聯電路，其中當該輸入信號上升 5 時，電容元件可經由電阻元件充電，以及當該輸入信號 下降時，電容元件可經由切換元件放電。 7. 如申請專利範圍第6項之電容性負載驅動電路，其中於 上升緣延遲電路之切換元件可為二極體。 8. 如申請專利範圍第6項之電容性負載驅動電路，其中上 10 升緣延遲電路之延遲時間可經由改變電阻元件電阻值 而調整。 9. 如申請專利範圍第6項之電容性負載驅動電路，其中上 升緣延遲電路延遲時間可經由改變電容元件之電容值 而調整。 15 10.如申請專利範圍第2、3、4或5項之電容性負載驅動電 路，其中下降緣延遲電路包含一電容元件以及一電阻元 件與一切換元件之並聯電路，其中當該輸入信號下降 時’電容元件可由電阻元件充電5以及當該輸入信號下 降時，電容元件可經由切換元件放電。 20 11.如申請專利範圍第10項之電容性負載驅動電路，其中於 下降緣延遲電路之切換元件可為二極體。 12.如申請專利範圍第10項之電容性負載驅動電路，其中下 降緣延遲電路之延遲時間可經由改變電阻元件電阻值 而調整。 41 1247258 13. 如申請專利範圍第10項之電容性負載驅動電路，其中下 降緣延遲電路延遲時間可經由改變電容元件之電容值 而調整。 14. 如申請專利範圍第1項之電容性負載驅動電路，其中： 5 前延遲電路可為一第一單穩態多重振盪器，其係由 輸入信號之前緣所觸發；以及 後緣延遲電路可為一第二單穩態多重振盪器，其係 由輸入信號之後緣所觸發，以及其中該驅動控制信號可 經由組合第一單穩態多重振盪器之輸出信號與第二單 10 穩態多重振盪器之輸出信號而產生。 15. 如申請專利範圍第1項之電容性負載驅動電路，其中： 該前緣延遲電路包含一第一電容元件、以及具有一 第一電阻元件和一第一切換元件之一第一串聯電路；以 及 15 該後緣延遲電路包含一第二電容元件、以及具有一 第二電阻元件和一第二切換元件之一第二串聯電路，以 及其中該第一串聯電路與該第二串聯電路並聯連結。 16. 如申請專利範圍第15項之電容性負載驅動電路，其中第 一電容元件與第二電容元件可共同組成為一共通電容 20 元件。 17. 如申請專利範圍第15或16項之電容性負載驅動電路，其 中輸入信號前緣之延遲時間可經由改變第一電阻元件 之電阻值而調整，以及輸入信號後緣之延遲時間可經由 改變第二電阻元件之電阻值而調整。 42 1247258 18. 如申請專利範圍第15或16項之電容性負載驅動電路，其 中第一切換元件及第二切換元件可為二極體。 19. 如申請專利範圍第1項之電容性負載驅動電路，其中： 該前緣延遲電路可包含一第一電阻元件及一第一 5 電容元件；以及 後緣延遲電路可包含一第二電容元件以及一第二 串聯電路其具有一第二電阻元件以及一切換元件，以及 其中該第一電阻元件與該串聯電路可並聯連結。 20. 如申請專利範圍第19項之電容性負載驅動電路，其中第 10 一電容元件與第二電容元件可共同組成為一共通電容 元件。 21. 如申請專利範圍第19或20項之電容性負載驅動電路，其 中輸入信號前緣之延遲時間可經由改變第一電阻元件 之電阻值而調整，以及輸入信號後緣之延遲時間可經由 15 改變第二電阻元件之電阻值而調整。 2 2.如申請專利範圍第19或2 0項之電容性負載驅動電路，其 中輸入信號前緣之延遲時間可經由改變第一電阻元件 之電阻值而調整，以及隨後輸入信號後緣之延遲時間可 經由改變第二電阻元件之電阻值而調整。 20 23.如申請專利範圍第19項之電容性負載驅動電路，其中該 切換元件可為二極體。 24.如申請專利範圍第1項之電容性負載驅動電路，其中： 前緣延遲電路可包含一第一計數器，其啟動而計數 來自輸入信號前緣之時脈信號；以及 43 1247258 後緣延遲電路可包含一第二計數器其啟動而計數 來自輸入信號前緣之時脈信號，其中該前緣之延遲時間 可經由改變第一計數器之計數值而調整，以及該後緣之 延遲時間可經由改變第二計數器之計數值而調整。 5 25.如申請專利範圍第24項之電容性負載驅動電路，其中第 一計數器及第二計數器可形成於同一半導體積體電路 上。 26. —種電容性負載驅動電路，包含： 一輸入端子； 10 一前緣延遲電路，供延遲一透過該輸入端子輸入之 輸入信號前緣； 一脈波寬度調，整電路，供由經由該前緣延遲電路所 得之延遲後之信號，產生一具有規定脈波寬度之驅動控 制信號； 15 一放大電路，供放大該驅動控制信號；以及 一輸出切換裝置，其係由該放大電路所驅動。 27. 如申請專利範圍第26項之電容性負載驅動電路，其中： 前緣延遲電路可包含一電阻元件及一電容元件；以 及 20 該脈波寬度調整電路可為單穩態多重振盪器。 28. 如申請專利範圍第27項之電容性負載驅動電路，其中輸 入信號之延遲時間可經由改變前緣延遲電路之電阻元 件之電阻值而調整。 29. 如申請專利範圍第27項之電容性負載驅動電路，其中輸 44 1247258 入信號之延遲時間可經由改變前緣延遲電路之電容元 件之電容值而調整。 30. 如申請專利範圍第27、28或29項之電容性負載驅動電 路，其中驅動控制信號之脈波寬度可經由改變單穩態多 5 重振盪器之時間常數等而調整。 31. 如申請專利範圍第26項之電容性負載驅動電路，其中： 前緣延遲電路可為供計數時脈信號之一第一計數 器；以及 該脈波寬度調整電路可為供計數時脈信號之一第 10 二計數器，其中該輸入信號之延遲時間可經由改變第一 計數器之計數值而調整，以及該驅動控制信號之脈波寬 度可經由改變該第二計數器之計數值而調整。 32. 如申請專利範圍第26項之電容性負載驅動電路，其中： 該前緣延遲電路可為供延遲輸入信號之上升緣之 15 上升緣延遲電路；以及 該脈波寬度調整電路可為一單穩態多重振盪器。 33. 如申請專利範圍第32項之電容性負載驅動電路，其中該 輸入信號可為負極性脈波信號。 34. 如申請專利範圍第26項之電容性負載驅動電路，其中： 20 該前緣延遲電路可為供延遲輸入信號之下降緣之 下降緣延遲電路；以及 該脈波寬度調整電路可為一單穩態多重振盪器。 35. 如申請專利範圍第34項之電容性負載驅動電路，其中該 輸入信號可為負極性脈波信號。 45 1247258 36. 如申請專利範圍第1或26項之電容性負載驅動電路，其 中： 該電容性負載驅動電路可包含一第一電容性負載 驅動電路以及一第二電容性負載驅動電路； 5 一於該第一電容性負載驅動電路之第一輸出切換 裝置可連結於一電源線與一電容性負載間；以及 一於該第二電容性負載驅動電路之第二輸出切換 裝置，其可連結於該電容性負載與一參考電壓間。 37. 如申請專利範圍第36項之電容性負載驅動電路，其中： 10 該電容性負載驅動電路進一步包含一第三電容性 負載驅動電路及一第四電容性負載驅動電路； 一於該第三電容性負載驅動電路之第三輸出切換 裝置可透過一第一線圈而連結至該電容性負載；以及 一於該第四電容性負載驅動電路之第四輸出切換 15 裝置可透過一第二線圈而連結至該電容性負載。 38. 如申請專利範圍第36項之電容性負載驅動電路，其中一 電源供應線可為電漿顯示裝置之維持電源供應線。 39. —種電漿顯示裝置，包含： 複數個X電極； 20 複數個Y電極，Y電極實質上係平行於複數個X電極 排列，及介於複數個Y電極與複數個X電極間產生放電； 一X電極驅動電路，其施加放電電壓至該複數個X 電極；以及 一Y電極驅動電路，其施加一放電電壓至該複數個 46 1247258 Y電板，以及其中數電極驅動電路或Yf；fe驅動電路係 使用〜種電容性負載驅動電路組成，其中該電容性 驅動電路包含： 、 5 10 is 2〇 〜前緣延遲電路，供延遲透過輸人端子所輸 一 輪入信號之前緣；1緣延遲電路’供延遲該輸人信號之一後緣； 遲電二供放大經由該前緣延遲電路及後緣延 所传之一驅動控制信號；以及切換裝置，其係由該放大電路所 夏兔漿顯示裝置，包含·· 複數個X電極； 複數個γ電極，延遲電路 拼 ^電極㈣，及介於概個％極=^平行於複數 4饮電； H设數個X電極間產 X電極•辱區動電路，其施加放 免趣，·以及 电壓至該複數個}( —γ電極驅動電路，苴 電麵，及其中初 二σ—放至該複數個 ex兒極驅動電路 、種電容性負載_電_ 味轉電路係使 %t路包含·· -中該電容性負載驅 〜輪入端子； —前緣延遲電路，佴 輪入信號前緣；1、延遲1過讀輪入端 子輸入之 40· 47 1247258 一脈波寬度調整電路，供由經由該前緣延遲電路所 得之延遲後之信號，產生一具有規定脈波寬度之驅動控 制信號； 一放大電路，供放大該驅動控制信號；以及 5 一輸出切換裝置，其係由該放大電路所驅動。
48 1247258 驅動控制電路 猫癖1 it mii \ΓΌ Ο \ / Y維持電路I
7K
TW093101633A 2003-04-10 2004-01-20 Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit TWI247258B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106839A JP4480341B2 (ja) 2003-04-10 2003-04-10 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
TW200421234A TW200421234A (en) 2004-10-16
TWI247258B true TWI247258B (en) 2006-01-11

Family

ID=32866778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093101633A TWI247258B (en) 2003-04-10 2004-01-20 Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit

Country Status (7)

Country Link
US (1) US7015905B2 (zh)
EP (1) EP1467343B1 (zh)
JP (1) JP4480341B2 (zh)
KR (1) KR20040089465A (zh)
CN (1) CN100359546C (zh)
DE (1) DE602004020011D1 (zh)
TW (1) TWI247258B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503620B (en) * 2000-02-04 2002-09-21 Sanyo Electric Co Drive apparatus for CCD image sensor
JP2005331584A (ja) * 2004-05-18 2005-12-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路およびプラズマディスプレイ装置
JP4532244B2 (ja) * 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR20070087706A (ko) * 2005-05-10 2007-08-29 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
CN101176139A (zh) * 2005-08-23 2008-05-07 富士通日立等离子显示器股份有限公司 等离子体显示装置
JP4867565B2 (ja) * 2005-11-29 2012-02-01 セイコーエプソン株式会社 容量性負荷の駆動回路、および超音波スピーカ
JP4667504B2 (ja) * 2006-07-20 2011-04-13 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
JP2008033035A (ja) * 2006-07-28 2008-02-14 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR101298095B1 (ko) * 2006-09-21 2013-08-20 삼성디스플레이 주식회사 시퀀스 제어장치 및 이를 갖는 액정표시장치
JP4972506B2 (ja) * 2007-09-19 2012-07-11 四変テック株式会社 信号遅延回路
JP5191724B2 (ja) 2007-12-14 2013-05-08 株式会社日立製作所 アドレス駆動回路及びプラズマディスプレイ装置
US8188769B2 (en) * 2008-05-09 2012-05-29 Analog Devices, Inc. Method and apparatus for propagation delay and EMI control
JP2009294408A (ja) 2008-06-04 2009-12-17 Hitachi Ltd プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
DE102012216326B4 (de) 2012-09-13 2020-06-18 TRUMPF Hüttinger GmbH + Co. KG HF-Leistungsinvertersystem
DE112019006429T5 (de) * 2018-12-27 2021-09-23 Ams International Ag Filter zur Beseitigung von Störungen aus Signalen
DE102019209811A1 (de) * 2019-07-04 2021-01-07 Robert Bosch Gmbh Schaltelement, Schaltvorrichtung und Verfahren zum Betrieb der Schaltvorrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0595792B1 (en) * 1988-06-07 1997-08-27 Sharp Kabushiki Kaisha Method and apparatus for driving capacitive display device
US5471171A (en) * 1990-10-09 1995-11-28 Kabushiki Kaisha Toshiba Amplifier device capable of realizing high slew rate with low power consumption
US5687001A (en) * 1992-01-22 1997-11-11 Dai Nippon Printing Co., Ltd. Halftone image ion printer
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US6329980B1 (en) * 1997-03-31 2001-12-11 Sanjo Electric Co., Ltd. Driving circuit for display device
JP3434682B2 (ja) * 1997-10-03 2003-08-11 Ｎｅｃエレクトロニクス株式会社 同期遅延回路
EP1916656B1 (en) * 1998-02-27 2010-10-06 Doug Carson & Associates, Inc. Individual adjustment of pit and land transition locations in an optical disc mastering process
JP3338776B2 (ja) * 1998-03-12 2002-10-28 日本電気株式会社 半導体装置
JP3202689B2 (ja) * 1998-07-30 2001-08-27 山形日本電気株式会社 遅延回路
KR20000065711A (ko) * 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
JP3603712B2 (ja) * 1999-12-24 2004-12-22 日本電気株式会社 プラズマディスプレイパネルの駆動装置とその駆動方法
JP3644867B2 (ja) 2000-03-29 2005-05-11 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその製造方法
JP2001358570A (ja) * 2000-06-12 2001-12-26 Fuji Electric Co Ltd 容量性負荷駆動回路
JP4357107B2 (ja) * 2000-10-05 2009-11-04 日立プラズマディスプレイ株式会社 プラズマディスプレイの駆動方法
JP2002132208A (ja) * 2000-10-27 2002-05-09 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および駆動回路
JP3815209B2 (ja) * 2000-11-20 2006-08-30 セイコーエプソン株式会社 クロック信号からのパルス信号の生成
JP2002215087A (ja) 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびその制御方法
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
JP2003008424A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置のノイズ低減回路
JP2004274719A (ja) * 2003-02-18 2004-09-30 Fujitsu Hitachi Plasma Display Ltd プリドライブ回路、容量性負荷駆動回路及びプラズマディスプレイ装置

Also Published As

Publication number Publication date
JP4480341B2 (ja) 2010-06-16
CN1536546A (zh) 2004-10-13
KR20040089465A (ko) 2004-10-21
US7015905B2 (en) 2006-03-21
JP2004309983A (ja) 2004-11-04
EP1467343A3 (en) 2006-10-04
EP1467343A2 (en) 2004-10-13
TW200421234A (en) 2004-10-16
CN100359546C (zh) 2008-01-02
EP1467343B1 (en) 2009-03-18
US20040201552A1 (en) 2004-10-14
DE602004020011D1 (de) 2009-04-30

Similar Documents

Publication Publication Date Title
TWI247258B (en) Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit
TWI248052B (en) Capacitive load drive circuit and plasma display apparatus
JP5232956B2 (ja) 液晶表示装置
TWI278805B (en) Display panel drive circuit and plasma display
JP3644867B2 (ja) プラズマディスプレイ装置及びその製造方法
US8072408B2 (en) Liquid crystal display device and method of driving thereof
US8564524B2 (en) Signal controlling circuit, and flat panel display thereof
JP2004177815A (ja) 容量性負荷駆動回収回路、容量性負荷駆動回路及びそれを用いたプラズマディスプレイ装置
JP2007102162A (ja) 走査駆動回路とこれを利用した有機電界発光装置
JP2003280574A (ja) 容量性負荷駆動回路及びプラズマディスプレイ装置
EP1065649A2 (en) Display apparatus
JP2002351388A (ja) プラズマディスプレイ装置
JP4520554B2 (ja) 駆動回路、表示装置および駆動方法
US7211963B2 (en) Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus
JP4520551B2 (ja) 駆動回路および表示装置
JP3274444B2 (ja) 駆動回路および表示装置
JP2007011193A (ja) プラズマディスプレイパネル駆動回路および表示装置
JP2001075526A (ja) 表示装置及びその制御方法
US7479936B2 (en) Plasma display and its driving method and circuit
US20080278413A1 (en) Plasma display apparatus
TW202311824A (zh) 控制電路、顯示面板及畫素電路驅動方法
JP5719142B2 (ja) 画像表示装置
JP2009042731A (ja) プラズマ表示装置およびその駆動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees