JP4520551B2 - 駆動回路および表示装置 - Google Patents
駆動回路および表示装置 Download PDFInfo
- Publication number
- JP4520551B2 JP4520551B2 JP20026599A JP20026599A JP4520551B2 JP 4520551 B2 JP4520551 B2 JP 4520551B2 JP 20026599 A JP20026599 A JP 20026599A JP 20026599 A JP20026599 A JP 20026599A JP 4520551 B2 JP4520551 B2 JP 4520551B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- sustain
- capacitive
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、駆動パルスにより容量性負荷を駆動するための駆動回路およびこの駆動回路を用いた表示装置に関するものである。
【0002】
【従来の技術】
容量性負荷を駆動する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。
【0003】
図11は、従来のサステインドライバの構成を示す回路図である。図11に示すように、サステインドライバ400は、電力回収回路401およびスイッチSW11,SW12を含む。電力回収回路401の出力端は、ノードN11に接続されている。スイッチSW11は、電源端子V4とノードN11との間に接続され、スイッチSW12は、ノードN11と接地端子との間に接続されている。電源端子V4には、電圧Vsusが印加される。ノードN11は、例えば480本のサステイン電極に接続され、図11では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Cpが示されている。
【0004】
電力回収回路401は、回収コンデンサC11、回収コイルL11、スイッチSW21,SW22およびダイオードD11,D12を含む。回収コンデンサC11は、ノードN13と接地端子との間に接続されている。ノードN13とノードN12との間にスイッチSW21およびダイオードD11が直列に接続され、ノードN12とノードN13との間にダイオードD12およびスイッチSW22が直列に接続されている。回収コイルL11は、ノードN12とノードN11との間に接続されている。
【0005】
図12は、図11のサステインドライバ400の放電維持期間の動作を示すタイミング図である。図12には、図11のノードN11の電圧およびスイッチSW21,SW11,SW22,SW12の動作が示される。
【0006】
まず、期間Taにおいて、スイッチSW21がオンし、スイッチSW12がオフする。このとき、スイッチSW11,SW22はオフしている。これにより、回収コイルL11およびパネル容量CpによるLC共振により、ノードN11の電圧が緩やかに上昇する。次に、期間Tbにおいて、スイッチSW21がオフし、スイッチSW11がオンする。これにより、ノードN11の電圧が急激に上昇し、期間TcではノードN11の電圧がVsusに固定される。
【0007】
次に、期間Tdでは、スイッチSW11がオフし、スイッチSW22がオンする。これにより、回収コイルL11およびパネル容量CpによるLC共振により、ノードN11の電圧が緩やかに降下する。その後、期間Teにおいて、スイッチSW22がオフし、スイッチSW12がオンする。これにより、ノードN11の電圧が急激に降下し、接地電位に固定される。この動作を放電維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスPsuが印加される。
【0008】
上記のように、維持パルスPsuの立ち上がり部分および立ち下がり部分は、電力回収回路401の動作による期間Ta,TdのLC共振部とスイッチSW11またはスイッチSW12のオン動作による期間Tb,Teのエッジ部e1,e2とで構成されている。
【0009】
【発明が解決しようとする課題】
通常、回収コンデンサC11の電圧すなわちノードN13の電圧は、Vsus/2であり、理論的にはLC共振によりVsusまで立ち上がる。しかしながら、電力回収回路401内の抵抗成分、特に、回収コイルL11、ダイオードD11、スイッチSW21の抵抗成分によりエネルギー損失が発生し、維持パルスはVsusまで立ち上がりきらない。このため、上記のように電源端子V4の電圧によりVsusまで立ち上げられ、エッジ部e1が形成される。また、同様の理由で維持パルスの立ち下がり部分にもエッジ部e2が形成される。また、プラズマディスプレイパネルのスキャンドライバの動作も上記と同様であり、同様にエッジ部を有する維持パルスが複数のスキャン電極に周期的に印加されている。
【0010】
したがって、上記のように維持パルスにエッジ部が形成されると、このエッジ部により不要な電磁波の輻射が発生する。このような不要な電磁波の輻射は、他の電子機器に電磁的な悪影響を及ぼす恐れがあるため、この不要な電磁波の輻射を抑制することが望まれる。
【0011】
本発明の目的は、不要な電磁波の輻射を抑制することができる駆動回路およびその駆動回路を用いた表示装置を提供することである。
【0012】
【課題を解決するための手段】
(1)第1の発明
第1の発明に係る駆動回路は、第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのLC共振により第1の電位から第2の電位まで駆動パルスを立ち上げる遷移手段とを備え、遷移手段は、一端が第1の電位に保持され、容量性負荷からインダクタンス素子を介して電力を回収するための容量性素子と、容量性素子のインダクタンス素子側の他端の電位を第1の電位と第2の電位との中間の電位より高い電位に保持する電位保持手段とを含むものである。
【0015】
この場合、容量性負荷とインダクタンス素子とのLC共振により第1の電位から第2の電位まで立ち上げているので、駆動パルスを第1の電位から第2の電位まで滑らかに立ち上げることができる。したがって、第1の電位から第2の電位までの立ち上がり期間に不要なエッジ部を形成することがなく、この期間の不要な電磁波の輻射が抑制される。
【0017】
また、容量性素子の電位を第1の電位と第2の電位との中間の電位より高い電位に保持することにより、駆動回路内の抵抗成分によるエネルギー損失を補償して、駆動パルスを低電位から高電位まで滑らかに立ち上げることができる。また、容量性素子により容量性負荷へ電力を放出することができるとともに、容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【0018】
(2)第2の発明
第2の発明に係る駆動回路は、第1の発明に係る駆動回路の構成において、電位保持手段は、第1の電位と第2の電位との中間の電位より高い電位を受ける電源端子と、電源端子と容量性素子の他端との間に接続される一方向導通素子とを含むものである。
【0019】
この場合、電源端子に接続される一方向導通素子を用い、簡略な回路構成で容量性素子の電位を第1の電位と第2の電位との中間の電位より高い電位に保持することができる。
【0020】
(3)第3の発明
第3の発明に係る駆動回路は、第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのLC共振により第2の電位から第1の電位まで駆動パルスを立ち下げる遷移手段とを備え、遷移手段は、一端が第1の電位に保持され、容量性負荷からインダクタンス素子を介して電力を回収するための容量性素子と、容量性素子のインダクタンス素子側の他端の電位を第1の電位と第2の電位との中間の電位より低い電位に保持する電位保持手段とを含むものである。
【0021】
この場合、容量性負荷とインダクタンス素子とのLC共振により第2の電位から第1の電位まで立ち下げているので、駆動パルスを第2の電位から第1の電位まで滑らかに立ち下げることができる。したがって、第2の電位から第1の電位までの立ち下がり期間に不要なエッジ部を形成することがなく、この期間の不要な電磁波の輻射が抑制される。
【0023】
また、容量性素子の電位を第1の電位と第2の電位との中間の電位より低い電位に保持することにより、駆動回路内の抵抗成分によるエネルギー損失を補償して、駆動パルスを高電位から低電位まで滑らかに立ち下げることができる。また、容量性素子により容量性負荷へ電力を放出することができるとともに、容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【0024】
(4)第4の発明
第4の発明に係る駆動回路は、第3の発明に係る駆動回路の構成において、電位保持手段は、第1の電位と第2の電位との中間の電位より低い電位を受ける電源端子と、電源端子と容量性素子の他端との間に接続される一方向導通素子とを含むものである。
【0025】
この場合、電源端子に接続される一方向導通素子を用い、簡略な回路構成で容量性素子の電位を第1の電位と第2の電位との中間の電位より低い電位に保持することができる。
【0026】
(5)第5の発明
第5の発明に係る駆動回路は、第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、容量性負荷に接続されるインダクタンス素子と、容量性負荷とインダクタンス素子とのLC共振により第1の電位から第2の電位まで駆動パルスを立ち上げ、容量性負荷とインダクタンス素子とのLC共振により第2の電位から第1の電位まで駆動パルスを立ち下げる遷移手段とを備え、遷移手段は、一端が第1の電位に保持され、駆動パルスを第2の電位から第1の電位まで立ち下げるときに他端がインダクタンス素子に接続され、容量性負荷から電力を回収するための第1の容量性素子と、一端が第1の容量性素子の他端に接続され、駆動パルスを第1の電位から第2の電位まで立ち上げるときに他端がインダクタンス素子に接続される第2の容量性素子と、第2の容量性素子の他端の電位を第1の電位と第2の電位との中間の電位より高い電位に保持する第1の電位保持手段と、第1の容量性素子の他端と第2の容量性素子の一端との接続点の電位を第1の電位と第2の電位との中間の電位より低い電位に保持する第2の電位保持手段とを含むものである。
【0027】
この場合、容量性負荷とインダクタンス素子とのLC共振により第1の電位から第2の電位までの立ち上げおよび第2の電位から第1の電位までの立ち下げを行っているので、駆動パルスを第1の電位と第2の電位との間で滑らかに立ち上げおよび立ち下げることができる。したがって、立ち上がりおよび立ち下がり期間ともに不要なエッジ部を形成することがなく、不要な電磁波の輻射がより抑制される。
【0029】
また、第2の容量性素子の電位を第1の電位と第2の電位との中間の電位より高い電位に保持し、LC共振により駆動パルスを第1の電位から第2の電位に滑らかに立ち上げることができるとともに、第1の容量性素子の電位を第1の電位と第2の電位との中間の電位より低い電位に保持し、LC共振により駆動パルスを第2の電位から第1の電位に滑らかに立ち下げることができる。また、第1および第2の容量性素子により容量性負荷へ電力を放出することができるとともに、第1の容量性素子により容量性負荷から電力を回収することができ、電力回収動作を行うことができる。
【0034】
(6)第6の発明
第6の発明に係る駆動回路は、第1〜第5のいずれかの発明に係る駆動回路の構成において、容量性負荷は、プラズマディスプレイパネルの電極を含むものである。
【0035】
この場合、プラズマディスプレイパネルの電極の駆動パルスを第1の電位から第2の電位まで滑らかに遷移させることができ、プラズマディスプレイパネルからの不要な電磁波の輻射が抑制される。
【0036】
(7)第7の発明
第7の発明に係る表示装置は、容量性負荷としての複数の電極を含むプラズマディスプレイパネルと、プラズマディスプレイパネルの複数の電極を駆動する第1〜第5のいずれかの発明に係る駆動回路とを備えるものである。
【0037】
本発明に係る表示装置においては、プラズマディスプレイパネルの複数の電極を駆動しても、駆動回路から発生される不要な電磁波の輻射が抑制されるので、表示装置から発生される不要な電磁波の輻射を抑制することができる。
【0038】
【発明の実施の形態】
以下、本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。なお、本発明の駆動回路は、容量性負荷を駆動するものであれば、他の装置にも同様に適用することができ、たとえば、プラズマディスプレイパネル、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等の表示装置の駆動回路に適用できる。また、本発明の駆動回路をプラズマディスプレイパネルに用いる場合は、AC型、DC型等のいずれのプラズマディスプレイパネルの駆動回路にも適用でき、アドレス電極、サステイン電極およびスキャン電極のいずれの駆動回路にも適用できるが、サステイン電極およびスキャン電極の駆動回路に好適に用いることができる。
【0039】
(第1の実施の形態)
まず、本発明の第1の実施の形態によるサステインドライバについて図面を参照しながら説明する。図1は、本発明の第1の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。
【0040】
図1のプラズマディスプレイ装置は、PDP(プラズマディスプレイパネル)1、データドライバ2、スキャンドライバ3、複数のスキャンドライバIC(回路)3aおよびサステインドライバ4を含む。
【0041】
PDP1は、複数のアドレス電極(データ電極)11、複数のスキャン電極(走査電極)12および複数のサステイン電極(維持電極)13を含む。複数のアドレス電極11は、画面の垂直方向に配列され、複数のスキャン電極12および複数のサステイン電極13は、画面の水平方向に配列されている。また、複数のサステイン電極13は、共通に接続されている。アドレス電極11、スキャン電極12およびサステイン電極13の各交点には、放電セルが形成され、各放電セルが画面上の画素を構成する。
【0042】
データドライバ2は、PDP1の複数のアドレス電極11に接続されている。複数のスキャンドライバIC3aは、スキャンドライバ3に接続されている。各スキャンドライバIC3aには、PDP1の複数のスキャン電極12が接続されている。サステインドライバ4は、PDP1の複数のサステイン電極13に接続されている。
【0043】
データドライバ2は、書き込み期間において、画像データに応じてPDP1の該当するアドレス電極11に書き込みパルスを印加する。複数のスキャンドライバIC3aは、スキャンドライバ3により駆動され、書き込み期間において、シフトパルスSHを垂直走査方向にシフトしつつPDP1の複数のスキャン電極12に書き込みパルスを順に印加する。これにより、該当する放電セルにおいてアドレス放電が行われる。
【0044】
また、複数のスキャンドライバIC3aは、維持期間において、周期的な維持パルスをPDP1の複数のスキャン電極12に印加する。一方、サステインドライバ4は、維持期間において、PDP1の複数のサステイン電極13にスキャン電極12の維持パルスに対して180°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルにおいて維持放電が行われる。
【0045】
図2は、図1のPDP1におけるスキャン電極12およびサステイン電極13の駆動電圧の一例を示すタイミング図である。
【0046】
初期化および書き込み期間には、複数のスキャン電極12に初期セットアップパルスPsetが同時に印加される。その後、複数のスキャン電極12に書き込みパルスPwが順に印加される。これにより、PDP1の該当する放電セルにおいてアドレス放電が起こる。
【0047】
次に、維持期間において、複数のスキャン電極12に維持パルスPscが周期的に印加され、複数のサステイン電極13に維持パルスPsuが周期的に印加される。維持パルスPsuの位相は、維持パルスPscの位相に対して180°ずれている。これにより、アドレス放電に続いて維持放電が起こる。
【0048】
次に、本発明の第1の実施の形態である図1に示すサステインドライバ4についてさらに詳細に説明する。図3は、本発明の第1の実施の形態の図1に示すサステインドライバ4の構成を示す回路図である。
【0049】
図3のサステインドライバ4は、電力回収回路41およびスイッチング素子であるnチャネル型のFET(電界効果型トランジスタ、以下トランジスタと称す)Q1,Q2を含む。電力回収回路41の出力端は、ノードN1に接続されている。トランジスタQ1は、一端が電源端子V1に接続され、他端がノードN1に接続され、ゲートには制御信号S1が入力される。トランジスタQ2は、一端がノードN1に接続され、他端が接地端子に接続され、ゲートには制御信号S2が入力される。電源端子V1には、電圧Vsusが印加される。
【0050】
ノードN1は、例えば480本のサステイン電極13に接続されているが、図3では、複数のサステイン電極13と接地端子との間の全容量に相当するパネル容量Cpが示されている。なお、この点に関しては、以下の他の実施の形態によるサステインドライバについても同様である。
【0051】
電力回収回路41は、回収コンデンサC1、回収コイルL、スイッチング素子であるnチャネル型のFET(電界効果型トランジスタ、以下トランジスタと称す)Q3,Q4、ダイオードD1,D2および電圧クランプ部CL1を含む。電圧クランプ部CL1は、ダイオードD3を含む。
【0052】
回収コンデンサC1は、ノードN3と接地端子との間に接続されている。ダイオードD3のアノードは、電源端子V2に接続され、ダイオードD3のカソードは、ノードN3に接続されている。電源端子V2には、電源端子V1の電圧Vsusの2分の1より高い電圧Vbが印加される。トランジスタQ3およびダイオードD1は、ノードN3とノードN2との間に直列に接続されている。ダイオードD2およびトランジスタQ4は、ノードN2とノードN3との間に直列に接続されている。トランジスタQ3のゲートには、制御信号S3が入力され、トランジスタQ4のゲートには制御信号S4が入力される。回収コイルLは、ノードN2とノードN1との間に接続されている。
【0053】
本実施の形態では、回収コイルLがインダクタンス素子に相当し、トランジスタQ3,Q4、ダイオードD1,D2、回収コンデンサC1および電圧クランプ部CL1が遷移手段または立ち上げ用遷移手段に相当する。また、回収コンデンサC1が容量性素子に相当し、電圧クランプ部CL1が電位保持手段に相当し、ダイオードD3が一方向導通素子に相当する。
【0054】
図4は、図3に示すサステインドライバ4の放電維持期間の動作を示すタイミング図である。図4には、図3のノードN1の電圧およびトランジスタQ1〜Q4に入力される制御信号S1〜S4が示される。
【0055】
まず、期間TAにおいて、制御信号S2がローレベルになりトランジスタQ2がオフし、制御信号S3がハイレベルになりトランジスタQ3がオンする。このとき、制御信号S1はローレベルにありトランジスタQ1はオフし、制御信号S4はローレベルにありトランジスタQ4はオフしている。したがって、回収コンデンサC1がトランジスタQ3およびダイオードD1を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに上昇する。
【0056】
ここで、電源端子V2の電圧Vbは、回収コイルL、ダイオードD1およびトランジスタQ3等の抵抗成分を考慮し、電源端子V1の電圧Vsusの2分の1より高い値に設定され、例えば、Vsusが約200Vの場合、Vbは約110〜130Vに設定されている。したがって、電圧クランプ部CL1によりノードN3の電圧がVsus/2より高くなり、サステインドライバ4内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧がVsusまで上昇する。
【0057】
また、このとき、回収コンデンサC1の電荷がトランジスタQ3、ダイオードD1および回収コイルLを介してパネル容量Cpへ放出される。ここで、ノードN3の電圧はやや降下するが、電圧クランプ部CL1によりVbにクランプされているため、Vbより降下することはない。
【0058】
次に、期間TBにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S3がローレベルになりトランジスタQ3がオフする。このとき、ノードN1の電圧はすでにVsusまで上昇しており、電源端子V1によりノードN1の電圧がVsusに固定される。
【0059】
次に、期間TCにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がダイオードD2およびトランジスタQ4を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が緩やかに降下する。このとき、ノードN3の電圧は、Vsus/2より高い電圧Vbに設定されてるため、接地電位までは下がらない。
【0060】
また、このとき、パネル容量Cpに蓄えられた電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられる。したがって、ノードN3の電圧がやや上昇し、回収コンデンサ1による回収動作が行われる。
【0061】
次に、期間TDにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧が急激に降下し、接地電位に固定される。
【0062】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部にエッジ部のない周期的な維持パルスPsuを複数のサステイン電極13に印加することができるとともに、期間TAにおいて電力を放出し、期間TCにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスの立ち上がり期間に不要なエッジ部を形成することなく、この期間の不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【0063】
なお、上記のようにLC共振により維持パルスをVsusまで立ち上げる場合、サステイン電極13に十分な電流を流すことができない可能性があるが、この期間に十分な電流が流せなくとも、維持パルスの立ち下がり時に放電が行われる場合、放電現象には全く影響を与えない。したがって、本実施の形態では、維持パルスの立ち下がり時に放電が行われる場合、放電現象に影響を与えることなく、上記の効果を得ることができる。
【0064】
(第2の実施の形態)
次に、本発明の第2の実施の形態によるサステインドライバについて図面を参照しながら説明する。図5は、本発明の第2の実施の形態によるサステインドライバの構成を示す回路図である。なお、図5に示すサステインドライバも図3に示すサステインドライバと同様に図1に示すプラズマディスプレイ装置に適用することができる。
【0065】
図5に示すサステインドライバ4aと図3に示すサステインドライバ4とで異なる点は、電力回収回路41が電力回収回路41aに変更されることにより、電圧クランプ部CL1がノードN3の電圧をVsus/2より低い電圧Vaに保持する電圧クランプ部CL2に変更された点であり、その他の点は図3に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【0066】
図5に示すように、電圧クランプ部CL2は、ノードN3に接続される。電圧クランプ部CL2は、ダイオードD4を含む。ダイオードD4のカソードは、電源端子V3に接続され、ダイオードD4のアノードは、ノードN3に接続される。電源端子V3には、電源端子V1の電圧Vsusの2分の1より低い電圧Vaが印加される。
【0067】
本実施の形態では、回収コイルLがインダクタンス素子に相当し、トランジスタQ3,Q4、ダイオードD1,D2、回収コンデンサC1および電圧クランプ部CL2が遷移手段または立ち下げ用遷移手段に相当する。また、回収コンデンサC1が容量性素子に相当し、電圧クランプ部CL2が電位保持手段に相当し、ダイオードD4が一方向導通素子に相当する。
【0068】
図6は、図5のサステインドライバ4aの放電維持期間の動作を示すタイミング図である。図6には、図5のノードN1の電圧およびトランジスタQ1〜Q4へ入力される制御信号S1〜S4が示される。
【0069】
まず、期間TAにおいて、制御信号S2がローレベルになりトランジスタQ2がオフし、制御信号S3がハイレベルになりトランジスタQ3がオンする。このとき、制御信号S1はローレベルにありトランジスタQ1はオフし、制御信号S4はローレベルにありトランジスタQ4はオフしている。したがって、回収コンデンサC1がトランジスタQ3およびダイオードD1を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が緩やかに上昇する。このとき、ノードN1の電圧は、回路内の抵抗成分によるエネルギー損失の影響を受け、Vsusまでは上昇しない。
【0070】
また、このとき、回収コンデンサC1の電荷がトランジスタQ3、ダイオードD1および回収コイルLを介してパネル容量Cpへ放出され、ノードN3の電圧はやや降下する。
【0071】
次に、期間TBにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S3がローレベルになりトランジスタQ3がオフする。したがって、電源端子V1によりノードN1の電圧が急激に上昇し、ノードN1の電圧がVsusに固定される。
【0072】
次に、期間TCにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がダイオードD2およびトランジスタQ4を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに降下する。
【0073】
ここで、電源端子V3の電圧Vaは、回収コイルL、ダイオードD2およびトランジスタQ4等の抵抗成分を考慮し、電源端子V1の電圧Vsusの2分の1より低い値に設定され、例えば、Vsusが約200Vの場合、Vaは約70〜90Vに設定されている。したがって、電圧クランプ部CL2によりノードN3の電圧がVsus/2より低くなり、サステインドライバ4内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧が接地電位まで立ち下がる。
【0074】
また、このとき、パネル容量Cpに蓄えられた電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられ、電力の回収動作が行われる。ここで、ノードN3の電圧はやや上昇するが、電圧クランプ部CL2によりVaにクランプされているため、Vaより上昇することはない。
【0075】
次に、期間TDにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧はそのまま接地電位に固定される。
【0076】
上記の動作を放電維持期間において繰り返し行うことにより、立ち下がり部にエッジ部のない周期的な維持パルスPsuを複数のサステイン電極13に印加することができるとともに、期間TAにおいて電力を放出し、期間TCにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスの立ち下がり期間に不要なエッジ部を形成することなく、この期間の不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【0077】
なお、上記のようにLC共振により維持パルスを接地電位まで立ち下げる場合、サステイン電極13に十分な電流を流すことができない可能性があるが、この期間に十分な電流が流せなくとも、維持パルスの立ち上がり時に放電が行われる場合、放電現象には全く影響を与えない。したがって、本実施の形態では、維持パルスの立ち上がり時に放電が行われる場合、放電現象に影響を与えることなく、上記の効果を得ることができる。
【0078】
(第3の実施の形態)
次に、本発明の第3の実施の形態によるサステインドライバについて図面を参照しながら説明する。図7は、本発明の第3の実施の形態によるサステインドライバの構成を示す回路図である。なお、図7に示すサステインドライバも図3に示すサステインドライバと同様に図1に示すプラズマディスプレイ装置に適用することができる。
【0079】
図7に示すサステインドライバ4bと図3に示すサステインドライバ4とで異なる点は、電力回収回路41が電力回収回路41bに変更されることにより、ノードN3と回収コンデンサC1との間に回収コンデンサC2が付加され、回収コンデンサC1と回収コンデンサC2との間のノードN4に電圧クランプ部CL2が付加された点であり、その他の点は図3に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【0080】
図7に示すように、回収コンデンサC2は、ノードN3とノードN4との間に接続される。電圧クランプ部CL2は、ノードN4に接続される。電圧クランプ部CL2の構成は、図5に示す電圧クランプ部CL2と同様である。
【0081】
本実施の形態では、回収コイルLがインダクタンス素子に相当し、トランジスタQ3,Q4、ダイオードD1,D2、回収コンデンサC1,C2および電圧クランプ部CL1,CL2が遷移手段または立ち上げおよび立ち下げ用遷移手段に相当する。また、回収コンデンサC1が第1の容量性素子に相当し、回収コンデンサC2が第2の容量性素子に相当し、電圧クランプ部CL1が第1の電位保持手段に相当し、電圧クランプ部CL2が第2の電位保持手段に相当し、ダイオードD3が第1の一方向導通素子に相当し、ダイオードD4が第2の一方向導通素子に相当する。
【0082】
図8は、図7に示すサステインドライバ4bの放電維持期間の動作を示すタイミング図である。図8には、図7のノードN1の電圧およびトランジスタQ1〜Q4に入力される制御信号S1〜S4が示される。
【0083】
まず、期間TAにおいて、制御信号S2がローレベルになりトランジスタQ2がオフし、制御信号S3がハイレベルになりトランジスタQ3がオンする。このとき、制御信号S1はローレベルにありトランジスタQ1はオフし、制御信号S4はローレベルにありトランジスタQ4はオフしている。したがって、回収コンデンサC2がトランジスタQ3およびダイオードD1を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに上昇する。
【0084】
ここで、第1の実施の形態と同様に、電源電圧V2の電圧Vbは、回路内の抵抗成分を考慮し、電源端子V1の電圧Vsusの2分の1より高い値に設定されている。したがって、サステインドライバ4b内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧がVsusまで上昇する。
【0085】
また、このとき、回収コンデンサC1,C2の電荷がトランジスタQ3、ダイオードD1および回収コイルLを介してパネル容量Cpへ放出される。
【0086】
次に、期間TBにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S3がローレベルになりトランジスタQ3がオフする。このとき、ノードN1の電圧はすでにVsusまで上昇しており、電源端子V1によりノードN1の電圧がそのままVsusに固定される。
【0087】
次に、期間TCにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がトランジスタQ4およびダイオードD2を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに降下する。
【0088】
ここで、第2の実施の形態と同様に、電源端子V3の電圧Vaは、回路内の抵抗成分を考慮し、電源端子V1の電圧Vsusの2分の1より低い値に設定されている。したがって、サステインドライバ4b内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧が接地電位まで降下する。
【0089】
また、このとき、パネル容量Cpに蓄えられた電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられ、電力の回収動作が行われる。
【0090】
次に、期間TDにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオンする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧はそのまま接地電位に固定される。
【0091】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部および立ち下がり部にエッジ部のない周期的な維持パルスPsuを複数のサステイン電極13に印加することができるとともに、期間TAにおいて電力を放出し、期間TCにおいて電力を回収することができる。したがって、本実施の形態では、維持パルスに不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。
【0092】
(第4の実施の形態)
次に、本発明の第4の実施の形態によるサステインドライバについて図面を参照しながら説明する。図9は、本発明の第4の実施の形態によるサステインドライバの構成を示す回路図である。なお、図9に示すサステインドライバも図3に示すサステインドライバと同様に図1に示すプラズマディスプレイ装置に適用することができる。
【0093】
図9に示すサステインドライバ4cと図7に示すサステインドライバ4bとで異なる点は、電力回収回路41bが電力回収回路41cに変更されることにより、電源端子V2,V3とダイオードD3,D4との間にスイッチング素子であるnチャネル型のFET(電界効果型トランジスタ、以下トランジスタと称する)Q5,Q6がそれぞれ付加された点であり、その他の点は図7に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。
【0094】
図9に示すように、電圧クランプ部CL3は、ノードN3に接続され、電圧クランプ部CL4は、ノードN4に接続される。電圧クランプ部CL3は、トランジスタQ5およびダイオードD3を含み、電圧クランプ部CL4はトランジスタQ6およびダイオードD4を含む。トランジスタQ5は、電源端子V2とダイオードD3との間に接続され、トランジスタQ6は、電源端子V3とダイオードD4との間に接続される。トランジスタQ5のゲートには、制御信号S5が入力され、トランジスタQ6のゲートには、制御信号S6が入力される。
【0095】
本実施の形態では、回収コイルLがインダクタンス素子に相当し、トランジスタQ3,Q4、ダイオードD1,D2、回収コンデンサC1,C2および電圧クランプ部CL3,CL4が遷移手段または立ち上げおよび立ち下げ用遷移手段に相当する。また、回収コンデンサC1が第1の容量性素子に相当し、回収コンデンサC2が第2の容量性素子に相当し、電圧クランプ部CL3が第1の電位保持手段に相当し、電圧クランプ部CL4が第2の電位保持手段に相当する。また、ダイオードD3が第1の一方向導通素子に相当し、ダイオードD4が第2の一方向導通素子に相当し、トランジスタQ5が第1のスイッチング素子に相当し、トランジスタQ6が第2のスイッチング素子に相当する。
【0096】
図10は、図9に示すサステインドライバ4cの放電維持期間の動作を示すタイミング図である。図10には、図9のノードN1,N3,N4の電圧およびトランジスタQ1〜Q6に入力される制御信号S1〜S6が示される。
【0097】
まず、期間TAにおいて、制御信号S2がローレベルになりトランジスタQ2がオフし、制御信号S3がハイレベルになりトランジスタQ3がオンし、制御信号S5がローレベルになりトランジスタQ5がオフし、制御信号S6がローレベルになりトランジスタQ6がオフする。このとき、制御信号S1はローレベルにありトランジスタQ1はオフし、制御信号S4はローレベルにありトランジスタQ4がオフしている。したがって、回収コンデンサC2がトランジスタQ3およびダイオードD1を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに上昇する。
【0098】
ここで、ノードN3の電圧は、後述するように、期間TAの前(期間TD)において電圧クランプ部CL3に接続されていたため、期間TAの初期時には電源端子V1の電圧Vsusの2分の1よりも高いVbに設定されている。したがって、第3の実施の形態と同様に、サステインドライバ4c内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧がVsusまで上昇する。
【0099】
また、このとき、回収コンデンサC1,C2の電荷がトランジスタQ3、ダイオードD1および回収コイルLを介してパネル容量Cpへ放出され、ノードN3,N4の電圧が降下する。ここで、回収コンデンサC1,C2の容量が同じ場合、ノードN3の電圧の降下量は、ノードN4の電圧の降下量の2倍になり、ノードN3,N4の電圧は、図10に示すように、期間TAの全期間において降下する。このように、本実施の形態では、電圧クランプ部CL3,CL4が回収コンデンサC1,C2に接続されていないため、電圧クランプ部CL3,CL4の影響を受けることなく、期間TAの全期間で回収コンデンサC1,C2から電荷の放出が行われる。
【0100】
次に、期間TBにおいて、制御信号S1がハイレべルになりトランジスタQ1がオンし、制御信号S3がローレべルになりトランジスタQ3がオフする。このとき、ノードN1の電圧はすでにVsusまで上昇しており、電源端子V1によりノードN1の電圧がVsusに固定される。また、このとき、トランジスタQ5,Q6がオフしているため、ノードN3,N4の電圧はそのまま維持される。
【0101】
次に、期間TCにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がトランジスタQ4およびダイオードD2を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧が滑らかに降下する。
【0102】
ここで、ノードN4の電圧は、後述するように、期間TDにおいて電圧クランプ部CL4に接続され、期間TAにおいて電荷の放出が行われたため、期間TCの初期時には電源端子V1の電圧Vsusの2分の1よりも低いVaよりやや低い電圧に設定されている。したがって、第3の実施の形態と同様に、サステインドライバ4c内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧が接地電位まで降下する。
【0103】
また、このとき、パネル容量Cpに蓄積された電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられる。したがって、図10に示すように、ノードN4の電圧が期間TCの全期間において上昇し、これに伴いノードN3の電圧が同様に上昇する。このように、本実施の形態では、電圧クランプ部CL3,CL4が回収コンデンサC1,C2に接続されていないため、電圧クランプ部CL3,CL4の影響を受けることなく、期間TCの全期間で回収コンデンサC1により電力を回収することができる。
【0104】
次に、期間TDにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフし、制御信号S5がハイレベルになりトランジスタQ5がオンし、制御信号S6がハイレベルになりトランジスタQ6がオンする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧はそのまま接地電位に固定される。また、ノードN3の電圧は、電圧クランプ部CL3によりVbに上昇され、ノードN4の電圧は、電圧クランプ部CL4によりVaに降下され、この状態が維持される。なお、トランジスタQ5,Q6は、期間TD中にゆっくりオンまたはオフすればよいので、トランジスタQ5,Q6のスイッチング速度を遅くすることができる。したがって、トランジスタQ5,Q6のピーク電流を下げることができ、このときの電磁波の発生を抑制することができる。
【0105】
上記の動作を放電維持期間において繰り返し行うことにより、立ち上がり部および立ち下がり部にエッジ部のない周期的な維持パルスPsuを複数のサステイン電極13に印加することができるとともに、期間TAにおいて電力を放出し、期間TCにおいて電力を回収することができる。
【0106】
したがって、本実施の形態では、維持パルスに不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができるとともに、電力を回収することも可能となる。さらに、LC共振動作期間すなわち電力回収期間は、電圧クランプ部CL3,CL4を回収コンデンサC1,C2に接続していないので、電圧クランプ部CL3,CL4の影響を受けることなく、期間TAの全期間で電力を放出し、期間TCで全期間で電力を回収しているので、効率よく電力を回収することができる。
【0107】
なお、上記の各実施の形態では、駆動回路の一例としてサステインドライバについて説明したが、スキャンドライバ等についても上記と同様にして本発明を適用することができ、その場合も同様の効果を得ることができる。
【0108】
【発明の効果】
本発明によれば、容量性負荷とインダクタンス素子とのLC共振により第1の電位から第2の電位まで駆動パルスを遷移させているので、遷移期間中に不要なエッジ部を形成することなく、不要な電磁波の輻射を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図
【図2】図1のPDPにおけるスキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図
【図3】本発明の第1の実施の形態によるサステインドライバの構成を示す回路図
【図4】図3に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図5】本発明の第2の実施の形態によるサステインドライバの構成を示す回路図
【図6】図5に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図7】本発明の第3の実施の形態によるサステインドライバの構成を示す回路図
【図8】図7に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図9】本発明の第4の実施の形態によるサステインドライバの構成を示す回路図
【図10】図9に示すサステインドライバの放電維持期間の動作を示すタイミング図
【図11】従来のサステインドライバの構成を示す回路図
【図12】図11に示すサステインドライバの放電維持期間の動作を示すタイミング図
【符号の説明】
1 PDP
2 データドライバ
3 スキャンドライバ
3a スキャンドライバIC
4,4a〜4c サステインドライバ
11 アドレス電極
12 スキャン電極
13 サステイン電極
41,41a〜41c 電力回収回路
C1,C2 回収コンデンサ
CL1〜CL4 電圧クランプ部
D1〜D4 ダイオード
L 回収コイル
Q1〜Q6 電界効果型トランジスタ
Claims (7)
- 第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのLC共振により前記第1の電位から前記第2の電位まで駆動パルスを立ち上げる遷移手段とを備え、
前記遷移手段は、一端が前記第1の電位に保持され、前記容量性負荷から前記インダクタンス素子を介して電力を回収するための容量性素子と、
前記容量性素子の前記インダクタンス素子側の他端の電位を前記第1の電位と前記第2の電位との中間の電位より高い電位に保持する電位保持手段とを含むことを特徴とする駆動回路。 - 前記電位保持手段は、前記第1の電位と前記第2の電位との中間の電位より高い電位を受ける電源端子と、前記電源端子と前記容量性素子の前記他端との間に接続される一方向導通素子とを含むことを特徴とする請求項1記載の駆動回路。
- 第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのLC共振により前記第2の電位から前記第1の電位まで駆動パルスを立ち下げる遷移手段とを備え、
前記遷移手段は、一端が前記第1の電位に保持され、前記容量性負荷から前記インダクタンス素子を介して電力を回収するための容量性素子と、
前記容量性素子の前記インダクタンス素子側の他端の電位を前記第1の電位と前記第2の電位との中間の電位より低い電位に保持する電位保持手段とを含むことを特徴とする駆動回路。 - 前記電位保持手段は、前記第1の電位と前記第2の電位との中間の電位より低い電位を受ける電源端子と、前記電源端子と前記容量性素子の前記他端との間に接続される一方向導通素子とを含むことを特徴とする請求項3記載の駆動回路。
- 第1の電位の状態と第2の電位の状態とを交互に繰り返す駆動パルスを出力して容量性負荷を駆動するための駆動回路であって、
前記容量性負荷に接続されるインダクタンス素子と、
前記容量性負荷と前記インダクタンス素子とのLC共振により前記第1の電位から前記第2の電位まで駆動パルスを立ち上げ、前記容量性負荷と前記インダクタンス素子とのLC共振により前記第2の電位から前記第1の電位まで前記駆動パルスを立ち下げる遷移手段とを備え、
前記遷移手段は、
一端が前記第1の電位に保持され、前記駆動パルスを前記第2の電位から前記第1の電位まで立ち下げるときに他端が前記インダクタンス素子に接続され、前記容量性負荷から電力を回収するための第1の容量性素子と、
一端が前記第1の容量性素子の前記他端に接続され、前記駆動パルスを前記第1の電位から前記第2の電位まで立ち上げるときに他端が前記インダクタンス素子に接続される第2の容量性素子と、
前記第2の容量性素子の前記他端の電位を前記第1の電位と前記第2の電位との中間の電位より高い電位に保持する第1の電位保持手段と、
前記第1の容量性素子の前記他端と前記第2の容量性素子の前記一端との接続点の電位を前記第1の電位と前記第2の電位との中間の電位より低い電位に保持する第2の電位保持手段とを含むことを特徴とする駆動回路。 - 前記容量性負荷は、プラズマディスプレイパネルの電極を含むことを特徴とする請求項1〜5のいずれかに記載の駆動回路。
- 前記容量性負荷としての複数の電極を含むプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの前記複数の電極を駆動する請求項1〜5のいずれかに記載の駆動回路とを備えることを特徴とするプラズマディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20026599A JP4520551B2 (ja) | 1999-07-14 | 1999-07-14 | 駆動回路および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20026599A JP4520551B2 (ja) | 1999-07-14 | 1999-07-14 | 駆動回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001027888A JP2001027888A (ja) | 2001-01-30 |
JP4520551B2 true JP4520551B2 (ja) | 2010-08-04 |
Family
ID=16421472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20026599A Expired - Fee Related JP4520551B2 (ja) | 1999-07-14 | 1999-07-14 | 駆動回路および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4520551B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520554B2 (ja) * | 1999-08-20 | 2010-08-04 | パナソニック株式会社 | 駆動回路、表示装置および駆動方法 |
KR100477985B1 (ko) * | 2001-10-29 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
ATE331274T1 (de) * | 2002-03-01 | 2006-07-15 | Magnetek Spa | Leistungsschaltung einer plasmaanzeige |
JP3792655B2 (ja) | 2003-01-20 | 2006-07-05 | 日本電気株式会社 | 新規な癌遺伝子、該癌遺伝子由来の組換えタンパク質、およびそれらの用途 |
KR100550985B1 (ko) * | 2003-11-28 | 2006-02-13 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동 방법 |
KR100578854B1 (ko) * | 2004-08-18 | 2006-05-11 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그 구동 방법 |
KR100612508B1 (ko) | 2004-09-07 | 2006-08-14 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 |
KR100670150B1 (ko) | 2005-08-17 | 2007-01-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치와 그 구동 방법 |
WO2009098879A1 (ja) * | 2008-02-06 | 2009-08-13 | Panasonic Corporation | 容量性負荷駆動装置、それを搭載するプラズマディスプレイ装置、およびプラズマディスプレイパネルの駆動方法 |
JP6613411B1 (ja) * | 2019-07-08 | 2019-12-04 | 京都電機器株式会社 | プラズマ加工装置用直流パルス電源装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101897A (ja) * | 1986-09-25 | 1988-05-06 | ザ ボード オブ トラステイーズ オブ ザ ユニヴアーシテイ オブ イリノイ | 電力を有効に使えるプラズマパネルの維持ドライバーおよびアドレスドライバー |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3460496B2 (ja) * | 1997-03-06 | 2003-10-27 | 三菱電機株式会社 | プラズマディスプレイの駆動装置 |
JP3114865B2 (ja) * | 1998-06-04 | 2000-12-04 | 日本電気株式会社 | プラズマディスプレイパネルの駆動装置 |
JP2000163012A (ja) * | 1998-11-26 | 2000-06-16 | Matsushita Electric Ind Co Ltd | 表示パネルの駆動方式 |
-
1999
- 1999-07-14 JP JP20026599A patent/JP4520551B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63101897A (ja) * | 1986-09-25 | 1988-05-06 | ザ ボード オブ トラステイーズ オブ ザ ユニヴアーシテイ オブ イリノイ | 電力を有効に使えるプラズマパネルの維持ドライバーおよびアドレスドライバー |
Also Published As
Publication number | Publication date |
---|---|
JP2001027888A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100889095B1 (ko) | 플라즈마 디스플레이 장치 | |
US7161564B2 (en) | Apparatus and method for driving a plasma display panel | |
JP5042433B2 (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
EP1331623A1 (en) | Display and its driving method | |
JP4520554B2 (ja) | 駆動回路、表示装置および駆動方法 | |
JP4520551B2 (ja) | 駆動回路および表示装置 | |
US20030169214A1 (en) | Display and its driving method | |
TWI247258B (en) | Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit | |
JP4116301B2 (ja) | プラズマディスプレイ装置 | |
JP3274444B2 (ja) | 駆動回路および表示装置 | |
JP2007323065A (ja) | プラズマ表示装置 | |
KR100589882B1 (ko) | 디스플레이 패널 구동 방법 | |
US7609233B2 (en) | Plasma display device and driving apparatus thereof | |
JPH08314406A (ja) | 気体放電型表示装置の駆動装置 | |
US20080068366A1 (en) | Plasma display, and driving device and method thereof | |
JP2000259115A (ja) | プラズマディスプレイ駆動回路 | |
KR100832279B1 (ko) | 구동 회로 및 이를 포함하는 표시 장치 | |
JPH1074059A (ja) | プラズマディスプレイの駆動装置 | |
US20070200799A1 (en) | Flat panel display device | |
JP2008216895A (ja) | プラズマディスプレイ装置及びその電極駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |