KR100589882B1 - 디스플레이 패널 구동 방법 - Google Patents

디스플레이 패널 구동 방법 Download PDF

Info

Publication number
KR100589882B1
KR100589882B1 KR1020040024229A KR20040024229A KR100589882B1 KR 100589882 B1 KR100589882 B1 KR 100589882B1 KR 1020040024229 A KR1020040024229 A KR 1020040024229A KR 20040024229 A KR20040024229 A KR 20040024229A KR 100589882 B1 KR100589882 B1 KR 100589882B1
Authority
KR
South Korea
Prior art keywords
electrode
pulse
display panel
circuit
row electrode
Prior art date
Application number
KR1020040024229A
Other languages
English (en)
Other versions
KR20040090703A (ko
Inventor
이와미다까시
유아사도요히사
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20040090703A publication Critical patent/KR20040090703A/ko
Application granted granted Critical
Publication of KR100589882B1 publication Critical patent/KR100589882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유지 단계에서 전력 소비를 감소시킬 수 있는 디스플레이 패널 구동 방법이 제공된다. 디스플레이 패널의 열 전극에 연결된 열 전극 구동 회로의 출력 단자는, 유지 단계의 기간 동안에, 고임피던스 상태를 유지한다. 네거티브 펄스의 상승 시작 시간이 포지티브 펄스의 상승 완료 시간보다 길게 설정된 반주기, 및 포지티브 펄스의 하강 시작 시간이 네거티브 펄스의 하강 완료 시간보다 길게 설정된 반주기에서, X 유지 신호는 바이폴라 펄스 신호로 설정된다. 또한 Y 유지 신호는 X 유지 신호의 위상으로부터 반주기만큼 옮겨진다. 이러한 펄스의 극성은 반전될 수도 있다.
디스플레이 패널, 구동 회로, 리셋 단계, 어드레싱 단계, 유지 단계

Description

디스플레이 패널 구동 방법 {DISPLAY PANEL DRIVING METHOD}
도 1 은 통상적인 PDP 디스플레이 장치의 전체 구성의 블록도.
도 2 는 도 1 의 장치에서 다양한 구동 펄스를 인가하는 타이밍을 나타내는 타임 차트.
도 3 은 본 발명에 따른 디스플레이 패널 구동 방법을 갖는 PDP 디스플레이 장치의 전체 구성의 블록도.
도 4 는 본 발명에 따른 디스플레이 패널 구동 방법을 수행하는 펄스 생성 회로를 나타내는 회로도.
도 5 는 도 4 에 나타난 PDP (10) 의 방전 셀에 중점을 둔 회로 구성도.
도 6 은 도 4 에 나타난 열 전극 구동 회로 (21) 의 출력 부분에 중점을 둔 회로 구성도.
도 7a 내지 7d 는 본 발명에 따른 유지 펄스 신호의 전압 파형을 나타내는 타임 차트.
도 8 은 도 4 에 나타난 회로에서 유지 펄스 생성의 단계를 설명하는 타임 차트.
* 도면의 주요 부분에 대한 부호의 설명
10 : PDP 21 : 열 전극 (Z 전극) 구동 회로
31 : 행 전극 (Y 전극) 구동 회로 41 : 행 전극 (X 전극) 구동 회로
CXY : X 전극과 Y 전극 사이에 형성된 커패시턴스 소자
CZY : Y 전극과 Z 전극 사이에 형성된 커패시턴스 소자
CZX : X 전극과 Z 전극 사이에 형성된 커패시턴스 소자
X11 : 연결라인 Y11 : 연결라인
Z11 : 연결라인
본 발명은 플라즈마 디스플레이 패널 (이하, "PDP") 및 전계발광 (이하, "EL") 패널과 같은 디스플레이 패널을 구동하는, 디스플레이 패널 구동 방법에 관한 것이다.
PDP 및 EL 패널과 같은 자체-발광 평면 디스플레이 패널은 현재, 소위 벽걸이형 TV 로서 상업화되고 있다. PDP 를 디스플레이 패널로 이용하는 디스플레이 장치로서, 예를 들어 일본 특허 공개 번호 제 2000-155557 호 (특허 문서 1) 에 개시된 기술이 존재한다. 특허 문서 1 에서 개시된 PDP 디스플레이 장치의 구동 회로의 전체 구성이 도 1 의 블록도에 도시된다.
도 1 에서, 디스플레이 패널 PDP (10) 는 행 (row) 전극 (X1 ~ Xn 및 Y1 ~ Yn) 을 가지며, 이 전극들은 행 전극 X 와 행 전극 Y 의 각각의 쌍이 하나의 스크린의 행 (제 1 행에서 제 n 행까지) 에 대응하여 행 전극 쌍을 구성하도록 형성되어 있다. 또한, PDP (10) 에서 열 (column) 전극 (Z1 ~ Zm) 은, 도면에 도시되어 있지 않은 유전체층 및 방전 공간층을 사이에 끼고, 행 전극에 수직하게 형성되며 하나의 스크린의 열 (제 1 열부터 제 m 열까지) 에 대응한다. 단일 방전 셀 (C(i, j)) 은 행 전극 (Xi, Yi) 의 각각의 단일 쌍 및 단일 열 전극 (Z j) 의 교차 부분에 형성된다.
먼저, 행 전극 구동 회로 (30) 는, 도 2 에 도시된 바와 같이, 각각의 행 전극 (Y1 ~ Yn) 에 동시에 인가되는 포지티브 리셋 펄스 (RPy) 를 생성한다. 동시에, 행 전극 구동 회로 (40) 는, 모든 행 전극 (X1 ~ Xn) 에 인가되는 네거티브 리셋 펄스를 생성한다.
리셋 펄스 RPx 와 RPy 를 동시에 인가함으로써, PDP (10) 의 모든 방전 셀에서 방전이 유도되며, 대전 입자를 생성한다. 이 방전의 완료에 뒤이어, 소정의 벽 전하가 모든 방전 셀의 유전체 층에 균일하게 형성된다. 이 공정 단계를 리셋 단계라고 지칭한다.
리셋 단계의 완료 후에, 열 전극 구동 회로 (20) 은, 스크린의 제 1 행부터 제 n 행까지에 대응하는 픽셀 데이터에 따라서, 픽셀 데이터 펄스 DP1 ~ DPn 을 생성한다. 그 후, 도 2 에 나타난 바와 같이, 픽셀 데이터 펄스는 열 전극 (Z1 ~ Zm) 에 잇달아 인가된다. 한편, 행 전극 구동 회로 (30) 는, 픽셀 데이터 펄스 (DP1 ~ DPn) 이 인가되는 타이밍에 따라 네거티브 스캔 펄스 (SP) 를 생성한다. 그 후, 도 2 에 나타난 바와 같이, 네거티브 스캔 펄스는 행 전극 (Y1 ~ Yn) 에 잇달아 인가된다.
스캔 펄스 (SP) 가 인가되는 행 전극의 방전 셀 내에서는, 추가적인 포지티브 픽셀 데이터 펄스 (DP) 가 동시에 인가되는 방전 셀에서 방전이 생성되며, 그곳에 위치한 대부분의 벽 전하는 소실된다. 한편, 스캔 펄스 (SP) 는 인가되었지만 포지티브 픽셀 데이터 펄스 (DP) 는 인가되지 않은 방전 셀에서는 방전이 생성되지 않기 때문에, 전술한 벽 전하는 그대로 유지된다. 이 때에, 벽 전하가 그대로 남아 있는 방전 셀은 발광 방전 셀이 되며, 벽 전하가 소멸되는 방전 셀은 비발광 방전 셀이 된다. 이 공정 단계를 어드레싱 단계라고 지칭한다.
어드레싱 단계가 완료되면, 도 2 에 나타난 바와 같이, 행 전극 구동 회로 (30) 는 포지티브 유지 펄스 (IPY) 를 행 전극 (Y1 ~ Yn) 에 연속적으로 인가한다. 이와 관련하여, 행 전극 구동 회로 (40) 는, 유지 펄스 (IPY) 의 타이밍에 대한 오프셋인 타이밍에, 포지티브 유지 전압 (IPX) 를 행 전극 (X1 ~ Xn) 에 연속적으로 인가한다. 유지 펄스 (IPX 및 IPY) 가 교번하여 인가되는 기간 동안에, 전술한 벽 전하가 유지되는 발광 방전 셀에 의해서 방전 발광이 반복되며, 따라서 발광 상태를 유지한다. 이 공정 단계를 유지 단계라 지칭한다.
도 1 에 나타난 구동 제어 회로 (50) 는, 도 2 에 나타난 다양한 구동 펄스가 생성되도록, 공급된 비디오 신호의 타이밍에 기초하여 다양한 스위칭 신호를 생성한다. 그 후, 이 스위칭 신호는 전술한 열 전극 구동 회로 (20) 및 행 전극 구동 회로 (30 및 40) 에 인가된다. 즉, 열 전극 구동 회로 (20) 및 행 전극 구동 회로 (30 및 40) 는, 구동 제어 회로 (50) 로부터 공급되는 스위칭 신호에 응답하여, 도 2 에 나타난 구동 펄스를 생성한다.
또한, 리셋 펄스 (RPY) 및 유지 펄스 (IPX 및 IPY) 와 같은 다양한 구동 펄스를 생성하는 펄스 생성 회로가, 전술한 전극 구동 회로 내부의 각각의 행 및 열 전극에 제공된다. 이 펄스 생성 회로는 모두, 인덕터 (L) 과 커패시터 (C) 로 구성된 LC 공진 회로의 충전과 방전을 이용하여 다양한 구동 펄스를 생성한다.
즉, 공진 회로는 유도성 소자인 인덕터와, PDP (10) 의 방전 셀 (C(i,j)) 이 용량성 부하인 점을 이용하여 전력 수집 (power collection) 을 위한 커패시터를 결합하여 형성된다. 그 후, 구동 제어 회로 (50) 로부터 제공되는 스위칭 신호에 응답하여 FET 와 같은 스위칭 소자를 개폐함으로써 공진 회로를 소정의 타이밍으로 여기 (exciting) 하여, 소망의 구동 펄스가 생성된다.
이러한 방식으로, 전술한 종래 기술은, 용량성 부하를 구성하는 방전 셀을 구동하는 회로에 대하여 공진 회로를 이용함으로써 디스플레이 패널 구동 시의 전력 손실 (power dissipation) 을 개선시킴을 목적으로 한다. 그러나, 공진 회로를 이용하여 방전 셀을 여기시킬 때, 일반적으로 약 수십 볼트 내지 백 수십 볼트의 비교적 높은 전압이 이용된다. 이러한 이유로, 디스플레이 패널 구동 시의 전력 손실은 여전히 크며, 무효 전력 (reactive power) 의 감소의 개선이 요청된다.
본 발명은 전술한 문제점을 해결하기 위한 것이다. 본 발명에 의해 달성되는 목적의 예는, 예를 들어, 방전 셀을 여기시킬 때 전력 소비 (power consumption) 를 감소시킬 수 있는 디스플레이 패널 구동 방법을 제공하는 것이다.
본 발명의 양태에 따라, 디스플레이 패널 구동을 위한 디스플레이 패널 구동 방법에 있어서, 상기 디스플레이 패널은 복수의 행 전극, 복수의 행 전극 쌍에 교차하도록 배열된 복수의 열 전극, 및 행 전극 쌍과 열 전극의 교차점에 배열된 용량성 발광 소자를 포함하며, 구동은 어드레싱 단계 및 유지 단계를 포함하는 구동 단계를 반복함으로써 행해지며, 유지 단계 동안에, 행 전극에 연결된 열 전극 구동 회로의 출력 단자는 고임피던스 상태로 유지되며, 각각의 행 전극 쌍을 구성하는 제 1 행 전극 및 제 2 행 전극 각각에 다양한 위상을 갖는 바이폴라 펄스 신호가 공급되는 디스플레이 패널 구동 방법이 제공된다.
발명의 실시형태
도 3 은 본 발명에 따른 디스플레이 패널 구동 방법을 수행하는 디스플레이 패널 구동 장치의 구성을 나타내는 블록도이다.
도 3 에서, 디스플레이 패널 PDP (10) 는, 하나의 스크린의 행 (제 1 행부터 제 n 행) 에 대응하여 행 전극 (X) 와 행 전극 (Y) 각각의 쌍이 행 전극을 구성하도록 형성되는, 행 전극 (X1 ~ Xn) 과 행 전극 (Y1 ~ Yn) 을 갖는다. 또한, PDP (10) 에서, 열 전극 (Z1 ~ Zm) 은 도면에 나타나지 않은 유전체층과 방전 공간층을 사이에 끼고, 행 전극에 수직하게 형성되며 하나의 스크린의 열 (제 1 열부터 제 m 열까지) 에 대응한다. 단일 방전 셀 (C(i, j)) 은 행 전극 (Xi, Yi) 의 각각의 단일 쌍과 단일 열 전극 (Zj) 의 교차 부분에 형성된다.
행 전극 구동 회로 (31) 는, 전술한 리셋 펄스 및 유지 펄스와 같은 다양한 구동 펄스를 생성하며, 이 펄스를 행 전극 (Y1 ~ Yn) 에 소정의 타이밍에 인가한다. 유사하게, 행 전극 구동 회로 (41) 또한 다양한 구동 펄스를 생성하며 소정의 타이밍에 이 펄스를 행 전극 (X1 ~ Xn) 에 인가한다. 또한, 열 전극 구동 회로 (21) 는, 제 1 내지 제 n 디스플레이 라인에 대응하는 픽셀 데이터에 대응하여 픽셀 데이터 펄스를 생성하며, 이 펄스는 열 전극 (Z1 ~ Zm) 에 연속적으로 인가된다.
또한, 전술한 다양한 구동 펄스를 생성하는 펄스 생성 회로가, 행 전극 구동 회로 (31 및 41) 및 열 전극 구동 회로 (21) 내부의 각각의 행렬 전극에 제공된다.
구동 제어 회로 (51) 는, 전술한 다양한 구동 펄스가 생성되도록, 공급되는 비디오 신호에 기초하여 다양한 스위칭 신호를 생성한다. 그 후, 이 스위칭 신호는 열 전극 구동 회로 (21) 및 행 전극 구동 회로 (31 및 41) 내부에 배열된 펄스 생성 회로에 인가된다.
다음으로, 행 전극 구동 회로 (31 및 41) 및 열 전극 구동 회로 (21) 내부에 배열된 펄스 생성 회로 중 하나의 구체적인 구성을, 도 4 에 나타난 회로도를 참조하여 설명한다.
도 4 에 나타난 회로는 본 발명에 따른 디스플레이 패널 구동 방법이 수행될 수 있는 예시적인 실시형태일 뿐이며, 본 발명은 이 실시형태의 회로 구성에 한정되는 것이 아니다. 또한, 도 4 에 나타난 회로는 PDP (10) 의 단일 방전 셀의 구성, 즉, 행 전극의 단일 쌍 및 단일 열 전극을 포함하는 펄스 생성 회로의 구성을 설명한다. 따라서, 도 4 에 나타난 펄스 생성 회로는, 하나의 스크린의 디스플레이 라인의 제 1 내지 제 n 행 각각에 대해 그리고 제 1 내지 제 m 열 각각에 대해, 각각의 행 전극 구동 회로 (31 및 41) 및 열 전극 구동 회로 (21) 내부에 배열된다.
먼저, 도 4 에 나타난 행 전극 구동 회로 (31; Y 전극 구동 회로) 에 포함된 펄스 생성 회로의 구성을 설명한다.
도 4 에서, DC 전압 +Vs/2 와 -Vs/2 를 생성하는, 나타나지 않은 DC 전원의 접지 터미널 (0 V) 이, PDP (10) 의 접지 포텐셜인 접지 포텐셜 G (0 V) 에 연결된다. 또한, 이 회로에서, DC 전원의 포지티브 터미널 (+Vs/2) 은 전원 터미널 (T1) 에 연결되어 있고, 네거티브 터미널 (-Vs/2) 은 전원 터미널 (T2) 에 연결되어 있다.
또한, 스위치 (B2YS) 의 한 터미널은 전원 터미널 (T1) 에 연결되고, 스위치 (B2YS) 의 다른 터미널은 다이오드 (G2YD) 의 애노드, 직렬 브랜치 (U2Y) 및 직렬 브랜치 (D2Y) 각각의 한 터미널, 및 연결 라인 (Y12) 에 연결된다. "직렬 브랜치 (U2Y)" 는 인덕터 (U2YL), 다이오드 (U2YD), 및 스위치 (U2YS) 로 구성된 직렬 회로를 지칭한다. 마찬가지로, "직렬 브랜치 (D2Y)" 는 인덕터 (D2YL), 다이오드 (D2YD), 및 스위치 (D2YS) 로 구성된 직렬 회로를 지칭한다.
한편, 직렬 브랜치 (U2Y) 및 직렬 브랜치 (D2Y) 의 다른 터미널 둘 모두는 커패시터 (C2) 의 한 터미널에 연결되며, 한편 커패시터 (C2) 의 다른 터미널은 접지 G (0 V) 에 연결된다. 또한, 직렬 브랜치 (U2Y), 직렬 브랜치 (D2Y), 및 커패시터 (C2) 로 구성된 부분은, 행 전극 구동 회로 (31) 에 포함된 펄스 생성 회로에서 단일 공진 회로를 구성한다.
한편, 다이오드 (G2YD) 의 캐소드는 스위치 (G2YS) 의 한 터미널에 연결되며, 한편 스위치 (G2YS) 의 다른 터미널은 다이오드 (B1YD) 의 애노드, 전술한 커패시터 (C2) 의 다른 터미널, 및 접지 G (0 V) 에 연결된다.
또한, 다이오드 (B1YD) 의 캐소드는 스위치 (B1YS) 의 한 터미널에 연결되며, 한편 스위치 (B1YS) 의 다른 터미널은 스위치 (G1YS) 의 한 터미널, 연결 라인 (Y12), 및 직렬 브랜치 (U1Y) 및 직렬 브랜치 (D1Y) 각각의 한 터미널에 연결된다. "직렬 브랜치 (U1Y)" 는 인덕터 (U1YL), 다이오드 (U1YD), 및 스위치 (U1YS) 로 구성된 직렬 회로를 지칭한다. 마찬가지로, "직렬 브랜치 (D1Y)" 는 인덕터 (D1YL), 다이오드 (D1YD), 및 스위치 (D1YS) 로 구성된 직렬 회로를 지칭한다.
또한, 직렬 브랜치 (U1Y) 및 직렬 브랜치 (D1Y) 의 다른 터미널 둘 모두는 커패시터 (C1) 의 한 터미널에 연결되며, 한편 커패시터 (C1) 의 다른 터미널은 접 지 G (0 V) 에 연결된다. 또한, 직렬 브랜치 (U1Y), 직렬 브랜치 (D1Y), 및 커패시터 (C1) 로 구성된 부분은, 행 전극 구동 회로 (31) 에 포함된 펄스 생성 회로에서 또다른 단일 공진 회로를 구성한다. 또한, 스위치 (G1YS) 의 다른 터미널은 전원 단자 (T2(-Vs/2)) 에 연결된다.
한편, 연결 라인 (Y12) 은 저항 (R1) 의 일단자, 스위치 (VofS) 의 일단자, 바이어스 전원 (Vh) 의 캐소드, 스위치 (S21) 의 일단자, 및 다이오드 (D21) 의 애노드에 연결된다. 저항 (R1) 의 타단자는 스위치 (RYS)를 통하여 전원 단자 T3 (+Vry) 에 연결되며, 한편 스위치 (VofS) 의 타단자는 전원 단자 (T4(-Vof)) 에 연결된다. 또한, 전원 (Vh) 의 애노드는 스위치 (S22) 의 일단자 및 다이오드 (D22) 의 캐소드에 연결된다. 또한, 다이오드 (D21) 의 캐소드 및 다이오드 (D22) 의 애노드 뿐만 아니라, 스위치 (21) 및 스위치 (22) 의 타단자도 연결 라인 (Y11) 에 연결된다. 또한, 연결 라인 (Y12) 와 연결 라인 (Y11) 사이에 배열된 회로는, 리셋 단계 및 어드레싱 단계에서 리셋 펄스 및 스캐닝 펄스를 생성하는 부분이다.
연결 라인 (Y11) 은 PDP (10) 의 Y 행 전극에 도달하는 펄스 신호에 대한 출력 단자이며, 따라서 PDP (10) 의 방전 셀 (C(i, j)) 의 커패시턴스 소자에 연결된다.
다음으로, 도 4 에 나타난 행 전극 구동 회로 (41; X 전극 구동 회로) 에 포함된 펄스 생성 회로의 구성을 설명한다.
도 4 에서, 도시되지 않은 전원 회로로부터의 DC 전압 +Vs/2 는 전원 단자 (T5) 에 연결되며, DC 전압 -Vs/2 는 전원 단자 (T6) 에 연결된다. 또한, 스위치 (B2XS) 의 일단자는 전원 단자 (T5) 에 연결되며, 스위치 (B2XS) 의 타단자는 다이오드 (G2XD) 의 애노드, 직렬 브랜치 (U2X) 와 직렬 브랜치 (D2X) 각각의 일단자, 및 연결 라인 (Y11) 에 연결된다. "직렬 브랜치 (U2X)" 는 인덕터 (U2XL), 다이오드 (U2XD), 및 스위치 (U2XS) 로 구성된 직렬 회로를 지칭한다. 마찬가지로, "직렬 브랜치 (D2X)" 는 인덕터 (D2XL), 다이오드 (D2XD), 및 스위치 (D2XS) 로 구성된 직렬 회로를 지칭한다.
또한, 직렬 브랜치 (U2X) 및 직렬 브랜치 (D2X) 의 타단자 둘 모두는 커패시터 (C4) 의 일단자에 연결되며, 한편 커패시터 (C4) 의 타단자는 접지 G (0 V) 에 연결된다. 또한, 직렬 브랜치 (U2X), 직렬 브랜치 (D2X), 및 커패시터 (C4) 로 구성된 부분은, 행 전극 구동 회로 (41) 에 포함된 펄스 생성 회로에서 단일 공진 회로를 구성한다.
한편, 다이오드 (G2XD) 의 캐소드는 스위치 (G2XS) 의 일단자에 연결되며, 한편 스위칭 (G2XS) 의 타단자는 다이오드 (B1XD) 의 애노드, 전술한 커패시터 (C4) 의 타단자, 및 접지 G (0 V) 와 연결된다.
또한, 다이오드 (B1XD) 의 캐소드는 스위칭 (B1XS) 의 일단자에 연결되며, 한편 스위치 (B1XS) 의 타단자는 스위치 (G1XS) 의 일단자, 연결 라인 (Y11), 및 직렬 브랜치 (U1X) 와 직렬 브랜치 (D1X) 각각의 일단자에 연결된다. "직렬 브랜치 (U1X)" 는 인덕터 (U1XL), 다이오드 (U1XD), 및 스위치 (U1XS) 로 구성된 직렬 회로를 지칭한다. 마찬가지로, "직렬 브랜치 (D1X)" 는 인덕터 (D1XL), 다 이오드 (D1XD), 및 스위치 (D1XS) 로 구성된 직렬 회로를 지칭한다.
직렬 브랜치 (U1X) 및 직렬 브랜치 (D1X) 의 타단자 둘 모두는 커패시터 (C3) 의 일단자에 연결되며, 한편 커패시터 (C3) 의 타단자는 접지 G (0 V) 에 연결된다. 또한, 직렬 브랜치 (U1X), 직렬 브랜치 (D1X), 및 커패시터 (C3) 로 구성된 부분은, 행 전극 구동 회로 (41) 에 포함된 펄스 생성 회로에서 또다른 단일 공진 회로를 구성한다. 또한, 스위치 (G1XS) 의 타단자는 전원 단자 (T6( -Vs/2)) 에 연결된다.
한편, 연결 라인 (X11) 은 저항 (R2) 의 일단자에 연결되며, 저항 (R2) 의 타단자는 스위치 (RXS)를 통하여 전원 단자 (T7(+Vrx)) 에 연결된다. 또한, 연결 라인 (Y11) 은 PDP (10) 의 X 행 전극에 도달하는 펄스 신호에 대한 출력 단자이며, 따라서 PDP (10) 의 방전 셀 (C(i, j)) 의 커패시턴스 소자에 연결된다.
다음으로, 도 4 에 나타난 열 전극 구동 회로 (21; Z 전극 구동 회로) 에 포함된 펄스 생성 회로의 구성을 설명한다.
도 4 에서, 도시되지 않은 전원 회로로부터의 DC 전압 +Va 가 전원 단자 (T8) 에 연결되며, 또한 스위치 (BAS) 의 일단자에도 연결된다.
한편, 스위치 (BAS) 의 타단자는 직렬 브랜치 (UA) 와 직렬 브랜치 (DA) 각각의 일단자, 및 스위치 (S31) 의 일단자에 연결된다. "직렬 브랜치 (UA)" 는 인덕터 (UAL), 다이오드 (UAD), 및 스위치 (UAS) 로 구성된 직렬 회로를 지칭한다. 마찬가지로, "직렬 브랜치 (DA)" 는 인덕터 (DAL), 다이오드 (DAD), 및 스위치 (DAS) 로 구성된 직렬 회로를 지칭한다.
또한, 직렬 브랜치 (UA) 및 직렬 브랜치 (DA) 의 타단자 둘 모두는 커패시터 (C5) 의 일단자에 연결되며, 한편 커패시터 (C5) 의 타단자는 접지 G (0 V) 에 연결된다. 또한, 직렬 브랜치 (UA), 직렬 브랜치 (DA), 및 커패시터 (C5) 로 구성된 부분은, 열 전극 구동 회로 (21) 에 포함된 펄스 생성 회로에서 단일 공진 회로를 구성한다.
한편, 스위치 (S31) 의 타단자는 스위치 (S32) 의 일단 및 연결 라인 (Z11) 에 연결되며, 한편 스위치 (S32) 의 타단자는 접지 G (0 V) 에 연결된다. 또한, 연결 라인 (Z11) 은 PDP (10) 의 열 전극 (Z 전극) 에 도달하는 펄스 신호에 대한 출력 단자이며, 따라서 PDP (10) 의 방전 셀 (C(i, j)) 의 커패시턴스 소자에 연결된다.
다음으로, 본 발명에 따른 디스플레이 패널 구동 방법을 설명한다.
먼저, 본 발명의 제 1 양태인, 유지 단계 기간 동안의 열 전극 (Z 전극) 프로세싱을 설명한다.
도 5 에서는, 전술한 도 4 에서 나타난 회로의 방전 셀에 중점을 둔 회로 구성 도면이 나타난다. 도 5 에서, Y11 은 행 전극 구동 회로 (31) 로부터 PDP (10) 의 방전 셀의 Y 전극으로의 연결 라인이며, 이는 동시에 Y11 이 행 전극 구동 회로 (31) 로부터 Y 전극까지의 출력 단자임을 의미한다. 마찬가지로, X11 및 Z11 은 행 전극 구동 회로 (41) 및 열 전극 구동 회로 (21) 로부터 방전 셀의 X 전 극 및 Z 전극까지의 출력 단자를 표시한다.
도 5 에 나타난 PDP (10) 의 방전 셀에서, X 전극과 Y 전극 사이, Y 전극과 Z 전극 사이, 및 X 전극과 Z 전극 사이에 형성된 커패시턴스 소자를 각각 CXY, CZY, 및 CZX 라 지칭한다.
통상의 구동 회로에서, 유지 단계의 기간 동안 방전 셀의 Z 전극이 접지 전위에 연결되어 있기 때문에, 열 전극 구동 회로 (21) 의 스위치 (S31) 은 오프로 설정되었고 스위치 (S32) 는 온으로 설정되었다. 따라서, 이 기간 동안 X11 과 Y11 사이의 결합 커패시턴스가 C1 으로 주어지면, C1 의 값은 다음과 같이 표현될 수 있다.
C1 = CXY + CZY (or CXY + CZX)
그러나, 유지 단계의 기간 동안 유지 펄스 신호가 X 전극 및 Y 전극에 인가되며, 방전 셀은 각각의 구동 회로에 포함된 공진 회로에 의해 여기된다. 따라서 이때 방전 셀 부하 커패시턴스가 더 작을수록, 즉 전술한 C1 의 값이 더 작을수록 여기 동안의 전력 손실이 작아진다.
이 점에 중점을 두어, 본 발명의 특징은, 유지 단계의 기간 동안 열 전극 구동 회로 (21) 의 스위치 (S31 및 S32) 양자 모두가 오프로 설정되며 Z11 은 고임피던스를 유지하며, 따라서 Z11 에 연결된 Z 전극을 전기적 플로팅 (floating) 상태에 둔다는 점이다. 즉, 본 발명에 따라 X11 과 Y11 사이의 결합 커패시턴스가 C2 로 주어지면, C2 는 직렬 브랜치 (CZY 및 CZX), 및 CXY 의 병렬 회로이다. 따 라서, C2 는 다음과 같이 표현될 수 있다.
C2 = CXY + {(CZY x CZX) / (CZY + CZX)}
이때,
CZY = CZX
라 가정한다면,
상기 수식은
C2 = CXY + CZY/2
와 같이 된다.
그리고 본 발명의 실시형태의 결합 커패시턴스 (C2) 가 통상적인 기술의 경우에 있어서의 결합 커패시턴스 (C1) 에 비해서 확실히 더 작다는 것은 명백하다.
방전 셀의 전극들 간에 특정한 커패시턴스 소자를 가정하면, 예를 들어:
CXY = 80.7 pF/line
CZY = 78.5 pF/line
CZX = 78.5 pF/line
전술한 수식을 이용하면,
C1 = 154.2 pF/line
C2 = 117.5 pF/line
이 얻어진다.
즉, 전술한 예에서 유지 단계의 기간 동안에 열 전극을 플로팅 상태에 둠으로써, 방전 셀의 부하 커패시턴스는 약 20 % 정도 줄어들 수 있다. 통상의 유지 단계에서, 공진에 의한 전력 회수가 행해지며, 공진 경로의 저항 성분 및 공진 시간이 일정하다고 가정하면 부하 커패시턴스는 20 % 감소하며, 따라서 소비 전력을 약 35 % 정도 감소시킬 수 있다.
다음으로, 본 발명의 제 2 양태인, 유지 단계의 기간 동안에 X 전극 및 Y 전극에 유지 펄스를 공급하는 방법을 설명한다.
도 5 에 나타난 열 전극 구동 회로 (21) 의 스위치 (S31 및 S32) 는 보통, FET 와 같은 반도체 소자를 이용하여 구성된다. FET를 이용할 때 드레인과 소스 간에 기생 다이오드 (parasitic diode) 가 형성되므로, 도 6 에 나타난 바와 같이 다이오드 (D31 및 D32) 는 스위치 (S31 및 S32) 에 병렬 연결된다.
통상적인 구동 방법에서, 유지 단계의 기간 동안에 X 전극 및 Y 전극에 인가되는 유지 펄스의 전압은 이백 수십 볼트 근처에 이른다. 한편, 도 6 에서 명확히 나타나듯이, Z 전극의 전압 (VZ) 는 X 전극의 전압 (VX) 과 Y 전극의 전압 (VY) 을 상호-전극 커패시턴스 성분 (CZY 와 CZX) 로 나눈 것이다. 그리고 전술한 CZY = CZX 의 조건을 고려하여, VZ 의 값은 VX 와 VY 의 평균 전압으로,
VZ= (VX + VY) / 2
과 같이 나타낼 수 있다.
즉, 통상의 구동 방법에서 유지 단계의 기간 동안에, X 전극과 Y 전극에 인 가되는 유지 펄스의 전압에 기인하여, 백 수십 볼트 정도의 전압이 Z 전극에 나타난다.
한편, 열 전극 구동 회로 (21) 에 포함된 전원 전압의 설정값 (이하 "어드레스 전압" 이라 지칭함) 은 일반적으로 60 V 정도이며, 이는 VX 와 VY 의 평균 전압인 VZ 에 비해서 매우 낮다. 따라서, 유지 단계의 기간 동안에, 열 전극 구동 회로 (21) 에 제공된 FET 의 기생 다이오드는 VZ 의 값이 약 60 V 를 초과하는 시점에 클램핑된다. 또한, VZ 의 값이 약 60 V 를 초과하는 시점은 X 전극 및 Y 전극에 인가되는 유지 펄스의 전압값이 약 120 V 를 초과할 때이며, 이는 방전 셀의 여기 (excitation) 가 여전히 중간 단계 (midpoint stage) 에 있음을 의미한다.
이와 관련하여, Z 전극에 대한 출력 단자 (Z11) 를 매우 높은 임피던스 상태로 유지함으로써, 본 발명의 제 1 양태로 설명된 방전 셀의 여기 동안에 부하 커패시턴스의 감소가 먼저 가능해진다. 따라서, 유지 공진 동안에 열 전극 구동 회로 (21) 의 기생 다이오드가 클램핑되고 출력 단자 (Z11) 의 고임피던스상태를 유지하지 어려우면, 전력 감소의 기본 원리는 달성될 수 없다.
이러한 이유로, 본 발명의 실시예에서는, 도 7a 내지 7d 에 나타난 전압 파형과 같이 X 전극 및 Y 전극에 인가되는 유지 펄스 신호를 고안하고 전술한 기생 다이오드의 클램핑을 방지함으로써, Z 전극에 대한 출력 단자는 고임피던스 상태로 유지된다. 7a 내지 7d 의 타임 차트를 참조하여, 본 발명의 실시예를 이하 더 설명한다.
먼저, X 전극에 인가되는 유지 펄스 신호의 전압 파형 (이하 "X 유지 신호" 라 함) 이 도 7a 에 나타난다. 도 7a 에 나타난 바와 같이, X 유지 신호의 한 주기는 포지티브 펄스를 포함하는 반 주기와 네거티브 펄스를 포함하는 반 주기로 구성된다. 이 반 주기의 각각에 있어서, 네거티브 펄스의 상승 시작 시간 t1` 는 포지티브 펄스의 상승 완료 시간 t1 보다 길다. 또한, 포지티브 펄스의 하강 시작 시간 t2 는 네거티브 펄스의 하강 완료 시간 t2` 보다 길게 설정된다. 도 7a 에서 포지티브 펄스의 펄스폭은 네거티브 펄스의 펄스폭보다 넓게 설정되지만, 양 펄스의 극성을 역으로 설정하는 것도 또한 가능하다.
한편, Y 전극에 인가되는 유지 펄스 신호 (이하 "Y 유지 신호" 라 함) 가 도 7b 에 나타난다. 도 7b 에 나타난 바와 같이, Y 유지 신호는 X 유지 신호의 위상으로부터 반 주기만큼 옮겨진다.
유지 단계의 기간 동안에 X 유지 신호 및 Y 유지 신호는 방전 셀의 X 전극 및 Y 전극에 인가되며, 따라서 X 전극과 Y 전극 간의 전위차의 변화, 즉 (X - Y) 전압 변화는 도 7c 에 나타난 전압 파형을 제공한다. 도 7c 에서 명확히 나타나듯이, X 와 Y 유지 신호의 반 주기에 대하여 X 전극과 Y 전극 간의 전위차의 피크값은, 유지 방전에 필요한 전압인 이백 수십 볼트에 달하며, 각각의 피크값에 대해서 방전 셀에서 유지 방전이 유도된다.
전술한 바와 같이, 유지 단계의 기간 동안 Z 전극의 전압은 X 전극과 Y 전극의 평균 전압인 (X + Y)/2 이며, 따라서 X 또는 Y 유지 신호에 대응하는 Z 전극 의 전압은 도 7d 에 나타난 전압 파형을 제공한다. 도 7d 에서 명백히 나타나듯이, Z 전극의 전압은 피크값에서도 60 V 이하로 유지되며, 열 전극 구동 회로 (21) 에 제공되는 FET 의 기생 다이오드의 클램핑을 방지할 수 있다. 즉, 본 실시형태에 따라 X 및 Y 유지 신호를 X 전극과 Y 전극에 공급함으로써, 유지 방전에 영향을 미치지 않고 Z 전극을 플로팅 상태로 유지할 수 있으며, 따라서 유지 공진을 구동하는 동안에 부하 커패시턴스의 감소를 달성할 수 있다.
다음으로, 본 발명의 실시형태의 유지 단계의 방식을 도 4 의 회로도와 도 8 의 타임 차트를 참조하여 설명한다.
도 4 의 회로에 포함된 스위칭 소자는, 예를 들어, FET 드레인 단자 및 소스 단자를 이용하여 구성되거나, 또는 다른 반도체 소자를 이용하여 구성될 수 있다. 또한, FET 를 이용할 때, 스위칭 소자의 온-오프 제어는 FET 의 게이트 단자에 제어 신호를 인가함으로써 달성된다.
또한, 도 4 에 나타난 모든 스위칭 소자의 온-오프 조건은, 도 3 에 나타난 구동 제어 회로 (51) 로부터 공급되는 제어 신호로 제어된다. 그러나, 도 8 에 나타난 타임 차트에서, 구동 제어 회로 (51) 로부터 공급되는 다양한 제어 신호는 설명을 간략화하기 위해 생략하며, 단순히 시간순으로 나타난 스위칭 소자 각각의 온-오프 조건의 변화만이 나타난다.
다음의 설명에서, 예를 들어 U1XS 처럼, 스위칭 소자 각각의 명칭은 도면 부호로만 표기된다. 마찬가지로, 예를 들어 C1 및 U1XL 처럼, 커패시터 및 인덕터와 같은 다른 소자도 오직 도면 부호로만 지시된다.
먼저, 도 8 의 타임 차트에 나타난 X 유지 신호의 생성을 설명한다.
도 8 의 시간 t0 에서, 행 전극 구동 회로 (21) 의 S31 및 S32 가 턴오프되며, 방전 셀의 Z 전극에 연결된 Z11 은 고임피던스의 상태에 있다.
다음으로, 시간 t1 에서, 행 전극 구동 회로 (41; X 전극 구동 회로) 의 U2XS 는 턴온되며 G2XS 는 턴오프되어, C4 는 직렬 브랜치 (U2X) 를 통하여 X 전극으로의 출력 단자인 X11 로 연결된다. C4 는 수단 (도면에 나타나지 않음) 에 의해 미리 소정의 전위로 충전되며, 이 충전 전류는 공진 회로 (U2X)를 통하여, X 전극에 연결된 방전 셀의 커패시턴스 소자로 흘러서, X 전극의 전위가 공진 전류에 기인하여 증가되기 시작한다. 그 후, B2XS 가 시간 t2 에서 턴온되므로, X 전극의 전위는 T5 의 전위 (+Vs/2) 에서 클램핑된다.
그 후, 시간 t7 에서, U2XS 및 B2XS 가 턴오프되며 D2XS 가 턴온되어, X 전극의 클램핑이 해제 (releasing) 되며, 이제 직렬 브랜치 (D2X) 는, 직렬 브랜치 (U2X) 대신 X 전극에 연결된다. 이러한 방식으로, 방전 셀의 커패시턴스 소자에 충전된 전하는 공진 회로 (D2X) 를 통하여 C4 로 방전되며, X 전극의 전위는 점차 감소된다. 그 후, 시간 t8 에서, D2XS 는 턴오프되고 G2XS 는 턴온되며, 따라서 X 전극의 전위가 G2XD 를 통하여 접지 전위로 클램핑되도록 직렬 브랜치 (D2X) 는 X 전극으로부터 연결 해제된다.
다음으로, 시간 t11 에서, D1XS 는 턴온되며 C3 는 직렬 브랜치 (D1X) 를 통하여 X 전극에 연결된다. C3 가 수단 (도면에 나타나지 않음) 에 의해 소정의 네거티브 전위로 미리 충전되기 때문에, X 전극의 전위는 공진 회로 (D1X)를 통하는 공진 전류에 의해 점차 감소된다. 그 후, 시간 t12 에서, X 전극의 전위가 T6 의 전위 (-Vs/2) 로 클램핑되도록 G1XS 가 턴온된다.
그 후, 시간 t13 에, D1XS 와 G1XS 가 턴오프되고 U1XS 가 턴온되며, X 전극의 클램핑이 해제되며, 이제 C3 가 직렬 브랜치 (D1X) 대신에 직렬 브랜치 (U1X) 를 통하여 X 전극에 연결된다. 이러한 방식으로 X 전극의 전위는 공진 회로 (U1X) 와 C3 의 전력 수집에 기인하여 점차 증가한다.
그 후, 시간 t14 에, 직렬 브랜치 (U1X) 가 X 전극으로부터 연결 해제되고 X 전극의 전위가 B1XD 를 통하여 접지 전위로 클램핑되도록, U1XS 는 턴오프되며 B1XS 는 턴온된다.
도 8 에 나타난 X 유지 신호의 1 주기 부분의 전압 파형이, 전술한 동작에 의해 생성된다.
다음으로, Y 유지 신호의 생성을 설명한다. Y 전극에 대한 유지 신호는, 연결 라인 (Y12) 및 리셋 펄스-스캐닝 펄스 생성 부분을 통하여 출력 단자 (Y11) 에 연결되지만, 이 부분의 동작은 본 발명과 직접적인 관계를 가지는 것은 아니다. 따라서, 이 부분의 동작은 다음 설명에서는 생략하며, 연결 라인 (Y12) 는 Y 전극에 대한 출력 단자라는 가정 하에 설명한다.
먼저, X 유지 신호의 경우처럼, 도 8 의 타임 차트에 나타난 t0 에서, 행 전극 구동 회로 (21) 의 S31 및 S32 는 턴오프되며, 방전 셀의 Z 전극은 플로팅 상태에 있다.
다음으로, 시간 t1 에서, 행 전극 구동 회로 (31; Y 전극 구동 회로) 의 B1YS 가 턴오프되어, Y12 의 접지 전위로의 클램핑이 해제된다. 그 후, 시간 t3 에, D1YS 는 턴온되며 C1 은 직렬 브랜치 (D1Y) 를 통하여 Y12 에 연결된다. C1 이 수단 (도면에 나타나지 않음) 에 의하여 미리 소정의 네거티브 전위로 충전되었기 때문에, Y12 의 전위는 공진 회로 (D1Y) 를 통한 공진 전류에 의해 점차 감소된다. 그 후, 시간 t4 에서, Y12 의 전위가 T2 의 전위 (-Vs/2) 로 클램핑되도록 G1YS 가 턴온된다.
그 후, 시간 t5 에서, D1YS 및 G1YS 는 턴오프되며 U1YS 는 턴온되어 Y12의 클램핑이 해제되며, C1 은, 직렬 브랜치 (D1Y) 대신 직렬 브랜치 (U1Y) 를 통하여 Y12 에 연결된다. 이러한 방식으로, Y12 의 전위는 공진 회로 (U1Y) 및 C1 의 전력 수집에 기인하여 점차 증가한다.
그 후, 시간 t6 에서, 직렬 브랜치 (U1Y) 가 Y12 로부터 연결 해제되며 Y12 의 전위가 B1YD 를 통하여 접지 전위로 클램핑되도록, U1YS 는 턴오프되며 B1YS 는 턴온된다.
다음으로, 시간 t9 에서, U2YS 는 턴온되며 C2 는 직렬 브랜치 (U2Y) 를 통해서 Y12 에 연결된다. C2 는 수단 (도면에 나타나지 않음) 에 의해서 소정의 전위로 미리 충전되며, 이 충전 전류는 공진 회로 (U2Y) 를 통해서 Y 전극에 연결된 방전 셀의 커패시턴스 소자로 흘러서, Y 전극의 전위는 공진 전류에 기인하여 증가하기 시작한다. 그 후, B2YS 가 시간 t10 에서 턴온되기 때문에, Y12 의 전위는 T1 의 전위 (+Vs/2) 로 클램핑된다.
그 후, 시간 t15 에서, U2YS 및 B2YS 가 턴오프되며 D2YS 가 턴온되어, Y12 의 클램핑이 해제되며, 직렬 브랜치 (D2Y) 는, 직렬 브랜치 (U2Y) 대신 Y12 에 연 결된다. 이러한 방식으로, 방전 셀의 커패시턴스 소자에 충전된 전류는 공진 회로 (D2Y) 를 통하여 C2 로 흐르며, Y 전극의 전위는 점차 감소된다. 그 후, 시간 t16 에서, D2YS 는 턴오프되며 G2YS 는 턴온되어, Y 전극의 전위가 G2YD 를 통하여 접지 전위로 클램핑되도록 직렬 브랜치 (D2Y) 는 Y12 로부터 연결 해제된다. 따라서, 도 8 에 나타난 바와 같이, Y 유지 신호의 1 주기 부분의 전압 파형이 생성된다.
전술한 동작은 도 4 에 나타난 구동 회로의 유지 기간 동안에 반복해서 수행되며, 이러한 방식으로 도 8 에 나타난 유지 신호는 방전 셀의 X 및 Y 전극에 주기적으로 나타난다.
전술한 바와 같이, 본 발명에 의하면, 열 전극 구동 회로의 출력 단자는 유지 단계의 전체 기간 동안에 고임피던스 상태로 유지될 수 있으며, 방전 셀의 커패시턴스 부하가 감소될 수 있으며, 따라서 유지 단계에서 전력 소비를 감소시킬 수 있다.
전술한 설명은,
(1) 리셋 단계에서 리셋 방전에 의해, 벽 전하가 디스플레이 패널의 모든 방전 셀 내에서 일시적으로 형성되며;
(2) 후속적으로, 방전 셀의 일부에서의 벽 전하는, 어드레싱 단계에서의 선택적 방전 제거에 의해 선택적으로 제거되어, 각각의 방전 셀의 발광 상태 또는 비발광 상태를 설정하는;
디스플레이 패널 구동 시퀀스의 예를 이용하였다.
그러나, 본 발명은 이 실시형태에 한정되지는 않는다. 본 발명에 따른 디스플레이 패널 구동 방법은, 예를 들어, 각각의 방전 셀의 발광 상태 또는 비발광 상태를 설정하기 위한 선택적 쓰기 방전에 의해 벽 전하가 어드레싱 단계에서 선택적으로 형성된 후, 리셋 방전에 의해 모든 방전 셀이 비발광 상태로 초기화되는 구동 시퀀스에 적용될 수 있다.
전술한 바와 같이, 본 발명에 의하면, 열 전극 구동 회로의 출력 단자는 유지 단계의 전체 기간 동안에 고임피던스 상태로 유지될 수 있으며, 방전 셀의 커패시턴스 부하가 감소될 수 있으며, 따라서 유지 단계에서 전력 소비를 감소시킬 수 있다.

Claims (4)

  1. 디스플레이 패널 구동을 위한 디스플레이 패널 구동 방법에 있어서,
    상기 디스플레이 패널은 복수의 행 전극 쌍, 상기 복수의 행 전극 쌍에 교차하도록 배열된 복수의 열 전극, 및 상기 행 전극 쌍과 상기 열 전극의 교차점에 배열된 용량성 발광 소자를 포함하며,
    구동은 어드레싱 단계 및 유지 단계를 포함하는 구동 단계를 반복함으로써 행해지며,
    상기 유지 단계 동안에, 상기 열 전극에 연결된 열 전극 구동 회로의 출력 단자는 고임피던스 상태로 유지되며, 상기 행 전극 쌍 각각을 구성하는 제 1 행 전극 및 제 2 행 전극 각각에 다른 위상을 갖는 바이폴라 펄스 신호가 공급되는 디스플레이 패널 구동 방법.
  2. 제 1 항에 있어서,
    위상이 상기 제 1 행 전극에 공급되는 바이폴라 펄스 신호와 반주기 다른 바이폴라 펄스 신호가, 상기 제 2 행 전극에 공급되는 디스플레이 패널 구동 방법.
  3. 제 2 항에 있어서,
    상기 바이폴라 펄스 신호의 1 주기는, 소정 극성의 펄스를 포함하는 제 1 반주기, 및 상기 소정 극성의 펄스와 반대되는 극성의 펄스를 포함하는 제 2 반주기 를 포함하며,
    상기 제 2 반주기에 포함되는 펄스는, 상기 제 1 반주기에서 펄스의 상승 시간이 경과한 후에 상승하며,
    상기 제 1 반주기에 포함되는 펄스는, 상기 제 2 반주기에서 펄스의 하강 시간이 경과한 후에 하강하는 디스플레이 패널 구동 방법.
  4. 제 1 항에 있어서,
    상기 바이폴라 펄스 신호에 포함되는 포지티브 펄스 및 네거티브 펄스의 상승 에지 부분 및 하강 에지 부분은, 공진 회로의 공진에 기초한 전위 쉬프트에 의해 발생되는 디스플레이 패널 구동 방법.
KR1020040024229A 2003-04-17 2004-04-08 디스플레이 패널 구동 방법 KR100589882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00112530 2003-04-17
JP2003112530A JP2004317832A (ja) 2003-04-17 2003-04-17 表示パネル駆動方法

Publications (2)

Publication Number Publication Date
KR20040090703A KR20040090703A (ko) 2004-10-26
KR100589882B1 true KR100589882B1 (ko) 2006-06-19

Family

ID=32906057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024229A KR100589882B1 (ko) 2003-04-17 2004-04-08 디스플레이 패널 구동 방법

Country Status (6)

Country Link
US (1) US7605781B2 (ko)
EP (1) EP1469446A3 (ko)
JP (1) JP2004317832A (ko)
KR (1) KR100589882B1 (ko)
CN (1) CN1538370A (ko)
TW (1) TWI265470B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603879B2 (ja) * 2004-12-28 2010-12-22 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置
CN101124618B (zh) * 2005-01-24 2010-06-16 伊菲雷知识产权公司 用于电致发光显示器的能量有效列驱动器
KR100667558B1 (ko) * 2005-06-24 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
CN100424738C (zh) * 2005-12-01 2008-10-08 帆宣系统科技股份有限公司 高分辨率的对向放电型等离子平面显示器的驱动方法
KR100800499B1 (ko) * 2006-07-18 2008-02-04 엘지전자 주식회사 플라즈마 디스플레이 장치
TWI486932B (zh) * 2013-04-03 2015-06-01 Himax Tech Inc 面板驅動電路
CN104714319B (zh) * 2014-12-23 2017-11-14 上海中航光电子有限公司 一种液晶显示面板及其显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3331690A1 (de) * 1983-09-02 1985-04-04 Aeg Elotherm Gmbh Parallelschwingkreisumrichter
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP2772753B2 (ja) 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JPH08123362A (ja) 1994-10-28 1996-05-17 Noritake Co Ltd プラズマディスプレイパネルの駆動方法
JP3522013B2 (ja) 1995-09-04 2004-04-26 富士通株式会社 画像表示装置、および画像表示装置の駆動方法
JP3591766B2 (ja) 1998-11-20 2004-11-24 パイオニア株式会社 Ｐｄｐ駆動装置
JP2000172228A (ja) * 1998-12-01 2000-06-23 Mitsubishi Electric Corp Ａｃ放電を利用した表示パネルの駆動方法
JP2000242223A (ja) 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置
JP3201603B1 (ja) 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP5031952B2 (ja) 2001-06-27 2012-09-26 株式会社日立製作所 プラズマディスプレイ
KR100431559B1 (ko) * 2001-07-03 2004-05-12 주식회사 유피디 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치

Also Published As

Publication number Publication date
TW200425010A (en) 2004-11-16
JP2004317832A (ja) 2004-11-11
KR20040090703A (ko) 2004-10-26
US7605781B2 (en) 2009-10-20
EP1469446A2 (en) 2004-10-20
EP1469446A3 (en) 2008-04-02
US20040207616A1 (en) 2004-10-21
CN1538370A (zh) 2004-10-20
TWI265470B (en) 2006-11-01

Similar Documents

Publication Publication Date Title
US7586486B2 (en) Display panel driving apparatus
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
KR100589882B1 (ko) 디스플레이 패널 구동 방법
KR100611287B1 (ko) 구동 회로 및 구동 방법
JP4510422B2 (ja) 容量性発光素子の駆動装置
JP2005128530A (ja) プラズマディスプレイパネルのエネルギー回収装置
EP1780691B1 (en) Plasma display device, driving apparatus and driving method thereof
JP2003233343A (ja) 表示パネル駆動回路
KR100740093B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100648685B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR101056437B1 (ko) 플라즈마 표시 장치
KR100805112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100764662B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
JP2005070762A (ja) プラズマパネルにおいてアドレス信号を発生する方法、及び該方法を実現するための装置
KR100739648B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100818198B1 (ko) 평면 표시 장치
KR100649526B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739625B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20080165092A1 (en) Plasma display device and method of driving the same
EP2113902A2 (en) Plasma display device and driving method thereof
KR20060033959A (ko) 플라즈마 디스플레이 패널의 어드레스 구동회로
KR20070036390A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR20080068213A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
JP2008233497A (ja) 表示パネルの駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee