JP3274444B2 - 駆動回路および表示装置 - Google Patents

駆動回路および表示装置

Info

Publication number
JP3274444B2
JP3274444B2 JP31763899A JP31763899A JP3274444B2 JP 3274444 B2 JP3274444 B2 JP 3274444B2 JP 31763899 A JP31763899 A JP 31763899A JP 31763899 A JP31763899 A JP 31763899A JP 3274444 B2 JP3274444 B2 JP 3274444B2
Authority
JP
Japan
Prior art keywords
potential
sustain
pulse
transition
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31763899A
Other languages
English (en)
Other versions
JP2001134233A (ja
Inventor
茂雄 木子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31763899A priority Critical patent/JP3274444B2/ja
Publication of JP2001134233A publication Critical patent/JP2001134233A/ja
Application granted granted Critical
Publication of JP3274444B2 publication Critical patent/JP3274444B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、放電セルを放電さ
せるための駆動パルスを出力する駆動回路およびこの駆
動回路を用いた表示装置に関するものである。
【0002】
【従来の技術】放電セルを駆動する従来の駆動回路とし
ては、例えば、プラズマディスプレイパネルのサステイ
ン電極を駆動するサステインドライバが知られている。
【0003】図5は、従来のサステインドライバの構成
を示す回路図である。図5に示すように、サステインド
ライバ400は、回収コンデンサC11、回収コイルL
11、スイッチSW11,SW12,SW21,SW2
2およびダイオードD11,D12を含む。
【0004】スイッチSW11は、電源端子V4とノー
ドN11との間に接続され、スイッチSW12は、ノー
ドN11と接地端子との間に接続されている。電源端子
V4には、電圧Vsusが印加される。ノードN11
は、例えば480本のサステイン電極に接続され、図5
では、複数のサステイン電極と接地端子との間の全容量
に相当するパネル容量Cpが示されている。
【0005】回収コンデンサC11は、ノードN13と
接地端子との間に接続されている。ノードN13とノー
ドN12との間にスイッチSW21およびダイオードD
11が直列に接続され、ノードN12とノードN13と
の間にダイオードD12およびスイッチSW22が直列
に接続されている。回収コイルL11は、ノードN12
とノードN11との間に接続されている。
【0006】図6は、図5のサステインドライバ400
の維持期間の動作を示すタイミング図である。図6に
は、図5のノードN11の電圧およびスイッチSW2
1,SW11,SW22,SW12の動作が示される。
【0007】まず、期間Taにおいて、スイッチSW2
1がオンし、スイッチSW12がオフする。このとき、
スイッチSW11,SW22はオフしている。これによ
り、回収コイルL11およびパネル容量CpによるLC
共振により、ノードN11の電圧が緩やかに上昇する。
次に、期間Tbにおいて、スイッチSW21がオフし、
スイッチSW11がオンする。これにより、ノードN1
1の電圧が急激に上昇し、期間TcではノードN11の
電圧がVsusに固定され、維持放電が発生する。
【0008】次に、期間Tdでは、スイッチSW11が
オフし、スイッチSW22がオンする。これにより、回
収コイルL11およびパネル容量CpによるLC共振に
より、ノードN11の電圧が緩やかに降下する。その
後、期間Teにおいて、スイッチSW22がオフし、ス
イッチSW12がオンする。これにより、ノードN11
の電圧が急激に降下し、接地電位に固定される。上記の
動作を維持期間において繰り返し行うことにより、複数
のサステイン電極に周期的な維持パルスPsuが印加さ
れ、維持パルスPsuの立ち上がり時に放電セルが放電
し、維持放電が行われる。
【0009】
【発明が解決しようとする課題】上記のように、維持パ
ルスPsuの立ち上がり部分および立ち下がり部分は、
スイッチSW21またはスイッチSW22の動作による
期間Ta,TdのLC共振部とスイッチSW11または
スイッチSW12のオン動作による期間Tb,Teのエ
ッジ部e1,e2とで構成されている。
【0010】上記のエッジ部のうちエッジ部e1はこの
期間で放電セルに維持放電を起こさせる必要があるた
め、ある程度急峻に立ち上げる必要があるが、エッジ部
e2は放電現象に直接関与しておらず、急峻に立ち下げ
る必要はない。しかしながら、従来の維持パルスでは、
エッジ部e2においても急峻に変化させているため、こ
のエッジ部e2により不要な電磁波の輻射が発生する。
このような不要な電磁波の輻射は、他の電子機器に電磁
的な悪影響を及ぼすおそれがあるため、この不要な電磁
波の輻射を抑制することが望まれる。
【0011】本発明の目的は、駆動パルスの放電に寄与
しない部分から発生される不要な電磁波の輻射を抑制を
することができる駆動回路およびその駆動回路を用いた
表示装置を提供することである。
【0012】
【課題を解決するための手段】(1)第1の発明 第1の発明に係る駆動回路は、放電セルを放電させるた
めに第1の電位と第2の電位との間を交互に繰り返す駆
動パルスを出力する駆動回路であって、放電セルを放電
させるために駆動パルスを第1の電位へ遷移させる第1
の遷移手段と、第1の遷移手段による第1の電位への遷
移より緩やかに駆動パルスを第2の電位へ遷移させる第
2の遷移手段とを備えるものである。
【0013】本発明に係る駆動回路は、駆動パルスを第
1の電位へ遷移させるときに放電セルを放電させ、放電
セルが放電しない第2の電位への遷移時は、第1の電位
への遷移より緩やかに第2の電位へ駆動パルスを遷移さ
せている。したがって、第2の電位への遷移時に急峻な
エッジ部が形成されることがなく、駆動パルスの放電に
寄与しない部分から発生される不要な電磁波の輻射を抑
制することができる。
【0014】(2)第2の発明 第2の発明に係る駆動回路は、第1の発明に係る駆動回
路の構成において、第2の遷移手段は、放電セルが次の
放電を行う前に駆動パルスを第2の電位へ遷移させるも
のである。
【0015】この場合、放電セルが次の放電を行う前に
駆動パルスを第2の電位へ遷移させているので、放電セ
ルの次の放電に影響を与えることなく、駆動パルスを第
2の電位へ緩やかに遷移させることができる。
【0016】(3)第3の発明 第3の発明に係る駆動回路は、第1または第2の発明に
係る駆動回路の構成において、第2の遷移手段は、一端
に第2の電位を受ける電界効果型トランジスタと、電界
効果型トランジスタのゲートに入力される制御信号の電
流を制限する電流制限素子とを含むものである。
【0017】この場合、駆動パルスを第2の電位へ遷移
させるために電界効果型トランジスタのオン/オフ状態
を制御するときに、そのゲートに入力される制御信号の
電流が制限されているので、電界効果型トランジスタの
チャネルを形成するための電荷がゲートを介して緩やか
に充放電される。したがって、電界効果型トランジスタ
のチャネルの開閉速度が遅くなり、駆動パルスを第2の
電位へ緩やかに遷移させることができる。
【0018】(4)第4の発明 第4の発明に係る駆動回路は、第1〜第3のいずれかの
発明に係る駆動回路の構成において、放電セルは、容量
性負荷を含み、一端が容量性負荷に接続されるインダク
タンス素子と、容量性負荷とインダクタンス素子とのL
C共振により駆動パルスを第2の電位から第1の電位と
第2の電位との間の第3の電位に遷移させる第3の遷移
手段と、容量性負荷とインダクタンス素子とのLC共振
により駆動パルスを第1の電位から第1の電位と第2の
電位との間の第4の電位に遷移させる第4の遷移手段と
をさらに備え、第1の遷移手段は、駆動パルスを第3の
電位から第1の電位へ遷移させ、第2の遷移手段は、駆
動パルスを第4の電位から第2の電位へ遷移させるもの
である。
【0019】この場合、容量性負荷とインダクタンス素
子とのLC共振により駆動パルスを第2の電位から第3
の電位へ遷移させた後、第3の電位から第1の電位へ遷
移させて放電セルを放電させ、その後、容量性負荷とイ
ンダクタンス素子とのLC共振により駆動パルスを第1
の電位から第4の電位へ遷移させた後、第4の電位から
第2の電位へ緩やかに遷移させている。このように、第
2の電位から第3の電位への遷移および第1の電位から
第4の電位への遷移をLC共振により行っているので、
この期間において放電セルへ電荷の放出および回収を行
うことができ、消費電力を低減することができる。ま
た、第2の電位から第3の電位への遷移および第1の電
位から第4の電位への遷移は、LC共振により緩やかに
行われるため、この期間においても不要な電磁波の輻射
を抑制することができる。
【0020】(5)第5の発明 第5の発明に係る駆動回路は、第1〜第4のいずれかの
発明に係る駆動回路の構成において、放電セルは、プラ
ズマディスプレイパネルのスキャン電極および/または
サステイン電極を含み、駆動パルスは、維持期間にスキ
ャン電極および/またはサステイン電極に印加される維
持パルスを含むものである。
【0021】この場合、維持期間において、プラズマデ
ィスプレイパネルのサステイン電極および/またはスキ
ャン電極に維持パルスを印加し、維持パルスの放電に寄
与しない部分から発生される不要な電磁波の輻射を抑制
することができる。
【0022】(6)第6の発明 第6の発明に係る表示装置は、容量性負荷としての複数
の電極を有する放電セルを含む表示パネルと、表示パネ
ルの複数の電極を駆動する第1〜第5のいずれかの発明
に係る駆動回路とを備えるものである。
【0023】本発明に係る表示装置においては、表示パ
ネルの複数の電極を駆動しても、駆動回路から発生され
る不要な電磁波の輻射が抑制されるので、表示装置から
発生される不要な電磁波の輻射を抑制することができ
る。
【0024】
【発明の実施の形態】以下、本発明による駆動回路の一
例として、プラズマディスプレイ装置に用いられるサス
テインドライバについて説明する。なお、本発明の駆動
回路は、放電セルを駆動するものであれば、他の装置に
も同様に適用することができる。また、本発明の駆動回
路をプラズマディスプレイパネルに用いる場合は、AC
型、DC型等のいずれのプラズマディスプレイパネルの
駆動回路にも適用でき、アドレス電極、サステイン電極
およびスキャン電極のいずれの駆動回路にも適用できる
が、サステイン電極およびスキャン電極の駆動回路に好
適に用いることができる。
【0025】図1は、本発明の一実施の形態によるサス
テインドライバを用いたプラズマディスプレイ装置の構
成を示すブロック図である。
【0026】図1のプラズマディスプレイ装置は、PD
P(プラズマディスプレイパネル)1、データドライバ
2、スキャンドライバ3、複数のスキャンドライバIC
(回路)3aおよびサステインドライバ4を含む。
【0027】PDP1は、複数のアドレス電極(データ
電極)11、複数のスキャン電極(走査電極)12およ
び複数のサステイン電極(維持電極)13を含む。複数
のアドレス電極11は、画面の垂直方向に配列され、複
数のスキャン電極12および複数のサステイン電極13
は、画面の水平方向に配列されている。また、複数のサ
ステイン電極13は、共通に接続されている。アドレス
電極11、スキャン電極12およびサステイン電極13
の各交点には、放電セルが形成され、各放電セルが画面
上の画素を構成する。
【0028】データドライバ2は、PDP1の複数のア
ドレス電極11に接続されている。複数のスキャンドラ
イバIC3aは、スキャンドライバ3に接続されてい
る。各スキャンドライバIC3aには、PDP1の複数
のスキャン電極12が接続されている。サステインドラ
イバ4は、PDP1の複数のサステイン電極13に接続
されている。
【0029】データドライバ2は、書き込み期間におい
て、画像データに応じてPDP1の該当するアドレス電
極11に書き込みパルスを印加する。複数のスキャンド
ライバIC3aは、スキャンドライバ3により駆動さ
れ、書き込み期間において、シフトパルスSHを垂直走
査方向にシフトしつつPDP1の複数のスキャン電極1
2に書き込みパルスを順に印加する。これにより、該当
する放電セルにおいてアドレス放電が行われる。
【0030】また、複数のスキャンドライバIC3a
は、維持期間において、周期的な維持パルスをPDP1
の複数のスキャン電極12に印加する。一方、サステイ
ンドライバ4は、維持期間において、PDP1の複数の
サステイン電極13にスキャン電極12の維持パルスに
対して180°位相のずれた維持パルスを同時に印加す
る。これにより、該当する放電セルにおいて維持放電が
行われる。
【0031】図2は、図1のPDP1におけるスキャン
電極12およびサステイン電極13の駆動電圧の一例を
示すタイミング図である。
【0032】初期化および書き込み期間には、複数のス
キャン電極12に初期セットアップパルスPsetが同
時に印加される。その後、複数のスキャン電極12に書
き込みパルスPwが順に印加される。これにより、PD
P1の該当する放電セルにおいてアドレス放電が起こ
る。
【0033】次に、維持期間において、複数のスキャン
電極12に維持パルスPscが周期的に印加され、複数
のサステイン電極13に維持パルスPsuが周期的に印
加される。維持パルスPsuの位相は、維持パルスPs
cの位相に対して180°ずれている。これにより、ア
ドレス放電に続いて維持放電が起こる。
【0034】次に、図1に示すサステインドライバ4に
ついて説明する。図3は、図1に示すサステインドライ
バ4の構成を示す回路図である。
【0035】図3のサステインドライバ4は、スイッチ
ング素子であるnチャネル型のFET(電界効果型トラ
ンジスタ、以下トランジスタと称す)Q1〜Q4、回収
コンデンサC1、回収コイルL、ダイオードD1,D2
および電流制限素子ILを含む。
【0036】トランジスタQ1は、一端が電源端子V1
に接続され、他端がノードN1に接続され、ゲートには
制御信号S1が入力される。電源端子V1には、電圧V
susが印加される。トランジスタQ2は、一端がノー
ドN1に接続され、他端が接地端子に接続される。電流
制限素子ILは、例えば、所定の抵抗値を有する抵抗か
ら構成され、その一端には制御信号S2が入力され、他
端はトランジスタQ2のゲートと接続される。
【0037】回収コンデンサC1は、ノードN3と接地
端子との間に接続されている。トランジスタQ3および
ダイオードD1は、ノードN3とノードN2との間に直
列に接続されている。ダイオードD2およびトランジス
タQ4は、ノードN2とノードN3との間に直列に接続
されている。トランジスタQ3のゲートには、制御信号
S3が入力され、トランジスタQ4のゲートには制御信
号S4が入力される。回収コイルLは、ノードN2とノ
ードN1との間に接続されている。
【0038】本実施の形態では、トランジスタQ1およ
び電源端子V1が第1の遷移手段に相当し、電流制限素
子IL、トランジスタQ2および接地端子が第2の遷移
手段に相当する。また、回収コイルLがインダクタンス
素子に相当し、回収コンデンサC1、トランジスタQ3
およびダイオードD1が第3の遷移手段に相当し、回収
コンデンサC1、トランジスタQ4およびダイオードD
2が第4の遷移手段に相当する。
【0039】図4は、図3に示すサステインドライバ4
の維持期間の動作を示すタイミング図である。図4に
は、図3のノードN1の電圧、トランジスタQ1〜Q4
に入力される制御信号S1〜S4、スキャンドライバI
C3aから出力される維持パルスPscおよび放電セル
に流れる電流Iが示される。
【0040】まず、期間TAにおいて、制御信号S2が
ローレベルになりトランジスタQ2がオフし、制御信号
S3がハイレベルになりトランジスタQ3がオンする。
このとき、制御信号S1はローレベルにありトランジス
タQ1はオフし、制御信号S4はローレベルにありトラ
ンジスタQ4はオフしている。したがって、回収コンデ
ンサC1がトランジスタQ3およびダイオードD1を介
して回収コイルLに接続され、回収コイルLおよびパネ
ル容量CpによるLC共振により、ノードN1の電圧が
滑らかに上昇する。このとき、回収コンデンサC1の電
荷がトランジスタQ3、ダイオードD1および回収コイ
ルLを介してパネル容量Cpへ放出される。したがっ
て、放電セルの電流Iとして、図示のような回収電流が
流れる。
【0041】次に、期間TBにおいて、制御信号S1が
ハイレベルになりトランジスタQ1がオンし、制御信号
S3がローレベルになりトランジスタQ3がオフする。
したがって、ノードN1が電源端子V1に接続され、ノ
ードN1の電圧が急激に上昇し、Vsusに固定され
る。このとき、放電セルの維持放電が開始され、放電セ
ルの電流Iとして、図示のような放電電流D1が流れ
る。
【0042】次に、期間TCにおいて、制御信号S1が
ローレベルになりトランジスタQ1がオフし、制御信号
S4がハイレベルになりトランジスタQ4がオンする。
したがって、回収コンデンサC1がダイオードD2およ
びトランジスタQ4を介して回収コイルLに接続され、
回収コイルLおよびパネル容量CpによるLC共振によ
り、ノードN1の電圧が緩やかに降下する。このとき、
パネル容量Cpに蓄えられた電荷は、回収コイルL、ダ
イオードD2およびトランジスタQ4を介して回収コン
デンサC1に蓄えられる。したがって、放電セルの電流
Iとして、図示のような負極性の回収電流が流れる。
【0043】次に、期間TDにおいて、制御信号S2が
ハイレベルになりトランジスタQ2がオンし、制御信号
S4がローレベルになりトランジスタQ4がオフする。
このとき、制御信号S2の電流は、電流制限素子ILに
より制限され、トランジスタQ2のチャネルを形成する
ための電荷がゲートを介して緩やかに充電される。した
がって、トランジスタQ2のチャネルの開放速度が遅く
なり、期間TBにおける立ち上がり時より長い期間をか
けてノードN1の電圧が緩やかに降下し、放電セルが次
の放電を行う前に接地電位になり、その後接地電位に固
定される。
【0044】具体的には、期間TDにおいて維持パルス
Psuが接地電位となるタイミングは、スキャン電極1
2への維持パルスPscにより放電セルが放電し、放電
セルの電流Iとして、図示のように負極性の放電電流D
2が流れ始める前に設定されている。したがって、スキ
ャン電極12への維持パルスPscによる次の維持放電
動作に影響を与えることがない。
【0045】また、電流制限素子ILによる制御信号S
2の電流の制限量は、以下に説明する理由により、トラ
ンジスタQ2の立ち下がり時間(100→10%)が電
流を制限しない場合すなわちトランジスタQ1の立ち上
がり時間(0→90%)の2.5倍以上になるように設
定される。
【0046】すなわち、トランジスタQ1のドレイン・
ソース間の抵抗値をR、パネル容量Cpの容量をCとす
ると、期間TBではトランジスタQ1がパネル容量Cp
と直列に接続されるため、RC回路(積分回路)を構成
し、その利得Aは、周波数をfすると、以下の式で表さ
れる。
【0047】 A=1/{1 +(2πf・R・C)2 1/2 したがって、f>>1/(2πR・C)の場合、 A≒1/(2πf・R・C) となる。
【0048】このように、利得Aは時定数R・Cに逆比
例し、立ち上がり時間を増加させることにより利得Aを
低下させることができる。また、この利得Aは、期間T
Bにおいて維持パルスPsuを電圧Vsusまで立ち上
げるときに発生される電磁波の輻射レベルにほぼ等しく
なると考えられる。したがって、立ち上がり時間を増加
させることにより電圧Vsusまで立ち上げるときに発
生される電磁波の輻射レベルを低下させることができ
る。このことは、期間TDにおいても同様に適用され、
立ち下がり時間を増加させることにより接地電位へ立ち
下げるときに発生される電磁波の輻射レベルを低下させ
ることができる。
【0049】例えば、期間TBにおける電圧Vsusへ
の立ち上がり時に発生される電磁波の輻射レベルを40
dBとすると、同じ時間で期間TDにおいて維持パルス
Psuを接地電位まで立ち下げるときに発生される電磁
波の輻射レベルも40dBとなる。これらの電磁波の輻
射レベルを足し合わせると2倍となり、電磁波の輻射レ
ベルは6dBだけアップされる。
【0050】このため、足し合わせた輻射レベルを3d
Bだけ低下させるためには、期間TDにおいて接地電位
への立ち下げ時に発生される電磁波の輻射レベルを8d
Bだけ低下させればよい。したがって、期間TBにおけ
る立ち上がり時間(0→90%)に対して期間TDの立
ち下がり時間(100→10%)を2.5倍以上にする
ことにより、全体の輻射レベルを3dBだけ低下させる
ことができ、他の電子機器への悪影響を抑制することが
できる。
【0051】上記の動作を維持期間において繰り返し行
うことにより、上記波形を有する維持パルスPsuが周
期的に複数のサステイン電極13に印加される。このよ
うに、本実施の形態では、維持パルスPsuにより放電
セルが維持放電を行わない期間TDにおける接地電位へ
の立ち下がり時間を、期間TBの電圧Vsusへの立ち
上がり時間より長くしている。したがって、維持パルス
Psuが緩やかに接地電位へ立ち下がり、期間TDに急
峻なエッジ部が形成されることがなく、維持パルスPs
uの維持放電に寄与しない部分から発生される不要な電
磁波の輻射を抑制することができる。
【0052】また、スキャンドライバIC3aも上記の
サステインドライバ4と同様に構成され、維持パルスP
scを接地電位に立ち下げるトランジスタのゲートに上
記と同様の電流制限素子が接続され、図4に示すよう
に、サステイン電極への維持パルスPsuと同じ波形を
有しかつ180°位相のずれた維持パルスPscが周期
的にスキャン電極12に印加される。したがって、上記
と同様に、維持パルスPscも緩やかに接地電位へ立ち
下がり、急峻なエッジ部が形成されることがなく、維持
パルスPscの維持放電に寄与しない部分から発生され
る不要な電磁波の輻射も抑制される。
【0053】なお、本実施の形態では、維持パルスの立
ち上がり時に放電セルが放電を行う場合について説明し
たが、維持パルスの立ち下がり時に放電セルが放電を行
う場合は、維持パルスを高電位側へ遷移させるためのF
ET、図3の例ではトランジスタQ1のゲートに電流制
限素子を接続することにより、立ち下がり時に放電を行
う場合でも、上記と同様の効果を得ることができる。
【0054】また、本実施の形態では、FETのゲート
に入力される制御信号の電流を制限することにより、維
持パルスPsuを緩やかに接地電位へ立ち下げたが、F
ET自体の抵抗値を増加させて時定数を増加させること
等により接地電位への立ち下がり時間を長くするように
してもよい。
【0055】
【発明の効果】本発明によれば、第1の電位への遷移よ
り緩やかに駆動パルスを第2の電位へ遷移させているの
で、第2の電位への遷移時に急峻なエッジ部が形成され
ることがなく、駆動パルスの放電に寄与しない部分から
発生される不要な電磁波の輻射を抑制することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるサステインドライ
バを用いたプラズマディスプレイ装置の構成を示すブロ
ック図
【図2】図1に示すPDPにおけるスキャン電極および
サステイン電極の駆動電圧の一例を示すタイミング図
【図3】本発明の一実施の形態による図1に示すサステ
インドライバの構成を示す回路図
【図4】図3に示すサステインドライバの維持期間の動
作を示すタイミング図
【図5】従来のサステインドライバの構成を示す回路図
【図6】図5示すにサステインドライバの維持期間の動
作を示すタイミング図
【符号の説明】
1 PDP 2 データドライバ 3 スキャンドライバ 3a スキャンドライバIC 4 サステインドライバ 11 アドレス電極 12 スキャン電極 13 サステイン電極 C1 回収コンデンサ L 回収コイル Q1〜Q4 電界効果型トランジスタ IL 電流制限素子
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 G09G 3/20 611 G09G 3/20 624

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 容量性負荷を含む放電セルを放電させる
    ために第1の電位と第2の電位との間を交互に繰り返す
    駆動パルスを出力する駆動回路であって、 前記放電セルを放電させるために前記駆動パルスの電位
    を前記第1の電位と前記第2の電位との間の第3の電位
    から前記第1の電位へ遷移させる第1の遷移手段と、 前記駆動パルスの電位を前記第1の電位と前記第2の電
    位との間の第4の電位から前記第2の電位へ遷移させる
    第2の遷移手段と、 前記容量性負荷とインダクタンス素子とのLC共振によ
    り前記駆動パルスの電位を前記第2の電位から前記第3
    の電位に遷移させる第3の遷移手段と、 前記容量性負荷と前記インダクタンス素子とのLC共振
    により前記駆動パルスの電位を前記第1の電位から前記
    第4の電位に遷移させる第4の遷移手段とを備え、 前記インダクタンス素子は一端が前記容量性負荷に接続
    され他端が前記第3の遷移手段および前記第4の遷移手
    段に接続され、 前記第1の遷移手段が前記駆動パルスの電位を前記第3
    の電位から前記第1の電位へ遷移させる期間より前記第
    2の遷移手段が前記駆動パルスの電位を前記第4の電位
    から前記第2の電位へ遷移させる期間が長い駆動パルス
    を出力すること を特徴とする駆動回路。
  2. 【請求項2】 前記第2の遷移手段は、前記放電セルが
    次の放電を行う前に前記駆動パルスの電位を前記第2の
    電位へ遷移させることを特徴とする請求項1記載の駆動
    回路。
  3. 【請求項3】 前記放電セルは、プラズマディスプレイ
    パネルのスキャン電極および/またはサステイン電極を
    含み、 前記駆動パルスは、維持期間に前記スキャン電極および
    /またはサステイン電極に印加される維持パルスを含む
    ことを特徴とする 請求項1または請求項2に記載の駆動
    回路。
  4. 【請求項4】 容量性負荷としての複数の電極を有する
    放電セルを含む表示パネルと、 前記表示パネルの前記複数の電極を駆動する請求項1〜
    3のいずれかに記載の駆動回路とを備える表示装置。
JP31763899A 1999-11-09 1999-11-09 駆動回路および表示装置 Expired - Fee Related JP3274444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31763899A JP3274444B2 (ja) 1999-11-09 1999-11-09 駆動回路および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31763899A JP3274444B2 (ja) 1999-11-09 1999-11-09 駆動回路および表示装置

Publications (2)

Publication Number Publication Date
JP2001134233A JP2001134233A (ja) 2001-05-18
JP3274444B2 true JP3274444B2 (ja) 2002-04-15

Family

ID=18090396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31763899A Expired - Fee Related JP3274444B2 (ja) 1999-11-09 1999-11-09 駆動回路および表示装置

Country Status (1)

Country Link
JP (1) JP3274444B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
KR100463185B1 (ko) * 2001-10-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100450203B1 (ko) 2002-03-05 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
JP2005526291A (ja) * 2002-05-16 2005-09-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 制限された電流による発光装置のキャパシタンスの放電
JP2004133406A (ja) 2002-10-11 2004-04-30 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
US20050099364A1 (en) * 2003-10-08 2005-05-12 Yun Kwon Jung Energy recovery apparatus and method of a plasma display panel
JP4606201B2 (ja) * 2005-02-24 2011-01-05 パナソニック株式会社 表示制御装置及び表示装置並びに表示制御方法
KR100581965B1 (ko) * 2005-02-28 2006-05-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치
US9564948B2 (en) * 2011-11-18 2017-02-07 Nxp B.V. 3-level bridge driver with single supply and low common mode EMI emission

Also Published As

Publication number Publication date
JP2001134233A (ja) 2001-05-18

Similar Documents

Publication Publication Date Title
KR100837970B1 (ko) 플라즈마 디스플레이 장치
US7825888B2 (en) Shift register circuit and image display apparatus containing the same
EP1331623A1 (en) Display and its driving method
JP4516601B2 (ja) 駆動回路および表示装置
JP3274444B2 (ja) 駆動回路および表示装置
TWI247258B (en) Capacitive load driving circuit driving capacitive loads such as pixels in plasma display panels and plasma display apparatus having the capacitive load driving circuit
JP4520554B2 (ja) 駆動回路、表示装置および駆動方法
JP4116301B2 (ja) プラズマディスプレイ装置
JP2006047953A (ja) 半導体集積回路、駆動回路及びプラズマディスプレイ装置
JP4955956B2 (ja) 駆動回路および表示装置
JP4520551B2 (ja) 駆動回路および表示装置
KR20150126508A (ko) 쉬프트 레지스터
JP2002244614A (ja) 駆動回路および表示装置
JP3067719B2 (ja) 低消費電力出力回路
JP2004212699A (ja) 表示装置およびその駆動方法
JP2005331584A (ja) 容量性負荷駆動回路およびプラズマディスプレイ装置
JP2024047798A (ja) 出力バッファ回路、チャージポンプ装置、表示駆動装置及び表示装置
JP2005321526A (ja) 半導体集積回路装置、表示装置及びシステム
JP2008003567A (ja) 駆動電圧供給回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090201

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100201

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees