JP2002244614A

JP2002244614A - 駆動回路および表示装置

Info

Publication number: JP2002244614A
Application number: JP2001036539A
Authority: JP
Inventors: Hidehiko Shoji; 秀彦庄司; Mamoru Seike; 守清家; Tadayuki Masumori; 忠行益盛; Mitsuhiro Kasahara; 光弘笠原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-02-14
Filing date: 2001-02-14
Publication date: 2002-08-30

Abstract

(57)【要約】【課題】駆動回路より放射される妨害電磁波を電磁波
シールドフィルムや金属シールドを用いずに最小限に押
さえることを目的とする。【解決手段】駆動パルス立ち下がりを制御している電
界効果型トランジスタQ２が放電セルからの電流を抽出
し、電界効果型トランジスタQ１が、わずかに放電セル
に電流を注入することによって、トランジスタQ２を流
れる電流の抽出速度が徐々に増加するため、電位の変化
速度が時間とともに増加する部分を発生させることがで
き、駆動パルスは、電圧V１から接地電位へ緩やかに遷
移させ、駆動回路より放射される妨害電磁波を電磁波シ
ールドフィルムや金属シールドを用いずに最小限に押さ
えることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電現象による発
光を活用する放電セルを放電させるための駆動パルスを
出力する駆動回路、およびこの駆動回路を用いた表示装
置に関するものである。

【０００２】

【従来の技術】放電セルを駆動する従来の駆動回路とし
ては、例えば、プラズマディスプレィパネル（以下、Ｐ
ＤＰと記す）のデータ電極を駆動するデータドライバが
一般に知られている。

【０００３】図１は、データドライバを用いたプラズマ
ディスプレイ装置の構成の一例を示すブロック図であ
る。

【０００４】図１のプラズマディスプレイ装置は、PDP
１、複数のデータドライバ２、スキャンドライバ３、複
数のスキャンドライバIC（回路）３aおよびサステイン
ドライバ４を含む。

【０００５】PDP１は、複数のデータ電極（アドレス電
極）１１、複数のスキャン電極（走査電極）１２および
複数のサステイン電極（維持電極）１３を含む。複数の
データ電極１１は、画面の垂直方向に配列され、複数の
スキャン電極１２および複数のサステイン電極１３は、
画面の水平方向に配列されている。また、複数のサステ
イン電極１３は、共通に接続されている。データ電極１
１、スキャン電極１２およびサステイン電極１３の各交
点には、放電セルが形成され、各放電セルが画面上の画
素を構成する。

【０００６】データドライバ２は、書き込み期間におい
て、画像データに応じてPDP１の該当するデータ電極１
１にデータパルスを印加する。複数のスキャンドライバ
IC３aは、スキャンドライバ３により駆動され、書き込
み期間において、シフトパルスSHを垂直走査方向にシフ
トしつつPDP１の複数のスキャン電極１２に書き込みパ
ルスを順に印加する。これにより、データ電極で印加さ
れた放電セルにおいて書き込み放電が行われる。

【０００７】また、複数のスキャンドライバIC３aは、
維持期間において、周期的な維持パルスをPDP１の複数
のスキャン電極１２に印加する。一方、サステインドラ
イバ４は、維持期間において、PDP１の複数のサステイ
ン電極１３にスキャン電極１２の維持パルスに対して１
８０°位相のずれた維持パルスを同時に印加する。これ
により、該当する放電セルにおいて維持放電が行われ
る。

【０００８】図２は、図１のPDP１におけるデータ電極
１１、スキャン電極１２およびサステイン電極１３の駆
動電圧の一例を示すタイミング図である。

【０００９】初期化および書き込み期間には、複数のス
キャン電極１２に初期セットアップパルスPsetが同時に
印加される。その後、複数のスキャン電極１２に書き込
みパルスPwが順に印加され、複数のデータ電極１１に
は、データパルスPdaが印加される。これにより、PDP１
の該当する放電セルにおいて書き込み放電が起こる。

【００１０】次に、維持期間において、複数のスキャン
電極１２に維持パルスPｓｃが周期的に印加され、複数
のサステイン電極１３に維持パルスPsuが印加される。
維持パルスPsuの位相は、維持パルスPscの位相に対して
１８０°ずれている。これにより、書き込み放電に続い
て維持放電が起こる。

【００１１】図１０は、従来のデータドライバの高圧出
力回路の構成を示す図である。図１０に示すように、デ
ータドライバの高圧出力回路は、pチャネル型電界効果
型トランジスタ（以下、ｐトランジスタと称す）Q１
１、Q３１、Q５１およびnチャネル型電界効果型トラン
ジスタ（以下、ｎトランジスタと称す）Q２１、Q４１、
Q６１を含む。

【００１２】ｐトランジスタQ１１は、電流制限素子IL
４とノードN１１との間に接続され、ゲートには制御信
号S１１が入力される。電源制限素子IL４は、例えば、
所定の抵抗値を有する抵抗から構成され、その一端には
電源端子V１１と接続され、他端は、ｐトランジスタQ１
１のソースと接続される。電源端子V１１には、電圧Vda
が印加される。ｎトランジスタQ２１は、ノードN１１と
接地端子との間に接続されている。ノードN１１は、例
えば、１本のデータ電極に接続され、図１０では、１本
のデータ電極と接地端子との間の容量に相当するパネル
容量Cｐが示されている。

【００１３】ｐトランジスタQ１１を制御するレベルシ
フタ部では、ｐトランジスタQ３１は、電流制限素子IL
４とノードN２１との間に接続され、ｎトランジスタQ４
１は、ノードN２１と接地端子との間に接続されてい
る。ノードN２１は、ｐトランジスタQ１１のゲートと接
続されている。ｐトランジスタQ５１は、電流制限素子I
L４とノードN３１との間に接続され、ｎトランジスタQ
６１は、ノードN３１と接地端子との間に接続されてい
る。ノードN３１は、ｐトランジスタQ３１のゲートと接
続されている。

【００１４】なお、ｐトランジスタQ１１、電流制限素
子IL４および電源端子V１が第１の遷移手段に相当す
る。

【００１５】図１１は、図１０のデータドライバの書き
込み期間の動作を示すタイミング図である。図１１に
は、図１０のノードN１１の電圧およびｐトランジスタQ
１１、ｎトランジスタQ２１、ｐトランジスタQ３１、ｎ
トランジスタQ４１、ｐトランジスタQ５１、ｎトランジ
スタQ６１の動作が示される。

【００１６】まず、期間TAにおいて、制御信号S６１が
ローレベルになりｎトランジスタQ６１がオフし、また
制御信号S４１がハイレベルになりｎトランジスタQ４１
がオンする。さらに制御信号S２１がローレベルとなり
ｎトランジスタQ２１がオフする。そして、ｎトランジ
スタQ４１がオンすることにより、制御信号S５１はロー
レベルになりｐトランジスタQ５１がオンする。ｐトラ
ンジスタQ５１がオンすることにより、制御信号S３１は
ハイレベルになりｐトランジスタQ３１はオフする。ま
た、ｎトランジスタQ４１がオンすることにより、制御
信号S１１はローレベルになりｐトランジスタQ１１がオ
ンする。このとき、電流制限素子IL４により電源端子V
１１からｐトランジスタQ１１への電流が制限されてい
るため、ノードN１１の電位を電圧Vdaへ緩やかに遷移さ
せることができる。その後、ノードN１１の電位である
データパルスPdaが電圧Vdaに固定されると、放電セルの
書き込み放電が開始される。

【００１７】次に、期間TＢにおいて、制御信号S６１が
ハイレベルになりｎトランジスタQ６１がオンし、制御
信号S４１がローレベルになりｎトランジスタQ４１がオ
フする。また、制御信号S２１がハイレベルとなりｎト
ランジスタQ２１がオンする。このとき、ｎトランジス
タQ６１がオンすることにより、制御信号S３１はローレ
ベルになりｐトランジスタQ３１がオンする。そしてｐ
トランジスタQ３１がオンすることにより、制御信号S１
１、S５１はハイレベルになり、ｐトランジスタQ１１、
ｐトランジスタQ５１はオフする。したがって、ノードN
１１は、接地端子に接続され、ノードN１１の電圧が急
激に降下し、接地電位に固定される。上記の動作を書き
込み期間において行うことにより、１本のデータ電極に
データパルスPdaが印加され、データパルスの立ち上が
り時に放電セルが放電し、書き込み放電が行われる。

【００１８】図１１に示すように、データ電極の駆動パ
ルスＰdaは、電流制限素子IL４により電圧Vdaへ緩やか
に立ち上がるが、接地電位への立ち下がりが急峻である
ため、駆動パルスから不要な電磁波の輻射が発生する。

【００１９】

【発明が解決しようとする課題】上記のように、データ
電極の駆動パルスPdaの立ち下がり部分は、ｎトランジ
スタQ２１のオン動作により構成されている。この急峻
な立ち下がりにより不要な電磁波の輻射が発生する。こ
のような不要な電磁波の輻射は、他の電子機器に電磁的
な悪影響を及ぼす影響があるため、この不要な電磁波の
輻射を抑制することが望まれる。

【００２０】本発明の目的は、電磁波シールドフィルム
や金属シールドを用いなくても、駆動パルスから発生さ
れる不要な電磁波の輻射を抑制することができる駆動回
路およびその駆動回路を用いた表示装置を提供すること
である。

【００２１】

【課題を解決するための手段】（１）第１の発明第１の発明に係る駆動回路は、放電セルを放電させるた
めに、第１の電位と第２の電位との間を遷移する駆動パ
ルスを出力する駆動手段を有し、駆動パルスは、第１の
電位から第２の電位への変化の開始点において、電位の
変化速度が時間とともに増加する部分を有するものであ
る。

【００２２】本発明に係る駆動回路は、第１の電位から
第２の電位への変化の開始点において、電位の変化速度
が時間とともに増加することで、急峻なエッジ部を形成
しないように緩やかに遷移させることができる。従っ
て、出力電流も時間とともに増加するため、駆動パルス
から発生される不要な電磁波の輻射を抑制することがで
きる。

【００２３】（２）第２の発明第２の発明に係る駆動回路は、第１の発明に係る駆動回
路の構成において、駆動パルスの時間とともに電位の変
化速度が増加する部分が、駆動パルスの第１の電位と第
２の電位の差の２５％以上の電位において存在するもの
である。

【００２４】この場合、駆動パルスの時間とともに電位
の変化速度が増加する部分が、駆動パルスの第１の電位
と第２の電位の差の２５％以上有することで、遷移開始
時に急峻なエッジ部を形成しないように十分緩やかに遷
移し始めることができ、電磁波シールドフィルムや金属
シールドを用いなくても、不要な電磁波を抑えることが
できる。

【００２５】（３）第３の発明第３の発明に係る駆動回路は、第１の発明に係る駆動回
路の構成において、駆動パルスの時間とともに電位の変
化速度が増加する部分が、駆動パルスの第１の電位から
第２の電位への遷移時間の３０％以上の時間において存
在するものである。

【００２６】この場合、駆動パルスの時間とともに電位
の変化速度が増加する部分が、駆動パルスの第１の電位
から第２の電位への遷移時間の３０％以上の時間におい
て存在することで、遷移開始時に急峻なエッジ部を形成
しないように十分緩やかに遷移し始めることができ、電
磁波シールドフィルムや金属シールドを用いなくても、
不要な電磁波を抑えることができる。

【００２７】（４）第４の発明第４の発明に係る駆動回路は、上記第１の発明から第３
の発明に係る駆動回路の構成において、駆動手段は、第
１の電位から第２の電位へ駆動パルスを遷移させるため
に放電セルに電流を注入する第１のパルス遷移手段と第
２の電位から第１の電位へ駆動パルスを遷移させるため
に放電セルから電流を抽出する第２のパルス遷移手段を
有し、第２のパルス遷移手段が放電セルからの電流を抽
出し、駆動パルスが、第２の電位から第１の電位へ遷移
するとき、第１のパルス遷移手段が、わずかに放電セル
に電流を注入することによって、電位の変化速度が時間
とともに増加する部分を発生させるものである。

【００２８】本発明に係る駆動回路は、第２のパルス遷
移手段が放電セルからの電流を抽出し、駆動パルスが、
第２の電位から第１の電位へ遷移するとき、第２のパル
ス遷移手段が放電セルからの電流を抽出し、第１のパル
ス遷移手段が、わずかに放電セルに電流を注入すること
によって、第２の遷移手段を流れる電流の抽出速度が徐
々に増加するため、電位の変化速度が時間とともに増加
する部分を発生させることができ、駆動パルスは、第１
の電位から第２の電位へ緩やかに遷移することができ
る。

【００２９】（５）第５の発明第５の発明に係る駆動回路は、第１の発明から第３の発
明に係る駆動回路の構成において、駆動手段は、第１の
電位から第２の電位へ駆動パルスを遷移させるために放
電セルに電流を注入する第１のパルス遷移手段と第２の
電位から第１の電位へ駆動パルスを遷移させるために放
電セルから電流を抽出する第２のパルス遷移手段を有
し、第１のパルス遷移手段が放電セルに電流を注入し、
駆動パルスが、第１の電位から第２の電位へ遷移すると
き、第２のパルス遷移手段が、わずかに放電セルから電
流を抽出することによって、電位の変化速度が時間とと
もに増加する部分を発生させるものである。

【００３０】この場合、第１のパルス遷移手段が放電セ
ルに電流を注入し、駆動パルスが、第１の電位から第２
の電位へ遷移するとき、第２のパルス遷移手段が、わず
かに放電セルから電流を抽出することによって、第１の
遷移手段を流れる電流の注入速度が徐々に増加するた
め、電位の変化速度が時間とともに増加する部分を発生
させることができ、駆動パルスは、第２の電位から第１
の電位へ緩やかに遷移することができる。

【００３１】（６）第６の発明第６の発明に係る駆動回路は、第４の発明に係る駆動回
路の構成において、第２のパルス遷移手段は、一端に前
記第１の電位を受ける電界効果型トランジスタと放電セ
ルからの電流の抽出速度を制限する電流制限手段を有
し、駆動パルスが、第２の電位から第１の電位へ遷移す
るとき、第１のパルス遷移手段が、わずかに放電セルに
電流を注入するとともに、電流制限手段が、第２の遷移
手段が放電セルから電流を抽出する速度を制限するもの
である。

【００３２】この場合、駆動パルスを第１の電位へ遷移
させるために電界効果型トランジスタのオン／オフ状態
を制御するときに、その電界効果型トランジスタのゲー
トに入力される制御信号の電流が制限されているので、
電界効果型トランジスタのチャネルを形成するための電
荷がゲートを介して緩やかに充放電される。したがっ
て、電界効果型トランジスタのチャネルの開放速度が遅
くなり、第２のパルス遷移手段に流れる放電セルからの
電流量が制限され、さらに、第１のパルス遷移手段が、
わずかに放電セルに電流を注入することによって、第２
の遷移手段を流れる電流の抽出速度は、より徐々に増加
する。これより、電位の変化速度が時間とともに増加す
る部分をより多く発生させることができ、駆動パルス
は、第１の電位から第２の電位へ緩やかに遷移すること
ができる。

【００３３】（７）第７の発明第７の発明に係る駆動回路は、第５の発明に係る駆動回
路の構成において、一端に第１の電位を受ける電界効果
型トランジスタと放電セルへの電流の注入速度を制限す
る電流制限手段を有し、駆動パルスが、第１の電位から
第２の電位へ遷移するとき、第２のパルス遷移手段が、
わずかに放電セルから電流を抽出するとともに、電流制
限手段が、第１の遷移手段が放電セルに電流を注入する
速度を制限するものである。

【００３４】この場合、駆動パルスを第２の電位へ遷移
させるために電界効果型トランジスタのオン／オフ状態
を制御するときに、その電界効果型トランジスタのゲー
トに入力される制御信号の電流が制限されているので、
電界効果型トランジスタのチャネルを形成するための電
荷がゲートを介して緩やかに充放電される。したがっ
て、電界効果型トランジスタのチャネルの開放速度が遅
くなり、第１のパルス遷移手段に流れる放電セルへの電
流量が制限され、さらに、第２のパルス遷移手段が、わ
ずかに放電セルから電流を抽出することによって、第１
の遷移手段を流れる電流の注入速度がより徐々に増加す
ることにより、電位の変化速度が時間とともに増加する
部分を発生させることができ、駆動パルスは、第２の電
位から第１の電位へ緩やかに遷移することができる。

【００３５】（８）第８の発明第８の発明に係る駆動回路は、第６の発明に係る駆動回
路の構成において、第２のパルス遷移手段が放電セルか
らの電流の抽出速度を制限する複数の電流制限手段を有
し、駆動パルスから発生する電磁輻射の量に応じて、電
流制限手段を切り換えるものである。

【００３６】この場合、映像信号によりデータ電極の容
量負荷が変化しても、書き込み期間に書き込まれるデー
タパルスの個数によって、電流制限手段を切り換えるこ
とで、第２のパルス遷移手段に流れる電流の抽出速度を
制御し、第１の電位へ遷移させる時間を制御しながら、
電位の変化速度が時間とともに増加する部分を発生させ
ることができ、駆動パルスは、第２の電位から第１の電
位へ緩やかに遷移することができる。

【００３７】（９）第９の発明第９の発明に係る駆動回路は、第７の発明に係る駆動回
路の構成において、第１のパルス遷移手段が放電セルへ
の電流の注入速度を制限する複数の電流制限手段を有
し、駆動パルスから発生する電磁輻射の量に応じて、電
流制限手段を切り換えるものである。

【００３８】この場合、映像信号によりデータ電極の容
量負荷が変化しても、書き込み期間に書き込まれるデー
タパルスの個数によって、電流制限手段を切り換えるこ
とで、第１のパルス遷移手段に流れる電流の抽出速度を
制御し、第２の電位へ遷移させる時間を制御しながら、
電位の変化速度が時間とともに増加する部分を発生させ
ることができ、駆動パルスは、第１の電位から第２の電
位へ緩やかに遷移することができる。

【００３９】（１０）第１０の発明第１０の発明に係る駆動回路は、上記第１の発明から第
９の発明のいずれかの発明に係る駆動回路の構成におい
て、放電セルは、プラズマディスプレイパネルのデータ
電極を含み、駆動パルスは、書き込み期間にデータ電極
に印加されるデータパルスを含むものである。

【００４０】この場合、書き込み期間において、プラズ
マディスプレイパネルのデータ電極に書き込みパルスを
印加し、書き込みパルスから発生される不要な電磁波の
輻射を抑制することができる。

【００４１】（１１）第１１の発明第１１の発明に係る表示装置は、容量性負荷としての電
極を有する放電セルを含む表示パネルと、表示パネルの
電極を駆動する第１の発明から第１０のいずれかの発明
に係る駆動回路とを備えるものである。

【００４２】本発明に係る表示装置においては、表示パ
ネルの電極を駆動しても、駆動回路から発生される不要
な電磁波の輻射が抑制されるので、表示装置から発生さ
れる不要な電磁波の輻射を抑制することができる。

【００４３】

【発明の実施の形態】以下、本発明による駆動回路の一
例として、プラズマディスプレイ装置に用いられるデー
タドライバについて説明する。なお、本発明の駆動回路
は、放電セルを駆動するものであれば、他の装置にも同
様に適用することができる。また、本発明の駆動回路を
プラズマディスプレイパネルに用いる場合には、AC型、
DC型等いずれのプラズマディスプレイの駆動回路にも適
用できる。

【００４４】（実施の形態１）図１は、本発明の一実施
の形態によるデータドライバを用いたプラズマディスプ
レイ装置の構成を示すブロック図である。

【００４５】図１のプラズマディスプレイ装置は、PDP
１、複数のデータドライバ２、スキャンドライバ３、複
数のスキャンドライバIC（回路）３aおよびサステイン
ドライバ４を含む。

【００４６】PDP１は、複数のデータ電極（アドレス電
極）１１、複数のスキャン電極（走査電極）１２および
複数のサステイン電極（維持電極）１３を含む。複数の
データ電極１１は、画面の垂直方向に配列され、複数の
スキャン電極１２および複数のサステイン電極１３は、
画面の水平方向に配列されている。また、複数のサステ
イン電極１３は、共通に接続されている。データ電極１
１、スキャン電極１２およびサステイン電極１３の各交
点には、放電セルが形成され、各放電セルが画面上の画
素を構成する。

【００４７】データドライバ２は、書き込み期間におい
て、画像データに応じてPDP１の該当するデータ電極１
１にデータパルスを印加する。複数のスキャンドライバ
IC３aは、スキャンドライバ３により駆動され、書き込
み期間において、シフトパルスSHを垂直走査方向にシフ
トしつつPDP１の複数のスキャン電極１２に書き込みパ
ルスを順に印加する。これにより、該当する放電セルに
おいて書き込み放電が行われる。

【００４８】また、複数のスキャンドライバIC３aは、
維持期間において、周期的な維持パルスをPDP１の複数
のスキャン電極１２に印加する。一方、サステインドラ
イバ４は、維持期間において、PDP１の複数のサステイ
ン電極１３にスキャン電極１２の維持パルスに対して１
８０°位相のずれた維持パルスを同時に印加する。これ
により、該当する放電セルにおいて維持放電が行われ
る。

【００４９】図２は、図１のPDP１におけるデータ電極
１１、スキャン電極１２およびサステイン電極１３の駆
動電圧の一例を示すタイミング図である。

【００５０】初期化および書き込み期間には、複数のス
キャン電極１２に初期セットアップパルスPsetが同時に
印加される。その後、複数のスキャン電極１２に書き込
みパルスPwが順に印加され、複数のデータ電極１１に
は、データパルスPdaが印加される。これにより、PDP１
の該当する放電セル、すなわちデータドライバ２および
スキャンドライバ３によって印加された放電セルに書き
込み放電が起こる。

【００５１】次に、維持期間において、複数のスキャン
電極１２に維持パルスPscが周期的に印加され、複数の
サステイン電極１３に維持パルスPsuが印加される。維
持パルスPsuの位相は、維持パルスPscの位相に対して１
８０°ずれている。これにより、書き込み放電に続いて
維持放電が起こる。

【００５２】次に、図１に示すデータドライバ２につい
て説明する。図３は、図１に示すデータドライバ２の高
圧出力の構成を示す回路図である。

【００５３】図３のデータドライバ２の高圧出力回路
は、pチャネル型電界効果型トランジスタ（以下、ｐト
ランジスタと称す）Q１、Q３、Q５およびnチャネル型電
界効果型トランジスタ（以下、ｎトランジスタと称す）
Q２、Q４、Q６を含む。

【００５４】ｐトランジスタQ１は、電流制限素子IL４
とノードN１との間に接続され、ゲートには制御信号S１
が入力される。電源制限素子IL４は、例えば、所定の抵
抗値を有する抵抗から構成され、その一端には電源端子
V１と接続され、他端は、ｐトランジスタQ１のソースと
接続される。電源端子V１には、電圧Vdaが印加される。

【００５５】ｎトランジスタQ２は、ノードN１と接地端
子との間に接続され、ゲートには制御信号S２が入力さ
れる。ノードN１は、１本のデータ電極11に接続され、
図３では、１本のデータ電極11と接地端子との間の容量
に相当するパネル容量Cｐが示されている。

【００５６】ｐトランジスタQ１を制御するレベルシフ
タ部では、ｐトランジスタQ３は、電流制限素子IL４と
ノードN２との間に接続され、ｎトランジスタQ４は、ノ
ードN２と接地端子との間に接続されている。ノードN２
は、ｐトランジスタQ１のゲートに接続されている。ｐ
トランジスタQ５は、電流制限素子IL４とノードN３との
間に接続され、ｎトランジスタQ６は、ノードN３と接地
端子との間に接続されている。ノードN３は、ｐトラン
ジスタQ３のゲートに接続されている。

【００５７】本実施の形態では、電源端子V１が第1の電
位、接地端子が第２の電位に相当し、ｎトランジスタQ
２および接地端子が第１のパルス遷移手段、ｐトランジ
スタQ１、電源制限素子IL４および電源端子V１が第２の
パルス遷移手段に相当する。

【００５８】図４は、図３のデータドライバの書き込み
期間の動作を示すタイミング図である。図４には、図３
のノードN１の電圧およびｐトランジスタQ１、ｎトラン
ジスタQ２、ｐトランジスタQ３、ｎトランジスタQ４、
ｐトランジスタQ５、ｎトランジスタQ６の動作が示され
る。

【００５９】まず、期間TAにおいて、制御信号S６がロ
ーレベルになりｎトランジスタQ６がオフし、また制御
信号S４がハイレベルになりｎトランジスタQ４がオンす
る。さらに制御信号S２がローレベルとなりｎトランジ
スタQ２がオフする。このとき、ｎトランジスタQ４がオ
ンすることにより、制御信号S５はローレベルになり、
ｐトランジスタQ５がオンする。このｐトランジスタQ５
がオンすることにより制御信号S３はハイレベルにな
り、ｐトランジスタQ３はオフする。また、ｎトランジ
スタQ４がオンすることにより、制御信号S１はローレベ
ルになりｐトランジスタQ１がオンする。このとき、電
流制限素子IL４により電源端子V１からトランジスタQ１
への電流が制限されているため、ノードN１の電位は電
圧Vdaへ緩やかに遷移する。その後、データパルスPdaが
ノードN１の電位である電圧Vdaに固定されると、放電セ
ルの書き込み放電が開始される。

【００６０】次に、期間TBにおいて、制御信号S２以外
の制御信号は期間TAに同じであり、制御信号S２がハイ
レベルとなりｎトランジスタQ２がオンする。このと
き、ｐトランジスタQ１とｎトランジスタQ２が同時オン
することで、ノードN１では、パネルのデータ電極１１
からｎトランジスタQ２を通過し接地端子へ抽出される
電流と、電源端子V１からｐトランジスタQ１を通過しPD
Pのデータ電極１１へ注入する電流とで貫通電流が発生
し、ｎトランジスタQ２を流れる電流の抽出速度は徐々
に増加する。

【００６１】ここに、データ電極11までの出力インピー
ダンスをZ、ノードN１の電位をV、ノードN１に流れる電
流をIとおくと、ｄV／ｄｔ＝Z・ｄI／ｄｔの式で表さ
れ、ｎトランジスタQ２を流れる電流の抽出速度が徐々
に増加することから、ノードN１にかかる電圧Vは徐々に
増加する。

【００６２】このように、ノードN１では、電位の変化
速度が時間とともに増加する部分が発生し、電圧Vdaか
ら急峻なエッジ部を形成しないように接地電位へ緩やか
に遷移し始めることで、駆動パルスから発生される不要
な電磁波を抑制することができる。

【００６３】図５は、電圧Vdaから接地電位へ駆動パル
スの電位がが遷移する様子を示したものである。駆動パ
ルスの波形１は電位変化速度が増加する部分を有するも
の、駆動パルスの波形２は電位変化速度が一定のもの、
駆動パルスの波形３は電位変化速度が減少する部分を有
するものである。電圧Vdaから接地電位へ立ち下がり始
めるとき、駆動パルスの波形１は、駆動パルスの波形２
および駆動パルスの波形３に比べ、急峻となるエッジ部
を有せず、緩やかに遷移し始める。

【００６４】図６は、図５の駆動パルスの波形１におい
て、「電圧Vdaに対して電位変化速度が増加する部分の
割合（％）」と「電磁輻射が最大となったレベル（ｄｂ
ｕＶ）」の関係を示したものである。

【００６５】割合０％は、駆動パルスの波形２である。
なお、電磁輻射のレベルは、国際無線障害特別委員会の
規格に基づく雑音電界強度試験を、屋外試験場にて、測
定距離を１０ｍに設定して記録したものである。データ
ドライバ２は、電磁波シールドフィルムや金属シールド
を外したプラズマディスプレイに設置した。国際無線障
害特別委員会が定める電磁波妨害の安全規格であるEN
（欧州）クラスAでは、４０ｄBuVより低い輻射レベルを
記録しないと認証されないが、データドライバのばらつ
きも考慮に入れ、６ｄBuVマージンとなる３４ｄBuVより
も低いレベルとなれば、電磁波シールドフィルムや金属
シールドを用いずにENクラスAを満足できるドライバで
あると評価した。電圧Vdaに対して電位変化速度が増加
する部分の割合は多くなればなるほど、電磁輻射レベル
は減少し、輻射レベルが３４ｄBuV以下となる２５％以
上要すれば、電磁波シールドフィルムや金属シールドを
用いずとも、ENクラスAや日本の安全規格である電気用
品取締法などを満足できると判断できる。

【００６６】次に図７は、図５の駆動パルスの波形１に
おいて、「電圧Vdaから接地電位までの立ち下がり時間
に対して電位変化速度が増加する部分の割合（％）」と
「電磁輻射が最大となったレベル（ｄｂｕＶ）」の関係
を示したものである。測定手法は、図６において実施し
たものと同様である。電圧Vdaから接地電位までの立ち
下がり時間に対して電位変化速度が増加する部分は多く
なればなるほど、電磁輻射のレベルは減少し、輻射レベ
ルが３４ｄBuV以下となる３０％以上要すれば、電磁波
シールドフィルムや金属シールドを用いずとも、ENクラ
スAや日本の安全規格である電気用品取締法などを満足
できると判断できる。

【００６７】次に、期間TCにおいて、制御信号S６がハ
イレベルになりｎトランジスタQ６がオンし、制御信号S
４がローレベルになりｎトランジスタQ４がオフする。
このとき、ｎトランジスタQ６がオンすることにより、
制御信号S３はローレベルになりｐトランジスタQ３がオ
ンする。ｐトランジスタQ３がオンすることにより、制
御信号S１、制御信号S５はハイレベルになりｐトランジ
スタQ１、ｐトランジスタQ５はオフする。また、制御信
号S２はハイレベルのままであり、ｎトランジスタQ２も
オンのままである。したがって、ノードN１の電圧が降
下し、接地電位に固定される。

【００６８】この駆動により、駆動パルスから発生する
不要輻射を低減することができ、電磁波シールドフィル
ムや金属シールドを用いずとも、ENクラスAや日本の電
気用品取締法などを満足できる。

【００６９】なお、本実施の形態では、駆動パルスの立
ち下がり時について説明したが、駆動パルスの立ち上が
り時についても、図３の例では、制御信号S２がハイレ
ベルでトランジスタQ２がオンのときに、制御信号S１が
ハイレベルとなりトランジスタQ１をオンとし、トラン
ジスタQ１とトランジスタQ２が同時オンすることで、上
記と同様の効果を得ることができる。

【００７０】（実施の形態２）本発明の一実施の形態で
ある図８のデータドライバ２の高圧出力回路は、pチャ
ネル型電界効果型トランジスタ（以下、ｐトランジスタ
と称す）Q１、Q３、Q５およびnチャネル型電界効果型ト
ランジスタ（以下、ｎトランジスタと称す）Q２、Q４、
Q６を含む。

【００７１】ｐトランジスタQ１は、電流制限素子IL４
とノードN１との間に接続され、ゲートには制御信号S１
が入力される。電源制限素子IL４は、例えば、所定の抵
抗値を有する抵抗から構成され、その一端には電源端子
V１と接続され、他端は、ｐトランジスタQ１のソースと
接続される。電源端子V１には、電圧Vdaが印加される。
ｎトランジスタQ２は、ノードN１と接地端子との間に接
続されている。

【００７２】電流制限素子IL１は、例えば、所定の抵抗
値を有する抵抗から構成され、その一端には制御信号S
２が入力され、他端がｎトランジスタQ２のゲートと接
続される。

【００７３】ノードN１は、１本のデータ電極に接続さ
れ、図８では、１本のデータ電極11と接地端子との間の
容量に相当するパネル容量Cｐが示されている。

【００７４】ｐトランジスタQ１を制御するレベルシフ
タ部では、ｐトランジスタQ３は、電流制限素子IL４と
ノードN２との間に接続され、ｎトランジスタQ４は、ノ
ードN２と接地端子との間に接続されている。ノードN２
は、ｐトランジスタQ１のゲートに接続されている。ｐ
トランジスタQ５は、電流制限素子IL４とノードN３との
間に接続され、ｎトランジスタQ６は、ノードN３と接地
端子との間に接続されている。ノードN３は、ｐトラン
ジスタQ３のゲートに接続されている。

【００７５】本実施の形態では、電源端子V１が第1の電
位、接地端子が第２の電位に相当し、電流制限素子IL１
が電流制限手段に相当し、電源制限素子IL１、トランジ
スタQ２および接地端子が第１のパルス遷移手段、トラ
ンジスタQ１、電源制限素子IL４および電源端子V１が第
２のパルス遷移手段に相当する。

【００７６】図８のデータドライバの書き込み期間の動
作のタイミングは、（実施の形態１）と同じであるた
め、図４にて代用する。図４には、図８のノードN１の
電圧およびｐトランジスタQ１、ｎトランジスタQ２、ｐ
トランジスタQ３、ｎトランジスタQ４、ｐトランジスタ
Q５、ｎトランジスタQ６の動作が示される。

【００７７】まず、期間TAにおいて、制御信号S６がロ
ーレベルになりｎトランジスタQ６がオフする。また制
御信号S４がハイレベルになりｎトランジスタQ４がオン
する。制御信号S２もローレベルとなりｎトランジスタQ
２がオフする。このとき、ｎトランジスタQ４がオンす
ることにより、制御信号S５はローレベルになりｐトラ
ンジスタQ５がオンする。ｐトランジスタQ５がオンする
ことにより、制御信号S３はハイレベルになりｐトラン
ジスタQ３はオフする。

【００７８】また、ｎトランジスタQ４がオンすること
により、制御信号S１はローレベルになりトランジスタQ
１がオンする。このとき、電流制限素子IL４により電源
端子V１からｐトランジスタQ１への電流が制限されてい
るため、ノードN１の電位は電圧Vdaへ緩やかに遷移す
る。その後、ノードN１の電位であるデータパルスPdaが
電圧Vdaに固定されると、放電セルの書き込み放電が開
始される。

【００７９】次に、期間TBにおいて、制御信号S２以外
の制御信号は期間TAの状態と同じであり、制御信号S２
のみが変化してハイレベルとなり、ｎトランジスタQ２
がオンする。このとき、ｐトランジスタQ１とｎトラン
ジスタQ２が同時オンすることで、ノードN１では、ＰＤ
Ｐのデータ電極１１からｎトランジスタQ２を通過し接
地端子へ抽出される電流と、電源端子V１からｐトラン
ジスタQ１を通過しパネルのデータ電極へ注入する電流
とで、貫通電流が発生し、ｎトランジスタQ２を流れる
電流の抽出速度は徐々に増加する。

【００８０】また、制御信号S２がハイレベルであるた
め、制御信号S２の電流は、電流制限素子IL１により制
限され、ｎトランジスタQ２のチャネルを形成するため
の電荷がゲートを介して緩やかに充電される。したがっ
て、ｎトランジスタQ２のチャネルの開放速度が遅くな
り、ｎトランジスタQ２を流れる電流量が制限されるた
め、ｎトランジスタQ２を流れる電流の抽出速度はより
徐々に増加する。このとき、データパルスが電圧Vdaに
対して電位変化速度が増加する部分の割合は、輻射レベ
ルが３４ｄBuV以下となる２５％以上要し、電圧Vdaから
接地電位までの立ち下がり時間に対して電位変化速度
は、輻射レベルが３４ｄBuV以下となる３０％以上要
し、十分緩やかに遷移する。これより、電磁波シールド
フィルムや金属シールドを用いずとも、ENクラスAや日
本の安全規格である電気用品取締法などを満足できる。

【００８１】次に、期間TCにおいて、制御信号S６がハ
イレベルになりｎトランジスタQ６がオンし、制御信号S
４がローレベルになりｎトランジスタQ４がオフする。
このとき、ｎトランジスタQ６がオンすることにより、
制御信号S３はローレベルになりｐトランジスタQ３がオ
ンする。ｐトランジスタQ３がオンすることにより、制
御信号S１、S５はハイレベルになりｐトランジスタQ
１、ｐトランジスタQ５はオフする。また、制御信号S２
はハイレベルのままであり、ｎトランジスタQ２もオン
のままである。したがって、ノードN１の電圧が降下
し、接地電位に固定される。

【００８２】この駆動により、駆動パルスから発生する
不要輻射を低減することができ、電磁波シールドフィル
ムや金属シールドを用いずとも、ENクラスAや日本の電
気用品取締法などを満足できる。

【００８３】なお、本実施の形態では、電源制限素子IL
１をｎトランジスタQ２のゲートに接続したが、図３の
例では、ｎトランジスタQ２のドレインとノードN１の間
に電流制限素子を接続しても、ｎトランジスタQ２がオ
ンしたときに、放電セルからｎトランジスタQ２へ抽出
される電流量が制限されるので、上記と同様の効果を得
ることができる。

【００８４】さらに、本実施の形態では、駆動パルスの
立ち下がり時について説明したが、駆動パルスの立ち上
がり時についても、図３の例では、電流制限素子をｐト
ランジスタQ１のゲートあるいはｐトランジスタQ１のド
レインとノードN１との間に接続し、制御信号S２がハイ
レベルでｎトランジスタQ２がオンのときに、制御信号S
１がハイレベルとなりｐトランジスタQ１をオンとし、
ｐトランジスタQ１とｎトランジスタQ２が同時オンする
ことで、上記と同様の効果を得ることができる。

【００８５】（実施の形態３）本発明の一実施の形態で
ある図９のデータドライバ２の高圧出力回路は、pチャ
ネル型電界効果型トランジスタ（以下、ｐトランジスタ
と称す）Q１、Q３、Q５およびnチャネル型電界効果型ト
ランジスタ（以下、ｎトランジスタと称す）Q２、Q４、
Q６を含む。

【００８６】ｐトランジスタQ１は、電流制限素子IL４
とノードN１との間に接続され、ゲートには制御信号S１
が入力される。電源制限素子IL４は、例えば、所定の抵
抗値を有する抵抗から構成され、その一端には電源端子
V１と接続され、他端は、ｐトランジスタQ１のソースと
接続される。電源端子V１には、電圧Vdaが印加される。

【００８７】ｎトランジスタQ２は、ノードN１と接地端
子との間に接続されている。電流制限素子IL１、電流制
限素子IL２、電流制限素子IL3は、例えば、異なる値を
有する抵抗から構成され、その一端には夫々スイッチSW
１、スイッチSW２、スイッチSW３が接続され、他端がト
ランジスタQ２のゲートと接続される。スイッチSW１、
スイッチSW２、スイッチSW３は、例えば、イネーブルバ
ッファから構成され、入力端子には制御信号S２が接続
され、出力端子には夫々電流制限素子IL１、電流制限素
子IL２、電流制限素子IL３が接続される。ノードN１
は、１本のデータ電極に接続され、図６では、１本のデ
ータ電極と接地端子との間の容量に相当するパネル容量
Cｐが示されている。

【００８８】ｐトランジスタQ１を制御するレベルシフ
タ部では、ｐトランジスタQ３は、電流制限素子IL４と
ノードN２との間に接続され、ｎトランジスタQ４は、ノ
ードN２と接地端子との間に接続されている。ノードN２
はｐトランジスタQ１のゲートと接続されている。ｐト
ランジスタQ５は、電流制限素子IL４とノードN３との間
に接続され、ｎトランジスタQ６は、ノードN３と接地端
子との間に接続されている。ノードN３はｐトランジス
タQ３のゲートと接続されている。

【００８９】本実施の形態では、電源端子V１が第1の電
位、接地端子が第２の電位に相当し、スイッチSW１、ス
イッチSW２、スイッチSW３、電流制限素子IL１、電流制
限素子IL２、電流制限素子IL３が電流制限手段に相当
し、スイッチSW１、スイッチSW２、スイッチSW３、電流
制限素子IL１、電流制限素子IL２、電流制限素子IL３、
ｎトランジスタQ２および接地端子が第１のパルス遷移
手段、ｐトランジスタQ１、電源制限素子IL４および電
源端子V１が第２のパルス遷移手段に相当する。図９の
データドライバの書き込み期間の動作のタイミングは、
（実施の形態１）に同じであるため、図４にて代用す
る。図４には、図９のノードN１の電圧およびｐトラン
ジスタQ１、ｎトランジスタQ２、ｐトランジスタQ３、
ｎトランジスタQ４、ｐトランジスタQ５、ｎトランジス
タQ６の動作が示される。

【００９０】まず、期間TAにおいて、制御信号S６がロ
ーレベルになりnトランジスタQ６がオフする。また制御
信号S４がハイレベルになりｎトランジスタQ４がオンす
る。さらに制御信号S２がローレベルとなり、スイッチS
W１、スイッチSW２、スイッチSW３のいずれかがオンす
ることにより、電流制限素子IL１、電流制限素子IL２、
電流制限素子IL３のいずれかを介して、ｎトランジスタ
Q２がオフする。

【００９１】映像信号によりデータ電極の容量負荷は変
化するため、ノードN１の電位が電圧Vdaへ遷移する際、
もしくは接地電位へ遷移する際の電位変化速度が変化す
る。電流制限素子IL１〜電流制限素子IL３は、書き込み
期間に書き込まれるデータパルスの個数によって選択さ
れる。具体的には、例えば、それぞれの電流制限素子の
抵抗値の大きさが、IL１＞IL２＞IL３の順であるとする
と、少数のスキャン電極に書き込まれる場合や放電セル
の発光輝度が低い場合、つまり、データパルスの個数が
少ない場合には、容量負荷が小さいため、電位変化速度
は大きくなる。この電位変化速度を小さくするため、抵
抗値の大きい電流制限素子IL１選択するようにスイッチ
SW１が選択される。このことにより、RC時定数を増大さ
せ、データパルスを緩やかに遷移させることができる。

【００９２】また、ｎトランジスタQ４がオンすること
により、制御信号S５はローレベルになりｐトランジス
タQ５がオンする。ｐトランジスタQ５がオンすることに
より、制御信号S３はハイレベルになりｐトランジスタQ
３はオフする。さらに、ｎトランジスタQ４がオンする
ことにより、制御信号S１はローレベルになりｐトラン
ジスタQ１がオンする。このとき、電流制限素子IL４に
より電源端子V１からｐトランジスタQ１への電流が制限
されているため、ノードN１の電位は電圧Vdaへ緩やかに
遷移する。その後、ノードN１の電位であるデータパル
スPdaが電圧Vdaに固定されると、放電セルの書き込み放
電が開始される。

【００９３】次に、期間TBにおいて、制御信号S２以外
の制御信号は期間TAに同じであり、制御信号S２がハイ
レベルとなり、期間TAで選択されたスイッチSW１、スイ
ッチSW２、スイッチSW３のいずれかがオンすることによ
り、電流制限素子IL１、電流制限素子IL２、電流制限素
子IL3のいずれかを介して、トランジスタQ２がオンす
る。このとき、ｐトランジスタQ１とｎトランジスタQ２
が同時オンすることで、ノードN１では、パネルのデー
タ電極からｎトランジスタQ２を通過し接地端子へ抽出
される電流と、電源端子V１からｐトランジスタQ１を通
過しパネルのデータ電極へ注入する電流とで、貫通電流
が発生し、ｐトランジスタQ２を流れる電流の抽出速度
は徐々に増加する。また、制御信号S２がハイレベルで
あるため、制御信号S２の電流は、電流制限素子IL１〜
電流制限素子IL３のいずれかにより制限され、ｎトラン
ジスタQ２のチャネルを形成するための電荷がゲートを
介して緩やかに充電される。

【００９４】したがって、ｎトランジスタQ２のチャネ
ルの開放速度が遅くなり、ｎトランジスタQ２を流れる
電流量が制限されるため、ｎトランジスタQ２を流れる
電流の抽出速度はより徐々に増加する。このとき、映像
信号により、放電セルが放電する箇所は変化するため、
データ電極の容量負荷も変化する。書き込み期間に書き
込まれるデータパルスの個数によって、つまり、放電セ
ルが放電する箇所が少ないデータ電極であればあるほ
ど、負荷容量は小さくなるので、抵抗値の大きい電流制
限素子を選択することで、時定数を増加させ、データパ
ルスを緩やかに遷移させる。

【００９５】電圧Vdaに対して電位変化速度が増加する
部分の割合は、輻射レベルが３４ｄBuV以下となる２５
％以上を要し、電圧Vdaから接地電位までの立ち下がり
時間に対して電位変化速度は、輻射レベルが３４ｄBuV
以下となる３０％以上を要することで、電磁波シールド
フィルムや金属シールドを用いずとも、ENクラスAや日
本の安全規格である電気用品取締法などを満足できる。

【００９６】次に、期間TCにおいて、制御信号S６がハ
イレベルになりｎトランジスタQ６がオンし、制御信号S
４がローレベルになりｎトランジスタQ４がオフする。
このとき、ｎトランジスタQ６がオンすることにより、
制御信号S３はローレベルになりｐトランジスタQ３がオ
ンする。ｐトランジスタQ３がオンすることにより、制
御信号S１、S５はハイレベルになりトランジスタQ１、Q
５はオフする。また、制御信号S２はハイレベルのまま
であり、トランジスタQ２もオンのままである。したが
って、ノードN１の電圧が降下し、接地電位に固定され
る。

【００９７】この駆動により、駆動パルスから発生する
不要輻射を低減することができ、電磁波シールドフィル
ムや金属シールドを用いずとも、ENクラスAや日本の電
気用品取締法などを満足できる。

【００９８】なお、本実施の形態では、スイッチSW１〜
スイッチSW３および電源制限素子IL１〜電流制限素子IL
３をｎトランジスタQ２のゲートに接続したが、図３の
例では、ｎトランジスタQ２のドレインとノードN１の間
にスイッチおよび電流制限素子を接続しても、映像信号
によるデータ電極の容量負荷が変化したとき、最適な電
流制限素子を選択することにより、トランジスタQ２が
オンしたときに、放電セルからトランジスタQ２へ抽出
される電流量が制限されるので、上記と同様の効果を得
ることができる。

【００９９】さらに、本実施の形態では、駆動パルスの
立ち下がり時について説明したが、駆動パルスの立ち上
がり時についても、図３の例では、スイッチおよび電流
制限素子をｐトランジスタQ１のゲートあるいはｐトラ
ンジスタQ１のドレインとノードN１との間に接続し、制
御信号S２がハイレベルでｎトランジスタQ２がオンのと
きに、制御信号S１がハイレベルとなりｐトランジスタQ
１をオンとし、ｐトランジスタQ１とｎトランジスタQ２
が同時オンすることで、上記と同様の効果を得ることが
できる。

【０１００】

【発明の効果】本発明によれば、第１の電位から第２の
電位への変化の開始点において、電位の変化速度が時間
とともに増加することで、急峻なエッジ部を形成しない
ように緩やかに遷移させることができ、データ電極の容
量負荷が替わっても、電圧Vdaに対して電位変化速度が
増加する部分の割合は、輻射レベルが３４ｄBuV以下と
なる２５％以上要し、電圧Vdaから接地電位までの立ち
下がり時間に対して電位変化速度は、輻射レベルが３４
ｄBuV以下となる３０％以上要するため、電磁波シール
ドフィルムや金属シールドを用いずとも、駆動パルスか
ら発生される不要な電磁波の輻射を十分に抑制すること
ができ、国際無線障害特別委員会の安全規格であるENク
ラスAや日本の安全規格である電気用品取締法などを満
足できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるデータドライバを
用いたプラズマディスプレイ装置の構成を示すブロック
図

【図２】図１に示すPDPにおけるデータ電極、スキャン
電極およびサステイン電極の駆動電圧の一例を示すタイ
ミング図

【図３】本発明の実施の形態１による図１に示すデータ
ドライバの高圧出力の構成を示す回路図

【図４】図３、図８、図９に示すデータドライバの書き
込み期間の動作を示すタイミング図

【図５】駆動パルスの電圧Vdaから接地電位まで立ち下
がる様子を示した図

【図６】電圧Vdaに対して電位変化速度が増加する部分
の割合と電磁輻射レベルの関係を示す図

【図７】電圧Vdaから接地電位まで立ち下がる時間に対
して電位変化速度が増加する部分の割合と電磁輻射レベ
ルの関係を示す図

【図８】実施の形態２によるデータドライバの高圧出力
の構成を示す回路図

【図９】実施の形態３によるデータドライバの高圧出力
の構成を示す回路図

【図１０】従来のデータドライバの高圧出力の構成を示
す回路図

【図１１】図１０に示すデータドライバの書き込み期間
の動作を示すタイミング図

【符号の説明】

１ PDP ２データドライバ３スキャンドライバ３a スキャンドライバIC ４サステインドライバ１１データ電極１２スキャン電極１３サステイン電極 Q１〜Q６、Q１１〜Q６１電界効果型トランジスタ IL１〜IL４電流制限素子 SW1〜SW３スイッチ

フロントページの続き (72)発明者益盛忠行大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者笠原光弘大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5C080 AA05 BB05 DD12 HH02 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】放電セルを放電させるために、第１の電
位と第２の電位との間を遷移する駆動パルスを出力する
駆動手段を有し、前記駆動パルスは、前記第１の電位か
ら第２の電位への変化の開始点において、電位の変化速
度が時間とともに増加する部分を有することを特徴とす
る駆動回路。
【請求項２】前記、駆動パルスの時間とともに電位の
変化速度が増加する部分が、前記駆動パルスの前記第１
の電位と前記第２の電位の差の２５％以上有することを
特徴とする請求項１記載の駆動回路。
【請求項３】前記、駆動パルスの時間とともに電位の
変化速度が増加する部分が、前記駆動パルスの前記第１
の電位から第２の電位への遷移時間の３０％以上有する
ことを特徴とする請求項１記載の駆動回路。
【請求項４】前記駆動手段は、前記第１の電位から前
記第２の電位へ前記駆動パルスを遷移させるために前記
放電セルに電流を注入する第１のパルス遷移手段と前記
第２の電位から前記第１の電位へ前記駆動パルスを遷移
させるために前記放電セルから電流を抽出する第２のパ
ルス遷移手段を有し、前記第２のパルス遷移手段が前記
放電セルからの電流を抽出し、前記駆動パルスが、前記
第２の電位から前記第１の電位へ遷移するとき、前記第
１のパルス遷移手段が、わずかに前記放電セルに電流を
注入することによって、前記の電位の変化速度が時間と
ともに増加する部分を発生させることを特徴とする請求
項１〜３記載の駆動回路。
【請求項５】前記駆動手段は、前記第１の電位から前
記第２の電位へ前記駆動パルスを遷移させるために前記
放電セルに電流を注入する第１のパルス遷移手段と前記
第２の電位から前記第１の電位へ前記駆動パルスを遷移
させるために前記放電セルから電流を抽出する第２のパ
ルス遷移手段を有し、前記第１のパルス遷移手段が前記
放電セルに電流を注入し、前記駆動パルスが、前記第１
の電位から前記第２の電位へ遷移するとき、前記第２の
パルス遷移手段が、わずかに前記放電セルから電流を抽
出することによって、前記の電位の変化速度が時間とと
もに増加する部分を発生させることを特徴とする請求項
１〜３記載の駆動回路。
【請求項６】前記第２のパルス遷移手段は、一端に前
記第１の電位を受ける電界効果型トランジスタと前記放
電セルからの電流の抽出速度を制限する電流制限手段を
有し、前記駆動パルスが、前記第２の電位から前記第１
の電位へ遷移するとき、前記第１のパルス遷移手段が、
わずかに前記放電セルに電流を注入するとともに、前記
電流制限手段が、前記第２の遷移手段が前記放電セルか
ら電流を抽出する速度を制限することを特徴とする請求
項４記載の駆動回路。
【請求項７】前記第１のパルス遷移手段は、一端に前
記第１の電位を受ける電界効果型トランジスタと前記放
電セルへの電流の注入速度を制限する電流制限手段を有
し、前記駆動パルスが、前記第１の電位から前記第２の
電位へ遷移するとき、前記第２のパルス遷移手段が、わ
ずかに前記放電セルから電流を抽出するとともに、前記
電流制限手段が、前記第１の遷移手段が前記放電セルに
電流を注入する速度を制限することを特徴とする請求項
５記載の駆動回路。
【請求項８】前記第２のパルス遷移手段が前記放電セ
ルからの電流の抽出速度を制限する複数の電流制限手段
を有し、前記駆動パルスから発生する電磁輻射の量に応
じて、電流制限手段を切り換えることを特徴とする請求
項６記載の駆動回路。
【請求項９】前記第１のパルス遷移手段が前記放電セ
ルへの電流の注入速度を制限する複数の電流制限手段を
有し、前記駆動パルスから発生する電磁輻射の量に応じ
て、電流制限手段を切り換えることを特徴とする請求項
７記載の駆動回路。
【請求項１０】前記放電セルは、プラズマディスプレ
イパネルのデータ電極を含み、前記駆動パルスは、書き
込み期間に前記データ電極に印加されるデータパルスを
含むことを特徴とする請求項１〜９のいずれかに記載の
駆動回路。
【請求項１１】容量性負荷としての電極を有する放電
セルを含む表示パネルと、前記表示パネルの前記電極を
駆動する請求項１〜１０のいずれかに記載の駆動回路と
を備える表示装置。