JP2008185625A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】回路素子が少なく、電圧周期が短く、制御が簡単なプラズマディスプレイ装置の制御方法を提供することを課題とする。
【解決手段】第１のスイッチ手段（ＣＵ１）及び第４のスイッチ手段（ＣＤ２）をオフし、第２のスイッチ手段（ＣＤ１）及び第３のスイッチ手段（ＣＵ２）をオンする第１のステップ（ｔ４）と、前記第１のステップの後、前記第１のスイッチ手段をオンし、前記第２〜第４のスイッチ手段をオフする第２のステップと、前記第２のステップの後、前記第１及び第４のスイッチ手段をオンし、前記第２及び第３のスイッチ手段をオフする第３のステップ（ｔ２）とを有することを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【選択図】図５

Description

本発明は、プラズマディスプレイ装置及びその駆動方法に関する。

図１６はプラズマディスプレイ装置の第１の構成例を示す回路図であり、図１７はその駆動方法を示すタイミングチャートである（下記の特許文献１参照）。電圧ＶＸｉは電極Ｘｉの電圧、電流ＩＬ１はコイルＬ１に流れる電流、電圧ＶＹｉは電極Ｙｉの電圧、電流ＩＬ２はコイルＬ２に流れる電流である。電圧Ｖｘｙは、電極Ｘｉ及びＹｉ間の両端電圧であり、電圧ＶＸｉ−ＶＹｉで示される。

電極Ｘｉ及びＹｉは、放電を行うための電極である。容量Ｃｐは、電極Ｘｉ及びＹｉ間の容量である。駆動回路４は、電極Ｘｉに電圧ＶＸｉを供給する。駆動回路５は、電極Ｙｉに電圧ＶＹｉを供給する。

時刻ｔ１では、電圧ＬＵ１及びＣＤ２のみハイレベルにする。すると、図１８に示すように、トランジスタＳｌｕ１及びＳｓｄ２のみオンし、グランド電位ＧＮＤの端子を介して電流Ｉ１が流れる。コイル電流ＩＬ１が流れ、電圧ＶＸｉは、容量Ｃｐ及びコイルＬ１のＬＣ共振により、０Ｖから正の電圧Ｖｓに向けて上昇する。

次に、時刻ｔ２では、電圧ＬＵ１をローレベル、電圧ＣＵ１をハイレベルにする。すると、図１９に示すように、トランジスタＳｓｕ１及びＳｓｄ２のみオンし、電流Ｉ２が流れる。電圧ＶＸｉは、電圧Ｖｓに固定される。その後、電圧ＣＵ１はローレベルになり、トランジスタＳｓｕ１はオフする。

次に、時刻ｔ３では、電圧ＬＤ１をハイレベルにする。すると、図２０に示すように、トランジスタＳｌｄ１及びＳｓｄ２のみオンし、グランド電位ＧＮＤの端子を介して電流Ｉ３が流れる。コイル電流ＩＬ１が流れ、電圧ＶＸｉは、容量Ｃｐ及びコイルＬ１のＬＣ共振により、電圧Ｖｓから０Ｖに向けて下降する。

次に、時刻ｔ４では、電圧ＬＤ１をローレベルにし、電圧ＣＤ１及びＣＤ２をハイレベルにする。すると、図２１に示すように、トランジスタＳｓｄ１がオンし、電流Ｉ４が流れる。電圧ＶＸｉは、０Ｖに固定される。

その後、電圧ＬＵ２をハイレベルにする。すると、図２２に示すように、トランジスタＳｓｄ１及びＳｌｕ２のみオンし、グランド電位ＧＮＤの端子を介して電流Ｉ５が流れる。コイル電流ＩＬ２が流れ、電圧ＶＹｉは、容量Ｃｐ及びコイルＬ２のＬＣ共振により、０Ｖから電圧Ｖｓに向けて上昇する。

次に、時刻ｔ５では、電圧ＬＵ２をローレベルにし、電圧ＣＵ２をハイレベルにする。すると、図２３に示すように、トランジスタＳｓｕ２がオンし、電流Ｉ６が流れる。電圧ＶＹｉは、電圧Ｖｓに固定される。その後、電圧ＣＵ２をローレベルにし、トランジスタＳｓｕ２をオフする。

次に、時刻ｔ６では、電圧ＬＤ２をハイレベルにする。すると、図２４に示すように、トランジスタＳｓｄ１及びＳｌｄ２のみオンし、グランド電位ＧＮＤの端子を介して電流Ｉ７が流れる。コイル電流ＩＬ２が流れ、電圧ＶＹｉは、容量Ｃｐ及びコイルＬ２のＬＣ共振により、電圧Ｖｓから０Ｖに向けて下降する。

その後、電圧ＣＤ１及びＬＤ２をローレベルにし、電圧ＣＤ２をハイレベルにする。すると、図２５に示すように、トランジスタＳｓｄ２がオンし、電流Ｉ８が流れる。電圧ＶＹｉは、０Ｖに固定される。その後、時刻ｔ１に戻り、周期ＴＴの動作を繰り返す。

以上のように、ＬＣ共振回路は、容量Ｃｐ及びコイルＬ１又はＬ２の直列共振回路となる。このプラズマディスプレイ装置は、直列共振を開始するためのトランジスタＳｌｕ１、Ｓｌｄ１、Ｓｌｕ２、Ｓｌｄ２、及び容量Ｃｐの電荷を移送するための容量Ｃ１、Ｃ２が必要であり、回路素子が多くなる欠点がある。

また、電圧ＶＸｉのＬＣ共振と電圧ＶＹｉのＬＣ共振の間に、電圧Ｖｘｙが０Ｖになる休止期間が必要となり、周期ＴＴが長くなる欠点がある。

また、１周期ＴＴ内に、ＬＣ共振のためのスイッチング回数が４回と多くなる欠点がある。

図２６はプラズマディスプレイ装置の第２の構成例を示す回路図であり、図２７はその駆動方法を示すタイミングチャートである（下記の特許文献２参照）。電圧ＶＸｉは電極Ｘｉの電圧、電圧ＶＹｉは電極Ｙｉの電圧、電流ＩＬはコイルＬに流れる電流である。電圧Ｖｘｙは、電極Ｘｉ及びＹｉ間の両端電圧であり、電圧ＶＸｉ−ＶＹｉで示される。

電極Ｘｉ及びＹｉは、放電を行うための電極である。容量Ｃｐは、電極Ｘｉ及びＹｉ間の容量である。駆動回路４は、電極Ｘｉに電圧ＶＸｉを供給する。駆動回路５は、電極Ｙｉに電圧ＶＹｉを供給する。充放電回路部２６０１は、コイルＬ及びトランジスタＳｌｕ、Ｓｌｄを有する。

時刻ｔ１の前では、電圧ＶＸｉは０Ｖ、電圧ＶＹｉは電圧Ｖｓになっている。時刻ｔ１では、電圧ＬＤのみハイレベルにする。すると、トランジスタＳｌｄのみオンし、コイル電流ＩＬが流れ、容量Ｃｐ及びコイルＬのＬＣ共振により、電圧ＶＸｉは０Ｖから電圧Ｖｓに向けて上昇し、電圧ＶＹｉは電圧Ｖｓから０Ｖに向けて下降する。

次に、時刻ｔ２では、電圧ＣＵ１及びＣＤ２をハイレベルにする。すると、トランジスタＳｓｕ１及びＳｓｄ２がオンし、電圧ＶＸｉは電圧Ｖｓに固定され、電圧ＶＹｉは０Ｖに固定される。その後、電圧ＬＤをローレベルにし、トランジスタＳｌｄをオフにする。その後、電圧ＣＵ１及びＣＤ２をローレベルにし、トランジスタＳｓｕ１及びＳｓｄ２をオフにする。

次に、時刻ｔ３では、電圧ＬＵをハイレベルにし、トランジスタＳｌｕをオンにする。コイル電流ＩＬが流れ、容量Ｃｐ及びコイルＬのＬＣ共振により、電圧ＶＸｉは電圧Ｖｓから０Ｖに向けて下降し、電圧ＶＹｉは０Ｖから電圧Ｖｓに向けて上昇する。

次に、時刻ｔ４では、電圧ＣＵ２及びＣＤ１をハイレベルにし、トランジスタＳｓｕ２及びＳｓｄ１をオンにする。電圧ＶＸｉは０Ｖに固定され、電圧ＶＹｉは電圧Ｖｓに固定される。その後、電圧ＬＵをローレベルにし、トランジスタＳｌｕをオフにする。その後、電圧ＣＵ２及びＣＤ１をローレベルにし、トランジスタＳｓｕ２及びＳｓｄ１をオフにする。その後、時刻ｔ１に戻り、周期ＴＴの動作を繰り返す。

以上のように、ＬＣ共振回路は、容量Ｃｐ及びコイルＬの並列共振回路となる。このプラズマディスプレイ装置は、並列共振を開始するためのトランジスタＳｌｕ及びＳｌｄが必要であり、回路素子が多くなる欠点がある。

また、駆動回路４及び５間に、共振電流を流す経路を含む充放電回路部２６０１が必要になる欠点がある。

また、下記の特許文献３には、フラットパネルディスプレイ用のエネルギー回復部を有する駆動回路が開示されている。

特開昭６３−１０１８９７号公報 特開平８−１５２８６５号公報 特表２００３−５３３７２２号公報

本発明の目的は、回路素子が少なく、電圧周期が短く、制御が簡単なプラズマディスプレイ装置及びその制御方法を提供することである。

本発明のプラズマディスプレイ装置の駆動方法は、放電を行うための第１及び第２の電極と、前記第１の電極に接続される第１のコイルと、前記第２の電極に接続される第２のコイルと、第１の電位が供給される第１の電位端子と、前記第１の電位とは異なる第２の電位が供給される第２の電位端子と、前記第１の電極及び前記第１の電位端子間に接続される第１のスイッチ手段と、前記第１の電極及び前記第２の電位端子間に接続される第２のスイッチ手段と、前記第２の電極及び前記第１の電位端子間に接続される第３のスイッチ手段と、前記第２の電極及び前記第２の電位端子間に接続される第４のスイッチ手段と、前記第１のコイルを介して前記第１の電極及び前記第１の電位端子間に接続される第１のダイオードと、前記第１のコイルを介して前記第１の電極及び前記第２の電位端子間に接続される第２のダイオードと、前記第２のコイルを介して前記第２の電極及び前記第１の電位端子間に接続される第３のダイオードと、前記第２のコイルを介して前記第２の電極及び前記第２の電位端子間に接続される第４のダイオードとを有するプラズマディスプレイ装置の駆動方法であって、前記第１及び第４のスイッチ手段をオフし、前記第２及び第３のスイッチ手段をオンする第１のステップと、前記第１のステップの後、前記第１のスイッチ手段をオンし、前記第２〜第４のスイッチ手段をオフする第２のステップと、前記第２のステップの後、前記第１及び第４のスイッチ手段をオンし、前記第２及び第３のスイッチ手段をオフする第３のステップとを有することを特徴とする。

また、本発明のプラズマディスプレイ装置は、放電を行うための第１及び第２の電極と、前記第１の電極に接続される第１のコイルと、前記第２の電極に接続される第２のコイルと、第１の電位が供給される第１の電位端子と、前記第１の電位とは異なる第２の電位が供給される第２の電位端子と、前記第１の電極及び前記第１の電位端子間に接続される第１のスイッチ手段と、前記第１の電極及び前記第２の電位端子間に接続される第２のスイッチ手段と、前記第２の電極及び前記第１の電位端子間に接続される第３のスイッチ手段と、前記第２の電極及び前記第２の電位端子間に接続される第４のスイッチ手段と、前記第１のコイルを介して前記第１の電極及び前記第１の電位端子間に接続される第１のダイオードと、前記第１のコイルを介して前記第１の電極及び前記第２の電位端子間に接続される第２のダイオードと、前記第２のコイルを介して前記第２の電極及び前記第１の電位端子間に接続される第３のダイオードと、前記第２のコイルを介して前記第２の電極及び前記第２の電位端子間に接続される第４のダイオードと、前記第１及び第４のスイッチ手段をオフし、前記第２及び第３のスイッチ手段をオンする第１のステップと、前記第１のステップの後、前記第１のスイッチ手段をオンし、前記第２〜第４のスイッチ手段をオフする第２のステップと、前記第２のステップの後、前記第１及び第４のスイッチ手段をオンし、前記第２及び第３のスイッチ手段をオフする第３のステップとを行う駆動回路とを有することを特徴とする。

第１又は第２の電位端子を介してＬＣ共振電流を流すので、回路素子を少なくすることができ、コストを低減することができる。また、ＬＣ共振の回数を減らすことができるので、第１〜第４のスイッチ手段の制御が簡単になり、第１及び第２の電極の電圧周期を短くすることができる。これにより、単位時間当たりの放電回数を増やし、輝度を高くすることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。制御回路７は、Ｘ電極駆動回路４、Ｙ電極駆動回路５及びアドレス電極駆動回路６を制御する。Ｘ電極駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ電極駆動回路５は、複数のＹ（スキャン）電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス電極駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。

プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。

図２は、プラズマディスプレイパネル３の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。

図３は、画像の１フレームＦＲの構成例を示す図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。

各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン（維持放電）期間Ｔｓにより構成される。リセット期間Ｔｒでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉに所定の電圧を印加して、表示セルＣｉｊの初期化を行う。

アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、アドレス期間Ｔａでは、Ｙ電極Ｙ１，Ｙ２，・・・に対してスキャンパルスを順次スキャンして印加し、そのスキャンパルスに対応してアドレスパルスをアドレス電極Ａｊに印加することにより表示画素を選択する。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルＣｉｊが選択される。Ｙ電極Ｙｉのスキャンパルスに対応してアドレス電極Ａｊのアドレスパルスが生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルＣｉｊが選択されない。スキャンパルスに対応してアドレスパルスが生成されると、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電が起こり、それを種火としてＸ電極Ｘｉ及びＹ電極Ｙｉ間で放電が起こり、Ｘ電極Ｘｉに負電荷が蓄積され、Ｙ電極Ｙｉに正電荷が蓄積される。

サステイン期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間にサステインパルスが印加され、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各ＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（サステイン期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。

図４は、本実施形態によるＸ電極駆動回路４、Ｙ電極駆動回路５及びアドレス電極駆動回路６の構成例を示す回路図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、放電を行うための電極である。容量Ｃｐは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に設けられるパネル容量である。容量Ｃｘａは、Ｘ電極Ｘｉ及びアドレス電極Ａｊ間に設けられるパネル容量である。容量Ｃｙａは、Ｙ電極Ｙｉ及びアドレス電極Ａｊ間に設けられるパネル容量である。グランド端子は、グランド電位ＧＮＤが供給される端子である。電源電圧端子は、電源電圧Ｖｓが供給される端子である。電源電圧Ｖｓは、グランド電位ＧＮＤより高い正の電圧である。

まず、Ｘ電極駆動回路４の構成を説明する。コイルＬ１は、Ｘ電極Ｘｉに接続される。ダイオードＤｕ１は、コイルＬ１を介してＸ電極Ｘｉ及び電源電圧Ｖｓの端子間に接続される。具体的には、ダイオードＤｕ１は、アノードがコイルＬ１を介してＸ電極Ｘｉに接続され、カソードが電源電圧Ｖｓの端子に接続される。ダイオードＤｄ１は、コイルＬ１を介してＸ電極Ｘｉ及びグランド電位ＧＮＤの端子間に接続される。具体的には、ダイオードＤｄ１は、カソードがコイルＬ１を介してＸ電極Ｘｉに接続され、アノードがグランド電位ＧＮＤの端子に接続される。

スイッチング素子Ｓｓｕ１及びダイオードＤｓｕ１の直列接続回路は、スイッチ手段を構成し、Ｘ電極Ｘｉ及び電源電圧Ｖｓの端子間に接続される。スイッチング素子Ｓｓｕ１は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｕ１は、寄生ダイオードを有し、ゲートが電圧ＣＵ１に接続され、ソースがＸ電極Ｘｉ側に接続され、ドレインが電源電圧Ｖｓの端子側に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｕ１のソースに接続され、カソードがトランジスタＳｓｕ１のドレインに接続される。ダイオードＤｓｕ１は、アノードが電源電圧Ｖｓの端子側に接続され、カソードがＸ電極Ｘｉ側に接続される。

スイッチング素子Ｓｓｄ１は、スイッチ手段を構成し、Ｘ電極Ｘｉ及びグランド電位ＧＮＤの端子間に接続される。スイッチング素子Ｓｓｄ１は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｄ１は、寄生ダイオードを有し、ゲートが電圧ＣＤ１に接続され、ドレインがＸ電極Ｘｉに接続され、ソースがグランド電位ＧＮＤの端子に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｄ１のソースに接続され、カソードがトランジスタＳｓｄ１のドレインに接続される。

次に、Ｙ電極駆動回路５の構成を説明する。コイルＬ２は、Ｙ電極Ｙｉに接続される。ダイオードＤｕ２は、コイルＬ２を介してＹ電極Ｙｉ及び電源電圧Ｖｓの端子間に接続される。具体的には、ダイオードＤｕ２は、アノードがコイルＬ２を介してＹ電極Ｙｉに接続され、カソードが電源電圧Ｖｓの端子に接続される。ダイオードＤｄ２は、コイルＬ２を介してＹ電極Ｙｉ及びグランド電位ＧＮＤの端子間に接続される。具体的には、ダイオードＤｄ２は、カソードがコイルＬ２を介してＹ電極Ｙｉに接続され、アノードがグランド電位ＧＮＤの端子に接続される。

スイッチング素子Ｓｓｕ２及びダイオードＤｓｕ２の直列接続回路は、スイッチ手段を構成し、Ｙ電極Ｙｉ及び電源電圧Ｖｓの端子間に接続される。スイッチング素子Ｓｓｕ２は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｕ２は、寄生ダイオードを有し、ゲートが電圧ＣＵ２に接続され、ソースがＹ電極Ｙｉ側に接続され、ドレインが電源電圧Ｖｓの端子側に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｕ２のソースに接続され、カソードがトランジスタＳｓｕ２のドレインに接続される。ダイオードＤｓｕ２は、アノードが電源電圧Ｖｓの端子側に接続され、カソードがＹ電極Ｙｉ側に接続される。

スイッチング素子Ｓｓｄ２は、スイッチ手段を構成し、Ｙ電極Ｙｉ及びグランド電位ＧＮＤの端子間に接続される。スイッチング素子Ｓｓｄ２は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｄ２は、寄生ダイオードを有し、ゲートが電圧ＣＤ２に接続され、ドレインがＹ電極Ｙｉに接続され、ソースがグランド電位ＧＮＤの端子に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｄ２のソースに接続され、カソードがトランジスタＳｓｄ２のドレインに接続される。

図５は、図４のＸ電極駆動回路４及びＹ電極駆動回路５の駆動方法を示すタイミングチャートであり、図３のサステイン期間Ｔｓの動作を示す。電圧ＶＸｉは、Ｘ電極Ｘｉの電圧である。電流ＩＬ１は、コイルＬ１に流れる電流である。電圧ＶＹｉは、Ｙ電極Ｙｉの電圧である。電流ＩＬ２は、コイルＬ２に流れる電流である。電圧Ｖｘｙは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の電圧であり、電圧ＶＸｉ−ＸＹｉで表される。

時刻ｔ１の前では、後に詳述するが、電圧ＶＸｉは０Ｖ、電圧ＶＹｉは電源電圧Ｖｓ［Ｖ］である。

時刻ｔ１では、電圧ＣＵ１及びＣＵ２をハイレベル、電圧ＣＤ１及びＣＤ２をローレベルにする。すると、トランジスタＳｓｕ１及びＳｓｕ２がオンし、トランジスタＳｓｄ１及びＳｓｄ２がオフする。その結果、電圧ＶＸｉはＶｓ［Ｖ］、電圧ＶＹｉは２×Ｖｓ［Ｖ］になる。

その後、電圧ＣＵ２をローレベルにする。すると、図６に示すように、トランジスタＳｓｕ１がオンし、トランジスタＳｓｕ２、Ｓｓｄ１及びＳｓｄ２がオフし、電源電圧Ｖｓの端子を介して電流Ｉ１が流れる。コイル電流ＩＬ２が流れ、電圧ＶＹｉは、容量Ｃｐ及びコイルＬ２のＬＣ共振により、２×Ｖｓ［Ｖ］から０Ｖに向けて下降する。

次に、時刻ｔ２では、電圧ＣＤ２をハイレベルにする。すると、図７に示すように、トランジスタＳｓｕ１及びＳｓｄ２がオンし、トランジスタＳｓｕ２及びＳｓｄ１がオフし、電流Ｉ２が流れる。電圧ＶＹｉは、０Ｖに固定される。その後、電圧ＣＤ２はローレベルになり、トランジスタＳｓｄ２はオフする。

次に、時刻ｔ３では、電圧ＣＵ２をハイレベルにする。すると、トランジスタＳｓｕ１及びＳｓｕ２がオンし、トランジスタＳｓｄ１及びＳｓｄ２がオフする。その結果、電圧ＶＸｉは２×Ｖｓ［Ｖ］、電圧ＶＹｉはＶｓ［Ｖ］になる。

その後、電圧ＣＵ１をローレベルにする。すると、図８に示すように、トランジスタＳｓｕ２がオンし、トランジスタＳｓｕ１、Ｓｓｄ１及びＳｓｄ２がオフし、電源電圧Ｖｓの端子を介して電流Ｉ３が流れる。コイル電流ＩＬ１が流れ、電圧ＶＸｉは、容量Ｃｐ及びコイルＬ１のＬＣ共振により、２×Ｖｓ［Ｖ］から０Ｖに向けて下降する。

次に、時刻ｔ４では、電圧ＣＤ１をハイレベルにする。すると、図９に示すように、トランジスタＳｓｕ２及びＳｓｄ１がオンし、トランジスタＳｓｕ１及びＳｓｄ２がオフし、電流Ｉ４が流れる。電圧ＶＸｉは、０Ｖに固定される。その後、電圧ＣＤ１はローレベルになり、トランジスタＳｓｄ１はオフする。

その後、時刻ｔ１に戻り、周期ＴＴの動作を繰り返す。電圧Ｖｘｙが０ＶからＶｓ［Ｖ］付近に上昇する時点及び０Ｖから−Ｖｓ［Ｖ］付近に下降する時点において、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間で放電が生じる。

次に、アドレス電極駆動回路６について説明する。アドレス電極駆動回路６は、スイッチ（切換手段）４０１及びパルス生成回路４０２を有する。上記のように、図３のアドレス期間Ｔａにおいて、アドレス選択する際には、スイッチ４０１はオンし、パルス生成回路４０２はアドレス電極Ａｊにアドレスパルスを供給する。すると、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電が起こり、それを種火としてＸ電極Ｘｉ及びＹ電極Ｙｉ間で放電が起こり、Ｘ電極Ｘｉに負電荷が蓄積され、Ｙ電極Ｙｉに正電荷が蓄積される。アドレス電極Ａｊは、Ｙ電極Ｙｉ又はＸ電極Ｘｉに対して放電を行うための電極である。また、サステイン期間Ｔｓでは、スイッチ４０１はオフする。すなわち、スイッチ４０１は、アドレス電極Ａｊを電源に対して電気的に高抵抗化（オープン化）する。これにより、一方のＸ電極Ｘｉ又はＹ電極Ｙｉの０Ｖから電圧Ｖｓへの電位変動により伝達される他方のＹ電極Ｙｉ又はＸ電極Ｘｉでの電位変動が容量Ｃｘａ及びＣｙａの容量分圧により減少することを防止できる。

以上のように、第１のスイッチ手段（トランジスタ）Ｓｓｕ１は、第１の電極（Ｘ電極）Ｘｉ及び第１の電位（電源電圧）Ｖｓの端子間に接続される。第２のスイッチ手段（トランジスタ）Ｓｓｄ１は、第１の電極Ｘｉ及び第２の電位（グランド電位）ＧＮＤの端子間に接続される。第３のスイッチ手段（トランジスタ）Ｓｓｕ２は、第２の電極（Ｙ電極）Ｙｉ及び第１の電位Ｖｓの端子間に接続される。第４のスイッチ手段（トランジスタ）Ｓｓｄ２は、第２の電極Ｙｉ及び第２の電位ＧＮＤの端子間に接続される。

時刻ｔ４の第１のステップでは、第１のスイッチ手段（トランジスタ）Ｓｓｕ１及び第４のスイッチ手段（トランジスタ）Ｓｓｄ２をオフし、第２のスイッチ手段（トランジスタ）Ｓｓｄ１及び第３のスイッチ手段（トランジスタ）Ｓｓｕ２をオンする。前記第１のステップでは、第１の電極（Ｘ電極）Ｘｉの電圧ＶＸｉは第２の電位（グランド電位）ＧＮＤになり、第２の電極（Ｙ電極）Ｙｉの電圧ＶＹｉは第１の電位（電源電圧）Ｖｓになる。

次に、前記第１のステップの後、時刻ｔ２の前の第２のステップでは、第１のスイッチ手段Ｓｓｕ１をオンし、第２のスイッチ手段Ｓｓｄ１、第３のスイッチ手段Ｓｓｕ２及び第４のスイッチ手段Ｓｓｄ２をオフする。前記第２のステップでは、第１の電極Ｘｉの電圧ＶＸｉは第１の電位Ｖｓになり、第２の電極Ｙｉの電圧ＶＹｉは第１の電位Ｖｓ及び第２の電位ＧＮＤの差分の電位Ｖｓ変化し、その後にＬＣ共振により第２の電位ＧＮＤに向けて変化する。

次に、前記第２のステップの後、時刻ｔ２の第３のステップでは、第１のスイッチ手段Ｓｓｕ１及び第４のスイッチ手段Ｓｓｄ２をオンし、第２のスイッチ手段Ｓｓｄ１及び第３のスイッチ手段Ｓｓｕ２をオフする。前記第３のステップでは、第１の電極Ｘｉの電圧ＶＸｉは第１の電位Ｖｓになり、第２の電極Ｙｉの電圧ＶＹｉは第２の電位ＧＮＤになる。

なお、電界効果トランジスタＳｓｕ１、Ｓｓｕ２、Ｓｓｄ１及びＳｓｄ２は、その構造上の理由で、寄生ダイオードを有する。これに対し、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）は、寄生ダイオードを持たない。トランジスタＳｓｕ１及びＳｓｕ２は、常にドレインからソースに向けて電流が流れる。したがって、トランジスタＳｓｕ１及びＳｓｕ２は、寄生ダイオードが不要である。トランジスタＳｓｕ１及びＳｓｕ２は、電界効果トランジスタの代わりに、ＩＧＢＴを用いることができる。

また、トランジスタＳｓｄ１及びＳｓｄ２も、常にドレインからソースに向けて電流が流れるので、寄生ダイオードが不要である。トランジスタＳｓｄ１及びＳｓｄ２も、電界効果トランジスタの代わりに、ＩＧＢＴを用いることができる。

（第２の実施形態）
図１０は、本発明の第２の実施形態によるＸ電極駆動回路４、Ｙ電極駆動回路５及びアドレス電極駆動回路６の構成例を示す回路図である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１０は、図４に対して、ダイオードＤｓｕ１及びＤｓｕ２を削除し、ダイオードＤｓｄ１及びＤｓｄ２を追加したものである。

スイッチング素子Ｓｓｄ１及びダイオードＤｓｄ１の直列接続回路は、スイッチ手段を構成し、Ｘ電極Ｘｉ及びグランド電位ＧＮＤの端子間に接続される。スイッチング素子Ｓｓｄ１は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｄ１は、寄生ダイオードを有し、ゲートが電圧ＣＤ１に接続され、ドレインがＸ電極Ｘｉ側に接続され、ソースがグランド電位ＧＮＤの端子側に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｄ１のソースに接続され、カソードがトランジスタＳｓｄ１のドレインに接続される。ダイオードＤｓｄ１は、カソードがグランド電位ＧＮＤの端子側に接続され、アノードがＸ電極Ｘｉ側に接続される。

スイッチング素子Ｓｓｕ１は、スイッチ手段を構成し、Ｘ電極Ｘｉ及び電源電圧Ｖｓの端子間に接続される。スイッチング素子Ｓｓｕ１は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｕ１は、寄生ダイオードを有し、ゲートが電圧ＣＵ１に接続され、ソースがＸ電極Ｘｉに接続され、ドレインが電源電圧Ｖｓの端子に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｕ１のソースに接続され、カソードがトランジスタＳｓｕ１のドレインに接続される。

スイッチング素子Ｓｓｄ２及びダイオードＤｓｄ２の直列接続回路は、スイッチ手段を構成し、Ｙ電極Ｙｉ及びグランド電位ＧＮＤの端子間に接続される。スイッチング素子Ｓｓｄ２は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｄ２は、寄生ダイオードを有し、ゲートが電圧ＣＤ２に接続され、ドレインがＹ電極Ｙｉ側に接続され、ソースがグランド電位ＧＮＤの端子側に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｄ２のソースに接続され、カソードがトランジスタＳｓｄ２のドレインに接続される。ダイオードＤｓｄ２は、カソードがグランド電位ＧＮＤの端子側に接続され、アノードがＹ電極Ｙｉ側に接続される。

スイッチング素子Ｓｓｕ２は、スイッチ手段を構成し、Ｙ電極Ｙｉ及び電源電圧Ｖｓの端子間に接続される。スイッチング素子Ｓｓｕ２は、例えばｎチャネル電界効果トランジスタである。トランジスタＳｓｕ２は、寄生ダイオードを有し、ゲートが電圧ＣＵ２に接続され、ソースがＹ電極Ｙｉに接続され、ドレインが電源電圧Ｖｓの端子に接続される。その寄生ダイオードは、アノードがトランジスタＳｓｕ２のソースに接続され、カソードがトランジスタＳｓｕ２のドレインに接続される。

図１１は、図１０のＸ電極駆動回路４及びＹ電極駆動回路５の駆動方法を示すタイミングチャートであり、図３のサステイン期間Ｔｓの動作を示す。電圧ＶＸｉは、Ｘ電極Ｘｉの電圧である。電流ＩＬ１は、コイルＬ１に流れる電流である。電圧ＶＹｉは、Ｙ電極Ｙｉの電圧である。電流ＩＬ２は、コイルＬ２に流れる電流である。電圧Ｖｘｙは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の電圧であり、電圧ＶＸｉ−ＸＹｉで表される。

時刻ｔ１の前では、後に詳述するが、電圧ＶＸｉは０Ｖ、電圧ＶＹｉは電源電圧Ｖｓ［Ｖ］である。

時刻ｔ１では、電圧ＣＤ１及びＣＤ２をハイレベル、電圧ＣＵ１及びＣＵ２をローレベルにする。すると、トランジスタＳｓｄ１及びＳｓｄ２がオンし、トランジスタＳｓｕ１及びＳｕｄ２がオフする。その結果、電圧ＶＹｉは０［Ｖ］、電圧ＶＸｉは−Ｖｓ［Ｖ］になる。

その後、電圧ＣＤ１をローレベルにする。すると、図１２に示すように、トランジスタＳｓｄ２がオンし、トランジスタＳｓｕ１、Ｓｓｄ１及びＳｓｕ２がオフし、グランド電位ＧＮＤの端子を介して電流Ｉ１が流れる。コイル電流ＩＬ１が流れ、電圧ＶＸｉは、容量Ｃｐ及びコイルＬ１のＬＣ共振により、−Ｖｓ［Ｖ］から＋Ｖｓ［Ｖ］に向けて上昇する。

次に、時刻ｔ２では、電圧ＣＵ１をハイレベルにする。すると、図１３に示すように、トランジスタＳｓｕ１及びＳｓｄ２がオンし、トランジスタＳｓｕ２及びＳｓｄ１がオフし、電流Ｉ２が流れる。電圧ＶＸｉは、Ｖｓ［Ｖ］に固定される。その後、電圧ＣＵ１はローレベルになり、トランジスタＳｓｕ１はオフする。

次に、時刻ｔ３では、電圧ＣＤ１をハイレベルにする。すると、トランジスタＳｓｄ１及びＳｓｄ２がオンし、トランジスタＳｓｕ１及びＳｓｕ２がオフする。その結果、電圧ＶＸｉは０Ｖ、電圧ＶＹｉは−Ｖｓ［Ｖ］になる。

その後、電圧ＣＤ２をローレベルにする。すると、図１４に示すように、トランジスタＳｓｄ１がオンし、トランジスタＳｓｕ１、Ｓｓｕ２及びＳｓｄ２がオフし、グランド電位ＧＮＤの端子を介して電流Ｉ３が流れる。コイル電流ＩＬ２が流れ、電圧ＶＹｉは、容量Ｃｐ及びコイルＬ２のＬＣ共振により、−Ｖｓ［Ｖ］から＋Ｖｓ［Ｖ］に向けて上昇する。

次に、時刻ｔ４では、電圧ＣＵ２をハイレベルにする。すると、図１５に示すように、トランジスタＳｓｕ２及びＳｓｄ１がオンし、トランジスタＳｓｕ１及びＳｓｄ２がオフし、電流Ｉ４が流れる。電圧ＶＹｉは、Ｖｓ［Ｖ］に固定される。その後、電圧ＣＵ２はローレベルになり、トランジスタＳｓｕ２はオフする。

その後、時刻ｔ１に戻り、周期ＴＴの動作を繰り返す。電圧Ｖｘｙが０ＶからＶｓ［Ｖ］付近に上昇する時点及び０Ｖから−Ｖｓ［Ｖ］付近に下降する時点において、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間で放電が生じる。

以上のように、第１のスイッチ手段（トランジスタ）Ｓｓｄ１は、第１の電極（Ｘ電極）Ｘｉ及び第１の電位（グランド電位）ＧＮＤの端子間に接続される。第２のスイッチ手段（トランジスタ）Ｓｓｕ１は、第１の電極Ｘｉ及び第２の電位（電源電圧）Ｖｓの端子間に接続される。第３のスイッチ手段（トランジスタ）Ｓｓｄ２は、第２の電極（Ｙ電極）Ｙｉ及び第１の電位ＧＮＤの端子間に接続される。第４のスイッチ手段（トランジスタ）Ｓｓｕ２は、第２の電極Ｙｉ及び第２の電位Ｖｓの端子間に接続される。

時刻ｔ２の第１のステップでは、第１のスイッチ手段（トランジスタ）Ｓｓｄ１及び第４のスイッチ手段（トランジスタ）Ｓｓｕ２をオフし、第２のスイッチ手段（トランジスタ）Ｓｓｕ１及び第３のスイッチ手段（トランジスタ）Ｓｓｄ２をオンする。前記第１のステップでは、第１の電極（Ｘ電極）Ｘｉの電圧ＶＸｉは第２の電位（電源電圧）Ｖｓになり、第２の電極（Ｙ電極）Ｙｉの電圧ＶＹｉは第１の電位（グランド電位）ＧＮＤになる。

次に、前記第１のステップの後、時刻ｔ４の前の第２のステップでは、第１のスイッチ手段Ｓｓｄ１をオンし、第２のスイッチ手段Ｓｓｕ１、第３のスイッチ手段Ｓｓｄ２及び第４のスイッチ手段Ｓｓｕ２をオフする。前記第２のステップでは、第１の電極Ｘｉの電圧ＶＸｉは第１の電位ＧＮＤになり、第２の電極Ｙｉの電圧ＶＹｉは第１の電位ＧＮＤ及び第２の電位Ｖｓの差分の電位−Ｖｓ変化し、その後にＬＣ共振により第２の電位Ｖｓに向けて変化する。

次に、前記第２のステップの後、時刻ｔ４の第３のステップでは、第１のスイッチ手段Ｓｓｄ１及び第４のスイッチ手段Ｓｓｕ２をオンし、第２のスイッチ手段Ｓｓｕ１及び第３のスイッチ手段Ｓｓｄ２をオフする。前記第３のステップでは、第１の電極Ｘｉの電圧ＶＸｉは第１の電位ＧＮＤになり、第２の電極Ｙｉの電圧ＶＹｉは第２の電位Ｖｓになる。

なお、第１の実施形態と同様に、トランジスタＳｓｄ１及びＳｓｄ２は、常にドレインからソースに向けて電流が流れる。したがって、トランジスタＳｓｄ１及びＳｓｄ２は、寄生ダイオードが不要である。トランジスタＳｓｄ１及びＳｓｄ２は、電界効果トランジスタの代わりに、ＩＧＢＴを用いることができる。

また、トランジスタＳｓｕ１及びＳｓｕ２も、常にドレインからソースに向けて電流が流れるので、寄生ダイオードが不要である。トランジスタＳｓｕ１及びＳｓｕ２も、電界効果トランジスタの代わりに、ＩＧＢＴを用いることができる。

図１６のプラズマディスプレイ装置は、直列共振を開始するためのトランジスタＳｌｕ１、Ｓｌｄ１、Ｓｌｕ２、Ｓｌｄ２、及び容量Ｃｐの電荷を移送するための容量Ｃ１、Ｃ２が必要であり、回路素子が多くなる欠点がある。これに対し、本発明の第１及び第２の実施形態のプラズマディスプレイ装置は、トランジスタＳｓｕ１、Ｓｓｕ２、Ｓｓｄ１又はＳｓｄ２を電圧クランプ用スイッチング素子及びＬＣ共振回路用スイッチング素子として兼用するので、上記の回路素子が不要になり、回路素子を少なくすることができる。その結果、コストを低減することができる。

また、図１６のプラズマディスプレイ装置は、電圧ＶＸｉのＬＣ共振と電圧ＶＹｉのＬＣ共振の間に、電圧Ｖｘｙが０Ｖになる休止期間が必要となり、周期ＴＴが長くなる欠点がある。これに対し、本発明の第１及び第２の実施形態のプラズマディスプレイ装置は、電圧Ｖｘｙが０Ｖになる休止期間が不要であり、周期ＴＴを短くすることができる。その結果、サステインパルス数を増加させることができ、プラズマディスプレイ装置の輝度を高くすることができる。

また、図１６のプラズマディスプレイ装置は、１周期ＴＴ内にＬＣ共振のためのスイッチング回数が４回と多くなる欠点がある。これに対し、本発明の第１及び第２の実施形態のプラズマディスプレイ装置は、１周期ＴＴ内にＬＣ共振のためのスイッチング回数が２回と少なくすることができる。その結果、スイッチングの制御が簡単になり、タイミングの制約が緩くなり、安定したサステイン放電を行うことができる。

また、図２６のプラズマディスプレイ装置は、並列共振を開始するためのトランジスタＳｌｕ及びＳｌｄが必要であり、回路素子が多くなる欠点がある。これに対し、本発明の第１及び第２の実施形態のプラズマディスプレイ装置は、これらの回路素子が不要になり、回路素子を少なくすることができる。その結果、コストを低減することができる。

また、図２６のプラズマディスプレイ装置は、駆動回路４及び５間に共振電流を流す経路を含む充放電回路部２６０１が必要になる欠点がある。これに対し、本発明の第１及び第２の実施形態のプラズマディスプレイ装置は、電源電圧Ｖｓの端子又はグランド電位ＧＮＤの端子を介して並列共振電流を流すので、共振電流を流す経路を含む充放電回路部２６０１が不要になる。その結果、特別な共振電流経路の配線が不要になり、コストを低減することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。 プラズマディスプレイパネルの構造例を示す分解斜視図である。 画像の１フレームの構成例を示す図である。 第１の実施形態によるＸ電極駆動回路、Ｙ電極駆動回路及びアドレス電極駆動回路の構成例を示す回路図である。 図４のＸ電極駆動回路及びＹ電極駆動回路の駆動方法を示すタイミングチャートである。 図４の回路に流れる電流を示す図である。 図４の回路に流れる電流を示す図である。 図４の回路に流れる電流を示す図である。 図４の回路に流れる電流を示す図である。 本発明の第２の実施形態によるＸ電極駆動回路、Ｙ電極駆動回路及びアドレス電極駆動回路の構成例を示す回路図である。 図１０のＸ電極駆動回路及びＹ電極駆動回路の駆動方法を示すタイミングチャートである。 図１０の回路に流れる電流を示す図である。 図１０の回路に流れる電流を示す図である。 図１０の回路に流れる電流を示す図である。 図１０の回路に流れる電流を示す図である。 プラズマディスプレイ装置の第１の構成例を示す回路図である。 図１６の回路の駆動方法を示すタイミングチャートである。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 図１６の回路に流れる電流を示す図である。 プラズマディスプレイ装置の第２の構成例を示す回路図である。 図２６の回路の駆動方法を示すタイミングチャートである。

符号の説明

１ 前面ガラス基板
２ 背面ガラス基板
３ プラズマディスプレイパネル
４ Ｘ電極駆動回路
５ Ｙ電極駆動回路
６ アドレス電極駆動回路
７ 制御回路
１３、１６ 誘電体層
１４ 保護層
１７ 隔壁
１８〜２０ 蛍光体

Claims (14)

1. 放電を行うための第１及び第２の電極と、
   前記第１の電極に接続される第１のコイルと、
   前記第２の電極に接続される第２のコイルと、
   第１の電位が供給される第１の電位端子と、
   前記第１の電位とは異なる第２の電位が供給される第２の電位端子と、
   前記第１の電極及び前記第１の電位端子間に接続される第１のスイッチ手段と、
   前記第１の電極及び前記第２の電位端子間に接続される第２のスイッチ手段と、
   前記第２の電極及び前記第１の電位端子間に接続される第３のスイッチ手段と、
   前記第２の電極及び前記第２の電位端子間に接続される第４のスイッチ手段と、
   前記第１のコイルを介して前記第１の電極及び前記第１の電位端子間に接続される第１のダイオードと、
   前記第１のコイルを介して前記第１の電極及び前記第２の電位端子間に接続される第２のダイオードと、
   前記第２のコイルを介して前記第２の電極及び前記第１の電位端子間に接続される第３のダイオードと、
   前記第２のコイルを介して前記第２の電極及び前記第２の電位端子間に接続される第４のダイオードとを有するプラズマディスプレイ装置の駆動方法であって、
   前記第１及び第４のスイッチ手段をオフし、前記第２及び第３のスイッチ手段をオンする第１のステップと、
   前記第１のステップの後、前記第１のスイッチ手段をオンし、前記第２〜第４のスイッチ手段をオフする第２のステップと、
   前記第２のステップの後、前記第１及び第４のスイッチ手段をオンし、前記第２及び第３のスイッチ手段をオフする第３のステップと
   を有することを特徴とするプラズマディスプレイ装置の駆動方法。
2. 前記第１のステップでは、前記第１の電極は前記第２の電位になり、前記第２の電極は前記第１の電位になり、
   前記第２のステップでは、前記第１の電極は前記第１の電位になり、前記第２の電極は前記第１及び第２の電位の差分の電位変化し、その後にＬＣ共振により前記第２の電位に向けて変化し、
   前記第３のステップでは、前記第１の電極は前記第１の電位になり、前記第２の電極は前記第２の電位になることを特徴とする請求項１記載のプラズマディスプレイ装置の駆動方法。
3. 前記第１のスイッチ手段は、第１のスイッチング素子及び第５のダイオードの直列接続回路を有し、
   前記第３のスイッチ手段は、第２のスイッチング素子及び第６のダイオードの直列接続回路を有することを特徴とする請求項１又は２記載のプラズマディスプレイ装置の駆動方法。
4. 前記第１及び第２のスイッチング素子はＩＧＢＴであることを特徴とする請求項３記載のプラズマディスプレイ装置の駆動方法。
5. 前記第１の電位は前記第２の電位よりも高く、
   前記第１のダイオードは、アノードが前記第１のコイルを介して前記第１の電極に接続され、カソードが前記第１の電位端子に接続され、
   前記第２のダイオードは、カソードが前記第１のコイルを介して前記第１の電極に接続され、アノードが前記第２の電位端子に接続され、
   前記第３のダイオードは、アノードが前記第２のコイルを介して前記第２の電極に接続され、カソードが前記第１の電位端子に接続され、
   前記第４のダイオードは、カソードが前記第２のコイルを介して前記第２の電極に接続され、アノードが前記第２の電位端子に接続され、
   前記第５のダイオードは、アノードが前記第１の電位端子側に接続され、カソードが前記第１の電極側に接続され、
   前記第６のダイオードは、アノードが前記第１の電位端子側に接続され、カソードが前記第２の電極側に接続されることを特徴とする請求項３又は４記載のプラズマディスプレイ装置の駆動方法。
6. 前記第１の電位は前記第２の電位よりも低く、
   前記第１のダイオードは、カソードが前記第１のコイルを介して前記第１の電極に接続され、アノードが前記第１の電位端子に接続され、
   前記第２のダイオードは、アノードが前記第１のコイルを介して前記第１の電極に接続され、カソードが前記第２の電位端子に接続され、
   前記第３のダイオードは、カソードが前記第２のコイルを介して前記第２の電極に接続され、アノードが前記第１の電位端子に接続され、
   前記第４のダイオードは、アノードが前記第２のコイルを介して前記第２の電極に接続され、カソードが前記第２の電位端子に接続され、
   前記第５のダイオードは、カソードが前記第１の電位端子側に接続され、アノードが前記第１の電極側に接続され、
   前記第６のダイオードは、カソードが前記第１の電位端子側に接続され、アノードが前記第２の電極側に接続されることを特徴とする請求項３又は４記載のプラズマディスプレイ装置の駆動方法。
7. 前記プラズマディスプレイ装置は、前記第１又は第２の電極に対して放電を行うための第３の電極と、前記第１〜第３のステップでは前記第３の電極を電源に対して電気的に高抵抗化する切換手段とを有することを特徴とする請求項１〜６のいずれか１項に記載のプラズマディスプレイ装置の駆動方法。
8. 放電を行うための第１及び第２の電極と、
   前記第１の電極に接続される第１のコイルと、
   前記第２の電極に接続される第２のコイルと、
   第１の電位が供給される第１の電位端子と、
   前記第１の電位とは異なる第２の電位が供給される第２の電位端子と、
   前記第１の電極及び前記第１の電位端子間に接続される第１のスイッチ手段と、
   前記第１の電極及び前記第２の電位端子間に接続される第２のスイッチ手段と、
   前記第２の電極及び前記第１の電位端子間に接続される第３のスイッチ手段と、
   前記第２の電極及び前記第２の電位端子間に接続される第４のスイッチ手段と、
   前記第１のコイルを介して前記第１の電極及び前記第１の電位端子間に接続される第１のダイオードと、
   前記第１のコイルを介して前記第１の電極及び前記第２の電位端子間に接続される第２のダイオードと、
   前記第２のコイルを介して前記第２の電極及び前記第１の電位端子間に接続される第３のダイオードと、
   前記第２のコイルを介して前記第２の電極及び前記第２の電位端子間に接続される第４のダイオードと、
   前記第１及び第４のスイッチ手段をオフし、前記第２及び第３のスイッチ手段をオンする第１のステップと、前記第１のステップの後、前記第１のスイッチ手段をオンし、前記第２〜第４のスイッチ手段をオフする第２のステップと、前記第２のステップの後、前記第１及び第４のスイッチ手段をオンし、前記第２及び第３のスイッチ手段をオフする第３のステップとを行う駆動回路と
   を有することを特徴とするプラズマディスプレイ装置。
9. 前記第１のステップでは、前記第１の電極は前記第２の電位になり、前記第２の電極は前記第１の電位になり、
   前記第２のステップでは、前記第１の電極は前記第１の電位になり、前記第２の電極は前記第１及び第２の電位の差分の電位変化し、その後にＬＣ共振により前記第２の電位に向けて変化し、
   前記第３のステップでは、前記第１の電極は前記第１の電位になり、前記第２の電極は前記第２の電位になることを特徴とする請求項８記載のプラズマディスプレイ装置。
10. 前記第１のスイッチ手段は、第１のスイッチング素子及び第５のダイオードの直列接続回路を有し、
    前記第３のスイッチ手段は、第２のスイッチング素子及び第６のダイオードの直列接続回路を有することを特徴とする請求項８又は９記載のプラズマディスプレイ装置。
11. 前記第１及び第２のスイッチング素子はＩＧＢＴであることを特徴とする請求項１０記載のプラズマディスプレイ装置。
12. 前記第１の電位は前記第２の電位よりも高く、
    前記第１のダイオードは、アノードが前記第１のコイルを介して前記第１の電極に接続され、カソードが前記第１の電位端子に接続され、
    前記第２のダイオードは、カソードが前記第１のコイルを介して前記第１の電極に接続され、アノードが前記第２の電位端子に接続され、
    前記第３のダイオードは、アノードが前記第２のコイルを介して前記第２の電極に接続され、カソードが前記第１の電位端子に接続され、
    前記第４のダイオードは、カソードが前記第２のコイルを介して前記第２の電極に接続され、アノードが前記第２の電位端子に接続され、
    前記第５のダイオードは、アノードが前記第１の電位端子側に接続され、カソードが前記第１の電極側に接続され、
    前記第６のダイオードは、アノードが前記第１の電位端子側に接続され、カソードが前記第２の電極側に接続されることを特徴とする請求項１０又は１１記載のプラズマディスプレイ装置。
13. 前記第１の電位は前記第２の電位よりも低く、
    前記第１のダイオードは、カソードが前記第１のコイルを介して前記第１の電極に接続され、アノードが前記第１の電位端子に接続され、
    前記第２のダイオードは、アノードが前記第１のコイルを介して前記第１の電極に接続され、カソードが前記第２の電位端子に接続され、
    前記第３のダイオードは、カソードが前記第２のコイルを介して前記第２の電極に接続され、アノードが前記第１の電位端子に接続され、
    前記第４のダイオードは、アノードが前記第２のコイルを介して前記第２の電極に接続され、カソードが前記第２の電位端子に接続され、
    前記第５のダイオードは、カソードが前記第１の電位端子側に接続され、アノードが前記第１の電極側に接続され、
    前記第６のダイオードは、カソードが前記第１の電位端子側に接続され、アノードが前記第２の電極側に接続されることを特徴とする請求項１０又は１１記載のプラズマディスプレイ装置。
14. さらに、前記第１又は第２の電極に対して放電を行うための第３の電極と、前記駆動回路の第１〜第３のステップでは前記第３の電極を電源に対して電気的に高抵抗化する切換手段とを有することを特徴とする請求項８〜１３のいずれか１項に記載のプラズマディスプレイ装置。

Images