JPH06284723A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH06284723A JPH06284723A JP7137093A JP7137093A JPH06284723A JP H06284723 A JPH06284723 A JP H06284723A JP 7137093 A JP7137093 A JP 7137093A JP 7137093 A JP7137093 A JP 7137093A JP H06284723 A JPH06284723 A JP H06284723A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- full
- switching element
- wave
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 フライバックコンバータをベースとしつつ、
スイッチング素子にかかるピーク電圧を低く抑え、変換
効率がよくて耐圧の低い素子を使用できるようにするこ
と。 【構成】 全波整流出力に対する１次側が直列接続され
出力用の２次側が並列接続された２組のフライバックコ
ンバータ３ａ，３ｂにより構成し、スイッチング素子５
ａ，５ｂのオフ時に各々のスイッチング素子５ａ，５ｂ
にかかる電圧を従来の１／２にすることができるように
した。
スイッチング素子にかかるピーク電圧を低く抑え、変換
効率がよくて耐圧の低い素子を使用できるようにするこ
と。 【構成】 全波整流出力に対する１次側が直列接続され
出力用の２次側が並列接続された２組のフライバックコ
ンバータ３ａ，３ｂにより構成し、スイッチング素子５
ａ，５ｂのオフ時に各々のスイッチング素子５ａ，５ｂ
にかかる電圧を従来の１／２にすることができるように
した。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＣ入力電圧が高い場
合に変換効率のよいＤＣ‐ＤＣコンバータ、特に、入力
電流波形の改善用のアクティブ・フィルタ回路に適した
電源装置に関する。
合に変換効率のよいＤＣ‐ＤＣコンバータ、特に、入力
電流波形の改善用のアクティブ・フィルタ回路に適した
電源装置に関する。
【０００２】
【従来の技術】従来、電源装置としては各種のものがあ
るが、一例として、２次側にインダクタンス用のチョー
クを要しないフライバックコンバータを利用したものが
ある。図５はその一例を示すもので、交流電源１には全
波整流回路２を介してフライバックコンバータ３が接続
されている。このフライバックコンバータ３は全波整流
回路２からの全波整流された脈流出力が入力されるコン
デンサＣ1 と、コンデンサＣ1 端子間に直列に接続され
たトランス４の１次巻線Ｎ1 とスイッチング素子５と、
前記１次巻線Ｎ1 と逆極性とされた２次巻線Ｎ2 と、こ
の２次巻線Ｎ2 に直列に接続された整流用のダイオード
Ｄ1 と、２次巻線Ｎ2 とダイオードＤ1 とに並列に接続
された平滑用コンデンサＣ2 と、平滑用コンデンサＣ2
の両端から引出された出力端子６とにより構成されてい
る。
るが、一例として、２次側にインダクタンス用のチョー
クを要しないフライバックコンバータを利用したものが
ある。図５はその一例を示すもので、交流電源１には全
波整流回路２を介してフライバックコンバータ３が接続
されている。このフライバックコンバータ３は全波整流
回路２からの全波整流された脈流出力が入力されるコン
デンサＣ1 と、コンデンサＣ1 端子間に直列に接続され
たトランス４の１次巻線Ｎ1 とスイッチング素子５と、
前記１次巻線Ｎ1 と逆極性とされた２次巻線Ｎ2 と、こ
の２次巻線Ｎ2 に直列に接続された整流用のダイオード
Ｄ1 と、２次巻線Ｎ2 とダイオードＤ1 とに並列に接続
された平滑用コンデンサＣ2 と、平滑用コンデンサＣ2
の両端から引出された出力端子６とにより構成されてい
る。
【０００３】このような構成において、交流電源１から
の交流出力は全波整流回路２で全波整流されて脈流とな
り、コンデンサＣ1 に充電される。そして、スイッチン
グ素子５がオン状態であれば１次巻線Ｎ1 に電流が流れ
る。しかして、図６に示すように、このスイッチング素
子５をオフさせると、１次巻線Ｎ1 にキック電圧が発生
し、逆極性の２次巻線Ｎ2 に誘起され、ダイオードＤ1
により整流された後、平滑用コンデンサＣ2 で平滑さ
れ、出力端子６から直流電圧が出力される。
の交流出力は全波整流回路２で全波整流されて脈流とな
り、コンデンサＣ1 に充電される。そして、スイッチン
グ素子５がオン状態であれば１次巻線Ｎ1 に電流が流れ
る。しかして、図６に示すように、このスイッチング素
子５をオフさせると、１次巻線Ｎ1 にキック電圧が発生
し、逆極性の２次巻線Ｎ2 に誘起され、ダイオードＤ1
により整流された後、平滑用コンデンサＣ2 で平滑さ
れ、出力端子６から直流電圧が出力される。
【０００４】
【発明が解決しようとする課題】ところが、このような
従来方式の場合、スイッチング素子５にはキック電圧が
そのままかかるため、交流電源１の電源電圧のピーク値
の数倍の耐圧を持つものが必要となる。ここに、耐圧の
高い素子は高価な上に、オン抵抗が高く電力変換効率を
低下させてしまう。
従来方式の場合、スイッチング素子５にはキック電圧が
そのままかかるため、交流電源１の電源電圧のピーク値
の数倍の耐圧を持つものが必要となる。ここに、耐圧の
高い素子は高価な上に、オン抵抗が高く電力変換効率を
低下させてしまう。
【０００５】特に、電圧が高い場合にトランス４の絶縁
を強化すると、１・２次間の結合が悪化し、素子に加わ
るピーク電圧が増大してしまう。ちなみに、このような
ピーク電圧を低減させるために、図５中に示すように抵
抗Ｒ1 とコンデンサＣ3 とによるスナバ回路７をスイッ
チング素子５に並列に接続するようにしたものもある
が、このスナバ回路７自体が新たなロス発生源となり、
効率低下を招いてしまう。
を強化すると、１・２次間の結合が悪化し、素子に加わ
るピーク電圧が増大してしまう。ちなみに、このような
ピーク電圧を低減させるために、図５中に示すように抵
抗Ｒ1 とコンデンサＣ3 とによるスナバ回路７をスイッ
チング素子５に並列に接続するようにしたものもある
が、このスナバ回路７自体が新たなロス発生源となり、
効率低下を招いてしまう。
【０００６】
【課題を解決するための手段】請求項１記載の発明で
は、全波整流出力に対する１次側が直列接続され出力用
の２次側が並列接続された２組のフライバックコンバー
タにより構成した。
は、全波整流出力に対する１次側が直列接続され出力用
の２次側が並列接続された２組のフライバックコンバー
タにより構成した。
【０００７】この際、請求項２記載の発明では、各フラ
イバックコンバータ中のスイッチング素子を直列接続中
点から１次巻線よりも全波整流出力ライン側に位置させ
て結線し、各スイッチング素子と他方のフライバックコ
ンバータに対する全波整流出力ラインとの間に各々ダイ
オードを接続した。
イバックコンバータ中のスイッチング素子を直列接続中
点から１次巻線よりも全波整流出力ライン側に位置させ
て結線し、各スイッチング素子と他方のフライバックコ
ンバータに対する全波整流出力ラインとの間に各々ダイ
オードを接続した。
【０００８】さらに、請求項３記載の発明では、スイッ
チング素子が導通するオンデューティを５０％未満に設
定した。
チング素子が導通するオンデューティを５０％未満に設
定した。
【０００９】請求項４記載の発明では、これらの発明に
おいて、全波整流出力が入力される２個の直列コンデン
サの容量を、電源周波数に対して実質的に平滑性を持た
ない小さな値に設定した。
おいて、全波整流出力が入力される２個の直列コンデン
サの容量を、電源周波数に対して実質的に平滑性を持た
ない小さな値に設定した。
【００１０】
【作用】請求項１記載の発明においては、１次側が直列
接続され、２次側が並列接続された２組のフライバック
コンバータによるため、各々のスイッチング素子にかか
る電圧が従来の１／２となり、耐圧の低い素子を使用し
得るものとなり、素子単価が低下するとともに、オン抵
抗の低い素子を使用し得ることから変換効率も向上す
る。
接続され、２次側が並列接続された２組のフライバック
コンバータによるため、各々のスイッチング素子にかか
る電圧が従来の１／２となり、耐圧の低い素子を使用し
得るものとなり、素子単価が低下するとともに、オン抵
抗の低い素子を使用し得ることから変換効率も向上す
る。
【００１１】特に、請求項２記載の発明においては、各
々のスイッチング素子と他方のフライバックコンバータ
に対する全波整流出力ラインとの間にダイオードが介在
されているので、スイッチング素子のターンオフ時に発
生するピーク電圧を電源側に帰還させて電源電圧のピー
ク値に抑えるスナバ作用を持たせることができ、かつ、
トランスの結合が悪い場合でもスナバエネルギーを損失
せず効率低下のないものとなる。
々のスイッチング素子と他方のフライバックコンバータ
に対する全波整流出力ラインとの間にダイオードが介在
されているので、スイッチング素子のターンオフ時に発
生するピーク電圧を電源側に帰還させて電源電圧のピー
ク値に抑えるスナバ作用を持たせることができ、かつ、
トランスの結合が悪い場合でもスナバエネルギーを損失
せず効率低下のないものとなる。
【００１２】また、請求項３記載の発明においては、ス
イッチング素子が導通するオンデューティが５０％未満
であるので、トランスが飽和してしまうことなく、常に
正常に動作し得るものとなる。
イッチング素子が導通するオンデューティが５０％未満
であるので、トランスが飽和してしまうことなく、常に
正常に動作し得るものとなる。
【００１３】さらに、請求項４記載の発明においては、
全波整流出力を受ける２組のフライバックコンバータの
各々のコンデンサの容量を、実質的に平滑性を持たない
小さな値に設定したので、交流電源の持つ正弦波特性が
維持されるものとなり、入力電流波形を改善するアクテ
ィブ・フィルタとして優れたものとなる。
全波整流出力を受ける２組のフライバックコンバータの
各々のコンデンサの容量を、実質的に平滑性を持たない
小さな値に設定したので、交流電源の持つ正弦波特性が
維持されるものとなり、入力電流波形を改善するアクテ
ィブ・フィルタとして優れたものとなる。
【００１４】
【実施例】本発明の第一の実施例を図１及び図２に基づ
いて説明する。図５で示した部分と同一部分は同一符号
を用いて示す（次の実施例でも同様とする）。本実施例
は、基本的には、全波整流回路２と出力端子６との間に
２組のフライバックコンバータ３ａ，３ｂを設けたもの
である。ここに、これらのフライバックコンバータ３
ａ，３ｂの１次側は直列接続され、２次側は並列接続さ
れている。即ち、トランス４ａ，４ｂの１次側におい
て、各々の組のコンデンサＣ1a，Ｃ1bは全波整流出力回
路２の出力端子間に直列に接続され、さらに、コンデン
サＣ1aに並列な１次巻線Ｎ1a及びスイッチング素子５ａ
と、コンデンサＣ1bに並列な１次巻線Ｎ1b及びスイッチ
ング素子５ｂとの直列回路が並列に接続され、それらの
接続中点同士が接続されている。トランス４ａ，４ｂの
２次側は各々２次巻線Ｎ2a，Ｎ2b、ダイオードＤ1a，Ｄ
1bを通して、平滑用コンデンサＣ2 の一端に並列に接続
されている。
いて説明する。図５で示した部分と同一部分は同一符号
を用いて示す（次の実施例でも同様とする）。本実施例
は、基本的には、全波整流回路２と出力端子６との間に
２組のフライバックコンバータ３ａ，３ｂを設けたもの
である。ここに、これらのフライバックコンバータ３
ａ，３ｂの１次側は直列接続され、２次側は並列接続さ
れている。即ち、トランス４ａ，４ｂの１次側におい
て、各々の組のコンデンサＣ1a，Ｃ1bは全波整流出力回
路２の出力端子間に直列に接続され、さらに、コンデン
サＣ1aに並列な１次巻線Ｎ1a及びスイッチング素子５ａ
と、コンデンサＣ1bに並列な１次巻線Ｎ1b及びスイッチ
ング素子５ｂとの直列回路が並列に接続され、それらの
接続中点同士が接続されている。トランス４ａ，４ｂの
２次側は各々２次巻線Ｎ2a，Ｎ2b、ダイオードＤ1a，Ｄ
1bを通して、平滑用コンデンサＣ2 の一端に並列に接続
されている。
【００１５】このような構成において、スイッチング素
子５ａ又は５ｂのオン・オフ動作に伴いトランス４ａ又
は４ｂの２次側に電圧を誘起するフライバックコンバー
タ３ａ，３ｂとしての基本動作は、図５に示したものと
同じである。ただし、２組のフライバックコンバータ３
ａ，３ｂを有するため、例えば、これらのスイッチング
素子５ａ，５ｂが互いに同じタイミングでオン・オフス
イッチング動作するものとすると、図２に示すように、
オフ時には高いキック電圧が生ずるものの、直列接続さ
れた２組のフライバックコンバータ３ａ，３ｂで２分さ
れるため、各々のスイッチング素子５ａ，５ｂ自身に加
わり得る電圧は従来の１／２になる。
子５ａ又は５ｂのオン・オフ動作に伴いトランス４ａ又
は４ｂの２次側に電圧を誘起するフライバックコンバー
タ３ａ，３ｂとしての基本動作は、図５に示したものと
同じである。ただし、２組のフライバックコンバータ３
ａ，３ｂを有するため、例えば、これらのスイッチング
素子５ａ，５ｂが互いに同じタイミングでオン・オフス
イッチング動作するものとすると、図２に示すように、
オフ時には高いキック電圧が生ずるものの、直列接続さ
れた２組のフライバックコンバータ３ａ，３ｂで２分さ
れるため、各々のスイッチング素子５ａ，５ｂ自身に加
わり得る電圧は従来の１／２になる。
【００１６】よって、本実施例によれば、各スイッチン
グ素子５ａ，５ｂに加わる電圧が従来のものに比して１
／２となるため、耐圧特性の低めの素子を使用し得るも
のとなり、素子単価が低下するだけでなく、そのオン抵
抗の低い素子を使用し得ることをも意味し、変換効率の
高いものとなる。
グ素子５ａ，５ｂに加わる電圧が従来のものに比して１
／２となるため、耐圧特性の低めの素子を使用し得るも
のとなり、素子単価が低下するだけでなく、そのオン抵
抗の低い素子を使用し得ることをも意味し、変換効率の
高いものとなる。
【００１７】なお、上記説明では、２組のフライバック
コンバータ３ａ，３ｂに関して、そのスイッチング素子
５ａ，５ｂを互いに同じタイミングでスイッチングさせ
るようにしたが、互いに１８０°位相を異ならせてスイ
ッチング動作させるようにしてもよい。
コンバータ３ａ，３ｂに関して、そのスイッチング素子
５ａ，５ｂを互いに同じタイミングでスイッチングさせ
るようにしたが、互いに１８０°位相を異ならせてスイ
ッチング動作させるようにしてもよい。
【００１８】また、これらのスイッチング素子５ａ，５
ｂに関するオンデューティ制御は、電源周期に渡って常
に一定とする制御でもよく、或いは、入力電流を正弦波
に近付けるように変化させる制御であってもよい。
ｂに関するオンデューティ制御は、電源周期に渡って常
に一定とする制御でもよく、或いは、入力電流を正弦波
に近付けるように変化させる制御であってもよい。
【００１９】さらに、全波整流回路２の脈流出力を受け
るコンデンサＣ1a，Ｃ1bの容量に関しては、交流電源１
の電源周波数に対して実質的に平滑作用を示さないよう
な小さな値に設定するのがよい。これにより、交流電源
１の持つ正弦波特性が維持されるものとなり、入力電流
波形を改善するためのアクティブ・フィルタとして利用
する場合に効果的となる。ここに、平滑作用を持たせる
場合、通常、電源電圧の８０％程度以上の脈流状態にあ
ることが要求されるので、逆に、平滑作用を持たせない
程度としては、電源電圧の５０％以下に低下するような
脈流状態を確保し得るものであればよい。
るコンデンサＣ1a，Ｃ1bの容量に関しては、交流電源１
の電源周波数に対して実質的に平滑作用を示さないよう
な小さな値に設定するのがよい。これにより、交流電源
１の持つ正弦波特性が維持されるものとなり、入力電流
波形を改善するためのアクティブ・フィルタとして利用
する場合に効果的となる。ここに、平滑作用を持たせる
場合、通常、電源電圧の８０％程度以上の脈流状態にあ
ることが要求されるので、逆に、平滑作用を持たせない
程度としては、電源電圧の５０％以下に低下するような
脈流状態を確保し得るものであればよい。
【００２０】つづいて、本発明の第二の実施例を図３及
び図４により説明する。本実施例は、前記実施例の構成
に加え、各々のフライバックコンバータ３ａ，３ｂ回路
中に、ダイオードＤ2a，Ｄ2bを付加したものである。こ
こに、本実施例の前提として、１次巻線Ｎ1a，Ｎ1bとス
イッチング素子５ａ，５ｂとの関係につき、１次巻線Ｎ
1a，Ｎ1b側が接続中点側に位置し、スイッチング素子５
ａ，５ｂ側がこれらの１次巻線Ｎ1a，Ｎ1bよりも全波整
流出力ライン側に位置するように結線されており、この
ようなスイッチング素子５ａ，５ｂと他方のフライバッ
クコンバータ５ｂ，５ａに対する全波整流出力ラインと
の間にダイオードＤ2a，Ｄ2bが接続されている。なお、
動作条件として、スイッチング素子５ａ，５ｂのオンデ
ューティは５０％未満に設定されている。
び図４により説明する。本実施例は、前記実施例の構成
に加え、各々のフライバックコンバータ３ａ，３ｂ回路
中に、ダイオードＤ2a，Ｄ2bを付加したものである。こ
こに、本実施例の前提として、１次巻線Ｎ1a，Ｎ1bとス
イッチング素子５ａ，５ｂとの関係につき、１次巻線Ｎ
1a，Ｎ1b側が接続中点側に位置し、スイッチング素子５
ａ，５ｂ側がこれらの１次巻線Ｎ1a，Ｎ1bよりも全波整
流出力ライン側に位置するように結線されており、この
ようなスイッチング素子５ａ，５ｂと他方のフライバッ
クコンバータ５ｂ，５ａに対する全波整流出力ラインと
の間にダイオードＤ2a，Ｄ2bが接続されている。なお、
動作条件として、スイッチング素子５ａ，５ｂのオンデ
ューティは５０％未満に設定されている。
【００２１】このような構成において、動作的には前記
実施例と同様であるが、スイッチング素子５ａ，５ｂが
オフする時点でそのターンオフ時に発生するピーク電圧
はダイオードＤ2a，Ｄ2bによって電源側、ここでは、コ
ンデンサＣ1a，Ｃ1b側に帰還される作用を受ける。よっ
て、図４に示すように、これらのスイッチング素子５
ａ，５ｂにかかるピーク電圧は最大でも電源電圧ＶDCに
クランプされるスナバ作用を受けるものとなる。よっ
て、前記実施例の場合よりも耐圧特性を下げ得るものと
なり、コスト面、効率面で一層有利となる。また、ダイ
オードＤ2a，Ｄ2bでクランプされた結果による電圧（ス
ナバエネルギー）はコンデンサＣ1a，Ｃ1b側に帰還され
て次のオンサイクルでトランス４ａ，４ｂを通してその
２次側に送出されるものとなり、トランス４ａ，４ｂの
結合が悪い場合であってもスナバエネルギーを損失する
ことがなく、ダイオードＤ2a，Ｄ2b付加による効率低下
のないものとなる。また、本実施例の場合、スイッチン
グ素子５ａ，５ｂのオンデューティが図４に示すように
５０％未満に設定されているので、各オン・オフサイク
ル毎にトランス４ａ，４ｂが飽和してしまうことがな
く、正常な動作を確保できる。
実施例と同様であるが、スイッチング素子５ａ，５ｂが
オフする時点でそのターンオフ時に発生するピーク電圧
はダイオードＤ2a，Ｄ2bによって電源側、ここでは、コ
ンデンサＣ1a，Ｃ1b側に帰還される作用を受ける。よっ
て、図４に示すように、これらのスイッチング素子５
ａ，５ｂにかかるピーク電圧は最大でも電源電圧ＶDCに
クランプされるスナバ作用を受けるものとなる。よっ
て、前記実施例の場合よりも耐圧特性を下げ得るものと
なり、コスト面、効率面で一層有利となる。また、ダイ
オードＤ2a，Ｄ2bでクランプされた結果による電圧（ス
ナバエネルギー）はコンデンサＣ1a，Ｃ1b側に帰還され
て次のオンサイクルでトランス４ａ，４ｂを通してその
２次側に送出されるものとなり、トランス４ａ，４ｂの
結合が悪い場合であってもスナバエネルギーを損失する
ことがなく、ダイオードＤ2a，Ｄ2b付加による効率低下
のないものとなる。また、本実施例の場合、スイッチン
グ素子５ａ，５ｂのオンデューティが図４に示すように
５０％未満に設定されているので、各オン・オフサイク
ル毎にトランス４ａ，４ｂが飽和してしまうことがな
く、正常な動作を確保できる。
【００２２】
【発明の効果】請求項１記載の発明によれば、全波整流
出力に対する１次側が直列接続され出力用の２次側が並
列接続された２組のフライバックコンバータにより構成
したので、スイッチング素子オフ時に各々のスイッチン
グ素子にかかる電圧を従来の１／２にすることができ、
耐圧の低い素子を使用できるものとなり、素子単価が低
下するとともに、オン抵抗の低い素子を使用できること
から変換効率も向上させることができる。
出力に対する１次側が直列接続され出力用の２次側が並
列接続された２組のフライバックコンバータにより構成
したので、スイッチング素子オフ時に各々のスイッチン
グ素子にかかる電圧を従来の１／２にすることができ、
耐圧の低い素子を使用できるものとなり、素子単価が低
下するとともに、オン抵抗の低い素子を使用できること
から変換効率も向上させることができる。
【００２３】この際、請求項２記載の発明によれば、各
フライバックコンバータ中のスイッチング素子を直列接
続中点から１次巻線よりも全波整流出力ライン側に位置
させて結線し、各スイッチング素子と他方のフライバッ
クコンバータに対する全波整流出力ラインとの間に各々
ダイオードを接続したので、スイッチング素子のターン
オフ時に発生するピーク電圧を電源側に帰還させて電源
電圧のピーク値に抑えるスナバ作用を持たせることがで
き、かつ、トランスの結合が悪い場合でもスナバエネル
ギーを損失せず効率低下のないものとすることができ
る。
フライバックコンバータ中のスイッチング素子を直列接
続中点から１次巻線よりも全波整流出力ライン側に位置
させて結線し、各スイッチング素子と他方のフライバッ
クコンバータに対する全波整流出力ラインとの間に各々
ダイオードを接続したので、スイッチング素子のターン
オフ時に発生するピーク電圧を電源側に帰還させて電源
電圧のピーク値に抑えるスナバ作用を持たせることがで
き、かつ、トランスの結合が悪い場合でもスナバエネル
ギーを損失せず効率低下のないものとすることができ
る。
【００２４】さらに、請求項３記載の発明によれば、ス
イッチング素子が導通するオンデューティを５０％未満
に設定したので、スイッチング素子のオン・オフ動作に
おいてトランスが飽和してしまうことなく、常に正常に
動作させることができる。
イッチング素子が導通するオンデューティを５０％未満
に設定したので、スイッチング素子のオン・オフ動作に
おいてトランスが飽和してしまうことなく、常に正常に
動作させることができる。
【００２５】請求項４記載の発明によれば、これらの発
明において、全波整流出力が入力される２個の直列コン
デンサの容量を、電源周波数に対して実質的に平滑性を
持たない小さな値に設定したので、交流電源の持つ正弦
波特性を維持し得るものとなり、入力電流波形を改善す
るアクティブ・フィルタとして優れたものとなる。
明において、全波整流出力が入力される２個の直列コン
デンサの容量を、電源周波数に対して実質的に平滑性を
持たない小さな値に設定したので、交流電源の持つ正弦
波特性を維持し得るものとなり、入力電流波形を改善す
るアクティブ・フィルタとして優れたものとなる。
【図１】本発明の第一の実施例を示す回路図である。
【図２】その動作を示す波形特性図である。
【図３】本発明の第二の実施例を示す回路図である。
【図４】その動作を示す波形特性図である。
【図５】従来例を示す回路図である。
【図６】その動作を示す波形特性図である。
３ａ，３ｂ フライバックコンバータ ５ａ，５ｂ スイッチング素子 Ｎ1a，Ｎ1b １次巻線 Ｃ1a，Ｃ1b コンデンサ Ｄ2a，Ｄ2b ダイオード
Claims (4)
- 【請求項１】 全波整流出力に対する１次側が直列接続
され出力用の２次側が並列接続された２組のフライバッ
クコンバータよりなることを特徴とする電源装置。 - 【請求項２】 各フライバックコンバータ中のスイッチ
ング素子を直列接続中点から１次巻線よりも全波整流出
力ライン側に位置させて結線し、各スイッチング素子と
他方のフライバックコンバータに対する全波整流出力ラ
インとの間に各々ダイオードを接続したことを特徴とす
る請求項１記載の電源装置。 - 【請求項３】 スイッチング素子が導通するオンデュー
ティを５０％未満に設定したことを特徴とする請求項２
記載の電源装置。 - 【請求項４】 全波整流出力が入力される２個の直列コ
ンデンサの容量を、電源周波数に対して実質的に平滑性
を持たない小さな値に設定したことを特徴とする請求項
１，２又は３記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7137093A JPH06284723A (ja) | 1993-03-30 | 1993-03-30 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7137093A JPH06284723A (ja) | 1993-03-30 | 1993-03-30 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284723A true JPH06284723A (ja) | 1994-10-07 |
Family
ID=13458553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7137093A Pending JPH06284723A (ja) | 1993-03-30 | 1993-03-30 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284723A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686912B1 (en) | 1999-06-30 | 2004-02-03 | Fujitsu Limited | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel |
| CN105578656A (zh) * | 2016-01-27 | 2016-05-11 | 张家港麦智电子科技有限公司 | 一种120-347vac宽输入电压范围的led恒流驱动电源 |
| JP2018148623A (ja) * | 2017-03-02 | 2018-09-20 | 株式会社豊田中央研究所 | 電力変換装置 |
| JP2019041561A (ja) * | 2017-08-23 | 2019-03-14 | 大平電子株式会社 | インターリーブ型フライバックコンバータ |
-
1993
- 1993-03-30 JP JP7137093A patent/JPH06284723A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686912B1 (en) | 1999-06-30 | 2004-02-03 | Fujitsu Limited | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel |
| CN105578656A (zh) * | 2016-01-27 | 2016-05-11 | 张家港麦智电子科技有限公司 | 一种120-347vac宽输入电压范围的led恒流驱动电源 |
| JP2018148623A (ja) * | 2017-03-02 | 2018-09-20 | 株式会社豊田中央研究所 | 電力変換装置 |
| JP2019041561A (ja) * | 2017-08-23 | 2019-03-14 | 大平電子株式会社 | インターリーブ型フライバックコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
| US7242595B2 (en) | Switching power supply circuit | |
| US20070195560A1 (en) | Switching power supply circuit | |
| JP3400443B2 (ja) | スイッチング電源装置 | |
| TW517442B (en) | Switching power supply apparatus with active clamp circuit | |
| US20140362613A1 (en) | Lc snubber circuit | |
| KR20070037384A (ko) | 스위칭 전원 회로 | |
| JP2001095247A (ja) | スイッチング電源回路 | |
| JPH04299070A (ja) | スイッチングレギュレータ | |
| US20060176034A1 (en) | Multi-resonant dc-dc converter | |
| JPH06284723A (ja) | 電源装置 | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| JP4269588B2 (ja) | スイッチング電源装置 | |
| KR20160101808A (ko) | 풀브리지 dc-dc 컨버터 | |
| JP2003180075A (ja) | Ｄｃ−ｄｃコンバータ制御方法 | |
| WO2017122579A1 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
| JP2003092881A (ja) | 電源装置の制御回路用電源 | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JPH0678537A (ja) | スイッチング電源装置 | |
| JPH0823676A (ja) | 電圧変換装置 | |
| JP2001197752A (ja) | インバータ装置 | |
| JP4305935B2 (ja) | スイッチング電源 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| Theron et al. | The partial series resonant converter: A new zero voltage switching converter with good light load efficiency | |
| JP3228828B2 (ja) | 力率改善型コンバ−タ |