JP3424398B2

JP3424398B2 - 電力変換装置

Info

Publication number: JP3424398B2
Application number: JP19089495A
Authority: JP
Inventors: 隆司神田; 善宣村上; 誠浩鳴尾; 和雄吉田; 智之中野; 尚樹大西; 寛明万波; 雅人大西
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1995-07-26
Filing date: 1995-07-26
Publication date: 2003-07-07
Anticipated expiration: 2015-07-26
Also published as: JPH0947032A; US5761058A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流電圧をスイッチド
キャパシタ回路を用いて高周波交流電圧に変換する電力
変換装置に関するものであり、特に放電灯を安定点灯さ
せる放電灯点灯装置の電源装置に適するものである。

【０００２】

【従来の技術】従来よりスイッチドキャパシタ回路を利
用して単一直流電源から複数の直流出力を得るＤＣ−Ｄ
Ｃ変換回路として図９３に示すような回路があった。本
従来例の主回路は直流電源Ｅから入力スイッチ素子ＳＷ
A を介してスイッチドキャパシタ回路ＳＣが接続され、
このスイッチドキャパシタ回路ＳＣが出力スイッチ素子
ＳＷB を介して負荷Ｚに接続されている。スイッチドキ
ャパシタ回路ＳＣは、ｍ個のスイッチドキャパシタセル
の直列回路（本例ではｍ＝３）から成る。各スイッチド
キャパシタセルＳｍは、キャパシタＣｍと、このキャパ
シタＣｍに直列接続される充放電制御用スイッチ素子Ｓ
Ｗｍｓと、キャパシタＣｍとスイッチ素子ＳＷｍｓの直
列回路に並列接続されるバイパス用スイッチ素子ＳＷｍ
ｐにより構成される。スイッチ素子ＳＷｍｓとＳＷｍｐ
は制御回路により任意にオン・オフ制御される。本従来
例は３段のスイッチドキャパシタセルＳの直列回路にお
ける各スイッチ素子を制御することにより、入力電圧Ｅ
の１／３、１／２、２／３、５／６、１、４／３、３／
２、２、７／３、５／２、３倍の直流電圧を得ることが
できる。

【０００３】さらに、スイッチドキャパシタ回路を利用
して単一直流電源から交流出力を得るＤＣ−ＡＣ変換回
路として、図９４に示すような回路がある。本従来例の
回路構成は、ダイオードＤｊ、スイッチ素子Ｓｊ１、キ
ャパシタＣｊ（ｊ＝１〜５）の直列回路を並列に接続
し、電源Ｅにスイッチ素子Ｓｓ、インダクタＬ１を介し
てこの並列回路を接続し、スイッチ素子Ｓｓとインダク
タＬ１の交点とグランドの間にダイオードＤｓを接続し
て、キャパシタＣ１〜Ｃ５の充電部を構成する。更に、
キャパシタＣｊとスイッチ素子Ｓｊ２（ｊ＝１〜５）の
直列回路を並列に接続し、インダクタＬ２を介して負荷
Ｚと負荷用キャパシタＣｚの並列回路１に接続して電力
変換部を構成して成る。動作は直流電源Ｅからインダク
タＬ１を介してキャパシタＣ１〜Ｃ５にＶ１０＜Ｖ２０
＜Ｖ３０＜Ｖ４０＜Ｖ５０の電圧関係で異なる電圧で充
電し、キャパシタＣ１〜Ｃ５をインダクタＬ２を介して
順番に負荷Ｚと負荷用キャパシタＣｚの並列回路１に接
続することにより負荷電圧を滑らかに変化させ、高調波
を低減しながら負荷Ｚに交流電圧を供給する。また、イ
ンダクタＬ１，Ｌ２の微小インダクタンスを介して共振
的に電力を伝達することにより、電力伝達効率を向上さ
せるものである。

【０００４】

【発明が解決しようとする課題】従来例１においては、
交流出力を得るためにはスイッチドキャパシタ回路の後
段にブリッジ回路を接続し、高調波歪を低減するために
正弦波に近い出力を得るには大きなＬＣフィルタが必要
となる。さらに、各スイッチ素子の耐圧はスイッチドキ
ャパシタ回路ＳＣ内のスイッチ素子及び入力スイッチ素
子ＳＷA に関しては（最大出力電圧−電圧Ｅ）（図９３
の例では２Ｅ）分だけ、出力スイッチ素子ＳＷB 及び後
段に付加するブリッジ回路の各スイッチ素子に関して
は、最大出力電圧分（図９３の例では３Ｅ）分必要とな
る。直列接続されるスイッチドキャパシタセルの段数が
増えて、出力電圧が高くなるほどスイッチ素子の個数が
増えることになり、さらに、スイッチ素子の耐圧も大き
くしなければならない。

【０００５】従来例２では、スイッチドキャパシタ回路
と小さなＬＣフィルタとブリッジ回路を組み合わせるこ
とにより負荷に高調波歪の少ない電力を供給することが
できるが、基本的に各キャパシタを順次切り替えて使う
ので、キャパシタの充電電圧以上の出力電圧は得られな
い。更に、各スイッチ素子は最大出力電圧分の耐圧を持
つ必要がある。

【０００６】一般に二重拡散ＭＯＳＦＥＴのチップ面積
Ａはドレイン・ソース間耐圧ＢＶｄｓが一定の電圧ＢＶ
ｄｓｓ（現状の市販の素子では約１００Ｖ）以上であれ
ば、ゲート・ソース間耐圧ＢＶｇｓの２乗に比例し、オ
ン抵抗Ｒｏｎに反比例する傾向にある。さらに、チップ
面積は耐圧がＢＶｄｓｓ以下に下がっても小さくならな
い傾向にある。したがって、耐圧の高い素子はチップ面
積が大きくなる傾向にある。

【０００７】以上のように、両従来例とも共振型インバ
ータ等と比較して、共振用ＬＣは不要となるが、従来と
同様に高耐圧のスイッチ素子の個数が増加してしまうた
め、電力変換回路全体で見たときにスイッチ素子のチッ
プ面積の合計はかなり大きくなるという課題がある。

【０００８】

【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、電圧源とな
るキャパシタと前記キャパシタの極性を反転するブリッ
ジ回路よりなるセルと、前記セルを１組以上直列接続し
てなるスイッチドキャパシタ回路と、前記スイッチドキ
ャパシタ回路の出力端に接続された負荷と、前記ブリッ
ジ回路を制御して前記セルのキャパシタを直流電圧源か
ら並列に充電する手段と、交流電圧の瞬時値に応じた電
圧を前記負荷に供給するように前記キャパシタを直列接
続して放電する手段とを備え、前記負荷は放電灯であっ
て、前記スイッチドキャパシタ回路の出力電圧を前記放
電灯の点灯維持電圧に近い略正弦波状の交流電圧とする
ことで前記放電灯を安定点灯させる制御を行うように構
成されたものである。

【０００９】

【作用】本発明によれば、スイッチドキャパシタを応用
することにより大きな共振用インダクタやキャパシタを
用いることなく、単一直流電圧源から昇圧をして高周波
交流出力を得ることができ、さらに小さなフィルタ回路
のみで高調波歪の少ない正弦波形を出力できる。また、
スイッチ素子の耐圧は全て１個のキャパシタ電圧のまま
で、直列接続するセルの段数を増やすことにより高圧の
交流出力を得ることが可能である。さらに、スイッチド
キャパシタ回路を構成するスイッチ素子の耐圧を低く設
定することができるため、スイッチ素子を半導体上に集
積した場合に、全体で見たときのスイッチ素子のチップ
面積の合計を小さくできる。また、スイッチドキャパシ
タセルの段数が多いほど入力電源電圧に対する出力電圧
の昇圧比は高くなり、きめ細かい波形制御が可能とな
る。

【００１０】

【実施例】実施例１の回路図を図１に示す。本実施例は
５個のキャパシタＣ１，…，Ｃ５を直流電源Ｅで並列充
電し、任意の個数のキャパシタを任意の極性に直列放電
することにより、負荷に−５Ｅ、−４Ｅ、−３Ｅ、−２
Ｅ、−Ｅ、０、Ｅ、２Ｅ、３Ｅ、４Ｅ、５Ｅの電圧を供
給することができるスイッチドキャパシタ回路ＳＣの出
力に微小なインダクタＬｚとキャパシタＣｚより成るフ
ィルタ回路を接続し、キャパシタＣｚに並列に負荷Ｚを
接続するものである。

【００１１】前記スイッチドキャパシタ回路ＳＣの構成
は、５個のスイッチドキャパシタセルＳＣｍ（ｍ＝１，
２，３，４，５）の直列回路とその充電回路より構成さ
れる。各スイッチドキャパシタセルＳＣｍは、スイッチ
素子Ｓｍ１，Ｓｍ２，Ｓｍ３，Ｓｍ４、及び、スイッチ
素子Ｓｍ３とＳｍ１の接続点とＳｍ４とＳｍ２の接続点
の間に接続されたキャパシタＣｍでブリッジを構成した
ものであり、各セルはスイッチ素子Ｓｍ１とＳｍ２の接
続点とスイッチ素子Ｓｎ３とＳｎ４の接続点（ｍ≠ｎ）
を接続することにより直列接続される。スイッチドキャ
パシタ回路ＳＣの出力は、スイッチドキャパシタセルＳ
Ｃ１，ＳＣ２，…，ＳＣ５の直列回路の両端のセルから
取り出し、具体的にはスイッチ素子Ｓ１１とＳ１２の接
続点と、スイッチ素子Ｓ５３とＳ５４の接続点の間に負
荷回路を接続する。

【００１２】更に、各スイッチドキャパシタセルＳＣｍ
への並列充電回路は、各キャパシタＣｍとスイッチ素子
Ｓｍ４，Ｓｍ２の接続点にスイッチ素子Ｓｍ５を接続
し、スイッチ素子Ｓ１５，Ｓ２５，…，Ｓ５５のキャパ
シタと接続されていない側を一括して直流電源Ｅのプラ
ス側に接続する。直流電源Ｅのマイナス側はスイッチ素
子Ｓ１１，Ｓ１３，Ｓ２１，…，Ｓ４３，Ｓ５１，Ｓ５
３のスイッチ素子の直列回路（スイッチ列Ａとする）の
どこかに接続する。具体的には、このスイッチ素子の直
列回路の中点であるスイッチ素子Ｓ３３とＳ３１の接続
点に接続する。スイッチ素子Ｓ１２，Ｓ１４，Ｓ２２，
…，Ｓ５２，Ｓ５４（スイッチ列Ｂとする）をオフし
て、スイッチ列Ａを全てオンして、スイッチ素子Ｓ１
５，Ｓ２３，…，Ｓ５５をオンすることにより、キャパ
シタＣ１，…，Ｃ５を並列にスイッチ列Ｂに接続された
側をプラスとして電源電圧Ｅで充電する。

【００１３】図２を元に本実施例の回路動作を説明す
る。各スイッチドキャパシタセルのブリッジを構成する
スイッチ素子は、基本的にスイッチ素子Ｓｍ１とＳｍ２
が相補的な対となり同時にオンしないように動作し、ま
た、スイッチ素子Ｓｍ３とＳｍ４が相補的な対となり同
時にオンしないように動作する。まず、図２の（ａ）に
示すように、スイッチ素子Ｓｍ１，Ｓｍ４をオン、スイ
ッチ素子Ｓｍ２，Ｓｍ３をオフすると、キャパシタＣｍ
は負荷にプラスに接続される。また、図２の（ｂ）に示
すように、スイッチ素子Ｓｍ２，Ｓｍ３をオン、スイッ
チ素子Ｓｍ１，Ｓｍ４をオフすると、キャパシタＣｍは
図２の（ａ）とは逆に負荷にマイナス側に接続される。
また、図２の（ｃ）に示すように、スイッチ素子Ｓｍ
１，Ｓｍ３がオン、スイッチ素子Ｓｍ２，Ｓｍ４がオ
フ、或いはスイッチ素子Ｓｍ２，Ｓｍ４がオン、スイッ
チ素子Ｓｍ１，Ｓｍ３がオフすると、負荷電流はキャパ
シタＣｍを通らず、スイッチ素子をバイパスして負荷か
ら切り離される。

【００１４】次に、図３及び図４を元に負荷に交流電圧
を供給する制御方法について説明する。初期状態として
キャパシタＣ１，…，Ｃ５が全て電圧Ｅで等しく充電さ
れており、スイッチ列Ａが全てオン、スイッチ列Ｂが全
てオフしているとする。時刻ｔ０にスイッチ素子Ｓ１３
がオフ、スイッチ素子Ｓ１４がオンすると、スイッチ素
子Ｓ１１、キャパシタＣ１、スイッチ素子Ｓ１４，Ｓ２
１，Ｓ２３，Ｓ３１，Ｓ３３，Ｓ４１，Ｓ４３，Ｓ５
１，Ｓ５３の経路でキャパシタＣ１がプラス方向に負荷
に接続されてスイッチドキャパシタ回路ＳＣの出力Ｖｓ
ｃが＋Ｅとなる。時刻ｔ１にスイッチ素子Ｓ２３がオ
フ、スイッチ素子Ｓ２４がオンすると、スイッチ素子Ｓ
１１、キャパシタＣ１、スイッチ素子Ｓ１４，Ｓ２１、
キャパシタＣ２、スイッチ素子Ｓ２４，Ｓ３１，Ｓ３
３，Ｓ４１，Ｓ４３，Ｓ５１，Ｓ５３の経路でキャパシ
タＣ１とＣ２が直列にプラス方向に負荷に接続されてス
イッチドキャパシタ回路ＳＣの出力が＋２Ｅとなる。同
様の制御によりキャパシタＣ３，Ｃ４，Ｃ５も順次プラ
ス方向に直列接続することにより、スイッチドキャパシ
タ回路ＳＣの出力が順次＋３Ｅ、＋４Ｅ、＋５Ｅとステ
ップ状に上がっていく。時刻ｔ３にスイッチ素子Ｓ５４
がオフ、スイッチ素子Ｓ５３がオンすると、キャパシタ
Ｃ５が負荷電流経路から切り離されてスイッチドキャパ
シタ回路ＳＣの出力は＋４Ｅに下がる。同様に、順次キ
ャパシタＣ４，Ｃ３，Ｃ２，Ｃ１と負荷電流経路から切
り離すことにより、スイッチドキャパシタ回路ＳＣの出
力は階段状に＋３Ｅ、＋２Ｅ、＋Ｅ、０と下がる。時刻
ｔ４に全てのキャパシタが負荷電流経路から切り離され
て、スイッチ列Ａが全てオン、スイッチ列Ｂが全てオフ
すると、スイッチ素子Ｓ１５，…，Ｓ５５をオンして、
キャパシタＣ１，…，Ｃ５を並列に電源電圧Ｅから充電
する。

【００１５】キャパシタＣ１，…，Ｃ５の充電が完了す
る時刻ｔ５にスイッチ素子Ｓ１５，…，Ｓ５５をオフ
し、スイッチ素子Ｓ１１をオフ、スイッチ素子Ｓ１２を
オンすると、スイッチ素子Ｓ１２、キャパシタＣ１、ス
イッチ素子Ｓ１３，Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３３，
Ｓ４１，Ｓ４３，Ｓ５１，Ｓ５３の経路でキャパシタＣ
１がマイナス方向に負荷に接続されて、スイッチドキャ
パシタ回路ＳＣの出力が−Ｅとなる。同様の制御によ
り、キャパシタＣ２，Ｃ３，Ｃ４，Ｃ５も順次マイナス
方向に直列接続することにより、スイッチドキャパシタ
回路ＳＣ等が順次−２Ｅ、−３Ｅ、−４Ｅ、−５Ｅとス
テップ状に変化する。スイッチドキャパシタ回路ＳＣの
出力Ｖｓｃが−５Ｅになると、時刻ｔ７にキャパシタＣ
５を電流経路から切り離し、スイッチドキャパシタ回路
ＳＣの出力は−４Ｅになる。同様に、キャパシタＣ４，
Ｃ３，Ｃ２，Ｃ１を電流経路から切り離すことにより、
スイッチドキャパシタ回路ＳＣの出力は時刻ｔ８にゼロ
に戻る。以上、時刻ｔ０〜ｔ８の動作を行えば、スイッ
チドキャパシタ回路ＳＣは階段状に−５Ｅ〜５Ｅの振幅
を持つ交流を負荷に印加する。負荷部のＬｚ，キャパシ
タＣｚはスイッチドキャパシタ回路の出力する１ステッ
プの階段波形をフィルタリングして滑らかな波形にすれ
ば、負荷Ｚには図４に示すような滑らかな交流電圧Ｖｚ
を供給できる。

【００１６】本実施例では、スイッチキャパシタセルの
段数を５段で説明したが、何段でも構わず、段数が少な
いほど回路は簡単になり、段数が多いほど入力電源電圧
に対する出力電圧の昇圧比は高くなり、きめ細かい波形
制御が可能となる。

【００１７】次に、実施例２の回路図を図５に示す。本
実施例は、実施例１のスイッチ素子をボディダイオード
を持つＭＯＳＦＥＴ及びダイオードＤ１〜Ｄ５で実現し
たものである。構成は、各セルのスイッチ素子Ｓｍ１，
Ｓｍ２及びＳｍ３，Ｓｍ４がそれぞれキャパシタＣｍの
プラス側がドレイン、マイナス側がソースとなるように
直列接続されて成る。また、スイッチ素子Ｓ１５，Ｓ２
５，…，Ｓ５５の各充電用スイッチ素子は同時にオン・
オフする場合、図５に示すように１つの制御可能なスイ
ッチ素子Ｓ５を直流電源Ｅと直列に接続し、各セルへの
電荷の逆流を防ぐためのダイオードＤ１〜Ｄ５のカソー
ドを各キャパシタのプラス側に接続し、アノード同士を
接続して電源Ｅとスイッチ素子Ｓ５の直列回路を接続す
る構成が可能となる。図５では各セルを構成するスイッ
チ素子はボディダイオードを持つＭＯＳＦＥＴである例
を示してあるが、例えば、ボディダイオードを持たない
バイポーラトランジスタ等に逆並列にダイオードを接続
して成る回路に置き換えても同等の効果を持つ。

【００１８】本実施例は負荷への電力供給時には、実施
例１と同様な制御を行うことにより同様な動作をする。
ただし、キャパシタへの充電時はスイッチ列Ａを全てオ
ンしておくことは実施例１と同様であるが、スイッチ素
子Ｓ１５，Ｓ２５，…，Ｓ５５をオンする代わりにスイ
ッチ素子Ｓ５のみをオンすれば、全てのキャパシタが同
時に充電できる。

【００１９】本回路方式の特徴として、スイッチドキャ
パシタ回路ＳＣの出力は−５Ｅ〜＋５Ｅの出力が可能で
あるが、スイッチドキャパシタ回路ＳＣを構成するスイ
ッチ素子Ｓｍｎ（本実施例ではｍ＝１，２，３，４，
５、ｎ＝１，２，３，４）はいずれも各々のセルのキャ
パシタ電圧（電圧Ｅ）の耐圧しか持たない。したがっ
て、スイッチ素子の耐圧は全て１個のキャパシタ電圧の
ままで、直列接続するセルの段数を増やすことにより高
圧の交流出力を得ることが可能である。例えば、一般に
二重拡散ＭＯＳＦＥＴのチップ面積はドレイン・ソース
間耐圧ＢＶｄｓが一定の電圧ＢＶｄｓｓ（現状の市販の
素子では約１００Ｖ）以上であれば、ゲート・ソース間
耐圧ＢＶｇｓの２乗に比例し、オン抵抗Ｒｏｎに反比例
する傾向にある。さらに、チップ面積は耐圧がＢＶｄｓ
ｓ以下に下がっても小さくならない傾向にある。したが
って、負荷電圧としてＡＣ５００Ｖが必要な場合、従来
例の場合、５００Ｖ耐圧の素子が幾つか必要となり、こ
れら高耐圧素子のチップ面積はかなり大きくなるが、本
発明のスイッチドキャパシタ回路では、セルの段数を５
段とすると、チップ面積を小さくできる耐圧１００Ｖの
素子で構成できる。本実施例の場合、従来のスイッチド
キャパシタ回路と比べてスイッチ素子の個数は増加する
傾向にあるが、個々のスイッチ素子の耐圧がＢＶｄｓｓ
に近くなるようにセルの段数を選べば、スイッチ素子ト
ータルのチップ面積は減少し、特にスイッチ素子を集積
化する場合に大きなメリットがある。

【００２０】また、充電回路のダイオードとスイッチ素
子Ｓ５の直列回路の耐圧は、図５に示すように、直流電
源Ｅのマイナス側とスイッチドキャパシタ回路ＳＣの接
続点（スイッチ素子Ｓ３１とＳ３３の接続点）の電圧を
Ｖ０、各ダイオードＤ１，…，Ｄ５のカソードの電圧を
Ｖ１，…，Ｖ５とすると、それぞれ（Ｖ１−Ｖ０−
Ｅ），（Ｖ２−Ｖ０−Ｅ），…，（Ｖ５−Ｖ０−Ｅ）と
なる。したがって、Ｖ０がキャパシタＣ３のマイナス側
の電位であるときにＶ５−Ｖ０−Ｅ＝Ｖ１−Ｖ０−Ｅ＝
２Ｅとなり、Ｖ４−Ｖ０−Ｅ＝Ｖ２−Ｖ０−Ｅ＝Ｅとな
る。もし、Ｖ０がキャパシタＣ１のマイナス側に接続さ
れていたとすると、最大Ｖ５−Ｖ０−Ｅ＝４Ｅとなり、
高耐圧のダイオードが必要となる。したがって、電源電
圧Ｅのマイナス側はスイッチドキャパシタ回路ＳＣの中
間のキャパシタのマイナス側に接続する場合が充電回路
全体で見ると、最も耐圧を低くできる。

【００２１】次に、実施例３の回路図を図６及び図７に
示す。両図において、端子ｃ，ｄは互いに接続される。
本実施例は、上述の実施例２において負荷Ｚが放電灯
で、特に、放電灯始動時に高電圧を印加する回路（始動
回路２）を付加したものである。この始動回路２内に
は、電圧を高めるための昇圧回路１（実施例では、キャ
パシタＣｎ１、Ｃｎ２（ｎ＝１，２，３，…，ｍ）、ダ
イオードＤｉ（１〜２ｍ）から構成されるコッククロフ
ト回路を使用）を内蔵する。

【００２２】本実施例の回路動作を図８に示す。本実施
例では、ランプ始動より前に、実施例１と同様に直流電
源からキャパシタＣ１〜Ｃ５を電圧Ｅまで充電するとと
もに、スイッチ素子Ｓ６１とＳ６２を交互にオン・オフ
することにより、昇圧回路１のキャパシタＣｎ１、Ｃｎ
２（ｎ＝１，２，３，…，ｍ）を電圧Ｅまで充電する。
このとき、図１の実施例１の回路図に示すように、スイ
ッチ列Ａはオン、スイッチ列Ｂはオフとし、この状態を
維持しておく。

【００２３】次に、図８によりランプ始動時の回路動作
を説明する。キャパシタＣｎ１、Ｃｎ２（ｎ＝１，２，
３，…，ｍ）は電圧Ｅまで充電されており、スイッチ素
子Ｓｚはオフしておく。図８の時刻ｔ１でスイッチ素子
Ｓ７１をオンする。また、時刻ｔ１〜ｔ２の期間、スイ
ッチ素子Ｓ６１をオン、スイッチ素子Ｓ６２をオフし、
直流電源Ｅ、ダイオードＤ６、スイッチ素子Ｓ６１、キ
ャパシタＣｎ２（ｎ＝１，２，３，…，ｍ）を、スイッ
チ素子Ｓ７１、放電灯Ｚ、スイッチ素子Ｓ１１，Ｓ１
３，Ｓ２１，Ｓ２３，Ｓ３１の電流経路で、（ｍ＋１）
×Ｅの電圧を放電灯Ｚに印加する。また、時刻ｔ２〜ｔ
３の期間、スイッチ素子Ｓ６１をオフ、スイッチ素子Ｓ
６２をオンし、キャパシタＣｎ１（ｎ＝１，２，３，
…，ｍ）、スイッチ素子Ｓ７１、放電灯Ｚの電流経路
で、ｍ×Ｅの電圧を放電灯Ｚに印加する。これらの動作
を繰り返し、放電灯Ｚに、高電圧のパルスを印加する。
時刻ｔ５で、ランプ点灯が行われると、スイッチ素子Ｓ
６１，Ｓ６２，Ｓ７１をオフし、スイッチ素子Ｓｚをオ
ンすると、回路動作は実施例１の回路動作に移行し、放
電灯を安定点灯する。

【００２４】以上、放電灯始動のために高電圧を印加す
る期間（時刻ｔ１〜ｔ５）は非常に短く、実際には始動
パルスとなるため、インダクタＬｚの値を適切な値に選
べば、スイッチ素子Ｓｚが無くても始動パルスがスイッ
チドキャパシタ回路側に伝達されなくなる。

【００２５】本実施例の始動回路にかかわるスイッチ素
子Ｓ６１，Ｓ６２，Ｓ７１等は高耐圧スイッチ素子が必
要であるが、始動前の短い期間のみに動作するものであ
るから、オン抵抗が大きくてロスが多くても通常点灯時
の効率には影響しない。これらのスイッチ素子はスイッ
チドキャパシタ回路のスイッチ素子よりも耐圧は高い
が、ＭＯＳＦＥＴのチップ面積はオン抵抗に反比例する
から、オン抵抗を大きくすることによりチップ面積を小
さくすることができる。

【００２６】次に、実施例４の回路図を図９（及び図
６）に示す。図９の端子ｃ，ｄは図６の端子ｃ，ｄに接
続される。また、ダイオードＤｓ０のアノードは、図６
の電位Ｖ５の点（スイッチ素子Ｓ５２，Ｓ５４の接続
点）に接続される。上述の実施例３のように、始動回路
（回路２）内の昇圧回路（回路１）の電源と、電力変換
回路（スイッチドキャパシタ回路ＳＣ）の電源Ｅを共通
化した回路構成に対して、本実施例では、電力変換回路
内の任意の数のキャパシタを直列接続した直列回路とす
る。これにより、直流電源電圧Ｅの整数倍（直列段数
倍）の電圧が、昇圧回路（回路１）の電源となる。

【００２７】以下、本実施例の具体的な回路動作を説明
する。本実施例の回路動作を図１０に示す。この図１０
に示すように、時刻ｔ１〜時刻ｔ２の期間で、スイッチ
素子Ｓ５１，Ｓ４１，Ｓ３１，Ｓ２１，Ｓ１１とスイッ
チ素子Ｓ５３，Ｓ４３，Ｓ３３，Ｓ２３，Ｓ１３がオン
し、スイッチ素子Ｓ５２，Ｓ４２，Ｓ３２，Ｓ２２，Ｓ
１２とスイッチ素子Ｓ５４，Ｓ４４，Ｓ３４，Ｓ２４，
Ｓ１４がオフすると、直流電源Ｅより各キャパシタＣ１
〜Ｃ５に電圧Ｅが充電される。また、スイッチ素子Ｓ６
２はオンし、回路１内のキャパシタＣｎ１（ｎ＝１，
２，３，…，ｍ）の直列回路から、キャパシタＣｎ２
（ｎ＝１，２，３，…，ｍ）の直列回路へ充電を行う。
時刻ｔ２〜ｔ３の期間で、スイッチ素子Ｓ５１，Ｓ４
１，Ｓ３１，Ｓ２１，Ｓ１１をオンしたまま、スイッチ
素子Ｓ５３，Ｓ４３，Ｓ３３，Ｓ２３，Ｓ１３をオフ
し、スイッチ素子Ｓ５２，Ｓ４２，Ｓ３２，Ｓ２２，Ｓ
１２をオフしたままで、スイッチ素子Ｓ５４，Ｓ４４，
Ｓ３４，Ｓ２４，Ｓ１４をオンすると、電力変換回路内
のキャパシタＣ１〜Ｃ５の中で、任意のキャパシタをｋ
個直列接続した電源（本実施例では、ｋ＝５とした場合
の回路について説明する）より、キャパシタＣ１１に充
電される。時刻ｔ３〜ｔ４の期間で、時刻ｔ１〜ｔ２の
期間と同様の回路動作となり、これら動作を繰り返すこ
とにより、回路１の各キャパシタＣｎ１、Ｃｎ２（ｎ＝
１，２，３，…，ｍ）にｋ×Ｅ（ｖ）の電圧を充電す
る。

【００２８】次に、時刻ｔ５において、キャパシタＣｎ
１、Ｃｎ２（ｎ＝１，２，３，…，ｍ）が５Ｅに充電さ
れているとき、放電灯を始動させるために、スイッチ素
子Ｓ７１をオンする。時刻ｔ５〜ｔ６の期間は、時刻ｔ
１〜ｔ２の期間と同様に、スイッチ素子Ｓｉｊ（ｉ＝１
〜５；ｊ＝１〜４）とスイッチ素子Ｓ６２をそれぞれオ
ン、オフすると、キャパシタＣｎ１（ｎ＝１，２，３，
…，ｍ）、スイッチ素子Ｓ７１、放電灯Ｚの電流経路
で、ｍ×５Ｅの電圧を放電灯Ｚに印加する。時刻ｔ６〜
ｔ７の期間は、時刻ｔ２〜ｔ３の期間と同様に、スイッ
チ素子Ｓｉｊ（ｉ＝１〜５；ｊ＝１〜４）とスイッチ素
子Ｓ６２をそれぞれオン、オフすると、スイッチ素子Ｓ
１１、キャパシタＣ１、スイッチ素子Ｓ１４，Ｓ２１、
キャパシタＣ２、スイッチ素子Ｓ２４，Ｓ３１、キャパ
シタＣ３、スイッチ素子Ｓ３４，Ｓ４１、キャパシタＣ
４、スイッチ素子Ｓ４４，Ｓ５１、キャパシタＣ５、ダ
イオードＤｓ０、キャパシタＣ１２，Ｃ２２，Ｃ３２，
…，Ｃｍ２、スイッチ素子Ｓ７１、放電灯Ｚの電流経路
で、（ｍ＋１）×５Ｅの電圧を放電灯Ｚに印加する。こ
れらの動作を繰り返し、放電灯Ｚに高電圧のパルスを印
加する。時刻ｔ９でランプ点灯が行われると、スイッチ
素子Ｓ６２，Ｓ７１をオフすることにより、回路動作は
実施例１の回路動作に移行し、放電灯を安定点灯させ
る。

【００２９】次に、実施例５の回路図を図１１に、回路
動作を図１２に示す。図１１の回路図において、スイッ
チドキャパシタ回路の構成は、図６と同様である。上述
の実施例３では、昇圧回路と直流電源によって始動電圧
を発生するのに対し、本実施例では、昇圧回路（コック
クロフト回路を含む）と電力変換回路を直列接続するこ
とにより、これらの直列電圧をランプに始動電圧として
印加する回路構成である。

【００３０】本実施例の具体的な回路動作を、図１２に
よって説明する。本実施例では、時刻ｔ１〜ｔ５の期
間、スイッチ素子Ｓ５１，Ｓ４３，Ｓ４１，Ｓ３３，Ｓ
３１，Ｓ２３，Ｓ２１，Ｓ１３，Ｓ１１をオン、スイッ
チ素子Ｓ５２，Ｓ４４，Ｓ４２，Ｓ３４，Ｓ３２，Ｓ２
４，Ｓ２２，Ｓ１４，Ｓ１２をオフとし、直流電源から
キャパシタＣ１〜Ｃ５を電圧Ｅまで充電するとともに、
スイッチ素子Ｓ５３，Ｓ５４とスイッチ素子Ｓ６２を交
互にオン・オフすることにより、キャパシタＣ５から昇
圧回路１のキャパシタＣｎ１，Ｃｎ２（ｎ＝１，２，
３，…，ｍ）を電圧Ｅまで充電する。

【００３１】次に、時刻ｔ５でランプ始動電圧を放電灯
Ｚに印加するため、スイッチ素子Ｓ７１をオンする。時
刻ｔ５〜ｔ６の期間で、スイッチ素子Ｓ５４、スイッチ
素子Ｓ５１，Ｓ４１，Ｓ３１，Ｓ２１，Ｓ１１とスイッ
チ素子Ｓ４４，Ｓ３４，Ｓ２４，Ｓ１４がオンし、スイ
ッチ素子Ｓ５３、スイッチ素子Ｓ６２、スイッチ素子Ｓ
５２，Ｓ４２，Ｓ３２，Ｓ２２，Ｓ１２とスイッチ素子
Ｓ４３，Ｓ３３，Ｓ３１，Ｓ２３，Ｓ１３がオンするこ
とにより、スイッチ素子Ｓ１１、キャパシタＣ１、スイ
ッチ素子Ｓ１４，Ｓ２１、キャパシタＣ２、スイッチ素
子Ｓ２４，Ｓ３１、キャパシタＣ３、スイッチ素子Ｓ３
４，Ｓ４１、キャパシタＣ４、スイッチ素子Ｓ４４，Ｓ
５１、キャパシタＣ５，Ｃ１２，Ｃ２２，Ｃ３２，…，
Ｃｍ２、スイッチ素子Ｓ７１、ダイオードＤｓ０、放電
灯Ｚの電流経路で、（ｍ＋５）×Ｅの電圧を放電灯Ｚに
印加する。

【００３２】時刻ｔ６〜ｔ７の期間では、スイッチ素子
Ｓ５３、スイッチ素子Ｓ５４、スイッチ素子Ｓ５１，Ｓ
４１，Ｓ３１，Ｓ２１，Ｓ１１、スイッチ素子Ｓ４３，
Ｓ３３，Ｓ２３，Ｓ１３がオンすることにより、スイッ
チ素子Ｓ１１，Ｓ１３，Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３
３，Ｓ４１，Ｓ４３，Ｓ５１、キャパシタＣ４５、スイ
ッチ素子Ｓ５４、キャパシタＣ１２，Ｃ２２，Ｃ３２，
…，Ｃｍ２、スイッチ素子Ｓ７１、ダイオードＤｓ０、
放電灯Ｚの電流経路で、（ｍ＋１）×Ｅの電圧を放電灯
Ｚに印加するとともに、キャパシタＣ５，Ｃ１２，Ｃ２
２，…，Ｃ（ｍ−１）２の直列回路からキャパシタＣ１
１，Ｃ２１，…，Ｃｍ１の直列回路に充電する。

【００３３】時刻ｔ７〜ｔ８の期間では、スイッチ素子
Ｓ６２、スイッチ素子Ｓ５１，Ｓ４１，Ｓ３１，Ｓ２
１，Ｓ１１、スイッチ素子Ｓ４３，Ｓ３３，Ｓ２３，Ｓ
１３がオンすることにより、スイッチ素子Ｓ１１，Ｓ１
３，Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３３，Ｓ４１，Ｓ４
３，Ｓ５１，Ｓ５３、回路１、スイッチ素子Ｓ７１、ダ
イオードＤＳ０、放電灯Ｚの電流経路で、ｍ×Ｅの電圧
を放電灯Ｚに印加するとともに、キャパシタＣ１１，Ｃ
２１，…，Ｃｍ１の直列回路からキャパシタＣ１２，Ｃ
２２，…，Ｃｍ２の直列回路に充電する。

【００３４】時刻ｔ８〜ｔ９の期間は、時刻ｔ５〜ｔ６
の期間と同様となり、これらの動作を繰り返すことによ
り、放電灯Ｚには図１２に示す高周波パルスを印加し、
時刻ｔ１０で放電灯Ｚが点灯すると、スイッチ素子Ｓ６
２，Ｓ７１をオフすることにより、回路動作は実施例１
の回路動作に移行し、放電灯を安定点灯させる。

【００３５】次に、実施例６の回路図を図１３に、回路
動作を図１４に示す。実施例５の昇圧回路の電源は、電
力変換回路のキャパシタを電源として、極性を変化させ
ることなく、直列に接続したのに対し、本実施例では、
昇圧回路の電源を電力変換回路のキャパシタとし、その
キャパシタとスイッチ素子とで構成されているフルブリ
ッジによって極性反転を行い、昇圧回路内のキャパシタ
に、直流電源電圧以上（本実施例では２Ｅの電圧）を充
電可能とする。また、電力変換回路（フルブリッジ回路
構成）のスイッチ素子と昇圧回路に使用するスイッチ素
子とを共有する。

【００３６】本実施例の具体的な回路動作を、図１４に
よって説明する。時刻ｔ１〜ｔ５の期間、スイッチ素子
Ｓ４３，Ｓ４１，Ｓ３３，Ｓ３１，Ｓ２３，Ｓ２１，Ｓ
１３，Ｓ１１をオン、スイッチ素子Ｓ４４，Ｓ４２，Ｓ
３４，Ｓ３２，Ｓ２４，Ｓ２２，Ｓ１４，Ｓ１２をオフ
とし、直流電源からキャパシタＣ１〜Ｃ４を電圧Ｅまで
充電する。また、時刻ｔ１〜ｔ２の期間、スイッチ素子
Ｓ５１，Ｓ５４をオン、スイッチ素子Ｓ５２，Ｓ５３を
オフすることにより、キャパシタＣ５をＥまで充電する
とともに、キャパシタＣ１１をＥまで充電する。また、
キャパシタＣ５とキャパシタＣｎ２（ｎ＝１，２，…，
ｍ）の直列回路からキャパシタＣｎ１（ｎ＝１，２，
…，ｍ）を充電する。時刻ｔ２〜ｔ３の期間、スイッチ
素子Ｓ５１，Ｓ５４をオフ、スイッチ素子Ｓ５２，Ｓ５
３をオンすることにより、キャパシタＣ５を電源電圧Ｅ
まで充電する。これら時刻ｔ１〜ｔ４の回路動作を繰り
返すことにより、電力変換回路内のキャパシタＣ１〜Ｃ
５をＥまで充電し、また、昇圧回路（回路１）内のキャ
パシタＣ１１をＥまで、キャパシタＣｎ１（ｎ＝２，
３，…，ｍ）、キャパシタＣｎ２（ｎ＝１，２，…，
ｍ）を２Ｅまで充電する。

【００３７】次に、時刻ｔ５でランプ始動電圧を放電灯
Ｚに印加するため、スイッチ素子Ｓ７１をオンする。時
刻ｔ５〜ｔ６の期間で、スイッチ素子Ｓ５１，Ｓ５４と
スイッチ素子Ｓ４１，Ｓ３１，Ｓ２１，Ｓ１１とスイッ
チ素子Ｓ４４，Ｓ３４，Ｓ２４，Ｓ１４をオンし、スイ
ッチ素子Ｓ５２，Ｓ５３とスイッチ素子Ｓ４４，Ｓ４
２，Ｓ３４，Ｓ２４，Ｓ１４とスイッチ素子Ｓ４３，Ｓ
３３，Ｓ２３，Ｓ１３をオフすることにより、スイッチ
素子Ｓ１１，Ｓ１３，Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３
３，Ｓ４１，Ｓ４３，Ｓ５１、キャパシタＣ５、スイッ
チ素子Ｓ５４、キャパシタＣ１２，Ｃ２２，Ｃ３２，
…，Ｃｍ２、スイッチ素子Ｓ７１、放電灯Ｚの電流経路
で、（２ｍ＋５）×５の電圧を放電灯Ｚに印加する。

【００３８】時刻ｔ６〜ｔ７の期間では、スイッチ素子
Ｓ５２，Ｓ５３、スイッチ素子Ｓ４１，Ｓ３１，Ｓ２
１，Ｓ１１、スイッチ素子Ｓ４３，Ｓ３３，Ｓ２３，Ｓ
１３がオンし、スイッチ素子Ｓ５１，Ｓ５４、スイッチ
素子Ｓ４２，Ｓ３２，Ｓ２２，Ｓ１２、スイッチ素子Ｓ
４４，Ｓ３４，Ｓ２４，Ｓ１４がオフすることにより、
キャパシタＣ１〜Ｃ４を直流電源Ｅまで充電する。

【００３９】時刻ｔ７〜ｔ８の期間では、スイッチ素子
Ｓ５１，Ｓ５３，Ｓ４１，Ｓ３１，Ｓ２１，Ｓ１１、ス
イッチ素子Ｓ４３，Ｓ３３，Ｓ２３，Ｓ１３がオンし、
スイッチ素子Ｓ５２，Ｓ５４、スイッチ素子Ｓ４２，Ｓ
３２，Ｓ２２，Ｓ１２、スイッチ素子Ｓ４４，Ｓ３４，
Ｓ２４，Ｓ１４がオフすることにより、キャパシタＣ１
〜Ｃ５を直流電源Ｅまで充電する。

【００４０】時刻ｔ８〜ｔ９の期間は、時刻ｔ５〜ｔ６
の期間と同様となり、これらの動作を繰り返すことによ
り、放電灯Ｚには、図１４に示す高周波パルスを印加
し、時刻ｔ１０で放電灯Ｚが点灯すると、スイッチ素子
Ｓ６２，Ｓ７１をオフすることにより、回路動作は実施
例１の回路動作に移行し、放電灯を安定点灯させる。

【００４１】実施例７の回路図を図１５に示す。本実施
例は、放電灯始動用高電圧を得るために、実施例３〜６
のような特別な昇圧回路を利用するのではなく、スイッ
チドキャパシタ回路ＳＣの各キャパシタＣ１〜Ｃ５の充
電電圧をＥからＥ’（＞Ｅ）に上げることにより、スイ
ッチドキャパシタ回路ＳＣの出力を５Ｅ’に上げて始動
電圧とするものである。本実施例は始動用に特別な回路
構成を用いることが無いため、部品点数は増えないが、
スイッチドキャパシタ回路ＳＣを構成するスイッチ素子
の耐圧はＥ’となる。

【００４２】実施例８の回路図を図１６に示す。本実施
例は、実施例７と同様、放電灯始動用高電圧を得るため
にコッククロフト回路等の特別な昇圧回路を用いるもの
でないが、キャパシタセルの段数を始動電圧に合わせて
増加させるものである。始動前は、図１６のスイッチ素
子Ｓ１５，…，Ｓ５５と同様、スイッチ素子Ｓ６５，
…，Ｓｍ５を動作させて、キャパシタＣ１，…，Ｃｍを
電圧Ｅで充電し、始動時にはキャパシタＣ１，…，Ｃｍ
を直列接続して、ダイオードＤｓ０を介してｍ×Ｅを放
電灯負荷Ｚに印加し、始動する。始動後はスイッチ素子
Ｓ６１，Ｓ６２，Ｓ６５，…，Ｓｍ５はオフ状態を保
ち、キャパシタＣ１，…，Ｃ５で通常点灯動作を行う。
本実施例は、スイッチドキャパシタ回路のセルの個数を
始動電圧／Ｅに近い値に増やす必要があるが、スイッチ
ドキャパシタ回路ＳＣを構成するスイッチ素子の耐圧は
電源電圧Ｅのままで動作可能となる。

【００４３】次に、実施例９について説明する。本実施
例の回路構成は図５に示す実施例２と同様であるが、使
用するキャパシタセルの段数を目的とする出力電圧に合
わせて設定することにより、出力を可変とするものであ
る。例えば、負荷が蛍光灯であるとすると、調光時には
全点灯時よりも点灯維持電圧が高くなるため、全てのセ
ルを使って動作させて調光点灯を行い、全点灯時にはそ
れよりも少ないセルで動作させて調光時よりも低い電圧
で点灯動作するものである。本実施例では特別な出力可
変回路や制御回路を設けることなく、各セルの耐圧を上
げることもなく、出力を自由に可変とすることができる
ものである。

【００４４】実施例１０の回路図を図１７に示す。本実
施例では、実施例１の電力変換回路のキャパシタの段数
を増やし、この電力変換回路の中点Ｍとスイッチ素子Ｓ
１１，Ｓ１２との交点Ｂとの間に、キャパシタＣｚ、イ
ンダクタＬｚ、放電灯Ｚから構成する負荷回路を接続す
る。また、負荷回路と中点Ｍとの間にスイッチ素子Ｓ２
を設ける。また、電力変換回路のダイオードＤ１０３と
スイッチ素子Ｓ１０４との交点Ｔと負荷回路の間に、ス
イッチ素子Ｓ１を設ける。本回路方式では、始動時には
スイッチ素子Ｓ１をオンして、点Ｂと点Ｔの間に負荷回
路を接続し、電力変換回路内のキャパシタＣ１〜Ｃ１０
を直列接続して、ランプ始動電圧を印加する。

【００４５】次に、ランプ安定点灯時においては、負荷
回路に流れる電流Ｉｚが点Ｔから点Ｂの方向に流す期間
（最初の半周期）、キャパシタＣ６〜Ｃ１０、スイッチ
素子、ダイオードから構成されるスイッチドキャパシタ
回路ＳＣ（ａ）より実施例１と同様の回路動作によっ
て、負荷回路に略正弦波を供給する。また、負荷回路に
流れる電流Ｉｚが点Ｂから点Ｍの方向に流す期間（後の
半周期）、キャパシタＣ１〜Ｃ５、スイッチ素子から構
成されるスイッチドキャパシタ回路ＳＣ（ｂ）より、実
施例１と同様の回路動作によって、負荷回路に略正弦波
を供給する。

【００４６】尚、これら回路動作により、安定点灯時に
は、スイッチドキャパシタ回路ＳＣ（ａ）により前半周
期、スイッチドキャパシタ回路ＳＣ（ｂ）により後半周
期のエネルギーを放電灯負荷に供給するため、各電力変
換回路が電力変換回路の動作していない半周期は、各キ
ャパシタを充電する期間となり、充分な充電を行うこと
が可能となる。また、ダイオードＤ６１，Ｄ７１，Ｄ８
１，Ｄ９１，Ｄ１０１を省くことができる。

【００４７】実施例１１の回路図を図１８に示す。本実
施例は、実施例１の電力変換回路のキャパシタの段数を
増やし、Ｔ点とＢ点の間にスイッチ素子Ｓ２，Ｓ３を直
列接続し、スイッチ素子Ｓ２とＳ３の間とＭ点の間に放
電灯Ｚ、インダクタＬｚ、キャパシタＣｚから構成され
る負荷回路とスイッチ素子Ｓ４を直列に接続する。ま
た、負荷回路とスイッチ素子Ｓ４の中点とＴ点の間にス
イッチ素子Ｓ１を設ける。

【００４８】次に、本回路方式の回路動作について説明
する。始動時にスイッチ素子Ｓ１，Ｓ３をオンして、ス
イッチ素子Ｓ２，Ｓ４をオフし、キャパシタＣ１からＣ
１０の直列回路から放電灯Ｚにランプ始動電圧を印加す
る。安定点灯時には、負荷回路に流れる電流の向きが第
１の方向の場合、スイッチドキャパシタ回路ＳＣ（Ｂ）
内のキャパシタＣ１〜Ｃ５を電源として、放電灯Ｚに略
正弦波を出力する。負荷回路に流れる電流の向きが第２
の方向の場合、スイッチドキャパシタ回路ＳＣ（Ａ）内
のキャパシタＣ６〜Ｃ１０を電源として、放電灯Ｚに略
正弦波を出力する。

【００４９】なお、これら回路動作により、安定点灯時
はスイッチドキャパシタ回路ＳＣ（ａ）により前半周
期、スイッチドキャパシタ回路ＳＣ（ｂ）により後半周
期のエネルギーを放電灯負荷に供給するため、各電力変
換回路が電力変換回路動作していない半周期は、各キャ
パシタを充電する期間となり、充分な充電を可能とす
る。また、ダイオードＤ１１，Ｄ２１，Ｄ３１，Ｄ４
１，Ｄ５１，Ｄ６１，Ｄ７１，Ｄ８１，Ｄ９１，Ｄ１０
１を省くことができる。

【００５０】実施例１２の回路図を図１９に示す。本実
施例の回路構成は、実施例１の電力変換回路を２組（ス
イッチドキャパシタ回路ＳＣ（ａ）とＳＣ（ｂ））設
け、スイッチドキャパシタ回路ＳＣ（ａ）内のＬ点とス
イッチドキャパシタ回路ＳＣ（ｂ）内のＲ点との間に、
放電灯Ｚ、インダクタＬｚ、キャパシタＣｚから構成さ
れる負荷回路を設ける。各キャパシタＣ１〜Ｃ１０に充
電するための電源Ｅは共通とする。

【００５１】次に、本回路方式の回路動作について説明
する。始動時にスイッチ素子Ｓｎ１、Ｓｎ４（ｎ＝１〜
５）及びスイッチ素子Ｓｉ２、Ｓｉ３（ｉ＝６〜１０）
をオンして、キャパシタＣ１からＣ１０の直列回路から
放電灯Ｚにランプ始動電圧を印加する。安定点灯時に
は、負荷回路に流れる電流の向きが→の場合、スイ
ッチドキャパシタ回路ＳＣ（ａ）内のキャパシタＣ１〜
Ｃ５を電源として、負荷回路及びスイッチドキャパシタ
回路ＳＣ（ｂ）内のスイッチ素子Ｓｉ１、Ｓｉ３（ｉ＝
６〜１０）を介して、放電灯Ｚに略正弦波を出力する。
負荷回路に流れる電流の向きが→の場合、スイッチ
ドキャパシタ回路ＳＣ（ｂ）内のキャパシタＣ６〜Ｃ１
０を電源として、負荷回路及びスイッチドキャパシタ回
路ＳＣ（ａ）内のスイッチ素子Ｓｎ１、Ｓｎ３（ｎ＝１
〜５）を介して、放電灯Ｚに略正弦波を出力する。

【００５２】なお、これら回路動作により、安定点灯時
はスイッチドキャパシタ回路ＳＣ（ａ）により前半周
期、スイッチドキャパシタ回路ＳＣ（ｂ）により後半周
期のエネルギーを放電灯負荷に供給するため、各電力変
換回路が電力変換動作していない半周期は、各キャパシ
タを充電する期間となり、充分な充電を可能とする。実
施例１３の回路図を図２０（及び図６）に示す。図２０
の端子ｃ，ｄは図６の端子ｃ，ｄに接続される。本実施
例では、放電灯始動用高電圧を得るために、始動時には
スイッチドキャパシタ回路ＳＣの出力に倍電圧回路を付
加して、スイッチドキャパシタ回路ＳＣの出力電圧の倍
電圧を放電灯Ｚに印加するものである。具体的にはスイ
ッチドキャパシタ回路ＳＣの出力にダイオードＤ６１，
Ｄ６２、キャパシタＣ６１，Ｃ６２により構成される倍
電圧整流回路１が接続され、スイッチドキャパシタ回路
ＳＣから負荷部（負荷ＺとキャパシタＣｚ）に直接接続
する経路と倍電圧整流回路１を介して負荷部に接続する
経路を切り換えるスイッチ素子Ｓ６１，…，Ｓ６４が接
続される。

【００５３】本実施例の動作は、放電灯始動前にはスイ
ッチ素子Ｓ６１，Ｓ６３がオン、スイッチ素子Ｓ６４が
オフしてスイッチドキャパシタ回路ＳＣが＋５Ｅ〜−５
Ｅの振幅で高周波交流を出力し、スイッチドキャパシタ
回路ＳＣの出力がプラスのときにはスイッチ素子Ｓ６
１、ダイオードＤ６１、キャパシタＣ６１の経路でキャ
パシタＣ６１をプラス５Ｅまで充電する。次に、スイッ
チドキャパシタ回路ＳＣの出力がマイナスのときにはス
イッチ素子Ｓ６３、キャパシタＣ６２、ダイオードＤ６
２、スイッチ素子Ｓ６１の経路でキャパシタＣ６２をプ
ラス５Ｅまで充電する。放電灯始動時にスイッチ素子Ｓ
６２をオンすると、キャパシタＣ６１，Ｃ６２の直列回
路から負荷回路にプラス１０Ｅが印加されて放電灯負荷
Ｚが始動する。本実施例は比較的簡単な回路構成を用い
て容易に始動電圧を得ることができるという効果を有す
る。

【００５４】実施例１４の回路図を図２１（及び図６）
に示す。図２１の端子ｃ，ｄは図６の端子ｃ，ｄに接続
される。本実施例では、実施例１３のキャパシタＣ６
１，Ｃ６２と負荷回路のキャパシタＣｚを共用したもの
である。また、実施例１３のスイッチ素子Ｓ６２を省略
し、放電灯始動前に常時負荷回路のキャパシタＣｚに倍
電圧整流出力が印加されており、キャパシタＣ１とＣ２
の直列電圧が始動電圧以上になると、放電灯が点灯する
ものである。本実施例の動作は、放電灯始動前にはス
イッチ素子Ｓ６１，Ｓ６３がオン、スイッチ素子Ｓ６４
がオフしてスイッチドキャパシタ回路ＳＣが＋５Ｅ〜−
５Ｅの振幅で高周波交流を出力し、スイッチドキャパシ
タ回路ＳＣの出力がプラスのときには、スイッチ素子Ｓ
６１、ダイオードＤ６１、キャパシタＣ６１、スイッチ
素子Ｓ６３の経路でキャパシタＣ６１をプラス５Ｅまで
充電する。次に、スイッチドキャパシタ回路ＳＣの出力
がマイナスのときには、スイッチ素子Ｓ６３、キャパシ
タＣ６２、ダイオードＤ６２、スイッチ素子Ｓ６１の経
路でキャパシタＣ６２をプラス５Ｅまで充電する。キャ
パシタＣ６１，Ｃ６２の直列回路の電圧が最大プラス１
０Ｅまで上昇して放電灯負荷Ｚが始動する。なお、この
とき、スイッチドキャパシタ回路と並列に接続されるキ
ャパシタＣ６１は最大＋５Ｅまで充電されるため、スイ
ッチドキャパシタ部には＋５Ｅ以上の電圧は負荷側から
印加されることはない。本実施例では、実施例１３と比
べてキャパシタ１つとスイッチ素子１つが省略できる。

【００５５】実施例１５の回路図を図２２（及び図６）
に示す。図２２の端子ｃ，ｄは図６の端子ｃ，ｄに接続
される。本実施例では、放電灯始動用高電圧を得るため
に、負荷部に並列に並列充電、直列放電型のスイッチド
キャパシタ回路ＳＣ２を接続し、スイッチドキャパシタ
回路ＳＣ２が昇圧する出力で放電灯を始動するものであ
る。スイッチドキャパシタ回路ＳＣ２は、ｍ個のキャパ
シタＣｓ１，…，Ｃｓｍを並列接続するスイッチ素子群
Ｓｓａ１，…，Ｓｓａｍ−１、Ｓｓｂ１，…，Ｓｓｂｍ
−１と、キャパシタＣｓ１，…，Ｃｓｍを直列接続する
スイッチ素子群Ｓｓｃ１，…，Ｓｓｃｍ−１により構成
される。

【００５６】本実施例の動作は、スイッチ素子Ｓｓｃ
１，…，Ｓｓｃｍ−１を全てオン、スイッチ素子Ｓｓａ
１，…，Ｓｓａｍ−１、スイッチ素子Ｓｓｂ，…，Ｓｓ
ｂｍ−１を全てオフすることによりスイッチドキャパシ
タ回路ＳＣ２のｍ個のキャパシタを並列接続して、スイ
ッチドキャパシタ回路ＳＣの出力を＋５Ｅとしてキャパ
シタＣｓ１，…，Ｃｓｍを＋５Ｅで充電する。次に、ス
イッチ素子Ｓｓｃ１，…，Ｓｓｃｍ−１を全てオフ、ス
イッチ素子Ｓｓａ１，…，Ｓｓａｍ−１、スイッチ素子
Ｓｓｂ１，…，Ｓｓｂｍ−１を全てオンすることによ
り、スイッチドキャパシタ回路ＳＣ２のｍ個のキャパシ
タを直列接続して、負荷部に＋５ｍＥの電圧を印加して
放電灯負荷を始動するものである。通常点灯時はスイッ
チドキャパシタ回路ＳＣ２のスイッチ素子を全てオフす
ることにより負荷電流経路から切り離す。本実施例で
は、通常点灯時の負荷電流経路に新たなスイッチ素子が
入らないため、通常点灯時のスイッチ素子のオン損失が
無い。

【００５７】実施例１６の回路図を図２３（及び図６）
に示す。図２３の端子ｃ，ｄは図６の端子ｃ，ｄに接続
される。本実施例では、放電灯始動用高電圧を得るため
に、スイッチドキャパシタ回路ＳＣの出力（＋５Ｅ）で
予め充電したキャパシタを、スイッチドキャパシタ回路
ＳＣに直列接続して＋１０Ｅで始動電圧を放電灯負荷Ｚ
に印加するものである。回路構成は、スイッチドキャパ
シタ回路ＳＣの出力にフィルタ用インダクタＬｚ、キャ
パシタＣ６１、スイッチ素子Ｓ６３の直列回路を接続
し、キャパシタＣ６１とスイッチ素子Ｓ６３と並列にス
イッチ素子Ｓ６２と負荷部（負荷ＺとキャパシタＣｚの
並列回路）を、負荷部がスイッチ素子Ｓ６３側となるよ
うに接続する。さらに、キャパシタＣ６１とスイッチ素
子Ｓ６３の接続点とスイッチ素子Ｓ６２と負荷部の接続
点の間にスイッチ素子Ｓ６１を接続して成る。

【００５８】本実施例の動作は、放電灯始動前にスイッ
チ素子Ｓ６１，Ｓ６２をオフ、スイッチ素子Ｓ６３をオ
ンしてスイッチドキャパシタ回路ＳＣの出力を＋５Ｅに
してキャパシタＣ６１を＋５Ｅに充電する。次に、スイ
ッチドキャパシタ回路ＳＣの出力を−５Ｅに反転してス
イッチ素子Ｓ６１をオンしてスイッチ素子Ｓ６３をオフ
すると、放電灯負荷Ｚに−１０Ｅが印加されて点灯す
る。点灯後はスイッチ素子Ｓ６２がオン、スイッチ素子
Ｓ６１がオフする。本実施例では、スイッチドキャパシ
タ回路ＳＣの出力からキャパシタを充電してスイッチド
キャパシタ回路ＳＣに直列接続することにより昇圧して
放電灯始動電圧を得ることで実施例１５と同様である
が、簡単な構成で実現できる。

【００５９】実施例１７の回路図を図２４（及び図６）
に示す。図２４の端子ｃ，ｄは図６の端子ｃ，ｄに接続
される。本実施例では、実施例１６の負荷部のフィルタ
用キャパシタＣｚとＣ６１を共用したものである。回路
構成は、スイッチドキャパシタ回路ＳＣの出力にフィル
タ用インダクタＬｚ、キャパシタＣ６１、スイッチ素子
Ｓ６３の直列回路を接続し、キャパシタＣ６１とスイッ
チ素子Ｓ６３に並列にスイッチ素子Ｓ６１とＳ６２を、
スイッチ素子Ｓ６３側にスイッチ素子Ｓ６２が配置され
るように接続する。さらに、キャパシタＣ６１とスイッ
チ素子Ｓ６３の接続点とスイッチ素子Ｓ６１とＳ６２の
接続点の間に負荷である放電灯Ｚを接続して成る。

【００６０】本実施例の動作は、放電灯始動前にスイッ
チ素子Ｓ６１，Ｓ６２をオフ、スイッチ素子Ｓ６３をオ
ンして、スイッチドキャパシタ回路ＳＣの出力を＋５Ｅ
にしてキャパシタＣ６１を＋５Ｅに充電する。次に、ス
イッチドキャパシタ回路ＳＣの出力を−５Ｅに反転して
スイッチ素子Ｓ６２をオンしてスイッチ素子Ｓ６３をオ
フすると、放電灯負荷Ｚに−１０Ｅが印加されて点灯す
る。点灯後はスイッチ素子Ｓ６１をオンする。本実施例
は実施例１６と比べてキャパシタを１つ省略できる。

【００６１】実施例１８の回路図を図２５に示す。本実
施例は実施例３の始動回路２の電源入力部をキャパシタ
Ｃ２，Ｃ３，Ｃ４から供給する構成として、キャパシタ
Ｃ１，Ｃ５からランプフィラメントを予熱する経路を設
けたものである。予熱回路はスイッチ素子Ｓ５２とＳ５
４の接続点とスイッチ素子Ｓ５３とＳ５４の接続点の間
にスイッチ素子Ｓ６３とフィラメントとフィルタ用イン
ダクタＬｚの直列回路を接続し、スイッチ素子Ｓ１２と
Ｓ１４の接続点とスイッチ素子Ｓ１１とＳ１２の接続点
の間にスイッチ素子Ｓ６４とフィラメントを直列接続し
て成る。始動回路はスイッチ素子Ｓ７１の出力をスイッ
チ素子Ｓ６３とフィラメントの間に接続して成る。フィ
ラメントの予熱はスイッチ素子Ｓ６３，Ｓ６４をオフし
てキャパシタＣ１，Ｃ５を電圧Ｅから充電し、スイッチ
素子Ｓ６３，Ｓ６４をオンしてフィラメントを予熱す
る。同時に、キャパシタＣ２，…，Ｃ５を直列接続して
スイッチ素子Ｓ６１をオンすることにより、始動用昇圧
回路１によりキャパシタＣ１１，…，Ｃｍ２を充電す
る。フィラメント予熱が完了すると、スイッチ素子Ｓ６
３，Ｓ６４をオフし、スイッチ素子Ｓ７１をオンしてラ
ンプを始動する。

【００６２】実施例１９の回路図を図２６（及び図６）
に示す。図２４の端子ｃ，ｄは図６の端子ｃ，ｄに接続
される。また、スイッチ素子Ｓ６１のドレインは、スイ
ッチ素子Ｓ５２，Ｓ４４の接続点に、スイッチ素子Ｓ６
２のソースは、スイッチ素子Ｓ２２，Ｓ１４の接続点に
それぞれ接続される。実施例７がキャパシタＣ１及びＣ
５から２つのフィラメントを独立に予熱したのに対し
て、本実施例はフィラメントを直列接続してスイッチド
キャパシタ回路の出力から直接予熱を行う方式である。
具体的には放電灯Ｚのフィラメントをスイッチドキャパ
シタ回路に直列接続するための双方向スイッチ回路Ｓ６
３，Ｓ６４を異なるフィラメント間に挿入し、予熱時に
は双方向スイッチ回路Ｓ６３，Ｓ６４をオンすることに
よりスイッチドキャパシタ回路の出力を直列接続された
２つのフィラメントに流す。始動時には双方向スイッチ
回路Ｓ６３，Ｓ６４をオフしてスイッチ素子Ｓ７１をオ
ンすることにより放電灯に高電圧パルスを印加して始動
する。始動後はスイッチドキャパシタ回路から交流電力
を供給して安定点灯を図るものである。

【００６３】実施例２０の回路図を図２７に示す。放電
灯負荷ＺとキャパシタＣｚの部分以外は図５と同じであ
る。本実施例は負荷に放電灯を含む共振回路を構成し、
スイッチドキャパシタ回路ＳＣの高周波交流出力の周波
数ｆ又は出力の階段波形の形状を変化させることにより
負荷電力を調整できるものである。さらに、出力の階段
波形を滑らかにするフィルタリング機能も持つ。本実施
例の構成は、インダクタＬｚと放電灯負荷Ｚを直列に接
続し、放電灯負荷Ｚの両方のフィラメントのスイッチド
キャパシタ回路ＳＣと接続されていない側の間にキャパ
シタＣｚを接続して成る負荷回路をスイッチドキャパシ
タ回路ＳＣの出力に接続したものである。なお、本実施
例のインダクタＬｚ及びキャパシタＣｚはこれまでの実
施例のフィルタ機能を持つフィルタ用インダクタＬｚ、
フィルタ用キャパシタＣｚに比べると、かなり大きなも
のとなる。

【００６４】負荷回路の共振周波数をｆｏとすると、ス
イッチドキャパシタ回路ＳＣの出力の周波数ｆがｆｏに
等しいとき、負荷電力Ｗｉｎは最大（Ｗｍａｘ）とな
る。放電灯Ｚの始動前には放電灯の消費電力Ｗｚはフィ
ラメント予熱分だけであり、Ｗｉｎ＞Ｗｚとなり、キャ
パシタＣｚの両端電圧は上昇する。キャパシタＣｚの両
端電圧が放電灯Ｚの始動電圧よりも高くなると放電灯Ｚ
は始動する。放電灯Ｚの点灯後はスイッチドキャパシタ
回路ＳＣの出力の周波数ｆを負荷回路の共振周波数ｆｏ
から離すことにより負荷電力Ｗｉｎを調整して調光する
ことができる。また、スイッチドキャパシタ回路ＳＣの
出力波形を変化させることにより負荷電力Ｗｉｎを変え
ることも可能である。例えば、ピーク電圧を４Ｅ以下に
することにより負荷電力Ｗｉｎを減少させるとか、スイ
ッチドキャパシタ回路ＳＣの交流の１周期の間の出力を
正弦波に近い階段波形にするのではなく、＋５Ｅと−５
Ｅの２値を持つ矩形波にすることにより負荷電力Ｗｉｎ
を増加させることなどが可能である。以上のように、本
実施例の回路では、負荷回路に共振回路を用いることに
より放電灯負荷に印加する電力を変えて始動、調光を可
能とするものである。

【００６５】実施例２１の回路図を図２８に示す。本実
施例は、実施例１の回路構成において、直流電源Ｅ及び
スイッチ素子Ｓ１５，Ｓ２５，Ｓ３５，Ｓ４５，Ｓ５５
よりなる充電用回路を取り除き、キャパシタＣ３の代わ
りに直流電源Ｅを接続し、新たなるスイッチ素子Ｓ６
１，Ｓ６２，Ｓ６３，Ｓ６４を付加したものである。各
キャパシタＣ１，Ｃ２，Ｃ４，Ｃ５は、スイッチ素子Ｓ
６１，Ｓ６２，Ｓ６３，Ｓ６４をオフした状態で、残り
のスイッチ素子のうちスイッチ素子Ｓ１１，Ｓ１２，Ｓ
５３，Ｓ５４以外のスイッチ素子を同時にオンすること
により直流電源Ｅと並列に接続され、直流電源電圧Ｅに
充電される。この状態で、実施例１と同様に、各スイッ
チの接続状態を制御し、任意の個数のキャパシタ及び直
流電源Ｅを任意の極性で直列に接続し、その両端をイン
ダクタＬｚ、キャパシタＣｚ、負荷Ｚで構成される負荷
部に接続することにより、負荷部に−５Ｅ、−４Ｅ、−
３Ｅ、−２Ｅ、−Ｅ、０、Ｅ、２Ｅ、３Ｅ、４Ｅ、５Ｅ
の電圧を供給するものである。また、インダクタＬｚ、
キャパシタＣｚよりなるフィルタ回路により、負荷部に
印加される電圧は滑らかな電圧となって負荷Ｚに供給さ
れる。

【００６６】次に、図２９に示す動作説明図をもとに、
負荷に交流電圧を供給する制御方法について説明する。
初期状態としてキャパシタＣ１，Ｃ２，Ｃ４，Ｃ５は全
て直流電源電圧Ｅに充電されているとする。動作説明図
に示すように、時刻ｔ０に各スイッチ素子がオンし、ス
イッチ素子Ｓ１１、キャパシタＣ１、スイッチ素子Ｓ１
４，Ｓ６１，Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３３，Ｓ４
１，Ｓ４３，Ｓ５１，Ｓ５３の経路でキャパシタＣ１が
負荷部に接続され、負荷部にＥの電圧が供給される。こ
の状態から時刻ｔ１にスイッチ素子Ｓ２３をオフし、ス
イッチ素子Ｓ２４をオンすることにより、スイッチ素子
Ｓ１１、キャパシタＣ１、スイッチ素子Ｓ１４，Ｓ６
１，Ｓ２１、キャパシタＣ２、スイッチ素子Ｓ２４，Ｓ
６２，Ｓ３１，Ｓ３３，Ｓ４１，Ｓ４３，Ｓ５１，Ｓ５
３の経路でキャパシタＣ１，Ｃ２が負荷部に直列に接続
され、負荷部に２Ｅの電圧が供給される。このように、
時刻ｔ４まで動作説明図（図２９）に示すように各スイ
ッチ素子を動作させ、負荷部にＥ、２Ｅ、３Ｅ、４Ｅ、
５Ｅ、４Ｅ、３Ｅ、２Ｅ、Ｅの順に順次負荷部に電圧を
印加する。次に、時刻ｔ４にスイッチ素子Ｓ６１，Ｓ６
２，Ｓ６３，Ｓ６４をオフし、残りのスイッチ素子のう
ち、スイッチ素子Ｓ１２，Ｓ５４以外のスイッチ素子を
オンすることによりキャパシタＣ１，Ｃ２，Ｃ４，Ｃ５
は直流電源Ｅと並列に接続され、再び直流電源電圧Ｅま
で充電される。これが斜線で示す充電動作である。ま
た、同時に負荷部の両端は短絡され、負荷部の両端電圧
Ｖｓｃは零となる。次に、今度は各キャパシタが負の向
きに接続されるように各スイッチ素子を動作説明図（図
２９）に示すように動作させ、負荷部に−Ｅ、−２Ｅ、
−３Ｅ、−４Ｅ、−５Ｅ、−４Ｅ、−３Ｅ、−２Ｅ、−
Ｅの電圧を順次印加する。その後、時刻ｔ８から前述し
た充電動作を行うことにより再び各キャパシタは直流電
源電圧Ｅまで充電される。

【００６７】以上の一連の動作を繰り返すことにより、
負荷部の両端電圧Ｖｓｃは動作説明図に示すようなステ
ップ状の略正弦波となり、さらにインダクタＬｚ及びキ
ャパシタＣｚによりフィルタリングされ、負荷の両端電
圧Ｖｚは動作説明図に示すような略正弦波の交流電圧と
なる。なお、動作説明図に示した各スイッチ素子の動作
は負荷に交流を供給する場合の一例であり、任意のキャ
パシタ及び直流電源Ｅを負荷部の両端電圧Ｖｓｃがステ
ップ状の略正弦波となるように接続しても同様の交流電
圧が得られる。また、直流電源ＥはキャパシタＣ１，Ｃ
２，Ｃ４，Ｃ５の接続されている場所のいずれに接続さ
れていても同様の動作が行われる。

【００６８】次に、実施例２２について説明する。本実
施例は、実施例２１の回路構成において、隣り合う２つ
以上の任意のキャパシタ及び直流電源Ｅを並列に接続し
た状態で負荷部に電圧を供給するような制御を行うもの
である。

【００６９】図３０に示す動作説明図をもとに負荷に交
流電圧を供給する制御方法について説明する。動作説明
図の中で太線で示した経路にあたる各スイッチ素子をオ
ンし、負荷部にＥ、２Ｅ、３Ｅ、４Ｅ、５Ｅ、−Ｅ、−
２Ｅ、−３Ｅ、−４Ｅ、−５Ｅの各電圧を供給すること
ができる。例えば、負荷部にＥの電圧を供給する場合に
は、動作説明図に示すように、キャパシタＣ１，Ｃ２，
Ｃ４，Ｃ５及び直流電源Ｅは並列に接続されており、負
荷部にＥの電圧を供給しながら各キャパシタは直流電源
Ｅにより充電されている。また、負荷部に２Ｅの電圧を
印加する場合には、キャパシタＣ１，Ｃ２，Ｃ４及び直
流電源Ｅは並列に接続され、そのプラス側にキャパシタ
Ｃ５が直列に接続され、負荷部に２Ｅの電圧を供給して
いる。このように負荷部に供給される各電圧を実施例２
１と同様にＥ、２Ｅ、３Ｅ、４Ｅ、５Ｅ、４Ｅ、３Ｅ、
２Ｅ、１Ｅ、０、−１Ｅ、−２Ｅ、−３Ｅ、−４Ｅ、−
５Ｅ、−４Ｅ、−３Ｅ、−２Ｅ、−Ｅ、０の順に順次負
荷部に印加し、負荷部に印加されるステップ状の略正弦
波をインダクタＬｚ，キャパシタＣｚによりフィルタリ
ングし、負荷に略正弦波の交流電圧を供給する。

【００７０】これにより、実施例２１の１／２周期に一
回の充電動作に比べると、各キャパシタへの充電時間が
長く取れるので、１／２周期での各キャパシタの電圧降
下を抑えることができる。また、各キャパシタの容量を
さらに小さく設計できることから、更なる小型化が行え
るという効果を奏する。

【００７１】なお、図３０の動作説明図に示した各接続
経路は負荷部に各電圧を供給する場合の一例であり、任
意のキャパシタ及び直流電源Ｅの直並列回路を負荷部の
両端電圧Ｖｓｃがステップ状の略正弦波となるように接
続すれば、同様の交流電圧が得られる。また、直流電源
ＥはキャパシタＣ１，Ｃ２，Ｃ４，Ｃ５の接続されてい
る場所のいずれに接続されていても同様の効果が得られ
ることは言うまでも無い。

【００７２】次に、実施例２３について説明する。本実
施例は、実施例１の回路構成において、全てのキャパシ
タを直列に、極性を正負反転させた状態で接続し、スイ
ッチドキャパシタ回路ＳＣの合成容量を一定にしたまま
で、負荷部に多レベルの電圧を供給するような制御を行
うものである。

【００７３】図３１に示す動作説明図をもとに負荷に交
流電圧を供給する制御方法について説明する。動作説明
図の中で太線で示した経路にあたる各スイッチ素子をオ
ンし、負荷部にＥ、３Ｅ、５Ｅ、−Ｅ、−３Ｅ、−５Ｅ
の各電圧を供給することができる。例えば、負荷部にＥ
の電圧を供給する場合には、動作説明図に示すようにキ
ャパシタＣ１，Ｃ２，Ｃ３を同じ極性で直列に接続し、
キャパシタＣ４，Ｃ５を逆極性に直列に接続して、負荷
部にＥの電圧を供給する。また、負荷部に３Ｅの電圧を
印加する場合にはキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４を
同じ極性で直列に接続し、キャパシタＣ５を逆極性に直
列に接続して、負荷部に３Ｅの電圧を供給する。このよ
うにしてスイッチドキャパシタ回路ＳＣの合成容量を一
定にして負荷部に多レベルの電圧を供給する。

【００７４】また、負荷部に供給される各電圧をＥ、３
Ｅ、５Ｅ、３Ｅ、Ｅ、０、−１Ｅ、−３Ｅ、−５Ｅ、−
３Ｅ、−Ｅ、０の順に順次負荷部に印加し、負荷部に印
加されるステップ状の略正弦波をインダクタＬｚ、キャ
パシタＣｚによりフィルタリングし、負荷に略正弦波の
交流電圧を供給することができる。これにより、スイッ
チドキャパシタ回路ＳＣの合成容量が一定となり、負荷
部がインダクタのような誘導性負荷のものや、共振負荷
などを用いる場合、パラメータ設計が容易であるという
効果を奏する。

【００７５】なお、動作説明図に示した各接続経路は負
荷部に各電圧を供給する場合の一例であり、極性反転さ
せて接続するキャパシタ数を決定すれば、任意のキャパ
シタを極性反転させて直列接続することで、各電圧レベ
ルが負荷部の両端電圧に得られることは言うまでもな
い。

【００７６】次に、実施例２４を図３２に示す。本実施
例は、スイッチドキャパシタ回路の出力波形を滑らかに
し、ノイズを低減するための制御回路に関するものであ
り、特に、本実施例は１周期の間の分割時間、つまり各
段の電圧の時間を調整することによって、出力波形を正
弦波に近付けるものである。

【００７７】本実施例は、基準の周波数の正弦波よりな
る基準電圧ｅ１を発生する回路と、この基準電圧ｅ１の
ピーク電圧よりも少し小さな値をＶｓとし、そのＶｓを
スイッチドキャパシタ回路の段数ｎ（図２８の例の場合
ｎ＝５）で分割し、Ｖｓ／ｎ，２Ｖｓ／ｎ，…，ｎＶｓ
／ｎの電圧を基準電圧ｅ２として出力する回路と、基準
電圧ｅ１とｅ２を比較するコンパレータＣＭＰ１、ＣＭ
Ｐ２と、コンパレータＣＭＰ１、ＣＭＰ２の基準電圧ｅ
１と基準電圧ｅ２が交わる数をカウントするカウンタＣ
Ｔと、複数ある基準電圧ｅ２のうち最適なものを順次出
力するためのスイッチ素子Ｑ１〜Ｑ５及びフリップフロ
ップ回路ＦＦと、カウンタＣＴの出力によりスイッチド
キャパシタ回路のスイッチングを制御するドライバ回路
ＣＸから構成されている。

【００７８】次に、本実施例の動作を説明する。図３３
に動作波形図を示す。まず、スイッチ素子Ｓ１がオン
し、スイッチ素子Ｓ２，…，Ｓ５はオフしている。基準
電圧ｅ１がＶｓ／５を超えるとコンパレータＣＭＰ２の
出力がハイレベルとなる。コンパレータＣＭＰ２の出力
がハイレベルになるとフリップフロップ回路ＦＦによっ
てスイッチ素子Ｑ１をオフとし、スイッチ素子Ｑ２をオ
ンする。基準電圧ｅ２が２Ｖｓ／５に切り替わるとコン
パレータＣＭＰ２の出力は再びローレベルとなり、基準
電圧ｅ１が２Ｖｓ／５を超えると再びハイレベルとな
る。このように順次５Ｖｓ／５まで切り換え、基準電圧
ｅ１が基準電圧ｅ２を超えるたびにコンパレータＣＭＰ
２がハイレベルになる。また、基準電圧ｅ１がＶｓを超
えると基準電圧ｅ１が基準電圧ｅ２よりも小さくなる瞬
間をコンパレータＣＭＰ１でカウントする。コンパレー
タＣＭＰ１及びＣＭＰ２で出力された矩形波をカウント
するカウンタＣＴの出力が図２９に示すように出力さ
れ、その出力を受けてスイッチドキャパシタ回路の各制
御回路ＣＸが各スイッチ素子を制御し、出力波形Ｖｚを
得る。この制御を行うことによって等時間で各段を切り
換えるよりも、より正弦波に近付けることができる。こ
の方法によって出力波形のノイズをより低減することが
できる。

【００７９】図３４に実施例２５の回路図を示す。本実
施例は実施例２４にコンパレータＣＭＰ１、ＣＭＰ２の
出力間隔の時間を測定するタイマーＴＭと制御回路ＣＸ
の原発振クロックＣＬを付加した構成となっている。本
実施例の動作も基本的にコンパレータＣＭＰ１、ＣＭＰ
２の出力は実施例２４と同様である。本実施例は、コン
パレータＣＭＰ１、ＣＭＰ２の出力間隔の時間を測定
し、その時間を基本クロックの時間で割ったデータを制
御回路ＣＸに送り、送られたデータ分だけカウンタＣＴ
で示される段数のスイッチング状態を維持する。本実施
例では基本クロックとしてを各段の切り換えのタイミン
グを満たすもので、最も周波数の低いものを選べば、ス
イッチドキャパシタ回路の動作周波数を最も小さくして
同様の効果を得られる（図３３参照）。

【００８０】本発明の実施例２６を図３５に示す。本実
施例は実施例２４を２つ組み合わせた構成であり、両回
路のタイミングを時間補正回路ＴＨで合わせたものであ
る。２つの組み合わせのうち片側（スイッチドキャパシ
タセルＳＣ１）は正の波形部分を、もう一方（スイッチ
ドキャパシタセルＳＣ２）は負の波形部分を出力してい
る。本実施例の波形整形用のインダクタＬは実施例２
４、２５と比較すると大きいものである。

【００８１】本実施例の動作を図３６に示す。本実施例
のインダクタＬは実施例２４と比較すると大きいので、
スッイチドキャパシタ回路の出力ＶｓｃをＬＣフィルタ
で滑らかにすると、点線波形のように時間的に遅れた正
弦波となる。本回路はスイッチドキャパシタ回路を２回
路有し、片側（スイッチドキャパシタセルＳＣ１）が正
の出力をしているとき、もう片側の回路（スイッチドキ
ャパシタセルＳＣ２）は充電を行い、充電後の回路（ス
イッチドキャパシタセルＳＣ２）が負の出力をしている
とき、もう片側の回路（スイッチドキャパシタセルＳＣ
１）が充電を行う（図３６のＳａ〜Ｓｄを参照）。この
ような回路方式の場合、インダクタＬが大きいと、正の
波形と負の波形を出力する時間を一致させる必要があ
る。そのため、図３６に示すように、インダクタＬによ
って時間Ｔが遅くなったとき、図３５に示す時間補正回
路ＴＨで時間Ｔだけ負の出力波形を遅らせて出力するも
のである。本実施例によって、複数のスイッチドキャパ
シタ回路を用いたときも各々のタイミングを合わせて出
力することが可能となる。

【００８２】本発明の実施例２７を図３７に示す。本実
施例は実施例２４〜２６とは異なり、１周期の時間の分
割は均等に行い（等時間間隔で各段のスイッチの切り換
えを行い）、図３８に示すように各電圧の出力を調節す
ることによって、スイッチドキャパシタ回路の出力波形
を正弦波に近付けるものである。図３８は正弦波を均等
な時間で区切ったときに正弦波との交点で示される電圧
を各々Ｅ、ａＥ、ｂＥ、ｃＥ、ｄＥまで示したものであ
る。つまり、各コンデンサの電圧値を調整することによ
って正弦波に近付けるものであるが、実施例２４〜２６
はスイッチドキャパシタ回路のコンデンサが急激な電圧
変化が無い位大きな値であっても可能なものであるが、
本実施例はスイッチドキャパシタ回路は基本的に等電圧
Ｅで充電するため、各コンデンサの電圧値を変化するた
めにはコンデンサ容量は電圧変化が生じる位小さな値と
する。

【００８３】本実施例の動作は、図３７に示すスイッチ
素子Ｓ１，Ｓ１’、…、Ｓ５，Ｓ５’を順次オンしてい
き、コンデンサＣ１，…，Ｃ５を順次充電して行くもの
である。次にコンパレータＣＭＰ１，…，ＣＭＰ５によ
って順次Ｃｋと基準電圧Ｅ，…，ｄＥを比較していき、
各電源の電圧レベル判断回路３によってスイッチドキャ
パシタ回路の各コンデンサの電圧レベルを常時判断して
いる。一方、最適基準電圧出力回路４によって、その時
点で正弦波に最も近くなる電圧を出力する。最適基準電
圧出力回路４と各電源の電圧レベル判断回路３の出力を
最適制御判断回路５によって比較し、その時点で最も最
適な電圧値となるようにスイッチドキャパシタ回路中の
コンデンサの直列接続を選択する。本実施例によってス
イッチドキャパシタ回路を用いて電圧レベルを調整する
ことによって、出力波形を正弦波に近付けることができ
る。また、本実施例の出力波形を図３９に示す。

【００８４】次に、実施例２８について説明する。本実
施例は、実施例２７と同様に、スイッチドキャパシタ回
路の出力電圧を不均等にすることによって、出力波形を
正弦波に近づけるものである。図４０に示すように、ス
イッチドキャパシタ回路のキャパシタをＣ１，…，Ｃ５
とする。実施例２７では、常に最適電圧となるように電
圧値を選択しながら出力したが、本実施例は最適となる
ようなキャパシタの接続順序を決定して制御するもので
ある。本実施例では半周期に１回、各キャパシタは充電
される。図４１には各キャパシタを半周期で同じ回数だ
け使用し、直列にキャパシタを積み上げる時には常に未
放電のキャパシタを１つずつ追加して行く。この方法で
はキャパシタＣ１の電圧が図４２に示すように低下して
行くので、直列接続数が増えるほど少しずつ図３９のよ
うに低くなっていく。図４３に示すような順序で、電圧
が上昇するときに、直列接続数が少ないときには未放電
のキャパシタを用いて、直列接続数が多いときには放電
済みのキャパシタを多く用いることで図３９の波形に近
くすることができる。このキャパシタの放電順序で図３
９に示す波形を出力するものである。

【００８５】図４０に示すスイッチドキャパシタ回路
は、中央部から充電をしているため、キャパシタＣ３が
最も充電され、キャパシタＣ１及びＣ５の充電量が小さ
い。そのため、各キャパシタの充電量と放電量を同じに
するために、キャパシタＣ３の放電回数を多くして、キ
ャパシタＣ１及びＣ５の放電回数を少なくした放電順序
を図４４に示す。このように図４１、図４３、図４４に
示すような放電順序にすることによって、出力波形を正
弦波に近付けることができる。

【００８６】実施例２９の回路構成を図４５に示す。本
発明のスイッチドキャパシタ回路ＳＣは階段状の電圧波
形を出力し、インダクタＬｚ、キャパシタＣｚで構成す
るフィルタ回路で波形整形し、負荷に略正弦波を印加す
るものであるが、スイッチドキャパシタ回路ＳＣの出力
する階段状の電圧波形を正弦波形に近付けることにより
フィルタ回路のインダクタＬｚ、キャパシタＣｚを小さ
くすることが可能となる。正弦波形はゼロ電圧付近では
電圧の傾きが大きく、最大電圧付近では傾きが小さいと
いう形状的な特徴を持つ。そのため、本実施例は図４６
に示すように出力する階段状波形のピーク値付近では１
段の電圧の振幅を小さくすることにより正弦波形に近い
電圧を負荷部に供給するものである。

【００８７】具体的には図４５に示すように、フルブリ
ッジを構成するキャパシタセルをスイッチ素子Ｓ５１，
Ｓ５２，Ｓ５３，Ｓ５４，Ｓ５５，Ｓ５６，Ｓ５７，Ｓ
５８、キャパシタＣ５１，キャパシタＣ５２より構成す
るスイッチドキャパシタセル（ＳＣ１）と置き換える。
キャパシタＣ５１，Ｃ５２は充電時には直列接続されて
各々Ｅ／２まで充電される。正弦波のピーク付近での放
電時には、スイッチ素子Ｓ５２，Ｓ５４をオフしてキャ
パシタＣ５２を切り離し、キャパシタＣ５１、スイッチ
素子Ｓ５１，Ｓ５３，Ｓ５５，Ｓ５６，Ｓ５７，Ｓ５８
により構成するフルブリッジ回路を直列接続してキャパ
シタＣ１〜Ｃ４、キャパシタＣ５１を直列接続し、負荷
部に４．５Ｅを供給するものである。また、スイッチ素
子Ｓ５２，Ｓ５４をオフしてキャパシタＣ５２を切り離
すかわりにスイッチ素子Ｓ５１，Ｓ５３をオフしてキャ
パシタＣ５２、スイッチ素子Ｓ５２，Ｓ５４，Ｓ５５，
Ｓ５６，Ｓ５７，Ｓ５８により構成するフルブリッジ回
路を使用することによりキャパシタＣ５１とＣ５２を交
互に使用しても構わない。

【００８８】以上のように０．５Ｅの電圧を持つキャパ
シタを最大電圧印加時に用いることにより、ピーク付近
では負荷部に電圧４．５Ｅを印加し、階段波形をより正
弦波に近付け、小さなフィルタ回路で負荷に略正弦波電
圧を供給することが可能となる。

【００８９】次に、実施例３０について説明する。本実
施例は各キャパシタの負荷部への接続あるいは充電の制
御方法に関するものであり、回路構成は、実施例２の図
５と同様であり、スイッチドキャパシタ回路ＳＣの負荷
電流経路を図４７〜図５１に、各スイッチング素子の入
力信号を図５２に、スイッチドキャパシタ回路の出力電
圧波形を図５３に示す。また、負荷に接続されるキャパ
シタを表１に示す。

【００９０】

【表１】本実施例は表１に示すように、キャパシタＣ１から順番
にキャパシタＣ５まで１個ずつ直列接続していくことに
より、＋Ｅ、＋２Ｅ、＋３Ｅ、＋４Ｅ、＋５Ｅの階段状
の電圧波形を出力する。その後、キャパシタＣ１〜Ｃ５
と負荷部の直列回路から、キャパシタＣ１から順番にキ
ャパシタＣ５まで１個ずつ切り離していき、＋４Ｅ、＋
３Ｅ、＋２Ｅ、＋Ｅ、０と階段状に電圧を下げていく。
その後、各キャパシタの極性が反転するように各スイッ
チ素子を動作させ、上記とは逆極性でキャパシタＣ１か
ら順番にキャパシタＣ５まで１個ずつ負荷部に直列接続
していくことにより、−Ｅ、−２Ｅ、−３Ｅ、−４Ｅ、
−５Ｅを印加し、その後キャパシタＣ１〜Ｃ５と負荷部
の直列回路から、キャパシタＣ１から順番にキャパシタ
Ｃ５まで１個ずつ切り離していき、出力電圧が０となる
までＥずつ引き抜いていく。以上の動作を繰り返すこと
により連続して負荷部に階段状の交流電圧を供給し、イ
ンダクタＬｚ、キャパシタＣｚによりフィルタリングす
ることにより負荷Ｚに略正弦波形を供給する。

【００９１】なお、本実施例のキャパシタ制御によると
各キャパシタは等しく、上記１周期の１／４の期間は負
荷に接続された後、１／４の期間は負荷部から切り離さ
れ、また、次の１／４の期間は負荷部に接続された後、
１／４の期間は負荷部から切り離されるという動作を繰
り返すため、各スイッチ素子は上記１周期の間にオン・
デューティ５０％で１度ずつオン・オフする。

【００９２】また、各キャパシタの充電は、全てのキャ
パシタＣ１〜Ｃ５が負荷電流経路から切り離されたとき
（出力０の時）、マイナス電位側のスイッチ素子Ｓｎｍ
（ｎ＝１〜５、ｍ＝１、３）が全てオンしている期間
（図４９の０Ｅの回路状態）に、スイッチ素子Ｓ５をオ
ンすることによって、１周期に１度行うものである。本
実施例は、電力変換回路の各スイッチング素子を上記の
ように制御することにより、スイッチドキャパシタ回路
ＳＣの出力に階段状の交流波形を出力し、また、各スイ
ッチング素子の制御信号は、出力の交流の周期と同一周
期で、かつデューティ５０％となり、制御回路の簡単化
を可能とし、また各キャパシタへの充電は、負荷の出力
１周期に１度行うことを特徴とするものである。

【００９３】次に、実施例３１について説明する。本実
施例も各キャパシタの負荷部への接続あるいは充電の制
御方法に関するものであり、回路構成は、実施例２の図
５と同様であり、スイッチドキャパシタ回路ＳＣの負荷
電流経路を図５４〜図５８に、各スイッチング素子の入
力信号を図５９に、スイッチドキャパシタ回路ＳＣの出
力電圧波形を図６０に示す。また、負荷に接続されるキ
ャパシタを表２に示す。上述の実施例３０では、各キャ
パシタを充電するタイミングが１周期の間に１度しかな
く、その短い期間内に全てのキャパシタを並列にして一
斉に充電するため、充電制御用スイッチ素子の電流耐量
を大きくする必要があった。本実施例では、各回路動作
状態での電流経路をなるべくキャパシタのマイナス側を
通るように選ぶことにより、１周期の間に２回充電する
ことを可能とする。

【００９４】

【表２】本実施例の動作は、表２に示すようにキャパシタＣ５か
ら順番にキャパシタＣ１まで１個ずつ直列接続していく
ことにより、＋Ｅ、＋２Ｅ、＋３Ｅ、＋４Ｅ、＋５Ｅの
階段状の電圧波形を出力する。その後、キャパシタＣ１
〜Ｃ５と負荷部の直列回路より、キャパシタＣ５から順
番にキャパシタＣ１まで１個ずつ切り離していき、＋４
Ｅ、＋３Ｅ、＋２Ｅ、＋Ｅ、０と階段状に電圧を下げて
いく。その後、各キャパシタの極性が反転するように各
スイッチ素子を動作させ、上記とは逆極性でキャパシタ
Ｃ５から順番にキャパシタＣ１まで１個ずつ負荷部に直
列接続していくことにより、−Ｅ、−２Ｅ、−３Ｅ、−
４Ｅ、−５Ｅを印加し、その後、キャパシタＣ５〜Ｃ１
と負荷部の直列回路より、キャパシタＣ１から順番にキ
ャパシタＣ５まで１個ずつ切り離していき、出力電圧が
０となるまでＥずつ引き抜いていく。以上の動作を繰り
返すことにより連続して負荷部に階段状の交流電圧を供
給し、インダクタＬｚ、キャパシタＣｚによりフィルタ
リングすることにより負荷Ｚに略正弦波形を供給する。
本実施例では、実施例３０とは違う組合せでキャパシタ
を負荷部に接続するが、負荷部に印加する階段状電圧の
パターンは、実施例３０と同様となる。

【００９５】本実施例では、図５４〜図５８に示す負荷
電流経路図より、各回路動作状態での電流経路をなるべ
くキャパシタのマイナス側を通るようにスイッチ素子を
制御してやることにより、負荷の出力１周期の間に２回
（図５６の０Ｅ、図５８の０Ｅの状態）、各キャパシタ
を充電可能とする。本実施例の制御方法では、各スイッ
チング素子の制御信号は、２種類のオン・デューティを
持つことになり、実施例３０と比較して多少制御が難し
くなるが、１／２周期に一度キャパシタが充電されるこ
とにより、各キャパシタの電圧降下が小さく、また、充
電制御用スイッチ素子の電流耐量を小さくすることがで
きる。

【００９６】次に、実施例３２について説明する。この
実施例は、各キャパシタの負荷部への接続あるいは充電
の制御方法に関するものであり、回路構成は実施例２
（図５）と同様である。スイッチドキャパシタ回路ＳＣ
の負荷電流経路を図６１〜６５に、各スイッチング素子
の入力信号を図６６に、また、スイッチドキャパシタ回
路ＳＣの出力電圧波形を図６７に示す。上述の実施例３
１では、キャパシタＣ５からキャパシタＣ１の順番で負
荷電流経路に接続したり、切り離したりしたが、本実施
例では、任意の順番に接続したり切り離していくもので
ある。一例として表３に示すように、キャパシタＣ３，
Ｃ４，Ｃ５，Ｃ１，Ｃ２の順序で負荷電流経路に接続し
たり、切り離す場合について説明する。

【００９７】

【表３】この表３に示すように、任意の各キャパシタを順番に負
荷に接続していく。各キャパシタが負荷に接続される期
間は、半周期に１回で、連続且つ接続期間は等しくす
る。また電流が流れる経路は、なるべくキャパシタのマ
イナス側を通るように各スイッチ素子を制御する。この
とき、各制御信号は、実施例３１と同様に２種類のオン
・デューティを持つことになるが、１／２周期に一度キ
ャパシタの充電が可能となる。以上のように、実施例３
１のパターン以外にも負荷電流経路にキャパシタを任意
の順番で接続することが可能であることが分かる。

【００９８】次に、実施例３３の回路図を図６８に示
す。本実施例は実施例３０〜３２がスイッチ素子Ｓ１
１，Ｓ１３，Ｓ２１，Ｓ２３，…，Ｓ５１，Ｓ５３を介
してキャパシタＣ１〜Ｃ５を充電するため、各キャパシ
タの充電タイミングがスイッチドキャパシタ回路ＳＣの
出力動作に制限されることを改善するものである。回路
構成は、電力変換回路（スイッチドキャパシタ回路Ｓ
Ｃ）内の各キャパシタＣｎにスイッチ素子Ｓ６ｎ，Ｓ７
ｎ（ｎ＝１，…，５）を直列接続し、これら各直列回路
の両端に直流電源Ｅを並列接続するものである。これに
より、スイッチ素子Ｓ６ｎ，Ｓ７ｎ（ｎ＝１，…，５）
をオンすることにより、負荷に接続されていない任意の
キャパシタＣｎ（ｎ＝１，…，５）を任意の時間に電源
Ｅから充電することを可能とする。

【００９９】

【表４】次に、実施例３４の回路図を図６９に示す。本実施例の
負荷電流経路を図７０及び７１に、各スイッチング素子
の入力信号を図７２に示す。また、負荷部に接続される
キャパシタを表４に示す。上述の実施例３１及び３２に
おいて、各キャパシタに充電可能な期間は、負荷出力の
半周期に１回で負荷とキャパシタが接続されていない期
間のみであり、スイッチ素子Ｓ５の電流耐量が大きくな
るという課題があった。そのため、実施例３３では各キ
ャパシタの両端に直列にスイッチ素子を設けてスイッチ
ドキャパシタ回路ＳＣのスイッチ列Ａを介さずに任意の
タイミングで任意のキャパシタを充電していた。しか
し、実施例３３ではスイッチ素子の数が増えてしまうた
め、本実施例ではスイッチ列Ａを介して充電することに
よりスイッチ素子Ｓ７ｎ（ｎ＝１，…，５）を省略する
ものである。

【０１００】本実施例の動作は、負荷部に接続されるキ
ャパシタの数が減らされる期間（図７０、図７１の回路
状態が４Ｅ〜０Ｅ、−４Ｅ〜０Ｅの期間）に、電源Ｅへ
の接続点（Ｖ０）に近いキャパシタ（Ｃ３）から負荷に
接続されるキャパシタ（Ｃ２，Ｃ４，Ｃ１，Ｃ５）の順
に、キャパシタを上記負荷電流経路から切り離す。この
時に電流経路はキャパシタのマイナス側（スイッチ列Ａ
側）を通るようにすることにより、上記直列回路から抜
かれたキャパシタＣｎは、スイッチ素子Ｓ６ｎをオンす
ることによりスイッチ列Ａを介して電源Ｅより逐次充電
可能となる。上記制御方法により、各キャパシタは負荷
電流経路から切り離される期間には、電源Ｅより充電す
ることが可能となるため、各キャパシタの充電タイミン
グが増加する。また、各スイッチ素子Ｓ６１〜Ｓ６５の
電流耐量も小さくすることが可能となる。

【０１０１】

【表５】次に、実施例３５について説明する。本実施例の回路図
は、実施例３４の図６９と同様であり、負荷電流経路を
図７３、７４に、各スイッチング素子の入力信号を図７
５に示す。また、負荷部に接続されるコンデンサを表５
に示す。本実施例の回路動作は、負荷部に接続されるキ
ャパシタの数が減らされる期間で、負荷にプラス側の電
圧を印加する期間（図７３の回路状態が４Ｅ〜０Ｅの期
間）に、電源Ｅへの接続点（Ｖ０）に近いキャパシタ
（Ｃ３）から負荷に接続されるキャパシタ（Ｃ２，Ｃ
４，Ｃ１，Ｃ５）の順に、キャパシタを上記負荷電流経
路から切り離し、また、負荷にマイナス側の電圧を印加
する期間（図７４の回路状態が−４Ｅ〜０Ｅの期間）
に、電源Ｅへの接続点（Ｖ０）に近いキャパシタ（Ｃ
３）から負荷に接続されるキャパシタ（Ｃ４，Ｃ２，Ｃ
５，Ｃ１）の順に、キャパシタを上記負荷電流経路から
切り離す。この時に電流経路はキャパシタのマイナス側
（スイッチ列Ａ側）を通るようにすることにより、上記
直列回路から抜かれたキャパシタＣｎは、スイッチ素子
Ｓ６ｎをオンすることによりスイッチ列Ａを介して電源
Ｅより逐次充電可能となる。また、本実施例において
は、図７３の回路状態１Ｅ（−２）、０Ｅ（−１）、図
７４の回路状態−１Ｅ（−２）、０Ｅ（−２）の４つの
期間で、全てのキャパシタが充電可能となる。上記制御
方法により、各キャパシタが負荷電流経路から切り離さ
れる期間には、電源Ｅより充電することが可能となるた
め、各キャパシタの充電タイミングが増加する。また、
各スイッチＳ６１〜Ｓ６５の電流耐量も小さくすること
が可能となる。

【０１０２】次に、実施例３６の回路図を図７６、図７
７に示す。両図の端子ａ，ｂは互いに接続されている。
本実施例は図６９のスイッチドキャパシタ内のキャパシ
タＣ３と、図７６に示す入力歪抑制部内のキャパシタを
共用するものである。スイッチドキャパシタ回路内のキ
ャパシタＣ１，Ｃ２，Ｃ４，Ｃ５の充電は、実施例３０
〜３２と同様に、各キャパシタのマイナス側と電源Ｅの
グランド側が接続されているときに、キャパシタＣ３よ
りスイッチ素子Ｓ８を介して充電される。これにより、
入力歪抑制部と電力変換部の任意のキャパシタを共有す
ることが可能となり、部品点数の削減が可能となる。

【０１０３】

【表６】次に、実施例３７について説明する。本実施例は、実施
例３６と同様に、入力歪抑制部と電力変換部の任意のキ
ャパシタを共用する電力変換回路において、図６７の共
用キャパシタＣ３は入力歪抑制部により常に充電される
ため、ほとんど電圧降下がない。よって、表６に示すよ
うに、他のキャパシタ（Ｃ１，Ｃ２，Ｃ４，Ｃ５）を充
電する期間（表６の０Ｅの回路状態）以外の期間、常に
負荷回路に接続しておき、他のキャパシタが負荷に接続
される期間を軽減することにより、他のキャパシタの電
圧降下を軽減することが可能となる。このように、本実
施例では、上記回路構成において上記のように回路動作
を制御して、キャパシタＣ３と負荷との接続時間を長く
することにより、他のキャパシタの電圧降下を軽減する
ことにより、キャパシタＣ３からキャパシタＣ１，Ｃ
２，Ｃ４，Ｃ５を充電する時の電流のピーク値を低減す
るものである。また、スイッチ素子Ｓ８の電流耐量も小
さくすることができる。

【０１０４】

【表７】次に、実施例３８について説明する。本実施例は、実施
例３７と同様に、電源と電力変換用キャパシタとして共
用されるキャパシタ（Ｃ３）を、他のキャパシタ（Ｃ
１，Ｃ２，Ｃ４，Ｃ５）を充電する以外の期間、常に負
荷回路に接続する制御を行う。このとき、表７に示すよ
うに、出力の１周期にキャパシタＣ１，Ｃ２，Ｃ４，Ｃ
５が負荷に接続される期間を同じにする。本回路方式に
おいて、上記回路動作の制御を行うことにより、出力の
１周期にキャパシタＣ１，Ｃ２，Ｃ４，Ｃ５の使用され
るエネルギーをより均一に近付けて、キャパシタＣ３か
ら各キャパシタＣ１，Ｃ２，Ｃ４，Ｃ５を充電する時の
それぞれのキャパシタに流れる電流のピーク値を低減
し、これにより各キャパシタＣ１，Ｃ２，Ｃ４，Ｃ５の
充電時にスイッチドキャパシタ回路全体に流れる電流の
ピークを低減する。また、スイッチ素子Ｓ８の電流耐量
も小さくすることができる。

【０１０５】

【表８】次に、実施例３９について説明する。本実施例の回路図
は、実施例２（図５）と同様である。負荷電流経路を図
７８と７９に、各スイッチング素子の入力信号を図８０
に示す。また、負荷部に接続されるコンデンサを表８に
示す。実施例３１、３２において、各キャパシタに充電
可能な期間は、負荷出力の半周期に１回で負荷とキャパ
シタが接続されていない期間のみであり、スイッチ素子
Ｓ５の電流耐量が大きくなるという課題があった。ま
た、実施例３４、３５では、各キャパシタに充電可能な
期間は長くなり、スイッチ素子の電流耐量は軽減できた
が、キャパシタ充電用のスイッチ素子の数は実施例３
１、３２に比べて多くなった。本実施例では、キャパシ
タ充電用のスイッチ素子の数は実施例３１、３２と同様
で、充電期間は実施例３１、３２よりも長くすることを
可能とする。

【０１０６】本実施例の動作は、負荷部に接続されるキ
ャパシタの数が減らされる期間（図７８、図７９の回路
状態が４Ｅ〜０Ｅ、−４Ｅ〜０Ｅの期間）で、電源のグ
ランドと負荷のマイナス側が同電位となる期間（図７
８、図７９の回路状態が３Ｅ（−２）〜０Ｅ（−１）、
−３Ｅ（−２）〜０Ｅ（−２）の期間）スイッチ素子Ｓ
５をオンすることにより、図７８の３Ｅ（−２）の期間
にキャパシタＣ１，Ｃ２，Ｃ３を充電し、図７８の２Ｅ
（−２）の期間にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４、
図７８の１Ｅ（−２）、０Ｅ（−１）の期間にキャパシ
タＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を充電し、また図７９
の−３Ｅ（−２）の期間にキャパシタＣ５，Ｃ４，Ｃ３
を充電し、図７９の−２Ｅ（−２）の期間にキャパシタ
Ｃ５，Ｃ４，Ｃ３，Ｃ２、図７９の−１Ｅ（−２）、−
０Ｅ（−２）の期間にキャパシタＣ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５を充電するものである。

【０１０７】上記制御方法により、充電用スイッチが１
つで、電源のグランドと負荷のマイナス側が同電位とな
る期間にスイッチ素子Ｓ５をオンすることにより、充電
可能なキャパシタを電源Ｅから充電することが可能とな
るため、各キャパシタの充電タイミングが増加する。ま
た、各スイッチ素子Ｓ５の電流耐量も小さくすることが
可能となる。また、本方式において、各ダイオードＤ１
〜Ｄ５と電源Ｅの位置を電源からみて、対称の位置に置
き換えても本回路方式が成り立つのは言うまでもない。
本実施例は実施例３６と同様、キャパシタＣ３を電源と
共通とするとき、電源からキャパシタＣ１，Ｃ２，Ｃ
３，Ｃ４，Ｃ５を充電する代わりにキャパシタＣ３から
キャパシタＣ１，Ｃ２，Ｃ４，Ｃ５を充電することによ
り同様の効果が得られる。

【０１０８】

【表９】次に、実施例４０について説明する。本実施例の回路構
成は、実施例２（図５）と同様であり、スイッチドキャ
パシタ回路ＳＣの動作原理図を図８１〜８５に、各スイ
ッチング素子の入力信号を図８６に、負荷の両端に印加
される電圧波形を図８７に示す。また、負荷に接続され
るコンデンサを表９に示す。本実施例は、図８７より負
荷回路に印加する電圧の極性がプラスとなる期間（Ｅ１
→Ｅ５→Ｅ１）で、印加電圧がＥ以上のときにキャパシ
タＣ１を使用し、印加電圧が２Ｅ以上のときはキャパシ
タＣ２を使用し、印加電圧が３Ｅ以上のときはキャパシ
タＣ３を使用し、印加電圧が４Ｅ以上のときはキャパシ
タＣ４を使用し、印加電圧が５Ｅ以上のときはキャパシ
タＣ５を使用する。また、各電圧レベル（０Ｅ〜５Ｅ）
を負荷に供給する期間は、供給する電圧レベルが高くな
るにつれて長くする。これにより、階段状の電圧波形を
正弦波に近づけることにより、インダクタＬｚ、キャパ
シタＣｚと放電灯から構成される負荷回路内の放電灯に
は、より正弦波に近い電流を容易に供給可能となるよう
にする。これより、キャパシタＣ１とＣ５が使用される
時間差は大きくなく、キャパシタＣ１とＣ５の放電容量
も大差ないため、０Ｅ（−１）の期間で充分に充電は可
能となる。

【０１０９】また、負荷回路に印加する電圧の極性がマ
イナスとなる期間（−Ｅ１→−Ｅ５→−Ｅ１）で、印加
電圧が−Ｅ以下のときにキャパシタＣ５を使用し、印加
電圧が−２Ｅ以下のときはキャパシタＣ４を使用し、印
加電圧が−３Ｅ以下のときはキャパシタＣ３を使用し、
印加電圧が−４Ｅ以下のときはキャパシタＣ２を使用
し、印加電圧が−５Ｅ以上のときはキャパシタＣ１を使
用する。また、各電圧レベル（０Ｅ〜−５Ｅ）を負荷に
供給する期間は、提供する電圧レベルが低くなるにつれ
て長くする。これにより、スイッチドキャパシタ回路の
出力の階段状の電圧波形を正弦波に近づけることが可能
となるようにする。この時、前述と同様に、キャパシタ
Ｃ１とＣ５が使用される時間差は大きくなく、キャパシ
タＣ１とＣ５の放電容量も大差ないため、０Ｅ（−２）
の期間で充分に充電は可能となる。

【０１１０】また、各キャパシタＣ１〜Ｃ５の充電は、
電力変換回路から負荷に印加する電圧がゼロとなり、ま
た各キャパシタのマイナス電位側のスイッチ素子Ｓｎｍ
（ｎ＝１〜５、ｍ＝１、３）が全てオンしている期間
に、スイッチ素子Ｓ５をオンすることによって行うこと
が可能となる。本実施例は、上記制御方法によりスイッ
チドキャパシタ回路の出力の階段状の電圧波形を正弦波
に近づけることにより、インダクタＬｚ、キャパシタＣ
ｚと放電灯から構成される負荷回路内の負荷には、より
正弦波に近い電流を容易に供給可能となるようにするも
のである。本制御方式は、実施例３０〜実施例３２に示
されるキャパシタ接続方式において使用しても何等問題
はなく、上記効果を得ることは可能である。

【０１１１】実施例４１の回路図を図８８に示す。本実
施例は、実施例２のキャパシタＣ１〜Ｃ５から放電灯Ｚ
に交流の略正弦波を供給する電力変換回路において、各
キャパシタＣ１〜Ｃ５を充電するために、充電部にコッ
ククロフト回路を組み合わせた回路構成とし、キャパシ
タＣ１〜Ｃ５をコッククロフト回路のキャパシタと共用
する。本回路方式は、キャパシタＣ１〜Ｃ５のコックク
ロフト回路としての回路動作と、電力変換回路としての
回路動作は独立して動作させることが可能となる。この
ため、Ｖｚが５Ｅの期間にキャパシタＣ１〜Ｃ５を充電
するためのコッククロフト回路のスイッチ素子Ｓｋ１、
Ｓｋ２は高周波動作させることにより、キャパシタＣｋ
１〜Ｃｋ５と電源ＥからキャパシタＣ１〜Ｃ５を充電さ
せる。また、電力変換回路部と共用するキャパシタＣ１
〜Ｃ５は、実施例２と同様に電力変換用スイッチＳｉｊ
（ｉ＝１〜５、ｊ＝１〜４）を動作させることにより、
スイッチドキャパシタ回路の出力に階段状の波形を出力
することが可能となる。本実施例は、電力変換部内のキ
ャパシタＣ１〜Ｃ５をコッククロフト回路内のキャパシ
タと共用し、キャパシタＣ１〜Ｃ５の充電をコッククロ
フト回路により行うことにより、充電用スイッチ素子の
個数を低減し、かつ電力変換用キャパシタＣ１〜Ｃ５へ
の充電を可能とするものである。

【０１１２】次に、実施例４２について説明する。本実
施例は、実施例１の回路起動時において、各スイッチン
グ素子のハイサイドドライブ回路の電源用キャパシタを
充電する方法に関するものである。回路構成は図８９に
示すように、実施例２の回路においてソース端子が共通
となっているＭＯＳＦＥＴは、ハイサイド電源用キャパ
シタを共有している。またその片方のＭＯＳＦＥＴのド
レイン、ソース間に、ダイオードと電圧調整回路を介し
てハイサイド電源用キャパシタ（破線で囲まれたキャパ
シタ）が接続されている。ただし、電圧調整回路につい
ては、この図では省略している。

【０１１３】回路起動時のハイサイド電源用キャパシタ
への充電方法について説明する。スイッチング素子Ｓ３
１，Ｓ３３の駆動は電源キャパシタＣ３を利用して行
う。まず、スイッチ素子Ｓ３１，Ｓ３３をオンして電源
キャパシタＣ３からダイオードを介してキャパシタＣ２
３，Ｃ２４を充電し、それと同時にダイオードＤ２、ス
イッチ素子Ｓ２３の寄生ダイオードを介してキャパシタ
Ｃ２を、ダイオードＤ４、スイッチ素子Ｓ４１の寄生ダ
イオードを介してキャパシタＣ４の充電も行う。キャパ
シタＣ２３の充電によってスイッチ素子Ｓ２４，Ｓ３
２、キャパシタＣ２４の充電によってスイッチ素子Ｓ３
４，Ｓ４２の駆動が可能となる。これを動作（Ａ）とす
る。

【０１１４】次に、スイッチ素子Ｓ３１，Ｓ３３をオフ
し、スイッチ素子Ｓ２４，Ｓ４２をオンすることによっ
て、キャパシタＣ２によってキャパシタＣ１２を、キャ
パシタＣ４によってキャパシタＣ１４を充電する。これ
によってスイッチ素子Ｓ２１，Ｓ２３，Ｓ４１，Ｓ４３
の駆動が可能となる。これを動作（Ｂ）とする。

【０１１５】さらに、スイッチ素子Ｓ２４，Ｓ４２をオ
フ、スイッチ素子Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３３，Ｓ
４１，Ｓ４３をオンする。すると、上記（Ａ）の動作に
加えて、キャパシタＣ２からキャパシタＣ２２への充電
ループとキャパシタＣ４からキャパシタＣ２５への充電
ループが現れる。また、電源キャパシタＣ３からダイオ
ードＤ１とスイッチ素子Ｓ１３の寄生ダイオードを介し
てキャパシタＣ１を、ダイオードＤ５とスイッチ素子Ｓ
５１の寄生ダイオードを介してキャパシタＣ５を充電す
る。こうしてスイッチ素子Ｓ１４，Ｓ２２，Ｓ４４，Ｓ
５２の駆動が可能となる。これを動作（Ｃ）とする。

【０１１６】そして、スイッチ素子Ｓ２１，Ｓ２３，Ｓ
３１，Ｓ３３，Ｓ４１，Ｓ４３をオフ、スイッチ素子Ｓ
１４，Ｓ２４，Ｓ４２，Ｓ５２をオンしてキャパシタＣ
１１〜Ｃ１５の充電を行う。これによって、スイッチ素
子Ｓ１１，Ｓ１３，Ｓ５１，Ｓ５３の駆動が可能とな
る。これを動作（Ｄ）とする。

【０１１７】この後、スイッチ素子Ｓ１４，Ｓ２４，Ｓ
４２，Ｓ５２をオフし、左側のスイッチング素子列を総
てオンすることで、上記（Ｃ）の動作に加え、キャパシ
タＣ１からキャパシタＣ２１、キャパシタＣ５からキャ
パシタＣ２６の充電を行う。この時の動作と上記（Ｄ）
の動作を交互に繰返し、キャパシタＣ１，Ｃ２，Ｃ４，
Ｃ５の電圧が電源キャパシタＣ３と等しくなるまで充電
する。

【０１１８】このように、回路起動時における各スイッ
チング素子のハイサイド電源用キャパシタ及び各キャパ
シタへの充電の具体的方法について述べた。本実施例は
キャパシタ段数５の場合について述べたが、段数が増え
ても同じ構造で実現でき、回路動作も同様に繰り返して
行くことによって各キャパシタへの充電が可能となる。

【０１１９】次に、実施例４３について説明する。本実
施例は、実施例４２と同様、実施例１の回路起動時にお
いて、各スイッチング素子のハイサイドドライブ回路の
電源用キャパシタを充電する方法に関するものである。
回路構成は図９０に示すように、実施例４２の回路にお
いて、ハイサイド電源用キャパシタにダイオードを介し
て充電するループが追加されたものである。図９０の実
施例の回路起動時の動作について説明する。基本的な動
作は実施例１と同様である。まず、動作（Ａ）と動作
（Ｂ）については実施例４２と同様である。しかし、上
記（Ｃ）に相当する動作で、スイッチ素子Ｓ２４，Ｓ４
２をオフ、スイッチ素子Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３
３，Ｓ４１，Ｓ４３をオンすることによってキャパシタ
Ｃ２からキャパシタＣ２２へ、キャパシタＣ４からキャ
パシタＣ２５へ充電されることになるが、これと同時に
キャパシタＣ２からキャパシタＣ２３へ、キャパシタＣ
４からキャパシタＣ２４への充電ループも存在するよう
になる。また、上記（Ｄ）に相当する動作で、スイッチ
素子Ｓ２１，Ｓ２３，Ｓ３１，Ｓ３３，Ｓ４１，Ｓ４３
をオフ、スイッチ素子Ｓ１４，Ｓ２２，Ｓ２４，Ｓ４
２，Ｓ４４，Ｓ５２をオンしてキャパシタＣ１１〜Ｃ１
５の充電を行う。このとき、キャパシタＣ２からキャパ
シタＣ１２への充電ループとキャパシタＣ４からキャパ
シタＣ１４への充電ループが２ループ追加されることに
なる。

【０１２０】このように、１個のキャパシタに充電する
ループを複数にすることができ、それゆえ１ループに流
れる電流を半減することが可能であり、線路損失の低減
が図れる。また、本実施例もキャパシタ段数５の場合に
ついて述べたが、上記実施例と同様、段数が増えても同
じ構造で実現でき、回路動作も同様に繰り返して行くこ
とによって各キャパシタへの充電が可能となる。

【０１２１】次に、実施例４４について説明する。本実
施例は、実施例４２と同様、実施例１の回路起動時にお
いて、各スイッチング素子のハイサイドドライブ回路の
電源用キャパシタを充電する方法に関するものである。
回路構成は図９１に示すように、実施例４２の回路にお
いて、電源キャパシタＣ３からの充電ループにインダク
タＬ１１を挿入したものであり、これによって電源キャ
パシタＣ３を含むループに流れる電流のピーク値の低減
をはかったものである。基本的な動作は実施例４２と同
様である。まず、動作（Ａ）と動作（Ｃ）については実
施例４２と同様である。また、電源キャパシタＣ３から
の充電終了後に流れようとするインダクタＬ１１の回生
電流は、上記実施例４２の（Ｂ），（Ｄ）に相当する動
作で、ダイオードとスイッチ素子Ｓ３２，Ｓ３４の寄生
ダイオードを介してキャパシタＣ２３，Ｃ２４を充電す
るようになっている。

【０１２２】このように、インダクタＬ１１を挿入する
ことによって電源から各キャパシタへの充電電流のピー
クを低減することができるものである。また、本実施例
もキャパシタ段数５の場合について述べたが、上記実施
例と同様、段数が増えても同じ構造で実現でき、回路動
作も同様に繰り返して行くことによって各キャパシタへ
の充電が可能となる。

【０１２３】次に、実施例４５について説明する。本実
施例は、実施例４２と同様、実施例１の回路起動時にお
いて、各スイッチング素子のハイサイドドライブ回路の
電源用キャパシタを充電する方法に関するものである。
回路構成は図９２に示すように、実施例４２の回路にお
いて、ハイサイドドライブ回路の電源用キャパシタの各
充電ループに、ダイオードとインダクタＬ２１〜Ｌ２４
を挿入したものであり、これによって各ループに流れる
電流のピーク値の低減をはかったものである。基本的な
動作は実施例１と同様である。また、充電終了後に流れ
ようとする各インダクタＬ２１〜Ｌ２４の回生電流は、
直列に接続されている各キャパシタに流れ込み、充電す
る。インダクタＬ１１については、上記実施例４２の
（Ｂ），（Ｄ）に相当する動作で、ダイオードとスイッ
チ素子Ｓ３２，Ｓ３４の寄生ダイオードを介してキャパ
シタＣ２３，Ｃ２４を充電する。

【０１２４】このように、インダクタＬ２１〜Ｌ２４を
挿入することによって電源から各キャパシタへの充電電
流のピークを低減することができるものである。また本
実施例もキャパシタ段数５の場合について述べたが、上
記実施例と同様、段数が増えても同じ構造で実現でき、
回路動作も同様に繰り返して行くことによって各キャパ
シタへの充電が可能となる。

【０１２５】

【発明の効果】請求項１の発明によれば、スイッチドキ
ャパシタを応用することにより大きな共振用インダクタ
やキャパシタを用いることなく、単一直流電圧源から昇
圧をして高周波交流出力を得ることができ、さらに小さ
なフィルタ回路のみで高調波歪の少ない正弦波形を出力
できる。また、スイッチ素子の耐圧は全て１個のキャパ
シタ電圧のままで、直列接続するセルの段数を増やすこ
とにより高圧の交流出力を得ることが可能である。ま
た、スイッチキャパシタセルの段数が多いほど入力電源
電圧に対する出力電圧の昇圧比は高くなり、きめ細かい
波形制御が可能となる。

【０１２６】請求項２３の発明によれば、スイッチドキ
ャパシタ回路を構成するスイッチ素子の耐圧を低く設定
することができるため、スイッチ素子を半導体上に集積
した場合に、全体で見たときのスイッチ素子のチップ面
積の合計を小さくできるという効果がある。

【０１２７】請求項２４の発明によれば、スイッチドキ
ャパシタ回路の不連続な出力電圧をフィルタリングする
回路を前記スイッチドキャパシタ回路と負荷の間に接続
したものであるから、負荷に歪みの少ない電力を供給で
きるという効果がある。

【０１２８】請求項１の発明によれば、負荷が放電灯で
あり、スイッチドキャパシタ回路の出力電圧を前記放電
灯の点灯維持電圧に近い略正弦波状の交流電圧とするこ
とで前記放電灯を安定点灯させる制御を行うものである
から、放電灯の点灯装置の安定器として使用できるもの
である。

【０１２９】請求項１２の発明によれば、負荷が放電灯
であり、この放電灯に高電圧パルスを発生する始動回路
を付加したものであるから、スイッチドキャパシタ回路
の出力電圧が放電灯の安定点灯時の点灯維持電圧に近い
範囲に設計されていても、放電灯を始動できる。

【０１３０】請求項１５の発明によれば、スイッチドキ
ャパシタ回路の不連続な出力電圧をフィルタリングする
ＬＣによるフィルタリング回路を前記スイッチドキャパ
シタ回路と負荷の間に接続され、前記始動回路の高電圧
パルスが前記放電灯と前記フィルタリング回路を構成す
るインダクタの間に印加され、前記高電圧パルスが前記
スイッチドキャパシタ回路を伝達することを前記インダ
クタにより阻止するように構成したものであるから、イ
ンダクタの値を適切な値に選べば、始動パルスを阻止す
るためのスイッチ素子が無くても、始動パルスがスイッ
チドキャパシタ回路側に伝達されることは防止できる。

【０１３１】請求項１６の発明によれば、負荷が放電灯
であり、前記スイッチドキャパシタ回路の出力電圧が前
記放電灯の始動電圧となるように前記キャパシタの充電
電圧を可変とするので、始動用に特別な回路構成を用い
ることが無いため、スイッチドキャパシタ回路の部品点
数が増えないという効果がある。

【０１３２】また放電灯の始動電圧印加時には前記スイ
ッチドキャパシタ回路のセルの直列接続される段数が増
加するように構成すれば、キャパシタセルの段数を始動
電圧に合わせて増加させることにより、放電灯の始動に
必要な高電圧を印加することができ、また、スイッチ素
子の耐圧は電源電圧のままで動作可能となる。

【０１３３】請求項２２の発明によれば、負荷が放電灯
であり、前記スイッチドキャパシタ回路と前記放電灯負
荷の間に共振回路が挿入され、前記放電灯始動時には前
記スイッチドキャパシタ回路の高周波交流出力の周波数
を前記共振回路の共振周波数に設定することにより前記
放電灯に始動電圧を印加するものであるから、スイッチ
ドキャパシタ回路のセルの直列接続される段数が少なく
ても、共振回路の共振作用を利用して、始動用の高電圧
を得ることができる。

【０１３４】請求項２０の発明によれば、負荷が放電灯
であり、前記スイッチドキャパシタ回路と前記放電灯負
荷の間に始動回路が挿入され、前記放電灯始動時には前
記スイッチドキャパシタ回路と始動回路を直列接続する
ことにより前記放電灯に始動電圧を印加するので、スイ
ッチドキャパシタ回路の単独で発生させる電圧や始動回
路の単独で発生させる電圧よりも高い電圧を放電灯に印
加することができる。

【０１３５】請求項１８の発明によれば、負荷が放電灯
であり、前記セル数を放電灯の始動電圧を印加すること
が可能となるように多段接続し、放電灯始動時に多段の
セルを直列接続して始動電圧を印加し、安定点灯時は始
動時よりも少ないセル数によって電力を供給するので、
放電灯始動用高電圧を得るためにコッククロフト回路等
の特別な昇圧回路を用いることなく、始動に必要な電圧
を得ることができる。

【０１３６】請求項１７の発明によれば、負荷が放電灯
であり、放電灯始動時に前記各セル内のキャパシタの電
圧を、安定点灯時の充電電圧以上にして始動電圧を印加
し、安定点灯時にセル内のキャパシタの充電電圧を始動
時よりも低い充電電圧として電力を供給するので、始動
時と安定点灯時のスイッチドキャパシタセルの段数を同
じとすることができ、スイッチドキャパシタ回路の回路
構成を簡単化することができる。

【０１３７】請求項１９の発明によれば、負荷が放電灯
であり、前記セルを多段具備し、放電灯の調光時に前記
多段セルを使用して、安定点灯時よりも高い電圧を放電
灯に印加することにより放電灯を調光させるので、使用
するキャパシタセルの段数を目的とする出力電圧に合わ
せて設定することにより、出力を可変とすることができ
るものである。例えば、負荷が蛍光灯であるとすると、
調光時には全点灯時よりも点灯維持電圧が高くなるた
め、全てのセルを使って動作させて調光点灯を行い、全
点灯時にはそれよりも少ないセルで動作させて調光時よ
りも低い電圧で点灯動作させるものである。これによ
り、特別な出力可変回路や制御回路を設けることなく、
各セルの耐圧を上げることもなく、出力を自由に可変と
することができる。

【０１３８】また、スイッチドキャパシタ回路のセル段
数を２倍にし、下半分と上半分のスイッチドキャパシタ
回路により、負荷部の出力の正負をそれぞれ出力するよ
うに使い分け、各スイッチドキャパシタ回路は、使用さ
れない半周期の期間に各キャパシタを充電するように構
成すれば、各キャパシタに対して充分な充電を行うこと
が可能となる。

【０１３９】また、スイッチドキャパシタ回路を２組具
備し、負荷部の出力の正負によって２組のスイッチドキ
ャパシタ回路を使い分け、各スイッチドキャパシタ回路
は、使用されない半周期の期間に各キャパシタを充電す
るように構成すれば、各キャパシタに対して充分な充電
を行うことが可能となる。

【０１４０】請求項１３の発明によれば、負荷が放電灯
であり、放電灯の始動時に前記スイッチドキャパシタ回
路と前記負荷部の間にスイッチドキャパシタ回路の出力
を昇圧する回路を具備し、この昇圧回路により放電灯に
始動電圧を印加するので、倍電圧回路のような比較的簡
単な回路構成を用いて容易に始動電圧を得ることがで
き、スイッチドキャパシタ回路の段数が少なくても放電
灯の始動に必要な電圧を供給することができる。

【０１４１】請求項１４の発明によれば、放電灯始動時
にスイッチドキャパシタ回路と昇圧回路を直列に接続し
た回路により放電灯に始動電圧を印加するので、スイッ
チドキャパシタ回路の単独で発生させる電圧や昇圧回路
の単独で発生させる電圧よりも高い電圧を放電灯に印加
することができる。

【０１４２】請求項２１の発明によれば、負荷が放電灯
であり、前記スイッチドキャパシタ回路の出力を前記放
電灯のフィラメントに流すスイッチ手段を設けて前記放
電灯のフィラメントを予熱するので、スイッチ手段がオ
ンであるときには、十分な予熱を行うことができ、放電
灯の寿命を改善できると共に、フィラメント予熱が完了
すると、スイッチ手段をオフすることにより、フィラメ
ントに流れる電流を遮断できるので、回路効率も良くな
る。

【０１４３】また、１つのブリッジ回路内におけるキャ
パシタの代わりに直流電源を接続し、この直流電源をス
イッチドキャパシタ回路として使用するように構成すれ
ば、キャパシタの個数を削減できる。

【０１４４】また、直流電源を含むスイッチドキャパシ
タ回路より負荷部に電力を供給すると同時に、直流電源
より各キャパシタを充電するように構成すれば、直流電
源の利用効率が高くなる。

【０１４５】請求項２の発明によれば、負荷部に多レベ
ルの電圧を印加し、負荷部からスイッチドキャパシタ回
路内のキャパシタの合成容量を一定化するように、前記
スイッチドキャパシタ回路内のキャパシタを正負組み合
わせるので、合成容量が一定となり、負荷部がインダク
タのような誘導性負荷のものや、共振負荷などを用いる
場合、パラメータ設計が容易であるという効果を奏す
る。

【０１４６】請求項３の発明によれば、各段のスイッチ
切換えを等時間間隔で行い、スイッチドキャパシタ回路
内の各キャパシタが負荷に接続されることにより生じる
電圧降下を利用して正弦波に近い電圧を出力するので、
輻射ノイズの少ない電力変換が可能となる。

【０１４７】請求項４の発明によれば、スイッチドキャ
パシタ回路内の各キャパシタにそれぞれ異なる充電電圧
を充電することにより、これらキャパシタの充電電圧を
組み合わせ、出力波形を正弦波に近付けるので、輻射ノ
イズの少ない電力変換が可能となる。

【０１４８】また、スイッチドキャパシタ回路内の各ス
イッチ素子の制御信号の周波数が出力の半周期で、デュ
ーティ５０％とすることにより、スイッチドキャパシタ
回路の出力で負荷に交流出力を供給する制御を行うよう
に構成すれば、簡単な制御回路で電力変換装置を実現で
きる。

【０１４９】請求項５の発明によれば、スイッチドキャ
パシタ回路内に流れる電流経路をスイッチドキャパシタ
回路内の各キャパシタのマイナス側を流すように制御
し、スイッチドキャパシタ回路内の全キャパシタを同時
に充電可能とする制御を行うので、１つのスイッチ素子
により全キャパシタの充電電流を開閉制御することがで
きる。

【０１５０】請求項６の発明によれば、スイッチドキャ
パシタ回路内のキャパシタを任意の順番に使用可能とす
るので、直列にキャパシタを積み上げる時には常に未放
電のキャパシタを１つずつ追加して行くような制御が可
能となり、このキャパシタの使用順序により、正弦波に
近い波形を出力することができる。

【０１５１】請求項８の発明によれば、スイッチドキャ
パシタ回路内の各キャパシタに任意の時間に充電可能と
するので、充電可能な時間が限られている場合に比べる
と、各キャパシタへの充電時間が長く取れるので、充電
時間以外での各キャパシタの電圧降下を抑えることがで
きる。また、各キャパシタの容量をさらに小さく設計で
きることから、更なる小型化が行えるという効果を奏す
る。

【０１５２】請求項９の発明によれば、スイッチドキャ
パシタ回路内の各キャパシタが電力変換していると同時
に、単数もしくは複数の前記キャパシタを充電可能とす
る回路状態を有するので、全キャパシタを同時に充電す
る場合に比べてスイッチ素子の電流容量を低減できる。

【０１５３】請求項１０の発明によれば、スイッチドキ
ャパシタ回路内の任意の１つのキャパシタを、前記スイ
ッチドキャパシタ回路内の各キャパシタを充電するため
の直流電源とするので、直流電源となるキャパシタの電
圧が安定すると共に、キャパシタの共用効果により部品
点数を削減できる。

【０１５４】また、スイッチドキャパシタ回路内の各キ
ャパシタと前記各キャパシタを充電するための直流電源
となるキャパシタを、電力変換時に長期にわたり負荷部
に接続するように構成すれば、出力の１周期に各キャパ
シタの使用されるエネルギーをより均一に近付けて、電
源用のキャパシタから各キャパシタを充電する時のそれ
ぞれのキャパシタに流れる電流のピーク値を低減し、こ
れにより各キャパシタの充電時にスイッチドキャパシタ
回路全体に流れる電流のピークを低減することができ、
また、充電用のスイッチ素子の電流耐量も小さくするこ
とができる。

【０１５５】請求項１１の発明によれば、スイッチドキ
ャパシタ回路内の各キャパシタと前記キャパシタを充電
するための直流電源となるキャパシタ以外のキャパシタ
の使用期間を一定とするので、各キャパシタの放電容量
は同じぐらいになるものであり、したがって、限られた
期間で充分に充電することが可能となる。

【０１５６】請求項７の発明によれば、スイッチドキャ
パシタ回路により、負荷時に多レベルの電圧を印加する
際に、各レベルに応じて負荷部に接続する時間を変化さ
せることにより、出力波形を正弦波に近づけるので、フ
ィルタ回路が小さくても、スイッチドキャパシタ回路の
出力の階段状の電圧波形を容易に正弦波に近づけること
が可能となり、負荷には、より正弦波に近い電流を容易
に供給可能となる。

【０１５７】請求項２５の発明によれば、スイッチドキ
ャパシタ回路内のキャパシタをコッククロフト回路内の
キャパシタと共用することにより、電力変換部の回路動
作に依存することなく、前記スイッチドキャパシタ回路
内のキャパシタを充電するので、キャパシタの充電の機
会を確保できると共に、キャパシタの共用効果により部
品点数を削減できる。

【０１５８】請求項２６の発明によれば、回路始動時に
単一直流電源よりスイッチドキャパシタ回路内の各スイ
ッチの高電位側のドライブ回路用電源となるキャパシタ
を充電するので、多数の電源を設ける必要がなくなり、
回路構成が簡単化されるものである。

【図面の簡単な説明】

【図１】本発明の実施例１の回路図である。

【図２】本発明の実施例１の動作説明のための回路図で
ある。

【図３】本発明の実施例１の各スイッチ素子の動作説明
のための波形図である。

【図４】本発明の実施例１の出力電圧波形を示す波形図
である。

【図５】本発明の実施例２の回路図である。

【図６】本発明の実施例３の電源部の回路図である。

【図７】本発明の実施例３の昇圧部と負荷部の回路図で
ある。

【図８】本発明の実施例３の動作説明図である。

【図９】本発明の実施例４の昇圧部と負荷部の回路図で
ある。

【図１０】本発明の実施例４の動作説明図である。

【図１１】本発明の実施例５の昇圧部と負荷部の回路図
である。

【図１２】本発明の実施例５の動作説明図である。

【図１３】本発明の実施例６の昇圧部と負荷部の回路図
である。

【図１４】本発明の実施例６の動作説明図である。

【図１５】本発明の実施例７の回路図である。

【図１６】本発明の実施例８の回路図である。

【図１７】本発明の実施例１０の回路図である。

【図１８】本発明の実施例１１の回路図である。

【図１９】本発明の実施例１２の回路図である。

【図２０】本発明の実施例１３の回路図である。

【図２１】本発明の実施例１４の回路図である。

【図２２】本発明の実施例１５の回路図である。

【図２３】本発明の実施例１６の回路図である。

【図２４】本発明の実施例１７の回路図である。

【図２５】本発明の実施例１８の回路図である。

【図２６】本発明の実施例１９の回路図である。

【図２７】本発明の実施例２０の回路図である。

【図２８】本発明の実施例２１の回路図である。

【図２９】本発明の実施例２１の動作説明図である。

【図３０】本発明の実施例２２の動作説明図である。

【図３１】本発明の実施例２３の動作説明図である。

【図３２】本発明の実施例２４の回路図である。

【図３３】本発明の実施例２４及び実施例２５の動作説
明図である。

【図３４】本発明の実施例２５の回路図である。

【図３５】本発明の実施例２６の回路図である。

【図３６】本発明の実施例２６の動作説明図である。

【図３７】本発明の実施例２７の回路図である。

【図３８】本発明の実施例２７の動作説明図である。

【図３９】本発明の実施例２７の出力電圧波形を示す波
形図である。

【図４０】本発明の実施例２８の回路図である。

【図４１】本発明の実施例２８のキャパシタの放電順序
を示す説明図である。

【図４２】本発明の実施例２８のキャパシタの電圧変化
を示す説明図である。

【図４３】本発明の実施例２８の他の放電順序を示す説
明図である。

【図４４】本発明の実施例２８のさらに他の放電順序を
示す説明図である。

【図４５】本発明の実施例２９の回路図である。

【図４６】本発明の実施例２９の動作説明図である。

【図４７】本発明の実施例３０の負荷電流経路を示す第
１の説明図である。

【図４８】本発明の実施例３０の負荷電流経路を示す第
２の説明図である。

【図４９】本発明の実施例３０の負荷電流経路を示す第
３の説明図である。

【図５０】本発明の実施例３０の負荷電流経路を示す第
４の説明図である。

【図５１】本発明の実施例３０の負荷電流経路を示す第
５の説明図である。

【図５２】本発明の実施例３０の各スイッチ素子の入力
信号波形図である。

【図５３】本発明の実施例３０の出力電圧波形図であ
る。

【図５４】本発明の実施例３１の負荷電流経路を示す第
１の説明図である。

【図５５】本発明の実施例３１の負荷電流経路を示す第
２の説明図である。

【図５６】本発明の実施例３１の負荷電流経路を示す第
３の説明図である。

【図５７】本発明の実施例３１の負荷電流経路を示す第
４の説明図である。

【図５８】本発明の実施例３１の負荷電流経路を示す第
５の説明図である。

【図５９】本発明の実施例３１の各スイッチ素子の入力
信号波形図である。

【図６０】本発明の実施例３１の出力電圧波形図であ
る。

【図６１】本発明の実施例３２の負荷電流経路を示す第
１の説明図である。

【図６２】本発明の実施例３２の負荷電流経路を示す第
２の説明図である。

【図６３】本発明の実施例３２の負荷電流経路を示す第
３の説明図である。

【図６４】本発明の実施例３２の負荷電流経路を示す第
４の説明図である。

【図６５】本発明の実施例３２の負荷電流経路を示す第
５の説明図である。

【図６６】本発明の実施例３２の各スイッチ素子の入力
信号波形図である。

【図６７】本発明の実施例３２の出力電圧波形図であ
る。

【図６８】本発明の実施例３３の回路図である。

【図６９】本発明の実施例３４の回路図である。

【図７０】本発明の実施例３４の負荷電流経路を示す第
１の説明図である。

【図７１】本発明の実施例３４の負荷電流経路を示す第
２の説明図である。

【図７２】本発明の実施例３４の各スイッチ素子の入力
信号波形図である。

【図７３】本発明の実施例３５の負荷電流経路を示す第
１の説明図である。

【図７４】本発明の実施例３５の負荷電流経路を示す第
２の説明図である。

【図７５】本発明の実施例３５の各スイッチ素子の入力
信号波形図である。

【図７６】本発明の実施例３６の電源入力部の回路図で
ある。

【図７７】本発明の実施例３６の放電灯点灯回路部の回
路図である。

【図７８】本発明の実施例３９の負荷電流経路を示す第
１の説明図である。

【図７９】本発明の実施例３９の負荷電流経路を示す第
２の説明図である。

【図８０】本発明の実施例３９の各スイッチ素子の入力
信号波形図である。

【図８１】本発明の実施例４０の負荷電流経路を示す第
１の説明図である。

【図８２】本発明の実施例４０の負荷電流経路を示す第
２の説明図である。

【図８３】本発明の実施例４０の負荷電流経路を示す第
３の説明図である。

【図８４】本発明の実施例４０の負荷電流経路を示す第
４の説明図である。

【図８５】本発明の実施例４０の負荷電流経路を示す第
５の説明図である。

【図８６】本発明の実施例４０の各スイッチ素子の入力
信号波形図である。

【図８７】本発明の実施例４０の出力電圧波形図であ
る。

【図８８】本発明の実施例４１の回路図である。

【図８９】本発明の実施例４２の回路図である。

【図９０】本発明の実施例４３の回路図である。

【図９１】本発明の実施例４４の回路図である。

【図９２】本発明の実施例４５の回路図である。

【図９３】第１の従来例の回路図である。

【図９４】第２の従来例の回路図である。

【符号の説明】

Ｓ１１〜Ｓ５５スイッチ素子Ｃ１〜Ｃ５キャパシタＳＣスイッチドキャパシタ回路ＳＣ１スイッチドキャパシタセルＥ直流電源Ｚ負荷ＬｚインダクタＣｚキャパシタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者吉田和雄大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者中野智之大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者大西尚樹大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者万波寛明大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者大西雅人大阪府門真市大字門真1048番地松下電工株式会社内 (56)参考文献特開平７−46844（ＪＰ，Ａ) 特開平７−130484（ＪＰ，Ａ) 特開平４−366596（ＪＰ，Ａ) 米国特許3867643（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H05B 41/24 H02M 3/07

Claims

(57)【特許請求の範囲】

【請求項１】電圧源となるキャパシタと前記キャパ
シタの極性を反転するブリッジ回路よりなるセルと、前
記セルを１組以上直列接続してなるスイッチドキャパシ
タ回路と、前記スイッチドキャパシタ回路の出力端に接
続された負荷と、前記ブリッジ回路を制御して前記セル
のキャパシタを直流電圧源から並列に充電する手段と、
交流電圧の瞬時値に応じた電圧を前記負荷に供給するよ
うに前記キャパシタを直列接続して放電する手段とを備
え、前記負荷は放電灯であって、前記スイッチドキャパ
シタ回路の出力電圧を前記放電灯の点灯維持電圧に近い
略正弦波状の交流電圧とすることで前記放電灯を安定点
灯させる制御を行うように構成された電力変換装置。
【請求項２】負荷部に多レベルの電圧を印加し、負
荷部からスイッチドキャパシタ回路内のキャパシタの合
成容量を一定化するように、前記スイッチドキャパシタ
回路内のキャパシタを正負組み合わせるよう構成された
請求項１の電力変換装置。
【請求項３】各段のスイッチ切換えを等時間間隔で
行い、スイッチドキャパシタ回路内の各キャパシタが負
荷に接続されることにより生じる電圧降下を利用して正
弦波に近い電圧を出力するよう構成された請求項１の電
力変換装置。
【請求項４】前記スイッチドキャパシタ回路内の各
キャパシタにそれぞれ異なる充電電圧を充電することに
より、これらキャパシタの充電電圧を組み合わせ、出力
波形を正弦波に近付けるように構成された請求項１の電
力変換装置。
【請求項５】前記スイッチドキャパシタ回路内に流
れる電流経路をスイッチドキャパシタ回路内の各キャパ
シタのマイナス側を流すように制御し、スイッチドキャ
パシタ回路内の全キャパシタを同時に充電可能とする制
御を行うように構成された請求項１の電力変換装置。
【請求項６】前記スイッチドキャパシタ回路内のキ
ャパシタを任意の順番に使用可能とするように構成され
た請求項５の電力変換装置。
【請求項７】前記スイッチドキャパシタ回路内によ
り、負荷時に多レベルの電圧を印加する際に、各レベル
に応じて負荷部に接続する時間を変化させることによ
り、出力波形を正弦波に近付けるように構成された請求
項５の電力変換装置。
【請求項８】前記スイッチドキャパシタ回路内の各
キャパシタに任意の時間に充電可能にするように構成さ
れた請求項１の電力変換装置。
【請求項９】前記スイッチドキャパシタ回路内の各
キャパシタが電力変換していると同時に、単数もしくは
複数の前記キャパシタを充電可能とする回路状態を有す
るように構成された請求項１の電力変換装置。
【請求項１０】前記スイッチドキャパシタ回路内の
任意の１つのキャパシタを、前記スイッチドキャパシタ
回路内の各キャパシタを充電するための直流電源とする
ように構成された請求項１の電力変換装置。
【請求項１１】前記スイッチドキャパシタ回路内の
各キャパシタを充電するための直流電源となるキャパシ
タ以外の、前記スイッチドキャパシタ回路内の各キャパ
シタの使用期間を一定とするよう構成された請求項１０
の電力変換装置。
【請求項１２】前記放電灯の始動時は、前記放電灯
の高電圧パルスを印加する昇圧回路を具備した請求項１
の電力変換装置。
【請求項１３】前記スイッチドキャパシタ回路の出
力電圧を昇圧するものである請求項１２の電力変換装
置。
【請求項１４】前記放電灯始動時に、前記スイッチ
ドキャパシタ回路と前記昇圧回路とを直列に接続した回
路により前記放電灯に始動電圧を印加するように構成さ
れた請求項１３の電力変換装置。
【請求項１５】前記スイッチドキャパシタ回路の不
連続な出力電圧をフィルタリングするＬＣによるフィル
タリング回路を前記スイッチドキャパシタ回路と負荷の
間に接続し、前記昇圧回路の高電圧パルスが前記放電灯
と前記フィルタリング回路を構成するインダクタとの間
に印加され、前記高電圧パルスが前記スイッチドキャパ
シタ回路を伝達することを前記インダクタにより阻止す
るように構成された請求項１２の電力変換装置。
【請求項１６】前記スイッチドキャパシタ回路にお
ける１もしくは複数のキャパシタの出力電圧が前記放電
灯の始動電圧となるように前記キャパシタの充電電圧を
可変とするように構成された請求項１の電力変換装置。
【請求項１７】前記放電灯始動時に前記各セル内の
キャパシタの電圧を、安定点灯時の充電電圧以上にして
始動電圧を印加し、安定点灯時に前記各セル内のキャパ
シタの充電電圧を始動時よりも低い充電電圧として電力
を供給するように構成された請求項１６の電力変換装
置。
【請求項１８】前記セル数を前記放電灯の始動電圧
を印加することが可能となるように多段接続し、前記放
電灯始動時に多段のセルを直列接続して始動電圧を印加
し、安定点灯時は始動時よりも少ないセル数によって電
力を供給するように構成された請求項１の電力変換装
置。
【請求項１９】前記セルを多段具備し、前記放電灯
の調光時に前記多段セルを使用して、安定点灯時よりも
高い電圧を前記放電灯に印加することにより前記放電灯
を調光させるように構成された請求項１の電力変換装
置。
【請求項２０】前記スイッチドキャパシタ回路と前
記放電灯との間に始動回路が挿入され、前記放電灯始動
時には前記スイッチドキャパシタ回路と前記始動回路と
を直列接続することにより前記放電灯に始動電圧を印加
するように構成された請求項１の電力変換装置。
【請求項２１】前記スイッチドキャパシタ回路の出
力を前記放電灯のフィラメントに流すスイッチ手段を設
けて前記放電灯のフィラメントを予熱するように構成さ
れた請求項１の電力変換装置。
【請求項２２】前記スイッチドキャパシタ回路と前
記放電灯との間に共振回路が挿入され、前記放電灯始動
時には前記スイッチドキャパシタ回路の高周波交流出力
の周波数を前記共振回路の共振周波数に設定することに
より前記放電灯に始動電圧を印加するように構成された
請求項１の電力変換装置。
【請求項２３】前記ブリッジ回路を構成するスイッ
チ素子が二重拡散ＭＯＳＦＥＴであり、前記キャパシタ
の充電電圧が二重拡散ＭＯＳＦＥＴの耐圧に対するチッ
プ面積比が極小になる１００Ｖ以下であり、前記セルの
直列接続される段数が前記負荷に供給する最大電圧を前
記キャパシタの充電電圧で割った値に最も近くなるよう
に構成された請求項１の電力変換装置。
【請求項２４】前記スイッチドキャパシタ回路の不
連続な出力電圧をフィルタリングする回路を前記スイッ
チドキャパシタ回路と前記負荷との間に接続してなる請
求項１の電力変換装置。
【請求項２５】前記スイッチドキャパシタ回路内の
キャパシタをコッククロフト回路内のキャパシタと共用
することにより、電力変換部の回路動作に依存すること
なく、前記スイッチドキャパシタ回路内のキャパシタを
充電するように構成された請求項１の電力変換装置。
【請求項２６】回路始動時に単一直流電源より前記
スイッチドキャパシタ回路内の各スイッチの高電位側の
ドライブ回路用電源となるキャパシタを充電するように
構成された請求項１の電力変換装置。