JP3465589B2 - 電力変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチドキャパ
シタ回路を用いて直流電圧を交流電圧に変換する電力変
換装置に関するものである。

【０００２】

【従来の技術】本発明者は、スイッチドキャパシタ回路
を用いて直流電源から交流出力を得る電力変換装置を先
に提案した（特開平９−４７０３２号公報）。この電力
変換装置は、たとえば図３３に示すように、ブリッジ接
続された４個のスイッチング素子Ｓi1〜Ｓi4と、ブリッ
ジ回路の各アーム（図示例ではスイッチング素子Ｓi1，
Ｓi2とＳi3，Ｓi4とがそれぞれアームを構成している）
に並列接続したキャパシタＣｉとにより構成されたセル
ＳＣｂｉを備える。つまり、ブリッジ回路の入力端間に
キャパシタＣｉが接続される。図示例では５個のセルＳ
Ｃｂｉを用いており、ブリッジ回路の出力端を直列接続
することによりセルＳＣｂｉを直列接続してスイッチド
キャパシタ回路ＳＣを構成してある（図示例ではｉ＝
１，２，……，５である）。

【０００３】各セルＳＣｂｉのキャパシタＣｉの一端
は、直流電源ＤＣの正極にそれぞれダイオードＤｉを介
して接続され、直流電源ＤＣの負極はスイッチング素子
Ｓ６を介してスイッチング素子Ｓ31，Ｓ33の接続点に接
続される（上記公報では、スイッチング素子Ｓ６を直流
電源ＤＣの正極側に挿入した例が記載されている）。ま
た、５個のセルＳＣｂｉからなる直列回路の両端間には
インダクタＬｚとキャパシタＣｚとの直列回路よりなる
フィルタ回路が接続され、キャパシタＣｚの両端間には
負荷Ｚが接続される。なお、図示例ではスイッチング素
子Ｓi1〜Ｓi4，Ｓ６としてＭＯＳＦＥＴを用いており、
ドレイン−ソース間に接続されているダイオードはＭＯ
ＳＦＥＴのボディダイオードを示している。ボディダイ
オードの極性は、すべてのスイッチング素子Ｓi1〜Ｓi4
がオフのときにキャパシタＣｉが放電しないように設定
されている。

【０００４】この回路では、スイッチドキャパシタ回路
ＳＣを構成するスイッチング素子Ｓi1〜Ｓi4のうち縦方
向に並ぶ左列ＡＧのスイッチング素子Ｓi1，Ｓi3をすべ
てオンにし、スイッチング素子Ｓ６をオンにしたとき
に、直流電源ＤＣからダイオードＤｉを介して各キャパ
シタＣｉが充電され、各キャパシタＣｉの両端電圧がほ
ぼ直流電源ＤＣの電源電圧（＝Ｅ）にほぼ等しくなる。

【０００５】また、スイッチング素子Ｓi1〜Ｓi4のオン
オフを図示しない制御回路により適宜に制御することに
よって、スイッチドキャパシタ回路ＳＣの両端間にキャ
パシタＣｉの両端電圧の整数倍（−５Ｅ，−４Ｅ，−３
Ｅ，−２Ｅ，−Ｅ，０，Ｅ，２Ｅ，３Ｅ，４Ｅ，５Ｅ）
で変化する階段状波形の交流電圧を発生させ、インダク
タＬｚとキャパシタＣｚとからなるフィルタ回路でフィ
ルタリングを施すことにより負荷Ｚに滑らかな波形の交
流電圧を印加する。交流電圧の周波数が比較的高く設定
されていれば、インダクタＬｚおよびキャパシタＣｚと
してインダクタンスないしキャパシタンスの小さいもの
を用いることができる。

【０００６】スイッチング素子Ｓi1〜Ｓi4，Ｓ６の制御
順序は種々考えることができるが、負荷Ｚに正弦波状の
交流電圧を印加する場合には、たとえば、図３４（ａ）
〜（ｋ）に示すタイミングでスイッチング素子Ｓi1〜Ｓ
i4，Ｓ６を制御すればよい。図３４（ａ）〜（ｊ）に
は、図３３においてスイッチドキャパシタ回路ＳＣを構
成するスイッチング素子Ｓi1〜Ｓi4のうち縦方向に並ぶ
右列ＡＤのスイッチング素子Ｓi2, Ｓi4のオンオフの状
態（上側がオン、下側がオフの状態を示す）のみを示し
ているが、括弧内に示す左列ＡＧのスイッチング素子Ｓ
i1, Ｓi3は右列ＡＤのスイッチング素子Ｓi2, Ｓi4と相
補的に動作する（つまり、一方がオンのときに他方がオ
フになる）から、たとえば、スイッチング素子Ｓ12がオ
ンのときには括弧内に示すスイッチング素子Ｓ11はオフ
になる。

【０００７】図３４（ａ）〜（ｋ）に示すようなタイミ
ングで一定時間間隔でスイッチング素子Ｓi1〜Ｓi4，Ｓ
６のオンオフの組み合わせを変化させることにより、ス
イッチドキャパシタ回路ＳＣの両端間に図３４（ｌ）の
ような階段状波形の交流電圧を発生させることができ、
この交流電圧をインダクタＬｚとキャパシタＣｚとから
なるフィルタ回路を通すことにより、図３４（ｍ）のよ
うなほぼ滑らかに連続する正弦波状の交流電圧を負荷Ｚ
に印加することができる。

【０００８】図３４に示す動作についてさらに詳しく説
明する。いま、定常状態で動作しておりキャパシタＣ１
〜Ｃ５の両端電圧はすべてＥになっているものとする。
時刻ｔ０では、左列ＡＧのスイッチング素子Ｓi1，Ｓi3
のうちスイッチング素子Ｓ13のみがオフであって残りは
すべてオンになり、右列ＡＤのスイッチング素子Ｓi2，
Ｓi4のうちスイッチング素子Ｓ14のみがオンであって残
りはすべてオフになる。この状態では、スイッチドキャ
パシタ回路ＳＣの両端間で、スイッチング素子Ｓ11−キ
ャパシタＣ１−スイッチング素子Ｓ14−スイッチング素
子Ｓ21−スイッチング素子Ｓ23−スイッチング素子Ｓ31
−スイッチング素子Ｓ33−スイッチング素子Ｓ41−スイ
ッチング素子Ｓ43−スイッチング素子Ｓ51−スイッチン
グ素子Ｓ53の直列回路が導通し、スイッチドキャパシタ
回路ＳＣの一端の電圧Ｖｓｃは図３４（ｌ）に示すよう
に＋Ｅになる（図３４（ｌ）における１段階がＥに相当
する。後述する実施の形態の動作説明図も同様であ
る）。次に、時刻ｔ１になると、時刻ｔ０の状態からス
イッチング素子Ｓ23がオフになり、スイッチング素子Ｓ
24がオンになる。したがって、スイッチドキャパシタ回
路ＳＣの両端間で、スイッチング素子Ｓ11−キャパシタ
Ｃ１−スイッチング素子Ｓ14−スイッチング素子Ｓ21−
キャパシタＣ２−スイッチング素子Ｓ24−スイッチング
素子Ｓ31−スイッチング素子Ｓ33−スイッチング素子Ｓ
41−スイッチング素子Ｓ43−スイッチング素子Ｓ51−ス
イッチング素子Ｓ53の直列回路が導通し、スイッチドキ
ャパシタ回路ＳＣの一端の電圧Ｖｓｃは図３４（ｌ）の
ように＋２Ｅになる。以後、時刻ｔ２〜ｔ４まではキャ
パシタＣ１〜Ｃ５が順次直列接続されるようにスイッチ
ング素子Ｓi1〜Ｓi4が制御され、スイッチドキャパシタ
回路ＳＣの一端の電圧Ｖｓｃが＋３Ｅ，＋４Ｅ，＋５Ｅ
と階段状に増加する。

【０００９】時刻ｔ４では、スイッチング素子Ｓi1，Ｓ
i4がすべてオン、スイッチング素子Ｓi2，Ｓi3がすべて
オフになっており、この状態から、時刻ｔ５においてス
イッチング素子Ｓ54がオフになりスイッチング素子Ｓ53
がオンになると、負荷Ｚへの電流径路からキャパシタＣ
５が切り離され、スイッチドキャパシタ回路ＳＣの両端
間で、スイッチング素子Ｓ11−キャパシタＣ１−スイッ
チング素子Ｓ14−スイッチング素子Ｓ21−キャパシタＣ
２−スイッチング素子Ｓ24−スイッチング素子Ｓ31−キ
ャパシタＣ３−スイッチング素子Ｓ34−スイッチング素
子Ｓ41−キャパシタＣ４−スイッチング素子Ｓ44−スイ
ッチング素子Ｓ51−スイッチング素子Ｓ53の直列回路が
導通し、スイッチドキャパシタ回路ＳＣの一端の電圧Ｖ
ｓｃは＋４Ｅになる。時刻ｔ６〜ｔ９では、各キャパシ
タＣ１〜Ｃ４を負荷Ｚへの電流径路から順に切り離すこ
とによって、スイッチドキャパシタ回路ＳＣの一端の電
圧Ｖｓｃが＋３Ｅ，＋２Ｅ，＋Ｅ，０と階段状に減少す
る。

【００１０】時刻ｔ９には左列ＡＧのスイッチング素子
Ｓi1，Ｓi3がすべてオン、右列ＡＤのスイッチング素子
Ｓi2，Ｓi4がすべてオフになる。この状態では、どのキ
ャパシタＣ１〜Ｃ５の電荷も負荷Ｚに放電されない。ま
た、このときにスイッチング素子Ｓ６がオンになり、す
べてのキャパシタＣ１〜Ｃ５に対して直流電源ＤＣから
充電する。時刻ｔ10までにキャパシタＣ１〜Ｃ５の充電
を完了させ、時刻ｔ10においてスイッチング素子Ｓ６を
オフにする。また、同時にスイッチング素子Ｓ11をオ
フ、スイッチング素子Ｓ12をオンにする。つまり、時刻
ｔ10になると、スイッチドキャパシタ回路ＳＣの両端間
でスイッチング素子Ｓ12−キャパシタＣ１−スイッチン
グ素子Ｓ13−スイッチング素子Ｓ21−スイッチング素子
Ｓ23−スイッチング素子Ｓ31−スイッチング素子Ｓ33−
スイッチング素子Ｓ41−スイッチング素子Ｓ43−スイッ
チング素子Ｓ51−スイッチング素子Ｓ53の直列回路が導
通し、スイッチドキャパシタ回路ＳＣの一端の電圧Ｖｓ
ｃは−Ｅになる。

【００１１】時刻ｔ11になると時刻ｔ10の状態からスイ
ッチング素子Ｓ22がオンになり、スイッチング素子Ｓ21
がオフになる。つまり、スイッチドキャパシタ回路ＳＣ
の両端間でスイッチング素子Ｓ12−キャパシタＣ１−ス
イッチング素子Ｓ13−スイッチング素子Ｓ22−キャパシ
タＣ２−スイッチング素子Ｓ23−スイッチング素子Ｓ31
−スイッチング素子Ｓ33−スイッチング素子Ｓ41−スイ
ッチング素子Ｓ43−スイッチング素子Ｓ51−スイッチン
グ素子Ｓ53の直列回路が導通し、スイッチドキャパシタ
回路ＳＣの一端の電圧Ｖｓｃは−２Ｅになる。このよう
にして、時刻ｔ12〜ｔ14まではキャパシタＣ３〜Ｃ５が
順に直列接続されて電圧Ｖｓｃが−３Ｅ，−４Ｅ，−５
Ｅと階段状に減少する。

【００１２】時刻ｔ14では、スイッチング素子Ｓi2，Ｓ
i3がすべてオン、スイッチング素子Ｓi1，Ｓi4がすべて
オフになっており、この状態から、時刻ｔ15においてス
イッチング素子Ｓ52がオフになりスイッチング素子Ｓ51
がオンになると、負荷Ｚへの電流径路からキャパシタＣ
５が切り離され、スイッチドキャパシタ回路ＳＣの両端
間で、スイッチング素子Ｓ12−キャパシタＣ１−スイッ
チング素子Ｓ13−スイッチング素子Ｓ22−キャパシタＣ
２−スイッチング素子Ｓ23−スイッチング素子Ｓ32−キ
ャパシタＣ３−スイッチング素子Ｓ33−スイッチング素
子Ｓ42−キャパシタＣ４−スイッチング素子Ｓ43−スイ
ッチング素子Ｓ51−スイッチング素子Ｓ53の直列回路が
導通し、スイッチドキャパシタ回路ＳＣの一端の電圧Ｖ
ｓｃは−４Ｅになる。時刻ｔ16〜ｔ19では、各キャパシ
タＣ１〜Ｃ４を負荷Ｚへの電流径路から順に切り離すこ
とによって、スイッチドキャパシタ回路ＳＣの一端の電
圧Ｖｓｃが−３Ｅ，−２Ｅ，−Ｅ，０と階段状に増加す
る。

【００１３】このようにして、時刻ｔ19において電圧Ｖ
ｓｃが０になると、左列ＡＧのスイッチング素子Ｓil，
Ｓi3がすべてオン、右列ＡＤのスイッチング素子Ｓi2，
Ｓi4がすべてオフになる。また、時刻ｔ19においてスイ
ッチング素子Ｓ６をオンにして直流電源ＤＣから各キャ
パシタＣ１〜Ｃ５への充電を行なう。

【００１４】以上の動作を繰り返すように各スイッチン
グ素子Ｓi1〜Ｓi4を制御すれば、スイッチドキャパシタ
回路ＳＣの一端の電圧Ｖｓｃは、図３４（ｌ）のように
−５Ｅ〜＋５Ｅの間でＥずつ階段状に増減するから、イ
ンダクタＬｚおよびキャパシタＣｚよりなるフィルタ回
路を通してフィルタリングすることにより負荷Ｚには図
３４（ｍ）のような滑らかな正弦波状の交流電圧を印加
することができる。なお、図３４（ｌ）におけるＣ１〜
Ｃ５は、その時点で負荷Ｚに電流を供給しているキャパ
シタＣ１〜Ｃ５を示す。

【００１５】

【発明が解決しようとする課題】上述の回路構成では、
低耐圧のキャパシタＣ１〜Ｃ５を複数個用いることによ
って、階段状に変化する交流電圧を発生させることがで
き、この交流電圧の周波数が比較的高くなるようにすれ
ば、フィルタ回路として用いるインダクタＬｚおよびキ
ャパシタＣｚを小型化することができる。また、各スイ
ッチング素子Ｓi1〜Ｓi4に印加される電圧はキャパシタ
Ｃｉの両端電圧程度であるから、複数個のセルＳＣｂｉ
を直列接続してスイッチドキャパシタ回路ＳＣを構成す
れば、負荷Ｚに印加される電圧に比較してスイッチング
素子Ｓi1〜Ｓi4に低耐圧のものを用いることができ、結
果的にチップ面積の小さいスイッチング素子Ｓi1〜Ｓi4
を採用して小型化を図ることが可能になる。

【００１６】ところで、各セルＳＣｂｉを構成するスイ
ッチング素子Ｓi1〜Ｓi4のうちスイッチング素子Ｓi1，
Ｓi2の対と、スイッチング素子Ｓi3，Ｓi4の対とはそれ
ぞれ相補的に動作するものであって、これらの対に同時
に電流が流れるとキャパシタＣｉの両端間が短絡される
ことになり、大電流が流れてスイッチング素子Ｓi1〜Ｓ
i4に大きな電流ストレスがかかる。

【００１７】上述のスイッチドキャパシタ回路ＳＣに用
いる各スイッチング素子Ｓi1〜Ｓi4には、それぞれダイ
オードが逆並列に接続されているから（通常はＭＯＳＦ
ＥＴのボディダイオードで兼用する）、スイッチング素
子Ｓi1〜Ｓi4の容量成分およびダイオードの逆回復電流
によるいわゆるリカバリ電流が流れる期間がある。した
がって、キャパシタＣｉを負荷Ｚへの電流経路に接続す
る際に瞬時にリカバリ電流が流れ、キャパシタＣｉから
ブリッジ回路のアームを形成するスイッチング素子Ｓi
1，Ｓi2の対、あるいはスイッチング素子Ｓi3，Ｓi4の
対に同時に電流が流れる期間が瞬時生じることになる。
この種の電流を貫通電流と呼んでいる。上述のように、
スイッチング素子Ｓi1〜Ｓi4のオンオフの切換時に貫通
電流が一瞬流れるから、スイッチング素子Ｓi1〜Ｓi4が
電流ストレスによって破壊されることがないように、ス
イッチング素子Ｓi1〜Ｓi4の電流容量には余裕が必要で
あり、スイッチング素子Ｓi1〜Ｓi4の小型化が妨げられ
ている。また、貫通電流が流れることによってスイッチ
ング損失が生じ、ノイズの発生量が多くなるという問題
もある。

【００１８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、対になるスイッチング素子に貫通電
流が流れるのを防止することによって、より電流容量の
小さいスイッチング素子を用いることができるように
し、かつノイズの発生を低減した電力変換装置を提供す
ることにある。

【００１９】

【課題を解決するための手段】請求項１の発明は、電圧
源となる電力変換用のキャパシタとキャパシタの極性を
反転するスイッチング素子のブリッジ回路とからなるセ
ルを複数直列的に接続し、キャパシタの瞬時の接続個数
を変化させて階段状に変化する交流波形を生成して負荷
に供給する電力変換装置において、ブリッジ回路を構成
するスイッチング素子のスイッチング時に、前記キャパ
シタを電源とし、前記ブリッジ回路を構成する各スイッ
チング素子に逆並列に接続されたダイオードの寄生容量
および逆方向電流によるリカバリ電流によって貫通電流
が流れるループ回路内に貫通電流を阻止・消費する貫通
電流阻止・消費手段を有するものである。

【００２０】ここにおいて、キャパシタの極性を反転す
るというのは、キャパシタの両端とブリッジ回路の出力
端との接続関係を切り換えることによって、ブリッジ回
路の出力端の電圧極性を互いに逆の関係にすることがで
きることを意味している。要するに、ブリッジ回路の一
方の出力端に同一セル内のキャパシタの正極を接続する
状態と負極を接続する状態とが選択可能になっている。

【００２１】いま、図３３に示した従来構成における１
つのセルＳＣｂ１において貫通電流流れる経路について
考察する。図２０に示すように、セルＳＣｂ１はブリッ
ジ回路を構成する４個のスイッチング素子Ｓ11〜Ｓ14
と、各スイッチング素子Ｓ11〜Ｓ14にそれぞれ逆並列に
接続されたダイオードＤ11〜Ｄ14と、ブリッジ回路の入
力端間に接続されたキャパシタＣ１とを備える。ここ
で、負荷Ｚ（図３３参照）への電流経路にキャパシタＣ
１が接続されておらず負荷Ｚへの電流が経路Ｐ１に流れ
ているとすると、このときにはスイッチング素子Ｓ11と
ダイオードＤ13とが導通している。キャパシタＣ１を負
荷Ｚへの電流経路に接続するには、スイッチング素子Ｓ
14をオンにして経路Ｐ２に電流を流すことになる。スイ
ッチング素子Ｓ14をオンにすると、ダイオードＤ13はオ
フになるが、ダイオードＤ13の接合容量や浮遊容量（こ
れらの合成容量を容量成分Ｃｓ13として示す）に対して
瞬間的に充電電流が流れる。つまり、キャパシタＣ１の
両端間にスイッチング素子Ｓ14と容量成分Ｃｓ13とを通
して電流ｉｓが流れる。この電流を貫通電流と称してお
り、このような貫通電流ｉｓは瞬時的なものではあるが
キャパシタＣ１の両端間を短絡する電流であるから、ス
イッチング素子Ｓ14などに電流ストレスがかかることに
なる。同様の現象は他のスイッチング素子Ｓ11〜Ｓ13に
ついても生じる可能性がある。

【００２２】そこで、請求項１の発明では、貫通電流ｉ
ｓの流れるループ回路ＬＰの中に貫通電流を阻止ないし
消費する貫通電流阻止・消費手段を挿入しているのであ
る。つまり、貫通電流が流れるのを阻止し、また貫通電
流のエネルギを消費させることによって、大きな貫通電
流が流れるのを防止することができる。貫通電流阻止・
消費手段は受動素子を用いて実現することができる。図
示例ではセルＳＣｂ１のみを示しているが、他のセルＳ
Ｃｂ２〜ＳＣｂ５についても同様である。

【００２３】請求項２の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段が、各セルの接続点に設け
られているものである。すなわち、請求項２の発明で
は、図２１に示すように、各セルＳＣｂｉにおける貫通
電流ｉｓの流れるループ回路ＬＰ（図２０参照）内であ
って、各セルＳＣｂ１の接続点に貫通電流阻止・消費手
段Ｄｔi1，Ｄｔi2を設けている。ここでは、図３３に示
したスイッチドキャパシタ回路ＳＣの右列ＡＤのスイッ
チング素子Ｓi2，Ｓi4の直列回路同士を直結しており、
左列のスイッチング素子Ｓi1，Ｓi3の直列回路間には２
個の貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2が挿入され
る。

【００２４】図示する構成において、ダイオードＤ33に
電流が流れているときにキャパシタＣ３を負荷Ｚへの電
流経路に挿入するようにスイッチング素子Ｓ34をオンに
するか、もしくはダイオードＤ34に電流が流れていると
きにキャパシタＣ３を負荷Ｚへの電流経路に挿入するよ
うにスイッチング素子Ｓ33をオンにしたとすると、貫通
電流は貫通電流阻止・消費手段Ｄｔ32を通るループ回路
を流れようとするから、貫通電流阻止・消費手段Ｄｔ32
によって阻止・消費されることになる。同様に、ダイオ
ードＤ31に電流が流れているときにキャパシタＣ３を負
荷Ｚへの電流経路に挿入するようにスイッチング素子Ｓ
32をオンにするか、もしくはダイオードＤ32に電流が流
れているときにキャパシタＣ３を負荷Ｚへの電流経路に
挿入するようにスイッチング素子Ｓ31をオンにしたとす
ると、貫通電流は貫通電流阻止・消費手段Ｄｔ31を通る
ループ回路を流れようとするから、貫通電流阻止・消費
手段Ｄｔ31によって阻止・消費されることになる。他の
セルＳＣｂｉについても動作は同様である。

【００２５】ところで、図２１に示す回路構成では、負
荷Ｚへの電流経路にキャパシタＣ３が挿入される際に、
負荷Ｚへの電流は両セルＳＣｂ２，ＳＣｂ３の接続点ｂ
２を通る。しかして、スイッチング素子Ｓ34のオンによ
りキャパシタＣ３が負荷Ｚへの電流経路に挿入されると
きには貫通電流阻止・消費手段Ｄｔ32には負荷Ｚへの電
流が流れず、貫通電流阻止・消費手段Ｄｔ31にのみ負荷
Ｚへの電流が流れることになる。また、スイッチング阻
止Ｓ32のオンによりキャパシタＣ３が負荷への給電経路
に挿入されるときには貫通電流阻止・消費手段Ｄｔ31に
電流が流れず、貫通電流阻止・消費手段Ｄｔ32にのみ負
荷Ｚへの電流が流れることになる。つまり、両貫通電流
阻止・消費手段Ｄｔ31，Ｄｔ32は直列接続されないか
ら、貫通電流阻止・消費手段Ｄｔ31，Ｄｔ32による電力
消費が大きくなることがなく、しかも負荷Ｚへの電流が
連続的に流れず、各貫通電流阻止・消費手段Ｄｔ31，Ｄ
ｔ32の各一方に負荷Ｚへの電流が短時間ずつ流れるか
ら、貫通電流阻止・消費手段Ｄｔ31，Ｄｔ32として電流
容量の大きな素子を用いる必要がない。

【００２６】請求項２の発明は、図２２の構成も包含し
ている。つまり、図２１に示した例では図３３に示した
スイッチドキャパシタ回路ＳＣの右列ＡＤのスイッチン
グ素子Ｓi2，Ｓi4の直列回路同士を直結していたが、図
２２に示す構成では、スイッチドキャパシタ回路ＳＣの
左列ＡＧのスイッチング素子Ｓi1，Ｓi3の直列回路同士
を直結し、右列のスイッチング素子Ｓi2，Ｓi4の直列回
路間に貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2を挿入し
ている。つまり、セルＳＣｂｉ間の接続点と貫通電流阻
止・消費手段Ｄｔi1，Ｄｔi2との相対位置が図２１の構
成と異なるのみであり、他の作用については同様のもの
である。

【００２７】請求項２の発明は、図２３、図２４に示す
構成も包含する。すなわち、図２３に示す構成は、下段
のセルＳＣｂｉの右列ＡＤのスイッチング素子Ｓi2，Ｓ
i4の直列回路を上段のセルＳＣｂｉ左列ＡＧのスイッチ
ング素子Ｓi1，Ｓi3の直列回路に直結したものであり、
図２４に示す構成は、下段のセルＳＣｂｉの左列ＡＧの
スイッチング素子Ｓi1，Ｓi3の直列回路を上段のセルＳ
Ｃｂｉの右列ＡＤのスイッチング素子Ｓi2，Ｓi4の直列
回路に直結したものである。図２３に示す構成も図２４
に示す構成も基本的な動作は同様であるから、ここでは
図２３の構成について説明する。この回路構成において
スイッチング素子Ｓ31がオンになることによりキャパシ
タＣ３が負荷Ｚへの給電経路に挿入されるときには、貫
通電流阻止・消費手段Ｄｔ31，Ｄｔ32のどちらにも負荷
Ｚへの電流が流れず、スイッチング素子Ｓ32がオンにな
ることによりキャパシタＣ３が負荷Ｚへの給電経路に挿
入されるときには、貫通電流阻止・消費手段Ｄｔ31，Ｄ
ｔ32の両方を通して負荷Ｚへの電流が流れることにな
る。つまり、貫通電流阻止・消費手段Ｄｔ31，Ｄｔ32に
電流の流れる期間が、負荷Ｚへの出力電圧の１周期の間
に半周期内のみになるから、貫通電流阻止・消費手段Ｄ
ｔ31，Ｄｔ32に流れる総電流量を比較的少なくすること
ができ、電流容量の比較的小さい貫通電流阻止・消費手
段Ｄｔ31，Ｄｔ32を用いることが可能になる。

【００２８】上記説明では、セルＳＣｂ３についてのみ
動作を記載したが、他のセルＳＣｂ１〜ＳＣｂ５につい
ても同様であり、また図２４に示した構成も左右の相違
はあるが、同様に動作するものである。

【００２９】請求項３の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段を、各セル内のキャパシタ
と直列に設けたものである。つまり、図２５、図２６に
示すように、キャパシタＣｉに貫通電流阻止・消費手段
Ｄｔｉを直列接続し、キャパシタＣｉと貫通電流阻止・
消費手段Ｄｔｉとの直列回路を、図３３に示したスイッ
チドキャパシタ回路ＳＣにおける各セルＳＣｂｉのキャ
パシタＣｉに置き換えたものである。このような回路構
成でも、請求項１の発明について説明したように、貫通
電流が流れるループ回路ＬＰ内に貫通電流阻止・消費手
段Ｄｔｉを設けることになる。この構成では請求項２の
発明の構成に比較すると、貫通電流阻止・消費手段Ｄｔ
ｉの個数が半減することになる。つまり、請求項２の発
明の構成よりも構成部品点数を低減することができる。
図２５に示す構成と図２６に示す構成とは、キャパシタ
Ｃｉに対して貫通電流阻止・消費手段Ｄｔｉを正極側に
設けるか負極側に設けるかの相違があるが、動作は同様
である。

【００３０】請求項４の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段を，各セル内のスイッチン
グ素子と直列に設けたものである。つまり、基本的には
図２７、図２８に示す構成のようになる。図２７に示す
構成は左列ＡＧの各スイッチング素子Ｓi1，Ｓi3と各ダ
イオードＤi1，Ｄi3との並列回路に対してそれぞれ貫通
電流阻止・消費手段Ｄｔi1，Ｄｔi2を直列接続してい
る。また、図２８に示す構成は右列ＡＤの各スイッチン
グ素子Ｓi2，Ｓi4と各ダイオードＤi2，Ｄi4との並列回
路に対してそれぞれ貫通電流阻止・消費手段Ｄｔi1，Ｄ
ｔi2を直列接続している。このような構成でも請求項１
の発明について説明したように、貫通電流の流れるルー
プ回路ＬＰ内に貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2
を設けることができるから、貫通電流を阻止・消費する
ことが可能になる。しかも、貫通電流を発生させるスイ
ッチング素子Ｓi1〜Ｓi4の近傍に貫通電流阻止・消費手
段Ｄｔi1，Ｄｔi2を設けていることによって貫通電流を
発生させる一因である浮遊容量の影響を抑制することが
できる。

【００３１】請求項４の発明は、図２９ないし図３１に
示す構成も包含する。図２９に示す構成では、左列ＡＧ
の各ダイオードＤi1，Ｄi3に貫通電流阻止・消費手段Ｄ
ｔi1，Ｄｔi2をそれぞれ直列接続し、各ダイオードＤi
1，Ｄi3と各貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2と
の各直列回路を各スイッチング素子Ｓi1，Ｓi3にそれぞ
れ並列接続した構成を採用している。このような構成を
採用すれば、ダイオードＤi1，Ｄi3を通して流れる貫通
電流のみを阻止ないし消費することができ、貫通電流阻
止・消費手段Ｄｔi1，Ｄｔi2がキャパシタＣｉとスイッ
チング素子Ｓi1，Ｓi4とを通して負荷Ｚに電流を供給す
る経路には挿入されることがない。なお、図示例では左
列ＡＧに貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2を設け
ているが、右列ＡＤに設けてもよい。

【００３２】図３０に示す構成では、左列ＡＧのスイッ
チング素子Ｓi1，Ｓi3とダイオードＤi1，Ｄi3とにそれ
ぞれ貫通電流阻止・消費手段Ｄｔi11 ，Ｄｔi12 ，Ｄｔ
i13，Ｄｔi14 を直列接続し、各スイッチング素子Ｓi
1，Ｓi3および各貫通電流阻止・消費手段Ｄｔi11 ，Ｄ
ｔi12 の直列回路と、各ダイオードＤi1，Ｄi3および各
貫通電流阻止・消費手段Ｄｔi13 ，Ｄｔi14 の直列接続
とを互いに並列接続した構成を採用している。この構成
を採用すれば、各ダイオードＤi1，Ｄi3を通る貫通電流
は各貫通電流阻止・消費手段Ｄｔi13 ，Ｄｔi14 により
阻止・消費され、また各スイッチング素子Ｓi1，Ｓi3を
通る貫通電流は各貫通電流阻止・消費手段Ｄｔi11 ，Ｄ
ｔi12 により阻止・消費されるから、貫通電流の発生す
る経路ごとに適正な設計値を選択することが可能にな
る。なお、図示例では貫通電流阻止・消費手段Ｄｔi11
，Ｄｔi12 ，Ｄｔi13 ，Ｄｔi14 を左列ＡＧに設けて
いるが、右列ＡＤに設けてもよい。

【００３３】図３１に示す構成は、図２９に示した構成
に加えて、各スイッチング素子Ｓi1，Ｓi3にそれぞれダ
イオードＤi11 ，Di13を直列接続したものである。つま
り、各スイッチング素子Ｓi1，Ｓi3と各ダイオードＤi1
1 ，Di13との直列回路に、各ダイオードＤi1，Ｄi3と各
貫通電流阻止・消費手段Ｄｔi1，Ｄｔi2との直列回路を
並列接続した構成を採用している。また、スイッチング
素子Ｓi1，Ｓi3としてＭＯＳＦＥＴを用いている。この
構成を採用すれば、スイッチング素子Ｓi1，Ｓi3のボデ
ィダイオードを通して電流が流れることがないから、ス
イッチング素子Ｓi1，Ｓi3にＭＯＳＦＥＴを用いる場合
でも図２９と同様の作用を期待することができる。

【００３４】請求項５の発明は、請求項１ないし請求項
４の発明において、貫通電流阻止・消費手段が、インダ
クタを含むものである。

【００３５】請求項６の発明は、請求項１ないし請求項
５の発明において、貫通電流阻止・消費手段が、抵抗を
含むものである。

【００３６】請求項７の発明は、請求項１ないし請求項
６の発明において、貫通電流阻止・消費手段が、貫通電
流を阻止するインダクタと、インダクタに並列的であっ
て貫通電流を消費する等価抵抗成分とからなるものであ
る。

【００３７】請求項８の発明は、請求項１ないし請求項
７の発明において、貫通電流阻止・消費手段に、トラン
スを用いているものである。

【００３８】請求項５ないし請求項８の発明は、貫通電
流阻止・消費手段の構成例であって、たとえば図３２
(ａ）〜（ｆ）に示す構成を採用することができる。図
３２（ａ）はインダクタＬと抵抗Ｒ１との直列回路、同
図（ｂ）は同図（ａ）の構成における抵抗Ｒ１にコンデ
ンサＣを並列接続した構成、同図（ｃ）は同図（ａ）の
構成におけるインダクタＬにコンデンサＣを並列接続し
た構成、同図（ｄ）は同図（ａ）の構成におけるインダ
クタＬにコンデンサＣと抵抗Ｒ２とをそれぞれ並列接続
した構成である。これらの構成のいずれを採用しても、
スイッチング素子Ｓi1〜Ｓi4のスイッチング時の高周波
振動を緩和する機能がある。

【００３９】図３２（ｅ）は請求項７の発明に対応する
構成であって、貫通電流阻止・消費手段としてインダク
タＬに等価抵抗成分Ｒｘを並列接続した構成を採用して
いる。等価抵抗成分Ｒｘは、インダクタＬの蓄積エネル
ギを放出させる経路を形成するものであって、たとえば
スイッチング素子Ｓi1〜Ｓi4を制御する制御回路の電源
等であり等価的に抵抗成分とみなせるようなものを意味
する。この構成でもスイッチング素子Ｓi1〜Ｓi4のスイ
ッチング時の高周波振動を吸収し緩和する機能がある。

【００４０】図３２（ｆ）は請求項８の発明に対応する
構成であって、トランスＴを含みトランスＴの２次側に
は負荷回路Ｚｃを接続している。負荷回路Ｚｃは負荷Ｚ
とは異なるものでもよい。この構成ではスイッチング素
子Ｓi1〜Ｓi4のスイッチング時の高周波振動を吸収し緩
和するとともに、余剰エネルギを負荷回路Ｚｃで利用す
ることが可能である。

【００４１】請求項９の発明は、請求項１の発明におい
て、セルが、貫通電流阻止・消費手段を備えない第１の
セルと、貫通電流阻止・消費手段を備える第２のセルと
を含むものである。

【００４２】請求項１０の発明は、請求項９の発明にお
いて、貫通電流阻止・消費手段が、インダクタとダイオ
ードとの並列回路よりなるものである。

【００４３】請求項１１の発明は、請求項９の発明にお
いて、負荷への出力電流の相対的に大きくなる期間に負
荷電流経路にキャパシタの接続ないし切離しを行なうセ
ルを第２のセルとしたものである。

【００４４】請求項１２の発明は、請求項９の発明にお
いて、負荷への電流経路に対するキャパシタの接続と切
離しとのタイミングがどちらも出力電流の相対的に大き
い期間であるセルと、負荷への電流経路に対するキャパ
シタの接続と切離しとのタイミングがどちらも出力電流
の相対的に小さい期間であるセルとを持つようにスイッ
チング素子を制御し、負荷への出力電流が相対的に大き
くなるときに負荷への電流経路に対するキャパシタの接
続と切離しとを行なうセルを第２のセルとしたものであ
る。

【００４５】請求項１３の発明は、請求項９の発明にお
いて、出力電圧波形の１周期内でスイッチング素子がオ
ンオフされる回数の相対的に多いセルを第２のセルとし
たものである。

【００４６】請求項１４の発明は、請求項１の発明にお
いて、負荷が放電灯であり、放電灯の点灯維持電圧より
も高い電圧と低い電圧とを繰り返し印加して放電灯を安
定点灯させるように、各スイッチング素子を制御するも
のである。

【００４７】この発明は、放電灯を点灯させるに際して
限流要素を小さくするのに適したものである。一般に、
放電灯は点灯状態では負性抵抗特性を示すから、放電灯
を安定に点灯させるには限流要素を用いて電流増加を抑
制する必要がある。放電灯に用いる限流要素について考
察する。いま、放電灯の点灯状態で放電灯の管軸方向の
電界強度をＥとし、電流密度をＪとすると、以下の関係
式が得られる。 Ｊ＝σＥ ただし、σは導電率である。導電率σは固体では定数と
みなしてよいが、放電灯では放電プラズマを生じている
から、導電率σは次式のように電子の数密度ｎの関数に
なる。 σ＝ｅｎμ ただし、ｅは電子電荷、ｎは電子の数密度、μは移動度
である。移動度μは電子温度と圧力の関数であるが点灯
状態では一定とみなしてよい。上式によれば、電流密度
つまりランプ電流は、放電灯内の電子の数密度と電界強
度とにより決定されることがわかる。逆に言えば、ラン
プ電流が決まると電子の数密度と電界強度とが決まるこ
とになる。また、ランプ電流が変化したときに、電子の
数密度は比較的大きく変化するが、電界強度は電子の数
密度に比べて変化の少ないことが知られている。

【００４８】したがって、限流要素を設けずに放電灯を
一定電圧の電源で点灯させたとすると、何らかの原因で
ランプ電流が少し増加したときに電子の数密度が増加し
ランプ電流が加速度的に増加することになる。つまり、
過電流が流れて諸々のトラブルが発生することになる。
電子の数密度の増加する時定数は減少する時定数よりも
小さく、したがって、電子の数密度が増加し始めると短
時間でランプ電流が増大することになる。

【００４９】このような現象を抑制して放電灯を安定に
点灯させるには、ランプ電流が変化すると放電灯に印加
するランプ電圧も変化させることにより電界強度を変化
させ、電子に与えるエネルギを変化させることで、放電
灯のランプ電流をほぼ一定に保つ必要がある。そこで、
放電灯に交流電圧を印加する場合には放電灯にインダク
タよりなる安定器を直列接続するのが一般的である。し
かしながら、この種の安定器を用いると点灯装置が大型
かつ重量が大きくなるという問題が生じる。

【００５０】そこで、小型かつ軽量な限流要素を用いる
ことができる点灯装置として、放電灯を所定の点灯状態
で点灯させるときのランプ電流に対して放電灯の電流−
電圧特性により決定されるランプ電圧よりも振幅の大き
い電圧と振幅の小さい電圧とを放電灯に交互に印加する
ようにした点灯装置が提案されている。放電灯の電流−
電圧特性により決定されるランプ電圧は、点灯維持電圧
ないし特性電圧と呼ばれ、この電圧より高い電圧が印加
されるとランプ電流が増大し、低い電圧が印加されると
ランプ電流が減少する。

【００５１】しかして、放電灯が定常点灯状態であるも
のとし、このときに点灯維持電圧よりも振幅の大きい電
圧を印加すると電流が増加し始めるから、次にはランプ
電流を減少させるように印加する電圧を下げ、点灯維持
電圧よりも振幅の小さい電圧まで印加電圧を引き下げ
る。その後、印加電圧を再び引き上げて点灯維持電圧よ
りも振幅の大きい電圧に到達させ、ランプ電流を増加さ
せるのである。このように放電灯の印加電圧を短時間で
上げ下げする動作を繰り返すことによって、ランプ電流
をほぼ一定に保つことができ、放電灯を安定に点灯させ
ることができるから、ランプ電流を安定に保つ機能を限
流要素のみに依存する場合に比較して小型かつ軽量な限
流要素を用いることができる。また、限流要素が不要に
なる場合もある。なお、ランプ電圧の引き上げに応答し
てランプ電流が増加する時間は数μ秒〜数十μ秒、ラン
プ電圧の引き下げに応答してランプ電流が減少する時間
は０．数ｍ秒〜数ｍ秒程度であるから、点灯維持電圧よ
り高い電圧を印加する期間と低い電圧を印加する期間と
は、この時間を考慮して設定される。

【００５２】請求項１５の発明は、請求項１の発明にお
いて、セルを接続したスイッチドキャパシタ回路から出
力される不連続波形の出力電圧をフィルタリングするフ
ィルタ回路をスイッチドキャパシタ回路と負荷との間に
接続したものである。

【００５３】請求項１６の発明は、請求項１５の発明に
おいて、スイッチドキャパシタ回路とフィルタ回路とに
より負荷に正弦波状の電流を供給するものである。

【００５４】請求項１７の発明は、請求項１５または請
求項１６の発明において、フィルタ回路がインダクタと
キャパシタとにより構成され、貫通電流阻止・消費手段
はフィルタ回路のインダクタよりもインダクタンスの小
さいインダクタを含むものである。

【００５５】請求項１８の発明は、請求項１の発明にお
いて、負荷が白熱灯であり、電源投入時から白熱灯に印
加される電圧を定格電圧まで徐々に上昇させるように各
スイッチング素子を制御するものである。

【００５６】請求項１９の発明は、請求項１４の発明に
おいて、放電灯を高圧放電灯としたものである。

【００５７】請求項２０の発明は、請求項１９の発明に
おいて、極性が交互に反転する第１の矩形波電圧に第１
の矩形波電圧よりも高い周波数の第２の矩形波電圧を重
畳することによって、高圧放電灯の点灯維持電圧よりも
高い電圧と低い電圧とを繰り返す電圧を高圧放電灯に印
加するように各スイッチング素子を制御するものであ
る。

【００５８】請求項２１の発明は、請求項２０の発明に
おいて、第２の矩形波電圧の立ち上がりおよび立ち下が
りを傾斜させたものである。

【００５９】請求項２２の発明は、請求項１９ないし請
求項２１の発明において、セルを接続したスイッチドキ
ャパシタ回路と高圧放電灯との間に、高圧放電灯の始動
に必要なパルス電圧を発生する高圧パルス発生回路を設
け、高圧放電灯と高圧パルス発生回路との直列回路に高
周波通過用のキャパシタを並列接続しているものであ
る。

【００６０】請求項２３の発明は、請求項２２の発明に
おいて、高圧パルス発生回路から、極性が交互に変化す
る高圧パルスを発生するものである。

【００６１】請求項２４の発明は、請求項１９の発明に
おいて、セルを接続したスイッチドキャパシタ回路が、
ピーク電圧が放電灯の点灯維持電圧より大きい正弦波状
の半波とピーク電圧が放電灯の点灯維持電圧より小さい
正弦波状の半波とを一組以上含む半波群を交互に極性反
転した電圧を出力するものである。

【００６２】請求項２５の発明は、請求項１９の発明に
おいて、セルを接続したスイッチドキャパシタ回路が、
ピーク電圧が放電灯の点灯維持電圧より大きい正弦波の
半波を出力する期間と、電圧を出力しない休止期間とを
一組以上含む半波群を交互に極性反転した電圧を出力
し、休止期間を制御するものである。

【００６３】請求項２６の発明は、請求項２４または請
求項２５の発明において、正弦波状の半波のピーク電圧
を変化させることによりスイッチドキャパシタ回路から
負荷への単位時間当たりの供給エネルギを調節して放電
灯を調光点灯させるものである。

【００６４】請求項２７の発明は、請求項２４ないし請
求項２６の発明において、半波群の極性反転時の前後に
おける電圧の立ち上がりおよび立ち下がりを、他の期間
における半波の立ち上がりおよび立ち下がりよりも急峻
にするものである。

【００６５】

【発明の実施の形態】（実施形態１）本実施形態は、図
１に示すように、図３３に示した従来構成において、イ
ンダクタＬ1iとダイオードＤ1iとの並列回路よりなる貫
通電流阻止・消費手段を各キャパシタＣｉにそれぞれ直
列接続したものである。ダイオードＤ1iはキャパシタＣ
ｉに充電電流を流す極性に挿入されている。なお、図１
ではキャパシタＣｉに充電するための直流電源ＤＣ、ス
イッチング素子Ｓ６、ダイオードＤｉを図から省略して
いるが、キャパシタＣｉの充電には従来構成と同様の構
成を採用する。また、スイッチング素子Ｓi1〜Ｓi4のオ
ンオフは図示していない制御回路により制御される。他
の構成は図３３に示した従来構成と同様である。いま、
１つのセルＳＣｂｉが、キャパシタＣｉの電荷を負荷Ｚ
に供給していない状態からキャパシタＣｉの電荷を負荷
Ｚに供給する状態に移行する場合を考える。このとき、
スイッチング素子Ｓi1，Ｓi3がオンである状態から、ス
イッチング素子Ｓi1，Ｓi4がオンである状態に移行す
る。このとき、スイッチング素子Ｓi3のボディダイオー
ドの逆回復電流が流れている期間にスイッチング素子Ｓ
i4がオンになるから、図２０を用いて説明したように、
従来構成では、キャパシタＣｉ→スイッチング素子Ｓi4
→スイッチング素子Ｓi3のボディダイオードという径路
でスパイク状の貫通電流が一瞬流れることになる。一
方、本実施形態の構成では、インダクタＬ1iを設けたこ
とにより電流変化が抑制されるから、貫通電流が抑制さ
れることになる。その結果、スイッチング素子Ｓi3，Ｓ
i4の電流ストレスが少なくなり、電流容量の小さいスイ
ッチング素子Ｓi3，Ｓi4を用いることができるととも
に、スイッチング損失が低減され、スイッチングノイズ
の発生も抑制されるのである。インダクタＬ1iは逆回復
電流が流れるのを抑制する程度の小インダクタンスでよ
い。ここに、ダイオードＤ1iはインダクタＬ1iの逆起電
力を回生してスイッチング素子Ｓi1〜Ｓi4に高電圧が印
加されるのを防止するものである。

【００６６】各スイッチング素子Ｓi1〜Ｓi4の制御は図
３３に示した従来構成と同様に行なえばよく、たとえば
負荷Ｚに正弦波状の交流電圧を印加するのであれば、図
３４に示したタイミングでスイッチング素子Ｓi1〜Ｓi4
を制御すればよい。この制御により、スイッチドキャパ
シタ回路ＳＣの両端電圧を階段状に増減する交流電圧と
し、インダクタＬｚとキャパシタＣｚとからなるフィル
タ回路でフィルタリングを行なうことにより正弦波状の
交流電圧を負荷Ｚに印加することができる。なお、スイ
ッチング素子Ｓi1〜Ｓi4はボディダイオードを持つが、
必要に応じてボディダイオードと並列に別途のダイオー
ドを接続してもよい。他の構成および動作は従来構成と
同様である。

【００６７】（実施形態２）本実施形態は、図２に示す
ように、特定のセルＳＣｂ４にのみインダクタＬ14とダ
イオードＤ14との並列回路を設けている。インダクタＬ
14とダイオードＤ14との並列回路を設けるセルＳＣｂ４
は、負荷Ｚへの電流径路に比較的大きな電流が流れてい
る期間に、その電流径路にキャパシタＣ４が挿入された
りその電流径路からキャパシタＣ４を切り離されたりす
るものが選択される。

【００６８】図３４に示したタイミングでスイッチング
素子Ｓi1〜Ｓi4を制御すると、各キャパシタＣ１〜Ｃ５
ごとに負荷Ｚに接続されている時間が大きく異なる。つ
まり、キャパシタＣ１が負荷Ｚに接続される時間はキャ
パシタＣ５の９倍になる。本実施形態では、各キャパシ
タＣ１〜Ｃ５が負荷Ｚに接続される時間がほぼ等しくな
るように、図３のようなタイミングで各スイッチング素
子Ｓi1〜Ｓi4を制御する。つまり、時刻ｔ０〜ｔ４まで
は図３４に示した制御例と同じであるが、時刻ｔ４から
時刻ｔ５までの時間をスイッチング素子Ｓi1〜Ｓi4の状
態を変化させる他の時間間隔の約２倍とし、時刻ｔ５に
おいてはキャパシタＣ５ではなく、キャパシタＣ１を負
荷Ｚへの電流径路から切り離すようにしてある。つま
り、時刻ｔ４ではスイッチング素子Ｓi1，Ｓi4がオン、
スイッチング素子Ｓi2，Ｓi3がオフであって、この状態
から時刻ｔ５ではスイッチング素子14をオフにしスイッ
チング素子Ｓ13をオンにしている。したがって、時刻ｔ
５ではスイッチング素子Ｓ11−スイッチング素子Ｓ13−
スイッチング素子Ｓ21−キャパシタＣ２−スイッチング
素子Ｓ24−スイッチング素子Ｓ31−キャパシタＣ３−ス
イッチング素子Ｓ34−スイッチング素子Ｓ41−キャパシ
タＣ４−スイッチング素子Ｓ44−スイッチング素子Ｓ51
−キャパシタＣ５−スイッチング素子Ｓ54の直列回路か
ら負荷Ｚに電力が供給される。

【００６９】以後は、時刻ｔ６〜ｔ９においてキャパシ
タＣ２〜Ｃ５を順に切り離すのである。図３（ｋ）には
スイッチドキャパシタ回路ＳＣの一端の電圧Ｖｓｃを示
すとともに、その時点で負荷Ｚに電力供給を行なってい
るキャパシタＣ１〜Ｃ５を示している。時刻ｔ10〜ｔ19
では極性が反転するが同様の制御によってキャパシタＣ
１〜Ｃ５から負荷Ｚに電力を供給する。したがって、イ
ンダクタＬｚとキャパシタＣｚからなるフィルタ回路を
通すことにより、負荷Ｚには図３（ｍ）のような正弦波
状の交流電圧を印加することができる。

【００７０】上述のようなタイミングでスイッチング素
子Ｓi1〜Ｓi4を制御すれば、図３（ａ）〜（ｊ）から明
らかなように各キャパシタＣ１〜Ｃ５から負荷Ｚに電力
を供給する時間がほぼ等しくなる。ところで、負荷Ｚに
供給される電流は、図３（ｌ）のように、電圧位相とは
異なり時刻ｔ３，ｔ13付近でピーク値が得られる（電圧
は時刻ｔ4 〜ｔ５，ｔ14〜ｔ15付近でピーク値が得られ
る）。ブリッジ回路の各アームを構成する対になるスイ
ッチング素子Ｓi1，Ｓi2またはスイッチング素子Ｓi3，
Ｓi4のうちオンになるほうのスイッチング素子Ｓi1〜Ｓ
i4には、負荷Ｚに流れる電流と貫通電流とがともに流れ
るから、それだけ電流ストレスが大きくなるとともに、
スイッチング損失が大きくなる。そこで、負荷Ｚへの電
流径路にもっとも大きな電流が流れる期間にオンオフの
状態が変化するスイッチング素子Ｓ41〜Ｓ44を備えるセ
ルＳＣｂ４にインダクタＬ14およびダイオードＤ14を設
けることによって、このセルＳＣｂ４での貫通電流を抑
制し、スイッチング素子Ｓ41〜Ｓ44の電流ストレスを低
減し、かつスイッチングノイズを低減しているのであ
る。

【００７１】本実施形態の構成では、負荷Ｚへの電流径
路にもっとも大きな電流が流れるときにスイッチング素
子Ｓ41〜Ｓ44のオンオフの状態が変化する特定のセルＳ
Ｃｂ４にのみインダクタＬ14とダイオードＤ14との並列
回路を設けることによって、スイッチング素子Ｓ41〜Ｓ
44に電流容量の小さいものを用いることができるように
し、スイッチングノイズを低減しながらも、図３３に示
した従来構成に対する部品点数の増加を抑制することが
できるのである。

【００７２】なお、本実施形成では１つのセルＳＣｂ４
にのみインダクタＬ14およびダイオードＤ14を設けてい
るが、複数のセルＳＣｂｉにインダクタＬ1iおよびダイ
オードＤ1iを設けてもよい。他の構成および動作は実施
形態１と同様である。 （実施形態３）本実施形態は、基本的には実施形態２と
同様の技術を適用するものであり、回路構成は図示して
いないが、２つのセルＳＣｂ４，ＳＣｂ５のキャパシタ
Ｃ４，Ｃ５にインダクタおよびダイオードの並列回路を
接続したものである。

【００７３】また、図４（ｋ）に示すように、スイッチ
ドキャパシタ回路ＳＣの一端の電圧Ｖｓｃは実施形態２
と同様であり、したがって図４（ｌ）に示す負荷Ｚへの
電流および図４（ｍ）に示す負荷Ｚへの印加電圧も実施
形態２と同様になっている。ただし、本実施形態では、
図４（ａ）〜（ｊ）のように、各スイッチング素子Ｓi1
〜Ｓi4のオンオフのタイミングを実施形態２とは異なら
せている。つまり、セルＳＣｂ１，ＳＣｂ２については
実施形態２と同様の制御であり、セルＳＣｂ３〜ＳＣｂ
５の制御のみ異ならせている。

【００７４】具体的には、実施形態２ではスイッチング
素子Ｓ32のオン期間を時刻ｔ12〜ｔ17、スイッチング素
子Ｓ34のオン期間を時刻ｔ２〜ｔ７、スイッチング素子
Ｓ42のオン期間を時刻ｔ13〜ｔ18、スイッチング素子Ｓ
44のオン期間を時刻ｔ３〜ｔ８、スイッチング素子Ｓ52
のオン期間を時刻ｔ14〜ｔ19、スイッチング素子Ｓ54の
オン期間を時刻ｔ4 〜ｔ９としているのに対して、本実
施形態ではそれぞれ時刻ｔ12〜ｔ19、時刻ｔ２〜ｔ９、
時刻ｔ13〜ｔ17、時刻ｔ３〜ｔ７、時刻ｔ14〜ｔ18、時
刻ｔ４〜ｔ８に設定している。このようなタイミングで
スイッチング素子Ｓi1〜Ｓi4を制御すれば、図４（ｇ）
〜（ｌ）により明らかなように、キャパシタＣ４，Ｃ５
は負荷Ｚへの電流径路に比較的大きな電流が流れる期間
に接続と切離しとがともに行なわれることになり、ま
た、図４（ｅ）（ｆ）（ｋ）（ｌ）により明らかなよう
に、他のキャパシタＣ１〜Ｃ３は負荷Ｚへの電流径路に
比較的小さい電流が流れる期間に接続と切離しとがとも
に行なわれることになる。そこで、相対的に大きな電流
が流れている期間に接続および切離しが行なわれるキャ
パシタＣ４，Ｃ５にそれぞれインダクタとダイオードと
の並列回路からなる貫通電流阻止・消費手段を直列接続
することにより、スイッチング素子Ｓ41〜Ｓ44，Ｓ51〜
Ｓ54に大きな貫通電流が流れるのを防止するとことがで
きる。

【００７５】本実施形態の構成では、実施形態２の構成
と同様に、インダクタとダイオードとを設ける個数を実
施形態１の構成よりも少なくしながらも、スイッチング
素子のストレスおよびスイッチング損失を軽減すること
ができる。つまり、従来構成に比較して回路素子を大幅
に増加させることなく貫通電流を抑制することができ
る。他の構成および動作は実施形態１と同様である。 （実施形態４）本実施形態は、負荷Ｚとして高圧放電灯
を用いるものであって、図６（ｋ）のような矩形波電圧
を負荷Ｚに印加するようにスイッチング素子Ｓi1〜Ｓi4
を制御するものである。高圧放電灯では、ランプ電流−
ランプ電圧特性から決まる点灯維持電圧（もしくは点灯
維持電圧）Ｖ０（−Ｖ０）より低い電圧と高い電圧とを
交互に印加することにより安定点灯させる技術が知られ
ている。このように点灯維持電圧より低い電圧と高い電
圧とを交互に印加するのは、小型の限流要素を用いるだ
けで高圧放電灯のランプ電流をほぼ一定に保つためであ
る。

【００７６】本実施形態のランプ電圧（スイッチドキャ
パシタ回路ＳＣの一端の電圧Ｖｓｃ）は図６（ｋ）のよ
うに、基本周波数の矩形波電圧により高い周波数の矩形
波電圧を重畳した形になるから、各スイッチング素子Ｓ
i1〜Ｓi4を図６（ａ）〜（ｊ）のように制御すればよ
い。つまり、キャパシタＣ１〜Ｃ４は充電時以外はつね
に直列接続して負荷Ｚに接続しておき、キャパシタＣ１
〜Ｃ４が負荷Ｚに接続されている間に、キャパシタＣ５
のみを負荷Ｚに接続したり切り離したりする。

【００７７】具体的には、時刻ｔ０〜ｔ９ではスイッチ
ング素子Ｓ14，Ｓ24，Ｓ34，Ｓ44をオンに保ち、スイッ
チング素子Ｓ54とスイッチング素子Ｓ53とを交互にオン
オフさせる（ｔ０，ｔ２，ｔ４，ｔ６，ｔ８でスイッチ
ング素子Ｓ54をオン、ｔ１，ｔ３，ｔ５．ｔ７，ｔ９で
スイッチング素子Ｓ53をオンにする）。また、時刻ｔ９
〜ｔ１０でキャパシタを充電し、時刻ｔ１０〜ｔ１９で
はスイッチング素子Ｓ12，Ｓ22，Ｓ32，Ｓ42をオンに保
ち、スイッチング素子Ｓ52とスイッチング素子Ｓ51とを
交互にオンオフさせる。このような制御により図６
（ｋ）のような電圧波形が得られる。ここにおいて、４
個のキャパシタＣ１〜Ｃ４の直列回路の両端電圧が高圧
放電灯の点灯維持電圧よりも低くなり、５個のキャパシ
タＣ１〜Ｃ５の直列回路の両端電圧が高圧放電灯の点灯
維持電圧よりも高くなるようにキャパシタＣ１〜Ｃ５の
充電電圧を制御するのは言うまでもない。なお、ランプ
電流は図６（ｌ）のようになる。

【００７８】上述のような制御を行なう場合に、スイッ
チング素子Ｓ51〜Ｓ54は他のスイッチング素子Ｓ11〜Ｓ
14，Ｓ21〜Ｓ24、Ｓ31〜Ｓ34，Ｓ41〜Ｓ44よりもスイッ
チングの回数が多いから、スイッチング損失が大きくな
り、スイッチングによるノイズの発生も多くなる。そこ
で、図５に示すように、スイッチング素子Ｓ51〜Ｓ54を
含むセルＳＣｂ５にのみインダクタＬ15とダイオードＤ
15との並列回路を設け、この並列回路をキャパシタＣ５
に直列接続する。この構成により、従来構成に追加する
部品点数の増加を抑制しながらも、高圧放電灯を負荷Ｚ
とする際のスイッチング損失およびスイッチングノイズ
を大幅に低減することができる。本実施形態では、負荷
Ｚである高圧放電灯に矩形波電圧を印加するためにイン
ダクタＬｚとキャパシタＣｚとからなるフィルタ回路を
設けていないが、他の構成および動作は実施形態１と同
様である。

【００７９】（実施形態５）本実施形態は、図７に示す
ように、実施形態４の構成において、負荷Ｚとしての高
圧放電灯の始動を容易にするために高圧パルス発生回路
ＰＧを付加したものである。また、負荷Ｚである高圧放
電灯と高圧パルス発生回路ＰＧとの直列回路に高周波通
過用のキャパシタＣｙを並列接続してある。キャパシタ
Ｃｙはスイッチドキャパシタ回路ＳＣに用いているキャ
パシタＣ１〜Ｃ５よりも容量が小さく設定され、スイッ
チドキャパシタ回路ＳＣから出力される矩形波電圧が平
滑されないようにしてある。一方、高圧パルス発生回路
ＰＧから出力されるパルス電圧はキャパシタＣｙにより
吸収される程度の短いパルス幅に設定してあり、高圧パ
ルス発生回路ＰＧから出力される高電圧のパルス電圧が
スイッチドキャパシタ回路ＳＣに印加されるのを防止し
てある。

【００８０】高圧パルス発生回路ＰＧは、たとえば、図
８（ａ）（ｂ）のような構成のものを採用すればよい。
図８（ａ）に示すものは、キャパシタＣｐとスイッチン
グ素子ＳｐとパルストランスＰＴの１次巻線との直列回
路を含み、図示していない電源によりキャパシタＣｐを
充電した後にスッチング素子Ｓｐをオンにすることによ
って、パルストランスＰＴの２次巻線に高圧のパルス電
圧を発生させるものである。また、図８（ｂ）に示すも
のは、コッククロフト型の多倍電圧回路を用いたもので
あり、複数個のダイオードＤｂ１〜Ｄｂ６と、複数個の
コンデンサＣｂ１〜Ｃｂ６と、複数個のスイッチング素
子Ｓｂ１〜Ｓｂ４と、直流電源Ｅとを備える。スイッチ
ング素子Ｓｂ１，Ｓｂ２は交互にオンオフされ、その間
はスイッチング素子Ｓｂ３，Ｓｂ４はオフに保たれる。
図示する回路では、スイッチング素子Ｓｂ１をオンにし
た後にスイッチング素子Ｓｂ２をオンにする動作を３回
繰り返し、その後に、スイッチング素子Ｓｂ１とスイッ
チング素子Ｓｂ３とを同時にオンにすれば、スイッチン
グ素子Ｓｂ４の両端間に直流電源Ｅの約４倍の電圧を得
ることができる。また、スイッチング素子Ｓｂ１をオフ
にし、スイッチング素子Ｓｂ３をオンにするかスイッチ
ング素子Ｓｂ２とスイッチング素子Ｓｂ３を同時にオン
にすれば、スイッチング素子Ｓｂ４の両端間に直流電源
Ｅの約３倍の電圧を得ることができる。スイッチング素
子Ｓｂ４は、オンにすることによってスイッチドキャパ
シタ回路ＳＣと負荷Ｚとを直結するために設けられてい
る。

【００８１】高圧パルス発生回路ＰＧからのパルス電圧
は、スイッチドキャパシタ回路ＳＣの出力電圧の極性が
パルス電圧の極性と一致するタイミングで発生させるの
が望ましい。このような高圧のパルス電圧をスイッチド
キャパシタ回路ＳＣの出力電圧に重畳させることによっ
て、負荷Ｚである高圧放電灯の始動が容易になるのであ
る。高圧放電灯の始動後にはパルス電圧は不要であるか
ら、スイッチング素子Ｓｐをオフにしたり、スイッチン
グ素子Ｓｂ３をオフかつスイッチング素子Ｓｂ４をオン
にしたりする。この構成により、スイッチドキャパシタ
回路ＳＣの構成要素に高耐圧のものを用いることなく高
圧放電灯を始動・点灯させることができる。他の構成お
よび動作は実施形態４と同様である。 （実施形態６）本実施形態は、実施形態５と同様に高圧
放電灯を負荷Ｚとし、高圧パルス発生回路ＰＧを備える
ものであって、高圧パルス発生回路ＰＧから図９に示す
ようなパルス電圧を発生させるものである。つまり、実
施形態５ではパルス電圧の極性が単極性であったのに対
して、本実施形態では図９のように双極性である点が相
違している。また、このようなパルス電圧を複数回繰り
返して出力することにより、高圧放電灯の始動がより容
易になるようにしている。パルス電圧の極性は交互に反
転するから、パルス電圧を複数回発生させながらもキャ
パシタＣｙの両端電圧が昇圧されるのを防止することが
できる。このような動作を可能とする高圧パルス発生回
路ＰＧには、実施形態５で示した高圧パルス発生回路Ｐ
Ｇを２組設けた構成を採用したり、図８（ａ）に示した
高圧パルス発生回路ＰＧにおけるキャパシタＣｐの充電
極性を交互に反転させながら充放電を繰り返すような構
成を採用したりすることができる。他の構成および動作
は実施形態４と同様である。 （実施形態７）本実施形態のスイッチドキャパシタ回路
は、実施形態１ないし実施形態３に示したスイッチドキ
ャパシタ回路ＳＣを２回路用いるとともに高圧放電灯を
負荷Ｚとするものである。各スイッチドキャパシタ回路
ＳＣは、正弦波状（階段状の波形をフィルタ回路に通す
ことにより得られる）の半波となる電圧を出力するよう
に制御され、出力電圧のピーク電圧はそれぞれ高圧放電
灯の点灯維持電圧よりも低い電圧と高い電圧とになるよ
うに設定してある。つまり、ピーク電圧が高低２電圧に
なる正弦波状の半波を交互に発生させ、交互に発生する
半波の組からなる半波群の極性を適宜に反転させるので
ある。負荷Ｚへの印加電圧は比較的低い周波数で交互に
極性が反転するが、各スイッチドキャパシタ回路ＳＣの
出力電圧は高周波になっている。

【００８２】すなわち、図１０に示すように、時刻ｔ０
〜ｔ１ではピーク電圧が点灯維持電圧Ｖ０（−Ｖ０）よ
りも高いほう（絶対値の大きいほう）のスイッチドキャ
パシタ回路ＳＣから負荷Ｚに電圧を印加し、時刻ｔ１〜
ｔ２ではピーク電圧が点灯維持電圧Ｖ０（−Ｖ０）より
も低いほうのスイッチドキャパシタ回路ＳＣから負荷Ｚ
に電圧を印加するというように、両スイッチドキャパシ
タ回路ＳＣの出力電圧を交互に負荷Ｚに印加する。その
後、所定時間が経過すると、時刻ｔ３においてスイッチ
ドキャパシタ回路ＳＣの出力電圧の極性を反転させ、以
後は時刻ｔ６まで両スイッチドキャパシタ回路ＳＣの出
力電圧を負荷Ｚに交互に印加する。時刻ｔ６になれば、
両スイッチドキャパシタ回路ＳＣの出力電圧の極性を再
び反転させるのである。なお、極性反転の前後でも両ス
イッチドキャパシタ回路ＳＣの出力を交互に用いるのが
望ましい。このように両スイッチドキャパシタ回路ＳＣ
を交互に用いることにより、一方のスイッチドキャパシ
タ回路ＳＣが負荷Ｚに給電している期間に他方のスイッ
チドキャパシタ回路ＳＣでキャパシタを充電することが
できる。

【００８３】上述の動作を繰り返すことによって、実施
形態４と同様に、点灯維持電圧を挟む高低２電圧を負荷
Ｚに印加することができ、負荷Ｚである高圧放電灯のラ
ンプ電流を強制的に増減させて、点灯維持電圧に対応す
るランプ電流付近にほぼ維持することができ、結果的に
限流要素を小さくしながらも高圧放電灯を安定点灯させ
ることができるのである。

【００８４】本実施形態のように、高圧放電灯を負荷Ｚ
とするときに点灯維持電圧よりも低い電圧と高い電圧と
を交互に印加すれば、限流要素を小型化することがで
き、また、２組のスイッチドキャパシタを用いながらも
高周波電圧を発生させればよいから、キャパシタを小容
量としスイッチング素子も小容量のものを用いることが
でき、結果的に回路全体として構成部品を小型すること
ができ、高圧放電灯の点灯装置を小型化することが可能
になる。他の構成および動作は実施形態１と同様であ
り、本実施形態の回路構成においても、スイッチング損
失を低減し、スイッチングノイズを減少させることがで
きる。

【００８５】（実施形態８）本実施形態は、実施形態７
の構成において、点灯維持電圧よりもピーク電圧の低い
スイッチドキャパシタ回路ＳＣを省略したものである。
したがって、図１１に示すように、負荷Ｚである高圧放
電灯の点灯維持電圧Ｖ０（−Ｖ０）よりも出力電圧のピ
ーク電圧が高いスイッチドキャパシタ回路ＳＣのみを用
いる。このスイッチドキャパシタ回路ＳＣの出力電圧を
時刻ｔ０〜ｔ１で負荷Ｚに印加する状態と、時刻ｔ１〜
ｔ２で負荷Ｚに電圧を印加しない状態（つまり、休止期
間）とを交互に高周波で繰り返し、その後、時刻ｔ３に
なると極性を反転させるという動作を繰り返すのであ
る。出力電圧のピーク電圧が、負荷Ｚである高圧放電灯
の点灯維持電圧よりも低いスイッチドキャパシタ回路Ｓ
Ｃを用いない点を除いて他の動作は実施形態７と同様で
あって、本実施形態の構成でも高圧放電灯を安定点灯さ
せることができ、実施形態７と同様の効果を持つ。ま
た、本実施形態では休止期間を調節すれば高圧放電灯を
安定点灯させるように制御することができる。

【００８６】なお、実施形態７、実施形態８の構成のよ
うにスイッチドキャパシタ回路ＳＣの出力電圧波形を正
弦波状とすれば、図１２に示すように矩形波状とする場
合よりもノイズの発生を低減することができる。他の構
成および動作は実施形態１と同様である。

【００８７】（実施形態９）本実施形態は、実施形態７
と同様の構成を有するものであって、負荷Ｚである高圧
放電灯への印加電圧の波形も実施形態７とほぼ同様であ
るが、負荷Ｚへの印加電圧の極性反転の前後で、スイッ
チドキャパシタ回路ＳＣの出力電圧の周波数を他の期間
よりも高くするものである。つまり、図１３に示すよう
に、負荷Ｚへの印加電圧の極性が時刻ｔ０，ｔ１，……
で反転するときに、その前後の半波をそれぞれ他の期間
の半波よりも高い周波数とし、他の期間よりも電圧変化
を急峻にしている。

【００８８】負荷Ｚが高圧放電灯であるときには、音響
共鳴現象による立ち消えが生じることがあるが、本実施
形態のように、極性反転時に他の期間よりも高い周波数
の電圧を高圧放電灯に印加することにより、音響共鳴現
象が発生するのを防止することができ、高圧放電灯の点
灯に適した点灯装置を構成することが可能になる。他の
構成および動作は実施形態７と同様である。

【００８９】（実施形態１０）本実施形態は、実施形態
９の構成において負荷Ｚとしての高圧放電灯を調光点灯
させるものである。基本的な動作は実施形態７と同様で
あって、点灯維持電圧よりもピーク電圧の高い電圧と低
い電圧とを負荷Ｚに対して高周波で交互に印加するもの
である。ただし、点灯維持電圧よりも低い電圧を、図１
４に示すように、定格点灯時（破線で示す）よりもさら
に低い電圧に設定してある。この動作によって、高圧放
電灯への供給電力が定格点灯時よりも低減され、結果的
に高圧放電灯は調光点灯されることになる。つまり、限
流要素を小型化しながらも安定点灯させ、しかも調光点
灯が可能になるのである。他の構成および動作は実施形
態７と同様である。

【００９０】（実施形態１１）本実施形態は、基本的に
は実施形態４と同様のものであるが、キャパシタＣ５を
負荷Ｚへの給電径路に接続するときと切り離すときとの
負荷Ｚへの印加電圧の立ち上がりおよび立ち下がりの波
形が傾斜を持つようにしたものである。つまり、印加電
圧の立ち上がりおよび立ち下がりの時定数を大きくすれ
ばよいから、インダクタＬ15を実施形態４よりも大きく
し、さらに、極性反転前にキャパシタＣ５を切り離して
から負荷Ｚへの印加電圧が低下するまでは、キャパシタ
Ｃ１〜Ｃ４を負荷Ｚに接続しておくように、スイッチン
グ素子Ｓi1〜Ｓi4の制御タイミングを変更したものであ
る。ただし、このタイミングの変更は極性反転前にキャ
パシタＣ５を負荷Ｚへの給電径路から切り離した後にキ
ャパシタＣ１〜Ｃ４を切り離すように時間延長を行なう
程度のものである。

【００９１】このように、インダクタＬ15のインダクタ
ンスを大きくし、スイッチング素子Ｓi1〜Ｓi4のオンオ
フの制御タイミングに若干の変更を加えたことによっ
て、図１５（ｋ）のように、点灯維持電圧Ｖ０（−Ｖ
０）を挟む電圧変化に傾斜が生じ、高圧放電灯に流れる
電流にも図１５（ｌ）のように傾斜が生じる。その結
果、高圧放電灯から輻射されるノイズが低減される。他
の構成および動作は実施形態４と同様である。

【００９２】（実施形態１２）本実施形態は、図１６に
示すように、負荷Ｚとして白熱灯を用いるものである。
また、スイッチドキャパシタ回路ＳＣには実施形態２と
同様の回路構成を用いている。白熱灯では電源投入直後
にインラッシュ電流が流れるから、本実施形態では、イ
ンラッシュ電流によるフィラメントへのストレスを低減
するように、電源投入直後にはスイッチドキャパシタ回
路ＳＣの出力電圧が徐々に上昇するようにスイッチング
素子Ｓi1〜Ｓi4を制御する。

【００９３】すなわち、白熱灯のフィラメントは点灯前
には低温であるから低抵抗であって、この状態で電源が
投入されると白熱灯のフィラメントに大きなインラッシ
ュ電流が流れることになる。その後、フィラメントの温
度が上昇すれば抵抗が大きくなるから、フィラメントに
流れる電流は減少し、定格電流値に落ち着くことにな
る。インラッシュ電流がフィラメントに流れると、フィ
ラメントに過大なストレスがかかり、寿命が縮まったり
フィラメントが断線したりすることになる。

【００９４】このような不都合を回避するために、本実
施形態では、スイッチドキャパシタ回路ＳＣの出力電圧
Ｖｓｃを図１７に示すように、電源投入直後から徐々に
大きくしているのであって、このことによって大きなイ
ンラッシュ電流がフィラメントに流れるのを防止するこ
とができ、フィラメントに作用するストレスを低減する
ことができる。他の構成および動作は実施形態２と同様
である。なお、図１６（ｂ）のように白熱灯（負荷Ｚ）
のフィラメントをフィルタ回路の一部とみなせば、イン
ダクタＬｚを省略することが可能になる。

【００９５】（実施形態１３）本実施形態は負荷Ｚとし
て蛍光灯を用いるものであり、図１８に示すように、実
施形態２の回路に始動パルス発生回路ＳＰを付加したも
のである。始動パルス発生回路ＳＰは、図８（ａ）に示
した高圧パルス発生回路ＰＧと同様の構成のものを用い
ることができるが、出力電圧は蛍光灯に適合するように
設定される。始動パルス発生回路ＳＰはパルス電圧発生
源ＰＶと、パルストランスＰＴ１とを備え、パルストラ
ンスＰＴ１の２次巻線がスイッチドキャパシタ回路ＳＣ
と負荷Ｚとの間に挿入される。ここに、パルストランス
ＰＴ１の２次巻線はインダクタＬｚとして兼用されてい
る。逆に言えば、インダクタＬｚに２次巻線を設け、こ
の２次巻線にパルス電圧発生源ＰＶを接続している。

【００９６】図１９（ａ）に示すように始動パルス発生
回路ＳＰから始動パルスＶｓｐを発生させるタイミング
は、スイッチドキャパシタ回路ＳＣの出力電圧Ｖｓｃ
（図１９（ｂ）参照）がピーク電圧になる時点に一致さ
せてあり、図１９（ｃ）のように負荷Ｚである蛍光灯に
高電圧が印加されたときにパルス電圧を重畳して印加す
ることができる。つまり、蛍光灯の始動が容易になる。
蛍光灯が始動して通常点灯に移行した後には、パルス電
圧発生源ＰＶの動作を停止させれば、パルストランスＰ
Ｔ１の２次巻線がインダクタＬｚとして機能し、実施形
態２と同様に動作する。つまり、始動から定常点灯状態
への移行制御が容易である。ここに、スイッチドキャパ
シタ回路ＳＣのキャパシタＣ１〜Ｃ５がすべて直列に接
続されたときの容量が、始動パルス発生回路ＳＰから発
生する始動パルスＶｓｐに対して十分に低インピーダン
スになるように設定しておけば、スイッチドキャパシタ
回路ＳＣに高電圧が印加されるのを防止することがで
き、スイッチドキャパシタ回路ＳＣを構成するスイッチ
ング素子Ｓi1〜Ｓi4としてとくに高耐圧のものを用いる
必要がない。他の構成および動作は実施形態２と同様で
ある。上述のように、負荷Ｚの種類や目的に応じて負荷
Ｚに各種波形の電圧を印加するのであって、スイッチド
キャパシタ回路ＳＣを用いて負荷Ｚに電圧を印加するか
ら、所望の電圧波形を容易に得ることができるのであ
る。また、いずれの実施形態においても、スイッチドキ
ャパシタ回路ＳＣを構成するキャパシタに、インダクタ
とダイオードとの並列回路を直列接続していることによ
り、スイッチング素子Ｓi1〜Ｓi4に流れる貫通電流を抑
制することができ、結果的にスイッチング損失を低減し
スイッチングノイズを低減することができるとともに、
スイッチング素子として低容量のものを用いることが可
能になり、全体の小型化につながるのである。

【００９７】なお、上述した各実施形態において貫通電
流阻止・消費手段の位置として、基本的には図２５に示
した構成を採用しているが、図２１ないし図３１に示し
た構成を適宜に採用することが可能である。また、貫通
電流阻止・消費手段の具体構成としてもインダクタとダ
イオードとの並列回路に限らず図３２に示した各種形態
を採用することができる。また、上述した電力変換装置
の負荷Ｚとして放電灯や白熱灯のようなランプを用いる
ときには、電力変換装置とランプとを器具本体に収納す
ることにより照明器具を構成することができる。

【００９８】

【発明の効果】請求項１の発明は、電圧源となる電力変
換用のキャパシタとキャパシタの極性を反転するスイッ
チング素子のブリッジ回路とからなるセルを複数直列的
に接続し、キャパシタの瞬時の接続個数を変化させて階
段状に変化する交流波形を生成して負荷に供給する電力
変換装置において、ブリッジ回路を構成するスイッチン
グ素子のスイッチング時に、前記キャパシタを電源と
し、前記ブリッジ回路を構成する各スイッチング素子に
逆並列に接続されたダイオードの寄生容量および逆方向
電流によるリカバリ電流によって貫通電流が流れるルー
プ回路内に貫通電流を阻止・消費する貫通電流阻止・消
費手段を有するものであり、スイッチング素子とキャパ
シタとを用いて所望波形の電圧を出力するにあたり、ス
イッチング素子でのスイッチング損失を低減することが
でき、スイッチングノイズが低減されるとともにスイッ
チング素子の電流容量を小さくすることができて全体と
しての小型化および低コスト化につながる。とくに、こ
の種の回路では多数のスイッチング素子が必要であるか
ら、１個のスイッチング素子が小さくなれば、全体とし
て大幅に小型化されることになり、またコストの低減効
果も大きい。

【００９９】請求項２の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段が、各セルの接続点に設け
られているものであり、比較的少数の貫通電流阻止・消
費手段によって貫通電流を阻止・消費することができ
る。

【０１００】請求項３の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段を、各セル内のキャパシタ
と直列に設けたものであり、請求項２の発明よりもさら
に少数の貫通電流阻止・消費手段で貫通電流を阻止・消
費することが可能になる。

【０１０１】請求項４の発明は、請求項１の発明におい
て、貫通電流阻止・消費手段を，各セル内のスイッチン
グ素子と直列に設けたものであり、貫通電流を確実に阻
止・消費することが可能になる。

【０１０２】請求項５の発明は、請求項１ないし請求項
４の発明において、貫通電流阻止・消費手段が、インダ
クタを含むものである。

【０１０３】請求項６の発明は、請求項１ないし請求項
５の発明において、貫通電流阻止・消費手段が、抵抗を
含むものである。

【０１０４】請求項７の発明は、請求項１ないし請求項
６の発明において、貫通電流阻止・消費手段が、貫通電
流を阻止するインダクタと、インダクタに並列的であっ
て貫通電流を消費する等価抵抗成分とからなるものであ
る。

【０１０５】請求項８の発明は、請求項１ないし請求項
７の発明において、貫通電流阻止・消費手段に、トラン
スを用いているものである。

【０１０６】請求項５ないし請求項８の発明は貫通電流
阻止・消費手段の構成例であって、いずれの構成でもス
イッチング素子のスイッチング時に生じる高周波振動の
抑制効果を期待することができ、結果的にノイズの低減
に寄与することになる。請求項８の発明では、貫通電流
のエネルギを他の個所で利用することが可能になり、効
率の向上が期待できる。

【０１０７】請求項９の発明は、請求項１の発明におい
て、セルが、貫通電流阻止・消費手段を備えない第１の
セルと、貫通電流阻止・消費手段を備える第２のセルと
を含むものであり、貫通電流阻止・消費手段を設ける個
所を少なくしているから、比較的少ない部品で貫通電流
の阻止・消費が可能になる。

【０１０８】請求項１０の発明は、請求項９の発明にお
いて、貫通電流阻止・消費手段が、インダクタとダイオ
ードとの並列回路よりなるものであり、キャパシタにイ
ンダクタとダイオードとの並列回路を接続する程度で貫
通電流を抑制することができるから、部品点数の増加が
少ない。

【０１０９】請求項１１の発明は、請求項９の発明にお
いて、負荷への出力電流の相対的に大きくなる期間に負
荷電流経路にキャパシタの接続ないし切離しを行なうセ
ルを第２のセルとしたものであり、貫通電流阻止・消費
手段を設ける箇所を少なくしているから、従来構成に対
して追加する部品点数を少なくしながらも目的を達成す
ることができる。

【０１１０】請求項１２の発明は、請求項９の発明にお
いて、負荷への電流経路に対するキャパシタの接続と切
離しとのタイミングがどちらも出力電流の相対的に大き
い期間であるセルと、負荷への電流経路に対するキャパ
シタの接続と切離しとのタイミングがどちらも出力電流
の相対的に小さい期間であるセルとを持つようにスイッ
チング素子を制御し、負荷への出力電流が相対的に大き
くなるときに負荷への電流経路に対するキャパシタの接
続と切離しとを行なうセルを第２のセルとしたものであ
り、貫通電流阻止・消費手段を設ける箇所を少なくして
いるから、従来構成に対して追加する部品点数を少なく
しながらも目的を達成することができ、しかも、スイッ
チング損失の大きいスイッチング素子を含むセルが特定
のセルになるようにスイッチドキャパシタ回路を制御す
るから、貫通電流阻止・消費手段を設けた効果が大きく
なるという利点がある。

【０１１１】請求項１３の発明は、請求項９の発明にお
いて、出力電圧波形の１周期内でスイッチング素子がオ
ンオフされる回数の相対的に多いセルを第２のセルとし
たものであり、貫通電流阻止・消費手段を設ける箇所を
少なくしているから、従来構成に対して追加する部品点
数を少なくしながらも目的を達成することができるとい
う利点がある。

【０１１２】請求項１４の発明は、請求項１の発明にお
いて、負荷が放電灯であり、放電灯の点灯維持電圧より
も高い電圧と低い電圧とを繰り返し印加して放電灯を安
定点灯させるように、各スイッチング素子を制御するも
のであり、放電灯のランプ電流をほぼ一定範囲から逸脱
しないように制御することになるから、ランプ電流の安
定化のために必要な限流要素を小型化しながらも安定に
点灯させることができる。

【０１１３】請求項１５の発明は、請求項１の発明にお
いて、セルを接続したスイッチドキャパシタ回路から出
力される不連続波形の出力電圧をフィルタリングするフ
ィルタ回路をスイッチドキャパシタ回路と負荷との間に
接続したものであり、負荷への印加電圧が滑らかな波形
になるから、負荷からの輻射ノイズが低減される。

【０１１４】請求項１６の発明は、請求項１５の発明に
おいて、スイッチドキャパシタ回路とフィルタ回路とに
より負荷に正弦波状の電流を供給するものであり、負荷
に正弦波状の電流を流すことにより負荷からの輻射ノイ
ズを低減することができるという利点がある。

【０１１５】請求項１７の発明は、請求項１５または請
求項１６の発明において、フィルタ回路がインダクタと
キャパシタとにより構成され、貫通電流阻止・消費手段
はフィルタ回路のインダクタよりもインダクタンスの小
さいインダクタを含むものであり、請求項１５および請
求項１６と同様に負荷からの輻射ノイズを低減すること
ができるとともに、フィルタ回路のインダクタとして小
型のものを用いることができるから、小型化に寄与す
る。

【０１１６】請求項１８の発明は、請求項１の発明にお
いて、負荷が白熱灯であり、電源投入時から白熱灯に印
加される電圧を定格電圧まで徐々に上昇させるように各
スイッチング素子を制御するものであり、電源投入時の
インラッシュ電流を緩和して白熱灯の寿命を長くするこ
とができる。

【０１１７】請求項１９の発明は、請求項１４の発明に
おいて、放電灯を高圧放電灯としたものであり、放電灯
のランプ電流をほぼ一定範囲から逸脱しないように制御
することになるから、ランプ電流の安定化のために必要
な限流要素を小型化しながらも安定に点灯させることが
できる。

【０１１８】請求項２０の発明は、請求項１９の発明に
おいて、極性が交互に反転する第１の矩形波電圧に第１
の矩形波電圧よりも高い周波数の第２の矩形波電圧を重
畳することによって、高圧放電灯の点灯維持電圧よりも
高い電圧と低い電圧とを繰り返す電圧を高圧放電灯に印
加するように各スイッチング素子を制御するものであ
り、放電灯のランプ電流をほぼ一定範囲から逸脱しない
ように制御することになるから、ランプ電流の安定化の
ために必要な限流要素を小型化しながらも安定に点灯さ
せることができる。

【０１１９】請求項２１の発明は、請求項２０の発明に
おいて、第２の矩形波電圧の立ち上がりおよび立ち下が
りを傾斜させたものであり、放電灯に印加する電圧波形
の高調波成分が低減されることになり、輻射ノイズを低
減することができる。

【０１２０】請求項２２の発明は、請求項１９ないし請
求項２１の発明において、セルを接続したスイッチドキ
ャパシタ回路と高圧放電灯との間に、高圧放電灯の始動
に必要なパルス電圧を発生する高圧パルス発生回路を設
け、高圧放電灯と高圧パルス発生回路との直列回路に高
周波通過用のキャパシタを並列接続しているものであ
り、高圧放電灯の始動が容易になるとともに、スイッチ
ドキャパシタ回路にパルス電圧によるストレスがかかる
のを抑制することができる。つまり、スイッチドキャパ
シタ回路を構成する部品の耐圧を高めることなく、高圧
放電灯の始動を容易にすることができる。

【０１２１】請求項２３の発明は、請求項２２の発明に
おいて、高圧パルス発生回路から、極性が交互に変化す
る高圧パルスを発生するものであり、スイッチドキャパ
シタ回路を構成する部品の耐圧を高めることなく、高圧
放電灯の始動を容易にすることができ、しかも高圧パル
スを印加する頻度が高くなり、高圧放電灯の始動が一層
容易になる。

【０１２２】請求項２４の発明は、請求項１９の発明に
おいて、セルを接続したスイッチドキャパシタ回路が、
ピーク電圧が放電灯の点灯維持電圧より大きい正弦波状
の半波とピーク電圧が放電灯の点灯維持電圧より小さい
正弦波状の半波とを一組以上含む半波群を交互に極性反
転した電圧を出力するものであり、放電灯のランプ電流
をほぼ一定範囲から逸脱しないように制御することにな
るから、ランプ電流の安定化のために必要な限流要素を
小型化しながらも安定に点灯させることができ、しか
も、正弦波状の半波を放電灯に印加するから輻射ノイズ
が少なくなる。

【０１２３】請求項２５の発明は、請求項１９の発明に
おいて、セルを接続したスイッチドキャパシタ回路が、
ピーク電圧が放電灯の点灯維持電圧より大きい正弦波の
半波を出力する期間と、電圧を出力しない休止期間とを
一組以上含む半波群を交互に極性反転した電圧を出力
し、休止期間を制御するものであり、放電灯のランプ電
流をほぼ一定範囲から逸脱しないように制御することに
なるから、ランプ電流の安定化のために必要な限流要素
を小型化しながらも安定に点灯させることができ、しか
も、正弦波状の半波を放電灯に印加するから輻射ノイズ
が少なくなる。さらに、正弦波状の半波を放電灯に印加
する期間と休止期間とを設けているから、スイッチドキ
ャパシタ回路は正弦波状の半波を印加する期間のみに出
力を発生させればよく、スイッチドキャパシタ回路の構
成が簡単になる。

【０１２４】請求項２６の発明は、請求項２４または請
求項２５の発明において、正弦波状の半波のピーク電圧
を変化させることによりスイッチドキャパシタ回路から
負荷への単位時間当たりの供給エネルギを調節して放電
灯を調光点灯させるものであり、放電灯のランプ電流を
ほぼ一定範囲から逸脱しないように制御することになる
から、ランプ電流の安定化のために必要な限流要素を小
型化しながらも安定に調光点灯させることができ、しか
も、正弦波状の半波を放電灯に印加するから輻射ノイズ
が少なくなる。

【０１２５】請求項２７の発明は、請求項２４ないし請
求項２６の発明において、半波群の極性反転時の前後に
おける電圧の立ち上がりおよび立ち下がりを、他の期間
における半波の立ち上がりおよび立ち下がりよりも急峻
にするものであり、極性判定時に周波数が変化すること
により、高圧放電灯を点灯させる際の音響共鳴現象の発
生を抑制することができ、立ち消えを防止することがで
きる。

【図面の簡単な説明】

【図１】本発明の実施形態１を示す回路図である。

【図２】本発明の実施形態２を示す回路図である。

【図３】同上の動作説明図である。

【図４】本発明の実施形態３の動作説明図である。

【図５】本発明の実施形態４を示す回路図である。

【図６】同上の動作説明図である。

【図７】本発明の実施形態５を示す回路図である。

【図８】（ａ）（ｂ）はそれぞれ同上に用いる高圧パル
ス発生回路の例を示す回路図である。

【図９】本発明の実施形態６に用いる高圧パルス発生回
路から出力されるパルス電圧の波形を示す動作説明図で
ある。

【図１０】本発明の実施形態７の動作説明図である。

【図１１】本発明の実施形態８の動作説明図である。

【図１２】同上の比較例の動作説明図である。

【図１３】本発明の実施形態９の動作説明図である。

【図１４】本発明の実施形態１０の動作説明図である。

【図１５】本発明の実施形態１１の動作説明図である。

【図１６】本発明の実施形態１２を示し、（ａ）は回路
図、（ｂ）は要部回路図である。

【図１７】同上の動作説明図である。

【図１８】本発明の実施形態１３を示す回路図である。

【図１９】同上の動作説明図である。

【図２０】本発明の原理説明図である。

【図２１】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２２】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２３】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２４】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２５】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２６】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２７】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２８】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図２９】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図３０】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図３１】本発明における貫通電流阻止・消費手段の配
置例を示す回路図である。

【図３２】同上に用いる貫通電流阻止・消費手段の構成
例を示す回路図である。

【図３３】従来例を示す回路図である。

【図３４】同上の動作説明図である。

【符号の説明】

Ｃ１〜Ｃ５ キャパシタ Ｃｚ キャパシタ Ｄ11〜Ｄ15 ダイオード ＤＣ 直流電源 Ｌ11〜Ｌ15 インダクタ Ｌｚ インダクタ ＰＧ 高圧パルス発生回路 Ｓ11〜Ｓ14 スイッチング素子 Ｓ21〜Ｓ24 スイッチング素子 Ｓ31〜Ｓ34 スイッチング素子 Ｓ41〜Ｓ44 スイッチング素子 Ｓ51〜Ｓ54 スイッチング素子 ＳＣ スイッチドキャパシタ回路 ＳＣｂ１〜ＳＣｂ５ セル Ｚ 負荷

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 和雄 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平９−47032（ＪＰ，Ａ) 特開 平６−351259（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/537

Claims (27)

(57)【特許請求の範囲】
1. 【請求項１】 電圧源となる電力変換用のキャパシタと
   前記キャパシタの極性を反転するスイッチング素子のブ
   リッジ回路とからなるセルを複数直列的に接続し、前記
   キャパシタの瞬時の接続個数を変化させて階段状に変化
   する交流波形を生成して負荷に供給する電力変換装置に
   おいて、前記ブリッジ回路を構成するスイッチング素子
   のスイッチング時に、前記キャパシタを電源とし、前記
   ブリッジ回路を構成する各スイッチング素子に逆並列に
   接続されたダイオードの寄生容量および逆方向電流によ
   るリカバリ電流によって貫通電流が流れるループ回路内
   に貫通電流を阻止・消費する貫通電流阻止・消費手段を
   有することを特徴とする電力変換装置。
2. 【請求項２】 前記貫通電流阻止・消費手段は、各セル
   の接続点に設けられていることを特徴とする請求項１記
   載の電力変換装置。
3. 【請求項３】 前記貫通電流阻止・消費手段は、各セル
   内のキャパシタと直列に設けたことを特徴とする請求項
   １記載の電力変換装置。
4. 【請求項４】 前記貫通電流阻止・消費手段は、各セル
   内のスイッチング素子と直列に設けたことを特徴とする
   請求項１記載の電力変換装置。
5. 【請求項５】 前記貫通電流阻止・消費手段は、インダ
   クタを含むことを特徴とする請求項１ないし請求項４の
   いずれかに記載の電力変換装置。
6. 【請求項６】 前記貫通電流阻止・消費手段は、抵抗を
   含むことを特徴とする請求項１ないし請求項５のいずれ
   かに記載の電力変換装置。
7. 【請求項７】 前記貫通電流阻止・消費手段は、貫通電
   流を阻止するインダクタと、インダクタに並列的であっ
   て貫通電流を消費する等価抵抗成分とであることを特徴
   とする請求項１ないし請求項６のいずれかに記載の電力
   変換装置。
8. 【請求項８】 前記貫通電流阻止・消費手段は、トラン
   スを用いていることを特徴とする請求項１ないし請求項
   ７記載の電力変換装置。
9. 【請求項９】 前記セルは、貫通電流阻止・消費手段を
   備えない第１のセルと、貫通電流阻止・消費手段を備え
   る第２のセルとを含むことを特徴とする請求項１記載の
   電力変換装置。
10. 【請求項１０】 前記貫通電流阻止・消費手段は、イン
    ダクタとダイオードとの並列回路よりなることを特徴と
    する請求項９記載の電力変換装置。
11. 【請求項１１】 負荷への出力電流の相対的に大きくな
    る期間に負荷電流経路にキャパシタの接続ないし切離し
    を行なうセルを前記第２のセルとしたことを特徴とする
    請求項９記載の電力変換装置。
12. 【請求項１２】 負荷への電流経路に対するキャパシタ
    の接続と切離しとのタイミングがどちらも出力電流の相
    対的に大きい期間であるセルと、負荷への電流経路に対
    するキャパシタの接続と切離しとのタイミングがどちら
    も出力電流の相対的に小さい期間であるセルとを持つよ
    うにスイッチング素子を制御し、負荷への出力電流が相
    対的に大きくなるときに負荷への電流経路に対するキャ
    パシタの接続と切離しとを行なうセルを前記第２のセル
    としたことを特徴とする請求項９記載の電力変換装置。
13. 【請求項１３】 出力電圧波形の１周期内でスイッチン
    グ素子がオンオフされる回数の相対的に多いセルを前記
    第２のセルとしたことを特徴とする請求項９記載の電力
    変換装置。
14. 【請求項１４】 前記負荷が放電灯であり、前記放電灯
    の点灯維持電圧よりも高い電圧と低い電圧とを繰り返し
    印加して前記放電灯を安定点灯させるように、前記各ス
    イッチング素子を制御することを特徴とする請求項１記
    載の電力変換装置。
15. 【請求項１５】 前記セルを接続したスイッチドキャパ
    シタ回路から出力される不連続波形の出力電圧をフィル
    タリングするフィルタ回路を前記スイッチドキャパシタ
    回路と負荷との間に接続したことを特徴とする請求項１
    記載の電力変換装置。
16. 【請求項１６】 前記スイッチドキャパシタ回路と前記
    フィルタ回路とにより負荷に正弦波状の電流を供給する
    ことを特徴とする請求項１５記載の電力変換装置。
17. 【請求項１７】 前記フィルタ回路はインダクタとキャ
    パシタとにより構成され、前記貫通電流阻止・消費手段
    はフィルタ回路のインダクタよりもインダクタンスの小
    さいインダクタを含むことを特徴とする請求項１５また
    は請求項１６記載の電力変換装置。
18. 【請求項１８】 前記負荷が白熱灯であり、電源投入時
    から白熱灯に印加される電圧を定格電圧まで徐々に上昇
    させるように前記各スイッチング素子を制御することを
    特徴とする請求項１記載の電力変換装置。
19. 【請求項１９】 前記放電灯が高圧放電灯であることを
    特徴とする請求項１４記載の電力変換装置。
20. 【請求項２０】 極性が交互に反転する第１の矩形波電
    圧に第１の矩形波電圧よりも高い周波数の第２の矩形波
    電圧を重畳することによって、前記高圧放電灯の点灯維
    持電圧よりも高い電圧と低い電圧とを繰り返す電圧を前
    記高圧放電灯に印加するように前記各スイッチング素子
    を制御することを特徴とする請求項１９記載の電力変換
    装置。
21. 【請求項２１】 前記第２の矩形波電圧の立ち上がりお
    よび立ち下がりを傾斜させたことを特徴とする請求項２
    ０記載の電力変換装置。
22. 【請求項２２】 前記セルを接続したスイッチドキャパ
    シタ回路と前記高圧放電灯との間に、前記高圧放電灯の
    始動に必要なパルス電圧を発生する高圧パルス発生回路
    を設け、高圧放電灯と高圧パルス発生回路との直列回路
    に高周波通過用のキャパシタを並列接続して成ることを
    特徴とする請求項１９ないし請求項２１のいずれかに記
    載の電力変換装置。
23. 【請求項２３】 前記高圧パルス発生回路は、極性が交
    互に変化する高圧パルスを発生することを特徴とする請
    求項２２記載の電力変換装置。
24. 【請求項２４】 前記セルを接続したスイッチドキャパ
    シタ回路は、ピーク電圧が放電灯の点灯維持電圧より大
    きい正弦波状の半波とピーク電圧が放電灯の点灯維持電
    圧より小さい正弦波状の半波とを一組以上含む半波群を
    交互に極性反転した電圧を出力することを特徴とする請
    求項１９記載の電力変換装置。
25. 【請求項２５】 前記セルを接続したスイッチドキャパ
    シタ回路は、ピーク電圧が放電灯の点灯維持電圧より大
    きい正弦波の半波を出力する期間と、電圧を出力しない
    休止期間とを一組以上含む半波群を交互に極性反転した
    電圧を出力し、前記休止期間を制御することを特徴とす
    る請求項１９記載の電力変換装置。
26. 【請求項２６】 正弦波状の半波のピーク電圧を変化さ
    せることにより前記スイッチドキャパシタ回路から負荷
    への単位時間当たりの供給エネルギを調節して放電灯を
    調光点灯させることを特徴とする請求項２４または請求
    項２５記載の電力変換装置。
27. 【請求項２７】 前記半波群の極性反転時の前後におけ
    る電圧の立ち上がりおよび立ち下がりを、他の期間にお
    ける半波の立ち上がりおよび立ち下がりよりも急峻にす
    ることを特徴とする請求項２４ないし請求項２６のいず
    れかに記載の電力変換装置。