JP3402082B2

JP3402082B2 - 電力変換装置

Info

Publication number: JP3402082B2
Application number: JP19669396A
Authority: JP
Inventors: 隆司神田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1996-07-25
Filing date: 1996-07-25
Publication date: 2003-04-28
Anticipated expiration: 2016-07-25
Also published as: JPH1042576A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電圧をスイッ
チドキャパシタ回路を用いて高周波交流電圧に変換する
電力変換装置に関するものである。

【０００２】

【従来の技術】従来より微小なインダクタとスイッチド
キャパシタを利用して直流電源から滑らかな交流出力を
得る電力変換回路として図１８に示すような回路があ
る。本従来例の回路構成は、ダイオードＤｊ、単方向ス
イッチ素子Ｓｊ１、キャパシタＣｊ（ｊ＝１〜５）の直
列回路を並列に接続し、単一直流電源ＤＣにスイッチ素
子Ｓｓ、インダクタＬ１を介してこの並列回路を接続
し、スイッチ素子ＳｓとインダクタＬ１の交点とグラン
ドの間にダイオードＤｓを接続してキャパシタＣ１〜Ｃ
５の充電部を構成する。更に、単方向スイッチ素子（例
えばＭＯＳＦＥＴ）Ｓｊ２ａ、Ｓｊ２ｂ（ｊ＝１〜５）
のソース同士を接続してなる双方向スイッチ素子（図１
９参照）とキャパシタＣｊとの直列回路を並列に接続
し、インダクタＬ２を介して負荷回路１に接続して電力
変換部を構成し、これらの制御回路（図中に記さず）よ
り成る。負荷回路１は、負荷Ｚと、この負荷Ｚへの出力
極性を反転させるためのスイッチ素子Ｓｚ１〜Ｓｚ４よ
りなるフルブリッジ回路と、負荷用キャパシタＣｚの並
列回路よりなる。

【０００３】この回路の動作について説明すると、直流
電源ＤＣからインダクタＬ１を介してキャパシタＣ１〜
Ｃ５にＶ１０＜Ｖ２０＜Ｖ３０＜Ｖ４０＜Ｖ５０の電圧
関係で異なる電圧で充電し、キャパシタＣ１〜Ｃ５をイ
ンダクタＬ２を介して１つずつ順番に負荷回路１に接続
することにより負荷電圧を滑らかに変化させ、負荷Ｚに
交流電圧を供給する。また、微小インダクタＬ１、Ｌ２
を介して共振的に電力を伝達することにより電力伝達効
率を向上するものである。

【０００４】更に、他の従来例として図２０に示すよう
な回路がある。本従来例は、複数個のキャパシタ（Ｃ１
〜Ｃ５）を直流電源ＤＣ（電圧Ｅ）で一括並列充電し、
任意の個数のキャパシタを任意の極性に直列放電するこ
とにより、負荷に−５Ｅ、−４Ｅ、−３Ｅ、−２Ｅ、−
Ｅ、０、Ｅ、２Ｅ、３Ｅ、４Ｅ、５Ｅの電圧Ｖｓｃを供
給することができるスイッチドキャパシタ回路ＳＣを備
え、その出力に微小インダクタＬｚと微小キャパシタＣ
ｚより成るフィルタ回路を接続し、微小キャパシタＣｚ
と並列に負荷Ｚを接続したものである。

【０００５】上記スイッチドキャパシタ回路ＳＣの構成
は、５個のスイッチドキャパシタセルＳＣｍ（ｍ＝１、
２、３、４、５）の直列回路とその充電回路より構成さ
れる。各スイッチドキャパシタセルＳＣｍは、相補的に
動作するスイッチ素子Ｓｍ１、Ｓｍ２及びＳｍ３、Ｓｍ
４の直列回路と、スイッチ素子Ｓｍ３とＳｍ１の接続点
とＳｍ４とＳｍ２の接続点の間に接続されたキャパシタ
Ｃｍとでブリッジを構成したもので、各セルはＳｍ１と
Ｓｍ２の接続点とＳｎ３とＳｎ４の接続点（ｍ≠ｎ）を
接続することにより直列接続される。さらに、これらス
イッチ素子を逆並列ダイオードを持つＭＯＳＦＥＴで実
現する場合、各スイッチ素子Ｓｍ１、Ｓｍ２及びＳｍ
３、Ｓｍ４は、それぞれキャパシタＣｍのプラス側がド
レイン、マイナス側がソースとなるように直列接続す
る。

【０００６】スイッチドキャパシタ回路ＳＣの出力は、
スイッチドキャパシタセルＳＣ１、ＳＣ２、…、ＳＣ５
の直列回路の両端のセルから取り出し、具体的にはスイ
ッチ素子Ｓ１１とＳ１２の接続点と、スイッチ素子Ｓ５
３とＳ５４の接続点の間に負荷回路を接続する。

【０００７】また、各スイッチドキャパシタセルＳＣｍ
ヘの並列充電回路は、ダイオードＤ１〜Ｄ５のカソード
を各キャパシタＣ１〜Ｃ５のプラス側に接続し、アノー
ド同士を接続して直流電源ＤＣとスイッチ素子Ｓ６の直
列回路に接続し、スイッチ素子Ｓ１１、Ｓ１３、Ｓ２
１、…、Ｓ４３、Ｓ５１、Ｓ５３の直列回路（スイッチ
列Ａとする）の中点であるスイッチ素子Ｓ３３とＳ３１
の接続点に接続する。スイッチ素子Ｓ１２、Ｓ１４、Ｓ
２２、…、Ｓ５２、Ｓ５４（スイッチ列Ｂとする）をオ
フし、スイッチ列Ａを全てオンして、スイッチ素子Ｓ６
をオンすることにより、各キャパシタＣ１〜Ｃ５をスイ
ッチ列Ｂに接続された側をプラスとして全て同電圧Ｅで
並列に充電する。

【０００８】次に、図２１をもとに負荷Ｚに交流電圧を
供給する制御方法について説明する。初期状態として、
各キャパシタＣ１〜Ｃ５が全て同電圧Ｅで等しく充電さ
れており、スイッチ列Ａが全てオン、スイッチ列Ｂが全
てオフしているとする。時刻ｔ０にスイッチ素子Ｓ１３
をオフ、スイッチ素子Ｓ１４をオンすると、スイッチ素
子Ｓ１１、キャパシタＣ１、スイッチ素子Ｓ１４、スイ
ッチ素子Ｓ２１、Ｓ２３、Ｓ３１、Ｓ３３、Ｓ４１、Ｓ
４３、Ｓ５１、Ｓ５３の経路でキャパシタＣ１がプラス
方向に負荷Ｚに接続されて、スイッチドキャパシタ回路
ＳＣの出力Ｖｓｃが＋Ｅとなる。時刻ｔ１にスイッチ素
子Ｓ２３をオフ、スイッチ素子Ｓ２４をオンすると、ス
イッチ素子Ｓ１１、キャパシタＣ１、スイッチ素子Ｓ１
４、Ｓ２１、キャパシタＣ２、スイッチ素子Ｓ２４、Ｓ
３１、Ｓ３３、Ｓ４１、Ｓ４３、Ｓ５１、Ｓ５３の経路
でキャパシタＣ１とＣ２が直列にプラス方向に負荷Ｚに
接続されて、スイッチドキャパシタ回路ＳＣの出力Ｖｓ
ｃが＋２Ｅとなる。同様の制御により、キャパシタＣ
３、Ｃ４、Ｃ５も順次プラス方向に直列接続することに
より、スイッチドキャパシタ回路ＳＣの出力Ｖｓｃが順
次＋３Ｅ、＋４Ｅ、＋５Ｅとステップ状に上がって行
く。

【０００９】次に、時刻ｔ３にスイッチ素子Ｓ５４をオ
フ、スイッチ素子Ｓ５３をオンすると、キャパシタＣ５
が負荷電流経路から切り離されて、スイッチドキャパシ
タ回路ＳＣの出力Ｖｓｃは＋４Ｅに下がる。同様に順次
キャパシタＣ４、Ｃ３、Ｃ２、Ｃ１と負荷電流経路から
切り離すことにより、スイッチドキャパシタ回路ＳＣの
出力Ｖｓｃは階段状に＋３Ｅ、＋２Ｅ、＋Ｅ、０と下が
る。時刻ｔ４に全てのキャパシタＣ１〜Ｃ５が負荷電流
経路から切り離されて、スイッチ列Ａが全てオン、スイ
ッチ列Ｂが全てオフすると、スイッチ素子Ｓ６をオンし
てキャパシタＣ１〜Ｃ５を並列に直流電源ＤＣから充電
する。充電が完了する時刻ｔ５にスイッチ素子Ｓ６をオ
フし、スイッチ素子Ｓ１１をオフ、スイッチ素子Ｓ１２
をオンすると、スイッチ素子Ｓ１２、キャパシタＣ１、
スイッチ素子Ｓ１３、Ｓ２１、Ｓ２３、Ｓ３１、Ｓ３
３、Ｓ４１、Ｓ４３、Ｓ５１、Ｓ５３の経路でキャパシ
タＣ１がマイナス方向に負荷Ｚに接続されて、スイッチ
ドキャパシタ回路ＳＣの出力Ｖｓｃが−Ｅとなる。同様
の制御により、キャパシタＣ２、Ｃ３、Ｃ４、Ｃ５も順
次マイナス方向に直列接続することにより、スイッチド
キャパシタ回路ＳＣの出力Ｖｓｃが順次−２Ｅ、−３
Ｅ、−４Ｅ、−５Ｅとステップ状に変化する。スイッチ
ドキャパシタ回路ＳＣの出力Ｖｓｃが−５Ｅになると、
時刻ｔ７にキャパシタＣ５を電流経路から切り離し、ス
イッチドキャパシタ回路ＳＣの出力Ｖｓｃは−４Ｅにな
る。同様にキャパシタＣ４、Ｃ３、Ｃ２、Ｃ１を電流経
路から切り離すことにより、スイッチドキャパシタ回路
ＳＣの出力Ｖｓｃは時刻ｔ８にゼロに戻る。以上、時刻
ｔ０〜ｔ８の動作を行えば、スイッチドキャパシタ回路
ＳＣは階段状に−５Ｅ〜５Ｅの振幅を持つ交流を負荷Ｚ
に印加する。負荷部の微小インダクタＬｚと微小キャパ
シタＣｚはスイッチドキャパシタ回路ＳＣの出力する１
ステップの階段波形をフィルタリングして滑らかな波形
にすれば、負荷Ｚには図３に示すような滑らかな交流電
圧Ｖｚが供給できる。

【００１０】

【発明が解決しようとする課題】第１の従来例において
は、スイッチドキャパシタ回路と小さなＬＣフィルタと
ブリッジ回路を組み合わせることにより負荷に高調波歪
の少ない電力を供給することができるが、基本的に異な
る電圧を持つ複数のキャパシタを並列的に順次切り替え
て使うので、各スイッチ素子は最大出力電圧相当の耐圧
を持つ必要がある。一般に、二重拡散ＭＯＳＦＥＴのチ
ップ面積Ａはドレイン・ソース間の耐圧ＢＶｄｓが一定
の電圧ＢＶｄｓｓ（現状の市販の素子では約１００Ｖ）
以上であれば、ＢＶｇｓの２乗に比例し、オン抵抗Ｒｏ
ｎに反比例する傾向にある。さらに、チップ面積は耐圧
がＢＶｄｓｓ以下に下がってもあまり小さくならない傾
向にある。従って耐圧の高い素子はチップ面積が大きく
なる傾向にある。また、１つの双方向スイッチを実現す
るために、図１９のように、２つの片方向スイッチ素子
Ｑａ，Ｑｂが必要となり、したがって、スイッチ素子の
個数も多くなり、電力変換回路全体で見たときにスイッ
チ素子のチップ面積の合計はかなり大きくなる。

【００１１】一方、第２の従来例においては、単一の低
電圧キャパシタを直列的に接続し或いは切り離して複数
の電圧を作り、小さなＬＣフィルタにより負荷に滑らか
な交流電圧を供給するため、各スイッチ素子は低耐圧で
チップ面積の小さいものが利用できる。しかし、スイッ
チ素子の個数は増加し、更にほとんどのスイッチ素子は
基準電位が変動するハイサイドスイッチであるため制御
回路は複雑となる。

【００１２】以上のように従来例では、高耐圧大面積の
スイッチ素子を必要とする、或いは、スイッチ素子の個
数が増加し、制御回路が複雑になるという課題があっ
た。

【００１３】

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、電圧源となるキャパシタと上
記キャパシタの極性を反転するブリッジ回路より成るセ
ルを１組以上直列接続して成るスイッチドキャパシタ回
路を負荷に接続し、上記セルのキャパシタを電圧源から
並列に充電する手段を具備し、上記セルのキャパシタが
任意の個数、任意の極性で直列接続されることにより負
荷に交流出力を供給する制御を行う電力変換装置におい
て、上記負荷は放電灯であり、出力電圧が異なる上記セ
ルを組み合わせて直列接続することにより上記スイッチ
ドキャパシタ回路が上記セルの個数以上の電圧を出力す
ると共に、上記スイッチドキャパシタ回路の出力電圧の
振幅を上記セルの組み替えにより上記放電灯の特性電圧
よりも大きい又は小さい２値に交互に切り替え制御する
ことを特徴とするものである。

【００１４】

【実施の形態】本発明の１つの実施の形態を図１に示
す。上述の第２の従来例では、直流電源ＤＣから５つの
キャパシタＣ１〜Ｃ５を等しく同電圧Ｅに充電し、これ
らを直列に組み合わせることにより正負５レベルずつの
電圧を生成したのに対し、図１の回路では、スイッチド
キャパシタセルをＳＣ１、ＳＣ２、ＳＣ３の３つとし、
キャパシタＣ１とＣ２を２Ｅ、キャパシタＣ３とＣ４を
Ｅと異なる電圧に充電し、Ｅ、２Ｅ、Ｅ＋２Ｅ、２Ｅ＋
２Ｅ、Ｅ＋２Ｅ＋２Ｅとこれらを組み合わせて、第２の
従来例よりもスイッチ素子の個数を減らしても正負５レ
ベルの電圧を生成するものである。

【００１５】第２の従来例との違いを中心に説明する。
直流電源ＤＣは２Ｅの電圧を持つ。スイッチドキャパシ
タ回路ＳＣは３つのスイッチドキャパシタセルＳＣ１〜
ＳＣ３を含み、スイッチドキャパシタセルＳＣ３におい
ては、１つのキャパシタＣ３の代わりに、２つの容量の
等しいキャパシタＣ３、Ｃ４及びダイオードＤ３１〜Ｄ
３３により構成される直列充電・並列放電回路が接続さ
れる。スイッチドキャパシタセルＳＣ３の動作は、充電
時にはスイッチ列Ａがオンしているため、スイッチ素子
Ｓ６がオンすると、ダイオードＤ３１は順バイアスされ
て、直流電源ＤＣ、ダイオードＤ３、キャパシタＣ４、
ダイオードＤ３１、キャパシタＣ３、スイッチ素子Ｓ３
１、Ｓ２３の径路でキャパシタＣ３＋Ｃ４を直列充電す
る。ダイオードＤ３３、Ｄ３２は逆バイアスのためオフ
している。ここで、キャパシタＣ３、Ｃ４の初期電荷が
等しければ、それぞれ等しい電圧Ｅに充電される。スイ
ッチ素子Ｓ３１、Ｓ３４がオンして、スイッチドキャパ
シタセルＳＣ３が正電圧で負荷Ｚに接続されるとき、ス
イッチドキャパシタセルＳＣ３の電流はスイッチ素子Ｓ
３１からＳ３４の方向に流れ、キャパシタＣ３、Ｃ４が
放電しようとすると、ダイオードＤ３１が逆バイアスさ
れてオフし、ダイオードＤ３２、Ｄ３３が順バイアスさ
れるとオンして、スイッチ素子Ｓ３１、ダイオードＤ３
３、キャパシタＣ４、スイッチ素子Ｓ３４の径路及びス
イッチ素子Ｓ３１、キャパシタＣ３、ダイオードＤ３
２、スイッチ素子Ｓ３４の径路で並列的に負荷Ｚに接続
され、スイッチドキャパシタセルＳＣ３は負荷Ｚに電圧
Ｅを印加する。一方、スイッチ素子Ｓ３２、Ｓ３３がオ
ンしてスイッチドキャパシタセルＳＣ３が負電圧で負荷
Ｚに接続されるとき、スイッチドキャパシタセルＳＣ３
の電流はスイッチ素子Ｓ３３からＳ３２の方向に流れ、
キャパシタＣ３、Ｃ４に電流が流れようとすると、ダイ
オードＤ３１が逆バイアスされてオフし、ダイオードＤ
３２、Ｄ３３が順バイアスされてオンして、スイッチ素
子Ｓ３３、ダイオードＤ３３、キャパシタＣ４、スイッ
チ素子Ｓ３２の径路及びスイッチ素子Ｓ３３、キャパシ
タＣ３、ダイオードＤ３２、スイッチ素子Ｓ３２の径路
で並列的に負荷Ｚに接続され、スイッチドキャパシタセ
ルＳＣ３は負荷Ｚに電圧−Ｅを印加する。キャパシタＣ
３、Ｃ４は毎回同じ条件で充放電を繰り返すため、その
電圧はＶｃ３＝Ｖｃ４＝Ｅとなる。

【００１６】図１の回路の全体動作を図２により説明す
る。初期状態としてキャパシタＣ１、Ｃ２が電源電圧２
Ｅ、キャパシタＣ３、Ｃ４がＥで充電されており、スイ
ッチ列Ａが全てオン、スイッチ列Ｂが全てオフしている
ものとする。時刻ｔ０にスイッチ素子Ｓ３３をオフ、ス
イッチ素子Ｓ３４をオンすると、スイッチ素子Ｓ１１、
Ｓ１３、Ｓ２１、Ｓ２３、Ｓ３１を介して、キャパシタ
Ｃ３とダイオードＤ３２の直列回路及びダイオードＤ３
３とキャパシタＣ４の直列回路を並列接続した回路、及
びスイッチ素子Ｓ３４の径路でキャパシタＣ３、Ｃ４が
並列にプラス方向に負荷Ｚに接続されて、スイッチドキ
ャパシタ回路ＳＣの出力Ｖｓｃが＋Ｅとなる。次に、時
刻ｔ１にスイッチ素子Ｓ３４をオフ、スイッチ素子Ｓ３
３をオン、スイッチ素子Ｓ１３をオフ、スイッチ素子Ｓ
１４をオンすると、スイッチ素子Ｓ１１、キャパシタＣ
１、スイッチ素子Ｓ１４、Ｓ２１、Ｓ２３、Ｓ３１、Ｓ
３３の径路でキャパシタＣ１がプラス方向に負荷Ｚに接
続されて、スイッチドキャパシタ回路ＳＣの出力Ｖｓｃ
が＋２Ｅとなる。次に、時刻ｔ２にスイッチ素子Ｓ３３
がオフ、スイッチ素子Ｓ３４がオンすると、キャパシタ
Ｃ１とキャパシタＣ３、Ｃ４の並列回路が直列接続され
て、２Ｅ＋Ｅ＝３Ｅがプラス方向に負荷Ｚに接続され
る。以下、図２に示すように、キャパシタＣ１とＣ２を
直列接続して２Ｅ＋２Ｅ＝４Ｅ、キャパシタＣ１、Ｃ２
の直列回路とキャパシタＣ３とＣ４の並列回路を直列接
続して２Ｅ＋２Ｅ＋Ｅ＝５Ｅを順次負荷Ｚに印加する。

【００１７】次に、時刻ｔ３〜ｔ４では、時刻ｔ０〜ｔ
３とは逆に順次直列キャパシタを切り離して行き、階段
状に４Ｅ、３Ｅ、２Ｅ、Ｅ、０と出力Ｖｓｃを下げてい
く。時刻ｔ４に全てのキャパシタが負荷電流経路から切
り離されて、スイッチ列Ａが全てオン、スイッチ列Ｂが
全てオフすると、スイッチ素子Ｓ６をオンしてキャパシ
タＣ１、Ｃ２、及びキャパシタＣ３とＣ４の直列回路を
直流電源ＤＣから並列に充電する。充電が完了する時刻
ｔ５にスイッチ素子Ｓ６をオフし、スイッチ素子Ｓ３１
をオフ、スイッチ素子Ｓ３２をオンすると、スイッチ素
子Ｓ１１、Ｓ１３、Ｓ２１、Ｓ２３、Ｓ３２を介して、
キャパシタＣ３とダイオードＤ３２の直列回路及びダイ
オードＤ３３とキャパシタＣ４の直列回路を並列接続し
た回路、及びスイッチ素子Ｓ３３の径路でキャパシタＣ
３、Ｃ４が並列にマイナス方向に負荷Ｚに接続されて、
スイッチドキャパシタ回路ＳＣの出力Ｖｓｃが−Ｅとな
る。以降、キャパシタＣ１をマイナス方向に接続して−
２Ｅ、キャパシタＣ１とキャパシタＣ３、Ｃ４の並列回
路をマイナス方向に直列に接続して−３Ｅ、キャパシタ
Ｃ１、Ｃ２を直列にマイナス方向に接続して−４Ｅ、キ
ャパシタＣ１、Ｃ２の直列回路とキャパシタＣ３、Ｃ４
の並列回路をマイナス方向に直列に接続して−５Ｅと
し、スイッチドキャパシタ回路ＳＣの出力Ｖｓｃが順次
−２Ｅ、−３Ｅ、−４Ｅ、−５Ｅとステップ状に変化す
る。時刻ｔ７〜ｔ８は時刻ｔ５〜ｔ７とは逆に順次直列
キャパシタを切り離して行き、階段状に−４Ｅ、−３
Ｅ、−２Ｅ、−Ｅと出力Ｖｓｃを変化させて行くことに
より、スイッチドキャパシタ回路ＳＣの出力Ｖｓｃは時
刻ｔ８にゼロに戻る。

【００１８】以上、時刻ｔ０〜ｔ８の動作を行えば、ス
イッチドキャパシタ回路ＳＣは階段状に−５Ｅ〜５Ｅの
振幅を持つ交流電圧を負荷Ｚに印加する。負荷部の微小
インダクタＬｚと微小キャパシタＣｚはスイッチドキャ
パシタ回路ＳＣの出力する１ステップの階段波形をフィ
ルタリングして滑らかな波形にすれば、負荷Ｚには図５
に示すような滑らかな交流電圧Ｖｚを供給できる。

【００１９】以上のように、図１に示す本発明の電力変
換回路では、第２の従来例に示すスイッチドキャパシタ
セル５段の回路と同様の出力が３段のスイッチドキャパ
シタセルにより構成され、スイッチドキャパシタ部を構
成するスイッチ素子の個数も５分の３に低減することが
可能で、制御回路も簡略化可能となる。更に電源電圧及
び各スイッチ素子の耐圧は、第２の従来例の２倍になる
が、出力最大電圧の５分の２に抑えることができる。

【００２０】図３は本発明の実施例の回路図を示す。本
実施例は図１の基本回路におけるダイオードＤ３１に逆
並列にスイッチ素子Ｓ３５を接続することにより、キャ
パシタＣ３とＣ４を直列放電可能とし、正負６レベルの
出力を可能とするものである。スイッチドキャパシタセ
ルＳＣ３の充電時には、図１の基本回路と同様に、ダイ
オードＤ３からキャパシタＣ４、ダイオードＤ３１、キ
ャパシタＣ３を通って直流電源ＤＣ（電圧２Ｅ）から充
電する。キャパシタＣ３、Ｃ４の初期電荷が等しけれ
ば、キャパシタＣ３、Ｃ４は共に電圧Ｅに充電される。
スイッチドキャパシタセルＳＣ３が＋Ｅ又は−Ｅを負荷
Ｚに印加する場合には、スイッチ素子Ｓ３５をオフし
て、図１の基本回路と同様に、キャパシタＣ３とダイオ
ードＤ３２の直列回路及びダイオードＤ３３とキャパシ
タＣ４の直列回路を並列接続して出力する。また、スイ
ッチドキャパシタセルＳＣ３が＋２Ｅ又は−２Ｅを負荷
Ｚに印加する場合には、スイッチ素子Ｓ３５をオンし
て、キャパシタＣ３、スイッチ素子Ｓ３５、キャパシタ
Ｃ４の直列回路で＋２Ｅ又は−２Ｅの電圧を出力する。

【００２１】本実施例の全体動作を図４により説明す
る。図１の基本回路と違う点は、キャパシタＣ３とＣ４
が並列接続されて、スイッチドキャパシタ回路ＳＣの出
力Ｖｓｃが＋５Ｅであるときに、時刻ｔ３にスイッチ素
子Ｓ３５をオンして、スイッチ素子Ｓ１１、キャパシタ
Ｃ１、スイッチ素子Ｓ１４、Ｓ２１、キャパシタＣ２、
スイッチ素子Ｓ２４、Ｓ３１、キャパシタＣ３、スイッ
チ素子Ｓ３５、キャパシタＣ４、スイッチ素子Ｓ３４の
径路で電流が流れて、スイッチドキャパシタ回路ＳＣの
出力Ｖｓｃが＋６Ｅとなる。更に、時刻ｔ８にも同様
に、スイッチ素子Ｓ３５をオンすることによりキャパシ
タＣ３、Ｃ４を直列接続し、−６Ｅを出力する。キャパ
シタＣ３、Ｃ４は並列接続或いは直列接続されて均等に
放電するため、直列充電時にはキャパシタＣ３、Ｃ４は
共に電圧Ｅに充電される。

【００２２】以上のような制御によって、正負６レベル
の階段状電圧を負荷回路に出力することにより、正負５
レベルのときよりもきめ細かい電圧を出力し、より小さ
なフィルタ回路Ｌｚ、Ｃｚにより、より滑らかな負荷電
圧を得ることが可能となる。更に電源電圧に対する昇圧
比が３倍となるため、電源電圧を図１の基本回路に比べ
て６分の５に下げることが可能で、各スイッチ素子の耐
圧もそれに比例して下げることが可能となる。更に、ス
イッチ素子Ｓ３５として縦方向ＭＯＳＦＥＴを使用する
と、そのボディダイオードでダイオードＤ３１は代用で
きる。

【００２３】図５は本発明の他の実施例の回路図を示
す。上述の図３の実施例がＥ、Ｅ、２Ｅ、２Ｅの電圧を
持つ４つのキャパシタＣ１〜Ｃ４を組み合わせて正負６
レベルの電圧を出力するのに対して、本実施例では、３
Ｅ、２Ｅ、Ｅの電圧を持つ３つのキャパシタＣ１〜Ｃ３
を組み合わせて正負６レベルの出力を可能とするもので
ある。

【００２４】以下、図５の実施例について、図３の実施
例との違いを中心に説明する。直流電源ＤＣは３Ｅの電
圧を持つ。スイッチドキャパシタ回路ＳＣは２つのスイ
ッチドキャパシタセルＳＣ１、ＳＣ２を含み、このう
ち、スイッチドキャパシタセルＳＣ２は、図３の実施例
のスイッチドキャパシタセルＳＣ３と同様に、直列充電
・並列放電回路の２個のキャパシタＣ２、Ｃ３の間のダ
イオードＤ２１に逆並列にスイッチ素子Ｓ２７を接続し
たもので、更に各キャパシタＣ２，Ｃ３を並列接続する
ためのダイオードＤ２３、Ｄ２２と直列にスイッチ素子
Ｓ２５、Ｓ２６を接続してなる。また、キャパシタＣ３
の容量は、キャパシタＣ２の２倍に設定する。従って、
キャパシタＣ２、Ｃ３を直列充電すると、その電圧はＶ
ｃ２＝２×Ｖｃ３となる。従って、キャパシタＣ２、Ｃ
３の直列回路を３Ｅで充電すると、Ｖｃ２＝２Ｅ、Ｖｃ
３＝Ｅになる。

【００２５】本実施例では、図３の実施例と違って、新
たに接続されたスイッチ素子Ｓ２５、Ｓ２６のどちらか
一方をオフすることによりキャパシタＣ２、Ｃ３のどち
らか一方のみを負荷回路に接続することが可能となる。
例えば、スイッチ素子Ｓ２５をオン、スイッチ素子Ｓ２
６、Ｓ２７をオフすることにより、スイッチドキャパシ
タセルＳＣ２の出力はキャパシタＣ３のみでＥとなる。
また、スイッチ素子Ｓ２６をオン、スイッチ素子Ｓ２
５、Ｓ２７をオフすることにより、スイッチドキャパシ
タセルＳＣ２の出力はキャパシタＣ２のみで２Ｅとな
る。さらに、スイッチ素子Ｓ２７をオン、スイッチ素子
Ｓ２５、Ｓ２６をオフすることにより、スイッチドキャ
パシタセルＳＣ２の出力は、キャパシタＣ２、Ｃ３が直
列接続されて３Ｅとなる。キャパシタＣ１は電源電圧３
Ｅに充電されるため、Ｃ１、Ｃ２、Ｃ３を直列に組み合
わせることにより、図６のＶｓｃに示すようにＥ（＝Ｃ
３）、２Ｅ（＝Ｃ２）、３Ｅ（＝Ｃ１）、４Ｅ（＝Ｃ１
＋Ｃ３）、５Ｅ（＝Ｃ１＋Ｃ２）、６Ｅ（＝Ｃ１＋Ｃ２
＋Ｃ３）の正負６レべルの出力を可能とするものであ
る。

【００２６】以上のように、本実施例は電源電圧（３
Ｅ）に対する出力電圧Ｖｓｃの昇圧比は２倍と小さい
が、スイッチドキャパシタセル２つで図３の実施例と同
様の出力を得ることが可能となる。

【００２７】また、上述の図５の実施例におけるキャパ
シタＣ１の代わりに、図７の実施例のように、直流電源
ＤＣを直接接続すれば、スイッチドキャパシタ回路ＳＣ
は２つのキャパシタＣ２、Ｃ３により構成できる。この
図７の実施例では、直流電源ＤＣからキャパシタＣ２、
Ｃ３に充電するため、直流電源ＤＣからスイッチ素子Ｓ
６、逆流防止用ダイオードＤ２を介してキャパシタＣ
３、ダイオードＤ２１、キャパシタＣ２の直列回路に接
続し、上記各実施例で各キャパシタを充電するタイミン
グと同じタイミングでキャパシタＣ２、Ｃ３の直列回路
を充電するものである。

【００２８】上述の各実施例では、単一の直流電源ＤＣ
より複数のキャパシタに異なる電圧で充電し、これらを
組み合わせて多レベルの階段状波形を得て、微小なフィ
ルタリング回路で滑らかな出力波形を得るものであっ
た。これに対して、図８の実施例は異なる電源により複
数のキャパシタに異なる電圧を充電するものである。図
８の回路においては、異なる直流電圧源ＤＣ１、ＤＣ
２、ＤＣ３をそれぞれスイッチ素子Ｓ１６、Ｓ２６、Ｓ
３６及び逆流防止ダイオードＤ１、Ｄ２、Ｄ３を介して
キャパシタＣ１、Ｃ２、Ｃ３に接続してある。キャパシ
タＣ１〜Ｃ３は異なる直流電圧源ＤＣ１〜ＤＣ３により
独立して充電されるため、異なる電圧に充電可能であ
る。ここで、例えば、ＤＣ１＝Ｅ、ＤＣ２＝２Ｅ、ＤＣ
３＝３ＥでＣ１＝Ｅ、Ｃ２＝２Ｅ、Ｃ３＝３Ｅに充電さ
れたとすると、図５の実施例と同様に、キャパシタＣ１
〜Ｃ３を直列に組み合わせて正負６レベルの出力が可能
となる。

【００２９】また、図９の実施例は、図８の実施例と同
様に、異なる電源により複数のキャパシタに異なる電圧
を充電するものであるが、本実施例では特に、直流電圧
源ＤＣ１、ＤＣ２、ＤＣ３がそれぞれ等しくＥの電圧を
持ち、これらが直列接続され、キャパシタＣ１には直流
電圧源ＤＣ１とＤＣ２の接続点からスイッチ素子Ｓ１
６、ダイオードＤ１を介してＥを、キャパシタＣ２には
直流電圧源ＤＣ２とＤＣ３の接続点からスイッチ素子Ｓ
２６、ダイオードＤ２を介して直流電圧源ＤＣ１とＤＣ
２の直列電圧２Ｅを、キャパシタＣ３には直流電圧源Ｄ
Ｃ１、ＤＣ２、ＤＣ３の直列回路からスイッチ素子Ｓ３
６、ダイオードＤ３を介して３Ｅの電圧を充電する。こ
のように、キャパシタＣ１〜Ｃ３にＥ、２Ｅ、３Ｅを充
電して、図５の実施例と同様に正負６レベルの階段状出
力を得ることができる。本実施例の直流電圧源ＤＣ１〜
ＤＣ３は、乾電池や太陽電池等のバッテリー電源で容易
に構成可能であり、バッテリーの直列電圧よりも高い電
圧及びバッテリーの個数よりも多いレベルの電圧が出力
可能であり、大きな共振回路を必要としないため、ＤＣ
−ＡＣ変換を必要とするバッテリー機器の小型化が可能
となる。

【００３０】次に、図１０の実施例は、図１の基本回路
におけるスイッチドキャパシタ回路ＳＣの電源として、
異なる電圧源を利用して多段の出力電圧を得るものであ
る。具体的には、２Ｅの電圧を持つ直流電圧源ＤＣ１、
ＤＣ２を図９の実施例と同様に直列接続し、直流電圧源
ＤＣ２のマイナス側をキャパシタＣ２のマイナス側に接
続する。直流電圧源ＤＣ１とＤＣ２の接続点からスイッ
チ素子Ｓ２６を介して、ダイオードＤ２とキャパシタＣ
２の直列回路を、また、ダイオードＤ３を介してキャパ
シタＣ３、ダイオードＤ３１、キャパシタＣ４の直列回
路に接続する。また、直流電圧源ＤＣ１からスイッチ素
子Ｓ１６、ダイオードＤ１を介してキャパシタＣ１を接
続する。

【００３１】本実施例の動作は図１１及び図１２に示す
ように、時刻ｔ８でスイッチＳ１６、Ｓ２６をオンし
て、キャパシタＣ１は直流電圧源ＤＣ１、ＤＣ２の直列
回路から４Ｅで充電し、キャパシタＣ２は直流電圧源Ｄ
Ｃ２から２Ｅで充電し、キャパシタＣ３、Ｃ４は直列接
続されて直流電圧源ＤＣ２から２Ｅで充電し、結果とし
て、キャパシタＣ３、Ｃ４は各々Ｅに充電される。

【００３２】負荷Ｚへの放電は、キャパシタＣ３、Ｃ４
を並列接続してＥ、キャパシタＣ２から２Ｅ、キャパシ
タＣ３、Ｃ４の並列接続とキャパシタＣ２を直列接続し
て３Ｅ、キャパシタＣ１から４Ｅ、キャパシタＣ３、Ｃ
４の並列接続とキャパシタＣ１を直列接続して５Ｅ、キ
ャパシタＣ２とＣ１を直列接続して６Ｅ、キャパシタＣ
３、Ｃ４の並列接続とキャパシタＣ２とＣ１を直列接続
して７Ｅ、という７つの電圧レベルを組み合わせて正負
１４レベルの出力をすることができる。

【００３３】以上のように本実施例は、図１の基本回路
において、キャパシタの充電用電源として複数の電圧源
を用いることにより、よりきめ細かいレベルの電圧を出
力することが可能となる。

【００３４】図１〜図７の各実施例が単一電源から複数
キャパシタに異なる電圧で充電し、また、図８〜図１２
の各実施例が複数電源から複数キャパシタに異なる電圧
で充電したのに対し、図１３の実施例は、時間的に電圧
の変動する電源から複数キャパシタに異なる電圧で充電
し、これらキャパシタを組み合わせて多レベルの階段状
波形を出力し、微小フィルタによりフィルタリングして
交流電力に変換するものである。図１３に示すように、
交流電源ＡＣをダイオードブリッジ回路ＤＢで全波整流
した出力Ｖｉは、図１４に示すとおり、時々刻々と変化
する。キャパシタＣ１を電圧Ｅ１、キャパシタＣ２を電
圧Ｅ２、キャパシタＣ３を電圧Ｅ３に充電する場合、全
波整流出力Ｖｉが電圧Ｅ１になる時刻ｔ１及びｔ５の前
後でスイッチ素子Ｓ１６をオンしてキャパシタＣ１を充
電し、全波整流出力Ｖｉが電圧Ｅ２になる時刻ｔ２及び
ｔ４の前後でスイッチ素子Ｓ２６をオンしてキャパシタ
Ｃ２を充電し、全波整流出力Ｖｉが電圧Ｅ３になる時刻
ｔ３の前後でスイッチ素子Ｓ３６をオンしてキャパシタ
Ｃ３を充電する。キャパシタＣ１、Ｃ２、Ｃ３を充電す
るタイミングは、全波整流出力Ｖｉの変化する周期の中
で限られるため、充放電による電圧変化が少なくなるよ
うにキャパシタＣ１、Ｃ２、Ｃ３の容量を大きく設定す
る必要がある。しかし、商用交流電源を平滑して図１の
基本回路のような単一直流電源ＤＣを得る場合、入力電
流は大きく歪むが、本実施例の場合、交流半周期当たり
５回に分けて入力電流を取り込むため、１回で取り込む
よりは入力電流の歪みが小さくなる。更に取り込む電圧
のレベルを増やすと、入力電流の歪みは一層軽減され
る。

【００３５】また、図１５の実施例では、図１０の実施
例における複数電源の代わりに、図１３の実施例と同様
に、時間的に電圧の変動する電源から時分割で複数のキ
ャパシタＣ１〜Ｃ４に充電を行うものである。特に交流
電源を整流して使用する場合に、図１３の実施例よりも
ステップ数が多く取れ、よりきめ細かいステップ電圧を
出力することにより、微小インダクタＬｚと微小キャパ
シタＣｚで構成されるフィルタ回路の一層の小型化が図
れる。

【００３６】図１６と図１７は、図３の実施例回路にお
いて、負荷Ｚが放電灯の場合で、放電灯印加電圧を２値
制御することによりバラストを特別に設けずに安定点灯
を図るものである。放電灯の特性電圧Ｖｌａより高い電
圧Ｖｈを印加するとランプ電流Ｉｌａは増加して暴走
し、特性電圧Ｖｌａよりも低い電圧Ｖｌを印加するとラ
ンプ電流Ｉｌａは減少して放電灯が立ち消える。そのた
めに、直流電源ＤＣの電圧を２Ｅとすると、放電灯の特
性電圧Ｖｌａが４Ｅより大きく５Ｅより小さくなるよう
に、つまり、電源電圧は特性電圧Ｖｌａの０．４倍以上
０．５倍以下に設定する。

【００３７】図１６は図４の動作と同様であり、特性電
圧Ｖｌａより高い電圧Ｖｈを放電灯に印加しているため
放電灯は暴走傾向にある。ランプ電流Ｉｌａを検出し設
定値以上になると、図１７に示すように出力Ｖｓｃが最
大となるタイミング（ｔ１３〜ｔ１４）でスイッチ素子
Ｓ３５をオンさせずにキャパシタＣ３、Ｃ４を並列のま
ま出力してプラスマイナス５Ｅの振幅の交流電圧を供給
する。このとき、放電灯には特性電圧Ｖｌａよりも低い
電圧Ｖｌが印加されるため放電灯は立ち消え傾向にあ
り、ランプ電流Ｉｌａは減少する。ランプ電流Ｉｌａを
検出し設定値以下になると図１６の動作に戻し、出力Ｖ
ｓｃが最大となるタイミングでスイッチ素子Ｓ３５をオ
ンしてキャパシタＣ３、Ｃ４を直列接続して６Ｅを出力
し、特性電圧Ｖｌａより高い電圧Ｖｈを放電灯に供給す
る。

【００３８】ランプ電流Ｉｌａを検出しながら以上の動
作を切り換えて２値出力することにより放電灯を安定点
灯させることが可能となる。そのため、直接制御するス
イッチ素子はＳ３５のオン・オフ動作のみであり、簡単
にバラストレス安定点灯が実現できる。また、上述の他
の実施例についても同様の制御により本実施例と同様の
動作が可能である。

【００３９】以上の各実施例においてスイッチ素子とし
てはＭＯＳＦＥＴを用いた例を示したが、バイポーラト
ランジスタ等、スイッチング素子であれば何でも同様の
効果を持つことは言うまでもない。

【００４０】

【発明の効果】本発明の電力変換装置は、スイッチドキ
ャパシタを応用することにより大きな共振用Ｌ、Ｃを用
いることなく、直流電圧源から昇圧をして高周波交流出
力を得ることができ、さらに小さなフィルタ回路のみで
高調波歪の少ない正弦波形を出力可能とする。更に異な
る電圧を持つキャパシタを組み合わせることによりキャ
パシタの個数よりも多くのレベルの電圧を出力できるこ
とより、回路構成及び制御回路の簡略化が可能となる。
また、スイッチドキャパシタ回路を構成するスイッチ素
子の耐圧を低く設定することができるため、スイッチ素
子を半導体上に集積した場合に、全体で見たときのスイ
ッチ素子のチップ面積の合計を小さくできるという効果
がある。さらにまた、本発明においては、負荷が放電灯
であり、放電灯印加電圧を２値制御することによりバラ
ストを特別に設けずに安定点灯を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施例１の回路図である。

【図２】図１の回路の動作説明図である。

【図３】本発明の実施例２の回路図である。

【図４】図３の回路の動作説明図である。

【図５】本発明の実施例３の回路図である。

【図６】図５の回路の動作説明図である。

【図７】本発明の実施例４の回路図である。

【図８】本発明の実施例５の回路図である。

【図９】本発明の実施例６の回路図である。

【図１０】本発明の実施例７の回路図である。

【図１１】図１０の回路の制御信号を示す動作説明図で
ある。

【図１２】図１０の回路の出力波形を示す動作説明図で
ある。

【図１３】本発明の実施例８の回路図である。

【図１４】図１３の回路の動作説明図である。

【図１５】本発明の実施例９の回路図である。

【図１６】図１５の回路の高電圧出力時の出力波形を示
す動作説明図である。

【図１７】図１５の回路の低電圧出力時の出力波形を示
す動作説明図である。

【図１８】従来例１の回路図である。

【図１９】従来例１に用いる双方向スイッチ素子の回路
図である。

【図２０】従来例２の回路図である。

【図２１】従来例２の動作説明図である。

【符号の説明】

Ｃ１〜Ｃ３キャパシタＤ１〜Ｄ３ダイオードＳ１１〜Ｓ３４スイッチ素子Ｚ負荷

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/5387 H02M 7/48 H02M 7/537 H05B 41/24

Claims

(57)【特許請求の範囲】

【請求項１】電圧源となるキャパシタと上記キャパ
シタの極性を反転するブリッジ回路より成るセルを１組
以上直列接続して成るスイッチドキャパシタ回路を負荷
に接続し、上記セルのキャパシタを電圧源から並列に充
電する手段を具備し、上記セルのキャパシタが任意の個
数、任意の極性で直列接続されることにより負荷に交流
出力を供給する制御を行う電力変換装置において、上記
負荷は放電灯であり、出力電圧が異なる上記セルを組み
合わせて直列接続することにより上記スイッチドキャパ
シタ回路が上記セルの個数以上の電圧を出力すると共
に、上記スイッチドキャパシタ回路の出力電圧の振幅を
上記セルの組み替えにより上記放電灯の特性電圧よりも
大きい又は小さい２値に交互に切り替え制御することを
特徴とする電力変換装置。
【請求項２】請求項１記載の電力変換装置におい
て、上記セルの一部が直列充電、並列放電を行うスイッ
チドキャパシタ回路により構成されていることを特徴と
する電力変換装置。
【請求項３】請求項１記載の電力変換装置におい
て、上記セルの一部が複数のキャパシタより構成され、
電源電圧を任意の割合に分割して充電し、上記複数のキ
ャパシタが独立して又は直列に出力することを特徴とす
る電力変換装置。
【請求項４】請求項１記載の電力変換装置におい
て、上記キャパシタのうち最大電圧を持つキャパシタを
直流電圧源に置き換えたことを特徴とする電力変換装
置。
【請求項５】請求項１記載の電力変換装置におい
て、上記電圧源が複数有り、それぞれが異なる電圧を持
ち、上記セルを異なる電圧で充電することを特徴とする
電力変換装置。
【請求項６】請求項１記載の電力変換装置におい
て、上記電圧源が複数個の直列電圧源より構成され、上
記直列電圧源の中間電位より上記セルを異なる電圧で充
電することを特徴とする電力変換装置。
【請求項７】請求項１記載の電力変換装置におい
て、上記電圧源が時間的に変動する電圧源であり、異な
るタイミングで上記セルを充電することにより、上記セ
ルを異なる電圧に充電することを特徴とする電力変換装
置。