KR100508470B1

KR100508470B1 - 액정패널용기판과액정패널및그것을사용한전자기기와투사형표시장치

Info

Publication number: KR100508470B1
Application number: KR1019970054084A
Authority: KR
Inventors: 마사히로 야스카와
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 1996-10-22
Filing date: 1997-10-22
Publication date: 2005-11-25
Also published as: JP5553091B2; US20020057406A1; US6344888B2; US20090213280A1; JP5682679B2; US7868961B2; EP1967899A1; US20060244874A1; JP2009151316A; US7158205B2; US6933996B2; CN1673817A; CN1188302A; US20080088751A1; JP2011232783A; DE69726819T2; EP0838714B1; CN100399135C; EP1967899B1; US20010046011A1

Abstract

일반적으로 반도체장치에서 패시베이션막으로서 사용되고 있는 감압 CVD 법에 의한 질화 실리콘막은 두께의 10 % 정도의 디스퍼션(dispersion)이 발생하기 때문에, 이것을 반사형 액정 패널에 사용하게 되면, 패시베이션막의 막두께의 디스퍼션에 의해 반사율이 크게 변화하거나, 액정의 굴절율이 변동하거나 하는 단점이 있다.

본 발명은 이를 해결하기 위해 기판(1)위에 반사전극(14)이 매트릭스 형상으로 형성됨에 함께 각 반사전극에 대응하여 각각 트랜지스터가 형성되고, 상기 트랜지스터를 통해 상기 반사전극에 전압이 인가되도록 구성된 액정 패널용 기판에 있어서, 패시베이션막(17)으로서, 막두께가 500 내지 2000 옹스트롬의 산화 실리콘막을 사용하여, 입사광의 파장에 따라 막두께를 적당한 값으로 설정하도록 하였다.

Description

액정 패널용 기판과 액정 패널 및 그것을 사용한 전자기기와 투사형 표시장치

본 발명은 액정 패널 또는 반사형 액정 패널에 관한 것으로, 특히 반도체 기판이나 절연 기판에 형성된 스위칭 소자에 의해 화소전극을 스위칭하는 액티브 매트릭스형 액정 패널에 이용하기 적합한 기술에 관한 것이다. 또한, 이것을 사용한 전자기기 및 투사형 표시장치에 관한 것이다.

종래, 투사형 표시장치의 라이트 밸브에 사용되는 반사형 액티브 매트릭스 액정 패널로서는 글라스 기판위에 비결정 실리콘을 사용한 박막 트랜지스터(TFT) 어레이를 형성한 구조의 액정 패널이 실용화되어 있다.

상기 TFT를 사용한 액티브 매트릭스 액정 패널은 투과형의 액정 패널로서, 화소전극이 투명도전막에 의해 형성되어 있다. 투과형 액정 패널에서, 각 화소에 설치된 TFT와 같은 스위칭 소자의 형성영역은 투과영역이 아니기 때문에, 원래 개구율이 낮고, 패널의 해상도가 XGA, S-VGA로 올라감에 따라, 개구율이 작아지는 치명적인 결함을 가지고 있다.

그래서, 투과형 액티브 매트릭스 액정 패널에 비해 크기가 작은 액정 패널로서 반도체 기판이나 절연 기판에 형성된 트랜지스터에 의해 반사전극으로 이루어진 화소전극을 스위칭하도록 한 반사형 액티브 매트릭스 액정 패널이 고려되어 왔다.

종래, 이러한 반사형 액정 패널에서는 반사전극이 형성되는 기판에 반드시 보호막으로서 패시베이션막을 설치할 필요성이 높지 않았기 때문에 생략되는 일이 많았다. 그래서, 본 발명자는 반사형 액정 패널용 기판에 패시베이션막을 설치하는 것에 대해 검토하였다.

일반적으로 반도체 장치에서는 패시베이션막으로서, 감압 CVD 법 등에 의해 형성되는 질화 실리콘막을 사용하는 일이 많다. 그런데, 현재의 기술로서는 CVD법에 의해 형성되는 패시베이션막은 막두께의 10 % 정도 디스퍼션이 발생하는 것을 피하기가 곤란하다. 또한, 반사형 액정 패널에서는 패시베이션막의 막두께의 디스퍼션에 의해 반사율이 크게 변화하거나, 액정의 굴절율이 변동하기도 하는 단점이 있다.

본 발명의 목적은 반사율이 크게 일정치 않거나, 액정의 굴절율이 변동됨이 없이 패시베이션막을 갖는 고신뢰성의 반사형 액정 패널용의 기판 및 액정 패널을 제공하는 것이다.

본 발명의 다른 목적은 신뢰성이 높고 아울러 화질이 우수한 반사형 액정 패널 및 그것을 사용한 전자기기 및 투사형 표시장치를 제공하는 것이다.

본 발명은 상기 목적을 달성하기 위해, 기판위에 반사전극이 매트릭스 형상으로 형성됨에 함께 각 반사전극에 대응하는 각각 트랜지스터를 형성하고, 상기 트랜지스터를 통해 상기 반사전극에 전압이 인가되도록 구성한 액정 패널용 기판에 있어서, 상기 반사전극 위에는 패시베이션막을 형성하고, 상기 패시베이션막은 입사하는 빛의 파장에 대한 상기 반사전극의 반사율의 특성변화에 있어서, 반사율의 변화가 약 1 % 이내가 될 정도로 선택된 막두께로 하는 것을 특징으로 하는 막두께의 디스퍼션에 의해 상기 반사전극의 반사율에 미치는 영향이 작아지도록 선택된 막두께로 하는 것을 특징으로 한다.

또한, 상기 패시베이션막을 산화 실리콘막으로 형성함으로써 빛의 파장에 의해 반사전극에서의 반사율이 크게 변동하는 현상을 억제할 수 있다.

또한, 반사형 액정 패널용 기판의 패시베이션막으로서는 막두께가 500 내지 2000 옹스트롬의 산화 실리콘막을 사용한다. 산화 실리콘막은 질화 실리콘막에 비해 보호막으로서의 기능은 다소 뒤떨어지지만, 막두께가 디스퍼션에 의한 화소전극의 반사율에 미치는 영향은 질화 실리콘막보다도 작고 아울러 특히 막두께가 500 내지 2000 옹스트롬의 산화 실리콘막은 반사율의 파장의존성이 적기 때문에 패시베이션막으로서 산화 실리콘막을 사용함으로써 반사율의 변동을 작게 할 수 있다.

또한, 패시베이션막의 두께를 입사되는 빛의 파장에 따라 각각 적절한 범위로 설정하도록 하였다. 보다 구체적으로는, 패시베이션막으로된 산화 실리콘막의 두께를, 청색광을 반사하는 화소전극에 있어서는 900 내지 1200 옹스트롬으로 하고, 녹색광을 반사하는 화소전극에 있어서는 1200 내지 1600 옹스트롬으로 하고, 적색광을 반사하는 화소전극에 있어서는 1300 내지 1900 옹스트롬으로 하였다. 패시베이션막이 되는 산화 실리콘막의 두께를 상기한 바와 같은 범위로 설정하면, 각색마다 반사율의 디스퍼션을 1 % 이하로 억제할 수 있어 액정 패널의 신뢰성을 향상시킬 수 있음과 동시에, 이러한 반사형 액정 패널을 라이트 밸브로서 사용한 투사형 표시장치의 화질을 향상시킬 수 있다.

또한, 패시베이션막이 되는 산화 실리콘막의 두께를 그 위에 형성되는 배향막의 두께와의 관계에서 설정하도록 하면 좋다. 또한, 상기의 경우의 배향막의 적절한 두께는 300 내지 1400 옹스트롬, 바람직하게는 800 내지 1400 옹스트롬이다. 배향막의 두께를 상기한 바와 같은 범위로 설정함으로써 액정 굴절율의 변동을 유효하게 방지할 수 있다.

또한, 동일 기판위에 화소전극을 매트릭스 형상으로 배치한 화소영역과 그 외측에 시프트 레지스터나 제어회로 등의 주변회로를 형성한 반사형 액정 패널에 있어서, 화소영역의 위방향에는 산화 실리콘막으로 이루어지는 패시베이션막을 형성하고, 상기 주변회로의 위방향에는 질화 실리콘막으로 이루어지는 패시베이션막을 형성하도록 하여도 좋다. 주변회로는 그 위의 패시베이션막의 막두께와 반사율과는 무관하기 때문에, 질화 실리콘막을 사용함에 의해, 주변회로를 보다 확실하게 보호하여 신뢰성을 향상시킬 수 있다.

또한, 반사전극의 위에 패시베이션막을 설치하는 대신에 또한 산화 실리콘막으로 이루어지는 패시베이션막과 병용하여, 반사전극과 그 아래의 메탈층의 사이의 층간 절연막에 질화 실리콘막을 설치하도록 하여도 좋다. 이것에 의해, 내습성을 향상시켜, 화소스위칭용 MOSFET나 유지용량이 물 등에 의해 부식되는 것을 방지할 수 있다.

또한, 화소를 스위칭하는 트랜지스터 및 상기 트랜지스터에 원하는 전압 및 신호를 공급하는 배선영역을 구성하는 층간 절연막과 메탈층의 적층체의 단부에서 그 측벽에 따라 산화 실리콘막으로 이루어진 패시베이션막의 위에 질화 실리콘막을 형성한 적층보호구조를 설치하도록 한다. 이것에 의해, 물 등이 진입하기 쉬운 액정 패널 단부의 방수성을 향상시킴과 동시에, 이것이 보강부재가 되어 내구성을 향상시킬 수 있다.

또한, 상기 액정 패널용 기판을 사용한 액정 패널을 투사형 표시장치의 라이트 밸브로서 사용하여, 광원의 빛을 3 원색광으로 분광하는 색분리수단과, 상기 색 분리수단에 의해 분리된 적색광을 변조하는 제 1 상기 반사형 액정 패널과, 상기 색분리수단에 의해 분리된 녹색광을 변조하는 제 2 상기 반사형 액정 패널과, 상기 색분리수단에 의해 분리된 청색광을 변조하는 제 3 상기 반사형 액정 패널을 구비하고, 상기 제 1 반사형 액정 패널의 패시베이션막을 형성하는 산화 실리콘막의 막 두께는 1300 내지 1900 옹스트롬의 범위로 하고, 상기 제 2 반사형 액정 패널의 패시베이션막을 형성하는 산화 실리콘막의 막두께는 1200 내지 1600 옹스트롬의 범위로 하고, 상기 제 3 반사형 액정 패널의 패시베이션막을 형성하는 산화 실리콘막의 막두께는 900 내지 1200 옹스트롬의 범위로 하는 것에 의해, 각 색광의 변조를 하는 라이트 밸브마다, 변조하는 색광의 파장에 따른 패시베이션막 두께가 되기 때문에, 반사율의 디스퍼션이 감소하고, 합성광의 디스퍼션도 감소하게 된다. 따라서, 투사형 표시장치의 제품마다, 투사광의 컬러표시의 색조가 다른 현상을 방지할 수 있게 된다.

이하, 본 발명의 적합한 실시예를 도면을 근거로 설명한다.

(반도체 기판을 사용한 액정 패널용 기판의 설명)

도 1 및 도 3은 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 제 1의 실시예를 나타낸다. 또한, 도 1 및 도 3에는 매트릭스 형상으로 배치되어 있는 화소중 1 화소부분의 단면도와 평면레이아웃을 나타낸다. 도 1(a)는 도 3의 I-I 선을 따른 단면을 나타낸다. 도 1(b)는 마찬가지로 도 3의 II-II 선을 따른 단면을 나타낸다. 또한, 도 6은, 본 발명의 반사형 액정 패널의 반사전극측 기판 전체의 평면 레이아웃도를 나타낸다.

도 1에 있어서, 1은 단결정실리콘과 같은 P 형 반도체 기판(N 형 반도체 기판(N^--)이라도 좋다), 2는 이 반도체 기판(1)의 표면에 형성된, 반도체 기판보다도 고불순물 농도의 P 형 웰영역, 3은 반도체 기판(1)의 표면에 형성된 소자분리용의 필드산화막(이른바 LOCOS)이다. 상기 웰영역(2)은, 특히 한정되지 않지만, 예를들면 768 × 1024와 같은 매트릭스 형상으로 화소가 배치되어 되는 화소영역의 공통웰영역으로서 형성된다. 이 웰영역(2)은, 도 6에 나타나고 있는 것같이, 화소가 매트릭스에 배치되는 화소영역(20)의 주변부에 배치되는 데이터선 구동회로(21)나 게이트선 구동회로(22), 입력회로(23), 타이밍 제어회로(24) 등의 주변회로를 구성하는 소자가 형성되는 부분의 웰영역과는 분리하여 형성되어 있다. 상기 필드산화막(3)은 선택열산화에 의해 5000 내지 7000 옹스트롬과 같은 두께로 형성된다.

상기 필드산화막(3)에는 1 화소마다 2 개의 개구부가 형성되고, 한쪽의 개구부의 안쪽중앙에, 열산화로 형성되는 게이트 산화막(절연막: 4b)을 통해, 폴리실리콘 혹은 메탈 실리사이드 등으로 이루어지는 게이트전극(4a)이 형성되고, 이 게이트전극(4a)의 양측의 기판표면에 고불순물 농도의 N 형 불순물 도입층(이하, 도핑층이라 한다)으로 이루어지는 소스, 드레인영역(5a,5b)이 형성되는 것에 의해, MOSFET가 구성되어 있다. 게이트전극(4a)는 주사선방향(화소행방향)으로 연재(延在)되어, 게이트선(4)을 구성한다.

또한, 상기 필드산화막(3)에 형성된 다른쪽의 개구부의 안쪽의 기판표면에는 P 형 도핑영역(8)이 형성되어 있고 동시에 이 P 형 도핑영역(8)의 표면에는 열산화에 의해 형성되는 절연막(9b)을 통해 폴리실리콘 혹은 메탈 실리사이드 등으로 이루어지는 전극(9a)이 형성되고, 이 전극(9a)과 절연막(9b)를 개재하는 상기 P 형 도핑영역(8)의 사이에, 화소에 인가된 전압을 유지하는 유지용량이 구성되어 있다. 상기 전극(9a)는 상기 MOSFET의 게이트전극(4a)이 되는 폴리실리콘 혹은 메탈 실리사이드 층과 동일공정에서, 또한 전극(9a)의 아래의 절연막(9b)은 게이트 절연막(4b)이 되는 절연막과 동일공정에서 각각 형성할 수 있다.

상기 절연막(4b, 9b)은 열산화에 의해 상기 개구부의 안쪽반도체 기판표면에 400 내지 800 옹스트롬과 같은 두께로 형성된다. 상기 전극(4a, 9a)은, 폴리실리콘층을 1000 내지 2000 옹스트롬의 두께로 형성하고 그 위에 Mo 혹은 W와 같은 고융점금속의 실리사이드층을 1000 내지 3000 옹스트롬의 두께로 형성한 구조로 되어 있다. 소스, 드레인영역(5a,5b)은, 상기 게이트전극(4a)을 마스크로서 그 양측의 기판표면에 N 형 불순물을 이온주입법으로 주입하는 것으로 자기 정합적으로 형성된다. 또한, 게이트전극(4a)의 바로 아래의 웰영역은 MOSFET의 채널영역(5c)이 된다.

또한, 상기 P 형 도핑영역(8)은, 예를 들면, 전용의 이온주입법과 열처리에 의한 도핑처리로 형성되고, 게이트전극을 형성하기 전에 이온주입법으로 형성하면 좋다. 결국, 절연막(4b, 9b) 형성후에 웰과 동일도전형의 불순물을 주입하여 웰의 표면은 웰보다도 고불순물 농도의 영역(8)으로서 저저항화하여 형성한다. 상기 웰영역(2)의 바람직한 불순물 농도는 1 × 10¹⁷/cm³ 이하이고, 1 × 10₁₆ 내지 5 × 10¹⁶/cm³ 정도가 바람직하다. 소스, 드레인영역(5a,5b)의 바람직한 표면불순물 농도는 1 × 10²⁰ 내지 3 × 10²⁰/cm³, P 형 도핑영역(8)의 바람직한 표면불순물 농도는 1 × 10¹⁸ 내지 5 × 10¹⁹/cm³ 이지만, 유지용량을 구성하는 절연막의 신뢰성 및 내압의 관점에서 1 × 10¹⁸ 내지 1 × 10¹⁹/cm³가 특히 바람직하다.

상기 전극(4a, 9a)에서 필드산화막(3) 상에 걸쳐서는 제 1 층간 절연막(6)이 형성되고, 이 절연막(6) 상에는 알루미늄을 주체로 하는 메탈층으로 이루어진 데이터선(7)(도 3참조) 및 이 데이터선으로부터 돌출하도록 형성된 소스전극(7a) 및 보조결합배선(10)이 설치되어 있다. 소스전극(7a)은 절연막(6)에 형성된 접촉 구멍(6a)를 통해 소스영역(5a)에, 또한 보조결합배선(10)의 일단은 절연막(6)에 형성된 접촉 구멍(6b)을 통해 드레인영역(5b)에 전기적으로 접속되고, 타단은 절연막(6)에 형성된 접촉 구멍(6c)을 통해 전극(9a)에 전기적으로 접속되어 있다.

상기 절연막(6)은, 예를 들면 HTO 막(고온 CVD 법에 의해 형성되는 산화 실리콘막)을 1000 옹스트롬 정도 퇴적한 위에, BPSG 막(붕소 및 인을 포함하는 실리케이트 글래스막)을 8000 내지 10000 옹스트롬의 두께로 퇴적하여 형성된다. 소스전극(7a)(데이터선(7)) 및 보조결합배선(10)을 구성하는 메탈층은, 예를 들면 하층으로부터 Ti/TiN/Al/TiN의 4 층구조로 된다. 각 층은, 하층의 Ti가 100 내지 600 옹스트롬, TiN이 1000 옹스트롬 정도, Al이 4000 내지 10000 옹스트롬, 상층의 TiN이 300 내지 600 옹스트롬의 두께로 된다.

상기 소스전극(7a) 및 보조결합배선(10)으로부터 층간 절연막(6)상에 걸쳐서는 제 2 층간 절연막(11)이 형성되고, 이 제 2 층간 절연막(11)상에는 알루미늄을 주체로 하는 2 층째의 메탈층(12)으로 이루어지는 차광막이 형성되어 있다. 이 차광막을 구성하는 2 층째의 메탈층(12)은, 후술하는 바와 같이 화소영역의 주위에 형성되는 구동회로 등의 주변회로에서 소자간의 접속용배선을 구성하는 메탈층으로서 형성되는 것이다. 따라서, 이 차광막(12)만을 형성하기 위해 공정을 추가할 필요가 없어 프로세스가 간략화된다. 또한, 상기 차광막(12)은, 상기 보조결합배선(10)에 대응하는 위치에, 후술하는 화소전극과 MOSFET를 전기적으로 접속하기 위한 기둥형상의 접속플러그(15)를 관통시키기 위한 개구부(12a)가 형성되고, 이것 이외는 화소영역(20) 전역을 덮도록 형성된다. 즉, 도 3에 나타나고 있는 평면도에서 부호(12a)가 붙어있는 직사각형상의 테두리는 상기 개구부를 나타내고 있고, 이 개구부(12a)의 외측은 전부 차광막(12)으로 되어 있다. 이것에 의해, 도 1의 위방향(액정층측)으로부터 입사하는 빛을 거의 완전히 차단하여 화소스위칭용 MOSFET의 채널영역(5c) 및 웰영역(2)을 빛이 통과하여 광리크전류가 흐르는 것을 방지할 수 있다.

상기 제 2 층간 절연막(11)은, 예를 들면 TEOS(테트라 에틸 올소 실리케이트)를 재료로 하여 플라즈마 CVD 법에 의해 형성되는 산화 실리콘막(이하, TEOS 막이라고 칭한다)을 3000 내지 6000 옹스트롬 정도 퇴적하고 그 위에 SOG 막(스핀·온·글라스막)을 퇴적하고, 그것을 에치 백으로 부식한후 그 위에 제 2 TEOS 막을 2000 내지 5000 옹스트롬 정도의 두께로 퇴적함으로써 형성된다. 차광막을 구성하는 2 층째의 메탈층(12)은, 상기 1 층째의 메탈층(7(7a),10)과 같은 구조, 예컨대 하층으로부터 Ti/TiN/Al/TiN의 4 층 구조로 형성된다. 각 층은, 최하층의 Ti가 100 내지 600 옹스트롬, 그 위의 TiN이 1000 옹스트롬 정도, Al이 4000 내지 10000 옹스트롬, 최상층의 TiN이 300 내지 600 옹스트롬의 두께로 된다.

이 실시예에 있어서는, 상기 차광막(12)의 위에 제 3 층간 절연막(13)이 형성되고, 이 제 3 층간 절연막(13)의 위에 도 3에 나타나고 있는 바와같이, 거의 1 화소에 대응한 직사각형상의 반사전극으로서 화소전극(14)이 형성되어 있다. 그리고, 상기 차광막(12)에 설치된 개구부(12a)에 대응하여 그 안쪽에 위치하도록, 상기 제 3 층간 절연막(13) 및 제 2 층간 절연막(11)을 관통하는 접촉 구멍(16)이 설치되어 있고, 이 접촉 구멍(16)내에 상기 보조결합배선(10)과 상기 화소전극(14)을 전기적으로 접속하는 텅스텐 등의 고융점 금속으로 이루어지는 기둥형상의 접속플러그(15)가 충전되어 있다. 또한, 상기 화소전극(14)의 위에는 패시베이션막(17)이 전체면적에 형성되어 있다.

액정 패널을 구성할 때는, 이 반사전극측 기판위에 또한 배향막을 형성하고, 이 기판과 대향하도록 소정의 간격으로써, 내면에 대향(공통)전극을 배치하고 그 위에 배향막을 형성한 대향 기판을 대향시킴과 동시에, 그 간극에 액정을 봉입하여 액정 패널을 구성한다.

특히 한정되지 않지만, 접속플러그(15)를 구성하는 텅스텐 등을 CVD 법에 의해 피착한 후, 텅스텐과 제 3 층간 절연막(13)을 CMP(화학적 기계연마)법으로 깎아서 평탄화하고 화소전극(14)은 예를 들면 저온 스팩터법에 의해 알루미늄층을 300 내지 5000 옹스트롬의 두께로 형성하고, 패터닝에 의해 1 변이 15 내지 20 μm 정도의 정방형의 형상으로서 형성된다. 또한, 상기 접속플러그(15)의 형성방법으로 서는 CMP 법으로 제 3 층간 절연막(13)을 평탄화하고 나서 접촉 구멍을 개구하고, 그 속에 텅스텐을 피착하여 형성하는 방법도 있다. 상기 패시베이션막(17)으로서는 화소영역부에는 500 내지 2000 옹스트롬의 두께의 산화 실리콘막이 사용되고, 기판의 주변영역부 및 밀봉부, 스크라이브부에는 2000 내지 10000 옹스트롬의 두께의 질화 실리콘막이 사용된다. 또한, 밀봉부란, 액정 패널을 구성하는 한 쌍의 기판을 틈을 가지며 접착고정하기 위한 밀봉재의 형성영역을 가리킨다. 또한, 스크라이브부란, 본 발명의 반사형 액정 패널용 기판이 반도체 웨이퍼에 다수개 형성되고, 이것을 스크라이브 라인을 따라서 각 반도체칩에 다이싱하여 분리할 때의 스크라이브 영역을 따른 부분(즉 액정 패널용 기판의 단부)이 되는 부분이다.

또한, 화소영역부를 덮는 패시베이션막(17)으로서 산화 실리콘막을 사용함에 의해, 막두께의 디스퍼션에 의해 반사율이 크게 변화하거나, 빛의 파장에 의해 반사율이 크게 변동하는 현상을 억제할 수 있다.

한편, 기판의 주변영역, 특히 액정이 봉입되는 영역보다도 외측(밀봉부보다도 외측)의 영역을 덮는 패시베이션막(17)은, 기판의 내수성 등의 관점에서 산화 실리콘막과 비교하여 보호막으로서 우수한 질화 실리콘막을 사용하고, 이 질화 실리콘막의 단층구조로 하거나, 혹은 산화 실리콘막의 위에 질화 실리콘막을 형성한 2 층구조의 보호막으로 하는 것에 의해 신뢰성을 더욱 향상시킬 수 있다. 즉, 외기에 닿는 기판주변영역, 특히 스크라이브부에 있어서는, 거기에서 수분 등이 들어가기 쉽게 되지만, 그 부분을 질화 실리콘막의 보호막으로 덮기 때문에 신뢰성, 내구성을 향상시킬 수 있다.

또한, 패시베이션막(17)상에는, 액정 패널을 구성할 때에, 폴리이미드로 이루어지는 배향막이 전체면에 형성되고, 러빙처리된다.

또한, 상기 패시베이션막(17)의 두께를, 입사되는 빛의 파장에 따라서 각각 적절한 범위로 설정하도록 하면 좋다. 구체적으로는, 패시베이션막이 되는 산화 실리콘막의 두께를, 청색광을 반사하는 화소전극에 있어서는 900 내지 1200 옹스트롬으로 하고, 녹색광을 반사하는 화소전극에 있어서는 산화 실리콘막의 두께를 1200 내지 1600 옹스트롬으로 하고, 적색광을 반사하는 화소전극에 있어서는 산화 실리콘막의 두께를 1300 내지 1900 옹스트롬으로 한다. 패시베이션막이 되는 산화 실리콘막의 두께를 상기한 바와 같은 범위로 설정함에 의해, 각 색마다 알루미늄층으로 이루어지는 반사전극의 반사율의 디스퍼션을 1 % 이하로 억제할 수 있다. 이하, 그 이유에 대해 설명한다.

도 10 및 도 11에, 알루미늄층의 반사전극의 반사율이 각 파장에 있어서 산화 실리콘막의 막두께에 의해 어떻게 변화하는가를 조사한 결과를 나타낸다. 도 10에 있어서, ◆ 표시는 막두께를 500 옹스트롬으로 하였을 때의 반사율을, □ 표시는 막두께를 1000 옹스트롬으로 하였을 때의 반사율을, ▲ 표시는 막두께를 1500 옹스트롬으로 하였을 때의 반사율을, × 표시는 막두께를 2000 옹스트롬으로 하였을 때의 반사율을, 각각 그린 것이다. 또한, 도 11에 있어서, ◆ 표시는 막두께를 1000 옹스트롬으로 하였을 때의 반사율을, □ 표시는 막두께를 2000 옹스트롬으로 하였을 때의 반사율을, ▲ 표시는 막두께를 4000 옹스트롬으로 하였을 때의 반사율을, × 표시는 막두께를 8000 옹스트롬으로 하였을 때의 반사율을, 각각 그린 것이다.

도 11을 참조하면 알 수 있는 것같이, 막두께가 4000 옹스트롬인 경우, 파장이 450 내지 550 nm 변화하는 사이에 반사율은 0.89로부터 0.86까지 약 3 %나 저하하고, 파장이 700 내지 800 nm 변화하는 사이에 반사율은 0.85로부터 0.77까지 약 8 %나 저하하고 있다. 또한, 막두께가 8000 옹스트롬인 경우, 파장이 500 내지 600 nm 변화하는 사이에 반사율은 0.89로부터 0.86까지 약 3 %나 저하하고, 파장이 650 내지 750 nm 변화하는 사이에 반사율은 0.86 으로부터 0.80까지 약 6 %나 저하하고 있다. 이것에 대해, 막두께가 500 옹스트롬이나 1000 옹스트롬, 1500 옹스트롬, 2000 옹스트롬으로 하였을 때의 반사율에는 이와 같은 급격한 변화가 보이지 않는다. 이상 이유로부터, 산화 실리콘막의 막두께의 유효한 범위는, 500 내지 2000 옹스트롬인 것을 알 수 있다.

따라서, 반사형 액정 패널을 구성하는 경우에는, 반사전극상에 형성하는 패시베이션막으로서, 500 내지 2000 옹스트롬의 범위의 막두께를 얻으면, 반사율의 파장의존성이 적은 반사형 액정 패널을 구성할 수 있는 것을 알았다.

또한, 도 10 및 도 11에서, 국소적인 파장범위를 보면 산화 실리콘막의 막두께에 의해 반사율의 변화량이 적은 범위가 있는 것을 알 수 있다. 또한, 본 발명자는, 입사하여 반사하는 색광에 의해 알맞은 산화 실리콘막의 막두께 범위가 있는 것은 아닌가하고 생각하고, 더욱 상세히 조사하였다. 그 결과를, 도 12 내지 도 14에 나타낸다. 이 중, 도 12는 청색을 중심으로 하여 그 부근의 파장범위 420 내지 520 nm에 대해 산화 실리콘막의 막두께를 바꾸었을 때의 반사율을 적당한 파장마다 그린 것, 도 13은 녹색을 중심으로 하여 그 부근의 파장범위 500 내지 600 nm에 대해 마찬가지로 반사율을 적당한 파장마다 그린 것, 도 14는 적색을 중심으로 하여 그 부근의 파장범위 560 내지 660 nm에 대해 마찬가지로 반사율을 적당한 파장마다 그린 것이다.

도 12를 참조하면 알 수 있는 것같이, 막두께가 800 옹스트롬인 경우, 파장이 440 내지 500 nm 변화하는 사이에 반사율은 0.896 으로부터 0.882까지 약 1.1 %나 저하하고 있다. 또한, 막두께가 1300 옹스트롬인 경우, 파장이 420 내지 470 nm 변화하는 사이에 반사율은 0.887로부터 0.893까지 약 0.6 %나 변화하고 있음과 동시에, 파장이 420 내지 450 nm의 사이의 반사율이 다른 막두께인 경우와 비교하여 상당히 낮게 되어 있다. 이것에 대해, 막두께가 900 옹스트롬이나 1000 옹스트롬, 1100 옹스트롬, 1200 옹스트롬으로 하였을 때의 반사율에는 이와 같은 급격한 변화가 보이지 않음과 동시에, 반사율도 충분한 값이 얻어지고 있다.

또한, 도 13을 참조하면 알 수 있는 것같이, 막두께가 1100 옹스트롬인 경우, 파장이 550 내지 600 nm 변화하는 사이에 반사율은 0.882로부터 0.866까지 약 1.6 %나 저하하고 있다. 또한, 막두께가 1700 옹스트롬인 경우, 파장이 500 내지 530 nm의 사이의 반사율이 다른 막두께인 경우와 비교하여 상당히 낮게 되어 있다. 이것에 대해, 막두께가 1250 옹스트롬이나 1400 옹스트롬, 1550 옹스트롬으로 하였을 때에의 반사율에는 이와 같은 급격한 변화가 보이지 않음과 동시에, 반사율도 충분한 값이 얻어지고 있다.

또한, 도 14을 참조하면 알 수 있듯이, 막두께가 1200 옹스트롬인 경우, 파장이 560 내지 660 nm 변화하는 사이에 반사율은 0.882로부터 0.848까지 약 3.4 %나 저하하고 있다. 또한, 막두께가 2000 옹스트롬인 경우, 파장이 560 내지 610 nm의 사이의 반사율이 다른 막두께의 경우와 비교하여 상당히 낮게 되어 있다. 이것에 대해, 막두께가 1400 옹스트롬이나 1600 옹스트롬, 1800 옹스트롬으로 하였을 때의 반사율에는 이와 같은 급격한 변화가 보이지 않음과 동시에, 반사율도 충분한 값이 얻어지고 있다.

도 12 내지 도 14에서, 청색광을 반사하는 화소전극에 있어서는 패시베이션막이 되는 산화 실리콘막의 두께를 900 내지 1200 옹스트롬의 범위로 하고, 녹색광을 반사하는 화소전극에 있어서는 1200 내지 1600 옹스트롬의 범위로 하고, 적색광을 반사하는 화소전극에 있어서는 1300 내지 1900 옹스트롬의 범위로 각각 설정함으로써, 각 색마다 반사율의 디스퍼션을 1 % 이하로 억제함과 동시에, 반사율도 충분한 값이 얻어지는 것을 알 수 있다.

또한, 도 12 내지 도 14에 나타내는 각 그래프는 패시베이션막의 위에 폴리이미드로 이루어지는 배향막을, 1100 옹스트롬의 두께로 형성한 경우의 반사율을 나타낸다. 배향막의 두께가 다르면 산화 실리콘막의 두께의 최적범위는 상기 범위와는 약간 다르게 된다. 또한, 배향막의 막두께의 범위는, 액정의 굴절율의 변동을 적게 하는 관점에서, 배향막은 300 옹스트롬보다 낮으면 배향능력이 없어져 버리고, 1400 옹스트롬보다 두꺼우면, 폴리이미드가 저파장, 고파장광을 흡수하거나, 폴리이미드가 등가회로에서의 액정용량과 직렬 접속되는 용량성분으로서 무시할 수 없게되는 등의 이유로, 300 내지 1400 옹스트롬의 범위로 설정하는 것이 바람직하다. 단지, 배항막이 얇게 되면 배향능력이 내려가 버리는 것을 염려한다면, 800 내지 1400 옹스트롬의 범위인 것이 바람직하다.

배향막의 막두께가 이상의 범위에 있을 때, 각 색마다의 액정 패널의 산화 실리콘막의 막두께는 각각 상기 범위로 설정되면 반사전극의 반사율의 디스퍼션을 1 % 이하로 억제하는 데에 있어서 충분하다.

따라서, 하나의 액정 패널에 의해 컬러표시를 하는 경우에 있어서는, 각 색 화소마다 반사전극상의 패시베이션막을 화소의 색에 따라서 다르게 할 수 있다. 즉, 이 반사측 기판에 대향하는 대향 기판내면에 화소전극에 대응하여 RGB의 컬러필터가 형성되고, 이 필터를 통하여 색광이 화소전극에 의해 반사되는 구성에 있어서, 빨강(R)의 컬러필터를 통한 적색광을 반사하는 화소전극에 관하여는, 그 위에 형성하는 패시베이션막의 막두께를 1300 내지 1900 옹스트롬의 범위로 하고, 초록(G)의 컬러필터를 통한 녹색광을 반사하는 화소전극에 대해서는 그 위에 형성하는 패시베이션막의 막두께를 1200 내지 1600 옹스트롬의 범위로 하고, 파랑(B)의 컬러필터를 통한 청색광을 반사하는 화소전극에 대해서는 그 위에 형성하는 패시베이션막의 막두께를 900 내지 1200 옹스트롬의 범위로 하도록 하면, 반사율이 높은 단일판의 반사형 액정 패널을 구성할 수 있다. 또한, 이 액정 패널은, 단일판식의 투사형 표시장치의 라이트 밸브로서 사용하는 것도 가능하다. 또한, 컬러필터가 아니더라도, 각 화소전극에 입사하는 빛을 색광으로 하는 수단(예를 들면 다이클로익미러)으로 대체하여 색광을 구성하더라도 좋다.

또한, 후술하는 투사형 표시장치와 같이, 적색광을 반사하는 액정 패널, 녹색광을 반사하는 액정 패널, 청색광을 반사하는 액정 패널을 각각 가지는 경우에도 본 발명의 액정 패널을 사용할 수 있다. 이 경우, 적색광을 변조하는 라이트 밸브의 액정 패널에 있어서는 패시베이션막이 되는 산화 실리콘막의 막두께는 1300 내지 1900 옹스트롬의 범위로 하고, 마찬가지로 녹색광을 변조하는 라이트 밸브의 액정 패널에 있어서는 패시베이션막이 되는 산화 실리콘막의 막두께는 1200 내지 1600 옹스트롬의 범위로 하고, 청색광을 변조하는 라이트 밸브의 액정 패널에 있어서는 패시베이션막이 되는 산화 실리콘막의 막두께는 900 내지 1200 옹스트롬의 범위로 설정하면 좋다.

도 3은 도 1에 나타나고 있는 반사측의 액정 패널용 기판의 평면레이아웃도이다. 상기 도면에 나타나고 있는 바와같이, 이 실시예에서는, 데이터선(7)과 게이트선(4)이 상호 교차하도록 형성된다. 게이트선(4)이 게이트전극(4a)를 겸하도록 구성되기 때문에, 도 3의 해칭(H)에서 나타내는 장소의 게이트선(4) 부분이 게이트전극(4a)이 되고, 그 아래의 기판 표면에는 화소스위칭용 MOSFET의 채널영역(5c)이 설치된다. 상기 채널영역(5c)의 양측(도 3에서는 상하)의 기판 표면에는, 소스, 드레인영역(5a,5b)이 형성되어 있다. 또한, 데이터선에 접속되는 소스전극(7a)은, 도 3의 세로방향을 따라서 연장하여 설치된 데이터선(7)으로부터 돌출하도록 형성되고, 접촉 구멍(6b)을 통해 MOSFET의 소스영역(5a)에 접속되어 있다.

또한, 유지용량의 한쪽의 단자를 구성하는 P 형 도핑영역(8)은 게이트선(4)과 평행한 방향(화소행방향)에 인접하는 화소의 P 형 도핑영역과 연속하도록 형성되어 있다. 그리고, 화소영역의 외측에 설치된 전원라인(70)에 접촉 구멍(71)로써 접속되고, 예를 들면 0 V(접지전위)의 소정의 전압(Vss)이 인가되도록 구성되어 있다. 이 소정의 전압(Vss)은, 대향 기판에 배치되는 공통전극의 전위 혹은 그 부근의 전위, 또는 데이터선으로 공급되는 화상신호의 진폭의 중심전위 혹은 그 부근의 전위, 또는 공통전극전위와 화상신호의 진폭중심전위의 중간전위 중의 어느 전위라도 좋다.

화소영역의 외측에서 P 형 도핑영역(8)을 공통으로 전압(Vss)으로 접속함으로써, 유지용량의 한쪽의 전극의 전위를 안정시켜, 화소의 비선택기간(MOSFET의 비통전시)에 유지용량이 유지하는 유지전위를 안정화시켜, 1 프레임기간에 화소전극에 주는 전위의 변동을 감소할 수 있다. 또한, MOSFET의 부근에 P 형 도핑영역(8)을 설치하여, P 형 웰의 전위도 동시에 고정하고 있기 때문에, MOSFET의 기판전위를 안정시켜 백 게이트 효과에 의한 한계치전압의 변동을 방지할 수 있다.

도시하지 않았지만, 상기 전원라인(70)은, 화소영역의 외측에 설치되는 주변회로의 P 형 웰영역(화소영역의 웰과는 분리되어 있다)에 웰전위로서 소정의 전압(Vss)을 공급하는 라인으로서도 사용되고 있다. 상기 전원라인(70)은 상기 데이터선(7)과 동일한 1 층째의 메탈층으로서 구성되어 있다.

화소전극(14)은 각각 직사각형상을 하고, 인접하는 화소전극(14)과는 예를 들면 1 μm와 같은 간격을 두고서 서로 근접하여 설치되어 있고, 화소전극간의 빈틈사이에서 새어 나가는 빛의 양을 극히 줄이도록 구성되어 있다. 또한, 도면에서는 화소전극의 중심과 접촉 구멍(16)의 중심이 어긋나고 있지만, 양자의 중심을 거의 일치시키거나 또는 포개는 쪽이 바람직하다. 이 이유는, 접촉 구멍(16)의 주위는 차광기능을 가지는 2 층째의 메탈층(12)이 12a에서 개구되어 있기 때문에, 화소전극(14)의 단부 부근에 개구(12a)가 있으면, 화소전극의 틈에서 입사한 빛이 2 층째의 메탈층(12)과 화소전극(14)의 이면의 사이에서 난반사하여, 개구(12a)까지 달하고, 그 개구에서 아래의 기판측에 입사하여 광리크가 발생하기 때문이다. 따라서, 화소전극의 중심과 접촉 구멍(16)의 중심을 거의 일치시키거나 또는 포개는 것에 의해, 인접하는 화소전극의 틈에서 들어간 빛이 접촉 구멍에 도달하기까지의 거리가 각 화소전극 단부에서 거의 균일하게 되고, 기판측에 광입사할 우려가 있는 접촉 구멍에 빛이 다다르기 어려운 것이 가능하기 때문에 바람직하다.

또한, 상기 실시예에서는, 화소스위칭용 MOSFET를 N 채널형으로 하고, 유지 용량의 한쪽의 전극이 되는 반도체영역(8)을 P 형 도핑층으로 한 경우에 대해 설명하였지만, 웰영역(2)을 N 형으로 하여, 화소스위칭용 MOSFET를 P 채널형으로 하고, 유지용량의 한쪽의 전극이 되는 반도체영역을 N 형 도핑층으로 하는 것도 가능하다. 이 경우, 유지용량의 한쪽의 전극이 되는 N 형 도핑층에는, N 형 웰영역에 인가되는 것과 같이 소정의 전위(VDD)를 인가하도록 구성하는 것이 바람직하다. 또한, 이 소정의 정전위(VDD)는, N 형 웰영역에 전위를 주는 것이기 때문에, 전원전압이 높은 측의 전위인 것이 바람직하다. 즉, 화소스위칭용 MOSFET의 소스·드레인에 인가되는 화상신호의 전압이 5 V이면, 이 소정의 정전위(VDD)도 5 V로 하는것이 바람직하다.

또한, 화소스위칭용의 MOSFET의 게이트전극(4a)에는, 15 V와 같은 큰 전압이 인가되는 데 대해, 주변회로의 시프트 레지스터 등의 논리회로 등은 5 V와 같은 작은 전압으로 구동되기(주변회로의 일부, 예를 들면 게이트선에 주사신호를 공급하는 회로 등은 15 V에서 구동된다) 때문에, 5 V에서 동작하는 주변회로를 구성하는 FET의 게이트 절연막을, 화소스위칭용 FET의 게이트 절연막보다도 얇게 형성하여(게이트 절연막의 제조공정을 별도 공정으로 하거나 또는 주변회로의 FET의 게이트 절연막 표면을 에칭하는 등에 의해 형성하여), 주변회로의 FET의 응답특성을 향상시켜 주변회로(특히, 고속인 주사가 요구되는 데이터선측 구동회로의 시프트 레지스터)의 동작속도를 높인다고 하는 기술이 고려된다. 이러한 기술을 적용한 경우, 게이트 절연막의 내압으로부터, 주변회로를 구성하는 FET의 게이트 절연막의 두께를 화소스위칭용 FET의 게이트 절연막의 두께의 약 3 분의 1 내지 5 분의 1 (예를들면 80 내지 200 옹스트롬)으로 할 수 있다.

그런데, 제 1의 실시예에서의 구동파형은 도 8에 나타낸 바와 같이 된다. 도면 중, VG는 화소스위칭용 MOSFET의 게이트전극에 인가되는 주사신호이고, 기간(tH1)은 화소의 MOSFET를 통전시키는 선택기간(주사기간)에 있어서, 그 이외의 기간은 화소의 MOSFET를 비통전으로 하는 비선택기간이다. 또한, Vd는 데이터선에 인가되는 화상신호의 최대진폭, Vc는 화상신호의 중심전위, LC-COM은 반사전극측 기판과 대향하는 대향기판에 형성된 대향(공통)전극에 인가되는 공통전위이다.

유지용량의 전극간에 인가되는 전압은, 도 8에 나타내는 데이터선에 인가되는 화상신호전압(Vd)과 P 형 반도체영역(8)에 이러한 0 V의 소정의 전압(Vss)의 차로 결정된다. 그러나, 원래 유지용량에 인가되어야 되는 전위차는 화상신호전압(Vd)과 화상신호의 중심전위(Vc)와의 차이의 약 5 V (도 6의 액정 패널의 대향 기판(35)에 설치되는 대향(공통)전극(33)에 인가되는 공통전위(LC-COM)는 Vc 보다 ΔV 만큼 시프트 되어 있지만, 실제로 화소전극에 인가되는 전압도 Δ V 시프트 한 Vd - Δ V가 된다)로 충분하다. 그리하여, 제 1의 실시예에 있어서는, 유지용량의 한쪽의 단자를 구성하는 도핑영역(8)을 웰과 역극성(P 형 웰인 경우는 N 형)으로 하고, 화소영역의 주변부에서 Vc 또는 LC-COM 부근의 전위에 접속하여, 웰전위(예를 들면 P 형 웰은 Vss)와는 다른 전위로 하는 것도 가능하다. 이것에 의해 유지 용량의 한쪽의 전극(9a)를 구성하는 폴리실리콘 혹은 메탈 실리사이드층 바로 아래의 절연막(9b)을, 화소스위칭용 FET의 게이트 절연막이 아니고 주변회로를 구성하는 FET의 게이트 절연막과 동시에 형성하는 것으로, 상기 실시예와 비교하여 유지 용량의 절연막 두께를 3 분의 1 내지 5 분의 1로 할 수 있어, 이것에 의해 용량값을 3 내지 5 배로 하는 것도 가능하다.

도 1(b)는 본 발명의 1 실시예의 화소영역의 주변부의 단면(도 3 II-II)을 도시한 도면이다. 화소영역의 주사방향(화소행방향)으로 신장한 도핑영역(8)을 소정의 전위(VSS)에 접속하는 부분의 구성을 나타내고 있다. 80은 주변회로의 MOSFET의 소스·드레인영역과 동일공정으로 형성한 P 형 콘택트(접촉)영역이고, 게이트전극 형성전에 형성한 도핑영역(8)에 대해, 게이트전극 형성후에 동일도전형의 불순물을 이온주입하여 형성된다. 콘택트(접촉)영역(80)은, 접촉 구멍(71)을 통해 배선(70)에 접속되고, 정전압(Vss)이 인가된다. 또한, 이 콘택트(접촉)영역(80) 위도 3층째의 메탈층으로 이루어지는 차광막(14')에 의해 차광된다.

다음에, 도 2는, 화소영역의 외측에 구동회로 등의 주변회로를 구성하는 CMOS 회로 소자의 실시예의 단면도를 나타낸다. 또한, 도 2에 있어서 도 1과 동일 부호가 첨부되고 있는 장소는, 동일공정으로 형성되는 메탈층, 절연막 및 반도체영역을 나타낸다.

도 2에 있어서, 4a, 4a'는 구동회로 등의 주변회로(CMOS 회로)를 구성하는 N채널 MOSFET, P 채널 MOSFET의 게이트전극, 5a(5b), 5a'(5b')는 그 소스(드레인) 영역이 되는 N 형 도핑영역, P 형 도핑영역, 5c, 5c'는 각각 채널영역이다. 도 1의 유지용량의 한쪽의 전극을 구성하는 P 형 도핑영역(8)에 대해 정전위(Vss)를 공급하는 콘택트(접촉)영역(80)은, 상기 P 채널 MOSFET의 소스(드레인)영역이 되는 P형 도핑영역(5a'(5b'))과 동일 공정으로 형성된다. 27a, 27c는 1 층째의 메탈층으로 구성되어 전원전압(0 V, 5 V 또는 15 V의 어느것인가)에 접속된 소스전극, 27b는 1 층째의 메탈층으로 구성된 드레인전극이다. 32a는 2 층째의 메탈층으로 이루어지는 배선층이고, 주변회로를 구성하는 소자간을 접속하는 배선으로서 사용된다. 32b 도 2 층째의 메탈층으로 이루어지는 전원배선층이지만, 차광막으로서도 기능하고 있다. 차광막(32b)은, Vc나 LC-COM 혹은 전원전압 0 V 등의 일정전압 중 어디에 접속되더라도 좋고, 혹은 부정(不定)의 전위라도 좋다. 14'는 3 층째의 메탈층이고, 주변회로부에서는 이 3 층째의 메탈층이 차광막으로서 사용되고 있고, 주변 회로를 구성하는 반도체영역에 빛이 통과하여 캐리어가 발생하여, 반도체영역에서의 전위가 불안정하게 되고, 주변회로가 오류 동작하는 것을 방지한다. 결국, 주변회로도 2 층째와 3 층째의 메탈층에 의해 차광이 이루어진다.

상술한 바와 같이, 주변회로부의 패시베이션막(17)은, 화소영역의 패시베이션막을 구성하는 산화 실리콘막보다도 보호막으로서 우수한 질화 실리콘막, 혹은 산화 실리콘막의 위에 질화 실리콘막을 형성한 2 층구조의 보호막으로서 구성하면 된다. 또한, 특히 제한되지 않지만, 이 실시예의 주변회로를 구성하는 MOSFET의 소스·드레인영역은 자기 정합기술로 형성해도 된다. 또한, 어느쪽의 MOSFET의 소스·드레인영역도 LDD(라이트리·도프트·드레인) 구조 혹은 DDD(더블·도프트·드레인) 구조로 하도록 해도 된다. 또한, 화소스위칭용 FET는 큰 전압으로 구동되는 것, 리크전류를 방지하지 않으면 안되는 것을 고려하여, 오프셋(게이트전극과 소스·드레인 영역간에 거리를 갖게 한 구조)으로 하면 좋다.

도 4는, 반사전극(화소전극)측 기판의 단부의 구조로서 적합한 실시예를 나타낸다. 도 4에 있어서 도 1, 도 2와 동일부호가 첨부되고 있는 장소는, 동일공정으로 형성되는 층 및 반도체영역을 나타낸다.

도 4에 나타나고 있는 바와같이, 층간 절연막과 메탈층의 적층체의 단부 및 그 측벽은, 화소영역 및 주변회로를 덮는 산화 실리콘막으로 이루어지는 패시베이션막(17)의 위에 질화 실리콘막(18)을 형성한 적층보호구조로 되어 있다. 이 단부는, 상술한 바와 같이, 실리콘 웨이퍼에 다수개의 본 발명의 기판을 형성한 후, 스크라이브 라인을 따라서 다이싱하여 각 기판(반도체칩)으로 분리하는 경우의 각 기판의 판부가 되는 부분이다. 결국, 도 4의 우측의 단차부의 하단부분이 스크라이브 영역이 된다.

따라서, 기판단부의 상부와 측벽부가 질화 실리콘막을 보호막으로 하고 있기 때문에, 이것에 의해 단부에서 물 등이 진입하기 어렵게 되어 내구성이 향상함과 동시에, 단부가 보강되기 때문에 수율이 향상한다. 또한, 이 실시예에서는 액정을 봉지하기 위한 밀봉재(36)를 완전히 평탄화 된 상기 적층보호구조부의 위에 설치하고 있다. 이것에 의해, 층간 절연막이나 메탈층의 유무에 의한 두께의 디스퍼션에 관계되지 않고, 대향 기판의 간격을 일정하게 하는 것이 가능하게 된다. 또한, 상기 구조에 의하면, 화소전극을 이루는 반사전극상의 보호막을 산화 실리콘막 단층으로 할 수 있기 때문에, 반사율의 저하나 반사율이 파장에 의해 다른 파장의존성을 감소할 수 있다.

도 4에 나타나고 있는 바와같이, 본 실시예에서는, 3 층째의 메탈층(14')은, 주변회로영역의 차광막 또는 화소의 반사전극에 사용하고 있는 14와 같은 층이고, 2 층째 및 1 층째의 메탈층(12', 7')을 통해 반도체 기판(1)의 표면에 불순물을 도핑하여 형성된 배선층(19)에 접속되고, 기판전위에 고정된다. 물론 3 층째의 메탈층(14')의 대신에, 2 층째의 메탈층(12') 또는 1 층째의 메탈층(7')을 밀봉재(36) 아래로 연인(延引)하고 전위의 고정용의 층에 이용해도 좋다. 이것에 의해 액정 패널용 기판 형성중, 액정 패널 형성중, 또는 액정 패널 형성후의 정전기 등에 있어서의 대책이 가능하게 된다. 또한 이 배선층(19)을 통해 도시하지 않은 패드에 접속하고, 소정의 전압 혹은 신호가 인가하는 것도 가능하다.

도 5는, 본 발명의 다른 실시예를 나타낸다. 도 5는, 도 1과 같이, 도 3의 평면레이아웃에 있어서의 선 I-I을 따른 단면도이다. 도 5에 있어서 도 1, 도 2와 동일부호가 첨부되고 있는 장소는, 이것들의 도면의 실시예와 같은 프로세스로 형성되는 층 및 반도체영역을 나타낸다. 이 실시예는, 상기 반사전극(14)과 그 아래의 차광층(12)으로서의 메탈층의 사이에, 상술한 TEOS 막(일부에칭에 의해 잔존한 SOG 막을 포함한다)으로 이루어지는 층간 절연막(13a) 이외에, 그 아래에 질화 실리콘막(13b)을 형성한 것이다. 반대로, TEOS 막(13a)의 위에 질화 실리콘막(13b)을 형성하도록 하여도 좋다. 이와 같이 질화 실리콘막을 추가한 구조를 사용하는 것에 의해 물 등이 진입하기 어렵게 되어 내습성이 향상한다.

또한, 반사전극상의 패시베이션막의 막두께에 관하여는, 도 1의 실시예의 경우와 같다.

도 16은, 본 발명의 다른 실시예를 나타낸다. 도 16은, 도 1과 같이, 도 3의 평면레이아웃에 있어서의 선 1-1을 따른 단면도이다. 도 16에 있어서 도 1, 도 2와 동일부호가 붙여지고 있는 장소는, 이것들의 도면의 실시예와 같은 프로세스로 형성되는 층 및 반도체영역을 나타낸다. 이 실시예는, 상기 반사전극(14)과 그 아래의 차광층(12)으로서의 메탈층의 사이에, 상술한 TEOS 막(일부에칭에 의해 잔존한 SOG 막을 포함한다)으로 이루어지는 층간 절연막(13a)의 이외에 그 위에 질화 실리콘막(13b)을 형성한 것이다. 상기의 경우 질화 실리콘막(13a)을 CMP 법 등에 의해 평탄화하는 것도 가능하다. 이와 같이 질화 실리콘막을 형성한 경우, 도 5에 있어서의 실시예보다 질화 실리콘부의 개구가 적기 때문에 또한 물 등이 진입하기 어렵게 되어 내습성이 향상한다. 동시에 반사전극(14)과 그 이웃의 반사전극 사이는 보호절연막(17)과 질화 실리콘(13b)으로 구성되어 있다. 질화 실리콘막의 굴절율은 보호절연막(17)에 이용되는 산화 실리콘막의 굴절율 1.4 내지 1.6 보다 높은 1.9 내지 2,2이기 때문에, 보호절연막(17)에 액정측에서 빛이 입사한 때, 질화 실리콘막(13b)과의 계면으로 굴절율차에 의해 입사광이 반사한다. 이것에 의해 층간막으로 빛의 입사가 감소하기 때문에, 반도체영역에 빛이 통과하여 캐리어가 발생하여, 반도체영역에서의 전위가 불안정하게 되는 것을 방지할 수 있다.

또한 본 실시예에서는 TEOS 막으로 이루어지는 층간 절연막(13a)을 CMP 법등으로 평탄화 후, 질화 실리콘막(13b)을 형성하여도 좋다. 일반적으로 예를 들면 CMP 법 등에서는 국소적인 단차의 해소를 위해 국소적인 단차분의 막두께, 예를 들면 8000 내지 12000 옹스트롬의 막의 퇴적을 행할 필요가 있다. 또한 일반적으로 13b에 사용되는 질화 실리콘막은 막두께가 증가함에 따라서 하부막에 커다란 강한 응력을 갖는다. 본 실시예에서는 층간 절연막(13a)을 CMP 법 등에 의해 연마함으로써 평탄화하고, 또한 그 위에 질화 실리콘막(13b)를 형성함으로써, 질화 실리콘막(13b)의 CMP 법 등에 있어서의 퇴적의 막두께를 감소하여 질화 실리콘막(13b)의 응력완화를 하는 것이 가능하게 된다. 또한 상기의 경우도 반사전극(14)과 그 이웃의 반사전극 사이는 보호절연막(17)과 질화 실리콘(13b)으로 구성되어 있기 때문에, 층간막으로 빛의 입사가 감소하기 때문에, 반도체영역에 빛이 통과하여 캐리어가 발생하여, 반도체영역에서의 전위가 불안정하게 되는 것을 방지할 수 있다. 또한 본 실시예는 예를 들면 질화 실리콘막(13b)의 막두께를 2000 내지 5000 옹스트롬으로 하는 것이 바람직하다. 이것은 2000 옹스트롬 이상으로 함으로써 질화 실리콘막(13b)의 내습성을 향상하는 것과, 5000 옹스트롬 이하로 하는 것에 따라 접촉 구멍(16)의 에칭깊이를 적게하여 에칭을 쉽게 함과 동시에, 질화 실리콘막(13b)의 막두께의 감소에 의해 하부막에 대한 응력의 완화을 행하기 위해이다.

또한, 반사전극상의 패시베이션막의 막두께에 관하여는, 도 1의 실시예의 경우와 같다. 도 6은 상기 실시예를 적용한 액정 패널용 기판(반사전극측 기판)의 전체의 평면 레이아웃 구성을 나타낸다.

도 6에 나타나고 있는 바와같이, 본 실시예에 있어서는, 기판의 주변부에 설치되어 있는 주변회로에 빛이 입사하는 것을 방지하는 차광막(25)이 설치되어 있다. 주변회로는, 상기 화소전극이 매트릭스 형상으로 배치된 화소영역(20)의 주변에 설치되고, 상기 데이터선(7)에 화상 데이타에 따른 화상신호를 공급하는 데이터선 구동회로(21)나 게이트선(4)을 순서대로 주사하는 게이트선 구동회로(22), 패드 영역(26)을 통해 외부로부터 입력되는 화상 데이타를 도입하는 입력회로(23), 이것들의 회로를 제어하는 타이밍 제어회로(24) 등의 회로이고, 이것들의 회로는 화소 전극 스위칭용 MOSFET와 동일공정 또는 다른 공정으로 형성되는 MOSFET를 능동 소자 또는 스위칭 소자로 하고, 이것에 저항이나 용량 등의 부하 소자를 조합시킴으로써 구성된다.

본 실시예에 있어서는, 상기 차광막(25)은, 도 1에 나타나고 있는 화소전극(14)과 동일 공정으로 형성되는 3 층째의 메탈층으로 구성되고, 전원전압이나 화상 신호의 중심전위(Vc) 혹은 공통전위(LC-COM) 등의 소정전위가 인가되도록 구성되고 있다. 차광막(25)에 소정의 전위를 인가하는 것으로 플로팅이나 다른 전위의 경우와 비교하여 반사를 적게 할 수 있다. 도면 부호(26)는 전원전압을 공급하기 위해 사용되는 패드 또는 단자가 형성된 패드영역이다.

도 7은 상기 액정 패널 기판(31)을 적용한 반사형 액정 패널의 단면구성을 나타낸다. 도 7에 나타낸 바와 같이, 상기 액정 패널 기판(31)은, 그 이면에 글라스 또는 세라믹 등으로 이루어지는 지지 기판(32)이 접착제에 의해 접착되어 있다. 이와 동시에, 그 표면측에는 공통전위(LC-COM)가 인가되는 투명도전막(ITO)으로 이루어지는 대향전극(공통전극이라고도 한다: 33)을 갖는 입사측의 글라스 기판(35)이 적당한 간격을 두고서 배치되고, 주위를 밀봉재(36)로 봉지된 틈 내에 주지의 TN(Twisted Nematic)형 액정 또는 전압이 인가됨이 없이 액정분자가 거의 수직배향된 SH(Super Homeotropic)형 액정(37) 등이 충전되어 액정 패널(30)로서 구성되어 있다. 또한, 외부에서 신호를 입력하거나, 패드영역(26)이 상기 밀봉재(36)의 외측에 배치되도록 밀봉재를 설치하는 위치가 설정되어 있다.

주변회로상의 차광막(25)은, 액정(37)을 개재하고 대향전극(33)과 대향되도록 구성되어 있다. 그리고, 차광막(25)에 LC 공통전위를 인가하면, 대향전극(33)에는 LC 공통전위가 인가되기 때문에, 그 사이에 개재하는 액정에는 직류전압이 인가될 수 없게 된다. 따라서 TN형 액정이면 항상 액정분자가 거의 90° 비틀어진 상태로 되고, SH 형 액정이면 항상 수직배향된 상태로 액정분자가 유지된다.

본 실시예에 있어서는, 반도체 기판으로 이루어지는 상기 액정 패널 기판(31)은, 그 이면에 글라스 또는 세라믹 등으로 이루어지는 지지 기판(32)이 접착제에 의해 접합되어 있기 때문에, 그 강도가 현저히 높여진다. 그 결과, 액정 패널 기판(31)에 지지 기판(32)을 접합시키고 나서 대향 기판과의 접착결합을 하도록 하면, 패널 전체에 걸쳐서 액정층의 갭이 균일하게 된다고 하는 이점이 있다.

(절연 기판을 사용한 액정 패널용 기판의 설명)

이상의 설명에서는 반도체 기판을 사용한 반사형 액정 패널용 기판의 구성 및 이것을 사용한 액정 패널에 대해 설명하였지만, 이하에는, 절연 기판을 사용한 반사형 액정 패널용 기판의 구성에 대해 설명한다.

도 17은 반사형 액정 패널용 기판의 화소의 구성을 나타내는 단면도이다. 상기 도면은, 도 1과 같이, 도 3의 평면 레이아웃도에서 선 I-I을 따른 단면도를 나타내고 있다. 본 실시예에서는 화소스위칭용의 트랜지스터로서 TFT가 사용되고 있다. 도 17에 있어서 도 1, 도 2와 동일부호가 붙여지고 있는 장소는 이것들의 도면과 동일 기능을 갖는 층 및 반도체영역을 나타낸다. 도면 부호(1)는 석영이나 무알칼리성의 글라스 기판이고, 이 절연 기판위에는 단결정 또는 다결정 혹은 비결정의 실리콘막(5a, 5b, 5c, 8의 형성층)이 형성되어 있고, 이 실리콘막상에는 열산화하여 형성한 산화 실리콘막과 CVD 법으로 퇴적한 질화 실리콘의 2 층구조로 이루어지는 절연막(4b, 9b)이 형성된다. 또한, 절연막(4b)의 상층의 질화 실리콘막의 형성 이전에는, 실리콘막의 5a, 5b, 8의 영역에 N 형 불순물이 도핑되고, TFT의 소스영역(5a), 드레인영역(5b), 유지용량의 전극영역(8)이 형성된다. 또한 절연막(4b) 상에는, TFT의 게이트전극(4a)과 유지용량의 다른쪽의 전극(9a)이 되는 폴리 실리콘또는 메탈 실리사이드 등의 배선층이 형성된다. 상기와 같이, 게이트전극(4a), 게이트 절연막(4b), 채널(5c), 소스(5a), 드레인(5b)으로 이루어지는 TFT와, 전극(8,9)과 절연막(9b)으로 이루어지는 유지용량이 형성된다.

또한, 배선층(4a, 9a)상에는 질화 실리콘 또는 산화 실리콘에 의해 형성되는 제 1 층간 절연막(6)이 형성되고, 이 절연막(6)에 형성된 접촉 구멍을 통해 소스영역(5a)에 접속되는 소스전극(7a)이, 알루미늄층으로 이루어지는 제 1 메탈층에 의해 형성된다. 제 1 메탈층의 위에는 또한 질화 실리콘막, 혹은 산화 실리콘막과 질화 실리콘막의 2 층구조에 의해 형성되는 제 2 층간 절연막(13)이 형성된다. 이 제 2 층간 절연막(13)은, CMP 법에 의해 평탄화되고, 그 위에 알루미늄으로 이루어지는 반사전극이 되는 화소전극이 각 화소마다 형성된다. 또한, 실리콘막의 전극 영역(8)과 화소전극(14)은 접촉 구멍(16)을 통해 전기적으로 접속된다. 이 접속은, 도 1과 같은 방법으로, 텅스텐 등의 고융점 금속으로 이루어지는 접속플러그(15)를 매설하여 형성함으로써 실현된다.

상기와 같이, 절연 기판위에 형성된 TFT 및 유지용량의 위방향으로 반사전극이 형성되기 때문에, 화소전극영역이 넓게 되고, 또한 유지용량도 도 3의 평면 레이아웃도와 같이 반사전극하에 넓은 면적으로 형성할 수 있기 때문에, 고정밀(화소가 작다) 패널이라도, 높은 개구율(반사율)을 얻을 수 있을 뿐만 아니라, 각 화소에서 인가전압의 유지가 충분히 가능하게 되어 구동이 안정화된다.

또한, 지금까지의 실시예와 같이, 반사전극(14) 상에는, 산화 실리콘막으로 이루어지는 패시베이션막(17)이 형성된다. 이 패시베이션막(17)의 막두께는, 지금까지의 실시예와 같고, 입사하는 빛의 파장에 따라서 반사율의 변동이 적은 반사형 액정 패널용 기판을 얻을 수 있다. 또한, 액정 패널용 기판의 전체구성 및 액정 패널의 구성은, 도 6 및 도 7과 같다.

또한, 도 17에서는 도 1과 같은 층간 절연막(11)과 차광층(12)을 배치하지 않고 있지만, 인접하는 화소전극(14)의 간격에서 입사되는 빛에 의한 TFT의 광리크를 방지하기 위해, 이들 층을 도 1등과 같이 배치하여도 좋다. 또한, 기판의 아래 방향으로부터의 광입사가 정해지는 경우, 실리콘막(5a, 5b, 8)의 아래에 또한 차광층을 배치하여도 좋다. 또한, 도면에 도시된 바로서는 게이트전극이 채널보다 위의 방향에 위치하는 톱게이트 타입이지만, 게이트전극을 먼저 형성하여, 게이트 절연막을 통한 위에 채널로 되는 실리콘막을 배치하는 바텀(bottom) 게이트 타입으로 하여도 좋다. 또한, 주변회로 영역은, 도 4에서와 같이, 질화 실리콘막, 혹은 산화 실리콘막과 질화 실리콘막의 2층구조로 함으로서 내습성을 향상할 수 있다.

(본 발명의 반사형 액정 패널을 사용한 전자기기의 설명)

도 9는, 본 발명의 액정 패널을 사용한 전자기기의 일례이고, 본 발명의 반사형 액정 패널을 라이트 밸브로서 사용한 프로젝터(투사형 표시장치)의 주요부를 평면적으로 본 개략구성도이다. 이 도 9는, 광학요소(130)의 중심을 통하는 XZ 평면에 있어서의 단면도이다. 본 예의 프로젝터는, 시스템광축(L)을 따라서 배치한 광원부(110: 111은 램프, 112는 리플렉터), 인테그레이터 렌즈(120), 편광변환 소자(130)로부터 개략적으로 구성되는 편광조명장치(100), 편광조명장치(100)로부터 출사된 S 편광광을 S 편광광 반사면(201)에 의해 반사시키는 편광빔 분할기(200), 편광빔 분할기(200)의 S 편광 반사면(201)으로부터 반사된 빛 중, 청색광(B)의 성분을 분리하는 다이클로익 미러(412), 분리된 청색광(B)을 청색광을 변조하는 반사형 액정라이트 밸브(300B), 청색광이 분리된 후의 빛중 적색광(R)의 성분을 반사시켜 분리하는 다이클로익 미러(413), 분리된 적색광(R)을 변조하는 반사형 액정라이트 밸브(300R), 다이클로익 미러(413)를 투과하는 나머지의 녹색광(G)을 변조하는 반사형 액정라이트 밸브(300G), 3 개의 반사형 액정라이트 밸브(300R, 300G, 300B)에서 변조된 빛을 다이클로익 미러(412,413), 편광빔 분할기(200)로써 합성하고, 이 합성광을 스크린(600)에 투사하는 투사렌즈로 이루어지는 투사광학계(500)로 구성되어 있다. 상기 3 개의 반사형 액정라이트 밸브(300R, 300G, 300B)에는 각각 상술한 액정 패널을 사용하고 있다.

광원부(110)로부터 출사된 랜덤한 편광광은, 인테그레이터 렌즈(120)에 의해 복수의 중간광으로 분할된 후, 제 2 인테그레이터 렌즈를 광입사측에 가지는 편광 변환 소자(130)에 의해 편광방향이 거의 갖추어진 한종류의 편광광(S 편광광)으로 변환되고 나서 편광빔 분할기(200)에 이르게 되어 있다. 편광변환 소자(130)로부터 출사된 S 편광광은, 편광빔 분할기(200)의 S 편광광 반사면(201)에 의해 반사되고, 반사된 빛중, 청색광(B)의 빛이 다이클로익 미러(412)의 청색광 반사층에서 반사되고, 반사형 액정라이트 밸브(300B)에 의해 변조된다. 또한, 다이클로익 미러(411)의 청색광 반사층을 투과한 빛 중에서 적색광(R)의 빛은 다이클로익 미러(413)의 적색광 반사층으로써 반사되고, 반사형 액정라이트 밸브(300R)에 의해 변조된다.

한편, 다이클로익 미러(413)의 적색광 반사층을 투과한 녹색광(G)의 빛은 반사형 액정라이트 밸브(300G)에 의해 변조된다. 이렇게하여, 각각의 반사형 액정라이트 밸브(300R, 300G, 300B)에 의해 변조된 색광은, 다이클로익 미러(412,413), 편광빔 분할기(200)에서 합성되고, 이 합성광이 투사광학계(500)에 의해 투사된다.

또한, 반사형 액정라이트 밸브(300R, 300G, 300B)가 되는 반사형 액정 패널은, TN 형 액정(액정분자의 장축이 전압의 인가없이 패널 기판에 거의 병행하게 배향된 액정) 또는 SH 형 액정(액정분자의 장축이 전압이 인가됨이 없이에 패널 기판에 거의 수직으로 배향된 액정)을 채용하고 있다.

TN 형 액정을 채용한 경우에는, 화소의 반사전극과, 대향하는 기판의 공통전극의 사이에 삽입 지지된 액정층에의 인가전압이 액정의 한계값전압 이하의 화소(OFF 화소)에서는, 입사한 색광은 액정층에 의해 타원편광되고, 반사전극에 의해 반사되고, 액정층을 통해, 입사한 색광의 편광축과 거의 90 도 어긋난 편광축성분이 많은 타원편광에 가까운 상태의 빛으로서 반사·출사된다. 한편, 액정층에 전압인가된 화소(ON 화소)에서는, 입사한 색광인 채로 반사전극에 달하고, 반사되고, 입사시와 동일한 편광축인 채로 반사·출사된다. 반사전극에 인가된 전압에 따라서 TN 형 액정의 액정분자의 배열각도가 변화하기 때문에, 입사광에 대한 반사광의 편광축의 각도는, 화소의 트랜지스터를 통해 반사전극에 인가하는 전압에 따라서 가변된다.

또한, SH 형 액정을 채용한 경우에는, 액정층의 인가전압이 액정의 한계값전압 이하의 화소(OFF 화소)에서는, 입사한 색광인 채로 반사전극에 달하고, 반사되고, 입사시와 동일 편광축인 채로 반사·출사된다. 한편, 액정층에 전압인가된 화소(ON 화소)에서는, 입사한 색광은 액정층으로써 타원편광되고, 반사전극에 의해 반사되고, 액정층을 통해, 입사광의 편광축에 대해 편광축이 거의 90도 어긋난 편광축성분이 많은 타원편광으로서 반사·출사한다. TN 형 액정인 경우와 같이, 반사전극에 인가된 전압에 따라서 TN 형 액정의 액정분자의 배열각도가 변화하기 때문에, 입사광에 대한 반사광의 편광축의 각도는, 화소의 트랜지스터를 통해 반사전극에 인가하는 전압에 따라서 가변된다.

이것들의 액정 패널의 화소로부터 반사된 색광중, S 편광성분은 S 편광을 반사하는 편광빔 분할기(200)를 투과하지 않고, 한편, P 편광성분은 투과한다. 이 편광빔 분할기(200)를 투과한 빛에 의해 화상이 형성된다. 따라서, 투사되는 화상은, TN 형 액정을 액정 패널에 사용한 경우는 OFF 화소의 반사광이 투사광학계(500)에 달하고 ON 화소의 반사광은 렌즈에 이르지 않기 때문에 정상-화이트 표시가 되고, SH 액정을 사용한 경우는 OFF 화소의 반사광은 투사광학계에 이르지 않고 ON 화소의 반사광이 투사광학계(500)에 이르기 때문에 정상-블랙 표시가 된다.

반사형 액정 패널은, 투과형 액티브 매트릭스형 액정 패널과 비교하여, 화소 전극을 크게 취하기 때문에, 고반사율을 얻을 수 있고, 고정밀한 화상을 고컨트래스트로 투사할 수 있음과 동시에, 프로젝터를 소형화 할 수 있다.

도 7에서 설명한 바와 같이, 액정 패널의 주변회로부는 차광막으로 덮여지고, 대향 기판의 대향하는 위치에 형성되는 대향전극과 동시에 같은 전위(예를 들면 LC 공통전위. 단, LC 공통전위로 하지 않은 경우는 화소부의 대항전극과 다른 전위가 되기 때문에, 상기의 경우 화소부의 대향전극과는 분리된 주변대향전극이 된다.)가 인가되기 때문에, 양자간에 개재하는 액정에는 거의 0 V가 인가되고, 액정은 OFF 상태와 마찬가지로 된다. 따라서, TN 형 액정의 액정 패널에서는 정상 화이트 표시에 맞추어 화상영역의 주변을 모두 백표시로 할 수 있고, SH 형 액정의 액정 패널에서는 정상 블랙 표시에 맞추어 화상영역의 주변을 모두 흑표시로 할 수 있다.

상기 광원(110)의 빛을 3 원색광으로 분광하는 색분리수단으로서의 편광빔 분할기(200)에 의해 분리된 적색광을 변조하는 제 1 반사형 액정 패널로서의 라이트 밸브(300R)의 패시베이션막을 형성하는 산화 실리콘막의 막두께는 1300 내지 1900 옹스트롬의 범위로 하고, 녹색광을 변조하는 제 2 반사형 액정 패널로서의 라이트 밸브(300G)의 패시베이션막을 형성하는 산화 실리콘막의 막두께는 1200 내지 1600 옹스트롬의 범위로 하고, 청색광을 변조하는 제 3 반사형 액정 패널로서의 라이트 밸브(300B)의 패시베이션막을 형성하는 산화 실리콘막의 막두께는 900 내지 1200 옹스트롬의 범위로 하면 더욱 바람직한 결과가 얻어진다.

상기 실시예에 따르면, 반사형 액정 패널(300R, 300G, 300B)의 각 화소전극에 인가된 전압이 충분히 유지됨에 함께, 화소전극의 반사율이 매우 높으므로 선명한 영상이 얻어진다.

도 15는, 각각 본 발명의 반사형 액정 패널을 이용한 전자기기의 예를 나타내는 외관도이다. 또한, 이것들의 전자기기에서는 편광빔 분할기와 동시에 사용되는 라이트 밸브로서가 아니라, 직시형의 반사형 액정 패널로서 사용되기 때문에, 반사전극은 완전한 거울면일 필요는 없고, 시야각을 넓히기 위해는, 오히려 적당한 요철을 가한 쪽이 바람직하지만, 이것 이외의 구성요건은, 라이트 밸브인 경우와 기본적으로 동일하다.

도 15(a)는 휴대전화를 나타내는 사시도이다. 도면 부호(1000)는 휴대전화 본체를 나타내고, 그 중의 1001은 본 발명의 반사형 액정 패널을 사용한 액정표시부이다. 도 15(b)는, 손목 시계형 전자기기를 도시한 도면이다. 도면 부호(1100)는 시계본체를 나타내는 사시도이다. 1101은 본 발명의 반사형 액정 패널을 사용한 액정표시부이다. 이 액정 패널은, 종래의 시계표시부와 비교하여 고정밀한 화소를 가지기 때문에, 텔레비젼 화상표시도 가능하게 할 수 있어, 손목 시계형 텔레비젼을 실현할 수 있다.

도 15(c)는, 워드프로세서, 퍼스널 콤퓨터 등의 휴대형 정보처리장치를 도시한 도면이다. 도면 부호(1200)는 정보처리장치를 나타내고, 도면 부호(1202)는 키보드 등의 입력부, 도면 부호(1206)는 본 발명의 반사형 액정 패널을 사용한 표시부, 도면 부호(1204)는 정보처리장치 본체를 나타낸다. 각각의 전자기기는 전지에 의해 구동되는 전자기기이기 때문에, 광원램프를 가지지 않은 반사형 액정 패널을 이용하면, 전지수명을 연장시키는 것이 가능하다. 또한, 본 발명과 같이, 주변회로를 패널 기판에 내장할 수 있기 때문에, 부품점수가 대폭 감소하여, 보다 경량화·소형화 할 수 있다.

또한, 이상 실시예에 있어서는, 액정 패널의 액정으로서 TN 형과 호메오트로픽 배향의 SH 형에 관해서 설명하였지만, 다른 액정으로 대체하여도 실시가능한 것은 말할 필요도 없다.

상술한 바와 같이, 본 발명은, 반사형 액정 패널용 기판에 패시베이션막을 설치하였기 때문에, 신뢰성이 향상한다고 하는 효과가 있다. 더우기, 패시베이션막으로서, 막두께가 500 내지 2000 옹스트롬의 산화 실리콘막을 사용하도록 하였기 때문에, 막두께의 디스퍼션에 의한 화소전극의 반사율에 주는 영향이 작음과 동시에, 특히 막두께가 500 내지 2000 옹스트롬의 산화 실리콘막은, 반사율의 파장의존성이 적기 때문에, 반사율의 변동을 작게 할 수 있다고 하는 효과가 있다.

또한, 패시베이션막으로서의 산화 실리콘막의 두께를, 입사되는 빛의 파장에 따라서 각각 적절한 범위, 예를 들면, 청색광을 반사하는 화소전극에 있어서는 900 내지 1200 옹스트롬, 녹색광을 반사하는 화소전극에 있어서는 1200 내지 1600 옹스트롬, 적색광을 반사하는 화소전극에 있어서는 1300 내지 1900 옹스트롬으로 설정하도록 하였기 때문에, 각 색마다 반사율의 디스퍼션을 1 % 이하로 억제할 수 있어, 액정 패널의 신뢰성을 향상시킬 수 있음과 동시에, 이러한 반사형 액정 패널을 라이트 밸브로서 사용한 투사형 표시장치에 있어서의 화질을 향상시킬 수 있다고 하는 효과가 있다.

또한, 패시베이션막을 이루는 산화 실리콘막의 두께를 그 위에 형성되는 배향막의 두께와의 관계로 설정함과 동시에, 배향막의 두께를 300 내지 1400 옹스트롬의 범위로 설정하도록 하였기 때문에, 액정의 굴절율의 변동을 유효하게 방지할 수 있다.

또한, 동일 기판위에, 화소전극이 매트릭스 형상으로 배치된 화소영역과 그 외측에 시프트 레지스터나 제어회로 등의 주변회로가 형성되는 반사형 액정 패널에 있어서는, 화소영역의 위방향에는 산화 실리콘막으로 이루어지는 패시베이션막을 형성하고, 상기 주변회로의 위방향에는 질화 실리콘막으로 이루어지는 패시베이션막을 형성하도록 하였기 때문에, 주변에 질화 실리콘막을 사용함으로써 주변회로를 보다 확실하게 보호하여 신뢰성을 향상시킬 수 있다.

또한, 반사전극의 위에 패시베이션막을 설치하는 대신 산화 실리콘막으로 이루어진 패시베이션막과 병용하여, 반사전극과 그 아래의 금속층의 사이의 층간 절연막에 질화 실리콘막을 설치하도록 하였기 때문에, 내습성을 향상시켜, 화소스위칭용 MOSFET나 유지용량이 물 등에 의해 부식되는 것을 방지할 수 있다.

또한, 화소영역의 주변영역에 형성되는 층간 절연막과 상기 주변영역을 차광하는 금속층의 적층체의 단부에서 그 측벽에 걸쳐서는 산화 실리콘막으로 이루어지는 패시베이션막의 위에 질화 실리콘막을 형성한 적층보호구조를 설치하도록 하였기 때문에, 물 등이 진입하기 쉬운 액정 패널의 단부의 방수성을 향상시킴과 동시에 이것이 보강부재가 되어 내구성을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 화소영역의 제 1 실시예를 나타내는 단면도.

도 2는 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 주변회로 구조의 일례를 나타내는 단면도.

도 3은 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 화소영역의 제 1 실시예의 평면 레이아웃도.

도 4는 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 단부구조의 일례를 나타내는 단면도.

도 5는 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 다른 실시예를 나타내는 단면도.

도 6은 실시예의 액정 패널의 반사전극측 기판의 레이아웃 구성예를 나타내는 평면도.

도 7은 실시예의 액정 패널 기판을 적용한 반사형 액정 패널의 일례를 나타내는 단면도.

도 8은 본 발명을 적용한 반사형 액정 패널의 화소전극 스위칭용 FET의 게이트 구동파형 및 데이터선 구동파형예를 나타내는 파형도.

도 9는 실시예의 반사형 액정 패널을 라이트 밸브로서 응용한 투사형 표시장치의 일례로서 비디오 프로젝터의 개략적인 구성도.

도 10은 알루미늄층으로 이루어지는 반사전극의 반사율이 입사향의 각 파장에 있어서 산화 실리콘막의 막 두께에 의해 어떻게 변화하는가를 조사한 결과를 나타내는 그래프.

도 11은 알루미늄층으로 이루어진 반사전극의 반사율이 입사광의 각 파장에 있어서 산화 실리콘막의 막두께에 의해 어떻게 변화하는가 조사한 결과를 나타내는 그래프.

도 12는 청색을 중심으로 한 파장범위에 대해 산화 실리콘막의 막두께를 바꾸었을 때의 반사율을 적당한 파장마다 도시한 그래프.

도 13은 녹색을 중심으로 한 파장범위에 대해 산화 실리콘막의 막두께를 바꾸었을 때의 반사율을 적당한 파장마다 도시한 그래프.

도 14는 적색을 중심으로 한 파장범위에 대해 산화 실리콘막의 막두께를 바꾸었을 때의 반사율을 적당한 파장마다 도시한 그래프.

도 15(a)와 도 15(b) 및 도 15(c)는, 각각 본 발명의 반사형 액정 패널을 이용한 전자기기의 예를 나타내는 외관도.

도 16은 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 다른 실시예를 나타내는 단면도.

도 17은 본 발명을 적용한 반사형 액정 패널의 반사전극측 기판의 다른 실시예를 나타내는 단면도.

※ 도면의 주요부분에 대한 부호의 설명*

1: 반도체 기판 2: 웰영역

3: 필드산화막 4: 게이트선

4a: 게이트전극 5a, 5b: 소스·드레인영역

6: 제 1 층간 절연막 7: 데이터선(제 1 메탈층)

7a: 소스전극 8: P 형 도핑영역

9a: 유지용량 전극(도전층)

9b: 유지용량의 유전체로 이루어진 절연막

10: 보조결합배선 11: 제 2 층간 절연막

12: 차광층(제 2 메탈층) 13: 제 3 층간 절연막

14: 화소전극(제 3 메탈층) 15: 접속플러그

16: 접촉 구멍 17: 패시베이션막

20: 화소영역 21: 데이터선 구동회로

22: 게이트선 구동회로 23: 입력회로

24: 타이밍 제어회로 25: 차광층(제 3 메탈층)

26: 패드영역 31: 액정 패널 기판

32: 지지 기판 33: 대향전극

35: 입사측의 글라스 기판 36: 밀봉재

37: 액정 70: 전원라인

71: 접촉 구멍 80: P 형 접촉 영역

110: 광원부 200: 편광빔 분할기

300: 라이트 밸브(반사형 액정 패널) 500: 투사광학계

412, 413: 다이클로익 미러 600: 스크린

Claims

기판 위에 청색광을 반사하기 위한 반사전극을 매트릭스 형상으로 배치하여 이루어지고, 상기 반사전극에 대응하여 트랜지스터가 형성되며 상기 트랜지스터를 통해 상기 반사전극에 전압이 인가되도록 구성되고, 매트릭스 형상으로 배치된 상기 청색광을 반사하기 위한 반사전극 위에는, 패시베이션막이 형성되며 상기 패시 베이션막은 산화 실리콘으로 형성되어 이루어지고, 상기 패시베이션막은 900 내지 1200 옹스트롬의 막두께를 갖는 것을 특징으로 하는 액정 패널용 기판.
기판 위에 녹색광을 반사하기 위한 반사전극을 매트릭스 형상으로 배치하여 이루어지고, 상기 반사전극에 대응하여 트랜지스터가 형성되며 상기 트랜지스터를 통해 상기 반사전극에 전압이 인가되도록 구성되고, 매트릭스 형상으로 배치된 상기 녹색광을 반사하기 위한 반사전극 위에는, 패시베이션막이 형성되며 상기 패시 베이션막은 산화 실리콘으로 형성되어 이루어지고, 상기 패시베이션막은 1200 내지 1600 옹스트롬의 막두께를 갖는 것을 특징으로 하는 액정 패널용 기판.
기판 위에 적색광을 반사하기 위한 반사전극을 매트릭스 형상으로 배치하여 이루어지고, 상기 반사전극에 대응하여 트랜지스터가 형성되며 상기 트랜지스터를 통해 상기 반사전극에 전압이 인가되도록 구성되고, 매트릭스 형상으로 배치된 상기 적색광을 반사하기 위한 반사전극 위에는, 패시베이션막이 형성되며 상기 패시베이션막은 산화 실리콘으로 형성되어 이루어지고, 상기 패시베이션막은 1300 내지 1900 옹스트롬의 막두께를 갖는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 패시베이션막은 입사되는 색광의 파장에 대한 상기 반사전극의 반사율의 특성 변화에 있어서, 반사율의 변화가 약 1% 이내에 포함될 정도로 선택된 막두께인 것을 특징으로 하는 액정 패널용 기판.
적색광을 반사하기 위한 반사전극과, 녹색광을 반사하기 위한 반사전극과, 청색광을 반사하기 위한 반사전극을 구비한 액정 패널용 기판으로서,

각 상기 반사전극 위에는 패시베이션막이 형성되고, 상기 패시베이션막은 산화 실리콘으로 형성되어 이루어지고, 상기 적색광을 반사하기 위한 반사전극 위에 형성된 상기 패시베이션막은 1300 내지 1900 옹스트롬의 막두께를 가지고, 상기 녹색광을 반사하기 위한 반사전극 위에 형성된 상기 패시베이션막은 1200 내지 1600 옹스트롬의 막두께를 가지며, 상기 청색광을 반사하기 위한 반사전극 위에 형성된 상기 패시베이션막은 900 내지 1200 옹스트롬의 막두께를 갖는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 패시베이션막 위에는 막두께가 300 내지 1400 옹스트롬의 배향막이 형성되는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극 하부층의 층간 절연막에는 컨택트홀이 형성되어 있고, 상기 컨택트홀 내에는 기둥형상의 접속 플러그가 충전되어 있는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극과 그 아래의 금속층 사이에 질화 실리콘으로 이루어진 층간 절연막이 형성되는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극과 그 아래의 금속층 사이의 층간 절연막이 질화 실리콘막과 산화 실리콘막으로 구성되는 동시에, 상기 산화 실리콘막 위에 상기 질화 실리콘막이 형성된 적층 구조로 하는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극과 그 아래의 금속층 사이의 층간 절연막이 질화 실리콘막과 산화 실리콘막으로 구성되는 동시에, 상기 질화 실리콘막 위에 상기 산화 실리콘막이 형성된 적층 구조로 하는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극 아래에 차광층이 되는 금속층을 형성하고, 상기 반사전극과 상기 차광층 사이에 층간 절연막을 구비하여 이루어진 것을 특징으로 하는 액정 패널용 기판.
제 11 항에 있어서,

상기 반사전극 및 이것에 접속된 상기 트랜지스터로 이루어진 화소가 매트릭스 형상으로 배치된 화소영역을 형성하고, 상기 화소영역 주변의 상기 기판 위에 주변회로를 설치하여 이루어진 액정 패널용 기판에 있어서,

상기 화소영역의 상기 금속층과 동일한 층이 상기 주변회로의 접속 배선층과 상기 주변회로 위에 배치된 제 1 차광층으로서 사용되고, 상기 제 1 차광층 위에는 상기 반사전극과 동일한 층으로 이루어진 제 2 차광층이 배치되는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극 및 이것에 접속된 제 1 트랜지스터 및 축적용량으로 이루어진 화소가 매트릭스 형상으로 배치된 화소영역을 형성하고, 상기 화소영역 주변의 상기 기판 위에 제 2 트랜지스터로 구성된 주변회로를 설치하여 이루어진 액정 패널용 기판에 있어서,

상기 축적용량의 절연막 또는 상기 제 2 트랜지스터의 게이트 절연막은 상기 제 1 트랜지스터의 게이트 절연막의 3분의 1 내지 5분의 1의 막두께를 갖는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극 및 이것에 접속된 상기 트랜지스터로 이루어진 화소가 매트릭스 형상으로 배치된 화소영역이 형성된 액정 패널용 기판에 있어서,

상기 화소영역의 주변영역에 형성된 층간 절연막과 상기 주변영역을 차광하는 금속층의 적층체 단부에는 상기 산화 실리콘막으로 이루어진 패시베이션막 위에 질화 실리콘막을 형성한 적층 구조가 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 있어서,

상기 반사전극 및 이것에 접속된 상기 트랜지스터로 이루어진 화소가 매트릭스 형상으로 배치된 화소영역이 형성되는 액정 패널용 기판에 있어서,

상기 화소영역의 상측에는 산화 실리콘막으로 이루어진 패시베이션막이 형성되고, 상기 화소영역의 주변영역에는 질화 실리콘막으로 이루어진 패시베이션막이 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 기재된 상기 액정 패널용 기판과 대향전극을 구비하는 입사측의 투명 기판이 적당한 간격을 두고 대향 배치되는 동시에, 상기 액정 패널용 기판과 상기 투명 기판의 간극 내에 액정이 봉입되어 구성되는 것을 특징으로 하는 액정 패널.
제 16 항에 기재된 액정 패널을 표시부로서 구비하는 것을 특징으로 하는 전자기기.
광원;

상기 광원으로부터의 광을 변조하는 제 1 항 내지 제 3 항 또는 제 5 항 중 어느 한 항에 기재된 구성의 반사형 액정 패널; 및

상기 반사형 액정 패널에 의해 변조된 광을 투사하는 투사렌즈를 구비하고 있는 것을 특징으로 하는 투사형 표시장치.
광원의 광을 세가지 색광으로 분광하는 색분리수단과, 상기 색분리수단에 의해 분리된 적색광을 변조하는 제 1 액정 패널과, 상기 색분리수단에 의해 분리된 녹색광을 변조하는 제 2 액정 패널과, 상기 색분리수단에 의해 분리된 청색광을 변조하는 제 3 액정 패널을 구비하고, 상기 제 1 액정 패널, 상기 제 2 액정 패널 및 상기 제 3 액정 패널에 의해 변조된 광을 합성하여 투사하는 투사형 표시장치에 있어서,

상기 제 1 액정 패널은 적색광을 반사하기 위한 반사전극과, 이 반사전극 위에 형성되며 산화 실리콘으로 형성된 패시베이션막을 구비하고, 이 패시베이션막이 1300 내지 1900 옹스트롬의 막두께를 가지며 이루어지고,

상기 제 2 액정 패널은 녹색광을 반사하기 위한 반사전극과, 이 반사전극 위에 형성되며 산화 실리콘으로 형성된 패시베이션막을 구비하고, 이 패시베이션막이 1200 내지 1600 옹스트롬의 막두께를 가지며 이루어지고,

상기 제 3 반사형 액정 패널은 청색광을 반사하기 위한 반사전극과, 이 반사 전극 위에 형성되며 산화 실리콘으로 형성된 패시베이션막을 구비하고, 이 패시베이션막이 900 내지 1200 옹스트롬의 막두께를 가지며 이루어진 것을 특징으로 하는 투사형 표시장치.