JPH0843858A - 画像表示装置及びその製造方法 - Google Patents
画像表示装置及びその製造方法Info
- Publication number
- JPH0843858A JPH0843858A JP19628194A JP19628194A JPH0843858A JP H0843858 A JPH0843858 A JP H0843858A JP 19628194 A JP19628194 A JP 19628194A JP 19628194 A JP19628194 A JP 19628194A JP H0843858 A JPH0843858 A JP H0843858A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- forming
- thin film
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 非晶質半導体材料を用いた駆動回路やスイッ
チング素子の特性を均一化し、十分な駆動力が得られる
ようにする。 【構成】 アクティブマトリックス形式の画像表示装置
を構成する少なくとも一部の素子２１５の活性要素が、
単一の結晶核２１２から固相成長した連続する結晶構造
を有する結晶粒２１３の内部に存在するようにする。素
子としては画素の駆動回路を構成する素子２１５や画素
のスイッチング素子２１６が該当する。結晶粒は、非晶
質シリコン膜２０４等に形成される。単一の結晶核は、
エキシマレーザ光等の局所的なエネルギー線２１０を与
えることにより、あるいは局所的なイオン注入と熱処理
を行なう等により形成される。
チング素子の特性を均一化し、十分な駆動力が得られる
ようにする。 【構成】 アクティブマトリックス形式の画像表示装置
を構成する少なくとも一部の素子２１５の活性要素が、
単一の結晶核２１２から固相成長した連続する結晶構造
を有する結晶粒２１３の内部に存在するようにする。素
子としては画素の駆動回路を構成する素子２１５や画素
のスイッチング素子２１６が該当する。結晶粒は、非晶
質シリコン膜２０４等に形成される。単一の結晶核は、
エキシマレーザ光等の局所的なエネルギー線２１０を与
えることにより、あるいは局所的なイオン注入と熱処理
を行なう等により形成される。
Description
【０００１】
【産業上の利用分野】本発明は、電気的な画像情報を表
示する装置に係り、特に画像を構成する各画素が、それ
に付随するスイッチング素子によって独立に駆動される
アクティブマトリクス型の画像表示装置およびその製造
方法に関する。
示する装置に係り、特に画像を構成する各画素が、それ
に付随するスイッチング素子によって独立に駆動される
アクティブマトリクス型の画像表示装置およびその製造
方法に関する。
【０００２】
【従来の技術】近年、高性能な平面画像表示装置（ディ
スプレイ）として、各々の画素にスイッチング素子を配
しそれらを独立に駆動するアクティブマトリクス（Ａ
Ｍ）型の表示装置が開発され、一部は既に実用化してい
る。特に、液晶ディスプレイ（ＬＣＤ）の分野では、旧
来普及している単純マトリクス型のＬＣＤに比べて、画
素密度、コントラスト、視野角、多階調等の点でより高
精細化、高画質化が可能であることから、ＡＭ型ＬＣＤ
が前者に置き換わりつつある。ＡＭＬＣＤのうち、表示
領域が大きく一画素がサブミリほどの面積を占めるもの
では、主に、画素のスイッチングトランジスタ素子を非
晶質シリコン（ａ−Ｓｉ）膜に形成している。
スプレイ）として、各々の画素にスイッチング素子を配
しそれらを独立に駆動するアクティブマトリクス（Ａ
Ｍ）型の表示装置が開発され、一部は既に実用化してい
る。特に、液晶ディスプレイ（ＬＣＤ）の分野では、旧
来普及している単純マトリクス型のＬＣＤに比べて、画
素密度、コントラスト、視野角、多階調等の点でより高
精細化、高画質化が可能であることから、ＡＭ型ＬＣＤ
が前者に置き換わりつつある。ＡＭＬＣＤのうち、表示
領域が大きく一画素がサブミリほどの面積を占めるもの
では、主に、画素のスイッチングトランジスタ素子を非
晶質シリコン（ａ−Ｓｉ）膜に形成している。
【０００３】
【発明が解決しようとする課題】しかし、このようなＡ
ＭＬＣＤにおいては、各画素に配されたスイッチング素
子の駆動は、別途パッケージされた集積回路（ＩＣ）チ
ップから行わねばならない。なぜなら、ａ−Ｓｉによる
薄膜トランジスタ（ＴＦＴ）は駆動力に乏しく、画像表
示に必要な速度を有する駆動用ＩＣを構成できないから
である。駆動用集積回路を画素スイッチング素子と一体
に作成できないことは、ＡＭＬＣＤの低価格化ならびに
高性能化を妨げる技術的な問題である。
ＭＬＣＤにおいては、各画素に配されたスイッチング素
子の駆動は、別途パッケージされた集積回路（ＩＣ）チ
ップから行わねばならない。なぜなら、ａ−Ｓｉによる
薄膜トランジスタ（ＴＦＴ）は駆動力に乏しく、画像表
示に必要な速度を有する駆動用ＩＣを構成できないから
である。駆動用集積回路を画素スイッチング素子と一体
に作成できないことは、ＡＭＬＣＤの低価格化ならびに
高性能化を妨げる技術的な問題である。
【０００４】一方、駆動回路一体型のＡＭＬＣＤを実現
するために、ａ−Ｓｉ膜の代わりに多結晶シリコン（ｐ
ｏｌｙ−Ｓｉ）を用いる技術が開発されている。とりわ
け、ａ−Ｓｉ膜を６００℃前後で熱処理する固相結晶化
法によって得られるｐｏｌｙ−Ｓｉ膜は、結晶粒径が最
大数μｍにまで達し、トランジスタの活性領域に含まれ
る粒界密度が低減するために駆動力の大きなＴＦＴが得
られる。これにより、１０万画素以上の解像度を有する
完全一体型のカラーＡＭＬＣＤが、既に実用化されてい
る（参照例：林久雄他、月刊Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ Ｗｏｒｌｄ， Ｖｏｌ．１１， Ｎｏ．１３， ８
９ （１９９２））。しかしながら、この材料をもって
しても、今以上の解像度を実現するのは容易ではない。
その理由は、最大粒径が数μｍに及ぶとはいえ、実のと
ころ粒径は広範囲にわたって分布している（参照例：
Ｈ．Ｋｕｍｏｍｉ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈ
ｙｓ． Ｌｅｔｔ．， Ｖｏｌ．５９， ３５６５
（１９９１））為に、その大半を占める中微小粒径の結
晶粒の存在がＴＦＴの駆動力を制限しているからであ
る。また、より高密度な集積化や画素における開口率の
向上を目指した場合、ＴＦＴの微細化は必須となる。し
かし、同じ粒径分布が災いして、ＴＦＴのチャネルサイ
ズが平均粒径を下回ると、ＴＦＴ特性のバラツキが顕著
になる（参照例：Ｎ． Ｙａｍａｕｃｈｉ， ｅｔ ａ
ｌ．， ＩＥＤＭ ８９ Ｅｘｔ． Ａｂｓｔ．， ３
５３（１９８９））為に、集積回路の特性を維持できな
い。以上、これらｐｏｌｙ−Ｓｉ膜を用いたＡＭＬＣＤ
の問題点は、配されるべきＴＦＴに対して結晶粒界の位
置が無秩序であることに帰せられる。
するために、ａ−Ｓｉ膜の代わりに多結晶シリコン（ｐ
ｏｌｙ−Ｓｉ）を用いる技術が開発されている。とりわ
け、ａ−Ｓｉ膜を６００℃前後で熱処理する固相結晶化
法によって得られるｐｏｌｙ−Ｓｉ膜は、結晶粒径が最
大数μｍにまで達し、トランジスタの活性領域に含まれ
る粒界密度が低減するために駆動力の大きなＴＦＴが得
られる。これにより、１０万画素以上の解像度を有する
完全一体型のカラーＡＭＬＣＤが、既に実用化されてい
る（参照例：林久雄他、月刊Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ Ｗｏｒｌｄ， Ｖｏｌ．１１， Ｎｏ．１３， ８
９ （１９９２））。しかしながら、この材料をもって
しても、今以上の解像度を実現するのは容易ではない。
その理由は、最大粒径が数μｍに及ぶとはいえ、実のと
ころ粒径は広範囲にわたって分布している（参照例：
Ｈ．Ｋｕｍｏｍｉ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈ
ｙｓ． Ｌｅｔｔ．， Ｖｏｌ．５９， ３５６５
（１９９１））為に、その大半を占める中微小粒径の結
晶粒の存在がＴＦＴの駆動力を制限しているからであ
る。また、より高密度な集積化や画素における開口率の
向上を目指した場合、ＴＦＴの微細化は必須となる。し
かし、同じ粒径分布が災いして、ＴＦＴのチャネルサイ
ズが平均粒径を下回ると、ＴＦＴ特性のバラツキが顕著
になる（参照例：Ｎ． Ｙａｍａｕｃｈｉ， ｅｔ ａ
ｌ．， ＩＥＤＭ ８９ Ｅｘｔ． Ａｂｓｔ．， ３
５３（１９８９））為に、集積回路の特性を維持できな
い。以上、これらｐｏｌｙ−Ｓｉ膜を用いたＡＭＬＣＤ
の問題点は、配されるべきＴＦＴに対して結晶粒界の位
置が無秩序であることに帰せられる。
【０００５】駆動回路素子にｐｏｌｙ−Ｓｉを用いる技
術の問題点を解決する一つの試みとして、単結晶Ｓｉ表
面上に画素部周辺の駆動回路を形成し、画素部にはｐｏ
ｌｙ−Ｓｉによるスイッチング素子を配する手法が提案
されている（参照例：Ｋ．Ｓｕｍｉｙｏｓｈｉ ｅｔ．
ａｌ．， ＩＥＤＭ８９−１６５）。この例では、ｐ
ｏｌｙ−Ｓｉとして平均粒径が０．１μｍの微小粒径膜
を用いているが、ＨＤ−ＴＶ級の高画素密度および高速
駆動を実現するにはＴＦＴの駆動力が不足する。さりと
て、単に固相結晶化による大粒径ｐｏｌｙ−Ｓｉ膜を採
用するだけでは、前段に述べたのと同じ理由によって、
素子間の特性のバラツキが顕在化することは必至であ
る。
術の問題点を解決する一つの試みとして、単結晶Ｓｉ表
面上に画素部周辺の駆動回路を形成し、画素部にはｐｏ
ｌｙ−Ｓｉによるスイッチング素子を配する手法が提案
されている（参照例：Ｋ．Ｓｕｍｉｙｏｓｈｉ ｅｔ．
ａｌ．， ＩＥＤＭ８９−１６５）。この例では、ｐ
ｏｌｙ−Ｓｉとして平均粒径が０．１μｍの微小粒径膜
を用いているが、ＨＤ−ＴＶ級の高画素密度および高速
駆動を実現するにはＴＦＴの駆動力が不足する。さりと
て、単に固相結晶化による大粒径ｐｏｌｙ−Ｓｉ膜を採
用するだけでは、前段に述べたのと同じ理由によって、
素子間の特性のバラツキが顕在化することは必至であ
る。
【０００６】本発明の目的は、このような従来技術の問
題点に鑑み、非晶質半導体材料を用いて駆動回路やスイ
ッチング素子が構成されるアクティブマトリクス形の表
示装置において、駆動回路やスイッチング素子の特性を
均一化し、十分な駆動力が得られるようにして、駆動回
路やスイッチング素子を一体的にかつ低コストで構成で
きるようにすることにある。
題点に鑑み、非晶質半導体材料を用いて駆動回路やスイ
ッチング素子が構成されるアクティブマトリクス形の表
示装置において、駆動回路やスイッチング素子の特性を
均一化し、十分な駆動力が得られるようにして、駆動回
路やスイッチング素子を一体的にかつ低コストで構成で
きるようにすることにある。
【０００７】
【課題を解決するための手段および作用】この目的を達
成するため、本発明では、ａ−Ｓｉ膜を固相結晶化させ
る際に、ａ−Ｓｉ膜の所望の位置に選択的に結晶核を発
生させこれを固相成長させる手法を用いて、画像表示領
域周辺の所望の位置に、粒界位置の規定された単一結晶
粒が配されたｐｏｌｙ−Ｓｉ領域を設け、そこに、それ
ら結晶粒の内部に活性領域が含まれる電子素子を構成要
素の少なくとも一部とする駆動回路を設け、この回路か
ら画像表示領域の各画素に配したａ−Ｓｉ膜によるスイ
ッチングＴＦＴを駆動する構成とすることによって、従
来不可能であった、ａ−Ｓｉ膜によるＴＦＴを画素スイ
ッチング素子に用いた駆動回路一体型のＡＭ型画像表示
装置を提供する。
成するため、本発明では、ａ−Ｓｉ膜を固相結晶化させ
る際に、ａ−Ｓｉ膜の所望の位置に選択的に結晶核を発
生させこれを固相成長させる手法を用いて、画像表示領
域周辺の所望の位置に、粒界位置の規定された単一結晶
粒が配されたｐｏｌｙ−Ｓｉ領域を設け、そこに、それ
ら結晶粒の内部に活性領域が含まれる電子素子を構成要
素の少なくとも一部とする駆動回路を設け、この回路か
ら画像表示領域の各画素に配したａ−Ｓｉ膜によるスイ
ッチングＴＦＴを駆動する構成とすることによって、従
来不可能であった、ａ−Ｓｉ膜によるＴＦＴを画素スイ
ッチング素子に用いた駆動回路一体型のＡＭ型画像表示
装置を提供する。
【０００８】また、同じ手法を用いて、各画素のスイッ
チングＴＦＴの活性領域を、粒界位置の規定された単一
結晶粒の内部に収めることによって、高画素密度、高解
像度を有するｐｏｌｙ−Ｓｉ膜を用いた駆動回路一体型
のＡＭ型画像表示装置を提供するものである。
チングＴＦＴの活性領域を、粒界位置の規定された単一
結晶粒の内部に収めることによって、高画素密度、高解
像度を有するｐｏｌｙ−Ｓｉ膜を用いた駆動回路一体型
のＡＭ型画像表示装置を提供するものである。
【０００９】更に本発明は、ａ−Ｓｉ膜の固相結晶化に
おいて、ａ−Ｓｉ膜の一部に局所的にエネルギー線を与
えることにより、ａ−Ｓｉ膜の所望の位置に選択的に結
晶核を発生させこれを固相成長させるという具体的な手
法を提供し、ひいては上述の駆動回路一体型のＡＭ型画
像表示装置のより具体的な製造方法を提供する。
おいて、ａ−Ｓｉ膜の一部に局所的にエネルギー線を与
えることにより、ａ−Ｓｉ膜の所望の位置に選択的に結
晶核を発生させこれを固相成長させるという具体的な手
法を提供し、ひいては上述の駆動回路一体型のＡＭ型画
像表示装置のより具体的な製造方法を提供する。
【００１０】或いは、ａ−Ｓｉ膜の固相結晶化におい
て、ａ−Ｓｉ膜の一部に局所的なイオン注入を施した後
に熱処理する工程により、ａ−Ｓｉ膜の所望の位置に選
択的に結晶核を発生させこれを固相成長させるという具
体的な手法を提供し、ひいては上述の駆動回路一体型の
ＡＭ型画像表示装置のより具体的な製造方法を提供する
ものである。
て、ａ−Ｓｉ膜の一部に局所的なイオン注入を施した後
に熱処理する工程により、ａ−Ｓｉ膜の所望の位置に選
択的に結晶核を発生させこれを固相成長させるという具
体的な手法を提供し、ひいては上述の駆動回路一体型の
ＡＭ型画像表示装置のより具体的な製造方法を提供する
ものである。
【００１１】次に、本発明による画像表示装置について
図を用いて説明する。図１は、本発明の画像表示装置の
素子構成を示す、最も概念的な斜視図である。図中、１
００は基板、１０１は光制御素子、１０２は画素スイッ
チング素子、１０３は水平シフトレジスタ回路、１０４
は画像信号バッファ回路、１０５は垂直シフトレジスタ
回路、１０６は信号配線、そして１０７は走査配線であ
る。光制御素子１０１として液晶セルを用いる場合は、
画素スイッチング素子１０２の出力は一つの電極面に配
線され、対向電極との間に挟まれた液晶に電界を印加す
る。或いは、光制御素子１０１としてＬＥＤ等の自発光
素子を用いるなら、画素スイッチング素子１０２の出力
は自発光素子の一つの端子に接続される。
図を用いて説明する。図１は、本発明の画像表示装置の
素子構成を示す、最も概念的な斜視図である。図中、１
００は基板、１０１は光制御素子、１０２は画素スイッ
チング素子、１０３は水平シフトレジスタ回路、１０４
は画像信号バッファ回路、１０５は垂直シフトレジスタ
回路、１０６は信号配線、そして１０７は走査配線であ
る。光制御素子１０１として液晶セルを用いる場合は、
画素スイッチング素子１０２の出力は一つの電極面に配
線され、対向電極との間に挟まれた液晶に電界を印加す
る。或いは、光制御素子１０１としてＬＥＤ等の自発光
素子を用いるなら、画素スイッチング素子１０２の出力
は自発光素子の一つの端子に接続される。
【００１２】本発明の画像表示装置において先ず重要な
ことは、画素スイッチング素子１０２、水平シフトレジ
スタ回路１０３、画像信号バッファ回路１０４、および
垂直シフトレジスタ回路１０５を構成する何れかの電子
素子の活性領域が、単一の結晶粒の内部に形成されてい
る点にある。例えば、ＭＯＳ型のトランジスタの場合、
少なくともそのチャネル部が単一結晶粒に含まれていれ
ばよい。これにより、それら電子素子は粒界に局在する
電気障壁の影響を免れ、安定して所期の性能を発揮でき
る。また、素子サイズが微小であっても、複数の素子間
において特性のバラツキが減少し、偶然粒界が存在した
故に特性が劣悪な素子によって制限されることなく、回
路を構成することができる。
ことは、画素スイッチング素子１０２、水平シフトレジ
スタ回路１０３、画像信号バッファ回路１０４、および
垂直シフトレジスタ回路１０５を構成する何れかの電子
素子の活性領域が、単一の結晶粒の内部に形成されてい
る点にある。例えば、ＭＯＳ型のトランジスタの場合、
少なくともそのチャネル部が単一結晶粒に含まれていれ
ばよい。これにより、それら電子素子は粒界に局在する
電気障壁の影響を免れ、安定して所期の性能を発揮でき
る。また、素子サイズが微小であっても、複数の素子間
において特性のバラツキが減少し、偶然粒界が存在した
故に特性が劣悪な素子によって制限されることなく、回
路を構成することができる。
【００１３】電子素子の活性領域を単一の結晶粒の内部
に形成するには、素子の活性領域が占めることになる空
間に、必要なサイズの結晶粒を配さねばならない。本発
明は、ａ−Ｓｉ膜の空間的な所望の位置に人工的に結晶
核を発生させ、選択的に固相成長させることにより、こ
れを可能とする。結晶核の発生位置の制御方法として
は、例えば、固相成長に先立ってシリコンイオン注入を
施す手法（参照例：Ｈ．Ｋｕｍｏｍｉ ｅｔ ａｌ．，
Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ．Ｐｒｏ
ｃ． Ｖｏｌ． ２０２， ６４５（１９９１））等が
挙げられるが、必ずしもこれに限ったものではない。
に形成するには、素子の活性領域が占めることになる空
間に、必要なサイズの結晶粒を配さねばならない。本発
明は、ａ−Ｓｉ膜の空間的な所望の位置に人工的に結晶
核を発生させ、選択的に固相成長させることにより、こ
れを可能とする。結晶核の発生位置の制御方法として
は、例えば、固相成長に先立ってシリコンイオン注入を
施す手法（参照例：Ｈ．Ｋｕｍｏｍｉ ｅｔ ａｌ．，
Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ．Ｐｒｏ
ｃ． Ｖｏｌ． ２０２， ６４５（１９９１））等が
挙げられるが、必ずしもこれに限ったものではない。
【００１４】ａ−Ｓｉ膜中の核形成位置の制御と選択的
な核成長は、また、所望の位置にａ−Ｓｉ膜を残すこと
も可能とする。すなわち、同時に形成したａ−Ｓｉ膜か
ら、同一基板上に固相結晶化Ｓｉ−ＴＦＴとａ−Ｓｉの
ＴＦＴを共存させることも出来るのである。例えば、画
素密度が比較的低く画素サイズの大きい表示装置にあっ
ては、画素スイッチング素子１０２がさほど高速性を要
しない為、オフ時のリーク電流などの点でａ−ＳｉのＴ
ＦＴが好まれる場合もある。そこで、画素部周辺の駆動
回路１０３〜１０５を構成する素子の活性領域のみを選
択的に配された単一の結晶粒の内部に形成し、画素スイ
ッチング素子１０２にはａ−Ｓｉを残すことによって、
ａ−Ｓｉ膜によるＴＦＴを画素スイッチング素子に用い
る駆動回路一体型の画像表示装置が実現する。
な核成長は、また、所望の位置にａ−Ｓｉ膜を残すこと
も可能とする。すなわち、同時に形成したａ−Ｓｉ膜か
ら、同一基板上に固相結晶化Ｓｉ−ＴＦＴとａ−Ｓｉの
ＴＦＴを共存させることも出来るのである。例えば、画
素密度が比較的低く画素サイズの大きい表示装置にあっ
ては、画素スイッチング素子１０２がさほど高速性を要
しない為、オフ時のリーク電流などの点でａ−ＳｉのＴ
ＦＴが好まれる場合もある。そこで、画素部周辺の駆動
回路１０３〜１０５を構成する素子の活性領域のみを選
択的に配された単一の結晶粒の内部に形成し、画素スイ
ッチング素子１０２にはａ−Ｓｉを残すことによって、
ａ−Ｓｉ膜によるＴＦＴを画素スイッチング素子に用い
る駆動回路一体型の画像表示装置が実現する。
【００１５】画素スイッチング素子１０２により高い駆
動力が要求される場合、この活性領域を上述の手法で固
相結晶化させた単一の結晶粒内に形成すれば、ｐｏｌｙ
−Ｓｉ膜によるＴＦＴを画素スイッチング素子に用いる
駆動回路一体型の画像表示装置が実現する。
動力が要求される場合、この活性領域を上述の手法で固
相結晶化させた単一の結晶粒内に形成すれば、ｐｏｌｙ
−Ｓｉ膜によるＴＦＴを画素スイッチング素子に用いる
駆動回路一体型の画像表示装置が実現する。
【００１６】また、画素部周辺の駆動回路１０３〜１０
５により高い駆動力が要求される場合、これらを構成す
る素子の活性領域を単結晶Ｓｉ表面上に形成し、一方、
画素スイッチング素子１０２の活性領域は上述の手法で
固相結晶化させた単一の結晶粒内に形成すればよい。
５により高い駆動力が要求される場合、これらを構成す
る素子の活性領域を単結晶Ｓｉ表面上に形成し、一方、
画素スイッチング素子１０２の活性領域は上述の手法で
固相結晶化させた単一の結晶粒内に形成すればよい。
【００１７】以下、図１における画像信号バッファ回路
１０４の出力側最終段の素子、信号配線１０６、画素ス
イッチング素子１０２、および光制御素子１０１に亙る
横断面図を用い、これら代表的な素子構造を例として、
本発明の実施例を説明する。
１０４の出力側最終段の素子、信号配線１０６、画素ス
イッチング素子１０２、および光制御素子１０１に亙る
横断面図を用い、これら代表的な素子構造を例として、
本発明の実施例を説明する。
【００１８】
［実施例１］第１の実施例として、ａ−Ｓｉ膜によるＴ
ＦＴを画素スイッチング素子に用いる駆動回路一体の透
過型ＡＭＬＣＤの製造例を、図２を用いて説明する。
ＦＴを画素スイッチング素子に用いる駆動回路一体の透
過型ＡＭＬＣＤの製造例を、図２を用いて説明する。
【００１９】まず、対角１０インチのガラス基板２００
上に蒸着した０．１５μｍ厚のＣｒ膜を通常のフォトリ
ソグラフィ工程でパターニングし、画素周辺部の駆動回
路素子のゲート電極２０１と画素スイッチングトランジ
スタのゲート電極２０２を設けた（図２（ａ））。
上に蒸着した０．１５μｍ厚のＣｒ膜を通常のフォトリ
ソグラフィ工程でパターニングし、画素周辺部の駆動回
路素子のゲート電極２０１と画素スイッチングトランジ
スタのゲート電極２０２を設けた（図２（ａ））。
【００２０】この表面に、シランとアンモニアガスを用
いたグロー放電分解法により、０．３μｍ厚の窒化シリ
コン膜２０３、シランガスのみによる０．２５μｍ厚の
ａ−Ｓｉ膜、更にフォスフィンガスを添加した０．１２
μｍ厚のｎ+ 型のａ−Ｓｉ膜を順次堆積した後に、上部
２層をパターニングすることによって、ゲート電極２０
１および２０２を被う真性のａ−Ｓｉ領域２０４および
２０５と、その上に、ゲート電極２０１および２０２の
直上に開口２０６および２０７を有するｎ+ 型ａ−Ｓｉ
領域２０８および２０９を形成した（図２（ｂ））。
いたグロー放電分解法により、０．３μｍ厚の窒化シリ
コン膜２０３、シランガスのみによる０．２５μｍ厚の
ａ−Ｓｉ膜、更にフォスフィンガスを添加した０．１２
μｍ厚のｎ+ 型のａ−Ｓｉ膜を順次堆積した後に、上部
２層をパターニングすることによって、ゲート電極２０
１および２０２を被う真性のａ−Ｓｉ領域２０４および
２０５と、その上に、ゲート電極２０１および２０２の
直上に開口２０６および２０７を有するｎ+ 型ａ−Ｓｉ
領域２０８および２０９を形成した（図２（ｂ））。
【００２１】次に、基板全体を２００℃に保温しなが
ら、画素周辺の駆動回路領域にのみ、１００Ｗｃｍ-2の
パワー密度のエキシマレーザーパルス２１０を照射した
（図２（ｃ））。このパワー密度では、ａ−Ｓｉ膜は溶
融することなく、固相で結晶化する。そしてｎ+ 型ａ−
Ｓｉ領域２０８は光吸収効率が高いために、高い頻度で
核形成が生じ、１００ｎｍ以下の微小粒径多結晶からな
るｎ+ 型ｐｏｌｙ−Ｓｉ領域２１１となる。一方、真性
ａ−Ｓｉ領域２０４では、開口２０６の部分で結晶化が
優先し、ｎ+ 型ａ−Ｓｉ領域２０８（後のｎ+ 型ｐｏｌ
ｙ−Ｓｉ領域２１１）に被われた部分では、紫外光が届
かないために結晶化が遅れる。しかも開口２０６の面積
は制限されているので、ここには単一の結晶核２１２し
か発生しない。
ら、画素周辺の駆動回路領域にのみ、１００Ｗｃｍ-2の
パワー密度のエキシマレーザーパルス２１０を照射した
（図２（ｃ））。このパワー密度では、ａ−Ｓｉ膜は溶
融することなく、固相で結晶化する。そしてｎ+ 型ａ−
Ｓｉ領域２０８は光吸収効率が高いために、高い頻度で
核形成が生じ、１００ｎｍ以下の微小粒径多結晶からな
るｎ+ 型ｐｏｌｙ−Ｓｉ領域２１１となる。一方、真性
ａ−Ｓｉ領域２０４では、開口２０６の部分で結晶化が
優先し、ｎ+ 型ａ−Ｓｉ領域２０８（後のｎ+ 型ｐｏｌ
ｙ−Ｓｉ領域２１１）に被われた部分では、紫外光が届
かないために結晶化が遅れる。しかも開口２０６の面積
は制限されているので、ここには単一の結晶核２１２し
か発生しない。
【００２２】単一の結晶核２１２は、少なくともゲート
電極２０１を被う領域まで、真性ａ−Ｓｉ領域２０４に
おいて横方向に固相成長し、連続した結晶構造を有する
結晶粒２１３となる（図２（ｄ））。その間、真性ａ−
Ｓｉ領域２０４の結晶粒２１３となる領域以外の部分で
は、先に結晶化しているｎ+ 型ｐｏｌｙ−Ｓｉ領域２１
１を種として固相成長し、同じく１００ｎｍ以下の微小
粒径多結晶からなる真性ｐｏｌｙ−Ｓｉ領域２１４とな
る。
電極２０１を被う領域まで、真性ａ−Ｓｉ領域２０４に
おいて横方向に固相成長し、連続した結晶構造を有する
結晶粒２１３となる（図２（ｄ））。その間、真性ａ−
Ｓｉ領域２０４の結晶粒２１３となる領域以外の部分で
は、先に結晶化しているｎ+ 型ｐｏｌｙ−Ｓｉ領域２１
１を種として固相成長し、同じく１００ｎｍ以下の微小
粒径多結晶からなる真性ｐｏｌｙ−Ｓｉ領域２１４とな
る。
【００２３】これまでの工程で、画素周辺部の駆動回路
素子のトランジスタ２１５と画素スイッチングトランジ
スタ２１６が形成される（図２（ｄ））。トランジスタ
２１５においては、ｎ+ 型ｐｏｌｙ−Ｓｉ領域２１１の
分かれた二つの部分がそれぞれソース部およびドレイン
部となり、結晶粒２１３がチャネル部を成している。ま
た、トランジスタ２１６においては、ｎ+ 型ａ−Ｓｉ領
域２０９の分かれた二つの部分がそれぞれソース部およ
びドレイン部となり、真性ａ−Ｓｉ領域２０５がチャネ
ル部をなしている。
素子のトランジスタ２１５と画素スイッチングトランジ
スタ２１６が形成される（図２（ｄ））。トランジスタ
２１５においては、ｎ+ 型ｐｏｌｙ−Ｓｉ領域２１１の
分かれた二つの部分がそれぞれソース部およびドレイン
部となり、結晶粒２１３がチャネル部を成している。ま
た、トランジスタ２１６においては、ｎ+ 型ａ−Ｓｉ領
域２０９の分かれた二つの部分がそれぞれソース部およ
びドレイン部となり、真性ａ−Ｓｉ領域２０５がチャネ
ル部をなしている。
【００２４】次に、アルミ配線工程によって、駆動回路
素子間の配線２１７、及び、トランジスタ２１５のドレ
イン部と画素スイッチングトランジスタ２１６のソース
部を結ぶ配線２１８を形成した（図２（ｅ））。更に、
トランジスタ２１６のドレインに接続するＩＴＯ膜２１
９を形成した。図中には記されていないが、各素子のゲ
ート電極への配線も行った。
素子間の配線２１７、及び、トランジスタ２１５のドレ
イン部と画素スイッチングトランジスタ２１６のソース
部を結ぶ配線２１８を形成した（図２（ｅ））。更に、
トランジスタ２１６のドレインに接続するＩＴＯ膜２１
９を形成した。図中には記されていないが、各素子のゲ
ート電極への配線も行った。
【００２５】最後に、プラズマＣＶＤ法によって、パッ
シベーション用絶縁膜２２０を堆積し、裏面には偏光板
２２１を設けた（図２（ｆ））。そして、別途用意して
おいた、ガラス基板２２２上にＩＴＯ膜２２３、配向膜
２２４、検光板２２５、およびカラーフィルタ２２６を
備えた透明基板との間に、液晶２２７を封入した。
シベーション用絶縁膜２２０を堆積し、裏面には偏光板
２２１を設けた（図２（ｆ））。そして、別途用意して
おいた、ガラス基板２２２上にＩＴＯ膜２２３、配向膜
２２４、検光板２２５、およびカラーフィルタ２２６を
備えた透明基板との間に、液晶２２７を封入した。
【００２６】以上の工程によって、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたト
ランジスタから構成される、ブートストラップ型のシフ
トレジスタ回路を含む周辺駆動回路と、ａ−Ｓｉ膜ＴＦ
Ｔによる画素スイッチングトランジスタが一体化され
た、カラーＡＭＬＣＤを製造した。
有する単一の結晶粒の内部にチャネル部が形成されたト
ランジスタから構成される、ブートストラップ型のシフ
トレジスタ回路を含む周辺駆動回路と、ａ−Ｓｉ膜ＴＦ
Ｔによる画素スイッチングトランジスタが一体化され
た、カラーＡＭＬＣＤを製造した。
【００２７】［実施例２］第２の実施例として、駆動回
路素子と画素スイッチング素子に、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたＴ
ＦＴを用いる、駆動回路一体型の透過型ＡＭＬＣＤの製
造例を、図３を用いて説明する。
路素子と画素スイッチング素子に、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたＴ
ＦＴを用いる、駆動回路一体型の透過型ＡＭＬＣＤの製
造例を、図３を用いて説明する。
【００２８】まず、５００℃に保温した４インチ径の石
英基板３００上に、ジシランガスを用いたＬＰＣＶＤ法
で膜厚１５０ｎｍのａ−Ｓｉ膜３０１を堆積し、これを
各素子のサイズに応じた島状に分離した（図３
（ａ））。そして、各ａ−Ｓｉ膜の島の中央に１μｍ角
のマスク材３０２を設け、１００ｋｅＶに加速されたシ
リコンイオン３０３を２×１０15ｃｍ-2のドーズで注入
した。
英基板３００上に、ジシランガスを用いたＬＰＣＶＤ法
で膜厚１５０ｎｍのａ−Ｓｉ膜３０１を堆積し、これを
各素子のサイズに応じた島状に分離した（図３
（ａ））。そして、各ａ−Ｓｉ膜の島の中央に１μｍ角
のマスク材３０２を設け、１００ｋｅＶに加速されたシ
リコンイオン３０３を２×１０15ｃｍ-2のドーズで注入
した。
【００２９】この基板を、窒素雰囲気中６００℃で熱処
理したところ、ａ−Ｓｉ膜３０１のマスクされた領域に
優先的に単一の結晶核３０４が発生し、横方向に固相成
長した（図３（ｂ））。やがてその周囲の領域にはラン
ダムな核形成が生じ、約２０時間の熱処理を経た結果と
して、ａ−Ｓｉ膜３０１の島は、中央部が約３μｍ径の
連続した結晶構造を有する単一の結晶粒３０５となり、
その周囲は粒界位置のランダムな多結晶領域３０６とな
った（図３（ｃ））。この後、素子が配されるべき島
に、ＭＯＳトランジスタのタイプに応じて燐及びボロン
のイオン注入によりチャネルドーズを施した。
理したところ、ａ−Ｓｉ膜３０１のマスクされた領域に
優先的に単一の結晶核３０４が発生し、横方向に固相成
長した（図３（ｂ））。やがてその周囲の領域にはラン
ダムな核形成が生じ、約２０時間の熱処理を経た結果と
して、ａ−Ｓｉ膜３０１の島は、中央部が約３μｍ径の
連続した結晶構造を有する単一の結晶粒３０５となり、
その周囲は粒界位置のランダムな多結晶領域３０６とな
った（図３（ｃ））。この後、素子が配されるべき島
に、ＭＯＳトランジスタのタイプに応じて燐及びボロン
のイオン注入によりチャネルドーズを施した。
【００３０】次に、結晶化したシリコン３０５，３０６
の表面に、熱酸化法によって、膜厚１００ｎｍのゲート
酸化膜３０７を設け、更にシランガスを用いたＬＰＣＶ
Ｄ法で膜厚４００ｎｍのｐｏｌｙ−Ｓｉ膜を堆積させ、
これをパターニングしてゲート電極３０８を設けた（図
３（ｄ））。そして、ＭＯＳトランジスタのタイプに応
じて、ゲート電極３０８をマスクとしたセルフアライン
法で、燐及びボロンイオンを注入し、熱処理による活性
化を施すことによって、ソース・ドレイン部３０９を形
成した。
の表面に、熱酸化法によって、膜厚１００ｎｍのゲート
酸化膜３０７を設け、更にシランガスを用いたＬＰＣＶ
Ｄ法で膜厚４００ｎｍのｐｏｌｙ−Ｓｉ膜を堆積させ、
これをパターニングしてゲート電極３０８を設けた（図
３（ｄ））。そして、ＭＯＳトランジスタのタイプに応
じて、ゲート電極３０８をマスクとしたセルフアライン
法で、燐及びボロンイオンを注入し、熱処理による活性
化を施すことによって、ソース・ドレイン部３０９を形
成した。
【００３１】これまでの工程で、画素周辺部の駆動回路
素子のトランジスタ３１０と画素スイッチングトランジ
スタ３１１が形成されたことになる。これらは何れも、
結晶構造の連続した単一の結晶粒内部にチャネル部が収
まるＭＯＳトランジスタとなっている。
素子のトランジスタ３１０と画素スイッチングトランジ
スタ３１１が形成されたことになる。これらは何れも、
結晶構造の連続した単一の結晶粒内部にチャネル部が収
まるＭＯＳトランジスタとなっている。
【００３２】次に、絶縁膜３１２を堆積し、アルミ配線
３１３を施した（図３（ｅ））。そして、画素スイッチ
ングトランジスタ３１１のドレイン部に接続するアルミ
配線と導通するＩＴＯ膜３１４を各画素ごとに配し、絶
縁性配向膜３１５で被覆し、その後、裏面に偏光板３１
６を設けた（第３図（ｆ））。最後に、別途用意してお
いた、ガラス基板３１７上にＩＴＯ膜３１８、配向膜３
１９、検光板３２０、およびカラーフィルタ３２１を備
えた透明基板との間に、液晶３２２を封入した。
３１３を施した（図３（ｅ））。そして、画素スイッチ
ングトランジスタ３１１のドレイン部に接続するアルミ
配線と導通するＩＴＯ膜３１４を各画素ごとに配し、絶
縁性配向膜３１５で被覆し、その後、裏面に偏光板３１
６を設けた（第３図（ｆ））。最後に、別途用意してお
いた、ガラス基板３１７上にＩＴＯ膜３１８、配向膜３
１９、検光板３２０、およびカラーフィルタ３２１を備
えた透明基板との間に、液晶３２２を封入した。
【００３３】以上の工程によって、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたＭ
ＯＳトランジスタから構成される、ＣＭＯＳ型のシフト
レジスタ回路を含む周辺駆動回路と、画素スイッチング
トランジスタとが一体化された、カラーＡＭＬＣＤを製
造した。
有する単一の結晶粒の内部にチャネル部が形成されたＭ
ＯＳトランジスタから構成される、ＣＭＯＳ型のシフト
レジスタ回路を含む周辺駆動回路と、画素スイッチング
トランジスタとが一体化された、カラーＡＭＬＣＤを製
造した。
【００３４】［実施例３］第３の実施例として、駆動回
路が単結晶シリコン基板に形成され、画素スイッチング
素子に、連続した結晶構造を有する単一の結晶粒の内部
にチャネル部が形成されたＴＦＴを用いる、駆動回路一
体の反射型ＡＭＬＣＤの製造例を、図４を用いて説明す
る。
路が単結晶シリコン基板に形成され、画素スイッチング
素子に、連続した結晶構造を有する単一の結晶粒の内部
にチャネル部が形成されたＴＦＴを用いる、駆動回路一
体の反射型ＡＭＬＣＤの製造例を、図４を用いて説明す
る。
【００３５】まず、比抵抗が０．２Ωｃｍで、ｐ型であ
り、面方位が（１００）、５インチ径の単結晶シリコン
ウェハ４００を用意し、これについて、ＬＯＣＯＳ法で
周辺駆動回路素子を形成する領域４０１以外を酸化する
ことにより、８００ｎｍ圧の酸化膜４０２を形成した
（図４（ａ））。そして、画素部領域のスイッチング素
子を形成する箇所に、シランガスを用いたＬＰＣＶＤ法
により、１２０ｎｍ厚のａ−Ｓｉ膜４０３の島を設け、
この島全体に９０ｋｅＶに加速されたシリコンイオンを
４×１０14ｃｍ-2のドーズで注入し、その後、０．７μ
ｍ角のマスク材４０４を設け、再び９０ｋｅＶに加速さ
れたシリコンイオン４０５を１×１０15ｃｍ-2のドーズ
で注入した。
り、面方位が（１００）、５インチ径の単結晶シリコン
ウェハ４００を用意し、これについて、ＬＯＣＯＳ法で
周辺駆動回路素子を形成する領域４０１以外を酸化する
ことにより、８００ｎｍ圧の酸化膜４０２を形成した
（図４（ａ））。そして、画素部領域のスイッチング素
子を形成する箇所に、シランガスを用いたＬＰＣＶＤ法
により、１２０ｎｍ厚のａ−Ｓｉ膜４０３の島を設け、
この島全体に９０ｋｅＶに加速されたシリコンイオンを
４×１０14ｃｍ-2のドーズで注入し、その後、０．７μ
ｍ角のマスク材４０４を設け、再び９０ｋｅＶに加速さ
れたシリコンイオン４０５を１×１０15ｃｍ-2のドーズ
で注入した。
【００３６】この基板を窒素雰囲気中、５９０℃で熱処
理したところ、ａ−Ｓｉ島４０３のマスクされた領域に
優先的に単一の結晶核４０６が発生し、横方向に固相成
長した（図４（ｂ））。やがてその周囲の領域にはラン
ダムな核形成が生じ、約３０時間の熱処理を経た結果と
して、ａ−Ｓｉ膜４０３の島は、中央部が約４μｍ径の
連続した結晶構造を有する単一の結晶粒４０７となり、
その周囲は粒界位置のランダムな多結晶領域４０８とな
った（図４（ｃ））。この後、ＮＭＯＳトランジスタが
配されるべき単結晶シリコンウェハ４００の露出領域４
０１に、ボロンイオン注入を施しＰウェルを形成した。
そして、熱酸化法で単結晶シリコンウェハの露出領域４
０１と結晶化シリコン４０７，４０８の島の表面を酸化
し、膜厚８０ｎｍのゲート酸化膜４０９を形成した。
理したところ、ａ−Ｓｉ島４０３のマスクされた領域に
優先的に単一の結晶核４０６が発生し、横方向に固相成
長した（図４（ｂ））。やがてその周囲の領域にはラン
ダムな核形成が生じ、約３０時間の熱処理を経た結果と
して、ａ−Ｓｉ膜４０３の島は、中央部が約４μｍ径の
連続した結晶構造を有する単一の結晶粒４０７となり、
その周囲は粒界位置のランダムな多結晶領域４０８とな
った（図４（ｃ））。この後、ＮＭＯＳトランジスタが
配されるべき単結晶シリコンウェハ４００の露出領域４
０１に、ボロンイオン注入を施しＰウェルを形成した。
そして、熱酸化法で単結晶シリコンウェハの露出領域４
０１と結晶化シリコン４０７，４０８の島の表面を酸化
し、膜厚８０ｎｍのゲート酸化膜４０９を形成した。
【００３７】次に、シランガスを用いたＬＰＣＶＤ法で
膜厚４２０ｎｍのｐｏｌｙ−Ｓｉ膜を堆積させ、これを
パターニングして、ゲート電極４１０を設けた（図４
（ｄ））。そして、ＭＯＳトランジスタのタイプに応じ
て、ゲート電極４１０をマスクとしたセルフアライン法
で、燐及びボロンイオンを注入し、熱処理による活性化
を施すことによって、ソースおよびドレイン部４１１を
形成した。
膜厚４２０ｎｍのｐｏｌｙ−Ｓｉ膜を堆積させ、これを
パターニングして、ゲート電極４１０を設けた（図４
（ｄ））。そして、ＭＯＳトランジスタのタイプに応じ
て、ゲート電極４１０をマスクとしたセルフアライン法
で、燐及びボロンイオンを注入し、熱処理による活性化
を施すことによって、ソースおよびドレイン部４１１を
形成した。
【００３８】これまでの工程で、画素周辺部の駆動回路
素子のトランジスタ４１２と画素スイッチングトランジ
スタ４１３が形成されたことになる。図中、ＰＭＯＳ型
に示されているトランジスタ４１２は、単結晶シリコン
ウェハ４００に作り込まれており、一方画素スイッチン
グトランジスタ４１３は、結晶構造の連続した単一の結
晶粒内部にチャネル部が収まっている。
素子のトランジスタ４１２と画素スイッチングトランジ
スタ４１３が形成されたことになる。図中、ＰＭＯＳ型
に示されているトランジスタ４１２は、単結晶シリコン
ウェハ４００に作り込まれており、一方画素スイッチン
グトランジスタ４１３は、結晶構造の連続した単一の結
晶粒内部にチャネル部が収まっている。
【００３９】次に、絶縁膜４１４を堆積し、アルミ配線
４１５を施した（図４（ｅ））。そして、絶縁性配向膜
４１６で被覆し、その後、別途用意しておいた、ガラス
基板４１７上にＩＴＯ膜４１８、配向膜４１９、検光板
４２０、およびカラーフィルタ４２１を備えた透明基板
との間に、液晶４２２を封入した（図４（ｆ））。ここ
で、アルミ電極４１５は液晶４２２に電界を印加すると
同時に入射光に対する反射膜も兼ねている。
４１５を施した（図４（ｅ））。そして、絶縁性配向膜
４１６で被覆し、その後、別途用意しておいた、ガラス
基板４１７上にＩＴＯ膜４１８、配向膜４１９、検光板
４２０、およびカラーフィルタ４２１を備えた透明基板
との間に、液晶４２２を封入した（図４（ｆ））。ここ
で、アルミ電極４１５は液晶４２２に電界を印加すると
同時に入射光に対する反射膜も兼ねている。
【００４０】以上の工程によって、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたＭ
ＯＳトランジスタによる画素スイッチング素子と、単結
晶シリコンウェハ上に形成されたＣＭＯＳ型のシフトレ
ジスタ回路を含む周辺駆動回路が一体化された、反射型
カラーＡＭＬＣＤを製造した。
有する単一の結晶粒の内部にチャネル部が形成されたＭ
ＯＳトランジスタによる画素スイッチング素子と、単結
晶シリコンウェハ上に形成されたＣＭＯＳ型のシフトレ
ジスタ回路を含む周辺駆動回路が一体化された、反射型
カラーＡＭＬＣＤを製造した。
【００４１】［実施例４］第４の実施例として、実施例
１と同じく、ａ−Ｓｉ膜によるＴＦＴを画素スイッチン
グ素子に用いる駆動回路一体のＡＭ型自発光画像表示装
置の製造例を、図５を用いて説明する。ただし、駆動回
路素子と画素スイッチング素子を形成する工程（図５
（ａ）〜（ｄ））までは、実施例１（図２（ａ）〜
（ｄ））と同じであるので省略する。
１と同じく、ａ−Ｓｉ膜によるＴＦＴを画素スイッチン
グ素子に用いる駆動回路一体のＡＭ型自発光画像表示装
置の製造例を、図５を用いて説明する。ただし、駆動回
路素子と画素スイッチング素子を形成する工程（図５
（ａ）〜（ｄ））までは、実施例１（図２（ａ）〜
（ｄ））と同じであるので省略する。
【００４２】駆動回路素子５１５と画素スイッチング素
子５１６を形成した後、アルミ配線工程によって、駆動
回路素子間の配線５１７、トランジスタ５１５のドレイ
ン部と画素スイッチングトランジスタ５１６のソース部
を結ぶ配線５１８、及び、実施例１におけるＩＴＯ膜２
１９に代わるトランジスタ５１６のドレインに接続する
アルミ電極５１９を形成した（図５（ｅ））。図中には
記されていないが、各素子のゲート電極への配線も行っ
た。
子５１６を形成した後、アルミ配線工程によって、駆動
回路素子間の配線５１７、トランジスタ５１５のドレイ
ン部と画素スイッチングトランジスタ５１６のソース部
を結ぶ配線５１８、及び、実施例１におけるＩＴＯ膜２
１９に代わるトランジスタ５１６のドレインに接続する
アルミ電極５１９を形成した（図５（ｅ））。図中には
記されていないが、各素子のゲート電極への配線も行っ
た。
【００４３】最後に、パッシベーション膜５２０を形成
し、アルミ電極５１９上にはポリフェニルビニレン系の
高分子膜５２１を設け、更に、ＩＴＯ膜５２２を形成し
た（図５（ｆ））。
し、アルミ電極５１９上にはポリフェニルビニレン系の
高分子膜５２１を設け、更に、ＩＴＯ膜５２２を形成し
た（図５（ｆ））。
【００４４】以上の工程によって、連続した結晶構造を
有する単一の結晶粒の内部にチャネル部が形成されたト
ランジスタから構成される、ブートストラップ型のシフ
トレジスタ回路を含む周辺駆動回路と、ａ−Ｓｉ膜ＴＦ
Ｔによる画素スイッチングトランジスタと高分子膜発光
ダイオードが一体化された、ＡＭ型自発光画像表示装置
を製造した。
有する単一の結晶粒の内部にチャネル部が形成されたト
ランジスタから構成される、ブートストラップ型のシフ
トレジスタ回路を含む周辺駆動回路と、ａ−Ｓｉ膜ＴＦ
Ｔによる画素スイッチングトランジスタと高分子膜発光
ダイオードが一体化された、ＡＭ型自発光画像表示装置
を製造した。
【００４５】
【発明の効果】以上説明したように本発明によれば、非
晶質半導体材料を用いて駆動回路やスイッチング素子が
構成されるアクティブマトリクス形の表示装置におい
て、駆動回路やスイッチング素子の特性を均一化し、十
分な駆動力を得ることができる。したがって、駆動回路
やスイッチング素子を一体的にかつ低コストで構成する
ことができる。
晶質半導体材料を用いて駆動回路やスイッチング素子が
構成されるアクティブマトリクス形の表示装置におい
て、駆動回路やスイッチング素子の特性を均一化し、十
分な駆動力を得ることができる。したがって、駆動回路
やスイッチング素子を一体的にかつ低コストで構成する
ことができる。
【００４６】より具体的には例えば、ａ−Ｓｉ膜の固相
結晶化において、ａ−Ｓｉ膜の所望の位置に選択的に結
晶核を発生させこれを固相成長させる手法を用いて、画
像表示領域周辺の所望の位置に、粒界位置の規定された
単一結晶粒が配されたｐｏｌｙ−Ｓｉ領域を設け、そこ
に、それら結晶粒の内部に活性領域が含まれる電子素子
を構成要素の少なくとも一部とする駆動回路を設け、こ
の回路から画像表示領域の各画素に配したａ−Ｓｉ膜に
よるスイッチングＴＦＴを駆動することによって、従来
不可能であったａ−Ｓｉ膜によるＴＦＴを画素スイッチ
ング素子に用いる駆動回路一体型のＡＭ型画像表示装置
を提供するようにしたため、ａ−Ｓｉ膜によるＴＦＴを
画素スイッチング素子に用いる従来の画像表示装置のよ
うに、別途用意した駆動回路を有するＩＣチップを、画
像表示領域の外側に配し信号線もしくは走査線にワイヤ
ボンディングするという、高価な工程を不要にすること
ができる。その結果、高性能な画像表示装置を安価に製
造し、提供することができる。
結晶化において、ａ−Ｓｉ膜の所望の位置に選択的に結
晶核を発生させこれを固相成長させる手法を用いて、画
像表示領域周辺の所望の位置に、粒界位置の規定された
単一結晶粒が配されたｐｏｌｙ−Ｓｉ領域を設け、そこ
に、それら結晶粒の内部に活性領域が含まれる電子素子
を構成要素の少なくとも一部とする駆動回路を設け、こ
の回路から画像表示領域の各画素に配したａ−Ｓｉ膜に
よるスイッチングＴＦＴを駆動することによって、従来
不可能であったａ−Ｓｉ膜によるＴＦＴを画素スイッチ
ング素子に用いる駆動回路一体型のＡＭ型画像表示装置
を提供するようにしたため、ａ−Ｓｉ膜によるＴＦＴを
画素スイッチング素子に用いる従来の画像表示装置のよ
うに、別途用意した駆動回路を有するＩＣチップを、画
像表示領域の外側に配し信号線もしくは走査線にワイヤ
ボンディングするという、高価な工程を不要にすること
ができる。その結果、高性能な画像表示装置を安価に製
造し、提供することができる。
【００４７】また、同じ手法を用いて、各画素のスイッ
チング素子の活性領域を粒界位置の規定された単一結晶
粒の内部に収めることによって、バラツキの少ない微細
なスイッチング素子を同時に多数配した、駆動回路一体
型のＡＭ型画像表示装置を提供するようにしたため、従
来のｐｏｌｙ−Ｓｉ膜を用いた駆動回路一体型のＡＭ型
画像表示装置よりも、より高画素密度・高解像度を有す
る画像表示装置を提供することができる。
チング素子の活性領域を粒界位置の規定された単一結晶
粒の内部に収めることによって、バラツキの少ない微細
なスイッチング素子を同時に多数配した、駆動回路一体
型のＡＭ型画像表示装置を提供するようにしたため、従
来のｐｏｌｙ−Ｓｉ膜を用いた駆動回路一体型のＡＭ型
画像表示装置よりも、より高画素密度・高解像度を有す
る画像表示装置を提供することができる。
【図１】 本発明の画像表示装置の素子構成を示す、最
も概念的な斜視図である。
も概念的な斜視図である。
【図２】 本発明の第１の実施例における、ａ−Ｓｉ膜
によるＴＦＴを画素スイッチング素子に用いる駆動回路
一体の透過型ＡＭＬＣＤの製造工程例を示す断面図であ
る。
によるＴＦＴを画素スイッチング素子に用いる駆動回路
一体の透過型ＡＭＬＣＤの製造工程例を示す断面図であ
る。
【図３】 本発明の第２の実施例における、駆動回路素
子と画素スイッチング素子に、連続した結晶構造を有す
る単一の結晶粒の内部にチャネル部が形成されたＴＦＴ
を用いる、駆動回路一体の透過型ＡＭＬＣＤの製造工程
例を示す断面図である。
子と画素スイッチング素子に、連続した結晶構造を有す
る単一の結晶粒の内部にチャネル部が形成されたＴＦＴ
を用いる、駆動回路一体の透過型ＡＭＬＣＤの製造工程
例を示す断面図である。
【図４】 本発明の第３の実施例における、駆動回路が
単結晶シリコン基板に形成され、画素スイッチング素子
に、連続した結晶構造を有する単一の結晶粒の内部にチ
ャネル部が形成されたＴＦＴを用いる、駆動回路一体の
反射型ＡＭＬＣＤの製造工程の例を示す断面図である。
単結晶シリコン基板に形成され、画素スイッチング素子
に、連続した結晶構造を有する単一の結晶粒の内部にチ
ャネル部が形成されたＴＦＴを用いる、駆動回路一体の
反射型ＡＭＬＣＤの製造工程の例を示す断面図である。
【図５】 本発明の第４の実施例における、ａ−Ｓｉ膜
によるＴＦＴを画素スイッチング素子に用いる駆動回路
一体のＡＭ型自発光画像表示装置の製造工程例を示す断
面図である。
によるＴＦＴを画素スイッチング素子に用いる駆動回路
一体のＡＭ型自発光画像表示装置の製造工程例を示す断
面図である。
１００：基板、１０１：光制御素子、１０２：画素スイ
ッチング素子、１０３：水平シフトレジスタ回路、１０
４：画像信号バッファ回路、１０５：垂直シフトレジス
タ回路、１０６：信号配線、１０７：走査配線、２０
０，５００：ガラス基板、２０１，２０２，３０８，４
１０，５０１，５０２：ゲート電極、２０３：窒化シリ
コン膜２０３、２０４，２０５：真性のａ−Ｓｉ領域、
２０６，２０７，５０６，５０７：開口、２０８，２０
９，５０８，５０９：ｎ+ 型ａ−Ｓｉ領域、２１０，５
１０：エキシマレーザーパルス、２１１，５１１：ｎ+
型ｐｏｌｙ−Ｓｉ領域、２１２，３０４，４０６，４０
７，５１２：単一の結晶核、２１３，３０５，５１３：
結晶粒、２１４，５１４：真性ｐｏｌｙ−Ｓｉ領域、２
１５，２１６，３１０，３１１，４１２，４１３，５１
５，５１６：トランジスタ、２１７，２１８，５１７，
５１８：配線、２１９，３１４，３１８，４１８，５２
２：ＩＴＯ膜、２２１，３１５，３１６：偏光板、２２
２，３１７，４１７：ガラス基板、２２３：ＩＴＯ膜、
２２４，３１９，４１９：配向膜、２２４，２２５，３
２０，４２０：検光板、２２６，３２１，４２１：カラ
ーフィルタ、２２７，３２２，４２２：液晶、３００：
石英基板、３０１：ａ−Ｓｉ膜、３０２，４０４：マス
ク材、３０３，４０５：シリコンイオン、３０６，４０
８：多結晶領域、３０７，４０９：ゲート酸化膜、３０
９，４１１：ソース・ドレイン部、３１２，４１４：絶
縁膜、３１３，４１５：アルミ配線、３１５，４１６：
絶縁性配向膜、４００：単結晶シリコンウェハ、４０
１：露出領域、４０２：酸化膜、４０３：ａ−Ｓｉ膜、
４０７，４０８：結晶化シリコン、５１９：アルミ電
極、５２０：パッシベーション膜、５２１：高分子膜。
ッチング素子、１０３：水平シフトレジスタ回路、１０
４：画像信号バッファ回路、１０５：垂直シフトレジス
タ回路、１０６：信号配線、１０７：走査配線、２０
０，５００：ガラス基板、２０１，２０２，３０８，４
１０，５０１，５０２：ゲート電極、２０３：窒化シリ
コン膜２０３、２０４，２０５：真性のａ−Ｓｉ領域、
２０６，２０７，５０６，５０７：開口、２０８，２０
９，５０８，５０９：ｎ+ 型ａ−Ｓｉ領域、２１０，５
１０：エキシマレーザーパルス、２１１，５１１：ｎ+
型ｐｏｌｙ−Ｓｉ領域、２１２，３０４，４０６，４０
７，５１２：単一の結晶核、２１３，３０５，５１３：
結晶粒、２１４，５１４：真性ｐｏｌｙ−Ｓｉ領域、２
１５，２１６，３１０，３１１，４１２，４１３，５１
５，５１６：トランジスタ、２１７，２１８，５１７，
５１８：配線、２１９，３１４，３１８，４１８，５２
２：ＩＴＯ膜、２２１，３１５，３１６：偏光板、２２
２，３１７，４１７：ガラス基板、２２３：ＩＴＯ膜、
２２４，３１９，４１９：配向膜、２２４，２２５，３
２０，４２０：検光板、２２６，３２１，４２１：カラ
ーフィルタ、２２７，３２２，４２２：液晶、３００：
石英基板、３０１：ａ−Ｓｉ膜、３０２，４０４：マス
ク材、３０３，４０５：シリコンイオン、３０６，４０
８：多結晶領域、３０７，４０９：ゲート酸化膜、３０
９，４１１：ソース・ドレイン部、３１２，４１４：絶
縁膜、３１３，４１５：アルミ配線、３１５，４１６：
絶縁性配向膜、４００：単結晶シリコンウェハ、４０
１：露出領域、４０２：酸化膜、４０３：ａ−Ｓｉ膜、
４０７，４０８：結晶化シリコン、５１９：アルミ電
極、５２０：パッシベーション膜、５２１：高分子膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (16)
- 【請求項１】 アクティブマトリックス形式の画像表示
装置であって、該装置を構成する少なくとも一部の素子
の活性要素が、単一の結晶核から固相成長した連続する
結晶構造を有する結晶粒の内部に存在することを特徴と
する画像表示装置。 - 【請求項２】 前記連続した結晶構造を有する結晶粒の
内部に活性要素が存在する素子が、画素の駆動回路を構
成する素子であることを特徴とする、請求項１記載の画
像表示装置。 - 【請求項３】 前記連続した結晶構造を有する結晶粒の
内部に活性要素が存在する素子が、画素のスイッチング
素子であることを特徴とする、請求項１記載の画像表示
装置。 - 【請求項４】 前記アクティブマトリックス形式の画像
表示装置の画素スイッチング素子が、金属ゲート電極
と、絶縁膜と、真性非晶質シリコン膜からなるチャネル
と、ｎ型非晶質シリコン膜からなるソース及びドレイン
部とを有する薄膜トランジスタであり、画素の駆動回路
を構成する素子が、金属ゲート電極と、絶縁膜と、連続
した結晶構造を有する結晶粒からなるチャネルと、ｎ型
多結晶シリコン膜からなるソース及びドレイン部とを有
する薄膜トランジスタであることを特徴とする、請求項
１または２記載の画像表示装置。 - 【請求項５】 前記アクティブマトリックス形式の画像
表示装置の画素スイッチング素子ならびに画素の駆動回
路を構成する素子が、連続した結晶構造を有する結晶粒
からなるチャネルと、ｎ型乃至ｐ型の多結晶シリコン膜
からなるソース及びドレイン部と、シリコン酸化膜と、
多結晶シリコン膜からなるゲート電極とを有する薄膜ト
ランジスタであることを特徴とする、請求項１項または
３記載の画像表示装置。 - 【請求項６】 前記アクティブマトリックス形式の画像
表示装置の画素スイッチング素子が、連続した結晶構造
を有する結晶粒からなるチャネルと、ｎ型乃至ｐ型の多
結晶シリコン膜からなるソース及びドレイン部と、シリ
コン酸化膜と、多結晶シリコン膜からなるゲート電極を
有する薄膜トランジスタでり、画素の駆動回路を構成す
る素子が、単結晶シリコン上に形成されていることを特
徴とする、請求項１または３記載の画像表示装置。 - 【請求項７】 前記アクティブマトリックス形式の画像
表示装置の画素スイッチング素子によってスイッチされ
る光制御素子が、液晶セルであることを特徴とする、請
求項１〜６記載の画像表示装置。 - 【請求項８】 前記アクティブマトリックス形式の画像
表示装置の画素スイッチング素子によってスイッチされ
る光制御素子が、自発光のＥＬ素子であることを特徴と
する、請求項１〜６記載の画像表示装置。 - 【請求項９】 ガラス基板上に画素の駆動回路および画
素のスイッチング素子を構成する薄膜トランジスタを形
成して画像表示装置を製造する方法であって、 ガラス基板上に金属膜を設けこれをパターニングするこ
とにより前記薄膜トランジスタのゲート電極を形成する
工程と、 前記ゲート電極が形成されたガラス基板上に絶縁膜を設
ける工程と、 前記絶縁膜の上に真性非晶質シリコン膜を設ける工程
と、 前記真性非晶質シリコン膜の上にｎ型非晶質シリコン膜
を設ける工程と、 前記真性非晶質シリコン膜およびｎ型非晶質シリコン膜
を前記薄膜トランジスタに対応する島状に分離するとと
もに前記ｎ型非晶質シリコン膜の前記ゲート電極上方部
分に開口を設け下地の前記真性非晶質シリコン膜が露出
するようにパターニングする工程と、 前記駆動回路を構成する薄膜トランジスタが形成される
領域に存在する前記真性非晶質シリコン膜の露出部分に
単一結晶核を発生させる工程と、 前記結晶核を固相成長させ連続した結晶構造を有する結
晶粒とすることにより前記駆動回路を構成する薄膜トラ
ンジスタのチャネル部を形成する工程と、 前記薄膜トランジスタへの金属配線を設ける工程と、 前記薄膜トランジスタについてのパッシベーション膜を
設ける工程と、 前記画素を構成する光制御素子を設ける工程とを具備す
ることを特徴とする画像表示装置の製造方法。 - 【請求項１０】 絶縁性表面を有する基板上に画素の駆
動回路および画素のスイッチング素子を構成する薄膜ト
ランジスタを形成して画像表示装置を製造する方法であ
って、 前記基板上に非晶質シリコン膜を堆積する工程と、 前記非晶質シリコン膜を前記薄膜トランジスタに対応す
る島状に分離する工程と、 前記分離された非晶質シリコン膜の一部に単一の結晶核
を発生させる工程と、 該結晶核を固相成長させ連続した結晶構造を有する結晶
粒とすることにより前記薄膜トランジスタのチャネル部
を形成する工程と、 前記チャネル部が形成されたシリコン膜の表面を酸化さ
せる工程と、 前記表面が酸化したシリコン膜の上に多結晶シリコン膜
を設ける工程と、 前記多結晶シリコン膜をパターニングして前記薄膜トラ
ンジスタのゲート電極を形成する工程と、 前記表面が酸化したシリコン膜の、前記チャネル部以外
の部分に不純物イオンを注入し熱処理を施すことにより
ソースおよびドレイン部を形成する工程と、 前記薄膜トランジスタへの金属配線を施す工程と、 前記画素を構成する光制御素子を設ける工程とを具備す
ることを特徴とする、画像表示装置の製造方法。 - 【請求項１１】 単結晶シリコン基板上に画素の駆動回
路を構成するＭＯＳトランジスタおよび画素のスイッチ
ング素子を構成する薄膜トランジスタを形成して画像表
示装置を製造する方法であって、 前記基板表面の、前記薄膜トランジスタを形成する部分
にシリコン酸化膜を形成する工程と、 前記シリコン酸化膜上に非晶質シリコン膜を設け、これ
を前記薄膜トランジスタに対応する島状に分離する工程
と、 前記分離された非晶質シリコン膜の一部に単一の結晶核
を発生させる工程と、 前記結晶核を固相成長させ連続した結晶構造を有する結
晶粒とすることにより前記薄膜トランジスタのチャネル
部を形成する工程と、 前記チャネル部が形成されたシリコン膜の表面、および
前記基板の、ＭＯＳトランジスタを形成する部分の表面
を酸化させる工程と、 前記酸化した表面の上に多結晶シリコン膜を設ける工程
と、 前記多結晶シリコン膜をパターニングして前記薄膜トラ
ンジスタおよびＭＯＳトランジスタのゲート電極を形成
する工程と、 前記酸化した表面の露出領域に不純物イオンを注入し熱
処理を施すことにより前記薄膜トランジスタおよびＭＯ
Ｓトランジスタのソースおよびドレイン部を形成する工
程と、 前記薄膜トランジスタおよびＭＯＳトランジスタへの金
属配線を施す工程と、 前記画素を構成する光制御素子を設ける工程とを具備す
ることを特徴とする、画像表示装置の製造方法。 - 【請求項１２】 前記単一の結晶核を発生させる工程
が、局所的なエネルギー線を与える工程を含むことを特
徴とする、請求項９〜１１記載の画像表示装置の製造方
法。 - 【請求項１３】 前記エネルギー線がエキシマレーザ光
であることを特徴とする、請求項１２記載の画像表示装
置の製造方法。 - 【請求項１４】 前記単一の結晶核を発生させる工程
が、局所的なイオン注入工程と熱処理工程を含むことを
特徴とする、請求項９〜１１記載の画像表示装置の製造
方法。 - 【請求項１５】 前記局所的なイオン注入工程における
注入イオン種がシリコンであることを特徴とする、請求
項１４記載の画像表示装置の製造方法。 - 【請求項１６】 基板上に半導体薄膜を形成して、それ
を含む薄膜トランジスタを製造する方法において、前記
半導体薄膜の少なくとも一部は、前記基板上に非晶質の
材料の膜を設け、これに結晶核を発生させ、これを固相
成長させることにより形成することを特徴とする薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19628194A JPH0843858A (ja) | 1994-07-29 | 1994-07-29 | 画像表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19628194A JPH0843858A (ja) | 1994-07-29 | 1994-07-29 | 画像表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0843858A true JPH0843858A (ja) | 1996-02-16 |
Family
ID=16355198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19628194A Pending JPH0843858A (ja) | 1994-07-29 | 1994-07-29 | 画像表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0843858A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
-
1994
- 1994-07-29 JP JP19628194A patent/JPH0843858A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7158205B2 (en) | 1996-10-22 | 2007-01-02 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7184105B2 (en) | 1996-10-22 | 2007-02-27 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device having the same |
| US7324171B2 (en) | 1996-10-22 | 2008-01-29 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7532292B2 (en) | 1996-10-22 | 2009-05-12 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7868961B2 (en) | 1996-10-22 | 2011-01-11 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098479B1 (en) | Electro-optical device and method for manufacturing the same | |
| US7576360B2 (en) | Electro-optical device which comprises thin film transistors and method for manufacturing the same | |
| US6252249B1 (en) | Semiconductor device having crystalline silicon clusters | |
| US6603453B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7115902B1 (en) | Electro-optical device and method for manufacturing the same | |
| JP3240258B2 (ja) | 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法 | |
| US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| JPH06260502A (ja) | アクティブマトリクス基板の製造方法 | |
| JP3109570B2 (ja) | 半導体装置作製方法 | |
| JPH0843858A (ja) | 画像表示装置及びその製造方法 | |
| JPH0540278A (ja) | 駆動回路一体型アクテイブマトリクスアレイの製造方法 | |
| JP2997737B2 (ja) | 液晶表示装置 | |
| JP3241708B2 (ja) | アクティブマトリクス型表示装置 | |
| KR100366959B1 (ko) | 실리콘 결정화방법 | |
| JP3467698B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3336571B2 (ja) | 電気光学装置 | |
| JP3300335B2 (ja) | ディスプレイ | |
| JP3272687B2 (ja) | ディスプレイ | |
| JP3362022B2 (ja) | ディスプレイ | |
| JP3672084B2 (ja) | 表示装置、液晶表示装置及び集積回路 | |
| JP4064298B2 (ja) | 表示装置 | |
| JP2003177414A (ja) | 液晶表示装置 | |
| JP2003177420A (ja) | 液晶表示装置 | |
| JP2003209055A (ja) | 半導体装置の製造方法 |