JP2003177414A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2003177414A
JP2003177414A JP2002340954A JP2002340954A JP2003177414A JP 2003177414 A JP2003177414 A JP 2003177414A JP 2002340954 A JP2002340954 A JP 2002340954A JP 2002340954 A JP2002340954 A JP 2002340954A JP 2003177414 A JP2003177414 A JP 2003177414A
Authority
JP
Japan
Prior art keywords
thin film
crystalline
tft
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002340954A
Other languages
English (en)
Inventor
Akihiro Shindo
晶弘 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2002340954A priority Critical patent/JP2003177414A/ja
Publication of JP2003177414A publication Critical patent/JP2003177414A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 安価であってしかも精細な画像を表示する。 【解決手段】 画素電極１０３６と信号線１０３３とが
異なる層に設けられているので、それらの間のクロスト
ークを抑えつつ画素密度を高めることが可能である。す
なわち品質の高い画像が得られる。この場合において、
画素電極と信号線との間に一定電位を印加可能な導電性
薄膜を設けるようにすれば、画素電極と信号線の間のク
ロストークがさらに効果的に抑えられる。さらに、導電
性薄膜に、シリサイドなどの半導体金属化合物層を有す
るようにすれば、その抵抗を低くするとともに、クロス
トーク低減効果を一層高くすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タを備える液晶表示装置に関する。
【０００２】
【従来の技術とその問題点】電気絶縁性の透明基板の上
に液晶素子の画素電極と当該液晶素子を駆動する薄膜状
の能動素子（アクティブ・エレメント）とが画素毎に形
成され、しかもこれらの画素がマトリクス状に配列され
て成る液晶表示装置（ＬＣＤ）は、アクティブ・マトリ
クス型ＬＣＤと称され、現在市販される液晶表示装置の
主流をなしている。液晶素子を駆動する能動素子には、
代表的には薄膜トランジスタ（ＴＦＴ）が使用される。
【０００３】図１２０は、アクティブ・マトリクス型Ｌ
ＣＤの１画素分の回路構成を示す回路図である。この例
では、マトリクス状に配置された信号線５１と走査線５
２の交点に、直列に接続された１画素分の液晶素子５３
とこの液晶素子５３を駆動するＴＦＴ５４とが配置され
ている。この例では、ＴＦＴ５４はＭＯＳ型の電界効果
トランジスタ（ＭＯＳ・ＦＥＴ）である。液晶素子５３
とＴＦＴ５４の直列回路は信号線５１と接地電位の間に
介挿され、ＴＦＴ５４の制御電極であるゲート電極Ｇは
走査線５２へ接続されている。走査線５２がハイ・レベ
ルの電位にあるときは、ＴＦＴ５４が導通状態となり、
信号線５１が担う映像信号が液晶素子５３へ書き込まれ
る。
【０００４】一方、走査線５２がロウ・レベルの電位に
ある時には、ＴＦＴ５４は遮断状態となり、液晶素子５
３に書き込まれた映像信号が保持される。多数の走査線
５２を、例えば１本毎に順次ハイ・レベルにすることに
よって、装置が表示する画像が順次更新される。液晶素
子５３に書き込まれた画像信号がつぎの書込みまでの期
間にわたって十分に保持されるように、液晶素子５３に
備わる静電容量を補完すべく液晶素子５３に並列に保持
容量５５が接続されている。
【０００５】種々のＬＣＤの中で、画像の濃淡を表示可
能な多階調表示型のＬＣＤが、現在最も普及している。
多階調表示を実現する方法として、信号線５１が伝達す
る映像信号がデジタル信号でありながら、空間変調等の
手法によって実効的に多階調表示を実現する疑似多階調
表示方式と、映像信号自身がアナログの多階調信号であ
る（真性の）多階調表示方式とが知られる。前者の方式
では、画像にフリッカノイズが現れたり、解像度が低い
という問題点があり、画像品質においては後者の方式が
優れている。
【０００６】また、アクティブ・マトリクス型ＬＣＤに
使用されるＴＦＴ５４には、その能動層にアモルファス
Ｓｉを用いたアモルファス・シリコンＴＦＴと、多結晶
Ｓｉ（ポリ・シリコン）を用いたポリ・シリコンＴＦＴ
の２つのタイプが知られている。なおトランジスタなど
の素子における「能動層」とは、異なる導電形式の半導
体領域とそれらの間の接合部とを有し、素子に特有の主
電流の挙動を実現する素子の主要部分を意味する。
【０００７】＜１．アモルファス・シリコンＴＦＴの一
般的特徴＞これらの中で、アモルファス・シリコンＴＦ
Ｔの能動層は、例えば化学気相成長法（ＣＶＤ）を用い
て低温下で形成することができる。このため、アモルフ
ァス・シリコンＴＦＴを形成する際のプロセス最高温度
は、４００゜Ｃ以下とすることが可能である。このた
め、ＴＦＴ５４等が形成される透明基板に耐用温度（耐
熱性）の低い安価なガラス基板を使用することが可能で
ある。すなわち、アモルファス・シリコンＴＦＴは比較
的安価に製造し得るという利点を有する。
【０００８】一方、アモルファス・シリコンＴＦＴは、
能動層がアモルファスＳｉで構成されるために、能動層
の移動度が０．２〜０．５ｃｍ2／（Ｖ・ｓｅｃ）程度
と低いので、オン電流すなわち導通したときの電流が小
さいという欠点がある。このため、アモルファス・シリ
コンＴＦＴをＬＣＤに用いた場合に、コントラストが高
くフリッカ雑音の少ない画像を得ることが困難であると
いう問題点があった。また、移動度が小さいために素子
を微細化することが困難であるので画素を緻密に配列し
難く、その結果精細な画像を得ることが困難であるとい
う問題点があった。
【０００９】また、能動層がアモルファスＳｉで構成さ
れるので、ゲート電極がチャネル部の下方すなわち透明
基板側に位置するいわゆる逆スタガ構造が採用される。
このため、ゲート電極をマスクとして不純物を導入する
という自己整合（セルフ・アライン）技術を用いること
が困難である。その結果、５μｍ程度の冗長設計が要求
されるので、ＴＦＴ５４を大きくせざるを得ないという
欠点があった。このことも、精細な画像が得難い要因の
一つとなっていた。また、ＴＦＴ５４が大きいために電
極の間の寄生容量が大きいので、スイッチング特性が良
好とはいえず、そのことも画像品質の低下をもたらして
いた。
【００１０】さらに、ＬＣＤにおいて、アモルファス・
シリコンＴＦＴを駆動する回路（駆動回路）をアモルフ
ァス・シリコンＴＦＴとともに、１枚の透明基板の上に
形成することが困難であるという問題点があった。特
に、信号線５１が伝達すべき映像信号がアナログの多階
調信号である場合には、駆動回路はバイポーラトランジ
スタで構成されるが、従来のアモルファス・シリコンＴ
ＦＴでは内部欠陥が多いためにバイポーラトランジスタ
を構成することは困難であるという問題点があった。
【００１１】＜２．ポリ・シリコンＴＦＴの一般的特徴
＞他方のポリ・シリコンＴＦＴは、以下のような特徴点
を有する。すなわち、ポリ・シリコンＴＦＴは、能動層
が多結晶Ｓｉで構成されるために、能動層の移動度が１
０〜５０ｃｍ2／（Ｖ・ｓｅｃ）程度と高いので、オン
電流すなわち導通したときの電流が大きいという利点が
ある。このため、精細でコントラストが高くフリッカ雑
音が少ない画像を得ることが容易である。
【００１２】また、能動層が多結晶Ｓｉで構成されるの
で、ゲート電極がチャネル部の上方すなわち透明基板と
は反対の側に位置する構造を採用することができる。し
たがって、ゲート電極を構成する材料に多結晶Ｓｉを用
いることによって、このゲート電極をマスクとして不純
物を導入するという自己整合技術を用いることが可能で
あるので、冗長設計が不要であるという利点がある。こ
のことも精細な画像に寄与する。また、ポリ・シリコン
ＴＦＴを駆動する回路をポリ・シリコンＴＦＴととも
に、１枚の透明基板の上に形成することが容易であるの
で、小型で使い易い装置を構成することができるという
利点がある。
【００１３】一方、ポリ・シリコンＴＦＴでは、多結晶
Ｓｉ薄膜を形成する必要があるので、従来の製造方法に
よる限りプロセス最高温度は、６００゜Ｃを超える。こ
のため、ＴＦＴ５４等が形成される透明基板に耐用温度
の高いＳｉＯ2（石英）基板を使用しなければならな
い。すなわち、ポリ・シリコンＴＦＴを用いた装置は、
製造コストが高価であるという問題点があった。
【００１４】以上のように、アモルファス・シリコンＴ
ＦＴを用いた装置では製造コストは低廉であるが、画像
品質は劣るという問題点があり、一方ポリ・シリコンＴ
ＦＴでは、画像品質は良好であるが、製造コストが高価
であるという問題点があった。さらに、ポリ・シリコン
ＴＦＴの代わりに単結晶Ｓｉで能動層が構成されるトラ
ンジスタを用いた装置では、画像品質は一層高いが、製
造コストも一層高価であるのに加えて、トランジスタを
薄膜状とすることができず、バルク・トランジスタとし
て形成できるのみであるので、反射型ＬＣＤしか構成す
ることができないという問題点があった。
【００１５】さらに、駆動回路がバイポーラ型トランジ
スタを備え、しかもこのトランジスタの能動層が単結晶
Ｓｉで構成されるＬＣＤを製造しようとすると、単結晶
Ｓｉの下地層の上に新たに単結晶Ｓｉをエピタキシャル
成長させる工程が必要となる。エピタキシャル成長は、
１１００゜Ｃ〜１２００゜Ｃもの高温下で、しかも、長
時間をかけることによって遂行される。特に、下地層に
埋め込み層（バリッド・レイヤ）が設けられている場合
には、エピタキシャル成長を遂行する際に、この埋め込
み層の拡散を考慮する必要がある。
【００１６】しかしながら、その制御は容易ではなく、
このことが微細な単結晶のバイポーラトランジスタを形
成する際のネックとなっている。しかも、エピタキシャ
ル成長は、下地層の主面の法線方向から傾斜した方向へ
と成長する傾向があるために、後続する工程で、他のパ
ターンとの重ね合わせの問題を生じることがあった。さ
らには、結晶軸の方向とトランジスタの配列方向との間
の関係にトランジスタの特性が大きく依存するために、
ＬＣＤの製品としての歩留まりが安定しないという問題
点があった。
【００１７】＜３．従来装置の具体例＞以上に述べた問
題点を改善するために様々な改良型のアモルファス・シ
リコンＴＦＴ、ポリ・シリコンＴＦＴ、あるいは、それ
らを組み込んだＬＣＤの製作が試みられている。以下で
は、これらの改良型のＴＦＴを含めた従来のアモルファ
ス・シリコンＴＦＴ、ポリ・シリコンＴＦＴ、およびＬ
ＣＤのいくつかの具体例について説明する。
【００１８】＜3-1．第１従来例＞アモルファス・シリ
コンＴＦＴでは、前述したように逆スタガ構造が採用さ
れ、そのために自己整合技術の適用が困難であるという
問題点があったが、逆スタガ構造でありながら自己整合
技術を適用して製造され得るアモルファス・シリコンＴ
ＦＴが登場している。図１２１は、このようなアモルフ
ァス・シリコンＴＦＴの一例を示す正面断面図である。
【００１９】図１２１に示すように、このＴＦＴ５００
では、透明のガラス基板５０１の上に選択的にゲート電
極５０３が形成されており、ガラス基板５０１の上に
は、このゲート電極５０３を覆うように、ゲート絶縁膜
５０２が積層されている。ゲート電極５０３は、ＭｏＴ
ａ、Ｍｏ、ＭｏＡｌなどの金属（合金を含む）の薄膜で
構成されており、ゲート絶縁膜５０２はＳｉＮx（シリ
コン窒素化合物）あるいはＳｉＯx（シリコン酸素化合
物）で構成されている。
【００２０】ゲート絶縁膜５０２の上には、アモルファ
スＳｉ薄膜５１０が選択的に形成されている。アモルフ
ァスＳｉ薄膜５１０は、チャネルとして機能するその中
央領域がゲート電極５０３の上方に位置するように形成
される。チャネル領域５１１の上には、上部絶縁膜５０
６が形成されている。この上部絶縁膜５０６は、ＳｉＮ
xで構成されている。アモルファスＳｉ薄膜５１０にお
けるチャネル領域５１１の両側は、それぞれソース領域
５１２およびドレイン領域５１３であり、これらの層に
はｎ型不純物が高濃度にドープされている。
【００２１】ソース領域５１２およびドレイン領域５１
３の上には、高融点金属であるＭｏとＳｉとが反応して
なる反応層５１４および５１５が形成されている。ソー
ス領域５１２およびドレイン領域５１３には、電気抵抗
の低いこれらの反応層５１４および５１５を介してソー
ス電極５０４およびドレイン電極５０５が接続されてい
る。これらのソース電極５０４およびドレイン電極５０
５は、ＡｌまたはＭｏなどの金属で構成されている。ま
た、これらのソース電極５０４およびドレイン電極５０
５は、ＴＦＴ５００の上面に配設され、ＴＦＴ５００の
主電流の経路をなす配線の一部をなしている。
【００２２】アモルファスＳｉは、結晶質Ｓｉに比べて
電気抵抗率が高いので、ソース領域５１２などのｎ型不
純物をドープされたｎ+領域を、配線として使用するこ
とができない。したがって、図１２１に示したように、
配線として金属層が用いられる。また、アモルファスＳ
ｉ薄膜５１０では、ソース領域５１２などのｎ+領域と
ソース電極５０４などの金属配線との間のコンタクト部
の抵抗が大きいために、図１２１に示したように、ｎ+
領域と金属配線との間に反応層５１４、５１５が形成さ
れる。このように、アモルファス・シリコンＴＦＴで
は、アモルファスＳｉ薄膜の抵抗率の高さに起因する複
雑な構成を有する。
【００２３】図１２２〜図１２４は、図１２１に示した
アモルファス・シリコンＴＦＴ５００の製造方法の主要
部を示す製造工程図である。図１２２に示すように、Ｔ
ＦＴ５００の製造工程のある段階において、ゲート絶縁
膜５０２の上にアモルファスＳｉ薄膜５２０をプラズマ
ＣＶＤで堆積した後、上部絶縁膜５０６が形成される。
上部絶縁膜５０６は、ＳｉＮxなどをアモルファスＳｉ
薄膜５２０の上の全面にわたってプラズマＣＶＤで堆積
した後、ガラス基板５０１の裏面すなわちアモルファス
Ｓｉ薄膜５２０とは反対の側から露光する裏面露光を用
いた写真製版技術を実行し、このＳｉＮx層をゲート電
極５０３の直上部のみを残して選択的に除去することに
よって形成される。
【００２４】その後、この上部絶縁膜５０６をマスクと
してｎ型不純物を導入することによって、アモルファス
Ｓｉ薄膜５２０の中に、チャネル領域５１１およびその
両側のｎ+領域が形成される。すなわち、裏面露光を用
いることによって、セルフアライン（自己整合）的に、
アモルファスＳｉ薄膜５２０の中のゲート電極５０３に
対向する部分にチャネル領域５１１が形成されるととも
にその両側にｎ+領域が形成される。
【００２５】ｎ型不純物の導入は、水素で希釈された濃
度１０％のホスフィンを放電分解することによって生成
されるＰＨx +、Ｈy +などを含んだイオンのすべてを加速
し、ガラス基板５０１へ向かって上方から打ち込むこと
によって達成される。
【００２６】つぎに、アモルファスＳｉ薄膜５２０と上
部絶縁膜５２０の上に高融点金属であるＭｏを堆積した
後、このＭｏ層とアモルファスＳｉ薄膜５２０とを反応
させることによって、それらの間の境界面に、Ｍｏ−Ｓ
ｉ反応層を形成する。その後、Ｍｏ層と反応後のアモル
ファスＳｉ薄膜５２０とに選択的エッチングを施すこと
によって、図１２３に示すように、アモルファスＳｉ薄
膜５１０および反応層５１４、５１５が形成される。こ
のときＭｏ層は、図１２３に示すＭｏ層５２１の形状と
なる。その後、Ｍｏ層５２１を除去する。
【００２７】つぎに、上面全体にＡｌまたはＭｏをスパ
ッタ法を用いて堆積した後、選択的にエッチングを施す
ことによって、図１２４に示すように、ソース電極５０
４およびドレイン電極５０５を形成する。
【００２８】以上の工程によって、ＴＦＴ５００が製造
される。以上に示したように、アモルファス・シリコン
ＴＦＴ５００を製造する工程は、自己整合技術が導入さ
れるという利点はあるものの、Ｍｏ−Ｓｉ反応層５１
４、５１５を形成するための複雑な工程を必要としてお
り、アモルファス・シリコンＴＦＴの製造方法の本来の
利点である工程の容易さ、コストの低廉さが損なわれて
いる。また、Ｍｏなどの高価な材料を必要としており、
このことも製造コストを高める一要因となっている。
【００２９】さらに、図示を略するが、図１２２の工程
の先だって、ゲート絶縁膜５０２を形成する工程では、
プラズマＣＶＤ法を用いてガラス基板５０１の上にＳｉ
ＮxまたはＳｉＯ2が堆積される。このときの処理温度は
３００゜Ｃ〜３５０゜Ｃである。その後、プラズマＣＶ
Ｄ法を用いてゲート絶縁膜５０２の上にアモルファスＳ
ｉを堆積する工程が後続するが、このときの処理温度は
２３０゜Ｃ〜２６０゜Ｃである。このように、各工程毎
に処理温度が異なるために、一つの工程からつぎの工程
へ移行する際に、基板の温度を変化させるのに余分な時
間を要する。すなわち、製造工程が非能率的であるとい
う問題点がある。
【００３０】また、いうまでもなく、移動度が低く画像
品質の高いＬＣＤを構成するには不適当であるというア
モルファス・シリコンＴＦＴに共通の問題点は、このＴ
ＦＴ５００においても解消されてはいない。
【００３１】＜3-2．第２従来例＞図１２５は、自己整
合技術が適用可能な逆スタガ構造のアモルファス・シリ
コンＴＦＴのもう一つの例を示す正面断面図である。図
１２５に示すように、このＴＦＴ５３０では、アモルフ
ァスＳｉ薄膜５１０とソース電極５３４との間、および
アモルファスＳｉ薄膜５１０とゲート電極５３５との間
には、ｎ型不純物が高濃度にドープされた微結晶Ｓｉ層
５４４、５４５が介挿されている。この微結晶Ｓｉ層５
４４、５４５は、ＴＦＴ５００における反応層５１４、
５１５と同様に、アモルファスＳｉ薄膜５１０とソース
電極５０４、ゲート電極５０５との間のコンタクト抵抗
を低減することを目的として設けられたものである。
【００３２】微結晶Ｓｉ層５４４、５４５は、高濃度の
Ｈ2ガスによってＳｉＨ4を希釈したガスを、高周波と基
板温度を精密にコントロールしつつプラズマＣＶＤ法を
実行することによって形成される。その工程は複雑であ
るとともに、形成されるｎ+Ｓｉ層は、あくまで微結晶
であるために、コンタクト抵抗の低減効果も十分とはい
えない。
【００３３】以上のように、ＴＦＴ５３０においても、
微結晶Ｓｉ層５４４、５４５を形成する必要があるため
に、その製造工程は複雑であり、また製造コストは高価
なものとなる。なお、ＴＦＴ５３０では、ＳｉＮxで構
成されるゲート絶縁膜５３２とＴａで構成されるゲート
電極５３３の間に、Ｔａ2Ｏ5で構成されるもう一つのゲ
ート絶縁膜５３８が介挿されている。これは、ゲート絶
縁膜５３２に生じ得るピンホールによってアモルファス
Ｓｉ薄膜５１０とゲート電極５３３との間の電気絶縁性
が不完全となることを防止し、そのことによって製品の
歩留まりを高めることを目的として設けられたものであ
る。
【００３４】＜3-3．第３従来例＞図１２６は、自己整
合技術が適用可能な逆スタガ構造のアモルファス・シリ
コンＴＦＴのさらにもう一つの例を示す正面断面図であ
る。図１２６に示すように、このＴＦＴ５５０では、ゲ
ート絶縁膜５３２の上面には、チャネル領域として機能
するｉ型（真性）のアモルファスＳｉ薄膜５６１が形成
されている。そして、ゲート電極５３３の真上に設けら
れた上部絶縁膜５０６の両側には、ソース領域５６２お
よびドレイン領域５６３として機能するｎ+領域が、ｉ
型Ｓｉ薄膜５６１の上面に設けられている。
【００３５】これらのソース領域５６２およびドレイン
領域５６３には、Ｍｏで構成される配線５５４、５５５
が接続されており、さらに、配線５５５には液晶素子の
画素電極５５６が接続されている。画素電極５５６は、
透明なＩＴＯ（インジウム・ティン・オキサイド）で構
成されている。また、ＴＦＴ５５０の上面はＳｉＮで構
成される保護膜５５７で覆われている。
【００３６】ＴＦＴ５５０では、ソース領域５６２およ
びドレイン領域５６３が直接に配線５５４、５５５に接
続されている。すなわち、ＴＦＴ５００における反応層
５１４、５１５等は設けられていない。その分、製造工
程は簡単なものとなるが、ソース領域５６２およびドレ
イン領域５６３と、配線５５４、５５５との間のコンタ
クト抵抗が高いという問題は残されたままである。
【００３７】＜3-4．第４従来例＞一般に、能動層がア
モルファスＳｉ薄膜で構成されるアモルファス・シリコ
ンＴＦＴ、あるいは能動層が多結晶Ｓｉで構成されるポ
リ・シリコンＴＦＴでは、能動層が単結晶Ｓｉで構成さ
れる単結晶シリコンＴＦＴとは異なり、オフ（遮断）時
に不必要に流れる主電流すなわち遮断電流が高いという
問題点がある。このことは単結晶Ｓｉほどには高いオン
オフ比が得られないことを意味しており、このことも、
アモルファス・シリコンＴＦＴあるいはポリ・シリコン
ＴＦＴが、単結晶シリコンＴＦＴほどの高精細・高画質
のＬＣＤを提供し得ない要因の一つとなっている。特
に、アモルファス・シリコンＴＦＴでは、この問題点は
一層顕著である。
【００３８】図１２７は、この問題点を改善することを
目的としたＴＦＴの回路構成を示す回路図である。この
ＴＦＴ５７０では、２つのゲート電極（Ｇ）が設けら
れ、これらのゲート電極に対向する２つのチャネル領域
が直列に接続されたいわゆるデュアル・ゲート構造をな
している。
【００３９】図１２８は、ＴＦＴ５７０が組み込まれた
ＬＣＤの主要部を示す正面断面図である。このＬＣＤ５
９０は、ＴＦＴ５７０とともに、このＴＦＴ５７０を駆
動する駆動回路５８０が共通のガラス基板５０１の上に
形成されている。駆動回路５８０はＣＭＯＳ型電界効果
トランジスタ（ＣＭＯＳトランジスタ）の構造を有し、
ｎチャネルＭＯＳ型のＴＦＴ５８１とｐチャネルＭＯＳ
型のＴＦＴ５８２とが相補的に結合して成る。なお、図
１２８では、これらのＴＦＴ５７０、５８１、５８２が
いずれもポリ・シリコンＴＦＴである。
【００４０】ＴＦＴ５７０の能動層であるポリＳｉ薄膜
５７１、ＴＦＴ５８１の能動層であるポリＳｉ薄膜５８
３、およびＴＦＴ５８２の能動層であるポリＳｉ薄膜５
８４は、ガラス基板５０１の上に形成されたバッファ層
５９２の上に選択的に形成されている。バッファ層５９
２は耐熱性（耐用温度）に優れるＳｉＯ2で構成されて
いる。ポリＳｉ薄膜５７１、５８３、５８４およびバッ
ファ層５９２は、同じくＳｉＯ2で構成されるゲート絶
縁膜５９５で覆われている。このゲート絶縁膜５９５を
挟んで、ポリＳｉ薄膜５７１には２つのゲート電極５７
２、５７３が対向しており、同様に、ポリＳｉ薄膜５８
３にはゲート電極５８５、ポリＳｉ薄膜５８４にはゲー
ト電極５８６が、それぞれ対向している。
【００４１】ポリＳｉ薄膜５７１は延長部分５７１ａを
有しており、この延長部分５７１ａには容量電極５７４
が対向している。これらの延長部分５７１ａおよび容量
電極５７４は、保持容量５５の一対の電極を構成してい
る。ゲート電極５７２、５７３、５８５、５８６、およ
び容量電極５７４は、いずれもＴａで構成されている。
【００４２】ポリＳｉ薄膜５７１には、画素電極５７６
と主電極５７５が接続されており、同様に、ポリＳｉ薄
膜５８３には主電極５７８、５８８、ポリＳｉ薄膜５８
４には主電極５８８、５８９が接続されている。各ＴＦ
Ｔのドレイン電極またはソース電極として機能する主電
極５７５、５８７、５８８、５８９は、Ａｌで構成され
ており、画素電極５７６はＩＴＯで構成されている。こ
れらの各電極間は、ＳｉＯ2で構成される絶縁層５９６
で電気的に絶縁されている。
【００４３】なお、図１２８における符号Ｌdsは画素電
極５７６と主電極５７５の間の間隔を示しており、符号
Ｃdsはそれらの間に寄生的に生じている寄生容量を示し
ている。これらのついては、第８従来例の中で説明す
る。
【００４４】ＴＦＴ５７０は、デュアル・ゲート構造を
なしているために、ドレイン端部に印加される電界が緩
和されるので、遮断電流が小さいという利点がある。し
かしながら、ＴＦＴ５７０では、ゲート電極が単一であ
るシングル・ゲート構造のＴＦＴに比べて、素子の占め
る面積が略２倍となるために、ＬＣＤ５９０における光
が透過する領域の比率、すなわち開口率が低下する。こ
のため、ＬＣＤ５９０は、高輝度が要求されるＬＣＤに
は不向きであるという問題点がある。
【００４５】図１２９〜図１３５は、ＬＣＤ５９０の製
造工程図である。ＬＣＤ５９０を製造するには、まず図
１２９に示すように、準備されたガラス基板５０１の上
にプラズマＣＶＤ法を用いてＳｉＯ2を堆積することに
よってバッファ層５９２を形成する。そして、同じくプ
ラズマＣＶＤ法を用いてバッファ層５９２の上にアモル
ファスＳｉを堆積した後、エキシマレーザを照射するこ
とによって、アモルファスＳｉ薄膜をポリＳｉ膜６０１
へと転換する。レーザの照射は、レーザビームをアモル
ファスＳｉ薄膜の表面に沿って走査することによって行
われる。
【００４６】つぎに、図１３０に示すように、ポリＳｉ
膜６０１を選択的にエッチングすることによって、アイ
ランド（島）状のポリＳｉ薄膜６０２、６０３、６０４
を形成する。その後、図１３１に示すように、プラズマ
ＣＶＤ法を用いてバッファ層５９２およびポリＳｉ薄膜
６０２、６０３、６０４を覆うように、ＳｉＯ2を堆積
することによってゲート絶縁膜５９５を形成する。
【００４７】つぎに、図１３２に示すように、写真製版
技術を用いてゲート絶縁膜５９５の上にフォトレジスト
膜６０６を選択的に形成した後、このフォトレジスト膜
６０６をマスクとしてｎ型不純物を選択的に導入するこ
とによって、ポリＳｉ薄膜６０２の一部に保持容量５５
の電極を形成する。ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。
【００４８】つぎに、図１３３に示すように、Ｔａを上
面全体に堆積した後、これを選択的にエッチングするこ
とによって、容量電極５７４、およびゲート電極５７
２、５７３、５８５、５８６を島状に形成する。
【００４９】つぎに、図１３４に示すように、ゲート絶
縁膜５９５の上面にフォトレジスト膜６０７を選択的に
形成する。フォトレジスト膜６０７は、ポリＳｉ薄膜６
０４を覆うように形成される。そして、このフォトレジ
スト膜６０７をマスクとしてｎ型不純物を導入すること
によって、ポリＳｉ薄膜６０２、６０３にドレイン領域
およびソース領域を形成し、その結果、ポリＳｉ薄膜５
７１、５８３を得る。
【００５０】つぎに、図１３５に示すように、ゲート絶
縁膜５９５の上面にフォトレジスト膜６０８を選択的に
形成する。フォトレジスト膜６０８は、ポリＳｉ薄膜５
７１、５８３を覆うように形成される。そして、このフ
ォトレジスト膜６０８をマスクとしてｐ型不純物を導入
することによって、ポリＳｉ薄膜６０４にドレイン領域
およびソース領域を形成し、その結果、ポリＳｉ薄膜５
８４を得る。ｐ型不純物の導入は、Ｂ2Ｈ6 +およびＨ2 +
のイオンを上方から打ち込むことによって遂行される。
【００５１】つぎに、図１２８に戻って、容量電極５７
４、およびゲート電極５７２、５７３、５８５、５８６
を覆うようにゲート絶縁膜５９５の上にＳｉＯ2を堆積
し、その後、当該ＳｉＯ2層にコンタクトホールを形成
することによって絶縁層５９６を得る。そして、絶縁層
５９６の上にＡｌを堆積し、選択的に除去することによ
って、コンタクトホールを通じてポリＳｉ薄膜５８３、
５８４と接続する主電極５７５、５８７、５８８、５８
９を得る。同様に、絶縁層５９６の上にＩＴＯを堆積
し、選択的に除去することによって、ポリＳｉ薄膜５７
１と接続される画素電極５７６を得る。
【００５２】以上の工程によって、ＬＣＤ５９０が製造
される。この製造方法では、アモルファスＳｉ薄膜を堆
積した後、レーザ照射を用いてアモルファスＳｉ薄膜を
加熱することによってポリＳｉ薄膜６０１を得ている。
すなわち、ポリＳｉ薄膜を形成する際のガラス基板５０
１の温度上昇を抑えるような改善が施されている。
【００５３】しかしながら、レーザビームがアモルファ
スＳｉ薄膜の表面上を走査する際には、アモルファスＳ
ｉ薄膜の局所的な温度は１５００゜Ｃもの高温度にまで
上昇する。このため、ポリＳｉ薄膜６０１を耐熱性の低
い安価なガラス基板５０１の上に直接形成することはで
きない。このため、耐熱性に優れたＳｉＯ2のバッファ
層５９２をポリＳｉ薄膜６０１とガラス基板５０１の間
に介挿する必要があった。しかも、ガラス基板５０１自
身にも、４００゜Ｃ以上の耐熱性を備えるもの、例えば
コーニング社の耐熱ガラスである＃７０５９を用いる必
要があった。この＃７０５９はＳｉＯ2に比べると遥か
に安価であるが、通常の非耐熱ガラスに比べるとなお高
価である。
【００５４】また、ポリＳｉ薄膜を形成するために、レ
ーザ照射という工程を新たに必要とする。このため、以
上に述べたＬＣＤ５９０を製造する方法においても、ポ
リ・シリコンＴＦＴを製造する上での工程の複雑さ、製
造コストの高さの問題は十分には解消されてはいない。
【００５５】さらに、図示を略するが、図１２９の工程
の先だって、バッファ層５９２を形成する工程では、プ
ラズマＣＶＤ法を用いてガラス基板５０１の上にＳｉＯ
2が堆積される。このときの処理温度は３００゜Ｃ〜３
５０゜Ｃである。あるいは、減圧ＣＶＤ法を用いる場合
には、処理温度は３５０゜Ｃ〜５００゜Ｃである。その
後、プラズマＣＶＤ法を用いてバッファ層５９２の上に
アモルファスＳｉを堆積する工程が後続するが、このと
きの処理温度は２３０゜Ｃ〜２６０゜Ｃである。
【００５６】さらに、図１３１に示したように、ゲート
絶縁膜５９５を形成する工程では、３００゜Ｃ〜３５０
゜Ｃの範囲の処理温度の下でプラズマＣＶＤ法を実行す
るか、あるいは、３５０゜Ｃ〜５００゜Ｃの範囲の処理
温度の下で減圧ＣＶＤ法を実行することによって、Ｓｉ
Ｏ2がバッファ層５９２の上に堆積される。
【００５７】このように、各工程毎に処理温度または処
理方法が異なるために、一つの工程からつぎの工程へ移
行する際に、基板の温度を変化させるのに余分な時間を
要したり、別の処理装置を用いる必要があった。一つの
処理装置から別の処理装置へと試料を移し替える際に
は、各処理装置が備える真空室から大気中へと試料を取
り出す必要がある。このときに、試料の搬送にともなっ
て汚染物質が試料へ付着することによって試料の汚染が
生じ、その結果、製品の歩留まりが悪化するという問題
点がある。また、試料が挿入された真空室を真空にする
ためには、余分な時間を要する。
【００５８】以上のように、ＬＣＤ５９０を製造する方
法では、製造工程が非能率的であるとともに、製品の歩
留まりを引き下げる大きな要因を抱えているという問題
点があった。
【００５９】＜3-5．第５従来例＞図１３６は、逆スタ
ガ構造のＴＦＴを備えた従来のＬＣＤの一例を示す平面
図である。このＬＣＤ６１０では、制御された電流をＩ
ＴＯで構成される画素電極６１１に供給するＴＦＴの能
動層としてのアモルファスＳｉ薄膜６１２には、金属で
構成された信号線６１４が接続されている。また、同じ
く金属で構成された走査線６１３が信号線６１４と立体
交差するように配設されており、その一部がそのままＴ
ＦＴのゲート電極６１６を構成している。アモルファス
Ｓｉは抵抗が大きいので、アモルファス・シリコンＴＦ
Ｔを用いたＬＣＤでは、このように信号線および走査線
には金属が用いられる。
【００６０】縦横方向に沿ってそれぞれ配設されるこれ
らの信号線６１４と走査線６１３は二層状に立体配線せ
ざるを得ないので、信号線６１４とアモルファスＳｉ薄
膜６１２とは、コンタクトホール６１５を通じて接続さ
れる。すなわち、一個のアモルファスＳｉ薄膜６１２毎
にコンタクトホールが一個ずつ設けられる。このため、
製造工程が複雑であり、製造コストが高価であるという
問題点がある。
【００６１】＜3-6．第６従来例＞図１３７は、逆スタ
ガ構造のＴＦＴを備えた従来のＬＣＤのもう一つの例を
示す平面図である。このＬＣＤ６２０では、ＴＦＴのゲ
ート電極６２１が、金属で構成された走査線６２３とは
別個に、アモルファスＳｉあるいはポリＳｉで構成され
ている。このため、走査線６２３とゲート電極６２１と
は、もう一つのコンタクトホール６２５を通じて接続さ
れている。すなわち、一個のアモルファスＳｉ薄膜６１
２毎にコンタクトホールが２個ずつ設けられる。このた
め、ＬＣＤ６１０よりもさらに製造工程が複雑であり、
製造コストが高価であるという問題点がある。
【００６２】＜3-7．第７従来例＞図１３８は、逆スタ
ガ構造のＴＦＴを備えた従来のＬＣＤのさらに別の例を
示す平面図である。図１３９は、このＬＣＤの一つのＴ
ＦＴについて画素電極６３１を部分的に除去した平面図
である。
【００６３】このＬＣＤ６３０では、画素電極６３１に
制御された電流を供給するＴＦＴの能動層としてのアモ
ルファスＳｉ薄膜６３２には、ＩＴＯで構成された信号
線６３４が接続されている。また、金属で構成された走
査線６３３が信号線６３４と立体交差するように配設さ
れており、その一部がそのままＴＦＴのゲート電極６３
６を構成している。信号線６３４と走査線６３３は二層
状に立体配線されるので、信号線６３４とアモルファス
Ｓｉ薄膜６３２とは、コンタクトホール６３５を通じて
接続される。
【００６４】ＩＴＯで構成される信号線６３４と同じく
ＩＴＯで構成される画素電極６３１とは、同一層内に形
成される。このため、製造工程におけるパターンずれや
異物の存在による画素電極６３１と信号線６３４の間の
短絡を回避するために、それらの間の間隔を広く設定す
る冗長設計を必要とした。その間隔は、代表的には１０
μｍに設定される。このため、ＬＣＤ６３０は、精細な
画像を得る上で不利であるという問題点があった。
【００６５】＜3-8．第８従来例＞図１４０は、ＬＣＤ
における寄生容量を説明する等価回路図である。図１４
０に示すように、ＬＣＤでは、画素電極６４１と走査線
５２との間には寄生容量Ｃ addが生じており、画素電極
６４１と信号線５１との間にも寄生容量Ｃdsが生じてい
る。図１２８に示したＬＣＤ５９０を例として、主電極
５７５と画素電極５７６との間の間隔Ｌdsと寄生容量Ｃ
dsとの間の関係をグラフに表すと、図１４１のようにな
る。図１４１のグラフが示すように、間隔Ｌdsが狭まる
にともない、寄生容量Ｃdsは急速に上昇する。
【００６６】光の透過率を高めることによって高輝度の
ＬＣＤを得るための一つの方策は、ＬＣＤの開口率を高
めることである。開口率を高めるには、この間隔Ｌdsを
狭くする必要がある。しかしながら、図１４１のグラフ
に示されるように、間隔Ｌdsを狭くすると寄生容量Ｃds
が高くなる。その結果、信号線５１と画素電極６４１の
間のクロストーク、すなわち、信号線５１に印加される
電圧信号の変化にともなって画素電極６４１の電圧に変
動が引き起こされる現象が強まる。また、縦スミアと呼
ばれる現象、すなわち表示画面上の表示パターンの上下
に尾を引くような不具合を生じることがある。
【００６７】このことは、第７従来例のＬＣＤ６３０に
おいて、同一層内に設けられる画素電極６３１と信号線
６３４の間の間隔が、１０μｍ以上に設定されるもう一
つの理由ともなっている。すなわち、ＴＦＴを備える従
来のＬＣＤでは、高輝度と高画質とを両立的に達成する
ことが困難であるという問題点があった。
【００６８】＜3-9．第９従来例＞信号線と画素電極と
の間のクロストークを低減するために、静電シールドが
設けられたＬＣＤが登場している。図１４２および図１
４３は、そのようなＬＣＤの一例を示す。図１４２は、
図１４３の平面図におけるＡ−Ａ’折れ線に沿った断面
図である。
【００６９】図１４２に示すように、このＬＣＤ６５０
は、逆スタガ構造のＴＦＴを備えている。ＬＣＤ６５０
では、ガラス基板６５１の上に、ゲート電極６５４とと
もにシールド電極６５２が設けられている。ガラス基板
６５１の上には、これらの電極を覆うようにゲート絶縁
膜６５５が形成されている。
【００７０】ゲート絶縁膜６５５の上には、ＴＦＴ６６
０の能動層として機能するアモルファスＳｉ薄膜６５
６、画素電極６５３、および信号線６６２が形成されて
いる。そして、アモルファスＳｉ薄膜６５６は、ｎ+ド
ープ層６５７を通じて信号線６６２に接続されるととも
に、もう一つのｎ+ドープ層６５８を通じて画素電極配
線６６１に接続されている。画素電極配線６６１は、ｎ
+ドープ層６５８と画素電極６５３との間を接続してい
る。
【００７１】また、図示しない構成によって、シールド
電極６５２には、一定の電位が付与されている。ＬＣＤ
６５０では、シールド電極６５２が設けられるので、信
号線６６２と画素電極６５３の間のクロストークが低減
される。
【００７２】しかしながら、ＬＣＤ６５０では、信号線
６６２と画素電極６５３とが同一層内に配設されてお
り、しかもマスクパターンのずれ等を考慮する必要があ
るので、これらの間の間隔をある一定以下に狭めること
は困難である。すなわち、ＴＦＴを備える従来のＬＣＤ
では、開口率を高め輝度の高いＬＣＤを得る上で限界が
あった。
【００７３】
【発明が解決しようとする課題】以上のように、様々な
改良型のＴＦＴを含めて、従来のＴＦＴでは製造コスト
の低廉さと、画像品質の高いＬＣＤを構成することと
を、両立的に実現することができないという問題点があ
った。
【００７４】この発明は、従来の装置およびその製造方
法が有する上述の問題点を解決するためになされたもの
で、高品質の画像を表示し得るとともに低廉なコストで
製造し得る液晶表示装置を提供することを目的とする。
【００７５】
【課題を解決するための手段】第１の発明の装置は、光
透過性の基板の上に複数の液晶素子と当該複数の液晶素
子を個別に駆動する複数の薄膜トランジスタとがマトリ
クス状に配列され、行方向に配列する前記薄膜トランジ
スタの制御電極同士が導電性の走査線で接続され、列方
向に配列する前記薄膜トランジスタの主電極同士が導電
性の信号線で接続されたアクティブマトリクス型の液晶
表示装置であって、前記液晶素子が画素電極を有してお
り、当該画素電極と前記信号線とが前記基板の上におい
て互いに異なる層に設けられていることを特徴とする。
【００７６】第２の発明の装置は、第１の発明の液晶表
示装置であって、前記信号線と前記画素電極との間の層
において、当該信号線と当該画素電極との間の境界を覆
うように導電性薄膜が設けられており、しかも、当該導
電性薄膜には一定の電位を印加可能であることを特徴と
する。
【００７７】第３の発明の装置は、第２の発明の液晶表
示装置であって、前記導電性薄膜が、半導体金属化合物
層を有することを特徴とする。
【００７８】
【作用】第１の発明の装置では、画素電極と信号線とが
異なる層に設けられているので、それらの間のクロスト
ークを抑えつつ画素密度を高めることが可能である。す
なわち品質の高い画像が得られる。
【００７９】第２の発明の装置では、画素電極と信号線
との間に一定電位を印加可能な導電性薄膜が設けられて
いるので、画素電極と信号線の間のクロストークがさら
に効果的に抑えられる。
【００８０】第３の発明の装置では、導電性薄膜がシリ
サイドなどの半導体金属化合物層を有するので、その抵
抗が低く、クロストーク低減効果が一層高い。
【００８１】
【発明の実施の形態】＜Ａ．単結晶薄膜または多結晶薄
膜の形成方法＞ここでは、この発明の液晶表示装置の製
造方法を構成する単結晶薄膜または多結晶薄膜の形成方
法についてあらかじめ説明する。
【００８２】＜A-1．装置１０１の基本構成＞図１は単
結晶薄膜を形成するための装置の基本構成の一例を示す
正面断面図である。この装置１０１は、基板１１の上に
あらかじめ形成された非結晶薄膜を単結晶薄膜へ転換す
ることによって、基板上に単結晶薄膜を形成する。
【００８３】この装置１０１では、処理容器１の上部
に、電子サイクロトロン共鳴型（ＥＣＲ）のイオン源２
が組み込まれている。ＥＣＲイオン源２は、プラズマ室
４を内部に規定するプラズマ容器３を備えている。プラ
ズマ容器３の周囲には、プラズマ室４に直流の高磁場を
印加する磁気コイル５が設置されている。プラズマ容器
３の上面には、マイクロ波をプラズマ室４へ導入する導
波管６、およびＮｅなどの不活性ガスを導入する不活性
ガス導入管７が設けられている。
【００８４】処理容器１は、その内部に照射室８を規定
する。プラズマ容器３の底部はその中央部に、プラズマ
が通過する引出口９を規定する。照射室８とプラズマ室
４とは、この引出口９を介して互いに連通している。照
射室８の内部には、引出口９の直下の位置に試料台１０
が設置されている。試料台１０の上には基板１１が載置
され、さらに反射板１２が基板１１の上方に位置するよ
うに設置される。試料台１０は、図示しないヒータを備
えており、このヒータの作用により基板１１を加熱し、
適正な高温度に保持する。
【００８５】照射室８には、真空排気管１４が連通して
いる。この真空排気管１４の一端には、図示しない真空
装置が連結しており、真空排気管１４を介して、照射室
８に存在する気体が排気されることにより、照射室８に
おける真空度が所定の高さに保持される。照射室８にお
ける真空度を表示する真空計１５が、照射室８に連通し
て設置されている。
【００８６】＜A-2.反射板の構成＞図２は、反射板１２
の一例における斜視図である。この反射板１２ａは、単
結晶Ｓｉなどの、ダイヤモンド構造を有する単結晶を形
成するための反射板の一例である。反射板１２ａは、平
板状の基台２１の中央部に開口部を規定する。この開口
部の周囲に、３個の直方体のブロック２２が固定的に設
置され、それらの内側にそれぞれ反射用ブロック２３が
固定されている。その結果、基台２１の中央部には、こ
れらの反射用ブロック２３で縁どりされた正三角形状の
開口部２４が形成される。反射用ブロック２３におい
て、開口部２４に面する斜面２５が、気体ビームを反射
する反射面として機能する。したがって、斜面２５の傾
斜角度は、形成すべき単結晶の結晶軸の方向に対応して
適切な大きさに設定される。
【００８７】図３は、ブロック２２と反射用ブロック２
３とで構成される反射板１２ａの一部分の三面図であ
り、図３（ａ）、図３（ｂ）、および図３（ｃ）は、そ
れぞれ平面図、側面図、および正面図である。図３
（ｂ）に図示するように、斜面２５の傾斜角度は、５５
゜に設定される。
【００８８】＜A-3.ＥＣＲイオン源の動作＞図１に戻っ
て、ＥＣＲイオン源２の動作について説明する。不活性
ガス導入管７からプラズマ室４へ、Ｎｅ、Ａｒ等の不活
性ガスを導入しつつ、同時に導波管６からプラズマ室４
へマイクロ波が導入される。更に同時に、磁気コイル５
に直流電流が供給されることにより、プラズマ室４およ
びその周囲に直流磁場が形成される。プラズマ室４で
は、マイクロ波と直流磁場とによってサイクロトロン共
鳴と称される現象が引き起こされる。この現象によっ
て、螺旋運動する高エネルギーの電子が生成されるとと
もに、供給されたガスがこの電子によってプラズマ化さ
れる。
【００８９】この電子は、反磁性の特性を有するので、
磁場の弱い方向、つまり、磁力線に添って電子流を形成
する。磁気コイル５は反応室８に発散磁場を生成するの
で、引き出し口９から発散する磁力線に沿って下方へと
広がりつつ流れる電子流が形成される。そして、電気的
中性を維持するために、この電子流にともなって正イオ
ンも、磁力線にそってイオン流を形成する。このイオン
流と電子流は、互いに再結合しながら流れるため、徐々
に中性原子流へと変化する。
【００９０】以上のように、ＥＣＲイオン発生器２を用
いることによって、進行方向の揃った平行流に近い状態
で基板１１上に降り注ぐイオン流あるいは中性原子流を
比較的簡単に得ることができる。
【００９１】＜A-4.装置１０１の基本的動作＞図１を参
照しつつ、装置１０１の基本的な動作について説明す
る。反射板１２として図２および図３に示した反射板１
２ａを用い、基板１１としてガラス基板を用い、この基
板１１の上に単結晶Ｓｉ薄膜を形成する例を取り上げ
る。基板１１の上には、Ｓｉの結晶化温度よりも十分に
低い温度、例えば略常温度のもとでプラズマＣＶＤ（Ｃ
ＶＤ：化学気相成長法）等の既知の方法を実行すること
により、非晶質であるアモルファスＳｉ薄膜があらかじ
め形成されている。
【００９２】まず、試料を試料台１０と反射板１２ａ
（１２）の間へ装着する。試料台１０が備えるヒータ
は、試料すなわち基板１１およびアモルファスＳｉ薄膜
を、５５０゜Ｃの温度に保持する。この温度は、シリコ
ンの結晶化温度よりも低い温度であるために、この温度
の下では生成された単結晶Ｓｉが多結晶Ｓｉへと劣化す
ることはない。同時にこの温度は、種結晶が存在すれ
ば、この種結晶を核としてアモルファスＳｉが単結晶Ｓ
ｉへと成長し得るほどには高温度である。
【００９３】不活性ガス導入管７から導入される不活性
ガスとしては、好ましくはＳｉ原子よりも原子量の小さ
いＮｅガスが選択される。ＥＣＲイオン源２の働きによ
り、引出口９から下方に向かってＮｅ+イオン流と電子
流が形成される。引出口９から反射板１２ａ（１２）ま
での距離は、好ましくは、Ｎｅ+イオン流が殆ど中性Ｎ
ｅ原子流に転換されるのに十分なだけの大きさに設定さ
れる。また、反射板１２ａ（１２）は、この下方向へ向
かうＮｅビーム（Ｎｅ原子流あるいはＮｅイオン流）が
降り注ぐ位置に設置される。
【００９４】下方向へ向かうＮｅビームの一部は、反射
板１２ａに形成されている３つの斜面２５によって反射
され、更に開口部２４を通って、基板１１上のアモルフ
ァスＳｉ薄膜へ照射される。また、Ｎｅビームの他の一
部は、斜面２５へ入射せずに開口部２４を通過してアモ
ルファスＳｉ薄膜へ直接に照射される。すなわち、アモ
ルファスＳｉ薄膜には、引出口９から直進して来た成分
と、３つの斜面２５によって反射されて来た３成分とか
らなる４成分のＮｅビームが照射される。斜面２５の傾
斜角が５５゜に設定されているために、これら４成分の
Ｎｅビームの照射方向は、形成すべきＳｉ単結晶の４個
の独立な最稠密結晶面、すなわち（１１１）面に垂直な
４方向に対応する。
【００９５】ところで、ＥＣＲイオン源２によって形成
されるプラズマのエネルギーは、基板１１に到達するＮ
ｅの原子またはイオンのエネルギーが、Ｎｅの原子また
はイオンの照射によるＳｉのスパッタリングにおけるス
レッショルド・エネルギー（＝２７ｅＶ）よりも低くな
るように設定される。このため、アモルファスＳｉ薄膜
にブラベの法則が作用する。すなわち、アモルファスＳ
ｉ薄膜に照射されるＮｅビームの入射方向に垂直な面が
最稠密結晶面となるように、アモルファスＳｉ薄膜の表
面近傍におけるＳｉ原子が再配列する。
【００９６】照射されるＮｅビームは４つの成分を有し
ており、しかもそれぞれの成分の入射方向は、単結晶Ｓ
ｉの独立な４つの最稠密面に垂直な方向に対応するの
で、Ｓｉ原子の再配列は、これらの入射方向に垂直な面
がいずれも最稠密面となるように行われる。すなわち、
互いに独立な入射方向を有する４本のＮｅビームによっ
て、４つの独立な（１１１）面の再配列方向が一定方向
に規制され、その結果、結晶方位が一義的に決定づけら
れる。このため、アモルファスＳｉ薄膜の表面近傍の層
が、結晶方位の揃った単結晶Ｓｉ層へと転換される。
【００９７】アモルファスＳｉ薄膜の温度は、前述のよ
うに５５０゜Ｃすなわち種結晶が成長するに適した範囲
内の温度に調整されている。このため、アモルファスＳ
ｉ薄膜の表面に形成された単結晶Ｓｉ層が種結晶として
機能し、単結晶Ｓｉ層がアモルファスＳｉ薄膜の深部に
向かって成長する。そして、アモルファスＳｉ薄膜の全
領域が単結晶Ｓｉ層へ転換される。このようにして、基
板１１の上に結晶方位の揃った単結晶Ｓｉ層が形成され
る。
【００９８】＜A-5.好ましい条件＞アモルファスＳｉ薄
膜に照射するビームを構成する元素として、上述したよ
うにＳｉ原子よりも軽いＮｅを選択するのが望ましい。
これは、Ｎｅ原子がＳｉ薄膜に照射された際に、比較的
重いＳｉ原子が比較的軽いＮｅ原子を後方へ散乱する確
率が高いので、その結果、Ｎｅ原子がＳｉ薄膜の中に侵
入し残留するということが起こりにくいからである。被
照射薄膜がＳｉのような単体ではなく、例えばＧａＡｓ
のような化合物で構成される場合には、原子量が最大の
元素よりも軽い原子を照射するとよい。また、単原子の
ビームを照射する代わりに、化合物のビーム、例えばＮ
2などを照射しても良い。このときには、化合物を構成
する元素（例えばＮ原子）が、被照射薄膜を構成する原
子量最大の元素よりも軽いことが望ましい。
【００９９】また、照射するビームを構成する元素に
は、Ｎｅなどの不活性元素を選択するのが望ましい。な
ぜならば、不活性元素がＳｉ薄膜の中に残留しても、Ｓ
ｉ等の薄膜を構成するいずれの元素とも化合物を形成す
ることがないので、Ｓｉ薄膜の電子物性には余り影響を
及ぼさない上に、出来上がった単結晶Ｓｉ薄膜をある程
度昇温することによって、容易に外部へ除去され得るか
らである。
【０１００】反射板１２は、好ましくは金属で構成され
る。中性Ｎｅ原子流に混在するＮｅ +イオン流が導電性
の反射板１２で反射されたときに、Ｎｅ+イオンが中性
原子に変換され、基板１１には変換された中性Ｎｅ原子
流が照射される。中性原子流はイオン流と異なり、進行
方向が発散し難いので、方向の揃った流れとして基板１
１へ入射するという利点がある。
【０１０１】＜A-6.装置１００の基本構成と基本動作＞
図４は、基板上に単結晶薄膜を形成するもう１つの装置
の基本構成を示す正面断面図である。この装置１００
は、基板１１の上に非晶質の薄膜を形成しつつ、それと
同時にビームを照射することによって、成長しつつある
非晶質薄膜を単結晶薄膜へ逐次的に転換する。装置１０
０では、照射室８に反応ガス供給管１３が連通してい
る。この反応ガス供給管１３を通して、プラズマＣＶＤ
により基板１１上に所定の物質の薄膜を形成するための
反応ガスが供給される。図４の例では、３本の反応ガス
供給管１３ａ、１３ｂ、および１３ｃが設けられてい
る。
【０１０２】以下に、装置１００の動作について説明す
る。反射板１２として図２および図３に示した反射板１
２ａを用い、基板１１としてガラス基板を用い、この基
板１１の上に単結晶Ｓｉの薄膜を形成する例を取り上げ
る。反応ガス供給管１３ａ、１３ｂ、および１３ｃのそ
れぞれから、単結晶Ｓｉの主材料であるＳｉを供給する
ＳｉＨ4（シラン）ガス、ｐ型不純物をドープするため
のＢ2Ｈ6（ジボラン）ガス、およびｎ型不純物をドープ
するためのＰＨ3（ホスフィン）ガスが供給される。ま
た、不活性ガス導入管７からプラズマ室４へ、Ｎｅガス
が導入される。
【０１０３】以上のようなガスを導入して、装置１００
を動作させると、既に述べたようにＥＣＲイオン発生器
２で形成されたＮｅイオン流と電子流が引き出し口９か
ら、基板１１の方向に流れる。これらのＮｅのイオン流
あるいは中性原子流と電子流とによって、反応ガス供給
管１３から供給されたシラン等の反応ガスのプラズマＣ
ＶＤ反応が進行して、ガラス基板１１の上面にＳｉ薄膜
が成長する。また、ジボランガスまたはホスフィンガス
をその流量を適正に調整しつつ供給することによって、
これらのガスによるプラズマＣＶＤ反応も同時に進行
し、Ｂ（ボロン）またはＰ（燐）を所望の濃度で含有す
るＳｉ薄膜が形成される。
【０１０４】このとき、基板１１は、通常のプラズマＣ
ＶＤでは、Ｓｉの結晶化が起こらない低温度下（例え
ば、基板加熱を行なわない）に保っておく。したがっ
て、Ｓｉ薄膜は、まず非晶質であるアモルファスＳｉ膜
として基板１１上に形成される。
【０１０５】下方向へ向かうＮｅビームは、装置１０１
の場合と同様に反射板１２ａの作用によって４成分に分
離され、基板１１の上面に形成されつつあるＳｉ薄膜へ
入射する。これら４成分のＮｅビームの入射方向は、形
成すべきＳｉ単結晶の４個の独立な最稠密結晶面、すな
わち（１１１）面に垂直な４方向に対応する。また、Ｅ
ＣＲイオン源２によって形成されるプラズマのエネルギ
ーは、これらの４成分の入射エネルギーが、Ｓｉに対す
るスレッショルド・エネルギー（＝２７ｅＶ）よりも低
くなるように設定される。
【０１０６】したがって、成長しつつあるアモルファス
Ｓｉ薄膜にブラベの法則が作用する。すなわち、アモル
ファスＳｉに照射される４成分から成るＮｅビームの入
射方向に垂直な面が、いずれも最稠密結晶面となるよう
にアモルファスＳｉ内のＳｉ原子が再配列する。その結
果、単一の結晶方位を有する単結晶Ｓｉが形成される。
すなわち、プラズマＣＶＤによって成長しつつあるアモ
ルファスＳｉ薄膜は、結晶方位の揃った単結晶Ｓｉ薄膜
へ逐次転換される。
【０１０７】反応ガス供給管１３より、ジボランガスま
たはホスフィンガスを、シランガスと同時に供給するこ
とによって、ＢまたはＰが添加されたｐ型またはｎ型の
単結晶Ｓｉ薄膜が形成される。また、不純物元素を含有
するこれらの反応ガスを、交互に供給することによっ
て、例えばｐ型単結晶Ｓｉ層の上に、等軸のｎ型単結晶
Ｓｉ層を形成することも可能である。
【０１０８】装置１００では、プラズマＣＶＤによりＳ
ｉ薄膜が成長する過程で、同時に単結晶への転換が逐次
進行する。このため、膜厚の大きい単結晶Ｓｉ薄膜を、
しかも装置１０１よりも更に低い温度下で形成すること
が可能である。
【０１０９】＜A-7.他の単結晶薄膜形成の例＞ダイヤモ
ンド構造以外の結晶構造を有する単結晶薄膜を形成する
ことも可能であり、そのためには、これらの反射板１２
ａ、１２ｂ以外の、それぞれの結晶構造に適した構成を
有する反射板を用意するとよい。また、結晶構造は同一
であっても、様々な結晶方位を有する単結晶薄膜を形成
することも可能である。そのためには、それぞれの結晶
方位に適した反射板を用意するとよい。
【０１１０】また、装置１００、１０１では、上述の例
のようなＳｉ単結晶薄膜だけではなく、例えばＧａＡ
ｓ、ＧａＮ等の化合物単結晶薄膜、更にＳｉ０2などの
絶縁体の単結晶薄膜など、多種類の単結晶薄膜を基板の
上に形成することが可能である。
【０１１１】例えば、ＧａＮの単結晶薄膜を形成するに
は、Ｎ原子を含むＮ2（窒素）ガスまたはＮＨ3（アンモ
ニア）ガスを、装置１０１、または１００の不活性ガス
導入管７へ導入し、これらの分子流または解離してなる
Ｎ原子流などの気体のビームを照射してもよい。照射さ
れたＮ原子がＧａＮ単結晶薄膜の内部に残留しても、Ｇ
ａＮの構成元素として単結晶の中に組み込まれるので、
ＧａＮの特性に悪影響を及ぼす恐れがない。また、Ｇａ
Ａｓの単結晶薄膜を形成するには、装置１０１または１
００を用い、照射ガスとしては安価なＡｒガスを使用
し、反射板にはＴａ板を使用し、さらに装置１０１を使
用する場合には基板温度を５００゜Ｃに保ち、その他は
Ｓｉ単結晶薄膜を形成する際と同じ条件を用いるとよ
い。
【０１１２】＜A-8.多結晶薄膜形成の方法＞以上は単結
晶薄膜を形成する方法であったが、非晶質のＳｉ薄膜の
上にＮｅなどの気体のビームを、一方向から照射するこ
とによって、多結晶のＳｉ薄膜を形成することが可能で
ある。Ｓｉ以外の物質、例えばＧａＡｓの薄膜等におい
ても同様である。この方法を実行するには、例えば反射
板１２が除去された装置１０１、１００の何れかを用い
ることによって、ビームを基板１１の上に一方向から照
射すればよい。以下において、基板１１の上に多結晶Ｓ
ｉ薄膜を形成する例を説明する。
【０１１３】まず、装置１０１を用いる場合には、Ｓｉ
の結晶化温度よりも十分に低い温度、例えば略常温度の
もとでプラズマＣＶＤを実行することにより、基板１１
の上に非晶質であるアモルファスＳｉ薄膜をあらかじめ
形成しておく。つぎに、反射板１２を除去された装置１
０１を用いて、Ｎｅビームの照射を一方向から行う。基
板１１を、試料台１０の上に例えば水平に載置すること
によって、基板１１に垂直な方向からＮｅビームの照射
を実行することが可能である。Ｎｅビームの照射によっ
て、基板１１の上のアモルファスＳｉ薄膜の上面近傍が
多結晶層に転換される。すなわち、Ｎｅビームの照射に
よって、アモルファスＳｉ薄膜にブラベの法則が作用
し、１つの最稠密面がＮｅ原子流の入射方向に垂直な方
向に配向し、他の最稠密面の方向は任意であるような結
晶粒が集合して成る多結晶層（すなわち軸配向多結晶
層）が形成される。
【０１１４】アモルファスＳｉ薄膜の温度は、試料台１
０が備えるヒータの作用により、５５０゜Ｃすなわち種
結晶が成長するに適した範囲内の温度に調整されてい
る。このため、アモルファスＳｉ薄膜の表面に形成され
た多結晶Ｓｉ層が種結晶として機能し、多結晶Ｓｉ層が
アモルファスＳｉ薄膜の深部に向かって成長する。そし
て、アモルファスＳｉ薄膜の全領域が多結晶Ｓｉ層へ転
換される。このようにして、基板１１の上に多結晶Ｓｉ
層が形成される。
【０１１５】つぎに、装置１００を用いる場合には、試
料台１０の上に載置された基板１１を例えば加熱するこ
となく、基板１１の上に反応ガスを供給することによっ
てアモルファスＳｉ薄膜を成長させると同時に、反射板
１２を用いることなくＮｅビームを一方向から照射す
る。その結果、成長しつつあるアモルファスＳｉ薄膜
が、ブラベの法則の作用により多結晶Ｓｉ薄膜へ逐次転
換される。この多結晶薄膜は、１つの最稠密面がＮｅビ
ームの入射方向に垂直な方向に配向し、他の最稠密面の
方向は任意であるような結晶粒が集合して成る。
【０１１６】このように、装置１００、１０１等を用い
て多結晶層を形成する方法は、単結晶層を形成する方法
において、単に照射方向を一方向に限定するのみである
ので、単結晶層を形成する方法よりも容易であるという
利点がある。さらに、この多結晶層は、各結晶粒の方位
が任意である通常の多結晶層とは異なり、一つの最稠密
面の方位が各結晶粒の間で揃った軸配向多結晶層として
形成されるという利点がある。軸配向多結晶層は、通常
の多結晶層よりも規則性が高いので、あらゆる点で単結
晶層がもつ優れた特性に近い特性を有している。例え
ば、後述する能動層のキャリアの移動度、レジスト露光
の際の乱反射の抑制、エッチングの制御性等において、
軸配向多結晶層は通常の多結晶層よりも単結晶層に近い
優れた特性を有する。
【０１１７】＜A-9.多結晶層を更に単結晶層へ転換する
方法＞ビーム照射によって一旦形成した軸配向多結晶層
をさらに単結晶層へと転換してもよい。この単結晶層へ
の転換には、例えば装置１０１を用いるとよい。軸配向
多結晶層の形成は単結晶層の形成に比べて容易であり、
しかもその特性は単結晶層の特性に近い。このため、単
結晶層を形成する際に、まず軸配向多結晶層を形成する
ことによって、軸配向多結晶層に相応する良好な特性を
確保することができる。その後、装置１０１などを用い
て軸配向多結晶層へ複数方向からのビームを照射するこ
とによって、軸配向多結晶層が単結晶層へ転換される度
合いに応じて、その特性がより良好な特性へと向上す
る。すなわち、この方法では、単結晶層への転換が必ず
しも十分に行われなくても、少なくとも軸配向多結晶構
造に相応する良好な特性が保証されるという利点があ
る。
【０１１８】また、軸配向多結晶層を形成する際におけ
るビーム照射の方向と、軸配向多結晶層を単結晶層へと
転換する際におけるビーム照射の複数方向の１つとを、
互いに同一にするとさらに望ましい。このとき、軸配向
多結晶層における方位の揃った最稠密面については、単
結晶化に際してその方向が維持されるので、単結晶層へ
の転換が円滑に進行する。
【０１１９】以上に述べたように、単結晶Ｓｉ薄膜およ
び多結晶Ｓｉ薄膜の何れを製造する際においても、装置
１０１を用いる方法においては、基板１１はＳｉの種結
晶が成長するのに必要な温度である５５０゜Ｃを超える
温度に加熱されることはない。また、装置１００を用い
る方法においては、基板１１は加熱されずに略常温度に
保たれるか、あるいは少なくとも５５０゜Ｃ以下の温度
に保たれる。すなわち、ビームの照射を用いたこれらの
方法では、低温度下で単結晶薄膜および多結晶薄膜を形
成することができるという利点がある。このことは、例
えば基板１１の代わりに、耐用温度の低い安価なガラス
基板を用いることを可能にする。Ｓｉ以外の他の物質の
単結晶または多結晶薄膜を製造する場合においても同様
である。
【０１２０】＜Ｂ．液晶表示装置およびその製法に関す
る実施例＞以下では、液晶表示装置および上述の方法を
用いてこの液晶表示装置を製造する方法に関する実施例
について説明する。
【０１２１】＜B-1．第１実施例＞はじめに、第１実施
例の装置および製造方法について説明する。
【０１２２】＜B-1-1．装置の構成と動作＞図５は、第
１実施例における液晶表示装置の全体構成を示す斜視図
である。図１２０に示した従来の装置と同一の部分には
同一の符号を付して、その詳細な説明を略する。この装
置では、透明なガラス基板１１１の上にＴＦＴ５４、液
晶素子の画素電極１１２、信号線５１、および走査線５
２が形成されている。ＴＦＴ５４および画素電極１１２
は１画素毎に設置され、しかもマトリクス状に配列され
ている。ガラス基板１１１の上方には共通電極１１７が
配設されている。すなわち、この装置はアクティブ・マ
トリクス型の液晶表示装置である。ガラス基板１１１と
共通電極１１７の間には液晶１１５が充填されている。
ガラス基板１１１の下には偏光板１１３が設置され、共
通電極１１７の上にはカラーフィルタ１１９、ガラス板
１２１、およびもう一つの偏光板１２５が順に設置され
ている。カラーフィルタ１１９は、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の３原色に対応した３種類の各１
が、画素電極１１２に対向して配置される。
【０１２３】この装置は以下のように動作する。偏光板
１１３の下方から白色光１２３が上方に向かって照射さ
れる。この白色光１２３は、偏光板１１３〜偏光板１２
５を順次通過する。偏光板１１３を通過した白色光１２
３の偏光面は、白色光１２３が液晶１１５を通過する際
には回転する。回転したこの偏光は、カラーフィルタ１
１９を通過することによって、赤色光、緑色光、青色光
のいずれかに変換される。
【０１２４】ところで、ＴＦＴ５４が動作することによ
って画素電極１１２に画像信号が入力されると、その大
きさに応じた電圧が画素電極１１２と共通電極１１７と
の間、すなわち液晶１１５の各画素における上面と下面
との間に印加される。液晶１１５を通過する際の偏光面
の回転の大きさは、この液晶１１５に印加される電圧の
大きさに応答して変化する。２つの偏光板１１３、１２
５が規定する偏光角度は、互いに一定の角度をなしてい
るので、偏光板１２５を通過する光の強さは、液晶１１
５を通過する際の偏光面の回転量に依存して変化する。
その結果、偏光板１２５の上面からは、画像信号に応じ
て強度が変調された３原色が現れる。
【０１２５】＜B-1-2．ＴＦＴの構成＞図６および図７
は、第１実施例の装置の正面断面図および平面図であ
る。図６は、図７に示すＡ−Ａ線に沿った断面図であ
り、ＴＦＴ５４の近傍を拡大して示す。図６に示すよう
に、ガラス基板１１１の上に形成されるＴＦＴ５４は、
例えばｎチャネル型のＭＯＳ型電界効果トランジスタで
あり、２つのゲート電極１３３、１３４を有する。その
能動層１３１はガラス基板１１１の上に形成され、２つ
のゲート電極１３３、１３４がゲート絶縁膜１３５を介
してこの能動層１３１に対向している。すなわち、この
トランジスタはデュアル・ゲート構造をなしている。既
に述べたように、デュアル・ゲート構造のトランジスタ
では、ドレイン端部に印加される電界が緩和されるの
で、遮断電流が小さいという利点がある。
【０１２６】能動層１３１は、キャリア移動度が１０ｃ
ｍ2／（Ｖ・ｓｅｃ）を超える単結晶または多結晶のＳ
ｉで構成されている。能動層１３１の中のゲート電極１
３３、１３４に対向する２つのチャネル領域１３１ｄ、
１３１ｅはｐ型Ｓｉ領域であり、ソース領域１３１ａ、
およびドレイン領域１３１ｂ、さらに２つのチャネル領
域に挟まれた中継領域１３１ｃは、いずれもｎ型Ｓｉ領
域である。ソース領域１３１ａにはソース電極１４１が
接続され、ソース電極１４１は信号線５１に接続されて
いる。一方、ドレイン領域１３１ｂには画素電極１１２
が接続されている。すなわち、この装置の回路構成は、
保持容量５５が設けられていない点を除けば、図１２０
の回路図に示されるとおりである。この装置において
も、図１２０に示すように、液晶素子５３に並列に保持
容量５５を接続して設けてもよい。なお、画素電極１１
２、共通電極１１７、およびこれらの間に充填された液
晶１１５とによって、図１２０に示す液晶素子５３が構
成される。
【０１２７】ガラス基板１１１、能動層１３１、および
ゲート電極１３３、１３４は、保護を目的とするＳｉＯ
2絶縁膜１３７に覆われている。ソース電極１４１およ
び画素電極１１２は、ＳｉＯ2絶縁膜１３７に形成され
た開口部を通じて能動層１３１と接続されている。ま
た、画素電極１１２はガラス基板１１１の上に直接形成
されるのではなく、ＳｉＯ2絶縁膜１３７を間に介して
形成されている。
【０１２８】ガラス基板１１１には、耐用温度が６００
゜Ｃ以下である安価なガラスを用い、好ましくはコーニ
ング社の＃７０５９として知られるガラスを用いる。こ
のガラスは、薄膜回路用に開発されたもので、歪点が５
９０゜Ｃであり、膨張係数はシリコンに合わせてあり、
５００゜Ｃ近くまで適合する。このガラスは、ＳｉＯ 2
（石英）ガラスに比べると各段に安価である。
【０１２９】この装置では、ＴＦＴ５４の能動層１３１
が、キャリア移動度の高い単結晶または多結晶のＳｉで
構成されるので、高画質の画像を表示することができる
という利点がある。しかも、ガラス基板１１１に耐用温
度が６００゜Ｃ以下の安価なガラスが使用されているの
で、製造コストが安価であるという利点がある。すなわ
ち、この実施例の装置は、高い画像品質と低廉な価格と
を両立的に実現している。
【０１３０】＜B-1-3．装置の製造方法＞図８〜図１９
は、第１実施例の装置を製造する方法例を示す工程図で
ある。この実施例の装置を製造するには、まず図８に示
すように、透明なガラス基板１１１を準備する。ガラス
基板１１１には、例えば前述の＃７０５９を用いる。
【０１３１】つぎに、図９に示すように、例えばプラズ
マＣＶＤを実行することにより、ｐ型のアモルファスＳ
ｉ薄膜２１１をガラス基板１１１の上に形成する。プラ
ズマＣＶＤは、反応ガスとしてＳｉＨ4（シラン）ガス
と微量のＢ2Ｈ6（ジボラン）ガスを用い、例えば３００
゜Ｃ〜４５０゜Ｃの反応温度下で実行される。この反応
温度は、＃７０５９の耐用温度の範囲内である。
【０１３２】つづいて、装置１０１を用いることによ
り、図１０に示すように、アモルファスＳｉ薄膜２１１
の上面にＮｅの気体ビーム２１３を照射する。このと
き、試料の温度は５５０゜Ｃに保たれる。この温度も＃
７０５９の耐用温度の範囲内である。気体ビーム２１３
を照射することによって、アモルファスＳｉ薄膜２１１
は結晶質のＳｉ薄膜２１５へ転換される。気体ビーム２
１３は、一方向のみから照射してもよく、反射板１２を
用いて複数方向から照射しても良い。前者の場合には、
Ｓｉ薄膜２１５は多結晶となり、後者の場合には単結晶
となる。なお、アモルファスＳｉ薄膜２１１を形成し終
えた後に装置１００を用いて結晶質Ｓｉ薄膜２１５を形
成する代わりに、装置１０１を用いることにより、アモ
ルファスＳｉ薄膜２１１を形成しつつその中で気体ビー
ム２１３の照射を行うことによって最終的に結晶質Ｓｉ
薄膜２１５を形成しても良い。すなわち、図９の工程と
図１０の工程は、同時に実行してもよい。
【０１３３】つづいて、図１１に示すように、結晶質Ｓ
ｉ薄膜２１５を選択的に除去することによって、ＴＦＴ
５４の能動層１３１に相当する結晶質Ｓｉ薄膜２１７を
形成する。結晶質Ｓｉ薄膜２１５の選択的除去は、写真
製版によって形成されたレジスト・マスクを遮蔽体とし
て選択的にエッチングを施すことによって実行される。
この選択的エッチングの技術は周知であるので、図１１
では詳細を図示しない。
【０１３４】つぎに、図１２に示すように、結晶質Ｓｉ
薄膜２１７の上面に絶縁膜２１９を形成する。この絶縁
膜２１９は、例えばプラズマＣＶＤによって結晶質Ｓｉ
薄膜２１７の上面に酸化物（ＳｉＯ2）または窒化物
（Ｓｉ3Ｎ4）を形成することにより実現する。あるい
は、陽極酸化法を用いてＴａＯｘ（タンタル酸化物）を
形成しても良い。
【０１３５】つぎに、図１３に示すように、試料の上面
全体に単結晶または多結晶のＳｉ薄膜２２１を形成す
る。この結晶質Ｓｉ薄膜２２１の形成は、結晶質Ｓｉ薄
膜２１５の形成と同様の工程で実現される。すなわち、
例えばプラズマＣＶＤを実行することによりアモルファ
スＳｉ薄膜を試料の上面全体に形成すると同時に、ある
いは形成した後に、気体ビームの照射を行いアモルファ
スＳｉ薄膜を多結晶または単結晶のＳｉ薄膜に転換する
ことにより、結晶質Ｓｉ薄膜２２１を形成する。その
後、結晶質Ｓｉ薄膜２２１の全面にわたって、高濃度の
Ｐ（燐）を注入する。なお、結晶質Ｓｉ薄膜２２１の上
に、Ｔｉ（チタン）などの高融点金属の膜を形成した
後、後述するランプ・アニール等を用いて結晶質Ｓｉ薄
膜２２１の上面にシリサイドを形成してもよい。
【０１３６】つぎに、図１４に示すように、結晶質Ｓｉ
薄膜２２１と絶縁膜２１９とをともに選択的に除去する
ことによって、それぞれゲート電極１３３、１３４およ
びゲート絶縁膜１３５とを形成する。すなわち、ゲート
電極１１３、１３４と結晶質Ｓｉ薄膜２１７とはゲート
絶縁膜１３５によって電気的に絶縁される。
【０１３７】結晶質Ｓｉ薄膜２２１および絶縁膜２１９
の選択的除去は、写真製版で形成されたレジスト・マス
ク（遮蔽膜）を遮蔽体として選択的にエッチングを施す
ことによって実行される。このとき、結晶質Ｓｉ薄膜２
２１が特に単結晶であれば、結晶質Ｓｉ薄膜２２１の上
に塗布されたレジストを露光する際に結晶質Ｓｉ薄膜２
２１の結晶粒による乱反射がないので、ゲート電極１３
３、１３４等に対応した所定のパターンを有するレジス
ト・マスクが容易に形成できるという利点がある。ま
た、エッチングを施す際にも、結晶粒に起因したエッチ
ングの不均一な進行がないので、エッチングの制御が行
い易いという利点がある。また、前述のシリサイド膜を
結晶質Ｓｉ薄膜２２１の上に形成する際にも、シリサイ
ド膜が均一に形成し易いという利点がある。これらの結
果、製造工程が容易になるだけでなく、製造された装置
における品質の均一性および信頼性が向上する。
【０１３８】つづいて、図１５に示すように、試料の上
面からＰ（燐）などのｎ型不純物を注入する。このとき
ゲート電極１３３、１３４、およびゲート絶縁膜１３５
が遮蔽体として機能することによって、不純物の導入は
選択的に行われる。その結果、ソース領域１３１ａ、ド
レイン領域１３１ｂ、および中継領域１３１ｃが形成さ
れることにより、結晶質Ｓｉ薄膜２１７から能動層１３
１が完成する。ソース領域１３１ａ、ドレイン領域１３
１ｂ、および中継領域１３１ｃの形成は、このように自
己整合技術を用いて行われるので、冗長設計を必要とし
ない。
【０１３９】つぎに、図１６に示すように、ＳｉＯ2絶
縁膜２２５を試料の上面全体に形成する。ＳｉＯ2絶縁
膜２２５の形成は、ガラス基板１１１の耐用温度を超え
て加熱することのないように、例えばプラズマＣＶＤを
用いて行われる。その後、ガラス基板１１１が溶解しな
い６００゜Ｃよりも低い範囲の高温下で、試料をアニー
ルすることによって、ＳｉＯ2絶縁膜２２５にいわゆる
デンシファイ（densify）処理を施す。この処理によ
り、ＳｉＯ2絶縁膜２２５が緻密化される。同時に試料
のアニールによって、ゲート電極１３３、１３４、ソー
ス領域１３１ａ、ドレイン領域１３１ｂ、および中継領
域１３１ｃに導入された不純物が活性化される。アニー
ルは、いわゆるランプアニールを用いて行ってもよい。
すなわち、強力な赤外線を試料の上面から瞬時に照射す
ることにより、ガラス基板１１１が溶解しない短時間で
６００゜Ｃを超える高温化でアニールを実行しても良
い。これによっても、ＳｉＯ2絶縁膜２２５のデンシフ
ァイ、およびゲート電極１３３、１３４等における不純
物の活性化が行われる。
【０１４０】つぎに、図１７に示すようにソース領域１
３１ａおよびドレイン領域１３１ｂの上の所定の部位に
おいてＳｉＯ2絶縁膜２２５にそれぞれ開口部２２７、
２２９が形成される。これにより、ＳｉＯ2絶縁膜２２
５からＳｉＯ2絶縁膜１３７（図６）が完成する。開口
部２２７、２２９の形成は、写真製版で形成されたレジ
スト・マスクを遮蔽体として、ＳｉＯ2絶縁膜２２５を
選択的にエッチングすることによって実行される。
【０１４１】つぎに、図１８に示すように、ＳｉＯ2絶
縁膜１３７の上に所定のパターンを有するソース電極１
４１および画素電極１１２を配設する。ソース電極１４
１は開口部２２７を通じてソース領域１３１ａと接続さ
れ、画素電極１１２は開口部２２９を通じてドレイン領
域１３１ｂと接続される。これらのソース電極１４１お
よび画素電極１１２の配設と同時に、信号線５１と走査
線５２も配設される。これらの電極及び配線は、例えば
アルミニウムなどの配線材料を試料の全面に塗布し、そ
の後、写真製版で形成されたレジスト・マスクを遮蔽体
として、この配線材料を選択的にエッチングすることに
より配設される。少なくとも画素電極１１２の配線材料
には、アルミニウムに代えてＩＴＯ（インジウム錫酸化
物）を用いるのが望ましい。
【０１４２】つづいて、図１９に示すように、共通電極
１１７、カラーフィルタ１１９、およびガラス板１２１
を重ね合わせてなる上部板材２３１を試料の上方に配設
し、この上部板材２３１と試料との間に液晶１１５を充
填する。その後、偏光板１１３をガラス基板１１１の下
方に設置し、偏光板１２５を上部板材２３１の上に設置
することにより、図５に示した液晶表示装置が完成す
る。
【０１４３】以上の工程で形成されるＴＦＴ５４の能動
層１３１におけるキャリアの移動度は、１０ｃｍ2／
（Ｖ・ｓｅｃ）を十分に超える。このことは、装置が高
品質の画像を表示することを保証する。しかも以上の工
程では、最高プロセス温度が６００゜Ｃ以下であるの
で、ガラス基板１１１に安価なガラスを用いることが可
能である。すなわち、この実施例の製造方法では、高品
質な画像を表示する装置を低廉なコストで製造する可能
である。また、この実施例の製造方法では、ゲート電極
１３３、１３４を結晶質Ｓｉで構成することにより、ソ
ース領域１３１ａ等を自己整合的に形成するので、微細
なＴＦＴ５４を実現し得るという利点がある。このこと
は、より一層精細な画像を表示する装置を実現すること
を可能にする。
【０１４４】また、能動層１３１が単結晶である場合に
は多結晶である場合にくらべて、能動層１３１における
キャリア移動度は更に高い。このため、能動層１３１が
単結晶である装置は、一層高品質の画像を表示すること
ができる。すなわち、この実施例の製造方法によれば、
高画質を保証する単結晶であって、しかも薄膜状である
能動層１３１を備える透過型の装置を製造することがで
き、しかも安価に製造できるという利点がある。また、
ゲート電極１３３、１３４が単結晶である場合には、多
結晶である場合に比べてゲート電極１３３、１３４にお
けるキャリア移動度が高いので、制御信号の伝搬遅延が
小さいという利点がある。
【０１４５】＜B-2．第２実施例＞つぎに、第２実施例
の装置について説明する。
【０１４６】＜B-2-1．装置の構成と動作＞図２０は、
この第２実施例の装置の構成を示す部品配置図である。
この装置では、ＴＦＴ５４と液晶素子５３とがマトリク
ス状に配列されてなる画素アレイ３０１と、その周辺に
配置されＴＦＴ５４を駆動する駆動回路３０３とが、１
枚のガラス基板１１１の上に形成されている。ガラス基
板１１１には、第１実施例の装置と同様に、耐用温度が
６００゜Ｃ以下である安価なガラスが用いられ、好まし
くは＃７０５９が使用される。また、画素アレイ３０１
の構成は第１実施例の装置と同様であるので、その詳細
な説明を略する。
【０１４７】駆動回路３０３は、Ｙ−ドライバ３１１、
Ｘ−ドライバ３１３、およびサンプル・ホールド回路３
１５とを備える。Ｙ−ドライバ３１１は、周期的に立ち
上がるクロックパルス信号Ｙ−ＣＬＫに同期して、多数
の走査線５２に所定の順序でハイ・レベルの電圧信号を
送出する。サンプル・ホールド回路３１５には、多数の
信号線５１の各１に対応したサンプル・ホールド素子
（図示を略する）が配列されている。これらのサンプル
・ホールド素子は、Ｘ−ドライバ３１３から送出される
選択信号に応答して画像信号ＶＳをサンプリングすると
同時に保持する。保持された画像信号ＶＳは信号線５１
に送出される。
【０１４８】Ｘ−ドライバ３１３は、周期的に立ち上が
るクロックパルス信号Ｘ−ＣＬＫに同期して、サンプル
・ホールド回路３１５の中に配列されるサンプル・ホー
ルド素子に、所定の順序で選択信号を送出する。クロッ
クパルス信号Ｙ−ＣＬＫの１周期の間に、Ｘ−ドライバ
３１３によって全ての信号線５１の選択が完了する。
【０１４９】以上のように、この実施例の装置では、Ｔ
ＦＴ５４を順次駆動することによって液晶素子５３に画
像信号ＶＳを入力する駆動回路３０３が、画素アレイ３
０１とともにガラス基板１１１の上に形成されているの
で、外部に駆動回路３０３を設置することなく画像を表
示することができる。すなわち、装置をコンパクトにか
つ容易に、しかも安価に使用することができるという利
点がある。
【０１５０】Ｙ−ドライバ３１１、Ｘ−ドライバ３１
３、およびサンプル・ホールド回路３１５は、いずれも
結晶質の能動層を有するＴＦＴで構成される。図２１
は、これらの回路を構成するＴＦＴの１つとＴＦＴ５４
とが、１つのガラス基板１１１の上に形成された様子を
示す断面図である。駆動回路３０３を構成するＴＦＴ４
０１はＣＭＯＳトランジスタの構造を有し、ｎチャネル
ＭＯＳ型のＴＦＴ４０３とｐチャネルＭＯＳ型のＴＦＴ
４０５とが相補的に結合して成る。一方、ＴＦＴ５４の
構造は第１実施例におけるＴＦＴ５４と同一であるの
で、その詳細な説明を略する。
【０１５１】ＴＦＴ４０３では、能動層４１１がガラス
基板１１１の上に形成され、ゲート電極４１３がゲート
絶縁膜４１５を介してこの能動層４１１に対向してい
る。能動層４１１は、ＴＦＴ５４の能動層１３１と同一
の結晶質のＳｉで構成されている。能動層４１１の中の
ゲート電極４１３に対向するチャネル領域４１１ｃはｐ
型Ｓｉ領域であり、ソース領域４１１ａおよびドレイン
領域４１１ｂは、いずれもｎ型Ｓｉ領域である。ソース
領域１３１ａにはソース電極４２１が接続され、ドレイ
ン領域４１１ｂにはドレイン電極４２２が接続されてい
る。
【０１５２】ＴＦＴ４０５は、導電形式が逆である以外
は、ＴＦＴ４０３と同様の構造を有する。すなわちＴＦ
Ｔ４０５では、能動層４３１がガラス基板１１１の上に
形成され、ゲート電極４３３がゲート絶縁膜４３５を介
してこの能動層４３１に対向している。能動層４３１
は、能動層１３１と同一の結晶質のＳｉで構成されてい
る。能動層４３１の中のゲート電極４３３に対向するチ
ャネル領域４３１ｃはｎ型Ｓｉ領域であり、ドレイン領
域４３１ａおよびソース領域４３１ｂは、いずれもｐ型
Ｓｉ領域である。ドレイン領域４３１ａにはドレイン電
極４４１が接続され、ソース領域４３１ｂにはソース電
極４４２が接続されている。２つのドレイン電極４２２
と４４１は互いに接続され、２つのゲート電極４１３と
４３３も互いに接続されている（図示を略する）。すな
わちこれら２つのＴＦＴ４０３、４０５は互いに相補的
に結合している。また、ＴＦＴ４０１が例えばＹ−ドラ
イバ３１１を構成する最終段の回路素子である場合に
は、ドレイン電極４２２、４４１は走査線５２を介して
ＴＦＴ５４のゲート電極１３３、１３４へ接続される。
【０１５３】ＳｉＯ2絶縁膜１３７は、ＴＦＴ５４のみ
ならず、能動層４１１、４３１およびゲート電極４１
３、４３３をも覆うことによってそれらを保護してい
る。ソース電極４２１、４４２、およびドレイン電極４
２２、４４１は、いずれもＳｉＯ 2絶縁膜１３７に形成
された開口部を通じて能動層４１１または能動層４３１
と接続されている。
【０１５４】以上のようにこの実施例の装置では、ＴＦ
Ｔ５４を駆動する駆動回路３０３を構成するＴＦＴ４０
３、４０５が、いずれもＴＦＴ５４と同様にＭＯＳ型電
界効果トランジスタの構造を有し、しかもそれらの能動
層は同一の結晶質である。このため、これらのＴＦＴ５
４、４０３、および４０５を製造する際に、共通の工程
を適用することができるので、製造が容易であるという
利点がある。
【０１５５】また、この装置においても第１実施例の装
置と同様に、ＴＦＴ５４の能動層１３１が単結晶または
多結晶のＳｉで構成されるので、高画質の画像を表示す
ることができるという利点がある。さらに、ガラス基板
１１１に耐用温度が６００゜Ｃ以下の安価なガラスが使
用されているので、製造コストが安価であるという利点
がある。すなわち、この実施例の装置は、コンパクトで
取扱の容易さ、製造の容易さ、高い画像品質、および低
廉な価格とを同時的に実現している。
【０１５６】＜B-2-2．装置の製造方法＞図２２〜図３
１は、図２１に示した装置を製造する方法を示す工程図
である。この装置を製造するには、まず図８に示したよ
うに、透明なガラス基板１１１を準備する。ガラス基板
１１１には、例えば前述の＃７０５９を用いる。つづい
て、図９に示したように、例えばプラズマＣＶＤを実行
することにより、ｐ型のアモルファスＳｉ薄膜２１１を
ガラス基板１１１の上に形成する。プラズマＣＶＤは、
反応ガスとしてＳｉＨ4（シラン）ガスと微量のＢ2Ｈ6
（ジボラン）ガスを用い、例えば３００゜Ｃ〜４５０゜
Ｃの反応温度下で実行される。この反応温度は、＃７０
５９の耐用温度の範囲内である。
【０１５７】つづいて、装置１００を用いることによ
り、図２２に示すように、アモルファスＳｉ薄膜２１１
の上面にＮｅの気体ビーム２１３を照射する。このと
き、試料の温度は５５０゜Ｃに保たれる。この温度も＃
７０５９の耐用温度の範囲内である。気体ビーム２１３
を照射することによって、アモルファスＳｉ薄膜２１１
は結晶質のＳｉ薄膜２１５へ転換される。気体ビーム２
１３は、一方向のみから照射してもよく、反射板１２を
用いて複数方向から照射しても良い。前者の場合には、
Ｓｉ薄膜２１５は多結晶となり、後者の場合には単結晶
となる。なお、アモルファスＳｉ薄膜２１１を形成し終
えた後に装置１００を用いて結晶質Ｓｉ薄膜２１５を形
成する代わりに、装置１０１を用いることにより、アモ
ルファスＳｉ薄膜２１１を形成しつつその中で気体ビー
ム２１３の照射を行うことによって最終的に結晶質Ｓｉ
薄膜２１５を形成しても良い。すなわち、図９の工程と
図２２の工程は、同時に実行してもよい。
【０１５８】つづいて、図２３に示すように、結晶質Ｓ
ｉ薄膜２１５を選択的に除去することによって、ＴＦＴ
５４の能動層１３１に相当する結晶質Ｓｉ薄膜２１７、
ＴＦＴ４０３の能動層４１１に相当する結晶質Ｓｉ薄膜
４５１、およびＴＦＴ４０５の能動層４３１に相当する
結晶質Ｓｉ薄膜４５３を形成する。結晶質Ｓｉ薄膜２１
５の選択的除去は、写真製版によって形成されたレジス
ト・マスクを遮蔽体として選択的にエッチングを施すこ
とによって実行される。すなわち、１つのレジスト・マ
スクを用いてこれらの結晶質Ｓｉ薄膜２１７、４５１、
４５３が同時に形成される。
【０１５９】その後、同じく図２３に示すように、結晶
質Ｓｉ薄膜４５３を残し、結晶質Ｓｉ薄膜２１７と４５
１の上面に、写真製版によってレジスト・マスク４５５
を選択的に形成する。このレジスト・マスク４５５を遮
蔽体として、例えばＰ（燐）などのｎ型不純物を注入す
る。この工程によって、ｐ型の結晶質Ｓｉ薄膜４５３が
ｎ型の結晶質Ｓｉに転換される。
【０１６０】つぎに、図２４に示すように、結晶質Ｓｉ
薄膜２１７、４５１、および４５３の上面に、それぞれ
絶縁膜２１９、４５７、および４５９を形成する。これ
らの絶縁膜２１９、４５７、４５９は、例えばプラズマ
ＣＶＤによって結晶質Ｓｉ薄膜２１７、４５１、４５３
の上面に酸化物（ＳｉＯ2）または窒化物（Ｓｉ3Ｎ4）
を形成することにより実現する。あるいは、陽極酸化法
を用いてＴａＯｘ（タンタル酸化物）を形成しても良
い。
【０１６１】つぎに、図２５に示すように、試料の上面
全体に単結晶または多結晶のＳｉ薄膜２２１を形成す
る。この結晶質Ｓｉ薄膜２２１の形成は、結晶質Ｓｉ薄
膜２１５の形成と同様の工程で実現される。すなわち、
例えばプラズマＣＶＤを実行することによりアモルファ
スＳｉ薄膜を試料の上面全体に形成すると同時に、ある
いは形成した後に、気体ビームの照射を行いアモルファ
スＳｉ薄膜を多結晶または単結晶のＳｉ薄膜に転換する
ことにより、結晶質Ｓｉ薄膜２２１を形成する。その
後、結晶質Ｓｉ薄膜２２１の全面にわたって、高濃度の
Ｐ（燐）を注入する。
【０１６２】なお、結晶質Ｓｉ薄膜２２１の上に、Ｔｉ
（チタン）などの高融点金属の膜を形成した後、ランプ
・アニール等を用いて結晶質Ｓｉ薄膜２２１の上面にシ
リサイドを形成してもよい。
【０１６３】つぎに、図２６に示すように、結晶質Ｓｉ
薄膜２２１と絶縁膜２１９、４５７、４５９とをともに
選択的に除去することによって、それぞれゲート電極１
３３、１３４、４１３、４３３およびゲート絶縁膜１３
５、４１５、４３５とを形成する。すなわち、ゲート電
極１１３、１３４と結晶質Ｓｉ薄膜２１７とはゲート絶
縁膜１３５によって電気的に絶縁され、同様にゲート電
極４１３と結晶質Ｓｉ薄膜４５１、およびゲート電極４
３３と結晶質Ｓｉ薄膜４５３とは、それぞれゲート絶縁
膜４１５および４３５によって電気的に絶縁される。
【０１６４】結晶質Ｓｉ薄膜２２１および絶縁膜２１
９、４５７、４５９の選択的除去は、写真製版で形成さ
れたレジスト・マスク（遮蔽膜）を遮蔽体として選択的
にエッチングを施すことによって実行される。このと
き、結晶質Ｓｉ薄膜２２１が特に単結晶であれば、第１
実施例におけると同様に、レジスト・マスクが容易に形
成できるとともに、エッチングの制御が行い易いという
利点がある。また、前述のシリサイド膜を結晶質Ｓｉ薄
膜２２１の上に形成する際にも、シリサイド膜が均一に
形成し易いという利点がある。これらの結果、製造工程
が容易になるだけでなく、製造された装置における品質
の均一性および信頼性が向上する。
【０１６５】つづいて、図２７に示すように、結晶質Ｓ
ｉ薄膜４５３を選択的に覆うようにレジスト・マスク４
６１を形成する。その後、試料の上面からＰ（燐）など
のｎ型不純物を注入する。このときレジスト・マスク４
６１に加えてゲート電極１３３、１３４、４１３および
ゲート絶縁膜１３５、４１５が遮蔽体として機能するこ
とによって、不純物の導入は選択的に行われる。その結
果、ソース領域１３１ａ、ドレイン領域１３１ｂ、およ
び中継領域１３１ｃが形成されることにより、結晶質Ｓ
ｉ薄膜２１７から能動層１３１が完成する。同様に、ソ
ース領域４１１ａおよびドレイン領域４１１ｂが形成さ
れることにより、結晶質Ｓｉ薄膜４５１から能動層４１
１が完成する。その後、レジスト・マスク４６１を除去
する。これらの、ソース領域１３１ａ、ドレイン領域１
３１ｂ、中継領域１３１ｃ、ソース領域４１１ａ、およ
びドレイン領域４１１ｂの形成は、このように自己整合
技術を用いて行われるので、冗長設計を必要としない。
【０１６６】つぎに、図２８に示すように、能動層１３
１および４１１を選択的に覆うようにレジスト・マスク
４６３を形成する。その後、試料の上面からＢ（ホウ
素）などのｐ型不純物を注入する。このときレジスト・
マスク４６３に加えてゲート電極４３３およびゲート絶
縁膜４３５が遮蔽体として機能することによって、不純
物の導入は選択的に行われる。その結果、ドレイン領域
４３１ａおよびソース領域４３１ｂが形成されることに
より、結晶質Ｓｉ薄膜４５３から能動層４３１が完成す
る。その後、レジスト・マスク４６３を除去する。これ
らのドレイン領域４３１ａおよびソース領域４３１ｂの
形成もまた、このように自己整合技術を用いて行われる
ので、冗長設計を必要としない。
【０１６７】つぎに、図２９に示すように、ＳｉＯ2絶
縁膜２２５を試料の上面全体に形成する。ＳｉＯ2絶縁
膜２２５の形成は、ガラス基板１１１の耐用温度を超え
て加熱することのないように、例えばプラズマＣＶＤを
用いて行われる。その後、ガラス基板１１１が溶解しな
い６００゜Ｃよりも低い範囲の高温下で試料をアニール
することによって、ＳｉＯ2絶縁膜２２５にいわゆるデ
ンシファイ（densify）処理を施す。この処理により、
ＳｉＯ2絶縁膜２２５が緻密化される。同時に試料のア
ニールによって、ゲート電極１３３、１３４、４１３、
４３３、ソース領域１３１ａ、４１１ａ、４３１ｂ、ド
レイン領域１３１ｂ、４１１ｂ、４３１ａ、および中継
領域１３１ｃに導入された不純物が活性化される。アニ
ールは、いわゆるランプアニールを用いて行ってもよ
い。すなわち、強力な赤外線を試料の上面から瞬時に照
射することにより、ガラス基板１１１が溶解しない短時
間で６００゜Ｃを超える高温化でアニールを実行しても
良い。これによっても、ＳｉＯ 2絶縁膜２２５のデンシ
ファイ、およびゲート電極１３３、１３４等における不
純物の活性化が行われる。
【０１６８】つぎに、図３０に示すように、ソース領域
１３１ａおよびドレイン領域１３１ｂの上の所定の部位
においてＳｉＯ2絶縁膜２２５にそれぞれ開口部２２
７、２２９が形成される。同時に、ソース領域４１１
ａ、４３１ｂ、ドレイン領域４１１ｂ、４３１ａの上の
所定の部位において、それぞれ開口部４６５、４７１、
４６７、および４６９が形成される。これにより、Ｓｉ
Ｏ2絶縁膜２２５からＳｉＯ2絶縁膜１３７（図２１）が
完成する。開口部２２７、２２９、４６５、４７１、４
６７、および４６９の形成は、写真製版で形成されたレ
ジスト・マスクを遮蔽体として、ＳｉＯ2絶縁膜２２５
を選択的にエッチングすることによっていずれも同時に
実行される。
【０１６９】つぎに、図３１に示すように、ＳｉＯ2絶
縁膜１３７の上に所定のパターンを有するソース電極１
４１、４２１、４４２、ドレイン電極４２２、４４１、
および画素電極１１２を配設する。ソース電極１４１、
４２１、４４２はそれぞれ開口部２２７、４６５、４７
１を通じてソース領域１３１ａ、４１１ａ、４３１ｂと
接続され、画素電極１１２およびドレイン電極４１１
ｂ、４３１ａはそれぞれ開口部２２９、４６７、４６９
を通じてドレイン領域１３１ｂ、４１１ｂ、４３１ａと
接続される。これらの電極の配設と同時に、信号線５１
と走査線５２も配設される。これらの電極及び配線は、
例えばアルミニウムなどの配線材料を試料の全面に塗布
し、その後、写真製版で形成されたレジスト・マスクを
遮蔽体として、この配線材料を選択的にエッチングする
ことにより配設される。少なくとも画素電極１１２の配
線材料には、アルミニウムに代えてＩＴＯ（インジウム
錫酸化物）を用いるのが望ましい。
【０１７０】つづいて、図３２に示すように、共通電極
１１７、カラーフィルタ１１９、およびガラス板１２１
を重ね合わせてなる上部板材２３１を試料の上方に配設
し、この上部板材２３１と試料との間に液晶１１５を充
填する。その後、偏光板１１３をガラス基板１１１の下
方に設置し、偏光板１２５を上部板材２３１の上に設置
することにより、図２１に示した液晶表示装置が完成す
る。
【０１７１】以上の工程で形成されるＴＦＴ５４の能動
層１３１におけるキャリアの移動度は、１０ｃｍ2／
（Ｖ・ｓｅｃ）を十分に超える。ＴＦＴ４０３、４０５
の能動層４１１、４３１においても同様である。しかも
以上の工程では、最高プロセス温度が６００゜Ｃ以下で
あるので、ガラス基板１１１に安価なガラスを用いるこ
とが可能である。また、この実施例の製造方法では、Ｔ
ＦＴ５４、４０３、および４０５の各部材が、共通の工
程を用いて同時に形成されるので、駆動回路３０３を備
えた装置が効率よく製造される。また、この実施例の製
造方法では、ゲート電極１３３、１３４、４１３、およ
び４３３を結晶質Ｓｉで構成することにより、ソース領
域１３１ａ等を自己整合的に形成するので、微細なＴＦ
Ｔ５４、４０３、４０５を実現し得るという利点があ
る。
【０１７２】＜B-3．第３実施例＞つぎに、第３実施例
の装置について説明する。
【０１７３】＜B-3-1．装置の構成と動作＞図３３は、
第３実施例のＴＦＴの正面断面図である。このＴＦＴ７
００は、結晶質シリコンＴＦＴであり、しかも逆スタガ
構造をなしている。
【０１７４】図３３に示すように、ＴＦＴ７００では、
透明のガラス基板７０１の上に、選択的にゲート電極７
０３が形成されている。ガラス基板７０１の上にはさら
に、このゲート電極７０３を覆うように、ゲート絶縁膜
７０２が形成されている。ゲート電極７０３には、Ａ
ｌ、Ｃｒのような低融点かつ低抵抗の金属が用いられ
る。ゲート絶縁膜７０２は、ＳｉＮxあるいはＳｉＯxで
構成されている。
【０１７５】ゲート絶縁膜７０２の上には、結晶質Ｓｉ
薄膜７１０が形成されている。結晶質Ｓｉ薄膜７１０
は、チャネルとして機能するその中央領域がゲート電極
７０３の上方に位置するように形成される。チャネル領
域７１１の上には、上部絶縁膜７０６が形成されてい
る。この上部絶縁膜７０６は、ＳｉＮxで構成されてい
る。結晶質Ｓｉ薄膜７１０におけるチャネル領域７１１
の両側は、それぞれソース領域７１２およびドレイン領
域７１３であり、これらの層にはｎ型不純物が高濃度に
ドープされている。
【０１７６】ソース領域７１２およびドレイン領域７１
３には、抵抗率が低くしかも低融点金属であるＡｌ、あ
るいはＣｒで構成されるソース電極７０４およびドレイ
ン電極７０５が、直接にそれぞれ接続されている。
【０１７７】結晶質Ｓｉ薄膜７１０では、ソース領域７
１２などのｎ+領域とソース電極７０４などの金属電極
との間のコンタクト抵抗が低いので、図３３に示すよう
に、それらの間を直接に接続した構成が可能である。し
たがって、ＴＦＴ５００（図１２１）と比較すれば明ら
かなように、このＴＦＴ７００は、アモルファス・シリ
コンＴＦＴより構造が簡単である。
【０１７８】また、ＴＦＴの能動層が結晶質Ｓｉで構成
されているので、移動度が大きいという利点がある。結
晶質Ｓｉ薄膜７１０が多結晶Ｓｉ薄膜である場合には、
移動度は１０ｃｍ2／Ｖｓｅｃ以上であり、特に単結晶
Ｓｉ薄膜である場合には、１００ｃｍ2／Ｖｓｅｃ以上
となる。したがって、結晶質シリコンＴＦＴ７００を用
いることによって、精細な画像を表示するＬＣＤを実現
することが可能である。すなわち、従来のアモルファス
・シリコンＴＦＴよりも簡単な構成で、ポリ・シリコン
ＴＦＴと同程度の性能を得ることができる。さらに、結
晶質Ｓｉ薄膜７１０が特に単結晶Ｓｉ薄膜である場合に
は、従来のポリ・シリコンＴＦＴを越える高画質のＬＣ
Ｄが実現する。
【０１７９】＜B-3-2．第１の製造方法＞さらに、以下
に示すように、その製造方法は、従来のアモルファス・
シリコンＴＦＴの製造方法よりも遥かに簡単であり、低
コストである。
【０１８０】図３４〜図３８は、図３３に示した結晶質
シリコンＴＦＴ７００の製造方法を示す製造工程図であ
る。ＴＦＴ７００を製造するには、まず、ガラス基板７
０１を準備する。ガラス基板７０１には、例えば、普通
硬質ガラス、超硬質ガラス一級など、３５０゜Ｃ以上の
耐熱性を有する材料が広く使用可能である。この準備さ
れたガラス基板７０１の上に、図３４に示すように、Ａ
ｌまたはＣｒを堆積した後、このＡｌまたはＣｒの薄膜
に選択的なエッチングを施すことによってゲート電極７
０３を形成する。
【０１８１】つぎに、図３５に示すように、ゲート電極
７０３を覆うように、ガラス基板７０１の上にＳｉＯ2
またはＳｉＮxを堆積することによって、ゲート絶縁膜
７０２を形成する。ＳｉＯ2またはＳｉＮxは、例えば３
００゜Ｃ、好ましくは３００゜Ｃ〜３５０゜Ｃの処理温
度の下でプラズマＣＶＤ法を実行することによって堆積
される。
【０１８２】その後、装置１００を用いることによっ
て、ゲート絶縁膜７０２の上面に結晶質Ｓｉ薄膜７２０
を形成する。装置１００を使用する際に、Ｎｅビーム
は、一方向のみから照射してもよく、反射板１２を用い
て複数方向から照射してもよい。前者の場合には、結晶
質Ｓｉ薄膜７２０は多結晶となり、後者の場合には単結
晶となる。装置１００を用いて結晶質Ｓｉ薄膜７２０を
形成するときの処理温度は、好ましくは２３０゜Ｃ〜２
６０゜Ｃに設定されるなど、３００゜Ｃ以下への設定が
可能である。処理温度の設定は、試料台１０が備えるヒ
ータの動作を調整することによって行われる。また、ヒ
ータの動作を停止することによって、試料の温度を略常
温度（例えば１００゜Ｃ以下）に保っても、結晶質Ｓｉ
薄膜の形成は可能である。
【０１８３】つぎに、図３６に示すように、ゲート絶縁
膜７０２および結晶質Ｓｉ薄膜７２０の双方を、選択的
エッチングによって所定のパターンに成型する。
【０１８４】つぎに、図３７に示すように、結晶質Ｓｉ
薄膜７２０およびガラス基板７０１の上面全体にＳｉＮ
xを堆積することによって、絶縁膜７２１を形成する。
絶縁膜７２１の形成は、３００゜Ｃ〜３５０゜Ｃの処理
温度の下でプラズマＣＶＤ法を実行することによって遂
行される。
【０１８５】つぎに、ガラス基板７０１の裏面すなわち
結晶質Ｓｉ薄膜７２０とは反対の側から露光する裏面露
光を用いた写真製版技術によって、絶縁膜７２１をゲー
ト電極７０３の直上部のみ残して除去する。その結果、
図３８に示すように、上部絶縁膜７０６が形成される。
その後、この上部絶縁膜７０６をマスクとして、上方か
らｎ型不純物を導入する。その結果、結晶質Ｓｉ薄膜７
２０に、ゲート電極７０３に対向するチャネル領域７１
１、その両側に位置するソース領域７１２、およびドレ
イン領域７１３が、自己整合的に形成される。すなわ
ち、結晶質Ｓｉ薄膜７１０が出来上がる。なお、図３８
に示す工程で、ｎ型不純物の導入は、Ｐ+などのｎ型不
純物のイオンを加速して上方から打ち込むことによって
達成される。
【０１８６】つぎに、図３３に戻って、ＡｌまたはＣｒ
を上面全体に堆積した後、これを選択的に除去すること
によって、ソース電極７０４およびドレイン電極７０５
が形成される。
【０１８７】以上に示したように、ＴＦＴ７００を製造
するための全工程を、３５０゜Ｃを超えない処理温度下
で遂行することが可能である。したがって、ガラス基板
７０１には３５０゜Ｃの耐熱性を有するすべてのガラス
が使用可能である。結晶質ＴＦＴに用いるには従来困難
であった＃７０５９などの６００゜Ｃ以下の耐熱性を有
する安価なガラスを用いることが可能であり、さらに
は、普通硬質ガラスなどの４００゜Ｃ以下の耐熱性を有
するさらに安価なガラスを用いることも可能である。こ
のように、ＴＦＴ７００では、製造工程における処理温
度が低いために、安価な材料が使用可能であり、製造コ
ストが低廉である。
【０１８８】また、処理温度が低いために、ゲート電極
７０３の材料として、ＡｌあるいはＣｒ、Ｔａなどの比
較的融点の低い金属が使用可能であり、ポリシリコンを
用いる必要がない。ポリシリコンは不純物を高濃度にド
ープしても抵抗率は１０００μΩｃｍ程度である。それ
に対して、Ａｌでは４μΩｃｍ、Ｃｒでは１５μΩｃ
ｍ、Ｔａでは１８０μΩｃｍと、ポリシリコンに比べて
抵抗率がはるかに低い。このため、大画面に高精細な画
像を表示し得るＬＣＤが実現する。
【０１８９】なお、以上の製造方法では、結晶質Ｓｉ薄
膜を形成するのに装置１００を用いたが、代わりに装置
１０１を用いても良い。すなわち、プラズマＣＶＤ等に
よってあらかじめアモルファスＳｉ薄膜を形成した後、
装置１０１を用いてこの薄膜を結晶質Ｓｉ薄膜へと転換
しても良い。この場合においても、製造方法の全工程が
５５０゜Ｃ以下で遂行される。このため、ガラス基板７
０１として、比較的安価な＃７０５９などが使用可能で
ある。
【０１９０】以上に述べたように、ＴＦＴ７００は、従
来のアモルファス・シリコンＴＦＴ、ポリ・シリコンＴ
ＦＴのいずれよりも、簡単かつ低コストで製造可能であ
り、しかも、従来のポリ・シリコンＴＦＴないしそれを
超える特性（ＴＦＴ自体の高移動度、ＬＣＤにおける高
精細画像、など）を実現する。
【０１９１】＜B-3-3．第２の製造方法＞図３９〜図４
１は、ＴＦＴ７００を製造するもう一つの方法の工程図
である。この方法では、まず図３４に示した工程を終了
した後に、図３９に示す工程へ移行する。図３９の工程
では、一つの装置１００を用いて、ガラス基板７０１お
よびゲート電極７０３の上に、ゲート絶縁膜７０２、結
晶質Ｓｉ薄膜７２０、および絶縁膜７２１を、この順に
連続的に形成する。その間には、試料は装置１００の反
応室８から外部へ取り出されることはない。したがっ
て、試料はこれらの多層状の薄膜が形成される期間を通
じて、常に真空環境下に置かれる。
【０１９２】ゲート絶縁膜７０２を形成する際には、Ｓ
ｉＯ2あるいはＳｉＮxの原料ガス（例えばＳｉＨ4とＯ2
の混合ガス）を含む反応ガスを反応ガス供給管１３より
供給するとともに、不活性ガス導入管７からのＮｅガス
の供給を停止する。そして、試料台１０が備えるヒータ
の動作を調節することによって、試料の温度を例えば３
００゜Ｃに保つ。あるいは、ヒータの動作を停止するこ
とによって、試料の温度を略常温度（例えば１００゜Ｃ
以下）に保ってもよい。
【０１９３】ゲート絶縁膜７０２の上に結晶質Ｓｉ薄膜
７２０を形成する際には、シランガスを含む反応ガスを
反応ガス供給管１３より供給するとともに、不活性ガス
導入管７からＮｅガスを供給する。そして、試料台１０
が備えるヒータの動作を調節することによって、試料の
温度を３００゜Ｃ以下に保つ。あるいは、ヒータの動作
を停止することによって、試料の温度を略常温度（例え
ば１００゜Ｃ以下）に保ってもよい。
【０１９４】結晶質Ｓｉ薄膜７２０の上に絶縁膜７２１
を形成する際には、ゲート絶縁膜７０２を形成する際と
同一条件下で装置１００を動作させるとよい。
【０１９５】絶縁膜７２１の形成が完了すると、試料を
装置１００の照射室８から外部へ取り出す。その後、図
４０に示すように、選択的エッチングを施すことによっ
て、ゲート絶縁膜７０２、結晶質Ｓｉ薄膜７２、および
絶縁膜７２１から成る３層の薄膜を所定のパターンに成
型する。
【０１９６】つぎに、裏面露光を用いた写真製版技術に
よって、絶縁膜７２１をゲート電極７０３の直上部のみ
残して除去する。その結果、図４１に示すように、上部
絶縁膜７０６が形成される。
【０１９７】つぎに、図３８に示した工程を実行するこ
とによって、結晶質Ｓｉ薄膜７１０を形成する。その
後、ソース電極７０４およびドレイン電極７０５を形成
することによって、ＴＦＴ７００が完成する。
【０１９８】この製造方法では、全ての工程が３５０゜
Ｃ以下の処理温度で遂行されるのに加えて、ゲート絶縁
膜７０２、結晶質Ｓｉ薄膜７２０、および絶縁膜７２１
からなる多層薄膜が、同一装置を用いて、しかも常に真
空環境の中で連続的に形成される。このため、製造工程
が一層簡略であるととともに、各層の間に大気中の水分
等の不純物が混入する恐れがないという利点がある。こ
のため、製品としてのＴＦＴ７００の歩留まりが向上す
る。
【０１９９】＜B-4．第４実施例＞図４２は、第４実施
例のＴＦＴの正面断面図である。このＴＦＴ７３０も、
逆スタガ構造の結晶質シリコンＴＦＴである。
【０２００】図４２に示すように、このＴＦＴ７３０で
は、ガラス基板７０１とその上に選択的に形成されたゲ
ート電極７３３とを覆うように、ゲート絶縁膜７３２が
形成されており、さらに、このゲート絶縁膜７３２の上
面には、チャネル領域として機能するｉ型（真性）の結
晶質Ｓｉ薄膜７４１が形成されている。ゲート電極７３
３は、ＡｌまたはＡｌ−Ｓｉで構成されている。
【０２０１】そして、ゲート電極７３３の真上に設けら
れた上部絶縁膜７３６の両側には、ソース領域７４２お
よびドレイン領域７４３として機能するｎ+領域が、ｉ
型Ｓｉ薄膜７４１の上面に設けられている。これらのｎ
+領域も、結晶質Ｓｉ薄膜７４１と同様に、結晶質Ｓｉ
で構成されている。
【０２０２】これらのソース領域７４２およびドレイン
領域７４３には、ＡｌまたはＡｌ−Ｓｉで構成される配
線７３４、７３５が接続されており、さらに、配線７３
５には液晶素子の画素電極７３６が接続されている。画
素電極７３６は、透明なＩＴＯで構成されている。ま
た、ＴＦＴ７３０の上面全体はＳｉＮで構成される保護
膜７３７で覆われている。
【０２０３】このＴＦＴ７３０では、ソース領域７４２
およびドレイン領域７４３は、ｉ型の結晶質Ｓｉ薄膜７
４１の上に積層することによって形成される。このた
め、ソース領域７４２およびドレイン領域７４３は、イ
オン注入法に替えて、装置１００を用いて結晶質Ｓｉを
形成する中で、反応ガス供給管１３からホスフィンガス
などのｎ型不純物を含んだガスを反応ガスに混入して供
給することによって形成可能である。このため、活性化
の工程を略することができるので、製造方法の全工程が
３００゜Ｃの処理温度下で遂行可能である。
【０２０４】このため、ガラス基板７０１に耐熱性が３
００゜Ｃ以上の広い範囲の材料が使用可能である。例え
ば、普通硬質ガラスよりもさらに低価格の並板ガラス、
あるいは、ポリイミド系樹脂などの耐熱性樹脂をも使用
可能である。
【０２０５】また、処理温度が低いために、ゲート電極
７３３および配線７３４、７３５がＡｌまたはＡｌ−Ｓ
ｉで構成可能である。さらに、図示を略するが、走査線
もゲート電極７３３と一体的にＡｌまたはＡｌ−Ｓｉで
形成され、同様に、信号線は配線７３４と一体的に同一
材料で形成される。
【０２０６】以上のように、ＴＦＴ７３０は容易かつ低
コストで製造可能であるとともに、能動層が結晶質Ｓｉ
で構成されるために、高画質のＬＣＤを実現する。
【０２０７】＜B-5．第５実施例＞図４３は、第５実施
例のＴＦＴの正面断面図である。このＴＦＴ７５０も、
逆スタガ構造の結晶質シリコンＴＦＴである。
【０２０８】図４３に示すように、このＴＦＴ７５０で
は、ゲート絶縁膜７３２の上面に結晶質Ｓｉ薄膜７６０
が形成されている。この結晶質Ｓｉ薄膜７６０の中のゲ
ート電極に対向する中央部分７６１は、チャネル領域と
して機能するｉ型Ｓｉ領域であり、その両側は、ソース
領域７６２およびドレイン領域７６３として機能するｎ
+領域となっている。
【０２０９】これらのソース領域７６２およびドレイン
領域７６３には、ＡｌまたはＡｌ−Ｓｉで構成される配
線７５４、７５５が接続されており、さらに、配線７５
５には画素電極７３６が接続されている。
【０２１０】このＴＦＴ７５０では、ソース領域７６２
およびドレイン領域７６３は、第３実施例と同様に、イ
オン注入法を用いて形成される。このため、製造方法の
全工程が３５０゜Ｃの処理温度下で遂行可能である。こ
のため、ガラス基板７０１に耐熱性が３５０゜Ｃ以上の
広い範囲の材料が使用可能である。また、処理温度が低
いために、ゲート電極７５３および配線７５４、７５５
がＡｌまたはＡｌ−Ｓｉで構成可能である。さらに、図
示を略するが、走査線もゲート電極７５３と一体的にＡ
ｌまたはＡｌ−Ｓｉで形成され、同様に、信号線は配線
７５４と一体的に同一材料で形成される。
【０２１１】以上のように、ＴＦＴ７５０も容易かつ低
コストで製造可能であるとともに、能動層が結晶質Ｓｉ
で構成されるために、高画質のＬＣＤを実現する。
【０２１２】＜B-6．第６実施例＞図４４は、第６実施
例のＴＦＴの正面断面図である。このＴＦＴ７７０は、
第５実施例のＴＦＴ７５０とは、ゲート電極７７３がｎ
+結晶質Ｓｉで構成される点が特徴的に異なっている。
ｎ型不純物を高濃度にドープされた結晶質Ｓｉは、キャ
リア濃度が高い上に移動度が高いので、導電性に優れて
いる。このため、金属材料に代わって、ゲート電極ある
いはゲート電極と一体に形成される走査線をｎ+結晶質
Ｓｉで構成することが可能である。
【０２１３】しかも、このｎ+結晶質Ｓｉのゲート電極
７７３等は、装置１００を用いて、反応ガス供給管１３
からシランガスなどのＳｉの原料ガスとともに、ホスフ
ィンガスなどのｎ型不純物を含んだガスを同時に供給す
ることによって形成可能である。このため、ゲート電極
７７３等は、３００゜Ｃ以下の処理温度下で形成可能で
あり、１００゜Ｃ程度以下での形成も可能である。
【０２１４】したがって、ＴＦＴ７７０の製造方法にお
ける全工程が、３５０゜Ｃの処理温度下で遂行可能であ
る。このため、ガラス基板７０１に耐熱性が３５０゜Ｃ
以上の広い範囲の材料が使用可能である。
【０２１５】なお、ゲート電極がｎ+Ｓｉ薄膜で構成さ
れるＴＦＴの製造方法については、第１０実施例で具体
的に例示する。
【０２１６】＜B-7．第７実施例＞図４５は、第７実施
例のＴＦＴの正面断面図である。このＴＦＴ７８０は、
配線の一部がｎ+結晶質Ｓｉで構成される点が、第６実
施例のＴＦＴ７６０とは、特徴的に異なっている。すな
わち図４５に示すように、ドレイン領域７６３と画素電
極７３６とを接続する配線７８５は、ドレイン領域７６
３と一体的に同一材料であるｎ+結晶質Ｓｉで構成され
ている。前述したように、ｎ+結晶質Ｓｉは導電性が良
好であるために、このＴＦＴ７８０のように、ＴＦＴの
主電流の経路である配線の材料にも使用可能である。
【０２１７】配線７８５がドレイン領域７６３と一体に
構成されるので、結晶質Ｓｉ薄膜７６０を形成する製造
工程の中で、同時に配線７８５を形成し得る。すなわ
ち、製造方法が一層簡略であるという利点がある。
【０２１８】なお、このＴＦＴ７８０の製造方法におい
ても、その全工程が、３５０゜Ｃの処理温度下で遂行可
能である。このため、ガラス基板７０１に耐熱性が３５
０゜Ｃ以上の広い範囲の材料が使用可能である。
【０２１９】＜B-8．第８実施例＞例えば、第３実施例
において、ｎ型不純物を結晶質Ｓｉ薄膜７２０の中に導
入する工程（図３８）で、ＰＨ3 +などのｎ型不純物を含
んだイオンをＨ2 +のイオンとともに上方から打ち込むド
ーピング法を採用してもよい。このときには、ｎ型不純
物の導入が終了した後にｎ+領域を活性化するために行
われるアニールは、高くても３００゜Ｃで行うことが可
能である。
【０２２０】したがって、このドーピング法を用いるこ
とによって、第３実施例のＴＦＴ７００の製造方法にお
ける全工程が、３００゜Ｃ以下の処理温度下で遂行可能
となる。その結果、ガラス基板７０１の材料として、さ
らに安価なガラスを用いることが可能となる。
【０２２１】図４６は、様々なガラス材料とその耐熱温
度を示す表形式の説明図である。この実施例の方法を用
いることによって、耐熱性が３００゜Ｃ以上の材料を広
く使用可能となる。例えば、安価な並板ガラス、あるい
はポリイミド系樹脂、芳香族ポリアミド、ポリベンゾイ
ミダゾールなどの耐熱性樹脂が使用可能となる。
【０２２２】第３実施例に限らず、結晶質シリコンＴＦ
Ｔを製造する工程の中で不純物を導入する際に、この実
施例の方法を用いることによって、活性化のためのアニ
ールに要する温度を３００゜Ｃにまで引き下げることが
可能となる。
【０２２３】＜B-9．第９実施例＞図４７は、第９実施
例のＴＦＴの回路構成を示す回路図である。このＴＦＴ
５９０では、単一のゲート電極（Ｇ）が設けられたいわ
ゆるシングル・ゲート構造をなしている。
【０２２４】図４８は、ＴＦＴ７９０が組み込まれたＬ
ＣＤの主要部を示す正面断面図である。このＬＣＤ８１
０は、ＴＦＴ７９０とともに、このＴＦＴ７９０を駆動
する駆動回路８００が共通のガラス基板７０１の上に形
成されている。駆動回路８００はＣＭＯＳトランジスタ
の構造を有し、ｎチャネルＭＯＳ型のＴＦＴ８０１とｐ
チャネルＭＯＳ型のＴＦＴ８０２とが相補的に結合して
成る。なお、図４８では、これらのＴＦＴ７９０、８０
１、８０２がいずれも結晶質シリコンＴＦＴであり、し
かも、その中の少なくともＴＦＴ７９０は単結晶シリコ
ンＴＦＴである。
【０２２５】ＴＦＴ７９０の能動層である単結晶Ｓｉ薄
膜７９１、ＴＦＴ８０１の能動層である結晶質Ｓｉ薄膜
８０３、およびＴＦＴ８０２の能動層である結晶質Ｓｉ
薄膜８０４は、ガラス基板７０１の上に選択的に形成さ
れている。ＳｉＯ2で構成された島状のゲート絶縁膜８
１５を挟んで、単結晶Ｓｉ薄膜７９１には単一のゲート
電極７９２が対向しており、同様に、結晶質Ｓｉ薄膜８
０３にはゲート電極８０５、結晶質Ｓｉ薄膜８０４には
ゲート電極８０６が、それぞれ対向している。
【０２２６】単結晶Ｓｉ薄膜７９１は延長部分７９１ａ
を有しており、この延長部分７９１ａには容量電極７９
４が対向している。これらの延長部分７９１ａおよび容
量電極７９４は、保持容量５５の一対の電極を構成して
いる。ゲート電極７９２、８０５、８０６、および容量
電極７９４は、いずれも例えばＴａで構成されている。
【０２２７】単結晶Ｓｉ薄膜７９１には、画素電極７９
６と主電極７９５が接続されており、同様に、結晶質Ｓ
ｉ薄膜８０３には主電極８０７、８０８、結晶質Ｓｉ薄
膜８０４には主電極８０８、８０９が接続されている。
各ＴＦＴのドレイン電極またはソース電極として機能す
る主電極７９５、８０７、８０８、８０９は、Ａｌで構
成されており、画素電極７９６はＩＴＯで構成されてい
る。これらの各電極間は、ＳｉＯ2で構成される絶縁層
８１６で電気的に絶縁されている。
【０２２８】ＴＦＴ７９０は、その能動層が単結晶Ｓｉ
薄膜で構成されているので、遮断電流が十分に小さい。
このため、ゲート電極をデュアル・ゲート構造とする必
要がなく、図４８に示したように、シングル・ゲート構
造を採用することが可能である。ＴＦＴ７９０は、シン
グル・ゲート構造であるために、デュアル・ゲート構造
を有する従来のアモルファス・シリコンＴＦＴあるいは
ポリ・シリコンＴＦＴに比べて、素子の占める面積が略
半分となるために、ＬＣＤ８１０における開口率が高い
という利点がある。このため、ＬＣＤ８１０は、高輝度
が要求されるＬＣＤには好適である。
【０２２９】また、ＴＦＴ７９０、８００ともに、能動
層が単結晶Ｓｉ薄膜で構成されるので、移動度が高く、
高速動作が可能であり、そのため、従来のポリ・シリコ
ンＴＦＴを用いたＬＣＤと比較してもはるかに高精細な
画像の表示が可能となる。
【０２３０】図４９〜図５４は、ＬＣＤ８１０の製造工
程図である。ＬＣＤ８１０を製造するには、まず図４９
に示すように、装置１００を用いて、ガラス基板７０１
の上に、単結晶Ｓｉ薄膜８２１を形成する。その後、プ
ラズマＣＶＤ法を用いて、単結晶Ｓｉ薄膜８２１の上
に、ＳｉＯ2を堆積することによってゲート絶縁膜８１
５を形成する。ゲート絶縁膜８１５を形成する工程は、
単結晶Ｓｉ薄膜８２１を形成する工程に引き続き、試料
を照射室８に挿入したまま、装置１００を用いて遂行す
るのが望ましい。
【０２３１】つぎに、図５０に示すように、ゲート絶縁
膜８１５および単結晶Ｓｉ薄膜８２１を選択的にエッチ
ングすることによって、アイランド（島）状の単結晶Ｓ
ｉ薄膜８２２、８２３、８２４を形成する。
【０２３２】つぎに、図５１に示すように、単結晶Ｓｉ
薄膜８２３、８２４の全体と、単結晶Ｓｉ薄膜８２２の
一部を覆うように、フォトレジスト膜８２６を試料の上
面に選択的に形成する。その後、このフォトレジスト膜
８２６をマスクとしてｎ型不純物を選択的に導入するこ
とによって、単結晶Ｓｉ薄膜８２２の一部に保持容量５
５の電極７９１ａを形成する。その後、フォトレジスト
膜８２６は除去される。
【０２３３】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０２３４】つぎに、図５２に示すように、Ｔａを上面
全体に堆積した後、これをゲート絶縁膜８１５とともに
選択的にエッチングすることによって、容量電極７９
４、およびゲート電極７９２、８０５、８０６を島状に
形成する。
【０２３５】つぎに、図５３に示すように、試料の上面
にフォトレジスト膜８２７を選択的に形成する。フォト
レジスト膜８２７は、単結晶Ｓｉ薄膜８２４を覆うよう
に形成される。そして、このフォトレジスト膜８２７を
マスクとしてｎ型不純物を導入することによって、単結
晶Ｓｉ薄膜８２２、８２３にドレイン領域およびソース
領域を形成し、その結果、単結晶Ｓｉ薄膜７９１、８０
３を得る。
【０２３６】つぎに、図５４に示すように、試料の上面
にフォトレジスト膜８２８を選択的に形成する。フォト
レジスト膜８２８は、単結晶Ｓｉ薄膜７９１、８０３を
覆うように形成される。そして、このフォトレジスト膜
８２８をマスクとしてｐ型不純物を導入することによっ
て、単結晶Ｓｉ薄膜８２４にドレイン領域およびソース
領域を形成し、その結果、単結晶Ｓｉ薄膜８０４を得
る。その後、フォトレジスト膜８２８は除去される。
【０２３７】なお、ｐ型不純物の導入は、Ｂ2Ｈ6 +およ
びＨ2 +のイオンを上方から打ち込むことによって遂行さ
れる。このため、活性化のためのアニール工程は、３０
０゜Ｃで実行可能である。
【０２３８】つぎに、図４８に戻って、プラズマＣＶＤ
法を用いて、容量電極７９４、ゲート電極７９２、８０
５、８０６、および、単結晶Ｓｉ薄膜７９１、８０３、
８０４を覆うように、ＳｉＯ2を試料の上面に堆積す
る。その後、このＳｉＯ2堆積層にコンタクトホールを
形成することによって絶縁層８１６を得る。そして、絶
縁層８１６の上にＡｌを堆積し、選択的に除去すること
によって、コンタクトホールを通じて単結晶Ｓｉ薄膜８
０３、８０４と接続する主電極７９５、８０７、８０
８、８０９を得る。同様に、絶縁層８１６の上にＩＴＯ
を堆積し、選択的に除去することによって、単結晶Ｓｉ
薄膜７９１と接続される画素電極７９６を得る。
【０２３９】以上の工程によって、ＬＣＤ８１０が製造
される。この製造方法では、全工程が３００゜Ｃ以下の
処理温度下で遂行される。このため、ガラス基板７０１
などに安価な材料を使用可能である。また、単結晶Ｓｉ
薄膜とガラス基板７０１との間にＳｉＯ2などで構成さ
れるバッファ層を必要としない。このことも、製造方法
の簡略化、低廉化に寄与する。
【０２４０】また、ＴＦＴ７９０の部品と、これを駆動
する駆動回路のＴＦＴ８００の部品とが、各工程の中で
同時に形成されるので、駆動回路を備えるＬＣＤ８１０
を効率よく製造可能である。
【０２４１】なお、ガラス基板７０１と単結晶Ｓｉ薄膜
７９１、８０３、８０４の間に、ＳｉＯ2などで構成さ
れるバッファ層を設けてもよい。このときには、図４９
の製造工程において、単結晶Ｓｉ薄膜８２１を形成する
のに先だって、ガラス基板７０１の上にまずＳｉＯ2な
どを堆積することによってバッファ層を形成し、その上
に、単結晶Ｓｉ薄膜８２１を形成するとよい。このと
き、バッファ層、単結晶Ｓｉ薄膜８２１、および、ゲー
ト絶縁膜８１５は、試料としてのガラス基板７０１を照
射室８に挿入したまま、装置１００を用いて連続的に遂
行するのが望ましい。
【０２４２】バッファ層を設けることによって、ガラス
基板７０１の中に含有される不純物が単結晶Ｓｉ薄膜７
９１、８０３、８０４の中に侵入することが防止される
という利点がある。
【０２４３】＜B-10．第１０実施例＞ここでは、第６実
施例で例示したＴＦＴ、すなわちゲート電極がｎ+結晶
質Ｓｉで構成される逆スタガ構造のＴＦＴの製造方法に
ついて説明する。そのようなＴＦＴの一例として、図５
５に示すように、第１実施例のＴＦＴ７００（図３３）
と基本的には同一構造であり、ゲート電極８３３がｎ+
結晶質Ｓｉで構成される点が特徴的に異なるＴＦＴ８３
０を取り上げる。
【０２４４】図５６および図５７は、このＴＦＴ８３０
の製造工程図である。ＴＦＴ８３０を製造するには、ま
ず図５６に示すように、ガラス基板７０１を準備する。
その後、ガラス基板７０１を装置１００の照射室８へ挿
入することによって、ガラス基板７０１の上に結晶質Ｓ
ｉ薄膜８３４を形成する。このとき、反応ガス供給管１
３からはシランガスなどのＳｉの原料ガスとともに、ホ
スフィンガスなどのｎ型不純物を含んだガスを同時に供
給する。その結果、結晶質Ｓｉ薄膜８３４は、ｎ型不純
物を高濃度に含んだｎ+Ｓｉ薄膜として形成される。
【０２４５】つぎに、図５７に示すように、結晶質Ｓｉ
薄膜８３４を選択的に除去することによって、ゲート電
極８３３の形状に成型する。その後の工程は、第１実施
例で説明した図３５〜図３８および図３３の工程と同様
である。
【０２４６】以上のように、ｎ+結晶質Ｓｉのゲート電
極８３３は、装置１００を用いて形成されるので、ゲー
ト電極８３３は、３００゜Ｃ以下の処理温度下で形成可
能であり、１００゜Ｃ程度以下での形成も可能である。
したがって、第６実施例で既に述べたように、ＴＦＴ８
３０の製造方法における全工程が、３５０゜Ｃ以下の処
理温度下で遂行可能である。このため、ガラス基板７０
１に耐熱性が３５０゜Ｃ以上の広い範囲の材料が使用可
能である。
【０２４７】図５７の工程を終了した後、図３５〜図３
７の工程を実行する代わりに、図３９〜図４１の工程を
実行してもよい。そうすることによって、全ての工程が
３５０゜Ｃ以下の処理温度で遂行されるのに加えて、ゲ
ート絶縁膜７０２、結晶質Ｓｉ薄膜７２０、および絶縁
膜７２１からなる多層薄膜が、同一装置を用いて、しか
も常に真空環境の中で連続的に形成される。このため、
製造工程が一層簡略であるととともに、各層の間に大気
中の水分等の不純物が混入する恐れがないという利点が
ある。このため、製品としてのＴＦＴ８３０の歩留まり
が向上する。
【０２４８】＜B-11．第１１実施例＞つぎに、ゲート電
極が結晶質ｎ+Ｓｉで構成されたＴＦＴと、このＴＦＴ
を駆動する駆動回路が共通のガラス基板の上に形成され
たＬＣＤの構成例と、その製造方法について説明する。
【０２４９】図５８は、その一例としてのＬＣＤの主要
部を示す正面断面図である。このＬＣＤ８４０は、第９
実施例のＴＦＴ８１０（図４８）と基本的には同一構造
であり、容量電極８４１およびゲート電極８４２、８４
３、８４４がｎ+結晶質Ｓｉで構成される点が特徴的に
異なっている。また、ＳｉＯ2で構成されるゲート絶縁
膜８４５によって、容量電極８４１およびゲート電極８
４２、８４３、８４４と、単結晶Ｓｉ薄膜７９１、８０
３、８０４との間が電気的に絶縁されている。
【０２５０】図５９〜図６６は、ＬＣＤ８４０の製造工
程図である。ＬＣＤ８４０を製造するには、まず図５９
に示すように、装置１００を用いて、ガラス基板７０１
の上に、単結晶Ｓｉ薄膜８５１を形成する。
【０２５１】つぎに、図６０に示すように、単結晶Ｓｉ
薄膜８５１に選択的エッチングを施すことにより、島状
の単結晶Ｓｉ薄膜８５２、８５３、８５４を形成する。
【０２５２】つぎに、図６１に示すように、単結晶Ｓｉ
薄膜８５２、８５３、８５４を覆うように、ガラス基板
７０１の上にＳｉＯ2を堆積することによって、ゲート
絶縁膜８４５を形成する。
【０２５３】つぎに、図６２に示すように、単結晶Ｓｉ
薄膜８５３、８５４の全体と、単結晶Ｓｉ薄膜８５２の
一部を覆うように、フォトレジスト膜８５６を、試料の
上面すなわちゲート絶縁膜８４５の上面に、選択的に形
成する。その後、このフォトレジスト膜８５６をマスク
としてｎ型不純物を選択的に導入することによって、単
結晶Ｓｉ薄膜８５２の一部に保持容量５５の電極７９１
ａを形成する。その後、フォトレジスト膜８５６は除去
される。
【０２５４】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０２５５】つぎに、図６３に示すように、再び装置１
００を用いて、ゲート絶縁膜８４５の上面に、結晶質Ｓ
ｉ薄膜８４６を形成する。このとき、反応ガス供給管１
３からはシランガスなどのＳｉの原料ガスとともに、ホ
スフィンガスなどのｎ型不純物を含んだガスを同時に供
給する。その結果、結晶質Ｓｉ薄膜８４６は、ｎ型不純
物を高濃度に含んだｎ+Ｓｉ薄膜として形成される。
【０２５６】つぎに、図６４に示すように、結晶質Ｓｉ
薄膜８４６の上にフォトレジスト膜８４７を塗布した
後、写真製版技術を用いてパターン成型する。そして、
このパターン成型されたフォトレジスト膜８４７をマス
クとして結晶質Ｓｉ薄膜８４６を選択的にエッチングす
ることによって、容量電極８４１、およびゲート電極８
４２、８４３、８４４を島状に形成する。
【０２５７】つぎに、図６５に示すように、試料の上面
にフォトレジスト膜８５７を選択的に形成する。フォト
レジスト膜８５７は、単結晶Ｓｉ薄膜８５４を覆うよう
に形成される。そして、このフォトレジスト膜８５７を
マスクとしてｎ型不純物を導入することによって、単結
晶Ｓｉ薄膜８５２、８５３にドレイン領域およびソース
領域を形成し、その結果、単結晶Ｓｉ薄膜７９１、８０
３を得る。
【０２５８】つぎに、図６６に示すように、試料の上面
にフォトレジスト膜８５８を選択的に形成する。フォト
レジスト膜８５８は、単結晶Ｓｉ薄膜７９１、８０３を
覆うように形成される。そして、このフォトレジスト膜
８５８をマスクとしてｐ型不純物を導入することによっ
て、単結晶Ｓｉ薄膜８５４にドレイン領域およびソース
領域を形成し、その結果、単結晶Ｓｉ薄膜８０４を得
る。その後、フォトレジスト膜８５８は除去される。
【０２５９】なお、ｐ型不純物の導入は、Ｂ2Ｈ6 +およ
びＨ2 +のイオンを上方から打ち込むことによって遂行さ
れる。このため、活性化のためのアニール工程は、３０
０゜Ｃで実行可能である。
【０２６０】つぎに、図５８に戻って、プラズマＣＶＤ
法を用いて、容量電極７９４、ゲート電極７９２、８０
５、８０６、および、単結晶Ｓｉ薄膜７９１、８０３、
８０４を覆うように、ＳｉＯ2を試料の上面に堆積して
絶縁層８１６を得る。その後、この絶縁層８１６とゲー
ト絶縁膜８４５とを貫通するコンタクトホールを形成す
る。そして、絶縁層８１６の上にＡｌを堆積し、選択的
に除去することによって、コンタクトホールを通じて単
結晶Ｓｉ薄膜８０３、８０４と接続する主電極７９５、
８０７、８０８、８０９を得る。同様に、絶縁層８１６
の上にＩＴＯを堆積し、選択的に除去することによっ
て、単結晶Ｓｉ薄膜７９１と接続される画素電極７９６
を得る。
【０２６１】以上の工程によって、ＬＣＤ８４０が製造
される。この製造方法では、全工程が３００゜Ｃ以下の
処理温度下で遂行される。このため、ガラス基板７０１
などに安価な材料を使用可能である。また、単結晶Ｓｉ
薄膜とガラス基板７０１との間にＳｉＯ2などで構成さ
れるバッファ層を必要としない。このことも、製造方法
の簡略化、低廉化に寄与する。
【０２６２】なお、ガラス基板７０１と単結晶Ｓｉ薄膜
７９１、８０３、８０４の間に、ＳｉＯ2などで構成さ
れるバッファ層を設けてもよい。このときには、図５９
の製造工程において、単結晶Ｓｉ薄膜８５１を形成する
のに先だって、ガラス基板７０１の上にまずＳｉＯ2な
どを堆積することによってバッファ層を形成し、その上
に、単結晶Ｓｉ薄膜８５１を形成するとよい。このと
き、バッファ層と単結晶Ｓｉ薄膜８２１は、試料として
のガラス基板７０１を照射室８に挿入したまま、装置１
００を用いて連続的に遂行するのが望ましい。
【０２６３】＜B-12．第１２実施例＞図６７は、第１２
実施例のＬＣＤの構成を示す部品配置図である。このＬ
ＣＤ８６０は、図２０に示した第２実施例のＬＣＤと、
基本的な回路構成においては同一である。ＬＣＤ８６０
は、ＴＦＴ８６４と液晶素子５３とがマトリクス状に配
列されてなる画素アレイ８６１において、ＴＦＴ８６４
のゲート電極と走査線８６２とが、同一の材料で構成さ
れ、しかもｎ型不純物を高濃度にドープされた結晶質Ｓ
ｉ薄膜で構成されている点において、第２実施例のＬＣ
Ｄとは特徴的に異なる。
【０２６４】ｎ型不純物を高濃度にドープされた結晶質
Ｓｉは、キャリア濃度が高い上に移動度が高いので、導
電性に優れている。このため、金属材料に代わって、ゲ
ート電極あるいはゲート電極と一体に形成される走査線
８６２をｎ+結晶質Ｓｉで構成することが可能である。
しかも、ゲート電極と走査線８６２とが同一材料で一体
的に構成されているので、構造が簡単であり、製造工程
が簡略化される。また、ゲート電極と走査線との間を接
続するためのコンタクトホールを必要としないので、こ
の点でも構造が簡単であり、しかも製造工程が簡略とな
る。さらに、コンタクト不良の発生も少ないので、製品
としての装置の歩留まりが向上する。
【０２６５】＜B-13．第１３実施例＞図６８は、第１３
実施例のＬＣＤの構成を示す部品配置図である。このＬ
ＣＤ８７０も、図２０に示した第２実施例のＬＣＤと、
基本的な回路構成においては同一である。ＬＣＤ８７０
は、画素アレイ８７１において、ＴＦＴ８７４のドレイ
ン電極と信号線８７２とが、同一の材料で構成され、し
かもｎ型不純物を高濃度にドープされた結晶質Ｓｉ薄膜
で構成されている点において、第２実施例のＬＣＤとは
特徴的に異なる。
【０２６６】第１２実施例で述べたように、ｎ+結晶質
Ｓｉは導電性が良好であるために、このＬＣＤ８７０の
ように、ＴＦＴの主電流の経路である配線の材料にも使
用可能である。しかも、ドレイン電極と信号線８７２と
が同一材料で一体的に構成されているので、構造が簡単
であり、製造工程が簡略化される。また、ドレイン電極
と信号線との間を接続するためのコンタクトホールを必
要としないので、この点でも構造が簡単であり、しかも
製造工程が簡略となる。さらに、コンタクト不良の発生
も少ないので、製品としての装置の歩留まりが向上す
る。
【０２６７】＜B-14．第１４実施例＞図６９は、第１４
実施例のＬＣＤの構成を示す部品配置図である。このＬ
ＣＤ８８０は、第１２実施例のＬＣＤ８６０と第１３実
施例のＬＣＤ８７０との双方の特徴を合わせ持ってい
る。すなわち、ＬＣＤ８８０は、画素アレイ８８１にお
いて、ＴＦＴ８８４のゲート電極と走査線８６２とが、
ｎ+結晶質Ｓｉ薄膜で一体的に構成され、ＴＦＴ８８４
のドレイン電極と信号線８７２とが、同じくｎ+結晶質
Ｓｉ薄膜で一体的に構成されている。
【０２６８】したがって、第１２実施例および第１３実
施例のいずれよりも、さらに構造が簡単であり、製造工
程が簡略化される。また、ゲート電極と走査線とを接続
するコンタクトホールと、ドレイン電極と信号線とを接
続するコンタクトホールのいずれをも必要としないの
で、この点でも、双方の実施例のいずれよりもＬＣＤの
構造が簡単であり、しかも、製造工程が簡略となる。ま
た、コンタクト不良の発生もさらに少ないので、双方の
実施例のいずれよりも製品としての装置の歩留まりが良
好である。
【０２６９】図７０は、このことを明確にするための画
素アレイ８８１の平面図である。この画素アレイ８８１
では、制御された電流をＩＴＯで構成される画素電極８
８３に供給するＴＦＴ８８４の能動層としての結晶質Ｓ
ｉ薄膜８８２には、ｎ+結晶質Ｓｉ薄膜で構成された信
号線８７２が接続されている。また、同じくｎ+結晶質
Ｓｉ薄膜で構成された走査線８６２が信号線８７２と立
体交差するように配設されており、その一部がそのまま
ＴＦＴ８８４のゲート電極８８６を構成している。この
ように、画素アレイ８８１では、ゲート電極と走査線と
を接続するコンタクトホールと、ドレイン電極と信号線
とを接続するコンタクトホールのいずれをも必要としな
い。
【０２７０】図７１は、画素アレイ８８１の正面断面図
である。この画素アレイ８８１では、ガラス基板７０１
の上に、ＳｉＯ2で構成されるバッファ層８９１が設け
られており、このバッファ層８９１の上に結晶質Ｓｉ薄
膜８８２が形成されている。バッファ層８９１の上に
は、結晶質Ｓｉ薄膜８８２を覆うように、ＳｉＯ2で構
成されるゲート絶縁膜８９２が形成されている。そし
て、結晶質Ｓｉ薄膜８８２に対向するゲート電極８９４
が、このゲート絶縁膜８９２を挟んで設けられている。
また、結晶質Ｓｉ薄膜８８２の延長部分８８２ａに対向
するように、容量電極８９３が設けられている。この延
長部分８８２ａと容量電極８９３とは、保持容量の一対
の電極を構成している。
【０２７１】ゲート絶縁膜８９２の上には、ゲート電極
８９４および容量電極８９３を覆うように、ＳｉＯ2で
構成される絶縁層８９５が形成されている。そして、こ
の絶縁層８９５およびゲート絶縁膜８９２の双方を貫通
するコンタクトホールを通じて、ＩＴＯで構成される画
素電極配線８９６が結晶質Ｓｉ薄膜８８２に接続されて
いる。画素電極配線８９６は、結晶質Ｓｉ薄膜８８２と
画素電極８８３とを接続するための配線である。
【０２７２】また、図７１に示すように、結晶質Ｓｉ薄
膜８８２の延長部分８８２ａは、信号線８７２と一体的
につながっている。さらに、図示を略するが、ゲート電
極８９４は走査線８６２と一体的につながっている。
【０２７３】図７２〜図７８は、この画素アレイ８８１
の製造工程図である。画素アレイ８８１を製造するに
は、まず図７２に示すように、準備されたガラス基板７
０１の上にＳｉＯ2を堆積することにより、バッファ層
８９１を形成する。その後、装置１００を用いて、バッ
ファ層８９１の上に結晶質Ｓｉ薄膜９０１を形成する。
望ましくは、バッファ層８９１の形成と結晶質Ｓｉ薄膜
９０１の形成とが、ともに装置１００を用いて照射室８
の中で連続的に遂行される。
【０２７４】つぎに、図７３に示すように、結晶質Ｓｉ
薄膜９０１に選択的エッチングを施すことにより、ＴＦ
Ｔ８８４の能動層となるべき結晶質Ｓｉ薄膜９０２と、
信号線８７２となるべき結晶質Ｓｉ配線９０３とを、一
体的にパターン成型する。
【０２７５】つぎに、図７４に示すように、結晶質Ｓｉ
薄膜９０２と結晶質Ｓｉ配線９０３とを覆うように、バ
ッファ層８９１の上にＳｉＯ2を堆積することによっ
て、ゲート絶縁膜９０４を形成する。
【０２７６】つぎに、図７５に示すように、結晶質Ｓｉ
薄膜９０２の一部を覆うように、フォトレジスト膜９１
１を、試料の上面すなわちゲート絶縁膜９０４の上面
に、選択的に形成する。その後、このフォトレジスト膜
９１１をマスクとしてｎ型不純物を選択的に導入するこ
とによって、結晶質Ｓｉ薄膜９０２の延長部分に保持容
量の電極８８２ａを形成するとともに、結晶質Ｓｉ配線
９０３に信号線８７２を形成する。その後、フォトレジ
スト膜９１１は除去される。
【０２７７】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０２７８】つぎに、図７６に示すように、再び装置１
００を用いて、ゲート絶縁膜９０４の上面に、結晶質Ｓ
ｉ薄膜９０５を形成する。このとき、反応ガス供給管１
３からはシランガスなどのＳｉの原料ガスとともに、ホ
スフィンガスなどのｎ型不純物を含んだガスを同時に供
給する。その結果、結晶質Ｓｉ薄膜９０５は、ｎ型不純
物を高濃度に含んだｎ+Ｓｉ薄膜として形成される。
【０２７９】つぎに、図７７に示すように、結晶質Ｓｉ
薄膜９０５の上にフォトレジスト膜９１２を塗布した
後、写真製版技術を用いてパターン成型する。そして、
このパターン成型されたフォトレジスト膜９１２をマス
クとして結晶質Ｓｉ薄膜９０５を選択的にエッチングす
ることによって、容量電極８９３、およびゲート電極８
９４を島状に形成するとともに、走査線８６２を所定の
形状にパターン成型する。
【０２８０】つぎに、図７８に示すように、容量電極８
９３およびゲート電極８９４をマスクとしてｎ型不純物
を導入することによって、結晶質Ｓｉ薄膜９０２にドレ
イン領域およびソース領域を自己整合的に形成し、その
結果、ＴＦＴ８８４の能動層としての結晶質Ｓｉ薄膜８
８２を得る。その後、フォトレジスト膜９１２は除去さ
れる。
【０２８１】つぎに、図７１に戻って、容量電極８９３
およびゲート電極８９４を覆うように、ＳｉＯ2をゲー
ト絶縁膜８９２の上に堆積して絶縁層８９５を得る。そ
の後、この絶縁層８９５とゲート絶縁膜８９２とを貫通
するコンタクトホールを形成する。そして、絶縁層８９
５の上にＩＴＯを堆積し、選択的に除去することによっ
て、コンタクトホールを通じて結晶質Ｓｉ薄膜８８２と
接続する画素電極配線８９６を得る。
【０２８２】以上の工程によって、画素アレイ８８１が
製造される。この製造方法では、全工程が３００゜Ｃ以
下の処理温度下で遂行される。このため、ガラス基板７
０１などに安価な材料を使用可能である。また、結晶質
Ｓｉ薄膜８８２とガラス基板７０１との間に設けられた
バッファ層８９１はなくてもよい。そうすることによっ
て、製造方法が一層簡略となり、製造コストが低廉とな
る。
【０２８３】また、ゲート電極８９４と走査線８６２と
が一つの工程で同時に形成されるとともに、結晶質Ｓｉ
薄膜８８２と信号線８７２とが一つの工程で同時に形成
される。このことも、製造工程の簡略化、および製造コ
ストの低廉化をもたらす。
【０２８４】＜B-15．第１５実施例＞図７９は、第１５
実施例の画素アレイ９２０の平面図である。この画素ア
レイ９２０では、制御された電流をマトリクス状に配列
された画素電極９３３に供給するＴＦＴの能動層として
の結晶質Ｓｉ薄膜９３２が、画素電極９３３毎に設けら
れている。この結晶質Ｓｉ薄膜９３２は、第１層に形成
されており、第２層には、結晶質Ｓｉ薄膜９３２に対向
するゲート電極９３６が形成されている。このゲート電
極９３６はｎ+結晶質Ｓｉで構成されている。
【０２８５】結晶質Ｓｉ薄膜９３２には信号線が接続さ
れ、ゲート電極９３６には走査線が接続される。これら
の信号線と走査線は、画素アレイ９２０内に所定の画素
の集まりとして規定されるブロック毎に、金属配線とｎ
+結晶質Ｓｉ配線のいずれかが選択的に配設されてい
る。そして、また、金属配線は第３層に配設されてお
り、各ブロック間における第３層の金属配線と第１層ま
たは第２層のｎ+結晶質Ｓｉ配線とは、コンタクトホー
ルを通じて接続されている。
【０２８６】図７９には、４つのブロック９２１〜９２
４が例示されている。図７９において、３行２列の６画
素を有するブロック９２１と５行２列の１０画素を有す
るブロック９２４では、第１層に位置する結晶質Ｓｉ薄
膜９３２は、同じく第１層に配設されるｎ+結晶質Ｓｉ
信号線９４２と一体的に形成されており、第２層に位置
するゲート電極９３６は、第３層に配設される金属走査
線９４３に接続されている。
【０２８７】他方、３行２列の６画素を有するブロック
９２２と５行２列の１０画素を有するブロック９２３で
は、第１層に位置する結晶質Ｓｉ薄膜９３２は、第３層
に配設される金属信号線９４４に接続されており、第２
層に位置するゲート電極９３６は、同じく第２層に配設
されるｎ+結晶質Ｓｉ走査線９４１と一体的に形成され
ている。
【０２８８】そして、ブロック９２１のｎ+結晶質Ｓｉ
信号線９４２とブロック９２３の金属信号線９４４と
は、コンタクトホール９４６を通じて接続されている。
同様に、ブロック９２２の金属信号線９４４とブロック
９２４のｎ+結晶質Ｓｉ信号線９４２とは、コンタクト
ホール９４７を通じて接続されている。
【０２８９】さらに、ブロック９２１の金属走査線９４
３とブロック９２２のｎ+結晶質Ｓｉ走査線９４１と
は、コンタクトホール９４８を通じて接続されている。
同様に、ブロック９２３のｎ+結晶質Ｓｉ走査線９４１
とブロック９２４の金属走査線９４３とは、コンタクト
ホール９４９を通じて接続されている。
【０２９０】この画素アレイ９２０は、以上のように構
成されるので、配線抵抗、コンタクトホールの個数、お
よび、金属配線の面積と長さを最適に選択することが可
能である。その結果、高精細でコントラストが高く、多
階調の画像を表示するＬＣＤが容易かつ安価に製造可能
である。
【０２９１】＜B-16．第１６実施例＞図８０は、第１６
実施例の画素アレイ９５０の平面図である。この画素ア
レイ９５０では、制御された電流をＩＴＯで構成される
画素電極９５１に供給するＴＦＴの能動層としての結晶
質Ｓｉ薄膜９５２は、シリサイドを有する信号線９５４
と一体に構成されいる。また、結晶質Ｓｉ薄膜９５２に
対向し、ｎ+結晶質Ｓｉで構成されるゲート電極９５６
は、同じくシリサイドを有する走査線９５３と一体に構
成されている。走査線９５３と信号線９５４は、互いに
立体交差するように配設されている。
【０２９２】ゲート電極と走査線とが一体に構成され、
能動層と信号線とが一体に構成されるので、それらの間
を接続するためのコンタクトホールを必要としない。し
たがって、画素アレイ９５０は構造が簡単であるととも
に、製造工程が簡略化される。また、コンタクトホール
におけるコンタクト不良の発生も少ないので、製品とし
ての装置の歩留まりが良好である。さらに、シリサイド
（金属−Ｓｉ化合物）は、導電率が高いので、走査線あ
るいは信号線の配線抵抗を低く抑えることができるとい
う利点がある。
【０２９３】図８１は、画素アレイ９５０と駆動回路と
が共通のガラス基板の上に形成されたＬＣＤの主要部を
示す正面断面図である。図８１には、画素電極９５１へ
制御された電流を供給するＴＦＴ９７０と、このＴＦＴ
９７０を駆動する駆動回路９８０とが、図示されてい
る。駆動回路９８０はＣＭＯＳトランジスタの構造を有
し、ｎチャネルＭＯＳ型のＴＦＴ９８０ａとｐチャネル
ＭＯＳ型のＴＦＴ９８０ｂとが相補的に結合して成る。
これらのＴＦＴ９７０、９８０ａ、９８０ｂは、いずれ
も結晶質シリコンＴＦＴである。
【０２９４】ガラス基板７０１の上にはＳｉＯ2で構成
されるバッファ層９６１が形成されており、このバッフ
ァ層９６１の上には、ＴＦＴ９７０の能動層である結晶
質Ｓｉ薄膜９５２、ＴＦＴ９８０ａの能動層である結晶
質Ｓｉ薄膜９６３、およびＴＦＴ９８０ｂの能動層であ
る結晶質Ｓｉ薄膜９６４が、選択的に形成されている。
そして、ＳｉＯ2で構成された島状のゲート絶縁膜９６
５を挟んで、結晶質Ｓｉ薄膜９５２にはゲート電極９７
２が対向しており、同様に、結晶質Ｓｉ薄膜９６３には
ゲート電極９７３、結晶質Ｓｉ薄膜９６４にはゲート電
極９７４が、それぞれ対向している。
【０２９５】結晶質Ｓｉ薄膜９５２は延長部分９５２ａ
を有しており、この延長部分９５２ａには、ゲート絶縁
膜９６５を挟んで容量電極９７１が対向している。これ
らの延長部分９５２ａａおよび容量電極９７１は、保持
容量の一対の電極を構成している。ゲート電極９７２、
９７３、９７４、および容量電極９７１は、いずれもｎ
+結晶質Ｓｉ薄膜で構成されている。また、ゲート電極
９７２、９７３、９７４、および、容量電極９７１の上
部には、シリサイド層９７６、９７７、９７８、およ
び、９７５がそれぞれ形成されている。
【０２９６】結晶質Ｓｉ薄膜９５２には、画素電極９９
２が接続されている。また、結晶質Ｓｉ薄膜９５２のド
レイン領域およびソース領域には、シリサイド層９８
１、９８２がそれぞれ形成されている。同様に、結晶質
Ｓｉ薄膜９８０ａのソース領域およびドレイン領域に
は、シリサイド層９８３、９８４がそれぞれ形成されて
おり、結晶質Ｓｉ薄膜９８０ｂのドレイン領域およびソ
ース領域には、シリサイド層９８５、９８６がそれぞれ
形成されている。また、結晶質Ｓｉ薄膜９８０ａのドレ
イン領域と結晶質Ｓｉ薄膜９８０ｂのドレイン領域と
は、高融点金属の窒化物で構成される架橋９８７を通じ
て互いに接続されている。
【０２９７】さらに、各結晶質Ｓｉ薄膜９５２、９８０
ａ、９８０ｂ、および容量電極９７１、ゲート電極９７
２、９７３、９７４は、ＳｉＯ2で構成される絶縁層９
９１で覆われており、画素電極９９２はこの絶縁層９９
１に設けられたコンタクトホールを通じて結晶質Ｓｉ薄
膜９５２と接続されている。
【０２９８】なお、図示を略するが、シリサイド層９８
１を含むゲート電極９７２は、走査線９５３と一体的に
構成されており、結晶質Ｓｉ薄膜９５２におけるシリサ
イド層９８２を含むドレイン領域は、信号線９５４と一
体的に構成されている。
【０２９９】また、画素電極９９２は、信号線９５４、
走査線９５３のいずれとも異なる最上層に配設されるの
で、異物の介在やパターンズレによってそれらが短絡す
る恐れがない。また、図８１に示すように画素電極９９
２と信号線９５４との間には、縦方向（ガラス基板７０
１の主面に垂直な方向）に一定の距離があるので、水平
方向（ガラス基板７０１の主面に沿った方向）の間隔Ｌ
dsを狭くしても、寄生容量Ｃdsは低い値にとどまる。
【０３００】このため、ＬＣＤ９６０では、水平方向の
間隔Ｌdsを従来装置に比べて、少なくとも縦方向の距離
分、すなわち絶縁層９９１の厚さ分だけ、短縮すること
が可能である。例えば、図８０に示すように、信号線９
５４と画素電極９９２との間の平面上の間隔を、例えば
２μｍ〜３μｍ程度にまで狭く設定することが可能であ
る。このため、ＬＣＤ９６０では、開口率を従来装置に
おける値である４０％から、例えば５０％にまで改善す
ることが可能である。
【０３０１】図８２〜図８９は、ＬＣＤ９６０の製造工
程図である。ＬＣＤ９６０を製造するには、まず図８２
に示すように、装置１００を用いて、ガラス基板７０１
の上に、ＳｉＯ2で構成されるバッファ層９６１、結晶
質Ｓｉ薄膜１００１、および、ＳｉＯ2で構成されるゲ
ート絶縁膜９６５を、この順に連続的に形成する。これ
らの３層の薄膜が形成される期間では、ガラス基板７０
１は照射室８へ挿入されたままである。
【０３０２】つぎに、試料を照射室８の外に取り出した
後、図８３に示すように、ゲート絶縁膜９６５および結
晶質Ｓｉ薄膜１００１を選択的にエッチングすることに
よって、島状の結晶質Ｓｉ薄膜１００２、１００３、１
００４、および所定のパターンを有する信号線９５４を
形成する。
【０３０３】つぎに、図８４に示すように、結晶質Ｓｉ
薄膜１００３、１００４の全体と、結晶質Ｓｉ薄膜１０
０２の一部を覆うように、フォトレジスト膜１００６を
試料の上面に選択的に形成する。その後、このフォトレ
ジスト膜１００６をマスクとしてｎ型不純物を選択的に
導入することによって、結晶質Ｓｉ薄膜１００２の一部
に保持容量の電極９５２ａを形成する。その後、フォト
レジスト膜１００６は除去される。
【０３０４】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０３０５】つぎに、再び装置１００を用いて、ゲート
絶縁膜９６５の上面に、結晶質Ｓｉ薄膜を形成する。こ
の結晶質Ｓｉ薄膜は、容量電極９７１、ゲート電極９７
２、９７３、９７４に加えて走査線９５３となるべき薄
膜である。このとき、反応ガス供給管１３からはシラン
ガスなどのＳｉの原料ガスとともに、ホスフィンガスな
どのｎ型不純物を含んだガスを同時に供給する。
【０３０６】その結果、結晶質Ｓｉ薄膜は、ｎ型不純物
を高濃度に含んだｎ+Ｓｉ薄膜として形成される。その
後、この結晶質Ｓｉ薄膜とゲート絶縁膜９６５とに選択
的エッチングを施すことによって、図８５に示すよう
に、島状の容量電極９７１、およびゲート電極９７２、
９７３、９７４、並びに、所定のパターンを有する走査
線９５３を形成する。
【０３０７】つぎに、図８６に示すように、試料の上面
にフォトレジスト膜１００７を選択的に形成する。フォ
トレジスト膜１００７は、結晶質Ｓｉ薄膜１００４を覆
うように形成される。そして、このフォトレジスト膜１
００７をマスクとしてｎ型不純物を導入することによっ
て、結晶質Ｓｉ薄膜１００２、１００３にドレイン領域
およびソース領域を形成し、その結果、結晶質Ｓｉ薄膜
９５２、９６３を得る。このとき同時に、信号線９５４
にもｎ型不純物が導入される。
【０３０８】つぎに、図８７に示すように、試料の上面
にフォトレジスト膜１００８を選択的に形成する。フォ
トレジスト膜１００８は、結晶質Ｓｉ薄膜９５２、９６
３を覆うように形成される。そして、このフォトレジス
ト膜１００８をマスクとしてｐ型不純物を導入すること
によって、結晶質Ｓｉ薄膜１００４にドレイン領域およ
びソース領域を形成し、その結果、結晶質Ｓｉ薄膜９６
４を得る。その後、フォトレジスト膜１００８は除去さ
れる。
【０３０９】なお、ｐ型不純物の導入は、Ｂ2Ｈ6 +およ
びＨ2 +のイオンを上方から打ち込むことによって遂行さ
れる。このため、活性化のためのアニール工程は、３０
０゜Ｃで実行可能である。
【０３１０】つぎに、図８８に示すように、容量電極９
７１とその下層に位置するゲート絶縁膜９６５の側壁に
サイドウォール１００９を形成する。同時に、容量電極
９７２、９７３、９７４とそれらの下層に位置するゲー
ト絶縁膜９６５の側壁にも、サイドウォール１００９を
形成する。サイドウォール１００９は、試料表面に酸化
膜を形成した後、この酸化膜にエッチバックを施すとい
う周知技術を用いて形成される。
【０３１１】つぎに、例えばＭｏなどの高融点金属を蒸
着等によって試料の上面に堆積した後、Ｓｉとの化合反
応（シリサイデーション）を行わせる。シリサイデーシ
ョンは、Ｎ2（窒素）ガスまたはＮＨ3ガスの雰囲気中
で、ランプアニール処理を施すことによって遂行され
る。その結果、高融点金属の中でＳｉ薄膜と接触する部
分においてシリサイドが形成されると同時に、Ｓｉ薄膜
と接触しない部分では高融点金属の窒化物が生成され
る。
【０３１２】その後、不要な高融点金属窒化物を選択的
に除去する。その結果、図８９に示すように、容量電極
９７１、および、ゲート電極９７２、９７３、９７４の
上面に、シリサイド層９７５、９７６、９７７、９７８
がそれぞれ形成される。また、結晶質Ｓｉ薄膜９５２、
９６３、９６４のドレイン領域およびソース領域の上面
にも、シリサイド層９８１〜９８６が形成される。ま
た、図示を略するが、走査線９５３および信号線９５４
の上面にも、同様にシリサイド層が形成される。
【０３１３】高融点金属の窒化物の除去を行う際にマス
クを施すことによって、結晶質Ｓｉ薄膜９６３のドレイ
ン領域と結晶質Ｓｉ薄膜９６４のドレイン領域との間に
形成された高融点金属の窒化物のみは選択的に残され
る。その結果、高融点窒化物で構成される架橋９８７が
形成される。
【０３１４】つぎに、図８１に戻って、プラズマＣＶＤ
法を用いて、容量電極９７１、ゲート電極９７２、９７
３、９７４、および、結晶質Ｓｉ薄膜９５２、９８０
ａ、９８０ｂを覆うように、ＳｉＯ2を試料の上面に堆
積することによって絶縁層９９１を得る。その後、この
絶縁層９９１にコンタクトホールを形成した後、絶縁層
９９１の上にＩＴＯを堆積する。そして、堆積されたＩ
ＴＯを選択的に除去することによって、コンタクトホー
ルを通じて結晶質Ｓｉ薄膜９５２と接続する画素電極９
９２が得られる。以上の工程によって、ＬＣＤ９６０が
製造される。
【０３１５】以上のように、ゲート電極９７２と走査線
９５３とが一つの工程で同時に形成されるとともに、結
晶質Ｓｉ薄膜９５２と信号線９５４とが一つの工程で同
時に形成される。このため、製造工程が簡略であり、し
かも製造コストが低廉である。
【０３１６】図９０は、各種のシリサイドとその特性を
示す表形式の説明図である。図９０から解るように、シ
リサイドを構成する高融点金属として、Ｍｏ、Ｃｒ、Ｃ
ｏ、あるいはＰｔを使用するならば、ＬＣＤ９６０を製
造するための全工程を５５０゜Ｃ以下の処理温度で遂行
可能である。このときには、ガラス基板７０１としてコ
ーニング社の＃７０５９を使用可能である。さらに、高
融点金属として、Ｐｔを使用するならば、全工程を３０
０゜Ｃ以下の処理温度で遂行可能である。このときに
は、ガラス基板７０１として、さらに安価な並板ガラス
あるいは耐熱樹脂等も使用可能となる。
【０３１７】また、Ｓｉ層の上へのシリサイド層の形成
と、窒化物による架橋９８７の形成とが同時に行われ
る。このように、シリサイド化にともなって、Ｓｉのな
い領域における配線パターンを同時に形成可能である。
このため、配線の自由度が拡大するとともに、少ない手
間で自由に配線を行うことができるという利点がある。
【０３１８】以上のように、ＬＣＤ９６０は容易かつ低
廉な方法で製造可能である。また、結晶質Ｓｉ薄膜とガ
ラス基板７０１との間に設けられたバッファ層９６１は
なくてもよい。そうすることによって、製造方法が一層
簡略となり、製造コストが低廉となる。
【０３１９】＜B-17．第１７実施例＞図９１は、第１７
実施例のＴＦＴの正面断面図である。このＴＦＴ１０１
０は、画素アレイ９５０を構成可能な別のＴＦＴの一例
である。図９１に示すように、ＴＦＴ１０１０は逆スタ
ガ構造を有しており、したがって、このＴＦＴ１０１０
を画素アレイ９５０へ使用する際には、走査線９５３が
第１層に配設され、信号線９５４がその上の第２層に配
設される。すなわち、走査線９５３と信号線９５４の上
下関係が、ＬＣＤ９６０とは逆の関係となる。
【０３２０】図９１に示すように、ＴＦＴ１０１０で
は、ガラス基板７０１の上に、ＳｉＯ 2で構成されるバ
ッファ層１０１１が形成されている。そして、このバッ
ファ層１０１１の上には、ｎ+結晶質Ｓｉで構成される
ゲート電極１０１２が形成されている。このゲート電極
１０１２の表面には、シリサイド層１０１３が形成され
ている。
【０３２１】バッファ層１０１１の上にはさらに、この
ゲート電極１０１２を覆うように、ゲート絶縁膜１０１
４が形成されている。ゲート絶縁膜１０１４は、ＳｉＮ
xあるいはＳｉＯ2で構成されている。このゲート絶縁膜
１０１４の上には、結晶質Ｓｉ薄膜１０２０が形成され
ている。結晶質Ｓｉ薄膜１０２０は、チャネルとして機
能するその中央領域がゲート電極１０１２の上方に位置
するように形成される。
【０３２２】チャネル領域１０２１の上には、上部絶縁
膜１０１５が形成されている。この上部絶縁膜１０１５
は、ＳｉＮxまたはＳｉＯ2で構成されている。結晶質Ｓ
ｉ薄膜１０２０におけるチャネル領域１０２１の両側
は、それぞれソース領域１０２２およびドレイン領域１
０２３であり、これらの層にはｎ型不純物が高濃度にド
ープされている。ソース領域１０２２およびドレイン領
域１０２３の上面には、シリサイド層１０２５、１０２
６がそれぞれ形成されている。
【０３２３】また、図示を略するが、シリサイド層１０
１３を含むゲート電極１０１２は、走査線９５３と一体
的に構成されており、シリサイド層１０２６を含むドレ
イン領域１０２３は、信号線９５４と一体的に構成され
ている。このため、それらの間を接続するためのコンタ
クトホールを必要としない。
【０３２４】図９２〜図９７は、図９１に示したＴＦＴ
１０１０の製造方法を示す製造工程図である。ＴＦＴ１
０１０を製造するには、まず図９２に示すように、装置
１００を用いて、ガラス基板７０１の上に、ＳｉＯ2ま
たはＳｉＮxで構成されるバッファ層１０１１および結
晶質Ｓｉ薄膜１０３１を、この順に連続的に形成する。
これらの二層の薄膜が形成される期間を通じて、ガラス
基板７０１は照射室８へ挿入されたままである。
【０３２５】この結晶質Ｓｉ薄膜１０３１は、ゲート電
極１０１２に加えて走査線９５３となるべき薄膜であ
る。結晶質Ｓｉ薄膜１０３１を形成する工程では、反応
ガス供給管１３からはシランガスなどのＳｉの原料ガス
とともに、ホスフィンガスなどのｎ型不純物を含んだガ
スを同時に供給する。その結果、結晶質Ｓｉ薄膜１０３
１は、ｎ型不純物を高濃度に含んだｎ+Ｓｉ薄膜として
形成される。
【０３２６】つぎに、この結晶質Ｓｉ薄膜１０３１に選
択的エッチングを施すことによって、図９３に示すよう
に、島状のゲート電極１０１２を形成する。その後、Ｍ
ｏなどの高融点金属を試料の上面に堆積した後、シリサ
イデーションを施す。その結果、ゲート電極１０１２の
表面にはシリサイド層１０１３が形成される。シリサイ
デーションの後、未反応の高融点金属は除去される。
【０３２７】つぎに、図９４に示すように、再び装置１
００を用いて、バッファ層１０１１の上に、ＳｉＯ2ま
たはＳｉＮxで構成されるゲート絶縁膜１０１４、結晶
質Ｓｉ薄膜１０３０、およびＳｉＯ2またはＳｉＮxで構
成される上部絶縁膜１０１５を、この順に連続的に形成
する。これらの３層の薄膜が形成される期間を通じて、
試料は照射室８へ挿入されたままである。ゲート絶縁膜
１０１４は、シリサイド層１０１３を覆うように形成さ
れる。
【０３２８】つぎに、試料を照射室８の外に取り出した
後、図９５に示すように、形成された３層の薄膜に選択
的エッチングを施す。その結果、結晶質Ｓｉ薄膜１０３
０が、ＴＦＴ１０１０の能動層としての結晶質Ｓｉ薄膜
１０２０、および信号線９５４の形状にパターン成型さ
れる。
【０３２９】つぎに、図９６に示すように、裏面露光を
用いた写真製版技術によって、上部絶縁膜１０１５をゲ
ート電極１０１２の直上部のみ残して除去する。その
後、図９７に示すように、上部絶縁膜１０１５をマスク
として、上方からｎ型不純物を導入する。その結果、結
晶質Ｓｉ薄膜１０３０に、ゲート電極１０１２に対向す
るチャネル領域１０２１、その両側に位置するソース領
域１０２２、およびドレイン領域１０２３が、自己整合
的に形成される。すなわち、結晶質Ｓｉ薄膜１０２０が
出来上がる。また、この工程によって、信号線９５４に
もｎ型不純物が導入される。
【０３３０】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０３３１】つぎに、図９１に戻って、Ｍｏなどの高融
点金属を試料の上面に堆積した後、シリサイデーション
を施す。その結果、ソース領域１０２２およびドレイン
領域１０２３の上面にシリサイド層１０２５、１０２６
がそれぞれ形成される。また、図示を略するが、この工
程によって、信号線９５４の上面にもシリサイド層が形
成される。シリサイデーションの後、未反応の高融点金
属は除去される。以上の工程によって、ＴＦＴ１０１０
が形成される。
【０３３２】以上のように、ゲート電極１０１２と走査
線９５３とが一つの工程で同時に形成されるとともに、
結晶質Ｓｉ薄膜１０２０と信号線９５４とが一つの工程
で同時に形成される。このため、製造工程が簡略であ
り、しかも製造コストが低廉である。また、ＬＣＤ９６
０の製造方法と同様に、シリサイドを構成する高融点金
属として、Ｍｏ、Ｃｒ、Ｃｏ、あるいはＰｔを使用する
ならば、ＴＦＴ１０１０を製造するための全工程を５５
０゜Ｃ以下の処理温度で遂行可能である。さらに、高融
点金属として、Ｐｔを使用するならば、全工程を３００
゜Ｃ以下の処理温度で遂行可能である。
【０３３３】以上のように、ＴＦＴ１０１０は容易かつ
低廉な方法で製造可能である。また、結晶質Ｓｉ薄膜と
ガラス基板７０１との間に設けられたバッファ層１０１
１はなくてもよい。そうすることによって、製造方法が
一層簡略となり、製造コストが低廉となる。
【０３３４】＜B-18．第１８実施例＞上述した各実施例
において、装置１００を用いて二層あるいは多層の薄膜
を連続的に形成する期間を通じて、試料としての基板１
１の温度（基板温度）を一定に保持することによって、
さらに効率の良い成膜が可能となる。
【０３３５】例えば、第３実施例のＴＦＴ７００を製造
する方法において、装置１００を用いて図３９の工程を
実行する際に、基板温度を一定温度、例えば１００゜Ｃ
に保持しつつ、ゲート絶縁膜７０２、結晶質Ｓｉ薄膜７
２０、および絶縁膜７２１を、この順に連続的に形成し
てもよい。そうすることによって、基板温度が所定の温
度へ変化するのを待つことなく、一つの層の形成後につ
ぎの新たな層の形成に直ちに移行することが可能とな
る。すなわち、この実施例の方法では、多層構造の薄膜
の形成を、さらに能率的に行い得るという利点がある。
【０３３６】＜B-19．第１９実施例＞図９８は、第１９
実施例のＬＣＤの正面断面図である。このＬＣＤ１０３
０の平面構造は、図１４３に示したＬＣＤ６５０と同様
であり、図９８は図１４３におけるＡ−Ａ’切断線に沿
った断面図に相当する。
【０３３７】図９８に示すように、ＬＣＤ１０３０で
は、ガラス基板７０１の上に、画素電極１０３６へ制御
された電流を供給するためのＴＦＴの能動層としての結
晶質Ｓｉ薄膜１０４０が形成されている。結晶質Ｓｉ薄
膜１０４０のドレイン領域１０４２とソース領域１０４
３に挟まれたチャネル領域１０４１には、例えばＳｉＯ
2で構成されるゲート絶縁膜１０４４を挟んで、結晶質
Ｓｉで構成されるゲート電極１０４５が対向している。
【０３３８】ガラス基板７０１の上には、さらに、信号
線１０３３が配設されている。この信号線は結晶質Ｓｉ
薄膜で構成されており、ＬＣＤ１０３０の製造工程にお
いて、結晶質Ｓｉ薄膜１０４０と同時に形成される。こ
の信号線１０３３の上層には、ゲート絶縁膜１０４４と
同一材料で構成される絶縁膜１０３２を挟んで、シール
ド電極１０３１が設けられている。このシールド電極
は、ゲート電極１０４５と同一材料で構成されており、
ＬＣＤ１０３０の製造工程において、ゲート電極１０４
５と同時に形成される。
【０３３９】ガラス基板７０１の上にはさらに、結晶質
Ｓｉ薄膜１０４０、ゲート電極１０４５、シールド電極
１０３１、および信号線１０３３等を覆うように、Ｓｉ
Ｏ2等で構成される絶縁層１０３５が形成されている。
画素電極１０３６は、この絶縁層１０３５の上に形成さ
れており、しかも絶縁層１０３５に設けられたコンタク
トホールを通じてソース領域１０４３と接続されてい
る。
【０３４０】シールド電極１０３１は、図１４３の平面
図上で画素電極１０３６と信号線１０３３との境界を覆
うように設けられており、しかも、画素電極１０３６が
設けられる層と信号線１０３３が設けられる層の間の層
内に設けられている。また、シールド電極１０３１に
は、例えば接地電位などの安定電位が接続される。そう
することによって、シールド電極１０３１は信号線１０
３３と画素電極１０３６の間のクロストークを抑える働
きをなす。
【０３４１】なお、ゲート電極１０４５、ドレイン領域
１０４２、ソース領域１０４３、およびシールド電極１
０３１の上面には、シリサイド層が形成されている。そ
うすることで、これらの各層における抵抗率が低減され
る。シールド電極１０３１の抵抗率が低減することによ
って、クロストークを抑える効果も高まる。絶縁膜で構
成されるサイドウォール１０３４は、これらのシリサイ
ド層を形成するために設けられたものである。
【０３４２】以上に説明したように、シールド電極１０
３１は、画素電極１０３６と信号線１０３３の間の層内
に設けられている。このため、信号線１０３３とシール
ド電極１０３１との間、および、画素電極１０３６とシ
ールド電極１０３１との間の距離を十分に狭く設定する
ことが可能である。そうすることによって、シールド電
極１０３１の効果、すなわち画素電極１０３６と信号線
１０３３との間のクロストークを抑える効果が、従来装
置に比べて飛躍的に高められる。
【０３４３】図９９は、信号線と画素電極との間の間隔
Ｌdsと寄生容量Ｃdsとの間の関係をグラフに表したもの
であり、従来装置であるＬＣＤ９５０とこの実施例のＬ
ＣＤ１０３０とを比較して示している。図９９から解る
ように、ＬＣＤ１０３０では、ＬＣＤ９５０に比べて、
寄生容量Ｃdsが著しく低減されている。
【０３４４】＜B-20．第２０実施例＞つぎに第２０実施
例の装置について説明する。
【０３４５】＜B-20-1．装置の構成＞図１００は、第２
０実施例のＬＣＤの正面断面図である。このＬＣＤ１０
５０では、制御された電流を画素電極へ供給するＴＦＴ
１０５２と、このＴＦＴ１０５２を駆動する駆動回路を
構成するバイポーラ型のＴＦＴ１０５１とが、共通のガ
ラス基板７０１の上に形成されている。ＴＦＴ１０５１
はさらに、ＮＰＮ型のＴＦＴ１０５３とＰＮＰ型のＴＦ
Ｔ１０５４とを有している。ＴＦＴ１０５２は、ＮＭＯ
Ｓ型のＦＥＴである。また、ガラス基板７０１の上には
さらに、ＴＦＴ１０５２に隣接して保持容量１０５５が
設けられている。
【０３４６】ガラス基板７０１の上にはＳｉＯ2で構成
されるバッファ層１０６１が形成されている。ＮＰＮ型
のＴＦＴ１０５３では、このバッファ層１０６１の上
に、金属薄膜で構成されるコレクタ電極１０８１を挟ん
で、結晶質Ｓｉ薄膜で構成されるコレクタ層１０６２が
形成されている。このコレクタ層１０６２の上に、同じ
く結晶質Ｓｉ薄膜で構成されるベース層１０６４が形成
されており、さらにこのベース層１０６４の上に、結晶
質Ｓｉ薄膜で構成されるエミッタ層１０６６が形成され
ている。
【０３４７】第２層に位置するベース層１０６４は、Ｓ
ｉＯ2で構成される絶縁膜１０６８に設けられた開口部
を通じて、最下層（第１層）のコレクタ層１０６２と接
続されており、最上層（第３層）に位置するエミッタ層
１０６６は、同じくＳｉＯ2で構成される絶縁層１０７
６に設けられた開口部を通じて第２層のベース層１０６
４に接続されている。コレクタ層１０６２は、ｎ-領域
１０６２ａとｎ+領域１０６２ｂとを有しており、ベー
ス層１０６４は、ｐ-領域１０６４ａとｐ+領域１０６４
ｂとを有している。そして、エミッタ層１０６６は、ｎ
+領域で構成されている。
【０３４８】ＰＮＰ型である他方のＴＦＴ１０５４は、
ＴＦＴとは対称的な構成となっている。すなわち、バッ
ファ層１０６１の上に、金属薄膜で構成されるコレクタ
電極１０８２を挟んで、結晶質Ｓｉ薄膜で構成されるコ
レクタ層１０６３が形成されている。そして、このコレ
クタ層１０６３の上に、同じく結晶質Ｓｉ薄膜で構成さ
れるベース層１０６５が形成されており、さらにこのベ
ース層１０６５の上に、結晶質Ｓｉ薄膜で構成されるエ
ミッタ層１０６７が形成されている。
【０３４９】第２層に位置するベース層１０６５は、絶
縁膜１０６８に設けられた開口部を通じて、最下層のコ
レクタ層１０６３と接続されており、最上層に位置する
エミッタ層１０６７は、絶縁層１０７６に設けられた開
口部を通じて第２層のベース層１０６５に接続されてい
る。コレクタ層１０６３は、ｐ-領域１０６３ａとｐ+領
域１０６３ｂとを有しており、ベース層１０６５は、ｎ
-領域１０６５ａとｎ+領域１０６５ｂとを有している。
そして、エミッタ層１０６７は、ｐ+領域で構成されて
いる。
【０３５０】ＮＭＯＳ型のＴＦＴ１０５２では、能動層
として機能する結晶質Ｓｉ薄膜１０７１が、バッファ層
１０６１の上に形成されている。この結晶質Ｓｉ薄膜１
０７１は、ソース領域１０７１ａ、チャネル領域１０７
１ｂ、およびドレイン領域１０７１ｃを有している。こ
れらの中のソース領域１０７１ａおよびドレイン領域１
０７１ｃには、ｎ型不純物が高濃度にドープされてい
る。そして、チャネル領域１０７１ｂには、ゲート絶縁
膜１０７４を挟んでゲート電極１０７４が対向してい
る。ゲート絶縁膜１０７４はＳｉＯ2で構成されてお
り、ゲート電極１０７４はｎ型不純物を高濃度にドープ
された結晶質Ｓｉ薄膜で構成されている。
【０３５１】ソース領域１０７１ａには、ｎ型不純物を
高濃度にドープされた結晶質Ｓｉ薄膜で構成される信号
線１０７５が接続されている。この信号線１０７５は、
絶縁層１０７６によって、ゲート電極１０７２と電気的
に絶縁されている。
【０３５２】保持容量１０５５では、ｎ-結晶質Ｓｉ薄
膜で構成される容量電極１０７７が、金属薄膜１０８３
を挟んでバッファ層１０６１の上に形成されている。こ
の容量電極１０７７は、結晶質Ｓｉ薄膜１０５２とは一
体的に構成されている。そして、この容量電極１０７７
には、ゲート絶縁膜１０７４を挟んで、もう一つの容量
電極１０７３が対向している。この容量電極１０７３
は、ゲート電極１０７２と同様にｎ+結晶質Ｓｉ薄膜で
構成されている。そして、容量電極１０７３は絶縁層１
０７６で覆われている。
【０３５３】ＴＦＴ１０５１は、その能動層が結晶質Ｓ
ｉ薄膜で構成されるので、内部欠陥の少ない実用的なバ
イポーラ型のＴＦＴとして機能する。すなわち、ＬＣＤ
１０５０では、特性の良好なバイポーラ型のＴＦＴ１０
５１を備えることによってアナログ信号による多階調表
示を可能にする駆動回路が、画素電極等と共通のガラス
基板７０１の上に設けられている。しかも、ＬＣＤ１０
５０は、以下に例示するように、アモルファスＴＦＴを
備えるＬＣＤと同程度ないしそれよりも容易に製造可能
である。
【０３５４】＜B-20-2．製造方法＞図１０１〜図１１３
は、このＬＣＤ１０５０の製造工程図である。ＬＣＤ１
０５０を製造するには、まず、図１０１に示すように、
ガラス基板７０１の上に、ＳｉＯ2で構成されるバッフ
ァ層１０６１を形成する。その後、金属を蒸着等によっ
て堆積した後、これを選択的に除去することによって、
所定のパターンに成型された金属薄膜１０９２を形成す
る。つづいて、装置１００を用いて、バッファ層１０６
１および金属薄膜１０９２の上に、結晶質Ｓｉ薄膜１０
９１を形成する。なお、バッファ層１０６１も、好まし
くは装置１００を用いて形成される。
【０３５５】つぎに、図１０２に示すように、金属薄膜
１０９２および結晶質Ｓｉ薄膜１０９１を選択的に除す
ることによって、それらを所定のパターンに成型する。
その結果、コレクタ電極１０８１、１０８２、金属薄膜
１０８３、および、結晶質Ｓｉ薄膜１０９３、１０９
４、１０９５が形成される。結晶質Ｓｉ薄膜１０９３、
１０９４は、それぞれコレクタ層１０６２、１０６３の
形状に成型された結晶質Ｓｉ薄膜であり、結晶質Ｓｉ薄
膜１０９５は、結晶質Ｓｉ薄膜１０７１と容量電極１０
７７とが一体化された形状に成型された結晶質Ｓｉ薄膜
である。
【０３５６】つぎに、図１０３に示すように、フォトレ
ジスト膜１１０１を試料の上面に選択的に形成する。フ
ォトレジスト膜１１０１は、結晶質Ｓｉ薄膜１０９４の
全体と、結晶質Ｓｉ薄膜１０９５の一部を覆うように形
成される。その後、このフォトレジスト膜１１０１をマ
スクとして低濃度のｎ型不純物を選択的に導入する。そ
の結果、結晶質Ｓｉ薄膜１０９３がｎ-結晶質Ｓｉ薄膜
へと転換される。同時に、結晶質Ｓｉ薄膜１０９５の一
部にｎ-結晶質Ｓｉで構成される容量電極１０７７が形
成されるとともに、容量電極１０７７を含む結晶質Ｓｉ
薄膜１０９５の一部領域がｎ-結晶質Ｓｉへと転換され
る。その後、フォトレジスト膜１１０１は除去される。
【０３５７】なお、ｎ型不純物の導入は、ＰＨ3 +および
Ｈ2 +のイオンを上方から打ち込むことによって達成され
る。このため、活性化のためのアニール工程は、３００
゜Ｃで実行可能である。
【０３５８】つぎに、図１０４に示すように、試料の上
面にフォトレジスト膜１１０２を選択的に形成する。フ
ォトレジスト膜１１０２は、結晶質Ｓｉ薄膜１０９３の
全体と、容量電極１０７７を含む結晶質Ｓｉ薄膜１０９
５の一部、を覆うように形成される。そして、このフォ
トレジスト膜１１０２をマスクとして低濃度のｐ型不純
物を導入する。その結果、結晶質Ｓｉ薄膜１０９３はｐ
-結晶質Ｓｉ薄膜へ転換される。同時に、結晶質Ｓｉ薄
膜の残りの一部、すなわち図１０３の工程でｎ -結晶質
Ｓｉへと転換されなかった領域が、ｐ-結晶質Ｓｉ薄膜
へと転換される。その後、フォトレジスト膜１１０２は
除去される。
【０３５９】なお、ｐ型不純物の導入は、Ｂ2Ｈ6 +およ
びＨ2 +のイオンを上方から打ち込むことによって遂行さ
れる。このため、活性化のためのアニール工程は、３０
０゜Ｃで実行可能である。
【０３６０】つぎに、ＳｉＯ2で構成される絶縁膜１０
６８を試料の全面に堆積した後、結晶質Ｓｉ薄膜１０９
３および１０９４の上面の一部において、この絶縁膜１
０６８に開口部を設ける。その後、再び装置１００を用
いて、絶縁膜１０６８の上面に、結晶質Ｓｉ薄膜１０９
６を形成する。この結晶質Ｓｉ薄膜１０９６は、後工程
でベース層１０６４、１０６５、容量電極１０７３、お
よびゲート電極１０７２となるべき薄膜である。
【０３６１】つぎに、図１０６に示すように、結晶質Ｓ
ｉ薄膜１０９６および絶縁膜１０６８に選択的エッチン
グを施すことによって、ベース層１０６４の形状の結晶
質Ｓｉ薄膜１１２１、ベース層１０６５の形状の結晶質
Ｓｉ薄膜１０９４、容量電極の形状の結晶質Ｓｉ薄膜１
１２３、および、ゲート電極１０７２の形状の結晶質Ｓ
ｉ薄膜１１２４が形成される。また、それと同時に、絶
縁膜１０６８からゲート絶縁膜１０７４が形成される。
【０３６２】その後、結晶質Ｓｉ薄膜１１２１を覆うよ
うに、フォトレジスト膜１１０３を試料の上面に選択的
に形成し、このフォトレジスト膜１１０３をマスクとし
て低濃度のｎ型不純物を導入する。その結果、結晶質Ｓ
ｉ薄膜１１２２、１１２３、１１２４がｎ-結晶質Ｓｉ
薄膜へと転換される。なお、ｎ型不純物の導入は、ＰＨ
3 +およびＨ2 +のイオンを上方から打ち込むことによって
達成される。
【０３６３】つぎに、図１０７に示すように、フォトレ
ジスト膜１１０４を試料の上面に選択的に形成する。フ
ォトレジスト膜１１０４は、結晶質Ｓｉ薄膜１１２１を
露出させるとともに、結晶質Ｓｉ薄膜１１２２、１１２
３、１１２４を覆うように形成される。その後、このフ
ォトレジスト膜１１０４をマスクとして、比較的濃度の
低いｐ型不純物を導入する。その結果、結晶質Ｓｉ薄膜
１１２１がｐ-結晶質Ｓｉ薄膜へと転換される。なお、
ｐ型不純物の導入は、Ｂ2Ｈ6 +およびＨ2 +のイオンを上
方から打ち込むことによって遂行される。
【０３６４】つぎに、図１０８に示すように、フォトレ
ジスト膜１１０５を試料の上面に選択的に形成する。こ
のフォトレジスト膜１１０５は、結晶質Ｓｉ薄膜１１２
１の全体、および、結晶質Ｓｉ薄膜１１２２のｎ+領域
１０６５ｂに相当する領域を除く部分を覆うように形成
される。また、結晶質Ｓｉ薄膜１０９３のｎ+領域１０
６２ｂに相当する部分では、絶縁膜１０６８が選択的に
除去される。
【０３６５】その後、フォトレジスト膜１１０３をマス
クとして、高濃度のｎ型不純物を導入する。その結果、
結晶質Ｓｉ薄膜１０９３が、ｎ+領域１０６２ｂとｎ-領
域１０６２ａとから成るコレクタ層１０６２へと転換さ
れるとともに、結晶質Ｓｉ薄膜１１２２がｎ+領域１１
６５ｂとｎ-領域１０６５ａとから成るベース層１０６
５へと転換される。また同時に、結晶質Ｓｉ薄膜１１２
３、１１２４がそれぞれ、ｎ+結晶質Ｓｉで構成される
容量電極１０７３およびゲート電極１０７４へと転換さ
れる。
【０３６６】さらに、結晶質Ｓｉ薄膜１１２４がマスク
として機能することによって、チャネル領域１０７１
ｂ、および、ｎ+結晶質Ｓｉで構成されるソース領域１
０７１ａ、ドレイン領域１０７１ｃを有する結晶質Ｓｉ
薄膜１０７１が、自己整合的に形成される。その後、フ
ォトレジスト膜１１０３は除去される。なお、ｎ型不純
物の導入は、ＰＨ3 +およびＨ2 +のイオンを上方から打ち
込むことによって達成される。
【０３６７】つぎに、図１０９に示すように、フォトレ
ジスト膜１１０６を試料の上面に選択的に形成する。こ
のフォトレジスト膜１１０６は、ベース層１０６５の全
体、結晶質Ｓｉ薄膜１１２１のｐ+領域１０６４ｂに相
当する領域を除く部分、結晶質Ｓｉ薄膜１０７１、容量
電極１０７３、および、ゲート電極１０７４を覆うよう
に形成される。また、結晶質Ｓｉ薄膜１０９４のｎ+領
域１０６３ｂに相当する部分では、絶縁膜１０６８が選
択的に除去される。
【０３６８】その後、フォトレジスト膜１１０６をマス
クとして、高濃度のｐ型不純物を導入する。その結果、
結晶質Ｓｉ薄膜１０９４が、ｐ+領域１０６３ｂとｐ-領
域１０６３ａとから成るコレクタ層１０６３へと転換さ
れるとともに、結晶質Ｓｉ薄膜１１２１がｐ+領域１１
６４ｂとｐ-領域１０６４ａとから成るベース層１０６
４へと転換される。その後、フォトレジスト膜１１０６
は除去される。なお、ｐ型不純物の導入は、Ｂ2Ｈ6 +お
よびＨ2 +のイオンを上方から打ち込むことによって遂行
される。
【０３６９】つぎに、図１１０に示すように、試料の上
面全体にＳｉＯ2が堆積される。その後、ベース層１０
６４および１０６５の上面の一部において、このＳｉＯ
2堆積層に選択的に開口部が設けられることによって、
絶縁層１０７６が形成される。つづいて、再度装置１０
０を用いて、試料の上面に結晶質Ｓｉ薄膜１１２５を形
成する。結晶質Ｓｉ薄膜１１２５は、絶縁層１０７６に
設けられた開口部を通じてベース層１０６４および１０
６５に接続される。
【０３７０】つぎに、図１１１に示すように、最上層の
結晶質Ｓｉ薄膜１１２５に、選択的エッチングを施すこ
とによって、結晶質Ｓｉ薄膜１１２５をエミッタ層１０
６６、１０６７、および信号線１０７５の形状に成型す
る。
【０３７１】つぎに、図１１２に示すように、フォトレ
ジスト膜１１０７を試料の上面に選択的に形成する。こ
のフォトレジスト膜１１０７は、結晶質Ｓｉ薄膜１１２
５の中で、エミッタ層１０６７に相当する部分を覆うよ
うに形成される。その後、このフォトレジスト膜１１０
７をマスクとして、高濃度のｎ型不純物を導入する。そ
の結果、ｎ+結晶質Ｓｉで構成されるエミッタ層１０６
６および信号線１０７５が形成される。その後、フォト
レジスト膜１１０７は除去される。なお、ｎ型不純物の
導入は、ＰＨ3 +およびＨ2 +のイオンを上方から打ち込む
ことによって達成される。
【０３７２】つぎに、図１１３に示すように、フォトレ
ジスト膜１１０８を試料の上面に選択的に形成する。こ
のフォトレジスト膜１１０８は、結晶質Ｓｉ薄膜１１２
５の中で、エミッタ層１０６７に相当する部分を露出さ
せるとともに、既に形成されたエミッタ層１０６６およ
び信号線１０７５を覆うように形成される。その後、こ
のフォトレジスト膜１１０８をマスクとして、高濃度の
ｐ型不純物を導入する。その結果、ｐ+結晶質Ｓｉで構
成されるエミッタ層１０６７が形成される。その後、フ
ォトレジスト膜１１０８を除去することによって、図１
００に示したＬＣＤ１０５０が完成する。なお、ｐ型不
純物の導入は、Ｂ2Ｈ6 +およびＨ2 +のイオンを上方から
打ち込むことによって遂行される。
【０３７３】以上のように、この製造方法ではバイポー
ラ型のＴＦＴ１０５３、１０５４を備える駆動回路と、
画素電極を直接駆動するＭＯＳ型のＴＦＴ１０５２と
を、共通のガラス基板７０１の上に形成することが可能
である。しかも、バイポーラトランジスタを含めて、各
ＴＦＴの能動層は結晶質Ｓｉ薄膜で構成されるととも
に、ガラス基板７０１の上に、あたかもアモルファスＳ
ｉ薄膜を形成するように容易に形成される。しかも、以
上の説明から解るように、すべての工程が３００゜Ｃ以
下の処理温度のもとで遂行される。したがって、ガラス
基板７０１として、安価な並板ガラスあるいは耐熱樹脂
等も使用可能である。
【０３７４】また、装置１００を用いて、各結晶質Ｓｉ
薄膜を形成する際にビームを複数方向から照射すること
によって、それらの結晶質Ｓｉ薄膜は、容易に単結晶の
Ｓｉ薄膜として得られる。このとき、各ＴＦＴの特性は
移動度、その他の点において最も優れたものとなる。し
かも、従来実現不能であった単結晶ＴＦＴを有する透過
型のＬＣＤが実現する。
【０３７５】さらに、バイポーラトランジスタ型のＴＦ
Ｔ１０５３、１０５４を製造する工程と、ＭＯＳ型のＴ
ＦＴ１０５２を製造する工程とを組み合わせることによ
って、ＢｉＭＯＳ型のＴＦＴで構成される駆動回路をガ
ラス基板７０１の上に形成することも可能である。
【０３７６】＜B-21．第２１実施例＞つぎに第２１実施
例について説明する。バイポーラトランジスタ、あるい
はＢｉＭＯＳ（バイポーラトランジスタとＭＯＳトラン
ジスタとが組み合わされたトランジスタ）は、結晶質Ｓ
ｉの下地層に拡散層が形成されていて、その上に新たな
結晶質Ｓｉ薄膜が形成された構造を有する場合がある。
この実施例は、このような構造を形成するための方法に
関するものである。
【０３７７】図１１４および図１１５は、この実施例の
方法を示す製造工程図である。この方法を実施するに
は、まず図１１４に示すように、下地層としての結晶質
Ｓｉ基板１１３１の上に、フォトレジスト膜１１３３を
選択的に形成し、その後、フォトレジスト膜１１３３に
設けられた開口部を通じて、下地層１１３１の上面にｎ
型不純物を選択的に導入することによって、拡散層１１
３２を形成する。その後、フォトレジスト膜１１３３を
除去する。
【０３７８】つぎに、図１１５に示すように、装置１０
０を用いて、拡散層１１３２が作り込まれた下地層１１
３１の上面に新たな結晶質Ｓｉ薄膜１１３４を形成す
る。以上の工程によって、拡散層１１３２を有する下地
層１１３１の上に、新たな結晶質Ｓｉ薄膜１１３４を形
成することが可能である。しかも、装置１００が用いら
れるので、３００゜Ｃ以下の比較的低温下で結晶質Ｓｉ
薄膜１１３４が形成されるので、拡散層１１３２の熱拡
散の影響を考慮する必要がない。また、結晶質Ｓｉ薄膜
１１３４の形成に要する期間も３〜４時間程度でよく、
従来のエピタキシャル成長における約２０時間の処理時
間が大幅に短縮される。
【０３７９】＜B-22．第２２実施例＞図１１６は、画素
電極へ制御された電流を画素電極へ供給するＴＦＴを駆
動する駆動回路の回路構成の一例を示す回路図である。
この駆動回路１１４０は、電流増幅ブロック１１４１、
ホールドブロック１１４２、および、フィードバックブ
ロック１１４３が縦続接続されて成る。電流増幅ブロッ
クでは、入力端子１１５１に入力される画像信号が、入
力端子１１５２、１１５３に入力されるサンプリングク
ロックに同期してサンプリングされるとともに、サンプ
リングされた画像信号が、相補的に組み合わされたトラ
ンジスタ１１５４、１１５５で構成される初段の増幅器
と、同じく相補的に組み合わされたトランジスタ１１６
１、１１６２で構成される第２段の増幅器とによって、
電流増幅される。電流増幅された画像信号はホールドブ
ロック１１４２へと入力される。
【０３８０】電流増幅ブロック１１４１において、画像
信号のサンプリングは、入力端子１１５２、１１５３に
入力されたサンプリングクロックに同期してオン・オフ
動作を行うスイッチ回路１１５６、１１５７によって行
われる。また、スイッチ回路１１５６、１１５７がオン
したときには、トランジスタ１１５４、１１５５には、
それぞれ電流源１１５８、１１５９から一定の直流電流
が供給される。
【０３８１】ホールドブロック１１４２は、電流増幅器
１１６４とその入力端子に介挿される保持容量１１６３
とを備えている。このため、電流増幅ブロック１１４１
から送出される画像信号が、サンプル周期に相当する一
定期間にわたって保持される。保持された画像信号は、
最終段のフィードバックブロック１１４３へと入力され
る。
【０３８２】フィードバックブロック１１４３は、相補
的に組み合わされたトランジスタ１１６５、１１６６
と、これらに一定電流を供給する電流源１１６７、１１
６８とを備えている。各トランジスタ１１６５、１１６
６のエミッタ電極には、フィードバック線１１７１、１
１７２の一端が接続され、それらの他の一端はトランジ
スタ１１６１、１１６２のベース電極へと接続されてい
る。すなわち、フィードバックブロック１１４３は、ホ
ールドブロックが出力する画像信号を電流増幅するとと
もに、電流増幅ブロックへと画像信号を帰還させる（フ
ィードバックする）機能を果たしている。
【０３８３】駆動回路１１４０を構成するバイポーラト
ランジスタ等の各素子は、ＴＦＴとしてガラス基板の上
に形成される。第２０実施例のバイポーラ型のＴＦＴ１
１６２、１１６３は、例えば、この駆動回路１１４０に
おける最終段のトランジスタ１１６５、１１６６に相当
する。第２０実施例で例示したように、バイポーラ型の
トランジスタを構成要素とするこの駆動回路１１４０
と、画素電極へ制御された電流を直接供給するＭＯＳ型
のＴＦＴとを、同一の製造工程を実施する中で、共通の
ガラス基板の上に形成することが可能である。そうする
ことによって、ＬＣＤとしての特性の向上とともに、製
造工程の簡略化が実現する。
【０３８４】＜B-23．第２３実施例＞バイポーラＴＦＴ
あるいはＢｉＭＯＳ型のＴＦＴとＭＯＳＴＦＴとを同一
の基板の上に形成する方法を用いて、ＬＣＤだけでなく
種々の半導体装置を製造することができる。ここでは、
その２つの例を挙げる。
【０３８５】＜B-23-1．例の１＞図１１７は、テレビジ
ョン装置、ＶＴＲ（ビデオテープレコーダ）装置、ある
いは、各種通信機器の復調回路のブロック図である。こ
の復調回路１１８０は、高周波（ＲＦ）を受信するとと
もに中間周波（ＩＦ）へと変換するＲＦ回路１１８１、
中間周波を検波することによって映像信号を取り出すＩ
Ｆ回路、および、取り出された映像信号に処理を施す信
号処理回路１１８３を備えている。そして、ＲＦ回路１
１８１は高速応答性に優れたＧａＡｓ半導体素子で構成
され、ＩＦ回路１１８２はＳｉを母材とするバイポーラ
トランジスタで構成され、さらに、デジタル信号を処理
する信号処理回路１１８３は、Ｓｉを母材とするＣＭＯ
Ｓトランジスタで構成されている。
【０３８６】図１１８は、ＲＦ回路１１８１に用いられ
るＨＥＭＴ１１９０の正面断面図である。このＨＥＭＴ
１１９０は、絶縁基板１１９１の上に、薄膜状に真性の
（ｉ型の）ＧａＡｓ層１１９２、同じく真性のＡｌxＧ
ａ1-xＡｓ層１１９３、および、ｎ型のＡｌxＧａ1-xＡ
ｓ層１１９４が順に積層されており、最上層のＡｌxＧ
ａ1-xＡｓ層１１９４の上面に、ソース電極１１９５、
ゲート電極１１９６、およびドレイン電極１１９７が形
成されている。なお、絶縁基板１１９０は、例えばガラ
ス基板であってもよく、また、Ｓｉ基板であってもよ
い。
【０３８７】第Ａ−８項において例示したように、装置
１００を用いることによって、ＧａＡｓなどのＳｉ以外
の結晶質薄膜を形成することができる。したがって、装
置１００を用いることによって、ＨＥＭＴ１１９０を絶
縁基板１１９１の上に容易に形成することが可能であ
る。また、第２０実施例〜第２１実施例で例示した製造
方法を用いることによって、バイポーラ型トランジスタ
とＭＯＳ型トランジスタが混在した装置を共通の基板の
上に形成することも可能である。したがって、装置１０
０を用いることによって、復調回路１１８０を、共通の
基板の上に形成すること、すなわちシングルチップの形
で構成することができる。共通の基板は、ガラス基板で
あってもよく、Ｓｉなどの半導体基板であってもよい。
【０３８８】＜B-23-2．例の２＞図１１９は、非接触型
のＩＣカード用ＬＳＩのブロック図である。このＩＣカ
ード用ＬＳＩ１２００は、検波回路１２０２および信号
処理回路１２０３を備えている。検波回路１２０２は、
アンテナ１２０１で受信された電波を検波することによ
って通信信号を取り出す働きをなす。信号処理回路１２
０３は、取り出された通信信号に所定の処理を施した上
で、ＲＡＭなどのメモリ１２０３へ格納する。
【０３８９】検波回路１２０２はＳｉを母材とするバイ
ポーラトランジスタで構成され、さらに、デジタル信号
を処理する信号処理回路１２０３は、Ｓｉを母材とする
ＣＭＯＳトランジスタで構成されている。このようにバ
イポーラ型トランジスタとＭＯＳ型トランジスタが混在
したカード用ＬＳＩを、第２０実施例で例示した方法を
用いることによって、共通の基板の上に形成すること、
すなわちシングルチップの形で構成することが可能であ
る。共通の基板は、ガラス基板であってもよく、Ｓｉ基
板であってもよい。
【０３９０】＜B-24．変形例＞ （１）例えばＴＦＴ５４の能動層１３１には結晶質Ｓｉ
の代わりに、例えばＧａＡｓ、ＧａＮなど、他の結晶質
半導体を用いてもよい。この場合にも、結晶質Ｓｉを用
いた場合と同様の効果を奏する。すなわち高画質と低価
格との双方を実現することができる。他の実施例におい
ても同様である。
【０３９１】（２）結晶質のＳｉ薄膜を形成する際に、
ＥＣＲイオン源の代わりに、ケージ型、カウフマン型等
の他のイオン源を用いてもよい。このときには、イオン
流の経路に、イオンを中性化することによってイオン流
を原子流へと転換する手段を設置することが望ましい。
【０３９２】（３）また、ＥＣＲイオン源の代わりに、
中性の原子流、あるい中性のラジカル流を発生するビー
ム源を使用してもよい。このような中性の原子流、ラジ
カル流を発生するビーム源がすでに市販されている。
【０３９３】（４）例えば結晶質Ｓｉ薄膜２１７、２２
１、２１５を単結晶として形成する際に、一方向からの
ビーム照射によってまず（軸配向）多結晶として形成
し、その後、複数方向からのビーム照射を行って単結晶
化してもよい。このとき、単結晶化が仮に十分に行われ
なくても、これらの薄膜において、少なくとも軸配向多
結晶に相当する特性が保証されるという利点がある。ま
た、多結晶層を形成する際におけるビーム照射の方向
と、この多結晶層を単結晶層へと転換する際におけるビ
ーム照射の複数方向の１つとを、互いに同一にするとさ
らに望ましい。この場合には、単結晶化に際して共通の
照射方向に垂直な最稠密面の方向は維持されるので、単
結晶化が円滑に進行する。
【０３９４】
【発明の効果】第１の発明の装置では、画素電極と信号
線とが異なる層に設けられているので、それらの間のク
ロストークを抑えつつ画素密度を高めることが可能であ
る。すなわち品質の高い画像が得られる。
【０３９５】第２の発明の装置では、画素電極と信号線
との間に一定電位を印加可能な導電性薄膜が設けられて
いるので、画素電極と信号線の間のクロストークがさら
に効果的に抑えられる。
【０３９６】第３の発明の装置では、導電性薄膜がシリ
サイドなどの半導体金属化合物層を有するので、その抵
抗が低く、クロストーク低減効果が一層高い。
【図面の簡単な説明】
【図１】 各実施例で用いられる単結晶薄膜形成装置の
正面断面図である。
【図２】 図１の装置で用いられる反射板の一例を示す
斜視図である。
【図３】 図１の装置で用いられる反射板の一例を示す
三面図である。
【図４】 各実施例で用いられるもう一つの単結晶薄膜
形成装置の正面断面図である。
【図５】 第１実施例の装置の斜視図である。
【図６】 第１実施例の装置の部分正面断面図である。
【図７】 第１実施例の装置の平面図である。
【図８】 第１実施例の装置の製造工程図である。
【図９】 第１実施例の装置の製造工程図である。
【図１０】 第１実施例の装置の製造工程図である。
【図１１】 第１実施例の装置の製造工程図である。
【図１２】 第１実施例の装置の製造工程図である。
【図１３】 第１実施例の装置の製造工程図である。
【図１４】 第１実施例の装置の製造工程図である。
【図１５】 第１実施例の装置の製造工程図である。
【図１６】 第１実施例の装置の製造工程図である。
【図１７】 第１実施例の装置の製造工程図である。
【図１８】 第１実施例の装置の製造工程図である。
【図１９】 第１実施例の装置の製造工程図である。
【図２０】 第２実施例の装置の平面図である。
【図２１】 第２実施例の装置の正面断面図である。
【図２２】 第２実施例の装置の製造工程図である。
【図２３】 第２実施例の装置の製造工程図である。
【図２４】 第２実施例の装置の製造工程図である。
【図２５】 第２実施例の装置の製造工程図である。
【図２６】 第２実施例の装置の製造工程図である。
【図２７】 第２実施例の装置の製造工程図である。
【図２８】 第２実施例の装置の製造工程図である。
【図２９】 第２実施例の装置の製造工程図である。
【図３０】 第２実施例の装置の製造工程図である。
【図３１】 第２実施例の装置の製造工程図である。
【図３２】 第２実施例の装置の製造工程図である。
【図３３】 第３実施例の装置の正面断面図である。
【図３４】 第３実施例の装置の製造工程図である。
【図３５】 第３実施例の装置の製造工程図である。
【図３６】 第３実施例の装置の製造工程図である。
【図３７】 第３実施例の装置の製造工程図である。
【図３８】 第３実施例の装置の製造工程図である。
【図３９】 第３実施例の装置の製造工程図である。
【図４０】 第３実施例の装置の製造工程図である。
【図４１】 第３実施例の装置の製造工程図である。
【図４２】 第４実施例の装置の正面断面図である。
【図４３】 第５実施例の装置の正面断面図である。
【図４４】 第６実施例の装置の正面断面図である。
【図４５】 第７実施例の装置の正面断面図である。
【図４６】 第８実施例の説明図である。
【図４７】 第９実施例の装置の回路図である。
【図４８】 第９実施例の装置の正面断面図である。
【図４９】 第９実施例の装置の製造工程図である。
【図５０】 第９実施例の装置の製造工程図である。
【図５１】 第９実施例の装置の製造工程図である。
【図５２】 第９実施例の装置の製造工程図である。
【図５３】 第９実施例の装置の製造工程図である。
【図５４】 第９実施例の装置の製造工程図である。
【図５５】 第１０実施例の装置の正面断面図である。
【図５６】 第１０実施例の装置の製造工程図である。
【図５７】 第１０実施例の装置の製造工程図である。
【図５８】 第１１実施例の装置の正面断面図である。
【図５９】 第１１実施例の装置の製造工程図である。
【図６０】 第１１実施例の装置の製造工程図である。
【図６１】 第１１実施例の装置の製造工程図である。
【図６２】 第１１実施例の装置の製造工程図である。
【図６３】 第１１実施例の装置の製造工程図である。
【図６４】 第１１実施例の装置の製造工程図である。
【図６５】 第１１実施例の装置の製造工程図である。
【図６６】 第１１実施例の装置の製造工程図である。
【図６７】 第１２実施例の装置の部品配置図である。
【図６８】 第１３実施例の装置の部品配置図である。
【図６９】 第１４実施例の装置の部品配置図である。
【図７０】 第１４実施例の装置の平面図である。
【図７１】 第１４実施例の装置の正面断面図である。
【図７２】 第１４実施例の装置の製造工程図である。
【図７３】 第１４実施例の装置の製造工程図である。
【図７４】 第１４実施例の装置の製造工程図である。
【図７５】 第１４実施例の装置の製造工程図である。
【図７６】 第１４実施例の装置の製造工程図である。
【図７７】 第１４実施例の装置の製造工程図である。
【図７８】 第１４実施例の装置の製造工程図である。
【図７９】 第１５実施例の装置の平面図である。
【図８０】 第１６実施例の装置の平面図である。
【図８１】 第１６実施例の装置の正面断面図である。
【図８２】 第１６実施例の装置の製造工程図である。
【図８３】 第１６実施例の装置の製造工程図である。
【図８４】 第１６実施例の装置の製造工程図である。
【図８５】 第１６実施例の装置の製造工程図である。
【図８６】 第１６実施例の装置の製造工程図である。
【図８７】 第１６実施例の装置の製造工程図である。
【図８８】 第１６実施例の装置の製造工程図である。
【図８９】 第１６実施例の装置の製造工程図である。
【図９０】 第１６実施例の装置の説明図である。
【図９１】 第１７実施例の装置の正面断面図である。
【図９２】 第１７実施例の装置の製造工程図である。
【図９３】 第１７実施例の装置の製造工程図である。
【図９４】 第１７実施例の装置の製造工程図である。
【図９５】 第１７実施例の装置の製造工程図である。
【図９６】 第１７実施例の装置の製造工程図である。
【図９７】 第１７実施例の装置の製造工程図である。
【図９８】 第１９実施例の装置の正面断面図である。
【図９９】 第１９実施例の装置の説明図である。
【図１００】 第２０実施例の装置の正面断面図であ
る。
【図１０１】 第２０実施例の装置の製造工程図であ
る。
【図１０２】 第２０実施例の装置の製造工程図であ
る。
【図１０３】 第２０実施例の装置の製造工程図であ
る。
【図１０４】 第２０実施例の装置の製造工程図であ
る。
【図１０５】 第２０実施例の装置の製造工程図であ
る。
【図１０６】 第２０実施例の装置の製造工程図であ
る。
【図１０７】 第２０実施例の装置の製造工程図であ
る。
【図１０８】 第２０実施例の装置の製造工程図であ
る。
【図１０９】 第２０実施例の装置の製造工程図であ
る。
【図１１０】 第２０実施例の装置の製造工程図であ
る。
【図１１１】 第２０実施例の装置の製造工程図であ
る。
【図１１２】 第２０実施例の装置の製造工程図であ
る。
【図１１３】 第２０実施例の装置の製造工程図であ
る。
【図１１４】 第２１実施例の製造方法を示す製造工程
図である。
【図１１５】 第２１実施例の製造方法を示す製造工程
図である。
【図１１６】 第２２実施例の装置の回路図である。
【図１１７】 第２３実施例の装置のブロック図であ
る。
【図１１８】 第２３実施例の装置の正面断面図であ
る。
【図１１９】 第２３実施例のもう一つの装置のブロッ
ク図である。
【図１２０】 従来の液晶表示装置の回路図である。
【図１２１】 第１従来例の装置の正面断面図である。
【図１２２】 第１従来例の装置の製造工程図である。
【図１２３】 第１従来例の装置の製造工程図である。
【図１２４】 第１従来例の装置の製造工程図である。
【図１２５】 第２従来例の装置の正面断面図である。
【図１２６】 第３従来例の装置の正面断面図である。
【図１２７】 第４従来例の装置の回路図である。
【図１２８】 第４従来例の装置の正面断面図である。
【図１２９】 第４従来例の装置の製造工程図である。
【図１３０】 第４従来例の装置の製造工程図である。
【図１３１】 第４従来例の装置の製造工程図である。
【図１３２】 第４従来例の装置の製造工程図である。
【図１３３】 第４従来例の装置の製造工程図である。
【図１３４】 第４従来例の装置の製造工程図である。
【図１３５】 第４従来例の装置の製造工程図である。
【図１３６】 第５従来例の装置の平面図である。
【図１３７】 第６従来例の装置の平面図である。
【図１３８】 第７従来例の装置の平面図である。
【図１３９】 第７従来例の装置の部分切断平面図であ
る。
【図１４０】 第８従来例の装置の説明図である。
【図１４１】 第８従来例の装置の特性を示すグラフで
ある。
【図１４２】 第９従来例の装置の正面断面図である。
【図１４３】 第９従来例の装置の平面図である。
【符号の説明】
５３ 液晶素子 ５４、４０３、４０５、７００、７３０、７５０、７７
０、８０１、８０２、８３０、９８０ａ、９８０ｂ、１
０１０、１０５５、１０５２ ＴＦＴ（薄膜トランジス
タ） ７９０、９７０、１０５３、１０５４ ＴＦＴ（駆動回
路素子） １１１、７０１ ガラス基板（透明基板） １１２、７９６、８８３、９５１、９９２、１０３６、
１０４５ 画素電極１１５ 液晶 １３１、４１１、４３１、７１０、７６０、７９１、８
０３、８０４、７１０、８８２、９５２、９６３、９６
４、１０２０、１０４０、１０６２、１０６３、１０６
４、１０６５、１０６６、１０６７、１０７１ 能動層 １３３、１３４、４１３、４３３、７０３、７３３、７
５３、７７３、７９２、８０５、８０６、８３３、８４
２、８４３、８４４、８８６、８９４、９５６、９７
６、９７７、９７８、１０１２、１０７２、１０７３
ゲート電極（制御電極） ２１３ 気体ビーム（気体のビーム） ３０３ 駆動回路 ８６２、９４１、９４３、９５３ 走査線 ８７２、９４２、９４４、９５４、１０３３ 信号線 １０３１ シールド電極（導電性薄膜） １１３２ 埋込み層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 光透過性の基板の上に複数の液晶素子と
    当該複数の液晶素子を個別に駆動する複数の薄膜トラン
    ジスタとがマトリクス状に配列され、行方向に配列する
    前記薄膜トランジスタの制御電極同士が導電性の走査線
    で接続され、列方向に配列する前記薄膜トランジスタの
    主電極同士が導電性の信号線で接続されたアクティブマ
    トリクス型の液晶表示装置であって、 前記液晶素子が画素電極を有しており、 当該画素電極と前記信号線とが前記基板の上において互
    いに異なる層に設けられていることを特徴とする液晶表
    示装置。
  2. 【請求項２】 請求項１に記載の液晶表示装置であっ
    て、 前記信号線と前記画素電極との間の層において、当該信
    号線と当該画素電極との間の境界を覆うように導電性薄
    膜が設けられており、 しかも、当該導電性薄膜には一定の電位を印加可能であ
    ることを特徴とする液晶表示装置。
  3. 【請求項３】 請求項２に記載の液晶表示装置であっ
    て、 前記導電性薄膜が、半導体金属化合物層を有することを
    特徴とする液晶表示装置。
JP2002340954A 1993-12-28 2002-11-25 液晶表示装置 Pending JP2003177414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002340954A JP2003177414A (ja) 1993-12-28 2002-11-25 液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP35413993 1993-12-28
JP5-354139 1993-12-28
JP1317494 1994-01-10
JP6-13174 1994-01-10
JP2002340954A JP2003177414A (ja) 1993-12-28 2002-11-25 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32770794A Division JPH07239482A (ja) 1993-12-28 1994-12-28 液晶表示装置およびその製造方法、並びに、半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003177414A true JP2003177414A (ja) 2003-06-27

Family

ID=27280144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002340954A Pending JP2003177414A (ja) 1993-12-28 2002-11-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2003177414A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800729B2 (en) 2007-03-01 2010-09-21 Hitachi Displays, Ltd. Display device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800729B2 (en) 2007-03-01 2010-09-21 Hitachi Displays, Ltd. Display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3240258B2 (ja) 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
EP0923138B1 (en) Thin -film semiconductor device, its manufacture and display sytem
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US6673126B2 (en) Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6492659B1 (en) Semiconductor device having single crystal grains with hydrogen and tapered gate insulation layer
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
US7678624B2 (en) Semiconductor device and method for manufacturing same
US7612375B2 (en) Semiconductor device and method for fabricating the same
EP1722403A2 (en) Fabrication method for a thin film smiconductor device
US20040140470A1 (en) Semiconductor device and method of fabricating the same
US20040080481A1 (en) Semiconductor device and method for manufacturing the same
KR100274494B1 (ko) 박막 반도체 장치,박막 반도체 장치의 제조방법,액정표시장치,액정표시장치의 제조방법,전자기기,전자기기의 제조방법 및 박막퇴적방법
US6444507B1 (en) Fabrication process for thin film transistors in a display or electronic device
US5834827A (en) Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US7902003B2 (en) Semiconductor device and method for manufacturing the same
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JP2003177414A (ja) 液晶表示装置
JPH07239482A (ja) 液晶表示装置およびその製造方法、並びに、半導体装置およびその製造方法
JP2003177420A (ja) 液晶表示装置
JP2003209055A (ja) 半導体装置の製造方法
KR100366959B1 (ko) 실리콘 결정화방법
JPH0843858A (ja) 画像表示装置及びその製造方法
JP3788022B2 (ja) 薄膜トランジスタおよびその製造方法
JPH07159806A (ja) アクティブマトリックス型液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201