TWI648861B - 高壓電容結構及數位隔離裝置 - Google Patents

高壓電容結構及數位隔離裝置 Download PDF

Info

Publication number
TWI648861B
TWI648861B TW107105179A TW107105179A TWI648861B TW I648861 B TWI648861 B TW I648861B TW 107105179 A TW107105179 A TW 107105179A TW 107105179 A TW107105179 A TW 107105179A TW I648861 B TWI648861 B TW I648861B
Authority
TW
Taiwan
Prior art keywords
voltage
dielectric layer
layer
capacitor structure
active region
Prior art date
Application number
TW107105179A
Other languages
English (en)
Other versions
TW201935699A (zh
Inventor
鄭俊一
Original Assignee
富創微電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富創微電子有限公司 filed Critical 富創微電子有限公司
Priority to TW107105179A priority Critical patent/TWI648861B/zh
Priority to CN201810246574.5A priority patent/CN110164849A/zh
Priority to US15/964,955 priority patent/US20190252331A1/en
Application granted granted Critical
Publication of TWI648861B publication Critical patent/TWI648861B/zh
Publication of TW201935699A publication Critical patent/TW201935699A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種高壓電容結構，其包括電容，且電容包含基底、主動區域、場氧化層、介電層、保護層及金屬層。主動區域設置於基底上或基底中。場氧化層係設置於基底之上。介電層設置於主動區域及場氧化層之上。保護層設置於介電層之上。金屬層設置於保護層之上。金屬層及主動區域分別用作電容之第一電極及第二電極。主動區域位於介電層之下。一些實施例提出一種數位隔離裝置，其包括至少一高壓隔離器，各高壓隔離器包含如上述之高壓電容結構。

Description

高壓電容結構及數位隔離裝置
本發明係關於一種高壓電容結構，更特別的是關於一種複雜度較低之高壓電容結構及具有該高壓電容結構之數位隔離裝置。
高壓電容隔離器，是利用電容的上極板與下極板間的距離來決定所能耐受的電壓。電容的上極板與下極板間的距離愈小，電容所能耐受的電壓就愈低；相反地，電容的上極板與下極板間的距離愈大，其所耐受的電壓就愈高。
為了實現應用於高壓隔離、高耐壓的電容，習知的一種做法是利用金屬-絕緣體-金屬(Metal-insulator-metal，簡稱MIM)電容。如前面所述，因電容的上極板與下極板間的距離愈大，則其所能承受的耐壓也就愈大，因此為了達到高壓電容隔離器設計的耐受電壓的目標，可以增大電容的上極板與下極板間的距離。
然而，一般的製程無法直接長一層很厚的金屬間介電層，所以當我們需要一個高耐壓的電容時就需疊加很多層金屬間介電層，來增加此電容的耐壓值。請參考圖1，其為一種習知高壓電容結構的剖面示意圖。如圖1所示，電容10包含基底100、場氧化層101、層間介電層102、金屬層110、金屬間介電層111~115、金屬層116、保護層117，其中金屬層116上可設置接合導線(bonding wire)120來連接至外部。當選擇如圖1的做法時需要選擇多層金屬的製程，如圖1所示，雖然電容10內部的電路只需要兩層金屬層，但是為達到此高壓電容的高耐 壓要求需要選到第六層金屬(即M6)或以上的製程，因此隔離器的製程複雜度會大大地增加，且製作效率會降低，同時生產成本也會增加。
故此，習知的利用MIM電容來實現應用於高壓隔離、高耐壓的電容之作法，仍有待改進，以期降低製程的複雜度與提高製作效率。
本發明之一目的在於提出一種可以應用於高壓隔離、高耐壓的高壓電容結構，使其製程的複雜度降低，並提高製作效率。
為達至少上述目的，本發明提出一種高壓電容結構，其包括電容，且電容包含基底、場氧化層、主動區域、介電層、保護層及金屬層。場氧化層係設置於基底之上。主動區域設置於基底上或基底中。介電層設置於主動區域及場氧化層之上。保護層設置於介電層之上。金屬層設置於保護層之上。金屬層及主動區域分別用作電容之第一電極及第二電極。主動區域位於介電層之下。
於一實施例中，場氧化層具有至少一開口，主動區域設置於基底之位置係對應於開口。
於一實施例中，主動區域為位於基底中的井區，井區具有第一導電型式之摻雜，基底為第二導電型式之基底，且第一導電型式與該第二導電型式相反。
於一實施例中，該高壓電容結構更包括一訊號電極，該訊號電極係電性連接該主動區域。
於一實施例中，介電層為一第一介電層，高壓電容結構更包括第二介電層，第二介電層係設置於第一介電層之上。
於一實施例中，介電層為金屬間介電層或層間介電層。
於一實施例中，保護層的厚度大於介電層的厚度。
於一實施例中，金屬層的厚度大於2μm。
為達至少上述目的，本發明另提出一種數位隔離裝置，其包括至少一高壓隔離器，各高壓隔離器包含如上述之高壓電容結構的任一實施例。
於一實施例中，數位隔離裝置包含之高壓隔離器之數量為複數個，複數個高壓隔離器中之至少兩個係用於傳輸差動訊號。
藉此，上述高壓電容結構的實施例可以利用製程複雜度較低的方式來實現應用於高壓隔離、高耐壓的電容結構，提高製作效率及設計的彈性並可降低生產成本。此外，高壓電容結構更可應用於數位隔離裝置，從而大大地降低數位隔離裝置的製程複雜度，提高製作效率及設計的彈性，並可降低生產成本。
10‧‧‧電容
20A、20B‧‧‧電容
20C、20D‧‧‧電容
100‧‧‧基底
101‧‧‧場氧化層
102‧‧‧層間介電層
110‧‧‧金屬層
111~115‧‧‧金屬間介電層
116‧‧‧金屬層
117‧‧‧保護層
120‧‧‧接合導線
200‧‧‧基底
210A、220B‧‧‧井區
221‧‧‧場氧化層
221A‧‧‧場氧化層之部分
222A‧‧‧場氧化層之開口
221B‧‧‧場氧化層之第一部分
222B‧‧‧場氧化層之第二部分
230‧‧‧主動區域
230B‧‧‧圖案化之主動區域遮罩
235‧‧‧訊號電極
240A、240B‧‧‧第一介電層
240C、240D‧‧‧介電層
250‧‧‧第二介電層
260‧‧‧保護層
270‧‧‧金屬層
310‧‧‧發射器
320、321、322‧‧‧高壓隔離器
321A、322A‧‧‧高壓隔離器
321B、322B‧‧‧高壓隔離器
330‧‧‧接收器
TX+、TX-‧‧‧差動訊號
RX+、RX-‧‧‧差動訊號
〔圖1〕係為習知高壓電容結構的剖面示意圖。
〔圖2A〕係為本發明一實施例中之高壓電容結構的示意剖面圖。
〔圖2B〕係為本發明另一實施例中之高壓電容結構的示意剖面圖。
〔圖2C〕係為本發明又一實施例中之高壓電容結構的示意剖面圖。
〔圖2D〕係為本發明再一實施例中之高壓電容結構的示意剖面圖。
〔圖3〕係為主動區域及場氧化層之一實施例的示意剖面圖。
〔圖4〕係為用以示意圖3中主動區域之部分製程之一實施例的示意剖面圖。
〔圖5~圖9〕係為依據本發明之高壓隔離器之數位隔離裝置之多個實施例的示意方塊圖。
為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做詳細說明如下。
請參考圖2A，其為本發明一實施例中之高壓電容結構的示意剖面圖。如圖2A所示，高壓電容結構包括電容20A，電容20A包含基底200、場氧化層221、主動區域230、第一介電層240A、第二介電層250、保護層260及金屬層270。主動區域230設置於基底200中或基底200上且位於第一介電層240A之下；例如，主動區域230可為基底200中的井區，或者可設置於場氧化層221之開口所對應的基底200的部分的上面。場氧化層221係設置於基底200之上。第一介電層240A設置於主動區域230及場氧化層221之上。第二介電層250設置於第一介電層240A之上。保護層(passivation layer)260設置於第二介電層250上。金屬層270設置於保護層260之上。金屬層270及主動區域230分別用作電容20A之第一電極及第二電極。主動區域230位於第一介電層240A、第二介電層250之下。
此外，如圖2B所示，基於圖2A之高壓電容結構的另一實施例更可包括訊號電極235，訊號電極235係電性連接主動區域230。舉例而言，訊號電極235可被配置為與主動區域230接觸且於場氧化層221上延伸(如場氧化層221之一側或兩側)，訊號電極235可用以使電容20B之第二電極(即主動區域230)接收或輸入訊號，或用以與電容20B以外的元件或電路連接。在實現時，譬如可形成一金屬層於場氧化層221上並使此金屬層與主動區域230接觸而達成，或採用習知 的接觸(contact)之製程來達成。然而，本發明之實現並不受此等例子限制；任何合適的方式皆可用以實現訊號電極，並不受限於訊號電極是否於場氧化層221上延伸或製程方式。
請參考圖2C，其為本發明又一實施例中之高壓電容結構的示意剖面圖。如圖2C所示，此實施例之高壓電容結構包括電容20C；圖2C的電容20C與圖2A之電容20A具有相似的結構，電容20C與20A的主要差別在於電容20C以介電層240C取代圖2A之第一介電層240A及第二介電層250，故電容20C在結構及製程上更為簡化。
請參考圖2D，其為本發明再一實施例中之高壓電容結構的示意剖面圖。如圖2D所示，此實施例之高壓電容結構包括電容20D；圖2D的電容20D與圖2B之電容20B具有相似的結構，電容20D與20B的主要差別在於電容20D以介電層240D取代圖2B之第一介電層240B及第二介電層250，故電容20D在結構及製程上更為簡化。
在上述圖2A至圖2D所示之任一高壓電容結構中，電容(如20A、20B、20C或20D)以金屬層270為第一電極，金屬層270係設置於保護層260上方，故可利用保護層260的厚度之增加來加強電容的耐壓能力。此外，相較於習知之圖1之電容10，上述任一實施例之電容以主動區域230來作為第二電極，更利用一個或複數個介電層(如介電層240C、240D或第一介電層240A或240B及第二介電層250)設置於主動區域230的上方，使電容的耐壓能力得以強化。相較於習知之圖1之電容10，上述圖2A至圖2D中之配置方式可採用較低層的金屬層製程(如第二金屬層M2或第三金屬層M3等)取代高階多層金屬製程，亦可利用較少層數的介電層之疊加方式，而使電容結構的複雜度得以降低。
上述高壓電容結構的實施例可以利用製程複雜度較低的方式來實現應用於高壓隔離、高耐壓的電容結構，提高製作效率及設計的彈性並可降低生產成本。舉例而言，上述高壓電容結構的實施例可利用低階的製程來實現，可達到習知技術中必須具備多層介電層之疊加和使用高階金屬層之電容結構始能達到的耐壓要求，故上述高壓電容結構的實施例利用結構上的配置來獲得耐壓能力的強化及實現上的彈性，如此可便於實現高耐壓的電容結構於積體電路上，使整體積體電路設計的彈性及製作效率得以提高、成本亦得以減少。
舉例而言，上述任一實施例之電容之結構如經配置以用作高壓電容。關於高壓，可定義為50V至5000V。在實作時，可依據產品規格或設計需求而將電容配置為用於某一工作電壓範圍，譬如工作電壓範圍為800V以下、1000V以下、2000V以下、4000V以下、5000V以下或其他選定之電壓範圍。然而，本發明之實現並不受此等例子限制，舉例來說，可將電容之結構配置為能夠操作於5000V以上。
請參考圖3，其為主動區域230及場氧化層221之一實施例的示意剖面圖，可應用於實現圖2A至圖2D所示之任一高壓電容結構。如圖3所示，於此實施例中，場氧化層221包含分隔的至少兩個部分221A及至少一開口222A，主動區域230設置於基底200之位置係對應於開口222A。主動區域230為井區210A，井區210A具有第一導電型式之摻雜，基底200為第二導電型式之基底，其中第一導電型式與第二導電型式相反。此外，訊號電極235可配置為與主動區域230電性連接，如圖3所示。
圖4係為用以示意圖3中主動區域之部分製程之一實施例的示意剖面圖。如圖4所示，於此實施例中，場氧化層221具有複數個第一部分221B及至 少一第二部分222B，第二部分222B設置於兩相鄰第一部分221B之間，第二部分222B之厚度係小於第一部分221B之厚度。於此實施例中，圖案化(patterned)之主動區域遮罩230B係設置於第二部分222B之上；井區210B設置於基底200中且於第二部分222B之下，井區210B具有第一導電型式之摻雜，基底200為第二導電型式之基底。如圖4所示，可進一步透過物理或蝕刻方式，將圖案化之主動區域遮罩230B移除以後，將形成如圖3之主動區域230。接著，可進一步形成訊號電極235以與主動區域230電性連接，如圖3所示。然而，本發明之實現方式並不受上述例子限制。
依據上述圖3或圖4之實施例中，可將基底200實現為P型基底，並且將井區210A、210B實現為包含N型摻雜之井區，或者是將基底200實現為N型基底，並且將井區210A、210B實現為包含P型摻雜之井區。
在另一實施例中，在實現上述圖2A至圖2D所示之任一高壓電容結構中之電容時，亦可形成主動區域230於場氧化層221之開口所對應的基底200的部分的上面而不必實現井區。
於上述圖2A或2B之實施例中，第一介電層240A(或240B)可以為層間介電層(inter-layer dielectric：ILD)或金屬間介電層(inter-metal dielectric：IMD)。第二介電層250亦可以為層間介電層或金屬間介電層。
於上述圖2C或2D之實施例中，介電層240C(或240D)可以為金屬間介電層或層間介電層。
於一實施例中，保護層260的厚度大於第一介電層240A(或240B)及第二介電層250的厚度之和；例如，保護層260的厚度約5μm，第一介電層 240A(或240B)及第二介電層250分別約為1μm。於一實施例中，保護層260的厚度大於介電層240C或240D的厚度。
此外，舉例而言，依據實作時所欲達成之電容(如20A、20B、20C或20D)的電容值，可將保護層260的厚度配置為合適的大小，並配置合適厚度大小的至少一介電層(如介電層240C、240D、第一介電層240A或240B、第二介電層250)來增加高壓電容中介電層的耐壓。舉例而言，第一介電層240A(或240B)、第二介電層250、保護層260之厚度的總和為約5μm~15μm。然而，本發明之實現並不受此等例子限制；上述厚度的總和亦可為約5μm或以下。
於一實施例中，金屬層270的厚度大於2μm。然而，本發明之實現並不受此等例子限制；譬如，金屬層270的厚度可為約1~2μm或小於2μm。
此外，在一些實施例中，介電層240C、240D、第一介電層240A或240B或第二介電層250可採用任何合適的介電層材料來實現，諸如非晶矽(a-Si)、多晶矽(poly-Si)、氧化矽、氮化矽、低介電係數材料或任何後段製程適用的材料。然而，本發明之實現並不受此等例子限制。再者，在另一些實施例中，可基於圖2A或圖2B之電容之主動區域230及保護層260之間進一步設置至少一介電層以再增加電容的耐壓能力。
此外，上述高壓電容結構的任一實施例更可應用於數位隔離裝置，大大降低數位隔離裝置的製程複雜度，提高製作效率及設計的彈性並可降低生產成本。舉例而言，利用上述高壓電容結構作為高壓隔離器，配置高壓電容結構的第一電極及第二電極，例如用接合導線來連接金屬層270並以訊號電極電性連接主動區域230至導線從而作為高壓隔離器的訊號輸入端及訊號輸出端，即可實現一種高壓隔離器。此外，更可利用如基於圖2A至圖2D所示的任一之兩個或 以上的電容以串聯或並聯電性耦接以達成高壓隔離器。利用具有高壓電容結構之高壓隔離器，可進一步完成一數位隔離裝置，其包括至少一高壓隔離器，各該高壓隔離器包含如前述之高壓電容結構的任一實施例以傳輸訊號。於一實施例中，數位隔離裝置包含之高壓隔離器之數量為複數個，此多個高壓隔離器中之至少兩個為用於傳輸差動訊號。
請參考圖5至圖9，其為依據本發明之高壓隔離器之數位隔離裝置之實施例的示意方塊圖。
如圖5所示，數位隔離裝置包含發射器(transmitter：TX)310、高壓隔離器(high voltage isolator)320及接收器(receiver：RX)330。所要傳送的訊號經發射器310被傳送至高壓隔離器320，接著，再由接收器330將訊號接收。兩端高壓可由高壓隔離器320來隔離，以提供保護。如圖5所示的數位隔離裝置所要傳輸的訊號可以是單端訊號。
請參考圖6，在此實施例中，數位隔離裝置具有至少兩個高壓隔離器321、322，故可用於傳輸差動訊號，其中差動訊號可有較好的抗共模干擾能力。舉例而言，發射器310輸出差動訊號TX+、TX-，高壓隔離器321、322據以輸出差動訊號RX+、RX-至接收器330。此外，由於圖7至圖9中關於差動訊號的傳輸方式亦與圖6相對應部分相似，故不再贅述。
如圖7所示之另一實施例中，數位隔離裝置包括了兩個用於實現發射器310及接收器330的晶片，兩晶片透過接合導線來達到電性耦接，高壓隔離器321A、322A可實現在發射器310晶片處以提供隔離耐壓保護。
如圖8所示之一實施例中，發射器310及接收器330的晶片透過接合導線來達到電性耦接，高壓隔離器321B、322B可實現在接收器330晶片處，從而提供隔離耐壓保護。
如圖9所示之另一實施例中，數位隔離裝置之發射器310及接收器330晶片處皆設置有高壓隔離器，如發射器310之輸出端連接高壓隔離器321A、322A，高壓隔離器321B、322B連接接收器330。發射器310及接收器330的晶片亦可透過接合導線來達到電性耦接。如圖9所示的數位隔離裝置可應用於對於高壓隔離器的耐壓需求提高的場合。相較於圖7或圖8中的高壓隔離器之耐壓，圖9中對於自發射器310至接收器330的訊號傳輸路徑的耐壓就可以由原本的HV提高兩倍變成2HV，其中HV代表高壓隔離器之耐壓。再者，上述圖5至圖9之任一數位隔離裝置亦可實現為一晶片。
此外，依據本發明之高壓電容結構的實施例更可應用於其他電路或系統中，例如電湧保護器(Surge protector)，且特別例如是瞬態電壓抑制(transient-voltage-suppression：TVS)電湧保護器。然而，本發明之實現並不受此等例子限制。即應用依據本發明之高壓電容結構之任何電路皆可視為本發明之一種實現方式。
如上所述，高壓電容結構的實施例具有下述功效。利用製程複雜度較低的方式來實現應用於高壓隔離、高耐壓的電容結構，故可提高製作效率及設計的彈性並可降低生產成本。高壓電容結構更可整合於數位隔離裝置中，故能大大地降低數位隔離裝置的製程複雜度，提高製作效率及設計的彈性，以及可降低生產成本。
本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。

Claims (10)

  1. 一種高壓電容結構，其包括：一電容，該電容包含：一基底；一場氧化層，該場氧化層係設置於該基底之上；一主動區域，設置於該基底上或該基底中；一介電層，設置於該主動區域及該場氧化層之上；一保護層，設置於該介電層之上；以及一金屬層，設置於該保護層之上；其中該金屬層及該主動區域分別用作該電容之一第一電極及一第二電極，其中該主動區域位於該介電層之下；該場氧化層具有至少一開口，該主動區域設置於該基底之位置係對應於該開口，且該主動區域中並無汲極及源極。
  2. 如請求項1所述之高壓電容結構，其中該主動區域設置於該場氧化層之開口所對應的該基底的部分的上面，且該主動區域並非井區。
  3. 如請求項1所述之高壓電容結構，其中該主動區域為該基底中的一井區，該井區具有一第一導電型式之摻雜，該基底為一第二導電型式之基底，該第一導電型式與該第二導電型式相反。
  4. 如請求項1所述之高壓電容結構，其中該高壓電容結構更包括一訊號電極，該訊號電極係電性連接該主動區域。
  5. 如請求項1所述之高壓電容結構，其中該介電層為一第一介電層，該高壓電容結構更包括一第二介電層，該第二介電層係設置於該第一介電層之上。
  6. 如請求項1所述之高壓電容結構，其中該介電層為金屬間介電層或層間介電層。
  7. 如請求項1所述之高壓電容結構，其中該保護層的厚度大於介電層的厚度。
  8. 如請求項1所述之高壓電容結構，其中該金屬層的厚度大於2μm。
  9. 一種數位隔離裝置，其包括至少一高壓隔離器，各該高壓隔離器包含如請求項1至8中任一項所述之高壓電容結構。
  10. 如請求項9所述之數位隔離裝置，其中該數位隔離裝置包含之高壓隔離器之數量為複數個，該等高壓隔離器中之至少兩個為用於傳輸差動訊號。
TW107105179A 2018-02-13 2018-02-13 高壓電容結構及數位隔離裝置 TWI648861B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107105179A TWI648861B (zh) 2018-02-13 2018-02-13 高壓電容結構及數位隔離裝置
CN201810246574.5A CN110164849A (zh) 2018-02-13 2018-03-23 高压电容结构及数字隔离装置
US15/964,955 US20190252331A1 (en) 2018-02-13 2018-04-27 High-voltage capacitor structure and digital isolation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107105179A TWI648861B (zh) 2018-02-13 2018-02-13 高壓電容結構及數位隔離裝置

Publications (2)

Publication Number Publication Date
TWI648861B true TWI648861B (zh) 2019-01-21
TW201935699A TW201935699A (zh) 2019-09-01

Family

ID=65803565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105179A TWI648861B (zh) 2018-02-13 2018-02-13 高壓電容結構及數位隔離裝置

Country Status (3)

Country Link
US (1) US20190252331A1 (zh)
CN (1) CN110164849A (zh)
TW (1) TWI648861B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952450A (zh) * 2020-08-18 2020-11-17 上海川土微电子有限公司 一种Quad-CAP高耐压隔离电容及数字隔离器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805500A (en) * 2006-03-15 2008-01-16 Yamaha Corp Method for forming silicon oxide film and for manufacturing capacitor and semiconductor device
TW200939267A (en) * 2008-03-06 2009-09-16 Novatek Microelectronics Corp High voltage capacitor and manufacture method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244837C (zh) * 1996-10-22 2006-03-08 精工爱普生株式会社 液晶面板用基板和液晶面板
EP0893831A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. High voltage capacitor
US6440814B1 (en) * 1998-12-30 2002-08-27 Stmicroelectronics, Inc. Electrostatic discharge protection for sensors
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US7413947B2 (en) * 2005-02-24 2008-08-19 Texas Instruments Incorporated Integrated high voltage capacitor having a top-level dielectric layer and a method of manufacture therefor
CN101533766B (zh) * 2008-03-13 2010-09-08 联咏科技股份有限公司 高压电容结构及其制造方法
US9087853B2 (en) * 2013-10-25 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US9520354B1 (en) * 2015-07-29 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Silicon designs for high voltage isolation
US9812389B2 (en) * 2015-10-01 2017-11-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
US10622057B2 (en) * 2017-04-27 2020-04-14 Micron Technology, Inc. Tri-level DRAM sense amplifer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200805500A (en) * 2006-03-15 2008-01-16 Yamaha Corp Method for forming silicon oxide film and for manufacturing capacitor and semiconductor device
TW200939267A (en) * 2008-03-06 2009-09-16 Novatek Microelectronics Corp High voltage capacitor and manufacture method thereof

Also Published As

Publication number Publication date
US20190252331A1 (en) 2019-08-15
CN110164849A (zh) 2019-08-23
TW201935699A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
TWI726399B (zh) 積體隔離器裝置以及電子系統
KR101843245B1 (ko) 노이즈 억제를 위한 온 칩 전자기 밴드갭(ebg) 구조물
TWI279901B (en) Metal I/O ring structure providing on-chip decoupling capacitance
US8004062B2 (en) Semiconductor device
KR101495736B1 (ko) Ｅｓｄ-ｅｍｉ 공통모드 반도체 필터 소자 및 그 제조방법
CN102456665A (zh) 用于金属-氧化物-金属电容器的保护结构
US9000554B2 (en) Semiconductor device
WO2021238971A1 (zh) 一种半导体芯片、多工器及通信设备
JP2013140899A (ja) 保護回路
CN104733431A (zh) 金属-绝缘体-金属(mim)电容器结构及其形成方法
TWI648861B (zh) 高壓電容結構及數位隔離裝置
CN104733430A (zh) 形成金属-绝缘体-金属(mim)电容器结构的机理
WO2016170913A1 (ja) オンチップノイズ保護回路を有する半導体チップ
JP4784595B2 (ja) バイポーラ型の半導体装置の製造方法
US7239005B2 (en) Semiconductor device with bypass capacitor
TWI707480B (zh) 電容結構
US20170148559A1 (en) High q-factor inductor structure and rf integrated circuit including the same
TWI790119B (zh) 用於具有雙接地端的電路系統的防護裝置
CN113161324A (zh) 半导体装置及其制作方法
CN113437064B (zh) 电压保护电路
JP5072282B2 (ja) 半導体装置
CN102891186A (zh) 保护二极管以及具备该保护二极管的半导体装置
CN111564494B (zh) 静电放电保护元件与电路及制造静电放电保护元件的方法
CN111933614A (zh) 一种半导体器件、集成电路及电子设备
US20240321773A1 (en) Semiconductor device and high frequency switch

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees