KR100362796B1 - 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 - Google Patents

반도체 장치 및 그 제조방법, 회로기판 및 전자기기 Download PDF

Info

Publication number
KR100362796B1
KR100362796B1 KR1019997010947A KR19997010947A KR100362796B1 KR 100362796 B1 KR100362796 B1 KR 100362796B1 KR 1019997010947 A KR1019997010947 A KR 1019997010947A KR 19997010947 A KR19997010947 A KR 19997010947A KR 100362796 B1 KR100362796 B1 KR 100362796B1
Authority
KR
South Korea
Prior art keywords
hole
electrode
substrate
semiconductor device
conductive member
Prior art date
Application number
KR1019997010947A
Other languages
English (en)
Other versions
KR20010012977A (ko
Inventor
하시모토노부아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010012977A publication Critical patent/KR20010012977A/ko
Application granted granted Critical
Publication of KR100362796B1 publication Critical patent/KR100362796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 외부전극의 크랙을 방지할 수 있는 반도체 장치 및 그 제조방법, 회로기판 및 전자기기에 관한 것이다. 반도체 장치는 관통구멍(14a)이 형성된 절연 필름(14)과, 전극(13)을 갖는 반도체 칩(12)과, 절연 필름(14)의 한쪽 면에 있어서의 관통구멍(14a)상을 포함하는 영역에 접착제(17)를 개재시켜 접착되어 반도체 칩(12)의 전극(13)에 전기적으로 접속되는 배선 패턴(18)과, 관통구멍(14a)을 통하여, 배선 패턴(18)에 설치됨과 동시에 배선 패턴(18)과는 반대측 면으로부터 돌출하는 외부전극(16)을 가지고, 관통구멍(14a)과 외부전극(16)과의 사이에, 접착제(17)의 일부가 인입되어 개재된다.

Description

반도체 장치 및 그 제조방법, 회로기판 및 전자기기{Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device}
근년의 전자기기의 소형화에 따라, 고밀도 실장에 적합한 반도체 장치의 패키지가 요구되고 있다. 이것에 대응하기 위해서, BGA(Ball Grid Array)나 CSP(Chip Scale/Size Package)와 같은 표면 실장형 패키지가 개발되어 있다. 표면 실장형 패키지에서는 반도체 칩에 접속되는 배선 패턴의 형성된 기판이 사용되는 경우가 있다. 또한, 기판에는 관통구멍이 형성되어, 이 관통구멍을 통하여, 배선 패턴과는 반대측 면으로부터 돌출하도록, 외부전극이 형성되는 경우가 있었다.
이러한 구성의 패키지가 적용된 반도체 장치에 의하면, 회로기판에 실장된 후, 회로기판과 반도체 장치와의 열 팽창율의 차에 의해, 외부전극에 응력이 가해지면, 이 외부전극에 크랙이 생기는 경우가 있었다.
본 발명은 이러한 문제점을 해결하는 것으로, 그 목적은 외부전극의 크랙을 방지할 수 있는 반도체 장치 및 그 제조방법, 회로기판 및 전자기기를 제공하는 것에 있다.
본 발명은 반도체 장치 및 그 제조방법, 회로기판 및 전자기기에 관한 것이다.
도 1은 제 1 실시예에 관계되는 반도체 장치를 도시하는 단면도.
도 2a 및 도 2b는 제 1 실시예에 관계되는 반도체 장치의 제조방법을 도시하는 도면.
도 3은 제 1 실시예의 변형예에 관계되는 반도체 장치를 도시하는 도면.
도 4는 제 2 실시예에 관계되는 반도체 장치를 도시하는 단면도.
도 5는 제 3 실시예에 관계되는 반도체 장치를 도시하는 도면.
도 6은 제 4 실시예에 관계되는 반도체 장치를 도시하는 도면.
도 7은 제 5 실시예에 관계되는 반도체 장치를 도시하는 단면도.
도 8a 및 도 8b는 제 5 실시예에 관계되는 반도체 장치의 제조방법을 도시하는 도면.
도 9는 제 5 실시예에 관계되는 반도체 장치의 제조방법을 도시하는 도면.
도 10은 제 5 실시예에 관계되는 반도체 장치의 제조방법을 도시하는 도면.
도 11은 본 실시예에 관계되는 반도체 장치가 실장된 회로기판을 도시하는 도면.
도 12는 본 실시예에 관계되는 반도체 장치가 실장된 회로기판을 구비하는 전자기기를 도시하는 도면.
(1) 본 발명에 관계되는 반도체 장치는 관통구멍이 형성된 기판과, 전극을 갖는 반도체 소자와, 상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 접착부재를 개재시켜 접착됨과 동시에, 상기 접착부재에 접착된 면의 반대측 면에서 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와, 상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지고, 상기 관통구멍내에 있어서, 상기 관통구멍을 형성하는 내벽면과 상기 외부전극과의 사이에 상기 접착부재의 일부가 개재된다.
본 발명에 의하면, 관통구멍 내로부터 외부전극이 형성되고, 외부전극과 관통구멍과의 사이에는 접착부재의 일부가 개재된다. 따라서, 접착부재가 응력 완화 부재로 되기 때문에, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스를 흡수할 수 있다. 이렇게 하여, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
또, 본 발명에서 접착부재는 기판과 도전부재와의 사이로부터 관통구멍의 내벽면에 도달할 때까지 연속성을 유지하고 있어도 되고, 비연속적으로 관통구멍내에 존재해도 된다.
(2) 이 반도체 장치에 있어서, 상기 관통구멍 내에 있어서, 상기 접착부재의 일부가 인입되어 개재되어도 된다.
(3) 본 발명에 관계되는 반도체 장치는 관통구멍이 형성된 기판과, 전극을 갖는 반도체 소자와, 상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 직접 형성되어 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와, 상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지며, 상기 기판은 상기 외부전극보다도 탄력성이 높은 재료로 형성되고, 상기 관통구멍의 내벽면에는 상기 기판을 구성하는 상기 재료에 의해서 볼록부가 형성된다.
본 발명에 의하면, 관통구멍의 내벽면에 볼록부가 형성되어 있는 것으로, 평탄한 내벽면보다도 변형하기 쉽게 되어 있고, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스를 흡수할 수 있다. 이렇게 하여, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(4) 이 반도체 장치에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 가져도 된다.
이것에 의하면, 외부전극은 관통구멍에 의해서 직경이 좁혀지지 않게 되어, 수축이 형성되지 않는다. 따라서, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스가 집중하지않기 때문에, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(5) 본 발명에 관계되는 반도체 장치는 관통구멍이 형성된 기판과, 전극을 갖는 반도체 소자와, 상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 접착부재를 개재시켜 접착됨과 동시에, 상기 접착부재에 접착된 면의 반대측 면에서 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와, 상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지고, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는다.
본 발명에 의하면, 관통구멍내로부터 외부전극이 형성된다. 여기서, 외부전극의 기단부의 직경(d)과 돌출부의 직경(Ø)은 Ø≤d의 관계를 갖는다. 즉, 외부전극은 관통구멍에 의해서 직경이 좁혀지지 않게 되어, 수축이 형성되지 않는다. 따라서, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스가 집중하지 않기 때문에, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(6) 상기 기판은 절연기판이라도 된다.
(7) 상기 기판은 프린트 기판이라도 된다.
(8) 상기 외부전극은 땜납으로 형성해도 된다.
(9) 이 반도체 장치에 있어서, 상기 기판의 외형은 반도체 소자의 외형보다도 커도 된다.
(10) 이 반도체 장치에 있어서, 상기 반도체 소자의 상기 전극은 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 도전부재에전기적으로 접속해도 된다.
(11) 이 반도체 장치에 있어서, 상기 반도체 소자의 상기 전극은 와이어를 통하여 상기 도전부재에 전기적으로 접속해도 된다.
(12) 본 발명에 관계되는 회로기판에는 상기 반도체 장치가 실장된다.
(13) 본 발명에 관계되는 전자기기는 상기 회로기판을 갖는다.
(14) 본 발명에 관계되는 반도체 장치의 제조방법은 접착부재가 한쪽 면에 형성된 기판을 준비하는 공정과, 상기 기판을 상기 접착부재가 형성된 면측으로부터 그 반대측면을 향하여 형발(다이스 커팅; dies cutting)을 행함으로써, 관통구멍을 형성함과 동시에, 상기 관통구멍내에 상기 접착부재의 일부를 인입하는 공정과, 상기 접착부재를 개재시켜, 상기 기판에 있어서의 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 도전부재를 접착하는 공정과, 상기 관통구멍 및 해당 관통구멍내에 인입된 상기 일부 접착부재의 안쪽을 통하여, 상기 도전부재에 외부전극의 형성재료를 설치하고, 상기 도전부재의 형성면의 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과, 상기 도전부재에 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함한다.
본 발명에 의하면, 기판의 형발을 행하여 관통구멍을 형성할 때, 동시에 관통구멍내에 접착부재의 일부를 인입시킬 수 있다. 계속하여, 관통구멍을 통하여 외부전극을 형성하면, 이 외부전극과 관통구멍과의 사이에 접착부재의 일부가 개재되게 된다. 이렇게 하여 얻어진 반도체 장치에 의하면, 접착부재가 응력 완화 부재가 되기 때문에, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스를 흡수하여, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(15) 본 발명에 관계되는 반도체 장치의 제조방법은 내벽면에 볼록부를 갖는 관통구멍이 형성되는 동시에, 상기 관통구멍상을 포함하는 영역에 도전부재가 직접 형성되며, 외부전극보다도 탄력성이 높은 재료로 이루어지는 기판을 준비하는 공정과, 상기 관통구멍을 통하여, 상기 도전부재에 외부전극의 형성재료를 설치하고, 상기 도전부재의 형성면의 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과, 상기 도전부재에, 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함한다.
본 발명에 의하면, 관통구멍의 내벽면에 볼록부가 형성되어 있음으로써, 평탄한 내벽면보다도 변형하기 쉽게 되어 있고, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스를 흡수할 수 있다. 이렇게 하여, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(16) 이 제조방법에 있어서, 상기 도전부재를 형성하기 전에, 상기 기판을 형발하는 공정을 포함하여, 상기 형발하는 공정에서, 상기 기판의 일부를 상기 관통구멍에 인입시켜 상기 볼록부를 형성해도 된다.
이것에 의하면, 형발을 하는 공정에서 볼록부를 간단히 형성할 수 있다.
(17) 이 제조방법에 있어서, 레이저를 사용하여 상기 관통구멍을 형성해도 된다.
레이저를 사용하면, 볼록부가 필연적으로 생긴다.
(18) 이 제조방법에 있어서, 웨트 에칭에 의해서 상기 관통구멍을 형성해도 된다.
웨트 에칭을 적용하면, 볼록부가 필연적으로 생긴다.
(19) 이 제조방법에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 가져도 된다.
이것에 의하면, 외부전극은 관통구멍에 의해서 직경이 좁혀지지 않게 되어, 수축이 형성되지 않는다. 따라서, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스가 집중하지않기 때문에, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(20) 본 발명에 관계되는 반도체 장치의 제조방법은 관통구멍이 형성됨과 동시에 상기 관통구멍상을 포함하는 영역에 도전부재가 형성된 기판을 준비하는 공정과, 상기 관통구멍을 통하여, 상기 도전부재에 외부전극의 형성재료를 설치하고, 상기 도전부재와는 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과, 상기 도전부재에, 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함하며, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이, Ø≤d의 관계를 갖는다.
본 발명에 의해서 제조된 반도체 장치에 의하면, 외부전극의 기단부의 직경(d)과 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는다. 즉, 외부전극은 관통구멍에 의해서 직경이 좁혀지지 않게 되어, 수축이 형성되지 않는다. 따라서, 회로기판과의 열 팽창율의 차에 의해서 생긴 응력(열 스트레스)이나 회로기판에 외부로부터 가해지는 기계적 스트레스가 집중하지 않기 때문에, 외부전극에 크랙이 생기는 것을 방지할 수 있다.
(21) 상기 기판은 절연 필름 또는 프린트 기판이라도 된다.
(22) 상기 외부전극의 형성재료는 땜납이라도 된다.
(23) 이 반도체 장치의 제조방법에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정의 뒤에, 상기 기판을 반도체 소자의 외측에서 타발(펀칭; punching)하는 공정을 포함해도 된다.
(24) 이 제조방법에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜, 상기 전극을 상기 도전부재에 전기적으로 접속해도 된다.
(25) 이 제조방법에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 와이어를 개재시켜 상기 도전부재에 상기 전극을 전기적으로 접속해도 된다.
이하, 본 발명이 적합한 실시예에 대하여 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은 제 1 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 이 반도체 장치(10)는 반도체 소자의 일 예인 반도체 칩(12) 및 기판의 일 예인 절연 필름(14)을 포함하여, CSP형의 패키지가 적용된 것이다. 절연 필름(14)에는 외부전극(16)이 형성되어 있고, 반도체 칩(12)은 복수의 전극(13)을 갖는다. 도 1에있어서, 전극(13)은 반도체 칩(12)의 대향하는 2변에만 형성되어 있지만, 주지하는 바와 같이 4변에 형성해도 된다.
절연 필름(14)은 폴리이미드 수지 등으로 이루어지고, 복수의 관통구멍(14a)을 갖는다. 폴리이미드 수지로 이루어지는 기판으로서, 열 팽창 계수가 12ppm/℃이고, 탄성율이 900kg/mm2정도인 것이나, 열 팽창 계수가 20ppm/℃이고, 탄성율이 302kg/mm2정도인 것을 사용할 수 있다. 또한, 절연 필름(14)의 한쪽 면에, 도전부재의 일 예인 배선 패턴(18)이 접착되어 있다. 상세하게는 배선패턴(18)은 접착제(17)를 개재시켜, 절연 필름(14)에 접착되어 있다. 접착부재의 일 예인 접착제(17)로서, 열 팽창 계수(50 내지 150℃)가 70 내지 165ppm/℃이고, 탄성율(150℃)이 0.1 내지 0.9×108Pa이고, 파단 신장이 13 내지 29% 정도인 것을 사용할 수 있고, 예를 들면, 열 팽창 계수(50 내지 150℃)가 70ppm/℃이고, 탄성율(150℃)이 0.1×108Pa이며, 파단 신장이 21% 정도인 것을 사용할 수 있다.
접착제(17)의 일부는 관통구멍(14a)내에 인입되어 있다. 또, 접착제(17) 대신에, 접착 테이프 등을 사용해도 된다. 또한, 배선 패턴(18)은 관통구멍(14a) 상을 통과하도록 형성되어 있고, 도 1에 도시되지 않지만, 관통구멍(14a)상을 포함하는 부분은 다른 부분보다도 폭이 넓은 랜드로 되어있다.
또한, 절연 필름(14)에는 관통구멍(14a)을 통하여, 배선 패턴(18)에(도면에 있어서는 아래에) 외부전극(16)이 형성되어 있다. 외부전극(16)은 관통구멍(14a)내에 위치하여 배선 패턴(18)과 접합되는 기단부(16a)와, 배선 패턴(18)과는 반대측에 절연 필름(14)으로부터 돌출하는 돌출부(16b)를 포함한다. 또, 외부전극(16)은 땜납, 구리 또는 니켈 등으로 이루어진다.
본 실시예에서는 도 1에 확대하여 도시하는 바와 같이, 외부전극(16)의 기단부(16a)와, 관통구멍(14a)의 사이에, 접착제(17)의 일부가 개재하고 있다. 이 접착제(17)의 일부에 의해서, 외부전극(16)에 가해진 응력(열 스트레스나 기계적 스트레스)이 완화되도록 이루어져 있다. 여기서, 응력은 가열되었을 때에 생기는 경우가 많기 때문에, 접착제(17)는 적어도 가열되었을 때에, 응력 완화 기능을 다할 수 있는 정도의 유연성 또는 탄력성을 가지는 것이 필요하다.
각각의 배선 패턴(18)에는 볼록부(18a)가 형성되어 있다. 각 볼록부(18a)는 반도체 칩(12)의 각 전극(13)에 대응하여 형성되어 있다. 따라서, 전극(13)이, 반도체 칩(12)의 외주를 따라 4변에 나란히 배열되어 있는 경우에는 볼록부(18a)도 4변에 나란히 배열하도독 형성된다. 전극(13)은 볼록부(18a)에 전기적으로 접속되고, 배선 패턴(18)을 통하여 외부전극(16)과 도통하게 되어 있다. 또한, 볼록부(18a)가 형성됨으로써, 절연 필름(14)과 반도체 칩(12)과의 사이, 또는 배선 패턴(18)과 반도체 칩(12)과의 사이에는 넓은 간격을 둘 수 있다.
전극(13)과 볼록부(18a)와의 전기적인 접속은 이방성 도전재료의 일 예인 이방성 도전막(20)에 의해서 도모된다. 이방성 도전막(20)은 수지 중의 금속 미립자 등의 도전입자를 분산시켜 시트형으로 한 것이다. 전극(13)과 볼록부(18a)와의 사이에서 이방성 도전막(20)이 찌그러지면, 도전입자도 찌그러뜨려지고, 양자간을 전기적으로 도통시키게 된다. 또한, 이방성 도전막(20)을 사용하면, 도전입자가 찌그러뜨려지는 방향으로만 전기적으로 도통하고, 그 이외의 방향으로는 도통하지 않는다. 따라서, 복수의 전극(13)의 위에, 시트형의 이방성 도전막(20)을 접착하더라도, 인접한 것끼리의 전극(13)간에는 전기적으로 도통하지 않는다.
상술한 예에서는 볼록부(18a)를 배선 패턴(18)측에 형성하였지만, 반도체 칩(12)의 전극(13)상에 범프를 형성해도 되고, 그 경우에는 배선 패턴(18)측에 볼록부(18a)의 형성은 불필요하다.
본 실시예에서는 이방성 도전막(20)은 전극(13)과 볼록부(18a)와의 사이 및 그 부근에만 형성되어 있지만, 전극(13)과 볼록부(18a)와의 사이에만 형성해도 되고, 후술하는 수지(22)가 주입되는 영역을 포함시켜, 반도체 칩(12)의 전면에 형성해도 된다.
그리고, 절연 필름(14)과 반도체 칩(12)과의 사이에 형성되는 빈틈에는 겔 주입구멍(24)으로부터 수지(22)가 주입되어 있다. 또, 반도체 칩(12)의 전면에 이방성 도전막(20)을 형성하는 경우에는 주입구멍(24)이 불필요하고, 또한, 수지(22)의 주입 공정도 불필요하다.
여기서, 수지(22)로서, 영 탄성율(Young's modulus)이 낮고 응력 완화의 작용을 다할 수 있는 재질을 사용하면, 상술한 접착제(17)에 의한 응력 완화 기능에 더하여, 더욱 응력 완화를 도모할 수 있다. 예를 들면, 폴리이미드 수지, 실리콘 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 아크릴 수지 등을 사용함으로써, 수지(22)가 응력 완화 기능을 다한다.
다음에, 본 실시예에 관계되는 반도체 장치(10)의 제조방법에 대해서, 주요한 공정을 설명한다.
먼저, 한쪽 면에 접착제(17)가 형성된 절연 필름(14)을 준비하여, 절연 필름(14)에 관통구멍(14a)을 형성한다. 그 공정을 도 2a 및 도 2b에 도시한다. 즉, 도 2a에 도시하는 바와 같이, 우선, 접착제(17)가 형성된 양측에 타발 지그(jig; 1) 및 수용 지그(2)를 배치한다. 상기 도면에 있어서는 접착제(17)를 갖는 면을 위로 하여 절연 필름(14)이 위치하고, 그 위에 타발 지그(1)가 위치하고 있다. 또, 절연 필름(14)은 도시하지 않는 받침대의 위에 놓여져 있다. 그리고, 도 2b에 도시하는 바와 같이, 타발 지그(1)로써 절연 필름(14)을 관통시켜, 관통구멍(14a)을 형성한다. 여기서, 타발 지그(1)는 수용 지그(2)에 안내되어 접착제(17)를 인입시키면서 절연 필름(14)을 관통한다. 따라서, 접착제(17)의 일부는 관통구멍(14a)의 내부에 인입된 상태가 된다. 또한, 관통구멍(14a)내에 인입된 접착제(17)는 타발 지그(1)를 빼내더라도 원래로 되돌아가지 않고, 관통구멍(14a)내에 남는다. 또, 접착제(17)를 관통구멍(14a)내에 인입시키기 위해서는 타발 지그(1)와 수용 지그(2)와의 사이에, 10 내지 50μm 정도의 간극(clearance)이 존재하는 것이 바람직하다.
또한, 바람직하게는 관통구멍(14a)의 형성과 동시에, 절연 필름(14)에 겔 주입 구멍(24)도 형성한다.
그리고, 절연 필름(14)에 구리박 등의 도전박을 접착하고, 에칭에 의해 배선 패턴(18)을 형성한다. 볼록부(18a)의 형성영역을 마스크하고, 그 이외의 부분을얇은 두께로 하도록 에칭하여, 마스크를 제거하면, 볼록부(18a)를 형성할 수 있다.
계속하여, 절연 필름(14)에는 볼록부(18a)의 위로부터 이방성 도전막(20)을 접착한다. 상세하게는 복수의 볼록부(18a)가 대향하는 2변을 따라서 나란히 배열하는 경우는 평행하는 2개의 직선형으로 이방성 도전막(20)을 접착하고, 볼록부(18a)가 4변에 나란히 배열하는 경우는 이것에 대응하여 직사각형 형상을 그리도록 이방성 도전막(20)을 접착한다.
이렇게 하여, 상기 절연 필름(14)을 볼록부(18a)와 전극(13)을 대응시켜, 반도체 칩(12)상에 가압하여, 볼록부(18a)와 전극(13)으로 이방성 도전막(20)을 찌그러뜨린다. 이렇게 하여, 볼록부(18a)와 전극(13)의 전기적 접속을 도모할 수 있다.
다음에, 겔 주입 구멍(24)으로부터, 수지를 주입하여, 절연 필름(14)과 반도체 칩(12)의 사이에, 수지(22)를 형성한다.
그리고, 관통구멍(14a)를 통하여 배선 패턴(18)상에 땜납을 형성하고, 볼 형상의 외부전극(16)을 형성한다. 구체적으로, 예를 들면, 땜납 페이스트를 사용한 땜납 인쇄나, 땜납 볼을 배선 패턴(18)상에 재치함으로써, 외부전극(16)을 형성한다.
이들 공정에 의해서, 반도체 장치(10)를 얻을 수 있다. 또, 본 실시예에서는 이방성 도전막(20)을 사용하였지만, 그 대신에 이방성 도전 접착제를 사용해도 된다. 이방성 도전 접착제는 시트형을 하고 있지 않는 점을 제외하고는 이방성 도전막(20)과 같은 구성이다.
본 실시예에 의하면, 절연 필름(14)에 형성된 관통구멍(14a)과 외부전극(16)과의 사이에, 접착제(17)가 개재하기 때문에, 외부전극에 가해진 응력(열 스트레스나 기계적 스트레스)을 흡수할 수 있다. 이러한 구성을 얻기 위해서는 상술한 바와 같이, 절연 필름(14)에 미리 접착제(17)를 형성해 두고, 이 접착제(17)의 측으로부터, 관통구멍(14a)의 타발 공정을 행하면 된다. 이렇게 함으로써, 관통구멍(14a)의 타발 공정과 동시에, 접착제(17)의 일부를 관통구멍(14a)내에 인입시킬 수 있다.
다음에, 도 3은 본 실시예의 변형예를 도시하는 도면이다. 이 변형예에서는 절연 필름(14)의 관통구멍(14a)내에 접착제(17)가 들어가지 않고, 외부전극(26)의 형상에 특징을 갖는다. 접착제(17)가 관통구멍(14a)내에 들어가 있지 않아도 되기 때문에, 접착제(17)를 가지지 않는 프린트 기판을, 절연 필름(14) 대신에 사용할 수도 있다.
즉, 외부전극(26)의 기단부(26a)의 직경(d)과, 돌출부(26b)의 직경(Ø)이, Ø≤d의 관계를 갖는다. 바꿔 말하면, 관통구멍(14a)의 개구단부에 위치하는 기단부(26a)가 관통구멍(14a)의 외측에서 절연 필름(14)으로부터 돌출하는 돌출부(26b)와 거의 같거나, 또는, 기단부(26a)가 돌출부(26b)보다도 커지고 있다. 특히, 양자가 거의 같은 것이 바람직하다. 이렇게 함으로써, 돌출부(26b)로부터 기단부(26a)에 걸쳐서, 좁혀진 형상이 형성되지 않도록 되어 있다.
이 구성에 의하면, 외부전극(26)에 좁혀지는 형상이 없기 때문에, 외부전극(26)에 가해지는 응력이 집중하지 않는다. 그리고, 응력을 분산시켜 크랙을 방지할 수 있다. 또, 관통구멍(14a)내에 접착제(17)가 들어가 있는 구조를 받아들이면, 응력 완화 성능은 더욱 향상한다.
또한, 그 제조방법은 상술한 실시예와 같다. 단, 관통구멍(14a)내에 접착제(17)를 들어가게 하는 공정이 반드시 필요하지는 않기 때문에, 관통구멍(14a)을 타발하는 방향이 한정되지 않는다. 또한, 배선 패턴(18)을 절연 필름(14)상에 스퍼터링에 의해서 형성하는 등, 이 변형예에서는 접착제(17)를 생략해도 된다. 단, 이 변형예에서는 관통구멍(14a)과 외부전극(26)과의 사이에, 접착제(17)가 개재하는 것을 방해하는 것은 없다.
(제 2 실시예)
도 4는 제 2 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 이 반도체 장치(110)는 반도체 소자(112)와, 기판의 일 예인 절연 필름(14; 제 1 실시예와 같은 구성)과, 복수의 외부전극(16)(제 1 실시예와 같은 구성)을 포함한다. 반도체 소자(112)의 복수의 전극(도시하지 않음)에는 범프(113)가 설치되어 있다. 범프(113)는 금 볼 범프, 금 도금 범프인 것이 많지만, 땜납 볼이라도 된다. 절연 필름(14)은 반도체 소자(112)보다도 큰 형상을 이루고 있다.
절연 필름(14)의 한쪽 면에, 도전부재(118)가 접착되어 있다. 도전부재(118)는 도 1에 도시하는 배선 패턴(18)으로부터 볼록부(18a)를 생략한 구성을 이루고, 접착제(17)에 의해서 절연필름(14)에 접착되어 있다.
범프(113)와 도전부재(118)와의 전기적인 접속은 절연 필름(14)에 있어서의 도전부재(118)가 형성된 면의 전체에 형성된 이방성 도전재료(120)에 의해서 도모된다. 이방성 도전재료(120) 자체는 도 1에 도시하는 이방성 도전막(20)과 같은 것을 사용할 수 있다. 이렇게 함으로써, 반도체 소자(112)와 절연 필름(14)과의 사이에 이방성 도전재료(120)가 개재하여, 반도체 소자(112)에 있어서의 전극이 형성된 면과, 절연 필름(14)에 있어서의 도전부재(118)가 형성된 면이 덮혀져서 보호된다. 그 밖의 구성은 제 1 실시예와 같다.
본 실시예에 관계되는 반도체 장치(110)의 제조방법에 대해서는 이방성 도전재료(120)를 절연 필름(14)의 전면에 설치하는 점을 제외하고, 제 1 실시예에서 설명한 방법을 적용할 수 있다. 반도체 장치(110)를 제조할 때에는 기판에 반도체 소자(112)를 탑재한 후, 이 기판을 절연 필름(14)의 형상으로 타발해도 된다. 또한, 본 실시예에서도, 외부전극(16)의 형상에 대해서 도 3에 도시하는 형태를 적용할 수 있다.
(제 3 실시예)
도 5는 본 발명의 제 3 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 상기 도면에 도시하는 반도체 장치(30)에서는 배선 패턴(38)과 반도체 칩(32)의 전극(33)이, 와이어(40)에 의해서 접속되어 있다. 배선 패턴(38)은 접착제(37)를 개재시켜 기판(34)에 접착됨으로써 형성되어 있다. 기판(34)은 제 1 실시예와 같이 절연 필름의 경우나, 또는 프린트 기판의 경우가 있다.
또한, 기판(34)의 배선 패턴(38)의 형성면에는 응력 완화층(42)이 형성되어 있다. 응력 완화층(42)은 제 1 실시예의 수지(22)로서 선택 가능한 재료로 형성되어 있다. 이 응력 완화층(42)에 접착제(46)를 개재시켜, 반도체 칩(32)의전극(33)을 갖는 면과는 반대측 면이 접착되어 있다.
기판(34)에는 관통구멍(34a)이 형성되어 있다. 이 관통구멍(34a)을 통하여, 배선 패턴(38)에 외부전극(36)이 형성되어 있다. 상세하게는 기판(34)에 있어서의 배선 패턴(38)과는 반대측 면에 돌출하도록, 배선 패턴(38)상에 외부전극(36)이 형성되어 있다. 그리고, 반도체 칩(32)의 외주 및 기판(34)의 배선 패턴(38)을 갖는 면이 수지(44)로 밀봉되어 있다.
외부전극(36)은 도 1에 도시하는 구성, 또는 도 3에 도시하는 외부전극(26)과 같은 구성을 하여, 같은 효과를 달성할 수 있도록 되어 있다. 또는 도 1에 도시하는 실시예와 같이, 관통구멍(34a)과 외부전극(36)의 사이에 접착제(37)가 개재하도록 구성해도 된다.
본 실시예는 제 1 실시예와 비교하여, 반도체 칩(32)의 전극(33)과 배선 패턴(38)의 접속에 와이어(40)를 사용한 점과, 반도체 칩(32) 등이 수지(44)에 의해서 밀봉되어 있는 점에서 상이하지만, 응력 완화에 관한 기능은 제 1 실시예와 같다.
(제 4 실시예)
도 6은 본 발명의 제 4 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 상기 도면에 도시하는 반도체 장치(130)는 관통구멍(34a)과 외부전극(136)의 사이에 접착제(37)가 개재하는 점에서 도 5에 도시하는 반도체 장치(30)와 다르다.
(제 5 실시예)
도 7은 본 발명의 제 5 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 상기 도면에 도시하는 반도체 장치(210)는 도전부재(118)가 접착부재 없이 기판(214)에 직접 형성되어 있는 점에서, 도 4에 도시하는 반도체 장치(110)와 다르다. 도 7에 있어서, 도 4에 도시하는 반도체 장치(110)와 같은 구성에는 같은 부호를 붙인다. 또, 본 실시예에서는 반도체 소자(112)가 페이스 다운 실장되어 있지만, 도 6에 도시하는 페이스 업 실장을 적용해도 된다.
기판(214)은 외부전극(16)보다도 탄력성이 높은 재료로 형성되어 있다. 또한, 기판(214)의 관통구멍(214a)의 내벽면에는 볼록부(220)가 형성되어 있다. 볼록부(220)의 형성방법을 도 8a 및 도 8b에 도시한다.
기판(214)은 접착제가 형성되어 있지 않는 점에서 도 2에 도시하는 절연 필름(14)과 다르다. 도 8a에 도시하는 바와 같이 수용 지그(2)에 재치된 기판(214)을, 타발 지그(1)에 의해서, 도 8b에 도시하는 바와 같이 타발하여 관통구멍(214a)을 형성한다. 이렇게 함으로써, 기판(214)을 구성하는 재료가 관통구멍(214a)의 내부에 돌출하여 볼록부(220)가 형성된다. 예를 들면, 기판(214)의 한쪽 면에 있어서 관통구멍(214a)의 단부를 형성하는 부분의 일부가, 관통구멍(214a)내에 인입되어 볼록부(220)를 형성해도 되고, 기판(214)의 두께의 중간부분에 있어서, 관통구멍(214a)의 내벽면에 볼록부(220)를 형성해도 된다. 또한, 볼록부(220)는 관통구멍(214a)의 주변 단부의 전체가 관통구멍(214a)의 안쪽에 돌출하여 링형상을 이루어도 되고, 관통구멍(214a)의 주변 단부의 일부만이 관통구멍(214a)의 안쪽에 돌출하여 구성해도 된다. 볼록부(220)가 형성되어 있음으로써, 도 4에 도시하는 바와 같이, 접착제(17)가 관통구멍(14a)내에 개재하는 구성과 같은 효과를 달성할 수있다. 즉, 관통구멍(214a)의 내벽면이 평탄한 경우보다도, 볼록부(220)가 변형하기 쉽기 때문에, 외부전극(16)에 가해지는 응력을 완화할 수 있다.
이렇게 해서, 관통구멍(214a)이 형성된 후, 기판(214)에 도전부재(118)를 형성하여 2층 기판을 구성한다. 예를 들면, 기판(214)이 열가소성인 경우에는 이것을 가열하여 연화시켜, 도전박을 밀착시킴으로써 접착제 없이 접착하고, 이것을 에칭하여 도전부재(218)를 형성할 수 있다. 또는 스퍼터링을 적용해도 된다.
또는, 도 9에 도시하는 바와 같이, 도전부재(310)가 형성된 기판(300)에, 레이저(320)를 사용하여 관통구멍(330)을 형성해도 된다. 이 경우에도, 관통구멍(330)에는 볼록부(332)가 형성된다. 레이저(320)로서, CO2레이저를 사용하면 볼록부(332)가 형성되기 쉽지만, 엑시머 레이저를 사용해도 된다.
또는 도 10에 도시하는 바와 같이, 도전부재(410)가 형성된 기판(400)에, 관통구멍에 대응한 개구(422)를 갖는 레지스터(420)를 형성하여, 웨트 에칭을 실시함으로써, 관통구멍(430)을 형성해도 된다. 이 경우에도, 관통구멍(430)의 내벽면에는 요철이 있기 때문에, 볼록부(432)가 형성된다.
또, 상술한 실시예는 CSP 형의 패키지를 적용한 반도체 장치이지만, 본 발명은 다핀화를 도모하기 위해서 반도체 칩보다도 넓은 기판이 사용되는 BGA 형의 패키지에 적용할 수도 있다.
도 11에는 상술한 실시예에 관계되는 방법에 의해서 제조된 반도체 장치(1100)를 실장한 회로기판(1000)이 도시되어 있다. 회로기판(1000)에는 예를 들면 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다.회로기판(1000)에는 예를 들면 구리로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되는 동시에, 이 회로기판(1000)에 땜납 볼이 설치되어 있다. 그리고, 배선 패턴의 땜납 볼과 반도체 장치(1100)의 외부전극을 기계적으로 접속함으로써 그것들의 전기적 도통이 도모된다.
이 경우, 반도체 장치(1100)에는 외부와의 열 팽창차나 기계적 스트레스에 의해 생기는 왜곡을 흡수하는 구조가 형성되어 있기 때문에, 본 반도체 장치(1100)를 회로기판(1000)에 실장하더라도 접속시 및 그 이후의 신뢰성을 향상할 수 있다.
또, 실장 면적도 베어칩으로써 실장한 면적으로까지 작게 할 수 있다. 그러므로, 이 회로기판(1000)을 전자기기에 사용하면 전자기기 자체의 소형화가 가능하다. 또한, 동일 면적내에서는 보다 설치 공간을 확보할 수 있어, 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로기판(1000)을 구비하는 전자기기로서, 도 12에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
또, 능동부품이든 수동 부품을 막론하고, 여러가지의 면 실장용의 전자부품에 본 발명을 응용하는 것도 가능하다. 전자부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터(thermistor), 배리스터(varistor), 볼륨 또는 퓨즈 등이 있다.

Claims (52)

  1. 관통구멍이 형성된 기판과,
    전극을 갖는 반도체 소자와,
    상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 접착부재를 개재시켜 접착됨과 동시에, 상기 접착부재에 접착된 면의 반대측 면에서 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와,
    상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지며,
    상기 관통구멍내에서, 상기 관통구멍을 형성하는 내벽면과 상기 외부전극과의 사이에 상기 접착부재의 일부가 개재되는 반도체 장치.
  2. 제 1 항에 있어서, 상기 관통구멍내에서, 상기 접착부재의 일부가 인입되어 개재되는 반도체 장치.
  3. 관통구멍이 형성된 기판과,
    전극을 갖는 반도체 소자와,
    상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 직접 형성되어 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와,
    상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지며,
    상기 기판은 상기 외부전극보다도 탄력성이 높은 재료로 형성되고,
    상기 관통구멍의 내벽면에는 상기 기판을 구성하는 상기 재료에 의해서 볼록부가 형성되는 반도체 장치.
  4. 제 1 항에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치.
  5. 제 3 항에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치.
  6. 관통구멍이 형성된 기판과,
    전극을 갖는 반도체 소자와,
    상기 기판의 한쪽 면측에 있어서 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 접착부재를 개재시켜 접착됨과 동시에, 상기 접착부재에 접착된 면의 반대측 면에서 상기 반도체 소자의 전극에 전기적으로 접속되는 도전부재와,
    상기 관통구멍을 통하여 상기 도전부재와 접속됨과 동시에, 상기 기판의 다른쪽 면보다도 외측까지 형성된 외부전극을 가지며,
    상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치.
  7. 제 1 항에 있어서, 상기 기판은 절연기판인 반도체 장치.
  8. 제 3 항에 있어서, 상기 기판은 절연기판인 반도체 장치.
  9. 제 6 항에 있어서, 상기 기판은 절연기판인 반도체 장치.
  10. 제 1 항에 있어서, 상기 기판은 프린트 기판인 반도체 장치.
  11. 제 3 항에 있어서, 상기 기판은 프린트 기판인 반도체 장치.
  12. 제 6 항에 있어서, 상기 기판은 프린트 기판인 반도체 장치.
  13. 제 1 항에 있어서, 상기 외부전극은 땜납으로 형성되는 반도체 장치.
  14. 제 3 항에 있어서, 상기 외부전극은 땜납으로 형성되는 반도체 장치.
  15. 제 6 항에 있어서, 상기 외부전극은 땜납으로 형성되는 반도체 장치.
  16. 제 1 항에 있어서, 상기 기판의 외형은 반도체 소자의 외형보다도 큰 반도체 장치.
  17. 제 3 항에 있어서, 상기 기판의 외형은 반도체 소자의 외형보다도 큰 반도체 장치.
  18. 제 6 항에 있어서, 상기 기판의 외형은 반도체 소자의 외형보다도 큰 반도체 장치.
  19. 제 1 항에 있어서, 상기 반도체 소자의 상기 전극은 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  20. 제 3 항에 있어서, 상기 반도체 소자의 상기 전극은 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  21. 제 6 항에 있어서, 상기 반도체 소자의 상기 전극은 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  22. 제 1 항에 있어서, 상기 반도체 소자의 상기 전극은 와이어를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  23. 제 3 항에 있어서, 상기 반도체 소자의 상기 전극은 와이어를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  24. 제 6 항에 있어서, 상기 반도체 소자의 상기 전극은 와이어를 개재시켜 상기 도전부재에 전기적으로 접속되는 반도체 장치.
  25. 제 1 항, 제 2 항, 제 4 항, 제 7 항, 제 10 항, 제 13 항, 제 16 항, 제 19 항, 제 22 항 중 어느 한 항에 기재된 반도체 장치가 실장된 회로기판.
  26. 제 3 항, 제 5 항, 제 8 항, 제 11 항, 제 14 항, 제 17 항, 제 20 항, 제 23 항 중 어느 한 항에 기재된 반도체 장치가 실장된 회로기판.
  27. 제 6 항, 제 9 항, 제 12 항, 제 15 항, 제 18 항, 제 21 항, 제 24 항 중어느 한 항에 기재된 반도체 장치가 실장된 회로기판.
  28. 제 25 항에 따른 회로기판을 갖는 전자기기.
  29. 제 26 항에 따른 회로기판을 갖는 전자기기.
  30. 제 27 항에 따른 회로기판을 갖는 전자기기.
  31. 접착부재가 한쪽 면에 설치된 기판을 준비하는 공정과,
    상기 기판을 상기 접착부재가 설치된 면측으로부터 그 반대측면을 향하여 형발을 행함으로써 관통구멍을 형성함과 동시에, 상기 관통구멍내에 상기 접착부재의 일부를 인입시키는 공정과,
    상기 접착부재를 개재시켜, 상기 기판에서의 상기 관통구멍상을 포함하는 상기 한쪽 면의 임의의 영역에 도전부재를 접착하는 공정과,
    상기 관통구멍 및 해당 관통구멍내에 인입된 상기 일부의 접착부재의 안쪽을 개재시켜, 상기 도전부재에 외부전극의 형성재료를 설치하고, 상기 도전부재의 형성면의 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과,
    상기 도전부재에 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함하는 반도체 장치의 제조방법.
  32. 내벽면에 볼록부를 갖는 관통구멍이 형성됨과 동시에, 상기 관통구멍상을 포함하는 영역에 도전부재가 직접 형성되고, 외부전극보다도 탄력성이 높은 재료로 이루어지는 기판을 준비하는 공정과,
    상기 관통구멍을 통하여 상기 도전부재에 외부전극의 형성재료를 설치하여 상기 도전부재의 형성면의 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과,
    상기 도전부재에 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함하는 반도체 장치의 제조방법.
  33. 제 32 항에 있어서, 상기 도전부재를 형성하기 전에, 상기 기판을 형발하는 공정을 포함하여, 상기 형발 공정에서, 상기 기판의 일부를 상기 관통구멍에 인입시켜 상기 볼록부를 형성하는 반도체 장치의 제조방법.
  34. 제 32 항에 있어서, 레이저를 사용하여 상기 관통구멍을 형성하는 반도체 장치의 제조방법.
  35. 제 32 항에 있어서, 웨트 에칭에 의해서 상기 관통구멍을 형성하는 반도체 장치의 제조방법.
  36. 제 31 항에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치의 제조방법.
  37. 제 32 항에 있어서, 상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치의 제조방법.
  38. 관통구멍이 형성됨과 동시에 상기 관통구멍상을 포함하는 영역에 도전부재가 형성된 기판을 준비하는 공정과,
    상기 관통구멍을 통하여 상기 도전부재에 외부전극의 형성재료를 설치하고, 상기 도전부재와는 반대측 면으로부터 돌출하는 외부전극을 형성하는 공정과,
    상기 도전부재에 반도체 소자의 전극을 전기적으로 접속하는 공정을 포함하며,
    상기 외부전극은 상기 관통구멍의 안쪽에 위치하는 기단부의 직경(d)과, 상기 관통구멍으로부터 돌출하는 돌출부의 직경(Ø)이 Ø≤d의 관계를 갖는 반도체 장치의 제조방법.
  39. 제 31 항에 있어서, 상기 기판은 절연 필름 또는 프린트 기판인 반도체 장치의 제조방법.
  40. 제 32 항에 있어서, 상기 기판은 절연 필름 또는 프린트 기판인 반도체 장치의 제조방법.
  41. 제 31 항에 있어서, 상기 외부전극의 형성재료는 땜납인 반도체 장치의 제조방법.
  42. 제 32 항에 있어서, 상기 외부전극의 형성재료는 땜납인 반도체 장치의 제조방법.
  43. 제 38 항에 있어서, 상기 외부전극의 형성재료는 땜납인 반도체 장치의 제조방법.
  44. 제 31 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정의 이후에, 상기 기판을 반도체 소자의 외측에서 타발하는 공정을 포함하는 반도체 장치의 제조방법.
  45. 제 32 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정의 이후에, 상기 기판을 반도체 소자의 외측에서 타발하는 공정을 포함하는 반도체 장치의 제조방법.
  46. 제 38 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정의 이후에, 상기 기판을 반도체 소자의 외측에서 타발하는 공정을 포함하는 반도체 장치의 제조방법.
  47. 제 31 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 도전성 입자가 접착제에 분산되어 되는 이방성 도전재료를 개재시켜, 상기 전극을 상기 도전부재에 전기적으로 접속하는 반도체 장치의 제조방법.
  48. 제 32 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜, 상기 전극을 상기 도전부재에 전기적으로 접속하는 반도체 장치의 제조방법.
  49. 제 38 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 도전성 입자가 접착제에 분산되어 이루어지는 이방성 도전재료를 개재시켜, 상기 전극을 상기 도전부재에 전기적으로 접속하는 반도체 장치의 제조방법.
  50. 제 31 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 와이어를 개재시켜 상기 도전부재에 상기 전극을 전기적으로 접속하는 반도체 장치의 제조방법.
  51. 제 32 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 와이어를 개재시켜 상기 도전부재에 상기 전극을 전기적으로 접속하는 반도체 장치의 제조방법.
  52. 제 38 항에 있어서, 상기 도전부재에 상기 반도체 소자의 상기 전극을 전기적으로 접속하는 공정에서, 와이어를 개재시켜 상기 도전부재에 상기 전극을 전기적으로 접속하는 반도체 장치의 제조방법.
KR1019997010947A 1998-03-27 1999-03-19 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 KR100362796B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10058098 1998-03-27
JP98-100580 1998-03-27
JP99-41119 1999-02-19
JP04111999A JP3876953B2 (ja) 1998-03-27 1999-02-19 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
KR20010012977A KR20010012977A (ko) 2001-02-26
KR100362796B1 true KR100362796B1 (ko) 2002-11-27

Family

ID=26380673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997010947A KR100362796B1 (ko) 1998-03-27 1999-03-19 반도체 장치 및 그 제조방법, 회로기판 및 전자기기

Country Status (10)

Country Link
US (7) US6097610A (ko)
EP (2) EP0996154B1 (ko)
JP (1) JP3876953B2 (ko)
KR (1) KR100362796B1 (ko)
CN (1) CN1154178C (ko)
AU (1) AU2854099A (ko)
DE (1) DE69938767D1 (ko)
HK (1) HK1029662A1 (ko)
TW (1) TW459353B (ko)
WO (1) WO1999050906A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3506211B2 (ja) * 1998-05-28 2004-03-15 シャープ株式会社 絶縁性配線基板及び樹脂封止型半導体装置
KR100556240B1 (ko) * 1998-07-28 2006-03-03 세이코 엡슨 가부시키가이샤 반도체 장치 제조방법
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
WO2001047013A1 (en) * 1999-12-21 2001-06-28 Advanced Micro Devices, Inc. Organic packages with solders for reliable flip chip connections
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
DE10017741A1 (de) * 2000-04-10 2001-10-25 Infineon Technologies Ag Gehäuse für Halbleiterchips
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3721986B2 (ja) * 2000-12-20 2005-11-30 日立電線株式会社 半導体装置及びその製造方法
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10133571B4 (de) * 2001-07-13 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
US7024947B2 (en) * 2002-03-07 2006-04-11 Alps Electric Co., Ltd. Detection device including circuit component
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
US20040252491A1 (en) * 2003-06-10 2004-12-16 Armament Systems And Procedures, Inc. Printed circuit board lamp
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
DE10333840B4 (de) * 2003-07-24 2006-12-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array
DE10343256B4 (de) 2003-09-17 2006-08-10 Infineon Technologies Ag Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
US7018219B2 (en) * 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
JP2005259848A (ja) * 2004-03-10 2005-09-22 Toshiba Corp 半導体装置及びその製造方法
US7332821B2 (en) * 2004-08-20 2008-02-19 International Business Machines Corporation Compressible films surrounding solder connectors
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
JP2007172025A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd タッチパネル
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
TW201117336A (en) * 2009-11-05 2011-05-16 Raydium Semiconductor Corp Electronic chip and substrate providing insulation protection between conducting nodes
EP2519084A4 (en) * 2009-12-24 2014-01-22 Furukawa Electric Co Ltd ASSEMBLY STRUCTURE FOR INJECTION MOLDED SUBSTRATE AND MOUNTING COMPONENT
JP5468940B2 (ja) * 2010-03-03 2014-04-09 セイコーインスツル株式会社 パッケージの製造方法
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
CN102263350B (zh) * 2010-05-26 2013-11-27 欣兴电子股份有限公司 连接器及其制作方法
JP5384443B2 (ja) * 2010-07-28 2014-01-08 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Ｂｇａ半導体パッケージおよびその製造方法
DE102011014584A1 (de) * 2011-03-21 2012-09-27 Osram Opto Semiconductors Gmbh Anschlussträger für Halbleiterchips und Halbleiterbauelement
CN102496581A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 半导体封装结构及其半导体封装基板的制造方法
JP6342643B2 (ja) * 2013-10-25 2018-06-13 セイコーインスツル株式会社 電子デバイス
CN103972113B (zh) * 2014-05-22 2016-10-26 南通富士通微电子股份有限公司 封装方法
JP7111457B2 (ja) * 2017-10-27 2022-08-02 新光電気工業株式会社 半導体装置及びその製造方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
CN112040671B (zh) * 2020-08-30 2024-03-15 深圳市实锐泰科技有限公司 一种柔性板凸起线路结构制作方法及柔性板凸起线路结构
WO2022168478A1 (ja) * 2021-02-05 2022-08-11 株式会社村田製作所 モジュール

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252953A (ja) 1985-08-31 1987-03-07 Kyocera Corp プラグインパツケ−ジおよびその製造方法
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
US5286417A (en) * 1991-12-06 1994-02-15 International Business Machines Corporation Method and composition for making mechanical and electrical contact
JPH068982A (ja) 1992-06-25 1994-01-18 Sony Corp ビデオカセット収納ケース
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
JPH06168982A (ja) 1992-11-30 1994-06-14 Toshiba Corp フリップチップ実装構造
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
US5431571A (en) * 1993-11-22 1995-07-11 W. L. Gore & Associates, Inc. Electrical conductive polymer matrix
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
JP2833996B2 (ja) 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH0897375A (ja) * 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
JP3377867B2 (ja) * 1994-08-12 2003-02-17 京セラ株式会社 半導体素子収納用パッケージ
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JPH0926631A (ja) 1995-07-11 1997-01-28 Canon Inc 画像読取装置
JP3225800B2 (ja) * 1995-08-09 2001-11-05 三菱電機株式会社 半導体装置
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
JP3624512B2 (ja) * 1996-01-12 2005-03-02 イビデン株式会社 電子部品搭載用基板の製造方法
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
US5805425A (en) * 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3363065B2 (ja) 1997-05-16 2003-01-07 日立化成工業株式会社 半導体パッケージ用チップ支持基板の製造法及び半導体装置
JP3362636B2 (ja) 1997-06-24 2003-01-07 日立電線株式会社 Ｔａｂ用テープキャリアの製造方法
DE19732915C1 (de) * 1997-07-30 1998-12-10 Siemens Ag Verfahren zur Herstellung eines Chipmoduls
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JPH11214413A (ja) 1998-01-22 1999-08-06 Rohm Co Ltd 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6404064B1 (en) * 2000-07-17 2002-06-11 Siliconware Precision Industries Co., Ltd. Flip-chip bonding structure on substrate for flip-chip package application
US6491173B1 (en) * 2000-07-18 2002-12-10 Sidelines, Inc. Wire basket system
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
US7049528B2 (en) * 2002-02-06 2006-05-23 Ibiden Co., Ltd. Semiconductor chip mounting wiring board, manufacturing method for same, and semiconductor module

Also Published As

Publication number Publication date
WO1999050906A1 (en) 1999-10-07
US7871858B2 (en) 2011-01-18
US20060249832A1 (en) 2006-11-09
JPH11340359A (ja) 1999-12-10
AU2854099A (en) 1999-10-18
TW459353B (en) 2001-10-11
CN1154178C (zh) 2004-06-16
JP3876953B2 (ja) 2007-02-07
EP0996154B1 (en) 2008-05-21
KR20010012977A (ko) 2001-02-26
US7094629B2 (en) 2006-08-22
EP1659625A3 (en) 2006-10-25
CN1262784A (zh) 2000-08-09
US20020068424A1 (en) 2002-06-06
US20050040542A1 (en) 2005-02-24
US7518239B2 (en) 2009-04-14
US8310057B2 (en) 2012-11-13
US6815815B2 (en) 2004-11-09
US6340606B1 (en) 2002-01-22
US20090117687A1 (en) 2009-05-07
US6097610A (en) 2000-08-01
US20110079898A1 (en) 2011-04-07
EP0996154A1 (en) 2000-04-26
HK1029662A1 (en) 2001-04-06
EP1659625A2 (en) 2006-05-24
DE69938767D1 (de) 2008-07-03
EP0996154A4 (en) 2001-02-28

Similar Documents

Publication Publication Date Title
KR100362796B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP3963484B2 (ja) 電子部品及び半導体装置並びにこれらの製造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6294831B1 (en) Electronic package with bonded structure and method of making
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
US20050035465A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6297964B1 (en) Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3912445B2 (ja) 半導体装置
JPH08236898A (ja) 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
JP4273352B2 (ja) 半導体装置の製造方法
JP4328978B2 (ja) 半導体装置の製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2007142480A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee