CN102496581A - 半导体封装结构及其半导体封装基板的制造方法 - Google Patents

半导体封装结构及其半导体封装基板的制造方法 Download PDF

Info

Publication number
CN102496581A
CN102496581A CN2011104347972A CN201110434797A CN102496581A CN 102496581 A CN102496581 A CN 102496581A CN 2011104347972 A CN2011104347972 A CN 2011104347972A CN 201110434797 A CN201110434797 A CN 201110434797A CN 102496581 A CN102496581 A CN 102496581A
Authority
CN
China
Prior art keywords
trace
several
layer
metal
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104347972A
Other languages
English (en)
Inventor
陈天赐
陈光雄
王圣民
冯相铭
郭燕桦
徐永颖
杨智闵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011104347972A priority Critical patent/CN102496581A/zh
Publication of CN102496581A publication Critical patent/CN102496581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明关于一种半导体封装结构及其半导体封装基板的制造方法。该半导体封装结构包括一半导体封装基板、一芯片及一封胶材料。该半导体封装基板具有数个导通柱、数个条第一迹线及数个接触垫。这些导通柱具有一外径D。这些接触垫位于这些导通柱上方，且连接这些第一迹线，每一这些接触垫具有一最大宽度W，其中W为0.5D至1.5D。该芯片电性连接至显露于保护层的第一迹线。该封胶材料包覆该芯片。藉此，单位面积的迹线的数目可增加。

Description

半导体封装结构及其半导体封装基板的制造方法
技术领域
本发明关于一种半导体封装结构及其制造方法，详言之，关于一种迹线具有接触垫的半导体封装结构及其制造方法。
背景技术
在已知半导体封装结构中，基板具有数个导通柱(Via)、数个条迹线(Trace)及数个接触垫(Land)。这些接触垫位于这些导通柱的末端，且彼此相连。这些迹线与这些接触垫位于同一层，且彼此相连。然而，由于这些接触垫的最大宽度为这些导通柱的外径的2倍以上，因此，在线路布局时，为了避开某些接触垫，单位面积的迹线的数目会受到限制。亦即，即使这些迹线的线宽缩小，单位面积的迹线的数目仍无法提高。如此会降低线路布局的弹性。
因此，有必要提供一创新且富进步性的半导体封装结构及其制造方法，以解决上述问题。
发明内容
本发明提供一种半导体封装结构，其包括一半导体封装基板、一芯片及一封胶材料。该半导体封装基板包括一内层结构、数个导通柱、数个条第一迹线、数个接触垫及一保护层。该内层结构具有一核心部分、一第一金属层及一第二金属层。该核心部分具有一第一表面及一第二表面。这些导通柱贯穿该内层结构，且具有一外径D。这些第一迹线位于该第一表面。这些接触垫位于这些导通柱上方，且连接这些第一迹线，每一这些接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D。该保护层位于这些第一迹线及这些接触垫上，且具有数个开口以显露部分这些第一迹线。该芯片位于该保护层上，且电性连接至显露的第一迹线。该封胶材料包覆该芯片。
在本发明中，如果该第一迹线及该接触垫略为偏移，该接触垫仍可连接到该导通柱。同时，由于该接触垫的最大宽度W为0.5D至1.5D，因此，在线路布局时，单位面积的迹线的数目可增加，而可会提高线路布局的弹性。此外，这些导通柱可提高导热效果。
本发明另提供一种半导体封装基板的制造方法，其包括以下步骤：(a)提供一内层结构，该内层结构具有一核心部分及一第一金属层，其中该核心部分具有一第一表面，且该第一金属层位于该第一表面；(b)形成数个贯穿孔于该内层结构；(c)施加一导电金属于该第一金属层上及这些贯穿孔内，而于每一贯穿孔内形成一导通柱，其中该导通柱具有一外径D；(d)移除部分该第一金属层及该导电金属，以形成数个条第一迹线(Trace)及数个接触垫(Land)，这些接触垫连接这些第一迹线，且位于这些导通柱上方，每一这些接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D；及(e)形成一保护层于这些第一迹线及这些接触垫上，其中该保护层具有数个开口以显露部分这些第一迹线。
本发明另提供一种半导体封装基板的制造方法，其包括以下步骤：(a)提供一内层结构，该内层结构具有一核心部分及一第一金属层，其中该核心部分具有一第一表面，且该第一金属层位于该第一表面；(b)形成数个贯穿孔于内层结构，每一贯穿孔具有一内径D1；(c)形成一第一光阻层于该第一金属层上，其中该第一光阻层具有数个第一开口及第一沟槽，这些第一开口连通这些第一沟槽及这些贯穿孔，每一这些第一开口具有一最大宽度W1，其中W1大于每一第一沟槽的宽度，且W1为0.5D1至1.5D1；(d)施加一导电金属于这些贯穿孔内以形成数个导通柱，于这些第一开口内形成数个接触垫，于这些第一沟槽内形成数个条第一迹线，其中每一导通柱具有一外径D，这些接触垫连接这些第一迹线，且位于这些导通柱上方，每一这些接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D；(e)移除该第一光阻层；(f)移除未被这些第一迹线及这些接触垫覆盖的第一金属层；及(g)形成一保护层于这些第一迹线及这些接触垫上，其中该保护层具有数个开口以显露部分这些第一迹线。
附图说明
图1显示本发明半导体封装结构的一实施例的示意图；
图2显示本发明半导体封装结构中该第一迹线、该导电指、该接触垫及该导通柱的立体示意图；
图3至9显示本发明半导体封装结构的制造方法的一实施例的示意图；及
图10至18显示本发明半导体封装结构的制造方法的另一实施例的示意图。
具体实施方式
参考图1，显示本发明半导体封装结构的一实施例的示意图。该半导体封装结构1包括一半导体封装基板200、一芯片15、数个条导线16、一封胶材料17及数个焊球191。该半导体封装基板200包括一内层结构(Inner-layer Structure)100、数个导通柱104、数个条第一迹线(Trace)11、数个接触垫(Land)12、数个导电指(Finger)13、一保护层14、数个条第二迹线18、数个连接垫(Pad)19。
该内层结构100具有一核心部分(Core Structure)10、一第一金属层105、一第二金属层106及数个贯穿孔103。该核心部分10具有一第一表面101及一第二表面102。在本实施例中，该第一金属层105位于该第一表面101，且该第二金属层106位于该第二表面102。该核心部分10为一预先成形的预浸材(Preformed Prepreg)，其包括树脂及玻璃纤维，或其他材质。该内层结构100可以是一铜箔积层板(Copper CladLaminate，CCL)，其例如由BT或FR-4/FR-5环氧树脂所制成。这些贯穿孔103贯穿该第一金属层105、该核心部分10及该第二金属层106。这些导通柱104位于这些贯穿孔103内。在本实施例中，这些导通柱104由一导电金属填满这些贯穿孔103而成。因此，这些导通柱104为实心结构。
这些第一迹线11位于该第一表面101。这些接触垫12位于这些导通柱104上方，且连接这些第一迹线11。较佳地，这些第一迹线11具有这些导电指13，且这些导电指13上方更包括一表面处理层131(例如：镍/金层)。在本实施例中，这些第一迹线11及这些导电指13由该第一金属层105及其上的该导电金属所形成，且这些接触垫12仅由该导电金属所形成；较佳地，该第一金属层105及该导电金属的材质相同，其皆为铜。然而在其他实施例中，这些接触垫12亦可由该第一金属层105及其上的该导电金属所形成。
该保护层14位于这些第一迹线11、这些接触垫12及该第一表面101上，且具有数个开口141以显露部分这些第一迹线11(即这些导电指13及该表面处理层131)。在本实施例中，该保护层14为一防焊层(Solder Mask)。
该芯片15位于该保护层14上，且利用这些导线16电性连接至显露的第一迹线11(即这些导电指13及该表面处理层131)。该封胶材料17位于该保护层14上，且包覆该芯片15、这些导电指13、该表面处理层131及这些导线16。
这些第二迹线18位于该第二表面102，且电性连接这些导通柱104。这些连接垫19连接这些第二迹线18。在本实施例中，这些第二迹线18及这些连接垫19由该第二金属层106及其上的该导电金属所形成。该保护层14更形成于这些第二迹线18及该第二表面102上，且具有数个开口142以显露这些接触垫19。这些焊球191位于这些接触垫19上。
参考图2，显示本发明半导体封装结构中该第一迹线、该导电指、该接触垫及该导通柱的立体示意图。该接触垫12具有一最大宽度W，该导通柱104具有一外径D。该最大宽度W大于该第一迹线11的宽度，且该最大宽度W为0.5D至1.5D，较佳地，为0.7D至1.3D。在本实施例中，该接触垫12位于该导通柱104的正上方。然而，可以理解的是，如果该第一迹线11及该接触垫12略为偏移，该接触垫12仍可连接到该导通柱104。同时，由于该接触垫12的最大宽度W为0.5D至1.5D，因此，在线路布局时，单位面积的迹线的数目可增加，而可会提高线路布局的弹性。此外，这些实心的导通柱104可提高导热效果。
参考图3至9，显示本发明半导体封装结构的制造方法的一实施例的示意图。参考图3，提供一内层结构100。该内层结构100具有一核心部分10、一第一金属层105、一第二金属层106及数个贯穿孔103。该核心部分10具有一第一表面101及一第二表面102。在本实施例中，该第一金属层105位于该第一表面101，且该第二金属层106位于该第二表面102。该核心部分10为一预先成形的预浸材，其包括树脂及玻璃纤维，或其他材质。该内层结构100可以是一铜箔积层板，其例如由BT或FR-4/FR-5环氧树脂所制成。
参考图4，以激光钻孔或机械钻孔方式形成数个贯穿孔103，以贯穿该第一金属层105、该核心部分10及该第二金属层106。
参考图5，以电镀方式施加一导电金属20于该第一金属层105、该第二金属层106上及这些贯穿孔103内。此时，每一贯穿孔103被该导电金属20填满而形成一导通柱104，其中该导通柱104具有一外径D(图2)。在本实施例中，该第一金属层105、该第二金属层106及该导电金属20的材质相同，其皆为铜。
参考图6，形成一光阻层21于该导电金属20上。该光阻层21具有数个开口211。接着，根据该光阻层21的开口211以蚀刻方式移除部分该第一金属层105及该导电金属20，以定义出数个条第一迹线11及数个接触垫12。较佳地，这些第一迹线11具有数个导电指13。在本实施例中，这些第一迹线11及这些导电指13包括该第一金属层105及其上的该导电金属20，且这些接触垫12仅包括该导电金属20。然而在其他实施例中，这些接触垫12亦可包括该第一金属层105及其上的该导电金属20。这些接触垫12连接这些第一迹线11，且位于这些导通柱104上方。如图2所示，每一这些接触垫12具有一最大宽度W，最大宽度W大于每一第一迹线11的宽度，且最大宽度W为0.5D至1.5D，较佳地，为0.7D至1.3D。
同样地，在该核心部分10的第二表面102，该光阻层21具有数个开口212。且根据该光阻层21的开口212以蚀刻方式移除部分该第二金属层106及该导电金属20，以定义出数个条第二迹线18及数个连接垫19。
参考图7，移除该光阻层21。
参考图8，形成一保护层14(例如：防焊层)于这些第一迹线11、这些接触垫12及这些第二迹线18上。该保护层14具有数个开口141以显露部分这些第一迹线11(即这些导电指13)，以及数个开口142以显露这些连接垫19。接着，形成一表面处理层131于显露的第一迹线11(即这些导电指13)上，以制得本发明的半导体封装基板200。
参考图9，以黏贴方式附着一芯片15于该保护层14上。接着，形成数个条导线16以将该芯片15电性连接至显露的第一迹线11(即这些导电指13及该表面处理层131)。接着，形成一封胶材料17于该第一表面101以包覆该芯片15及这些导线16。接着，形成数个焊球191于这些连接垫19上，以制得如图1所示的该半导体封装结构1。
参考图10至18，显示本发明半导体封装结构的制造方法的另一实施例的示意图。参考图10，提供一内层结构100。该内层结构100与图3的内层结构100相同，其具有一核心部分10、一第一金属层105及一第二金属层106。该核心部分10具有一第一表面101及一第二表面102。接着，形成数个贯穿孔103，每一贯穿孔103具有一内径D1。
参考图11，形成一第一光阻层22于该第一金属层105上，该第一光阻层22具有数个第一开口221及第一沟槽222。这些第一开口221连通这些第一沟槽222及这些贯穿孔103。该第一开口221具有一最大宽度W1，其中该最大宽度W1大于该第一沟槽222的宽度，且该最大宽度W1为0.5D1至1.5D1，较佳地，为0.7D1至1.3D1。同样地，在该核心部分10的第二表面102，更形成一第二光阻层23于该第二金属层106上。该第二光阻层23具有数个第二开口231，这些第二开口231连通这些贯穿孔103。
参考图12，以电镀方式施加一导电金属20。该导电金属20于这些贯穿孔103内填满而形成数个导通柱104，于这些第一开口221内形成数个接触垫12，于这些第一沟槽222内形成数个条第一迹线11。较佳地，这些第一迹线11具有数个导电指13。该导通柱104具有一外径D。这些接触垫12连接这些第一迹线11，且位于这些导通柱104上方。该接触垫12具有一最大宽度W，其中该最大宽度W大于该第一迹线11的宽度，且该最大宽度W为0.5D至1.5D。同样地，在基板10的第二表面102，该导电金属20更于该第二开口231内而形成数个条第二迹线18及数个连接垫19(图1)。
参考图13，形成一第三光阻层24于该第一光阻层22上，且该第三光阻层24具有至少一开口241以显露部分这些第一迹线11(即这些导电指13)。同时，该第三光阻层24更形成于该第二光阻层23上，且完全覆盖该第二光阻层23、这些第二迹线18及这些连接垫19而不具有任何开口。
参考图14，形成一表面处理层131于显露的第一迹线11(即这些导电指13)上。
参考图15，移除该第一光阻层22、该第三光阻层24及该第二光阻层23。
参考图16，移除未被这些第一迹线11及这些接触垫12覆盖的第一金属层105，以使这些第一迹线11间彼此绝缘。同时，移除未被这些第二迹线18及这些连接垫19覆盖的第二金属层106，以使这些第二迹线18间彼此绝缘。
参考图17，形成一保护层14(例如：防焊层)于这些第一迹线11、这些接触垫12及这些第二迹线18上。该保护层14具有数个开口141以显露部分这些第一迹线11(即这些导电指13及其上的表面处理层131)，以及数个开口142(图1)以显露这些连接垫19，以制得本发明的半导体封装基板200。
参考图18，以黏贴方式附着一芯片15于该保护层14上。接着，形成数个条导线16以将该芯片15电性连接至显露的第一迹线11(即这些导电指13及该表面处理层131)。接着，形成一封胶材料17(如图中的假想线所示)于该第一表面101以包覆该芯片15及这些导线16。接着，形成数个焊球191(图1)于这些连接垫19上，以制得如图1所示的该半导体封装结构1。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (13)

1.一种半导体封装基板的制造方法，包括：
(a)提供一内层结构，该内层结构具有一核心部分及一第一金属层，其中该核心部分具有一第一表面，且该第一金属层位于该第一表面；
(b)形成数个贯穿孔于该内层结构；
(c)施加一导电金属于该第一金属层上及所述贯穿孔内，而于每一贯穿孔内形成一导通柱，其中该导通柱具有一外径D；
(d)移除部分该第一金属层及该导电金属，以形成数个条第一迹线及数个接触垫，所述接触垫连接所述第一迹线，且位于所述导通柱上方，每一所述接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D；及
(e)形成一保护层于所述第一迹线及所述接触垫上，其中该保护层具有数个开口以显露部分所述第一迹线。
2.如权利要求1的制造方法，其中该步骤(a)中，该内层结构更具有一第二金属层，该核心部分更具有一第二表面，其中该第二金属层位于该第二表面；该步骤(c)中，该导电金属更施加于该第二金属层上；该步骤(d)中更移除部分该第二金属层及该导电金属，以形成数个条第二迹线及数个连接垫；该步骤(e)中，该保护层更形成于所述第二迹线上，其中该保护层具有数个开口以显露所述连接垫。
3.如权利要求1的制造方法，其中该步骤(d)包括：
(d1)形成一光阻层于该导电金属上，其中该光阻层具有数个开口；
(d2)根据该光阻层的开口蚀刻该第一金属层及该导电金属：及
(d3)移除该光阻层。
4.如权利要求1的制造方法，其中该步骤(e)之后更包括一形成一表面处理层于显露的第一迹线上；且该步骤(f)中该芯片利用数个条导线电性连接至该第一迹线上的表面处理层。
5.如权利要求4的制造方法，其中该步骤(f)之后更包括一形成一封胶材料以包覆该芯片及所述导线的步骤。
6.一种半导体封装基板的制造方法，包括：
(a)提供一内层结构，该内层结构具有一核心部分及一第一金属层，其中该核心部分具有一第一表面，且该第一金属层位于该第一表面；
(b)形成数个贯穿孔于内层结构，每一贯穿孔具有一内径D1；
(c)形成一第一光阻层于该第一金属层上，其中该第一光阻层具有数个第一开口及第一沟槽，所述第一开口连通所述第一沟槽及所述贯穿孔，每一所述第一开口具有一最大宽度W1，其中W1大于每一第一沟槽的宽度，且W1为0.5D1至1.5D1；
(d)施加一导电金属于所述贯穿孔内以形成数个导通柱，于所述第一开口内形成数个接触垫，于所述第一沟槽内形成数个条第一迹线，其中每一导通柱具有一外径D，所述接触垫连接所述第一迹线，且位于所述导通柱上方，每一所述接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D；
(e)移除该第一光阻层；
(f)移除未被所述第一迹线及所述接触垫覆盖的第一金属层；及
(g)形成一保护层于所述第一迹线及所述接触垫上，其中该保护层具有数个开口以显露部分所述第一迹线。
7.如权利要求6的制造方法，其中该步骤(a)中，该内层结构更具有一第二金属层，其中该核心部分更具有一第二表面，该第二金属层位于该第二表面；该步骤(c)更形成一第二光阻层于该第二金属层上，其中该第二光阻层具有数个第二开口；该步骤(d)中，该导电金属更施加于所述第二开口内而形成数个条第二迹线及数个连接垫；该步骤(f)中更包括一移除未被所述第二迹线及所述连接垫覆盖的第二金属层；该步骤(g)中，该保护层更形成于所述第二迹线上，其中该保护层具有数个开口以显露所述连接垫。
8.如权利要求6的制造方法，其中该步骤(d)之后更包括：
(d1)形成一第三光阻层于该第一光阻层上，其中该第三光阻层具有至少一开口以显露部分所述第一迹线；及
(d2)形成一表面处理层于显露的第一迹线上；
其中，该步骤(e)移除该第一光阻层及该第三光阻层，且该步骤(h)中该芯片利用数个条导线电性连接至该第一迹线上的表面处理层。
9.如权利要求8的制造方法，其中该步骤(h)之后更包括一形成一封胶材料以包覆该芯片及所述导线的步骤。
10.一种半导体封装结构，包括：
一半导体封装基板，包括：
一内层结构，具有一核心部分、一第一金属层及一第二金属层，该核心部分具有一第一表面及一第二表面；
数个导通柱，贯穿该内层结构，且具有一外径D；
数个条第一迹线，位于该第一表面；
数个接触垫，位于所述导通柱上方，且连接所述第一迹线，每一所述接触垫具有一最大宽度W，其中W大于每一第一迹线的宽度，且W为0.5D至1.5D；及
一保护层，位于所述第一迹线及所述接触垫上，且具有数个开口以显露部分所述第一迹线；
一芯片，位于该保护层上，且电性连接至显露的第一迹线；及
一封胶材料，包覆该芯片。
11.如权利要求10的半导体封装结构，其中所述导通柱、所述第一迹线及所述接触垫由一导电金属所形成。
12.如权利要求10的半导体封装结构，其中该半导体封装基板更包括：
数个条第二迹线，位于该第二表面，且电性连接所述导通柱；及
数个连接垫，连接所述第二迹线，该保护层更形成于所述第二迹线上，且具有数个开口以显露所述接触垫。
13.如权利要求10的半导体封装结构，其中该半导体封装基板更包括一表面处理层，位于显露于该保护层的第一迹线上。
CN2011104347972A 2011-12-22 2011-12-22 半导体封装结构及其半导体封装基板的制造方法 Pending CN102496581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104347972A CN102496581A (zh) 2011-12-22 2011-12-22 半导体封装结构及其半导体封装基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104347972A CN102496581A (zh) 2011-12-22 2011-12-22 半导体封装结构及其半导体封装基板的制造方法

Publications (1)

Publication Number Publication Date
CN102496581A true CN102496581A (zh) 2012-06-13

Family

ID=46188387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104347972A Pending CN102496581A (zh) 2011-12-22 2011-12-22 半导体封装结构及其半导体封装基板的制造方法

Country Status (1)

Country Link
CN (1) CN102496581A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681384A (zh) * 2012-09-17 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262784A (zh) * 1998-03-27 2000-08-09 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
CN1507037A (zh) * 2002-12-09 2004-06-23 矽品精密工业股份有限公司 一种球栅阵列半导体封装件
CN1929120A (zh) * 2005-09-08 2007-03-14 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
CN102190277A (zh) * 2010-03-15 2011-09-21 欧姆龙株式会社 电极结构及具有该电极结构的微型设备用封装
US20110291523A1 (en) * 2009-02-25 2011-12-01 Kazuyoshi Sugama Package manufacturing method, package, piezoelectric vibrator, oscillator, electronic device and radio timepiece

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1262784A (zh) * 1998-03-27 2000-08-09 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
CN1507037A (zh) * 2002-12-09 2004-06-23 矽品精密工业股份有限公司 一种球栅阵列半导体封装件
CN1929120A (zh) * 2005-09-08 2007-03-14 南茂科技股份有限公司 堆叠型芯片封装结构、芯片封装体及其制造方法
US20110291523A1 (en) * 2009-02-25 2011-12-01 Kazuyoshi Sugama Package manufacturing method, package, piezoelectric vibrator, oscillator, electronic device and radio timepiece
CN102190277A (zh) * 2010-03-15 2011-09-21 欧姆龙株式会社 电极结构及具有该电极结构的微型设备用封装

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681384A (zh) * 2012-09-17 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103681384B (zh) * 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法

Similar Documents

Publication Publication Date Title
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
TWI461124B (zh) 層疊封裝結構及其製作方法
CN101582395B (zh) 布线基板
CN209029359U (zh) 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构
JP2015115558A (ja) 半導体装置
CN105609479A (zh) 具有电源/接地球垫阵列的印刷电路板
CN104576593A (zh) 封装结构及其制法
US11257765B2 (en) Chip package structure including connecting posts and chip package method
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN106601630A (zh) 芯片封装方法及芯片封装结构
CN106469705A (zh) 封装模块及其基板结构
CN104662655B (zh) 布线基板及其制造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
CN102376676A (zh) 嵌埋有半导体芯片的封装基板
CN103811362A (zh) 层叠封装结构及其制作方法
CN1972554A (zh) 薄型化电路板结构
CN205264695U (zh) 基于半导体芯片封装体的嵌入式封装结构
CN101241868B (zh) 内埋半导体组件的封装工艺及封装结构
CN102496581A (zh) 半导体封装结构及其半导体封装基板的制造方法
TW201216428A (en) Package unit, stacking structure thereof and manufacturing method thereof
CN103681359A (zh) 层叠封装结构及其制作方法
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
JP5150553B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120613