KR100357270B1 - 화상 표시 장치 및 그 장치의 제어 방법 - Google Patents

화상 표시 장치 및 그 장치의 제어 방법 Download PDF

Info

Publication number
KR100357270B1
KR100357270B1 KR1019990015787A KR19990015787A KR100357270B1 KR 100357270 B1 KR100357270 B1 KR 100357270B1 KR 1019990015787 A KR1019990015787 A KR 1019990015787A KR 19990015787 A KR19990015787 A KR 19990015787A KR 100357270 B1 KR100357270 B1 KR 100357270B1
Authority
KR
South Korea
Prior art keywords
electron
delete delete
electron source
acceleration electrode
image display
Prior art date
Application number
KR1019990015787A
Other languages
English (en)
Other versions
KR19990088016A (ko
Inventor
구노미쯔또시
사가노오사무
후지아끼라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990088016A publication Critical patent/KR19990088016A/ko
Application granted granted Critical
Publication of KR100357270B1 publication Critical patent/KR100357270B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

복수의 전자 방출 소자들이 배열되어 있는 전자원과, 상기 전자원에 대응하여 배열되어 있으며 전자들과의 충돌에 의해서 광을 방출하기 위한 형광 물질을 가지는 전면판 사이에 복수의 스페이서들이 삽입되어 있는 실질적으로 배기된 기밀 용기로 구성된 표시 패널에 있어서, 가속 전극이 상기 전면판 상에 배열되어 고전압을 수신하여 전자원에 의해 방출된 전자를 형광 물질쪽으로 가속시킨다. 스페이서를 경유한 고전압의 인가에 의해 발생되는 방전 현상, 또는 이 방전에 따른 전류가 검출된다. 가속 전극은 방전이 발생한 위치를 정확하게 파악할 수 있도록 복수의 분리된 전극들로 구성된다.

Description

화상 표시 장치 및 그 장치의 제어 방법{IMAGE DISPLAY APPARATUS AND CONTROL METHOD THEREOF}
본 발명은 방출된 전자에 의해 화상을 표시하는 화상 표시 장치 및 그 장치의 제어 방법에 관한 것이다.
종래에, 2가지 형태의 전자 방출 소자들이 공지되어 있는데, 이들은 열음극 소자와 냉음극 소자이다. 공지된 냉음극 소자로는 표면 도전형 방출 소자, 전계 방출형 전자 방출 소자 (이후, FE형 전자 방출 소자로 약칭), 금속/절연체/금속형 전자 방출 소자 (이후, MIM형 전자 방출 소자로 약칭) 등이 있다.
공지된 FE형 전자 방출 소자들의 예들은 예를 들어, W. P. Dyke 및 W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89(1956)와 C. A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones", J. Appl. Phys., 47, 5248(1976)에 기재되어 있다.
공지된 표면 도전형 전자 방출 소자가, 예를 들어, M. I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965)에 기술되어 있으며, 다른 예들이 아래에 설명될 것이다.
표면 도전형 전자 방출 소자는, 기판 상에 형성되어 있는 작은 면적의 박막에, 전류가 이 박막 표면으로 평행하게 흐르도록 공급될 때 전자들이 박막으로부터 방출되는 현상을 이용한다. 이러한 표면 도전형 전자 방출 소자로는, 예를 들어 상기 인용된 Elinson에 의한 SnO2박막을 사용하는 표면 도전형 전자 방출 소자 외에도 Au 박막 [G. Dittmer: "Thin Solid Films", 9, 317(1972)], In2O3/SnO2박막[M. Hartwell 및 C. G. Fonstad: "IEEE Trans. ED Conf.", 519(1975)], 및 카본 박막 [Hisashi Araki 등등: "Vacuum", Vol. 26, No. 1, 22(1983)]을 사용하는 표면 도전형 전자 방출 소자가 있다.
이들 표면 도전형 전자 방출 소자들의 전형적인 구성으로서, 도 27은 상기 문헌에서 M. Hartwell 등에 의해 제시된 장치의 평면도를 도시한다. 도 27에서, 참조 번호(3001)는 기판을 나타내고, 참조 번호(3004)는 스퍼터링에 의해 형성된 금속 산화물로 이루어진 도전성 박막이다. 도 27에서 도시된 바와 같이, 도전성 박막(3004)은 H-형 패턴으로 형성된다. 도전성 박막(3004)에 통전 처리(이하, 포밍(forming) 처리로 칭함)를 수행함으로써, 전자 방출부(3005)가 형성된다. 도 27에서 간격 L은 0.5 - 1 mm로 설정되고, 폭 W는 0.1 mm로 설정된다.
종래의 전자 방출 소자들에 있어서, 지금까지는 도전성 박막(3004)에 포밍 처리로 칭해지는 통전 처리를 수행하여 전자 방출부(305)를 형성하는 것이 일반적이었다. 포밍 처리에서는, 예를 들어 DC 전압 또는 1 V/min의 비율로 매우 천천히 상승하는 전압이 도전성 박막(3004) 양단에 인가되어, 도전성 박막(3004)를 부분적으로 파괴 또는 변형시킴으로써, 전기적으로 고저항을 가지는 전자 방출부(3005)가 형성된다. 전자 방출부(3005)는 도전성 박막(3004)의 일부분에 형성된 균열(fissure)임을 알아야 한다. 전자 방출부(3005) 양단에 선정된 전압을 인가함으로써 전자들이 균열 부근에서 방출된다.
FE형 소자 구조의 한가지 전형적인 구성으로서, 도 28은 C. A. Spindt 등에 의해 제시된 장치의 단면도를 도시한다. 도 28에서, 참조 번호(3010)은 기판이고, 참조 번호(3011)은 도전성 재료로 제조된 에미터 배선이며, 참조 번호(3012)는 에미터 콘(emitter cone)이고, 참조 번호(3013)은 절연층이며, 참조 번호(3014)는 게이트 전극이다. 이러한 소자에서, 에미터 콘(3012)과 게이트 전극(3014) 사이에 전압이 인가되어, 에미터 콘(3012)의 말단부(distal end)로부터 전자들이 방출된다.
제28도에 도시된 적층 구조 이외에, 에미터 및 게이트 전극이 기판 표면과 거의 평행하게 기판 상에 배열되어 있는 FE 장치들의 다른 구조도 공지되어 있다.
공지된 MIM형 전자 방출 소자들의 한 예는 예를 들어, C. A. Mead, "Operation of tunnel-emission devices", J. Appl. Phys., 32, 646(1961)에 기재되어 있다. 도 29는 MIM형 소자 구조의 전형적인 예이다. 도 29는 MIM형 전자 방출 소자의 단면도이다. 도 29에서, 참조 번호(3020)은 기판, 참조 번호(3021)는 금속으로 제조된 하부 전극, 참조 번호(3022)는 두께가 약 100Å인 박막 절연층, 참조 번호(3023)은 두께가 약 80 - 300Å이고 금속으로 제조된 상부 전극이다. MIM형 전자 방출 소자에서는, 상부 전극(3023)과 하부 전극(3021) 사이에 적당한 전압이 인가되어, 상부 전극(3023)의 표면으로부터 전자들이 방출된다.
상기 냉음극 소자들이 열음극 소자에서 필요한 온도보다 낮은 온도에서 전자들을 방출할 수 있기 때문에 장치를 가열하기 위한 히터가 필요없게 된다. 따라서, 냉음극 소자들은 열음극 소자보다 구조가 간단하고, 더 미세한 크기로 형성될 수 있다. 더구나, 다수의 냉음극 소자들이 고밀도로 기판 상에 배열되더라도, 기판의 열용융(hot fusion) 등의 문제는 거의 발생하지 않는다. 또한, 냉음극 소자들의 응답 속도는 빠른 반면, 열음극 소자들의 응답 속도는 히터에 의한 가열시 동작하기 때문에 느리다. 이러한 이유로, 냉음극 소자들의 응용에 집중적으로 연구되고 있다.
냉음극 소자들 중에서, 상기 표면 도전형 전자 방출 소자는 구조상 간단하고 제조가 용이하므로, 다수의 소자들이 큰 면적 상에 형성될 수 있다. 본 출원인에 의해 출원된 일본국 특허 공개 공보 제64-31332호에 기재되어 있는 바와 같이, 다수의 소자들을 정렬시키고 이들을 구동시키는 방법들이 연구되어 왔다.
표면 도전형 전자 방출 소자를 화상 표시 장치 및 화상 기록 장치와 같은 화상 형성 장치, 대전 빔 소스 등에 응용하는 방법이 연구되고 있다.
특히, 화상 표시 장치에 대한 응용으로서, 본 출원인에 의해 출원된 미합중국 특허 제5,066,833호와 일본국 특허 공개 공보 제2-257551호와 제4-28137호에 기재되어 있는 바와 같이, 표면 도전형 전자 방출 소자와 전자빔의 수신시 발광하는 형광 물질의 결합을 이용하는 화상 표시 장치가 연구되고 있다. 표면 도전형 전자 방출 소자와 형광 물질의 결합을 이용하는 이러한 유형의 화상 표시 장치는 다른 종래의 화상 표시 장치에 비해 우수한 특성을 갖는 것으로 기대된다. 예를 들어, 최근에 유행하고 있는 액정 표시 장치에 비해, 상기 표시 장치는 자체 발광되기 때문에 백라이트가 불필요하고 넓은 시야각을 갖는다는 점에서 뛰어나다.
나란히 배열되어 있는 복수의 FE형 전자 방출 소자들을 구동시키는 방법이, 본 출원인에 의해 출원된 미합중국 특허 제4,904,895호에 기재되어 있다. FE형 전자 방출 소자들을 화상 표시 장치에 응용하는 예로서, 예를 들어, R. Meyer 등에 의해 보고된 평면(flat) 표시 장치가 공지되어 있다. [R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9(1991)].
나란히 배열되어 있는 다수의 MIM형 전자 방출 소자를 화상 표시 장치에 응용한 예가 본 출원인에 의해 출원된 일본국 특허 공개 공보 제3-55738호에 기재되어 있다.
본 발명자들은 상기 언급된 종래의 냉음극 소자뿐만 아니라, 다양한 재료, 다양한 제조 방법 및 다양한 구조의 냉음극 소자를 연구해왔다. 또한, 본 발명자들은 다수의 냉음극 소자를 갖는 다중 전자원, 및 이러한 다중 전자원을 사용한 화상 표시 장치에 대해 연구하였다. 예를 들면, 발명자들은 도 30에 도시된 전기 배선 을 가지는 다중 전자원을 연구해왔다. 즉, 도 30에 도시된 바와 같이, 다수의 냉음극 소자들이 2차원 매트릭스로 배열되어 다중 전자원이 형성된다.
도 30에 있어서, 참조 번호(4001)는 냉음극 소자, 참조 번호(4002)는 행 배선, 참조 번호(4003)는 열 배선이다. 행 및 열 배선(4002, 4003)은 실제로 한정된 전기 저항을 갖고 있는데, 이들 저항들은 도 30에서 배선 저항(4004, 4005)으로 표시된다. 이 배선 방법은 단순 매트릭스 배선 방법이라 한다. 편의상, 다중 전자원은 6×6 매트릭스로 도시되나, 매트릭스의 크기는 이것으로 국한되지 않는다. 예를 들어, 화상 표시 장치용 다중 전자원에는, 원하는 화상 표시를 수행하기에 충분한 수의 소자들이 배열 및 배선되어 있다.
단순 매트릭스로 배열된 냉음극 소자들을 갖는 다중 전자원에 있어서, 적당한 전기 신호가 행 배선(4002) 및 열 배선(4003)에 인가되어 원하는 전자빔이 출력된다. 예를 들어, 매트릭스 내의 어느 한 행에 있는 냉음극 소자를 구동시키기 위해서, 선택 전압 Vs가 선택된 행의 행 배선(4002)에 인가되고, 동시에 비선택 전압 Vns가 선택되지 않은 행의 행 배선(4002)에 인가된다. 이와 동시에, 전자빔을 출력하기 위한 구동 전압 Ve가 열 배선(4003)에 인가된다. 이러한 방법에 따르면, 배선 저항(4004, 4005) 양단 간의 전압 강하를 무시하는 경우, 전압 (Ve-Vs)가 선택된 행의 냉음극 소자들에 인가되는 한편, 전압 (Ve-Vns)가 비선택 행의 냉음극 소자들에 인가된다. 전압 Ve, Vs 및 Vns들이 적절한 크기로 설정되면, 선택된 행 의 냉음극 소자만로부터 소정 세기의 전자빔이 출력되어야 한다. 또한, 상이한 구동 전압 Ve이 각각의 열 배선에 인가되면, 선택된 행의 각각의 소자에서 상이한 세기의 전자빔이 출력되어야 한다. 구동 전압 Ve가 인가되는 시간의 길이의 변화는 필수적으로 전자빔이 출력되는 시간 길이의 변화를 초래한다.
단순 매트릭스로 배열된 냉음극 소자들을 갖는 다중 전자원은 여러 분야에 응용될 수 있다. 예를 들어, 화상 정보에 대응하는 전기 신호가 적절하게 인가될 때, 다중 전자원은 화상 표시 장치용 전자원으로 적절하게 사용될 수 있다.
도 31은, 패널의 내부 구조를 도시하기 위해 패널의 일부가 제거된 다중 전자원을 이용한 평면형 화상 표시 장치용 표시 패널의 예의 사시도이다.
도 31에서, 참조 번호(3115)는 배면판, 참조 번호(3116)는 측벽, 참조 번호(3117)는 전면판이다. 배면판(3115), 측벽(3116), 및 전면판(3117)은 표시 패널의 내부를 진공으로 유지하기 위한 엔벨로프(기밀 용기)를 형성한다.
배면판(3115)은 기판(3111)에 고정된다. N×M 냉음극 소자(3112)가 기판(3111) 상에 형성된다. N과 M은 2 이상의 양의 정수이고, 표시 화소의 타겟 수에 따라 적절히 설정됨을 알아야 한다. N×M 냉음극 소자(3112)는 도 31에 도시된 것처럼 M 행 배선(3113) 및 N 열 배선(3114)으로 배선된다. 기판(3111), 냉음극 소자(3112), 및 행 및 열 배선(3113 및 3114)으로 구성된 부분은 다중 전자원으로 칭한다. 행 및 열 배선(3113 및 3114)의 교차점에는, 절연층(도시 없음)이 그들 사이에 형성되어 전기적 절연을 유지한다.
전면판(3117) 하부에 형광 물질로 이루어진 형광막(3118)이 형성되며, 3원색 즉, 적색(R), 녹색(G), 및 청색(B)으로 착색된다(도 18a 및 18b 참조). 흑색 도전 재료(도 18a 및 18b의 참조 번호(1010))가 형광막(3118)을 형성하는 각 색상의 형광 물질들 사이에 제공된다. 메탈백(metal back)(3119)이 배면판(3115) 측 상의 형광막(3118)의 표면 상에 Al(알루미늄) 등으로 형성된다.
단자 DX1내지 DXM, Dy1내지 DyN, 및 Hv는 표시 패널을 구동 회로(후술함)에 전기적으로 접속시키기 위해서 제공된 기밀 구조를 위한 접속 단자이다. 단자 DX1내지 DXM는 다중 전자원의 행 배선(3113)에 전기적으로 접속되고, 단자 Dy1내지 Dy2는 다중 전자원의 열 배선(3114)에 접속되며, 단자 Hv는 메탈백(3119)에 접속된다.
기밀 용기의 내부는 약 10-6Torr의 진공도로 유지된다. 화상 표시 장치의 표시 영역이 증가하면, 기밀 용기의 내부와 외부 압력 간의 차로 인한 배면 및 전면판(3115 및 3117)의 변형 또는 파괴를 방지하기 위한 임의의 수단에 대한 필요성이 발생한다. 배면 및 전면판(3115 및 3117)을 두껍게 함으로써 파괴를 방지하는 경우, 이는 화상 표시 장치의 중량을 증가시키고, 대각선으로 투시할 때 화상의 왜곡 및 시차(parallax)를 야기한다. 이 때문에, 도 31의 표시 패널은, 비교적 얇은 유리판으로 제조되고 대기 압력에 대항하여 기밀 용기를 지지하는 구조 지지체(스페이서 또는 립(rib)으로 칭함)(3120)를 채용한다. 이러한 스페이서는 일반적으로 다중 전자원을 가지는 기판(3111)과 형광막(3118)을 가지는 전면판(3117) 사이의 간격을 서브-mm 내지 수 mm로 유지하여, 상술한 것과 같이 기밀 용기의 내부를 고진공 상태로 유지한다.
전압이 외부 단자(DX1내지 DXM및 Dy1내지 DyN)을 통해 각각의 냉 음극 소자(3112)에 인가되는 경우, 상술한 표시 패널을 이용하는 화상 표시 장치는 냉음극 소자(3112)로부터 전자를 방출한다. 동시에, 수백 V 내지 수 kV의 고전압이 외부 단자(Hv)를 통해 메탈백(3119)에 인가되어 방출된 전자를 가속시키고 전면판(3117)에 대해서 충돌시킨다. 다음으로, 형광막(3118)의 각 색상의 형광 물질이 여기되어 발광함으로써, 칼라 화상을 표시한다.
구조 지지체(스페이서)(3120)의 한 측(상부 표면)은 고전압을 인가하기 위한 메탈백(3119)에 결합되고, 하부 표면은 행 배선 상에 장착된다. 표시 패널을 구동하는데 있어서, 스페이서(3120)의 상부 표면은 고전압을 수신하고, 그 하부 표면은 주사 전압을 수신한다.
도 31에서, 도전막 재료(예를 들면, NiO) 등이 스페이서(3120)의 전체 표면 상에 피착된다. 이러한 도전막은 고전압 인가시에 표시 패널 내부의 전계를 균일하게 하도록 형성된다. 막 저항은 약 약 1×108내지 1×109의 저항값으로 설정된다.
따라서, 고전압원으로부터의 전류(스페이서 전류로 칭함)는 메탈백(3119)으로부터 스페이서(3120)를 통해 행 배선으로 흐른다.
도 32는 본 발명자에 의해 제조된 다중 전자원을 이용하는 화상 표시 장치용 표시 패널을 도시하는 단면도이다.
편의상, 도 32는 기판(3111) 상의 행 및 열 배선 등을 도시하지 않고, 매트릭스 구조로 배치된 단 하나의 냉음극 소자(3112)(도 32의 표면-도전 방출형 소자)를 도시한다. 애노드 전극, 형광 물질 등을 갖는 메탈백(3119)이 기판(3111)과 대향하는 위치에 형성된다. 기판(3111), 전면판, 및 지지 프레임(도시 없음)이 진공 용기를 형성한다. 냉음극 소자(3112)가 고진공 용기 내에 포함된다. 참조 번호(4104)는 냉음극 소자(3112)를 구동하기 위한 신호원을 나타내고, 참조 번호(4105)는 기판(3111)과 메탈백(3119) 간에 고전압을 인가하기 위한 고전압원을 나타낸다. 도 32에 도시된 바와 같이, 냉음극 소자(3112)에 의해 방출된 전자는 고전압원(4105)으로부터 고전압을 수신하는 메탈백(3119)에 의해 위쪽으로 끌리고, 냉음극 소자(3112)와 대향하는 형광 물질과 충돌한다.
일부 경우에, 전자 방출 소자가 배열된 용기 내에서 예기치 않은 방전이 발생한다. 예기치 않은 방전은 전자 방출 소자와 행 및 열 배선과 같은 배선에 무시하지 못할 정도의 손상을 미칠 수 있다. 예기치 않은 방전이 빈번히 발생하는 경우, 문제가 발생한다.
상술한 화상 표시 장치가 매우 열악한 환경에서 이용되거나 비정상적으로 이용되는 경우, 화상 표시 장치에서 불량이 급격히 발생한다. 예를 들면, 정전기가 매우 건조한 환경에서 구동 회로에 영향을 주거나, 매우 높은 주변 온도에서는 발산하기 어려운 열이 구동 회로 시스템의 동작에 영향을 준다.
본 발명에 따른 한 특성은 아래와 같다.
화상 표시 장치는, 표시 패널 및 표시 패널의 상태를 검출하는 검출 수단을포함하며, 화상 표시 장치는 표시 패널의 상태에 따라 제어된다.
제1 특성에 따른 구조가 검출 수단을 이용하므로, 표시 패널의 상태는 적시에 화상 표시 장치를 제어하도록 검출될 수 있다. 특히, 본 발명은 양호하게는 이러한 제어하의 표시 패널의 서비스 수명을 연장시킬 수 있으며 특성 열화를 억제하여 장시간 동안 표시 패널을 이용할 수 있도록 한다. 이런 관점으로부터, 바람직한 검출 장치가 표시 패널의 상태를 검출하기 위하여 비-파괴 상태에서 수행된다.
표시 패널의 상태는 바람직하게 전기적으로 검출된다.
예를 들어, 표시 패널의 상태는 표시 패널을 통해 흐르는 전류 특히, 표시 패널 상에 정렬된 전극을 통해 흐르는 전류를 검출함에 의해 검출될 수 있다.
표시 패널이 전자원 및 전자원로부터 출력된 전자를 가속하기 위한 가속 전극을 포함하는 경우, 검출 수단은 가속 전극을 통해 흐르는 전류를 검출한다.
표시 패널의 상태는 양호하게 예를 들면 표시 패널 상의 다수 부분을 통해 흐르는 전류를 측정함에 의해, 표시 패널 상의 다수의 부분에서 검출된다. 다수 부분에서의 검출은 다수 부분 단위로 표시 패널의 상태를 검출할 수 있도록 한다.
예를 들면, 표시 패널이 전자원 및 전자원로부터 출력된 전자를 가속하기 위한 다수의 가속 전극을 포함하는 경우, 검출 수단은 복수의 가속 전극을 통해 흐르는 전류를 개별적으로 검출한다.
표시 패널은 전자원 및 전자원로부터 출력된 전자를 가속하기 위한 가속 전극을 포함하며, 검출 수단은 전자원과 가속 전극 사이의 전류 경로를 통해 흐르는 전류를 검출할 수 있다. 전류 경로는 전자원과 가속 전극 사이에 정렬된 구조에 의해 설정된다. 예를 들면, 이 구조는 전자원과 가속 전극, 형광 물질 등이 정렬되는 전면판 사이의 간격을 유지하기 위한 스페이서이다. 전류 경로를 통해 흐르는 전류가 직접 검출되지 않는 경우, 이러한 전류는 가속 전극을 통해 흐르는 전류 또는 가속 전극의 전위를 검출함에 의해 간접적으로 검출될 수 있다. 이러한 전류 경로는 양호하게는 표시 패널내의 화상 형성 영역 외부에 정렬된다.
표시 패널은 전자원 - 상기 전자원은 화상을 표시하기 위한 전자를 방출하는 전자 방출 소자를 포함할 수 있슴 -, 및 표시 패널의 상태를 검출하도록 정렬된 전자 방출 소자를 포함할 수 있다. 이러한 경우, 표시 패널의 상태를 검출하도록 정렬된 전자 방출 소자는 양호하게는 화상 표시 영역 외부에 설정된다.
표시 패널은 전자원, 전자원로부터 출력된 전자를 가속하기 위한 가속 전극, 및 표시 패널의 상태를 검출하도록 정렬된 전자 포획 전극을 포함할 수 있다. 특히, 전자 포획 전극에 인가된 전위는 양호하게는 화상을 표시하도록 전자를 가속하는 가속 전극의 전위보다 전자원의 전위에 더 가깝다. 전자를 전자 포획 전극에 출력하기 위한 전자 방출 소자는 화상을 형성하기 위해 전자를 방출하기 위한 전자 방출 소자과는 개별적으로 정렬될 수 있다.
검출 수단은 표시 패널의 전위를 검출함에 의해 표시 패널의 상태를 검출할 수 있다.
검출 수단은 표시 패널에 정렬된 전극의 전위를 검출함에 의해 표시 패널의 상태를 검출한다.
표시 패널은 전자 방출 소자를 포함할 수 있고, 검출 수단은 전자 방출 소자로부터 전기적으로 격리된 전극의 전위를 검출함에 의해 표시 패널의 상태를 검출할 수 있다.
표시 패널은 전자를 출력하기 위한 전자원을 포함할 수 있고, 검출 수단은 전자원 상에 정렬된 전극의 전위를 검출함에 의해 표시 패널의 상태를 검출할 수 있다.
표시 패널이 전자를 출력하기 위한 전자원을 포함하는 경우, 표시 패널의 상태는 검출될 수 있지만, 전자가 전자원에 의해 방출되지는 않는다. 결과적으로, 전자원로부터의 전자의 출력의 영향을 감소시키면서 표시 패널의 상태가 검출될 수 있다. 예를 들면, 표시 패널이 복수의 전자 방출 소자를 갖는 전자원을 포함하며, 전자원이 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서, 각각의 전자 방출 소자로부터 전자를 출력하면, 선택될 전자 방출 소자가 스위치되는 경우 표시 패널의 상태가 검출된다.
검출 수단은 표시 패널내의 방전을 검출하거나, 또는 직접 검출되지는 않지만, 방전에 대한 상태를 검출한다. 검출 수단은 표시 패널내의 전력 소비에 대한 상태를 검출하여 스페이서를 통해 흐르는 전류를 검출한다.
검출 수단은 표시 패널의 상태 변화를 검출할 수 있다.
화상 표시 장치가 검출 수단에 의해 검출된 정보를 저장하기 위한 메모리 수단을 포함하는 경우, 패널의 상태는 양호하게 기록될 수 있다.
메모리 수단은 표시 패널내의 비정상의 수에 대한 정보, 표시 패널내의 비정상의 발생 위치에 대한 정보, 또는 표시 패널의 비정상의 발생 시간 및/또는 날짜, 및 종료 시간 및/또는 날짜 중 하나 또는 모두에 대한 정보를 저장한다.
표시 패널의 상태에 따른 화상 표시 장치의 제어는 정보 전송 수단에 의한 정보의 전송이다. 정보 전송 수단으로서, 가시적 표시를 이용하는 수단 또는 음성 발생을 위한 수단이 양호하게 이용될 수 있다.
표시 패널에 따른 화상 표시 장치의 제어는 정보 수신인에게 화상 표시 장치를 제어하도록 프롬프트하기 위한 전송 정보의 제어이다. 정보 수신인, 예를 들면 화상 표시 장치의 이용자 또는 화상 표시 장치의 관리자는 전송된 정보에 따라 비정상의 진행을 억제하도록 제어할 수 있다.
표시 패널의 상태에 따른 화상 표시 장치의 제어는 표시 패널의 구동 전압의 제어일 수 있다. 표시 패널의 상태가 비정상이 되는 경우, 비정상의 진행은 표시 패널의 구동 전압을 감소시킴에 의해 억제될 수 있다. 더욱 상세하게는, 표시 패널이 전자원 및 전자원로부터 출력된 전자를 가속하기 위한 가속 전극을 포함하는 경우, 제어될 전압은 전자원과 가속 전극 사이의 전압이다. 표시 패널이 전압의 인가시의 전자 방출을 위한 전자원을 포함하는 경우, 제어될 전압은 전자를 방출하기 위한 전압이다.
표시 패널이 내부 압력을 주변 압력보다 낮게 유지하기 위한 기밀 용기를 포함하는 경우, 표시 패널의 상태에 따른 화상 표시 장치의 제어는 기밀 용기의 진공도를 증가시키는 제어일 수 있다. 예를 들면, 진공도는 가열 등에 의해 기밀 용기내에 설정된 게터(getter)를 대기 물질에 포함시킴으로써 증가될 수 있다.
표시 패널의 상태에 따른 화상 표시 장치의 제어는 다수의 제어 동작으로부터 양호하게 선택되고, 더욱 양호하게는 표시 패널의 상태에 따른 다수의 제어 동작으로부터 선택된다.
표시 패널은 전자원을 포함할 수 있으며, 전자원은 복수의 제1 배선, 및 이 제1 배선에 교차하는 방향으로 연장되는 복수의 제2 배선에 의해 매트릭스에 접속되는 복수의 전자 방출 소자를 포함할 수 있다.
표시 패널은 전자원을 포함할 수 있으며, 전자원은 냉음극 소자를 포함할 수 있다.
비정상이 발생하지 않는 경우, 표시 패널이 10-4Torr의 내부 압력보다 높은 진공도로 유지될 때 상기한 특징들이 특히 효과적이다.
본 발명은 상기한 특징들이 적용되는 TV 및 컴퓨터 디스플레이를 포함한다.
본 발명에 따른 화상 표시 장치의 제어 방법은 다음의 단계들을 가진다.
표시 패널을 포함한 화상 표시 장치의 제어 방법은 표시 패널의 상태를 검출하는 단계, 및 검출된 상태에 따라 화상 표시 장치를 제어하는 단계를 포함한다.
전자원은, 병렬 배치되고 각각 두 개의 전극이 접속된 복수 행의 (이하, "행 방향"이라 함) 복수의 냉음극 소자가 배치된 사다리형 배치를 갖는 것일 수 있으며, 냉음극 소자로부터 방출된 전자는 이 배선에 교차하는 방향 (이하, "열 방향"이라 함)을 따라 냉음극 소자 상부에 배치된 제어 전극 (이하, "그리드"라 함)에 의해 제어된다.
본 발명의 개념에 따르면, 화상 표시 장치는 표시용으로 적합한 화상 형성 장치에 제한되지 않으며, 또한 감광 드럼, 발광 다이오드 등으로 만들어진 광 프린터용 발광 다이오드 대신에 발광원으로서 사용될 수도 있다. 이 때, M개의 행 배선 및 N개의 열 배선을 적절히 선택함으로써, 화상 표시 장치를 선형 발광원뿐만 아니라 2차원 발광원으로서도 적용할 수 있다. 이 경우, 화상 형성 부재는 다음의 실시예들에서 사용된 형광 물질과 같이 광을 직접 방출하는 물질에만 제한되지 않으며, 전자의 대전에 의해 잠상이 형성되는 부재일 수도 있다.
본 발명의 개념에 따르면, 본 발명은 전자원에 의해 방출된 전자가 조사될 타겟 부재가 형광 물질과 같은 화상 형성 부재가 아닌 전자 현미경 등의 전자 빔 장치에 적용될 수 있다. 즉, 본 발명은 조사될 타겟 부재를 특정하지 않는 일반적인 전자 빔 장치로서 채택될 수 있다.
본 발명의 다른 특징 및 이점은 첨부 도면을 참조로 한 다음의 설명에 의해 명확해질 것이며, 첨부 도면에서 동일하거나 유사한 부분들은 동일한 참조 부호를 부여한다.
도 1은 본 발명의 제1 실시예에 따른 화상 표시 장치의 표시 패널을 구동하는 구동 회로의 구성을 도시한 블록도.
도 2는 제1 실시예에 따른 측정 타이밍을 설명하기 위한 타이밍도.
도 3은 본 발명의 제2 실시예에 따른 화상 표시 장치의 표시 패널의 일부를 절단하여 도시한 사시도.
도 4는 제2 실시예에 따른 화상 표시 장치의 표시 패널을 구동하는 구동 회로의 구성을 도시한 블록도.
도 5는 본 발명의 제3 실시예에 따른 화상 표시 장치의 표시 패널의 일부를 절단하여 도시한 사시도.
도 6은 제3 실시예에 따른 화상 표시 장치의 표시 패널을 구동하는 구동 회로의 구성을 도시한 블록도.
도 7은 본 발명의 제4 실시예에 따른 화상 표시 장치의 구성을 도시한 블록도.
도 8은 제4 실시예에 따른 화상 표시 장치의 구동 타이밍을 도시한 타이밍 도.
도 9는 본 발명의 제4 실시예에 따른 화상 표시 장치의 화상 표시부의 일부를 절단하여 도시한 외관 사시도.
도 10은 제4 실시예에 따른 화상 표시 장치의 애노드 전류 검출부의 회로 구성을 도시한 회로도.
도 11은 제5 실시예에 따른 화상 표시 장치의 화상 표시부의 일부를 절단하여 도시한 외관 사시도.
도 12는 제5 실시예에 따른 화상 표시 장치의 구성을 도시한 블록도.
도 13은 본 발명의 제6 실시예에 따른 화상 표시 장치의 표시 패널과 주변 회로 간의 접속을 설명하기 위한 블록도.
도 14는 제6 실시예에 따른 제어부에 의해 기밀 용기의 파괴를 검출하는 처리를 도시한 순서도.
도 15는 본 발명의 제6 실시예에 따른 화상 표시 장치의 표시 패널의 일부를 절단하여 도시한 사시도.
도 16은 이 실시예에 사용된 다중 전자원의 기판을 도시한 평면도.
도 17은 이 실시예에 사용된 다중 전자원의 기판의 일부를 도시한 단면도.
도 18a 및 도 18b는 표시 패널의 전면판 상의 형광 물질의 정렬 예를 도시한 평면도.
도 19a는 이 실시예에 사용된 평면형의 표면 도전형 방출 소자를 도시한 평면도.
도 19b는 이 실시예에 사용된 평면형의 표면 도전형 방출 소자를 도시한 단면도.
도 20a 내지 도 20e는 평면형의 표면 도전형 방출 소자를 제조하는 단계들을 도시한 단면도.
도 21은 포밍 처리(forming processing)시의 인가 전압 파형을 도시한 그래프.
도 22a는 활성화 처리시의 인가 전압 파형을 도시한 그래프.
도 22b는 방출 전류(Ie)의 변화를 도시한 그래프.
도 23은 이 실시예에 사용된 단차형(step type)의 표면 도전형 방출 소자를 도시한 단면도.
도 24a 내지 도 24f는 단차형의 표면 도전형 방출 소자를 제조하는 단계들을 도시한 단면도.
도 25는 이 실시예에 사용된 표면 도전형 방출 소자의 통상적인 특성을 도시한 그래프.
도 26은 본 발명의 실시예에 따른 화상 표시 장치를 사용한 다기능 화상 표시 장치를 도시한 블록도.
도 27은 종래 공지된 표면 도전형 방출 소자의 일례를 도시한 평면도.
도 28은 종래 공지된 FE형 소자의 일례를 도시한 단면도.
도 29는 종래 공지된 MIM형 소자의 일례를 도시한 단면도.
도 30은 본 발명자들에 의해 고찰된 전자 방출 소자의 배선 방법을 설명하기 위한 도면.
도 31은 종래의 화상 표시 장치의 표시 패널의 구조를 설명하기 위한 사시도.
도 32는 본 발명자들에 의해 고찰된 문제점들을 제기하는 화상 표시 장치의 구조를 설명하기 위한 단면도.
도 33은 본 발명의 제7 실시예에 따른 화상 표시 장치의 표시 패널의 일부를 절단하여 도시한 사시도.
도 34는 본 발명의 제7 실시예에 따른 화상 표시 장치의 구조를 설명하기 위한 사시도.
도 35는 본 발명의 제7 실시예에 따른 화상 표시 장치의 구성을 도시한 블록도.
도 36은 본 발명의 제7 및 제8 실시예의 표면 전위 전극의 전위 상태 및 페일세이프(failsafe) 타이밍 신호를 도시한 타이밍차트.
도 37은 본 발명의 제7 실시예의 순서도.
도 38은 제7 및 제8 실시예의 통지를 표시하는 화상 표시 장치를 도시한 사시도.
도 39는 본 발명의 제8 실시예의 순서도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 표시 패널
2 : 비디오 신호 검출 회로
3 : 동기 분리 회로
4 : A/D 변환 회로
5 : 수직 주사 타이밍 회로
6 : 수평 주사 타이밍 회로
7 : 직렬/병렬 변환 회로
8 : 라인 메모리
9 : 변조 회로
10 : 주사 신호 스위칭 회로
11 : 애노드 전압 제어 회로
12 : 전류 검출 회로
본 명세서 내에 포함되어 그 일부를 구성하는 첨부 도면들은 본 발명의 실시예들을 예시하며, 상세한 설명과 더불어 본 발명의 원리를 설명하는 역할을 한다.
다음으로, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
[제1 실시예]
본 발명의 제1 실시예로서, 전자 방출 소자를 사용하는 표시 패널 및 이 표시 패널용 구동 회로를 상세히 설명한다. 제1 실시예의 표시 패널은 도 31에 도시한 구조와 동일한 구조를 가지며, 그에 대한 상세한 설명은 생략한다.
도 1은 제1 실시예에 따른 화상 표시 장치의 표시 패널용 구동 회로의 구성을 도시한 블록도이다.
도 1에서, 참조 번호(1)은 냉음극 소자 (전자 방출 소자: 나중에 상세히 설명함)를 사용하는 표시 패널을 나타낸다. 외부 비디오 신호 (예를 들어, NTSC 신호)가 비디오 신호를 검출하기 위한 비디오 신호 검출 회로(2)에 입력되고, 비디오 신호 검출 회로(2)로부터의 출력은 비디오 신호와 수평 및 수직 동기 신호를 분리하고 출력하기 위한 동기 분리 회로(3)에 입력된다.
동기 분리 회로(3)에 의해 분리된 비디오 신호는 A/D 변환기(4)에 입력된다. 동기 분리 회로(3)는 수직 및 수평 동기 신호를 수직 및 수평 주사 타이밍 회로(5, 6)에 각각 출력한다.
A/D 변환기(4)로부터의 출력은 R, G, B의 색 성분의 휘도에 대응하는 디지털 데이터이며, 이들은 표시 패널(1)의 컬러 화소의 배치에 따라 출력되어 직렬/병렬 변환 회로(7)에 순차적으로 입력된다. 수평 주사 타이밍 회로(6)는 직렬 디지털 신호를 직렬/병렬 변환 회로(7)에 시프트 및 입력하기 위한 신호(Tsp)를 출력한다. 신호(Tsp)는 비디오 신호에 동기하는 직렬 클록이며, N개의 신호 (I1내지 IN)가 신호(Tsp)에 동기하여 직렬/병렬 변환 회로(7)에 저장된다. 직렬/병렬 변환 회로(7)는, 예를 들어 시프트 레지스터로 형성될 수 있다.
입력 화상의 1 라인 데이터가 직렬/병렬 변환될 때, 수평 주사 타이밍 회로(6)는 신호(Tm)를 출력한다. 이어서, 직렬/병렬 변환 회로(7)로부터의 출력은 라인 메모리(8)에 의해 래치된다. 라인 메모리(8)는, 다음 신호(Tm)가 입력될 때까지 N개의 신호(I1내지 IN)를 래치한다.
변조 회로(9)는 라인 메모리(8)에 입력된 1 라인 화상 데이터의 휘도값에 기초하여, 표시 패널(1)의 배선 전극(Dy1내지 DyN)에 각각 접속된 트랜지스터(G1내지 GN)의 베이스에 신호를 출력한다. 변조 회로(9)는 행 배선에 인가된 주사 신호에 동기된 신호(Tmo)에 따라 위상 변조 신호를 출력한다. 신호(Tmo)가 출력되는 동안, 변조 회로(9)는 화상 데이터의 휘도값에 대응하는 변조 신호를 출력한다. 제1 실시예는 휘도값에 따라 전압 펄스의 폭을 변화시키는 펄스 폭 변조 스킴의 위상 변조 신호를 사용한다. 따라서, 전압(+Vf/2)이 화상 데이터의 휘도값에 대응하는 펄스 폭을 가지고 표시 패널(1)의 열 배선에 인가된다.
주사 신호 스위칭 회로(10)는 변조 회로(9)로부터의 출력에 동기하여 표시 패널(1)의 M개의 행 배선을 순차적으로 선택하여, 그 선택된 행 배선에 전압을 인가한다. 스위칭 타이밍은 수평 주사 타이밍 회로(6)로부터 출력된 수평 동기 신호(TH)에 동기하여 결정된다. 선정된 전압(-Vf/2)이 배선 전극(Dx1내지 DxM) 중 선택된 배선 전극에 인가되며, 선택되지 않은 전극은 GND에 접속된다.
표시 패널(1)의 전면판(3117) 측은, 도 31의 기판(3111) 상에 형성된 전자 방출 소자(3112)의 구동시 방출되는 전자를 가속시켜 형광 물질(3118)에 대해 그 전자들을 충돌시키기 위해 고전압을 수신하는 고전압 단자(Hv)를 포함한다. 고전압이 애노드 전압 제어 회로(11)로부터 전류 검출 회로(12)를 통해 인가된다. 전류 검출 회로(12)는 애노드 전압 제어 회로(11)로부터 고전압 단자(Hv)로 흐르는 전류값을 검출한다. 전류 검출 회로(12)는 제1 실시예에서 스페이서 전류의 검출을 실현한다.
도 2를 참조하여, 스페이서 전류의 검출 방법을 설명한다.
도 2는 주사 신호의 귀선 소거 기간(blanking period) 내의 스페이서 전류 검출 방법을 설명하기 위한 순서도이다. 제1 실시예의 표시 패널(1)에서, 구동 시, DC 고전압이 전면판(3117)에 인가된다. 이 때, 전면판(3117)과 기판(3111)간에 개재된 스페이서(3120)에도 고전압이 인가되어, (스페이서 전류 + 전자 방출 전류 (I1+ I2))가 애노드 전류로서 흐른다. 이로 인해, 전자 방출 전류가 발생되지 않는 기간, 즉 전자 방출 소자(3112)가 구동되지 않는 비 표시 기간인 필드 신호들간의 귀선 소거 기간은 스페이서 전류를 고 정밀도로 검출하는 데에 적합하다.
귀선 소거 기간 동안에는, 스페이서 전류(I1)만이 흐른다. 전류 검출 회로(12)는 수직 주사 타이밍 회로(5)로부터 수직 귀선 소거 기간을 나타내는 신호(Tv)를 수신하고, 수직 귀선 소거 기간 동안 스페이서 전류를 검출한다.
전류 검출 회로(12)는 I/V 변환 회로 등을 사용하여 스페이서 전류를 검출한다. 제1 실시예에서 사용된 스페이서(3120)는 약 1×108내지 109Ω의 저항값을 가진다. 스페이서(3120)는 표시 패널(1)의 크기에 따라 수십 내지 수백개 정도로 표시 패널(1) 상에 균일하게 배치된다.
예를 들어, 스페이서 저항이 1×109Ω이고 사용된 스페이서(3120)의 개수가 100인 경우, 애노드 [전면판(3117)] 측에서 보았을 때의 스페이서 저항은 (1×109/100), 즉 약 107Ω이다. 10 kV의 애노드 전압이 인가되는 경우, 애노드 전류로 인해 스페이서(3120)를 통하여 흐르는 전류값은 검출 회로(12)에 의해 검출될 수 있는 약 1 ㎃이다.
상술한 바와 같이, 제1 실시예에 따르면, 애노드 전압 인가 측에서 스페이서 전류를 검출하여, 스페이서 전류의 변동에 대해 표시 패널(1)의 전력 소비를 억제할 수 있다.
예를 들어, 귀선 소거 기간 동안 측정된 스페이서 전류가 선정된 값을 초과하는 경우, 전류 검출 회로(12)는 애노드 전압 제어 회로(11)에 명령을 내려 애노드 전압을 감소시켜, 동기 분리 회로(3)로부터 출력된 비디오 신호의 휘도 레벨을 일시적으로 감소시키게 할 수 있어, 전체 표시 패널(1)의 애노드 전류를 감소시킬 수 있다.
스페이서 전류의 변동에 의해 표시 패널(1)로부터 발생된 열로 인해 문제가 발생하는 경우, 표시 구동 자체를 일시적으로 중단시킴으로써 (예를 들어, 행 배선에 인가된 전압(-Vf/2)을 증가시키거나 구동 자체를 중단시킴으로써) 문제를 해결할 수 있다.
상술한 제어 방법에 따르면, 표시 패널(1)의 실제적인 발열 및 전력 소비를 억제할 수 있다.
[제2 실시예]
도 3은 본 발명의 제2 실시예에 따른 표시 패널(1a)의 사시도이며, 여기서는 패널의 내부 구조를 도시하기 위해 표시 패널(1a)의 일부가 제거되어 있다.
제2 실시예의 표시 패널은, 도 3의 형광판(13)으로 표시되는 바와 같이, 형광 물질(3118)와 메탈백(3119)이 전면판(3117) 상에서 균일하게 분할되어 있다는 점을 제외하고는, 도 31에 도시된 표시 패널과 거의 동일한 구조를 가진다. 그리고, 제2 실시예는 배면판(3115)을 사용하지 않고 기판(3111)을 배면판으로 사용한다. 도 31에서와 동일한 참조 부호는 동일한 부분을 표시하며, 그에 대한 설명은 생략한다.
제1 실시예와 비교하여, 형광판(13)은 표시 패널(1a) 내측의 스페이서 전류의 국부적인 변동을 개별적으로 검출하고, 부분 애노드 전류 등의 검출을 가능하게 한다. 제2 실시예는 10개로 분할된 형광판(13)을 사용하며, 각각의 형광판(13)은 애노드 전압(Hv1내지 Hv10)을 인가하기 위한 전극을 포함한다. 형광판(13)의 분할 수는 제2 실시예로 국한되지 않으며 임의로 설정될 수 있다.
도 4는 도 3의 표시 패널용 구동 회로의 구성을 도시한 블록도이다. 전류 검출 회로(14)가 전면판(3117) 측상에 분할된 형광판(13)의 고전압 단자(Hv1내지 Hv10)에 공통 접속되고, 각각의 고전압 단자에 고전압을 인가하기 위한 전압 정렬 제어 회로(15)가 배치된다는 점에서, 이 회로는 도 1의 회로와 다르다. 전압 정렬 제어 회로(15)에 접속된 애노드 전압 회로(16) 및 나머지 구성은 도 1에서와 동일하므로, 도 1과 동일한 부분은 동일한 참조 번호를 부여하고, 그 설명을 생략한다.
제2 실시예에서는, 전면판(3117) 상의 형광 물질과 메탈백이 분할되어 고전압 인출부가 제공되기 때문에, 행 배선 방향을 따라 표시 패널(1a)의 애노드 전류를 검출할 수 있다.
전류 검출 회로(14)는 수직 주사 타이밍 회로(5)로부터의 신호(Tv)로부터 수직 귀선 소거 기간을 검출하여, 제1 실시예와 마찬가지로, 각각의 분할된 형광판(13)으로 흐르는 애노드 전류를 개별적으로 검출할 수 있다. 이러한 방식으로 검출된 전류값이 전압 정렬 제어 회로(15)에 반송되어 단자(Hv1내지 Hv10)에 인가되는 전압값을 개별적으로 제어할 수 있다.
전류 검출 회로(14)는 제1 실시예에서 사용된 I/V 변환 회로를 사용할 수 있다. I/V 변환 출력은 아날로그 전압값으로서 전압 정렬 제어 회로(15)에 개별적으로 출력된다.
검출된 애노드 전류값이 선정된 고전압에 대해 설정된 전류값보다 큰 경우, 전압 정렬 제어 회로(15)는 그 영역에 대응하는 고전압을 제어한다.
전류 검출 회로(14)로부터의 출력 신호는 또한 동기 분리 회로(3)에도 출력된다. 이러한 동작에 의해, 애노드 전류값이 선정된 값보다 큰 경우, 제1 실시예와 마찬가지로, 동기 분리 회로(3)로부터 출력된 비디오 신호의 휘도가 감소되어 전체 표시 패널의 애노드 전류를 절감시킨다.
또한, 제2 실시예는 행 방향을 따라 분할되는 애노드 전압을 인가하기 위한 10 개의 형광판(13)을 채택하여, 행 방향 주사 신호에 동기하여 원하는 영역의 표시 휘도만을 저감시킬 수 있다. 이러한 제어는 스페이서 전류의 검출 및 전류 제어 모두를 분할된 영역의 단위로 수행하므로, 제어 정도에 따라 표시 패널(1a)의 표시 휘도가 변할 수 있다. 휘도가 크게 가변되고 애노드 전류가 제어되어야 하는 경우, 표시 구동이 중단될 수 있다. 이 경우, 모든 고전압의 인가가 중단되거나, 소자 구동용 전압(Vf)이 저감된다.
상술한 바와 같이, 제2 실시예에 따르면, 전면판 측의 애노드 전극은, 고전압을 인가하기 위한 단자를 각각 포함하는 복수의 전극으로 분할된다. 이러한 구성에 의해, 스페이서 전류의 변동을 국부적으로 검출할 수 있게 되고, 각각의 전류에 대해 전압의 인가를 개별적으로 제어할 수 있게 된다. 그 결과, 발열 및 전력 소비를 억제하면서 표시 패널을 구동할 수 있다.
[제3 실시예]
도 5는 본 발명의 제3 실시예에 따른 표시 패널(1b)의 사시도이다. 도 5에서, 패널의 내부 구조를 도시하기 의해 패널의 일부가 제거된다.
제3 실시예에서는, 더미 스페이서(dummy spacer)(16)가 도 3에 도시된 제2 실시예의 표시 패널에서 열 배선을 따라 형성된 더미 배선(17) 상에 스페이서(3120)와 동일한 재료 및 동일한 제조 방법에 의해 형성된다. 제2 실시예와 마찬가지로, 더미 스페이서(16)는 형광 물질 및 메탈백을 각각 포함하는 복수의 형광판(13)에 각각 대응한다. 더미 스페이서(16)는 10개의 분할 형광판(13)과 수가 동일하다.
더미 배선(17)은 매트릭스로 배치된 전자 방출 소자(3112)를 접속하는 행 및 열 배선과 무관하게 소정 위치에 형성된다.
제1 및 제2 실시예는 표시 패널의 스페이서 자체를 통해 흐르는 전류값을 검출하는 반면, 제3 실시예는 더미 스페이서(16)를 통해 흐르는 전류값을 검출한다.
상술한 바와 같이, 더미 스페이서(16)는 스페이서(3120)와 동일한 방법 및 동일한 재료로 형성되지만, 약 1차수 또는 2차수 정도 낮은 저항값을 갖도록 제조되어, 실제로 검출될 전류값의 동적 범위를 넓게 할 수 있다.
도 6은 제3 실시예의 표시 패널(1b)용 구동 회로의 구성을 도시한 블록도이다. 이러한 구성은, 전류 검출 회로(14)가 더미 스페이서(16)를 통해 흐르는 전류값을 측정한다는 점을 제외하고는, 도 4에 도시한 제2 실시예의 회로와 거의 동일하다. 제2 실시예와 마찬가지로, 이러한 구동 회로는 전압 정렬 제어 회로(15) 및 애노드 전압 회로(16)를 포함한다. 10개의 분할된 형광판(13)은 고전압 인가 전극(Hv1내지 Hv10)을 각각 포함하며, 고전압은 또한 더미 스페이서(16)에 인가된다.
각각의 더미 스페이서(16)를 통해 흐르는 전류는 열 방향을 따라 형성된 더미 배선(17)을 통해 단자(Hvg)에 출력된다 (도 5). 단자(Hvg)는 단자(Hvg)를 통해 흐르는 전류값을 측정하여 각각의 더미 스페이서(16)를 통해 흐르는 전류값을 측정하는 전류 검출 회로(14)에 접속된다. 전류는 제2 실시예에서와 같이 I/V 변환에 의해 검출될 수 있다.
제3 실시예의 이점으로서, 고전압을 수신하는 더미 스페이서(16)가 더미 배선(17)에 공통 접속되어 단자(Hvg)로 흐르는 전류를 모니터하기 때문에, 비디오 신호에 관계없이 스페이서 전류를 항상 검출할 수 있다.
제3 실시예는 분할된 형광판(13)을 채택한다는 것을 알아야 한다. 그러나, 상기 검출 방법은 더미 스페이서(16)를 통해 흐르는 총 전류를 검출하므로, 전면판 측의 애노드 전극은 분할되지 않을 수도 있다.
상술한 바와 같이, 표시 패널 상에 형성된 각각의 더미 스페이서(16)의 전류값이 검출되어, 고전압의 인가 제어 및 휘도 신호 레벨의 제어에 사용됨으로써, 제1 및 제2 실시예와 마찬가지로, 표시 패널의 발열 및 전력 소비를 억제할 수 있다.
[제4 실시예]
본 발명의 제4 실시예에 따른 화상 표시 장치의 구동 회로를 첨부 도면을 참조하여 상세히 설명한다. 다음의 설명에서, 상술한 실시예들과 마찬가지로, 표시 패널의 표시 주사 방법은 논-인터레이스 선 순차 주사 (non-interlace line-sequential scanning) 방법이다. 화상을 계조 표시하기 위하여, 하나의 수평 주사 기간(1H) 내의 전자 방출 기간이 변조 신호의 시간 폭에 의해 제어되어, 형광 물질의 총 발광량을 제어하고 계조 표현을 실현한다.
도 7은 본 발명의 제4 실시예에 따른 화상 표시 장치에서 각각의 부분 간의 접속 및 구동 회로의 구조를 도시한 블록도이다.
도 7에서, 참조 번호(6001)는 NTSC 신호와 같은 비디오 신호를 수신하여, 수평 동기 신호, 수직 동기 신호, 디지탈 비디오 신호 등을 생성하는 신호 처리 회로를 나타낸다. 신호 처리 회로(6001)는 비디오 중간 주파수 회로, 비디오 신호 검출 회로, 동기 분리 회로, 저역 통과 필터, A/D 변환 회로, 타이밍 제어 회로 등을 포함한다. 참조 번호(6004)는 도 9를 참조로 이하 설명되는 바와 같이, 스페이서(3120)를 포함하지 않는다는 점을 제외하고는, 제2 실시예의 표시 패널(1a)(도 3)과 동일한 구조를 갖는 화상 표시부를 나타낸다. 참조 번호(6002)는 화상 표시부(6004)의 행 배선을 순차적으로 선택 및 구동하는 주사 신호 구동기를 나타낸다. 즉, 주사 신호 구동기(6002)는, 신호 처리 회로(6001)에 의해 분리된 수평 동기 신호에 기초하여, 선 순차 방식으로 주사하기 위한 주사 신호(이하 설명됨)를 출력한다. 참조 번호(6003)는, 비디오 신호에 따라 화상 표시부(6004)의 열 배선을 구동하고, 신호 처리 회로(6001)에 의해 분리된 수평 동기 신호, 수직 동기 신호, 디지탈 비디오 신호 등에 기초하여 변조된 신호(이하 설명됨)를 출력하기 위한 변조 신호 구동기를 나타낸다.
참조 번호(6006)는, 화상 표시부(6004) 내에서 발생된 방전을 검출하기 위한 복수의 애노드 전류 검출부(6005)를 가지는 방전 검출부를 나타낸다. 방전 검출부(6006)에 의해 검출된 방전은 방전 기록부(6012)의 방전 기록 제어부(6008)로 보내지며, 메모리(6009)에 저장된다. 메모리(6009)에 저장된 정보는 인터페이스(6010) 및 커넥터(6011)를 경유해서 외부 컴퓨터 장치 등에 보내져 처리될 수 있다. 방전 검출부(6006) 및 방전 기록부(6012)는 이하 상세히 설명될 것이다.
도 8은, 본 발명의 제4 실시예에 따른 화상 표시 장치의 화상 표시부(6004)를 구동할 때, 행 배선(즉, 주사 신호가 인가되는 배선) 및 열 배선(즉, 변조 신호가 인가되는 배선)의 단자에 인가되는 전압의 일례를 나타내는 타이밍도이다.
도 8의 타이밍도는 화상 표시부(6004)의 행 배선(I, I+1 및 I+2)을 순차적으로 구동하면서, 행(I, I+1 및 I+2)의 행 배선에 인가되는 전압과 변조 신호측의 열(J, J+1 및 J+2)의 열 배선에 인가된 전압을 나타낸다. 도 8에서, 1〈 I〈 M-2 및 1〈 J〈 N-2이 반드시 유지된다. M 및 N은 각각 행 및 열 배선의 총 수를 나타낸다.
도 8에서, I번째 행의 화상은 하나의 수평 주사 기간(K) 동안 표시되고, (I+1)번째 행의 화상은 기간(K+1) 동안 표시되며, (I+2)번째 행의 화상은 기간(K+2) 동안 표시된다.
논-인터레이스 선 순차 주사에서 주사측으로 동작하는 행 배선은 매 수평 주사 기간(이하 1H로 언급될)마다 순차적으로 선택된다. 선택된 행의 행 배선은 1H에 대응하는 펄스폭과 피크값 -Vf/2 (Vf는 구동 전압, Vf = 약 2Vth(Vth= 임계 전압))을 갖는 주사 신호를 순차적으로 수신한다. 논-인터레이스 선 순차 주사는 모든 행 배선에 대해 수행된 후, 첫번째 행부터 반복된다.
이 때, 피크값 Vf/2을 갖는 변조 신호는, 선택된 행 상에 표시된 비디오 신호 (휘도)에 대응하는 시간(펄스폭) 동안 행 배선에 인가된 주사 신호에 동기하여, 모든 열 배선에 인가된다.
이 변조 신호는 주사 신호의 트레일링 에지(trailing edge)에 동기하여 상승하고, 비디오 신호의 값(휘도)에 대응하는 시간폭 동안 피크값 Vf/2을 유지한 후 하강한다. (변조된 신호의 리딩 에지 및 트레일링 에지 간의 기간은 간단하게 변조 신호의 펄스폭으로 언급될 것이다). 변조 신호의 펄스폭은, 선택된 행에 표시된 비디오 신호가 색분리될 때 얻어지는 3가지 색 R, G 및 B 각각의 휘도에 해당한다. 실제로, 고품질의 화상을 표시하기 위해 다양한 교정이 수행되기 때문에, 펄스폭은 단순히 휘도에 비례하지는 않는다.
입력 비디오 신호에 대응하는 펄스폭을 갖는 전압을 각각의 주사 행에 인가함으로써, 변조 신호의 펄스폭에 대응하는 시간 동안 선택된 행의 냉음극 소자에 구동 전압 Vf가 인가된다. 냉음극 소자의 방출 전류 Ie가 구동 전압 Vf에 대하여 한정된 임계 특성(이하 설명됨)을 가지기 때문에, 원하는 비디오 신호에 대응하는 화상이 선택된 행에 표시된다. 더욱이, 모든 행 배선을 순차적으로 주사함으로써 화상 표시부(6004) 내의 모든 냉음극 소자에 의해서 화상이 표시된다.
(표시 패널의 애노드 전극의 구조)
제4 실시예의 화상 표시부(표시 패널)(6004)이 도 9를 참조하여 상세히 설명될 것이다.
도 9는, 제4 실시예에서 사용된 표시 패널 내의 애노드 전극(7001) 및 그 단자를 설명하는 사시도이며, 여기에서 표시 패널의 내부 구조를 나타내기 위해 패널 측벽(프레임) 및 전면판의 일부, 형광 물질 등은 도시되지 않았다.
도 9에서, 참조 번호(1001)은 소자 기판, 참조 번호(1005)는 배면판, 참조 번호(1006)는 측벽, 참조 번호(1007)는 전면판, 참조 번호(1002)는 냉음극 소자, 참조 번호(1003)는 행 배선 및 참조 번호(1004)는 열 배선을 나타낸다. 참조 기호(Dx1내지 DxM)는 행 배선(1003)에 각각 접속되는 행 단자를 나타내며, 참조 기호(Dy1내지 DyN)는 열 배선(1004)에 각각 접속되는 열 단자를 나타낸다. 나머지 구조는 상술한 표시 패널(1a)의 구조와 동일하며, 그에 대한 상세한 설명은 생략된다.
참조 번호(7001)는 애노드 전극을 나타낸다. 상술한 바와 같이, 애노드 전극(7001)은 형광 물질, 흑색 도전 재료 및 메탈백을 포함하는 애노드측에 고전압을 인가하기 위한 전극이다. 제4 실시예에서는, 도 9에 도시된 바와 같이, 애노드 전극(7001)이 복수의 영역으로 분할되며, 애노드 전극(7001)에 각각 접속된 애노드 전극 단자(Hv1내지 Hv10)는 진공 용기 외부에 배치된다. 편의상, 도 9는 내부 구조를 설명하기 위하여 애노드 전극 단자(Hv4내지 Hv9) 및 대응하는 애노드 전극(7001)을 도시하지 않았다.
(방전 검출부와 방전 기록부의 접속)
이러한 애노드 전극(7001)의 배열 및 동작이 도 7을 참고로 상세히 설명할 것이다. 제4 실시예에서, 방전 검출부(6006)는 각각의 애노드 전극을 통해 흐르는 전류를 검출하기 위한 애노드 전류 검출부(6005)로 구성된다.
도 9에 도시된 바와 같이, 복수의 전극(7001)은 다중 전자원의 애노드 전극측에 배열되고, 애노드 전극에 접속된 단자(Hv1내지 Hv10)는 애노드 전류 검출부(6005)를 경유하여 고전압원(6007)에 접속된다. 제4 실시예는, 복수의 분할된 영역에서 애노드 전류의 변화를 독립적으로 모니터링하기 위해 복수의 애노드 전류 검출부(6005)를 사용함으로써, 진공 용기 내에서 방전의 존재/부재 및 크기를 검출하고 방전이 일어난 영역을 정확히 검출할 수 있게 된다.
도 10은 제4 실시예에 따른 애노드 전류 검출부(6005)의 회로 구조를 도시하는 회로도이다.
도 10에서, Hvi는 표시 패널(6004)의 애노드 전극(7001)에 접속된 애노드 전극 단자를 나타낸다. 저항(6101)은, 고전압원(6007)에서 애노드 전극(7001)으로 흐르는 애노드 전류에 대응하는 전압을 생성하기 위한 전류 모니터링 저항이다. 참조 번호(6102)는 전류 모니터링 저항(6101) 양단에 생성된 전위차를 증폭시키기 위한 차동 증폭기를 나타내고, 참조 번호(6103)는 차동 증폭기(6102)에 의해서 증폭된 전압값을 디지탈 신호로 변환하기 위한 A/D 변환기를 나타내며, 참조 번호(6104)는 항복 전압을 유지하기 위하여 고전압측 회로인 A/D 변환기(6103) 및 차동 증폭기(6102)를 방전 기록 제어부(6008)로부터 격리시키기 위한 광 결합기(photocoupler)를 나타낸다. A/D 변환기(6103)의 샘플링 기간은 초고주파의 방전을 검출하는 관점에서 짧은 것이 바람직하고, 제4 실시예에서는 실용적으로 5μsec로 설정된다.
이러한 구조에서, 방전으로 인해 고전압원(6007)에서 애노드 전극(7001)으로 흐르는 전류에 대응하는 전압값이 차동 증폭기(6102)에 의해 증폭되어, 디지탈 신호로 변환되고, 디지탈 신호는 광 결합기(6104)를 경유해서 방전 기록 제어부(6008) 상에 설정되고 기록된다.
차동 증폭기(6104)의 이득을 여러 값으로 스위칭하는 메카니즘이 채용되어 애노드 전류의 측정 범위가 넓히는 경우, 애노드 전류는 보다 높은 정밀도로 검출될 수 있다.
제4 실시예의 방전 기록부(6012)가 설명된다. 방전 기록부(6012)는 방전 기록 제어부(6008) 및 메모리(6009)로 구성된다. 방전 기록 제어부(6008)는, 애노드 전류 검출부(6005)로부터 보내진 정보(전압값)를 메모리(6009)에 기록하며, 화상 표시 장치의 수리시 방전 정보가 서비스맨에 의해 판독될 때, 메모리(6009)에 저장된 정보를 판독하고 출력할 수 있다.
애노드 전류 검출부(6005)에 의해 검출된 전압값(애노드 전류값)에 기초하여, 선정된 값 이상의 애노드 전류가 흐르는 것으로 판정되면, 방전 기록 제어부(6008)는 발생 시간 및 날짜 (방전의 시작 및 종료에서의 시간과 날짜; 이 정보는 내부 타이머(도시 안됨)로부터 얻어질 수 있음), 애노드 전류의 크기 (전압값 /모니터링 저항값), 및 방전이 발생한 영역 (단자(Hv1내지 Hv10)에 해당하는 영역 1내지 10 중 어느 하나)을 메모리(6009)에 저장한다. 이 경우, 정보는 메모리(6009)가 오버플로우되지 않는한 어떠한 오버라이트없이 이력 정보로서 메모리(6009)에 부가적으로 저장된다.
제4 실시예에서, 하나의 냉음극 소자로부터의 방출 전류의 최대값은 약 10μA 로 추정되며, 선정된 애노드 전류값은 약 30㎃로 설정된다. 선정된 값은 열 방향의 모든 냉음극 소자(M = 3,072)가 선 순차 구동으로 인해 전자를 동시에 방출할 때의 방출 전류를 고려하여 결정된다. 이러한 선정된 값은 냉음극 소자 및 화상 표시부의 구조, 및 구동 전압, 애노드 전압(Va) 등의 크기에 따라서 변화되야만 한다.
메모리(6009)가 충분히 큰 용량을 가지는 경우, 메모리(6009)는 비휘발성 메모리, 배터리 구동 RAM 등으로 형성될 수 있다. 제4 실시예는 메모리(6009)로서 하드 디스크를 사용한다. 메모리(6009)로부터 정보를 판독할 때, 정보는 외부 장치와의 데이타 일관성을 고려하여, 인터페이스(6010)를 통해 외부 장치 커넥터(6011)로부터 출력된다. 커넥터(6011)를 통해 접속된 외부 장치는 예를 들어, 개인용 컴퓨터, 단순히 데이타를 표시하는 표시 장치 또는 프린터일 수 있다.
이러한 구조에서는, 표시 패널(6004)에서 방전이 발생하면, 방전 발생 시간 및 날짜, 방전의 크기(예를 들어, 애노드 전류의 변화량), 및 방전이 발생한 대략적인 위치(영역)에 관한 정보가 방전 검출 회로(6006) 및 방전 기록 장치(6012)를 사용하여 이력으로서 기록될 수 있다.
방전이 일어난 위치를 지정하는 것은 방전의 원인을 추정하는데 매우 효율적이다. 방전의 원인이 추정될 수 있다면, 회복 동작이 적절히 수행될 수 있다.
예를 들어, 방전이 주어진 영역에서 집중적으로 발생하고 나머지 영역에서는 발생하지 않는 경우, 방전의 원인은 진공도의 감소보다는, 오히려 그 위치에서의 냉음극 소자의 제조 오차 또는 비정상 특성에 의한 비정상 투사의 존재로서 추정될 수 있다.
다른 예로서, 방전이 여러 영역에서 무작위적으로 발생하는 경우, 비정상 동작이 전체 화상 표시부(6004) 상에 있음이 확인될 수 있으며, 그 원인은 어떤 영향하에서 화상 표시부(6004)을 형성하는 진공 용기 내부에서 진공도가 감소했기 때문인 것으로 추정될 수 있다.
방전 검출부(6006), 방전 기록부(6012), 메모리(6009) 등을 각각 포함하는 다수의 화상 표시 장치가 화상를 표시하기 위해 제조된다. 장시간의 내구성 시험이 수행된 후, 이러한 화상 표시 장치 중 일부는 매우 낮은 확률이긴 하지만 장시간 구동시 방전이 발생하고, 방전의 이력이 메모리(6009)에 저장된다.
방전이 발생하는 하나의 화상 표시 장치가 예시된다. 메모리(6009)에 저장된 방전의 이력 정보는, 방전이 DC 방식이 아닌 순간적으로 발생했고, 장시간의 내구성 시험이 수행된 후의 장시간 경과시 발생 빈도가 증가했으며, 애노드 전류의 크기 및 방전 발생 위치(영역)가 변화되었고, 방전이 무작위로 발생하였음을 나타낸다. 이로부터 방전의 원인은 시간 경과에 따라 어떤 영향에 의해서 진공도가 감소되었기 때문인 것으로 추정되었다.
이에 대한 측정으로서, 진공도를 증가시키기 위해 게터 재료(getter material)가 부가적으로 가열되고, 게터막의 흡착 작용에 의해서 진공도가 증가했다. 이런 측정의 결과로서, 화상 표시 장치에서 방전의 발생이 선정된 기간 동안 억제되고, 장시간의 내구성 시험이 수행되기 전의 것과 거의 동일한 정상 동작이 확인되었다.
냉음극 소자(1002)를 포함하는 용기의 내부가 고진공도의 저압력 분위기이며, 고전압이 용기에 인가된다. 이로 인해, 방전이 용이하게 발생하며, 애노드측과 용기의 기판(1001)측 사이에 예기치 않은 방전 전류는 거의 흐르지 않게 된다. 방전에 의한 전류가 종종 발생되는 경우, 냉음극 소자, 또는 행 또는 열 배선과 같은 전극을 손상시킬 수 있다.
아직 해소되지 않은 방전의 원인으로는, 진공도의 감소, 기판(1001)의 절연층의 대전, 및 기판(1001)과 메탈백(1009) 제조시에 잘못 형성된 돌기 및 플레시가 있다. 그러나, 방전과 같은 비정상 상태는, 방전의 이력을 기록하고, 화상 표시 장치의 동작 상태가 항상 정상인지 여부를 확인하기 위한 정보, 및 방전과 같은 비정상 동작의 회수에 대한 정보를 저장함으로써 조절 기준에 기초하여 조절될 수 있다. 정상 동작을 회복하기 위한 조절은 따라서 적절한 타이밍에서 수행될 수 있다.
상술한 바와 같이, 방전의 발생에 관한 이력 정보가 제4 실시예의 화상 표시 장치의 메모리에 저장되기 때문에, 화상 표시 장치가 정상적으로 동작하는지 여부가 확인될 수 있다. 매우 낮은 확률로 발생되는 방전에 의한 비정상 동작의 경우, 방전의 원인이 추정될 수 있다. 비록 비정상 동작이 일어난다 할지라도, 원인이 추정될 수 있다. 따라서, 정상 동작을 회복하기 위한 적절한 조치가 적절한 타이밍에 수행될 수 있다.
편의상, 제4 실시예에서는 영역의 분할수를 10으로 설정했지만, 방전 발생 위치를 검출하는 관점에서 큰 것이 바람직하다. 그러나, 전면판 상의 애노드 전극의 분할수가 실제 증가하면, 제조 단가 및 방전 검출부(6006)의 수가 증가된다. 그 결과, 분할수는 실용적인 바람직한 값으로 설정된다.
제4 실시예에서, 애노드 전극은 주사선과 평행한 방향으로 분할된다. 분할 방식은 이것에 제한되지 않으며, 애노드 전극은 주사선과 수직하게 분할될 수 있다.
(제5 실시예)
제5 실시예에서는, 복수의 소자 기판(1001)용 복수의 표면 전위 측정부(표면 전위 측정 시스템)를 사용하여, 복수의 냉음극 소자(1002)가 배열되어 있는 소자 기판(1001)의 표면 전위를 모니터링함으로써 방전이 검출되고, 방전 이력이 제5 실시예의 특징인 방전 기록부(6012)를 사용하여 기록된다.
(표면 전위 측정 전극의 구조)
도 11은 제5 실시예에 따른 화상 표시 장치용 화상 표시부(6004)의 부분 절단 사시도이다. 도 11에서, 제5 실시예의 방전 검출부의 일부인 표면 전위 측정 전극(7002)을 설명하기 위해, 전면판 및 측벽(프레임)의 일부는 도시되지 않았다. 도 12는 제5 실시예의 화상 표시 장치용 구동 회로의 구조를 도시한 블록도이다. 도 11 및 도 12에서, 제4 실시예와 동일 참조 번호는 동일한 부분을 나타내며, 그에 관한 설명은 생략한다.
도 11에서, 참조 번호(7002)는 표면 전위 측정 전극을 나타낸다.
제5 실시예의 방전 검출부는 표면 전위 측정 전극(7002) 및 표면 전위 측정부(이하 설명됨)로 구성된다. 즉, 제5 실시예는 소자 기판(1001)상에 복수의 표면 전위 측정 전극(7002)을 새롭게 이용한다. 비록 표면 전위 측정 전극(7002)이 다양한 형상을 가질 수 있지만, 제5 실시예에서는 도 11에 도시된 패턴을 가진다.
표면 전위 측정 전극(7002)는, 행 및 열 배선(1003 및 1004), 냉음극 소자(1002) 등과 전기적으로 격리되어 소자 기판(1001) 상에 배치된다. 표면 전위 측정 전극(7002)은 진공 용기의 외부 단자(DS1내지 DS14)를 통해 외부 회로와 접속된다.
여러 영역의 단위로 소자 기판(1001)의 표면 전위 상승을 개별적으로 모니터링하고, 기판(1001)상에서 방전이 발생할 때 방전이 발생한 영역 정보를 기록하여 방전의 원인을 용이하게 추정하기 위해, 복수의 표면 전위 측정 전극(7002)이 소자 기판(1001) 상에 배치된다. 방전의 원인이 추정될 수 있으면, 화상 표시 장치를 정상 동작으로 회복하기 위한 적절한 회복 동작이 수행될 수 있다. 표면 전위 측정 전극(7002)은 도전성 재료로 제조되면 충분하고, 행 및 열 배선(1003 및 1004) 또는 소자 전극과 동일한 재료로 제조될 수 있으며, 기판 상에 배선 또는 소자 전극이 형성될 때 그와 동시에 제조될 수 있음을 알아야 한다. 제5 실시예에서, 표면 전위 측정 전극(7002)은 소자 전극(도 19a의 1102 및 1103)과 동일한 방법으로 제조된다.
(표면 전위 측정 전극(7002)을 표면 전위 측정 시스템, 및 방전 기록부 등에 접속)
도 12는 제5 실시예에 따른 화상 표시 장치의 화상 표시부(6004)를 화상 표시부(6004)를 구동하기 위한 구동부(6002 및 6003), 표면 전위 측정부(6016), 방전 기록 제어부(6008a) 등에 접속하는 것을 설명하기 위한 블록도이다. 상기의 구성에서와 동일한 참조 번호는 동일한 부분을 나타낸다.
도 12에 도시된 바와 같이, 화상 표시부(6004)의 표면 전위 측정 전극(7002)의 단자(Ds1내지 Ds14)는 고입력 임피던스(1013 이상)를 가지는 표면 전위 측정부(6016)에 각각 접속되어 전위의 변화를 개별적으로 모니터링한다. 기판(1001) 상에 방전이 발생하면, 소자 기판(1001) 상의 소정의 위치에서의 전위가 상승한다. 표면 방전과 같은 현상은 방전 발생 위치에서의 전위뿐만 아니라 주변 도전 부재의 전위도 상승시킨다. 표면 전위 측정 전극(7002) 부근에서 방전이 발생하면, 그 전위는 상승한다. 따라서, 이러한 표면 전위 측정 전극(7002)에 접속된 표면 전위 측정부(6016)는 방전의 발생을 검출할 수 있다.
제5 실시예의 방전 기록부(6012a)는 도 10에서와 거의 동일한 구성을 가지는 방전 기록 제어부(6008a) 및 메모리(6009)를 포함한다. 방전 기록 제어부(6008a)는, 외부 단자(Ds1내지 Ds14)에서 발생된 전위가 각각의 표면 전위 측정부(6016)로부터 입력되고, 전압값이 차동 증폭기(6102)에 의해 증폭되며, 증폭된 전압값이 A/D 변환기(6103)에 의해 디지탈 신호로 변환된다는 점에서, 전술한 방전 기록 제어부(6008)와 상이하다. 이러한 방식으로, 각각의 표면 전위 측정 전극(7002)의 표면 전위 변화가 모니터된다. 표면 전위의 변화가 선정된 값을 초과하는 경우, 방전 기록 제어부(6008a)는 방전이 발생한 것으로 판정하고, 방전 발생 시간 및 날짜(방전 개시 및 종료의 시간 및 날짜), 표면 전위의 변화량, 표면 전위의 변화가 선정된 값을 초과하는 전극의 수를 메모리(6009)에 저장한다.
또한, 방전 기록 제어부(6008a)는, 예를 들어 서비스맨에 의한 화상 표시 장치의 수리시 메모리(6009)에 저장된 방전 정보의 판독을 가능하게 하는 구조를 가진다. 메모리(6009)로부터 판독된 정보는 인터페이스(6010) 및 외부 장치 커넥터(6011)를 통해 출력될 수 있다.
방전이 발생하면, 이러한 구성을 가지는 방전 검출부 및 방전 기록부를 이용하여, 방전 발생 시간 및 날짜, 방전의 크기(예를 들어 애노드 전류의 변화량), 및 방전이 발생한 대강의 위치(영역)에 관한 정보가 이력으로서 기록될 수 있다.
본 발명자들은 방전 발생 위치를 지정하는 것이 방전의 원인을 추정하는 데 매우 효과적임을 확인했다. 방전의 원인을 추정할 수 있으면, 회복 동작이 적절하게 수행될 수 있다. 예를 들어, 다양한 영역에서 무작위로 방전이 발생하는 경우, 전체 화상 표시부에서 비정상 동작이 확인될 수 있다. 이러한 경우, 원인은, 화상 표시부를 형성하는 진공 용기의 진공도가 어떠한 영향 하에 감소했기 때문인 것으로 추정할 수 있다.
방전 검출부, 방전 기록부, 메모리 등을 각각 구비하는 다수의 화상 표시 장치가 실제로 화상을 표시하도록 제조되었다. 장시간의 내구성 시험이 수행된 후, 이러한 화상 표시 장치 중 일부에서는 매우 낮은 확율이긴 해도 방전이 발생했으며, 방전 이력이 메모리(6009)에 저장되었다.
방전이 발생하는 하나의 화상 표시 장치가 설명될 것이다. 메모리(6009)에 저장된 방전의 이력 정보는, 방전이 DC 방식이 아니라 순간적으로 발생했고, 장시간의 내구성 시험이 수행된 후의 장시간의 경과에 따라 발생 빈도가 증가했으며, 발생 위치가 변화했고, 방전이 무작위로 발생하였음을 나타낸다. 이러한 사실들로부터, 방전의 원인은 시간 경과에 따른 진공도의 감소로 추정되었다.
이에 대한 측정으로서, 진공도를 증가시키기 위해 게터 재료가 추가로 가열되었으며, 게터막의 흡착 작용으로 인해 진공도가 증가되었다. 결과적으로, 화상 표시 장치 내의 방전 발생은 선정된 기간동안 억제되었으며, 장시간의 내구성 시험 이전과 동일한 정상 동작이 확인되었다.
전술한 바와 같이, 제5 실시예의 화상 표시 장치에서는, 방전에 관한 이력 정보가 저장되기 때문에, 화상 표시 장치가 정상적으로 동작하는지는 검사할 수 있다. 매우 낮은 확율로 발생한 방전에 의한 비정상 동작의 경우, 방전의 원인이 추정될 수 있다. 비정상 동작이 발생하는 경우에도, 방전의 원인이 추정될 수 있다. 그러므로, 정상 동작을 회복하기 위한 적절한 동작이 수행될 수 있다.
제5 실시예에서, 도 11에 도시된 바와 같이, 표면 전위 측정 전극(7002)이 진공 용기 내의 화상 표시 영역 외부의 14개 부분에 배치된다. 그러나, 표면 전위 측정 전극(7002)의 개수 및 배치, 전극의 크기 등은 제한되지 않는다. 표면 전위 측정 전극(7002)은, 가능한 한 큰 영역 내의 방전을 검출하도록 진공 용기 내의 소자 기판(1001) 상의 가능한 한 큰 면적에 걸쳐 배치되는 것이 바람직하다. 그러나, 표면 전위 측정 전극(7002)은, 화상 표시 영역을 중첩하는 것을 방지하고 제조 상의 오차를 방지하기 위해 표시 영역의 외부에 배치된다.
표면 전위 측정 전극(7002)의 수가 많을수록 더 높은 해상도로 방전을 검출할 수 있지만, 표면 전위 측정 전극(7002)의 수는 표면 전위 측정 전극에 접속되는 표면 전위 측정 회로의 수도 함께 증가한다는 사실과, 방전이 검출될 수 있는 영역의 크기를 고려하여 결정된다.
전술한 바와 같이, 제5 실시예의 화상 표시 장치는, 방전 발생과 같은 비정상 동작에 대해 방전의 원인을 추정하기 위한 정보를 제공할 수 있다.
비정상 동작이 발생하더라도, 방전의 원인이 비정상 동작이 방전 발생에 기초하는지가 추정될 수 있으며, 적절한 조절을 수행하기 위한 정보가 제공되어 화상 표시 장치를 정상 동작으로 복구시킬 수 있다.
[제6 실시예]
도 13은 본 발명의 제6 실시예에 따른 화상 표시 장치의 표시 패널과 주변 회로 간의 접속을 설명하기 위한 블록도이다.
도 13에서, 참조 번호(101)는 표시 패널(101)을 나타내는데, 이 표시 패널(101)은, 파괴 검출 고전압 전극(103) 및 검출 장치(102)(이하에 설명됨)와 그 단자를 포함한다는 점을 제외하고는 도 31와 거의 동일한 구성을 가진다. 표시 패널(101)을 구동하기 위한 구동 회로는, 외부적으로 입력된 비디오 신호에 따라 행 배선을 순차적으로 구동하기 위한 주사 신호 발생 회로(109), 비디오 신호에 의해 선택된 행의 열 배선에 비디오 신호에 대응하여 변조 신호를 인가하기 위한 변조 신호 발생 회로(110), 및 가속 전압(Hv)을 입력하기 위한 고전압원(106)을 포함한다. 주사 신호 발생 회로(109)는 표시 패널(101)의 행 단자(Dx1내지 DxM)를 순차적으로 선택하여, 선정된 전압을 인가한다. 변조 신호 발생 회로(110)는, 비디오 신호에 대응하는 펄스폭 변조 신호를 열 배선(Dy1내지 Dyn)에 인가한다.
제6 실시예에서, 표시 패널(101)의 소자 기판 상의 화상 표시 영역 이외의 위치에, 적어도 하나의 파괴 검출 냉음극 소자(102)가 형성된다. 파괴 검출 고전압 전극(103)이 파괴 검출 냉음극 소자(102) 상에 (전면판 측 상에) 배치되어, 파괴 검출 냉음극 소자(102)에 의해 방출된 전자를 포획한다. 표시되는 화상과 무관한 발광을 방지하기 위해, 전자와의 충돌시 발광하는 어떠한 형광 물질도 파괴 검출 고전압 전극(103) 상에 형성되지 않는 것이 바람직하다. 파괴 검출 고전압 전극(103)은 단자(121)를 통해, 저항(111) (저항값 R1) 및 저항(112) (저항값 R2)에 의해 고전압원(106)으로부터의 출력(Va)을 분할함으로써 얻어진 전압 {Va×R2 /(R1 + R2)}을 수신한다.
제6 실시예에서, 파괴 검출 고전압 전극(103)에 인가되는 전압이 방출 전류를 포획할 수 있고 가능한 한 낮은 전압(약 80V)으로 설정되도록, 저항값 R1과 R2가 설정된다. 파괴 검출 고전압 전극(103)에 직렬 접속된 전류계(104)에 대해 임의의 고전압 저항 측정(격리)를 생략함으로써 비용을 절감하기 위해, 파괴 검출 고전압 전극(103)에 인가되는 전압은 낮게 설정된다.
기밀 용기 파괴 검출 수단(파괴 검출 냉음극 소자(102), 파괴 검출 고전압 전극(103) 등)에 의한 기밀 용기의 파괴 검출 방법이 아래에 설명될 것이다.
주전원(도시되지 않음)에서 제6 실시예의 화상 표시 장치로 전원이 공급되면, 펄스 발생기(107)는 단자(120)를 통해 파괴 검출 냉음극 소자(102)로 전자를 방출하기 위한 전압 펄스(전압 Vf)를 인가한다. 펄스 발생기(107)는 제어부(105)(아래에 설명됨)로부터의 신호에 응답하여 동작을 개시할 수 있음을 알아야 한다. 동시에, 파괴 검출 고전압 전극(103)과 고전압원(106) 사이에 직렬 접속된 전류계(104)는 파괴 검출 냉음극 소자(102)로부터의 방출 전류(Ie)를 검출한다. 표시 패널(101)의 기밀 용기가 파괴되면, 기밀 용기의 내부가 대기압에 노출되므로, 파괴 검출 냉음극 소자(102)로부터의 전자 방출이 중단되어 어떠한 방출 전류 Ie도 검출하지 못한다. 그러므로, 냉음극 소자(102)로 전자를 방출하기 위한 구동 전압 펄스의 인가시에도 어떠한 방출 전류(Ie)도 검출되지 않으면, 기밀 용기는 파괴된 것으로 판정될 수 있다. 이러한 제어는 제어부(105)에 의해 수행됨을 알아야 한다. 더 상세하게는, 펄스 신호를 펄스 발생기(107)에서 냉음극 소자(102)에 인가하고 고전압원(Va)을 고전압원(106)에서 고전압 전극(103)으로 인가하는 동안, 전류계(104)에 의해 아무런 전류도 검출되지 않으면, 제어부(105)는 표시 패널(101)의 기밀 용기 내에 어떠한 비정상 동작이 발생하고 있는 것으로 판정하고, 고전압원(106)으로부터의 고전압 인가를 중단한다. 이 때, 제어부(105)는 펄스 발생기(107)의 동작을 중단시킬 수 있다.
제어부(105)에 의한 처리가 도 14의 순서도에 도시되어 있다. 도 14의 순서도에 도시된 바와 같이, 제6 실시예의 전자원의 비정상 검출 및 제어에 따르면, 기밀 용기의 파괴 검출 처리는, 화상 표시 장치의 주전원이 턴 온된 동안 항상 수행된다.
장치의 전원이 턴 온되면, 도 14의 처리가 시작된다. 단계 S1에서, 제어부(105)는 전류계(104)에 의해 측정된 전류값에 기초하여 파괴 검출 냉음극 소자(102)로부터의 방출 전류(Ie)를 측정한다. 제어부(105)는 단계 S2로 진행하여 전류값이 검출되었는지를 조사한다. 단계 S2의 결과가 '아니오'인 경우, 제어부(105)는 단계 S3로 이동하여 고전압원(106)의 구동을 중단시킨다.
단계 S2에서 '예'인 경우, 제어부(105)는 단계 S4로 진행하여, 주전원이 턴 오프되었는지를 조사한다. 단계 S4에서 '아니오'인 경우, 제어부(105)는 단계 S1으로 복귀하여 상기의 처리를 수행하고, 단계 S4에서 '예'인 경우에는 처리를 종료한다.
제어부(105)가 기밀 용기의 파괴로 인해 어떠한 방출 전류도 검출되지 않는 상태를 검출하면, 화상 표시부로 구동 전압 (고전압 전극(103)에 인가되는 고전압을 포함함)을 인가하는 것을 중단한다. 이러한 경우, 제어부(105)는 단계 S3에서 펄스 발생기(107)로부터의 펄스 출력을 중단시킬 수 있다.
제6 실시예의 제어 방법은, 전자원의 기밀 용기가 파괴되었을 때 발생하는 전기 누설 또는 전기 충격과 같은 임의의 위험을 제거할 수 있다. 제6 실시예에서, 파괴 검출 냉음극 소자(102)에 인가되는 전압 펄스(Vf)는 16.0V의 피크값, 1㎳의 펄스 기간 및 0.1㎳의 펄스폭을 가지는 직각파이다.
<화상 표시 장치에 관한 일반적인 설명>
본 발명의 제6 실시예에 따른 표시 패널(101)의 구조 및 제조 방법이 아래에 상세하게 설명될 것이다.
도 15는 본 발명의 제6 실시예에 따른 표시 패널(101)의 사시도이며, 여기에서 내부 구조를 도시하기 위해 표시 패널(101)의 일부가 제거되어 있다. 도 15에서, 도 31과의 동일 참조 번호는 동일 부분을 나타내며, 그들에 관한 설명은 생략된다.
도 15에서, 참조 번호(120)는 펄스 발생기(107)(도 13)에서 파괴 검출 냉음극 소자(102)로 펄스 전압을 인가하기 위한 단자를 나타내고, 참조 번호(121)는 파괴 검출 고전압 전극(103)으로 고전압을 인가하기 위한 단자를 나타낸다. 편의상, 도 15에는 어떠한 파괴 검출 고전압 전극(103)도 도시되지 않는다.
본 발명의 제6 실시예에 따른 화상 표시 장치에서 사용되는 다중 전자원에서, 냉음극 소자를 단순 매트릭스로 배열하여 전자원이 구성되기만 한다면 냉음극 소자를 위한 임의의 재료, 형태 및 제조 방법이 사용될 수 있다. 따라서, 표면 도전형 방출 소자, FE형 소자 또는 MIM형 소자와 같은 냉음극 소자가 사용될 수 있다.
다음 설명은, 표면 도전형 방출 소자(아래에 설명됨)가 기판 상에 단순 매트릭스로 냉음극 소자로서 배치된 다중 전자원의 구성에 관한 것이다.
도 16은 전술한 표시 패널에서 사용되는 다중 전자원의 기판(3111)(1001)의 평면도이다.
도 19a 및 도 19b에 도시된 것과 같은 표면 도전형 방출 소자들이 기판(3111) 상에 배치된다. 이러한 소자들은 행 및 열 배선(3113 및 3114)의 단순 매트릭스로 배열된다. 행 및 열 배선(3113 및 3114)의 교차점에는, 전극들 간에 절연층(도시되지 않음)이 형성되어 전기적 절연을 유지한다.
도 17은 도 16의 라인 B-B'를 따라 절취한 단면을 도시한다.
이러한 구조를 가지는 다중 전자원은, 행 및 열 배선(3113 및 3114), 전극간 절연층(도시되지 않음), 및 소자 전극을 형성하고, 표면 도전형 방출 소자(3112)의 도전성 박막을 기판(3111) 상에 형성한 후, 행 및 열 배선(3113 및 3114)을 통해 각각의 장치에 전기를 공급하여 포밍 처리(이하 설명됨) 및 활성화 처리(이하 설명됨)를 수행함으로써 제조된다.
제6 실시예에서, 다중 전자원의 기판(3111)이 기밀 용기의 배면판(3115)에 고정된다. 그러나, 다중 전자원의 기판(3111)이 충분한 강도를 가지는 경우에는, 다중 전자원의 기판(3111)이 기밀 용기의 배면판으로 사용될 수 있다.
전면판(3117)의 하부면 상에 형광막(3118)이 형성된다. 제6 실시예의 표시 패널(101)(1)은 칼라 표시 장치이기 때문에, 형광막(3118)은 CRT 분야에서 사용되는 원색인 적색, 녹색 및 청색의 3원색의 형광 물질로 채색된다. 도 18a에 도시된 바와 같이, 각각의 색의 형광 물질이 스트라이프로 도포되며, 형광 물질의 스트라이프들 사이에 흑색 도전 부재(1010)가 도포된다. 흑색 도전 부재(1010)의 도포 목적은, 전자빔의 조사 위치가 어느 정도 이동되는 경우에도 표시 색상이 오정렬을방지하고, 외부광의 반사를 차단함으로써 표시 콘트라스트의 열화를 방지하며, 전자빔에 의한 형광막의 대전을 방지하는 것 등이다. 흑색 도전 부재(1010)의 재료로는, 흑연이 주성분으로 사용되지만, 상기의 목적을 달성할 수만 있다면 다른 재료들도 사용될 수 있다.
3원색 형광 물질의 배치는 도 18a에 도시된 스트라이프에 제한되지 않는다. 예를 들어, 도 18b에 도시된 델타 배치 또는 다른 배치도 이용될 수 있다. 단색 표시 패널이 형성되는 경우에는 단색 형광 물질이 형광막(3118)에 도포될 수 있으며, 흑색 도전 부재는 생략될 수 있다.
CRT 분야에 공지된 메탈백(3119)이 배면판측 상의 형광막(3118) 상에 형성된다. 메탈백(3119)을 형성하는 목적은 형광막(3118)에 의해 방출된 광의 일부를 거울 반사시킴으로써 광 이용 비율을 향상시키고, 형광막(3118)을 음이온의 충돌로부터 보호하며, 메탈백(3119)을 전자빔 가속 전압을 인가하기 위한 전극으로서 사용하고, 메탈백(3119)을 형광막(3118)을 여기시킨 전자의 도전 경로로서 사용하는 것 등이다. 전면판(3117) 상에 형광막(3118)을 형성하고, 형광막의 상면을 평탄화 처리하고, 이 평탄화된 표면에 진공 증착에 의해 Al을 증착시킴으로써, 메탈백(3119)이 형성된다. 형광막(3118)이 저전압 형광 물질로 제조되는 경우, 메탈백(3119)은 사용되지 않는다.
예를 들어 ITO로 이루어진 투명 전극이 제6 실시예에서는 사용되지 않았지만, 전면판(3117)과 형광막(3118) 사이에 제공되어 가속 전압을 인가하거나 또는 형광막의 도전성을 향상시킬 수 있다.
제6 실시예에서 냉음극 소자인 표면 도전형 방출 소자에 인가되는 전압은 통상 약 12 내지 16V이고, 메탈백(3119)과 냉음극 소자(3112) 간의 거리 d는 약 0.1mm 내지 8mm이며, 메탈백(3119)과 냉음극 소자(3112) 간의 전압은 약 0.1㎸ 내지 10㎸이다.
[제7 실시예]
도 33은 제7 실시예에 사용된 표시 패널의 사시도이고, 패널의 내부 구조를 도시하기 위해 패널의 일부가 제거되어 있다.
도 33에서, 참조 번호(1005)는 배면판, 참조 번호(1006)는 측벽, 참조 번호(1007)는 전면판을 나타낸다. 이러한 부품들(1005 내지 1007)은 표시 패널의 내부를 진공 상태로 유지하기 위한 기밀 용기를 형성한다. 기밀 용기를 제조하기 위해, 각 부품들을 밀봉 접속하여 충분한 강도를 얻고 기밀 상태를 유지해야 한다. 예를 들면, 접합부에 프릿 유리가 도포되고, 이 프릿 유리가 대기 또는 질소 분위기에서 400℃ 내지 500℃의 온도에서 소결되어, 부품들이 밀봉 접속된다. 기밀 용기를 진공 상태로 만들기 위한 방법을 후술한다.
배면판(1005)이 기판(1001)에 고정된다. N×M개의 냉음극 소자(1002)들이 기판 상에 형성된다 (N과 M은 2 이상의 양의 정수이고, 표시 화소의 타겟 수에 따라 적절하게 설정된다). 예를 들어, 고품질 텔레비전 표시를 위한 표시 장치에서, N=3,000 이상이고, M=1,000 이상인 것이 바람직하다. 제7 실시예에서, N=3,072이고 M=1,024이다). N×M 개의 냉음극 소자들은 M행 배선(1003)과 N열 배선(1004)의 단순 매트릭스로 배열된다. 부품(1001 내지 1004)에 의해 구성되는 부분을 다중 전자원으로 부른다.
제7 실시예에서, 다중 전자원의 기판(1001)이 기밀 용기의 배면판(1005)에 고정된다. 그러나, 다중 전자원의 기판(1001)이 충분한 강도를 가지면, 다중 전자빔원의 기판(1001)이 기밀 용기의 배면판으로 사용될 수 있다.
전면판(1007)의 하부면 상에 형광막(1008)이 형성된다. 제7 실시예가 칼라 표시 장치에 관한 것이므로, 형광막(1008)은 CRT 분야에서 사용되는 적색, 녹색, 및 청색의 삼원색의 형광 물질로 착색된다. 도 18a에 도시된 바와 같이, 각각의 색상의 형광 물질들이 스트라이프로 도포되고, 흑색 도전 부재(1010)가 형광 물질의 스트라이프들 사이에 도포된다. 흑색 도전 부재(1010)를 제공하는 목적은 전자빔의 조사 위치가 어느 정도 이동되는 경우에도 표시 색상이 오정렬되는 것을 방지하고, 외부광의 반사를 차단하여 표시 콘트라스트가 저하되는 것을 방지하며, 전자빔에 의해 형광막이 대전되는 것을 방지하는 것 등이다. 흑색 도전 부재(1010)의 재료로는, 흑연이 주성분으로 사용되지만, 상기 목적이 달성되는 한 다른 재료도 사용될 수 있다.
삼원색 형광 물질의 배치는 도 18a에 도시된 스트라이프에 제한되지 않는다. 예를 들어, 도 18b에 도시된 바와 같은 델타 배치 또는 임의의 배치가 사용될 수 있다.
단색 표시 패널이 형성되는 경우에는, 단색 형광 물질이 형광막(1008)에 도포될 수 있고, 흑색 도전 부재는 생략될 수 있다.
CRT 분야에 공지된 메탈백(1009)이 배면판측 상의 형광막(1008) 상에 형성된다. 메탈백(1009)을 형성하는 목적은, 형광막(1008)에 의해 방출된 광의 일부를 거울 반사시켜 광 이용 비율을 향상시키고, 형광막(1008)을 음이온의 충돌로부터 보호하며, 메탈백(1009)을 전자빔 가속 전압을 인가하기 위한 전극으로 사용하고, 형광막(1008)을 여기시킨 전자의 도전 경로로서 메탈백(1009)을 사용하는 것 등이다. 메탈백(1009)은, 전면판(1007)의 기판 상에 형광막(1008)을 형성하고, 형광막의 상부면을 평탄화한 후, 이러한 평탄화면 상에 진공 증착에 의해 Al을 증착함으로써 형성된다. 형광막(1008)이 저전압 형광 물질로 이루어지는 경우, 메탈백(1009)은 사용되지 않는다.
제7 실시예에서, 전면판측에 가속 전압(고전압)을 인가하기 위한 전극은 애노드 전극으로 칭해지며, 이 전극은 형광 물질, 흑색 도전 부재 및 메탈백을 포함한다.
제7 실시예에서는 사용되지 않았지만, 예를 들어 ITO로 이루어진 투명 전극이 보조 애노드 전극으로서 전면판(1007)의 기판과 형광막(1008) 사이에 제공되어, 가속 전압을 인가하거나 또는 형광막의 도전성을 향상시킬 수 있다.
참조 기호(DX1내지 DXM, Dy1내지 DyN, 및 Hv)는 전기 회로 (도시되지 않음)에 표시 패널을 전기 접속하기 위해 제공된 기밀 구조용의 전기 접속 단자를 나타낸다. 단자(DX1내지 DXM)는 다중 전자빔 원의 행 방향 배선(1003)에 전기 접속되고, 단자(Dy1내지 DyN)는 다중 전자빔 원의 열 방향 배선(1004)에 전기 접속되며, 단자(Hv)는 전면판의 메탈백(1009)에 전기 접속된다.
기밀 용기를 진공 상태로 하기 위해, 기밀 용기는 조립 후에 배기 파이프와 진공 펌프(둘 다 도시되지 않음)에 접속되어, 약 10-7Torr의 진공도로 배기된다. 그 다음, 배기 파이프가 밀봉된다. 기밀 용기 내의 진공도를 유지하기 위해, 게터 막(도시되지 않음)이 밀봉 직전/직후에 선정된 위치에 형성된다. 예를 들어, Ba를 주성분으로 하는 게터 재료를 히터 또는 RF 가열에 의해 가열하고 증착시킴으로써 게터막이 형성된다. 게터막의 흡착 작용은 기밀 용기를 1×10-5또는 1×10-7Torr의 진공도로 유지시킨다.
제7 실시예에 따른 표시 패널의 기본 구조 및 제조 방법을 설명하였다.
(다중 전자빔 원을 구동하기 위한 구동 회로)
제7 실시예의 구동 회로에서의 표시 방법을 첨부된 도면을 참조하여 상세하게 설명한다.
다음의 설명에서, 제7 실시예의 주사 방법은 논-인터레이스 선 순차 주사법이다. 화상을 계조 표시하기 위해, 한 수평 주사 기간(1H) 내의 전자 방출 기간은 변조 신호의 시간 폭에 의해 제어되어, 형광 물질의 총 발광량을 제어하고 계조 표시를 실현한다.
도 35는 본 발명에 따른 화상 표시 장치의 전기 회로의 구성 및 각 부분들 간의 접속을 도시하는 블록도이다. 도 35에서, 참조 번호(3521)는 NTSC 신호와 같은 비디오 신호로부터 수평 동기 신호, 수직 동기 신호, 디지탈 비디오 신호 등을 발생하기 위한 회로를 나타낸다. 이러한 회로(3521)는 비디오 중간 주파수 회로, 비디오 신호 검출 회로, 동기 분리 회로, 저역 필터, A/D 변환 회로, 타이밍 제어 회로 등을 포함한다.
참조 번호(3522)는 본 발명의 화상 표시 장치의 화상 표시부를 나타낸다.
참조 번호(3523)는 화상 표시부의 행방향 배선을 구동시키기 위한 주사 신호 구동기를 나타낸다. 주사 신호 구동기(3523)는 회로(3521)에 의해 분리/생성된 수평 동기 신호에 기초하여 주사 신호(타이밍도를 참조하여 이하 설명됨)를 출력한다.
참조 번호(3524)는 화상 표시부의 열방향 배선을 구동하기 위한 변조 신호 구동기를 나타낸다. 변조 신호 구동기(3524)는, 회로(3521)에 의해 분리/생성된 수평 동기 신호, 수직 동기 신호, 디지탈 비디오 신호 등에 기초하여 변조 신호(타이밍도를 참조하여 이하 설명됨)를 출력한다.
도 8은 제7 실시예에 따른 화상 표시 장치의 화상 표시부의 구동시에, 행방향 배선(즉, 주사 신호가 공급되는 배선) 및 열방향 배선(즉, 변조 신호가 공급되는 배선)의 단자들에 인가되는 전압의 일례를 도시하는 타이밍도이다. 도 8의 타이밍도는 화상 표시 장치의 행(I, I+1 및 I+2)을 순차적으로 구동하면서, 행(I, I+1, 및 I+2)의 행방향 배선, 및 변조 신호측의 열(J, J+1 및 J+2)의 열방향 배선에 인가된 전압들을 도시한다. (1〈 I〈 M-2 및 1〈 J〈 N-2가 반드시 유지된다. M 및 N은 각각 열 및 행 배선의 총 수를 나타낸다).
도 8에서, 하나의 수평 주사 기간(K) 동안에는 I 번째 행의 화상이 표시되고, 기간(K + 1) 동안에는 (I + 1) 번째 행의 화상이 표시되며, 기간(K + 2) 동안에는 (I + 2) 번째 행의 화상이 표시된다.
선 순차 주사에서 주사측으로 사용되는 행 방향 배선이 수평 주사 기간(이하, 1H로 칭함)마다 순차적으로 선택된다. 선택된 행의 행 방향 배선은 1H에 대응하는 펄스폭과 피크값 -Vf/2 (Vf는 구동 전압, Vf는 약 2Vth임)를 가지는 주사 신호를 순차적으로 수신한다. 모든 행 방향 배선에 대해 주사가 종료된 후, 제1 행부터 주사가 반복된다.
선택된 행에 표시되는 비디오 신호에 대응하는 기간동안, 피크값 1/2Vf를 가지는 변조 신호가 행 방향 배선에 인가되는 주사 신호에 동기하여 모든 열 방향 배선에 인가된다.
이 변조 신호는 주사 신호의 트레일링 에지에 동기하여 상승하고, 비디오 신호에 대응하는 시간동안 피크값 Vf/2를 유지한 후 하강한다 (변조 신호의 리딩 에지와 트레일링 에지 간의 기간을 이하 간단히 변조 신호의 펄스폭으로 칭함).
변조 신호의 펄스폭은, 선택된 행에 표시되는 비디오 신호를 색분리하여 얻어지는 3가지 색상 R, G, B의 각각의 휘도에 대응한다. 실제에 있이서, 고품질의 화상을 표시하기 위해 다양한 교정이 수행되기 때문에, 펄스폭은 단순히 휘도에 비례하지는 않는다.
이러한 방식으로 전압을 인가함으로써 변조 신호의 펄스폭에 대해 선택된 행의 냉음극 소자에 구동 전압 Vf이 인가된다.
냉음극 소자의 방출 전류(Ie)가 전압(Vf)에 대해 상술한 유한한 임계 특성을 가지기 때문에, 원하는 비디오 신호에 대응하는 화상이 선택된 행에 표시된다.
또한, 선 순차 주사에 의해 화상 표시부 내의 모든 냉음극 소자 상에 화상이 표시된다.
제7 실시예에서는, 소자 기판용 복수의 표면 전위 측정부(표면 전위 측정 시스템)를 이용하여, 냉음극 소자가 배치되어 있는 소자 기판의 표면 전위가 방전을 검출하도록 모니터된다. 방전 발생시, 표시 장치(이하 패널로 칭함)에 대한 페일세이프 제어가 수행된다. 표면 전위 전극의 전위 이력이 메모리에 저장되어 방전에 대한 페일세이프 방법을 판정한다.
패널과 표면 전위 측정 전극의 내부 구조가 설명된다. 도 34는 제7 실시예의 패널의 부분 절단 사시도이다. 도 34에서, 전면판 및 측벽(프레임)의 일부는 제7 실시예의 방전 검출부의 일부인 표면 전위 측정 전극을 설명하기 위해 도시되지 않는다. 도 34에서, 참조 번호(3411)는 소자 기판, 참조 번호(3412)는 냉음극 소자, 참조 번호(3413)은 행방향 배선, 참조 번호(3414)는 열방향 배선, 참조 번호(3415)는 배면판, 참조 번호(3416)는 측벽(프레임), 참조 번호(3417)는 표면 전위 측정 전극, 참조 번호(3418)는 표면 전위 측정 전극을 보호하도록 배치된 보호 전극을 나타낸다. 제7 실시예에서, 복수의 표면 전위 측정 전극이 소자 기판(3411) 주위에 배치되며, 각각의 표면 전위 측정 전극(3417)은 직사각형의 형상을 갖는다. 표면 전위 측정 전극(3417)은 패널 내의 표시부 상의 어떠한 전위의 영향도 피하고, 표면 전위 전극의 전위값을 고정밀도로 측정하기 보호 전극(3418)으로 덮인다. 표면 전위 측정 전극(3417)은 전위값이 측정될 수 있는 한 직사각형 이외의 어떠한 형상도 가능함을 알아야 한다. 전극의 개수는 특별히 제한되는 것은 아니다. 제7 실시예에서, 패널 내의 주변부에 복수의 전극이 배치되기 때문에, 표면 상의 전위 상태는 패널 내에서 영역의 단위로 개별적으로 모니터될 수 있어 방전이 발생한 위치를 지정할 수 있다.
표면 전위 측정 전극(3417)이, 소자 기판 상에 행방향 배선(3413), 열방향 배선(3414), 냉음극 소자(3412) 등과 전기적으로 분리되도록 배치되고, 진공 용기의 외부 인출 라인(DS1내지 DS14)을 통해 인출된다. 표면 전위 측정 전극(3417)이 행방향 배선 및 열방향 배선의 재료와 동일한 재료로 제조되기 때문에, 배선 등과 동시에 형성될 수도 있다.
표면 전위 측정 전극(3417)용의 재료는 도전성일 필요가 있고, 배선 재료와 상이할 수도 있다.
페일세이프 기능을 실현하기 위한 회로 구성이 도 35를 참조하여 설명된다. 참조번호(3525)는, 상술한 바와 같이 표면 전위 측정 전극의 인출 라인으로부터 전위 신호를 출력하기 위한 전위 측정부를 나타낸다. 표면 전위 측정 전극(3417)과 표면 전위 측정부(3525)는 전위 측정 수단을 구성한다. 메모리 등에 전위 출력을 기록하기 위한 방전 기록부는, 표면 전위 측정부(3525)의 출력단에 배치되며, 방전 기록 제어부(3529)와 메모리(35210)로 구성된다. 표면 전위값을 검출하기 위한 표면 전위 검출부는, 전위값과 임계값을 비교하기 위한 비교기(35211)와 검출부(35212)로 구성된다. 표면 전위 측정부(3525)로부터의 출력에, 이 표면 전위 측정 전극보다 높은 입력 임피던스를 갖는 측정부에 의해 전위 신호가 더해져 적절한 이득을 갖는 전위로서 출력된다. 이러한 신호들은 아날로그값으로서 입력된다. 이러한 경우에, 표면 전위 출력은 디지털값으로 출력될 수도 있고, 회로 배치를 위해 최적의 형태를 취할 수 있다. 방전 검출 수단은 비교기(35211)와 검출부(35212)를 가지는 표면 전위 검출부를 포함하고, 비정상 계수 수단은 방전 기록 제어부(3529)과 메모리(35210)를 가지는 방전 기록부을 포함한다.
페일세이프 제어는, 판정 회로(35214)와 처리 제어부(35213)로 구성되는 페일세이프 제어부에 의해 수행된다. 처리 제어부(35213)은 페일세이프 제어를 실제적으로 수행하기 위한 신호를 출력하고, 이러한 신호들은 사용자(조작자) 등에게 경고 정보를 출력하기 위한 경고 출력 수단(35216), 패널의 매트릭스 소자에 전력을 인가하기 위한 전원(Vf 및 Va)용 제어부(3526, 3527, 3528), 및 표시 회로 시스템의 전원 전압을 제어하기 위한 구동 회로 전원부(35215)에 입력된다.
경고 출력 수단(35216)은, 표시 지시기 및 스피커 등으로 이루어지는 출력부(35217) 상에 최적의 정보를 표시하기 위한 제어 수단으로서의 역할을 하고, 제어 신호에 따라 스피커(3563) 또는 지시부(3562)를 구동한다. +Vf 제어부(3526), -Vf 제어부(3527), 및 Va 제어부(3528)는, 처리 제어부(35213)로부터의 신호에 따라 장치에 인가되는 전압을 제어한다. 이들은 전원 전압(Vf 및 Va)을 감소시키거나 또는 처리 제어부(35213)로부터의 신호에 따라 전압값을 변화시키는 역할을 한다. 이러한 기능을 이용하여, 변조 및 주사 신호 구동기(3524, 3523)를 통한 소자 전압의 인가와, 패널의 전면판측으로의 애노드 전압 인가가 소자를 동작 전압 이하로 설정되도록 제한될 수 있고, 소자 전류(If) 및 방출 전류(Ie)를 억제할 수 있다.
구동 회로 전원부(35215)는 전체 표시 회로 시스템에 전력을 공급하며, 변조 및 주사 신호 구동기(3524, 3523)의 구동 회로 시스템(주로 디지털 및 아날로그 회로 시스템)의 전원 전압을 제어한다. 처리 제어부(35213)로부터의 제어에 따라, 구동 회로 전원부(35215)는 표시 회로 시스템으로의 전원 전압의 인가를 제한하여 제7 실시예에서 수행되는 선 순차 주사에 의한 펄스폭 변조 구동을 중지시킬 수 있다.
제7 실시예에서, 방전시 페일세이프 제어를 실현하기 위한 각각의 제어부의 상세한 제어 방법이 설명된다.
방전 기록 제어부(3529)는, 표면 전위 측정부(3525)로부터 출력된 전위 신호를 메모리(35210)에 기록하기 위한 제어 수단의 역할을 한다. 보다 구체적으로는 방전 기록 제어부(3529)는, 선정된 타이밍에서 아날로그 신호로 입력된 전위 출력(Ds1 내지 Ds14)를 A/D 변환하여 메모리(35210)에 디지털 신호를 기록한다. 메모리(35210)에 기입된 정보는 전위 출력(Ds1 내지 Ds14)의 위치와 측정 시간(시간 및 날짜) 데이터에 대응하는 표면 전위량을 포함한다. 예를 들어, 위치 단위로 분할된 표면 전위량이 메모리(35210)에 기록될 수도 있고, 정보가 측정 시간 등에 대응하여 메모리(35210)에 기입될 수도 있다. 이러한 메모리 구성은, 판정 회로(35214)에 의한 전위량의 판독시 또는 외부로부터 메모리 정보를 액세스할 때, 정보에 대해 최적으로 설정되는 것이 바람직하다.
메모리(35210) 내의 방전 정보의 기록 타이밍의 경우, 검출부(35212)로부터의 신호에 기초하여 외부 입력 신호를 이용하여 A/D 변환이 수행될 수도 있고, 또는 A/D 변환 및 메모리(35210)에의 기록이 내부 신호를 이용하여 수행될 수도 있다. 제7 실시예는 이러한 기능 모두를 이용하는 방법을 채택하고 있다.
표면 전위 검출부의 비교기(35211)는 표면 전위 측정부(3525)로부터의 아날로그 전위 신호를 설정 임계값(Vth)과 비교하여, 임계값 이하의 전위를 논리 신호(예를 들어 TTL 레벨)로 변환하고, 그 논리 신호를 검출부(35212)에 입력한다. 비교기(35211)의 임계값(Vth)은 외부적으로 설정될 수 있으며 패널 상태에 따라 변화될 수 있다. 비교기(35211)는 표면 전위량의 절대값을 검출부(35212)에 직접 입력하기 위한 버퍼 증폭기일 수 있다.
검출부(35212)는, 비교기(35211)로부터의 신호에 기초하여 복수의 표면 전위 측정 전극(3417) 중에서 Vth를 초과하는 전극의 위치를 검출하고, Vth이상의 신호가 검출된 후 방전을 검출하기 위한 수단을 포함한다. 이들 신호의 타이밍을 도 36을 참조하여 설명하기로 한다.
도 36은, 방전을 유발하는 임의의 표면 전위 측정 전극(3417)으로부터의 출력 전위a의 상태 변화 대 시간 변화를 도시한 타이밍도이다. 또한, 도 36은 표면 전위 출력이 비교기(35211)에 의해 설정된 Vth이상일 때의 비교기 신호 및 방전을 검출하기 위한 신호 S1 및 S2의 타이밍을 도시한다.
패널에서 방전이 발생되기 전에, 패널의 매트릭스 상의 전위는 시간에 따라 상승하는 경향이 있다. 이러한 경향은 패널 내의 대기 열화에 따라 소자 또는 소자 배선 전극 상에 전하가 축적됨에 따라 야기되며, 패널 구동 조건에 의해서도 영향을 받는다.
상기 이유로 인해 표면 전위 출력이 전위a와 같이 설정값 Vth이상일 때, 비교기 신호는 L에서 H로 변한다. 시간 T1에서, 예를 들어, 검출부(35212) 내에 래치 회로를 배치함으로써, 비교기 신호가 래치 클럭으로서 입력된다. 래치 회로는 입력 비교기 신호에 의해 래치 인에이블 신호(S1)를 출력한다. 시간 T4에서 Vth를 초과하는 표면 전위 전극 근방에 방전이 발생하면, 표면 전위 전극(3417)의 전위는 그 방전으로 인해 순간적으로 Vth이하로 떨어지며, 비교기 신호는 H에서 L로 변한다.
래치 인에이블 신호 S1가 인에이블 상태로 유지되면서 비교기 신호가 H에서 L로 변하는 시점의 신호만을 방전으로 판정함으로써 방전 검출이 행해진다.
표면 전위가 Vth이하일 때, 즉 도 36에서 어떠한 방전도 발생되지 않을 때, 래치 인에이블 신호 S1는 디스에이블 상태이며, 신호 S2의 변화조차도 방전으로 간주되지 않는다.
그러므로, 방전 발생이 검출되면, 방전 발생 위치 근방의 표면 전위전극(3417)의 전위는 항상 Vth를 초과하며, 어느 정도까지 추정될 수 있다. 다른 방법으로서, 표면 전위의 절대치를 입력함으로써 방전 발생이 검출되면, 표면 전위량은 A/D 변환 회로 및 CPU를 포함하는 산술 처리 시스템을 사용하여 디지탈값으로 변환되며, 산술 처리에 의해 방전이 검출된다.
이러한 방식으로, 표면 전위 검출부는 복수의 표면 전위 전극으로부터의 출력값에 대해 비교기 신호에 기초하여 방전의 검출을 실현한다. 검출부(35212)는 방전시의 검출 신호를 방전 기록 제어부(3529) 및 페일세이프 제어부 내의 판정 회로(35214)로 출력한다.
패널에 대한 페일세이프 제어를 실현하기 위해, 페일세이프 제어부는 검출부(35212) 및 메모리(35210)로부터 신호를 수신하기 위한 판정 회로(35214) 및 처리 제어부(35213)로 구성된다. 판정 회로(35214)는, 검출부(35212)로부터 입력된 방전 검출 신호 및 패널의 메모리(35210) 내의 정보에 기초하여, 패널에 대한 페일세이프 제어를 실행하는 방법을 결정한다. 본 발명에서, 페일세이프 시퀀스는 3가지 모드로 분할되며 판정 회로(35214) 내의 시퀀서에 따라 실행된다. 판정 회로(35214)는 시퀀스 판정 수단에 대응하며, 판정 회로(35214) 및 처리 제어부(35213)는 보호 제어 수단을 구성한다.
도 37은 제7 실시예에서 사용된 페일세이프 시퀀스를 도시한다. 단계 S101에서, 판정 회로(35214)는, 검출부(35212) 및 메모리(35210)로부터의 신호에 기초하여 패널이 비정상 상태임을 인식한다. 단계 S102에서, 판정 회로(35214)는 어떠한 페일세이프 시퀀스가 비정상 상태에 가장 적합한지를 판정한다.
제7 실시예에서, 처리 레벨이 3가지 모드로 분할되며, 비정상 상태에 대응하는 시퀀스가 실행된다. "MODE 1"은 경고 표시 지시기 또는 음성으로 사용자(조작자)에게 통지하는 시퀀스를 가진다. "MODE 2"는 통지후 구동 전원 시스템의 전원을 제어하는 시퀀스를 가진다. "MODE 3"은 통지없이 모든 구동 시스템을 직접 턴 오프시키는 시퀀스를 가진다. 어떠한 시퀀스가 실제로 실행될지는 패널 내의 비정상 레벨에 의해 판정된다. "MODE 1" 내지 "MODE 3"의 시퀀스 중에서, "MODE 1" 및 "MODE 2"는 비교적 낮은 비정상 상태 레벨을 위한 것이며, 패널 내의 자동 복귀를 가능하게 한다. 반면에, "MODE 3"은 높은 비정상 상태 레벨을 위한 것이며, 자동 복귀를 금지한다.
이하, 설정 시퀀스에 대응하는 흐름을 설명하기로 한다. 단계 S103에서, 처리 시퀀스가 선택된다. "MODE 3"이 실행되면 흐름은 단계 S109로 이동되고, "MODE 1" 또는 "MODE 2"가 실행되면 단계 S104로 이동된다. 단계 S104에서, "MODE 1" 또는 "MODE 2"의 시퀀스로서 경고 표시가 판정된다.
단계 S105에서, 경고 표시의 내용은 비정상 상태의 레벨에 대응한다. 지시부(3562)가 도 38에 도시된 화상 표시 장치(3861)의 전면 상에 장착되거나 또는 음성 출력 스피커(3563)가 장착되어 메시지를 출력할 수 있다. 예를 들어, "MODE 1"과 같이, 방전이 검출되지 않고 전위 상태가 안정하면, 메시지 지시부(3562) 또는 스피커(3563)는 표시 장치의 주기적인 수리를 명령할 수 있다. 방전이 "MODE 2"와 같이 발생되는 경우, 상태는 긴급한 것으로 판정되며, 메시지 지시부(3562) 또는 스피커(3563)는 조작자에게 TV 전원을 턴 오프시킬 것을 통지할 수 있다. 메시지 지시부(3562) 및 스피커(3563)는 정보 전달 수단을 구성한다. 단계 S106에서, 진행 중인 시퀀스가 "MODE 2"인지가 검사된다. 단계 S106의 결과가 "아니오"이면, 페일세이프 제어는 종료된다.
단계 S106의 결과가 "예"이면, 구동 전원의 제어가 명령된다. 이러한 제어 명령은, 단계 S108에서 실행되는 전원의 제어 시에 어떠한 시스템이 제어될 지를 판정한다. 예를 들어, 전원(Va 및 Vf)가 전원 제어된다. 이러한 제어 또는 동작은, 상술된 바와 같이, 패널 내의 냉음극 소자로의 구동 전압 자체를 중단시키는 제어 및 표시 회로 시스템 자체의 전원 전압부를 중단시키는 제어로 분할된다. 회로 시스템에서 임의의 열 인자에 의해 방전이 발생되면, 표시 회로 시스템 및 소자 구동 전압 모두가 중단되어야 한다. 반면에, 회로 시스템이 정상이면, 패널 내의 소자 자체에 의해 방전이 발생되는 것으로 판정되며, 소자 구동 전압만이 정지된다. 이러한 판정은, 처리 제어부(35213)가 구동 회로 전원부(35215)의 출력 전류값이 방전이 발생한 시점에서 과다 전류 상태인지를 모니터링함으로써 가능해진다.
단계 S103의 결과가 "아니오"이면, 흐름은 단계 S103에서 단계 S109로 이동되어, 전체 구동 시스템을 턴 오프시킨다. 이 경우에, 제어 시스템은 구동 회로 전원부(35215) 및 +Vf, -Vf 및 Va 출력 제어부(3526, 3527, 3528)를 무조건적 턴 오프시킨다.
이러한 제어부에 의해, 제7 실시예는 방전 검출, 방전 발생시의 방전 억제, 및 패널에 대한 페일세이프 제어를 실현한다. 도 36에 도시된 검출 수단을 사용하여 방전이 검출된다. 페일세이프 시퀀스에서의 모드 판정 처리로서, 예를 들어, 방전이 복수회 또는 연속적으로 발생되거나, 패널 자체가 외부 동작에 의해 파괴되면, 패널 내의 진공도(대기 또는 압력)가 매우 낮은 것으로 판정되며, "MODE 3"이 실행된다. 방전이 거의 발생되지 않고 패널 자체가 방전의 영향을 거의 받지 않으면, "MODE 2"가 설정된다. 표면 전위 전극(3417)의 전위 상태가 Vth이하인 경우, 또는 방전이 발생되지 않고 전위 상태가 Vth이상일 때도 전위가 안정되는 경우에는, "MODE 1"이 설정된다.
[제8 실시예]
본 발명의 제8 실시예가 설명될 것이다. 제8 실시예는, 소자 기판에 대해 복수의 표면 전위 측정부(표면 전위 측정 시스템)를 사용한다. 표면 전위 전극의 전위의 순간적 변화는, 냉음극 소자가 배치되어 있는 소자 기판의 표면 전위의 이력을 저장하는 메모리로부터의 정보에 기초하여 측정된다. 변화량에 따라, 방전 발생이 추정되어 사용자에게 통지된다. 동시에, 패널을 방전으로부터 보호하기 위해, 페일세이프 모드가 설정된다.
제8 실시예는 도 34, 도 35 및 도 8을 참조하여 제7 실시예에서 기술된 것과 동일한 구성을 가지며, 그러한 구성에 대한 상세한 설명은 생략하기로 한다. 도 36은 표면 전위 전극(3417)의 전위 변화를 도시한다. 패널 내의 각각의 전극의 전위는 표면 전위 측정부(3525)를 통해 방전 기록 제어부(3529)에 의해 메모리(35210)에 기입된다. 메모리(35210)에 기입하는 방법은 제7 실시예에서와동일하다. 도 36에 도시된 임의의 전위량의 변화에 있어서, 방전을 유발할 수 있는 전위a는 시간에 따라 전위량이 증가한다. 반면, 방전을 발생시키지 않는 전극 상의 전위 b는 변화가 거의 없이 안정하다.
이로 인해, 패널 내의 방전을 추정하기 위해, 도 35의 판정 회로(35214)가 메모리(35210)에 액세스하여, 메모리에 기입되어 있는 복수의 표면 전위량을 판독한다 (제8 실시예는 편의상 2개의 전극 상의 전위a및 b를 예시함). 판정 회로(35214) 및 메모리(35210)는 전위 변화율 계산 수단을 구성한다.
예를 들어, 전위a및 b의 전위량은 시간 T1에서 Vt1 및 Vt1'에 대응한다. 선정된 시간의 경과 후, 시간 T2에서의 전위량 Vt2 및 Vt3'가 판독된다. 유사하게, 시간 T3에서의 전위량 Vt3 및 Vt3'가 판독된다. 그런 다음, 판독된 전위량의 변화가 △T1 및 △T2에서의 전위 변화량 △V1, △V1', △V2, △V2'으로 계산된다. 이러한 방식으로 선정된 시간동안의 전위량 변화가 얻어질 수 있다. 도 36에서 방전을 야기할 수 있는 전위a의 전위량 변화 △V1 및 △V2는, 방전이 발생하지 않는 전위 b의 전위량 변화 △V1' 및 △V2' 보다 큰 것으로 판정된다.
판정 회로(35214)는 계산된 전위 변화량과 설정값을 비교하여 전위 변화량의 변화가 방전을 야기하는지 여부를 점검한다. 방전 예측 수단은, 표면 전위 전극(3417)과 표면 전위 측정부(3525)로 이루어진 전위 측정 수단, 및 판정 회로(35214)와 메모리(35210)로 이루어진 전위 변화율 계산 수단으로 구성된다.
설정값은 시간의 함수인 전위 변화도(potential gradient)의 정규화된 값이며 계산된 변화량과 비교된다.
도 36의 예에서, 전위 변화도 △V1 및 △V2는 설정값보다 크도록 결정되고, 전위 변화도 △V1' 및 △V2'는 설정값보다 작도록 결정된다. 다시 말해, 패널 내에서의 표면 전위량의 변화가 각각 다르고, 설정값의 비교 판정도 상이한 경우에는, 방전에 대한 페일세이프 제어를 실행하기 위해 전위 변화량 △V1 및 △V2에 대한 페일세이프 제어에 대해 우선 순위가 주어진다.
판정 회로(35214)는 패널의 내부 상태를 파악하기 위해 메모리(35210)를 일정하게 액세스하여 복수의 표면 전위 전극의 전위량을 판독하거나, 필요에 따라 메모리(35210)에 액세스할 수 있다.
다른 방법으로서, 표면 전위 측정부(3525)로부터 표면 전위의 절대값을 이용할 수 있다.
이러한 경우에는, 메모리(35210)로부터의 판독없이 표면 전위 검출부의 검출부(35212) 및 비교기(35211)에 의해 방전이 판정된다. 절대값을 입력하기 위해, 비교기(35211)는 버퍼 증폭기로 사용된다. 방전을 추정하기 위해, 검출부(35212)는 순간적인 전위 변화량을 설정값과 비교하고, 예를 들어 비정상값 △V1 및 △V2를 판정 회로(35214)로 출력한다. 순간적인 전위 변화량은 전술한 것과 동일한 방법으로 검출부(35212)에 의한 판정 회로(35214)의 처리 기능을 실행함으로서 계산될 수 있다. 판정 회로(35214)의 내부 구성은 제7 실시예에 설명한 바와 같이, A/D 변환 회로, CPU 등을 구비하는 연산 처리 시스템을 포함할 수 있다. 이 경우,전위 변화율 계산 수단은 비교기(35211) 및 검출부(35212)를 포함하고, 방전 예측 수단은 전위 변화율 계산 수단 및 판정 회로(35214)를 포함한다.
도 39는 제8 실시예에서 사용되는 페일세이프 시퀀스를 도시한 것이다.
페일세이프 제어에 대응하는 처리로서, 판정 회로(35214)는 전위a의 변화량 △V1 및 △V2이 방전을 야기하는지를 판정하고(단계 S111), 처리 제어부(35213) 및 경고 수단(35216)을 통해 사용자(조작자)에게 비정상 상태를 통지한다(단계 S113). 보호 제어 수단은 처리 제어부(35213) 및 판정 회로(35214)를 포함한다.
제7 실시예와 유사하게, 통지 내용은 비정상 상태에 적절히 대응하는 것이다(단계 S112). 전술한 예에서, TV 스위치(SW)를 턴오프하라는 메시지가 표 시되거나 스피커의 음성을 통해 출력된다.
판정 회로(35214)는 패널 내의 방전에 대해 페일세이프 모드를 설정한다(단계 S114). 이 예에서는 방전 발생 가능성이 매우 크기 때문에, 모드는 "MODE 2" 또는 "MODE 3"로 설정된다. 방전이 실제로 발생할 경우의 페일세이프 제어에 있어서, 제7 실시예와 유사하게, 표면 전위 검출부의 비교기(35211) 및 검출부(35212)에 의해 방전이 검출되고, 검출 신호가 판정 회로(35214)에 입력되어 페일세이프 제어를 실행한다. 이 경우, 도 37에 도시된 제7 실시예에서의 페일세이프 시퀀스의 단계(S105)에서의 통지는 이미 단계(S113)에서 실행되었으므로 생략될 수 있다.
패널 내의 표면 전위 전극(3417)의 값이 전위 b의 △V1' 및 △V2' 과 같이 매우 안정한 경우, 변화량은 설정값 이하이며, 방전 발생 확률은 낮은 것으로 판정되고, 페일세이프 모드는 "MODE 1"로 설정된다(단계 S119). 이 경우, 사용자에게는 정상적인 페일세이프 시퀀스에 따라 통지된다(단계 S120 및 S121).
제8 실시예는, 사용자에게 패널의 비정상 상태가 통지되며, 방전이 발생하기 전에 페일세이프 모드가 선택된다는 점에서 제7 실시예와 다르다. 방전을 추정함에 있어서 "MODE 2" 또는 "MODE 3"에 대한 페일세이프 설정 기준으로서, 복수의 표면 전위 전극(3417)의 전위 변화량이 변화량의 설정값을 초과하는 경우, 또는 전위량이 급격히 변화하는 경우에는, "MODE 3"이 설정된다. 설정값을 초과하는 전위를 갖는 전극의 수가 작은 경우에, 패널에 대한 영향은 작은 것으로 판정되며, "MODE 2"가 선택된다. "MODE 2" 또는 "MODE 3"을 선택한 후의 처리(단계 S116, S117, S118)는 제7 실시예와 동일하므로 그에 관한 설명은 생략된다.
제7 실시예와 유사하게, 도 38에 도시된 바와 같이, 사용자에의 통지는 표시 패널의 전면에 장착된 지시부(3562) 또는 스피커(3563)로 출력될 수 있다.
전술한 바와 같이, 제8 실시예는 복수의 표면 전위 전극의 전위의 순간적인 변화도를 검출함으로써 패널의 내부 상태의 추정 및 페일세이프 제어를 실현한다.
제8 실시예에서, 표면 전위의 변화량으로부터 방전 발생이 추정된다. 비교기(35211) 및 검출부(35212)에 의해 측정된 표면 전위의 절대값과 설정값을 비교하여, 측정값이 설정값을 초과하는 경우에는 검출부(35212)로부터의 신호를 판정 회로(35214)로 출력함으로써, 방전 발생을 예측할 수 있다. 이 경우, 비교기(35211) 및 검출부(35212)가 비교 수단을 구성하고, 비교 수단 및 판정 회로(35214)가 방전 예측 수단을 구성한다.
제7 및 제8 실시예 모두에서, 메시지 지시부(3562)는 메시지를 사용자에게 표시하는 방법이지만, 예를 들어 램프 또는 LED를 턴 온시켜 비정상 상태를 통지하는 다른 방법일 수도 있다. 또한, 스피커(3563)는 사용자가 비정상 상태를 인식할 수 있는 한 음성 이외의 다른 경고음을 출력할 수 있다.
표면 전위 측정 전극(3417)은 패널 내의 소자 영역 외부에 배치된다. 그러나, 전극의 수, 배치 위치, 및 전극 형태는 특별히 제한되지 않는다. 방전을 정확히 검출하기 위해, 전극의 수를 증가시킬 수 있다. 전극은 가능한 한 소자에 근접하게 배치될 수 있다.
본 발명의 화상 표시 장치에 따르면, 방전의 발생이나 방전이 쉽게 일어날 수 있는 상태를 예측함으로써, 표시 장치에 대한 페일세이프 제어가 실행될 수 있다. 또한, 발생된 방전을 검출하고 방전의 발생 시간 및 날짜에 대한 이력을 기록하기 위한 수단을 제공함으로써, 표시 장치 내의 대기압이 추정될 수 있다.
이러한 수단에 의해, 사용자(조작자)에게는 경고 출력(표시 또는 음성)에 의해 비정상 (상태)가 통지될 수 있다.
그 결과로서, 패널 또는 사용자가 보호될 수 있고, 신뢰도가 높은 표시 장치가 제공될 수 있다.
<다중 전자원의 제조 방법>
본 실시예의 표시 패널에 사용되는 다중 전자원의 제조 방법이 이하 설명된다. 본 실시예의 화상 표시 장치에 사용되는 다중 전자원에서, 임의의 전자 방출 소자 형태, 및 임의의 재료, 형태와 냉음극 소자의 제조 방법이 이용될 수 있으며, 특히 단순 매트릭스로 냉음극 소자를 배열한 전자원이 바람직하다. 그러므로, 표면 도전형 방출 소자, FE형 소자, 또는 MIM형 소자와 같은 냉음극 소자가 사용될 수 있다.
큰 표시 영역을 갖는 저렴한 표시 장치가 요구되는 환경 하에서는, 이러한 냉음극 소자로 이루어진 표면 도전형 방출 소자가 특히 바람직하다. 더 구체적으로, FE형 소자의 전자 방출 특성은 에미터 콘 및 게이트 전극의 상대적인 위치 및 형태에 크게 영향받으므로, 이러한 소자를 제조하는 데에는 고정밀도의 제조 기술이 요구된다. 이는 큰 표시 영역 및 저 제조 단가를 달성하는 데 불리한 요소가 된다. MIM형 소자에 따르면, 절연층 및 상부 전극의 두께는 감소되고 균일하게 되어야 한다. 이것 또한 큰 표시 영역 및 저 제조 단가를 달성하는 데 불리한 요소가 된다. 이와 반대로, 표면 도전형 방출 소자는 비교적 간단한 제조 방법으로 제조될 수 있으므로, 표시 영역의 증대 및 제조 단가의 감소가 달성될 수 있다. 본 발명자들은 또한 표면 도전형 방출 소자 중, 전자 방출부 또는 미립자막으로 구성된 주변부를 갖는 전자원이, 전자 방출 특성 면에서 우수하고 용이하게 제조될 수 있음을 확인하였다. 그러므로 이러한 소자는 고명도의 대형 스크린 화상 표시 장치용의 다중 전자원으로 가장 적절하게 사용될 수 있다. 이러한 이유로, 본 실시예의 표시 패널(101)에서, 전자 방출부 또는 미립자막으로 이루어진 주변부를 각각 갖는 표면 도전형 방출 소자가 사용된다. 바람직한 표면 도전형 방출 소자의 기본 구조 및 제조 방법이 설명된다.
(표면 도전형 방출 소자의 바람직한 구조 및 바람직한 제조 방법)
전자 방출부 또는 미립자막으로 이루어진 주변부를 각각 구비하는 표면 도전형 방출 소자의 전형적인 예로는, 두 가지 형태의 소자, 즉 평면형 및 단차형(step type) 소자가 있다.
(평면형의 표면 도전형 방출 소자)
우선, 평면형의 표면 도전형 방출 소자의 구조 및 제조 방법이 설명된다.
도 19a 및 19b는, 각각 평면형의 표면 도전형 방출 소자의 구조를 설명하기 위한 평면도 및 단면도이다.
도 19a 및 19b를 참조하면, 참조 번호(1011)는 기판, 참조 번호(1102 및 1103)는 소자 전극, 참조 번호(1104)는 도전성 박막, 참조 번호(1105)는 포밍 처리에 의해 형성된 전자 방출부, 참조 번호(1113)은 활성화 처리에 의해 형성된 박막을 나타낸다. 기판(1011)으로는, 예를 들어 석영 유리 및 소다 석회 유리로 이루어진 다양한 유리 기판, 예를 들어 알루미나로 이루어진 다양한 세라믹 기판, 또는 절연층이 그 위에 형성되어 있는 임의의 기판이 이용될 수 있다.
기판(1011)에 평행하게 제공되고 서로 대향하는 소자 전극(1102 및 1103)은 도전성 재료로 구성된다. 상기 재료의 예로는 Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, 및 Ag와 같은 금속, 이러한 금속들의 합금, In2O3-SnO2와 같은 금속 산화물, 및 폴리실리콘과 같은 반도체가 있다. 이러한 전극(1102 및 1103)은 진공 증착과 같은 막형성 기술, 및 포토리소그래피 또는 에칭과 같은 패터닝 기술의 조합에 의해 용이하게 형성될 수 있지만, 다른 방법(예를 들어 프린팅 기술)이 이용될 수 있다.
전극(1102 및 1103)의 형태는 전자 방출 소자의 적용 목적에 따라 적절하게 설계된다. 일반적으로, 전극 간의 간격 L은 수백 Å 내지 수 ㎛의 범위에서 적절한 값을 선택함으로써 설계된다. 표시 장치에 대해 가장 바람직한 범위는 수 ㎛ 내지 수십 ㎛이다. 전극 두께 d에 있어서는, 수백 Å 내지 수백 ㎛의 범위에서 적절한 값이 선택된다.
도전성 박막(1104)은 미립자막으로 구성된다. "미립자막"은 막 구성 부재로서 대량의 미립자(입자 덩어리를 포함함)를 포함하는 막이다. 현미경 관찰시, 통상 막에서의 개별 입자들은 선정된 간격으로, 서로 인접하거나 또는 서로 중첩되어 존재한다.
하나의 입자는 수 Å 내지 수천 Å의 범위 내의 직경을 갖는다. 직경은 10 Å 내지 200 Å의 범위 내에 있는 것이 바람직하다. 미립자막의 두께는 다음 조건, 즉 소자 전극(1102 또는 1103)에의 전기적 접속에 필요한 조건, 이하 설명될 포밍 처리에 대한 조건, 미립자막 자체의 전기 저항을 이하 설명될 적절한 값으로 설정하기 위한 조건 등을 고려하여 적절하게 설정된다. 특히, 막의 두께는 수 Å 내지 수천 Å의 범위, 더 바람직하게는 10 Å 내지 500 Å의 범위 내로 설정된다.
미립자막을 형성하기 위해 사용되는 재료의 예로는, Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb와 같은 금속, PdO, SnO2, In2O3, PbO 및 Sb2O3와 같은 산화물, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4와 같은 붕화물, TiC, ZrC, HfC, TaC, SiC, 및 WC와 같은 탄화물, TiN, ZrN 및 HfN과 같은 질화물, Si 및 Ge와 같은 반도체, 및 탄소가 있다. 임의의 재료가 적절하게 선택된다.
상기 기술된 바와 같이, 도전성 박막(1104)은 미립자막으로 형성되고, 막의 판저항은 103에서 107(Ω/?)의 범위 내에 있도록 설정된다.
도전성 박막(1104)이 소자 전극들(1102 및 1103)에 전기적으로 접속되는 것이 바람직하기 때문에, 소자 전극들(1102 및 1103)은 한 부분에서 서로 중첩되도록 배열된다. 도 19a에서, 각 부분들은 최하부로부터 기판, 소자 전극 및 도전성 박막의 순으로 중첩한다. 그러나, 이들은 최하부로부터 기판, 도전성 박막, 및 소자 전극의 순으로 중첩될 수도 있다.
전자 방출부(1105)는 도전성 박막(1104)의 일부에 형성된 균열부이다. 전자 방출부(1105)는 주변 도전성 박막보다 높은 저항 특성을 가진다. 균열은 이하 설명될 포밍 처리에 의해 도전성 박막(1104) 상에 형성된다. 어떤 경우에는, 수 Å 내지 수백 Å의 직경을 갖는 입자가 균열부 내에 배열된다. 전자 방출부의 실제 위치 및 형태를 정확하게 예시하기가 어려우므로, 도 19a 및 19b는 균열부를 개략적으로 도시한다.
탄소 또는 탄소 화합물로 이루어진 박막(1113)이 전자 방출부(1115) 및 그 주변부를 덮는다. 포밍 처리 후, 이하 설명될 활성화 처리에 의해 박막(1113)이 형성된다.
박막(1113)은 바람직하게 단결정 흑연, 다결정 흑연, 비정질 탄소, 또는 그 혼합물로 이루어지고, 그 두께는 500 Å 이하이며, 더 바람직하게는 300 Å 이하이다. 박막(1113)의 실제 위치 또는 형태를 정확하게 예시하기가 어려우므로, 도 19a 및 19b는 상기 막을 개략적으로 도시한다. 도 19a는 박막(1113)의 일부가 제거된 소자를 도시한다.
표면 도전형 방출 소자의 바람직한 기본 구조는 상술한 바와 같다. 본 실시예에서, 소자는 다음 구성을 갖는다.
즉, 기판(1011)은 소다 석회 유리, 소자 전극(1102 및 1103), 및 Ni 박막을 포함한다. 전극 두께 d는 1,000 Å이고 전극 간격 L은 2 ㎛이다.
미립자막의 주 재료는 Pd 또는 PdO이다. 미립자막의 두께는 약 100 Å이고 폭 W는 100 ㎛이다.
다음에, 바람직한 평면형의 표면 도전형 방출 소자의 제조 방법이, 표면 도전형 방출 소자의 제조 공정을 나타내는 단면도인 도 20a 내지 20d를 참조하여 설명된다. 참조 번호는 도 19a 및 19b와 동일하다는 것에 유의한다.
(1) 먼저, 도 20a에 도시된 바와 같이, 소자 전극(1102 및 1103)이 기판(1011) 상에 형성된다.
소자 전극(1102 및 1103)의 형성시, 기판(1011)은 세정제, 순수 및 유기 용매로 철저히 세척된 후, 소자 전극의 재료가 여기에 피착된다. (피착법으로는, 증착 및 스퍼터링과 같은 진공 막형성 기술이 사용될 수 있다.) 그 후에, 포토리소그래피 에칭 기술을 사용하는 패터닝이 피착된 전극 재료에 대해 수행된다. 그러므로, 도 19a에 도시된 한 쌍의 소자 전극(1102 및 1103)이 형성된다.
(2) 다음에, 도 20b에 도시된 바와 같이, 도전성 박막(1104)이 형성된다. 도전성 박막(1104)의 형성시, 우선 유기 금속 용매가 도 20a의 기판(1011)에 도포된 후, 도포된 용매가 건조되고 소결되어, 미립자막을 형성한다. 그 후에, 미립자막이 포토리소그래피 에칭법에 의해 선정된 형태로 패터닝된다. 유기 금속 용매는, 도전성 박막을 형성하는 데 사용되는 미립자의 재료를 주성분으로 함유하는 유기 금속 화합물의 용매를 의미한다. (특히, 본 실시예에서는 Pd가 사용된다. 본 실시예에서, 유기 금속 용매의 도포는 딥핑(dipping)에 의해 수행되지만, 스피너법(spinner method) 및 스프레이법(spraying method)과 같은 임의의 다른 방법도 사용될 수 있다.)
미립자로 제조된 도전성 박막의 막형성법으로서, 본 실시예에서 사용된 유기 금속 용매의 도포는 진공 증착법, 스퍼터링법 또는 화학 기상 집적법(chemical vapor-phase accumulation method)과 같은 임의의 다른 방법으로 대체될 수 있다.
(3) 다음으로, 도 20c에 도시된 바와 같이, 포밍 처리를 위해 적절한 전압이 전원(1110)으로부터 소자 전극들(1102 및 1103) 간에 인가된 후, 포밍 처리가 수행되어 전자 방출부(1105)를 형성한다.
여기서 포밍 처리는, 예를 들어, 미립자막으로 이루어진 도전성 박막(1104)을 통전시켜, 그 일부를 적절하게 파괴, 변형 또는 열화시킴으로써, 전자 방출에 적합한 안정적인 구조를 갖도록 막을 변화시키는 것이다. 미립자막으로 이루어진 도전성 박막에서, 전자 방출을 위해서 변화된 부분(즉, 전자 방출부(1105))는 박막 내에 적절한 균열을 가진다. 전자 방출부(1105)를 가지는 박막(1104)을 포밍 처리 전의 박막에 비교할 때, 소자 전극들(1102 및 1103) 사이에 측정된 전기 저항은 상당히 증가한다.
포밍 전원(1110)으로부터 인가된 적절한 전압의 파형의 일례를 도시한 도 21을 참조하여, 통전 방법(electrification method)이 더 상세히 설명될 것이다. 미립자막으로 이루어진 도전성 박막을 형성하는 경우에는, 펄스형 전압이 사용되는 것이 바람직하다. 본 실시예에서는, 도 21에 도시된 바와 같이, 펄스폭 T1을 갖는 삼각파 펄스가 T2의 펄스 간격으로 지속적으로 인가된다. 인가시, 삼각파 펄스의 파형 피크치 Vpf는 연속적으로 증가된다. 또한, 전자 방출부(1105)의 형성 상태를 모니터링하기 위한 모니터 펄스 Pm이 적절한 간격의 삼각파 펄스 사이에 삽입되고, 삽입시에 흐르는 전류가 검류계(1111)에 의해 측정된다.
본 실시예에서는, 10-5Torr 진공 분위기에서, 펄스폭 T1이 1msec으로 설정되고, 펄스 간격 T2는 10msec으로 설정된다. 파형 피크치 Vpf는 각 펄스에서 0.1V씩 증가된다. 삼각파가 5개 펄스에 인가될 때마다, 모니터 펄스 Pm이 삽입된다. 포밍 처리가 불완전하게 이루어지는 것을 피하기 위해서, 모니터 펄스의 전압 Vpm은 0.1V로 설정된다. 소자 전극들(1102 및 1103) 간의 전기 저항이 1 X 106인 경우, 즉 모니터 펄스의 인가시 검류계(1111)에 의해 측정된 전류가 1 X 10-7Å 이하인 경우, 포밍 처리의 통전이 완료된다.
상기 처리 방법이 본 발명의 표면 도전형 방출 소자용으로 바람직하다는 것을 알아야 한다. 예를 들어, 미립자막의 재료 또는 두께, 또는 소자 전극 간격 L을 고려하여 표면 도전형 방출 소자의 설계를 변경하는 경우에, 통전 조건은 소자 설계의 변화에 따라 변화되는 것이 바람직하다.
(4) 다음으로, 도 20d에 도시된 바와 같이, 적절한 전압이 활성화 전원(1112)으로부터 소자 전극(1102 및 1103) 간에 인가되고, 활성화 처리는 전자 방출 특성을 향상시키도록 실행된다.
여기서 활성화 처리는, 포밍 처리에 의해 형성된 전자 방출부(1105)에 적절한 조건에서 전자 방출부(1105) 주변에 탄소 또는 탄소 화합물을 증착시키기 위해 통전시키는 것이다 (도 20d에서, 탄소 또는 탄소 화합물의 증착 재료는 재료(1113)로 도시됨). 전자 방출부(1105)를 활성화 처리 이전의 전자 방출부와 비교할 때, 동일한 인가 전압에서의 방출 전류는 전형적으로 100 배 이상이다.
진공 분위기 내에 존재하는 유기 화합물로부터 주로 유도된 탄소 또는 탄소 화합물을 축적하기 위해서, 10-4또는 10-5Torr 진공 분위기에서 전압 펄스를 주기적으로 인가함으로써 활성화가 수행된다. 축적된 재료(1113)는 임의의 단결정 흑연, 다결정 흑연, 비정질 탄소 또는 이들의 혼합물이다. 축적된 재료(1113)의 두께는 500Å 이하이고, 보다 바람직하게는 300Å 이하이다.
활성화 전원(1112)으로부터 인가되는 적절한 전압 파형의 일례를 도시한 도 22a를 참조하여 통전 방법이 보다 상세히 설명될 것이다. 본 실시예에서, 활성화 처리는 선정된 전압으로 직각파를 주기적으로 인가함으로써 실행된다. 직각파 전압 Vac는 14V로 설정되고, 펄스폭 T3는 1msec로, 그리고 펄스 간격 T4는 10msec로 설정된다. 본 실시예의 표면 도전형 방출 소자의 경우, 상기 통전 조건이 바람직함을 알아야 한다. 표면 도전형 방출 소자의 설계가 변화되는 경우에, 통전 조건은 소자 설계의 변화에 따라 변화되는 것이 바람직하다.
도 20d에서, 참조 번호(1114)는 직류(DC) 고전압 전원(1115) 및 검류계(1116)에 접속되어, 표면 도전형 방출 소자에 의해 방출된 방출 전류(Ie)를 포획하는 애노드 전극을 나타낸다. (기판(1101)이 활성화 처리 이전에 표시 패널에 탑재되는 경우에는, 표시 패널의 형광 표면 상의 Al층이 애노드 전극(1114)으로 사용된다.) 활성화 전원(1112)으로부터 전압을 인가하는 동안, 검류계(1116)는 활성화 전원(1112)의 동작을 제어하기 위해서 방출 전류 Ie를 측정하여 활성화 처리의 진행을 모니터한다. 도 22b는 검류계(1116)에 의해 측정된 방출 전류 Ie의 예를 나타낸다. 활성화 전원(1112)으로부터의 펄스 전압의 인가가 이러한 방식으로 시작됨으로써, 방출 전류(Ie)는 시간의 경과에 따라 증가하고, 점차적으로 포화되고, 이후에는 거의 증가하지 않는다. 실제 포화점에서, 활성화 전원(1112)으로부터의 전압 인가가 중단되고, 이후에 활성화 처리가 완료된다.
상기 통전 조건이 실시예의 표면 도전형 방출 소자에 바람직하다는 것을 알아야 한다. 표면 도전형 방출 소자의 설계를 변경하는 경우에, 조건은 소자 설계의 변화에 따라 변화되는 것이 바람직하다.
상술한 바와 같이, 도 20e에 도시된 바와 같은 표면 도전형 방출 소자가 제조된다.
(단차형의 표면 도전형 방출 소자)
다음으로, 전자 방출부 또는 주변부가 미립자막으로 형성되는 표면 도전형 방출 소자의 다른 전형적인 구조, 즉 단차형 표면 도전형 방출 소자가 설명될 것이다.
도 23은 단차형 표면 도전형 방출 소자의 기본 구조를 개략적으로 도시한 단면도이다. 도 23을 참조하면, 참조 번호(1201)는 기판, 참조 번호(1202 및 1203)는 소자 전극, 참조 번호(1206)는 전극(1202 및 1203) 사이에 단차를 만드는 단차 형성 부재, 참조 번호(1204)는 미립자막을 사용한 도전성 박막, 참조 번호(1205)는 포밍 처리에 의해 형성된 전자 방출부, 그리고 참조 번호(1213)는 활성화 처리에 의해 형성된 박막을 나타낸다.
단차 및 평면형 소자 간의 차이는 소자 전극들 중 하나(본 예에서는 1202)가 단차 형성 부재(1206) 상에 형성되어 있고 도전성 박막(1204)이 단차 형성 부재(1206)의 측면을 덮는 것이다. 도 19a에서의 소자 간격(L)은 본 구조에서 단차 형성 부재(1206)의 높이에 대응하는 높이차(Ls)로서 설정된다. 기판(1201), 소자 전극들(1202 및 1203), 및 미립자막을 사용한 도전성 박막(1204)은 평면형의 표면 도전형 방출 소자에 대한 설명에서 제시된 재료들을 포함할 수 있다는 것에 유의한다. 또한, 단차 형성 부재(1206)는 SiO2와 같은 절연 재료를 포함한다.
다음에, 단차형 표면 도전형 방출 소자를 제조하는 방법이 설명될 것이다.
도 24a 내지 24f는 제조 공정들을 도시한 단면도이다. 이들 도면에서, 각각의 부분들의 참조 번호는 도 23과 동일하다.
(1) 먼저, 도 24a에 도시된 바와 같이, 소자 전극(1203)이 기판(1201) 상에 형성된다.
(2) 다음에, 도 24b에 도시된 바와 같이, 단차 형성 부재를 형성하기 위한 절연층이 피착된다. 절연층은 스퍼터링법에 의해 예를 들어, SiO2를 증착함으로써 형성될 수 있다. 그러나, 절연층은 진공 증발법 또는 인쇄법과 같은 막 형성 방법에 의해 형성될 수 있다.
(3) 도 24c에 도시된 바와 같이, 소자 전극(1202)이 절연층 상에 형성된다.
(4) 도 24d에 도시된 바와 같이, 절연층의 일부가 소자 전극(1203)을 노출시키도록 예를 들어, 에칭법을 사용함으로써 제거된다.
(5) 도 24e에 도시된 바와 같이, 미립자막을 사용한 도전성 박막(1204)이 형성된다. 형성 시에, 상술한 평면형 소자 구조와 유사하게, 도포법과 같은 막형성 기술이 사용된다.
(6) 평면형 소자 구조와 유사하게, 포밍 처리가 수행되어 전자 방출부를 형성한다. (도 20c를 참조로 설명된 것과 유사한 포밍 처리가 수행될 수 있다)
(7) 평면형 소자 구조와 유사하게, 활성화 처리가 수행되어 전자 방출부 주위에 탄소 또는 탄소 화합물을 증착한다. (도 20d를 참조로 설명된 바와 유사한 활성화 처리가 수행될 수 있다)
상술한 바와 같이, 도 24f에 도시된 단차형 표면 도전형 방출 소자가 제조된다.
(표시 장치에 사용되는 표면 도전형 방출 소자의 특성)
평면형의 표면 도전형 방출 소자의 구조 및 제조 방법과 단차형 표면 도전형 방출 소자의 구조 및 제조 방법은 상술한 바와 같다. 다음에, 표시 장치에 사용되는 전자 방출 소자의 특성이 설명될 것이다.
도 25는 표시 장치에 사용된 소자의 소자 전압 (즉, 소자에 인가되는 전압)(If)에 대한 방출 전류(Ie) 특성 및 소자 인가 전압(Vf)에 대한 소자 전류(Vf) 특성의 전형적인 예를 도시하고 있다. 소자 전류 If와 비교하여, 방출 전류(Ie)는 매우 작으므로, 소자 전류(If)와 동일한 측정으로 방출 전류(Ie)를 나타내는 것이 어렵다는 것에 유의한다. 게다가, 이러한 특성들은 소자의 크기 또는 형태와 같은 설계 파라미터의 변화로 인해 변화한다. 이러한 이유로, 도 25의 그래프에서 2개의 라인이 각각 임의의 단위로 제시되어 있다.
방출 전류(Ie)에 있어서, 표시 장치에 사용되는 소자는 다음과 같은 3가지 특성을 갖는다.
첫째, 선정된 레벨 ("임계 전압 Vth"이라 칭함)의 전압 이상이 소자에 인가될 때, 방출 전류(Ie)는 현저하게 증가한다. 그러나, 임계 전압(Vth)보다 낮은 전압에서는, 방출 전류(Ie)가 거의 검출되지 않는다. 즉, 방출 전류(Ie)에 있어서, 소자는 명확한 임계 전압(Vth)을 기초로 하여 비선형 특성을 갖는다.
둘째, 방출 전류(Ie)는 소자 인가 전압(Vf)에 따라 변화한다. 따라서, 방출 전류(Ie)는 소자 전압(Vf)을 변화시킴으로써 제어될 수 있다.
셋째, 방출 전류(Ie)는 소자에 대한 소자 전압(Vf)의 인가에 응답하여 신속하게 출력된다. 따라서, 소자에 의해 방출될 전자의 전하량은 소자 전압(Vf)의 인가 기간을 변화시킴으로써 제어될 수 있다.
상기 3가지 특성을 갖는 표면 도전형 방출 소자는 표시 장치에 양호하게 응용된다. 예를 들어, 표시 화면의 화소 수에 대응하여 제공된 다수의 소자를 갖는 표시 장치에서, 만일 제1 특성이 이용된다면, 표시 화면의 순차적인 주사에 의한 표시가 가능하게 된다. 이는 임계 전압(Vth) 또는 그 이상의 전압이 원하는 발광 휘도에 따라 구동 소자에 적절하게 인가되는 한편, 임계 전압(Vth)보다 낮은 전압은 선택되지 않은 소자에 인가된다는 것을 의미한다. 이러한 방식으로, 구동 소자를 순차적으로 변경시키는 것은 표시 화면의 순차적인 주사에 의한 표시를 가능하게 한다.
또한, 발광 휘도는 제2 또는 제3 특성을 이용하여 제어될 수 있는데, 이는 계조 표시를 가능하게 한다.
도 26은 전자원으로서 본 실시예의 표면 도전형 방출 소자를 사용하여 표시 패널 상에 텔레비전 방송과 같은 다양한 화상 정보원으로부터 제공된 화상 정보를 표시할 수 있는 표시 장치의 예를 도시한 블록도이다. 도 26을 참조하면, 참조 번호(2100)은 표시 패널, 참조 번호(2101)는 표시 패널을 위한 구동 회로, 참조 번호(2102)는 표시 제어기, 참조 번호(2103)은 멀티플렉서, 참조 번호(2104)는 디코더, 참조 번호(2105)는 I/O 인터페이스 회로, 참조 번호(2106)는 CPU, 참조 번호(2107)는 화상 발생 회로, 참조 번호(2108, 2109, 및 2110)는 화상 메모리 인터페이스 회로, 참조 번호(2111)는 화상 입력 인터페이스 회로, 참조 번호(2112 및 2113)는 TV 신호 수신 회로, 참조 번호(2114)는 입력부를 표시하고 있다.
본 실시예의 표시 장치에서, TV 신호와 같은 비디오 정보 및 오디오 정보 모두를 포함하는 신호의 수신 시에, 오디오 정보가 재생되는 동안 비디오 정보가 표시된다. 오디오 정보의 수신, 분할, 재생, 처리 기억 등을 위한 회로 또는 스피커에 대한 설명은 본 발명의 특징에 직접 관련되지 않으므로 생략될 것이다. 각각의 부분들의 기능이 화상 신호의 흐름에 따라 설명될 것이다.
TV 신호 수신 회로(2113)는 무선파 또는 공간 광통신과 같은 무선 전송 시스템을 사용하여 전송된 TV 화상 신호를 수신한다. 수신되는 TV 신호의 방식은 특별히 제한되지 않으며, NTSC 방식, PAL 방식, SECAM 방식 등이다. 대면적과 다수의 화소를 실현하는 표시 패널의 장점을 취하기 위해 가장 선호되는 신호원은 상기 방식의 TV 신호보다 다수의 주사선으로 구성된 TV 신호 (예를 들어, 소위 MUSE 방식 등의 고화질 TV 신호)이다. TV 신호 수신 회로(2113)에 의해 수신된 TV 신호는 디코더(2104)에 출력된다.
TV 신호 수신 회로(2112)는 동축 케이블 또는 광섬유와 같은 유선 전송 시스템을 사용하여 전송된 TV 화상 신호를 수신한다. 수신될 TV 신호의 방식은 TV 신호 수신 회로(2113)에서와 같이 특별히 제한되지 않는다. 회로(2112)에 의해 수신된 TV 신호는 디코더(2104)에 또한 출력된다.
화상 입력 인터페이스 회로(2111)는 TV 카메라 또는 화상 판독 스캐너와 같은 화상 입력 장치로부터 공급된 화상 신호를 수신하여, 그것을 디코더(2104)에 출력한다. 화상 메모리 인터페이스 회로(2110)는 비디오 테이프 레코더 (이하, 간단히 VTR이라 칭함) 내에 저장된 화상 신호를 수신하여, 그것을 디코더(2104)에 출력한다. 화상 메모리 인터페이스 회로(2109)는 비디오 디스크 내에 저장된 화상 신호를 수신하여, 그것을 디코더(2104)에 출력한다. 화상 메모리 인터페이스 회로(2108)는 소위 정지 화상 디스크와 같이 정지 화상 데이타를 저장하고 있는 장치로부터 화상 신호를 수신하여, 이 수신된 정지 화상 신호를 디코더(2104)에 출력한다.
I/O 인터페이스 회로(2105)는 외부 컴퓨터, 컴퓨터 네트워크, 또는 프린터와 같은 출력 장치에 표시 장치를 접속시킨다. I/O 인터페이스 회로(2105)는 화상 데이탸, 문자 데이타, 및 그래픽 정보의 입력/출력을 가능하게 하고 몇몇 경우에는 표시 장치의 CPU(2106)와 외부 장치 사이에서 제어 신호 및 수치 데이타의 입력/출력을 가능하게 한다.
화상 발생 회로(2107)는 I/O 인터페이스 회로(2105)를 통해 외부에서 입력된 화상 데이타 또는 문자/그래픽 정보, 또는 CPU(2106)로부터 출력된 화상 데이타 또는 문자/그래픽 정보에 기초하여 표시 화상 데이타를 생성한다. 이 회로(2107)는 화상 데이타 및 문자/그래픽 정보를 저장하기 위한 프로그래머블 메모리, 문자 코드에 대응하는 화상 패턴을 저장하는 판독 전용 메모리, 및 화상 처리를 수행하기 위한 프로세서와 같은 화상 생성에 필요한 회로들을 포함한다. 회로(2107)에 의해 생성된 표시 화상 데이타는 디코더(2104)로 출력된다. 어떤 경우에는, 표시 화상 데이타는 또한 I/O 인터페이스 회로(2105)를 통해 외부 컴퓨터망 또는 프린터에/로부터 입/출력될 수 있다.
CPU(2106)는 주로 표시 장치의 동작 및 표시 화상의 생성, 선택 및 편집에 관한 동작의 제어를 수행한다. 예컨대, CPU(2106)는 표시 패널 상에 표시될 화상 신호들을 적절히 선택하거나 조합하기 위하여 멀티플렉서(2103)로 제어 신호를 출력한다. 이때, CPU(2106)는 표시될 화상 신호에 따라 표시 패널 제어기(2102)로 제어 신호를 출력하여 스크린 표시 주파수, 스캐닝 방법(예컨대 인터레이스 또는 논-인터레이스 스캐닝), 한 프레임에 대한 스캐닝 라인 수 등에 따라 표시 장치의 동작을 적절히 제어한다. CPU(2106)는 화상 발생 회로(2107)로 직접 화상 데이타 또는 문자/그래픽 정보를 출력한다. 또한, CPU(2106)는 화상 데이타 또는 문자/그래픽 정보를 입력하기 위하여 I/O 인터페이스 회로(2105)를 통해 외부 컴퓨터 또는 메모리를 액세스한다. CPU(2106)는 또한 다른 목적을 위한 동작에 관련될 수 있다. 예컨대, CPU(2106)는 개인용 컴퓨터 또는 워드프로세서와 같이 정보를 생성하고 처리하는 기능과 직접 관련될 수 있다. 또한, CPU(2106)는 외부 장치와 협동하여 수치 연산과 같은 동작을 수행하기 위하여 I/O 인터페이스 회로(2105)를 통해 외부 컴퓨터망에 접속될 수 있다.
입력부(2114)는 사용자가 CPU(2106)로 명령, 프로그램 또는 데이타를 입력할 수 있게 한다. 입력부(2114)로서 키보드 및 마우스 외에 조이스틱, 바코드 판독기 및 음성 인식 장치와 같은 각종 입력 장치가 사용될 수 있다.
디코더(2104)는 회로(2107, 2113)로부터 입력된 각종 화상 신호를 3원색 신호, 또는 휘도 신호 및 I 및 Q 신호로 역변환한다. 도 26에서 점선으로 표시된 바와 같이, 디코더(2104)는 바람직하게도, 역변환에 있어서 화상 메모리를 필요로 하는 MUSE 기법 등의 TV 신호를 처리하기 위하여 화상 메모리를 포함한다. 이 화상 메모리는 바람직하게 정지 화상의 표시, 또는 화상 발생 회로(2107) 및 CPU(2106)와 협동하여 화상의 세선화, 보간, 확대, 축소 및 합성과 같은 화상 처리 및 편집을 용이하게 한다.
멀티플렉서(2103)는 CPU(2106)로부터 입력된 제어 신호에 기초하여 표시 화상을 적절히 선택한다. 보다 상세하게는, 멀티플렉서(2103)는 디코더(2104)로부터 입력된 역변환된 화상 신호 중 원하는 하나의 화상 신호를 선택하고, 선택된 화상 신호를 구동 회로(2101)로 출력한다. 이 경우, 화상 신호는 소위 다중 윈도우 텔레비젼과 같이 한 프레임의 복수의 영역에 다른 화상들을 표시하도록 1 프레임 표시 시간 내에 선택적으로 스위칭될 수 있다.
표시 패널 제어기(2102)는 CPU(2106)로부터 입력된 제어 신호에 기초하여 구동 회로(2101)의 동작을 제어한다.
표시 패널의 기본 동작에 있어서, 표시 패널 제어기(2102)는 예컨대 표시 패널의 구동 전원(도시되지 않음)의 동작 순서를 제어하기 위한 신호를 구동 회로(2101)로 출력한다. 표시 패널의 구동 방법에 있어서, 표시 패널 제어기(2102)는 예컨대 스크린 표시 주파수 또는 스캐닝 방법(예컨대 인터레이스 또는 논-인터레이스 스캐닝)을 제어하기 위한 신호를 구동 회로(2101)로 출력한다. 어떤 경우에는, 표시 패널 제어기(2102)는 표시 화상의 휘도, 콘트라스트, 색조 또는 선명도와 같은 화질의 조정에 관한 제어 신호를 구동 회로(2101)로 출력한다.
구동 회로(2101)는 표시 패널(2100)에 인가될 구동 신호를 생성하고, 멀티플렉서(2103)로부터 입력된 화상 신호 및 표시 패널 제어기(2102)로부터 입력된 제어신호에 기초하여 동작한다.
각 부분의 기능이 설명되었다. 도 26에 도시된 표시 장치의 구성은 각종 화상 정보원으로부터 표시 패널(2100) 상에 입력된 화상 정보를 표시할 수 있게 한다. 보다 상세하게는, 텔레비젼 방송 화상 신호와 같은 각종 화상 신호가 디코더(2104)에 의해 역변환되고, 멀티플렉서(2103)에 의해 적절히 선택되어, 구동 회로(2101)에 공급된다. 한편, 표시 제어기(2102)는 표시될 화상 신호에 따라 구동 회로(2101)의 동작을 제어하기 위한 제어 신호를 생성한다. 구동 회로(2101)는 화상 신호 및 제어 신호에 기초하여 구동 신호를 표시 패널(2100)에 인가한다. 결과적으로, 표시 패널(2100) 상에 화상이 표시된다. CPU(2106)에 의해 일련의 동작이 체계적으로 제어된다.
본 실시예의 표시 장치에 있어서, 디코더(2104)에 제공된 화상 메모리, 화상 발생 회로(2107) 및 CPU(2106)는 복수의 화상 정보중의 선택된 것들을 간단히 표시하기 위하여, 그리고 표시될 화상 정보에 대해 화상의 확대, 축소, 회전, 이동, 에지 강조, 세선화, 보간, 색변환 및 종횡비 변환과 같은 화상 처리, 및 합성, 소거, 연결, 교환 및 부착과 같은 화상 편집을 수행하기 위하여 서로 협동할 수 있다. 본 실시예에서 설명되지 않았지만, 오디오 정보를 처리하고 편집하기 위한 오디오 회로가 화상 처리 및 화상 편집과 유사하게 구성될 수 있다.
따라서, 본 실시예의 표시 장치는 텔레비젼 방송을 위한 표시 장치, 화상 회의용 단말 장치, 정지 화상 및 동화상을 처리하는 화상 편집 장치, 컴퓨터용 단말 장치, 워드프로세서와 같은 오피스 단말 장치, 오락 장치 등으로 기능할 수 있다.이 표시 장치는 산업 및 사업용으로 유용하며 다양하게 응용할 수 있다.
도 26은 전자원으로서 표면 도전형 방출 소자를 포함한 표시 패널을 사용하는 표시 장치의 구성례를 나타낸다. 본 발명은 물론 이에 국한되지 않는다. 예컨대, 도 26의 구성 중에서, 응용 목적에 불필요한 기능과 관련된 회로가 표시 장치로부터 제거될 수 있다. 반대로, 응용 목적에 따라 다른 구성 요소가 표시 장치에 추가될 수 있다. 예컨대, 본 실시예의 표시 장치가 텔레비젼 전화 세트로 사용되는 경우, 텔레비젼 카메라, 오디오 마이크로폰, 라이팅 및 모뎀을 포함하는 송신 및 수신 회로가 구성 요소로 추가된다.
본 실시예의 표시 장치에서는, 전자원으로서 표면 도전형 방출 소자를 사용하는 표시 패널을 특히 쉽게 얇게 할 수 있기 때문에, 전체 표시 장치의 폭이 감소될 수 있다. 이에 더하여, 전자원으로서 표면 도전형 방출 소자를 사용하는 표시 패널은 화면 크기가 쉽게 증가되고, 높은 휘도 및 넓은 시야각을 갖는다. 따라서, 이러한 표시 장치는 현실감과 높은 선명도를 가진 감동적인 화상을 표시할 수 있다.
본 발명은 전술한 실시예들에 국한되지 않으며, 본 발명의 사상과 범위 안에서 다양한 변형 및 수정이 이루어질 수 있다. 따라서, 본 발명의 범위를 공개하기 위하여 다음의 특허 청구 범위가 만들어졌다.

Claims (70)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 화상 표시 장치에 있어서,
    전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널,
    비표시 기간에서 상기 가속 전극에 흐르는 전류를 검출하기 위한 검출 수단, 및
    상기 검출 수단에 의해 검출된 전류치가 소정치 이상인 경우 표시 구동을 중단시키기 위한 제어 수단
    을 포함하는 화상 표시 장치.
  46. 제45항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 화상 표시 장치.
  47. 화상 표시 장치에 있어서,
    전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널,
    비표시 기간에서 상기 가속 전극에 흐르는 전류를 검출하기 위한 검출 수단, 및
    상기 검출 수단에 의해 검출된 전류치가 소정치 이상인 경우 경고 데이터를 전송하기 위한 제어 수단
    을 포함하는 화상 표시 장치.
  48. 제47항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 화상 표시 장치.
  49. 화상 표시 장치에 있어서,
    전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하기 위한 검출 수단, 및
    상기 검출 수단에 의해 검출된 전류치가 소정치 이상인 경우 표시 휘도를 감소시키기 위한 제어 수단
    을 포함하는 화상 표시 장치.
  50. 제49항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 화상 표시 장치.
  51. 화상 표시 장치에 있어서,
    전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하기 위한 검출 수단, 및
    상기 검출 수단에 의해 검출된 전류치가 소정치 이상인 경우 표시 구동을 중단시키기 위한 제어 수단
    을 포함하는 화상 표시 장치.
  52. 제51항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 화상 표시 장치.
  53. 화상 표시 장치에 있어서,
    전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하기 위한 검출 수단, 및
    상기 검출 수단에 의해 검출된 전류치가 소정치 이상인 경우 경고 데이터를 전송하기 위한 제어 수단
    을 포함하는 화상 표시 장치.
  54. 제53항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 화상 표시 장치.
  55. 제46항, 제48항, 제50항, 제52항, 제54항중 어느 한항에 있어서,
    상기 검출 수단은 상기 선택된 전자 방출 소자가 스위칭될 때 상기 가속 전극을 흐르는 전류를 검출하는 화상 표시 장치.
  56. 제55항에 있어서, 상기 전자원은 N ×M 냉음극 소자이며, 상기 N 및 M은 적어도 2 이상의 정수인 화상 표시 장치.
  57. 제56항에 있어서, 상기 전자원은 표면 도전형 전자 방출 소자인 화상 표시 장치.
  58. 전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널을 포함하는 화상 표시 장치를 제어하는 제어 방법에 있어서,
    비표시 기간에서 상기 가속 전극에 흐르는 전류를 검출하는 검출 단계, 및
    상기 검출 단계에서 검출된 전류치가 소정치 이상인 경우 표시 구동을 중단시키는 제어 단계
    을 포함하는 제어 방법.
  59. 제58항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 제어 방법.
  60. 전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널을 포함하는 화상 표시 장치를 제어하는 제어 방법에 있어서,
    비표시 기간에서 상기 가속 전극에 흐르는 전류를 검출하는 검출 단계, 및
    상기 검출 단계에서 검출된 전류치가 소정치 이상인 경우 경고 데이터를 전송하는 제어 단계
    을 포함하는 제어 방법.
  61. 제60항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 제어 방법.
  62. 전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널을 포함하는 화상 표시 장치를 제어하는 제어 방법에 있어서,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하는 검출 단계, 및
    상기 검출 단계에서 검출된 전류치가 소정치 이상인 경우 표시 휘도의 감소를 감소시키는 제어 단계
    을 포함하는 제어 방법.
  63. 제62항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 제어 방법.
  64. 전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널을 포함하는 화상 표시 장치를 제어하는 제어 방법에 있어서,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하는 검출 단계, 및
    상기 검출 단계에서 검출된 전류치가 소정치 이상인 경우 표시 구동을 중단시키는 제어 단계
    을 포함하는 제어 방법.
  65. 제64항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 제어 방법.
  66. 전자원, 상기 전자원으로부터 방출된 전자를 가속시키기 위한 가속 전극, 및 상기 가속 전극에 의해 가속된 전자의 충돌시 광을 방출하기 위한 형광체를 구비한 표시 패널을 포함하는 화상 표시 장치를 제어하는 제어 방법에 있어서,
    비표시 기간에서 상기 전자원으로부터 상기 가속 전극에 흐르는 전류를 검출하는 검출 단계, 및
    상기 검출 단계에서 검출된 전류치가 소정치 이상인 경우 경고 데이터를 전송하는 제어 단계
    을 포함하는 제어 방법.
  67. 제66항에 있어서,
    상기 전자원은 복수의 전자 방출 소자를 포함하며, 상기 복수의 전자 방출 소자로부터 선택된 전자 방출 소자를 순차적으로 스위칭하면서 상기 전자 방출 소자 각각으로부터 전자를 방출하는 제어 방법.
  68. 제67항에 있어서,
    상기 검출 수단은 상기 선택된 전자 방출 소자가 스위칭될 때 상기 가속 전극을 흐르는 전류를 검출하는 제어 방법.
  69. 제68항에 있어서, 상기 전자원은 N ×M 냉음극 소자이며, 상기 N 및 M은 적어도 2 이상의 정수인 제어 방법.
  70. 제69항에 있어서, 상기 전자원은 표면 도전형 전자 방출 소자인 제어 방법.
KR1019990015787A 1998-05-01 1999-05-01 화상 표시 장치 및 그 장치의 제어 방법 KR100357270B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP1998-122525 1998-05-01
JP12252598 1998-05-01
JP1999-009916 1999-01-18
JP991699 1999-01-18
JP1999-022622 1999-01-29
JP2262299 1999-01-29
JP1999-049921 1999-02-26
JP4992199 1999-02-26
JP11633799A JP3305283B2 (ja) 1998-05-01 1999-04-23 画像表示装置及び前記装置の制御方法
JP1999-116337 1999-04-23

Publications (2)

Publication Number Publication Date
KR19990088016A KR19990088016A (ko) 1999-12-27
KR100357270B1 true KR100357270B1 (ko) 2002-10-18

Family

ID=27519120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015787A KR100357270B1 (ko) 1998-05-01 1999-05-01 화상 표시 장치 및 그 장치의 제어 방법

Country Status (4)

Country Link
US (3) US6707437B1 (ko)
EP (1) EP0953958A3 (ko)
JP (1) JP3305283B2 (ko)
KR (1) KR100357270B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846605B1 (ko) 2006-08-09 2008-07-16 삼성에스디아이 주식회사 전계 방출 디스플레이 장치

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762568B2 (ja) * 1998-08-18 2006-04-05 日本碍子株式会社 ディスプレイの駆動装置及びディスプレイの駆動方法
JP3679712B2 (ja) * 1998-10-06 2005-08-03 キヤノン株式会社 画像表示装置の制御方法
US6690344B1 (en) 1999-05-14 2004-02-10 Ngk Insulators, Ltd. Method and apparatus for driving device and display
JP2001324960A (ja) * 2000-03-10 2001-11-22 Ngk Insulators Ltd ディスプレイシステム及びディスプレイの管理方法
US6936972B2 (en) 2000-12-22 2005-08-30 Ngk Insulators, Ltd. Electron-emitting element and field emission display using the same
CN1249446C (zh) * 2001-05-15 2006-04-05 皇家菲利浦电子有限公司 包括多个发光二极管的显示装置和测定方法
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
US7154457B2 (en) * 2001-06-14 2006-12-26 Canon Kabushiki Kaisha Image display apparatus
US6822628B2 (en) * 2001-06-28 2004-11-23 Candescent Intellectual Property Services, Inc. Methods and systems for compensating row-to-row brightness variations of a field emission display
JP2003022057A (ja) * 2001-07-09 2003-01-24 Alps Electric Co Ltd 画像信号駆動回路および画像信号駆動回路を備えた表示装置
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
JP5022547B2 (ja) * 2001-09-28 2012-09-12 キヤノン株式会社 画像形成装置の特性調整方法、画像形成装置の製造方法、画像形成装置及び特性調整装置
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
US7274363B2 (en) * 2001-12-28 2007-09-25 Pioneer Corporation Panel display driving device and driving method
WO2003073458A1 (fr) * 2002-02-26 2003-09-04 Ngk Insulators, Ltd. Dispositif d'emission d'electrons, procede d'activation d'un dispositif d'emission d'electrons, afficheur et procede d'activation d'un afficheur
US6897620B1 (en) 2002-06-24 2005-05-24 Ngk Insulators, Ltd. Electron emitter, drive circuit of electron emitter and method of driving electron emitter
JP5183858B2 (ja) * 2002-08-21 2013-04-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表示装置
US7067970B2 (en) 2002-09-30 2006-06-27 Ngk Insulators, Ltd. Light emitting device
EP1430938B1 (en) * 2002-11-20 2013-01-23 Universal Entertainment Corporation Gaming machine and display device therefor
US7129642B2 (en) 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7187114B2 (en) 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
JP2004228065A (ja) 2002-11-29 2004-08-12 Ngk Insulators Ltd 電子パルス放出装置
US6975074B2 (en) 2002-11-29 2005-12-13 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
JP3867065B2 (ja) 2002-11-29 2007-01-10 日本碍子株式会社 電子放出素子及び発光素子
US7176609B2 (en) 2003-10-03 2007-02-13 Ngk Insulators, Ltd. High emission low voltage electron emitter
US7379037B2 (en) 2003-03-26 2008-05-27 Ngk Insulators, Ltd. Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
KR20050121264A (ko) * 2003-04-17 2005-12-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 디바이스
US8144106B2 (en) * 2003-04-24 2012-03-27 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
JP2005004117A (ja) * 2003-06-16 2005-01-06 Hitachi Ltd 表示装置
JP2005004118A (ja) 2003-06-16 2005-01-06 Hitachi Ltd 表示装置
JP2005070349A (ja) * 2003-08-22 2005-03-17 Ngk Insulators Ltd ディスプレイ及びその駆動方法
US7474060B2 (en) 2003-08-22 2009-01-06 Ngk Insulators, Ltd. Light source
JP2005085644A (ja) * 2003-09-10 2005-03-31 Hitachi Displays Ltd 画像表示装置
US7336026B2 (en) 2003-10-03 2008-02-26 Ngk Insulators, Ltd. High efficiency dielectric electron emitter
US7719201B2 (en) 2003-10-03 2010-05-18 Ngk Insulators, Ltd. Microdevice, microdevice array, amplifying circuit, memory device, analog switch, and current control unit
JP2005116232A (ja) 2003-10-03 2005-04-28 Ngk Insulators Ltd 電子放出素子及びその製造方法
CN100501815C (zh) * 2004-04-28 2009-06-17 株式会社爱发科 电场发射型显示装置及其控制方法
KR101022658B1 (ko) * 2004-05-31 2011-03-22 삼성에스디아이 주식회사 신호 지연 저감형 전자 방출 장치 구동방법
KR20060001372A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 배경휘도 저감형 전자 방출 장치
JP2006059746A (ja) * 2004-08-23 2006-03-02 Hitachi Displays Ltd 画像表示装置
JP2006091681A (ja) * 2004-09-27 2006-04-06 Hitachi Displays Ltd 表示装置及び表示方法
KR100705836B1 (ko) * 2004-11-10 2007-04-10 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR100602353B1 (ko) * 2004-11-23 2006-07-18 삼성에스디아이 주식회사 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치
JP4769569B2 (ja) * 2005-01-06 2011-09-07 キヤノン株式会社 画像形成装置の製造方法
JP2006337484A (ja) * 2005-05-31 2006-12-14 Hitachi Ltd 画像表示装置
US8007885B2 (en) * 2005-09-14 2011-08-30 Georgios Topoulos Light-emitting diode assembly housing comprising poly(cyclohexanedimethanol terephthalate) compositions
US20070108897A1 (en) * 2005-11-15 2007-05-17 Jonnalagadda Krishna D Electroluminescent display having electric shock prevention
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070173164A1 (en) * 2006-01-26 2007-07-26 Johnson Scott V Adaptive, content-based discharge of a field emission display
JP2007335399A (ja) * 2006-05-19 2007-12-27 Canon Inc 画像表示装置及び画像表示装置の駆動方法
US7701454B2 (en) 2006-08-09 2010-04-20 Samsung Sdi Co., Ltd. Field emission display apparatus
US20080126216A1 (en) * 2006-11-24 2008-05-29 Mads Flensted-Jensen Systems and methods for operating a business that provides telephony services to an enterprise
US8085282B2 (en) * 2006-12-13 2011-12-27 Canon Kabushiki Kaisha Image display apparatus and driving method of image display apparatus
JP4277055B2 (ja) 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
WO2008156476A1 (en) * 2007-06-17 2008-12-24 Nongqiang Fan Field emission display
WO2009107469A1 (ja) * 2008-02-28 2009-09-03 シャープ株式会社 駆動回路および表示装置
KR100943955B1 (ko) * 2008-06-18 2010-02-26 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법
KR101318755B1 (ko) * 2008-12-18 2013-10-16 엘지디스플레이 주식회사 액정표시장치
JP5340083B2 (ja) * 2009-08-28 2013-11-13 キヤノン株式会社 画像表示装置及びその輝度制御方法
CN102203845B (zh) 2010-01-13 2015-11-25 株式会社日本有机雷特显示器 显示装置以及其驱动方法
KR101322322B1 (ko) * 2010-09-22 2013-10-28 가시오게산키 가부시키가이샤 발광장치 및 그 구동제어방법 그리고 전자기기
US9284448B2 (en) 2011-04-14 2016-03-15 Ticona Llc Molded reflectors for light-emitting diode assemblies
US9062198B2 (en) 2011-04-14 2015-06-23 Ticona Llc Reflectors for light-emitting diode assemblies containing a white pigment
US9453119B2 (en) 2011-04-14 2016-09-27 Ticona Llc Polymer composition for producing articles with light reflective properties
WO2012172607A1 (ja) 2011-06-16 2012-12-20 パナソニック株式会社 表示装置
CN102971779B (zh) 2011-06-16 2016-01-27 株式会社日本有机雷特显示器 显示装置
WO2012176241A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 表示装置及びその駆動方法
KR101836536B1 (ko) 2011-07-12 2018-03-08 가부시키가이샤 제이올레드 표시 장치 및 표시 장치의 구동 방법
CN103038809B (zh) 2011-07-12 2016-01-06 株式会社日本有机雷特显示器 显示装置
CN104204055B (zh) 2011-12-30 2016-05-25 提克纳有限责任公司 用于发光装置的反射器
CN104903399B (zh) 2012-12-18 2017-05-31 提克纳有限责任公司 用于发光二极管组件的模制反射器
CN103487964B (zh) * 2013-01-09 2016-03-30 京东方科技集团股份有限公司 一种动态功耗实时显示装置
CN105110198A (zh) * 2015-07-31 2015-12-02 成都亨通兆业精密机械有限公司 一种导向式成型模具的快速安装方法
CN105609026B (zh) * 2016-01-07 2018-12-14 京东方科技集团股份有限公司 一种面板驱动电路的性能检测装置和方法
CN107053863B (zh) * 2017-04-17 2019-07-05 京东方科技集团股份有限公司 标记方法及装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500117A (en) * 1964-07-14 1970-03-10 Tokyo Shibaura Electric Co Protective device for transistors for use in horizontal deflection circuits
US3946381A (en) 1972-06-05 1976-03-23 National Science Foundation Graphic system apparatus utilizing plasma display/memory devices with direct electrical read-out
JPH0630230B2 (ja) 1983-10-27 1994-04-20 松下電器産業株式会社 画像表示装置
JPS61126595A (ja) 1984-11-26 1986-06-14 キヤノン株式会社 アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH0518585Y2 (ko) 1987-08-13 1993-05-18
US5384900A (en) * 1988-03-14 1995-01-24 Canon Kabushiki Kaisha Method of managing an image memory by a process independent of an image processing process
JPH0239678A (ja) 1988-07-29 1990-02-08 Mitsubishi Electric Corp 陰極線管駆動装置
JP3044382B2 (ja) 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
US5136397A (en) 1989-10-31 1992-08-04 Seiko Epson Corporation Liquid crystal video projector having lamp and cooling control and remote optics and picture attribute controls
JPH03207181A (ja) 1990-01-09 1991-09-10 Furukawa Electric Co Ltd:The 平板型陰極線表示装置の駆動方法
US5066833A (en) 1990-11-13 1991-11-19 Summagraphics Corporation Low power sensing apparatus for digitizer tablets
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
US5583528A (en) * 1990-07-13 1996-12-10 Citizen Watch Co., Ltd. Electrooptical display device
GB9115401D0 (en) 1991-07-17 1991-09-04 Philips Electronic Associated Matrix display device and its method of operation
US5347292A (en) * 1992-10-28 1994-09-13 Panocorp Display Systems Super high resolution cold cathode fluorescent display
ATE159831T1 (de) 1992-12-25 1997-11-15 Canon Kk Flüssigkristallanzeigevorrichtung
JP3362227B2 (ja) * 1992-12-30 2003-01-07 メタ モトーレン‐ ウント エネルギー‐テヒニク ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 内燃機関の弁を可変制御するための装置、特に火花点火機関を非絞り負荷制御するための装置
US5594463A (en) * 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP2853537B2 (ja) 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
CA2138363C (en) 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses
DE69423716T2 (de) * 1993-12-22 2000-08-17 Canon K.K., Tokio/Tokyo Bilderzeugungsgerät
JPH07294844A (ja) * 1994-04-22 1995-11-10 Canon Inc 表示装置
JP3251466B2 (ja) 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
JP3305166B2 (ja) 1994-06-27 2002-07-22 キヤノン株式会社 電子線装置
JP2687886B2 (ja) 1994-07-19 1997-12-08 日本電気株式会社 冷陰極電流変調回路とこれを用いた表示装置
JP3320294B2 (ja) 1995-02-03 2002-09-03 キヤノン株式会社 電子線発生装置、及び、それを用いた画像形成装置
US5594305A (en) * 1995-06-07 1997-01-14 Texas Instruments Incorporated Power supply for use with switched anode field emission display including energy recovery apparatus
JPH099181A (ja) 1995-06-20 1997-01-10 Matsushita Electric Ind Co Ltd 映像信号処理装置
JP3342278B2 (ja) 1996-01-11 2002-11-05 キヤノン株式会社 画像表示装置及び該装置における画像表示方法
JPH09199006A (ja) 1996-01-18 1997-07-31 Canon Inc 電子源とその製造方法及びその通電活性化装置と前記電子源を用いた画像形成装置
JP3134772B2 (ja) 1996-04-16 2001-02-13 双葉電子工業株式会社 電界放出型表示素子およびその駆動方法
KR100252455B1 (ko) * 1996-10-07 2000-04-15 미다라이 후지오 영상 형성 장치 및 그 구동 방법
JP2900997B2 (ja) * 1996-11-06 1999-06-02 富士通株式会社 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体
JPH10220216A (ja) 1997-02-10 1998-08-18 Showa Electric Wire & Cable Co Ltd 伸線ライン用消音装置
US6518962B2 (en) * 1997-03-12 2003-02-11 Seiko Epson Corporation Pixel circuit display apparatus and electronic apparatus equipped with current driving type light-emitting device
JP3234188B2 (ja) * 1997-03-31 2001-12-04 キヤノン株式会社 画像形成装置とその製造方法
JP3195290B2 (ja) * 1997-03-31 2001-08-06 キヤノン株式会社 画像形成装置
JPH10319896A (ja) 1997-05-15 1998-12-04 Sony Corp 情報表示装置、ならびにその表示状態検出方法、表示状態調整方法、および保守管理方法
US5910792A (en) 1997-11-12 1999-06-08 Candescent Technologies, Corp. Method and apparatus for brightness control in a field emission display
JPH11288248A (ja) 1998-04-03 1999-10-19 Canon Inc 画像形成方法及び装置
JP3408147B2 (ja) 1998-04-03 2003-05-19 キヤノン株式会社 画像形成装置
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
JP3073491B2 (ja) * 1998-06-24 2000-08-07 キヤノン株式会社 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
JP2001209352A (ja) * 2000-01-24 2001-08-03 Nec Corp 電界電子放出型ディスプレィ装置およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846605B1 (ko) 2006-08-09 2008-07-16 삼성에스디아이 주식회사 전계 방출 디스플레이 장치

Also Published As

Publication number Publication date
KR19990088016A (ko) 1999-12-27
US20070085777A1 (en) 2007-04-19
US7180514B2 (en) 2007-02-20
EP0953958A2 (en) 1999-11-03
US20040070331A1 (en) 2004-04-15
JP3305283B2 (ja) 2002-07-22
US6707437B1 (en) 2004-03-16
JP2000310970A (ja) 2000-11-07
EP0953958A3 (en) 2001-03-07

Similar Documents

Publication Publication Date Title
KR100357270B1 (ko) 화상 표시 장치 및 그 장치의 제어 방법
KR0172195B1 (ko) 전자 빔 발생장치, 화상표시 장치 및 이 장치들의 구동 방법
JPH11242457A (ja) 画像表示装置及び画像表示装置の駆動方法
KR100537399B1 (ko) 화상 디스플레이 장치 및 그 제어 방법
JPH11288249A (ja) 画像形成方法及び装置
KR100356243B1 (ko) 소자구동장치및구동방법,전자원구동장치및구동방법,및화상형성장치
US20020109455A1 (en) Image forming apparatus for forming image by electron irradiation from electron-emitting device
JP3342278B2 (ja) 画像表示装置及び該装置における画像表示方法
JP3581581B2 (ja) 画像表示装置
JP2007316675A (ja) 画像表示装置
JP2000066633A (ja) 電子発生装置及びその駆動方法及び画像形成装置
JPH11288248A (ja) 画像形成方法及び装置
JP2000235369A (ja) 画像表示方法及び装置
JPH1031450A (ja) 画像表示方法及び装置及び前記装置における表示補正データの作成方法
JP2000010520A (ja) 画像表示装置及びその表示制御方法
JP4194176B2 (ja) 画像表示装置及び画像表示方法
JPH11352923A (ja) 画像表示方法及び装置
JPH11288246A (ja) 画像表示装置及び該装置における表示制御方法
JP2000338929A (ja) 画像表示装置及び前記装置の制御方法とテレビジョン装置及びコンピュータディスプレイ装置
JP2000089718A (ja) 画像表示装置
JP3392050B2 (ja) 画像表示装置
JP2000250461A (ja) 電子線発生装置及び画像表示装置及びそれらの駆動方法
JP2000098968A (ja) 画像形成方法及び装置
JP2000214817A (ja) 画像表示装置
JP2000082388A (ja) 電子源及び該電子源製造方法及びその装置及び前記電子源を用いた画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee