KR20050121264A - 디스플레이 디바이스 - Google Patents

디스플레이 디바이스 Download PDF

Info

Publication number
KR20050121264A
KR20050121264A KR1020057019600A KR20057019600A KR20050121264A KR 20050121264 A KR20050121264 A KR 20050121264A KR 1020057019600 A KR1020057019600 A KR 1020057019600A KR 20057019600 A KR20057019600 A KR 20057019600A KR 20050121264 A KR20050121264 A KR 20050121264A
Authority
KR
South Korea
Prior art keywords
display device
anode
current
electron emitting
emitting structure
Prior art date
Application number
KR1020057019600A
Other languages
English (en)
Inventor
더크 디 브루인
피에터 제이. 엔젤라
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050121264A publication Critical patent/KR20050121264A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

본 발명은 복수의 픽셀을 구비한 스크린(1)을 포함하는 디스플레이 디바이스에 관한 것이다. 각각의 픽셀은 게이트-캐소드 결합과 같은 대응하는 전자 방출 구조(8,9,11)를 가진다. 각각의 전자 방출 구조(8,9,11)에 의해 방출되는 전자는 상기 스크린(1)에서 아노드 층(12)을 향하여 가속화된다. 상기 아노드 층(12)은 복수의 분리된 부분(12a,...121)으로 세분화되며, 이러한 각각의 부분은 디스플레이 디바이스의 전체 아노드 전류에 대한 상기 부분의 몫을 측정하기 위한 대응하는 전류 계량기(15a,...151)를 구비한다. 이는, 개개의 전자 방출 구조의 특성을 측정하기 위한 향상된 가능성을 수반한다.

Description

디스플레이 디바이스{DISPLAY DEVICE}
본 발명은 복수의 화상 소자를 구비한 스크린과, 상기 스크린에 위치하는 평면의 아노드 전극과, 화상 소자에 각기 대응하며 상기 아노드를 향하여 가속화되도록 의도된 전자를 방출하도록 배치되는 복수의 전자 방출 구조와, 및 상기 아노드 전류를 측정하기 위한 수단을 포함하는 디스플레이 디바이스에 관한 것이다.
이러한 디스플레이 디바이스는 유럽 특허 EP 1225557, A1에 개시되어 있다. 상기 아노드 전류 측정 수단은, 픽셀이 달리 활성화되지 않는 경우, 이른바 블랭킹 기간(blanking periods) 동안에, 각 픽셀의 대응하는 전자 방출 요소의 특성, 예를 들어, 전압-전류 특성이 측정되도록 허용한다. 바로 사용 가능하도록 준비된 각 픽셀의 전자 소스(electron source)의 특성에 관한 정보를 가지고, 이러한 소스를 제어하는 신호는, 보다 균일한 디스플레이 디바이스를 획득하기 위해, 즉, 소정의 입력 신호에 대하여 모든 픽셀이 동일한 강도(strength)를 가지고 광을 방출하도록 조정될 것이다.
이러한 디스플레이 디바이스의 문제는, 측정이 블랭킹 기간에만 그리고 한번에 하나의 픽셀에 대해서만 발생될 수 있기 때문에 각 픽셀의 특성이 낮은 속도로만 갱신될 것이라는 점이다. 이는, 예를 들어, 변화하는 작용 온도에 따라, 특성이 변하기 때문에, 픽셀 특성 정보가 언제나 최신의 것이 아닐 것임을 의미한다. 더구나, 블랭킹 기간 동안에 픽셀 특성을 측정하는 경우, 수신된 이미지 신호에 속하지 않는 광 신호가 생성되기 때문에, 디스플레이 디바이스에서 눈에 보이는 간섭을 초래할 수도 있다.
도 1은 종래 기술에 따른 디스플레이 디바이스를 개요적으로 예시한다.
도 2는 디스플레이 디바이스에서 픽셀과 연관된 제어 가능한 전자 방출 구조를 도시한다.
도 3은 종래 기술에 따른 디스플레이 디바이스에 관한 스크린 아노드 배치를 개요적으로 예시한다.
도 4는 본 발명의 바람직한 실시예에 따른 디스플레이 디바이스에 관한 스크린 아노드 배치를 개요적으로 예시한다.
도 5는 본 발명의 바람직한 실시예에 따른 디스플레이 디바이스에 관한 제어 배치를 도시한다.
도 6은 본 발명의 대안적인 실시예에 따른 디스플레이 디바이스에 관한 제어 배치를 도시한다.
도 7은 전류 미러 배치를 도시한다.
도 8은 레벨 이동 배치를 개요적으로 예시한다.
본 발명의 목적은 전체적으로 또는 부분적으로 상기 문제를 제거하는 것이다.
이러한 목적은, 전술된 유형의 디스플레이 디바이스에 의해서 달성되며, 여기서 상기 아노드 전극은 전기적으로 분리되는 복수의 평면 아노드 부분으로 분리되며, 각각의 아노드 부분은 전체의 아노드 전류에 대한 일부를 측정하는 전류 측정 수단을 포함한다. 이는, 픽셀 특성이 동시에 하나 이상의 픽셀에 대하여 측정되며, 이는 상기 픽셀 특성을 보다 자주 갱신되도록 허용한다.
바람직한 실시예에 있어서, 화상 소자는 그룹으로 작용하도록 배치되며, 아노드 부분은, 소정의 그룹에 속한 화상 소자가 상이한 아노드 부분에 대응하도록 배치된다. 이는, 모든 디스플레이 프레임에서, 어떠한 가시적인 간섭없이, 모든 픽셀의 특성을 갱신시킴으로써, 정상적인 디스플레이 동안에 픽셀 특성이 측정되도록 허용한다.
바람직하게는, 상기 화상 소자는 행과 열로 배치되며, 상기 디스플레이 디바이스는 한 번에 하나의 행을 작동시키도록 배치되며, 각각의 열은 대응하는 아노드 부분을 스트립(strip) 형태로 구비한다. 이는, 정상적인 비디오 디스플레이 처리 동안에 픽셀 특성을 갱신하는 가능성을 수반한다.
바람직하게는, 상기 디스플레이 디바이스는 각각의 화상 소자에 대하여 대응하는 전자 방출 구조의 특성에 관련된 정보를 저장하기 위한 메모리를 포함하며, 상기 정보는 관련된 화상 소자에 대하여 측정된 아노드 전류에 근거한다.
바람직하게는, 상기 디스플레이 디바이스는 상기 전자 방출 구조에 관한 구동 신호를 조정하기 위한 상기 메모리에 저장된 정보를 사용하도록 배치된다.
바람직한 실시예에 있어서, 상기 디스플레이 디바이스는 상기 전류 측정 수단에 의해 측정된 전류 데이터를 적분하기 위한 수단을 포함한다. 이는 상기 픽셀 특성 정보가 전류 엔빌로프(current envelops)에서의 상승 및 하락 기간을 포함하도록 허용한다.
바람직하게는, 상기 디스플레이 디바이스는 상기 전류 측정 수단에 의해 측정된 전류 데이터를 다중화하기 위한 수단을 포함한다. 이는, 복수의 전류 계량기로 하여금, 전류 신호를 상기 전자 방출 구조의 전압 레벨로 변경시키기 위해 사용되는 단일 레벨 쉬프터(single level shifter)를 공유하도록 허용한다. 이는 복잡성과 비용을 절감시키기 위해 제공된다.
바람직하게는, 각각의 전류 측정 수단은 전류 미러(mirror)를 포함한다.
바람직한 실시예에 있어서, 각각의 전자 방출 구조는 게이트 전극과 캐소드 전극을 포함한다.
대안적인 실시예에 있어서, 각각의 전자 방출 구조는 광원(light source)과 광전자 층(photoelectric layer) 부분을 포함하며, 상기 광전자 층 부분은 상기 광원에 의해 조명될 때 전자를 방출하도록 배치된다.
본 발명의 이러한 양상과 다른 양상이 이하 기재되는 실시예를 참조하여 분명하게 설명될 것이다.
도 1은 종래 기술에 따른 디스플레이 디바이스를 개요적으로 예시한다. 상기 디스플레이 디바이스는, 예를 들어, wxga 디스플레이 768x1365의 경우에서처럼, 상당 수의 화상 소자(2)를 구비하는 스크린(1)을 포함하며, 이하에서는 상기 화상 소자를 픽셀로 칭한다. 상기 디스플레이 디바이스는, 예를 들어, 컴퓨터 모니터 또는 TV로 사용될 수도 있다. 상기 스크린에서 픽셀의 휘도는 행 구동기(3)과 열 구동기(4)에 의해 제어된다. 특정한 행과 특정한 열(굵은 화살표)을 작동시킴으로써, 상기 구동기(3,4)는 상기 행-열 교차점에서 특정한 픽셀(2)로 하여금 광을 방출하게 한다. 상기 디스플레이 디바이스는 비디오 신호를 수신하고, 디코더(5)는 상기 비디오 신호로부터 수평적 동기화 신호와 수직적 동기화 신호(H-SYNC, V-SYNC)와 휘도 신호(LUM)를 생성하며, 이러한 신호들은 상기 구동기(3,4)로 공급된다. 따라서, 상기 스크린(1)의 픽셀(2)을 작동시킴으로써, 상기 수신된 비디오 신호에 대응하는 이미지가 생성된다. 상기 디스플레이 디바이스에서, 각각의 픽셀은 대응하는 제어 가능한 전자 방출 구조를 구비한다. 본 발명에 대한 이해를 촉진하기 위해, 도면은 물론 개요적이며, 예를 들어, 도면은 12x12 픽셀만을 도시한다. 상기에 언급된 바와 같이, 픽셀의 수는 상당히 보다 클 수 있을 것이다.
도 2는 디스플레이 디바이스에서 픽셀과 연관된 제어 가능한 전자 방출 구조를 도시한다. 상기 구조는 유리 기판(9) 상에 배치된 캐소드 전극(8)을 포함한다. 상기 캐소드 전극(8)에서, 방출 소자(10)가 상기 캐소드 전극(8)과 연결되어 배치된다.
게이트 전극(11)은 절연층(14)에 의해 캐소드로부터 분리되어 제공된다. 상기 게이트 전극(11)과 절연층(14)은 구멍을 포함한다. 이러한 구멍의 위치에서, 게이트(11)와 상기 캐소드(8)와 상기 방출 소자(10)는 제어 가능한 전자 방출 구조를 구성한다. 상기 캐소드(8)의 전위(VC)와 게이트의 전위(VG)사이에 적절한 차이를 인가함으로써 (예를 들어, VC =-30V이고 VG =60V), 국부적인 전계가 상기 방출 요소(10) 근처에서 생성되어 상기 방출 요소(10)로 하여금 전자(e)를 방출하게 한다. (상기 캐소드 자체는 추가적인 층이 적용될 필요가 없는 방출 요소를 구성할 수도 있음을 주의한다.) 상기 제어 가능한 전자 방출 구조에 의해 방출된 전자는 상기 스크린에서 아노드(12)를 향하여 가속화되며, 상기 아노드(12)는 상당한 양 전위(positive potential)(예를 들어, VA =5kV)를 갖는다. 전자가 상기 스크린에 도달하게 되면, 전자는 인광층(13)에 부딪쳐서, 그 결과 광을 방출한다. 게이트 전극(11)은 바람직하게 스트립-형상일 수 있으며 하나의 행에 있어서의 모든 픽셀에 공용되며 따라서 행 구동기(3)에 의해 제어된다. 캐소드는 바람직하게 스트립-형상일 수 있으며 하나의 열에 있어서의 모든 픽셀에 공용되며, 따라서 열 구동기(4)에 의해 제어된다.
본 발명은 또한 이른바 광 음극 디스플레이(photo cathode displays)에 적용 가능하다. 따라서, 각각의 전자 방출 구조는 광원과 광전자층의 일부분을 포함하며, 상기 광전자 층의 일부분은 상기 광원에 의해 조명될 때 전자를 방출하도록 배치된다.
도 3은 종래 기술에 따른 디스플레이 디바이스에 관한 스크린 아노드 배치를 개요적으로 예시한다. 스크린(1)은, 상기 디스플레이 디바이스에서 모든 픽셀에 대하여 공통인 연속적인 전도성 아노드 층(12)을 포함한다. 상기 아노드 층은 아노드 전압(VA)을 제공하기 위한 전압 소스에 연결된다. 상기 배치는 아노드 전류(IA)를 측정하기 위해 전류 계량기(15)를 더 포함한다.
도 2에 도시된 유형의 상당 수의 전자 방출 구조가 제조 과정에서 생산되는 경우, 상기 개개의 구조에 대한 방출 특성은 상기 디스플레이에 걸쳐 변화하게 될 것이다. 즉, (진폭 변조된 게이트의 경우에 있어서) 소정의 게이트-캐소드 전압 또는 (펄스-폭 변조된 캐소드의 경우에 있어서) 소정의 펄스 비율에 관하여, 개개의 방출 구조는 각기 다른 양의 전자를 방출할 것이다. 이는 비-균일한 디스플레이의 결과를 가져온다. 더구나, 시간이 초과함에 따라 개개의 픽셀에 대한 특성이, 예를 들어, 변화하는 대기의 온도 또는 노화 때문에, 또한 변화할 수 있다.
단 하나의 픽셀만을 작동시키고 그 결과로 나오는 아노드 전류를 측정함으로써, 이러한 픽셀에 대응하는 전자 방출 구조의 특성이 결정되거나 메모리에 저장될 수도 있을 것이다. 상기 디스플레이가 사용되는 경우, 균일한 디스플레이를 달성하기 위해, 개개의 전자 방출 구조에 대한 상기 게이트 또는 캐소드 전압 (또는 펄스 비율)을 조정함에 있어서, 이러한 정보가 사용될 수도 있을 것이다.
이러한 측정은, 픽셀이 달리 정상적으로 활성화되지 않는 블랭킹 기간에 발생한다. 픽셀의 수가 크기 때문에, 각 픽셀 전자 방출 구조에 대한 특성 정보가 단지 아주 드물게만 갱신될 수 있으며, 따라서 예를 들어, 작용 온도가 변화하는 경우, 이러한 정보는 항상 최근의 것이 아니다.
도 4는 본 발명의 바람직한 실시예에 따른 디스플레이 디바이스에 관한 스크린 아노드 배치를 개요적으로 예시한다. 바람직한 실시예에 따르면, 아노드 층은 복수의 전기적으로 분리되는 아노드 층 부분들(12a, 12b, 12c, 12d, 등)을 형성하도록 구성된다. 이러한 각각의 부분은 바람직하게는 디스플레이 디바이스에서 열에 대응한다. 각각의 부분은 인-주석 산화물 층(indium tin oxide layer)을 구성한다. 전류 센서(15a, 15b, 15c, 15d, 등)는 상기 아노드 층 부분의 각각을 위해 배치된다.
상기 분리된 아노드 층 부분을 제공하기 위한 다른 공정이 사용될 수도 있다. 상기 층은, 예를 들어, 인쇄 공정에 의해 시작부터 분리된 부분으로 제공될 수도 있다. 대안으로서, 에칭(etching) 공정에서 복수의 부분으로 연속적으로 분리되는 연속적인 층이 제공될 수도 있다.
픽셀이 한 번에 하나의 행으로 통상적으로 작동되기 때문에, 정규의 디스플레이 동안에, 각각의 행에서 각각의 픽셀에 대응하는 아노드 전류는 개별적으로 측정될 수도 있다. 이는, 픽셀이 작동될 때마다 픽셀 특성 정보가 매 번 갱신되도록 허용한다.
상기 아노드 층을 두 개의 부분으로 이미 분리함으로써, 각각의 블랭킹 기간 동안에 두 배의 픽셀이 갱신될 수 있기 때문에, 픽셀 특성 정보는, 연속적인 아노드 층과 비교했을 때, 두 배 더 자주 갱신될 수 있음이 주목된다.
도 5는 본 발명의 바람직한 실시예에 따른 디스플레이 디바이스에 관한 제어 배치를 도시한다. 전류 센서 출력은 높은 아노드 전위에서 생성되며, 이는 신호를 캐소드 전압 전위까지 내려가게 하기 위해 레벨 쉬프터(18)가 필요함을 의미한다. 원칙적으로, 각각의 전류 센서는 고유의 레벨 쉬프터를 구비할 수도 있지만, 복잡성과 비용을 감소시키기 위해서는, 다중화 배치가 도 5에서 예시된 바와 같이 사용될 수도 있다. 이 경우에 있어서, 네 개의 전류 센서(15a, 15b, 15c, 15d, 등)는 공동의 레벨 쉬프터(18)를 공유하며 멀티플렉서(19)에 의해 상기 레벨 쉬프터까지 연결된다. 어떤 입력된 신호가 상기 레벨 쉬프터(18)와 증폭기(21)에 의해 메모리(20)로 통과되어야 하는지를 결정하기 위해, 상기 멀티플렉서는 동기화 정보를 수신한다. 상기 메모리(20)는 정보를 정확하게, 즉, 특정한 픽셀에 속하게 저장할 수 있도록 대응하는 동기화 정보를 수신한다. 이하에서 기재되는 바와 같이, 상기 전류 신호에 근거하여 계산된 전류 신호 값, 또는 다른 값이 상기 메모리(20)에 저장된다. 이러한 값은, 상기 캐소드 전압의 펄스 비율을 제어하기 위해 펄스 폭 변조기(PWM)(22)에 의해 사용된다.
멀티플렉서를 사용함으로써, 회로에 대한 복잡성과 비용이 감소될 것이다. 물론, 예를 들어, 네 개의 전류 센서가 하나의 공통 레벨 쉬프터를 공유하는 경우, 각각의 픽셀에 대한 특성 정보가 네 배 낮은 주파수를 가지고 갱신될 수도 있지만, 이는 여러 가지 애플리케이션에서 허용된다. 따라서, 레벨 쉬프터의 수는, 애플리케이션 요구사항에 따라, 하나 내지 아노드 층 부분의 개수만큼 사이에서 변경될 수도 있다.
상기 메모리에서 각각의 픽셀에 대하여 저장된 정보는 특성 값 또는 특성 값을 계산하기 위해 사용될 수 있는 정보에 관한 것이다. 예를 들어, 펄스-폭 변조의 경우에 있어서는, 실제로 측정된 아노드 전류(Imeans)가 저장될 것이다. 따라서, 그러한 픽셀에 대한 캐소드 펄스 비율(Tpulse)은 Tpulse = Td * Imeans /Id 로 계산될 것이며, 여기서 Td 는 바람직한 그레이 스케일 레벨에 대한 이상적인 픽셀 펄스 비율이며, Id 는 상기 펄스 주기의 높은 상태에서의 이상적인 아노드 전류이며, 이러한 전류는 모든 픽셀에 대하여 동일하다. 진폭 변조의 경우에 관하여서는, 에미터(emitter) 신호에 대한 정보가, 당업자에 의해서 인정되는 바와 같이, 그 결과인 측정된 아노드 전류와 같이 저장되어야 한다.
도 6은 본 발명의 대안적인 실시예에 따른 디스플레이 디바이스에 관한 제어 배치를 도시한다. 도 5에서의 실시예와 비교하여, 적분기(integrator)(23)가 이러한 배치에 추가된다. 상기 적분기는, 픽셀에서 실제적으로 수신되는 전자 흐름(flow)을 보다 잘 표시하는 각각의 센서로부터 상기 전류 신호를 생성하기 위해 공급된다. 예를 들어, PWM-변조가 사용되는 경우, 비록 결과적인 광 방출이 비교적 일정할지라도, 전자 흐름은 픽셀이 작동하는 동안 상당히 변화한다. 따라서, 픽셀이 작동하는 동안 임의적로 선택된 순간에 상기 전류 센서가 샘플링되는 경우, 결과적인 전류 값은 상기 픽셀에서 실제적으로 수신된 상기 전자 흐름을 반드시 나타내지는 않는다. 상기 적분기는, 픽셀이 작동하는 동안에, 전체 아노드 전류를 표시하는 출력을 제공함으로써 이러한 문제를 해결한다. 이 경우, 개개의 에미터 요소에 대한 특성에 대한 설명을 얻기 위해, 펄스 비율에 대한 정보는, 결과적인 아노드 전류와 함께 저장되어야 한다.
원칙적으로, 전류 측정의 적분에 대한 개념은 또한 전자 방출 구조의 측에서 사용될 수도 있다. 각각의 캐소드 전류가 측정되고 적분되는 경우, 결과적인 값은, 픽셀 특성에 대한 정보를 유사한 방법으로 획득하기 위해, 캐소드 전압 또는 결과로 나오는 펄스 비율과 함께 사용될 수도 있다. 캐소드 전극에 전류 계량기와, 소정의 캐소드 전압 또는 펄스 비율에 대하여 얻어지는 전류를 적분하기 위한 적분기를 제공함으로써, 픽셀에 대한 특성 값이 얻어질 수 있으며, 이러한 값은, 보다 균일한 디스플레이를 획득하기 위하여 게이트 전압 또는 펄스 비율을 조정하는데 사용될 수도 있다. 따라서, 이러한 특색은 분리된 아노드 또는 아노드 전류 센서를 구비하지 않은 디스플레이 디바이스에서도 사용될 수도 있다.
도 7은 전류 측정 수단으로서 사용될 수도 있는 전류 미러 배치를 도시한다. 상기 전류 미러는 서로 연결된 베이스를 구비하는 제 1 및 제 2 트랜지스터(26, 27)를 포함하며, 여기서 상기 제 1 트랜지스터(26)는 다이오드 결합된다. 아노드 전류(IA )는 공급 전압(Vsup)에서 전류 소스(28)로부터 나오며, 상기 전류 배치에 의해, 상기 제 2 트랜지스터에 연결된 {저항(R)을 가지는} 등록기(29)를 통한 전류는 IA 와 동일하게 될 것이다. 따라서, 전압(Vout)은 Vsup -IA *R과 같을 것이다. 따라서, 상기 전류 미러로부터 출력된 전압은 상기 아노드 전류를 표시한다. 대신에, 전류 출력이 필요한 경우, 상기 등록기는 생략될 것이다 (R=0).
전압 구성에 대한 전류에서 작용하는 증폭기와 같이 다른 전류 측정 수단이 있을 수 있다. 일반적으로, 전류 측정 수단의 입력 임피던스는 대응하는 아노드 구조의 임피던스와 동등하다는 것이 중요하다.
도 8은 레벨 쉬프팅 장치를 개요적으로 예시한다. 이러한 장치는 제 1 측면 부분(30)과, 전기적 분리 부분(galvanic isolation part)(21)과, 및 제 2 측면 부분(32)을 포함한다. 예를 들어, 5kV인 고 전위에서 상기 제 1 측면 부분(30)은 상기 전류 측정 수단을 포함하며, 아노드 전류 신호를 발생하며, 바람직하게는 이러한 신호를 AC-신호로 변환하여 에미터 레벨(또는 접지 레벨에 가까운 레벨)에서 상기 제 2 측면 부분(32)으로 송신되게 한다. 상기 제 2 측면 부분(32)은 상기 송신된 신호를 수신하여 상기 에미터 레벨에서 제어 블록(control blocks)에 의해 사용될 수 있는 포맷으로 변환한다. 이러한 부분들은, 예를 들어, 분리하는 진폭기를 포함하는 상기 전기적 분리 부분(31)에 의해 분리된다. 상기 분리 부분(31)은 높은 DC 전압을 잘 견뎌야 하며 동시에 측정 신호에 명료해야 한다. 다양한 유형의 캐패시터(capacitor)/트랜스포머(transformer)의 결합체, 광전 다이오드와 같은 광학적 구성요소, 및 다른 구성요소가, 당업자에게는 잘 알려진 이러한 목적으로 활용될 수도 있다.
요약하면, 본 발명은 복수의 픽셀을 구비한 스크린을 포함한 디스플레이 디바이스에 관한 것이다. 각각의 픽셀은 게이트-캐소드 결합과 같은, 대응하는 전자 방출 구조를 가진다. 각각의 전자 방출 구조에 의해 방출되는 전자는 상기 스크린에서 아노드 층을 향하여 가속화된다. 상기 아노드 층은 복수의 분리된 부분으로 세분화되며, 이러한 각각의 부분은, 상기 디스플레이 디바이스의 전체 아노드 전류에 대한 상기 각 부분의 몫을 측정하기 위한 대응하는 전류 계량기를 구비한다. 이는, 개개의 전자 방출 구조의 특성을 측정할 수 있는 향상된 가능성을 수반하며, 보다 균일한 디스플레이 디바이스를 획득하기 위해, 각각의 전자 방출 구조의 신호를 조정하기 위해 제공된다.
본 발명은 다양한 바람직한 실시예를 가지고 설명되었지만, 본 발명이 이러한 실시예에 제한되는 것으로 해석되어서는 안 될 것이다. 오히려 본 발명은 첨부된 청구 범위의 영역 내에서 당업자에 의해서 만들어질 수 있는 모든 변형물을 포함한다. 예를 들어, 상기 실시예에서 설명된 바와 같은 펄스 폭 변조 대신에, 캐소드 전압의 진폭 변조가 사용될 수도 있으며 또는 펄스 폭 변조와 진폭 변조의 결합이 사용될 수도 있다.
상기에서 설명된 바와 같이 게이트 전극을 행과 연결하며 캐소드 전극을 열과 연격하는 대신에, 캐소드 전극이 행과 연결되며 게이트 전극이 열과 연결될 수 있다.
더 나아가서, 본 발명은 또한 이른바 언더-게이트 에미터(under-gate emitters)에도 적용 가능하며, 여기서 상기 게이트 전극은 아노드로부터 보이는 캐소드 전극 아래에 위치된다. 또한 예를 들어, 사이드-게이트 에미터(side-gate emitters)와 같은 다른 게이트 구조가 가능하다.
상술한 바와 같이, 본 발명은 복수의 화상 소자를 구비한 스크린과, 상기 스크린에 위치하는 평면의 아노드 전극과, 화상 소자에 각기 대응하며 상기 아노드를 향하여 가속화되도록 의도된 전자를 방출하도록 배치되는 복수의 전자 방출 구조와, 및 상기 아노드 전류를 측정하기 위한 수단을 포함하는 디스플레이 디바이스에 이용된다.

Claims (10)

  1. 복수의 화상 소자(8,10,11)를 구비한 스크린(1)과, 상기 스크린에 위치하는 평면의 아노드 전극(12)과, 화상 소자에 각기 대응하며 상기 아노드(12)를 향하여 가속화되도록 의도된 전자를 방출하도록 배치되는 복수의 전자 방출 구조(8,10,11)와, 및 상기 아노드 전류를 측정하기 위한 수단을 포함하는 디스플레이 디바이스에 있어서,
    상기 아노드 전극은 전기적으로 분리된 복수의 평면 아노드 부분(12a,12b,...,121)으로 분리되며, 여기서 각각의 아노드 부분은 전체적인 아노드 전류에 대한 일부분을 측정하기 위한 전류 측정 수단(15a,15b,...,151)을 포함하는 것을 특징으로 하는, 디스플레이 디바이스.
  2. 제 1 항에 있어서, 상기 화상 소자는 그룹으로 작동되도록 배치되며, 상기 아노드 부분은 소정의 그룹에 속하는 화상 소자가 상이한 아노드 부분에 대응하도록 배치되는, 디스플레이 디바이스.
  3. 제 2 항에 있어서, 상기 화상 소자는 행과 열로 배치되며, 상기 디스플레이 디바이스는 한번에 하나의 행의 화상 소자를 작동시키도록 배치되며, 여기서 각각의 열은 실질적으로 스트립(strip) 형태로 되어 있는 대응하는 아노드 부분을 포함하는, 디스플레이 디바이스.
  4. 제 1 항에 있어서, 상기 대응하는 전자 방출 구조의 특성에 관련된 각각의 화상 소자 정보를 저장하기 위한 메모리(20)를 포함하며, 여기서 상기 정보는 그 화상 소자에 대하여 측정된 아노드 전류에 종속되는, 디스플레이 디바이스.
  5. 제 4 항에 있어서, 상기 디스플레이 디바이스는 상기 전자 방출 구조에 대한 구동 신호를 조정하기 위해 상기 메모리(20)에 저장된 정보를 사용하기 위해 배치되는, 디스플레이 디바이스.
  6. 제 1 항 내지 제 5항 중 어느 한 항에 있어서, 상기 전류 측정 수단에 의해 측정된 전류 데이터를 적분하기 위한 수단(23)을 포함하는, 디스플레이 디바이스.
  7. 제 1 항 내지 제 6항 중 어느 한 항에 있어서, 상기 전류 측정 수단에 의해 측정된 전류 데이터를 다중화하기 위한 수단(19)을 포함하는, 디스플레이 디바이스.
  8. 제 1 항 내지 제 7항 중 어느 한 항에 있어서, 각각의 전류 측정 수단은 전류 미러(mirror)를 포함하는, 디스플레이 디바이스.
  9. 제 1 항 내지 제 8항 중 어느 한 항에 있어서, 각각의 전자 방출 구조(8,10,11)는 게이트 전극(11)과 캐소드 전극(8)을 포함하는, 디스플레이 디바이스.
  10. 제 1 항 내지 제 8 중 어느 한 항에 있어서, 각각의 전자 방출 구조는 광원(light source)과 광전자 층(photoelectric layer)을 포함하며, 상기 광전자 층의 부분은 상기 광원에 의해 조명될 때 전자를 방출하도록 배치되는, 디스플레이 디바이스.
KR1020057019600A 2003-04-17 2004-04-14 디스플레이 디바이스 KR20050121264A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101055.6 2003-04-17
EP03101055 2003-04-17

Publications (1)

Publication Number Publication Date
KR20050121264A true KR20050121264A (ko) 2005-12-26

Family

ID=33185944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019600A KR20050121264A (ko) 2003-04-17 2004-04-14 디스플레이 디바이스

Country Status (10)

Country Link
US (1) US20060238455A1 (ko)
EP (1) EP1618583B1 (ko)
JP (1) JP2006523858A (ko)
KR (1) KR20050121264A (ko)
CN (1) CN1774786A (ko)
AT (1) ATE366460T1 (ko)
BR (1) BRPI0409403A (ko)
DE (1) DE602004007370T2 (ko)
TW (1) TW200501003A (ko)
WO (1) WO2004093119A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821798B1 (ko) * 2006-05-19 2008-04-14 캐논 가부시끼가이샤 화상표시장치 및 그의 구동 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4639612B2 (ja) * 2004-03-15 2011-02-23 日立造船株式会社 Ｆｅｄ制御回路
JP4222396B2 (ja) * 2006-09-11 2009-02-12 ソニー株式会社 アクティブマトリクス表示装置
KR100863961B1 (ko) * 2007-08-02 2008-10-16 삼성에스디아이 주식회사 발광장치 및 이를 이용한 표시장치, 발광장치의 구동방법및 표시 장치의 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627436A (en) * 1993-04-05 1997-05-06 Canon Kabushiki Kaisha Multi-electron beam source with a cut off circuit and image device using the same
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
JPH0982214A (ja) * 1994-12-05 1997-03-28 Canon Inc 電子放出素子、電子源、及び画像形成装置
US6097356A (en) * 1997-07-01 2000-08-01 Fan; Nongqiang Methods of improving display uniformity of thin CRT displays by calibrating individual cathode
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
CN1377495A (zh) * 1999-10-04 2002-10-30 松下电器产业株式会社 显示面板的驱动方法、显示面板的亮度校正装置及其驱动装置
US6307327B1 (en) * 2000-01-26 2001-10-23 Motorola, Inc. Method for controlling spacer visibility
GB0113331D0 (en) * 2001-06-01 2001-07-25 Printable Field Emitters Ltd Drive electronics for display devices
US7158102B2 (en) * 2002-04-26 2007-01-02 Candescent Technologies Corporation System and method for recalibrating flat panel field emission displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821798B1 (ko) * 2006-05-19 2008-04-14 캐논 가부시끼가이샤 화상표시장치 및 그의 구동 방법

Also Published As

Publication number Publication date
EP1618583A2 (en) 2006-01-25
TW200501003A (en) 2005-01-01
CN1774786A (zh) 2006-05-17
DE602004007370D1 (de) 2007-08-16
EP1618583B1 (en) 2007-07-04
US20060238455A1 (en) 2006-10-26
BRPI0409403A (pt) 2006-04-25
DE602004007370T2 (de) 2008-01-24
ATE366460T1 (de) 2007-07-15
JP2006523858A (ja) 2006-10-19
WO2004093119A2 (en) 2004-10-28
WO2004093119A3 (en) 2005-05-06

Similar Documents

Publication Publication Date Title
US5910792A (en) Method and apparatus for brightness control in a field emission display
US8279143B2 (en) OLED luminance degradation compensation
US7724248B2 (en) Image display apparatus having deformation detection
US6465966B2 (en) Field emission display and method of driving the same
EP0676083A1 (en) Diode structure flat panel display
JP2000221945A (ja) マトリクス型表示装置
JP2003195816A (ja) 有機ｅｌ表示装置およびその制御方法
US20010043172A1 (en) Field emission display
JP2003122305A (ja) 有機ｅｌ表示装置およびその制御方法
US5986624A (en) Display apparatus
KR20050121264A (ko) 디스플레이 디바이스
US7710362B2 (en) Electron emission display (EED) and method of driving the same
KR20010039316A (ko) 평판디스플레이의 전류보상 장치
JP2000250439A (ja) 画像表示装置
TWI399714B (zh) 二極式場發射顯示器的驅動裝置與其驅動方法
BE1007259A3 (nl) Weergeefinrichting voorzien van een weergeefeenheid van een flat panel type.
US20070236418A1 (en) Field Emission Display
US20070146241A1 (en) Method of Driving Field Emission Display
JP2001202059A (ja) 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置
KR20030029954A (ko) 전계 방출 디스플레이 및 방법
KR100292462B1 (ko) 프린터블전계방출소자및그구동방법및장치
KR20050105409A (ko) 전자 방출 표시장치의 에이징 방법 및 이를 수행하는 전자방출 표시장치
JP2001202058A (ja) 冷陰極発光素子の駆動方法、冷陰極発光素子の駆動回路およびディスプレイ装置
JP2004126112A (ja) 駆動回路及び表示装置
KR20010112978A (ko) 피디피 티브이의 상하여백 제어장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid