KR100250969B1 - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100250969B1
KR100250969B1 KR1019910012457A KR910012457A KR100250969B1 KR 100250969 B1 KR100250969 B1 KR 100250969B1 KR 1019910012457 A KR1019910012457 A KR 1019910012457A KR 910012457 A KR910012457 A KR 910012457A KR 100250969 B1 KR100250969 B1 KR 100250969B1
Authority
KR
South Korea
Prior art keywords
package
moisture
lead frame
island region
semiconductor device
Prior art date
Application number
KR1019910012457A
Other languages
English (en)
Other versions
KR920003484A (ko
Inventor
가타야마시게루
토미나가가오루
요시타게주니지
Original Assignee
나까니시 히로유끼
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19361790A external-priority patent/JP3080236B2/ja
Priority claimed from JP3142056A external-priority patent/JP2539111B2/ja
Application filed by 나까니시 히로유끼, 미쓰이 가가쿠 가부시키가이샤 filed Critical 나까니시 히로유끼
Publication of KR920003484A publication Critical patent/KR920003484A/ko
Priority to KR1019990040354A priority Critical patent/KR100266348B1/ko
Application granted granted Critical
Publication of KR100250969B1 publication Critical patent/KR100250969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체장치의 패캐이지 구조에 관한 것이며, 공동 패캐이지의 저면내에 또는 그로부터 벽두께 방향으로 내표면에 증기불침투성 방습판을 매입하여, 패캐이지 구조면에서 우수한 방습성을 갖는 반도체장치를 제공한다.

Description

반도체 장치 및 그의 제조방법
제1∼3도는 본발명의 제1실시예도로서,
제1도는 삽입성형에 의해 통합된 본발명에 의한 공동 패캐이지(hollow package)의 일예의 측단면도.
제2도는 기밀하게 밀봉된 반도체 장치의 완성된 일예의 측단면도.
제3도는 기밀하게 밀봉된 반도체 장치의 완성된 다른예의 측단면도.
제4도는 상기 제1실시예에서 삽입성형전의 리드 프레임과 섬영역형상의 일예의 평면도.
제5도는 상기 제1실시예에서 섬영역이 형성되는 위치의 상이에 따른 가압 쿠커(cooker)테스트의 결과 그래프.
제6 및 7도는 본발명의 제2실시예도로서,
제6도는 삽입성형에 의해 통합된 본발명에 의한 공동 패캐이지(hollow package)의 일예의 측단면도.
제7도는 기밀하게 밀봉된 반도체 장치의 완성된 일예의 측단면도.
본 발명은 반도체장치 및 그의 제조방법에 관한 것이며, 보다 구체적으로 기밀하게 밀봉된 반도체 패캐이지의 방습효과를 개선한 반도체 장치 및 그의 제조 방법에 관한 것이다.
IC, LSI 또는 VLSI등의 반도체칩에서, 고집적회로의 표면은 주위온도 또는 습도의 변동 또는 미세 먼지에 의한 나쁜 영향을 받는 경향이 있다. 또한 반도체칩 자체가 기계적 진동 또는 충격에 의해 손상되는 경향이 있기 때문에 반도체칩과 그를 피복하는 패캐이지가 함께 반도체 장치로서 사용된다.
패캐이지타입은 대충 기밀 밀봉형과 수지 모울드형으로 나눌 수 있다. 전자인 기밀 밀봉형의 경우, 패캐이지 부재의 중심부에 기밀 공간이 형성되어 있고, 그 기밀 공간내에 반도체칩이 배치되어 있다.
그러한 공동 패캐이지용 재료로서 일반적으로 고방습성을 갖는 세라믹류가 사용되지만 코스트가 낮고 작업성이 우수한 합성수지도 사용되고 있다.
합성수지로 제조한 공동 패캐이지를 사용한 반도체 장치의 경우, 접착제에 의해 공동부의 접착면(칩접착면)에 고정된 반도체칩이 접속도선에 의해 리드프레임에 전기적으로 접속되어 있다. 리드프레임의 양단부들은 패캐이지의 내측부와 외측부로 개방되어 있다.
공동 패캐이지의 상면은 그에 투명 또는 불투명 합성수지판, 유리판등의 피복부재 또는 덮개(1id)를 접착제로 고정하여 기밀하게 밀봉된다.
합성수지로 제조된 공동 패캐이지가 사용될 경우, 피복부재를 접착제로 고정했음에도 불구하고 시간경과에 따라 패캐이지 속으로 미량의 습기가 들어가는 문제점이 있다.
결과적으로 반도체 칩 또는 내부회로의 전극들이 부식되어 그의 기능이 저하되어 결국 사용불능상태가 된다.
습기 유입로가 되어 오염시키는 피복부재의 접착부 또는 리드프레임의 밀봉부에 조심스러운 밀봉수단을 적용함에도 불구하고, 여전히 시간경과후의 습기유입을 방지할 수 없기 때문에 그에 대한 조치가 취해져 왔다.
따라서 본발명자들은 기밀하게 밀봉된 반도체 패캐이지내로 미량의 습기가 유입되는 원인을 제거하기 위해 반복적인 연구를 해왔다. 처음에 반도체 패캐이지내로의 습기 유입경로가 피복부재의 접착부 또는 리드프레임의 밀봉부인 것으로 추정하였다. 그러므로, 그 방면의 원인을 제거하기 위해 반복적으로 시험을 해 왔다.
그러나, 피복부재의 접착부 또는 리드프레임의 밀봉부로 부터의 습기유입은 각종 조치가 취해졌기 때문에 큰 문제가 없음이 밝혀졌다. 그러나, 뜻밖에도 반도체 패캐이지내로의 습기 유입은 패캐이지의 맨밑면 즉, 공동 패캐이지의 밑면으로부터 성형 몸체를 통해 들어오는 것으로 밝혀졌다.
반도체 패캐이지내로의 습기유입을 다음과 같은 방식으로 테스트하였음을 주목해야 한다.
투명피복부재에 의해 밀봉된 패캐이지를 시판되는 가압쿠커 테스터(pressure cooker tester: PCT) 내에 넣고 121℃의 온도, 100％ RH 의 습도 및 1kg/c㎡의 게이지압력 조건하에서 여러 한정된 시간들의 단계동안 가열가압후 꺼내어 상온하에서 투명 피복부재의 내부로 유입되는 습기에 의해 응축이 형성 되는지를 시험했다.
응축되지 않는 것들은 습도가 덜 유입된 것들로서 응축이 나타날때까지 일정시간마다 가열가압을 계속한다.
따라서, 본발명에서는, 패캐이지의 방습성의 품질을 투명 피복부재의 내부에 응축이 나타날때까지 가열가압하는 시간의 길이에 의해 결정하였다.
본발명의 목적은 습기유입을 효과적으로 방지할 수 있는 우수한 방습성을 갖는 기밀 밀봉형 반도체장치를 제공하는데 있다.
본발명은 공동패캐이지의 밑면 또는 이 밑면으로부터 벽두께 방향으로 내측부에 증기 불침투성 방습판이 구비되는 것이 특징이다.
상기 방습판의 제1실시예에 의하면, 지지리드를 통해 리드 프레임에 접속된 섬영역이, 상기 공동 패캐이지의 저면상에, 또는 그 면으로부터 벽두께 방향으로 내측부에 형성돼 있다.
상기 지지리드는, 상기 섬영역을 정확한 위치에 고정하기 위한 중요한 수단이며, 상기 지지리드가 성형후에 내부적으로 절취된 상태로 되더라도, 반도체 장치의 방습효과가 저하되지 않는다.
따라서, 성형시에, 상기 리드 프레임 자체 뿐만 아니라 섬영역을 미리 모울드내에 세트하여 삽입성형을 행하여 일체로 성형된 공동 패키지를 제조할 수 있다.
상기 섬영역은 상기 지지리드를 통해서 리드 프레임에 접속된 것이 바람직하며, 이 섬영역이 성형시 정확한 위치에 고정된 반도체 패캐이지를 성형할 수 있다.
또한, 본발명에 의하면, 상기 섬영역이 상기 접착면으로 부터 내측(하부)에, 그리고, 상기 공동 패캐이지의 저면으로 부터 내측(상부)에, 특히, 상기 접착면으로 부터 100㎛ 이상 상기 공동 패캐이지의 저면에 더욱 근접설치됨으로써, 상기 공동 패캐이지에 습기가 침투되는 것이 더욱 효과적으로 방지된 반도체 장치가 제공된다.
또한, 본발명에 의하면, 섬영역을 갖는 리드프레임을 모울드내의 일정위치에 미리 세트한후, 합성수지를 사출성형 또는 트랜스퍼(trasfer)성형하여, 상기 섬영역, 리드부 및 공동 패캐이지를 일체와 할 수 있다.
상기 증기 불침투성 방습판의 제2실시예에 의하면, 기밀 밀봉된 공동 패캐이지의 저면에 또는 그로부터 벽두께 방향으로 내측부에, 증기 불침투성 판성부재로된 방습판이 매입된다.
본 실시예에서는, 상기 방습판이 리드 프레임으로부터 분리돼 있으므로 리드 프레임의 재료 또는 횟수에 상관없이 방습판의 재료, 칫수를 적절히 선택할 수 있다.
본발명에 의한 반도체 장치는, 공동 패캐이지, 덮개(피복부재) 및 방습판을 구비한 반도체 칩으로 구성되며, 기밀 밀봉된 반도체 패캐이지구성의 방습성이 우수한 반도체장치이다.
상기 공동 패캐이지(1)는 합성수지로 구성돼 있으며, 바람직하게는, 에폭시수지, 폴리이미드수지(예, 폴리아미노말레이미드, 폴리피로메리트이미드), 페놀수지, 불포화 폴리에스테르 수지, 실리콘 수지등의 열경화수지 또는 액정 종합체, 폴리페닐설파이드수지, 폴리설폰수지등의 내열성 열가소성 수지로 성형된 것이다.
상기 합성수지들중에서, 성형성과 방습성의 관점에서, 비스페놀-A형, 올소크레졸 노블락형, 글리시딜 아민형등의 에폭시 수지가 바람직하며 본발명의 공동 패캐이지는 사출 또는 트랜스퍼 성형을 통하여 얻을수 있다.
상기 방습판(11)으로서, 증기 불침투성 판상부재, 특히, 철, 동, 니켈, 알미늄, 합금류 및 이들의 산화물, 세라믹, 글래스등의 재료를 판상부재로 가공한 것들을 사용할 수 있다. 이들 재료중, 그 열전도도가 0.01cal/cm.sec.℃ 이상인 알미늄, 동 및 철, 합금등의 금속 또는 이들의 산화물을 사용하는 경우, 방습성이 향상되고 또한, 반도체칩(7)의 발열현상이 상기 패캐이지 외측에 방사되는 효과가 얻어지며, 반도체 소자의 동작안정성을 보전할 수 있다.
상기 방습판이 상기 리드 프레임의 일부로 구성된 경우, 상기 리드 프레임의 재료는, 동, 철, 알미늄, 또는 이들 합금으로 이루어진 그룹에서 선택된 재료, 또는 바람직하게는 42합금 또는 동합금이 좋다.
상기 리드프레임(2)은, 필요에 따라서 전체적으로 또는 국부적으로, 금, 은, 니켈, 땜납등의 도금으로 표면처리된다.
예를 들어, 광택제를 비함유하는 니켈도금을 사용할 수 있다. 보다 구체적으로는, 사카린 등을 첨가하여 도금표면을 평활히 할 수 있다.
[실시예 1]
제1도는, 저면의 내측에 섬영역(3)이 형성된 반도체 장치용 패캐이지의 일예의 측단면도이며, 참조번호 1은 합성수지로된 공동 패캐이지를 나타내고, 2는 리드프레임을 나타낸다.
상기 섬영역(3)은 지지리드(3')를 통하여 리드프레임(2)에 접속돼 있고, 다른 리드부보다 더 낮은 위치에 고정돼 있다.
참조번호 4는, 반도체칩(7)이 접착제에 의해서 고정돼 있는 접착면을 나타내며, 번호 5는, 상기 패캐이지내의 간격을 밀봉하기 위한 커버(cover)접착부를 나타낸다.
상기 공동 패캐이지는, 에폭시수지, 폴리이미드수지등의 수지류로 성형된 것이다.
상기 리드 프레임(2)(상기 섬영역(3)을 포함하고 있음)은, 상기의 재료로 된 것이며 42합금 또는 동합금으로된 것이 바람직하다.
동판과 같은 다른 판상재료를 상기 섬영역(3)에 결합하여 방열성을 개량할 수 있다. 이 경우에서는, 동판등의 판상부재를 섬영역(3)에 결합시킴으로써, 반도체 장치의 방습성을 향상시킬 수 있을 뿐만 아니라, 상기 패캐이지 외측의 반도체칩(7)내에 발생된 열을 효율적으로 방열하는 효과가 달성되어 반도체칩(7)의 동작안정성이 확보된다.
상기 판상부재는 상기 섬영역(3)과 동일한 크기를 갖거나, 또는 이 섬영역보다 더 큰 면적을 갖을 수 있다.
본 실시예에서는, 제4도에 도시된 바와 같이 상기 섬영역(3)이 지지리드(3')를 통하여 리드프레임(2)에 접속돼 있다.
상기 섬영역(3)은, 제조시에 상기 지지프레임(2)의 일부로서, 이 지지프레임(2)과 동일 평면상에 일체로 형성되나, 그후에는 후가공에 의하여 상기 섬영역만 적정량 후퇴된다.
따라서, 상기 섬영역(3)과 리드프레임(2)은 동일재료로 형성돼 있다. 그러나, 내식성과 방열성을 개량하기 위해서, 섬영역(3)만을 부분적으로 도금하거나, 또는 동판등의 다른 재료를 상기한 바와 같이 결합할 수 있다.
상기한 바와 같이, 바람직하게는, 상기 섬영역(3)은, 상기 접착면(4)으로부터 내측으로(도면에서, 접착면(4)하부), 그리고, 공동 패캐이지(1)의 저면(14)으로부터 내측에(도면에서, 패캐이지의 저면(14)상부에), 특히, 상기 접착면으로부터 100㎛ 이상 상기 저면(14)에 더 근접설치돼 있다.
상기 섬영역(3)의 상표면과 상기 접착면의 레지스트레이션(registration)은, 방습성이 저하되므로 바람직하지 않다.
상기 섬영역(3)의 형성위치는, 예를 들어, 상기 리드프레임의 압축시 조작에 의하여 적절히 조정할 수 있다.
상기 섬영역(3)의 두께는 통상 50∼1000㎛ 바람직하게는 100∼500㎛ 이며, 그의 크기는, 상기 반도체칩(7)의 저면의 크기와 실질상 동일하다. 이 크기가 더 클수록 더욱 바람직한 결과가 얻어진다.
상기 덮개 접착부(5)는 도시된 바와 같이 견부를 구비한 것이 보다 양호한 밀봉효과를 얻는데 바람직하다.
상기 반도체칩(7)은, 상기 공동 패캐이지(1)의 접착면에 고정되고, 상기 칩과 리드프레임(2)이 접속도선(6)에 의해 접속되며, 다음, 에폭시계, 이미드 계 또는 아크릴계등의 접착제에 의하여, 상기 피복부재(8) 또는 덮개가 상기 패캐이지의 덮개 접착부에 접착되어 기밀하게 밀봉된다.
상기 접속도선(6)으로서, 금 또는 알미늄 배선이 통상 사용된다. 상기 피복부재(8) 또는 덮개로서, 유리판, 사파이어판, 투명 알미늄판, 투명 플라스틱판등의 투명피복부재(8) 또는 착색 유리판, 세라믹스판, 착색 플라스틱판등의 반투명 또는 불투명 피복부재(8)를 사용할 수 있다.
제2도는, 공동 패캐이지의 저면의 한 위치에 상기 섬영역(3)의 하표면이 위치된 일예를 나타내며, 공동 패캐이지의 저면으로부터 더욱 내측에 섬영역(3)을 설치할 수 있다.
본 실시예에 의한 반도체장치는, 하기 공정으로 제조한다.
다른 부분들로부터 일정거리만큼 후퇴된 섬영역(3)을 갖는 리드프레임(2)을 상기 모울드내에 일정위치에 미리 세트하고, 다음, 비스페놀 A형, 올소크레졸 노블락형, 글리시딜아민형등의 에폭시수지를 사출 또는 트랜스퍼 성형에 의해서 일체화시킨다.
상기 방법에 의하면, 상기 공동 패캐이지(1)내에 밀봉된 리드프레임(2)의 섬영역(3)의 위치가 적절한 압착수단, 예를 들면, 압착기등에 의해 후퇴되어, 미리 정확한 위치를 결정할 수 있다. 따라서, 성형시 단일의 삽입공정으로 충분하고, 번잡한 위치결정의 곤란을 제거할 수 있다.
삽입성형의 조건은 수지의 종류에 따라 다르다. 에폭시수지를 사용한 예에서는, 바람직하게는, 10∼800kg/c㎡의 압력, 150∼200℃의 온도, 1∼5분의 시간등의 일반 조건하에서 압착 및 가열을 행하고, 필요에 따라서 후경화를 행한다.
상기 후퇴된 섬영역(3)을 갖는 리드프레임(2)을 삽입성형으로써, 상기 공동 패캐이지(1)의 저면에 또는 이면으로부터 내측부에 방습성이 우수한 섬영역(3)이 고정된다.
상기 공정들은 간략히 할 수 있으며, 또한, 포지티브 고정(positive fixing)을 달성할 수 있다.
본 발명자등은, 본 실시예에 의한 반도체 패캐이지의 방습성을 측정키 위해서 하기 실험들을 행하였다.
상기 반도체 패캐이지내의 습기 유입은, 하기 방법으로 시험하였다.
(평가방법 A)
투명피복부재(8)에 의해 밀봉된 패캐이지를 시판 가압 쿠커테스터내에 넣고, 온도 121℃, 습도 100％RH 및 게이지압 1kg/c㎡ 의 조건하에서 가열 가압한 후 꺼냈다. 이 패캐이지를 그 투명피복부재측을 고온판에 대해 압착하고 80℃에서 15초간 가열한 후, 상기 투명피복부재를 놋쇠불록(brass block)에 대해 25℃에서 10초간 압착하여, 투명피복부재의 내부에 유입된 습기에 의한 응축이 형성되는가 여부를 검사했다. 응축이 없는 것은 습기유입이 적은 것이며, 실용상 문제가 없는 것으로 판정했다. 따라서, 본발명에서는, 상기 투명피복부재의 내부에서 응축이 나타날때까지의 상기 가압 쿠커테스터에서의 가열시간에 의하여, 상기 패캐이지의 방습성의 고저를 결정했다.
[실험예1]
제4도에 도시된 바와 같이, 섬영역(3)을 갖으며, 광택제(사카린)가 배합된 니켈 도금된 42합금으로된 리드 프레임(2)(두께 : 250㎛)을 프레스 성형했다. 상기 섬영역(3)만을 후퇴시키고, 트랜스퍼 성형기의 모울드내의 일정위치에 세트했다.
다음, 온도 180℃, 압력 120kg/c㎡, 시간 3분의 조건하에서, 올소크레졸 노블락형에폭시수지와 페놀 노블락 경화제로된 성형재료를 상기 모울드내로 트랜스퍼한후, 180℃에서 3시간동안 후 경화처리하여, 제1도에 도시된 바의 성형품(저부두께 1mm)을 얻었다.
다음, 상기 덮개 접착부(5)를 에폭시 수지로 피복하여 접착제층(9)을 형성하고, 이층에 투명유리판으로 된 피복부재(8)를 접착하여, 공동 패캐이지(1)를 기밀 밀봉했다.
상기 공동 패캐이지(1)를 상기 조건으로 가압쿠커테스터로 처리했다.
상기 패캐이지를 매 2시간마다 꺼내어, 상기 유리피복부재(8)의 내부에 응축이 나타났는가를 검사했다.
결과적으로, 12시간까지는 응축이 관찰되지 않았고, 14시간후에 최초로 응축이 관찰됐다.
상기 응축의 형성위치가, 상기 패캐이지 다이 패드(die pad)표면(접착면4)으로부터 상기 섬영역(3)의 상면으로 변하는 방습성의 편차를 측정한 결과를 제5도의 점선(△로 표시)으로 표시했다. 사용된 패캐이지의 두께(반도체 칩(7)의 저면(접착면)으로부터 상기 패캐이지의 저면까지)는 1mm였다.
동일방법으로 내부가 흐려질때까지의 시간을 측정했다.
다른한편, 상기 섬영역을 설치안한 외에는 상기와 동일방법으로 제조한 패캐이지에서는 상기와 유사한 가압 쿠커시험에서 4시간만에 응축이 관찰됐다.
[실험예 2]
광택제가 배합안된 니켈도금 42합금을 상기 리드 프레임(2)으로 사용한 외는, 상기 실험예 1과 유사한 방법으로 실험을 행하였다.
응축형성위치(t)가 접착면(4)으로부터 상기 섬영역의 상표면까지 적절히 변하는 방습성의 편차를 측정하여 얻어진 결과를 제5도에서 실선(●로 표시함)으로 나타냈다.
상기 결과로부터, 상기 섬영역(3)의 형성 위치가, 상기 접착면(4)으로부터 내측부에, 그리고 상기 공동 패캐이지(1)의 저면으로부터 내측부에 특히, 상기 접착면으로부터 100㎛ 이상 상기 저면에 더 근접돼 있는 것이 바람직하다는 것이 밝혀졌다.
[실험예 3]
도금안된 42 합금을 상기 리드프레임으로 사용한 외는 상기 실험예 1과 유사하게 실시하였다.
그 결과, 제5도의 ●표시와 동일한 평가가 얻어졌다.
[실시예 2]
본 실시예에서는, 제6도에 도시된 바와 같이 리드프레임(2)과는 별도로 방습판(11)을 공동 패캐이지(1)의 저면으로 부터 벽두께 방향으로 내측부에 매입했다.
제6도에서, 참조번호 1은, 에폭시수지, 폴리이미드수지등의 열경화수지로 형성된 공동 패캐이지이고; 2는 42합금, 동합금등으로 구성된 리드프레임을 나타내며; 4는 반도체칩을 고정하는 접착면; 5는, 반도체 장치를 밀봉키 위한 덮개 접착부를 나타내며, 상기 덮개 접착부는, 상기 실시예 1과 유사하게 보다 양호한 밀봉효과를 제공하기 위한 견부를 구비하고 있다.
상기 참조번호 11은, 본 실시예의 기술적 특징을 구성하며, 상기 선택된 재료로된 방습판을 나타낸다.
열전도도가 0.01cal/cm.sec.℃ 이상인 합금 또는 이들의 산화물을 사용하면, 방습성이 개량될뿐만 아니라, 반도체칩(7)의 발열현상의 패캐이지외측에 방열되는 효과가 얻어지며, 반도체소자의 동작안정성을 보전할 수 있다.
상기 방습판(11)의 크기는 통상 50∼1000㎛ 바람직하게는 100∼500㎛이다.
상기 방습판(11)의 두께는 반도체칩(7)의 저면과 공동 패캐이지의 저면의 크기내에서 선택되며, 바람직하게는, 상기 공동 패캐이지(1)의 저면(맨밑면)과 실질상 동일하다.
제 6도에 도시된 바와 같이 상기 공동 패캐이지(1)의 저면에, 또는 이 저면으로부터 내측부에 상기 방습판(11)이 매입돼 있다.
상기 방습판(11)에 방열판의 기능이 부가되는 경우(예를 들어, 리드부재(10)의 길이를 조정함으로써) 방습판(11)을 상기 반도체칩(7)에 더 근접시켜 설치할 수 있다.
또한, 제 7도에 도시된 바와 같이, 접착면(4) 직하부에 설치되어 상기 방습판(11)에 접속된 리드부재(10)를 설치할 수 있다. 물론, 이 경우, 이 리드부재(10)는, 열전도도가 0.01cal/cm.sec.℃ 이상인 재료로 된 것이 바람직하다. 이 리드부재(10)가 설치됨으로써 반도체칩(7)으로부터 발열된 열이 방습판(11)으로 전달되어 방열효과를 높인다.
42합금으로된 리드프레임(2)과 동합금으로된 250㎛ 두께이 열전도도가 0.53 cal/ cm.sec.℃인 방습판(11)을 트랜스퍼 성형기의 모울드내의 일정위치에 삽입했다. 다음, 온도 180℃ 압력80kg/c㎡, 시간 2초의 조건하에서 성형재료로서 노블락형 에폭시수지를 경화제와 함께 삽입성형한후, 180℃에서 3시간동안 후경화처리하여 제6도에 도시된 바의 공동 패캐이지(1)을 얻었다.
다음, 투명 유리판으로된 피복부재(8)를, 에폭시수지(접착층 9)에 의해서 상기 공동 패캐이지(1)의 덮개 접착부(5)에 접착했다.
상기의 삽입성형조건은, 사용된 수지종류에 따라 다르다. 그러나, 에폭시수지의 경우, 통상 압력이 10∼500kg/c㎡, 온도 150∼200℃, 시간이 1∼5분의 조건하에서 압축 가열하는 것이 바람직하다.
상기 방습판(11)은 상기 리드프레임(2)과 동시에 삽입성형처리됨으로써, 상기 공동 패캐이지(1)의 저면상에 또는 그로부터 내측부에 고정밀도로 고정된다. 상기 방습판(11)의 접착방법에 비하여 조작공정이 간략할뿐만 아니라, 정확한 고정이 성취된다.
상기 기밀 밀봉된 패캐이지를, 하기 조건하에서 평가했다(평가방법 B) 구체적으로는, 상기 패캐이지를, 온도 121℃, 습도 100％RH 및 게이지압 1kg/c㎡의 조건하에서 가압쿠커테스터로 처리했다.
이 패캐이지를 5시간마다 꺼내어, 실온에서 1시간동안 처리하여, 실온하에서 상기 유리 커버내측부에 응축이 형성되는가를 평가했다.
또한, 상기 평가방법 B에서는 상기 패캐이지를 강제냉각하지 않았다. 그러나, 평가방법 A에서는, 상기 단계에서 상기 패캐이지를 강제 냉각시켰다.
결과적으로, 45시간까지는 응축이 관찰되지 않았으며, 50시간후에 최초로 관찰했다. 다른한편, 방습판을 설치안한 외에는, 상기 방법과 유사한 방법으로 제조된 패캐이지에서는, 상기와 유사한 가압쿠커시험에 의하여 20시간만에 응축이 관찰됐으며, 방습판의 효과가 현저했다.
상기 설명한 바와 같이, 본 실시예에 의하면 상기 공동 패캐이지(11)의 저면상에, 또는 그로부터 내측부에 증기 불침투성 방습관(11)의 층을 형성함으로써, 상기 반도체 패캐이지에의 습기 침투성이 최고인 패캐이지의 저면으로부터의 습기의 유입이 효율적으로 방지된다. 또한, 리드프레임(2)과 함께 상기 방습판(11)을 삽입성형함으로써, 상기 방습판(11)을, 상기 공동 패캐이지(1)의 내면 또는 외표면에 간단한 공정으로 고정밀도로 고정할 수 있다.
본 발명에 의한 반도체칩(7)은, 전하결합소자, 금속산화물 반도체, 또는 차아지 프리 밍소자(Charge Priming Device)등의 솔리드 이미지 픽업소자(solid image pickup element)용으로 사용된다. 이 반도체칩은, 투명 유리로된 상기 공동 패캐이지와 덮개(피복부재(8))에 의해 밀봉된다.
상기 부재들로 솔리드 이미지 픽업소자를 제조하는 경우, 그 소자가 기밀성, 증기차폐성 및 높은 신뢰성을 갖는다.

Claims (2)

  1. 공동 패키지내에 매입된 방습판을 구비한 반도체 장치의 제조방법에 있어서, 리드프레임의 실질적으로 중앙부에 형성된 섬영역을 상기 리드프레임의 표면으로부터 일정 거리만큼 후퇴시키는 단계와; 상기 리드프레임과 이에 접속된 상기 섬영역을 모울드내의 소정 위치에 설치 및 고정하고, 상기 모울드내에 합성수지를 투입하여 방습판으로 되는 상기 섬영역을 상기 합성수지중에 매입시키는 단계와; 상기 수지를 경화시켜, 상기 리드프레임과 합성수지로 된 상기 공동 패키지를 결합시키는 단계를 포함하는 것이 특징인 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체 장치는 솔리드 이미지 픽업장치로 사용되는 것이 특징인 반도체 장치의 제조방법.
KR1019910012457A 1990-07-21 1991-07-20 반도체 장치 및 그의 제조방법 KR100250969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040354A KR100266348B1 (en) 1990-07-21 1999-09-20 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP90-193617 1990-07-21
JP2-193617 1990-07-21
JP19361790A JP3080236B2 (ja) 1990-07-21 1990-07-21 耐湿性および放熱性の改良された半導体装置およびその製造方法
JP2710691 1991-02-21
JP3-27106 1991-02-21
JP91-27106 1991-02-21
JP91-142056 1991-06-13
JP3142056A JP2539111B2 (ja) 1991-02-21 1991-06-13 耐湿性の改良された半導体装置およびその製造方法
JP3-142056 1991-06-13

Publications (2)

Publication Number Publication Date
KR920003484A KR920003484A (ko) 1992-02-29
KR100250969B1 true KR100250969B1 (ko) 2000-04-15

Family

ID=27285663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012457A KR100250969B1 (ko) 1990-07-21 1991-07-20 반도체 장치 및 그의 제조방법

Country Status (6)

Country Link
US (2) US5343076A (ko)
EP (1) EP0468379B1 (ko)
KR (1) KR100250969B1 (ko)
AT (1) ATE186795T1 (ko)
CA (1) CA2047486C (ko)
DE (1) DE69131784T2 (ko)

Families Citing this family (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
JP3192507B2 (ja) * 1992-12-18 2001-07-30 三菱電機株式会社 樹脂シール中空型半導体装置の製造方法
JPH0737706A (ja) * 1993-07-19 1995-02-07 Murata Mfg Co Ltd 半導体セラミック素子
US5477009A (en) * 1994-03-21 1995-12-19 Motorola, Inc. Resealable multichip module and method therefore
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3435925B2 (ja) 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6531334B2 (en) * 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6753922B1 (en) 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
DE19983826T1 (de) * 1998-12-21 2002-03-07 Intel Corp Mit einem Fenster versehenes nicht-keramisches Gehäuse mit einem eingebetteten Rahmen
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US6214152B1 (en) * 1999-03-22 2001-04-10 Rjr Polymers, Inc. Lead frame moisture barrier for molded plastic electronic packages
US6448629B2 (en) * 1999-07-29 2002-09-10 International Business Machines Corporation Semiconductor device and method of making same
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
JP3430204B2 (ja) * 1999-10-27 2003-07-28 エヌ・アール・エス・テクノロジー株式会社 中空モールドパッケージ装置
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
US6384472B1 (en) * 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
EP1246235A1 (en) * 2001-03-26 2002-10-02 European Semiconductor Assembly (Eurasem) B.V. Method for encapsulating a chip having a sensitive surface
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6703700B2 (en) * 2001-10-12 2004-03-09 Cheng-Ho Hsu Semiconductor packaging structure
US6633005B2 (en) 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
ITMI20022467A1 (it) * 2002-11-20 2004-05-21 St Microelectronics Srl Processo per realizzare un transistore di selezione di byte per
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7033517B1 (en) 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US20060131709A1 (en) * 2004-12-21 2006-06-22 Caron Michael R Semiconductor die positioning system and a method of bonding a semiconductor die to a substrate
US7358119B2 (en) * 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
CN100517738C (zh) * 2005-07-15 2009-07-22 鸿富锦精密工业（深圳）有限公司 影像感测芯片的封装结构
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7282786B2 (en) * 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
EP1983567B1 (en) * 2006-02-03 2018-08-15 Mtex Matsumura Corporation Hollow package made of resin, and manufacturing method therefor
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
KR101496066B1 (ko) 2006-06-02 2015-03-02 히타치가세이가부시끼가이샤 광반도체소자 탑재용 패키지 및 이것을 이용한 광반도체장치
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
CN101589454B (zh) * 2006-12-12 2012-05-16 怡得乐Qlp公司 电子元件的塑料封装体
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP2010267954A (ja) * 2009-04-15 2010-11-25 Panasonic Corp 電子機器
EP2453724A4 (en) * 2009-07-06 2014-11-05 Fujikura Ltd CROSS-CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9478473B2 (en) * 2013-05-21 2016-10-25 Globalfoundries Inc. Fabricating a microelectronics lid using sol-gel processing
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
MY184608A (en) * 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
CN109427698B (zh) * 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法
US11945714B2 (en) 2020-07-30 2024-04-02 Stmicroelectronics S.R.L. Electronic device and corresponding method
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344745A (ja) * 1986-08-11 1988-02-25 Ibiden Co Ltd 電子部品搭載用基板
JPS6411356A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow package for semiconductor device

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
US3981074A (en) * 1974-08-23 1976-09-21 Nitto Electric Industrial Co., Ltd. Method for producing plastic base caps for split cavity type package semi-conductor units
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
JPS51138165A (en) * 1975-05-23 1976-11-29 Mitsubishi Electric Corp Package stracture for thermal resistance and shield
JPS529502A (en) * 1975-07-11 1977-01-25 Teijin Ltd Method of making printing plate
JPS5869174A (ja) * 1981-10-21 1983-04-25 Hitachi Ltd 固体撮像装置
JPS58106840A (ja) * 1981-12-18 1983-06-25 Hitachi Ltd 半導体装置およびその製造方法
JPS58148440A (ja) * 1982-02-27 1983-09-03 Toshiba Chem Corp プラスチツクｉｃチツプパツケ−ジ
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS59155160A (ja) * 1984-01-23 1984-09-04 Hitachi Ltd 樹脂封止型電子装置
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JPS61252652A (ja) * 1985-05-02 1986-11-10 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH061797B2 (ja) * 1986-02-19 1994-01-05 住友金属鉱山株式会社 リードフレームの製造方法
JPS6354756A (ja) * 1986-08-25 1988-03-09 Ibiden Co Ltd 電子部品搭載用基板
JPS63116462A (ja) * 1986-11-05 1988-05-20 Tomoegawa Paper Co Ltd 固体撮像装置のシ−リング方法
JPS63152159A (ja) * 1986-12-17 1988-06-24 Kyocera Corp 半導体パツケ−ジの製法
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
JPS63250846A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 面付実装用ｌｓｉプラスチツクパツケ−ジとその製造方法
JPS63308355A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 樹脂封止型半導体装置
CA1303248C (en) * 1987-06-30 1992-06-09 Hitoyuki Sakanoue Semiconductor heat dissipating apparatus
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
IT1221258B (it) * 1988-06-22 1990-06-27 Sgs Thomson Microelectronics Contenitore plastico a cavita' per dispositivi semiconduttore
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JPH02105545A (ja) * 1988-10-14 1990-04-18 Nec Corp 樹脂封止型半導体装置の製造方法
JPH02105542A (ja) * 1988-10-14 1990-04-18 Nec Corp 樹脂封止型半導体装置の製造方法
JP2585771B2 (ja) * 1988-12-16 1997-02-26 三菱電機株式会社 半導体装置の製造方法
JP2778107B2 (ja) * 1989-02-14 1998-07-23 三菱電機株式会社 集積回路のシールド構造
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
JPH03108744A (ja) * 1989-09-22 1991-05-08 Toshiba Corp 樹脂封止型半導体装置
JPH0760837B2 (ja) * 1990-03-13 1995-06-28 株式会社東芝 樹脂封止型半導体装置
JP2568752B2 (ja) * 1990-11-14 1997-01-08 松下電子工業株式会社 半導体装置
JPH06344745A (ja) * 1993-06-14 1994-12-20 Aisin Seiki Co Ltd サスペンション制御系の脱調検出装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6344745A (ja) * 1986-08-11 1988-02-25 Ibiden Co Ltd 電子部品搭載用基板
JPS6411356A (en) * 1987-07-06 1989-01-13 Sony Corp Hollow package for semiconductor device

Also Published As

Publication number Publication date
ATE186795T1 (de) 1999-12-15
CA2047486A1 (en) 1992-01-22
DE69131784D1 (de) 1999-12-23
EP0468379A3 (en) 1993-12-22
KR920003484A (ko) 1992-02-29
US5343076A (en) 1994-08-30
EP0468379A2 (en) 1992-01-29
DE69131784T2 (de) 2000-05-18
US6048754A (en) 2000-04-11
CA2047486C (en) 2002-03-05
EP0468379B1 (en) 1999-11-17

Similar Documents

Publication Publication Date Title
KR100250969B1 (ko) 반도체 장치 및 그의 제조방법
US5948991A (en) Semiconductor physical quantity sensor device having semiconductor sensor chip integrated with semiconductor circuit chip
EP0528684B1 (en) Thin type semiconductor device
EP0539555B1 (en) Arrangement for encasing a functional device, and a process for the production of same
KR0158868B1 (ko) 반도체장치
JPH0817957A (ja) 半導体素子およびその形成方法
KR100815740B1 (ko) 전자 소자의 에어 캐비티 패키지의 형성 방법
EP0883170A1 (en) Semiconductor device and method for manufacturing the same
KR20030087528A (ko) 고체 촬상소자 장착용 패키지
US7476811B2 (en) Semiconductor device and manufacturing method therefor
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPS5893358A (ja) 半導体装置
US7737544B2 (en) Sensor system having a substrate and a housing, and method for manufacturing a sensor system
JP2539111B2 (ja) 耐湿性の改良された半導体装置およびその製造方法
KR0157857B1 (ko) 반도체 패키지
JP2003158226A (ja) 半導体装置
JP2654035B2 (ja) 半導体ｉｃ装置
JP2003068970A (ja) 自動車用電子回路装置
KR0167388B1 (ko) 반도체장치
JPH0370163A (ja) 半導体装置
JPH0479256A (ja) 耐湿性および放熱性の改良された半導体装置およびその製造方法
JP2968988B2 (ja) 耐湿性および放熱性を同時に改良した半導体装置およびその製造方法
JP2539111C (ko)
JPH04176194A (ja) 電子部品パッケージのための放熱部材
JPH02271556A (ja) 半導体素子パツケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 12

EXPY Expiration of term