JPH02105542A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPH02105542A JPH02105542A JP63258483A JP25848388A JPH02105542A JP H02105542 A JPH02105542 A JP H02105542A JP 63258483 A JP63258483 A JP 63258483A JP 25848388 A JP25848388 A JP 25848388A JP H02105542 A JPH02105542 A JP H02105542A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- paste material
- semiconductor device
- resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000011347 resin Substances 0.000 claims abstract description 9
- 229920005989 resin Polymers 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 2
- 230000035939 shock Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract 1
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、樹脂封止型半導体装置の製造方法に関し、特
に半導体素子のダイボンディング方法に関する。
に半導体素子のダイボンディング方法に関する。
従来、金属製リードフレームのダイパッド部への半導体
素子のボンディングは、第4図に示すようにダイパッド
16上にペースト材15を塗布し、その上に半導体素子
14を載置し熱処理することにより硬化させることによ
り行なっていた。
素子のボンディングは、第4図に示すようにダイパッド
16上にペースト材15を塗布し、その上に半導体素子
14を載置し熱処理することにより硬化させることによ
り行なっていた。
上述した従来のダイボンディング方法においては、半導
体素子側面と樹脂界面は密着性が悪く、更にダイパッド
側面部については、実装時の熱ショックに対して内部応
力の集中が起り、ひいてはパッケージ本体にクラックを
生じ、半導体装置の耐湿性を低下させ信頼性上重要な欠
陥を与える原因となるという問題がある。また、これら
の欠陥を改善するためグイパッド側面及び半導体素子側
面部に特殊な樹脂を塗布するパッケージ構造も提案され
ているが、実用上効果的な塗布方法がないという欠点が
ある。
体素子側面と樹脂界面は密着性が悪く、更にダイパッド
側面部については、実装時の熱ショックに対して内部応
力の集中が起り、ひいてはパッケージ本体にクラックを
生じ、半導体装置の耐湿性を低下させ信頼性上重要な欠
陥を与える原因となるという問題がある。また、これら
の欠陥を改善するためグイパッド側面及び半導体素子側
面部に特殊な樹脂を塗布するパッケージ構造も提案され
ているが、実用上効果的な塗布方法がないという欠点が
ある。
本発明の半導体素子のグイボンディング方法は、リード
フレームのダイパッド部にペースト材を100μm〜2
00μm程度塗布し、その上に半導体素子を載置しスク
ライブすることによりペースト材を半導体素子の側面及
びダイパッド側面にも塗布するようにしたことを特徴と
する。
フレームのダイパッド部にペースト材を100μm〜2
00μm程度塗布し、その上に半導体素子を載置しスク
ライブすることによりペースト材を半導体素子の側面及
びダイパッド側面にも塗布するようにしたことを特徴と
する。
ここでペースト材の厚さを100〜200Atm程度と
限定したのは、200μm以上ではスクライブ時にチッ
プ上面にまでペースト材がはい上リボンディング不可能
になり、また耐湿性も低下することが考えられ、100
μm以下ではチップ側面部、ダイパッド側面部にペース
ト材を塗布するまでには致らず本発明の目的を達しえな
い。このようにしてペースト材をダイパッド側面、チッ
プ側面に塗布することにより実装時の熱ショックで生ず
るダイパッド部のエッチ及びチップのエツジ部に内部応
力が集中することを防ぎ、ひいてはパッケージクラック
の発生を防止し、耐湿性の向上が図られることになる。
限定したのは、200μm以上ではスクライブ時にチッ
プ上面にまでペースト材がはい上リボンディング不可能
になり、また耐湿性も低下することが考えられ、100
μm以下ではチップ側面部、ダイパッド側面部にペース
ト材を塗布するまでには致らず本発明の目的を達しえな
い。このようにしてペースト材をダイパッド側面、チッ
プ側面に塗布することにより実装時の熱ショックで生ず
るダイパッド部のエッチ及びチップのエツジ部に内部応
力が集中することを防ぎ、ひいてはパッケージクラック
の発生を防止し、耐湿性の向上が図られることになる。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例の縦断面図である。ペー
スト材5をダイパッド6に100〜200μm塗布し、
その上に半導体素子4を載置しスクライブすることによ
り半導体素子4.ダイパッド6の側面部にもペースト材
5を塗布している。熱処理によって硬化後、ボンディン
グワイヤー3で電気接続をとりモールド樹脂2で封止し
て半導体装置ができあがる。
スト材5をダイパッド6に100〜200μm塗布し、
その上に半導体素子4を載置しスクライブすることによ
り半導体素子4.ダイパッド6の側面部にもペースト材
5を塗布している。熱処理によって硬化後、ボンディン
グワイヤー3で電気接続をとりモールド樹脂2で封止し
て半導体装置ができあがる。
第2図は本発明によるダイボンディング方法と従来方法
とにより製品を製作し、赤外線リフローを施した後のパ
ッケージクラックの発生率の比較を行ったものである。
とにより製品を製作し、赤外線リフローを施した後のパ
ッケージクラックの発生率の比較を行ったものである。
従来方法で半導体素子をグイボンディングした場合、パ
ッケージ吸湿率で0.14%以降でクラックの発生がR
察された。また本発明による方法で製造した場合には、
0.17%の吸湿率までクラックの発生は観察されず、
実装時のクラック発生に対する許容できうる吸湿率が」
ニ昇する効果が得られた。
ッケージ吸湿率で0.14%以降でクラックの発生がR
察された。また本発明による方法で製造した場合には、
0.17%の吸湿率までクラックの発生は観察されず、
実装時のクラック発生に対する許容できうる吸湿率が」
ニ昇する効果が得られた。
第3図は本発明の第2の実施例の縦断面図である0本実
施例においては、ダイパッド10の周辺端部にのみペー
スト材8を塗布し、その後グイボンディングする方法を
特徴としている。この場合、ダイパッド中心部はマスク
等を施すか、またはダイパッド中心部に対応する箇所に
はノズルがないマルチディスペンスノズルを用いてダイ
パッド周辺端部にペースト材を塗布する方法をとる。こ
の実施例においても、ペースト材の厚さは100〜20
0μmが適切である。この実施例ではダイパッド周辺端
部にのみペースト材を塗布するためにペースト材の量を
節減でき、更にペースト材の厚さを容易にコントロール
できる利点がある。
施例においては、ダイパッド10の周辺端部にのみペー
スト材8を塗布し、その後グイボンディングする方法を
特徴としている。この場合、ダイパッド中心部はマスク
等を施すか、またはダイパッド中心部に対応する箇所に
はノズルがないマルチディスペンスノズルを用いてダイ
パッド周辺端部にペースト材を塗布する方法をとる。こ
の実施例においても、ペースト材の厚さは100〜20
0μmが適切である。この実施例ではダイパッド周辺端
部にのみペースト材を塗布するためにペースト材の量を
節減でき、更にペースト材の厚さを容易にコントロール
できる利点がある。
以上説明したように本発明は、半導体素子をグイボンデ
ィングする工程において、ペースト材を100〜200
μm程度ダイパッド部に塗布し、その上から半導体素子
を乗せてスクライブするという極めて実用性の高い方法
でダイパッド側面部及びチップ側面部にペースト材を塗
布することにより、実装時の熱ショックによるダイパッ
ド側面のエッチ部への応力集中を防ぎ、チップ側面をペ
ースト材で被うことにより、従来、樹脂との密着性の悪
いチップ側面部と樹脂との密着性を高め耐湿性を高める
効果がある。
ィングする工程において、ペースト材を100〜200
μm程度ダイパッド部に塗布し、その上から半導体素子
を乗せてスクライブするという極めて実用性の高い方法
でダイパッド側面部及びチップ側面部にペースト材を塗
布することにより、実装時の熱ショックによるダイパッ
ド側面のエッチ部への応力集中を防ぎ、チップ側面をペ
ースト材で被うことにより、従来、樹脂との密着性の悪
いチップ側面部と樹脂との密着性を高め耐湿性を高める
効果がある。
第1図は本発明の第1の実施例の縦断面図、第2図は本
発明により製造したモデルパッケージと従来工程で製造
したパッケージでのパッケージ吸湿率と赤外線リフロー
後のクラック発生率の関係を示したグラフ、第3図は本
発明の第2の実施例の縦断面図、第4図は従来例を示す
縦断面図である。 1.7.11・・・外部リード、2,12・・・モール
ド樹脂、3,13・・・ボンディングワイヤー、4゜9
.14・・・半導体素子、5,8.15・・・ペースト
r 7ト5−ミリード4 内転uイー=プ苧辷゛=トど
t−HF、?T唱 5契″″たμモJ ・示じか゛)
)7°7’r”−6:?’旨1パe・ン ドパあ( 因 ”y ”y ’J ”z”5胴:3(tJ/j 7す
遇ど困 7た郭9−ド゛ Q:Q−7,rゲ 9 “〒=4に丁5ジノ―辷2テ [O゛γU((更・・7ド j3困 f[升郭リード r4ヤ喘キ1乍敢)rW:t−
tし ト’¥1脂 t5 へo−,7、トイ
シfj5 バンア゛じq゛ワ千々j6 γ”r t(
0・・・F”り4図
発明により製造したモデルパッケージと従来工程で製造
したパッケージでのパッケージ吸湿率と赤外線リフロー
後のクラック発生率の関係を示したグラフ、第3図は本
発明の第2の実施例の縦断面図、第4図は従来例を示す
縦断面図である。 1.7.11・・・外部リード、2,12・・・モール
ド樹脂、3,13・・・ボンディングワイヤー、4゜9
.14・・・半導体素子、5,8.15・・・ペースト
r 7ト5−ミリード4 内転uイー=プ苧辷゛=トど
t−HF、?T唱 5契″″たμモJ ・示じか゛)
)7°7’r”−6:?’旨1パe・ン ドパあ( 因 ”y ”y ’J ”z”5胴:3(tJ/j 7す
遇ど困 7た郭9−ド゛ Q:Q−7,rゲ 9 “〒=4に丁5ジノ―辷2テ [O゛γU((更・・7ド j3困 f[升郭リード r4ヤ喘キ1乍敢)rW:t−
tし ト’¥1脂 t5 へo−,7、トイ
シfj5 バンア゛じq゛ワ千々j6 γ”r t(
0・・・F”り4図
Claims (1)
- 金属製リードフレームのダイパッド部にペースト材を用
いて半導体素子をダイボンディングしワイヤーボンディ
ングした後、モールド樹脂で封止する半導体装置の製造
方法において、ペースト材をダイパッド部に100μm
〜200μm塗布し、その上に半導体素子を載置しスク
ライブすることによりダイパッド側面部と半導体素子側
面部にペースト材を塗布することを特徴とする樹脂封止
型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258483A JPH02105542A (ja) | 1988-10-14 | 1988-10-14 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258483A JPH02105542A (ja) | 1988-10-14 | 1988-10-14 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02105542A true JPH02105542A (ja) | 1990-04-18 |
Family
ID=17320838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63258483A Pending JPH02105542A (ja) | 1988-10-14 | 1988-10-14 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02105542A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0468379A2 (en) * | 1990-07-21 | 1992-01-29 | Mitsui Petrochemical Industries, Ltd. | Semiconductor device having a package |
-
1988
- 1988-10-14 JP JP63258483A patent/JPH02105542A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0468379A2 (en) * | 1990-07-21 | 1992-01-29 | Mitsui Petrochemical Industries, Ltd. | Semiconductor device having a package |
US5343076A (en) * | 1990-07-21 | 1994-08-30 | Mitsui Petrochemical Industries, Ltd. | Semiconductor device with an airtight space formed internally within a hollow package |
US6048754A (en) * | 1990-07-21 | 2000-04-11 | Mitsui Chemicals, Inc. | Method of manufacturing a semiconductor device with an airtight space formed internally within a hollow package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02105542A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS5916357A (ja) | 半導体装置 | |
JPS5817646A (ja) | 半導体装置の製造方法 | |
JPH03105950A (ja) | 半導体集積回路のパッケージ | |
JPH0547988A (ja) | 半導体装置 | |
JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
JPH08115941A (ja) | 半導体装置 | |
JPH0637221A (ja) | 樹脂封止型半導体装置 | |
JPS6313337A (ja) | 半導体素子の実装方法 | |
JPS6123348A (ja) | 樹脂封止型半導体装置 | |
JP2533675B2 (ja) | 半導体装置及びその製造方法 | |
JPH01257361A (ja) | 樹脂封止型半導体装置 | |
JP2705983B2 (ja) | 半導体装置の製造方法 | |
JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2999639B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS63133537A (ja) | 半導体装置の製造方法 | |
JPS613438A (ja) | プラスチツク封止型ic | |
JPS60140832A (ja) | 半導体装置 | |
JPH07120728B2 (ja) | 半導体装置及びその製造方法 | |
JPS63254752A (ja) | 封止用キヤップとこの使用方法 | |
JPS62188347A (ja) | 半導体パツケ−ジ | |
JPS5943527A (ja) | 樹脂封止型電子部品の製造方法 | |
JPH02114552A (ja) | 半導体装置 | |
JPH01205539A (ja) | 半導体装置 | |
JPS61150225A (ja) | 半導体装置の製造方法 |