JPH07120728B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07120728B2 JPH07120728B2 JP62063706A JP6370687A JPH07120728B2 JP H07120728 B2 JPH07120728 B2 JP H07120728B2 JP 62063706 A JP62063706 A JP 62063706A JP 6370687 A JP6370687 A JP 6370687A JP H07120728 B2 JPH07120728 B2 JP H07120728B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- tip
- lead frame
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に係り、特にサイズの大きいチッ
プを小型・薄型のパッケージに搭載・実装するのに好適
な半導体装置及びその製造方法に関する。
プを小型・薄型のパッケージに搭載・実装するのに好適
な半導体装置及びその製造方法に関する。
［従来の技術］ 従来、LSIチップをプラスチックパッケージに搭載する
方法としては、パッケージの中央部にチップを搭載する
ためのチップ寸法大のタブが配置され、チップ４辺にボ
ンディングパッド部が配置されたチップを該タブ上に接
着・搭載し、リードフレームの先端部を該チップの４辺
方向に配置して、該パッド部と該リード先端部とを金線
で相互結線される構造をとってきた。
方法としては、パッケージの中央部にチップを搭載する
ためのチップ寸法大のタブが配置され、チップ４辺にボ
ンディングパッド部が配置されたチップを該タブ上に接
着・搭載し、リードフレームの先端部を該チップの４辺
方向に配置して、該パッド部と該リード先端部とを金線
で相互結線される構造をとってきた。
しかし、この構造では、チップとリードフレームの先端
部との距離を、金線が結線できる距離にまでとる必要が
あり、チップの端部とパッケージ端部との距離が大きく
なり、大きなチップを小さなパッケージに収納するには
不適であった。さらに、寸法の大きなタブがパッケージ
中央部に配置されているために、熱応力によるタブ下の
レジンの界面剥離と、それに伴うタブ下に向かうレジン
のクラックがしばしば経験され、温度サイクルや耐リフ
ロークラック試験の結果を満足させるために好適な構造
とは言えなかった。
部との距離を、金線が結線できる距離にまでとる必要が
あり、チップの端部とパッケージ端部との距離が大きく
なり、大きなチップを小さなパッケージに収納するには
不適であった。さらに、寸法の大きなタブがパッケージ
中央部に配置されているために、熱応力によるタブ下の
レジンの界面剥離と、それに伴うタブ下に向かうレジン
のクラックがしばしば経験され、温度サイクルや耐リフ
ロークラック試験の結果を満足させるために好適な構造
とは言えなかった。
この問題点に対処するため、特開昭60-167454号公報に
記載されているように、リードフレームの先端をすべて
チップの短辺側に配置し、タブをなくして、そのフレー
ム上に絶縁フィルムを接着し、そのフィルム上にチップ
をダイボンディングして、該チップのボンディングパッ
ド部とリード先端部とを金線で相互結線する。いわゆる
タブレスパッケージが提案されている。しかしこの方法
では、絶縁フィルムを張付ける工程が増えるためのコス
ト増大、およびワイヤボンディング時の絶縁フィルムの
熱膨張によりボンディング精度が劣化するので、それに
対処するためのボンディング位置認識と制御が必要とな
り、タクトタイムが増大するなどの不都合な点があっ
た。
記載されているように、リードフレームの先端をすべて
チップの短辺側に配置し、タブをなくして、そのフレー
ム上に絶縁フィルムを接着し、そのフィルム上にチップ
をダイボンディングして、該チップのボンディングパッ
ド部とリード先端部とを金線で相互結線する。いわゆる
タブレスパッケージが提案されている。しかしこの方法
では、絶縁フィルムを張付ける工程が増えるためのコス
ト増大、およびワイヤボンディング時の絶縁フィルムの
熱膨張によりボンディング精度が劣化するので、それに
対処するためのボンディング位置認識と制御が必要とな
り、タクトタイムが増大するなどの不都合な点があっ
た。
さらに、チップ長辺方向の寸法が大きいチップに対し
て、パッケージ長辺方向の寸法をさらに大きくとらなけ
れば金線を結線する際にチップ端部と金線とが接触する
ので、真の意味で大チップを搭載するのに好適な構造と
は言えなかった。
て、パッケージ長辺方向の寸法をさらに大きくとらなけ
れば金線を結線する際にチップ端部と金線とが接触する
ので、真の意味で大チップを搭載するのに好適な構造と
は言えなかった。
［発明が解決しようとする問題点］ 上記したように、チップの４辺にリードフレームの先端
を配置して、ワイヤボンディングにてボンディングパッ
ド部とを相互結線する従来の方法では、チップ端とパッ
ケージ端の距離は少なくとも1.2mm以上必要であり、大
チップを小さいパッケージに収納するための配慮がなさ
れていなかった。さらに、前記した特開昭60-167454号
公報に記載されているように、チップの短辺２辺側にリ
ードフレームの先端に配置して、フレーム上に絶縁フィ
ルムを設置し、チップの短辺２辺側に配置されたパッド
部と該リードフレームの先端部をワイヤボンディングに
て相互結線する、いわゆるタブレスパッケージには、生
産コストが増大するという不都合な点があった。
を配置して、ワイヤボンディングにてボンディングパッ
ド部とを相互結線する従来の方法では、チップ端とパッ
ケージ端の距離は少なくとも1.2mm以上必要であり、大
チップを小さいパッケージに収納するための配慮がなさ
れていなかった。さらに、前記した特開昭60-167454号
公報に記載されているように、チップの短辺２辺側にリ
ードフレームの先端に配置して、フレーム上に絶縁フィ
ルムを設置し、チップの短辺２辺側に配置されたパッド
部と該リードフレームの先端部をワイヤボンディングに
て相互結線する、いわゆるタブレスパッケージには、生
産コストが増大するという不都合な点があった。
本発明の目的は、チップ端とパッケージ端との距離を1.
0mm以下にして、大チップを小さいパッケージに収納す
ることにあり、あわせて絶縁フィルムの張り付けなどの
生産工数及びコストの増大のない、高信頼、低コストに
特徴のある半導体装置及びその製造方法を提供すること
にある。
0mm以下にして、大チップを小さいパッケージに収納す
ることにあり、あわせて絶縁フィルムの張り付けなどの
生産工数及びコストの増大のない、高信頼、低コストに
特徴のある半導体装置及びその製造方法を提供すること
にある。
［問題点を解決するための手段］ 上記目的は、対をなす２辺側にボンディングパッドを集
中して配置した半導体チップと、先端部を該半導体チッ
プのボンディングパッドに対向する位置に集中して配置
したリードフレームであって、該先端部へ至るリードの
一部は前記対をなす２辺とは異なる他の対をなす２辺側
より前記半導体チップと重なる領域内に入り、その他の
リードは前記半導体チップの対をなす２辺側より前記先
端部へ至り、かつ前記先端部に対してリードに段差を設
ける加工を施すことにより前記先端部が前記半導体チッ
プのボンディングパッドに接合する場合に前記先端部へ
至るリードが前記半導体チップと接触しないように成
し、前記先端部に施した金若しくは金メッキしたバン
プ、又は前記半導体チップのボンディングパッドに施し
た金バンプを介して前記先端部と前記半導体チップのボ
ンディングパッドとを一括してギャングボンディングす
るリードフレームと、前記半導体チップを封止する樹脂
とからなることを特徴とする半導体装置により達成され
る。
中して配置した半導体チップと、先端部を該半導体チッ
プのボンディングパッドに対向する位置に集中して配置
したリードフレームであって、該先端部へ至るリードの
一部は前記対をなす２辺とは異なる他の対をなす２辺側
より前記半導体チップと重なる領域内に入り、その他の
リードは前記半導体チップの対をなす２辺側より前記先
端部へ至り、かつ前記先端部に対してリードに段差を設
ける加工を施すことにより前記先端部が前記半導体チッ
プのボンディングパッドに接合する場合に前記先端部へ
至るリードが前記半導体チップと接触しないように成
し、前記先端部に施した金若しくは金メッキしたバン
プ、又は前記半導体チップのボンディングパッドに施し
た金バンプを介して前記先端部と前記半導体チップのボ
ンディングパッドとを一括してギャングボンディングす
るリードフレームと、前記半導体チップを封止する樹脂
とからなることを特徴とする半導体装置により達成され
る。
さらに上記目的は、リードフレームの先端部を全て半導
体チップの対をなす２辺側に集中して配置したボンディ
ングパッドに対向する位置に集中させ、該リードフレー
ムの一部のリードは前記対をなす２辺とは異なる他の対
をなす２辺側より前記半導体チップと重なる領域内に入
って前記先端部へ至り、その他のリードは前記半導体チ
ップの対をなす２辺側より前記先端部へ至り、かつ前記
先端部に対して前記リードに段差を設ける加工を施すこ
とにより前記先端部が前記半導体チップのボンディング
パッドに接合する際に前記リードが前記半導体チップと
接触しないように成すリードフレームの加工工程と、前
記リードフレームの先端部、又は前記半導体チップのボ
ンディングパッドにバンプを形成する工程と、対をなす
２辺側にボンディングパッドを集中して配置した前記半
導体チップと前記リードフレームとをギャングボンディ
ングする工程と、該半導体チップを樹脂封止する工程と
を有することを特徴とする半導体装置の製造方法により
達成される。
体チップの対をなす２辺側に集中して配置したボンディ
ングパッドに対向する位置に集中させ、該リードフレー
ムの一部のリードは前記対をなす２辺とは異なる他の対
をなす２辺側より前記半導体チップと重なる領域内に入
って前記先端部へ至り、その他のリードは前記半導体チ
ップの対をなす２辺側より前記先端部へ至り、かつ前記
先端部に対して前記リードに段差を設ける加工を施すこ
とにより前記先端部が前記半導体チップのボンディング
パッドに接合する際に前記リードが前記半導体チップと
接触しないように成すリードフレームの加工工程と、前
記リードフレームの先端部、又は前記半導体チップのボ
ンディングパッドにバンプを形成する工程と、対をなす
２辺側にボンディングパッドを集中して配置した前記半
導体チップと前記リードフレームとをギャングボンディ
ングする工程と、該半導体チップを樹脂封止する工程と
を有することを特徴とする半導体装置の製造方法により
達成される。
［作用］ 本発明によれば、チップ上のボンディングパッド部がチ
ップの端部に沿って配置され、バンプを介してエッチン
グフレーム先端部を直接チップの端部のみで接合する構
造をとるためにチップ端部とパッケージ端部との距離を
1.0mm以下に設計できる。
ップの端部に沿って配置され、バンプを介してエッチン
グフレーム先端部を直接チップの端部のみで接合する構
造をとるためにチップ端部とパッケージ端部との距離を
1.0mm以下に設計できる。
またエッチングフレームの先端部はあらかじめプレス加
工によってギャルウィング状に段差加工を施した後にチ
ップとバンプを介して接合されるか、又はエッチングフ
レームの厚さを制御して、リードフレームとチップ表面
は接触しないように構成されているから、絶縁フィルム
張り付けなどの工程が必要でなく、工数が少なくてす
む。
工によってギャルウィング状に段差加工を施した後にチ
ップとバンプを介して接合されるか、又はエッチングフ
レームの厚さを制御して、リードフレームとチップ表面
は接触しないように構成されているから、絶縁フィルム
張り付けなどの工程が必要でなく、工数が少なくてす
む。
また、ウエハー上でギャングボンディングのためのバン
プ形成をすると、チップのコストは高くつくが、エッチ
ングフレーム上にレジスト処理した後にメッキ処理にて
フレーム先端部にバンプを形成し、ギャングボンディン
グすることにより、ボンディングパッドがAl膜の通常の
LSIチップを使うことができ、トータルコストが低減で
きる。
プ形成をすると、チップのコストは高くつくが、エッチ
ングフレーム上にレジスト処理した後にメッキ処理にて
フレーム先端部にバンプを形成し、ギャングボンディン
グすることにより、ボンディングパッドがAl膜の通常の
LSIチップを使うことができ、トータルコストが低減で
きる。
また、エッチングフレームを使うことによって、接続す
べきフレーム先端部を100μｍ幅以下にまで細く設計で
き、ギャルウィング状に段差加工を施すので、その弾性
によってチップとリードフレームとの熱膨張係数差によ
る応力が緩和できる。バンプをAu（金）、リードフレー
ム材をSn/Niめっきとした銅としたとき、その接合強度
は50g/接点と測定され、通常のAlパッドと金ワイヤの接
続強度より約１桁も強度が高く、製品の耐温度サイクル
性は従来のワイヤボンディング品に比べて劣らない。
べきフレーム先端部を100μｍ幅以下にまで細く設計で
き、ギャルウィング状に段差加工を施すので、その弾性
によってチップとリードフレームとの熱膨張係数差によ
る応力が緩和できる。バンプをAu（金）、リードフレー
ム材をSn/Niめっきとした銅としたとき、その接合強度
は50g/接点と測定され、通常のAlパッドと金ワイヤの接
続強度より約１桁も強度が高く、製品の耐温度サイクル
性は従来のワイヤボンディング品に比べて劣らない。
また、エッチングフレームを使うので、プレス加工フレ
ームのようにエッジ部にバリがなく、温度サイクルある
いは製品のはんだリフロー時にエッジ部から発生するレ
ジンクラックの不良率を低減できる。
ームのようにエッジ部にバリがなく、温度サイクルある
いは製品のはんだリフロー時にエッジ部から発生するレ
ジンクラックの不良率を低減できる。
さらに、ハーフエッチフレームを使うことによって、段
差加工をしなくとも、チップとフレームとは接触しない
構造がとれる。この場合、ハーフエッチフレームの先端
をプレス加工によりバンプ状にもり上げ、その上に薄い
Auメッキを施し、通常のLSIチップのパッド部と弾性率
の小さい接着剤で接着・接合することによって、低コス
トでかつチップとフレームとの熱膨張差による熱応力の
小さい接合が実現できる。さらに低コスト化をはかるた
めには、フレーム先端部のAuメッキを省略して、通常の
ダイボンディングに使用するAgペーストで接続してもよ
い。
差加工をしなくとも、チップとフレームとは接触しない
構造がとれる。この場合、ハーフエッチフレームの先端
をプレス加工によりバンプ状にもり上げ、その上に薄い
Auメッキを施し、通常のLSIチップのパッド部と弾性率
の小さい接着剤で接着・接合することによって、低コス
トでかつチップとフレームとの熱膨張差による熱応力の
小さい接合が実現できる。さらに低コスト化をはかるた
めには、フレーム先端部のAuメッキを省略して、通常の
ダイボンディングに使用するAgペーストで接続してもよ
い。
［実施例］ ［実施例−１］ 以下、本発明の一実施例を第１図により説明する。第１
図に示したように、Ni/SnめっきされたCuリードフレー
ム１には、従来のリードフレーム形状とは違い、チップ
を搭載するタブをなくす。また、リードフレームの先端
部を、対をなす２辺側にボンディングパッドを集中して
配置した半導体チップのボンディングパッドに対向する
位置に集中して配置し、該先端部へ至るリードの一部が
前記対をなす２辺とは異なる他の対をなす２辺側より前
記半導体チップと重なる領域内に入って前記先端部に至
り、その他のリードは前記半導体チップの対をなす２辺
の周囲より前記先端部へ至る構造をとる。
図に示したように、Ni/SnめっきされたCuリードフレー
ム１には、従来のリードフレーム形状とは違い、チップ
を搭載するタブをなくす。また、リードフレームの先端
部を、対をなす２辺側にボンディングパッドを集中して
配置した半導体チップのボンディングパッドに対向する
位置に集中して配置し、該先端部へ至るリードの一部が
前記対をなす２辺とは異なる他の対をなす２辺側より前
記半導体チップと重なる領域内に入って前記先端部に至
り、その他のリードは前記半導体チップの対をなす２辺
の周囲より前記先端部へ至る構造をとる。
リードフレームの先端部は第２図の断面図に示されてい
るようにギャルウィング状に段差加工を施し、前記半導
体チップの短対をなす２辺側に配置された金バンプ付の
ボンディングパッド部３と熱プレスのTAB用インナーボ
ンダで一括にギャングボンディングして、接合した。そ
の詳細な断面図を第３図に示した。段差加工の施された
リードフレーム１は、金バンプを介してボンディングパ
ッド部のAl/Ti/Pd3層、６と接合される。その後、従来
のトランスファモールド法によって球形石英フィラ入り
エポキシレジン４で樹脂封止した。その後、通常のプロ
セスである、２次キュア、リード切断・成形、はんだデ
ィップ工程を経て、パッケージを製作した。
るようにギャルウィング状に段差加工を施し、前記半導
体チップの短対をなす２辺側に配置された金バンプ付の
ボンディングパッド部３と熱プレスのTAB用インナーボ
ンダで一括にギャングボンディングして、接合した。そ
の詳細な断面図を第３図に示した。段差加工の施された
リードフレーム１は、金バンプを介してボンディングパ
ッド部のAl/Ti/Pd3層、６と接合される。その後、従来
のトランスファモールド法によって球形石英フィラ入り
エポキシレジン４で樹脂封止した。その後、通常のプロ
セスである、２次キュア、リード切断・成形、はんだデ
ィップ工程を経て、パッケージを製作した。
［実施例−２］ 第１図で示された如くの平面形状、つまり搭載する半導
体チップのボンディングパッド部に対応した形状に、エ
ッチングフレームをエッチング加工し、その後、150μ
ｍ厚のエッチング銅フレームを、先端部を除いてハーフ
エッチし、板厚75μｍとした。その後、レジスト処理を
経て、フレーム先端部のみに金メッキしてバンプを形成
した。その後、所定のNi/Snめっきを施し、上面図が第
１図の形状のフレーム１を得た。実施例−１と同様に、
ボンディングパッドが対をなす２辺側に配置された前記
半導体チップ２（ボンディングパッド材質はAl）と上記
エッチングフレーム１とを、TAB用インナーボンディン
グで一括にギャングボンディングした。ボンディング部
３の詳細を第４図に示す。フレーム側９に形成された金
バンプは通常のAlパッド10と接合され、ハーフエッチに
より板厚が75μｍとなっているので、半導体チップ組立
て後もリードフレームと半導体チップ表面とは接触して
いなかった。その後、通常の工程のトランスファーモー
ルド工程、リード切断・成形、半田ディップ工程を経
て、パッケージを製作した。
体チップのボンディングパッド部に対応した形状に、エ
ッチングフレームをエッチング加工し、その後、150μ
ｍ厚のエッチング銅フレームを、先端部を除いてハーフ
エッチし、板厚75μｍとした。その後、レジスト処理を
経て、フレーム先端部のみに金メッキしてバンプを形成
した。その後、所定のNi/Snめっきを施し、上面図が第
１図の形状のフレーム１を得た。実施例−１と同様に、
ボンディングパッドが対をなす２辺側に配置された前記
半導体チップ２（ボンディングパッド材質はAl）と上記
エッチングフレーム１とを、TAB用インナーボンディン
グで一括にギャングボンディングした。ボンディング部
３の詳細を第４図に示す。フレーム側９に形成された金
バンプは通常のAlパッド10と接合され、ハーフエッチに
より板厚が75μｍとなっているので、半導体チップ組立
て後もリードフレームと半導体チップ表面とは接触して
いなかった。その後、通常の工程のトランスファーモー
ルド工程、リード切断・成形、半田ディップ工程を経
て、パッケージを製作した。
［実施例−３］ 150μｍ厚のエッチング銅フレームを、先端部すなわち
半導体チップのボンディングパッド部と接続する部分を
除いてハーフエッチし、板厚75μｍとした。その後、プ
レス加工によってフレーム先端部を第５図に断面を示す
ようにバンプ状に中央部を約30μｍ盛り上げた。その
後、全面にNi/Snめっきを施し、先端バンプに部分Auめ
っき（約３μｍ）して、フレーム１を得た。ボンディン
グパッド10がチップの短辺側の２辺に配置されたチップ
をフェィスダウンにして、上記フレーム先端部に弾性率
の低いゴム状シリコン系接着剤（熱硬化型）を滴下し、
TAB用インナーボンダの熱プレスで一括に接着した。そ
の後、所定の２次キュアを実施し［実施例−１］と同じ
工程を経て、パッケージを製作した。
半導体チップのボンディングパッド部と接続する部分を
除いてハーフエッチし、板厚75μｍとした。その後、プ
レス加工によってフレーム先端部を第５図に断面を示す
ようにバンプ状に中央部を約30μｍ盛り上げた。その
後、全面にNi/Snめっきを施し、先端バンプに部分Auめ
っき（約３μｍ）して、フレーム１を得た。ボンディン
グパッド10がチップの短辺側の２辺に配置されたチップ
をフェィスダウンにして、上記フレーム先端部に弾性率
の低いゴム状シリコン系接着剤（熱硬化型）を滴下し、
TAB用インナーボンダの熱プレスで一括に接着した。そ
の後、所定の２次キュアを実施し［実施例−１］と同じ
工程を経て、パッケージを製作した。
［実施例−４］ 150μｍ厚のエッチング銅フレームを先端部すなわち半
導体チップのボンディングパッド部と接続する部分の除
いてハーフエッチし、板厚75μｍとした。その後、プレ
ス加工によってフレーム先端中央部をパンチしてバンプ
状に約30μｍ盛り上げた。その後、全面にNi/Snめっき
を施して、フレーム１を得た。ボンディングパッド10が
半導体チップの対をなす２辺側に配置された半導体チッ
プをフェイスダウンにして、上記フレーム先端部に、弾
性率が低く、かつAg粉が分散されたシリコンゴム系Agペ
ースト材を滴下し、TAB用インナーボンダの熱プレスで
一括に接着した。所定の２次キュアを実施したのち、
［実施例−１］と同じ工程を経て、パッケージを製作し
た。（モールド時はフェイスアップ） ［実施例−１］〜［実施例−４］ともに、半導体チップ
の対をなす２辺側にボンディング部を集中して配置し、
リードフレームの先端部を該半導体チップのボンディン
グパッドに対向する位置に配置して、リードの一部は前
記対をなす２辺とは異なる他の対をなす２辺側より前記
半導体チップと重なる領域内に入り、該先端部へ至る構
造としたので、半導体チップの前記対をなす２辺とは異
なる他の対をなす２辺側の端部と、パッケージ端部との
距離が0.5mmに実装できた。［実施例−１］〜［実施例
−４］で得た試作品を−55℃〜150℃の各30分温度サイ
クル試験を実施した結果、いずれも1000サイクルまで断
線が認められず標準ワイヤボンディング品と比較して差
が認められなかった。
導体チップのボンディングパッド部と接続する部分の除
いてハーフエッチし、板厚75μｍとした。その後、プレ
ス加工によってフレーム先端中央部をパンチしてバンプ
状に約30μｍ盛り上げた。その後、全面にNi/Snめっき
を施して、フレーム１を得た。ボンディングパッド10が
半導体チップの対をなす２辺側に配置された半導体チッ
プをフェイスダウンにして、上記フレーム先端部に、弾
性率が低く、かつAg粉が分散されたシリコンゴム系Agペ
ースト材を滴下し、TAB用インナーボンダの熱プレスで
一括に接着した。所定の２次キュアを実施したのち、
［実施例−１］と同じ工程を経て、パッケージを製作し
た。（モールド時はフェイスアップ） ［実施例−１］〜［実施例−４］ともに、半導体チップ
の対をなす２辺側にボンディング部を集中して配置し、
リードフレームの先端部を該半導体チップのボンディン
グパッドに対向する位置に配置して、リードの一部は前
記対をなす２辺とは異なる他の対をなす２辺側より前記
半導体チップと重なる領域内に入り、該先端部へ至る構
造としたので、半導体チップの前記対をなす２辺とは異
なる他の対をなす２辺側の端部と、パッケージ端部との
距離が0.5mmに実装できた。［実施例−１］〜［実施例
−４］で得た試作品を−55℃〜150℃の各30分温度サイ
クル試験を実施した結果、いずれも1000サイクルまで断
線が認められず標準ワイヤボンディング品と比較して差
が認められなかった。
［発明の効果］ 本発明によれば、チップの端部とパッケージ端部との距
離を1.0mm以下に設計できるので、大きなチップを小さ
なパッケージに実装できる効果がある。
離を1.0mm以下に設計できるので、大きなチップを小さ
なパッケージに実装できる効果がある。
さらに、チップ表面とフレームとは接触しないように、
パッド部とフレームとが一括にギャングボンディングさ
れるので、絶縁膜をはりつける工程やダイボンディング
工程が省略でき、効率よく生産できる。
パッド部とフレームとが一括にギャングボンディングさ
れるので、絶縁膜をはりつける工程やダイボンディング
工程が省略でき、効率よく生産できる。
第１図は、本発明の一実施例を示す上面透視図、第２図
は第１図の縦断面図、第３図はチップとフレーム先端と
の接合部の拡大断面図、第４図はバンプをフレーム先端
部に形成した実施例を示す接合部の拡大断面図、第５図
はフレーム先端部をプレス加工によって盛り上げた後、
Auめっきしたフレームとパッド部を軟質接着で接合した
実施例を示す接合部の断面図である。 １……リードフレーム、２……半導体チップ、３……ボ
ンディング部、４……モールドレジン、５……Si、６…
…Al/Ti/Pd3層パッド、７……パッシベーション膜、８
……Auバンプ、９……ハーフエッチフレーム、10……Al
パッド、11……Auめっき、12……軟質接着剤。
は第１図の縦断面図、第３図はチップとフレーム先端と
の接合部の拡大断面図、第４図はバンプをフレーム先端
部に形成した実施例を示す接合部の拡大断面図、第５図
はフレーム先端部をプレス加工によって盛り上げた後、
Auめっきしたフレームとパッド部を軟質接着で接合した
実施例を示す接合部の断面図である。 １……リードフレーム、２……半導体チップ、３……ボ
ンディング部、４……モールドレジン、５……Si、６…
…Al/Ti/Pd3層パッド、７……パッシベーション膜、８
……Auバンプ、９……ハーフエッチフレーム、10……Al
パッド、11……Auめっき、12……軟質接着剤。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 元 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭55−110051（ＪＰ，Ａ) 特開 昭52−60572（ＪＰ，Ａ)
Claims (6)
- 【請求項１】対をなす２辺側にボンディングパッドを集
中して配置した半導体チップと、 先端部を該半導体チップのボンディングパッドに対向す
る位置に集中して配置したリードフレームであって、該
先端部へ至るリードの一部は前記対をなす２辺とは異な
る他の対をなす２辺側より前記半導体チップと重なる領
域内に入り、その他のリードは前記半導体チップの対を
なす２辺側より前記先端部へ至り、かつ前記先端部に対
してリードに段差を設ける加工を施すことにより前記先
端部が前記半導体チップのボンディングパッドに接合す
る場合に前記先端部へ至るリードが前記半導体チップと
接触しないように成し、前記先端部に施した金若しくは
金メッキしたバンプ、又は前記半導体チップのボンディ
ングパッドに施した金バンプを介して前記先端部と前記
半導体チップのボンディングパッドとを一括してギャン
グボンディングするリードフレームと、 前記半導体チップを封止する樹脂とからなることを特徴
とする半導体装置。 - 【請求項２】リードフレームの先端部を全て半導体チッ
プの対をなす２辺側に集中して配置したボンディングパ
ッドに対向する位置に集中させ、該リードフレームの一
部のリードは前記対をなす２辺とは異なる他の対をなす
２辺側より前記半導体チップと重なる領域内に入って前
記先端部へ至り、その他のリードは前記半導体チップの
対をなす２辺側より前記先端部へ至り、かつ前記先端部
に対して前記リードに段差を設ける加工を施すことによ
り前記先端部が前記半導体チップのボンディングパッド
に接合する際に前記リードが前記半導体チップと接触し
ないように成すリードフレームの加工工程と、 前記リードフレームの先端部、又は前記半導体チップの
ボンディングパッドにバンプを形成する工程と、 対をなす２辺側にボンディングパッドを集中して配置し
た前記半導体チップと前記リードフレームとをギャング
ボンディングする工程と、 該半導体チップを樹脂封止する工程と を有することを特徴とする半導体装置の製造方法。 - 【請求項３】特許請求の範囲第２項に記載の前記リード
フレームの先端部と、前記半導体チップと重なる領域に
入るリード部分とに段差を設ける加工が、前記半導体チ
ップと重なるリード部分の前記半導体チップと対向する
面をエッチング加工により、フレームの厚さを減らす加
工である半導体装置の製造方法。 - 【請求項４】特許請求の範囲第２項に記載の前記リード
フレームの先端部と、前記半導体チップと重なる領域に
入るリード部分とに段差を設ける加工が、前記リードフ
レームの先端部が、前記リードフレームの前記半導体チ
ップと重なるリード部分に対して、ギャルウィング状に
段差を施す加工である半導体装置の製造方法。 - 【請求項５】特許請求の範囲第２項に記載のバンプを形
成する工程が、前記リードフレームの先端部をプレス加
工によってバンプ状に中央部を盛り上げ、その後金めっ
きを施す工程である半導体装置の製造方法。 - 【請求項６】特許請求の範囲第２項に記載のバンプを形
成する工程が、前記半導体チップのボンディングパッド
部に金バンプを付加する工程である半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063706A JPH07120728B2 (ja) | 1987-03-20 | 1987-03-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063706A JPH07120728B2 (ja) | 1987-03-20 | 1987-03-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63232360A JPS63232360A (ja) | 1988-09-28 |
| JPH07120728B2 true JPH07120728B2 (ja) | 1995-12-20 |
Family
ID=13237085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063706A Expired - Fee Related JPH07120728B2 (ja) | 1987-03-20 | 1987-03-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120728B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070225A (ja) * | 1996-08-27 | 1998-03-10 | Nippon Steel Corp | 電子部品用基板の部分メッキ方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5260572A (en) * | 1975-11-14 | 1977-05-19 | Seiko Instr & Electronics Ltd | Production of lead frame |
| JPS55110051A (en) * | 1979-02-15 | 1980-08-25 | Nec Corp | Lead frame and semiconductor device |
-
1987
- 1987-03-20 JP JP62063706A patent/JPH07120728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63232360A (ja) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| JP2546192B2 (ja) | フィルムキャリア半導体装置 | |
| US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2008160148A (ja) | 電子パッケージの形成方法 | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JP3638750B2 (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| JPH07120728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0345542B2 (ja) | ||
| JP2005142452A (ja) | 半導体装置及びその製造方法 | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| JP2000031367A (ja) | 半導体装置及びその製造方法 | |
| JP3434226B2 (ja) | 固定リードフレームおよびその製造方法 | |
| JP2564595B2 (ja) | 半導体装置の製造方法 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JPH06209062A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |