JPH06209062A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH06209062A JPH06209062A JP5002217A JP221793A JPH06209062A JP H06209062 A JPH06209062 A JP H06209062A JP 5002217 A JP5002217 A JP 5002217A JP 221793 A JP221793 A JP 221793A JP H06209062 A JPH06209062 A JP H06209062A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- frame
- lead
- semiconductor device
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＬＢ方式により半導体チップとリードフレ
ームを接続し、樹脂封止する半導体装置に関し、半導体
チップの変位と、インナーリードの変形を生じない半導
体装置を得る。 【構成】 半導体チップ１と、前記半導体チップ１のパ
ッド８に接続されたインナーリード３とを上面と下面か
ら保護板７で覆い、樹脂封止する。
ームを接続し、樹脂封止する半導体装置に関し、半導体
チップの変位と、インナーリードの変形を生じない半導
体装置を得る。 【構成】 半導体チップ１と、前記半導体チップ１のパ
ッド８に接続されたインナーリード３とを上面と下面か
ら保護板７で覆い、樹脂封止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法に関し、特にインナー・リード・ボンディング方式
（ＩＬＢ方式）で半導体チップのパッドとリードフレー
ムのインナーリードとを接続し、樹脂封止する半導体装
置に関する。
法に関し、特にインナー・リード・ボンディング方式
（ＩＬＢ方式）で半導体チップのパッドとリードフレー
ムのインナーリードとを接続し、樹脂封止する半導体装
置に関する。
【０００２】
【従来の技術】リードフレームと半導体チップを接続
し、樹脂封止することによりパッケージを形成する半導
体装置において、半導体装置の小型化、薄型化を目的と
して、半導体チップ上のパッドとリードフレームのイン
ナーリードをＩＬＢ方式により接続する半導体装置があ
る。
し、樹脂封止することによりパッケージを形成する半導
体装置において、半導体装置の小型化、薄型化を目的と
して、半導体チップ上のパッドとリードフレームのイン
ナーリードをＩＬＢ方式により接続する半導体装置があ
る。
【０００３】この様な半導体装置を図５に示す。図中１
は半導体チップ、２はリードフレーム、３はインナーリ
ード、４はアウターリード、８はパッド、９はバンプ、
１０はパッケージである。この様な半導体装置では、半
導体チップ１とリードフレーム２を接続する為に、半導
体チップ１のパッド８上にはＡｕボール等のバンプ９が
設けられ、リードフレーム２のインナーリード３にはＳ
ｎメッキかＡｕメッキが施される。
は半導体チップ、２はリードフレーム、３はインナーリ
ード、４はアウターリード、８はパッド、９はバンプ、
１０はパッケージである。この様な半導体装置では、半
導体チップ１とリードフレーム２を接続する為に、半導
体チップ１のパッド８上にはＡｕボール等のバンプ９が
設けられ、リードフレーム２のインナーリード３にはＳ
ｎメッキかＡｕメッキが施される。
【０００４】接続にはボンデイングツールが用いられ、
リードフレーム２のインナーリード３をボンデンィング
ツールによりバンプ９の設けられた半導体チップ１のパ
ッド８に加熱加圧することにより、Ａｕ・Ｓｎの共晶合
金か、Ａｕ・Ａｕの熱圧着により接続される。半導体チ
ップ１を接続したリードフレーム２は、モールド成形用
金型に入れられ、トランスファモールドにより樹脂封止
される。封止樹脂には、エポキシ系樹脂等の熱硬化性樹
脂が用いられる。
リードフレーム２のインナーリード３をボンデンィング
ツールによりバンプ９の設けられた半導体チップ１のパ
ッド８に加熱加圧することにより、Ａｕ・Ｓｎの共晶合
金か、Ａｕ・Ａｕの熱圧着により接続される。半導体チ
ップ１を接続したリードフレーム２は、モールド成形用
金型に入れられ、トランスファモールドにより樹脂封止
される。封止樹脂には、エポキシ系樹脂等の熱硬化性樹
脂が用いられる。
【０００５】樹脂封止の後、ダムバーカット、アウター
リード４の形成によりリードフレーム２のアウターリー
ド４を回路基板等に搭載できる状態に加工し、半導体装
置とする。
リード４の形成によりリードフレーム２のアウターリー
ド４を回路基板等に搭載できる状態に加工し、半導体装
置とする。
【０００６】
【発明が解決しようとする課題】上述した様な従来の半
導体装置では、リードフレームのインナーリードの先端
をバンプにより半導体チップのパッドに接続し、半導体
チップをインナーリードで支えただけの状態でトランス
ファモールドを行っている。そのため、トランスファモ
ールドの際の樹脂の流れによる圧力でインナーリードが
変形し、半導体チップのモールドされる位置が大きく変
位して半導体チップの封止が不完全になるという問題が
生じる。
導体装置では、リードフレームのインナーリードの先端
をバンプにより半導体チップのパッドに接続し、半導体
チップをインナーリードで支えただけの状態でトランス
ファモールドを行っている。そのため、トランスファモ
ールドの際の樹脂の流れによる圧力でインナーリードが
変形し、半導体チップのモールドされる位置が大きく変
位して半導体チップの封止が不完全になるという問題が
生じる。
【０００７】また、樹脂の圧力によりインナーリード同
士が接触して短絡したり、インナーリード先端と半導体
チップのパッドの剥離が生じ、半導体チップとインナー
リードの接続が不完全になったりしてしまう。この様な
半導体装置は、半導体チップを樹脂で封止した構造をし
ているので、半導体チップの発生する熱を効率良くパッ
ケージ外部に発散できないという問題もある。
士が接触して短絡したり、インナーリード先端と半導体
チップのパッドの剥離が生じ、半導体チップとインナー
リードの接続が不完全になったりしてしまう。この様な
半導体装置は、半導体チップを樹脂で封止した構造をし
ているので、半導体チップの発生する熱を効率良くパッ
ケージ外部に発散できないという問題もある。
【０００８】本発明では、上述の様な問題点を解決する
ために、半導体チップの変位やインナーリードの変形を
防止した、放熱性の良好なＩＬＢ方式による樹脂封止型
の半導体装置を得ることを目的とする。
ために、半導体チップの変位やインナーリードの変形を
防止した、放熱性の良好なＩＬＢ方式による樹脂封止型
の半導体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置にお
いては、半導体チップ１のパッド８に接続されたインナ
ーリード３と、前記インナーリード３と前記半導体チッ
プ１とを前記半導体チップ１の上面側及び下面側から覆
うように設けられた保護板７と、前記半導体チップ１と
インナーリード３と保護板７を樹脂封止するパッケージ
１０とを有することを特徴とする。
いては、半導体チップ１のパッド８に接続されたインナ
ーリード３と、前記インナーリード３と前記半導体チッ
プ１とを前記半導体チップ１の上面側及び下面側から覆
うように設けられた保護板７と、前記半導体チップ１と
インナーリード３と保護板７を樹脂封止するパッケージ
１０とを有することを特徴とする。
【００１０】また、前記保護板７に凹部１１と凸部１２
が形成されており、前記凸部１２により前記半導体チッ
プ１の上面と下面が絶縁物１６を介して挟み込まれ、固
定されていることを特徴とする。さらに、前記保護板７
の少なくとも一方の凹部１１が、前記パッケージ１０表
面に露出していることを特徴とする。
が形成されており、前記凸部１２により前記半導体チッ
プ１の上面と下面が絶縁物１６を介して挟み込まれ、固
定されていることを特徴とする。さらに、前記保護板７
の少なくとも一方の凹部１１が、前記パッケージ１０表
面に露出していることを特徴とする。
【００１１】また、電源に接続されているインナーリー
ド３の先端が、前記保護板７に接続されていることを特
徴とする。本発明の半導体装置の製造方法においては、
半導体チップ１のパッド８にリードフレーム２のインナ
ーリード３を接続する工程と、前記リードフレーム２を
上面と下面から上部保護フレーム５と下部保護フレーム
６により挟み込み、前記上部保護フレーム５と下部保護
フレーム６の前記半導体チップ１を挟み込む部分に形成
された保護板７により、前記リードフレーム２のインナ
ーリード３と前記半導体チップ１を覆う工程と、前記リ
ードフレーム２と前記上部保護フレーム５と下部保護フ
レーム６を樹脂封止する工程とを有することを特徴とす
る。
ド３の先端が、前記保護板７に接続されていることを特
徴とする。本発明の半導体装置の製造方法においては、
半導体チップ１のパッド８にリードフレーム２のインナ
ーリード３を接続する工程と、前記リードフレーム２を
上面と下面から上部保護フレーム５と下部保護フレーム
６により挟み込み、前記上部保護フレーム５と下部保護
フレーム６の前記半導体チップ１を挟み込む部分に形成
された保護板７により、前記リードフレーム２のインナ
ーリード３と前記半導体チップ１を覆う工程と、前記リ
ードフレーム２と前記上部保護フレーム５と下部保護フ
レーム６を樹脂封止する工程とを有することを特徴とす
る。
【００１２】また、前記リードフレーム２の電源に接続
されているインナーリード３の先端を、前記下部保護フ
レーム６の保護板７に接続する工程を有することを特徴
とする。
されているインナーリード３の先端を、前記下部保護フ
レーム６の保護板７に接続する工程を有することを特徴
とする。
【００１３】
【作用】本発明による半導体装置では、半導体チップを
接続したリードフレームを上部保護フレーム、下部保護
フレームで挟み込み、上部保護フレーム、下部保護フレ
ームの保護板で半導体チップとインナーリードを覆う構
造をしている。そのため、トランスファモールドの際の
樹脂の流れによる圧力が、半導体チップと半導体チップ
に接続されたリードフレームに直接かかることがなく、
インナーリードの変形や短絡、インナーリードと半導体
チップのパッドの接続部分の剥離、半導体チップの変位
を防ぐことができる。
接続したリードフレームを上部保護フレーム、下部保護
フレームで挟み込み、上部保護フレーム、下部保護フレ
ームの保護板で半導体チップとインナーリードを覆う構
造をしている。そのため、トランスファモールドの際の
樹脂の流れによる圧力が、半導体チップと半導体チップ
に接続されたリードフレームに直接かかることがなく、
インナーリードの変形や短絡、インナーリードと半導体
チップのパッドの接続部分の剥離、半導体チップの変位
を防ぐことができる。
【００１４】また、保護板に凹凸部を設け、凸部分で半
導体チップを挟み込み固定することにより、モールド時
の半導体チップ変位を防ぐことができる。保護板の凸部
で半導体チップを挟み込む場合、保護板の凹部の半導体
チップとインナーリードを覆う面の裏面をパッケージ表
面に露出させることができるので、半導体チップの発生
する熱を保護板によりパッケージ外部に伝導し発散させ
ることができ、半導体装置の放熱性を向上することがで
きる。
導体チップを挟み込み固定することにより、モールド時
の半導体チップ変位を防ぐことができる。保護板の凸部
で半導体チップを挟み込む場合、保護板の凹部の半導体
チップとインナーリードを覆う面の裏面をパッケージ表
面に露出させることができるので、半導体チップの発生
する熱を保護板によりパッケージ外部に伝導し発散させ
ることができ、半導体装置の放熱性を向上することがで
きる。
【００１５】半導体チップ下面を覆う下部保護フレーム
の保護板は、リードフレームの電源、グランド用のイン
ナーリードと接続して、半導体チップの電源層、又はグ
ランド層として用いることができ、半導体チップに対す
る電気的な雑音を防止することと、電源を安定させるこ
とができる。
の保護板は、リードフレームの電源、グランド用のイン
ナーリードと接続して、半導体チップの電源層、又はグ
ランド層として用いることができ、半導体チップに対す
る電気的な雑音を防止することと、電源を安定させるこ
とができる。
【００１６】
【実施例】図１から図４に、本発明による半導体装置の
実施例を示す。図中１は半導体チップ、２はリードフレ
ーム、３はインナーリード、４はアウターリード、５は
上部保護フレーム、６は下部保護フレーム、７は保護
板、８はパッド、９はバンプ、１０はパッケージ、１１
は凹部、１２は凸部である。
実施例を示す。図中１は半導体チップ、２はリードフレ
ーム、３はインナーリード、４はアウターリード、５は
上部保護フレーム、６は下部保護フレーム、７は保護
板、８はパッド、９はバンプ、１０はパッケージ、１１
は凹部、１２は凸部である。
【００１７】図１（ａ）に本発明による半導体装置の第
１の実施例、図２に本発明の半導体装置に用いるリード
フレームを示す。本発明の第１の実施例による半導体装
置は、図１（ａ）に示す様にリードフレーム２のインナ
ーリード３を半導体チップ１に接続し、この半導体チッ
プ１を接続したリードフレーム２を上部保護フレーム
５、下部保護フレーム６で覆い、樹脂封止した構造をし
ている。
１の実施例、図２に本発明の半導体装置に用いるリード
フレームを示す。本発明の第１の実施例による半導体装
置は、図１（ａ）に示す様にリードフレーム２のインナ
ーリード３を半導体チップ１に接続し、この半導体チッ
プ１を接続したリードフレーム２を上部保護フレーム
５、下部保護フレーム６で覆い、樹脂封止した構造をし
ている。
【００１８】半導体チップ１を接続するリードフレーム
２は、図２（ａ）に示す形状のものであり、３０μｍ程
の板厚を持つＦｅ−Ｎｉ系合金やＣｕ合金等で成ってお
り、インナーリード３、アウターリード４、ダムバー１
３、ピン穴１５を有している。このリードフレーム２の
インナーリード３には、ＳｎメッキかＰｂＳｎメッキ，
又はＡｕメッキ等を施す。
２は、図２（ａ）に示す形状のものであり、３０μｍ程
の板厚を持つＦｅ−Ｎｉ系合金やＣｕ合金等で成ってお
り、インナーリード３、アウターリード４、ダムバー１
３、ピン穴１５を有している。このリードフレーム２の
インナーリード３には、ＳｎメッキかＰｂＳｎメッキ，
又はＡｕメッキ等を施す。
【００１９】半導体チップ１のパッド８にはＡｕボール
等のバンプ９が形成され、リードフレーム２のインナー
リード３をボンデンィングツールによりバンプ９の設け
られた半導体チップ１のパッド８に加熱加圧することに
より、Ａｕ・Ｓｎの共晶合金か、Ａｕ・Ａｕの熱圧着に
より接続される。半導体チップ１を接続したリードフレ
ーム２は、上部保護フレーム５と下部保護フレーム６に
より挟まれ、レーザ溶接等で固定される。この時、半導
体チップ１とインナーリード３は、上部保護フレーム５
と下部保護フレーム６の保護板７で覆われる状態とな
る。
等のバンプ９が形成され、リードフレーム２のインナー
リード３をボンデンィングツールによりバンプ９の設け
られた半導体チップ１のパッド８に加熱加圧することに
より、Ａｕ・Ｓｎの共晶合金か、Ａｕ・Ａｕの熱圧着に
より接続される。半導体チップ１を接続したリードフレ
ーム２は、上部保護フレーム５と下部保護フレーム６に
より挟まれ、レーザ溶接等で固定される。この時、半導
体チップ１とインナーリード３は、上部保護フレーム５
と下部保護フレーム６の保護板７で覆われる状態とな
る。
【００２０】半導体チップ１と保護板７とが接触する恐
れがある場合は、半導体チップ１表面の保護や、半導体
チップ１と保護板７との電気的絶縁のため、保護板７の
半導体チップ１に対向する面にポリイミド等の絶縁テー
プを貼っておく。上部保護フレーム５、下部保護フレー
ム６は図２（ｂ）に示す形状の物であり、リードフレー
ム２のインナーリード３と半導体チップ１を覆うことが
できるように支持リード１４に支持され、段差をつけら
れた保護板７を有している。この段差の方向は上部保護
フレーム５と下部保護フレーム６で互いに反対方向であ
る。
れがある場合は、半導体チップ１表面の保護や、半導体
チップ１と保護板７との電気的絶縁のため、保護板７の
半導体チップ１に対向する面にポリイミド等の絶縁テー
プを貼っておく。上部保護フレーム５、下部保護フレー
ム６は図２（ｂ）に示す形状の物であり、リードフレー
ム２のインナーリード３と半導体チップ１を覆うことが
できるように支持リード１４に支持され、段差をつけら
れた保護板７を有している。この段差の方向は上部保護
フレーム５と下部保護フレーム６で互いに反対方向であ
る。
【００２１】この上部保護フレーム５、下部保護フレー
ム６の板厚は、チップ変位の防止やパッケージの熱的、
電気的改善を得るため、少なくともリードフレーム２の
板厚よりは厚い方が望ましい。上部保護フレーム５、下
部保護フレーム６で挟まれた半導体チップ１を接続した
リードフレーム２は、モールド成形用金型に入れられト
ランスファモールドにより樹脂封止される。封止樹脂に
は、エポキシ系樹脂等の熱硬化性樹脂が用いられる。
ム６の板厚は、チップ変位の防止やパッケージの熱的、
電気的改善を得るため、少なくともリードフレーム２の
板厚よりは厚い方が望ましい。上部保護フレーム５、下
部保護フレーム６で挟まれた半導体チップ１を接続した
リードフレーム２は、モールド成形用金型に入れられト
ランスファモールドにより樹脂封止される。封止樹脂に
は、エポキシ系樹脂等の熱硬化性樹脂が用いられる。
【００２２】樹脂封止の後、アウターリード４の形成、
ダムバー１３と支持リード１４の切断によりリードフレ
ーム２のアウターリード４を回路基板等に搭載できる状
態に加工し、半導体装置とする。図１（ｂ）に本発明に
よる半導体装置の第２の実施例を示す。この実施例では
図３に示す様な、保護板７に凹部１１と凸部１２を設け
た上部保護フレーム５、下部保護フレーム６により、半
導体チップ１を接続したリードフレーム２を絶縁物１６
を介して挟み込み樹脂封止する。
ダムバー１３と支持リード１４の切断によりリードフレ
ーム２のアウターリード４を回路基板等に搭載できる状
態に加工し、半導体装置とする。図１（ｂ）に本発明に
よる半導体装置の第２の実施例を示す。この実施例では
図３に示す様な、保護板７に凹部１１と凸部１２を設け
た上部保護フレーム５、下部保護フレーム６により、半
導体チップ１を接続したリードフレーム２を絶縁物１６
を介して挟み込み樹脂封止する。
【００２３】図３に示す様に、上部保護フレーム５、下
部保護フレーム６は支持リード１４部分で２段階の段差
がつけられ、保護板７の中央に凸部１２、その周囲に凹
部１１を形成されている。この上部保護フレーム５、下
部保護フレーム６の凸部１２によりリードフレーム２に
接続された半導体チップ１の表面と裏面を挟み込み、固
定して樹脂封止することにより半導体チップ１の変位を
防ぐ。
部保護フレーム６は支持リード１４部分で２段階の段差
がつけられ、保護板７の中央に凸部１２、その周囲に凹
部１１を形成されている。この上部保護フレーム５、下
部保護フレーム６の凸部１２によりリードフレーム２に
接続された半導体チップ１の表面と裏面を挟み込み、固
定して樹脂封止することにより半導体チップ１の変位を
防ぐ。
【００２４】半導体チップ１と接触する凸部１２表面に
は、半導体チップ１表面の保護と、半導体チップ１と上
部保護フレーム５、下部保護フレーム６との絶縁のた
め、絶縁物１６を貼っておく。この絶縁物１６には、ポ
リイミド等の絶縁性の耐熱樹脂を用いる。図１（ｃ）に
本発明による半導体装置の第３の実施例を示す。
は、半導体チップ１表面の保護と、半導体チップ１と上
部保護フレーム５、下部保護フレーム６との絶縁のた
め、絶縁物１６を貼っておく。この絶縁物１６には、ポ
リイミド等の絶縁性の耐熱樹脂を用いる。図１（ｃ）に
本発明による半導体装置の第３の実施例を示す。
【００２５】図１（ｃ）に示す第３の実施例の半導体装
置は、図１（ｂ）に示す第２の実施例の半導体装置と同
一の上部保護フレーム５、下部保護フレーム６を使用し
て半導体チップ１を固定して樹脂封止しているが、上部
保護フレーム５、下部保護フレーム６の保護板７の凹部
１１の、半導体チップ１とインナーリード３を覆う面の
裏面がパッケージ１０の表面に露出する構造をしてい
る。
置は、図１（ｂ）に示す第２の実施例の半導体装置と同
一の上部保護フレーム５、下部保護フレーム６を使用し
て半導体チップ１を固定して樹脂封止しているが、上部
保護フレーム５、下部保護フレーム６の保護板７の凹部
１１の、半導体チップ１とインナーリード３を覆う面の
裏面がパッケージ１０の表面に露出する構造をしてい
る。
【００２６】この構造により、半導体チップ１を固定し
た上部保護フレーム５、下部保護フレーム６の凸部１２
により半導体チップ１の発生する熱を拾い、パッケージ
１表面に露出した凹部１１によりパッケージ１外部に放
出することができる。図１（ｄ）に本発明による半導体
装置の第４の実施例を示す。この実施例では、下部保護
フレーム６の保護板７に電源又はグランド用として用い
られているインナーリード３を接続している。
た上部保護フレーム５、下部保護フレーム６の凸部１２
により半導体チップ１の発生する熱を拾い、パッケージ
１表面に露出した凹部１１によりパッケージ１外部に放
出することができる。図１（ｄ）に本発明による半導体
装置の第４の実施例を示す。この実施例では、下部保護
フレーム６の保護板７に電源又はグランド用として用い
られているインナーリード３を接続している。
【００２７】図４に保護板７とインナーリード３の接続
形状を示す。図中、Ａは半導体チップ１のみに接続され
るインナーリード、Ｂは半導体チップ１と保護板７の両
方に接続されるインナーリード、Ｃは保護板７のみに接
続されるインナーリードを示す。尚、図４（ａ）中で斜
線で示されているインナーリード３は電源又はグランド
用として用いられているもの、他は信号用に用いられて
いるものを示す。
形状を示す。図中、Ａは半導体チップ１のみに接続され
るインナーリード、Ｂは半導体チップ１と保護板７の両
方に接続されるインナーリード、Ｃは保護板７のみに接
続されるインナーリードを示す。尚、図４（ａ）中で斜
線で示されているインナーリード３は電源又はグランド
用として用いられているもの、他は信号用に用いられて
いるものを示す。
【００２８】図示されているように、半導体チップ１に
インナーリード３を接続できる様に、保護板７のインナ
ーリード３接続部分にはＡｌ蒸着等が施され、Ａｕボー
ル等のバンプ９を形成できるようになっている。インナ
ーリード３と保護板７に共にＡｕメッキが施されている
場合はＡｕ・Ａｕの熱圧着により接続できるので、バン
プ９は不要である。
インナーリード３を接続できる様に、保護板７のインナ
ーリード３接続部分にはＡｌ蒸着等が施され、Ａｕボー
ル等のバンプ９を形成できるようになっている。インナ
ーリード３と保護板７に共にＡｕメッキが施されている
場合はＡｕ・Ａｕの熱圧着により接続できるので、バン
プ９は不要である。
【００２９】保護板７に接続するインナーリード３は、
Ｂの様に半導体チップ１と保護板７の両方に接続するも
の、Ｃの様に保護板７のみに接続されるものがあり、Ｂ
のインナーリードは半導体チップ１の電源又はグランド
用のインナーリードとしての機能を果たしつつ、保護板
７を電源又はグランド層とすることができる。電源又は
グランド用として用いられているインナーリード３を保
護板７に接続することにより、保護板７を半導体チップ
１の電源層やグランド層として用いることができ、半導
体チップ１をパッケージ１０外部からの電気的な雑音か
ら保護することができるし、インピーダンスを安定させ
ることができる。
Ｂの様に半導体チップ１と保護板７の両方に接続するも
の、Ｃの様に保護板７のみに接続されるものがあり、Ｂ
のインナーリードは半導体チップ１の電源又はグランド
用のインナーリードとしての機能を果たしつつ、保護板
７を電源又はグランド層とすることができる。電源又は
グランド用として用いられているインナーリード３を保
護板７に接続することにより、保護板７を半導体チップ
１の電源層やグランド層として用いることができ、半導
体チップ１をパッケージ１０外部からの電気的な雑音か
ら保護することができるし、インピーダンスを安定させ
ることができる。
【００３０】なお、本発明の保護フレームは、半導体チ
ップとリードフレームをボンディングワイヤで接続する
タイプの半導体装置に用いても、封止樹脂の圧力による
ボンディングワイヤの変形や切断、インナーリードの変
形等を防止することができる。
ップとリードフレームをボンディングワイヤで接続する
タイプの半導体装置に用いても、封止樹脂の圧力による
ボンディングワイヤの変形や切断、インナーリードの変
形等を防止することができる。
【００３１】
【発明の効果】本発明によれば、樹脂封止時にインナー
リードの変形や短絡、半導体チップの変位等を生じず、
パッケージの放熱性の良好な、電気的に安定したＩＬＢ
方式による樹脂封止型の半導体装置を得ることができ
る。
リードの変形や短絡、半導体チップの変位等を生じず、
パッケージの放熱性の良好な、電気的に安定したＩＬＢ
方式による樹脂封止型の半導体装置を得ることができ
る。
【図１】 本発明の実施例による半導体装置を示す図で
ある。
ある。
【図２】 本発明の半導体装置に用いるリードフレーム
と保護フレームを示す図である。
と保護フレームを示す図である。
【図３】 本発明の半導体装置に用いる保護フレームを
示す図である。
示す図である。
【図４】 保護板とインナーリードの接続形状を示す図
である。
である。
【図５】 従来の半導体装置を示す図である。
１・・・半導体チップ ２・・・リードフレーム ３・・・インナーリード ４・・・アウターリード ５・・・上部保護フレーム ６・・・下部保護フレーム ７・・・保護板 ８・・・パッド ９・・・バンプ １０・・・パッケージ １１・・・凹部 １２・・・凸部 １３・・・ダムバー １４・・・支持リード １５・・・ピン穴 １６・・・絶縁物
Claims (6)
- 【請求項１】 半導体チップ（１）のパッド（８）に接
続されたインナーリード（３）と、 前記インナーリード（３）と前記半導体チップ（１）と
を前記半導体チップ（１）の上面側及び下面側から覆う
ように設けられた保護板（７）と、 前記半導体チップ（１）とインナーリード（３）と保護
板（７）を樹脂封止するパッケージ（１０）とを有する
ことを特徴とする半導体装置。 - 【請求項２】 前記保護板（７）に凹部（１１）と凸部
（１２）が形成されており、 前記凸部（１２）により前記半導体チップ（１）の上面
と下面が絶縁物（１６）を介して挟み込まれ、固定され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記保護板（７）の少なくとも一方の凹
部（１１）が、前記パッケージ（１０）表面に露出して
いることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 電源に接続されているインナーリード
（３）の先端が、前記保護板（７）に接続されているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項５】 半導体チップ（１）のパッド（８）にリ
ードフレーム（２）のインナーリード（３）を接続する
工程と、 前記リードフレーム（２）を上面と下面から上部保護フ
レーム（５）と下部保護フレーム（６）により挟み込
み、前記上部保護フレーム（５）と下部保護フレーム
（６）の前記半導体チップ（１）を挟み込む部分に形成
された保護板（７）により、前記リードフレーム（２）
のインナーリード（３）と前記半導体チップ（１）を覆
う工程と、 前記リードフレーム（２）と前記上部保護フレーム
（５）と下部保護フレーム（６）を樹脂封止する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記リードフレーム（２）の電源に接続
されているインナーリード（３）の先端を、前記下部保
護フレーム（６）の保護板（７）に接続する工程を有す
ることを特徴とする請求項５記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002217A JPH06209062A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002217A JPH06209062A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209062A true JPH06209062A (ja) | 1994-07-26 |
Family
ID=11523197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5002217A Withdrawn JPH06209062A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06209062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095996A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007142226A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法 |
-
1993
- 1993-01-11 JP JP5002217A patent/JPH06209062A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095996A (ja) * | 2005-09-29 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4568202B2 (ja) * | 2005-09-29 | 2010-10-27 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2007142226A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法 |
| JP4688647B2 (ja) * | 2005-11-21 | 2011-05-25 | パナソニック株式会社 | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| US7557454B2 (en) | Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| US6900077B2 (en) | Methods of forming board-on-chip packages | |
| US5208188A (en) | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3362530B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JP2007521643A (ja) | 受動デバイスを有するリードフレーム | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| US5559369A (en) | Ground plane for plastic encapsulated integrated circuit die packages | |
| US7309910B2 (en) | Micro lead frame packages and methods of manufacturing the same | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| JPH06209062A (ja) | 半導体装置とその製造方法 | |
| US6111308A (en) | Ground plane for plastic encapsulated integrated circuit die packages | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP3443406B2 (ja) | 樹脂封止型半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPS61242051A (ja) | 半導体装置 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |