JPH01205539A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01205539A JPH01205539A JP2887788A JP2887788A JPH01205539A JP H01205539 A JPH01205539 A JP H01205539A JP 2887788 A JP2887788 A JP 2887788A JP 2887788 A JP2887788 A JP 2887788A JP H01205539 A JPH01205539 A JP H01205539A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- package
- terrace
- semiconductor chip
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000853 adhesive Substances 0.000 claims abstract description 6
- 230000001070 adhesive effect Effects 0.000 claims abstract description 6
- 239000003566 sealing material Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000010292 electrical insulation Methods 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の改良に関し、特に、大面積の半導体チップ
をパッケージに封止する手法の改良に関し、 高価な半導体装置用パッケージを無駄に廃棄することな
く、半導体装置チップを確実にパッケージ内に封入する
ことを可能とする中間体としての半導体装置を提供する
ことを目的とし、電気絶縁材料からなるテラスの凹部に
、半導体チップが接着材をもって接着され、前記テラス
の外壁上面に、金属薄膜よりなるリードと、該リードの
内側と外側とに接続される第１の端子と第２の端子とを
有する電気絶縁フィルムとが重ねて接着され、前記半導
体チップのボンディングバンドと前記電気絶縁フィルム
に設けられた端子とがボンディングワイヤをもって接続
され、前記電気絶縁フィルム上に、二つの端子の中間領
域を封止するように（第２の端子が外部に露出するよう
に）電気絶縁枠を設け、この電気絶縁枠を介して、キャ
ンプが接着され、該キャップに設けられた孔が封止材を
もって封止されるように構成する。
をパッケージに封止する手法の改良に関し、 高価な半導体装置用パッケージを無駄に廃棄することな
く、半導体装置チップを確実にパッケージ内に封入する
ことを可能とする中間体としての半導体装置を提供する
ことを目的とし、電気絶縁材料からなるテラスの凹部に
、半導体チップが接着材をもって接着され、前記テラス
の外壁上面に、金属薄膜よりなるリードと、該リードの
内側と外側とに接続される第１の端子と第２の端子とを
有する電気絶縁フィルムとが重ねて接着され、前記半導
体チップのボンディングバンドと前記電気絶縁フィルム
に設けられた端子とがボンディングワイヤをもって接続
され、前記電気絶縁フィルム上に、二つの端子の中間領
域を封止するように（第２の端子が外部に露出するよう
に）電気絶縁枠を設け、この電気絶縁枠を介して、キャ
ンプが接着され、該キャップに設けられた孔が封止材を
もって封止されるように構成する。
本発明は、半導体装置の改良に関する。特に、大面積の
半導体チップをパッケージに封止する手法の改良に関す
る。
半導体チップをパッケージに封止する手法の改良に関す
る。
従来技術に係る半導体装置（パンケージに封入された半
導体装Ｗ）の構造を第３図に示す。
導体装Ｗ）の構造を第３図に示す。
セラミックパンケージ１４の中央凹部に、半導体チップ
２を接着材３をもって接着し、半導体千ツブ２のボンデ
ィングバンド２ａを、セラミ・ンクパソケージ１４に設
けられており、セラミンクパッケージ１４中に埋め込ま
れた配線（図示せず）を介して、外部リード１７に接続
されている端子１４ａにボンディングワイヤ１５をもっ
て接合し、銀鑞等を使用してキャップ１６をセラミック
パッケージ１４に接着し、封止する。
２を接着材３をもって接着し、半導体千ツブ２のボンデ
ィングバンド２ａを、セラミ・ンクパソケージ１４に設
けられており、セラミンクパッケージ１４中に埋め込ま
れた配線（図示せず）を介して、外部リード１７に接続
されている端子１４ａにボンディングワイヤ１５をもっ
て接合し、銀鑞等を使用してキャップ１６をセラミック
パッケージ１４に接着し、封止する。
半導体チップが大型化・複雑化するに伴い、パンケージ
も大型化・複雑化し、高価になると同時に、最終試験に
おける歩留りも低下する。一般に、封入される半導体チ
ップのみが不良であっても、それが封入されている高価
なパンケージも、ともに不良品として廃棄されるので、
製造コストの上昇を招くことになる。
も大型化・複雑化し、高価になると同時に、最終試験に
おける歩留りも低下する。一般に、封入される半導体チ
ップのみが不良であっても、それが封入されている高価
なパンケージも、ともに不良品として廃棄されるので、
製造コストの上昇を招くことになる。
本発明の目的は、高価な半導体装置用パッケージを無駄
に廃棄することなく、半導体装置を確実にパッケージに
封入することを可能とする中間体としての半導体装置を
提供することにある。
に廃棄することなく、半導体装置を確実にパッケージに
封入することを可能とする中間体としての半導体装置を
提供することにある。
上記の目的は、電気絶縁材料からなるテラス（１）の凹
部に、半導体チップ（２）が接着材（３）をもって接着
され、 前記テラス（１）の外壁上面に、金属薄膜よりなるリー
ド（５）と、該リード（５）の内側と外側とに接続され
る第１の端子（６）と第２の端子（７）とを有する電気
絶縁フィルム（４）とが重ねて接着され、 前記半導体チップ（２）のボンディングパッド（２ａ）
と前記電気絶縁フィルム（４）に設けられた端子（６）
とがボンディングワイヤ（８）をもって接続され、 前記電気絶縁フィルム（４）上に、端子（６）と端子（
７）との中間領域を封止して設けられる電気絶縁枠（９
）を介して、キャップ（１ｏ）が接着され、 該キャップ（１０）に設けられた孔（１１）が封止材（
１２）をもって封止されることによって達成される。
部に、半導体チップ（２）が接着材（３）をもって接着
され、 前記テラス（１）の外壁上面に、金属薄膜よりなるリー
ド（５）と、該リード（５）の内側と外側とに接続され
る第１の端子（６）と第２の端子（７）とを有する電気
絶縁フィルム（４）とが重ねて接着され、 前記半導体チップ（２）のボンディングパッド（２ａ）
と前記電気絶縁フィルム（４）に設けられた端子（６）
とがボンディングワイヤ（８）をもって接続され、 前記電気絶縁フィルム（４）上に、端子（６）と端子（
７）との中間領域を封止して設けられる電気絶縁枠（９
）を介して、キャップ（１ｏ）が接着され、 該キャップ（１０）に設けられた孔（１１）が封止材（
１２）をもって封止されることによって達成される。
〔作用］
大面積の半導体チップを高価なパッケージに直接封入せ
ずに、補助パッケージとしてのテラス１内に封入し、こ
の中間体としての半導体装置（テラス１中に封入された
半導体チップ）を試験して、良品と確認されたもののみ
を最終的なパッケージに封入するので、最終的なパッケ
ージに封入してからの不良の発生率が低く、したがって
、高価なパッケージを廃棄する確率が低下し、製造歩留
りが向上し、製造時間が短縮され、経済的利益が向上す
る。
ずに、補助パッケージとしてのテラス１内に封入し、こ
の中間体としての半導体装置（テラス１中に封入された
半導体チップ）を試験して、良品と確認されたもののみ
を最終的なパッケージに封入するので、最終的なパッケ
ージに封入してからの不良の発生率が低く、したがって
、高価なパッケージを廃棄する確率が低下し、製造歩留
りが向上し、製造時間が短縮され、経済的利益が向上す
る。
以下、図面を参照しつ＼、本発明の一実施例に係る半導
体装置について説明する。
体装置について説明する。
第１図参照
補助パッケージに相当するセラミック材等の電気絶縁材
料からなるテラスＩの凹部に半導体チップ２を接着材３
をもって接着固定する。
料からなるテラスＩの凹部に半導体チップ２を接着材３
をもって接着固定する。
テラス１の外壁上面に、５〜１０ｕ厚のリード５が下面
に形成されている１００〜１５０ｆｍ厚のポリイミド等
からなる電気絶縁フィルム４を接着する。
に形成されている１００〜１５０ｆｍ厚のポリイミド等
からなる電気絶縁フィルム４を接着する。
この電気絶縁フィルム４の構造を第２図に示す。
第２（ａ）図は平面図であり、第２（ｂ）図は第２（ａ
）図のＡ−Ａ断面図である。電気絶縁フィルム４の下面
には、銅等の金属薄膜よりなるリード５が形成されてお
り、このリード５の両端部に対応する領域において電気
絶縁フィルム４には、穴６ｈ・７ｈが形成されており、
この穴６ｈ・７ｈにはメンキ法等を使用して銅等の金属
が充填されて、リード５の第１の端子６と第２の端子７
とを構成している。
）図のＡ−Ａ断面図である。電気絶縁フィルム４の下面
には、銅等の金属薄膜よりなるリード５が形成されてお
り、このリード５の両端部に対応する領域において電気
絶縁フィルム４には、穴６ｈ・７ｈが形成されており、
この穴６ｈ・７ｈにはメンキ法等を使用して銅等の金属
が充填されて、リード５の第１の端子６と第２の端子７
とを構成している。
半導体チップ２のボンディングパッド２ａと、電気絶縁
フィルム４に設けられた第１の端子６（内側の端子）と
を、ボンディングワイヤ８をもって接合する。
フィルム４に設けられた第１の端子６（内側の端子）と
を、ボンディングワイヤ８をもって接合する。
電気絶縁フィルム４に設けられた第２の端子７（外側の
端子）が外部に露出するように（第１の端子６と第２の
端子７との中間領域を封止するように）、電気絶縁枠９
を設け、この電気絶縁枠９を介してキャップ１０を接着
し、キャップ１０に設けられた孔１１を封止材１２をも
って封止し、中間体としての半導体装置を完成する。
端子）が外部に露出するように（第１の端子６と第２の
端子７との中間領域を封止するように）、電気絶縁枠９
を設け、この電気絶縁枠９を介してキャップ１０を接着
し、キャップ１０に設けられた孔１１を封止材１２をも
って封止し、中間体としての半導体装置を完成する。
電気絶縁フィルム４に設けられた端子７を使用して電気
試験を行い、試験に合格した前記中間体としての半導体
装置を最終パッケージに装着し、電気絶縁フィルム４の
端子７と最終バ、ケ）（Ｄ端子とを接合することによっ
て、従来の方法と同一の方法をもって、半導体装置をパ
ッケージに封入する。
試験を行い、試験に合格した前記中間体としての半導体
装置を最終パッケージに装着し、電気絶縁フィルム４の
端子７と最終バ、ケ）（Ｄ端子とを接合することによっ
て、従来の方法と同一の方法をもって、半導体装置をパ
ッケージに封入する。
半導体チップを高価なパッケージに直接封入せずに、ま
ず、補助パッケージとしてのテラス内に封入し、この中
間体としての半導体装置を試験して良品と確認されたも
ののみを最終パッケージに封入するので、最終パッケー
ジに封入してからの不良品の発生率が少なく、高価なパ
ッケージを無駄に廃棄することなく、半導体装置を確実
にパッケージに封入することができ、製造歩留りが向上
し、製造時間が短縮され、経済的利益が大きい。
ず、補助パッケージとしてのテラス内に封入し、この中
間体としての半導体装置を試験して良品と確認されたも
ののみを最終パッケージに封入するので、最終パッケー
ジに封入してからの不良品の発生率が少なく、高価なパ
ッケージを無駄に廃棄することなく、半導体装置を確実
にパッケージに封入することができ、製造歩留りが向上
し、製造時間が短縮され、経済的利益が大きい。
なお、半導体チンブと最終パッケージの端子との中間に
設けられた電気絶縁フィルムの端子と、最終パッケージ
の端子とがボンディングワイヤをもって接合されるので
、ボンディングワイヤが短くてすみ、隣接するボンディ
ングワイヤ間の短絡障害が減少するとともに、最終パッ
ケージに設けられる端子のピッチ精度を従来方式程高く
しなくてもよいので、パッケージの製造コストそのもの
も低下し、この面での経済的利益も大きい。
設けられた電気絶縁フィルムの端子と、最終パッケージ
の端子とがボンディングワイヤをもって接合されるので
、ボンディングワイヤが短くてすみ、隣接するボンディ
ングワイヤ間の短絡障害が減少するとともに、最終パッ
ケージに設けられる端子のピッチ精度を従来方式程高く
しなくてもよいので、パッケージの製造コストそのもの
も低下し、この面での経済的利益も大きい。
第１図は、本発明に係る半導体装置の断面図である。
第２（ａ）図は、本発明に係る半導体装置に使用される
電気絶縁フィルムの平面図である。 第２（ｂ）図は、第２（ａ）図のＡ−Ａ線断面図である
。 第３図は、従来技術に係る半導体装置パンケージの断面
図である。 １・・・テラス、 ４・・・電気絶縁フィルム、 ５ ・ ・ ・リード、 ６・・・第１の端子、 ７・・・第２の端子、 ６ｈ、７ｈ・・・穴、 ８．１５・・・ボンディングワイヤ、 ９・・・電気絶縁枠、 １０．１６・・・キャップ、 １１・・・孔、 １２・・・封止材、 １４・・・パッケージ、 １４ａ・・・端子、 １７・ ・ ・ リード。
電気絶縁フィルムの平面図である。 第２（ｂ）図は、第２（ａ）図のＡ−Ａ線断面図である
。 第３図は、従来技術に係る半導体装置パンケージの断面
図である。 １・・・テラス、 ４・・・電気絶縁フィルム、 ５ ・ ・ ・リード、 ６・・・第１の端子、 ７・・・第２の端子、 ６ｈ、７ｈ・・・穴、 ８．１５・・・ボンディングワイヤ、 ９・・・電気絶縁枠、 １０．１６・・・キャップ、 １１・・・孔、 １２・・・封止材、 １４・・・パッケージ、 １４ａ・・・端子、 １７・ ・ ・ リード。
Claims (1)
- 【特許請求の範囲】 電気絶縁材料からなるテラス（１）の凹部に、半導体
チップ（２）が接着材（３）をもって接着され、 前記テラス（１）の外壁上面に、金属薄膜よりなるリー
ド（５）と、該リード（５）の内側と外側とに接続され
る第１の端子（６）と第２の端子（７）とを有する電気
絶縁フィルム（４）とが重ねて接着され、 前記半導体チップ（２）のボンディングパッド（２ａ）
と前記電気絶縁フィルム（４）に設けられた端子（６）
とがボンディングワイヤ（８）をもって接続され、 前記電気絶縁フィルム（４）上に、第１の端子（６）と
第２の端子（７）との中間領域を封止して設けられる電
気絶縁枠（９）を介して、キャップ（１０）が接着され
、 該キャップ（１０）に設けられた孔（１１）が封止材（
１２）をもって封止されてなる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2887788A JPH01205539A (ja) | 1988-02-12 | 1988-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2887788A JPH01205539A (ja) | 1988-02-12 | 1988-02-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205539A true JPH01205539A (ja) | 1989-08-17 |
Family
ID=12260614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2887788A Pending JPH01205539A (ja) | 1988-02-12 | 1988-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826490A (zh) * | 2010-04-23 | 2010-09-08 | 日月光半导体制造股份有限公司 | 半导体元件的包装结构及测试方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885543A (ja) * | 1981-11-18 | 1983-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-02-12 JP JP2887788A patent/JPH01205539A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5885543A (ja) * | 1981-11-18 | 1983-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826490A (zh) * | 2010-04-23 | 2010-09-08 | 日月光半导体制造股份有限公司 | 半导体元件的包装结构及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6965168B2 (en) | Micro-machined semiconductor package | |
| JP2001110986A (ja) | マルチチップパッケージ構造をもつ電力素子及びその製造方法 | |
| US4864470A (en) | Mounting device for an electronic component | |
| JPH09321212A (ja) | 半導体装置およびその製造方法 | |
| JPH0794637A (ja) | 樹脂封止形半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2000114206A (ja) | 半導体パッケージの製造方法 | |
| JPH01205539A (ja) | 半導体装置 | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JPH034543A (ja) | 半導体装置 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH0547988A (ja) | 半導体装置 | |
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP3930949B2 (ja) | 半導体装置の製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| KR100348862B1 (ko) | 반도체 패키지 제조방법 | |
| JPS638620B2 (ja) | ||
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 |