CN101826490A - 半导体元件的包装结构及测试方法 - Google Patents
半导体元件的包装结构及测试方法 Download PDFInfo
- Publication number
- CN101826490A CN101826490A CN 201010169955 CN201010169955A CN101826490A CN 101826490 A CN101826490 A CN 101826490A CN 201010169955 CN201010169955 CN 201010169955 CN 201010169955 A CN201010169955 A CN 201010169955A CN 101826490 A CN101826490 A CN 101826490A
- Authority
- CN
- China
- Prior art keywords
- those
- semiconductor elements
- several
- semiconductor element
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种半导体元件的包装结构及测试方法。测试方法包括以下步骤。首先,设置包装结构至测试机台。包装结构包括卷带、数个半导体元件及胶带。卷带具有相对的第一面与第二面、数个贯孔及数个凹槽。凹槽从第二面露出开口,贯孔从第一面贯穿至凹槽,半导体元件设于凹槽内且半导体元件包括数个电性接点,电性接点从贯孔露出。胶带黏贴于第二面及半导体元件中与电性接点相对的表面上。接着,驱动数根测试接脚往电性接点的方向移动。然后,驱动半导体元件往测试接脚的方向移动,使电性接点电性连接测试接脚。
Description
技术领域
本发明是有关于一种半导体元件的包装结构及测试方法,且特别是有关于一种应用卷带包装半导体元件的包装结构及半导体元件的测试方法。
背景技术
一般来讲,半导体元件制作完成并经过测试无问题点后便包装出货。
然而,若半导体元件在包装出货后才发现问题点,则必须拆解整批半导体元件的包装,然后再一一对半导体元件进行检测,如此相当消耗作业工时及成本。
发明内容
本发明有关于一种半导体元件的包装结构及测试方法,包装结构具有露出半导体元件的贯孔,测试接脚及包装结构内的半导体元件可透过露出的贯孔进行电性连接,以让测试接脚去检测半导体元件。如此,当包装后的半导体元件出现问题点,在不用拆解包装结构的情况下可对包装结构内的半导体元件进行检测,节省拆装工时及成本。
根据本发明的一方面,提出一种半导体元件的包装结构。包装结构包括一卷带、数个半导体元件、一第一胶带及一第二胶带。卷带具有相对的一第一面与一第二面、数个贯孔及数个凹槽。每个凹槽从第二面露出一开口,该些贯孔从第一面贯穿至该些凹槽。该些半导体元件对应地设于该些凹槽内且各该些半导体元件包括数个电性接点。该些半导体元件的该些电性接点从该些贯孔露出。第一胶带黏贴于第一面上,以遮蔽该些贯孔。第二胶带黏贴于第二面及及该些半导体元件中与该些电性接点相对的表面上。
根据本发明的另一方面,提出一种半导体元件的测试方法。测试方法包括以下步骤。设置一包装结构至一测试机台。包装结构包括一卷带、数个半导体元件及一第二胶带。卷带具有相对的一第一面与一第二面、数个贯孔及数个凹槽,每个凹槽从第二面露出一开口,该些贯孔从第一面贯穿至该些凹槽,该些半导体元件对应地设于该些凹槽内且每个半导体元件包括数个电性接点,该些半导体元件的该些电性接点从该些贯孔露出。第二胶带黏贴于第二面及该些半导体元件中与该些电性接点相对的表面上;驱动数根测试接脚往电性接点的方向移动;驱动半导体元件往测试接脚的方向移动,以使测试接脚电性连接于半导体元件的电性接点。
为让本发明的上述内容能更明显易懂,下文特举较佳实施例,并配合所图,作详细说明如下:
附图说明
图1绘示依照本发明较佳实施例的半导体的包装结构剖视图。
图2绘示依照本发明较佳实施例的半导体元件的测试方法流程图。
图3A至3C绘示图1的包装结构内的半导体元件的测试方法示意图。
图4绘示本发明一实施例的半导体元件的测试方法示意图。
图5绘示本发明另一实施例的半导体元件的测试方法示意图。
主要元件符号说明:
100、300:包装结构
102、302:卷带
104:半导体元件
106:第一胶带
108:第二胶带
110:贯孔
112:凹槽
114:导角
116:第一面
118:第二面
120:开口
122:内侧壁
124:电性接点
126、144、146:表面
128、228:测试机台
130:气垫
132:容置槽
134:测试接脚
136:基座面
238:推动元件
240:滑动槽
342:止挡部
D1:第一方向
D2:第二方向
S102-S106:步骤
W1、W2:宽度
具体实施方式
以下提出较佳实施例作为本发明的说明,然而实施例所提出的内容,仅为举例说明之用,而绘制的图式为配合说明,并非作为限缩本发明保护范围之用。再者,实施例的图示亦省略不必要的元件,以利清楚显示本发明的技术特点。
请参照图1,其绘示依照本发明较佳实施例的半导体的包装结构剖视图。包装结构100包括一卷带(reel)102、数个半导体元件104、一第一胶带106及一第二胶带108。
卷带具有数个贯孔110、数个凹槽112、数个导角114及相对的一第一面116与一第二面118。贯孔110从第一面116贯穿至凹槽112,以露出凹槽112,使设于凹槽112内的半导体元件104的数个电性接点(electrical contact)124可从贯孔110露出。凹槽112从第二面118露出开口120,半导体元件104可从开口120装入于凹槽112内。导角114连接凹槽112的内侧壁122与第二面118。
由于半导体元件104可从贯孔110露出,因此,即使半导体元件104在包装后发现问题点,可在不用拆解包装结构的情况下,由测试接脚透过贯孔110电性连接于半导体元件104的电性接点124以检测半导体元件104,如此相当节省测试时间。
半导体元件104可以是芯片或半导体封装件(semiconductor package)。一个凹槽112可容纳有一个半导体元件104。半导体元件104的电性接点124形成于表面144,其半导体元件104的输出入接点,例如是锡球。该些电性接点124用以电性连接于一外部电路,例如是电路板、芯片或半导体封装件。
第一胶带106黏贴于卷带102的第一面116,以遮蔽该些贯孔110,避免杂质进入凹槽112内而影响到半导体元件104的质量。第一胶带106可以是热固型(thermal cure)胶带,然此非用以限制本发明,只要第一胶带106的黏性足以稳固地黏贴于卷带102且第一胶带106在撕开后不会破坏卷带102即可,本实施例对第一胶带106的材质不作任何限制。
第二胶带108黏贴于半导体元件104的表面126及第二面118,其中,表面126相对于表面144。第二胶带108可以是热固型胶带。
以下说明测试包装结构100内的半导体元件104的方法。请同时参照图2及图3A至3C,图2绘示依照本发明较佳实施例的半导体元件的测试方法流程图,图3A至3C绘示图1的包装结构内的半导体元件的测试方法示意图。
于步骤S102中,如图3A所示,设置包装结构100于一测试机台128上。其中,包装结构100以第二胶带108设于测试机台128的基座面136上。
测试机台128包括数个气垫130并具有数个容置槽132。该些气垫130对应地容置于该些容置槽132内,且该些气垫130的位置对应于该些半导体元件104。
测试机台128更包括数根朝向卷带102的第一面116的测试接脚134,其用以电性连接于半导体元件104的电性接点124,以检测半导体元件104。
此外,为了使半导体元件104的电性接点124接触到测试接脚134,可先移除图1的包装结构100的第一胶带106以露出贯孔110(如图3A所示),如此使测试接脚134与半导体元件104的电性接点124可透过贯孔110互相接触。
然后,于步骤S104中,如图3B所示,驱动该些测试接脚往第一方向D1移动,使测试接脚134进入到贯孔110内。此处的第一方向D1为往贯孔110的方向。
然后,于步骤S106中,如图3C所示,驱动该些半导体元件104往相对于第一方向D1的第二方向D2移动。此处的第二方向D2为往测试接脚134的方向。
进一步地说,如图3C所示,可对气垫130充气,使气垫130于充气膨胀后推动半导体元件104往第二方向D2移动。当半导体元件104的电性接点124与测试接脚134接触后(如图3C所示),即可对半导体元件104进行检测。
本实施例的步骤S104中,虽然测试接脚134以进入到贯孔110内为例作说明,然此非用以限制本发明。于其它实施方面的步骤S104中,测试接脚134可往第一方向D1移动至贯孔110的外面位置,即,测试接脚134不进入到贯孔110内。然后,于步骤S106中,半导体元件104往第二方向D2移动后,半导体元件104的电性接点124可从贯孔110突出并接触于测试接脚134。进一步地说,可依据测试接脚134的移动行程设计气垫130的尺寸、充气时间与充气压力,使半导体元件104的电性接点124与测试接脚134之间适当地接触,确保检测的准确性。
此外,于步骤S106中,半导体元件104往第二方向D2移动的过程中受到导角114的引导而顺畅地滑入凹槽112的内部。详细地说,如图1所示,半导体元件104未与导角114接触,因此,在半导体元件104被往第二方向D2推动的过程中可能会往左右方向偏移。虽此,半导体元件104在受到导角114的引导后即可顺畅地滑入凹槽112。
另外,由于凹槽112的宽度W1略大于或实质上等于半导体元件104的宽度W2,使进入到凹槽112内的半导体元件104不会在凹槽112晃动而偏位,因此可确保及增进检测的准确性。
虽然本实施例中驱动半导体元件104往第二方向D2移动的技术手段以应用气垫130为例作说明,然此非用以限制本发明。请参照图4,其绘示本发明一实施例的半导体元件的测试方法示意图。于该一实施例中,测试机台228具有数个滑动槽240并包括数个推动元件238,每个推动元件238可滑动地设于对应的滑动槽240内且该些推动元件238的位置对应于该些半导体元件104。一动力源(未绘示)可驱动推动元件238往半导体元件104的方向移动,使推动元件238推动半导体元件104往第二方向D2移动。
此外,请参照图5,其绘示本发明另一实施例的半导体元件的测试方法示意图。于该另一实施例中,包装结构300的卷带302具有数个止挡部342,止挡部342设于凹槽112中面向半导体元件104的表面146上。气垫130于充气膨胀后推动半导体元件104往第二方向D2移动,直到半导体元件104的表面144受到止挡部342的止挡,同时,电性接点124亦接触到测试接脚134。
透过止挡部342的尺寸设计,可控制半导体元件104被止挡于一适当高度位置,使半导体元件104与测试接脚134之间的接触状况良好。进一步地说,于该另一实施例中,在适当地设计气垫130的尺寸、止挡部342的尺寸及测试接脚134的移动行程后,可使半导体元件104与测试接脚134之间的接触状况良好,确保检测的准确性。
此外,于其它实施方面中,可先执行步骤S106,然后再执行步骤S104,如此亦可达到测试接脚134与半导体元件104的电性连接。
本发明上述实施例所揭露的半导体元件的包装结构及测试方法,包装结构可收纳半导体元件并具有露出半导体元件的贯孔。若半导体元件在包装后发现问题点,测试接脚可透过贯孔电性连接于半导体元件,以检测包装结构内的半导体元件。如此,即使包装后的半导体元件出现问题点,也不用拆解包装结构,可节省拆装工时及成本。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种半导体元件的包装结构,包括:
一卷带,具有相对的一第一面与一第二面、数个贯孔及数个凹槽,各该些凹槽从该第二面露出一开口,该些贯孔从该第一面贯穿至该些凹槽;
数个半导体元件,对应地设于该些凹槽内且各该些半导体元件包括数个电性接点,该些半导体元件的该些电性接点从该些贯孔露出;
一第一胶带,黏贴于该第一面上,以遮蔽该些贯孔;以及
一第二胶带,黏贴于该第二面及该些半导体元件中与该些电性接点相对的表面上。
2.如权利要求1所述的包装结构,其中该卷带具有数个导角,各该些导角连接对应的该凹槽的内侧壁与该第二面。
3.如权利要求1所述的包装结构,其中各该些凹槽的宽度实质上等于各该些半导体元件的宽度。
4.如权利要求1所述的包装结构,其中该卷带具有数个止挡部,该些止挡部设于该些凹槽中面向该些半导体元件的表面上并用以止挡该些半导体元件。
5.一种半导体元件的测试方法,包括:
设置一包装结构至一测试机台,该包装结构包括一卷带、数个半导体元件及一第二胶带,该卷带具有相对的一第一面与一第二面、数个贯孔及数个凹槽,各该些凹槽从该第二面露出一开口,该些贯孔从该第一面贯穿至该些凹槽,该些半导体元件对应地设于该些凹槽内且各该些半导体元件包括数个电性接点,该些半导体元件的该些电性接点从该些贯孔露出,该第二胶带黏贴于该第二面及该些半导体元件中与该些电性接点相对的表面上;
驱动数个根测试接脚往该些电性接点的方向移动;以及
驱动该些半导体元件往该些测试接脚的方向移动,以使该些测试接脚电性连接于该些半导体元件的该些电性接点。
6.如权利要求5所述的测试方法,其中该测试机台包括至少一气垫,该至少一气垫的位置对应于该些半导体元件,于驱动该些半导体元件往该些测试接脚的方向移动的该步骤中更包括:
对该至少一气垫充气,使该至少一气垫于充气膨胀后推动该些半导体元件往该些测试接脚的方向移动。
7.如权利要求5所述的测试方法,其中该测试机台包括数个推动元件,该些推动元件的位置对应于该些半导体元件,于驱动该些半导体元件往该些测试接脚的方向移动的该步骤中更包括:
推动该些推动元件往该些半导体元件的方向移动,使各该些推动元件推动对应的该半导体元件往该些测试接脚的方向移动。
8.如权利要求5所述的测试方法,其中该卷带具有数个止挡部,该些止挡部设于该些凹槽中面向该些半导体元件的表面上,于驱动该些半导体元件往该些测试接脚的方向移动的该步骤中更包括:
驱动该些半导体元件往该些测试接脚的方向移动,直到该些半导体元件受到该些止挡部的止挡。
9.如权利要求5所述的测试方法,其中该卷带具有数个导角,各该些导角连接对应的该凹槽的内侧壁与该第二面。
10.如权利要求5所述的测试方法,其中各该些凹槽的宽度实质上等于各该些半导体元件的宽度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010169955 CN101826490B (zh) | 2010-04-23 | 2010-04-23 | 半导体元件的包装结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010169955 CN101826490B (zh) | 2010-04-23 | 2010-04-23 | 半导体元件的包装结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101826490A true CN101826490A (zh) | 2010-09-08 |
CN101826490B CN101826490B (zh) | 2012-11-14 |
Family
ID=42690321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010169955 Active CN101826490B (zh) | 2010-04-23 | 2010-04-23 | 半导体元件的包装结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101826490B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3739330A (en) * | 1970-07-08 | 1973-06-12 | Mark Products | Geophone assembly |
JPH01205539A (ja) * | 1988-02-12 | 1989-08-17 | Fujitsu Ltd | 半導体装置 |
US5477008A (en) * | 1993-03-19 | 1995-12-19 | Olin Corporation | Polymer plug for electronic packages |
US6448637B1 (en) * | 2001-11-28 | 2002-09-10 | Intersil Americas Inc. | Hermetically sealed integrated circuit package incorporating pressure relief valve for equalizing interior and exterior pressures when placed in spaceborne environment |
CN1790042A (zh) * | 2005-12-05 | 2006-06-21 | 深圳市矽电半导体设备有限公司 | 一种半导体晶圆片多路测试方法和多路测试探针台 |
CN101477958A (zh) * | 2009-01-20 | 2009-07-08 | 江苏康众数字医疗设备有限公司 | 邦定装置和邦定方法 |
-
2010
- 2010-04-23 CN CN 201010169955 patent/CN101826490B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3739330A (en) * | 1970-07-08 | 1973-06-12 | Mark Products | Geophone assembly |
JPH01205539A (ja) * | 1988-02-12 | 1989-08-17 | Fujitsu Ltd | 半導体装置 |
US5477008A (en) * | 1993-03-19 | 1995-12-19 | Olin Corporation | Polymer plug for electronic packages |
US6448637B1 (en) * | 2001-11-28 | 2002-09-10 | Intersil Americas Inc. | Hermetically sealed integrated circuit package incorporating pressure relief valve for equalizing interior and exterior pressures when placed in spaceborne environment |
CN1790042A (zh) * | 2005-12-05 | 2006-06-21 | 深圳市矽电半导体设备有限公司 | 一种半导体晶圆片多路测试方法和多路测试探针台 |
CN101477958A (zh) * | 2009-01-20 | 2009-07-08 | 江苏康众数字医疗设备有限公司 | 邦定装置和邦定方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101826490B (zh) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9250292B2 (en) | Testing system for testing semiconductor package stacking chips and semiconductor automatic tester thereof | |
EP2172968A1 (en) | Testing apparatus | |
US9347989B2 (en) | Test device for testing a PoP stacked-chip | |
US20090120631A1 (en) | Heat dissipation system and method | |
US20130201622A1 (en) | Flash Drive | |
US8638117B2 (en) | Production device, production method, test apparatus and integrated circuit package | |
CN101826490B (zh) | 半导体元件的包装结构及测试方法 | |
US20060056945A1 (en) | Parts transferring apparatus | |
US7511375B2 (en) | Semiconductor device carrier unit and semiconductor socket provided therewith | |
US20140361802A1 (en) | Testing device | |
US20150054537A1 (en) | System and method for assembling a probe head | |
TWI572877B (zh) | 手機自動化測試系統及手機自動化測試方法 | |
US20090242457A1 (en) | Electronic component orientation for assembly to circuit boards | |
CN104813172B (zh) | 用于测试系统的接口 | |
US20120242362A1 (en) | Test apparatus | |
KR102430477B1 (ko) | 반도체 소자 수납용 가변 버퍼 트레이 | |
CN101840842B (zh) | 处理机 | |
US6899569B2 (en) | Layered interface device | |
US9824906B2 (en) | Methods and structures for handling integrated circuits | |
CN203478848U (zh) | 托盘及芯片烘烤系统 | |
TWI493202B (zh) | 晶片測試結構、裝置及方法 | |
CN103811371B (zh) | 堆栈式半导体封装构件的测试设备及其测试方法 | |
CN211792204U (zh) | 一种具有保护结构的电路板 | |
TWI336309B (zh) | ||
JP2001044269A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |