JPS5873100A - Lsiとメモリデバイスの検査方法及び装置 - Google Patents
Lsiとメモリデバイスの検査方法及び装置Info
- Publication number
- JPS5873100A JPS5873100A JP57177474A JP17747482A JPS5873100A JP S5873100 A JPS5873100 A JP S5873100A JP 57177474 A JP57177474 A JP 57177474A JP 17747482 A JP17747482 A JP 17747482A JP S5873100 A JPS5873100 A JP S5873100A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- format
- test signal
- reference value
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は大規模集積(LSI)デバイス及びメモリ・デ
バイスにテスト信号を注入しその出力信号を基準値と比
較することによりデバイスの検査を行う技術に関する。
バイスにテスト信号を注入しその出力信号を基準値と比
較することによりデバイスの検査を行う技術に関する。
LSIデバイス検査では、デバイスの各ピンごとに適当
な検査信号、基準値及び関連するフォーマットとタイミ
ング情報をそのピン専用のランダム・アクセス・メモリ
に予めロードし、検査中、アドレス発生器よりメモリに
アドレス信号を供給して所望のシーケンスで注入し、比
較を実行する。
な検査信号、基準値及び関連するフォーマットとタイミ
ング情報をそのピン専用のランダム・アクセス・メモリ
に予めロードし、検査中、アドレス発生器よりメモリに
アドレス信号を供給して所望のシーケンスで注入し、比
較を実行する。
これに対し、メモリ・デバイスの検査では、アドレス発
生器よりデバイスの「アドレス」ピンにアドレス信号を
供給する(したがってこのアドレス信号は検査信号とし
て受は取られる)と同時に、別の発生器を作動してそれ
よりデバイスのデータピンに「データ」検査信号を供給
する。出力信号はデータピンにのみ現われ、これを先に
注入したデータ信号と比較する。各ピンごとにランダム
・アクセスメモリが作動されるが、このメモリに記憶さ
れるのはわずかにフォーマットとタイミング情報(通常
、検査信号の長いシーケンスにわたり一定に保たれる)
、それに場合によりアドレス解読情報が加わる程度であ
る。
生器よりデバイスの「アドレス」ピンにアドレス信号を
供給する(したがってこのアドレス信号は検査信号とし
て受は取られる)と同時に、別の発生器を作動してそれ
よりデバイスのデータピンに「データ」検査信号を供給
する。出力信号はデータピンにのみ現われ、これを先に
注入したデータ信号と比較する。各ピンごとにランダム
・アクセスメモリが作動されるが、このメモリに記憶さ
れるのはわずかにフォーマットとタイミング情報(通常
、検査信号の長いシーケンスにわたり一定に保たれる)
、それに場合によりアドレス解読情報が加わる程度であ
る。
発明の概要
本発明の一側面によれば、検査信号を注入しその出力信
号を基準値と比較することによりLSIとメモリデバイ
スを検査する装置において(ここにデバイスは各々多数
のピンを有し、メモリデバイスのピンはアドレス・ピン
とデータビンより成ること)、注入と比較のシーケンス
を制御するシーケンス・コントローラと、LSIデバイ
スの検査信号と基準値を記憶する記憶素子と、メモリ・
デバイスの検査゛信号と基準値を発生する発生器と、シ
ーケンス・コントローラに応答してLSIデバイスの検
査信号と基準値を記憶素子よりピンに供給するか、又は
メモリデバイスの検査信号と基準値を発生器よりデータ
ピンに供給するように接続される電源スイッチング回路
とから成る装置が提供される。
号を基準値と比較することによりLSIとメモリデバイ
スを検査する装置において(ここにデバイスは各々多数
のピンを有し、メモリデバイスのピンはアドレス・ピン
とデータビンより成ること)、注入と比較のシーケンス
を制御するシーケンス・コントローラと、LSIデバイ
スの検査信号と基準値を記憶する記憶素子と、メモリ・
デバイスの検査゛信号と基準値を発生する発生器と、シ
ーケンス・コントローラに応答してLSIデバイスの検
査信号と基準値を記憶素子よりピンに供給するか、又は
メモリデバイスの検査信号と基準値を発生器よりデータ
ピンに供給するように接続される電源スイッチング回路
とから成る装置が提供される。
本発明のもうひとつの側面によれば、注入と比較のシー
ケンス制御を行うシーケンス・コントローラと、検査信
号と標準値に対応するフォーマットとタイミング情報を
発生するフォーマットとタイミング発生器と、フォーマ
ットとタイミング発生装置より、LSIデバイス検査用
の検査信号と基準値の夫々に対応する新しく更新された
フォーマットとタイミング情報を発生させるシーケンス
発生器と、フォーマットとタイミング発生装置よりメモ
リ・デバイス検査用の検査信号と基準値のグループに対
応する更新されたフォーマットとタイミング情報を発生
させるグループ・シーケンス発生器と、シーケンス・コ
ントローラに応答して、選択的にシーケンス発生器又は
グループ・シーケンス発生器を作動してLSIデバイス
又はメモリ・デバイスを検査するモード・コントローラ
とから成る装置が提供される。
ケンス制御を行うシーケンス・コントローラと、検査信
号と標準値に対応するフォーマットとタイミング情報を
発生するフォーマットとタイミング発生器と、フォーマ
ットとタイミング発生装置より、LSIデバイス検査用
の検査信号と基準値の夫々に対応する新しく更新された
フォーマットとタイミング情報を発生させるシーケンス
発生器と、フォーマットとタイミング発生装置よりメモ
リ・デバイス検査用の検査信号と基準値のグループに対
応する更新されたフォーマットとタイミング情報を発生
させるグループ・シーケンス発生器と、シーケンス・コ
ントローラに応答して、選択的にシーケンス発生器又は
グループ・シーケンス発生器を作動してLSIデバイス
又はメモリ・デバイスを検査するモード・コントローラ
とから成る装置が提供される。
好適実施例では、フォーマットとタイミング発生器はフ
ォーマット情報を記憶するフォーマット・メモリ、シー
ケンス・コントローラに応答してフォーマットメモリの
各場所に対応するアドレスを記憶するフォーマット・ア
ドレス・メモ1ハタイミング情報を記憶するタイミング
・メモリ、このタイミング情報に従ってタイミング・/
寸ルスを発生するタイミング発生器、及びシーケンス・
コントローラに応答してタイミング・メモリの各場所に
対応するアドレスを記憶するタイミング・アト。
ォーマット情報を記憶するフォーマット・メモリ、シー
ケンス・コントローラに応答してフォーマットメモリの
各場所に対応するアドレスを記憶するフォーマット・ア
ドレス・メモ1ハタイミング情報を記憶するタイミング
・メモリ、このタイミング情報に従ってタイミング・/
寸ルスを発生するタイミング発生器、及びシーケンス・
コントローラに応答してタイミング・メモリの各場所に
対応するアドレスを記憶するタイミング・アト。
レス・メモリとで構成され、さらに実施装置は出力信号
が基準値と異なる場合にエラー信号を発生スルコンパレ
ータ、コンパレータに応答する故障プロセサ、シーケン
ス・コントローラと故障プロセサに応答してLSIデバ
イスの各ピンに対応するエラー信号と検査信号のシーケ
ンスを記憶する故11シーケンスーメモ1ハ及び故障プ
ロセサとシーケンス・コントローラに応答してメモリ・
デバイスの記憶場所に対応するマツプとしてエラー信号
を記憶する故障マツプ・メモリを備える。
が基準値と異なる場合にエラー信号を発生スルコンパレ
ータ、コンパレータに応答する故障プロセサ、シーケン
ス・コントローラと故障プロセサに応答してLSIデバ
イスの各ピンに対応するエラー信号と検査信号のシーケ
ンスを記憶する故11シーケンスーメモ1ハ及び故障プ
ロセサとシーケンス・コントローラに応答してメモリ・
デバイスの記憶場所に対応するマツプとしてエラー信号
を記憶する故障マツプ・メモリを備える。
本発明のさらにもうひとつの側面によれば、メモリ(記
憶)部と非メモリ部(非記憶部)を有するLSIデバイ
スの検査方法であって、第1記憶素子の非メモリ部用の
検査信号と基準値を記憶し、第2記憶素子の非メモリ部
用の検査信号と基準値の夫々に対応するフォーマットと
タイミング情報を記憶し、第2記憶素子のメモリ部用の
検査信号と基準値のグループに対応するフォーマットと
タイミング情報を記憶し、選択器をトリガーして第1記
憶素子からの検査信号と基準値を非メモリ部のピンに供
給し、非メモリ部用の検査信号と基準値の夫々に対応す
るアドレスを発生するとともに選択的にトリガーして各
アドレスを第2記憶素子に供給し、発生器よりメモリ部
用の検査信号と基準値を発生させるとともに選択器をト
リガーして検査信号と基準値をメモリ部のデータピンに
供給し、メモリ部用の検査信号と基準値の各グループに
対応するアドレスを発生するとともに選択器をトリガー
して各アドレスを第2記憶素子に供給する、ことより成
る方法が提供される。
憶)部と非メモリ部(非記憶部)を有するLSIデバイ
スの検査方法であって、第1記憶素子の非メモリ部用の
検査信号と基準値を記憶し、第2記憶素子の非メモリ部
用の検査信号と基準値の夫々に対応するフォーマットと
タイミング情報を記憶し、第2記憶素子のメモリ部用の
検査信号と基準値のグループに対応するフォーマットと
タイミング情報を記憶し、選択器をトリガーして第1記
憶素子からの検査信号と基準値を非メモリ部のピンに供
給し、非メモリ部用の検査信号と基準値の夫々に対応す
るアドレスを発生するとともに選択的にトリガーして各
アドレスを第2記憶素子に供給し、発生器よりメモリ部
用の検査信号と基準値を発生させるとともに選択器をト
リガーして検査信号と基準値をメモリ部のデータピンに
供給し、メモリ部用の検査信号と基準値の各グループに
対応するアドレスを発生するとともに選択器をトリガー
して各アドレスを第2記憶素子に供給する、ことより成
る方法が提供される。
本発明によれば、LSIデバイスとメモリ・デバイス(
及びメモリ部を備えたLSIデバイス)の検査をフレキ
シブルで、経済的にして効率よく、ひとつずつ任意の順
序で行うことができ、各被検査デバイスの任意のピンを
任意の検査信号サイクルにおいて、LSIピン、メモリ
データ・ピンあるいはメモリ・アドレスピンのいずれと
しても取り扱うことができる。
及びメモリ部を備えたLSIデバイス)の検査をフレキ
シブルで、経済的にして効率よく、ひとつずつ任意の順
序で行うことができ、各被検査デバイスの任意のピンを
任意の検査信号サイクルにおいて、LSIピン、メモリ
データ・ピンあるいはメモリ・アドレスピンのいずれと
しても取り扱うことができる。
実施例の説明
構成
第1図を参照するに、デバイス12の各ピン10は検査
部14(ピン出力フォロワと普通のピン駆動回路を内蔵
している)と両方向ライン16を介してフォーマット部
18(注入と比較のフォーマットとタイミング検査信号
用のマルチプレクサを含む集積論理素子を内蔵)につな
がっている。
部14(ピン出力フォロワと普通のピン駆動回路を内蔵
している)と両方向ライン16を介してフォーマット部
18(注入と比較のフォーマットとタイミング検査信号
用のマルチプレクサを含む集積論理素子を内蔵)につな
がっている。
フォーマット部18の入力は夫々、検査信号ライン20
を介して検査信号発生回路にフォーマットライン24を
介してフォーマット発生回路26′に、タイミング・ラ
イン28を介してタイミング発生回路80につながって
いる。フォーマット部18の出力はエラー・ライン31
を介して故障処理回路82につながっている。
を介して検査信号発生回路にフォーマットライン24を
介してフォーマット発生回路26′に、タイミング・ラ
イン28を介してタイミング発生回路80につながって
いる。フォーマット部18の出力はエラー・ライン31
を介して故障処理回路82につながっている。
検査信号発生回路22はソース選択ライン52、再ロー
ド・ライン58、検査信号メモリ制御ライン54.56
.57(ライン54と56は、さらに故障システムの割
込・制御ライン58と59とトモにパターン・シーケン
ス・コントローラ5゜と故障処理回路32とをつないで
いる)を介してノぐターン・シーケンス・コントローラ
につながっている。ソース選択ライン52、再ロード・
ライン58、制御ライン57及びフォーマットとタイミ
ングメモリ制御ライン60と62はパターン・シーケン
スがコントローラ50をフォーマットとタイミング発生
回路26と80に接続している。
ド・ライン58、検査信号メモリ制御ライン54.56
.57(ライン54と56は、さらに故障システムの割
込・制御ライン58と59とトモにパターン・シーケン
ス・コントローラ5゜と故障処理回路32とをつないで
いる)を介してノぐターン・シーケンス・コントローラ
につながっている。ソース選択ライン52、再ロード・
ライン58、制御ライン57及びフォーマットとタイミ
ングメモリ制御ライン60と62はパターン・シーケン
スがコントローラ50をフォーマットとタイミング発生
回路26と80に接続している。
検査信号発生回路22の検査信号源選択器70は検査信
号源選択メモリ?2(ピン当り256バイト容量)と5
つの選択可能なテスト信号源につながっている。即ち、
A又はB検査信号メモリ?4.76(各ピンlO用のL
SIデバイス検査信号又はメモリ・デバイス・アドレス
ピン用のメモリ・アドレス解読情報を記憶している)、
C検査信号メモリ78(再ロード制御部118を介して
)、メモリ検査信号発生器80(論理素子よ構成るアド
レス駆動アルゴリズム発生器と記憶素子で構成されるア
ドレス駆動ルック・アップ・テーブル発生器を内蔵)及
び交代源ライン82である。
号源選択メモリ?2(ピン当り256バイト容量)と5
つの選択可能なテスト信号源につながっている。即ち、
A又はB検査信号メモリ?4.76(各ピンlO用のL
SIデバイス検査信号又はメモリ・デバイス・アドレス
ピン用のメモリ・アドレス解読情報を記憶している)、
C検査信号メモリ78(再ロード制御部118を介して
)、メモリ検査信号発生器80(論理素子よ構成るアド
レス駆動アルゴリズム発生器と記憶素子で構成されるア
ドレス駆動ルック・アップ・テーブル発生器を内蔵)及
び交代源ライン82である。
同様にフォーマットアドレス発生回路26に設けられた
フォーマット源選択器7oはフォーマット源選択メモリ
94(ピン当9256バイトノ容量)と4つの選択可能
なタイミング情報アドレス源につながっている。A又は
Bタイミング・メモリ116.118、cタイミング・
メモリ12゜(再ロード制御部184を介して)、及び
交代源ライン122で−ある。タイミング源選択器11
0の出力は夕4ミング・メモリ(ピン当り256パイ)
$117)RAM)を介してプログラムの可能タイミン
グ発生回路蔵のタイミング部126につながっている。
フォーマット源選択器7oはフォーマット源選択メモリ
94(ピン当9256バイトノ容量)と4つの選択可能
なタイミング情報アドレス源につながっている。A又は
Bタイミング・メモリ116.118、cタイミング・
メモリ12゜(再ロード制御部184を介して)、及び
交代源ライン122で−ある。タイミング源選択器11
0の出力は夕4ミング・メモリ(ピン当り256パイ)
$117)RAM)を介してプログラムの可能タイミン
グ発生回路蔵のタイミング部126につながっている。
Aメモリ74.96.116とBメモリ76.98.1
18は夫々、2つの同一構成の4にスタチックRAMの
一部でありCメモリ78.100.120は64に〜2
56にダイナミックRAMの一部をなす。選択器70,
90,110は普通のマルチプレクサである。再ロード
制御部114.186.188(普通のマルチプレクサ
内蔵)は入力が再ロードライン58及びCメモリ78.
100と120に夫々つながっておシ、出力は夫々Aメ
モリ74と90と116、及びBメモリ76と98と1
18につながっている。
18は夫々、2つの同一構成の4にスタチックRAMの
一部でありCメモリ78.100.120は64に〜2
56にダイナミックRAMの一部をなす。選択器70,
90,110は普通のマルチプレクサである。再ロード
制御部114.186.188(普通のマルチプレクサ
内蔵)は入力が再ロードライン58及びCメモリ78.
100と120に夫々つながっておシ、出力は夫々Aメ
モリ74と90と116、及びBメモリ76と98と1
18につながっている。
故障処理回路32の故障プロセサ250(エラー信号の
分析・径路選択用の集積回路論理素子内蔵)はメモリ・
デバイス・エラー・ライン252に介して故障マツプ・
メモリ254(エラー信号記憶用の実時間メモリで、゛
容量は16X64K、8x128K又はIK×IKでメ
モリ・デノ(イスのエラー信号を記憶する)、さらに故
障プロセサ250は故障シーケンス・ライン258を介
して故障シーケンス・メモリ260(故障信号及び関連
するブロックとサイクル情報記憶用のRAM)にもつな
がっている。
分析・径路選択用の集積回路論理素子内蔵)はメモリ・
デバイス・エラー・ライン252に介して故障マツプ・
メモリ254(エラー信号記憶用の実時間メモリで、゛
容量は16X64K、8x128K又はIK×IKでメ
モリ・デノ(イスのエラー信号を記憶する)、さらに故
障プロセサ250は故障シーケンス・ライン258を介
して故障シーケンス・メモリ260(故障信号及び関連
するブロックとサイクル情報記憶用のRAM)にもつな
がっている。
第2図を参照するに、AとB検査信号アドレス発生器3
10.812(夫々、8つの12ビツト・アドレス・カ
ウンタ314.816、アドレス選択器818.320
及びExclusive ORアドレス・ゲート822
.324を内蔵)は夫々、制御ビット・ライン826.
828及び発生器禁止ライン320.832を介して制
御RAM888(夫々112ビツトより成る4に命令ワ
ードの容量をもつプログラム可能マイクロプロセサ)に
つながっている。さらにRAM833は、Cアドレス発
生器と制御カウンタ822(Cメモリ78.100.1
20のアドレス選択器、制御用の集積回路論理とタイミ
ング回路を内蔵)を介して制御ライン57と再ロードラ
イン58に、さらに源選択ライン52に、またメモリ・
デバイス・フォーマット及びタイミング・アドレスラ、
イン825を介してL S’I /メモリモード選択器
384.836(これらはAとB検査信号アドレス発生
器310.812にもつながっている)に、またシーケ
ンス制御ライン888を介して、RAM883の実行す
べき次の制御命令のアドレスを決める図示しない回路に
、また検査制御ライン840を介して図示しない検査制
御回路につながっている。
10.812(夫々、8つの12ビツト・アドレス・カ
ウンタ314.816、アドレス選択器818.320
及びExclusive ORアドレス・ゲート822
.324を内蔵)は夫々、制御ビット・ライン826.
828及び発生器禁止ライン320.832を介して制
御RAM888(夫々112ビツトより成る4に命令ワ
ードの容量をもつプログラム可能マイクロプロセサ)に
つながっている。さらにRAM833は、Cアドレス発
生器と制御カウンタ822(Cメモリ78.100.1
20のアドレス選択器、制御用の集積回路論理とタイミ
ング回路を内蔵)を介して制御ライン57と再ロードラ
イン58に、さらに源選択ライン52に、またメモリ・
デバイス・フォーマット及びタイミング・アドレスラ、
イン825を介してL S’I /メモリモード選択器
384.836(これらはAとB検査信号アドレス発生
器310.812にもつながっている)に、またシーケ
ンス制御ライン888を介して、RAM883の実行す
べき次の制御命令のアドレスを決める図示しない回路に
、また検査制御ライン840を介して図示しない検査制
御回路につながっている。
選択器850と852はデータ入力がCアドレスライン
57及び夫々AとB検査信号アドレス発生器810と8
12に、制御入力はライン328を介してCアドレス発
生器と制御カウンタ822につながっている。
57及び夫々AとB検査信号アドレス発生器810と8
12に、制御入力はライン328を介してCアドレス発
生器と制御カウンタ822につながっている。
同様に、選択器854と356は、入力ixcアドレス
ライン57及び夫々LSI/メモリモート。
ライン57及び夫々LSI/メモリモート。
選択器334と836に、制御入力がCアト°レス発生
器と制御カウンタ822につながってし)る。
器と制御カウンタ822につながってし)る。
LSI/メモリモード選択器8B4と3360毒I]御
入力は夫々レジスタ385と837につな−b;つてい
る。
入力は夫々レジスタ385と837につな−b;つてい
る。
選択器315.320.884.386.850.35
2.354、及び351は普通の集積回路マルチプレク
サである。
2.354、及び351は普通の集積回路マルチプレク
サである。
動作
検査装置は任意の順序でLSIデノ(イス検査とメモリ
デバイス検査とを切換可能であり、またメモリ部と非メ
モリ部より成るLSIデノくイスの検査が可能である。
デバイス検査とを切換可能であり、またメモリ部と非メ
モリ部より成るLSIデノくイスの検査が可能である。
検査モードをLSIモート°とメモリモード間で切り換
えるにはレジスタ385と337の値を変えることによ
って選択器384と886を制御し、夫々AとBタイミ
ング兼フォーマットメモリ96.98.116.11B
のアト。
えるにはレジスタ385と337の値を変えることによ
って選択器384と886を制御し、夫々AとBタイミ
ング兼フォーマットメモリ96.98.116.11B
のアト。
レス源を選択するとともに、ライン52を通って源選択
メモリ72.194.114に送られる制御ビットを変
えることによって検査信号源を選択することで行う。
メモリ72.194.114に送られる制御ビットを変
えることによって検査信号源を選択することで行う。
LSIデバイス検査
LSIデバイス検査では、全ピンIOへの検査信号シー
ケンス゛はフォーマット部18より検査部14に交互に
A又はB検査信号メモリ74又は76からの信号の選択
によシなされる。この選択はパターン・シーケンス・コ
ントローラ500制御下にある検査信号選択メモリ72
により指示される検査信号選択器70により行なわれる
。検査信号70によりA検査信号メモリ?4が選択され
るとこのメモリ?4はアドレス・ライン54に与えられ
るアドレスの定める記憶場所より検査信号を送出する。
ケンス゛はフォーマット部18より検査部14に交互に
A又はB検査信号メモリ74又は76からの信号の選択
によシなされる。この選択はパターン・シーケンス・コ
ントローラ500制御下にある検査信号選択メモリ72
により指示される検査信号選択器70により行なわれる
。検査信号70によりA検査信号メモリ?4が選択され
るとこのメモリ?4はアドレス・ライン54に与えられ
るアドレスの定める記憶場所より検査信号を送出する。
同時にB検査信号メモリ76は検査信号メモリ78に記
憶された検査信号プールより再ロードされる。A検査信
号メモリ74がテスト・データを送出し終ると、検査信
号源選択器70はただちにB検査信号メモリ76を選択
してテストデータを送出させる。そしてA検査信号メモ
リ?4の方はC検査信号メモリ78より再ロードされる
。
憶された検査信号プールより再ロードされる。A検査信
号メモリ74がテスト・データを送出し終ると、検査信
号源選択器70はただちにB検査信号メモリ76を選択
してテストデータを送出させる。そしてA検査信号メモ
リ?4の方はC検査信号メモリ78より再ロードされる
。
古ロードの制御はCアドレス発生器及びライン73より
再ロード制御部124に「ロードA」又は「ロードB」
の信号を、またライン57、Cアドレスを、Garry
C0Gillette により′″Te−sTe−
5tSi Re1oader” という名称で出願され
た米国特許出願明細書に記載された方式によって出力す
る制御カウンタ822によりなされる。
再ロード制御部124に「ロードA」又は「ロードB」
の信号を、またライン57、Cアドレスを、Garry
C0Gillette により′″Te−sTe−
5tSi Re1oader” という名称で出願され
た米国特許出願明細書に記載された方式によって出力す
る制御カウンタ822によりなされる。
夫々のLSI検査信号はタイミング・メモリ114に記
憶されたタイミング情報に従って、タイミング部76が
指定する時点で送出され、そのフォーマットはフォーマ
ットメモリ92に記憶されたフォーマット情報(例えば
、ノン・リターン・ツー・ゼロ(NRZ)、リターン・
ツウ・ゼロ(RZ)、リターン・ツウ・ワン(RTO)
、又はリターン・ツウ・コンブリメント(RTC)に
より定められる。
憶されたタイミング情報に従って、タイミング部76が
指定する時点で送出され、そのフォーマットはフォーマ
ットメモリ92に記憶されたフォーマット情報(例えば
、ノン・リターン・ツー・ゼロ(NRZ)、リターン・
ツウ・ゼロ(RZ)、リターン・ツウ・ワン(RTO)
、又はリターン・ツウ・コンブリメント(RTC)に
より定められる。
タイミング・メモリ114とフォーマット・メモリ92
は夫々タイミングとフォーマット選択メモリ114.9
4により、タイミングとフォーマットデータ源選択器1
10と90を介してなされる制御の下で、夫々タイミン
グメモ1J1165,4フオーマントメモリ96と、B
タイミングメモリ118、Bフォーマット・メモリ98
より交互にアドレスされる(AとBテスト信号メモリ7
4.76の交互動作順序と同様)。メモリの切換はLS
I検査モードで動作するようレジスタ385.837で
制御されるLSI/メモリモード選択器384と386
の動作に基づきライン6oと62(ライン54と56上
のAとBアドレスと同様)に与えられる切換指令にょシ
なされる。AとHのタイミングとフォーマットの各メモ
リは、信号を送出していない間はCタイミングとフォー
マットメモリ100と120に夫々記憶されたタイミン
グとフォーマット信号プールより再ロードされる。
は夫々タイミングとフォーマット選択メモリ114.9
4により、タイミングとフォーマットデータ源選択器1
10と90を介してなされる制御の下で、夫々タイミン
グメモ1J1165,4フオーマントメモリ96と、B
タイミングメモリ118、Bフォーマット・メモリ98
より交互にアドレスされる(AとBテスト信号メモリ7
4.76の交互動作順序と同様)。メモリの切換はLS
I検査モードで動作するようレジスタ385.837で
制御されるLSI/メモリモード選択器384と386
の動作に基づきライン6oと62(ライン54と56上
のAとBアドレスと同様)に与えられる切換指令にょシ
なされる。AとHのタイミングとフォーマットの各メモ
リは、信号を送出していない間はCタイミングとフォー
マットメモリ100と120に夫々記憶されたタイミン
グとフォーマット信号プールより再ロードされる。
ピンIOの出力信号はフォーマット部18で受信され、
(フォーマット部は内部の普通の集積回路コンパレータ
により)基準値(検査信号同様ライン20に与えられる
10)と比較され、エラーがある場合にはパターン・シ
ーケンス・コントローラ50の制御の下でエラー信号が
故障プロセサ250を介して故障シーケンス・メモリ2
60に送られる。予め定めた故障シーケンスが発生した
ら、故障プロセサ250は割込信号をパターン・シーケ
ンス・コントローラ50に送す、テストシーケンスの変
更を行なわせる。
(フォーマット部は内部の普通の集積回路コンパレータ
により)基準値(検査信号同様ライン20に与えられる
10)と比較され、エラーがある場合にはパターン・シ
ーケンス・コントローラ50の制御の下でエラー信号が
故障プロセサ250を介して故障シーケンス・メモリ2
60に送られる。予め定めた故障シーケンスが発生した
ら、故障プロセサ250は割込信号をパターン・シーケ
ンス・コントローラ50に送す、テストシーケンスの変
更を行なわせる。
メモリ・デバイス検査
メモリ・デバイス検査では、検査信号は(ライン56と
58に与えられる指示信号に基づいて)メモリ検査信号
発生器80より検査選択器70を通ってデバイスのデー
タ・ピンに支給される。またデバイスのXとYアドレス
ピン用の「アドレス」検査信号がAとB検査信号メモリ
アドレス発生器310と812よりAとB検査信号メモ
リ74.76(ここでアドレス検査信号はデバイス12
のメモリ・レイアウトと一致する形に解読される)を通
って直接支給される。
58に与えられる指示信号に基づいて)メモリ検査信号
発生器80より検査選択器70を通ってデバイスのデー
タ・ピンに支給される。またデバイスのXとYアドレス
ピン用の「アドレス」検査信号がAとB検査信号メモリ
アドレス発生器310と812よりAとB検査信号メモ
リ74.76(ここでアドレス検査信号はデバイス12
のメモリ・レイアウトと一致する形に解読される)を通
って直接支給される。
フォーマットとタイミング情報(これらは一連のメモリ
・デバイス検査信号の期間中、不変に保たれる)は制御
RAM882よりライン325を介し、レジスタ885
と887により「メモ1) J検査モードにセットされ
たLSI/メモリモード選択器884.336を経て支
給されるアドレスに基づきフォーマット・アドレスとタ
イミング発生回路26と80により決められる。
・デバイス検査信号の期間中、不変に保たれる)は制御
RAM882よりライン325を介し、レジスタ885
と887により「メモ1) J検査モードにセットされ
たLSI/メモリモード選択器884.336を経て支
給されるアドレスに基づきフォーマット・アドレスとタ
イミング発生回路26と80により決められる。
エラー信号は”故障プロセサ250を介して故障マツプ
・メモリ254に送られ、メモリ254は(ライン54
.56上のアドレス信号の制御の下で)デバイ°ス12
の故障場所と合致する場所にエラーを記録して「悪い」
記憶場所のマツプを作成する。
・メモリ254に送られ、メモリ254は(ライン54
.56上のアドレス信号の制御の下で)デバイ°ス12
の故障場所と合致する場所にエラーを記録して「悪い」
記憶場所のマツプを作成する。
Cメモリに記憶された検査信号、フォーマット及びタイ
ミング情報のプールからAとBメモリを再ロードする方
式については’ Te5t SignalReload
er”の名称で出願され、発明者GarryC0Gil
lettcよシ本出願人に譲渡された米国特許第
L記載されている。
ミング情報のプールからAとBメモリを再ロードする方
式については’ Te5t SignalReload
er”の名称で出願され、発明者GarryC0Gil
lettcよシ本出願人に譲渡された米国特許第
L記載されている。
第1図は本発明による検査装置の各部のプロッり図、
第2 図ハ、第1 図のパターン・シーケンス・コント
ローラの制御RAMとその他の部分のブロック図である
。 (符号説明) 12:被験デバイス 22:検査信号発生回路26:フ
ォーマット発生回路 80:タイミング発生回路 32
:故障処理回路 特許出願人 テラダイン・インコーホレーテッド(外
4名)
ローラの制御RAMとその他の部分のブロック図である
。 (符号説明) 12:被験デバイス 22:検査信号発生回路26:フ
ォーマット発生回路 80:タイミング発生回路 32
:故障処理回路 特許出願人 テラダイン・インコーホレーテッド(外
4名)
Claims (1)
- 【特許請求の範囲】 (1) 検査信号を注入し、その結果としての出力信
号を基準値と比較すること、によってLSIとメモリデ
バイスを検査する装置であって(ここに前記のデバイス
の各々は多数のピンをもち、前記メモリ・デバイスのピ
ンはアドレス・ピンとデータ・ピンより成ること)、 検査信号の注入と、出力信号と基準値の比較とのシーケ
ンスを制御するシーケンス・コントローラと、 LSIデバイス用の検査信号と基準値を記憶する記憶素
子と、 メモリ・デバイス用の検査信号と基準値を発生する発生
器と、及び 前記シーケンス・コントローラに応答して、LSIデバ
イス用の検査信号と基準値を前記記憶素子より前記ピン
に、あるいは前記メモリ・デノ(イス用の検査信号と基
準値を前記発生器より前記データピンに選択接続する源
スイッチング回路とから成る装置。 (2)検査信号を注入し、その結果としての出力信号を
基準値と比較することによってLSIとメモリデバイス
を検査する装置であって(ここに前記のデバイスの各々
は多数のピンを備え、前記メモリ・デバイスのピンはア
ドレス・ピンとデータピンより成ること)、 検査信号の注入と、出力信号と基準信号の比較とのシー
ケンスを制御するシーケンス・コントローラと、 検査信号と基準値に対応するフォーマットとタイミング
情報を発生するフォーマットとタイミング発生器と、 前記フォーマットとタイミング発生器を介して前記LS
Iデぶイス用の検査信号と基準値の各々に対応するフォ
ーマットとタイミング情報の更新を行うシーケンス発生
器と、 前記フォーマットとタイミング発生器を介してI)コ記
メモリ・デバイス用の一連の検査信号と基準値に対応す
るフォーマットとタイミング情報の更新を行うグループ
・シーケンス発生器ト、及び前記シーケンス・コントロ
ーラに応答して、前記7−ケンス発生器又は前記グルー
プ・シーケンス発生器を選択作動して、前記LSIデバ
イス又は前記メモリデバイスを検査するモード・コント
ローラと、 から成る装置。 (3)特許請求の範囲第1項記載の装置において、検査
信号の注入と、出力信号と基準値の比較と(7) シー
ケンス発生器するシーケンス・コントローラと、 検査信号と基準値に対応するフォーマットとタイミング
情報を発生するフォーマットとタイミン 、・グ発生器
と、 前記フォーマットとタイミング発生器を介してLSIデ
バイス用の検査信号と基準値の各々に対応するフォーマ
ットとタイミング情報の更新を行うシーケンス・発生器
と、 前記フォーマットとタイミング発生器を介してメー=e
+7デバイス用の一連の検査信号と基準値に対応するフ
ォーマットとタイミング情報の更新を行うグループ・シ
ーケンス発生器と、及び前記シーケンス・コントローラ
に応答して前記シーケンス発生器又は前記グループ・シ
ーケンス発生器を選択作動するモード・コントローラと
、 を設けた装置。 (4ン 特許請求の範囲第2項又は第3項記載の装置
において、前記フォーマットとタイミング発生器を、 フォーマット情報を記憶するフォーマット・メモリと、 前記シーケンス・コントローラに応答して前記フォーマ
ット・メモリ内の場所と対応するアドレスを記憶するフ
ォーマット・アドレス・メモリと、で構成した装置。 (5) 特許請求の範囲第2項又は第8項記載の装置
において、前記フォーマットとタイミング発生器を1 タイミング情報を記憶するタイミング・メモリと、 前記タイミング情報に従ってタイミング・パルスを発生
するタイミング発生器と、 前記シーケンス°コントローラに応答して前記タイミン
グ・メモリ内の場所と対応するアドレスを記憶するタイ
ミング・アドレス・メモリド、で構成した装置。 (6)特許請求の範囲第1項、第2項、第8項のいずれ
かに記載の装置において、 前記出力信号が前記基準と異なるときにエラー信号を発
生するコンパレータト、 前記メモリ・デバイス内の記憶場所に対応するマツプと
して、あるいはLSIデバイスのピンに対応するエラー
信号と検査信号のシーケンスとして、前記エラー信号を
選択記憶するエラー処理回路と、 を設けた装置。 (7) 特許請求の範囲第6項記載の装置において、
前記エラー処理回路を、 前記コンパレータに応答する故障プロセサ、前記シーケ
ンス・コントローラと故障プロセサに応答して前記シー
ケンスを記憶する故障シーケンス・・メモリ、及び 前記故障フロセサとシーケンス・コントローラに応答し
て前記マツプを記憶す6る故障マツプ・メモリ で構成した装置。 (8)検査信号を注入し、その結果としての出力信号を
基準値と比較することによってLSIデバイスとメモリ
・デバイスの検査を行う方法であって(ここに前記デバ
イスの各々は多数のピンを備え、前記メモリ・デバイス
のピンはアドレス・ピンとデータ・ピンより成ること)
、 前記LSIデバイス用の検査信号と基準値を記憶素子に
記憶し、 LSIデバイスの場合には選択器を作動して、前記検査
信号と基準値の径路を前記記憶素子より前記ピンへとし
、 メモリ・デバイスの場合には発生器を介して検青信号と
基準値を作成し、同時に選択器を作動して前記検査信号
と基準値の径路をデータピンの方へとし、 任意の所望の順序でLSIデバイスとメモリ・デバ身ス
の検査がなされるよう前記選択器を作動する、 ことより成る方法。 (9)検査信号を注入し、その結果としての出力信号と
基準値とを比較することによりLSIデバイスとメモリ
・デバイスの検査を行う方法であって(ここに前記デバ
イスの各々は多数のピンを備えること)、 LSIデバイス用の検査信号と基準値の各々に対応する
フォーマットとタイミング情報を記憶素子に記憶し、 メモリ・デバイス用の一連の検査信号と基準値に対応す
るフォーマットとタイミング情報を記憶し、 LSIデバイスの場合には、検査信号と基準値の各々に
対応するアドレスを発生するとともに選択的器にて前記
アドレスの行先を前記記憶素子とし、 メモリ・デバイスの場合には、一連の検査信号と基準値
の各グループに対応するアドレスを発生するとともに選
択器にて前記アドレスの行先を前記記憶素子とし、 所望の順序で゛LSIデバイスとメモリ・デバイスの検
査が行なえるよう前記アドレスの発生と選択器の作動を
行うようにした、 ことより成°る方法。 (至)特許請求の範囲第8項記載の方法において、LS
Iデバイス用の検査信号と基準値の各々に対応するフォ
ーマットとタイミング情報を第2の記憶素子に記憶し、 メモリ・デバイス用の一連の検査信号と基準値に対応す
るフォーマットとタイミング情報を第2の記憶素子に記
憶し、 LSIデバイスの場合には、検査信号と基準値の各々に
対応するアドレスを発生するとともに、選択器にてアド
レスの行先を第2記憶素子とし、メモリ・デバイスの場
合には一連の検査信号と基準値の各々に対応するアドレ
スを発生するとともに選択器にてアドレスの行先を第2
記憶素子とし、 所望の順序でLSIデバイスとメモリ・デバイスの検査
がなされるよう前記アドレスの発生と選択器の作動が行
なわれるようにした、方法。 Ql)検査信号を注入し、その結果としての出力信号を
基準値と比較することによりメモリ部と非メモリ部より
成るLSIデバイスを検査する方式であって(ここに上
記デバイスは多数のピンを備えること)、 非メモリ部用の検査信号と基準値を第1記憶素子に記憶
し、 非メモリ部用の検査信号と基準値の各々に対応するフォ
ーマットとタイミング情報を第2記憶素子に記憶し、 メモリ部用の一連の検査信号と基準値に対応するフォー
マットとタイミング情報を第2記憶素子に記憶し、 選択器にて検査信号と基準値の径路を第1記憶素子より
非メモリ部のピンとし、 非メモリ部用の検査信号と基準値の各々に対応するアド
レスを発生するとともに選択器にて各アドレスの行先を
第2記憶素子とし、 発生器を介してメモリ部用の検査信号と基準値を作成す
るとともに選択器にて検査信号と基準値の行先をメモリ
部のデータピンとし、 メモリ部用の一連の検査信号と基準値の各々に対応する
アドレスを発生するとともに選択器にてアドレスの行先
を第2記憶素子とする、ことより成る方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US309981 | 1981-10-09 | ||
US06/309,981 US4450560A (en) | 1981-10-09 | 1981-10-09 | Tester for LSI devices and memory devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5873100A true JPS5873100A (ja) | 1983-05-02 |
JPH0157822B2 JPH0157822B2 (ja) | 1989-12-07 |
Family
ID=23200488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57177474A Granted JPS5873100A (ja) | 1981-10-09 | 1982-10-08 | Lsiとメモリデバイスの検査方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4450560A (ja) |
JP (1) | JPS5873100A (ja) |
DE (1) | DE3237225C2 (ja) |
FR (1) | FR2514528B1 (ja) |
GB (1) | GB2108277B (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517661A (en) * | 1981-07-16 | 1985-05-14 | International Business Machines Corporation | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit |
FR2531230A1 (fr) * | 1982-07-27 | 1984-02-03 | Rank Xerox Sa | Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble |
US4556947A (en) * | 1982-08-23 | 1985-12-03 | Motorola, Inc. | Bi-directional switching circuit |
US4519078A (en) * | 1982-09-29 | 1985-05-21 | Storage Technology Corporation | LSI self-test method |
DE3237365A1 (de) * | 1982-10-08 | 1984-04-12 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet |
US4527249A (en) * | 1982-10-22 | 1985-07-02 | Control Data Corporation | Simulator system for logic design validation |
JPS5990067A (ja) * | 1982-11-15 | 1984-05-24 | Advantest Corp | 論理回路試験用パタ−ン発生装置 |
US4574354A (en) * | 1982-11-19 | 1986-03-04 | Tektronix, Inc. | Method and apparatus for time-aligning data |
US4635218A (en) * | 1983-05-09 | 1987-01-06 | Valid Logic Systems | Method for simulating system operation of static and dynamic circuit devices |
US4590581A (en) * | 1983-05-09 | 1986-05-20 | Valid Logic Systems, Inc. | Method and apparatus for modeling systems of complex circuits |
US4849702A (en) * | 1983-08-01 | 1989-07-18 | Schlumberger Techologies, Inc. | Test period generator for automatic test equipment |
US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
EP0163267B1 (en) * | 1984-05-28 | 1993-10-13 | Advantest Corporation | Logic analyzer |
US4670878A (en) * | 1984-08-14 | 1987-06-02 | Texas Instruments Incorporated | Column shift circuitry for high speed testing of semiconductor memory devices |
US4806852A (en) * | 1984-09-07 | 1989-02-21 | Megatest Corporation | Automatic test system with enhanced performance of timing generators |
US4604744A (en) * | 1984-10-01 | 1986-08-05 | Motorola Inc. | Automated circuit tester |
JPS6277661A (ja) * | 1985-09-30 | 1987-04-09 | Toshiba Corp | メモリ有無検出回路 |
JPS6279379A (ja) * | 1985-10-02 | 1987-04-11 | Ando Electric Co Ltd | タイミング信号発生装置 |
JPS62118272A (ja) * | 1985-11-19 | 1987-05-29 | Ando Electric Co Ltd | パタ−ン発生装置 |
US4727312A (en) * | 1985-12-23 | 1988-02-23 | Genrad, Inc. | Circuit tester |
JPS62184373A (ja) * | 1986-02-07 | 1987-08-12 | Ando Electric Co Ltd | 試験信号発生回路 |
US4937770A (en) * | 1986-02-07 | 1990-06-26 | Teradyne, Inc. | Simulation system |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
JPS62261084A (ja) * | 1986-05-06 | 1987-11-13 | Ando Electric Co Ltd | タイミング信号発生装置 |
US4996659A (en) * | 1986-08-20 | 1991-02-26 | Hitachi, Ltd. | Method of diagnosing integrated logic circuit |
DE3633464A1 (de) * | 1986-10-01 | 1988-04-14 | Siemens Ag | Pruefsystem fuer digitale schaltungen |
US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
JPH06105284B2 (ja) * | 1986-12-01 | 1994-12-21 | 株式会社日立製作所 | 大規模集積回路のテストデ−タ作成方法 |
FR2620259B1 (fr) * | 1987-03-31 | 1989-11-24 | Smh Alcatel | Dispositif de couplage de memoires non volatiles dans une machine electronique et machine a affranchir en faisant application |
US4855681A (en) * | 1987-06-08 | 1989-08-08 | International Business Machines Corporation | Timing generator for generating a multiplicty of timing signals having selectable pulse positions |
US4876685A (en) * | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
GB2214314B (en) * | 1988-01-07 | 1992-01-02 | Genrad Ltd | Automatic circuit tester |
US4967412A (en) * | 1988-04-08 | 1990-10-30 | Hewlett-Packard Company | Serial data frame generator for testing telecommunications circuits |
US4858208A (en) * | 1988-07-11 | 1989-08-15 | Motorola, Inc. | Apparatus and method for testing semiconductor devices |
US4965799A (en) * | 1988-08-05 | 1990-10-23 | Microcomputer Doctors, Inc. | Method and apparatus for testing integrated circuit memories |
GB8826921D0 (en) * | 1988-11-17 | 1988-12-21 | Datatrace Ltd | Circuit testing |
US5039939A (en) * | 1988-12-29 | 1991-08-13 | International Business Machines Corporation | Calculating AC chip performance using the LSSD scan path |
JPH032679A (ja) * | 1989-02-23 | 1991-01-09 | Texas Instr Inc <Ti> | テスト・データ・フォーマッター |
US5369593A (en) * | 1989-05-31 | 1994-11-29 | Synopsys Inc. | System for and method of connecting a hardware modeling element to a hardware modeling system |
US5353243A (en) * | 1989-05-31 | 1994-10-04 | Synopsys Inc. | Hardware modeling system and method of use |
US5127011A (en) * | 1990-01-12 | 1992-06-30 | International Business Machines Corporation | Per-pin integrated circuit test system having n-bit interface |
JP2880547B2 (ja) * | 1990-01-19 | 1999-04-12 | 三菱電機株式会社 | 半導体記憶装置 |
JPH0484348A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | Romデータ保護方式 |
US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
JPH04218785A (ja) * | 1990-12-19 | 1992-08-10 | Advantest Corp | Ic試験装置 |
EP0491998B1 (de) * | 1990-12-28 | 1996-07-24 | International Business Machines Corporation | Programmgesteuertes Verfahren und Anordnung zur Erzeugung von Impulsen in aufeinanderfolgenden Impulsintervallen |
JP2602997B2 (ja) * | 1991-01-18 | 1997-04-23 | 株式会社東芝 | パターン発生器 |
AU660011B2 (en) * | 1991-04-26 | 1995-06-08 | Nec Corporation | Method and system for fault coverage testing memory |
WO1993020457A1 (en) * | 1992-03-31 | 1993-10-14 | Advantest Corporation | Ic testing device |
US5588115A (en) * | 1993-01-29 | 1996-12-24 | Teradyne, Inc. | Redundancy analyzer for automatic memory tester |
DE4305442C2 (de) * | 1993-02-23 | 1999-08-05 | Hewlett Packard Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Testvektors |
JP3591657B2 (ja) * | 1993-10-13 | 2004-11-24 | 株式会社アドバンテスト | 半導体ic試験装置 |
JPH07167920A (ja) * | 1993-10-18 | 1995-07-04 | Fujitsu Ltd | Lsi |
US5673295A (en) * | 1995-04-13 | 1997-09-30 | Synopsis, Incorporated | Method and apparatus for generating and synchronizing a plurality of digital signals |
US5649176A (en) * | 1995-08-10 | 1997-07-15 | Virtual Machine Works, Inc. | Transition analysis and circuit resynthesis method and device for digital circuit modeling |
US5673275A (en) * | 1995-09-12 | 1997-09-30 | Schlumberger Technology, Inc. | Accelerated mode tester timing |
US5720031A (en) * | 1995-12-04 | 1998-02-17 | Micron Technology, Inc. | Method and apparatus for testing memory devices and displaying results of such tests |
JP3249040B2 (ja) * | 1995-12-05 | 2002-01-21 | 株式会社アドバンテスト | スキャンテスト装置 |
US6195772B1 (en) | 1996-06-21 | 2001-02-27 | Altera Corporaiton | Electronic circuit testing methods and apparatus |
US5754556A (en) * | 1996-07-18 | 1998-05-19 | Teradyne, Inc. | Semiconductor memory tester with hardware accelerators |
US6009536A (en) * | 1996-09-20 | 1999-12-28 | Micron Electronics, Inc. | Method for using fuse identification codes for masking bad bits on memory modules |
JP3833341B2 (ja) * | 1997-05-29 | 2006-10-11 | 株式会社アドバンテスト | Ic試験装置のテストパターン発生回路 |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JP3820006B2 (ja) * | 1997-09-19 | 2006-09-13 | 株式会社ルネサステクノロジ | 半導体装置 |
US5825787A (en) * | 1997-11-25 | 1998-10-20 | Xilinx, Inc. | System and method for accessing a test vector memory |
US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
US6167364A (en) * | 1998-04-17 | 2000-12-26 | Altera Corporation | Methods and apparatus for automatically generating interconnect patterns in programmable logic devices |
US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
JP4026945B2 (ja) * | 1998-08-11 | 2007-12-26 | 株式会社アドバンテスト | 混在ic試験装置及びこのic試験装置の制御方法 |
US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
US6687863B1 (en) * | 1999-07-29 | 2004-02-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit internal signal monitoring apparatus |
US6578157B1 (en) | 2000-03-06 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components |
US7269765B1 (en) * | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
JP3719654B2 (ja) * | 2001-05-10 | 2005-11-24 | 松下電器産業株式会社 | Lsiテスト方法 |
DE60209201T2 (de) * | 2002-10-28 | 2006-11-16 | Alcatel | Verfahren zum Speichern von Registereigenschaften in einer Datenstruktur und dazugehörige Datenstruktur |
US20050044460A1 (en) * | 2003-08-22 | 2005-02-24 | Hoglund Timothy E. | Mapping test mux structure |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2905930A (en) * | 1954-05-24 | 1959-09-22 | Underwood Corp | Data transfer system |
GB971247A (ja) * | 1962-04-19 | |||
US3311890A (en) * | 1963-08-20 | 1967-03-28 | Bell Telephone Labor Inc | Apparatus for testing a storage system |
US3474421A (en) * | 1965-06-16 | 1969-10-21 | Burroughs Corp | Memory core testing apparatus |
US3659088A (en) * | 1970-08-06 | 1972-04-25 | Cogar Corp | Method for indicating memory chip failure modes |
US3805243A (en) * | 1971-02-22 | 1974-04-16 | Cogar Corp | Apparatus and method for determining partial memory chip categories |
US3739349A (en) * | 1971-05-24 | 1973-06-12 | Sperry Rand Corp | Digital equipment interface unit |
US3873817A (en) * | 1972-05-03 | 1975-03-25 | Westinghouse Electric Corp | On-line monitoring of steam turbine performance |
US3781829A (en) * | 1972-06-16 | 1973-12-25 | Ibm | Test pattern generator |
US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
US3916306A (en) * | 1973-09-06 | 1975-10-28 | Ibm | Method and apparatus for testing high circuit density devices |
US4195779A (en) * | 1974-08-30 | 1980-04-01 | Exxon Research & Engineering Co. | Mixing apparatus with outlet nozzle and uses thereof |
GB1513731A (en) * | 1975-05-21 | 1978-06-07 | Marconi Instruments Ltd | Digital logic assembly tester |
GB1529842A (en) * | 1975-10-09 | 1978-10-25 | Texas Instruments Ltd | Digital data stores and data storage systems |
DE2615306C2 (de) * | 1976-04-08 | 1982-06-03 | Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen | Meßdatenerfassungs- und Verarbeitungsanlage |
US4125763A (en) * | 1977-07-15 | 1978-11-14 | Fluke Trendar Corporation | Automatic tester for microprocessor board |
US4195343A (en) * | 1977-12-22 | 1980-03-25 | Honeywell Information Systems Inc. | Round robin replacement for a cache store |
JPS5847741B2 (ja) * | 1978-03-29 | 1983-10-24 | 日本電信電話株式会社 | パタ−ン発生器 |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
US4249173A (en) * | 1979-09-14 | 1981-02-03 | Burroughs Corporation | Logic signals control system |
FR2474226B1 (fr) * | 1980-01-22 | 1985-10-11 | Thomson Csf | Dispositif de test pour enregistreur numerique multipiste |
-
1981
- 1981-10-09 US US06/309,981 patent/US4450560A/en not_active Expired - Lifetime
-
1982
- 1982-10-06 GB GB08228563A patent/GB2108277B/en not_active Expired
- 1982-10-07 DE DE3237225A patent/DE3237225C2/de not_active Expired - Fee Related
- 1982-10-08 FR FR8216912A patent/FR2514528B1/fr not_active Expired
- 1982-10-08 JP JP57177474A patent/JPS5873100A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2514528A1 (fr) | 1983-04-15 |
FR2514528B1 (fr) | 1988-07-15 |
US4450560A (en) | 1984-05-22 |
DE3237225A1 (de) | 1983-05-11 |
GB2108277A (en) | 1983-05-11 |
DE3237225C2 (de) | 1996-11-28 |
GB2108277B (en) | 1986-05-08 |
JPH0157822B2 (ja) | 1989-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5873100A (ja) | Lsiとメモリデバイスの検査方法及び装置 | |
KR100206128B1 (ko) | 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로 | |
US4903266A (en) | Memory self-test | |
KR930001792B1 (ko) | 메모리 테스트방법 및 장치 | |
DE602004003275T2 (de) | Nichtflüchtiger Speicher mit Seiten-Kopierfunktion und entsprechendes Verfahren | |
KR100327136B1 (ko) | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 | |
US7010732B2 (en) | Built-in test support for an integrated circuit | |
JP3129761B2 (ja) | Plaのテスト容易化回路 | |
JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
US5428768A (en) | System for checking comparison check function of information processing apparatus | |
JP2877505B2 (ja) | Lsi実装ボード及びデータ処理装置 | |
US5944846A (en) | Method and apparatus for selectively testing identical pins of a plurality of electronic components | |
US6412104B1 (en) | Integrated circuit debugging system | |
JP2761559B2 (ja) | 半導体メモリ試験用データ発生装置 | |
JP3079676B2 (ja) | 集積回路試験装置 | |
JPH10253707A (ja) | 集積回路試験装置 | |
JP2003196999A (ja) | 半導体集積回路試験装置及び方法 | |
US20050044462A1 (en) | Apparatus and method for testing circuit units to be tested | |
JP2720761B2 (ja) | 半導体集積回路試験装置 | |
JPH07191096A (ja) | 試験装置 | |
JP2998282B2 (ja) | メモリ装置 | |
JPH1183944A (ja) | Lsi試験装置 | |
JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
JPS62239400A (ja) | ランダムアクセスメモリ | |
JPS5947264B2 (ja) | 試験パタ−ンのコピ−装置 |