JPH0484348A - Ｒｏｍデータ保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、読み出し専用メモ！Ｊ　（ＲＯＭ）を内蔵す
る１チップマイクロコンピュータに関し、特にＲＯＭ内
容の読み出し保護方式に関する。

〔従来の技術〕

近年、ＯＡ機器、民生機器をはじめとしてマイクロコン
ピュータの応用分野はますます広がりつつあるが、こう
したマイクロコンピュータを利用したシステムにおいて
は、システムの制御シーケンスを記述しているプログラ
ムを解読またはコピーすることにより、そのシステムの
複製が可能になることがある。また、ＩＣカード、ｐｏ
ｓ等の課金情報１個人情報を取り扱うシステムにおいて
は、第三者のプログラムの解読によるシステムの不正利
用の可能性がある。

以上のようなインフォメーションセキュリティに関わる
問題は、最近特に重要視されており、本来の権利保有者
の権利、利益の保護が可能なシステムの実現が不可欠に
なっている。

以上のような問題を回避するための手段として、プログ
ラムをマイクロコンピュータに内蔵のＲＯＭに格納し、
ＲＯＭ内容の外部端子への読み出しを禁止する方式が一
般に用いられている。ここで、ＬＳＩのテスト及び不良
発生時の解析のためにテストモーＦを設け、テストモー
Ｆ時に限ってＲＯＭ内容の外部端子への読み出しを可能
にする必要があり、この際の読み比しデータの保護機能
を内蔵させる必要がある。

ＲＯＭデータの主な保護方式としては、外部端子から入
力した暗証データを内部の特定データと比較し、その結
果に基づきデータ出力の制御を行うようにしたパスワー
ド方式及びＲＯＭデータを暗号化する暗号方式がある。

パスワード方式では、特開昭６０−１２３９４８号公報
に記載のＲＯＭの読み出し制御方式等が知られている。

第９図は、従来のパスワードによる保護方式の構成を示
した図であり、以下その動作について説明する。

マスクＲＯＭ４０は、出力バッファ４１を介して外部端
子４６に接続されている。制御コードメモリ４２は、マ
スクＲＯＭで構成され、マスクＲＯＭ４０の内容を発注
する際に同時に内容が設定される。コード指定メモリ４
５は、外部端子４６を介して入力されるデータを記憶す
る。フード比較部４３は、制御コードメモリ４２の内容
と、コード指定メモリ４５に書き込まれた内容とを比較
し、両者が一致している場合、制御信号４４をアクティ
ブにして出力バッファ４１を出力許可状態にする。一方
、不一致の場合は、制御信号４４をインアクセスにして
出力バッファ４１を出力禁止状態にする。以上のように
して、ＲＯＭコードの読み出し前にあらかじめ指定され
た所定のフードと同じコードを外部から与えない限り、
読みａしを行えないようにしていた。

〔発明が解決しようとする課題〕

一般に、パスワードによる保護方式では、高いセキュリ
ティを実現することが難しく、例えば上述の従来の保護
方式では、単純なコード比較を１度行っているのみであ
り、保護強度が低いものとなっていた。この場合、例え
ばコード長すなわちビット幅を増やしても、コード指定
メモリ及びコード比較部に関わるハードウェアの規模に
みあった保護強化の効果はない。

また、上記問題を解決する手法として、暗号化方式があ
るが、この場合は暗号化または複合化のための専用のハ
ードウェアを設ける必要がある。

さらに、ＲＯＭコードを発注するユーサ毎に異なる暗号
化の規則を指定することが困難であり、汎用的でない。

本発明は、このような従来のＲＯＭデータの保護方式に
おける問題点を改善すべくなさｈたものであって、高度
の保護強度を確保し、最小限のハードウェアで実現する
ＲＯＭデータの保護方式を提供することを目的としてい
る。

〔課題を解決するための手段〕

本発明のＲＯＭデータ保護方式は、フログラムを記憶す
るプログラムＲＯＭと、そのプログラムＲＯＭから読み
出したプログラムを実行し、データ処理を行う中央処理
装置と、外部から中央処理装置が処理するデータを入力
する外部データ入力手段と、中央処理装置において処理
したデータを外部に出力する外部データ出力手段とを備
えた１チップマイクロコンピュータ１こおいて、プログ
ラムＲＯＭのデータのテストを行うためのテストフロク
ラムをプログラムＲＯＭに記憶し、中央処理装置により
そのテストフログラムの処理を実行するテストモードを
備え、このテストモードでは、フログラムＲＯＭに記憶
された複数の照合情報のうちの１つを選択し外部データ
入力手段を介して入力された外部データと比較する照合
処理を、複数の照合情報の全てについて複数回数実行し
、全ての照合処理において比較結果が一致していた場合
にプログラムＲＯＭに記憶された全てのデータを外部デ
ータ出力手段を介して外部に出力する処理を行うように
したものである。

〔実施例〕

以下に、本発明の一実施例について図面を参照して説明
する。

第１図は、本発明の一実施例に関わるＲＯＭデータ保護
方式を用いた１チップマイクロコンピュータの内部構成
を示したブロック図である。

ＣＰＵ１は、システムバス３を介してＲＯＭ４から読み
込んだ命令コードに基づき、データ転送、算術論理演算
等の所定の命令処理を実現する。

入力ポート５は、システムバス３に接続されており、外
部入力端子７から入力されるデータをＣＰＵ１がシステ
ムバス３を介して読む込む際の入力バッファである。出
力ポートロは、システムバス３に接続されており、ＣＰ
Ｕ１がシステムバス３を介して外部出力端子８からデー
タを出力する際の、出力データを一時的に保持するデー
タラッチと出力バッファである。ＲＯＭ４は、ユーザの
プログラムを記憶するマスクＲＯＭであり、ＣＰＵ１か
ら命令実行に従いメモリアドレスバス２から順次出力さ
れるアドレスを入力とし、対応する命令コードをシステ
ムバス３に出力する。ＣＰＵＩはこの命令コードを読み
込むことにより、順次命令処理を実行する。

第２図は、第１図のＲＯＭ４のメモリマツプを示した図
である。ＲＯＭ４は、ユーザのプログラムを記憶し、開
始アドレスＵＡＤＲから始まるユーザプログラム領域と
、ＲＯＭ４のテスト用に、ＲＯＭ４の全コードを出力ポ
ートロを介して外部出力端子８から出力するためのプロ
グラムを記憶し、開始アドレスＴＡＤＲから始まるテス
トフログラム領域とから構成される。ここで、第１図に
おいて、ＣＰＵＩは、テスト信号９が論理値“０”の場
合、システムリセット後の開始アドレスをＵＡＤＲに初
期化して命令処理を実行する。

一方、テスト信号９が論理値“１”ならば、システムリ
セット後の開始アドレスをＴＡＤＲに初期化して命令処
理を実行する。

また、上記テストプログラム領域には、第３図に示すよ
うに、ユーザがＲＯＭコードの発注時に個々に設定可能
なＮバイトのキー（鍵）データと、キーデータのバイト
数を指定する１バイトのキー数指定データＮが割り付け
られる。キーデータは最大２５５バイトまで指定可能で
、テストプログラム領域には、キー数指定データと併せ
て２５６バイトのユーザ指定データ領域が確保される。

すなわち、ユーザは、本来のユーザプログラム領域と併
せて、テストプログラム領域中のユーザ指定データ領域
についてＲＯＭコードを発注する。

次に、上記テストプログラムを処理について、第４図の
フローチャートを参照して説明する。まず、キー数指定
データＮを読み出し、プログラム処理における不図示の
内部変数ｎに設定（ステップ１０）する。次に入力ポー
ト５から外部入力データを読み込み（ステップ１１）、
さらに、キーデータ＃１を読み出しくステップ１２）で
両者を比較（ステップ１３）する。ステップ１３で一致
していれば、内部変数ｎを１減算（ステップ１４）し、
減算結果がＯでなければステップ１１に分岐（ステップ
１５）する。同様に、キーデータ＃２以降、順次ステッ
プ１１からステップ１４までの処理を内部変数ｎの減算
結果がＯになるまで繰り返す。ここで、ステップ１３に
おける外部入力データとキーデータとの比較で両者が一
致していなければ、ＣＰＵ１の動作を停止させるＨＡＬ
Ｔ命令を実行（ステップ１９）して、以降のテストプロ
グラムの実行を中断する。ステップ１５で内部変数ｎの
減算結果が０であれば、全てのキーデータの照合が正当
に行われたとみなし、ユーザプログラム領域を含め、全
ＲＯＭ領域にわたりＲＯＭデータの読み出しくステップ
１６）と読み出しデータの出力ポートロへの転送（ステ
ップ１７）の処理を実行する。全データの転送が終了し
たならば、テストプログラムの処理を終了する。（ステ
ップ１８） ここで、テスト信号９が論理値″０”の際の通常の動作
では、外部から命令コードを入力して命今を実行させる
ことができないため、ユーザのプログラムで実行する以
外にＲＯＭ４の内容を外部に出力することはできない。

一方、テスト信号９が論理値“１″の際のテストモード
の動作では、上述のテストフログラムの実行により、あ
らかじめユーザが個々に指定した一連のキーデータをＬ
ＳＩテスタ等により外部入力端子７に入力し、全てのキ
ーデータの照合の結果、一致していれば、外部出力端子
８からＲＯＭ４のデータを掃き出す処理を行い％ＲＯＭ
４のテストが行われる。

また、第５図はテストプログラムの動作タイミングを示
した図である。第５図において、テスト信号９を“１″
にセットした状態でアクティフロラのシステムリセット
信号を解除すると、テストプログラムの処理を開始する
。プログラム処理における入力ボート５からの外部入力
データの読み込み（ステップ１１）のタイミングは、Ｎ
バイトのキーデータについてそれぞｈＭｌ、Ｍ２．Ｍ３
、・・、Ｍｎである。ここで、ＲＯＭ４のテストにおい
てＬＳＩテスタ等で外部入力端子７に照合用のデータを
入力する場合、Ｍｌ、Ｍ２．Ｍ３、・・・、Ｍｎの各タ
イミングにあわせてデータを切り替えて入力する必要が
ある。データの切り替えタイミングはＣＰ’Ｕ１のテス
トプログラムの命令実行タイミングにより定義される。

なお、本実施例では、最大２５５バイトのキーデータを
設定可能にした場合について示したか、テストプログラ
ム用に確保できるＲＯＭ４のバイト容量と、所望の保護
強度に応じて任意のバイト数のキーデータを設定可能で
ある。

次に、本発明の第二の実施例について図面を参照して説
明する。

第二の実施例のＲＯＭデータ保護方式は、第一の実施例
の１チップマイクロコンピュータにおけるＲＯＭ４のテ
スト用のテストプログラムにおいて、キーデータと、入
力ボート５を介して外部から入力されたデータとの照合
を、任意に設定可能なタイミング間隔で複数回数実行す
るようにしたものであり、マイクロコンピュータの構成
は第の実施例のマイクロコンピュータと同じであるため
、詳細な説明は省略し、以下第１図を引用して説明する
。

第二の実施例におけるＲＯＭ４のテストフログラム領域
には、第６図に示すように、ユーザがＲＯＭコードの発
注時に個々に設定可能な３バイトのキーデータとテスト
プログラムの実行タイミングを制御する１バイトのタイ
マデータＴが割り付けられる。テストプログラム領域に
は、この４バイトのユーザ指定データ領域が確保される
。すなわち、ユーザは、本来のプログラム領域と併せて
、テストプログラム領域中のユーザ指定データ領域につ
いてＲＯＭコードを発注する。

次に上記第二の実施例におけるテストプロクラムの処理
について、第７図のフローチャートを参照して説明する
。まず、タイマデータＴを読み出し、プログラム処理に
おける不図示の内部変数ｔに設定（ステップ２０）する
。次に入力ボート５から外部入力データを読み込み（ス
テップ２１）、さらに、キーデータ＃１を読み出しくス
テップ２２）て両者を比較（ステップ２３）する。ステ
ップ２３で一致していれば、３バイトの全てのキーデー
タについて照合を終了したか否かをチエツク（ステップ
２４）する。ステップ２４で終了していなければ、内部
変数ｔを１減算（ステップ２５）し、減算結果が０にな
るまでステップ２５の処理を繰り返す。（ステップ２６
）ステップ２６で内部変数ｔの減算結果がＯになればス
テップ２１に分岐し、以降同様にキーデータ上２．キー
データ＃３についてステップ２１からステップ２６まで
の処理を繰り返す。ここで、ステップ２３における外部
入力データとキーデータとの比較で両者が一致していな
ければ、ＣＰＵ］の動作を停止させるＨＡＬＴ命令を実
行（ステップ３０）して、以降のテストブロクラムの実
行を中断する。また、ステップ２４で３バイトの照合が
終了していｈば、全てのキーデータの照合が正当に行わ
れたとみなし、ユーザプログラム領域を含め、全ＲＯＭ
領域にわたりＲＯＭデータの読み出しくステップ２７）
と読み出しデータの出力ポートロへの転送（ステップ２
８）の処理を実行する。全データの転送が終了したなら
ば、テストプログラムの処理を終了する。（ステップ２
９）ここで、第一の実施例における１チップマイクロコ
ンピュータと同様に、テスト信号９が論理値′０″の際
の通常の動作では、外部から命令フードを入力して命令
を実行させることができないため、ユーザのプログラム
で実行する以外にＲＯＭ４の内容を外部に出力すること
はできない。一方、テスト信号９が論理値“１”の際の
テストモードの動作では、上述のテストプログラムの実
行により、あらかじめユーザが個々に指定した３バイト
のキーデータをＬＳＩテスタ等により外部入力端子７に
入力し、全てのキーデータの照合の結果、一致していれ
ば、外部出力端子８からＲＯＭ４のデータを掃き出す処
理を行い、ＲＯＭ４のテストが行われる。

また、第８図は第二の実施例におけるテストフログラム
の動作タイミングを示した図である。第８図において、
テスト信号９を“１″にセットした状態でアクティブロ
ウのシステムリセット信号を解除すると、テストプログ
ラムの処理を開始する。プログラム処理における入力ボ
ート５からの外部入力データの読み込み（ステップ２１
）のタイミングは、３バイトのキーデータについてそれ
ぞれＭｌ、Ｍ２．Ｍ３である。また、Ｍｌ、Ｍ２、Ｍ３
の各タイミングのインターバルは工で示される。インタ
ーバルエは、タイマデータＴの設定値を変数として規定
され、ステップ２５．ステップ２６によるカウント処理
によりタイミングが確保される。ここで、ＲＯＭ４のテ
ストにおいてＬＳＩテスタ等で外部入力端子７に照合用
のデータを入力する場合、Ｍｌ、Ｍ２．Ｍ３の各タイミ
ンクにあわせてデータを切り替えて入力する必要がある
。データの切り替えタイミングはインターバル■により
定義され、インターバル■の値はタイマデータＴの設定
値により任意に指定可能である。

なお、本実施例では、３バイトのキーデータを設定可能
にした場合について示したが、テストプロクラム用に確
保できるＲＯＭ４のバイト容量と、所望の保護強度に応
じて任意のバイト数のキーデータを設定可能である。

〔発明の効果〕

以上説明したように、本発明のＲＯＭデータ保護方式で
は、１チップマイクロコンピュータにおけるＲＯＭのテ
スト時に、あらかじめ、複数の照合情報を所定のタイミ
ングで切り替えて端子入力する必要があり、全ての照合
が正当に行われた場合にのみＲＯＭデータの端子出力を
行うようにしたことにより、従来の単純なデータ比較の
みを行うパスワード照合方式に比べて格段に高い保護強
度を確保することができる。

さらに、照合情報と、照合を行う際の処理変数を、ユー
ザがＲＯＭコード発注時に個々に設定可能であり、かつ
容易に変更可能であるため、本発明の実用的効果は極め
て高い。

また、照合のための特別のハードウェアを必要とせず、
内蔵のＣＰＵ、入出力ポート等既存のハードウェア資産
を活用の処理により実現しており、経済的な１チップマ
イクロコンピュータを提供することができる。

【図面の簡単な説明】 第１図は、本発明の実施例の１チ、プマイクロコンピュ
ータのブロック図、 第２図は、第１図のＲＯＭ４のアドレスマツプを示した
図、 第３図は、第一の実施例における第１図のＲＯＭ４のテ
ストフログラム領域におけるユーザ指定領域の構成を示
した図、 第４図は、第一の実施例におけるテストプログラムのフ
ローチャート、 第５図は、第一の実施例におけるテストプログラムの動
作タイミングを示した図、 第６図は、第二の実施例における第１図のＲＯＭ４のテ
ストプログラム領域におけるユーザ指定領域の構成を示
した図、 第７図は、第二の実施例におけるテストプログラムのフ
ローチャート、 第８図は、第二の実施例におけるテストプログラムの動
作タイミングを示した図、 第９図は、従来のパスワード方式によるＲＯＭデータ保
護方式の構成を示した図である。 １・・・・・・ＣＰＵ、２・・・・・・メモリアドレス
バス、３・・・・・・システムバス、４・・・・・・Ｒ
ＯＭ、５・・・・・・入力ボート、６・・・・・・出力
ボート、７・・・・・・外部入力端子、８・・・・・・
外部出力端子、９・・・・・・テスト信号、４０・・・
・・・マスクＲＯＭ、４１・・・・・・出力バッファ、
４２・・・・・制御フードメモリ、４３・・・・・・コ
ード比較部、４４・・・・・・制御信号、４５・・・・
・・コード指定メモリ、４６・・・・・・外部端子。 代理人　弁理士　　内　原　　　晋 ＄２ 図 第３図 第４ 図 第６図 ４ｂり［１：Ｐ文がチ 拓ｑ目

Claims (1)

【特許請求の範囲】
1. プログラムを記憶するプログラムＲＯＭと、該プログラ
   ムＲＯＭから読み出した前記プログラムを実行し、デー
   タ処理を行う中央処理装置と、外部から前記中央処理装
   置が処理するデータを入力する外部データ入力手段と、
   前記中央処理装置において処理したデータを外部に出力
   する外部データ出力手段とを備えた１チップマイクロコ
   ンピュータにおいて、前記プログラムＲＯＭのデータの
   テストを行うためのテストプログラムを前記プログラム
   ＲＯＭに記憶し、前記中央処理装置により前記テストプ
   ログラムの処理を実行するテストモードを備え、該テス
   トモードでは、前記プログラムＲＯＭに記憶された複数
   の照合情報のうちの１つを選択し前記外部データ入力手
   段を介して外部から入力されたデータと比較する照合処
   理を、前記複数の照合情報の全てについて実行し、全て
   の前記照合処理において比較結果が一致していた場合に
   前記プログラムＲＯＭに記憶された全てのデータを前記
   外部データ出力手段を介して外部に出力する処理を行う
   ことを特徴とする１チップマイクロコンピュータのＲＯ
   Ｍデータ保護方式。