JP7016902B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7016902B2
JP7016902B2 JP2020051100A JP2020051100A JP7016902B2 JP 7016902 B2 JP7016902 B2 JP 7016902B2 JP 2020051100 A JP2020051100 A JP 2020051100A JP 2020051100 A JP2020051100 A JP 2020051100A JP 7016902 B2 JP7016902 B2 JP 7016902B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020051100A
Other languages
English (en)
Other versions
JP2020096204A (ja
Inventor
昭治 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020096204A publication Critical patent/JP2020096204A/ja
Priority to JP2022010329A priority Critical patent/JP7236571B2/ja
Application granted granted Critical
Publication of JP7016902B2 publication Critical patent/JP7016902B2/ja
Priority to JP2023028593A priority patent/JP2023054363A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

酸化物半導体を用いる半導体装置の作製方法に関する。
電界効果トランジスタの一つである薄膜トランジスタ（ＴＦＴ）は、絶縁表面上に形成さ
れた厚さ数～数百ｎｍ程度の半導体膜を活性層として用いており、液晶表示装置、発光装
置などのフラットパネルディスプレイや、ＩＣなどの電子デバイスに広く応用されている
。
近年では、シリコンやゲルマニウムのみならず、金属酸化物を活性層として用いるトラン
ジスタの開発が行われている。金属酸化物は様々な用途に用いられており、例えば、よく
知られた金属酸化物である酸化インジウムは、液晶表示装置などで透明電極材料として用
いられている。そして、金属酸化物の中には半導体特性を示すものがあり、酸化物半導体
と呼ばれている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸
化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物を
チャネル形成領域に用いるトランジスタが、既に知られている（特許文献１乃至４、非特
許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体として知られている（非特許文献２乃至４）。そして、上記
のようなＩｎ－Ｇａ－Ｚｎ系酸化物で構成される酸化物半導体をトランジスタのチャネル
層に適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
特開昭６０－１９８８６１号公報 特開平８－２６４７９４号公報 特表平１１－５０５３７７号公報 特開２０００－１５０９００号公報 特開２００４－１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ－Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０－３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８－３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ－Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３－ＺｎＧａ２Ｏ４－ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０－１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７－３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９－１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８－４９２
安定した電気特性を有するトランジスタを有する、信頼性のよい半導体装置を作製するた
めの、半導体装置の作製方法を提供することを課題の一とする。
酸化物半導体をチャネル形成領域に用いたトランジスタを有する半導体装置の作製におい
て、酸化物半導体膜内の水分などの極性分子を含む不純物を低減し、酸化物半導体膜の純
度を高めるために、マイクロ波、高周波などの電磁波の照射を行う。また、酸化物半導体
膜中だけでなく、ゲート絶縁膜内に存在する水分などの不純物を低減する、または、酸化
物半導体膜の上下に接する膜と酸化物半導体膜の界面に存在する水分などの不純物を低減
するために、電磁波の照射を行う。
具体的には、水分などの不純物を低減するため、酸化物半導体膜を形成後、酸化物半導体
膜が露出した状態で窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気
下、或いは減圧下で、水に吸収されやすい周波数の電磁波（マイクロ波だと周波数３００
ＭＨｚ以上３ＴＨｚ以下、高周波だと周波数１ＭＨｚ以上３００ＭＨｚ以下）を、酸化物
半導体膜に照射することで、酸化物半導体膜が含有する水分を低減する。なお、酸化物半
導体膜には水素、ＯＨも含まれているので、これらも電磁波の照射により酸化物半導体膜
から脱離すると考えられる。
酸化物半導体膜への電磁波の照射は、加熱処理と並行して行うようにしても良い。電磁波
の照射を加熱処理と並行して行うことで、酸化物半導体膜中の水分などの不純物を短い時
間でより効率よく低減することができる。ただし、加熱処理は、酸化物半導体を構成して
いるＺｎなどの融点の低い金属が気化しにくい温度、例えば１００℃以上３５０℃未満、
好ましくは１５０℃以上２５０℃未満で行う。なお、室温で酸化物半導体膜に電磁波を照
射したとしても、水分子が電磁波のエネルギーを吸収して振動を行うため、結果的に酸化
物半導体膜の温度は室温よりも高くなることが予想される。加熱処理を電磁波の照射と並
行して行う場合、電磁波の照射による温度上昇分を考慮して、酸化物半導体膜の温度を管
理することが望ましい。また、電磁波の照射と加熱処理を併用する場合、加熱処理の設定
温度まで酸化物半導体膜の温度を上昇させてから、電磁波の照射を行い、その後、室温以
上１００℃未満の範囲まで酸化物半導体膜を徐冷する。
酸化物半導体膜内に存在する水分などの不純物の除去を加熱処理単独で短時間にて行うに
は、上記設定温度の範囲より高い温度になるよう酸化物半導体膜を加熱するのがより効果
的ではある。しかし本発明の一態様では、電磁波の照射を用いることで、上記設定温度、
もしくは上記設定温度よりも低い温度範囲であっても、水分などの不純物の効率的な除去
を短時間にて実現することができる。よって、水分などの不純物の除去を行う際に、融点
の低いＺｎなどの金属が気化して酸化物半導体の組成比に変化が生じるのを防ぐことがで
き、酸化物半導体で作製されるトランジスタの特性の劣化を防ぐことができる。
電子供与体（ドナー）となる水分、水素、ＯＨなどの不純物の脱離により高純度化された
酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近
い。上記酸化物半導体をトランジスタに用いることで、閾値電圧の変動など、不純物によ
ってトランジスタの特性が劣化するのを防ぐことができ、信頼性が向上する。
さらに、酸化物半導体膜に電磁波の照射を行い、水分などの不純物の除去を行った後、酸
化物半導体膜に接するように酸化物絶縁膜の形成を行っても良い。上記構成により、電磁
波の照射、或いは電磁波の照射と並行して行った加熱処理により、酸化物半導体膜に酸素
欠損が発生していたとしても、酸化物半導体膜に酸素が供与される。そのため、酸化物半
導体膜の酸化物絶縁膜と接する領域において、ドナーとなる酸素欠損を低減し、化学量論
比を満たすことができる。その結果、酸化物半導体膜をｉ型化または実質的にｉ型化にす
ることができ、トランジスタの電気特性の向上および、電気特性のばらつきを軽減するこ
とができる。
具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による水素濃度の測定値が
、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５
×１０１７／ｃｍ３以下、さらに好ましくは１×１０１６／ｃｍ３未満とする。また、ホ
ール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０１４／ｃｍ３
未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未
満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ
以上、より好ましくは３ｅＶ以上である。
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及
び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、
試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であ
ることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分
析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の
値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる
膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られ
る領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度
の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜の存在す
る領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しな
い場合、変曲点の値を水素濃度として採用する。
なお、酸化物半導体は、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｉｎ－Ｓｎ－Ｚ
ｎ－Ｏ系酸化物半導体、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体、Ａｌ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系酸化物半導体、Ｓｎ－Ｚｎ－Ｏ系酸化
物半導体、Ａｌ－Ｚｎ－Ｏ系酸化物半導体、Ｚｎ－Ｍｇ－Ｏ系酸化物半導体、Ｓｎ－Ｍｇ
－Ｏ系酸化物半導体、Ｉｎ－Ｍｇ－Ｏ系酸化物半導体、Ｉｎ－Ｇａ－Ｏ系酸化物半導体や
、Ｉｎ－Ｏ系酸化物半導体、Ｓｎ－Ｏ系酸化物半導体、Ｚｎ－Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その化学量論比は特に問わない。また、上記酸
化物半導体は、珪素を含んでいてもよい。
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができ
る。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を
示す。
なお、酸化物半導体膜に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ－
などの不純物をブロックする無機絶縁膜、具体的には酸化珪素膜、または窒化酸化珪素膜
を用いる。
さらに、酸化物半導体膜に接するように酸化物絶縁膜を形成した後、再度電磁波の照射を
行ってもよい。酸化物半導体膜に接するように酸化物絶縁膜を形成してから再度電磁波の
照射を行うと、トランジスタの電気的特性のばらつきを軽減することができる。
安定した電気特性を有するトランジスタを作製し、提供することができる。また、電気特
性が良好で信頼性の高いトランジスタを有する半導体装置を提供することができる。
半導体装置の作製方法を示す図。 作製されたトランジスタの上面図。 半導体装置の作製方法を示す図。 作製されたトランジスタの上面図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 半導体装置の作製方法を示す図。 作製されたトランジスタの上面図。 作製されたトランジスタの断面図。 液晶表示装置の断面図。 発光装置の断面図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を示す回路図と、シフトレジスタの動作を説明するタイミングチャート。 液晶表示装置のモジュールの構成を示す図。 半導体装置を用いた電子機器の図。 マイクロ波プラズマＣＶＤ装置の断面図。 計算結果による、電磁波の周波数に対する水の吸収曲線を示すグラフ。 計算結果による、電磁波の周波数に対する水の誘電損失を示すグラフ。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体
表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体装置とは、
半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路
および電子機器は全て半導体装置である。半導体表示装置は、液晶表示装置、有機発光素
子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａ
ｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ
Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導
体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置がその範疇に含ま
れる。
（実施の形態１）
半導体装置の作製方法について、図１及び図２を用いて説明する。
図１（Ａ）に示すように、絶縁表面を有する基板１００上にゲート電極１０１を設ける。
下地膜となる絶縁膜を基板１００とゲート電極１０１の間に設けてもよい。下地膜は、基
板１００からの不純物元素の拡散を防止する絶縁膜、具体的には、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜のうちの一を単層で用いるか、又は選択した複
数の膜を積層させて用いることができる。ゲート電極１０１の材料は、モリブデン、チタ
ン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の
金属材料又はこれらを主成分とする合金材料を用いた導電膜を、単層で又は積層で用いる
ことができる。
例えば、ゲート電極１０１の二層の積層構造としては、アルミニウム膜上にモリブデン膜
が積層された二層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上
に窒化チタン膜若しくは窒化タンタルを積層した二層構造、窒化チタン膜とモリブデン膜
とを積層した二層構造とすることが好ましい。三層の積層構造としては、タングステン膜
または窒化タングステン膜と、アルミニウムと珪素の合金膜またはアルミニウムとチタン
の合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が
０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１
原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪
素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪
素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含ま
れる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢ
Ｓ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ
）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉ
ｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１
００原子％を超えない値をとる。
次いで、ゲート電極１０１上にゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化
珪素膜又は窒化酸化珪素膜を単層で又は積層させて形成することができる。例えば、成膜
ガスとして、シラン（例えばモノシラン）、酸素及び窒素を用いてプラズマＣＶＤ法によ
り酸化窒化珪素膜を形成すれば良い。
次いで、ゲート絶縁膜１０３上に、酸化物半導体膜を形成する。なお、酸化物半導体膜を
スパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッ
タを行い、ゲート絶縁膜１０３の表面に付着しているゴミを除去することが好ましい。逆
スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源
を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお
、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に
酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四
フッ化炭素などを加えた雰囲気で行ってもよい。
チャネル形成領域を形成するための酸化物半導体膜には、半導体特性を有する酸化物材料
を用いればよく、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる。酸化物半導体膜
は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体をターゲットとして用い、スパッタ法により成
膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成すること
ができる。
ゲート絶縁膜１０３、及び酸化物半導体膜を大気に触れさせることなく連続的に形成して
もよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボン
などの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成
することができるので、トランジスタ特性のばらつきを低減することができる。
次いで、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、
島状の酸化物半導体膜１０４（第１の酸化物半導体膜）を形成する。なお、スパッタ等で
成膜された酸化物半導体膜中には、不純物である水分または水素が多量に含まれているこ
とが判明している。水分または水素はドナー準位を形成しやすいため、酸化物半導体にと
っては不純物である。そこで、図１（Ｂ）に示すように、不活性ガス雰囲気（窒素、また
はヘリウム、ネオン、アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減圧
下において、島状の酸化物半導体膜１０４にマイクロ波、高周波などの電磁波の照射を行
うことで、酸化物半導体膜中の水分または水素などの不純物を低減して、高純度化された
島状の酸化物半導体膜１０５（第２の酸化物半導体膜）を形成する。上記ガスは、水の含
有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であること
が望ましい。
マイクロ波の照射を行う場合、３００ＭＨｚ以上３ＴＨｚ以下、好ましくは３００ＭＨｚ
以上３００ＧＨｚ以下の周波数帯を用いることができる。また、高周波の照射を行う場合
、１ＭＨｚ以上３００ＭＨｚ以下、好ましくは４ＭＨｚ以上８０ＭＨｚ以下の周波数帯を
用いることができる。特に、電子レンジなどの電磁波発生装置において一般的に汎用され
ている、９１５ＭＨｚ、２．４５ＧＨｚの周波数を有するマイクロ波は、分極した水の分
子と共振しやすい。よって、上記周波数のマイクロ波は、水の損失係数が大きく、島状の
酸化物半導体膜１０４中の水分をより効率よく脱離させるのに有用である。例えば、２．
４５ＧＨｚのマイクロ波を用いる場合、出力６００Ｗで５分程度の照射を行うことで、高
純度化された島状の酸化物半導体膜１０５を形成することができる。
マイクロ波を用いる効果としては、マイクロ波の加熱効果を利用して、均一且つ急激に水
を加熱することで、通常の所謂加熱とは異なる化学反応を起こさせるというものである。
マイクロ波領域で起きている分子運動は、分子の回転や拡散のランダムな運動であり、結
果として加熱効果も生ずるが、非熱の効果も当然存在する。水を特徴づける誘電緩和は、
約２５ＧＨｚのところに存在する。複素誘電率をε＊＝ε’－ｉε”とすると、虚部ε”
は、誘電損失と呼ばれる。虚部ε”の値が０でない周波数の電磁波を照射すると、その電
磁波は誘電体に吸収される。電子レンジの周波数は２．４ＧＨｚで、水の誘電損失のピー
クより約一桁小さいが、水の誘電損失のピークは、低い方は数ＧＨｚ以下から高い方は遠
赤外領域まで拡がっているので、この領域の電磁波であれば水に吸収され、水の温度を上
げることができる。電子レンジは、水の誘電損失の低い方の裾野にエネルギーを与えて加
熱していることになる。水はＤｅｂｙｅ緩和で表現されることが知られている。Ｄｅｂｙ
ｅ緩和の場合、吸収曲線は図２３の様に示される。図２３の横軸は、電磁波の周波数ｆの
対数で表現されており、縦軸は誘電損失（虚部ε”）に角周波数ωを掛けた値を示してい
る。対応する電磁波の周波数における誘電損失は、図２４で示される。誘電損失のピーク
値の周波数で、吸収曲線は最大値の約２分の１の値をとり、損失のスペクトルの高周波数
側の裾野で吸収係数が飽和する。効率よく加熱することを考えるならば、図２３に示す吸
収曲線がある程度大きくなる周波数で、電力を投入するのが良いことが分かる。
マイクロ波の照射は、マイクロ波を反射させることができる金属をその内壁に用いた処理
室内で行うことができる。この場合、マイクロ波は、マグネトロンなどを用いたマイクロ
波発生装置において生成された後、導波管により処理室内に導入され、被処理物に照射さ
れる。マイクロ波は高周波に比べて波長が短いため、光と同様に処理室内を自由に伝搬す
ることができる。被照射物に吸収されずに処理室内の内壁に照射されたマイクロ波は、内
壁において乱反射するので、最終的に被照射物に吸収されやすい。
高周波の照射は、処理室内において一対の電極間に被照射物を設置し、高周波発生回路を
用いて該電極間に高周波電圧を印加することで行うことができる。
なお、処理室内に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスには、水
、水素などが含まれないことが好ましい。具体的に処理室に導入する窒素、またはヘリウ
ム、ネオン、アルゴン等の希ガスの純度は、６Ｎ（９９．９９９９％）以上、好ましくは
７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）であることが好ましい。
或いは、窒素ガス雰囲気または希ガス雰囲気などの不活性ガス雰囲気に代えて、大気圧下
の露点がマイナス６０℃以下の、水分含有量が少ない空気下において、電磁波の照射を行
うようにしても良い。
マイクロ波、高周波などの電磁波の照射による水分、水素、ＯＨの脱離は、酸化物半導体
膜の内部に含まれる水分子内の結合子、水素と酸化物半導体の結合子、水酸基と酸化物半
導体の結合子などが、電磁波のエネルギーを吸収し、振動して切れることにより行われる
。よって、酸化物半導体膜の外部から内部へ熱伝導などによって徐々に熱を伝えていく外
部加熱を用いる場合よりも、効率よく上記結合子を切り離すことができるので、酸化物半
導体膜の温度の上昇を抑えつつ、水分、水素、ＯＨを酸化物半導体膜から脱離させること
ができる。
水分、水素、ＯＨなどの脱離により高純度化した酸化物半導体をチャネル形成領域に有す
るトランジスタは、閾値電圧の変動など、不純物によってもたらされる特性の劣化が抑え
られ、高い信頼性を得ることができる。
また、電磁波の照射と並行して、島状の酸化物半導体膜１０４に加熱処理を施しても良い
。電磁波の照射と加熱処理を併用する場合、不活性ガス雰囲気（窒素、またはヘリウム、
ネオン、アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減圧下において加
熱処理の設定温度まで島状の酸化物半導体膜１０４の温度を上昇させてから、上述した電
磁波の照射を行い、その後、上記雰囲気を維持した状態で、室温以上１００℃未満の範囲
まで島状の酸化物半導体膜１０４を徐冷するのが望ましい。なお、減圧下で加熱処理を行
った場合は、加熱後に不活性ガスを流して大気圧に戻してから、冷却しても良い。上記ガ
スは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以
下であることが望ましい。
加熱処理は、酸化物半導体を構成しているＺｎなどの融点の低い金属が気化しにくい温度
、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。電磁
波の照射を加熱処理と並行して行うことで、酸化物半導体膜中の水分などの不純物を、短
い時間でより効率よく低減することができる。
なお、室温で酸化物半導体膜に電磁波を照射したとしても、水分子が電磁波のエネルギー
を吸収して振動を行うため、結果的に酸化物半導体膜の温度は室温よりも高くなることが
予想される。加熱処理を電磁波の照射と並行して行う場合、電磁波の照射による温度上昇
分を考慮して、酸化物半導体膜の温度を管理することが望ましい。
加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いることが
できる。例えば、電気炉を用いて加熱処理を行う場合、昇温特性を０．１℃／ｍｉｎ以上
２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが
好ましい。
加熱処理後の、島状の酸化物半導体膜１０５は、非晶質であることが好ましいが、一部結
晶化していても良い。
なお、酸化物半導体膜に電磁波の照射を行った後に、酸素雰囲気下で該酸化物半導体膜に
加熱処理を施すことで、酸化物半導体膜に含まれる水などの不純物を除去することができ
る。そして、酸素雰囲気下での加熱処理により、酸化物半導体膜を酸素が過剰な状態とす
ることで、高抵抗化できる。加熱処理の温度は、酸化物半導体を構成しているＺｎなどの
融点の低い金属が気化しにくい温度、例えば１００℃以上３５０℃未満、好ましくは１５
０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、
水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、
（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。
次いで、ゲート絶縁膜１０３、島状の酸化物半導体膜１０５上に導電膜を形成する。上記
導電膜の材料としては、アルミニウム、クロム、タンタル、チタン、マンガン、マグネシ
ウム、モリブデン、タングステン、ジルコニウム、ベリリウム、トリウムから選ばれた元
素、または上記元素を１つまたは複数成分として含む合金等が挙げられる。
なお、導電膜の形成後に加熱処理を行う場合には、この加熱処理に対する耐熱性を導電膜
に持たせることが好ましい。アルミニウム単体では耐熱性が劣り、また腐蝕しやすい等の
問題点があるので、導電膜の形成後に加熱処理を行う場合は、耐熱性導電性材料と組み合
わせて導電膜を形成する。アルミニウムと組み合わせる耐熱性導電性材料としては、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た元素、または上記元素を１つまたは複数成分として含む合金、または上記元素を成分と
して含む窒化物などが好ましい。
次いで図１（Ｃ）に示すように、上記導電膜をエッチングなどにより所望の形状に加工（
パターニング）し、ソース電極１０６又はドレイン電極１０７を形成する。なお、上記パ
ターニングの際に、ソース電極１０６とドレイン電極１０７の形成によって、島状の酸化
物半導体膜の露出した部分が一部エッチングされることで、溝部（凹部）を有する島状の
酸化物半導体膜１０８が形成される。
そして、図１（Ｄ）に示すように、島状の酸化物半導体膜１０８に、不活性ガス雰囲気（
窒素、またはヘリウム、ネオン、アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、
或いは減圧下において、マイクロ波、高周波などの電磁波の照射を行うことで、高純度化
された島状の酸化物半導体膜１０９を形成する。上記ガスは、水の含有量が２０ｐｐｍ以
下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。島状の
酸化物半導体膜１０８へのマイクロ波、高周波などの電磁波の照射、または併用して行わ
れる加熱処理については、島状の酸化物半導体膜１０４に対して行ったマイクロ波、高周
波などの電磁波の照射についての説明を参照して、実施することができる。
本発明の一態様では、電磁波の照射により高温の加熱処理を施さなくとも、より低温で、
より短時間で、酸化物半導体中の水、水素、ＯＨなどの不純物を脱離させることができる
。よって、水、水素、ＯＨなどの不純物を脱離させるための加熱処理により、ソース電極
１０６及びドレイン電極１０７に含まれる金属が、島状の酸化物半導体膜１０８中に入り
込んでしまうのを防ぎ、オフ電流が高くなるなどのトランジスタの特性の劣化が生じてし
まうのを防ぐことができる。
また、本実施の形態では、パターニングにより形成された島状の酸化物半導体膜１０４に
対して電磁波の照射を行い、また、ソース電極１０６及びドレイン電極１０７を形成する
ことによって同時に形成された島状の酸化物半導体膜１０８に対しても再び電磁波の照射
を行っている。しかし、電磁波の照射は必ずしも２回行う必要はない。パターニングによ
り形成された島状の酸化物半導体膜１０４に対して行う電磁波の照射だけを実施しても良
いし、ソース電極１０６及びドレイン電極１０７を形成することによって同時に形成され
た島状の酸化物半導体膜１０８に対して行う電磁波の照射だけを実施しても良い。或いは
、上記２回の電磁波の照射のうち、パターニングにより形成された島状の酸化物半導体膜
１０４に対して電磁波の照射を行う代わりに、パターニングにより島状の酸化物半導体膜
１０４を形成する前の酸化物半導体膜に対して電磁波の照射を行う様にしても良い。或い
は、上記２回の電磁波の照射に加え、パターニングにより島状の酸化物半導体膜１０４を
形成する前の酸化物半導体膜に対して電磁波の照射を行う様にしても良い。或いは、パタ
ーニングにより島状の酸化物半導体膜１０４を形成する前の酸化物半導体膜に対して行う
電磁波の照射だけを実施するようにしても良い。
次いで、図１（Ｅ）に示すように、島状の酸化物半導体膜１０９に接するように、スパッ
タ法で酸化物絶縁膜１１０を形成する。高純度化された島状の酸化物半導体膜１０９に接
して形成する酸化物絶縁膜１１０は、水分や、水素、ＯＨなどの不純物を極力含まず、こ
れらが外部から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜などの無機絶
縁膜を用いる。
本実施の形態では、酸化物絶縁膜１１０として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタ法による成膜は、希ガス（例えばアルゴン）雰囲気下、酸素
雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下において行うことができる。
また、ターゲットとして酸化珪素ターゲットを用いても珪素ターゲットを用いてもよい。
例えば珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜
を形成することができる。
高純度化された酸化物半導体膜１０５に接してスパッタ法またはＰＣＶＤ法などにより酸
化物絶縁膜１１０を形成すると、電磁波の照射、或いは電磁波の照射と並行して行った加
熱処理により、酸化物半導体膜１０５に酸素欠損が発生していたとしても、酸化物半導体
膜１０５に酸素が供与される。そのため、酸化物半導体膜１０５の酸化物絶縁膜１１０と
接する領域において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことができる
。その結果、酸化物半導体膜１０５をｉ型化または実質的にｉ型化することで形成される
酸化物半導体膜１１１（第３の酸化物半導体膜）を得ることができ、トランジスタの電気
特性の向上および、電気特性のばらつきを軽減することができる。
図２に、本実施の形態で作製したトランジスタ１１２の上面図を示す。図１（Ｅ）は、図
２の破線Ａ１－Ａ２における断面図に相当する。トランジスタ１１２は、ゲート電極１０
１と、ゲート電極１０１上のゲート絶縁膜１０３と、ゲート絶縁膜１０３上の酸化物半導
体膜１１１と、酸化物半導体膜１１１上のソース電極１０６及びドレイン電極１０７とを
有する。
また、酸化物絶縁膜１１０を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）におい
てトランジスタ１１２に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよ
い。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、
酸化物半導体膜１０５が酸化物絶縁膜１１０と接した状態で加熱されることになり、トラ
ンジスタ１１２の電気的特性のばらつきを軽減することができる。この加熱処理（好まし
くは１５０℃以上３５０℃未満）は、酸化物絶縁膜１１０の形成後であれば特に限定され
ず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加
熱処理と兼ねることで、工程数を増やすことなく行うことができる。
なお、ソース電極１０６及びドレイン電極１０７を形成した後、島状の酸化物半導体膜１
０８に電磁波を照射して島状の酸化物半導体膜１０９を形成する工程と、酸化物半導体膜
１０９に接するように酸化物絶縁膜１１０を形成する工程とを、大気に触れさせることな
く連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程）することで、最終的に
形成される酸化物半導体膜１１１中に含まれる水分や、水素、ＯＨなどの不純物を、より
低減させることができる。その結果、トランジスタ１１２の信頼性を、より高めることが
できる。
なお、作製工程において、島状の酸化物半導体膜１０８に電磁波を照射して島状の酸化物
半導体膜１０９を形成する工程と、酸化物絶縁膜１１０を形成する工程の間に、基板搬送
工程、アライメント工程、加熱または冷却する工程等を有しても、本明細書における連続
処理の範囲にあるとする。ただし、洗浄工程、ウェットエッチング、レジスト形成といっ
た液体を用いる工程が上記２つの工程間にある場合、本連続処理の範囲には当てはまらな
いとする。
上述した連続処理は、例えばマイクロ波プラズマＣＶＤ装置を用いて行うことができる。
図２２はマイクロ波プラズマＣＶＤ装置の反応室の構成を示す断面図である。マイクロ波
プラズマＣＶＤ装置の反応室には、処理容器１８０、処理容器１８０内に設けられ基板１
００を配置するための支持台１８１、処理容器１８０内にガスを導入するためのガス供給
部１８２、処理容器１８０内のガスを排気するために真空ポンプに接続する排気口１８３
、プラズマ発生用のマイクロ波を供給するマイクロ波発生装置１８４、マイクロ波発生装
置１８４からマイクロ波を処理容器１８０に導入する導波管１８５、導波管１８５に接し
且つ開口部１８７ａを有する天板１８７、取り付け具１８８で天板１８７に設けられた複
数の誘電体板１８６が設けられる。
また、基板１００及び誘電体板１８６の間に非原料ガスを流すガス管１９７、及び原料ガ
スを流すガス管１９８が設けられる。ガス管１９７、ガス管１９８は、ガス供給部１８２
と接続される。具体的には、非原料ガスを流すガス管１９７は、バルブ１９５及び質量流
量コントローラ１９３を介して非原料ガス供給源１９１に接続される。また、原料ガスを
流すガス管１９８は、バルブ１９６及び質量流量コントローラ１９４を介して非原料ガス
供給源１９２に接続される。また、支持台１８１に温度制御部１９９を設けることによっ
て、基板１００の温度を制御することも可能である。また、支持台１８１に高周波電源を
接続し、高周波電源から出力された高周波電圧により、支持台１８１に所定のバイアス電
圧を印加する構成としてもよい。なお、ガス供給部１８２及びマイクロ波発生装置１８４
は反応室の外に設けられる。
マイクロ波発生装置１８４は、周波数が１ＧＨｚ、２．４５ＧＨｚまたは８．３ＧＨｚの
マイクロ波を供給することができる。なお、マイクロ波発生装置１８４を複数有すること
で、一辺が１０００ｍｍを超えるような大面積の基板に対して、一様にマイクロ波を照射
することができ、また、プラズマＣＶＤ法を用いて均一性の高い酸化物絶縁膜１１０を高
い成膜速度で形成することができる。
処理容器１８０、及び天板１８７は、表面がアルミナ、酸化珪素、フッ素樹脂のいずれか
の絶縁膜で覆われた金属、例えばアルミニウムを含む合金で形成される。また、取り付け
具１８８は金属、例えばアルミニウムを含む合金で形成される。
誘電体板１８６は、天板１８７の開口部に密着するように設けられる。マイクロ波発生装
置１８４で発生したマイクロ波が導波管１８５及び天板１８７の開口部を経て、誘電体板
１８６に伝播し、誘電体板１８６を透過して処理容器１８０内に放出される。
誘電体板１８６は、サファイア、石英ガラス、アルミナ、酸化珪素、窒化珪素等のセラミ
ックスで形成される。なお、誘電体板１８６は、プラズマ７００発生側に窪みが形成され
てもよい。当該窪みにより、安定したプラズマを生成することができる。一辺が１０００
ｍｍを超えるような大面積の基板に対して、一様にマイクロ波を照射することができ、ま
た、プラズマＣＶＤ法を用いて均一性の酸化物絶縁膜１１０を高い成膜速度で形成するこ
とができる。
非原料ガスを流すガス管１９７と原料ガスを流すガス管１９８は、交差するように設けら
れており、非原料ガスを流すガス管１９７の吹出し口が誘電体板１８６側に設けられ、原
料ガスを流すガス管１９８の吹出し口が基板１００側に設けられる。非原料ガスが誘電体
板１８６側に噴出させることにより、誘電体板１８６表面での成膜を回避しつつ、プラズ
マ１７０を発生させることができる。また、基板１００により近い位置で原料ガスを噴出
すことが可能であり、成膜速度を高めることが可能である。ガス管１９７、ガス管１９８
は、アルミナ、窒化アルミニウム等のセラミックスで形成される。セラミックスはマイク
ロ波の透過率が高いため、ガス管１９７、ガス管１９８をセラミックスで形成することで
、誘電体板１８６の直下にガス管を設けても、電界の乱れが生じずプラズマの分布を均一
にすることができる。
上記マイクロ波プラズマＣＶＤ装置を用いてマイクロ波の照射を行う場合は、処理容器１
８０内を真空にした後、非原料ガス供給源１９１から窒素、ヘリウム、ネオンまたはアル
ゴンなどの不活性ガスを処理容器１８０内に導入する。加熱処理をマイクロ波の照射と並
行して行う場合は、マイクロ波の照射を行う前に基板１００が所定の温度に達するように
、温度制御部１９９において支持台１８１の温度を制御する。なお、処理容器１８０内に
放出されたマイクロ波の電界エネルギーにより、非原料ガスがプラズマ化するが、当該プ
ラズマ１７０は、誘電体板１８６表面でより密度が高いため、基板１００へのダメージを
低減することができる。
そして、マイクロ波の照射を行った後、酸化物絶縁膜１１０を酸化珪素で成膜するには、
まず、基板１００の温度を制御する。基板１００は室温若しくは温度制御部１９９により
１００℃～３５０℃に加熱する。そして、処理容器１８０内を真空にした後、プラズマ着
火用ガスとして、ヘリウム、アルゴン、ネオン、キセノン、クリプトン等の希ガスのいず
れか一種以上及び酸素ガスを導入する。希ガスと共に、酸素ガスを処理容器１８０内に導
入することで、プラズマの着火を容易とすることができる。
なお、マイクロ波の照射を行う段階で、既に処理容器１８０内にヘリウム、ネオンまたは
アルゴンを導入してある場合、あえて酸化物絶縁膜１１０を成膜する際に処理容器１８０
内の気体を入れ替えなくとも良い。また、マイクロ波の照射と加熱処理とを並行して行っ
た場合、加熱処理後に基板１００の温度を下げずに、そのまま酸化物絶縁膜１１０を成膜
する工程に移行しても良い。
また、基板１００と誘電体板１８６との間隔は、１０ｍｍ～８０ｍｍ（好ましくは１０ｍ
ｍから３０ｍｍ）程度である。次に、処理容器１８０内を所定の圧力に保つ。処理容器１
８０内の圧力は１～２００Ｐａ、好ましくは１～１００Ｐａとする。次に、マイクロ波発
生装置の電源をオンにし、マイクロ波発生装置１８４から導波管１８５にマイクロ波を供
給し、処理容器１８０内でプラズマを生成する。マイクロ波発生装置の出力は５００～６
０００Ｗ、好ましくは４０００～６０００Ｗとする。マイクロ波の導入によりプラズマの
励起を行うと、低電子温度（０．７ｅＶ以上３ｅＶ以下、好ましくは０．７ｅＶ以上１．
５ｅＶ以下）で高電子密度（１×１０１１～１×１０１３ｃｍ－３以上）のプラズマを生
成することができる。次に、ガス管１９８から原料ガスを処理容器１８０内に導入する。
具体的には、酸素ガスの供給を停止し、原料ガスとして、シラン及び酸素を導入すること
で、基板１００上に酸化珪素を有する酸化物絶縁膜１１０を形成することができる。次に
、原料ガスの供給を停止し、処理容器１８０内の圧力を低下し、マイクロ波発生装置１８
４の電源をオフにする。
なお、図２２では、マイクロ波プラズマＣＶＤ装置の反応室の一つを例示しているが、マ
イクロ波プラズマＣＶＤ装置が複数の反応室を有し、該複数の反応室が直接連結している
か、或いは共通のチャンバーに連結していても良い。
（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタ１１２とは構造が異なるトランジ
スタを有する、半導体装置の作製方法について説明する。なお、実施の形態１と同一部分
又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため
、繰り返しの説明は省略する。
半導体装置の作製方法について、図３及び図４を用いて説明する。
図３（Ａ）に示すように、絶縁表面を有する基板２００上にゲート電極２０１を設ける。
下地膜となる絶縁膜を基板２００とゲート電極２０１の間に設けてもよい。ゲート電極２
０１の材料及びその構造については、実施の形態１に示したゲート電極１０１の材料及び
構造を参照すれば良い。下地膜は、基板２００からの不純物元素の拡散を防止する絶縁膜
、具体的には、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜のうちの
一を単層で用いるか、又は選択した複数の膜を積層させて用いることができる。
次いで、ゲート電極２０１上にゲート絶縁膜２０３を形成する。ゲート絶縁膜２０３は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化
珪素膜又は窒化酸化珪素膜を単層で又は積層させて形成することができる。例えば、成膜
ガスとして、シラン（例えばモノシラン）、酸素及び窒素を用いてプラズマＣＶＤ法によ
り酸化窒化珪素膜を形成すれば良い。
次いで、ゲート絶縁膜２０３上に導電膜を形成する。そして、上記導電膜をエッチングな
どにより所望の形状に加工（パターニング）し、ソース電極２０６及びドレイン電極２０
７を形成する。上記導電膜の材料については、実施の形態１においてソース電極１０６及
びドレイン電極１０７を形成する際にパターニングした導電膜の材料を参照すれば良い。
次いで、ソース電極２０６及びドレイン電極２０７及びゲート絶縁膜２０３上に、酸化物
半導体膜を形成する。そして、図３（Ｂ）に示すように、上記酸化物半導体膜をエッチン
グなどにより所望の形状に加工（パターニング）し、島状の酸化物半導体膜２０４（第１
の酸化物半導体膜）を形成する。
チャネル形成領域を形成するための酸化物半導体膜には、実施の形態１において示した半
導体特性を有する酸化物材料を用いれば良い。酸化物半導体膜は、希ガス（例えばアルゴ
ン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下において
スパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜
する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁
膜２０３の表面に付着しているゴミを除去することが好ましい。
次いで、図３（Ｃ）に示すように、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減圧下において、島状の酸
化物半導体膜２０４にマイクロ波、高周波などの電磁波の照射を行うことで、水分、水素
、ＯＨなどの脱離により、高純度化された島状の酸化物半導体膜２０５（第２の酸化物半
導体膜）を形成する。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以
下、好ましくは１０ｐｐｂ以下であることが望ましい。上記電磁波の照射と並行して、島
状の酸化物半導体膜２０４に加熱処理を施しても良い。
酸化物半導体膜２０４への電磁波の照射及び加熱処理については、実施の形態１において
示した、酸化物半導体膜１０４への電磁波の照射及び加熱処理についての説明を参照すれ
ば良い。
水分、水素、ＯＨなどの脱離により高純度化した酸化物半導体をチャネル形成領域に有す
るトランジスタは、閾値電圧の変動など、不純物によってもたらされる特性の劣化が抑え
られ、高い信頼性を得ることができる。
また、本発明の一態様では、電磁波の照射により高温の加熱処理を施さなくとも、より低
温で、より短時間で、酸化物半導体中の水、水素、ＯＨなどの不純物を脱離させることが
できる。よって、水、水素、ＯＨなどの不純物を脱離させるための加熱処理により、ソー
ス電極２０６及びドレイン電極２０７に含まれる金属が、島状の酸化物半導体膜２０５中
に入り込んでしまうのを防ぎ、オフ電流が高くなるなどのトランジスタの特性の劣化が生
じてしまうのを防ぐことができる。
また、本実施の形態では、パターニングにより形成された島状の酸化物半導体膜２０４に
対して電磁波の照射を行っているが、パターニング後ではなく、パターニング前の酸化物
半導体膜に対して電磁波の照射を行う様にしても良い。或いは、パターニング前とパター
ニング後の両方において、電磁波の照射を行う様にしても良い。
次いで、図３（Ｄ）に示すように、島状の酸化物半導体膜２０５に接するように、スパッ
タ法で酸化物絶縁膜２１０を形成する。高純度化された島状の酸化物半導体膜２０５に接
して形成する酸化物絶縁膜２１０は、水分や、水素、ＯＨなどの不純物を極力含まず、こ
れらが外部から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜などの無機絶
縁膜を用いる。
本実施の形態では、酸化物絶縁膜２１０として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。高純度化された酸化物半導体膜２０５に接してスパッタ法またはＰＣＶＤ法などに
より酸化物絶縁膜２１０を形成すると、電磁波の照射、或いは電磁波の照射と並行して行
った加熱処理により、酸化物半導体膜２０５に酸素欠損が発生していたとしても、酸化物
半導体膜２０５に酸素が供与される。そのため、酸化物半導体膜２０５の酸化物絶縁膜２
１０と接する領域において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが
できる。その結果、酸化物半導体膜２０５をｉ型化または実質的にｉ型化することで形成
される酸化物半導体膜２１１（第３の酸化物半導体膜）を得ることができ、トランジスタ
の電気特性の向上および、電気特性のばらつきを軽減することができる。
図４に、本実施の形態で作製したトランジスタ２１２の上面図を示す。図３（Ｄ）は、図
４の破線Ｂ１－Ｂ２における断面図に相当する。トランジスタ２１２は、ゲート電極２０
１と、ゲート電極２０１上のゲート絶縁膜２０３と、ゲート絶縁膜２０３上のソース電極
２０６及びドレイン電極２０７と、ゲート絶縁膜２０３、ソース電極２０６及びドレイン
電極２０７上の酸化物半導体膜２１１とを有する。
また、酸化物絶縁膜２１０を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）におい
てトランジスタ２１２に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよ
い。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、
酸化物半導体膜２０５が酸化物絶縁膜２１０と接した状態で加熱されることになり、トラ
ンジスタ２１２の電気的特性のばらつきを軽減することができる。この加熱処理（好まし
くは１５０℃以上３５０℃未満）は、酸化物絶縁膜２１０の形成後であれば特に限定され
ず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加
熱処理と兼ねることで、工程数を増やすことなく行うことができる。
なお、ソース電極２０６及びドレイン電極２０７を形成した後、島状の酸化物半導体膜２
０４に電磁波を照射して島状の酸化物半導体膜２０５を形成する工程と、酸化物半導体膜
２０５に接するように酸化物絶縁膜２１０を形成する工程とを、大気に触れさせることな
く連続的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程）することで、最終的に
形成される酸化物半導体膜２０５中に含まれる水分や、水素、ＯＨなどの不純物を、より
低減させることができる。その結果、トランジスタ２１２の信頼性を、より高めることが
できる。
また、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
トランジスタを含む半導体装置の作製工程について、図５乃至図１０を用いて説明する。
図５（Ａ）において、透光性を有する基板４００にはコーニング社の７０５９ガラスや１
７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスな
どのガラス基板を用いることができる。
次いで、導電膜を基板４００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極４０１を含むゲート配線、容量配線４０８、及び第１の端子４２１）を形成する。こ
のとき少なくともゲート電極４０１の端部にテーパー形状が形成されるようにエッチング
する。
ゲート電極４０１を含むゲート配線と容量配線４０８、端子部の第１の端子４２１は、耐
熱性導電性材料としては、チタン、タンタル、タングステン、モリブデン、クロム、ネオ
ジム、スカンジウムから選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
次いで、図５（Ｂ）に示すように、ゲート電極４０１、容量配線４０８、第１の端子４２
１上にゲート絶縁膜４０２を全面に成膜する。ゲート絶縁膜４０２はスパッタ法、ＰＣＶ
Ｄ法などを用い、膜厚を５０～２５０ｎｍとする。
例えば、ゲート絶縁膜４０２としてスパッタ法により酸化珪素膜を用い、１００ｎｍの厚
さで形成する。勿論、ゲート絶縁膜４０２はこのような酸化珪素膜に限定されるものでな
く、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム、酸化タンタル膜などの他の絶縁膜
を用い、これらの材料から成る単層または積層構造として形成しても良い。
次に、ゲート絶縁膜４０２上に、酸化物半導体膜４０３（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結
晶膜）を成膜する。プラズマ処理後、大気に曝すことなくＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結
晶膜を成膜することは、ゲート絶縁膜４０２と酸化物半導体膜４０３の界面にゴミや水分
を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む
酸化物半導体ターゲット（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１））を用いて、基板４００とターゲットの間の距離を
１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、
又はアルゴン及び酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、
ごみが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結
晶膜の膜厚は、５ｎｍ～２００ｎｍとする。本実施の形態では、例えば酸化物半導体膜４
０３として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により
膜厚５０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成膜する。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、図５（Ｃ）に示すように、第２のフォトリソグラフィ工程を行い、レジストマスク
を形成し、酸化物半導体膜４０３をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶
液を用いたウェットエッチングにより、不要な部分を除去して島状の酸化物半導体膜４０
４をゲート電極４０１と重なるように形成する。なお、ここでのエッチングは、ウェット
エッチングに限定されずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の形状に加工できるように、材料に合わせてエッチング条件（エッチング液、エッチ
ング時間、温度等）を適宜調節する。
次に、図６（Ａ）に示すように、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、ア
ルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減圧下において、酸化物半導
体膜４０４に電磁波の照射を行う。電磁波の照射と並行して加熱処理を行っても良い。上
記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐ
ｂ以下であることが望ましい。電磁波の照射により、水分、水素、ＯＨなどの不純物が脱
離することで高純度化された酸化物半導体膜４０５が形成される。
例えば、窒素雰囲気下において、２．４５ＧＨｚのマイクロ波を用い、出力６００Ｗで５
分程度の照射を行うことで、高純度化された島状の酸化物半導体膜４０５を形成すること
ができる。加熱処理を並行して行う場合、酸化物半導体を構成しているＺｎなどの融点の
低い金属が気化しにくい温度、例えば１００℃以上３５０℃未満、好ましくは１５０℃以
上２５０℃未満で行う。電磁波の照射を加熱処理と並行して行うことで、酸化物半導体膜
中の水分などの不純物を、短い時間でより効率よく低減することができる。この場合、電
磁波の照射は、基板４００の温度が加熱処理による設定温度に達した状態で行う。
なお、図６（Ａ）の破線Ｃ１－Ｃ２の範囲内の断面図と、破線Ｄ１－Ｄ２の範囲内の断面
図は、図８に示す平面図の、破線Ｃ１－Ｃ２における断面図と、破線Ｄ１－Ｄ２における
断面図に相当する。
次に、図６（Ｂ）に示すように、酸化物半導体膜４０５上に金属材料からなる導電膜４０
６をスパッタ法や真空蒸着法で形成する。導電膜４０６の材料としては、アルミニウム、
クロム、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述し
た元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。
導電膜４０６を形成した後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。
次に、図６（Ｃ）に示すように、第３のフォトリソグラフィ工程を行い、レジストマスク
を形成し、エッチングにより不要な部分を除去してソース電極４０７ａ及びドレイン電極
４０７ｂ、及び第２の端子４２０を形成する。この際のエッチング方法としてウェットエ
ッチングまたはドライエッチングを用いる。例えば導電膜４０６としてアルミニウム膜、
又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェッ
トエッチングを行うことができる。また、アンモニア過水を用いたウェットエッチングに
より、導電膜４０６をエッチングしてソース電極４０７ａ及びドレイン電極４０７ｂを形
成してもよい。
このエッチング工程において、酸化物半導体膜４０５の露出領域も一部エッチングされ、
島状の酸化物半導体膜４０９となる。よって、ソース電極４０７ａ又はドレイン電極４０
７ｂの間の酸化物半導体膜４０９は膜厚の薄い領域となる。
この第３のフォトリソグラフィ工程において、ソース電極４０７ａ及びドレイン電極４０
７ｂと同じ材料である第２の端子４２０を端子部に残す。なお、第２の端子４２０はソー
ス配線（ソース電極４０７ａを含むソース配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（例えば二種類）の厚さの領域を有するレジスト
マスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コス
ト化が図れる。
次に、レジストマスクを除去し、図７（Ａ）に示すように、不活性ガス雰囲気（窒素、ま
たはヘリウム、ネオン、アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減
圧下において、酸化物半導体膜４０９に電磁波の照射を行う。上記ガスは、水の含有量が
２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ま
しい。電磁波の照射と並行して加熱処理を行っても良い。電磁波の照射により、水分、水
素、ＯＨなどの不純物が脱離することで高純度化された酸化物半導体膜４１０が形成され
る。なお、酸化物半導体膜４０９への電磁波の照射、加熱処理については、島状の酸化物
半導体膜４０４に対して行った電磁波の照射の説明を参照して、実施することが可能であ
る。
本発明の一態様では、電磁波の照射により高温の加熱処理を施さなくとも、より低温で、
より短時間で、酸化物半導体中の水、水素、ＯＨなどの不純物を脱離させることができる
。よって、水、水素、ＯＨなどの不純物を脱離させるための加熱処理により、ソース電極
４０７ａ及びドレイン電極４０７ｂに含まれる金属が、島状の酸化物半導体膜４１０中に
入り込んでしまうのを防ぎ、オフ電流が高くなるなどのトランジスタの特性の劣化が生じ
てしまうのを防ぐことができる。
また、本実施の形態では、パターニングにより形成された島状の酸化物半導体膜４０４に
対して電磁波の照射を行い、また、ソース電極４０７ａ及びドレイン電極４０７ｂを形成
することによって同時に形成された島状の酸化物半導体膜４０９に対しても再び電磁波の
照射を行っている。しかし、電磁波の照射は必ずしも２回行う必要はない。パターニング
により形成された島状の酸化物半導体膜４０４に対して行う電磁波の照射だけを実施して
も良いし、ソース電極４０７ａ及びドレイン電極４０７ｂを形成することによって同時に
形成された島状の酸化物半導体膜４０９に対して行う電磁波の照射だけを実施しても良い
。或いは、上記２回の電磁波の照射のうち、パターニングにより形成された島状の酸化物
半導体膜４０４に対して電磁波の照射を行う代わりに、パターニングにより島状の酸化物
半導体膜４０４を形成する前の酸化物半導体膜４０３に対して電磁波の照射を行う様にし
ても良い。或いは、上記２回の電磁波の照射に加え、酸化物半導体膜４０３に対して電磁
波の照射を行う様にしても良い。或いは、酸化物半導体膜４０３に対して行う電磁波の照
射だけを実施するようにしても良い。
なお、図７（Ａ）の破線Ｃ１－Ｃ２の範囲内の断面図と、破線Ｄ１－Ｄ２の範囲内の断面
図は、図９に示す平面図の、破線Ｃ１－Ｃ２における断面図と、破線Ｄ１－Ｄ２における
断面図に相当する。
次に、図７（Ｂ）に示すように、ゲート絶縁膜４０２、酸化物半導体膜４１０、ソース電
極４０７ａ及びドレイン電極４０７ｂを覆う酸化物絶縁膜４１１を形成する。酸化物絶縁
膜４１１はＰＣＶＤ法により形成する酸化窒化珪素膜を用いる。ソース電極４０７ａ及び
ドレイン電極４０７ｂの間に設けられた酸化物半導体膜４１０の露出領域と酸化物絶縁膜
４１１である酸化窒化珪素膜が接して設けられることによって、電磁波の照射、或いは電
磁波の照射と並行して行った加熱処理により、酸化物半導体膜４１０に酸素欠損が発生し
ていたとしても、酸化物半導体膜４１０に酸素が供与される。そのため、酸化物半導体膜
４１０の酸化物絶縁膜４１１と接する領域において、ドナーとなる酸素欠損を低減し、化
学量論比を満たすことができる。その結果、酸化物半導体膜４１０をｉ型化または実質的
にｉ型化することで形成される酸化物半導体膜４１２を得ることができ、トランジスタの
電気特性の向上および、電気特性のばらつきを軽減することができる。
次いで、酸化物絶縁膜４１１を形成した後、加熱処理を行ってもよい。加熱処理は大気雰
囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱処
理を行うと、酸化物半導体膜４１２が酸化物絶縁膜４１１と接した状態で加熱されること
になり、さらに酸化物半導体膜４１２を高抵抗化させてトランジスタの電気特性の向上お
よび、電気特性のばらつきを軽減することができる。この加熱処理（好ましくは１５０℃
以上３５０℃未満）は、酸化物絶縁膜４１１の形成後であれば特に限定されず、他の工程
、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ね
ることで、工程数を増やすことなく行うことができる。
以上の工程でトランジスタ４１３が作製できる。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁膜４
１１及びゲート絶縁膜４０２のエッチングによりコンタクトホールを形成し、ドレイン電
極４０７ｂの一部、第１の端子４２１の一部、第２の端子４２０の一部を露出させる。次
いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては
、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２
、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような
材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残
渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金
（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるための加熱
処理を行う場合、酸化物半導体膜４１２を高抵抗化させてトランジスタの電気特性の向上
および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してドレイン電極４０７ｂに接続された画素電極４１４と、第１の端
子４２１に接続された透明導電膜４１５と、第２の端子４２０に接続された透明導電膜４
１６とを形成する。
透明導電膜４１５、４１６はＦＰＣとの接続に用いられる電極または配線となる。第１の
端子４２１上に形成された透明導電膜４１５は、ゲート配線の入力端子として機能する接
続用の端子電極となる。第２の端子４２０上に形成された透明導電膜４１６は、ソース配
線の入力端子として機能する接続用の端子電極である。
この第５のフォトリソグラフィ工程において、ゲート絶縁膜４０２及び酸化物絶縁膜４１
１を誘電体として、容量配線４０８と画素電極４１４とで保持容量が形成される。
レジストマスクを除去した段階での断面図を図７（Ｃ）に示す。なお、図７（Ｃ）の破線
Ｃ１－Ｃ２の範囲内の断面図と、破線Ｄ１－Ｄ２の範囲内の断面図は、図１０に示す平面
図の、破線Ｃ１－Ｃ２における断面図と、破線Ｄ１－Ｄ２における断面図に相当する。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造のトランジスタであるトランジスタ４１３を有する画素トランジス
タ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマト
リクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作
製するための一方の基板とすることができる。本明細書では便宜上このような基板をアク
ティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と酸化物絶縁膜及びゲー
ト絶縁膜を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。具体的には、選択された
画素電極と該画素電極に対応する対向電極の間に電圧が印加されることによって、画素電
極と対向電極の間に生じた電界によって液晶層の光学変調が行われ、この光学変調が表示
パターンとして観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、フレーム周期数を通常のフレーム周波数（６０Ｈｚ）の１．５倍、好ましくは２倍
以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
発光表示装置を作製する際、各有機発光素子の間に有機樹脂膜を用いた隔壁を設ける場合
がある。その場合には、有機樹脂膜を加熱処理するため、トランジスタの電気特性の向上
および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
酸化物半導体を用いたトランジスタで形成することにより、製造コストを低減することが
できる。特に、電磁波の照射による水分、水素、ＯＨなどの不純物の低減によって酸化物
半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超
高純度の酸化物半導体ターゲットを用いなくとも、電気特性が良好で信頼性のよいトラン
ジスタを有する半導体装置を作製することができる。
チャネル形成領域の半導体膜は高抵抗化領域であるので、トランジスタの電気特性は安定
化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性の
よいトランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、実施の形態１で示したトランジスタ１１２、実施の形態２で示したト
ランジスタ２１２とは、構造が異なるトランジスタを有する、半導体装置の作製方法につ
いて説明する。なお、実施の形態１と同一部分又は同様な機能を有する部分、及び工程は
、実施の形態１と同様に行うことができるため、繰り返しの説明は省略する。
半導体装置の作製方法について、図１１及び図１２を用いて説明する。
図１１（Ａ）に示すように、絶縁表面を有する基板３００上にゲート電極３０１を設ける
。下地膜となる絶縁膜を基板３００とゲート電極３０１の間に設けてもよい。ゲート電極
３０１の材料及びその構造については、実施の形態１に示したゲート電極１０１の材料及
び構造を参照すれば良い。下地膜は、基板３００からの不純物元素の拡散を防止する絶縁
膜、具体的には、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜のうち
の一を単層で用いるか、又は選択した複数の膜を積層させて用いることができる。
次いで、ゲート電極３０１上にゲート絶縁膜３０３を形成する。ゲート絶縁膜３０３は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化
珪素膜又は窒化酸化珪素膜を単層で又は積層させて形成することができる。例えば、成膜
ガスとして、シラン（例えばモノシラン）、酸素及び窒素を用いてプラズマＣＶＤ法によ
り酸化窒化珪素膜を形成すれば良い。
次いで、ゲート絶縁膜３０３上に、酸化物半導体膜を形成する。そして、上記酸化物半導
体膜をエッチングなどにより所望の形状に加工（パターニング）し、島状の酸化物半導体
膜３０４（第１の酸化物半導体膜）を形成する。
チャネル形成領域を形成するための酸化物半導体膜には、実施の形態１において示した半
導体特性を有する酸化物材料を用いれば良い。酸化物半導体膜は、希ガス（例えばアルゴ
ン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素雰囲気下において
スパッタ法により形成することができる。なお、酸化物半導体膜をスパッタ法により成膜
する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁
膜３０３の表面に付着しているゴミを除去することが好ましい。
次いで、図１１（Ｂ）に示すように、不活性ガス雰囲気（窒素、またはヘリウム、ネオン
、アルゴン等）下、酸素雰囲気下、超乾燥空気雰囲気下、或いは減圧下において、島状の
酸化物半導体膜３０４にマイクロ波、高周波などの電磁波の照射を行うことで、水分、水
素、ＯＨなどの脱離により、高純度化された島状の酸化物半導体膜３０５（第２の酸化物
半導体膜）を形成する。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ
以下、好ましくは１０ｐｐｂ以下であることが望ましい。上記電磁波の照射と並行して、
島状の酸化物半導体膜３０４に加熱処理を施しても良い。
酸化物半導体膜３０４への電磁波の照射及び加熱処理については、実施の形態１において
示した、酸化物半導体膜１０４への電磁波の照射及び加熱処理についての説明を参照すれ
ば良い。
水分、水素、ＯＨなどの脱離により高純度化した酸化物半導体をチャネル形成領域に有す
るトランジスタは、閾値電圧の変動など、不純物によってもたらされる特性の劣化が抑え
られ、高い信頼性を得ることができる。
なお、本実施の形態では、パターニングにより形成された島状の酸化物半導体膜３０４に
対して電磁波の照射を行っているが、パターニング後ではなく、パターニング前の酸化物
半導体膜に対して電磁波の照射を行う様にしても良い。或いは、パターニング前とパター
ニング後の両方において、電磁波の照射を行う様にしても良い。
次いで、島状の酸化物半導体膜３０５のうち、後にチャネル形成領域となる部分と重なる
ように、島状の酸化物半導体膜３０５上にチャネル保護膜３１３を形成する。チャネル保
護膜３１３を設けることによって、酸化物半導体膜３０５のチャネル形成領域となる部分
に対する、後の工程時におけるダメージ（エッチング時のプラズマやエッチング剤による
膜減りなど）を防ぐことができる。従ってトランジスタの信頼性を向上させることができ
る。
チャネル保護膜３１３には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪
素など）を用いることができる。チャネル保護膜３１３は、プラズマＣＶＤ法や熱ＣＶＤ
法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜
３１３は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪
素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャ
ネル保護膜３１３を形成する。
また、電磁波の照射後、大気に触れさせることなく連続的にチャネル保護膜３１３となる
酸化物絶縁膜を形成することもできる。大気に触れさせることなく連続的に処理すること
で、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚
染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつき
を低減することができる。
また、高純度化された酸化物半導体膜３０５に接してスパッタ法またはＰＣＶＤ法などに
より酸化物絶縁膜であるチャネル保護膜３１３を形成すると、電磁波の照射、或いは電磁
波の照射と並行して行った加熱処理により、酸化物半導体膜３０５に酸素欠損が発生して
いたとしても、酸化物半導体膜３０５に酸素が供与される。そのため、酸化物半導体膜３
０５のチャネル保護膜３１３と接する領域において、ドナーとなる酸素欠損を低減し、化
学量論比を満たすことができる。その結果、酸化物半導体膜３０５をｉ型化または実質的
にｉ型化することで形成される酸化物半導体膜３１１（第３の酸化物半導体膜）を得るこ
とができ、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することが
できる。
次いで、島状の酸化物半導体膜３１１及びチャネル保護膜３１３上に導電膜を形成する。
そして、上記導電膜をエッチングなどにより所望の形状に加工（パターニング）し、図１
１（Ｃ）に示すように、ソース電極３０６及びドレイン電極３０７を形成する。上記導電
膜の材料については、実施の形態１においてソース電極１０６及びドレイン電極１０７を
形成する際にパターニングした導電膜の材料を参照すれば良い。
次いで、図１１（Ｄ）に示すように、島状の酸化物半導体膜３１１に接するように、スパ
ッタ法で絶縁膜３１０を形成する。高純度化された島状の酸化物半導体膜３０５に接して
形成する絶縁膜３１０は、水分や、水素、ＯＨなどの不純物を極力含まず、これらが外部
から侵入することをブロックする、酸化珪素膜、窒化酸化珪素膜などの無機絶縁膜を用い
る。
本実施の形態では、絶縁膜３１０として膜厚３００ｎｍの酸化珪素膜を成膜する。成膜時
の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
図１２に、本実施の形態で作製したトランジスタ３１２の上面図を示す。図１１（Ｅ）は
、図１２の破線Ｂ１－Ｂ２における断面図に相当する。トランジスタ３１２は、ゲート電
極３０１と、ゲート電極３０１上のゲート絶縁膜３０３と、ゲート絶縁膜３０３上の酸化
物半導体膜３１１と、酸化物半導体膜３１１上のチャネル保護膜３１３と、酸化物半導体
膜３１１及びチャネル保護膜３１３上のソース電極３０６及びドレイン電極３０７とを有
する。
また、絶縁膜３１０を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）においてトラ
ンジスタ３１２に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例
えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物
半導体膜３１１がチャネル保護膜３１３と接した状態で加熱されることになり、トランジ
スタ３１２の電気的特性のばらつきを軽減することができる。この加熱処理（好ましくは
１５０℃以上３５０℃未満）は、チャネル保護膜３１３の形成後であれば特に限定されず
、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱
処理と兼ねることで、工程数を増やすことなく行うことができる。
なお、島状の酸化物半導体膜３０４を形成する工程と、島状の酸化物半導体膜３０４に電
磁波を照射して島状の酸化物半導体膜３０５を形成する工程と、酸化物半導体膜３１１に
接するようにチャネル保護膜３１３を形成する工程とは、大気に触れさせることなく連続
的に処理（連続処理、インサイチュ（ｉｎｓｉｔｕ）工程）することで、最終的に形成さ
れる酸化物半導体膜３１１中に含まれる水分や、水素、ＯＨなどの不純物を、より低減さ
せることができる。その結果、トランジスタ３１２の信頼性を、より高めることができる
。
また、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の半導体装置の作製方法を用いて形成することができ、なおか
つ、実施の形態１乃至実施の形態４と構造が一部異なるトランジスタの構成について説明
する。
まず、図１３（Ａ）に示すトランジスタの構造及びその作製方法について説明する。
実施の形態１において、島状の酸化物半導体膜１０５を形成した後、酸化物半導体膜１０
５上に、トランジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）と
して用いる第２の酸化物半導体膜を形成し、第２の酸化物半導体膜上に導電膜を形成する
。
次いで、第２の酸化物半導体膜、導電膜をエッチング工程により選択的にエッチングし、
第２の酸化物半導体膜からソース領域１２０ａ及びドレイン領域１２０ｂ（ｎ＋層、バッ
ファ層ともいう）、導電膜からソース電極１２１ａ及びドレイン電極１２１ｂを形成する
。ソース領域１２０ａ及びドレイン領域１２０ｂには、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶
膜を用いる。なお、このエッチング工程により、島状の酸化物半導体膜１０５は、ソース
領域１２０ａ及びドレイン領域１２０ｂとは重ならずに露出している領域が一部エッチン
グされ、溝部（凹部）を有する酸化物半導体膜となる。
次いで、溝部を有する酸化物半導体膜に接してスパッタ法またはＰＣＶＤ法による酸化珪
素膜を酸化物絶縁膜１２３として形成する。溝部を有する酸化物半導体膜に接して形成す
る酸化物絶縁膜１２３は、水分や、水素イオンや、ＯＨ－などの不純物を極力含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用い、具体的には酸化珪素膜、
または窒化酸化珪素膜を用いる。
溝部を有する酸化物半導体膜に接してスパッタ法またはＰＣＶＤ法などにより酸化物絶縁
膜１２３を形成すると、電磁波の照射、或いは電磁波の照射と並行して行った加熱処理に
より、溝部を有する酸化物半導体膜に酸素欠損が発生していたとしても、上記酸化物半導
体膜に酸素が供与される。そのため、酸化物半導体膜の酸化物絶縁膜１２３と接する領域
において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことができる。その結果
、溝部を有する酸化物半導体膜をｉ型化または実質的にｉ型化することで形成される酸化
物半導体膜１２２を得ることができ、図１３（Ａ）に示すような電気特性の向上および、
電気特性のばらつきを軽減することができるトランジスタが得られる。
また、酸化物半導体膜１２２とソース電極１２１ａの間にソース領域１２０ａを、酸化物
半導体膜１２２とドレイン電極１２１ｂとの間にドレイン領域１２０ｂを有する。ソース
領域１２０ａ及びドレイン領域１２０ｂに、ｎ型の導電型を示す酸化物半導体膜を用いる
。
また、トランジスタのソース領域１２０ａ及びドレイン領域１２０ｂとして用いる第２の
酸化物半導体膜は、チャネル形成領域として用いる第１の酸化物半導体膜の膜厚よりも薄
く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導体膜は非晶質構造を有し、ソース領
域１２０ａ及びドレイン領域１２０ｂとして用いる第２の酸化物半導体膜は非晶質構造の
中に結晶粒（ナノクリスタル）を含む場合がある。このソース領域１２０ａ及びドレイン
領域１２０ｂとして用いる第２の酸化物半導体膜中の結晶粒（ナノクリスタル）は直径１
ｎｍ～１０ｎｍ、代表的には２ｎｍ～４ｎｍ程度である。
また、酸化物絶縁膜１２３を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）におい
てトランジスタに加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例
えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物
半導体膜１２２が酸化物絶縁膜１２３と接した状態で加熱されることになり、トランジス
タの電気的特性のばらつきを軽減することができる。
次に、図１３（Ｂ）に示すトランジスタの構造及びその作製方法について説明する。
実施の形態１において、パターニング前の酸化物半導体膜を形成した後、該酸化物半導体
膜上に、トランジスタのソース領域及びドレイン領域（ｎ＋層、バッファ層ともいう）と
して用いる第２の酸化物半導体膜を形成する。第２の酸化物半導体膜には、Ｉｎ－Ｇａ－
Ｚｎ－Ｏ系非単結晶膜を用いる。
次いで、パターニング前の酸化物半導体膜と、第２の酸化物半導体膜とをエッチングし、
パターニング前の酸化物半導体膜からチャネル形成領域となる第１の島状の酸化物半導体
膜と、第２の酸化物半導体膜から第２の島状の酸化物半導体膜を形成する。
次いで、第１の島状の酸化物半導体膜と、第２の島状の酸化物半導体膜とに電磁波の照射
、または電磁波の照射に加熱処理を併用することで、第１の島状の酸化物半導体膜と、第
２の島状の酸化物半導体膜とから、水分、水素、ＯＨなどの不純物を脱離させる。
次いで、第１の島状の酸化物半導体膜及び第２の島状の酸化物半導体膜上に導電膜を形成
し、該導電膜を選択的にエッチングする。上記エッチングにより、第２の島状の酸化物半
導体膜からソース領域１３０ａ及びドレイン領域１３０ｂ（ｎ＋層、バッファ層ともいう
）、導電膜からソース電極１３１ａ及びドレイン電極１３１ｂを形成する。なお、このエ
ッチング工程により、第１の島状の酸化物半導体膜は、ソース領域１３０ａ及びドレイン
領域１３０ｂとは重ならずに露出している領域が一部エッチングされ、溝部（凹部）を有
する酸化物半導体膜となる。
次いで、溝部を有する酸化物半導体膜に接してスパッタ法またはＰＣＶＤ法による酸化珪
素膜を酸化物絶縁膜１３３として形成する。溝部を有する酸化物半導体膜に接して形成す
る酸化物絶縁膜１３３は、水分、水素、ＯＨなどの不純物を極力含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、具体的には酸化珪素膜、または窒化酸
化珪素膜を用いる。
溝部を有する酸化物半導体膜に接してスパッタ法またはＰＣＶＤ法などにより酸化物絶縁
膜１３３を形成すると、電磁波の照射、或いは電磁波の照射と並行して行った加熱処理に
より、溝部を有する酸化物半導体膜に酸素欠損が発生していたとしても、上記酸化物半導
体膜に酸素が供与される。そのため、酸化物半導体膜の酸化物絶縁膜１３３と接する領域
において、ドナーとなる酸素欠損を低減し、化学量論比を満たすことができる。その結果
、溝部を有する酸化物半導体膜をｉ型化または実質的にｉ型化することで形成される酸化
物半導体膜１３２を得ることができ、図１３（Ｂ）に示すような電気特性の向上および、
電気特性のばらつきを軽減することができるトランジスタが得られる。
また、酸化物半導体膜１３２とソース電極１３１ａの間にソース領域１３０ａを、酸化物
半導体膜１３２とドレイン電極１３１ｂとの間にドレイン領域１３０ｂを有する。ソース
領域１３０ａ及びドレイン領域１３０ｂに、ｎ型の導電型を示す酸化物半導体膜を用いる
。
また、トランジスタのソース領域１３０ａ及びドレイン領域１３０ｂとして用いる第２の
酸化物半導体膜は、チャネル形成領域として用いる第１の酸化物半導体膜の膜厚よりも薄
く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる酸化物半導体膜は非晶質構造を有し、ソース領域１３
０ａ及びドレイン領域１３０ｂとして用いる第２の酸化物半導体膜は非晶質構造の中に結
晶粒（ナノクリスタル）を含む場合がある。このソース領域１３０ａ及びドレイン領域１
３０ｂとして用いる第２の酸化物半導体膜中の結晶粒（ナノクリスタル）は直径１ｎｍ～
１０ｎｍ、代表的には２ｎｍ～４ｎｍ程度である。
また、酸化物絶縁膜１３３を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）におい
てトランジスタに加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例
えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物
半導体膜１３２が酸化物絶縁膜１３３と接した状態で加熱されることになり、トランジス
タの電気的特性のばらつきを軽減することができる。
図１３（Ｃ）に示すトランジスタの構造及びその作製方法について説明する。
実施の形態１において、島状の酸化物半導体膜１０５を形成した後、島状の酸化物半導体
膜１０５のうち、後にチャネル形成領域となる部分と重なるように、島状の酸化物半導体
膜１０５上にチャネル保護膜１４５を形成する。チャネル保護膜１４５には、酸素を含む
無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。高純度
化された酸化物半導体膜１０５に接してスパッタ法またはＰＣＶＤ法などにより酸化物絶
縁膜であるチャネル保護膜１４５を形成すると、電磁波の照射、或いは電磁波の照射と並
行して行った加熱処理により、酸化物半導体膜１０５に酸素欠損が発生していたとしても
、上記酸化物半導体膜１０５に酸素が供与される。そのため、酸化物半導体膜１０５のチ
ャネル保護膜１４５と接する領域において、ドナーとなる酸素欠損を低減し、化学量論比
を満たすことができる。その結果、酸化物半導体膜１０５をｉ型化または実質的にｉ型化
することで形成される酸化物半導体膜１４２を得ることができ、トランジスタの電気特性
の向上および、電気特性のばらつきを軽減することができる。
次いで、上記酸化物半導体膜１４２上に、トランジスタのソース領域及びドレイン領域（
ｎ＋層、バッファ層ともいう）として用いる第２の酸化物半導体膜を形成し、第２の酸化
物半導体膜上に導電膜を形成する。
次いで、第２の酸化物半導体膜、導電膜をエッチング工程により選択的にエッチングし、
第２の酸化物半導体膜からソース領域１４０ａ及びドレイン領域１４０ｂ（ｎ＋層、バッ
ファ層ともいう）、導電膜からソース電極１４１ａ及びドレイン電極１４１ｂを形成する
。ソース領域１４０ａ及びドレイン領域１４０ｂには、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶
膜を用いる。ソース領域１４０ａ及びドレイン領域１４０ｂ、ソース電極１４１ａ及びド
レイン電極１４１ｂを形成することによって、図１３（Ｃ）に示すようなトランジスタが
完成する。
次いで、スパッタ法またはＰＣＶＤ法を用いて、ソース領域１４０ａ又はドレイン領域１
４０ｂと、ソース電極１４１ａ又はドレイン電極１４１ｂと、チャネル保護膜１４５とを
覆うように、絶縁膜１４３を形成する。絶縁膜１４３は、水分、水素、ＯＨなどの不純物
を極力含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、具体的
には酸化珪素膜、または窒化酸化珪素膜を用いる。
また、酸化物半導体膜１４２とソース電極１４１ａの間にソース領域１４０ａを、酸化物
半導体膜１４２とドレイン電極１４１ｂとの間にドレイン領域１４０ｂを有する。ソース
領域１４０ａ及びドレイン領域１４０ｂに、ｎ型の導電型を示す酸化物半導体膜を用いる
。
また、トランジスタのソース領域１４０ａ及びドレイン領域１４０ｂとして用いる第２の
酸化物半導体膜は、チャネル形成領域として用いる第１の酸化物半導体膜の膜厚よりも薄
く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導体膜は非晶質構造を有し、ソース領
域１４０ａ及びドレイン領域１４０ｂとして用いる第２の酸化物半導体膜は非晶質構造の
中に結晶粒（ナノクリスタル）を含む場合がある。このソース領域１４０ａ及びドレイン
領域１４０ｂとして用いる第２の酸化物半導体膜中の結晶粒（ナノクリスタル）は直径１
ｎｍ～１０ｎｍ、代表的には２ｎｍ～４ｎｍ程度である。
また、絶縁膜１４３を形成後、窒素雰囲気下、又は大気雰囲気下（大気中）においてトラ
ンジスタに加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、
窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導体
膜１４２がチャネル保護膜１４５と接した状態で加熱されることになり、トランジスタの
電気的特性のばらつきを軽減することができる。
また、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係るトランジスタをスイッチング素子として用いた
、液晶表示装置の構成について説明する。
図１４に、本発明の液晶表示装置の断面図を一例として示す。図１４に示すトランジスタ
１４０１は、絶縁表面上に形成されたゲート電極１４０２と、ゲート電極１４０２を覆う
ように形成されたゲート絶縁膜１４０３と、ゲート絶縁膜１４０３を間に挟んでゲート電
極１４０２と重なるように形成された、酸化物半導体膜１４０４と、酸化物半導体膜１４
０４上に形成されたソース領域及びドレイン領域として機能する一対の半導体膜１４０５
と、一対の半導体膜１４０５上に形成されたソース電極及びドレイン電極として機能する
、一対の導電膜１４０６と、酸化物絶縁膜１４０７とを有する。酸化物絶縁膜１４０７は
、少なくとも酸化物半導体膜１４０４と接しており、ゲート電極１４０２と、ゲート絶縁
膜１４０３と、酸化物半導体膜１４０４と、一対の半導体膜１４０５と、一対の導電膜１
４０６とを覆うように形成されている。
酸化物絶縁膜１４０７上には絶縁膜１４０８が形成されている。酸化物絶縁膜１４０７、
絶縁膜１４０８の一部には開口部が設けられており、該開口部において導電膜１４０６の
一つと接するように、画素電極１４１０が形成されている。
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１
７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形
成することが可能であるが、フィラーを絶縁膜１４０８上に分散させることでセルギャッ
プを制御するようにしても良い。
そして、画素電極１４１０上には、配向膜１４１１が形成されている。配向膜１４１１は
、例えば絶縁膜にラビング処理を施すことで、形成することができる。また画素電極１４
１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画素
電極１４１０に近い側には配向膜１４１４が形成されている。そして、画素電極１４１０
と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５
が設けられている。なおシール材１４１６にはフィラーが混入されていても良い。
画素電極１４１０と対向電極１４１３は、例えば酸化インジウムスズ（ＩＴＳＯ）、酸化
インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリ
ウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。なお、本
実施の形態では、画素電極１４１０及び対向電極１４１３に光を透過する導電膜を用い、
透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一
態様に係る液晶表示装置は、半透過型または反射型であっても良い。
カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）な
どが、図１４に示した液晶表示装置に設けられていても良い。
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉ
ｃａｌｌｙ ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ
－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明のトラ
ンジスタを用いることができる。
本発明の一態様に係る液晶表示装置は、移動度及びオン電流が高く、なおかつ信頼性の高
いトランジスタを用いているため、コントラスト及び視認性が高い。
本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様に係るトランジスタを画素に用いた、発光装置の構成
について説明する。本実施の形態では、発光素子を駆動させるためのトランジスタがｎ型
の場合における、画素の断面構造について、図１５を用いて説明する。なお図１５では、
第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第
２の電極が陰極であっても良い。
なお、図１５では、実施の形態１において示した構造を有するトランジスタを、画素に用
いている発光装置を例に挙げて説明するが、他の実施の形態において示した構造を有する
トランジスタを発光装置の画素に用いることも可能である。
図１５（Ａ）に、トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を
第１の電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１
は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が
形成されている。隔壁６０３８の開口部において第１の電極６０３４が一部露出しており
、該開口部において第１の電極６０３４、電界発光層６０３５、第２の電極６０３６が順
に積層されている。
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さ
い金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。
具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金
属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化
合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いるこ
とができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を用いること
も可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５
ｎｍ～３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層
の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形
成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、インジウム錫
酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添
加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用い
ることも可能である。またＩＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳ
Ｏとする）や、酸化珪素を含んだ酸化インジウムに、さらに２～２０％の酸化亜鉛（Ｚｎ
Ｏ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６
０３５に電子注入層を設けるのが望ましい。
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ
陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、
チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数
からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン
膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６
に用いることができる。
電界発光層６０３５は、単数または複数の層で構成されている。複数の層で構成されてい
る場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、
電子輸送層、電子注入層などに分類することができる。電界発光層６０３５が発光層の他
に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第
１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順
に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している
材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無
機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分
子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰
返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層と
の区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な
特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正
孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても
同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と
呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
図１５（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印
で示すように第１の電極６０３４側から取り出すことができる。
次に図１５（Ｂ）に、トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる
光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０
４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４
８が形成されている。隔壁６０４８の開口部において第１の電極６０４４が一部露出して
おり、該開口部において第１の電極６０４４、電界発光層６０４５、第２の電極６０４６
が順に積層されている。
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事
関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成すること
ができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアル
カリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、および
これらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属
を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を
用いることも可能である。
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として
用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（
ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など
その他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩ
ＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含
んだ酸化インジウムに、さらに２～２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の
電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン
、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウ
ム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜
との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等
を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を
用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ～３０ｎｍ程度）で第２の電
極６０４６を形成する。
電界発光層６０４５は、図１５（Ａ）の電界発光層６０３５と同様に形成することができ
る。
図１５（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印
で示すように第２の電極６０４６側から取り出すことができる。
次に図１５（Ｃ）に、トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる
光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図
を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には
開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において第１の電
極６０５４が一部露出しており、該開口部において第１の電極６０５４、電界発光層６０
５５、第２の電極６０５６が順に積層されている。
第１の電極６０５４は、図１５（Ａ）の第１の電極６０３４と同様に形成することができ
る。また第２の電極６０５６は、図１５（Ｂ）の第２の電極６０４６と同様に形成するこ
とができる。電界発光層６０５５は、図１５（Ａ）の電界発光層６０３５と同様に形成す
ることができる。
図１５（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印
で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる
。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが出来る。
（実施の形態８）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトラン
ジスタを作製する例について以下に説明する。
画素部に配置するトランジスタは、他の実施の形態において示した構造を有する。また、
他の実施の形態において示したトランジスタは全てｎチャネル型トランジスタであるため
、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を
、画素部のトランジスタと同一基板上に形成する。
アクティブマトリクス型の半導体表示装置のブロック図の一例を図１６（Ａ）に示す。表
示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の
走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数
の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線
駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。な
お走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置
されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ
、制御ＩＣともいう）に接続されている。
図１６（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信
号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用
クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう
）、ラッチ信号（ＬＡＴ）を供給するものとする。なお、第１の走査線駆動回路５３０２
と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１６（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さいト
ランジスタによって、基板５３００に形成する駆動回路を構成することができる。したが
って、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図る
ことができる。
次に、図１７（Ａ）、図１７（Ｂ）ではｎチャネル型トランジスタで構成する信号線駆動
回路の構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジスタを
有する。トランジスタ５６０３＿１～５６０３＿ｋは、ｎチャネル型トランジスタである
例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１～５
６０４＿ｋと接続される。トランジスタ５６０３＿１～５６０３＿ｋの第２端子は、各々
、信号線Ｓ１～Ｓｋと接続される。トランジスタ５６０３＿１～５６０３＿ｋのゲートは
、シフトレジスタ５６０１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。またト
ランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋと信
号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋの電
位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１
～５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１７（Ａ）の信号線駆動回路の動作について、図１７（Ｂ）のタイミングチャー
トを参照して説明する。図１７（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、トランジスタ５６
０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信号線
Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、Ｄａ
ｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）は
、各々、トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属する画素
のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにおいて、選
択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込ま
れる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、他の実施の形態
に示すトランジスタで構成される回路を用いることが可能である。この場合、シフトレジ
スタ５６０１が有する全てのトランジスタの極性をｎチャネル型、又はｐチャネル型のい
ずれかの極性のみで構成することができる。
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
走査線駆動回路及び、または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１８及び図１９を用いて説明する。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１８及び図１９を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎは、Ｎ≧３の自然数）を有している（図１８（Ａ）参照）。図１８（Ａ）
に示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿
Ｎには、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロ
ック信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第
４のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の
配線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段
目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段の
パルス出力回路１０＿ｎ－１からの信号（前段信号ＯＵＴ（ｎ－１）という）が入力され
る。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３
からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２
段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（
ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／また
は二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～
ＯＵＴ（Ｎ）（ＳＲ））、及び別の回路等に入力される第２の出力信号（ＯＵＴ（１）～
ＯＵＴ（Ｎ））が出力される。なお、図１８（Ａ）に示すように、シフトレジスタの最終
段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途
第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とす
ればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１～
第４の配線１４のいずれかと電気的に接続されている。例えば、図１８（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１８（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図１８（Ｃ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１～第１３のトランジスタ４３
を有している（図１８（Ｃ）参照）。また、上述した第１の入力端子２１～第５の入力端
子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤ
が供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位
ＶＳＳが供給される電源線５３から、第１のトランジスタ３１～第１３のトランジスタ４
３に信号、または電源電位が供給される。ここで図１８（Ｃ）の各電源線の電源電位の大
小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電
位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（Ｃ
Ｋ１）～第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す
信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線
５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与
えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、ト
ランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
図１８（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子
が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲー
ト電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極に電気的に接続されている。
図１８（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図１９（Ａ）参照）。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例と
しては、それぞれを第１端子、第２端子と表記する場合がある。
ここで、図１９（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１９（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１９（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
本実施例では、本発明の一態様に係る液晶表示装置の構成について説明する。
図２０は、本発明の液晶表示装置の構造を示す斜視図の一例である。図２０に示す液晶表
示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１
６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反
射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡
散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１
６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源
１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板
１６０４によって、均一に液晶パネル１６０１に照射される。
なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、
拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板
は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリズム
シート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても良い
し、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられてい
ても良い。
またプリズムシート１６０３は、図２０に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、また
はこれら信号に処理を施す回路などが設けられている。そして図２０では、回路基板１６
０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃ
ｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ ＯＮ
Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一
部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いて接続されていても
良い。
図２０では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０８に設けられ
ており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を
示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、
この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにす
る。
なお、図２０は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光
源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下
に配置される直下型であっても良い。
本実施例は、上記実施の形態と適宜組み合わせて実施することができる。
本発明の作製方法を用いることで、信頼性の高いトランジスタを作成することが可能であ
る。よって、本発明の一態様に係る作製方法を用いることで、信頼性が高く、高性能な半
導体装置を提供することが可能である。
また、本発明の作製方法をでは、加熱処理の温度を抑えることができるので、ガラスより
も耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からなる基板上においても、
特性が優れており、信頼性が高いトランジスタを作製することが可能である。従って、本
発明の一態様に係る作製方法を用いることで、信頼性が高く、高性能であり、なおかつ軽
量でかつフレキシブルな半導体装置を提供することが可能である。プラスチック基板とし
て、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルス
ルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、
ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミ
ド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポ
リイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン
、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
本発明の一態様に係る作製方法により形成された半導体装置を用いた電子機器は、表示装
置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶ
Ｄ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を
表示しうるディスプレイを有する装置）に用いることができる。その他、携帯電話、携帯
型ゲーム機、携帯情報端末、電子書籍、ＲＦＩＤで用いられるＩＣカードやタグ、ビデオ
カメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ
）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレ
イヤー等）などが挙げられる。これら電子機器の具体例を図２１に示す。
図２１（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一
態様に係る半導体装置は、表示部７００２またはその他の信号処理回路に用いることがで
きる。表示部７００２またはその他の信号処理回路に本発明の一態様に係る半導体装置を
用いることで、信頼性が高く、高性能な電子書籍を提供することができる。また、可撓性
を有する基板を用いることで、表示部７００２に用いられる半導体表示装置や、その他の
信号処理回路に可撓性を持たせることができるので、信頼性が高く高機能でありながら、
フレキシブルで軽く使い勝手の良い電子書籍を提供することができる。
図２１（Ｂ）はＩＣカードであり、筐体７０１１、ＩＣチップ７０１２等を有する。本発
明の一態様に係る半導体装置は、ＩＣチップ７０１２に用いることができる。ＩＣチップ
７０１２に本発明の一態様に係る半導体装置を用いることで、信頼性が高く、高性能なＩ
Ｃカードを提供することができる。また、可撓性を有する基板を用いることで、ＩＣチッ
プ７０１２に可撓性を持たせることができるので、軽くて強度の高いＩＣカードを提供す
ることができる。なお、図２１（Ｂ）では接触型のＩＣカードを例示しているが、アンテ
ナを有する非接触型のＩＣカードにも、本発明の一態様に係る半導体装置を用いることが
できる。
図２１（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の一
態様に係る半導体装置は、表示部７０２２またはその他の信号処理回路に用いることがで
きる。表示部７０２２またはその他の信号処理回路に本発明の一態様に係る半導体装置を
用いることで、信頼性が高く、高性能な表示装置を提供することができる。また、可撓性
を有する基板を用いることで、表示部７０２２に用いられる半導体表示装置や、その他の
信号処理回路に可撓性を持たせることができるので、信頼性が高く高機能でありながら、
フレキシブルで軽量の表示装置を実現することができる。よって、図２１（Ｃ）に示すよ
うに、布地などに固定させて表示装置を使用することができ、半導体装置の応用の幅が格
段に広がる。
図２１（Ｄ）は携帯型ゲーム機であり、筐体７３０１、筐体７３０２、表示部７３０３、
表示部７３０４、マイクロホン７３０５、スピーカー７３０６、操作キー７３０７、スタ
イラス７３０８等を有する。本発明の一態様に係る半導体装置は、表示部７３０３、表示
部７３０４またはその他の信号処理回路に用いることができる。表示部７３０３、表示部
７３０４またはその他の信号処理回路に本発明の一態様に係る半導体装置を用いることで
、より高機能のアプリケーションが搭載された信頼性の高い携帯型ゲーム機を提供するこ
とができる。なお、図２１（Ｄ）に示した携帯型ゲーム機は、２つの表示部７３０３と表
示部７３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定され
ない。
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能で
ある。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ ゲート電極
１０３ ゲート絶縁膜
１０４ 酸化物半導体膜
１０５ 酸化物半導体膜
１０６ ソース電極
１０７ ドレイン電極
１０８ 酸化物半導体膜
１０９ 酸化物半導体膜
１１０ 酸化物絶縁膜
１１１ 酸化物半導体膜
１１２ トランジスタ
１２２ 酸化物半導体膜
１２３ 酸化物絶縁膜
１３２ 酸化物半導体膜
１３３ 酸化物絶縁膜
１４２ 酸化物半導体膜
１４３ 絶縁膜
１４５ チャネル保護膜
１７０ プラズマ
１８０ 処理容器
１８１ 支持台
１８２ ガス供給部
１８３ 排気口
１８４ マイクロ波発生装置
１８５ 導波管
１８６ 誘電体板
１８７ 天板
１８８ 取り付け具
１９１ 非原料ガス供給源
１９２ 非原料ガス供給源
１９３ 質量流量コントローラ
１９４ 質量流量コントローラ
１９５ バルブ
１９６ バルブ
１９７ ガス管
１９８ ガス管
１９９ 温度制御部
２００ 基板
２０１ ゲート電極
２０３ ゲート絶縁膜
２０４ 酸化物半導体膜
２０５ 酸化物半導体膜
２０６ ソース電極
２０７ ドレイン電極
２１０ 酸化物絶縁膜
２１１ 酸化物半導体膜
２１２ トランジスタ
３００ 基板
３０１ ゲート電極
３０３ ゲート絶縁膜
３０４ 酸化物半導体膜
３０５ 酸化物半導体膜
３０６ ソース電極
３０７ ドレイン電極
３１０ 絶縁膜
３１１ 酸化物半導体膜
３１２ トランジスタ
３１３ チャネル保護膜
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０４ 酸化物半導体膜
４０５ 酸化物半導体膜
４０６ 導電膜
４０８ 容量配線
４０９ 酸化物半導体膜
４１０ 酸化物半導体膜
４１１ 酸化物絶縁膜
４１２ 酸化物半導体膜
４１３ トランジスタ
４１４ 画素電極
４１５ 透明導電膜
４１６ 透明導電膜
４２０ 第２の端子
４２１ 第１の端子
１２０ａ ソース領域
１２０ｂ ドレイン領域
１２１ａ ソース電極
１２１ｂ ドレイン電極
１３０ａ ソース領域
１３０ｂ ドレイン領域
１３１ａ ソース電極
１３１ｂ ドレイン電極
１４０ａ ソース領域
１４０ｂ ドレイン領域
１４１ａ ソース電極
１４１ｂ ドレイン電極
１８７ａ 開口部
１４０１ トランジスタ
１４０２ ゲート電極
１４０３ ゲート絶縁膜
１４０４ 酸化物半導体膜
１４０５ 半導体膜
１４０６ 導電膜
１４０７ 酸化物絶縁膜
１４０８ 絶縁膜
１４１０ 画素電極
１４１１ 配向膜
１４１３ 対向電極
１４１４ 配向膜
１４１５ 液晶
１４１６ シール材
１４１７ スペーサ
１６０１ 液晶パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ 回路基板
１６０９ ＦＰＣ
１６１０ ＦＰＣ
４０７ａ ソース電極
４０７ｂ ドレイン電極
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６０３１ トランジスタ
６０３３ 発光素子
６０３４ 電極
６０３５ 電界発光層
６０３６ 電極
６０３７ 絶縁膜
６０３８ 隔壁
６０４１ トランジスタ
６０４３ 発光素子
６０４４ 電極
６０４５ 電界発光層
６０４６ 電極
６０４７ 絶縁膜
６０４８ 隔壁
６０５１ トランジスタ
６０５３ 発光素子
６０５４ 電極
６０５５ 電界発光層
６０５６ 電極
６０５７ 絶縁膜
６０５８ 隔壁
７００１ 筐体
７００２ 表示部
７０１１ 筐体
７０１２ ＩＣチップ
７０２１ 筐体
７０２２ 表示部
７３０１ 筐体
７３０２ 筐体
７３０３ 表示部
７３０４ 表示部
７３０５ マイクロホン
７３０６ スピーカー
７３０７ 操作キー
７３０８ スタイラス

Claims (2)

  1. ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上のチャネル形成領域を有する第１の金属酸化物膜と、
    前記第１の金属酸化物膜上に接するように配置される第２の金属酸化物膜及び第３の金属酸化物膜と、
    前記第２の金属酸化物膜上の第１の導電膜と、
    前記第３の金属酸化物膜上の第２の導電膜と、
    前記第１の金属酸化物膜上、前記第１の導電膜上、及び前記第２の導電膜上の第２の絶縁膜と、を有し、
    前記第１の金属酸化物膜は、少なくともＩｎ及びＺｎを含み、かつ、結晶を有し、
    前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも突出した第１の端部を有し、
    前記第１の金属酸化物膜は、前記第３の金属酸化物膜よりも突出した第２の端部を有し、
    前記第２の金属酸化物膜は、前記第１の導電膜よりも突出した第３の端部を有し、
    前記第３の金属酸化物膜は、前記第２の導電膜よりも突出した第４の端部を有し、
    前記第１の端部は、前記ゲート電極と重なる領域を有し、
    前記第２の端部は、前記ゲート電極と重なる領域を有さず、
    前記第３の端部は、前記ゲート電極と重なる領域を有し、
    前記第４の端部は、前記ゲート電極と重なる領域を有さず、
    前記第２の絶縁膜は、前記第１の導電膜と前記第２の導電膜との間において、前記第１の金属酸化物膜と接する領域を有し、
    前記第２の絶縁膜は、前記第１の端部と接する領域、前記第２の端部と接する領域、前記第３の端部と接する領域、及び、前記第４の端部と接する領域を有する半導体装置。
  2. ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上のチャネル形成領域を有する第１の金属酸化物膜と、
    前記第１の金属酸化物膜上に接するように配置され、前記第１の金属酸化物膜よりも導電性の高い第２の金属酸化物膜及び第３の金属酸化物膜と、
    前記第２の金属酸化物膜上の第１の導電膜と、
    前記第３の金属酸化物膜上の第２の導電膜と、
    前記第１の金属酸化物膜上、前記第１の導電膜上、及び前記第２の導電膜上の第２の絶縁膜と、を有し、
    前記第１の金属酸化物膜は、少なくともＩｎ及びＺｎを含み、かつ、結晶を有し、
    前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも突出した第１の端部を有し、
    前記第１の金属酸化物膜は、前記第３の金属酸化物膜よりも突出した第２の端部を有し、
    前記第２の金属酸化物膜は、前記第１の導電膜よりも突出した第３の端部を有し、
    前記第３の金属酸化物膜は、前記第２の導電膜よりも突出した第４の端部を有し、
    前記第１の端部は、前記ゲート電極と重なる領域を有し、
    前記第２の端部は、前記ゲート電極と重なる領域を有さず、
    前記第３の端部は、前記ゲート電極と重なる領域を有し、
    前記第４の端部は、前記ゲート電極と重なる領域を有さず、
    前記第２の絶縁膜は、前記第１の導電膜と前記第２の導電膜との間において、前記第１の金属酸化物膜と接する領域を有し、
    前記第２の絶縁膜は、前記第１の端部と接する領域、前記第２の端部と接する領域、前記第３の端部と接する領域、及び、前記第４の端部と接する領域を有する半導体装置。
JP2020051100A 2009-07-17 2020-03-23 半導体装置 Active JP7016902B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022010329A JP7236571B2 (ja) 2009-07-17 2022-01-26 半導体装置
JP2023028593A JP2023054363A (ja) 2009-07-17 2023-02-27 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009168650 2009-07-17
JP2009168650 2009-07-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018047444A Division JP2018133576A (ja) 2009-07-17 2018-03-15 酸化物半導体膜の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022010329A Division JP7236571B2 (ja) 2009-07-17 2022-01-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2020096204A JP2020096204A (ja) 2020-06-18
JP7016902B2 true JP7016902B2 (ja) 2022-02-07

Family

ID=43449292

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010159825A Expired - Fee Related JP5618661B2 (ja) 2009-07-17 2010-07-14 半導体装置の作製方法
JP2014183918A Active JP5857103B2 (ja) 2009-07-17 2014-09-10 半導体装置の作製方法
JP2015241319A Expired - Fee Related JP6039047B2 (ja) 2009-07-17 2015-12-10 半導体装置の作製方法
JP2016215337A Active JP6310038B2 (ja) 2009-07-17 2016-11-02 酸化物半導体膜の作製方法
JP2018047444A Withdrawn JP2018133576A (ja) 2009-07-17 2018-03-15 酸化物半導体膜の作製方法
JP2020051100A Active JP7016902B2 (ja) 2009-07-17 2020-03-23 半導体装置
JP2022010329A Active JP7236571B2 (ja) 2009-07-17 2022-01-26 半導体装置
JP2023028593A Pending JP2023054363A (ja) 2009-07-17 2023-02-27 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2010159825A Expired - Fee Related JP5618661B2 (ja) 2009-07-17 2010-07-14 半導体装置の作製方法
JP2014183918A Active JP5857103B2 (ja) 2009-07-17 2014-09-10 半導体装置の作製方法
JP2015241319A Expired - Fee Related JP6039047B2 (ja) 2009-07-17 2015-12-10 半導体装置の作製方法
JP2016215337A Active JP6310038B2 (ja) 2009-07-17 2016-11-02 酸化物半導体膜の作製方法
JP2018047444A Withdrawn JP2018133576A (ja) 2009-07-17 2018-03-15 酸化物半導体膜の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022010329A Active JP7236571B2 (ja) 2009-07-17 2022-01-26 半導体装置
JP2023028593A Pending JP2023054363A (ja) 2009-07-17 2023-02-27 半導体装置

Country Status (4)

Country Link
US (3) US8241949B2 (ja)
JP (8) JP5618661B2 (ja)
TW (2) TWI524427B (ja)
WO (1) WO2011007682A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI559409B (zh) * 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012121265A1 (en) 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US9142320B2 (en) * 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI508191B (zh) * 2013-03-21 2015-11-11 Univ Nat Chiao Tung 半導體元件製造方法
JP6134274B2 (ja) 2014-02-17 2017-05-24 株式会社東芝 半導体製造装置および半導体装置の製造方法
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102316679B1 (ko) * 2014-08-19 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019216092A1 (ja) * 2018-05-08 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 酸化物半導体膜のエッチング方法および酸化物半導体加工物ならびに電子デバイス
US11508850B2 (en) 2018-09-05 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2020070580A1 (ja) 2018-10-05 2020-04-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN112652539B (zh) * 2020-12-29 2022-06-10 光华临港工程应用技术研发(上海)有限公司 用于氧化镓材料的微波退火改性方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049388A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009158940A (ja) 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160127A (ja) * 1984-01-30 1985-08-21 Nec Corp 半導体基板の乾燥方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5963823A (en) 1995-05-19 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film semiconductor device
JP3859744B2 (ja) 1995-05-19 2006-12-20 株式会社半導体エネルギー研究所 半導体装置及びアクティブマトリクス型表示装置の作製方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
JPH1041515A (ja) 1996-07-26 1998-02-13 Toshiba Corp 薄膜トランジスタの製造方法及びアクティブマトリクス型液晶表示装置の製造方法
JPH11354067A (ja) * 1998-06-11 1999-12-24 Nissin Electric Co Ltd 酸素負イオンビーム注入方法及び注入装置
JP4519954B2 (ja) * 1998-07-07 2010-08-04 大陽日酸株式会社 高清浄乾燥空気と乾燥空気の製造方法及び装置
KR100402429B1 (ko) 1998-07-07 2003-10-22 닛폰산소 가부시키가이샤 고청정 건조공기의 제조장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3292240B2 (ja) * 1998-10-21 2002-06-17 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001168029A (ja) * 1999-12-10 2001-06-22 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001345450A (ja) 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd 薄膜半導体素子の製造方法
JP2002058995A (ja) 2000-08-21 2002-02-26 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ処理方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1452619B1 (en) 2001-10-02 2011-09-14 National Institute of Advanced Industrial Science and Technology Process for producing a thin metal oxide film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004015034A (ja) 2002-06-12 2004-01-15 Handotai Process Kenkyusho:Kk 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004207493A (ja) 2002-12-25 2004-07-22 Mitsubishi Electric Corp 半導体装置、その製造方法および太陽電池
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006120382A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 有機ｅｌ装置の製造装置及び方法、並びに電気光学装置及び電子機器
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007258286A (ja) 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
CN101454892B (zh) 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008251657A (ja) 2007-03-29 2008-10-16 Dainippon Screen Mfg Co Ltd 基板処理装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008306176A (ja) 2007-05-08 2008-12-18 Tokyo Electron Ltd 化合物半導体の熱処理方法及びその装置
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR20100017554A (ko) 2007-05-25 2010-02-16 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 화합물계 박막 및 그 형성 방법, 그리고 그 박막을 이용한 전자 장치
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
CN101542743B (zh) 2007-07-27 2012-09-05 松下电器产业株式会社 半导体装置的制造方法
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
JP2009071163A (ja) 2007-09-14 2009-04-02 Tokyo Electron Ltd 半導体製造方法、半導体製造装置および表示装置
JP2009130180A (ja) * 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009081796A1 (ja) 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
US8461583B2 (en) * 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101439260B1 (ko) * 2008-07-17 2014-09-11 삼성디스플레이 주식회사 금속 산화물 형광체 제조 방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049388A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2009158940A (ja) 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20150144947A1 (en) 2015-05-28
JP5618661B2 (ja) 2014-11-05
JP2015035607A (ja) 2015-02-19
TWI605523B (zh) 2017-11-11
JP7236571B2 (ja) 2023-03-09
US10256291B2 (en) 2019-04-09
JP2017063208A (ja) 2017-03-30
JP5857103B2 (ja) 2016-02-10
JP2020096204A (ja) 2020-06-18
JP2011040731A (ja) 2011-02-24
US8241949B2 (en) 2012-08-14
US8952378B2 (en) 2015-02-10
JP6310038B2 (ja) 2018-04-11
TWI524427B (zh) 2016-03-01
US20110014745A1 (en) 2011-01-20
TW201611129A (zh) 2016-03-16
JP2022044747A (ja) 2022-03-17
JP2018133576A (ja) 2018-08-23
US20120302004A1 (en) 2012-11-29
WO2011007682A1 (en) 2011-01-20
TW201118956A (en) 2011-06-01
JP6039047B2 (ja) 2016-12-07
JP2023054363A (ja) 2023-04-13
JP2016086178A (ja) 2016-05-19

Similar Documents

Publication Publication Date Title
JP7016902B2 (ja) 半導体装置
JP6731103B2 (ja) 半導体装置
JP7110454B2 (ja) 半導体装置
JP6728306B2 (ja) 半導体装置の作製方法
TWI779937B (zh) 半導體裝置之製造方法
TWI609427B (zh) 半導體裝置和其製造方法
JP2020127012A (ja) 半導体装置
WO2011040213A1 (en) Semiconductor device and method for manufacturing the same
TW201701365A (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220126

R150 Certificate of patent or registration of utility model

Ref document number: 7016902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150