JP4814960B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4814960B2
JP4814960B2 JP2008551379A JP2008551379A JP4814960B2 JP 4814960 B2 JP4814960 B2 JP 4814960B2 JP 2008551379 A JP2008551379 A JP 2008551379A JP 2008551379 A JP2008551379 A JP 2008551379A JP 4814960 B2 JP4814960 B2 JP 4814960B2
Authority
JP
Japan
Prior art keywords
fin
region
impurity region
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008551379A
Other languages
English (en)
Other versions
JPWO2009016778A1 (ja
Inventor
雄一朗 佐々木
勝己 岡下
圭一 中本
久隆 金田
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008551379A priority Critical patent/JP4814960B2/ja
Publication of JPWO2009016778A1 publication Critical patent/JPWO2009016778A1/ja
Application granted granted Critical
Publication of JP4814960B2 publication Critical patent/JP4814960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン形状の半導体領域を有する３次元構造の半導体装置及びその製造方法に関するものである。
近年、半導体装置の高集積化、高機能化及び高速化に伴って、益々半導体装置の微細化の要求が高まっている。そこで、基板上におけるトランジスタの占有面積の低減を目指して種々のデバイス構造が提案されている。その中でも、フィン型構造を持つ電界効果トランジスタが注目されている。このフィン型構造を持つ電界効果トランジスタは、一般的にフィン型ＦＥＴ（field effect transistor ）と呼ばれ、基板の主面に対して垂直な薄い壁（フィン）状の半導体領域からなる活性領域を有している。フィン型ＦＥＴにおいては、半導体領域の側面をチャネル面として用いることができるため、基板上におけるトランジスタの占有面積を低減することができる（例えば特許文献１、非特許文献１参照）。
図１７（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）におけるＡ−Ａ線の断面図であり、図１７（ｃ）は図１７（ａ）におけるＢ−Ｂ線の断面図であり、図１７（ｄ）は図１７（ａ）におけるＣ−Ｃ線の断面図である。
従来のフィン型ＦＥＴは、図１７（ａ）〜（ｄ）に示すように、シリコンからなる支持基板１０１と、支持基板１０１上に形成された酸化シリコンからなる絶縁層１０２と、絶縁層１０２上にフィン形状に形成された半導体領域（以下、「フィン型半導体領域」と称する）１０３ａ〜１０３ｄと、フィン型半導体領域１０３ａ〜１０３ｄ上にゲート絶縁膜１０４ａ〜１０４ｄを介して形成されたゲート電極１０５と、ゲート電極１０５の側面上に形成された絶縁性サイドウォールスペーサ１０６と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５を挟む両側方領域に形成されたエクステンション領域１０７と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５及び絶縁性サイドウォールスペーサ１０６を挟む両側方領域に形成されたソース・ドレイン領域１１７とを有している。フィン型半導体領域１０３ａ〜１０３ｄは、絶縁層１０２上においてゲート幅方向に一定間隔で並ぶように配置されている。ゲート電極１０５は、ゲート幅方向にフィン型半導体領域１０３ａ〜１０３ｄを跨ぐように形成されている。エクステンション領域１０７は、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの上部に形成された第１の不純物領域１０７ａと、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの側部に形成された第２の不純物領域１０７ｂとから構成されている。また、ソース・ドレイン領域１１７は、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの上部に形成された第３の不純物領域１１７ａと、フィン型半導体領域１０３ａ〜１０３ｄのそれぞれの側部に形成された第４の不純物領域１１７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
図１８（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す断面図である。尚、図１８（ａ）〜（ｄ）は、図１７（ａ）におけるＣ−Ｃ線の断面構成と対応している。また、図１８（ａ）〜（ｄ）において、図１７（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
まず、図１８（ａ）に示すように、シリコンからなる支持基板１０１上に酸化シリコンからなる絶縁層１０２が設けられ、且つ絶縁層１０２上にシリコンからなる半導体層を備えたＳＯＩ（silicon on insulator）基板を準備する。その後、当該半導体層をパターニングして、活性領域となるフィン型半導体領域１０３ｂを形成する。
次に、図１８（ｂ）に示すように、フィン型半導体領域１０３ｂの表面にゲート絶縁膜１０４を形成した後、支持基板１０１上の全面に亘ってポリシリコン膜１０５Ａを形成する。
次に、図１８（ｃ）に示すように、ポリシリコン膜１０５Ａ及びゲート絶縁膜１０４を順次エッチングして、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介してゲート電極１０５を形成する。その後、ゲート電極１０５をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、エクステンション領域１０７及びポケット領域（図示省略）を形成する。
次に、図１８（ｄ）に示すように、支持基板１０１上の全面に亘って絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、ゲート電極１０５の側面上に絶縁性サイドウォールスペーサ１０６を形成する。その後、ゲート電極１０５及びサイドウォール１０６をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、ソース・ドレイン領域１１７を形成する。
以上の工程により、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介して形成されたゲート電極１０５を有するフィン型ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor ）を得ることができる。
ところで、近年、フィン形状の半導体領域の上面及び側面に対してコンフォーマルにドーピングを行うためにプラズマドーピングを用いることが注目されている。コンフォーマルにドーピングを行うために用いられるプラズマドーピング法としては、例えばパルスＤＣプラズマ技術が提案されている（非特許文献１）。これは、プラズマを断続的に発生させる方法であり、エッチングが生じ難いというメリットがあるものの、フィン形状の半導体領域へのドーピングに用いた場合には、当該半導体領域において側面の抵抗率が上面の抵抗率と比べて大きくなってしまうという問題点がある。
尚、プラズマドーピング法としては、非特許文献１のパルスＤＣプラズマ技術の他、代表的なものとして特許文献２に開示された方法がある。特許文献２には、誘導結合プラズマ（ＩＣＰ）方式を用いた技術が提案されている。これは、パルスＤＣプラズマ方式と比べて比較的長い時間領域（ドーピング時間）を用いることによって、例えば直径３００ｍｍのウェハ等の大きな基板の面内に均一にドーピングを行うことに優れた方法である。
また、特許文献３には、トレンチ側面にコンフォーマルにドーピングを行うためのプラズマドーピング方法が開示されている。但し、これは、トレンチ側面のみにドーピングを行うことに関する技術であり、フィン形状の半導体領域の上面及び側面に対してドーピングを行うことを目的とするものではない。すなわち、特許文献３に開示されているような側面のみにドーピングを行う方法においては上面をマスクしてドーピングを行うため、後述するような本発明の効果、上面及び側面に対するコンフォーマルなドーピングの実現や、フィン形状の半導体領域の上部コーナーの削れの防止等の効果を奏することはない。
特開２００６−１９６８２１号公報 国際公開第２００６／０６４７７２号公報 特開平１−２９５４１６号公報 D.Lenoble 他、Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions、2006 Symposium on VLSI Technology Digest of Technical Papers、p.212
しかしながら、前述の特許文献１又は非特許文献１等に開示されている従来の半導体装置の製造方法によると、所望のトランジスタ特性が得られないという問題点がある。
前記に鑑み、本発明は、所望の特性が得られるフィン型半導体領域を有する半導体装置（例えば、ドレイン電流の実質的な減少が生じない装置）を実現することを目的とする。
前記の目的を達成するために、本願発明者らは、従来のフィン型ＦＥＴの製造方法によって所望のトランジスタ特性が得られない理由を検討した結果、次のような知見を得るに至った。
図１９（ａ）は、特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した断面図であり、図１９（ｂ）は、非特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した断面図である。尚、図１９（ａ）及び（ｂ）は、図１７（ａ）におけるＢ−Ｂ線の断面構成と対応している。また、図１９（ａ）及び（ｂ）において、図１７（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図１９（ａ）に示すように、特許文献１に開示された方法においては、フィン型半導体領域１０３ａ〜１０３ｄの上面のみならず側面にも不純物を導入するために、イオン注入によってイオン１０８ａ及び１０８ｂをそれぞれ、鉛直方向に対して互いに異なる側に傾いた注入角度でフィン型半導体領域１０３ａ〜１０３ｄに注入することによって、エクステンション領域１０７を形成する。この場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、イオン１０８ａ及びイオン１０８ｂの両方が注入されてなる第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部には、イオン１０８ａ又はイオン１０８ｂのいずれか一方のみが注入されてなる第２の不純物領域１０７ｂが形成される。すなわち、イオン１０８ａのドーズ量とイオン１０８ｂのドーズ量とが同じである場合、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量の２倍の大きさになってしまう。
また、図１９（ｂ）に示すように、非特許文献１に開示された方法においては、プラズマドーピング法を用いてフィン型半導体領域１０３ａ〜１０３ｄにエクステンション領域１０７を形成する。プラズマドーピング法を用いて不純物注入を行った場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、注入イオン１０９ａと、吸着種（ガス分子やラジカル等の中性種）１０９ｂと、スパッタリングによってフィン型半導体領域１０３ａ〜１０３ｄを離脱する不純物１０９ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部の注入ドーズ量については、注入イオン１０９ａやスパッタリングによる離脱不純物１０９ｃの影響は小さく、主として吸着種１０９ｂによって決まる注入ドーズ量を持つ第２の不純物領域１０７ｂが形成される。その結果、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量と比べて例えば２５％程度以上高くなるので、第１の不純物領域１０７ａのシート抵抗は、第２の不純物領域１０７ｂのシート抵抗と比べて例えば２５％程度以上低くなる。
また、フィン型半導体領域に不純物領域を形成するために特許文献２に開示されたプラズマドーピング法を適用した場合、次のような問題がある。図２０（ａ）に示すように、特許文献２に開示されたプラズマドーピング法（プラズマ生成ガスはＢ2 Ｈ6 ／Ｈｅ）を平坦な半導体領域１５１に適用した場合、半導体領域１５１を構成するシリコンの削れ量は１ｎｍ／ｍｉｎ以下である。しかしながら、図２０（ｂ）に示すように、特許文献２に開示されたプラズマドーピング法を用いてフィン型半導体領域に不純物領域を形成した場合、平坦な半導体領域１５１上のフィン型半導体領域１５２の上部コーナーの削れ量は１０ｎｍ／ｍｉｎよりも大きくなってしまう。図２１は、このような問題が生じたフィン型半導体領域上にゲート絶縁膜を介してゲート電極を形成した様子を表す斜視図である。図２１に示すように、上部に不純物領域１６１ａ及び側部に不純物領域１６１ｂを有するフィン型半導体領域１６１を跨ぐようにゲート絶縁膜１６２を介してゲート電極１６３が形成されている。ここで、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜１６２の内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、フィン型半導体領域１６１のソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。すなわち、フィン型半導体領域１６１の上部コーナーの削れ量Ｇは当該上部コーナーからｂ''又はｃ''までの距離であり、当該上部コーナーの曲率半径をｒとすると、Ｇ＝（√２ー１）・ｒである（ドーピング前の上部コーナーの曲率半径ｒ’が０の場合）。フィン型半導体領域１６１の上部コーナーの削れ量Ｇが大きくなると、ゲート絶縁膜１６２の内壁コーナーｂ又はｃと例えばエクステンション領域となる不純物領域１６１ａ又は１６１ｂとの間に意図しない隙間が生じてしまう。
以上に説明したように、従来のフィン型ＦＥＴのエクステンション領域の形成方法によると（図１７、図１８参照）、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第１の不純物領域１０７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第２の不純物領域１０７ｂの注入ドーズ量と比べて高くなる。また、第２の不純物領域１０７ｂの接合深さは、第１の不純物領域１０７ａの接合深さと比べて浅くなる。これにより、第１の不純物領域１０７ａのシート抵抗、比抵抗又は拡がり抵抗は、第２の不純物領域１０７ｂのシート抵抗、比抵抗又は拡がり抵抗と比べて低くなる。尚、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、拡がり抵抗測定において広く知られている関係式ρｗ＝ＣＦ×ｋ×ρ／２πｒに表されているように、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。前記関係式において、ＣＦは拡がり抵抗ρｗの体積効果を考慮した補正項（補正無しの場合にはＣＦ＝１）であり、ｋは探針と試料との間のショットキー障壁における極性依存性を考慮した補正項（例えば試料がｐ型シリコンの場合にはｋ＝１、試料がｎ型シリコンの場合にはｋ＝１〜３）であり、ｒは探針先端の曲率半径である。
このようなエクステンション構造を有するフィン型ＦＥＴを動作させた場合、エクステンション領域１０７を流れる電流は、第２の不純物領域１０７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第１の不純物領域１０７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
また、従来のフィン型ＦＥＴでは（図１７、図１８参照）、ソース・ドレイン領域もエクステンション領域と同様なイオン注入法やプラズマドーピング法を用いて形成される。そのため、ソース・ドレイン領域１１７においても、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第３の不純物領域１１７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第４の不純物領域１１７ｂの注入ドーズ量と比べて高くなる。また、第４の不純物領域１１７ｂの接合深さは、第３の不純物領域１１７ａの接合深さと比べて浅くなる。このようなソース・ドレイン構造を有するフィン型ＦＥＴを動作させた場合、ソース・ドレイン領域１１７を流れる電流は、第４の不純物領域１１７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第２の不純物領域１１７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
また、従来のフィン型ＦＥＴのエクステンション領域の形成方法によると（図２１参照）、フィン型半導体領域１６１を跨ぐゲート絶縁膜１６２の内壁とフィン型半導体領域１６１のエクステンション領域との間に意図しない隙間が生じてしまう。このようなエクステンション構造を有するフィン型ＦＥＴを動作させた場合、エクステンション領域を流れる電流が、フィン型半導体領域１６１の上部コーナーでは流れ難くなるため、所望のトランジスタ特性が得られないという問題が生じる。
前述の知見に基づき、本願発明者らは、プラズマドーピング時の圧力を０．６Ｐａ以下、より好ましくは０．５Ｐａ以下に設定することによって、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて８０％以上の注入ドーズ量を有する不純物領域を備えた半導体装置を実現する方法を発明するに至った。特に、フィン型ＦＥＴでは、エクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域の側部に形成される不純物領域の幅が占める割合が７０％以上に達する場合もあるので、フィン型半導体領域の側部に形成される不純物領域の注入ドーズ量を、フィン型半導体領域の上部に形成される不純物領域の注入ドーズ量と比べて可能な限り同等に、或いは同等以上にすることが重要になってきている。言い換えれば、フィン型半導体領域の側部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗を、フィン型半導体領域の上部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗の１．２５倍以下に設定することが重要になってきている。
尚、プラズマドーピング時の圧力の下限については、スループットや装置限界等の支障がない範囲において低く設定することができるが、例えば現行のＩＣＰ方式のプラズマ装置の性能等を考慮した場合には当該下限は０．１Ｐａ程度であり、将来的に予定されているプラズマ装置の性能を考慮した場合には当該下限は０．０１Ｐａ程度である。
すなわち、本発明に係る第１の半導体装置は、基板上に形成され、且つ上面及び側面を有する第１の半導体領域と、前記第１の半導体領域の上部に形成された第１導電型の第１の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第２の不純物領域と、前記第１の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成されたゲート絶縁膜とを備え、前記ゲート絶縁膜の外側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒ’は、前記ゲート絶縁膜の下側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下である。
本発明の第１の半導体装置において、上面及び側面を有する第１の半導体領域つまりフィン型半導体領域の側部に形成された第２の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第１の不純物領域の注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第２の不純物領域のシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域のシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
また、「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、第２の不純物領域の注入ドーズ量が第１の不純物領域の注入ドーズ量と比べてある程度小さくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第２の不純物領域の注入ドーズ量を第１の不純物領域の注入ドーズ量と比べて８０％以上にする必要性が増す。
また、第１の半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間を完全にゼロにするためには、プラズマドーピングを用いた第１の半導体領域に対するエッチング量を完全にゼロにしなければならない。そのためには、イオン密度が極端に小さい条件を用いなければならないので、プラズマドーピング処理に要する時間が極端に長くなり、生産性が極端に低下する。従って、第１の半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間がゼロよりも大きく且つ１０ナノメートル程度以下であれば、言い換えると、ゲート絶縁膜の外側に位置する部分の第１の半導体領域における上部コーナーの曲率半径ｒ’が、ゲート絶縁膜の下側に位置する部分の第１の半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下であれば、トランジスタ特性の劣化を少なく抑制しつつ、プラズマドーピング処理の生産性を確保することもできる。
本発明の第１の半導体装置において、前記第２の不純物領域の接合深さは、前記第１の不純物領域の接合深さと比べて同等以上であってもよい。
本発明の第１の半導体装置において、前記第１の半導体領域はフィン形状を有していてもよい。
本発明の第１の半導体装置において、前記第１の半導体領域は、前記基板上に形成された絶縁層上に形成されていてもよい。
本発明の第１の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第１の不純物領域及び前記第２の不純物領域は、前記第１の半導体領域における前記所定の部分以外の他の部分に形成されていると、フィン型ＦＥＴを構成することができる。この場合、前記ゲート絶縁膜は、前記第１の半導体領域の前記所定の部分における上面上にも形成されていてもよい。また、前記第１の不純物領域及び前記第２の不純物領域はＰ型のエクステンション領域であってもよい。さらに、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサと、前記第１の半導体領域の上部に形成された第１導電型の第３の不純物領域と、前記第１の半導体領域の側部に形成された第１導電型の第４の不純物領域とをさらに備え、前記第４の不純物領域のシート抵抗（シート抵抗に代えて比抵抗又は拡がり抵抗であっても良い）は前記第３の不純物領域のシート抵抗（シート抵抗に代えて比抵抗又は拡がり抵抗であっても良い）の１．２５倍以下であり、前記第３の不純物領域及び前記第４の不純物領域は、前記第１の半導体領域の前記他の部分のうちの前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。ここで、前記第３の不純物領域及び前記第４の不純物領域はＰ型のソース・ドレイン領域であってもよい。
本発明の第１の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第１の不純物領域及び前記第２の不純物領域は、前記第１の半導体領域における前記所定の部分以外の他の部分に形成されている場合、前記ゲート電極の側面上に形成された絶縁性サイドウォールスペーサをさらに備え、前記第１の不純物領域及び前記第２の不純物領域は、前記第１の半導体領域の前記他の部分のうち前記絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。ここで、前記第１の不純物領域及び前記第２の不純物領域はＰ型のソース・ドレイン領域であってもよい。
本発明の第１の半導体装置において、前記ゲート絶縁膜上に形成されたゲート電極をさらに備え、前記第１の不純物領域及び前記第２の不純物領域は、前記第１の半導体領域における前記所定の部分以外の他の部分に形成されている場合、前記第１の半導体領域の側面の高さが、前記第１の半導体領域の上面におけるゲート幅方向の幅と比べて大きいと、本発明による効果が顕著に得られる。
本発明に係る第２の半導体装置は、基板上に形成され、且つ上面及び側面をそれぞれ有する複数の半導体領域と、前記複数の半導体領域のそれぞれの上部に形成された第１導電型の第１の不純物領域と、前記複数の半導体領域のそれぞれの側部に形成された第１導電型の第２の不純物領域と、前記複数の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された複数のゲート絶縁膜とを備え、前記複数のゲート絶縁膜の外側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径ｒ’は、前記複数のゲート絶縁膜の下側に位置する部分の前記複数の半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下である。
本発明の第２の半導体装置において、上面及び側面を有する複数の半導体領域つまりフィン型半導体領域の側部に形成された第２の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第１の不純物領域の注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第２の不純物領域のシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域のシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
本発明の第２の半導体装置において、前記複数の半導体領域のそれぞれの上にゲート絶縁膜を介して形成されたゲート電極をさらに備え、前記ゲート電極はゲート幅方向に前記複数の半導体領域を跨いでいると、フィン型ＦＥＴを構成することができる。このとき、前記第１の不純物領域及び前記第２の不純物領域はＰ型のエクステンション領域であってもよいし、又はＰ型のソース・ドレイン領域であってもよい。
本発明の第２の半導体装置において、前記複数の半導体領域のそれぞれにおけるゲート長方向の両端部を接続する第３の半導体領域をさらに備えていてもよい。
本発明に係る半導体装置の製造方法は、前述の本発明の第１又は第２の半導体装置を製造するための方法であって、基板上に、上面及び側面を有する第１の半導体領域を形成する工程（ａ）と、前記第１の半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第１の半導体領域の上部に第１の不純物領域を形成すると共に、前記第１の半導体領域の側部に第２の不純物領域を形成する工程（ｂ）とを備え、前記工程（ｂ）において、プラズマドーピング時の圧力を０．６Ｐａ以下に設定する。
すなわち、本発明の半導体装置の製造方法は、プラズマドーピング法を用いた場合におけるフィン形状の半導体領域に対するエッチング量及び注入ドーズ量の制御に特徴を有しており、プラズマドーピング時における圧力を調整することによってエッチング量を抑制することが可能となると共に、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。
具体的には、プラズマドーピングにおいて、原料ガスをプラズマ中に供給すると、ラジカル、イオン又は原料ガスの構成分子若しくは当該分子が分解してなる分子若しくは原子がプラズマ中に存在することになるが、本発明は、
（１）プラズマ中のイオンは基本的に基板主面に対して垂直に入射すること
（２）プラズマ中のガス分子やラジカル等の中性種は基板主面に対してランダムな方向から入射すること
（３）半導体中に導入された不純物はイオンとして導入されても中性種として導入されても熱処理によって活性化されて電気伝導に寄与すること
に着目し、これらのイオン、ガス分子及びラジカル等が有する本来的な性質（１）〜（３）に加えて、本願発明者らが実験で新規に発見した、フィン形状の半導体領域にプラズマドーピングを施した場合に特有の性質
（４）フィン形状の半導体領域の角部分（上部コーナー）をエッチングする要因は、基本的にプラズマ中のイオンであって、イオン密度を低下させることによって角部分のエッチング量が抑制されること
をフィン型ＦＥＴ等の３次元デバイスに適用する方法であって、「プラズマドーピング時の圧力を０．６Ｐａ以下に設定すること」を主要な特徴とする。これにより、プラズマドーピング時の圧力を十分に低下させることによってイオン密度が極めて低い水準にまで低下するので、フィン形状の半導体領域の角部分のエッチング量が抑制される。また、同時に、基板主面に対して垂直に入射する不純物の量を少なくして、相対的に基板主面に対してランダムな方向から入射する不純物の量を増加させることができる。さらに、イオン密度が低下したことに起因する注入ドーズ量の低下に対しては、原料ガス中における不純物を含むガスの割合を希釈ガスに対して増加させることによって注入ドーズ量の低下を補って所望の注入ドーズ量を達成することができる。このため、半導体領域側部に、半導体領域上部と比べて８０％以上の注入ドーズ量を有する不純物領域を備えた半導体装置を得ることができる。従って、例えばフィン型ＦＥＴにおけるエクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域側部に形成される不純物領域の幅が占める割合が大きくなってきても、所望のトランジスタ特性を得ることができる。
本発明の半導体装置の製造方法において、前記工程（ｂ）において、プラズマドーピング時の圧力を０．１Ｐａ以上で且つ０．５Ｐａ以下に設定すると、プラズマドーピングのスループットを低下させることなく、フィン形状の半導体領域の角部分のエッチング量を確実に抑制することができる。
本発明の半導体装置の製造方法において、前記工程（ａ）と前記工程（ｂ）との間に、前記第１の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うようにゲート絶縁膜を形成する工程をさらに備え、前記工程（ｂ）の後、前記ゲート絶縁膜の外側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒ’は、前記ゲート絶縁膜の下側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下であってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）において、プラズマドーピング時のイオン電流密度を０．５ｍＡ／ｃｍ2 以下に設定してもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）の後、第２の不純物領域の注入ドーズ量が、フィン型半導体領域の上部に形成された第１の不純物領域の注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、前記工程（ｂ）の後、第２の不純物領域のシート抵抗（比抵抗又は拡がり抵抗であっても良い）が第１の不純物領域のシート抵抗（比抵抗又は拡がり抵抗であっても良い）の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
本発明の半導体装置の製造方法において、前記工程（ａ）よりも前に、前記基板上に絶縁層を形成する工程をさらに備え、前記工程（ａ）において、前記絶縁層上に前記第１の半導体領域を形成してもよい。
本発明の半導体装置の製造方法において、前記第１の半導体領域の側面は、前記第１の半導体領域の上面に対して垂直な面であってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子と水素原子とからなる分子Ｂm Ｈn （ｍ、ｎは自然数）を含んでいてもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであってもよい。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、Ｂ2 Ｈ6 とＨｅとの混合ガスであってもよい。この場合、前記混合ガスにおけるＢ2 Ｈ6 の質量濃度が０．０１％以上で且つ１％以下であるとシリコン中にボロンを導入し易くなるのでより望ましい。Ｂ2 Ｈ6 ガス濃度が０．０１％以下であると十分な量のボロンが導入されにくくなり、１％以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、ＢＦ3 を含んでいてもよい。Ｆはシリコンと化合し易い元素ではあるが、同様にＨもシリコンと化合し易い。Ｂ2 Ｈ6 とＢＦ3 とは、Ｂが１個に対してシリコンと化合し易いＦ又はＨが３個存在する。このように、Ｂに対するＦ又はＨの割合が１：３と同じであるので、ＢＦ3 を用いた場合にもＢ2 Ｈ6 を用いた場合と同様の効果が期待できる。
本発明の半導体装置の製造方法において、前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、前記不純物を含むガスは、Ａｓ又はＰを含んでいてもよい。Ａｓ及びＰはシリコンと化合し難いので、同様にシリコンと化合し難いＢを含むＢ2 Ｈ6 のようなガスを用いた場合と同様に、Ａｓ又はＰを含んだガスを用いることにより、フィン形状の半導体領域の角部分のエッチング量を特に抑制できるという効果が得られる。Ａｓ又はＰを含んだガスとしては、具体的にはＡｓＨ 3 又はＰＨ3 を含んだガスを用いることができる。
また、本発明に係る他の半導体装置の製造方法は、半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、前記半導体領域に不純物領域を形成する工程を備えた半導体装置の製造方法において、前記不純物領域を形成する工程において、プラズマドーピング時の圧力を０．６Ｐａ以下に設定する。
本発明に係る他の半導体装置の製造方法によると、プラズマドーピング時における圧力を調整することによってエッチング量を抑制することが可能となると共に、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。
本発明によると、フィン型半導体領域の側部に、フィン型半導体領域の上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、フィン型半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができるので、フィン型ＦＥＴ等の３次元デバイスにおける特性劣化を防止することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の構造について図面を参照しながら説明する。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の構造を示す図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の断面図である。
本実施形態のフィン型ＦＥＴは、図１（ａ）〜（ｄ）に示すように、例えばシリコンからなる支持基板１１と、支持基板１１上に形成された例えば酸化シリコンからなる絶縁層１２と、絶縁層１２上に形成されたフィン型半導体領域１３ａ〜１３ｄと、フィン型半導体領域１３ａ〜１３ｄ上に例えばシリコン酸窒化膜からなるゲート絶縁膜１４ａ〜１４ｄを介して形成されたゲート電極１５と、ゲート電極１５の側面上に形成された絶縁性サイドウォールスペーサ１６と、フィン型半導体領域１３ａ〜１３ｄにおけるゲート電極１５を挟む両側方領域に形成されたエクステンション領域１７と、フィン型半導体領域１３ａ〜１３ｄにおけるゲート電極１５及び絶縁性サイドウォールスペーサ１６を挟む両側方領域に形成されたソース・ドレイン領域２７とを有している。各フィン型半導体領域１３ａ〜１３ｄは、ゲート幅方向の幅ａが例えば３０ｎｍ程度であり、ゲート長方向の幅ｂが例えば２００ｎｍ程度であり、高さ（厚さ）ｃが例えば５０ｎｍ程度であり、絶縁層１２上においてゲート幅方向にピッチｄ（例えば６０ｎｍ程度）で並ぶように配置されている。尚、フィン型半導体領域１３ａ〜１３ｄの上面と側面とは互いに垂直であってもよいし、垂直でなくてもよい。ゲート電極１５は、ゲート幅方向にフィン型半導体領域１３ａ〜１３ｄを跨ぐように形成されている。エクステンション領域１７は、フィン型半導体領域１３ａ〜１３ｄのそれぞれの上部に形成された第１の不純物領域１７ａと、フィン型半導体領域１３ａ〜１３ｄのそれぞれの側部に形成された第２の不純物領域１７ｂとから構成されている。また、ソース・ドレイン領域２７は、フィン型半導体領域１３ａ〜１３ｄのそれぞれの上部に形成された第３の不純物領域２７ａと、フィン型半導体領域１３ａ〜１３ｄのそれぞれの側部に形成された第４の不純物領域２７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
本実施形態の特徴は、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量と比べて８０％以上に設定されていることである。これにより、エクステンション領域１７を構成する第２の不純物領域１７ｂのシート抵抗を、第１の不純物領域１７ａのシート抵抗の１．２５倍以下に設定することができるので、エクステンション領域１７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第２の不純物領域１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型半導体領域側部に形成された第４の不純物領域２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３の不純物領域２７ａの注入ドーズ量と比べて８０％以上に設定されていることである。これにより、ソース・ドレイン領域２７を構成する第４の不純物領域２７ｂのシート抵抗を、第３の不純物領域２７ａのシート抵抗の１．２５倍以下に設定することができるので、ソース・ドレイン領域２７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第４の不純物領域２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
以上の説明においては、第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）のシート抵抗を第１の不純物領域１７ａ（第３の不純物領域２７ａ）のシート抵抗の１．２５倍以下に設定したが、第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）の比抵抗又は拡がり抵抗を第１の不純物領域１７ａ（第３の不純物領域２７ａ）の比抵抗又は拡がり抵抗の１．２５倍以下に設定しても、同様の効果が得られる。ここで、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。以下の説明においては、主として「シート抵抗」を用いて説明を行うが、抵抗の大小関係については「シート抵抗」を「比抵抗」又は「拡がり抵抗」と読み替えてもよい。
尚、本実施形態において、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。同様に、フィン型半導体領域側部に形成された第４の不純物領域２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３の不純物領域２７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
また、本実施形態において、「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、第２の不純物領域１７ｂの注入ドーズ量が第１の不純物領域１７ａの注入ドーズ量と比べてある程度小さくても、つまり、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてがある程度大きくても、トランジスタ特性（例えばドレイン電流）の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第２の不純物領域１７ｂの注入ドーズ量を第１の不純物領域１７ａの注入ドーズ量と比べて同等以上にする必要性、つまり、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗を第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。同様に、アスペクト比が小さければ、第４の不純物領域２７ｂの注入ドーズ量が第３の不純物領域２７ａの注入ドーズ量と比べてある程度小さくても、つまり、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第４の不純物領域２７ｂの注入ドーズ量を第３の不純物領域２７ａの注入ドーズ量と比べて同等以上にする必要性、つまり第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗を第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
尚、前述のトランジスタ特性、具体的には、ドレイン電流特性は、フィン型半導体領域の３表面（上面及び両側面）のドーズ量に依存するが、本実施形態によれば、上面に位置する第１の不純物領域１７ａ（第３の不純物領域２７ａ）の幅が、側面に位置する第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）の幅と比べて小さくなった場合にも、第２の不純物領域１７ｂ（第４の不純物領域２７ｂ）の注入ドーズ量が比較的大きいので、ドレイン電流を大きく保つことができる。
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図２（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。尚、図２（ａ）〜（ｄ）は、図１（ａ）におけるＣ−Ｃ線の断面構成と対応している。また、図２（ａ）〜（ｄ）において、図１（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。さらに、以下の説明における厚さや幅等の数値が一例であって、本発明がこれらの値によって限定されるものではないことは言うまでもない。
まず、図２（ａ）に示すように、例えばシリコンからなる厚さ８００μｍの支持基板１１上に例えば酸化シリコンからなる厚さ１５０ｎｍの絶縁層１２が設けられ、且つ絶縁層１２上に例えばシリコンからなる厚さ５０ｎｍの半導体層を備えたＳＯＩ基板を準備する。その後、当該半導体層をパターニングして、活性領域となるｎ型のフィン型半導体領域１３ｂを形成する。ここで、フィン型半導体領域１３ｂは、ゲート幅方向の幅ａが例えば３０ｎｍ程度であり、ゲート長方向の幅ｂが例えば２００ｎｍ程度であり、高さ（厚さ）ｃが例えば５０ｎｍ程度であり、隣接する他のフィン型半導体領域とピッチｄ（例えば６０ｎｍ程度）で並ぶように配置される。
次に、図２（ｂ）に示すように、フィン型半導体領域１３ｂの表面に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜１４を形成した後、支持基板１１上の全面に亘って例えば厚さ６０ｎｍのポリシリコン膜１５Ａを形成する。
次に、図２（ｃ）に示すように、ポリシリコン膜１５Ａ及びゲート絶縁膜１４を順次エッチングして、フィン型半導体領域１３ｂ上にゲート絶縁膜１４ｂを介して例えばゲート長方向の幅が６０ｎｍのゲート電極１５を形成する。その後、ゲート電極１５をマスクとして、フィン型半導体領域１３ｂに対して、プラズマドーピング時の圧力を０．６Ｐａ以下に設定したプラズマドーピング条件でｐ型不純物をドーピングする。これにより、フィン型半導体領域１３ｂの上部に形成されたｐ型の第１の不純物領域１７ａとフィン型半導体領域１３ｂの側部に形成されたｐ型の第２の不純物領域１７ｂとからなるｐ型のエクステンション領域１７を形成する。このとき、第２の不純物領域１７ｂは、第１の不純物領域１７ａと比べて注入ドーズ量が８０％以上になるように形成される。これにより、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第２の不純物領域１７ｂを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧（Ｖｐｐ）が２５０Ｖであり、基板温度が３０℃であり、プラズマドーピング時間が６０秒である。その後、ゲート電極１５をマスクとして、半導体領域１３ｂに不純物をイオン注入して、ｎ型ポケット領域（図示省略）を形成する。
次に、支持基板１１上の全面に亘って例えば厚さ６０ｎｍの絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、図２（ｄ）に示すように、ゲート電極１５の側面上に絶縁性サイドウォールスペーサ１６を形成する。その後、ゲート電極１５及び絶縁性サイドウォールスペーサ１６をマスクとして、フィン型半導体領域１３ｂに対して、プラズマドーピング時の圧力を０．６Ｐａ以下に設定したプラズマドーピング条件でｐ型不純物を例えば６０秒間ドーピングする。これにより、フィン型半導体領域１３ｂの上部に形成されたｐ型の第３の不純物領域２７ａとフィン型半導体領域１３ｂの側部に形成されたｐ型の第４の不純物領域２７ｂとからなるｐ型のソース・ドレイン領域２７を形成する。このとき、第４の不純物領域２７ｂは、第３の不純物領域２７ａと比べて注入ドーズ量が８０％以上になるように形成される。これにより、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第４の不純物領域２７ｂを形成することができる。
本実施形態の特徴は、フィン型ＦＥＴのエクステンション領域１７をプラズマドーピング法を用いて形成するに際して、プラズマドーピング時の圧力を０．６Ｐａ以下に設定したプラズマドーピング条件を用いることである。これにより、フィン型半導体領域１３ｂの側部に形成された第２の不純物領域１７ｂがフィン型半導体領域１３ｂの上部に形成された第１の不純物領域１７ａと比べて８０％以上の注入ドーズ量を有するエクステンション領域１７を備えたフィン型ＭＩＳＦＥＴを得ることができる。従って、第２の不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗を第１の不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、エクステンション領域１７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第２の不純物領域１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。同様に、フィン型ＦＥＴのソース・ドレイン領域２７をプラズマドーピング法を用いて形成するに際しても、プラズマドーピング時の圧力を０．６Ｐａ以下に設定したプラズマドーピング条件を用いることである。これにより、フィン型半導体領域１３ｂの側部に形成された第４の不純物領域２７ｂがフィン型半導体領域１３ｂの上部に形成された第３の不純物領域２７ａと比べて８０％以上の注入ドーズ量を有するソース・ドレイン領域２７を備えたフィン型ＭＩＳＦＥＴを得ることができる。従って、第４の不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗を第３の不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、ソース・ドレイン領域２７のゲート幅方向の幅においてフィン型半導体領域側部に形成された第４の不純物領域２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
尚、本実施形態において、ｎ型のフィン型半導体領域１３ｂにｐ型不純物をプラズマドーピングしてｐ型のエクステンション領域１７及びソース・ドレイン領域２７つまりｐ型のＭＩＳＦＥＴを形成したが、これに代えて、ｐ型のフィン型半導体領域にｎ型不純物をドーピングしてｎ型のエクステンション領域及びソース・ドレイン領域つまりｎ型のＭＩＳＦＥＴを形成してもよい。
また、本実施形態において、図２（ｃ）又は図２（ｄ）に示すプラズマドーピングによる注入ドーズ量を大きくするために、ガス濃度、ソースパワー又はバイアスパワー等の他のパラメータを制御しても良いことは言うまでもない。
また、本実施形態において、第２の不純物領域１７ｂのシート抵抗を低減するためには、第２の不純物領域１７ｂの接合深さを第１の不純物領域１７ａの接合深さと比べて同等以上の深さに設定することが好ましい。このような構成は、例えば、フィン型半導体領域側部に形成された第２の不純物領域１７ｂの注入ドーズ量がフィン型半導体領域上部に形成された第１の不純物領域１７ａの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。
また、本実施形態において、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いたが、原料ガスは、フィン型半導体領域に注入される不純物を含むガスであれば、特に限定されるものではない。例えば、Ｂ2 Ｈ6 に代えて、ボロン原子を含む他の分子（例えばＢＦ3 ）、若しくはボロン原子と水素原子とからなる他の分子を用いてもよいし、又はＡｓＨ 3 若しくはＰＨ3 等を用いてもよい。また、不純物を含むガスをＨｅ等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いる場合、原料ガス中のＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、シリコン中にボロンを導入し易くなるのでより望ましい。具体的には、Ｂ2 Ｈ6 ガス濃度が０．０１％以下であると十分な量のボロンが導入されにくくなり、１％以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。
［本発明のメカニズム］
以下、本発明のメカニズムについて、図３を参照しながら説明する。
まず、図３に示すように、フィン型半導体領域１３ａ〜１３ｄに対して、ｐ型不純物をプラズマドーピング法を用いて注入する。これにより、フィン型半導体領域１３ａ〜１３ｄの上部には、注入イオン１８ａと、吸着種（ガス分子やラジカル等の中性種）１８ｂと、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域１７ａが形成される。また、フィン型半導体領域１３ａ〜１３ｄの側部には、主として吸着種（ガス分子やラジカル等の中性種）１８ｂによって決まる注入ドーズ量を持つ第２の不純物領域１７ｂが形成される。このとき、フィン型半導体領域１３ａ〜１３ｄの側面に対して斜めに入射するイオンも存在するため、注入イオン１８ａやスパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃも存在するが、吸着種１８ｂと比べるとその影響は非常に小さく、吸着種１８ｂによるドーピングが支配的になる。すなわち、フィン型半導体領域１３ａ〜１３ｄの上部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ〜１３ｄの上部からスパッタリングによって離脱する不純物１８ｃの数と比べて、フィン型半導体領域１３ａ〜１３ｄの側部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ〜１３ｄの側部からスパッタリングによって離脱する不純物１８ｃの数は圧倒的に少ない。
以上に説明したように、フィン型半導体領域１３ａ〜１３ｄの上部及び側部におけるドーピングの違いは、フィン型半導体領域１３ａ〜１３ｄの上部においては、注入イオン１８ａの影響と、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃの影響とが大きいのに対して、フィン型半導体領域１３ａ〜１３ｄの側部においてはこれらの影響が極めて小さいことに起因する。ここで、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃの量も、注入イオン１８ａの量や注入エネルギーによって影響される。すなわち、フィン型半導体領域１３ａ〜１３ｄの上部及び側部におけるドーピングの根本的な違いは、フィン型半導体領域１３ａ〜１３ｄの上面に照射される注入イオン１８ａの量と、フィン型半導体領域１３ａ〜１３ｄの側面に照射される注入イオン１８ａの量とが圧倒的に違うこと、つまりフィン型半導体領域１３ａ〜１３ｄの上面に照射される注入イオン１８ａの量はフィン型半導体領域１３ａ〜１３ｄの側面と比べて圧倒的に多いことに起因する。
従って、フィン型半導体領域１３ａ〜１３ｄの上面に照射される注入イオン１８ａの量を極めて少なくすることによって、前述のフィン型半導体領域１３ａ〜１３ｄの上部及び側部におけるドーピングの根本的な違いをほとんど解消することができる。すなわち、フィン型半導体領域１３ａ〜１３ｄの上面に照射される注入イオン１８ａの量を極めて少なくすると、フィン型半導体領域１３ａ〜１３ｄの上部に注入される注入イオン１８ａの量が極めて少なくなると同時に、当該上部から離脱する不純物１８ｃの量も極めて少なくなる。それにより、フィン型半導体領域１３ａ〜１３ｄの上部においては、注入ドーズ量に対する注入イオン１８ａの影響が注入ドーズ量に対する吸着種１８ｂの影響と比べて相対的に小さくなるので、吸着種１８ｂによるドーピングが注入ドーズ量に影響を与える主要因になる。一方、フィン型半導体領域１３ａ〜１３ｄの側部においては、もともと、吸着種１８ｂによるドーピングが支配的である。この結果、フィン型半導体領域１３ａ〜１３ｄの上部においても側部おいても、その注入ドーズ量が吸着種１８ｂによるドーピングの量によってほぼ決定される状況となる。吸着種１８ｂによるドーピングの量は、電界の影響を受けないランダムな運動方向を有する中性種（ガス分子やラジカル等）の吸着によって決まる量であるから、フィン型半導体領域１３ａ〜１３ｄの上部においても側部においても同程度となる。これにより、第１の不純物領域１７ａの注入ドーズ量と第２の不純物領域１７ｂの注入ドーズ量とを等しくすることができる。
尚、ソース・ドレイン領域２７の形成においても、エクステンション領域１７の形成と同様のメカニズムによって、第３の不純物領域（半導体領域上部）２７ａの注入ドーズ量と第４の不純物領域（半導体領域側部）２７ｂの注入ドーズ量とを等しくすることができる。
以下、フィン上部（第１の不純物領域１７ａ）の注入ドーズ量とフィン側部（第２の不純物領域１７ｂ）の注入ドーズ量とを等しくする方法を、具体的な実施例を用いて説明する。
（第１実施例）
第１実施例においては、プラズマドーピング時の圧力を０．６Ｐａ以下にしてプラズマドーピングを行うことによって、フィン形状の半導体領域の上部コーナー（フィン角部）の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。
［フィン角部の削れ量の抑制］
まず、第１実施例におけるフィン角部の削れ量の抑制について図４（ａ）及び（ｂ）を参照しながら説明する。
図４（ａ）は、プラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。ここで、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部（図中破線領域）の曲率半径は８．７ｎｍである。尚、フィン角部がプラズマドーピング前においても完全な直角形状ではなく、曲率を持つ形状となっている理由は、プラズマドーピングの前工程であるドライエッチングや洗浄の工程で僅かながらフィン角部が削れているからである。
図４（ｂ）はプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は２００秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。尚、第１実施例では、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を０．３５ＰａとＩＣＰ方式としては極めて小さく設定している。以上の条件によるプラズマドーピングを実施した後におけるフィン角部（図中破線領域）の曲率半径は１０．６ｎｍである。すなわち、第１実施例では、プラズマドーピング前後におけるフィン角部の曲率半径の差は１．９ｎｍであり、これが２００秒間のプラズマドーピング時間において変化した量であることから、１分間当たりの削れ量（曲率半径の増加量）は０．６ｎｍと非常に小さいことが分かる。
［コンフォーマルドーピング性］
次に、第１実施例における第１の不純物領域（フィン上部の不純物領域）及び第２の不純物領域（フィン側部の不純物領域）のシート抵抗について、図面を参照しながら説明する。プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．８質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。また、フィン上面に照射される注入イオンの量を極めて少なくして、第１の不純物領域（フィン上部）の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第２の不純物領域（フィン側部）の注入ドーズ量に第１の不純物領域（フィン上部）の注入ドーズ量が近づくように、チャンバー内圧力を０．３５ＰａとＩＣＰ方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の［フィン角部の削れ量の抑制］の場合と同程度であって極めて小さい。図５（ａ）及び（ｂ）はプラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示した図及びその拡大図であり、図５（ｃ）及び（ｄ）は図５（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。図５（ａ）〜（ｄ）に示すフィン型半導体領域において、フィンの高さ及び幅は１２８ｎｍ及び３４２ｎｍであり、フィン同士の間の距離は７４３ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は１０８５ｎｍである。
図６（ａ）は、プラズマドーピングによってフィン型半導体領域（正確にはフィンを有する半導体領域５１）を構成するシリコン中にボロンを注入した後、さらに１０５０℃のｓｐｉｋｅＲＴＡ（rapid thermal annealing ）による熱処理を施してボロンをシリコン中で電気的に活性化することによって低抵抗領域５２を形成した様子を示している。図６（ａ）に示すように、第１の不純物領域（フィン上部）だけではなく第２の不純物領域（フィン側部）にも低抵抗領域５２が形成されている。
図６（ｂ）は、図６（ａ）のＡ−Ａ線上におけるＳＳＲＭ（2D Scanning Spreading Resistance Microscopy ）を用いて測定した拡がり抵抗の変化を示したものである。尚、図６（ｂ）において横軸のゼロ点はフィン上面を意味する。図６（ｂ）に示すように、第１の不純物領域（フィン上部）の拡がり抵抗は２．９×１０4 Ωである。また、横軸の深さが大きくなるに従って（つまりフィンの内部に入るに従って）、第１の不純物領域（フィン上部の低抵抗領域５２）からの距離が大きくなる。フィン上面から約０．３μｍ以上離れた領域は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もほとんどない領域であって、この領域では基板の拡がり抵抗（約１．５×１０6 Ω）が観察される。
次に、図６（ｃ）は、図６（ａ）のＢ−Ｂ線上における拡がり抵抗の変化を示したものである。尚、図６（ｃ）は、図６（ａ）に示すフィンが３本並んでいる部分をＳＳＲＭ観察した結果を示しており、図６（ｃ）において横軸のゼロ点は左端のフィンの左側面からからＢ−Ｂ線左方向に所定の距離だけ離れた位置を意味する。また、図６（ｃ）において太破線で囲んだ領域が図６（ａ）に示すフィンを含む半導体領域の拡がり抵抗を表している。この太破線で囲んだ領域に着目すると、横軸の深さが小さい領域（例えば横軸の深さが１．０μｍ付近の領域）では、ＳＳＲＭ測定のためにフィン同士の間に設けられた絶縁体（図６（ａ）において図示省略）の拡がり抵抗が観察されており、その値は極めて高い。また、横軸の深さが１．３５μｍ付近の領域は、図６（ａ）に示すフィンの左側部に位置する第２の不純物領域に相当し、この部分の拡がり抵抗は３．０×１０4 Ωである。また、横軸の深さが１．５μｍ付近の領域は、図６（ａ）に示すフィンの中央部、つまり、第１の不純物領域（フィン上部）と２つの第２の不純物領域（フィン両側部）とに囲まれた部分に相当し、この部分は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もそれほど多くない領域なので、当該部分の拡がり抵抗としては基板の拡がり抵抗に近い値が観察されている。また、横軸の深さが１．７μｍ付近の領域は、図６（ａ）に示すフィンの右側部に位置する第２の不純物領域に相当し、この部分の拡がり抵抗は３．５×１０4 Ωである。さらに、横軸の深さが１．７μｍよりも大きい領域（例えば横軸の深さが２．０μｍ付近の領域）では、再度、ＳＳＲＭ測定のためにフィン同士の間に設けられた絶縁体（図６（ａ）において図示省略）の拡がり抵抗が観察されており、その値は極めて高い。以上に説明したように、図６（ｃ）に表された３本のフィンのそれぞれの両側部に位置する６箇所の第２の不純物領域の拡がり抵抗を読み取ると、左から順番に２．１×１０4 Ω、３．０×１０4 Ω、３．０×１０4 Ω、３．５×１０4 Ω、３．０×１０4 Ω、２．９×１０4 Ωであり、６箇所の第２の不純物領域の拡がり抵抗の平均値は２．９×１０4 Ωである。これは、図６（ｂ）に示した第１の不純物領域（フィン上部）の拡がり抵抗に等しい。
ところで、第１の不純物領域（フィン上部）のシート抵抗と第２の不純物領域（フィン側部）のシート抵抗とを比較するためには、両者の拡がり抵抗の他に両者の接合深さを特定する必要がある。第１の不純物領域（フィン上部）の接合深さについては、別途ベアシリコン基板を用いて図６（ａ）に示すフィン型半導体領域と同じ条件で作成した試料に対してＳＩＭＳ（secondary ion mass spectrometry ）測定を行うことによって評価することができる。図６（ｄ）は、第１の不純物領域（フィン上部）のＳＩＭＳ測定結果を示している。図６（ｄ）に示すように、ボロン濃度が５×１０18ｃｍ-3になる深さを接合深さと規定した場合、第１の不純物領域（フィン上部）の接合深さは２８．５ｎｍであることが分かる。さらに、第１の不純物領域（フィン上部）のシート抵抗については、別途ベアシリコン基板を用いて図６（ａ）に示すフィン型半導体領域と同じ条件で作成した試料に対して四探針法による測定を行うことによって評価することができる。この四探針法による測定結果から、第１の不純物領域（フィン上部）のシート抵抗が７５０Ω／□であることが分かった。一方、第２の不純物領域（半導体領域側部）の接合深さについては、ＳＳＲＭ観察結果を用いて、第２の不純物領域（フィン側部）の色調が第１の不純物領域（フィン上部）の深さ２８．５ｎｍにおける色調と同じになるときの第２の不純物領域（フィン側部）の深さとして求めることができる。この場合、ＳＳＲＭ写真のドットの大きさ分だけの測定誤差が生じるものの、第２の不純物領域（フィン側部）の接合深さを２８．５ｎｍ±１０％という精度で特定することができる。
ここで、対象物のシート抵抗をＲｓ、抵抗率をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、抵抗率ρと拡がり抵抗ρｗとは原理的には１対１の関係にあり、前述の測定の場合にもほぼ１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。実験より、第１の不純物領域（フィン上部）の拡がり抵抗ρｗは２．９×１０4 Ωであり、厚さ（接合深さ）ｔは２８．５ｎｍである。これに対して、第２の不純物領域（フィン側部）の拡がり抵抗ρｗは２．９×１０4 Ωであり、厚さ（接合深さ）ｔは２８．５ｎｍ±１０％である。以上のことから、第１の不純物領域（フィン上部）のシート抵抗と第２の不純物領域（フィン側部）のシート抵抗とが１：１．１から１：０．９までの範囲にあることが分かる。すなわち、第１実施例では、第１の不純物領域（フィン上部）のシート抵抗と第２の不純物領域（フィン側部）のシート抵抗とをわずか±１０％の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。
図７は、アスペクト比が０．３７、ピッチが１０８５ｎｍのフィンを有する半導体領域５１にプラズマドーピングによって不純物を注入した後、熱処理を施して不純物を活性化することによって低抵抗領域５２を形成した様子を示している。
また、図８は、アスペクト比が１．７２、ピッチが１９６ｎｍのフィンを有する半導体領域５１にプラズマドーピングによって不純物を注入した後、熱処理を施して不純物を活性化することによって低抵抗領域５２を形成した様子を示している。
図７及び図８のいずれのプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。
［プラズマドーピング時の圧力の閾値のパラメータ依存性］
前述のように、第１実施例では、プラズマドーピング時の圧力を０．６Ｐａ以下にしてプラズマドーピングを行うことによってフィン角部の削れ量を抑制することができることを、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒である場合を例として説明した。また、第１実施例では、プラズマドーピング時の圧力を０．６Ｐａ以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．８質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である場合を例として説明した。但し、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得るためのプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。
まず、第１実施例では、半導体中で電気的に活性になる元素としてボロンを用いたが、これに代えて、例えばリン又は砒素を用いた場合について説明する。これは、原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 に代えて、例えば、Ｈｅで希釈したＰＨ3 又はＡｓＨ3 を用いた場合に相当する。ボロンの原子量は１０．８であり、リンの原子量は４０．０であり、砒素の原子量は７４．９であるから、リンはボロンと比べて約４倍重い元素であり、砒素はボロンと比べて約７倍も重い元素である。しかし、プラズマドーピングの場合には、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を、水素やヘリウムのような希ガスによって５質量％以下に希釈して用いる。特に、本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途においては、ボロン、リン又は砒素等をドーズ量が５×１０14ｃｍ-2から５×１０15ｃｍ-2までの範囲で注入することが望まれている。一方、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を２質量％以上で希釈して用いた場合には、ボロン、リン又は砒素等のドーズ量が５×１０15ｃｍ-2以上になってしまうという不具合が発生し易いので、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を２質量％程度以下の高い希釈度で用いることが望ましい。この場合、プラズマ中のイオン源のうち９８質量％以上が希釈ガス由来のイオンによって占められる。ところで、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンである。すなわち、ドーピング元素をボロンからリン又は砒素に変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するリンイオン又は砒素イオンの割合は、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合と比べて大きくは変わらない。従って、ドーピング元素をボロンからリン又は砒素に変えた場合でも、プラズマドーピング時の圧力の閾値を大きく変更する必要はない。但し、リン又は砒素がボロンよりも重い元素であることを考慮して、プラズマドーピング時の圧力の閾値を０．６Ｐａよりも低く例えば０．５Ｐａ程度に設定することが好ましい。
また、第１実施例では、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％又は０．８質量％である場合を例として説明したが、次に、Ｂ2 Ｈ6 濃度を変えた場合について説明する。この場合も、Ｂ2 Ｈ6 を水素やヘリウムのような希ガスによって５質量％以下に希釈して用いるため、Ｂ2 Ｈ6 濃度の変化がプラズマドーピング時の圧力の閾値に及ぼす影響はほとんどない。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途においては、前述のように、Ｂ2 Ｈ6 を２質量％程度以下の高い希釈度で用いることが望ましいので、原料ガス中でのＢ2 Ｈ6 濃度がフィン角部の削れ量に及ぼす影響は小さい。その理由は、前述のように、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンであるから、希釈ガス中でのボロンの占める割合（濃度）を５質量％以下の範囲（望ましくは２質量％以下の範囲）で変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合は大きくは変わらないからであると考えられる。以上に述べたように、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が２質量％以下の範囲である場合には、Ｂ2 Ｈ6 濃度の変化がフィン角部の削れ量に及ぼす影響は無視でき、プラズマドーピング時の圧力の閾値は０．６Ｐａのままであった。すなわち、プラズマドーピングによってフィン角部がエッチングされる原因は、希釈ガス由来のイオン（第１実施例ではヘリウムイオン）であり、プラズマドーピング時の圧力の閾値はＢ2 Ｈ6 濃度つまりボロン濃度には依存しない。ボロンに代えて、例えばリン又は砒素等を用いた場合も同様である。
また、第１実施例では、バイアス電圧Ｖｐｐが１３０Ｖ及び２５０Ｖである場合を例として説明したが、次に、バイアス電圧Ｖｐｐを変えた場合について説明する。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Ｖｐｐは１０００Ｖ以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ５ｎｍ以上１５ｎｍ以下の領域にボロン、リン又は砒素等を注入することが要望される。第１実施例で２５０Ｖのバイアス電圧Ｖｐｐを用いた場合には、注入深さ（ボロン濃度が１×１０18ｃｍ-3になる深さで定義する）は９ｎｍである。この注入深さをエクステンション領域に要望される最大値の１５ｎｍにするためにバイアス電圧Ｖｐｐを５００Ｖ程度まで高くした場合でも、プラズマドーピング時の圧力の閾値は０．６Ｐａ程度であってほとんど変化しなかった。但し、バイアス電圧Ｖｐｐを装置の最大出力である１０００Ｖ程度まで高くした場合には、プラズマドーピング時の圧力の閾値を０．６Ｐａよりも低く例えば０．５Ｐａ程度に設定することが好ましい。
さらに、第１実施例では、プラズマドーピング時間が６０秒及び２００秒である場合を例として説明したが、次に、プラズマドーピング時間を変えた場合について説明する。プラズマドーピング時間を短くすると、プラズマドーピング時の圧力の閾値は０．６Ｐａよりも高くなり、逆に、プラズマドーピング時間を長くすると、プラズマドーピング時の圧力の閾値は０．６Ｐａよりも低くなるという傾向がある。すなわち、０．６Ｐａよりも高い圧力領域でプラズマドーピングを実施したい場合には、プラズマドーピング時間を６０秒よりも短くすることが考えられるが、以下の理由により、これはプラズマドーピング時間を極めて短時間にした場合を除いて有効な方法ではない。０．６Ｐａよりも高い圧力領域を用いて６０秒未満でプラズマドーピングを実施した場合、図９に示すように、時間に対するフィン角部の削れ量は比例関係で変化せず、プラズマドーピングの初期段階での削れ量が多くなる。ここで、図９は、０．９Ｐａの圧力でプラズマドーピングを６０秒間実施した場合におけるフィン角部の削れ量の時間変化を示している。尚、図９において、フィン角部の削れ量を、ドーピング前のフィン角部（上部コーナー）の曲率半径に対するドーピング後のフィン角部（上部コーナー）の曲率半径の比で表している。当該比が大きいほど、削れ量は大きい。具体的には、図９に示すように、２８秒以上ではプラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前の２倍以上となり、削れ量が大きくなってしまう。従って、２８秒以上の長い時間領域を用いるプラズマドーピングでは、フィン角部の削れ量を抑制するために、圧力を０．６Ｐａ以下に設定することが望ましい。一方、プラズマドーピング時間が２８秒未満の場合には、圧力が０．６Ｐａ以上であってもフィン角部の削れ量を少なくしつつプラズマドーピングを行うことが可能であるものの、このような短い時間領域を用いたプラズマドーピングでは、ドーズ量の基板面内均一性を確保することが難しいという大きな問題がある。逆に、プラズマドーピング時間を２００秒よりも長くした場合には、生産性が低下するという問題が生じる。以上のように、３０秒から２００秒までの時間領域を用いたプラズマドーピングでは、生産性が低下することなく、ドーズ量の基板面内均一性を確保できるという効果があるが、従来用いられてきた圧力範囲によればフィン角部の削れ量が大きくなるという問題があった。これに対して、本発明ではプラズマドーピング時の圧力を０．６Ｐａ以下に設定することによって、エッチングの原因と考えられる希釈ガス起因のイオン（第１実施例ではヘリウムイオン）の量を少なくすることが可能となり、これによりフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。
（第２実施例）
第２実施例においては、プラズマドーピング時の圧力を０．６Ｐａ以上１０Ｐａ以下とし、且つ、イオン電流密度Ｉｉ（ｍＡ／ｃｍ2 ）とプラズマドーピング時の圧力Ｐ（Ｐａ）との関係がＩｉ≦０．５２Ｌｎ（Ｐ）＋０．３６となる条件でプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Ｌｎは自然対数を表す。
第２実施例においては、フィン角部の削れ量を検査するためのフィン型半導体領域（プラズマドーピングを行う前）として、図４（ａ）に示す第１実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部（図中破線領域）の曲率半径は８．７ｎｍである。
まず、プラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientific Systems社製ラングミュアプローブ（製品名スマートプローブ）である。また、測定用プローブを基板表面から２５ｍｍ上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、３００ｍｍ基板の中心部から半径２０ｍｍの範囲内の２１箇所（具体的には基板中心部から測定用プローブの取り付け側に２０ｍｍの地点までの間における１ｍｍ間隔の２１点）を設定し、この２１点の測定値の平均を測定データとした。
次に、プラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが１３５Ｗ（バイアス電圧Ｖｐｐは２９０Ｖ）であり、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、ガスの総流量が３００ｃｃ／ｍｉｎ（標準状態）であり、バイアス印加時間が６０秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が５×１０18ｃｍ-3となる深さで定義して約９ｎｍである。
図１０（ａ）及び（ｂ）は、以上の測定データから得られた各種特性を表している。具体的には、図１０（ａ）は、プラズマドーピング時の圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満及び２倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となるイオン電流密度の範囲は、Ｉｉ≦０．５２Ｌｎ（Ｐ）＋０．３６（関係式１：図中のｙ＝０．５２０２Ｌｎ（ｘ）＋０．３６００）である。尚、図中のＲ2 ＝０．９８５８は、測定データと近似曲線（関係式１）との相関係数を示しており、Ｒ2 の数値が１に近いことから、関係式１とそれに対応する測定データとの相関関係が極めて強いことが分かる。一方、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍以上となるイオン電流密度の範囲は、Ｉｉ≧０．５１Ｌｎ（Ｐ）＋０．８０（関係式２：図中のｙ＝０．５０６３Ｌｎ（ｘ）＋０．７９７２）である。尚、図中のＲ2 ＝０．９５１５は、測定データと近似曲線（関係式２）との相関係数を示しており、Ｒ2 の数値が１に近いことから、関係式２とそれに対応する測定データとの相関関係が極めて強いことが分かる。また、図中において従来のＰＤ（プレーナ用）と記載したプロットは、図９で説明した０．９Ｐａの圧力でプラズマドーピングを実施した場合におけるイオン電流密度を示している。ここで、図９に示しているように、０．９Ｐａの圧力及びこのイオン電流密度で６０秒間のプラズマドーピングを実施した場合には、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の２倍以上になっている。
尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の２倍になるイオン電流密度と圧力との関係は、関係式１が示す領域と関係式２が示す領域との間に存在するが、これを特定することは多大な労力を要するので、第２の実施例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となる関係式１、及び、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍以上となる関係式２のみを特定している。また、図１０（ｂ）は、プラズマドーピング時の圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、関係式１及び関係式２の等式が成り立つときの圧力と電子温度との関係を示している。図１０（ａ）及び（ｂ）に示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的には、イオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。
尚、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の２倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第１の不純物領域（フィン上部）と第２の不純物領域（フィン側部）との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜と不純物領域との隙間が大きくなることが原因である（図２１参照）。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であれば、ゲート絶縁膜と不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜と不純物領域との隙間の大きさに相当するわけではなく、プラズマドーピングによって意図せずに生じるゲート絶縁膜と不純物領域との隙間の大きさは、フィン角部の削れ量よりも小さくなる。その理由は、実際のフィン角部の曲率半径については、ゲート絶縁膜（例えば図１２のゲート絶縁膜６２参照）からの距離が遠くなるに従ってフィン角部がプラズマドーピング時に削られ易くなる結果、その曲率半径が大きくなる一方、ゲート絶縁膜（同上）に近づくに従ってフィン角部が削られ難くなる結果、その曲率半径が小さくなるからである。すなわち、フィン角部の曲率半径は、ゲート絶縁膜からの距離に応じて変化し、その距離が小さくなるに従って、フィン角部の曲率半径は小さくなる傾向にあり、その結果、ゲート絶縁膜と不純物領域との隙間の大きさが、フィン角部の削れ量よりも小さくなる場合が生じる。
逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍以上であれば、前述のフィン角部の曲率半径がゲート絶縁膜からの距離に応じて変化することを考慮したとしても、ゲート絶縁膜と不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。
図１１は、第２実施例においてプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、チャンバー内圧力が０．９Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が１０００Ｗであり、バイアス電圧Ｖｐｐが２９０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。尚、第２実施例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、チャンバー内圧力を０．９Ｐａと小さく設定していると共に、ソースパワーを１０００Ｗと小さく設定することにより、イオン電流密度を０．０９ｍＡ／ｃｍ2 とＩＣＰ方式としては非常に小さく設定している。以上の条件によるプラズマドーピングを実施した後におけるフィン角部（図１１）の曲率半径は１５．２ｎｍである。すなわち、第２実施例では、プラズマドーピング前後におけるフィン角部の曲率半径の差は６．５ｎｍであり、１分間当たりの削れ量（曲率半径の増加量）は６．５ｎｍである。また、第２実施例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であるので、フィン角部の削れ量は許容できる程度に小さいことが分かる。
尚、図１０（ａ）に示すように、プラズマドーピング時のイオン電流密度が０．５ｍＡ／ｃｍ2 以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第１実施例で述べたように、プラズマドーピング時の圧力を０．６Ｐａ以下に設定することが望ましいことは言うまでもない。
［第１実施例及び第２実施例で得られる半導体デバイスの構造］
図１２は、第１実施例及び第２実施例で得られる半導体デバイスの構造の一例を模式的に示す斜視図であり、具体的には、プラズマドーピング前においてほぼ直角の上部コーナーを持つフィン型半導体領域の上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。図１２に示すように、上部に不純物領域６１ａ及び側部に不純物領域６１ｂを有するフィン型半導体領域６１を跨ぐようにゲート絶縁膜６２を介してゲート電極６３が形成されている。ここで、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜６２の内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、フィン型半導体領域６１のソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。また、フィンの高さは例えば１０〜５００ｎｍであり、フィンの幅は例えば１０〜５００ｎｍであり、フィン同士の間の距離は２０〜５００ｎｍである。このような微細なフィンを有する半導体デバイスに本発明を適用した場合、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴、及び、第１の不純物領域６１ａ（フィン上部）のシート抵抗で規格化した第２の不純物領域６１ｂ（フィン側部）のシート抵抗が１．２５以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。尚、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、又はコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇとは、鞍馬形状のゲート絶縁膜６２の内壁のうちソース側のコーナーａ、ｂ、ｃ、ｄ及びこれらに対応するドレイン側のコーナーａ’、ｂ’、ｃ’、ｄ’（図示省略）とすると、四角形ａ−ａ’−ｂ’−ｂを含む平面、四角形ｂ−ｂ’−ｃ’−ｃを含む平面又は四角形ｃ−ｃ’−ｄ’−ｄを含む平面と、第１の不純物領域６１ａとの間の距離の最大値を意味し、これはプラズマドーピングによって削られたフィン形状の半導体領域の上部コーナーの量を反映した量である。また、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴は、通常、ゲート絶縁膜６２の外側に位置する部分の半導体領域６１における上部コーナーの曲率半径（つまりプラズマドーピング後の曲率半径）ｒ’が、ゲート絶縁膜６２の下側に位置する部分の半導体領域６１における上部コーナーの曲率半径（つまりプラズマドーピング前の曲率半径）ｒよりも大きく且つ２ｒ以下であるという特徴と等価である。
図１３は、第１実施例及び第２実施例で得られる半導体デバイスの構造の他例を模式的に示す斜視図であり、具体的には、ゲート絶縁膜を形成する前にフィン角部が予めある程度の曲率半径を持つように半導体領域を形成しておき、その上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。尚、図１３において、図１２に示す構造と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。ところで、フィン角部が直角に近い場合には、当該フィン角部を通過してソースからドレインに電流が流れ難いことが指摘されている。これは、プラズマドーピングによるフィン角部の削れの有無や大小に関わらず、ゲート絶縁膜６２と第１の不純物領域６１ａ（フィン上部）との接続部分に直角に近い角部が存在しているかどうかに関係して発生する問題である。そこで、この問題を解決するために、ゲート絶縁膜を形成する前に予めフィン角部に３ｎｍ程度から３０ｎｍ程度までの曲率半径を持たせておくことが好ましい。このようにすると、ゲート絶縁膜６２と第１の不純物領域６１ａ（フィン上部）との接続部分に直角に近い角部が存在することはなく、ソースからドレインに流れる電流がゲート絶縁膜６２の下で流れ難くなることはなくなる。このようなフィンを有する半導体デバイスに本発明を適用した場合にも、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴、及び、第１の不純物領域６１ａ（フィン上部）のシート抵抗で規格化した第２の不純物領域６１ｂ（フィン側部）のシート抵抗が１．２５以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。
［第１実施例及び第２実施例で用いるプラズマ装置］
第１実施例及び第２実施例ではＩＣＰ方式のプラズマ装置を用いている。その理由は、ＩＣＰ方式のプラズマが本来的に有する「イオンの入射角度が大きいプラズマ」という性質を用いることができ、それによって本発明の効果を得易くなるからである。それに加えて、ＩＣＰ方式では、プラズマ密度と注入深さとを独立に制御できるため、電子温度をＥＣＲ（electron cyclotron resonance）プラズマ方式ほど高くすることなく、直径が例えば３００ｍｍのような大口径基板に対してもプラズマを均一に生成し易くなる。従って、注入深さを自由に選択しながら、ゲート絶縁膜の破壊を抑制しつつ、大口径基板の面内の複数のフィンに対して均一にプラズマドーピング処理を実施しやすくなる。すなわち、ＩＣＰ方式のプラズマ装置を用いることが望ましい。
以下、その他のプラズマ方式を用いて本発明を実施した場合の課題を説明する。
まず、ＲＩＥ（reactive ion etching）プラズマ方式について説明する。ＲＩＥプラズマ方式においてはカソード電極に高周波電圧を印加する。これにより、プラズマの生成を開始すると共にプラズマ密度の調整を行い、同時にバイアス電圧の調整も行う。ＲＩＥプラズマ方式を用いた場合には、高い圧力でしかプラズマの生成が開始しないので、高い圧力でプラズマの生成を開始させてから、本発明のプロセスで用いるような低い圧力まで低下させるためには、圧力の調整に長い時間を要し、その結果、生産性が低下してしまうという問題が生じる。さらに、ＲＩＥプラズマ方式では、カソード電極に高周波電圧を印加することのみによってプラズマ生成を行うため、プラズマ密度と注入深さとが同時に変化してしまい、それぞれを独立して制御できないので、プロセスの制御性が悪いという問題がある。これに対して、前述のＩＣＰ方式では、アノード電極に印加する高周波電圧を制御することによってプラズマ密度を制御すると共にカソード電極に印加する高周波電圧を制御することによって注入深さを制御するため、プラズマ密度と注入深さとを独立して制御できる。また、前述のＩＣＰ方式では、プラズマ生成の開始時にアノード電極に印加する高周波電圧を高く設定しておくことによって、ドーピングプロセスで用いる圧力と比較して大幅に高い圧力を用いることなくプラズマ生成を開始することが可能である。
次に、ＥＣＲプラズマ方式について説明する。ＥＣＲプラズマ方式においては励起周波数が９００ＭＨｚ以上である。すなわち、ＥＣＲプラズマ方式では、励起周波数が極めて高いので、電子温度が高く、それが原因でゲート絶縁膜の絶縁破壊が起き易いという問題がある。これに対して、ＩＣＰ方式では励起周波数が例えば１３．５６ＭＨｚのようにＥＣＲプラズマ方式と比べて１桁以上小さく、ゲート絶縁膜の絶縁破壊が比較的起き難い。すなわち、ＥＣＲプラズマ方式と比較してＩＣＰ方式が望ましい。
次に、パルスＤＣプラズマ方式について説明する。パルスＤＣプラズマ方式においては、カソード電極にパルスＤＣの高周波電圧を印加する。この方式では、基本的にイオンの入射角がゼロ度に近い（つまりフィン上面に対して直角に近い）ので、フィン側部のシート抵抗がフィン上部のシート抵抗と比べて高くなってしまうという問題がある。これに対して、ＩＣＰ方式では、カソード電極に周波数が５００ＭＨｚ、６００ＭＨｚ又は１３．５６ＭＨｚの交流の高周波電圧を印加する。これにより、イオンの入射角が大きくなるので、フィン側部のシート抵抗がフィン上部のシート抵抗と同等になり易い。すなわち、パルスＤＣプラズマ方式と比較してＩＣＰ方式が望ましい。
次に、ヘリコンプラズマ方式について説明する。ヘリコンプラズマ方式には、プラズマに少なくとも１０ガウス以上の磁界を印加するという特徴、及び、プラズマ源と基板との距離が長いという特徴がある。この方式では、プラズマ源と基板との距離が長いので、直径３００ｍｍのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ難いという問題がある。これに対して、ＩＣＰ方式では、プラズマに磁界を印加する必要はなく、プラズマ源と基板との距離が短いため、直径３００ｍｍのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ易い。すなわち、ヘリコンプラズマ方式と比較してＩＣＰ方式が望ましい。
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態（第１実施例及び第２実施例を含む）の第１変形例に係る半導体装置の構造について図面を参照しながら説明する。
図１４は、本変形例に係る半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の平面図である。尚、図１４において、図１（ａ）〜（ｄ）に示す第１の実施形態の構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
図１４に示すように、本変形例が図１（ａ）〜（ｄ）に示す第１の実施形態と異なっている点は、フィン型半導体領域１３ａ〜１３ｄのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域１３ｅ及び１３ｆによって接続されていることである。
本変形例によると、第１の実施形態と同様の効果が得られると共に、フィン型半導体領域１３ａ〜１３ｆによって１つのフィン型ＦＥＴを構成することができる。
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態（第１実施例及び第２実施例を含む）の第２変形例に係る半導体装置の構造について図面を参照しながら説明する。
本変形例の半導体装置、具体的には、フィン型ＦＥＴを有する半導体装置の構造を示す平面図は、第１の実施形態の平面図である図１（ａ）と同じである。また、図１５（ａ）〜（ｃ）は本変形例の半導体装置の断面構造を示す図であり、図１５（ａ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１５（ｂ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１５（ｃ）は図１（ａ）におけるＣ−Ｃ線の断面図である。
図１５（ａ）〜（ｃ）に示すように、本変形例が図１（ａ）〜（ｄ）に示す第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、フィン型半導体領域１３ａ〜１３ｄの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜１４ａ〜１４ｄが形成されていた。それに対して、本変形例においては、ゲート絶縁膜１４ａ〜１４ｄはフィン型半導体領域１３ａ〜１３ｄの側面上のみに形成されており、フィン型半導体領域１３ａ〜１３ｄの上面上には例えばシリコン酸化膜からなる厚さ２０ｎｍの絶縁膜２４ａ〜２４ｄが形成されている。
すなわち、本変形例においては、フィン型半導体領域１３ａ〜１３ｄの側部のみをチャネル領域として使用する。このような構成であっても、アスペクト比（「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」）が大きければ第１の実施形態と同様の効果が得られる。
（第１比較例）
第１比較例においては、プラズマドーピング時の圧力を０．６Ｐａ以上１０Ｐａ以下とし、且つ、イオン電流密度Ｉｉ（ｍＡ／ｃｍ2 ）とプラズマドーピング時の圧力Ｐ（Ｐａ）との関係がＩｉ≧０．５１Ｌｎ（Ｐ）＋０．８０（図１０（ａ）参照）となる条件でプラズマドーピングを行う。尚、Ｌｎは自然対数を表す。
第１比較例においては、フィン角部の削れ量を検査するためのフィン型半導体領域（プラズマドーピングを行う前）として、図４（ａ）に示す第１実施例と同様の試料を用いた。すなわち、プラズマドーピング前のフィンの寸法及び形状等は第２実施例と同じであり、プラズマドーピング前のフィン角部の曲率半径は８．７ｎｍである。また、電子温度及びイオン電流密度等の測定方法及び評価方法は第２実施例と同じである。
まず、プラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが１３５Ｗ（バイアス電圧Ｖｐｐは２９０Ｖ）であり、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、ガスの総流量が３００ｃｃ／ｍｉｎ（標準状態）であり、バイアス印加時間が６０秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が５×１０18ｃｍ-3となる深さで定義して約９ｎｍである。
このような条件でプラズマドーピングを行った後のフィンの角部は大きく削れていた。具体的には、フィン角部の削れ量は、１分間のプラズマドーピング処理当たりに換算して８．７ｎｍ／分以上であった。このため、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の２倍以上となっており、フィン角部の削れ量は許容範囲を超えていることが分かる。
図１６は、第１比較例においてプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域７１）の断面形状の典型例を模式的に示している。プラズマドーピング条件は、バイアスパワーが１３５Ｗ（バイアス電圧Ｖｐｐは２９０Ｖ）であり、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、ガスの総流量が３００ｃｃ／ｍｉｎ（標準状態）であり、バイアス印加時間が２００秒間であり、圧力が０．９Ｐａであり、イオン電流密度が０．９ｍＡ／ｃｍ2 である。以上の条件によるプラズマドーピングを実施した後におけるフィン角部（図中破線領域）の曲率半径は４６．６ｎｍにも達した。プラズマドーピング前のフィン角部の曲率半径が８．７ｎｍであるので、１分間のプラズマドーピング処理当たりに換算したフィン角部の削れ量は１１．４ｎｍ／分であった。これは、１分間のプラズマドーピング処理によって、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径に対して２倍以上に達してしまうような大きな削れ量である。すなわち、第１比較例においては、ゲート絶縁膜と不純物領域との隙間が大きくなってしまうので、ゲート絶縁膜の下部を通過してソースからドレインに電流が流れる際に、第１の不純物領域（フィン上部）と第２の不純物領域（フィン側部）との境界付近を電流が流れ難くなり、その結果、本発明の効果は得られない。
（第２比較例）
第２比較例においては、プラズマドーピング時の圧力を１０Ｐａ以上としてプラズマドーピングを行う。この場合、ソースパワーを低く設定することによりイオン電流密度を極めて小さく設定したとしても、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径に対して２倍以下になるように、フィン角部の削れ量を抑制することはできなかった。また、装置に負荷をかけることにより、イオン電流密度を無理に小さくしようとすると、プラズマが維持できなくなりプラズマドーピングの実施自体が困難になった。従って、第２比較例においても本発明の効果は得られない。
本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン形状の半導体領域を有する３次元構造の半導体装置において所望の特性を得る上で有用である。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の構造を示す図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の断面図である。 図２（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図３は、本発明のプラズマドーピングによるドーピング方法を説明するための断面図である。 図４（ａ）は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図であり、図４（ｂ）は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング後のフィン型半導体領域の断面形状を模式的に示す図である。 図５（ａ）及び（ｂ）は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図及びその拡大図であり、図５（ｃ）及び（ｄ）は図５（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。 図６（ａ）は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図であり、図６（ｂ）は図６（ａ）のＡ−Ａ線上における拡がり抵抗の変化を示す図であり、図６（ｃ）は、図６（ａ）のＢ−Ｂ線上における拡がり抵抗の変化を示す図であり、図６（ｄ）は、本発明の第１の実施形態の第１実施例において形成された第１の不純物領域（フィン上部）のＳＩＭＳ測定結果を示す図である。 図７は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。 図８は、本発明の第１の実施形態の第１実施例におけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。 図９は、本発明の第１の実施形態の第１実施例におけるフィン角部の削れ量の時間変化を示す図である。 図１０（ａ）は本発明の第１の実施形態の第２実施例における圧力とイオン電流密度との関係を示す図であり、図１０（ｂ）は本発明の第１の実施形態の第２実施例における圧力と電子温度との関係を示す図である。 図１１は、本発明の第１の実施形態の第２実施例におけるプラズマドーピング後のフィン型半導体領域の断面形状を模式的に示す図である。 図１２は本発明の第１の実施形態に係る半導体装置の構造の一例を模式的に示す斜視図である。 図１３は本発明の第１の実施形態に係る半導体装置の構造の他例を模式的に示す斜視図である。 図１４は本発明の第１の実施形態の第１変形例に係る半導体装置の平面図である。 図１５（ａ）〜（ｃ）は本発明の第１の実施形態の第２変形例に係る半導体装置の断面構造を示す図であり、図１５（ａ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１５（ｂ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１５（ｃ）は図１（ａ）におけるＣ−Ｃ線の断面図である。 図１６は、第１比較例におけるプラズマドーピング後のフィン型半導体領域の断面形状を模式的に示す図である。 図１７（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図１７（ａ）は平面図であり、図１７（ｂ）は図１７（ａ）におけるＡ−Ａ線の断面図であり、図１７（ｃ）は図１７（ａ）におけるＢ−Ｂ線の断面図であり、図１７（ｄ）は図１７（ａ）におけるＣ−Ｃ線の断面図である。 図１８（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す断面図である。 図１９（ａ）は、特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した断面図であり、図１９（ｂ）は、非特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した断面図である。 図２０（ａ）は、特許文献２に開示されたプラズマドーピング法を平坦な半導体領域に適用した場合の削れ量を説明する図であり、図２０（ｂ）は、特許文献２に開示されたプラズマドーピング法をフィン形状の半導体領域に適用した場合の削れ量を説明する図である。 図２１は従来の半導体装置の構造を模式的に示す斜視図である。
符号の説明
１１ 支持基板
１２ 絶縁層
１３ａ〜１３ｆ フィン型半導体領域
１４（１４ａ〜１４ｄ） ゲート絶縁膜
１５ ゲート電極
１５Ａ ポリシリコン膜
１６ 絶縁性サイドウォールスペーサ
１７ エクステンション領域
１７ａ 第１の不純物領域
１７ｂ 第２の不純物領域
１８ａ 注入イオン
１８ｂ 吸着種
１８ｃ 離脱不純物
２４ａ〜２４ｄ 絶縁膜
２７ ソース・ドレイン領域
２７ａ 第３の不純物領域
２７ｂ 第４の不純物領域
５１ フィン型半導体領域
５２ 低抵抗領域
６１ フィン型半導体領域
６１ａ 不純物領域
６１ｂ 不純物領域
６２ ゲート絶縁膜
６３ ゲート電極

Claims (13)

  1. 基板上に、上面及び側面を有する第１の半導体領域を形成する工程（ａ）と、
    前記第１の半導体領域に第１導電型の不純物をプラズマドーピング法によって注入し、それにより、前記第１の半導体領域の上部に第１の不純物領域を形成すると共に、前記第１の半導体領域の側部に第２の不純物領域を形成する工程（ｂ）とを備え、
    前記工程（ｂ）において、プラズマドーピング時の圧力を０．６Ｐａ以下に設定すると共にプラズマドーピング時のイオン電流密度を０．５ｍＡ／ｃｍ 2 以下に設定することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）において、前記第２の不純物領域の注入ドーズ量は前記第１の不純物領域の注入ドーズ量の８０％以上であることを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ａ）と前記工程（ｂ）との間に、前記第１の半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うようにゲート絶縁膜を形成する工程をさらに備え、
    前記工程（ｂ）の後、前記ゲート絶縁膜の外側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒ’は、前記ゲート絶縁膜の下側に位置する部分の前記第１の半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２ｒ以下であることを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）の後、前記第２の不純物領域のシート抵抗は前記第１の不純物領域のシート抵抗の１．２５倍以下であることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ａ）よりも前に、前記基板上に絶縁層を形成する工程をさらに備え、
    前記工程（ａ）において、前記絶縁層上に前記第１の半導体領域を形成することを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記第１の半導体領域の側面は、前記第１の半導体領域の上面に対して垂直な面であることを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ボロン原子と水素原子とからなる分子Ｂm Ｈn （ｍ、ｎは自然数）を含むことを特徴とする半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ボロン原子を含む分子を希ガスで希釈してなるガスであることを特徴とする半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、前記不純物を含む分子をヘリウムで希釈してなるガスであることを特徴とする半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、Ｂ2 Ｈ6 とＨｅとの混合ガスであることを特徴とする半導体装置の製造方法。
  11. 請求項１０に記載の半導体装置の製造方法において、
    前記混合ガスにおけるＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることを特徴とする半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ＢＦ3 を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｂ）は、前記不純物を含むガスからなるプラズマを用いて行われ、
    前記不純物を含むガスは、ＡｓＨ 3 又はＰＨ3 を含むことを特徴とする半導体装置の製造方法。
JP2008551379A 2007-07-27 2008-02-22 半導体装置の製造方法 Active JP4814960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008551379A JP4814960B2 (ja) 2007-07-27 2008-02-22 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007195860 2007-07-27
JP2007195860 2007-07-27
PCT/JP2008/000303 WO2009016778A1 (ja) 2007-07-27 2008-02-22 半導体装置及びその製造方法
JP2008551379A JP4814960B2 (ja) 2007-07-27 2008-02-22 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011092676A Division JP5449247B2 (ja) 2007-07-27 2011-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009016778A1 JPWO2009016778A1 (ja) 2010-10-14
JP4814960B2 true JP4814960B2 (ja) 2011-11-16

Family

ID=40304023

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008551379A Active JP4814960B2 (ja) 2007-07-27 2008-02-22 半導体装置の製造方法
JP2011092676A Active JP5449247B2 (ja) 2007-07-27 2011-04-19 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011092676A Active JP5449247B2 (ja) 2007-07-27 2011-04-19 半導体装置

Country Status (6)

Country Link
EP (1) EP2175492A4 (ja)
JP (2) JP4814960B2 (ja)
KR (1) KR20100048954A (ja)
CN (2) CN101542743B (ja)
TW (1) TWI493707B (ja)
WO (1) WO2009016778A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
US8124507B2 (en) 2009-06-24 2012-02-28 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2011129678A (ja) * 2009-12-17 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
TWI538215B (zh) * 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
KR101894221B1 (ko) 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
CN103325833B (zh) * 2012-03-21 2018-08-07 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件
US9093335B2 (en) 2012-11-29 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Calculating carrier concentrations in semiconductor Fins using probed resistance
KR102175854B1 (ko) * 2013-11-14 2020-11-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
TWI567795B (zh) * 2015-01-08 2017-01-21 上海凱世通半導體有限公司 鰭式場效電晶體的摻雜方法
CN105826381B (zh) * 2015-01-09 2018-11-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
KR102400375B1 (ko) * 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200066157A (ko) * 2018-11-29 2020-06-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조체 및 그 제조 방법
US11271094B2 (en) 2018-11-29 2022-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
CN109506121B (zh) * 2018-12-27 2024-01-23 东风汽车集团股份有限公司 过拉延结构、冲压产品及冲压模具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047696A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置、整合回路
JP2006093715A (ja) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP2006196821A (ja) * 2005-01-17 2006-07-27 Fujitsu Ltd 半導体装置とその製造方法
WO2006098109A1 (ja) * 2005-02-23 2006-09-21 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
WO2006106872A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758695B2 (ja) 1987-05-28 1995-06-21 松下電器産業株式会社 プラズマドーピング方法
EP0606114A1 (en) * 1989-08-11 1994-07-13 Seiko Instruments Inc. Method of producing field effect transistor
US20010046566A1 (en) * 2000-03-23 2001-11-29 Chu Paul K. Apparatus and method for direct current plasma immersion ion implantation
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
JP4384988B2 (ja) * 2002-11-25 2009-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
US6844238B2 (en) * 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control
US20060170053A1 (en) * 2003-05-09 2006-08-03 Yee-Chia Yeo Accumulation mode multiple gate transistor
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
JP4119413B2 (ja) * 2004-09-30 2008-07-16 株式会社東芝 知識情報収集システム、知識検索システム及び知識情報収集方法
TWI277210B (en) * 2004-10-26 2007-03-21 Nanya Technology Corp FinFET transistor process
US20060099830A1 (en) * 2004-11-05 2006-05-11 Varian Semiconductor Equipment Associates, Inc. Plasma implantation using halogenated dopant species to limit deposition of surface layers
KR100672826B1 (ko) * 2004-12-03 2007-01-22 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
WO2006064772A1 (ja) 2004-12-13 2006-06-22 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
KR100792384B1 (ko) * 2005-12-27 2008-01-09 주식회사 하이닉스반도체 5 채널 핀 트랜지스터 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047696A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置、整合回路
JP2006093715A (ja) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd 薄膜トランジスタの製造方法
JP2006196821A (ja) * 2005-01-17 2006-07-27 Fujitsu Ltd 半導体装置とその製造方法
WO2006098109A1 (ja) * 2005-02-23 2006-09-21 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置
WO2006106872A1 (ja) * 2005-03-30 2006-10-12 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法及び装置

Also Published As

Publication number Publication date
JPWO2009016778A1 (ja) 2010-10-14
EP2175492A4 (en) 2017-08-23
EP2175492A1 (en) 2010-04-14
KR20100048954A (ko) 2010-05-11
CN102723366A (zh) 2012-10-10
JP5449247B2 (ja) 2014-03-19
CN101542743A (zh) 2009-09-23
JP2011166164A (ja) 2011-08-25
CN102723366B (zh) 2015-03-04
TW200905882A (en) 2009-02-01
WO2009016778A1 (ja) 2009-02-05
TWI493707B (zh) 2015-07-21
CN101542743B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
JP4814960B2 (ja) 半導体装置の製造方法
US8063437B2 (en) Semiconductor device and method for producing the same
US8004045B2 (en) Semiconductor device and method for producing the same
US10720425B2 (en) Laterally diffused metal oxide semiconductor device integrated with vertical field effect transistor
US9450078B1 (en) Forming punch-through stopper regions in finFET devices
US20180254346A1 (en) Semiconductor device including fin structures and manufacturing method thereof
US8853008B1 (en) Counter-doped low-power FinFET
US8481389B2 (en) Method of removing high-K dielectric layer on sidewalls of gate structure
US20100330782A1 (en) Semiconductor device and method for producing the same
JP2006310458A (ja) 半導体装置の製造方法
JP5457045B2 (ja) 半導体装置及びその製造方法
US9048181B2 (en) Mechanisms for forming ultra shallow junction
JP5329865B2 (ja) 半導体装置及びその製造方法
JP2011129678A (ja) 半導体装置及びその製造方法
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
JP2010192926A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4814960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250