TWI605523B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI605523B
TWI605523B TW104141711A TW104141711A TWI605523B TW I605523 B TWI605523 B TW I605523B TW 104141711 A TW104141711 A TW 104141711A TW 104141711 A TW104141711 A TW 104141711A TW I605523 B TWI605523 B TW I605523B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
semiconductor film
transistor
oxide
Prior art date
Application number
TW104141711A
Other languages
English (en)
Other versions
TW201611129A (zh
Inventor
宮永昭治
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201611129A publication Critical patent/TW201611129A/zh
Application granted granted Critical
Publication of TWI605523B publication Critical patent/TWI605523B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置的製造方法
本發明係關於包含氧化物半導體的半導體裝置製造方法。
薄膜電晶體(TFT)是場效電晶體之一,且包含形成於絕緣表面上厚度約數奈米至數佰奈米的半導體膜作為主動層。薄膜電晶體廣泛應用於例如液晶顯示裝置及發光裝置等平板顯示器、及例如積體電路(IC)等電子裝置。
近年來,發展包含金屬氧化物作為主動層以及矽或鍺之電晶體。金屬氧化物用於不同的應用。舉例而言,氧化銦是習知的金屬氧化物且作為包含於液晶顯示裝置中的透明電極材料。某些金屬氧化物具有半導體特徵,且被稱為氧化物半導體。具有半導體特徵的此類金屬氧化物的實施例包含氧化鎢、氧化錫、氧化銦、氧化鋅、或類似者。使用具有半導體特徵的此金屬氧化物以形成通道形成區之電晶體是習知的。(專利文獻1至4及非專利文獻1)。
關於金屬氧化物,不僅有單一元素的氧化物,也有多 元素氧化物。舉例而言,InGaO3(ZnO)m(m是自然數)具有同系相,其是包含In、Ga、及Zn之多元素氧化物半導體(非專利文獻2至4)。
此外,已確認包含此In-Ga-Zn為基礎的氧化物之氧化物半導體可以應用至電晶體的通道層(專利文獻5、及非專利文獻5和6)。
[參考文獻] [專利文獻]
[專利文獻1]日本公開專利申請號S60-198861
[專利文獻2]日本公開專利申請號H8-264794
[專利文獻3]PCT國際申請號H11-505377之日文譯本
[專利文獻4]日本公開專利申請號2000-150900
[專利文獻5]日本公開專利申請號2004-103957
[非專利文獻]
[非專利文獻1]M. W. Prins, K.O. Grosse-Holz, G. Muller, J.F.M. Cillessen, J.B. Giesbers, R.P. Weening, and R. M. Wolf,”A ferroelectric transparent thin-film transistor”, Appl. Phys. Lett., 17 June 1996, Vol.68 pp.3650-3652
[非專利文獻2]M. Nakamura, N.Kimizuka, and T. Mohri, “The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”, J. Solid State Chem., 1991, Vol.93, pp.298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura, “Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System”, J. Solid State Chem., 1995, Vol. 116, pp.170-178
[非專利文獻4]M. Nakamura, N.Kimizuka, T. Mohri, and M. Isobe, ”Syntheses and crystal structures of new homologous compound, indium iron zinc oxides (InFeO3(ZnO)m(m:natural number) and related compounds”, KOTAI BUTSURI(SOLID STATE PHYSICS), 1993, Vol.28, No.5, pp.317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”, SCIENCE, 2003, Vol. 300, pp. 1269-1272
[非專利文獻6]K.Nomura, H.Ohta, A. Takagi, T. Kamiya, M. Hirano, and H.Hosono, “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”, NATURE, 2004, Vol. 432 pp.488-492
目的在於提供包含具有穩定電特性的電晶體之高度可靠的半導體裝置的製造方法。
在製造包含以氧化物半導體形成的通道形成區的薄膜電晶體的半導體裝置之方法中,以例如微波或高頻等電磁 波來執行照射,以降低氧化物半導體膜中包含例如濕氣等極性分子之雜質,以及增進氧化物半導體膜的純度。此外,執行電磁波照射以降低存在於閘極絕緣層與氧化物半導體膜中例如濕氣等雜質,以及減少存在於氧化物半導體膜及與其接觸之上方及下方的膜之間的介面中例如濕氣等雜質。
具體而言,為了降低例如濕氣等雜質,在形成氧化物半導體膜之後,在氮氛圍、例如稀有氣體(氬或氦)等惰性氣體氛圍下、或在減壓下,且氧化物半導體膜曝露,以頻率容易被水吸收(微波頻率大於或等於300MHz且小於或等於3THz,且高頻的頻率大於或等於1MHz且小於或等於300MHz)之微波照射氧化物半導體膜。結果,含於氧化物半導體膜中之濕氣減少。注意,可將此視為由於氧化物半導體膜也包含氫及OH,所以,電磁波的照射造成氫及OH從氧化物半導體膜脫附。
可以同時執行電磁波照射及熱處理。當電磁波照射與熱處理同時執行時,可以在短時間內更有效地降低氧化物半導體膜中例如濕氣等雜質。注意,在包含於氧化物半導體中例如Zn等低熔點的金屬儘可能少地汽化之溫度下,舉例而言,高於或等於100℃且低於350℃,較佳地高於或等於150℃且低於250℃,執行熱處理。注意,即使當氧化物半導體膜在室溫下由電磁波照射時,水分子吸收電磁波能量且振盪。因此,可以預期氧化物半導體膜的溫度結果變得高於室溫。當與電磁波照射同時執行熱處理時, 考慮導因於電磁波照射之溫度增加量,較佳地控制氧化物半導體膜的溫度。此外,當電磁波照射結合熱處理執行時,氧化物半導體膜的溫度增加至熱處理溫度,然後,執行電磁波照射。之後,將氧化物半導體膜緩慢冷卻至從高於或等於室溫且低於100℃之溫度範圍。
為了在短時間內以熱處理移除存在於氧化物半導體膜中例如濕氣等雜質,將氧化物半導體膜加熱至高於上述溫度範圍之溫度是更有效的。但是,根據本發明的實施例,藉由電磁波照射,即使在上述溫度範圍之內或是低於上述溫度範圍之溫度,仍然能夠有效地移除例如濕氣等雜質。因此,在移除例如濕氣等雜質時,可以防止氧化物半導體的成份比例因例如Zn等具有低熔點的金屬之汽化而改變,因而可以防止使用氧化物半導體製造的電晶體之特徵劣化。
由例如濕氣、氫、或作為電子施子(施子)(純化的OS)的OH等雜質的脫附而高度純化的氧化物半導體是本質半導體(i型半導體)或實質本質半導體。當上述氧化物半導體包含於電晶體中時,可以防止導因於雜質的電晶體之例如臨界電壓的變異等特徵劣化,這可以增進可靠度。
此外,在以電磁波照射氧化物半導體膜以移除例如濕氣等雜質之後,形成與氧化物半導體膜接觸的氧化物絕緣膜。根據上述結構,即使當因為電磁波照射或與電磁波照射同時執行的熱處理而在氧化物半導體膜中發生氧空位時,氧供應給氧化物半導體膜。因此,可以在部份與氧化 物絕緣膜接觸之氧化物半導體膜中降低作為施子的氧空位,因此,可以滿足化學計量比例。結果,可以將氧化物半導體膜製成本質半導體膜或是實質上本質的半導體膜。因此,可以增進電晶體的電特性以及可以降低其電特性變異。
具體而言,由二次離子質譜儀(SIMS)測量之高度純化的氧化物半導體中的氫濃度為5×1019/cm3或更低,較佳地為5×1018/cm3或更低,更佳地為5×1017/cm3或更低,又更佳地為小於1×1016/cm3。此外,以霍爾效應測量測得的氧化物半導體膜的載子密度為小於1×1014/cm3、較佳地為小於1x1012/cm3、更佳地小於1x 1011/cm3。此外,氧化物半導體的能帶隙是2eV或更多,較佳地,2.5eV或更多,更佳地3eV或更多。
此處,說明氧化物半導體膜中的氫濃度的分析。藉由二次離子質譜儀(SIMS),測量氧化物半導體膜及導電膜中的氫濃度。已知SIMS分析原則上難以取得樣品的表面的極近處或是使用不同材料形成的堆疊膜之間的介面極近處之資料。因此,在以SIMS分析厚度方向上膜的氫濃度分佈之情形中,膜設置的區域中的值不會大幅改變,且相較於氫濃度,可以取得幾乎相同的值。此外,在膜厚小的情形中,由於彼此相鄰的膜之氫濃度的影響,所以在某些情形中未發現取得幾乎相同值的區。在此情形中,使用膜設置的區域之氫濃度的最大值或最小值作為膜的氫濃度。此外,在具有最大值的山峰狀峰值及具有最小值的山谷狀峰 值之情形中未存在於膜設置的區域中,使用彎曲點的值作為氫濃度。
關於氧化物半導體,可以使用例如In-Sn-Ga-Zn-O為基礎的氧化物半導體等四元素金屬氧化物半導體、例如In-Ga-Zn-O為基礎的氧化物半導體、In-Sn-Zn-O為基礎的氧化物半導體、In-Al-Zn-O為基礎的氧化物半導體、Sn-Ga-Zn-O為基礎的氧化物半導體、Al-Ga-Zn-O為基礎的氧化物半導體、及Sn-Al-Zn-O為基礎的氧化物半導體等三元素金屬氧化物半導體、或是例如In-Zn-O為基礎的氧化物半導體、Sn-Zn-O為基礎的氧化物半導體、Al-Zn-O為基礎的氧化物半導體、Zn-Mg-O為基礎的氧化物半導體、Sn-Mg-O為基礎的氧化物半導體、In-Mg-O為基礎的氧化物半導體、In-Ga-O為基礎的氧化物半導體、In-O為基礎的氧化物半導體、Sn-O為基礎的氧化物半導體、及Zn-O為基礎的氧化物半導體等二元素金屬氧化物半導體。注意,在本說明書中,In-Sn-Ga-Zn-O為基礎的氧化物半導體意指包含銦(In)、錫(Sn)、鎵(Ga)、及鋅(Zn)之金屬氧化物。對於化學計量比例並無特別限制。上述氧化物半導體層可以包含矽。
此外,以InMO3(ZnO)m(m>0)之化學式表示氧化物半導體。此處,M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。
注意,關於形成為接觸氧化物半導體膜的氧化物絕緣膜,使用阻擋例如濕氣、氫離子、及OH-等雜質進入的無 機絕緣膜,具體而言,氧化矽膜或氮化矽膜。
此外,在氧化物絕緣膜形成為接觸氧化物半導體膜之後,再度執行電磁波照射。當在氧化物絕緣膜形成為接觸氧化物半導體膜之後再度執行電磁波照射時,可以降低電晶體的電特性變異。
可以製造及提供具有穩定電特性的電晶體。此外,可以提供包含具有有利的電特性之高度可靠的電晶體之半導體裝置。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端
22‧‧‧輸入端
23‧‧‧輸入端
24‧‧‧輸入端
25‧‧‧輸入端
26‧‧‧輸出端
27‧‧‧輸出端
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
61‧‧‧週期
62‧‧‧週期
100‧‧‧基底
101‧‧‧閘極電極
103‧‧‧閘極絕緣膜
104‧‧‧氧化物半導體膜
105‧‧‧氧化物半導體膜
106‧‧‧源極電極
107‧‧‧汲極電極
108‧‧‧氧化物半導體膜
109‧‧‧氧化物半導體膜
110‧‧‧氧化物絕緣膜
111‧‧‧氧化物半導體膜
112‧‧‧電晶體
122‧‧‧氧化物半導體膜
123‧‧‧氧化物絕緣膜
132‧‧‧氧化物半導體膜
133‧‧‧氧化物絕緣膜
142‧‧‧氧化物半導體膜
143‧‧‧氧化物絕緣膜
145‧‧‧通道保護層
170‧‧‧電漿
180‧‧‧處理容器
181‧‧‧支撐件
182‧‧‧氣體供應單元
183‧‧‧排氣埠
184‧‧‧微波產生單元
185‧‧‧波導
186‧‧‧介電板
187‧‧‧頂板
188‧‧‧固定構件
191‧‧‧非氣體源氣體供應源
192‧‧‧非氣體源氣體供應源
193‧‧‧流量控制器
194‧‧‧流量控制器
195‧‧‧閥
196‧‧‧閥
197‧‧‧氣體管
198‧‧‧氣體管
199‧‧‧溫度控制器
200‧‧‧基底
201‧‧‧閘極電極
203‧‧‧閘極絕緣膜
204‧‧‧氧化物半導體膜
205‧‧‧氧化物半導體膜
206‧‧‧源極電極
207‧‧‧汲極電極
210‧‧‧氧化物絕緣膜
211‧‧‧氧化物半導體膜
212‧‧‧電晶體
300‧‧‧基底
301‧‧‧閘極電極
303‧‧‧閘極絕緣膜
304‧‧‧氧化物半導體膜
305‧‧‧氧化物半導體膜
306‧‧‧源極電極
307‧‧‧汲極電極
310‧‧‧絕緣膜
311‧‧‧氧化物半導體膜
312‧‧‧電晶體
313‧‧‧通道保護膜
400‧‧‧基底
401‧‧‧閘極電極
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404‧‧‧氧化物半導體膜
405‧‧‧氧化物半導體膜
406‧‧‧導電膜
408‧‧‧電容器佈線
409‧‧‧氧化物半導體膜
410‧‧‧氧化物半導體膜
411‧‧‧氧化物絕緣膜
412‧‧‧氧化物半導體膜
413‧‧‧電晶體
414‧‧‧像素電極
415‧‧‧透明導電膜
416‧‧‧透明導電膜
420‧‧‧第二端子
421‧‧‧第一端子
120a‧‧‧源極區
120b‧‧‧汲極區
121a‧‧‧源極電極
121b‧‧‧汲極電極
130a‧‧‧源極區
130b‧‧‧汲極區
131a‧‧‧源極電極
131b‧‧‧汲極電極
140a‧‧‧源極區
140b‧‧‧汲極區
141a‧‧‧源極電極
141b‧‧‧汲極電極
187a‧‧‧開口
1401‧‧‧電晶體
1402‧‧‧閘極電極
1403‧‧‧閘極絕緣膜
1404‧‧‧氧化物半導體膜
1405‧‧‧半導體膜
1406‧‧‧導電膜
1407‧‧‧氧化物絕緣膜
1408‧‧‧絕緣膜
1410‧‧‧像素電極
1411‧‧‧對齊膜
1413‧‧‧對立電極
1414‧‧‧對齊膜
1415‧‧‧液晶
1416‧‧‧密封劑
1417‧‧‧間隔器
1601‧‧‧液晶面板
1602‧‧‧散光板
1603‧‧‧稜鏡片
1604‧‧‧散光板
1605‧‧‧導光板
1606‧‧‧反射板
1607‧‧‧光源
1608‧‧‧電路基底
1609‧‧‧可撓印刷電路
1610‧‧‧可撓印刷電路
407a‧‧‧源極電極
407b‧‧‧汲極電極
5300‧‧‧基底
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧訊號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6031‧‧‧電晶體
6033‧‧‧發光元件
6034‧‧‧電極
6035‧‧‧電致發光層
6036‧‧‧電極
6037‧‧‧絕緣膜
6038‧‧‧分隔壁
6041‧‧‧電晶體
6043‧‧‧發光元件
6044‧‧‧電極
6045‧‧‧電致發光層
6046‧‧‧電極
6047‧‧‧絕緣膜
6048‧‧‧分隔壁
6051‧‧‧電晶體
6053‧‧‧發光元件
6054‧‧‧電極
6055‧‧‧電致發光層
6056‧‧‧電極
6057‧‧‧絕緣膜
6058‧‧‧分隔壁
7001‧‧‧機殼
7002‧‧‧顯示部
7011‧‧‧機殼
7012‧‧‧IC晶片
7021‧‧‧機殼
7022‧‧‧顯示部
7301‧‧‧機殼
7302‧‧‧機殼
7303‧‧‧顯示部
7304‧‧‧顯示部
7305‧‧‧麥克風
7306‧‧‧揚音器
7307‧‧‧操作鍵
7308‧‧‧操作筆
在附圖中,
圖1A至1E是視圖,顯示半導體裝置的製造方法;圖2是製造的電晶體之俯視圖;圖3A至3D是視圖,顯示半導體裝置的製造方法;圖4是製造的電晶體之俯視圖;圖5A至5C是視圖,顯示半導體裝置的製造方法;圖6A至6C是視圖,顯示半導體裝置的製造方法;圖7A至7C是視圖,顯示半導體裝置的製造方法;圖8是視圖,顯示半導體裝置的製造方法;圖9是視圖,顯示半導體裝置的製造方法;圖10是視圖,顯示半導體裝置的製造方法;圖11A至11D是視圖,顯示半導體裝置的製造方法;圖12是製造的電晶體之俯視圖; 圖13A至13C是製造的電晶體之剖面視圖;圖14是液晶顯示裝置之剖面視圖;圖15A至15C是發光裝置之剖面視圖;圖16A及16B是方塊圖,均顯示顯示裝置;圖17A及17B是方塊圖,均顯示訊號線驅動電路的結構;圖18A至18C是電路圖,均顯示移位暫存器的結構。
圖19A是電路圖,顯示移位暫存器的結構,圖19B是時序圖,顯示移位暫存器的操作。
圖20是視圖,顯示液晶顯示裝置模組的結構。
圖21A至21D是視圖,均顯示包含半導體裝置的電子裝置。
圖22是微波電漿CVD設備的剖面視圖。
圖23是圖形,顯示根據計算結果之相對於電磁波頻率的水吸收曲線;以及圖24是圖形,顯示根據計算結果之相對於電磁波頻率之水的介電損失。
於下,將參考附圖,說明本發明的實施例。注意,本發明不限於下述實施例說明,以及,習於此技藝者容易瞭解,在不悖離本發明的精神及範圍之下,可以以多種方式修改此處所揭示的模式及細節。因此,本發明不應被解釋 成侷限於下述實施例的說明。
本發明可以應用至任何種類的半導體裝置的製造,半導體裝置包含微處理器、例如影像處理電路等積體電路、RF標籤、半導體顯示裝置、等等。半導體裝置意指可以利用半導體特徵等而作用的任何裝置、以及半導體顯示裝置、半導體電路、及電子裝置都包含於半導體裝置的類別中。半導體顯示裝置依其類別包含下述:液晶顯示裝置、設有以有機發光元件(OLED)為代表的發光元件以用於各別像素之發光裝置、數位微鏡(DMD)、電漿顯示裝置(PDP)、場發射顯示器(FED)、及其它使用半導體膜的電路元件包含於驅動電路中的半導體顯示裝置。
(實施例1)
將參考圖1A至1E及圖2,說明半導體裝置的製造方法。
如圖1A所示,閘極電極層101設置於具有絕緣表面的基底100上。作為基部膜的絕緣膜可以設於基底100與閘極電極層101之間。可以使用防止雜質元素從基底100擴散的一或更多絕緣膜,將基部膜形成為具有單層或堆疊層的結構,具體而言,絕緣膜可為氮化矽膜、氧化矽膜、氮氧化矽膜、或氧氮化矽膜。以使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料、或含有這些材料中的任何材料作為主成份的合金材料等形成的一或更多導電膜之單層或堆疊層,形成閘極電極101。
舉例而言,關於二層結構的閘極電極101,下述結構是較佳的:鉬層堆疊於鋁層上的二層結構、鉬層堆疊於銅層上的二層結構、氮化鈦膜或氮化鉭膜堆疊於銅層上的二層結構、以及氮化鈦膜及鉬層堆疊的二層結構。此外,關於三層結構,較佳的是堆疊鎢層或氮化鎢膜、鋁及矽的合金膜或鋁及鈦的合金膜、以及氮化鈦膜或鈦層。
在本說明書中,氧氮化合物意指包含的氧比氮多,氮氧化合物意指包含的氮比氧多。舉例而言,氧氮化矽包含濃度範圍分別為50原子%至70原子%、0.5原子%至15原子%、25原子%至35原子%、及0.1原子%至10原子%之氧、氮、矽、及氫。此外,氮氧化矽包含濃度範圍分別為5原子%至30原子%、20原子%至55原子%、25原子%至35原子%、及10原子%至30原子%之氧、氮、矽、及氫。注意,上述濃度範圍是以拉塞福背散射(RBS)顯微法或氫順向散射(HFS)之測量取得的。此外,構成元素的範圍未超過100原子%。
接著,閘極絕緣膜103形成於閘極電極101上。藉由電漿CVD法、濺射法等,以選自氧化矽膜、氮化矽膜、氧氮化矽膜、及氮氧化矽膜之單層或堆疊層,形成閘極絕緣膜103。舉例而言,藉由電漿CVD法,使用包含矽烷(舉例而言,矽甲烷)、氧、及氮的沈積氣體,可以形成氧氮化矽膜。
接著,在閘極絕緣膜103上形成氧化物半導體膜。注意,在藉由濺射法形成氧化物半導體膜之前,藉由逆濺 射,較佳地移除附著至閘極絕緣膜103的表面上的灰塵,在逆濺射中,導入氬氣及產生電漿。逆濺射係一方法,其未施加電壓至靶材側,在氬氛圍下,使用RF電源以施加電壓至基底側,以在基底的近處產生電漿以修整表面。注意,可以使用氮氛圍、氦氛圍、等等以取代氬氛圍。或者,可以使用添加氧、氧化亞氮、等等的氬氛圍。或者,可以使用添加氯、四氯化碳、等等的氬氛圍。
使用例如In-Ga-Zn-O為基礎的非單晶膜之半導體特徵的氧化物材料,形成用於形成通道形成區的氧化物半導體膜。使用In-Ga-Zn-O為基礎的氧化物半導體靶材,以濺射法形成氧化物半導體膜。此外,在稀有氣體(舉例而言,氬)氛圍、氧氛圍、或包含稀有氣體(舉例而言,氬)及氧的氛圍下,藉由濺射法,形成氧化物半導體膜。
可以連續地形成閘極絕緣膜103及氧化物半導體膜而不曝露至空氣。不曝露至空氣之連續的膜形成能夠取得未受例如濕氣或碳氣化合物等氛圍成份或漂浮於空氣中的雜質污染之堆疊層之間的介面。因此,可以降低薄膜電晶體的特徵差異。
接著,藉由蝕刻等,將氧化物半導體膜處理(圖型化)成島狀氧化物半導體膜104(第一氧化物半導體膜)。注意,發現藉由濺射等形成的氧化物半導體膜包含例如濕氣或氫等大量雜質。濕氣及氫容易形成施子能階並因而作為氧化物半導體中的雜質。因此,如圖1B所示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超 乾空氣氛圍、或降低壓力下,以例如微波或高頻等電磁波照射島狀氧化物半導體膜104,以降低存在於氧化物半導體膜中例如濕氣或氫等雜質,以致於形成高度純化的島狀氧化物半導體膜105(第二氧化物半導體膜)。氣體中的水含量為20ppm或更低是如同所需,較佳地為1ppm或更低,更佳地10ppb或更低。
在執行電磁波照射的情形中,微波頻率大於或等於300MHz且小於或等於3THz,且較佳地大於或等於300MHz且小於或等於300GHz。在執行高頻照射的情形中,高頻頻率大於或等於1MHz且小於或等於300MHz,較佳地大於或等於4MHz且小於或等於80MHz。特別地,一般用於例如微波爐等電磁波產生器之915MHz或2.45GHz的頻率之微波與極化的水分子共振。因此,具有上述頻率的微波具有高的水損耗係數並因而用於有效脫附島狀氧化物半導體膜104中的水。舉例而言,在使用頻率2.45GHz的微波之情形中,在600W的輸出條件下,執行照射約5分鐘。結果,可以形成高度純化的島狀氧化物半導體膜105。
使用微波的效果是藉由使用微波的加熱效果可以均勻地及快速地將水加熱,造成化學反應,不同於一般所謂的加熱之化學反應。發生於微波區中的分子移動是隨機移動,其中,分子旋轉且擴散,導致加熱效果。另一方面,無須多言,也有非熱效應。介電鬆弛特徵化水發生於約25GHz。當複數介電常數ε*-i ε時,虛數部ε稱為 介電損耗。當以虛數部ε的值不是零的頻率來執行電磁波照射時,電磁波被吸收至介電質中。微波爐的頻率是2.4GHz,比水的介電損耗的峰值時的頻率小約一位數時。水的介電損耗的峰值從較低部份的數GHz或便低擴展至更高部份的超紫外線區。因此,在此區中的電磁波被吸收至水中且水的溫度可以增加。在微波爐中,藉由在水的介電損耗的較低值的基礎上給予能量,執行加熱。已知以德拜鬆弛來表示水。圖23顯示使用德拜鬆弛的情形中的吸收曲線。在圖23中,水平軸代表電磁波的頻率(f)的對數,垂直軸代表介電損耗(虛線部ε)乘以角頻率ω而取得的值。圖24顯示對應的電磁波的頻率之介電損耗。在介電損耗的峰值處的頻率之吸收曲線的值是最大值的一半。在高頻側之損耗頻譜的基部,吸收係數飽合。可以發現,考慮有效加熱,較佳地施加具有頻率的功率,在所述頻率,圖23中所示的吸收曲線有些大。
在處理室中,執行微波照射,在所述處理室的內壁由金屬形成。在此情形中,使用磁控管等微波產生單元以產生微波,然後,經由波導,將微波導入處理室中。之後,微波用於照射要處理的物體。由於微波的波長比高頻的波長還短,所以,類似於光的情形,微波可以被自由地傳送至處理室中。未被吸收至要處理的物體中且被用於處理室的內壁照射之微波在內壁中被漫射地反射,因此最後容易被吸收至要處理的物體中。
以要處理的物體設置於處理室中的電極對之間且藉由 使用高頻產生電路以在電極之間施加高頻電壓之方式,執行高頻照射。
注意,較佳的是,水、氫、等未包含於被導入至處理室中的氮或例如氦、氖、或氬等稀有氣體中。具體而言,被導入處理室中的氮或例如氦、氖、或氬等稀有氣體具有6N(99.9999%)或更高的純度,更佳地7N(99.99999%)或更高(亦即,雜質濃度為1ppm或更低,較佳地0.1ppm或更低)。
或者,取代例如氮氛圍或稀有氣體氛圍等惰性氣體氛圍,在大氣氛圍下的露點是-60℃或更低且濕氣含量小之空氣中,執行電磁波照射。
以包含於氧化物半導體膜中的水分子中的分子聯合、氫及氧化物半導體的分子聯合、羥基及氧化物半導體的分子聯合、或類似者等吸收電磁波的能量且振盪而被切斷之方式,對濕氣、氫、或OH的沈積執行例如微波或高頻等電磁波照射。因此,相較於熱經由導熱性等而從氧化物半導體膜的外部逐漸地傳送至氧化物半導體膜的內部之外部加熱的情形,可以更有效率地切斷上述分子聯合。因此,濕氣、氫、或OH可以從氧化物半導體膜脫附且抑制氧化物半導體膜的溫度增加。
在包含藉由使濕氣、氫、OH、或類似者脫附而高度純化的氧化物半導體以作為通道形成區之電晶體中,可以抑制例如臨界電壓變異等導因於雜質的電晶體特徵劣化。
此外,對島狀氧化物半導體膜104同時執行熱處理及 電磁波照射。在結合電磁波照射及熱處理的情形中,較佳地以下述方式執行電磁波照射:在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或減壓下,將島狀氧化物半導體膜104的溫度增加至熱處理溫度,然後執行上述電磁波照射,之後,將島狀氧化物半導體膜104緩慢冷卻至等於或高於室溫且低於100℃之溫度範圍。在降壓下執行熱處理的情形中,在加熱後供應惰性氣體,將降壓狀態改回至大氣壓力,然後,在大氣壓力下,將島狀氧化物半導體膜104冷卻。較佳的是氣體中的水含量是20ppm或更低,較佳地為1ppm或更低,且更佳地為10ppb或更低。
在包含於氧化物半導體中例如Zn等具有低熔點的金屬儘可能少地汽化之溫度下,舉例而言,高於或等於100℃且低於350℃,較佳地高於或等於150℃且低於250℃,執行熱處理。當與電磁波照射同時執行熱處理時,可以短時間內更有效率地降低包含於控制氧化物半導體膜中例如濕氣等雜質。
注意,即使當氧化物半導體膜在室溫下由電磁波照射時,水分子吸收電磁波能量且振盪。因此,可以預期氧化物半導體膜的溫度結果變得高於室溫。當與電磁波照射同時執行熱處理時,考慮導因於電磁波照射之溫度增加量,較佳地控制氧化物半導體膜的溫度。
此外,在熱處理中,可以使用利用電熱爐的加熱法、或例如使用經過加熱的氣體之GRTA(氣體快速熱退火)法 或是使用燈光的LRTA(燈快速熱退火)法等瞬間加熱法。舉例而言,在使用電熱爐執行加熱法的情形中,升溫特徵較佳地設定成在高於或等於0.1℃/分鐘且低於或等於20℃/分鐘,且降溫特徵較佳地設定在高於或等於0.1℃/分鐘且低於或等於15℃/分鐘。
熱處理後的島狀氧化物半導體膜105較佳地處於非晶狀態,但可以部份地晶化。
注意,在對氧化物半導體膜執行電磁波照射之後,在氧氛圍下,對氧化物半導體膜執行熱處理,因此,可以移除包含於氧化物半導體中之例如水等雜質。此外,在氧氛圍下執行熱處理,以致於氧化物半導體膜包含過量的氧,因而可以增加其電阻。在包含於氧化物半導體中例如Zn等具有低熔點的金屬儘可能少地汽化之溫度下,舉例而言,高於或等於100℃且低於350℃,較佳地高於或等於150℃且低於250℃,執行熱處理。較佳地,在氧氛圍下用於熱處理的氧氣未包含水、氫、或類似者。或者,導入於用於熱處理的設備中之氧氣具有6N(99.9999%)或更高的純度,較佳地7N(99.99999%)或更高的純度(亦即,氧中的雜質濃度為1ppm或更低,較佳地0.1ppm或更低)。
接著,在閘極絕緣膜103及島狀氧化物半導體膜105上形成導電膜。使用例如選自鋁、鉻、鉭、鈦、錳、鎂、鉬、鎢、鋯、鈹、鋯及釷之元素等材料;包含這些元素中的一或更多元素作為元素的合金;或類似者,形成導電 膜。
注意,在形成導電膜之後執行熱處理的情形中,導電膜較佳地具有足以承受熱處理的抗熱性。在形成導電膜後執行熱處理的情形中,由於鋁單獨具有低抗熱性、易於腐蝕等缺點,所以,結合使用鋁與具有低抗熱性的導電材料以形成導電膜。關於與鋁結合之具有低抗熱性的導電材料,較佳地使用下述材料:選自鈦、鉭、鎢、鉬、鉻、釹、或鈧(Sc)之元素;及包含這些素中之一或更多元素作為元素的合金;包含有這些元素中的任意元素作為元素的氮化物;或類似者。
接著,如圖1C所示,藉由蝕刻等,將導電膜處理(圖型化)成所需形狀,藉以形成源極電極106及汲極電極107。注意,在圖型化中,形成源極電極106及汲極電極107,以致於蝕刻部份島狀氧化物半導體膜的曝露部份,因而形成具有溝槽(凹部)的島狀氧化物半導體膜108。
然後,如圖1D所示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或降低壓力下,以例如微波或高頻等電磁波,照射島狀氧化物半導體膜108,因而形成高度純化的島狀氧化物半導體膜109。令人滿意的是氣體中的水含量為20ppm或更低,較佳地為1ppm或更低,更佳地10ppb或更低。參考對島狀氧化物半導體膜104執行的例如微波或高頻等電磁波照射的說明,以實施在氧化物半導體膜108上執行的例如微 波或高頻等電磁波照射以及與電磁波照射結合實施的熱處理。
根據本發明的實施例,即使未執行使用電磁波照射之高溫熱處理時,仍然可以在短時間內,在較低溫度下,執行氧化物半導體中的例如水、氫、或OH等雜質的脫附。因此,可以防止包含於源極電極106及汲極電極107中的金屬藉由用於例如水、氫、或OH等雜質的脫附之熱處理而進入島狀氧化物半導體膜108,以及,可以防止例如關閉狀態電流等電晶體的特徵劣化。
此外,在本實施例中,以電磁波照射經由圖型化形成的島狀氧化物半導體膜104。此外,再度以電磁波照射與源極電極106及汲極電極107同時形成的島狀氧化物半導體膜108。但是,電磁波照射並非總是需要執行二次。對經由圖型化而形成的島狀氧化物半導體膜104或與源極電極106及汲極電極107同時形成的島狀氧化物半導體膜108中的任一者,執行電磁波照射。或者,取代對經由圖型化而形成的島狀氧化物半導體膜104執行的電磁波照射(其為二電磁波照射處理之一),在藉由圖型化形成島狀氧化物半導體膜104之前,對氧化物半導體膜執行電磁波照射。又或者,除了二電磁波照射處理之外,在藉由圖型化形成島狀氧化物半導體膜104之前,還對氧化物半導體膜執行電磁波照射。再或者,在藉由圖型化形成島狀氧化物半導體膜104之前,僅對氧化物半導體膜執行電磁波照射。
接著,如圖1E所示,以濺射法形成與島狀氧化物半導體膜109接觸的氧化物絕緣膜110。氧化物絕緣膜110形成為與高度純化的島狀氧化物半導體膜109相接觸且由無機絕緣膜形成,無機絕緣膜包含儘可能少的例如濕氣、氫、及OH等雜質且阻擋這些雜質從外部進入,具體而言,可為氧化矽膜、氮氧化矽膜、或類似者。
在本實施例中,形成300nm厚的氧化矽膜作為氧化物絕緣膜110。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃,在本實施例中設為100℃。在稀有氣體(舉例而言,氬)氛圍、氧氣氛圍、或包含稀有氣體(舉例而言,氬)與氧氣之氛圍下,執行藉由濺射法之氧化矽膜的形成。此外,使用氧化矽靶材或矽靶材作為靶材。舉例而言,藉由使用矽靶材,在包含氧及氮的氛圍下,藉由濺射法,形成氧化矽膜。
當以濺射法、PCVD法、或類似者來形成氧化物絕緣膜110成為接觸高純化的氧化物半導體膜105時,即使因為電磁波照射或是與電磁波照射同時執行的熱處理而在氧化物半導體膜105中發生氧空位,氧仍然供應至氧化物半導體膜105。因此,可以在與氧化物絕緣膜110接觸的部份氧化物半導體膜105中減少作為施子的氧空位,因此,可以滿足化學計量比例。結果,可以將氧化物半導體膜105製成本質半導體膜或是實質上本質的半導體膜,因此可形成氧化物半導體膜111(第三氧化物半導體膜)。因此,可以增進電晶體的電特性以及可以降低其電特性變 異。
圖2是本實施例中製造的電晶體112的俯視圖。圖1E是延著圖2中的虛線A1-A2取得的剖面視圖。電晶體112包含閘極電極101、閘極電極101上的閘極絕緣膜103、閘極絕緣膜103上的氧化物半導體膜111、以及氧化物半導體膜111上的源極電極106及汲極電極107。
此外,在形成氧化物絕緣膜110之後,在氮氣氛圍或空氣氛圍(在空氣中)下,薄膜電晶體112接受熱處理(較佳地,在等於或高於150℃且低於350℃之溫度下)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理一小時。藉由熱處理,在與氧化物絕緣膜110接觸下,將氧化物半導體膜105加熱。因此,可以降低薄膜電晶體112的電特性差異。對於何時執行此熱處理(較佳地,在等於或高於150℃且低於350℃之溫度下)並無特別限定,只要在形成氧化物絕緣膜110之後執行即可。當此熱處理也作為另一步驟中的熱處理時,舉例而言,形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理,可以防止步驟數目增加。
注意,在形成源極電極106及汲極電極107之後藉由電磁波以照射島狀氧化物半導體膜108而形成島狀氧化物半導體膜109的步驟以及形成與氧化物半導體膜109接觸的氧化物絕緣膜110是被連續地執行(也稱為連續處理或原地製程),而不會曝露至空氣,因此,可以進一步降低最終形成的包含於氧化物半導體膜111中的例如濕氣、 氫、或OH等雜質。結果,可以更增進電晶體112的可靠度。
注意,在製程中,可以包含以電磁波照射島狀氧化物半導體膜108而形成島狀氧化物半導體膜109的步驟、形成氧化物絕緣膜110的步驟、基底傳送步驟、對齊步驟、加熱或緩慢冷卻步驟、等等。此製程也在本說明書中的連接處理之範圍內。但是,下述情形不在本說明書中的連續處理的範圍內:例如清潔步驟、濕蝕刻步驟、或上述二步驟之間的光阻形成步驟等使用液體的步驟。
舉例而言,藉由微波電漿CVD設備,執行連續處理。圖22是剖面視圖,顯示微波電漿CVD設備的反應室。微波電漿CVD設備的反應室包含處理容器180、支撐件181、氣體供應單元182、排氣埠183、用於供應微波以產生電漿之微波產生單元184、波導185,頂板187、以及藉由固定構件188而固定至頂板187之眾多介電板186,支撐件181設於處理容器180中且基底100可設置於其上,氣體供應單元182用於將氣體導入至處理容器180中,排氣埠183連接至用於排出處理室180中的氣體之真空泵,波導185用於將微波從微波產生單元184導入至處理容器180,頂板187與波導185接觸且具有開口187a。
此外,氣體管197及氣體管198設於基底100與介電板186之間,非氣體源流經氣體管197,氣體源流經氣體管198。氣體管197及198連接至氣體供應單元182。具 體而言,非氣體源流經的氣體管197經由閥195及流量控制器193而連接至非氣體源氣體供應源191。此外,氣體源流經的氣體管198經由閥196及流量控制器194而連接至非氣體供應源192。藉由設置用於支撐件181的溫度控制器199,可以控制基底100的溫度。高頻功率源可以連接至支撐件181,以致於預定的偏壓電壓可以藉由高頻電源輸出的高頻電壓而施加至支撐件181。注意,氣體供應單元182及微波產生單元184設置於反應室之外。
微波產生單元184可以供應頻率1GHz、2.45GHz、或8.3GHz的微波。藉由設置眾多微波產生單元184,可以對一側超過1000mm的大尺寸基底均勻地執行微波照射,以及,以高的膜形成率,藉由電漿CVD法,形成高度均勻的氧化物絕緣膜110。
處理容器180及頂板187由表面被例如氧化鋁、氧化矽、氟樹脂等絕緣膜遮蓋的金屬形成,舉例而言,包含鋁的合金。此外,使用例如包含鋁的合金等金屬,形成固定構件188。
介電板186設置成緊密接觸頂板187的開口。微波產生單元184中產生的微波藉由通過波導185及頂板187的開口而傳播至介電板186以及傳送經過介電板186而被釋放至處理容器180。
使用藍寶石、石英玻璃、氧化鋁、氧化矽、或氮化矽,形成介電板186。介電板186在產生電漿的側上具有凹部。藉由凹部,可以產生穩定的電漿。可以對一側超過 1000mm的大尺寸基底均勻地執行微波照射,以及,以高的膜形成率,藉由電漿CVD法,形成高度均勻的氧化物絕緣膜110。
非氣體源流經的氣體管197與氣體源流經的氣體管198設置成彼此交會。非氣體源流經的氣體管197的噴嘴設置於介電板186側上,以及,氣體源流經的氣體管198的噴嘴設置於基底100側上。藉由釋放非氣體源至介電板186側,可以產生電漿170並防止介電板186的表面上形成膜。此外,在較接近基底100的位置,釋放氣體源,以及,沈積速率增加。使用例如氧化鋁或氮化鋁等陶瓷,形成氣體管197及198。微波的透射率在陶瓷中高;因此,當使用陶瓷以形成氣體管197及198時,即使當氣體管設於正好在介電板186之下時,電漿分佈仍然可以均勻而電場不受干擾。
在使用微波電漿CVD設備以執行微波照射的情形中,在使處理容器180的內部成為真空狀態之後,將例如氮、氦、氖、或氬等惰性氣體從非氣體源氣體供應源191導入處理容器180中。在與微波照射同時執行熱處理的情形中,支撐件181的溫度由溫度控制器199控制,以致於在微波照射之前基底100的溫度達到預定溫度。注意,藉由釋放至處理容器180中的微波的場效能量,使非氣體源成為電漿狀態。電漿170在介電板186的表面上具有更高的密度;因此,可以降低基底100的損傷。
在以微波照射之後,首先,控制基底100的溫度以使 用氧化矽來形成氧化物絕緣膜110。基底100處於室溫或是由溫度控制器199加熱至100℃至350℃。然後,使處理容器180的內部成為真空狀態,以及,將例如氦、氬、氖、氙、及氪等一或更多稀有氣體導入處理容器180中,以產生電漿。藉由將氧氣與稀有氣體一起導入處理容器180中,可以方便電漿點燃。
注意,在微波照射的步驟,氦、氖、或氬已被導入至處理容器180中的情形中,在氧化物絕緣膜110形成時,處理容器180中的氣體不需改變。此外,在與熱處理同時執行微波照射的情形中,在熱處理之後,基底100的溫度不必降低,然後,可以執行形成氧化物絕緣膜110的步驟。
基底100與介電板186之間的距離約10mm至80mm(較佳地,10mm至30mm)。處理容器180中的壓力設定在預定壓力1Pa至200Pa,較佳地為1Pa至100Pa。然後,開啟微波產生單元184,以及,微波從微波產生單元184供應至波導185,以致於在處理容器180中產生電漿。微波產生單元的輸出功率設定在500W至6000W,較佳地,4000W至6000W。藉由導入微波而激發電漿,可以產生具有低電子溫度的電漿(大於或等於0.7eV且小於或等於3eV,較佳地,大於或等於0.7eV且小於或等於1.5eV)及高電子濃度(1x1011cm-3至1x1013cm-3)的電漿。接著,將氣體源從氣體管198導至處理容器180中。具體而言,停止氧氣的供應,以及,將矽烷及氧 導入作為氣體源,因而在基底100上形成包含氧化矽的氧化物絕緣膜110。然後,停止氣體源的供應,降低處理容器180中的壓力,以及,關閉微波產生單元184。
雖然圖22顯示微波電漿CVD設備的反應室實施例,但是,微波電漿CVD設備可以包含眾多反應室,以及,眾多反應室可以彼此直接連接或是連接至共同室。
(實施例2)
在本實施例中,說明包含結構不同於實施例1中所述的電晶體112的結構之電晶體的半導體裝置之製造方法。注意,以類似於實施例1的方式,形成與實施例1相同的部份或具有類似於實施例1的功能之部份,以及,以類似於實施例1的方式,執行與實施例1相同的步驟或具有類似於實施例1的步驟;因此,省略其重複說明。
將參考圖3A至3D及圖4,說明半導體裝置的製造方法。
如圖3A所示,閘極電極201設置於具有絕緣表面的基底200上。作為基部膜的絕緣膜可以設於基底200與閘極電極201之間。閘極電極201的材料及結構的細節可以參考實施例1中閘極電極101的材料及結構說明。基部膜具有防止雜質元素從基底200擴散的功能,以及,使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜中之一或更多膜,將基部膜形成為具有單層或堆疊層。
接著,閘極絕緣膜203形成於閘極電極201上。藉由 電漿CVD法、濺射法等,以選自氧化矽膜、氮化矽膜、氧氮化矽膜、及氮氧化矽膜之一或更多膜,將閘極絕緣膜203形成為具有單層或堆疊層。舉例而言,藉由電漿CVD法,使用包含矽烷(舉例而言,矽甲烷)、氧、及氮的沈積氣體,形成氧氮化矽膜。
然後,在閘極絕緣膜203上形成導電膜。然後,藉由蝕刻等,將導電膜處理(圖型化)成所需形狀,以致於形成源極電極206和汲極電極207。導電膜的材料細節可以參考實施例1中的源極電極106及汲極電極107的形成中圖型化的導電膜之材料說明。
接著,在源極電極206及汲極電極207和閘極絕緣膜203上形成氧化物半導體膜。然後,如圖3B所示,藉由蝕刻等,將氧化物半導體膜處理(圖型化)成所需形狀,以致於形成島狀氧化物半導體膜204(第一氧化物半導體膜)。
使用實施例1中所述的具有半導體特徵之氧化物材料,形成用於形成通道形成區的氧化物半導體膜。在稀有氣體(舉例而言,氬)氛圍、氧氛圍、或包含稀有氣體(舉例而言,氬)及氧的氛圍下,藉由濺射法,形成氧化物半導體膜。注意,在藉由濺射法形成氧化物半導體膜之前,藉由逆濺射,較佳地移除附著至閘極絕緣膜203的表面上的灰塵,在逆濺射中,導入氬氣及產生電漿。
接著,如圖3C所示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或降低壓 力下,以例如微波或高頻等電磁波照射島狀氧化物半導體膜204,以使濕氣、氫、或OH脫附。因此,形成高度純化的島狀氧化物半導體膜205(第二氧化物半導體膜)。氣體中的水含量為20ppm或更低是合乎所需,較佳地為1ppm或更低,更佳地10ppb或更低。可以與電磁波照射同時對島狀氧化物半導體膜204執行熱處理。
對氧化物半導體膜204執行的電磁波照射及熱處理之細節可以參考實施例1中對氧化物半導體膜104執行的電磁波照射及熱處理的說明。
在包含藉由濕氣、氫、OH、等等的脫附而高度純化之氧化物半導體作為通道形成區的電晶體中,可以抑制例如臨界電壓變異等導因於雜質之電晶體特徵劣化,因而可以取得高可靠度。
此外,根據本發明的實施例,即使未執行使用電磁波照射之高溫熱處理時,仍然可以在短時間內,在較低溫度下,執行氧化物半導體中的例如水、氫、或OH等雜質的脫附。因此,可以防止包含於源極電極206及汲極電極207中的金屬藉由用於例如水、氫、或OH等雜質的脫附之熱處理而進入島狀氧化物半導體膜205,以及,可以防止例如關閉狀態電流等電晶體的特徵劣化。
此外,雖然在本實施例中,以電磁波照射經由圖型化形成的島狀氧化物半導體膜204,但是,可以不在圖型化之後而是在圖型化之前,對氧化物半導體膜執行電磁波照射。或者,在圖型化之前及之後,執行電磁波照射。
接著,如圖3D所示,以濺射法形成與島狀氧化物半導體膜205接觸的氧化物絕緣膜210。氧化物絕緣膜210形成為與高度純化的島狀氧化物半導體膜205相接觸且由無機絕緣膜形成,無機絕緣膜包含儘可能少的例如濕氣、氫、及OH等雜質且阻擋這些雜質從外部進入,具體而言,可為氧化矽膜、氮氧化矽膜、或類似者。
在本實施例中,形成300nm厚的氧化矽膜作為氧化物絕緣膜210。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃,在本實施例中設為100℃。當以濺射法、PCVD法、或類似者來形成接觸高純化的氧化物半導體膜205的氧化物絕緣膜210時,即使因為電磁波照射或是與電磁波照射同時執行的熱處理而在氧化物半導體膜205中發生氧空位,氧仍然供應至氧化物半導體膜205。因此,可以在與氧化物絕緣膜210接觸的部份氧化物半導體膜205中減少作為施子的氧空位,因此,可以滿足化學計量比例。結果,可以將氧化物半導體膜205製成本質半導體膜或是實質上本質的半導體膜,以致於可以形成氧化物半導體膜211(第三氧化物半導體膜)。因此,可以增進電晶體的電特性以及可以降低其電特性變異。
圖4是本實施例中製造的電晶體212的俯視圖。圖3D是延著圖4中的虛線B1-B2取得的剖面視圖。電晶體212包含閘極電極201、閘極電極201上的閘極絕緣膜203、閘極絕緣膜203上的源極電極206及汲極電極207、以及閘極絕緣膜203和源極電極206及汲極電極 207上的氧化物半導體膜211。
此外,在形成氧化物絕緣膜210之後,在氮氣氛圍或空氣氛圍(在空氣中)下,對薄膜電晶體212執行熱處理(較佳地,在等於或高於150℃且低於350℃之溫度)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理一小時。在此熱處理中,在與氧化物絕緣膜210接觸的條件下,將氧化物半導體膜205加熱;因此,可以降低薄膜電晶體212的電特性差異。對於何時執行此熱處理(較佳地,在等於或高於150℃且低於350℃之溫度下)並無特別限定,只要在形成氧化物絕緣膜210之後執行即可。當此熱處理也作為另一步驟中的熱處理時,舉例而言,形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理,可以防止步驟數目增加。
注意,在形成源極電極206及汲極電極207之後藉由電磁波以照射島狀氧化物半導體膜204而形成島狀氧化物半導體膜205的步驟以及形成與氧化物半導體膜205接觸的氧化物絕緣膜210是被連續地執行(也稱為連續處理或原地製程),而不會曝露至空氣,因此,可以進一步降低最終形成的包含於氧化物半導體膜205中的例如濕氣、氫、或OH等雜質。結果,可以更增進電晶體212的可靠度。
本實施例可以與任何其它實施例自由地組合。
(實施例3)
將參考圖5A至5C、圖6A至6C、圖7A至7C、圖8、圖9、及圖10,說明包含電晶體的半導體裝置之製程。
在圖5A中,可以使用典型上以康寧(Corning)公司製造的7059玻璃、1737玻璃等為代表之硼矽酸鋇玻璃基底、硼矽酸鋁玻璃等玻璃基底作為具有透光特性的基底400。
接著,導電層完全形成於基底400的表面上,然後,以形成光阻掩罩以及藉由蝕刻以移除不必要的部份之方式來執行第一微影步驟,以致於形成佈線及電極(包含閘極電極層401、電容器佈線408、及第一端子421之閘極佈線)。此時,執行蝕刻以致於至少閘極電極層401的端部尾端漸細。
使用例如選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之元素;包含這些元素中的任何元素作為成份的合金;包含上述元素中的任何元素的組合之合金;或是包含上述元素中的任何元素作為成份的氮化物等抗熱導電材料,較佳地形成包含閘極電極層401之閘極佈線、電容器佈線408、及在端子部的第一端子421中的每一者。
接著,如圖5B所示,在閘極電極層401、電容器佈線408、第一端子421的整個表面上形成閘極絕緣層402。藉由PCVD法、濺射法、等等,形成厚度50至250nm的閘極絕緣膜402。
舉例而言,藉由濺射法,將氧化矽膜形成為100nm 的厚度以作為閘極絕緣膜402。無須多言,閘極絕緣膜402不限於此氧化矽膜,可以使用例如氧氮化矽膜、氮化矽膜、氧化鋁膜、或氧化鉭膜等其它絕緣膜,將閘極絕緣膜402形成為具有單層結構或堆疊層結構。
接著,在閘極絕緣膜402上形成氧化物半導體膜403(In-Ga-Zn-O為基礎的非單晶膜)。在電漿處理之後不曝露至空氣而氧化物半導體膜403,有利之處在於灰塵或濕氣未附著至閘極絕緣膜402與氧化物半導體膜403之間的介面。此處,靶材為包含In、Ga、及Zn(In-Ga-Zn-O為基礎的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1))之直徑8吋的氧化物半導體靶材、基底400與靶材之間的距離設為170mm、在壓力0.4Pa之下、及直流(DC)電源為0.5kW、在氬氣氛圍、氧氣氛圍、或包含氬氣及氧氣的氛圍下,形成氧化物半導體膜403。注意,由於可以降低灰塵以及膜厚可以均勻,所以,脈衝直流(DC)電源是較佳的。In-Ga-Zn-O為基礎的非單晶膜的厚度設定為5nm至200nm。在本實施例中,舉例而言,使用In-Ga-Zn-O為基礎的氧化物半導體材,藉由濺射法,形成50nm厚的In-Ga-Zn-O為基礎的非單晶膜,以作為氧化物半導體膜403。
濺射法的實施例包含使用高頻電源作為濺射電源的RF濺射法、DC濺射法、以及以脈衝方式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情形中,主要使用RF濺射法,以及,在形成金屬膜的情形中,主要使用DC濺射 法。
此外,有多源濺射設備,其中,可以設置複數個不同材料的靶材。藉由多源濺射設備,可以在相同室中形成堆疊的不同材料膜,或者,在相同室中,同時藉由放電而形成具有多種材料的膜。
此外,有濺射設備是在室內設有磁系統且用於磁控管濺射,也有用於ECR濺射的濺射設備,其中,使用微波產生的電漿並未使用輝光放電。
此外,關於使用濺射法的膜形成法,也有反應濺射法及偏壓濺射法,在反應濺射法中,靶材物質及濺射氣體成份在膜形成期間彼此化學地反應以形成其薄化合物膜,在偏壓濺射中,在膜形成期間,電壓也施加至基底。
接著,如圖5C所示,以下述方式執行第二微影步驟:形成光阻掩罩,然後,蝕刻氧化物半導體膜403。舉例而言,使用磷酸、醋酸、及硝酸的混合溶液,以濕蝕刻移除不需要的部份,以致於形成島狀氧化物半導體膜404以致重疊閘極電極401。注意,此處之蝕刻不限於濕蝕刻,也可以執行乾蝕刻。
關於用於乾蝕刻的蝕刻氣體,較佳地使用包含氯的氣體(例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4)等氯為基礎的氣體)。
或者,可以使用包含氟的氣體(例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、三氟甲烷(CHF3);溴化氫(HBr);氧(O2);這些氣體中任何 添加例如氦(He)或氬(Ar)等稀有氣體之氣體;等等。
關於乾蝕刻法,可以使用平行板反應離子蝕刻(RIE)法或感應耦合電漿(ICP)蝕刻法。為將膜蝕刻成所需形狀,適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基底側上的電極之電力量、基底側上電極的溫度、等等)。
關於用於濕蝕刻的蝕刻劑,可以使用藉由混合磷酸、醋酸、及硝酸、等等取得的溶液。此外,也可以使用ITO-07N(KANTO CHEMICAL CO.,INC.製造)。
此外,藉由清洗,將濕蝕刻後的蝕刻劑與被蝕刻掉的材料一起移除。包含被蝕刻掉的材料之蝕刻劑的廢液可以被純化以及再使用材料。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體膜中之例如銦等材料時,可以有效率地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如蝕刻劑、蝕刻時間、及溫度),以藉由蝕刻而取得所需形狀。
接著,如圖6A所示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或降低壓力下,以電磁波照射氧化物半導體膜404。熱處理可以電磁波照射同時執行。氣體中的水含量為20ppm或更低是如同所需,較佳地為1ppm或更低,更佳地10ppb或更低。以電磁波照射,使例如濕氣、氫或OH等雜質脫附,以致於形成高度純化的氧化物半導體膜405。
舉例而言,以600W的2.45GHz的微波,在氮氛圍 下,執行照射約5分鐘之方式,形成高度純化的島狀氧化物半導體膜405。在與同時執行熱處理的情形中,在包含於氧化物半導體中例如Zn等具有低熔點的金屬儘可能少地汽化之溫度下,舉例而言,高於或等於100℃且低於350℃,較佳地高於或等於150℃且低於250℃,執行照射。當電磁波照射與熱處理同時執行時,可以在短時間內,更有效地降低氧化物半導體膜中例如濕氣等雜質。在此情形中,在基底400的溫度達到熱處理溫度的狀態下,執行電磁波照射。
延著圖6A中的虛線C1-C2及D1-D2取得的剖面視圖分別對應於延著圖8中所示的平面視圖中的虛線C1-C2及D1-D2取得的剖面視圖。
接著,如圖6B所示,藉由濺射法或真空蒸鍍法,使用金屬材料,於氧化物半導體膜405上形成導電膜406。關於導電膜406的材料,可為選自鋁、鉻、鉭、鈦、鉬、及鎢之元素、包含這些元素中的任何元素作為成份的合金、包含這些元素中的任何元素的組合之合金、等等。
在形成導電膜406後執行熱處理的情形中,較佳的是導電膜具有足以承受此耐熱的抗熱性。
接著,如圖6C所示,以下述方式執行第三微影步驟:形成光阻掩罩,以及,藉由蝕刻以移除不需要的部份,以致於形成源極407a、汲極電極407b、以及第二端子420。此時,使用濕蝕刻或乾蝕刻作為蝕刻方法。舉例而言,當使用鋁膜或鋁合金膜作為導電膜406時,可以執 行使用磷酸、醋酸、及硝酸的混合溶液之濕蝕刻。或者,藉由使用氫氧化銨混合物(比例為過氧化氫:氨:水=5:2:2),將導電膜406蝕刻以形成源極和汲極電極407a和407b。
在蝕刻步驟中,部份氧化物半導體層405是曝露區而被蝕刻,因而形成島狀氧化物半導體膜409。因此,在源極電極407a與汲極電極407b之間氧化物半導體膜409具有小厚度的區域。
在第三微影步驟中,使用與源極電極407a及汲極電極407b相同的材料形成的第二端子420餘留在端部中。注意,第二端子420電連接至源極佈線(包含源極電極407a)。
此外,藉由使用以多色調光罩形成的具有多種厚度(舉例而言,二種不同厚度)的區域之光阻掩罩,可以降低光阻掩罩的數目,造成簡化的製程及更低的成本。
接著,移除光阻掩罩,以及,如圖7A所示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或降低壓力下,以電磁波照射氧化物半導體膜409。氣體中的水含量為20ppm或更低是如同所需,較佳地為1ppm或更低,更佳地10ppb或更低。以電磁波照射,使例如濕氣、氫或OH等雜質脫附,以致於形成高度純化的島狀氧化物半導體膜410。熱處理可以與電磁波照射同時執行。注意,為了以電磁波照射氧化物半導體膜409及實施熱處理,可以參考以電磁波照射島狀氧化物 半導體膜404的說明。
根據本發明的實施例,即使未執行使用電磁波照射的高溫熱處理時,仍然能夠在短時間內在較低溫度下執行氧化物半導體中例如水、氫、或OH等雜質的脫附。因此,可以防止包含於源極電極407a及汲極電極407b中的金屬經由例如水、氫、或OH等雜質的脫附之熱處理而進入島狀氧化物半導體膜410中,以及可以防止例如關閉狀態電流等電晶體之特徵劣化。
此外,在本實施例中,以電磁波照射藉由圖型化而形成的島狀氧化物半導膜404。此外,再度以電磁波照射與源極電極407a及汲極電極407b同時形成的島狀氧化物半導體膜409。但是,電磁波照射並非總是需要執行二次。對經由圖型化而形成的島狀氧化物半導體膜404或與源極電極407a及汲極電極407b同時形成的島狀氧化物半導體膜409中的任一者,執行電磁波照射。或者,取代對經由圖型化而形成的島狀氧化物半導體膜404執行的電磁波照射,在藉由圖型化形成島狀氧化物半導體膜404之前,對氧化物半導體膜403執行電磁波照射。又或者,除了二電磁波照射處理之外,還對氧化物半導體膜403執行電磁波照射。再或者,僅對氧化物半導體膜403執行電磁波照射。
延著圖7A中的虛線C1-C2及D1-D2取得的剖面視圖分別對應於延著圖9中所示的平面視圖中的虛線C1-C2及D1-D2取得的剖面視圖。
接著,如圖7B所示,形成遮蓋閘極絕緣層402的氧化物絕緣膜411、氧化物半導體膜410、源極電極407a和汲極電極407b。藉由PCVD法,使用氧氮化矽膜,形成氧化物絕緣膜411。當作為氧化物絕緣膜411的氧氮化矽膜形成為接觸設於源極電極407a和汲極電極407b之間的氧化物半導體膜410的曝露區域時,即使因為電磁波照射或是與電磁波照射同時執行的熱處理而在氧化物半導體膜410中發生氧空位,氧仍然供應至氧化物半導體膜410。因此,可以在與氧化物絕緣膜411接觸的部份氧化物半導體膜410中減少作為施子的氧空位,因此,可以滿足化學計量比例。結果,可以將氧化物半導體膜410製成本質半導體膜或是實質上本質的半導體膜,以致於可以形成氧化物半導體膜412。因此,可以增進電晶體的電特性以及可以抑制其電特性變異。
接著,在形成氧化物絕緣膜411之後,執行熱處理。在等於或高於150℃且低於350℃的溫度下,在空氣氛圍或氮氣氛圍下,執行熱處理。藉由熱處理,氧化物半導體膜412與氧化物絕緣膜411相接觸下被加熱。此外,氧化物半導膜412的電阻增加。因此,可以增進電晶體的電特性以及可以降低其電特性的差異。對於何時執行此熱處理(較佳地,在等於或高於150℃且低於350℃的溫度下)並無特別限制,只要在形成保護絕緣膜411之後即可。當此熱處理也作為另一步驟中的熱處理時,舉例而言,形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處 理,可以防止步驟數目增加。
經由上述步驟,可以製造電晶體413。
接著,以下述方式執行第四微影步驟:形成光阻掩罩以及蝕刻保護絕緣膜411和閘極絕緣膜402,以致於形成抵達汲極電極407b、第一端子421、及第二端子420的接觸孔。接著,移除光阻掩罩,然後形成透明導電膜。藉由濺射法、真空蒸鍍法、等等,以氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2,縮寫為ITO)、或類似者形成透明導電膜。以氫氯酸為基礎的溶液,蝕刻此材料。但是,特別是在蝕刻ITO時,由於容易產生餘留物,所以,可以使用氧化銦-氧化鋅(In2O3-ZnO)以增進蝕刻處理能力。此外,在熱處理用於降低透明導電膜的電阻之情形中,熱處理可以作為用於增加半導體膜412的電阻,造成電晶體的電特性增進及降低其電特性差異。
接著,以下述方式執行第五微影步驟:形成光阻掩罩,以及,藉由蝕刻,移除透明導電膜的不需要部份,以致於形成連接至汲極電極407b的像素電極414、連接至第一端子421的透明導電膜415、以及連接至第二端子420的透明導電膜416。
透明導電膜415和416作為連接至FPC的電極或佈線。形成於第一端子421上的透明導電膜415是作為閘極佈線的輸入端子。形成於第二端子420上的透明導電膜416是作為源極佈線的輸入端子之連接端子電極。
在第五微影步驟中,以電容器佈線408及像素電極 414形成儲存電容器,其中,使用閘極絕緣膜402及氧化物絕緣膜411為介電質。
圖7C顯示光阻掩罩移除後的剖面視圖。延著圖7C中的虛線C1-C2及D1-D2取得的剖面視圖分別對應於延著圖10中所示的虛線C1-C2及D1-D2取得的剖面視圖。
經由這五個微影步驟,使用五個光罩,可以完成包含電晶體413之像素電晶體部份及儲存電容器,電晶體413是具有交錯結構的底部閘極電晶體。藉由在以矩陣狀配置像素之像素部份中的每一像素中配置電晶體及儲存電容器,可以取得用於製造主動矩陣顯示裝置的複數個基底之一。在本說明書中,為方便起見,此基底稱為主動矩陣基底。
在製造主動矩陣液晶顯示裝置的情形中,主動矩陣基底及設有對立電極的對立基底彼此固定而以液晶層夾於其間。
或者,以與相鄰像素的閘極佈線重疊之像素電極形成儲存電容器,而以氧化物絕緣膜及閘極絕緣膜介於其間,而不用設置電容器佈線。
在主動矩陣液晶顯示裝置中,驅動以矩陣配置的像素電極,以致於在顯示幕上形成顯示圖案。具體而言,電壓施加至選取的像素電極與對應於像素電極的對立電極之間,以致於液晶層因產生於設置在像素電極與對立電極之間的電場而被光學地調變,且此光學調變被觀視者視為顯示圖案。
在顯示移動影像時,液晶顯示裝置具有因液晶分子本身的長響應時間而造成後像或移動影像模糊之問題。為了增進液晶顯示裝置的移動影像特徵,有稱為黑插入的驅動技術,藉由此技術,每隔一格週期於整個顯示幕上顯示黑色影像。
或者,可以使用稱為雙格速率驅動的驅動技術,其中,格頻率是一般格頻率(60Hz)的1.5倍或更多,較佳地為2倍或更多,因而增進移動影像特徵。
此外,為了增進液晶顯示裝置的移動影像特徵,有另一驅動方法,其中,使用包含眾多發光二極體(LED)或眾多EL光源的表面光源作為背照光,且於一格週期中以脈衝方式獨立地驅動包含於表面光源中的每一光源。關於表面光源,可以使用三或更多種LED,以及,可以使用發射白光的LED。由於可以控制眾多LED,所以,LED的發光時序可以與液晶層被光學地調變之時序同步。根據本驅動方法,可以部份地關閉LED;因此,特別是在顯示具有大部份為黑色顯示的影像之情形中,可以取得降低耗電的效果。
藉由結合這些驅動技術,相較於習知的液晶顯示裝置的驅動技術,可以增進例如移動影像特徵等液晶顯示裝置之顯示特徵。
本說明書中揭示的n通道電晶體包含用於通道形成區的氧化物半導體膜以及具有優良的動態特徵;因此,其可以與這些驅動技術相結合。
在製造發光顯示裝置時,在某些情形中,包含有機樹脂膜的分隔壁設在有機發光元件之間。在該情形中,對有機樹脂層執行的熱處理也可以作為用於增進電晶體的電特性及降低其電特性差異。
以氧化物半導體用於薄膜電晶體也導致製造成本降低。特別地,藉由電磁波照射,降低例如濕氣、氫、或OH等雜質以及增加氧化物半導體膜的純度。因此,不使用超純的氧化物半導體靶材或沈積室中露點降低的特定濺射設備,即可製造包含具有優良電特性之高度可靠的電晶體之半導體裝置。
由於通道形成區中的半導體膜是電阻增加的區域,因此,可以穩定薄膜電晶體的電特性以及可以防止關閉電流增加等等。因此,可以提供包含具有有利電特性之高度可靠的電晶體之半導體裝置。
本實施例可以與其它實施例中所述的任何結構適當地結合實施。
(實施例4)
在本實施例中,說明半導體裝置的製造方法,所述半導體裝置包含的電晶體之結構不同於實施例1中所述的電晶體112及實施例2中所述的電晶體212之結構。注意,以類似於實施例1的方式,形成與實施例1中相同的部份或是具有與實施例1類似功能的部份,以及,省略其重複部份。
將參考圖11A至11D及圖12,說明半導體裝置的製造方法。
如圖11A所示,閘極電極301設置於具有絕緣表面的基底300上。作為基部膜的絕緣膜可以設於基底300與閘極電極301之間。關於閘極電極301的材料及結構之細節,可以參考實施例1中的閘極電極101的材料及結構之說明。使用防止雜質元素從基底300擴散的一或更多絕緣膜,將絕緣膜形成為具有單層或堆疊層,具體而言,絕緣膜可為氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜。
接著,閘極絕緣膜303形成於閘極電極301上。藉由電漿CVD法、濺射法等,以選自氧化矽膜、氮化矽膜、氧氮化矽膜、及氮氧化矽膜之單層或堆疊層,形成閘極絕緣膜303。舉例而言,藉由電漿CVD法,使用包含矽烷(舉例而言,矽甲烷)、氧、及氮的沈積氣體,形成氧氮化矽膜。
接著,在閘極絕緣膜303上形成氧化物半導體膜。然後,藉由蝕刻等,將氧化物半導體膜處理(圖型化)成所需形狀,以致於形成島狀氧化物半導體膜304(第一氧化物半導體膜)。
使用實施例1中所述的具有半導體特徵之氧化物材料,形成用於形成通道形成區的氧化物半導體膜。在稀有氣體(舉例而言,氬)氛圍、氧氛圍、或包含稀有氣體(舉例而言,氬)及氧的氛圍下,藉由濺射法,形成氧化 物半導體膜。注意,在藉由濺射法形成氧化物半導體膜之前,藉由逆濺射,較佳地移除附著至閘極絕緣膜303的表面上的灰塵,在逆濺射中,導入氬氣及產生電漿。
接著,如圖11B示,在惰性氣體(舉例而言,氮、氦、氖、或氬)氛圍、氧氛圍、超乾空氣氛圍、或降低壓力下,以例如微波或高頻等電磁波照射島狀氧化物半導體膜304,以致於使濕氣、氫、OH、或類似者脫附,因而形成高度純化的島狀氧化物半導體膜305(第二氧化物半導體膜)。氣體中的水含量為20ppm或更低是合乎所需,較佳地為1ppm或更低,更佳地10ppb或更低。可以與電磁波照射同時對島狀氧化物半導體膜304執行熱處理。
對氧化物半導體膜304執行的電磁波照射及熱處理之細節可以參考實施例1中對氧化物半導體膜104執行的電磁波照射及熱處理的說明。
在包含藉由濕氣、氫、OH、等等的脫附而高度純化之氧化物半導體作為通道形成區的電晶體中,可以抑制例如臨界電壓變異等導因於雜質之電晶體特徵劣化,因而可以取得高可靠度。
注意,雖然在本實施例中,以電磁波照射經由圖型化形成的島狀氧化物半導體膜304,但是,可以不在圖型化之後而是在圖型化之前,對氧化物半導體膜執行電磁波照射。或者,在圖型化之前及之後,執行電磁波照射。
接著,於島狀氧化物半導體膜305上形成通道保護膜313以與稍後作為通道形成區的部份島狀氧化物半導體膜 305重疊。通道保護膜313可以防止稍後作為通道形成區的部份島狀氧化物半導體膜305在往後的步驟中受損(舉例而言,因蝕刻時蝕刻劑或電漿而減少厚度)。因此,可以增進電晶體的可靠度。
使用包含氧的無機材料(例如氧化矽、氧氮化矽、或氮氧化矽),形成通道保護膜313。藉由例如電漿CVD法或熱CVD法、或濺射法等汽相沈積法,形成通道保護膜313。在形成通道保護膜313之後,藉由蝕刻,處理其形狀。此處,以下述方式形成通道保護膜313:藉由濺射法,形成氧化矽膜,以及,使用微影術形成的掩罩,藉由蝕刻,處理通道保護膜313。
此外,在電磁波照射之後,也可以連續地形成作為通道保護膜313的氧化物絕緣膜,而不用曝露至空氣。未曝露至空氣之連續膜形成能夠取得未受大氣成份或例如水、碳氫化合物等漂浮於空氣中的雜質元素污染之堆疊層之間的每一介面。因此,可以降低電晶體的特徵變異。
當以濺射法、PCVD法、或類似者,形成與高度純化的氧化物半導體膜305接觸的通道保護膜313(為氧化物絕緣膜)時,即使因為電磁波照射或是與電磁波照射同時執行的熱處理而在氧化物半導體膜305中發生氧空位,氧仍然供應給氧化物半導體膜305。因此,可以在與通道保護膜313接觸的部份氧化物半導體膜305中減少作為施子的氧空位,因此,可以滿足化學計量比例。結果,可以將氧化物半導體膜305製成本質半導體膜或是實質上本質的半 導體膜,以致於可以形成氧化物半導體膜311(第三氧化物半導體膜)。因此,可以增進電晶體的電特性以及可以降低其電特性變異。
接著,在島狀氧化物半導體膜311及通道保護膜313上形成導電膜。然後,藉由蝕刻等,將導電膜處理(圖型化)成所需形狀,以致於如圖11C所示般形成源極電極306及汲極電極307。關於導電膜的材料細節,可以參考實施例1中形成源極電極106及汲極電極107時圖型化的導電膜的材料之說明。
接著,如圖11D所示,以濺射法形成與島狀氧化物半導體膜311接觸的絕緣膜310。絕緣膜310形成為與高度純化的島狀氧化物半導體膜305相接觸且由無機絕緣膜形成,無機絕緣膜包含儘可能少的例如濕氣、氫、及OH等雜質且阻擋這些雜質從外部進入,具體而言,可為氧化矽膜、氮氧化矽膜、或類似者。
在本實施例中,形成300nm厚的氧化矽膜作為絕緣膜310。膜形成時的基底溫度可以高於或等於室溫且低於或等於300℃,在本實施例中設為100℃。
圖12是本實施例中製造的電晶體312的俯視圖。圖11E是延著圖12中的虛線B1-B2取得的剖面視圖。電晶體312包含閘極電極301、閘極電極301上的閘極絕緣膜303、閘極絕緣膜303上的氧化物半導體膜311、氧化物半導體膜311上的通道保護膜313、以及氧化物半導體膜311及通道保護膜313上的源極電極306及汲極電極 307。
此外,在形成絕緣膜310之後,在氮氣氛圍或空氣氛圍(在空氣中)下,電晶體312接受熱處理(較佳地,在等於或高於150℃且低於350℃之溫度下)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理一小時。藉由熱處理,在與通道保護膜313接觸下,將氧化物半導體膜311加熱。因此,可以降低電晶體312的電特性差異。對於何時執行此熱處理(較佳地,在等於或高於150℃且低於350℃之溫度下)並無特別限定,只要在形成通道保護膜313之後執行即可。當此熱處理也作為另一步驟中的熱處理時,舉例而言,形成樹脂膜時的熱處理或是用於降低透明導電膜的電阻之熱處理,可以防止步驟數目增加。
注意,連續地執行形成島狀氧化物半導體膜304的步驟、以電磁波照射島狀氧化物半導體膜304而形成島狀氧化物半導體膜305的步驟、以及形成與氧化物半導體膜311接觸的通道保護膜313之步驟(也稱為連續處理或原地製程),而不會曝露至空氣,因此,可以進一步降低最終形成的包含於氧化物半導體膜311中的例如濕氣、氫、或OH等雜質。結果,可以更增進電晶體312的可靠度。
本實施例可以與任何其它實施例自由地組合。
(實施例5)
在本實施例中,說明根據本發明的半導體裝置的製造方法而形成之電晶體結構,其結構與實施例1至4部份不 同。
首先,說明圖13A中所示的電晶體結構及其製造方法。
在實施例1中,在形成島狀氧化物半導體膜105之後,作為電晶體的源極區和汲極區(也稱為n+層或緩衝層)之第二氧化物半導體膜形成於氧化物半導體膜105上,然後,於第二氧化物半導體膜上形成導電膜。
然後,經由蝕刻步驟,選擇性地蝕刻第二氧化物半導體膜及導電膜,以使用第二氧化物半導體膜形成源極區120a和汲極區120b(也稱為n+層或緩衝層)、以及使用導電膜形成源極電極121a和汲極電極121b。使用In-Ga-Zn-O為基礎的非單晶膜作為源極區120a和汲極區120b。注意,經由蝕刻步驟,蝕刻未與源極區120a和汲極區120b重疊的曝露之部份島狀氧化物半導體膜105,因而形成具有溝槽(凹部)的氧化物半導體膜。
接著,以濺射法或PCVD法來形成與具有溝槽的氧化物半導體膜接觸的氧化矽膜,作為氧化物絕緣膜123。使用包含儘可能少的例如濕氣、氫離子、及OH-等雜質之無機絕緣膜以及阻擋這些雜質從外部進入之無機絕緣膜(具體而言,氧化矽膜或氮氧化矽膜),以形成與具有溝槽的氧化物半導膜相接觸的氧化物絕緣膜123。
當以濺射法、PCVD法等來形成接觸具有溝槽的氧化物半導體膜之氧化物絕緣膜123時,即使因電磁波照射或與電磁波照射同時執行的熱處理而在具有溝槽的氧化物半 導體膜中發生氧空位,氧仍然供應給具有溝槽的氧化物半導體膜。因此,可以在與氧化物絕緣膜123接觸之部份氧化物半導體膜中降低作為施子的氧空位,並因而可以滿足化學計量比例。結果,可以將具有溝槽的氧化物半導體膜製成本質半導體膜或是實質上本質的半導體膜,以致於,可以形成氧化物半導體膜122。因此,圖13A中所示的電晶體的電特性可以增進以及可以降低其電特性變異。
此外,源極區120a設於氧化物半導體膜122與源極電極121a之間,以及,汲極區120b設於氧化物半導體膜122與汲極電極121b之間。使用具有n型導電率的氧化物半導體膜作為源極區120a和汲極區120b。
此外,較佳的是作為電晶體的源極區120a和汲極區120b之第二氧化物半導體膜比作為通道形成區的第一氧化物半導體膜還薄且具有較高的導電率。
此外,在某些情形中,作為通道形成區的第一氧化物半導體膜具有非晶結構,以及,作為源極區120a和汲極區120b的第二氧化物半導體膜包含非晶結構的晶粒(奈米晶體)。作為源極區120a和汲極區120b之第二氧化物半導體膜中的晶粒(奈米晶體)具有1nm至10nm(典型地約2nm至4nm)的直徑。
此外,在形成氧化物絕緣膜123之後,電晶體可接受氮氛圍或空氣氛圍(在空氣中)下的熱處理(在等於或高於150℃且低於350℃的溫度下)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理1小時。藉由熱處理,氧化物 半導體膜122在與氧化物絕緣膜123接觸的條件下被加熱。因此,電晶體的電特性變異可以降低。
接著,說明圖13B中所示的電晶體結構及其製造方法。
在實施例1中形成圖型化之前的氧化物半導體膜之後,作為電晶體的源極區和汲極區(也稱為n+層或緩衝層)之第二氧化物半導體膜形成於氧化物半導體膜之上。使用In-Ga-Zn-O為基礎的非單晶膜作為第二氧化物半導體膜。
然後,蝕刻圖型化之前的氧化物半導體膜、及第二氧化物半導體膜,以及,分別使用圖型化之前的氧化物半導體膜及第二氧化物半導體膜,形成作為通道形成區的第一島狀氧化物半導體膜以及第二島狀氧化物半導體膜。
然後,第一島狀氧化物半導體膜及第二島狀氧化物半導體膜受電磁波照射或接受與電磁波照射結合的熱處理,以致於例如濕氣、氫、或OH等雜質可以從第一島狀氧化物半導體膜及第二島狀氧化物半導體膜脫附。
然後,在第一島狀氧化物半導體膜及第二島狀氧化物半導體膜上形成導電膜,以及,選擇性地蝕刻導電膜,以使用第二島狀氧化物半導體膜形成源極區130a和汲極區130b(也稱為n+層或緩衝層)、以及使用導電膜形成源極電極131a和汲極電極131b。注意,經由蝕刻步驟,蝕刻未與源極區130a和汲極區130b重疊的曝露之部份第一島狀氧化物半導體膜,因而形成具有溝槽(凹部)的氧化物半 導體膜。
接著,以濺射法或PCVD法來形成與具有溝槽的氧化物半導體膜接觸的氧化矽膜,作為氧化物絕緣膜133。使用包含儘可能少的例如濕氣、氫離子、及OH等雜質之無機絕緣膜以及阻擋這些雜質從外部進入之無機絕緣膜(具體而言,氧化矽膜或氮氧化矽膜),以形成與具有溝槽的氧化物半導膜相接觸的氧化物絕緣膜133。
當以濺射法、PCVD法等來形成接觸具有溝槽的氧化物半導體膜之氧化物絕緣膜133時,即使因電磁波照射或與電磁波照射同時執行的熱處理而在具有溝槽的氧化物半導體膜中發生氧空位,氧仍然供應給具有溝槽的氧化物半導體膜。因此,可以在與氧化物絕緣膜133接觸之部份氧化物半導體膜中降低作為施子的氧空位,並因而可以滿足化學計量比例。結果,可以將具有溝槽的氧化物半導體膜製成本質半導體膜或是實質上本質的半導體膜,以致於可以形成氧化物半導體膜132。因此,圖13B中所示的電晶體的電特性可以增進以及其電特性變異可以降低。
此外,源極區130a設置在氧化物半導體膜132與源極電極131a之間,以及,汲極區130b設置在氧化物半導體膜132與汲極電極131b之間。關於源極區130a和汲極區130b,使用具有n型導電率的氧化物半導體膜。
此外,較佳的是作為電晶體的源極區130a和汲極區130b之第二氧化物半導體膜比作為通道形成區的第一氧化物半導體膜還薄且具有較高的導電率。
此外,在某些情形中,作為通道形成區的第一氧化物半導體膜具有非晶結構,以及,作為源極區130a和汲極區130b的第二氧化物半導體膜包含非晶結構的晶粒(奈米晶體)。作為源極區130a和汲極區130b之第二氧化物半導體膜中的晶粒(奈米晶體)具有1nm至10nm(典型地約2nm至4nm)的直徑。
此外,在形成氧化物絕緣膜133之後,電晶體接受氮氛圍或空氣氛圍(在空氣中)下的熱處理(較佳地等於或高於150℃且低於350℃的溫度下)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理1小時。藉由熱處理,氧化物半導體膜132在與氧化物絕緣膜133接觸的條件下被加熱。因此,可以降低電晶體的電特性變異。
說明圖13C中所示的電晶體結構及其製造方法。
在實施例1中形成島狀氧化物半導體膜105之後,在與之後作為通道形成區的部份重疊之部份島狀氧化物半導體膜105之上形成通道保護膜145。使用包含氧的無機材料(例如氧化矽或氮氧化矽),形成通道保護膜145。當以濺射法、PCVD法等來形成接觸高度純化的氧化物半導體膜105之通道保護膜145(為氧化物絕緣膜)時,即使因電磁波照射或與電磁波照射同時執行的熱處理而在氧化物半導體膜105中發生氧空位,氧仍然供應給氧化物半導體膜105。因此,可以在與通道保護膜145接觸的部份氧化物半導體膜105中降低作為施子的氧空位,並因而可以滿足化學計量比例。結果,可以將氧化物半導體膜105製成 本質半導體膜或是實質上本質的半導體膜,以致於可以形成氧化物半導體膜142。因此,電晶體的電特性可以增進以及其電特性變異可以降低。
接著,作為電晶體的源極區和汲極區(也稱為n+層或緩衝層)之第二氧化物半導體膜形成於氧化物半導體膜142上,然後,於第二氧化物半導體膜上形成導電膜。
然後,經由蝕刻步驟,選擇性地蝕刻第二氧化物半導體膜及導電膜,以使用第二氧化物半導體膜形成源極區140a和汲極區140b(也稱為n+層或緩衝層)、以及使用導電膜形成源極電極141a和汲極電極141b。使用In-Ga-Zn-O為基礎的非單晶膜作為源極區140a和汲極區140b。形成源極區140a、汲極區140b、源極電極141a、和汲極電極141b,因而完成圖13C中所示的電晶體。
接著,以濺射法或PCVD法,以形成絕緣膜143而遮蓋源極區140a、汲極區140b、源極電極141a、汲極電極141b、以及通道保護膜145。使用包含儘可能少的例如濕氣、氫離子、及OH等雜質以及阻擋這些雜質從外部進入之無機絕緣膜(具體而言,氧化矽膜或氮氧化矽膜),以形成絕緣膜143。
此外,源極區140a設置在氧化物半導體膜142與源極電極141a之間,以及,汲極區140b設置在氧化物半導體膜142與汲極電極141b之間。關於源極區140a和汲極區140b,使用具有n型導電率的氧化物半導體膜。
此外,較佳的是作為電晶體的源極區140a和汲極區 140b之第二氧化物半導體膜比作為通道形成區的第一氧化物半導體膜還薄且具有較高的導電率。
此外,在某些情形中,作為通道形成區的第一氧化物半導體膜具有非晶結構,以及,作為源極區140a和汲極區140b的第二氧化物半導體膜包含非晶結構的晶粒(奈米晶體)。作為源極區140a和汲極區140b之第二氧化物半導體膜中的晶粒(奈米晶體)具有1nm至10nm(典型地約2nm至4nm)的直徑。
此外,在形成氧化物絕緣膜143之後,電晶體接受氮氛圍或空氣氛圍(在空氣中)下的熱處理(較佳地等於或高於150℃且低於350℃的溫度下)。舉例而言,在氮氣氛圍下,在250℃,執行熱處理1小時。藉由熱處理,氧化物半導體膜142在與通道保護膜145接觸的條件下被加熱。因此,可以降低電晶體的電特性變異。
本實施例可以與任何其它實施例自由地組合。
(實施例6)
在本實施例中,說明包含根據本發明的實施例之電晶體作為切換元件的液晶顯示裝置的結構。
圖14顯示舉例說明之本發明的液晶顯示裝置之剖面視圖。圖14中所示的電晶體1401包含形成於絕緣表面上的閘極電極1402、形成至遮蓋閘極電極1402的閘極絕緣膜1403、形成為與閘極電極1402重疊而以閘極絕緣膜1403夾於其間的氧化物半導體膜1404、形成於氧化物半 導體膜1404上作為源極區和汲極區之成對半導體膜1405、形成於成對半導體膜1405之上作為源極電極和汲極電極之成對導電膜1406、及氧化物絕緣膜1407。氧化物絕緣膜1407至少與氧化物半導體膜1404接觸且形成為遮蓋閘極電極1402、閘極絕緣膜1403、氧化物半導體膜1404、成對半導體膜1405、及成對導電膜1406。
絕緣膜1408形成於氧化物絕緣膜1407上。開口設於部份氧化物絕緣膜1407及絕緣膜1408中,像素電極1410形成為接觸開口中的複數個導電膜1406之一。
此外,在絕緣膜1408上形成用於控制液晶元件的胞間隙之間隔器1417。絕緣膜被蝕刻成具有所需形狀,以致於可以形成間隔器1417。藉由將填充物散佈於絕緣膜1408上,也可以控制胞間隙。
然後,在像素電極1410上形成對齊膜1411。舉例而言,藉由使絕緣膜接受摩擦處理,形成對齊膜1411。此外,對立電極1413設置於與像素電極1410相對立的位置,以及,對齊膜1414形成於接近像素電極1410之對立電極1413的側邊上。此外,液晶1415設於像素電極1410與對立電極1413之間由密封劑1416圍繞的區域中。注意,填充物可以混於密封劑1416中。
舉例而言,使用例如銦錫氧化物(ITSO)、銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、或摻雜鎵的氧化鋅(GZO)等透明的導電材料,形成像素電極1410及對立電極1413。注意,本實施例說明以透光導電 膜用於像素電極1410和對立電極1413以製造透射式液晶元件的實施例。但是,本發明不限於此結構。根據本發明的實施例之液晶顯示裝置可為半透射式液晶顯示裝置或反射式液晶顯示裝置。
圖14中所示的液晶顯示裝置設有濾光器、用於防止向錯的屏蔽膜(黑矩陣)、等等。
雖然液在實施例中說明對絞向列(TN)模式的液晶顯示裝置,但是,本發明的電晶體可以用於垂直對齊(VA)模式、光學補償雙折射(OCB)模式、平面中切換(IPS)模式、等等。
在根據本發明的實施例之液晶顯示裝置中,使用具有高遷移率及ON電流的高度可靠度的電晶體;因此,根據本發明的實施例之液晶顯示裝置具有高對比及高觀視性。
本實施例可以與任何其它實施例自由地組合。
(實施例7)
在本實施例中,說明包含用於像素的根據本發明的實施例之電晶體之發光裝置的結構。在本實施例中,參考圖15A至15C,說明用於驅動發光元件的電晶體是n通道型之情形中像素的剖面結構。注意,圖15A至15C顯示第一電極是陰極且第二電極是陽極的情形;但是,第一電極可以是陽極且第二電極可以是陰極。
注意,圖15A至15C均顯示發光裝置,其中,具有實施例1中所述的結構之電晶體用於像素;但是,具有其 它實施例中所述的任何結構之電晶體可以用於發光裝置的像素。
圖15A中顯示電晶體6031是n通道型以及從第一電極6034側取出發光元件6033發射的光之情形中像素的剖面視圖。電晶體6031由絕緣膜6037遮蓋,具有開口的分隔壁6038形成於絕緣膜6037上。在分隔壁6038的開口中,第一電極6034部份地曝露,以及,第一電極6034、電致發光層6035、及第二電極6036順序地堆疊於開口中。
使用可以透光的材料或厚度形成第一電極6034,以具有低功函數的金屬、合金、及導電化合物、其混合物、或類似材料,形成第一電極6034。具體而言,可以使用例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、包含這些金屬的合金(舉例而言,Mg:Ag、Al:Li、或Mg:In)、這些材料的化合物(舉例而言,氟化鈣或氮化鈣)、或是例如Yb或Er等稀土金屬。此外,在設置電子注入層的情形中,也可以使用例如鋁層等另一導電層。然後,第一電極6034形成至厚度使光透射(較佳地,約5nm至30nm)。此外,藉由使用透光氧化物導電材料以形成透光導電層以致於接觸及在厚度使光透射的導電層之上或之下,可以抑制第一電極6034的片電阻。僅使用例如銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、或摻雜鎵的氧化鋅(GZO)等其它透光氧化物導電材料,形成第一像素電極6034。此外,也可使用氧 化鋅(ZnO)以2%至20%混於包含ITO及氧化矽的銦錫氧化物(此後稱為ITSO)中或是包含氧化矽的氧化銦中之混合物。在使用透光氧化物導電材料的情形中,較佳的是在電致發光層6035中設置電子注入層。
以反射及屏蔽光的材料或厚度,形成第二電極6036,以及,使用適於作為陽極的材料,形成第二電極6036。舉例而言,包含氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、銅、銀、鋁、等等之一或更多的單層膜、氮化鈦膜及包含鋁作為主成份的膜之堆疊層、氮化鈦膜、包含鋁作為主成份的膜、及氮化鈦膜的三層結構、或類似者可以用於第二電極6036。
使用單層或複數層,形成電致發光層6035。在使用複數層以形成電致發光層6035的情形中,以載子傳輸特性的觀點而言,這些層可以分類成例如電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層等層。在電致發光層6035包含電洞注入層、電洞傳輸層、電子傳輸層、及電子注入層以及發光層的情形中,電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層依此次序順序地堆疊於第一電極6034上。注意,層間的介面無需是清潔的,且有形成這些層的材料相混合且層間的介面是不乾淨的情形。使用有機為基礎的材料或是無機為基礎的材料,形成每一層。關於有機為基礎的材料,可以使用高度分子重量有機材料、中度分子重量有機材料、及低度分子重量有機材料。注意,高度分子重量材料相當於結構單 元重複數目(聚合程度)約2至20的低聚合物。在電洞注入層與電洞傳輸層之間並無清楚區分,以及,以電洞傳輸特性(電洞遷移率)對於電洞注入層及電洞傳輸層都特別重要的特徵之觀點而言,電洞注入層與電洞傳輸層是相同的。為了方便起見,與陽極接觸的層稱為電洞注入層,與電洞注入層接觸的層稱為電洞傳輸層。對於電子傳輸層及電子注入層,同理可用。與陰極接觸的層稱為電子注入層,與電子注入層接觸的層稱為電子傳輸層。在某些情形中,發光層也作為電子傳輸層,因此,其也稱為發光電子傳輸層。
在圖15A中所示的像素的情形中,如同中空箭頭所示般,可以從第一電極6034取出發光元件6033發射的光。
接著,圖15B中顯示電晶體6041是n通道型以及從第二電極6046側取出發光元件6043發射的光之情形中像素的剖面視圖。電晶體6041由絕緣膜6047遮蓋,具有開口的分隔壁6048形成於絕緣膜6047上。在分隔壁6048的開口中,第一電極6044部份地曝露,以及,第一電極6044、電致發光層6045、及第二電極6046順序地堆疊於開口中。
以反射及屏蔽光的材料及厚度,形成第一電極6044以及,使用具有低功函數的金屬、合金、導電化合物、其混合物、或類似材料,形成第一電極6044。具體而言,可以使用例如Li或Cs等鹼金屬、例如Mg、Ca、或Sr等鹼土金屬、包含這些金屬的合金(舉例而言,Mg:Ag、 Al:Li、或Mg:In)、這些材料的化合物(舉例而言,氟化鈣或氮化鈣)、或是例如Yb或Er等稀土金屬。此外,在設置電子注入層的情形中,也可以使用例如鋁層等另一導電層。
使用可以透光的材料或厚度形成第二電極6046,以及,使用適於作為陽極的材料,形成第二電極6046。舉例而言,使用例如銦錫氧化物(ITO)、氧化鋅(ZnO)、銦鋅氧化物(IZO)、或摻雜鎵的氧化鋅(GZO)等透光氧化物導電材料,形成第二像素電極6046。此外,氧化鋅(ZnO)以2%至20%混於包含ITO及氧化矽的銦錫氧化物(此後稱為ITSO)中或是包含氧化矽的氧化銦中之混合物也可用於第二電極6046。此外,包含氮化鈦、氮化鋯、鈦、鎢、鎳、鉑、銅、銀、鋁、等等之一或更多的單層膜、氮化鈦膜及包含鋁作為主成份的膜之堆疊層、氮化鈦膜、包含鋁作為主成份的膜、及氮化鈦膜的三層結構、或類似者可以用於第二電極6046。但是,在使用透光氧化物導電材料以外的材料之情形中,第二電極6046形成至使光透射的厚度(較佳地,約5nm至30nm)。
以類似於圖15A的電致發光層6035之方式,形成電致發光層6045。
在圖15B中所示的像素的情形中,如同中空箭頭所示般,可以從第二電極6046側取出發光元件6043發射的光。
接著,圖15C中顯示電晶體6051是n通道型以及從第一電極6054及第二電極6056側取出發光元件6053發射的光之情形中像素的剖面視圖。電晶體6051由絕緣膜6057遮蓋,具有開口的分隔壁6058形成於絕緣膜6057上。在分隔壁6058的開口中,第一電極6054部份地曝露,以及,第一電極6054、電致發光層6055、及第二電極6056順序地堆疊於開口中。
以類似於圖15A的第一電極6034之方式,形成第一電極6054。以類似於圖15B的第一電極6046之方式,形成第二電極6056。以類似於圖15A的電致發光層6035之方式,形成電致發光層6055。
在圖15C顯示的像素的情形中,如中空箭頭所示般,從第一電極6054側及第二電極6056側取出發光元件6053發射的光。
本實施例可以與任何其它實施例適當地結合實施。
(實施例8)
在本實施例中,於下將說明在一基底上形成至少部份驅動電路及要配置於像素部份中的電晶體之實施例。
要配置於像素部份中的電晶體具有根據任何其它實施例中的結構。由於其它實施例中所述的所有電晶體是n通道電晶體,所以,使用n通道電晶體形成的部份驅動電路與像素部份的電晶體形成於相同基底上。
圖16A顯示主動矩陣半導體顯示裝置的方塊圖實施 例。在顯示裝置的基底5300上形成像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304。在像素部5301中,設置複數個從訊號線驅動電路5304延伸的訊號線以及複數個從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的訊號線。注意,均包含顯示元件的像素以矩陣設置在掃描線與訊號線的交會區中。顯示裝置的基底5300經由例如可撓印刷電路(FPC)等連接部而連接至時序控制電路5305(也稱為控制器或控制IC)。
在圖16A中,第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304設置於與像素部5301相同的基底5300上。因此,例如驅動電路等設置於外部之元件的數目等可以降低,導致成本降低。此外,在驅動電路設置於基底5300之外面的情形中,藉由延長佈線,可以降低形成於連接部中的連接數目。因此,可以取得可靠度的增進及產能增加。
舉例而言,時序控制電路5305將第一掃描線驅動電路啟動訊號(GSP1)及掃描線驅動電路時脈訊號(GCLK1)供應給第一掃描線驅動電路5302。此外,舉例而言,時序控制電路5305將第二掃描線驅動電路啟動訊號(GSP2)(也稱為啟動脈衝)及掃描線驅動電路時脈訊號(GCLK2)供應給第二掃描線驅動電路5303。時序控制電路5305將訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCLK)、視頻訊號資料(DATA)(也簡稱為視頻訊號)及佇 鎖訊號(LAT)供應給訊號線驅動電路5304。第一掃描線驅動電路5302及第二掃描線驅動電路5303中之一可以省略。
圖16B顯示一結構,其中,具有低驅動頻率的電路(舉例而言,第一掃描線驅動電路5302及第二掃描線驅動電路5303)形成於與像素部5301相同的基底5300上,而訊號線驅動電路5304形成於與像素部5301不同的基底上。藉由此結構,使用場效遷移率比使用單晶半導體形成的電晶體之場效遷移率還低的電晶體,構成形成於基底5300上的驅動電路。因此,可以增加顯示裝置的尺寸、減少步驟數目、降低成本、及增進產能、等等。
參考圖17A及17B,說明包含n通道電晶體的訊號線驅動電路的結構及操作的實施例。
訊號線驅動電路包含移位暫存器5601及切換電路5602。切換電路5602包含眾多切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N均包含眾多電晶體5603_1至5603_k(k是自然數)。將舉例說明電晶體5603_1至5603_k為n通道電晶體的情形。
將以切換電路5602_1為例,說明訊號線驅動電路的連接關係。電晶體5603_1至5603_k的各別第一端子分別接至對應的佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的各別第二端子分別連接至對應的訊號線S1至Sk。電晶體5603_1至5603_k的閘極連接至移位暫存器5601。
移位暫存器5601具有藉由依序輸出H位準訊號(也稱為H訊號或高電源電位位準)至佈線5605_1至5605_N以及依序選取切換電路5602_1至5602_N之功能。
切換電路5602_1具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的導通(第一端子與第二端子之間的導通)之功能,亦即,控制是否供應佈線5604_1至5604_k的電位給訊號線S1至Sk之功能。因此,切換電路5602_1具有作為選取器的功能。此外,電晶體5603_1至5603_k均具有控制佈線5604_1至5604_k與訊號線S1至Sk之間導通的功能,亦即,供應佈線5604_1至5604_k的電位給訊號線S1至Sk之功能。因此依此方式,電晶體5603_1至5603_k均作為開關。
注意,視頻訊號資料(DATA)輸入至每一佈線5604_1至5604_k。在很多情形中,視頻訊號資料(DATA)是對應於影像資料或影像訊號的類比訊號。
接著,將參考圖17B中的時序圖,說明圖17A中的訊號線驅動器的操作。在圖17B中,顯示訊號Sout_1至Sout_N以及訊號Vdata_1至Vdata_k的實施例。訊號Sout_1至Sout_N是移位暫存器5601的輸出訊號的實施例,以及,訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k的訊號實施例。注意,訊號線驅動電路的一操作週期對應於顯示裝置中的一閘極選取週期。舉例而言,一閘極選取週期被分割成週期T1至TN。週期T1至TN中的每一週期是用於將視頻訊號資料(DATA)寫至屬於被 選取的列之像素的週期。
在週期T1至TN中,移位暫存器5601順序地輸出H位準訊號至佈線5605_1至5605_N。舉例而言,在週期T1中,移位暫存器5601輸出高位準訊號至佈線5605_1。然後,電晶體5603_1至5603_k被開啟,以致於佈線5604_1至5604_k與訊號線S1至Sk導通。此時,Data(S1)至Data(Sk)輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別經由電晶體5603_1至5603_k而輸入至被選取的列中第一至第k行中的像素。因此,在週期T1至TN中,視頻訊號資料(DATA)以k行順序地寫至被選取列中的像素。
以上述方式,將視頻訊號資料(DATA)以眾多行寫至所有的像素,可以降低視頻訊號資料(DATA)的數目或佈線的數目。因此,可以降低對外部電路的連接數目。此外,藉由將視頻訊號以眾多行寫至像素,可以延長寫入時間及防止視頻訊號的寫入短缺。
注意,可以使用任何其它實施例中所述的電晶體之電路作為移位暫存器5601及切換電路5062。在此情形中,在此情形中,所有包含於移位暫存器5601中的電晶體可以形成為僅具有n通道或p通道。
說明掃描線驅動電路的結構。掃描線驅動電路包含移位暫存器。此外,掃描線驅動電路可以視情形而包含位準移位器、緩衝器、等等。在掃描線驅動電路中,當時脈訊號(CLK)及啟動脈衝訊號(SP)輸入至移位暫存器時,產 生選取訊號。所產生的選取訊號由緩衝器緩衝及放大,以及,所造成的訊號供應給對應的掃描線。一線中像素的電晶體的閘極電極連接至掃描線。由於一線中像素的電晶體必須全部一次開啟,所以,使用可以供應大電流的緩衝器。
參考圖18A至18C及圖19A及19B,說明用於部份掃描線驅動電路及/或訊號線驅動電路的移位暫存器之一模式。
參考圖18A至18C及圖19A至19B,說明掃描線驅動電路及/或訊號線驅動電路的移位暫存器。移位暫存器包含第一至第N脈衝輸出電路10_1至10_N(N≧3且為自然數)(請參見圖18A)。第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、以及第四時脈訊號CK4分別從第一佈線11、第二佈線12、第三佈線13、及第四佈線14供應給圖18A中所示的移位暫存器的第一至第N脈衝輸出電路10_1至10_N。此外,啟動脈衝SP1(第一啟動脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。自先前級(稱為先前級訊號OUT(n-1)(2≦n≦N且n為自然數)中的脈衝輸出電路10_n-1輸出之訊號輸入至第二級或其後續級中的第n脈衝輸出電路10_n。此外,來自第三脈衝輸出電路10_3之訊號輸入至第三脈衝輸出電路10_3之前的二個級中的第一脈衝輸出電路10_1。以類似方式,來自第n脈衝輸出電路10_n後的二個級中的脈衝輸出電路10_(n+2)的訊號(也稱為後級訊號OUT(n+2)) 輸入至第二級或後續級中的第n脈衝輸出電路10_n。因此,從每一級中的脈衝輸出電路,輸出要輸入至後級中的脈衝輸出電路及/或脈衝輸出電路之前的二個級之第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))以及要輸入至另一電路等之第二輸出訊號(OUT(1)至OUT(N))。由於後級訊號OUT(n+2)未輸入至移位暫存器中的最後二級中的脈衝輸出電路,所以,舉例而言,如圖18A所示,可以採用第二啟動脈衝SP2及第三啟動脈衝SP3輸入至各別脈衝出電路之結構。
注意,時脈訊號(CK)是以固定間隔重複地變成H位準與L位準(也稱為L訊號或低電源電位位準訊號)的訊號。此處,第一至第四時脈訊號(CK1)至(CK4)依序偏移1/4週期。在本實施例中,藉由使用第一至第四時脈訊號(CK1)至(CK4),控制脈衝輸出電路等的驅動。雖然,視訊號輸入的驅動電路而也以GCK或SCK表示時脈訊號,但是,此處使用CK。
第一輸入端21、第二輸入端22、及第三輸入端23電連接至第一至第四佈線11至14中任一者。舉例而言,在圖18A中,第一脈衝輸出電路10_1的第二輸入端21電連接至第一佈線11,第一脈衝輸出電路10_1的第二輸入端22電連接至第二佈線12,以及,第一脈衝輸出電路101的第三輸入端23電連接至第三佈線13。此外,第二脈衝輸出電路10_2的第一輸入端21電連接至第二佈線12,第二脈衝輸出電路10_2的第二輸入端22電連接至第三佈 線13,以及,第二脈衝輸出電路10_2的第三輸入端23電連接至第四佈線14。
第一至第N個脈衝輸出電路10_1至10_N均包含第一輸入端21、第二輸入端22、第三輸入端23、第四輸入端24、第五輸入端25、第一輸出端26、及第二輸出端27(請參見圖18B)。第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、啟動脈衝、及後級訊號OUT(3)分別輸入至第一脈衝輸出電路10_1的第一輸入端21、第二輸入端22、第三輸入端23、第四輸入端24、及第五輸入端25。第一輸出訊號OUT(1)(SR)及第二輸出訊號OUT(1)分別從第一輸出端26以及第二輸出端27輸出。
接著,參考圖18C,說明脈衝輸出電路的具體電路結構實施例。
第一脈衝輸出電路10_1包含第一至第十三電晶體31至43(請參見圖18C)。除了上述第一至第五輸入端21至25、第一輸出端26、和第二輸出端27之外,訊號或電源電位也從供應第一高電源電位VDD的電源線51、供應第二高電源電位VCC的電源線52、以及供應第三電源電位VSS的電源線53供應給第一至第十三電晶體31至43。此處,圖18C中電源線的電源電位的具有下述關係:第一電源電位VDD高於或等於第二高電源電位VCC,以及,第二高電源電位VCC高於第三電源電位VSS。第一至第四時脈訊號(CK1)至(CK4)以固定時間間隔重複地變 成H位準訊號及L位準訊號。當時脈訊號在H位準時電位是VDD,以及,當時脈訊號在L位準時電位是VSS。當電源線51的電位VDD高於電源線52的電位VCC時,施加至電晶體的閘極電極之電位可以抑制為低,電晶體的臨界值偏移可以降低及被抑制,而不會影響操作。
在圖18C中,第一電晶體31的第一端電連接至電源線51,第一電晶體31的第二端電連接至第九電晶體39的第一端,第一電晶體31的閘極電極電連接至第四輸入端24。第二電晶體32的第一端電連接至電源線53,第二電晶體32的第二端電連接至第九電晶體39的第一端,第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端電連接至第一輸入端21,第三電晶體33的第二端電連接至第一輸出端26。第四電晶體34的第一端電連接至電源線53,第四電晶體34的第二端電連接至第一輸出端26。第五電晶體35的第一端電連接至電源線53,第五電晶體35的第二端電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極,第五電晶體35的閘極電極電連接至第四輸入端24。第六電晶體36的第一端電連接至電源線52,第六電晶體36的第二端電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極,第六電晶體36的閘極電極電連接至第五輸入端25。第七電晶體37的第一端電連接至電源線52,第七電晶體37的第二端電連接至第八電晶體38的第二端,第七電晶體37的閘極電極電連接至第三輸入端23。第八 電晶體38的第一端電連接至第二電晶體32的閘極電極以及第四電晶體34的閘極電極,第八電晶體38的閘極電極電連接至第二輸入端22。第九電晶體39的第一端電連接至第一電晶體31的第二端及第二電晶體32的第二端,第九電晶體39的第二端電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極,第九電晶體39的閘極電極電連接至電源線52。第十電晶體40的第一端電連接至第一輸入端21,第十電晶體40的第二端電連接至第二輸出端27,以及,第十電晶體40的閘極電極電連接至第九電晶體39的第二端。第十一電晶體41的第一端電連接至電源線53,第十一電晶體41的第二端電連接至第二輸出端27,以及,第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端電連接至電源線53,第十二電晶體42的第二端電連接至第二輸出端27,以及,第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極。第十三電晶體43的第一端電連接至電源線53,第十三電晶體43的第二端電連接至第一輸出端26,以及,第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極。
在圖18C中,第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端的連接點稱為節點A。此外,第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端、第六電晶體36的第二端、第八電晶體38的第一端、及第十一電晶體 41的閘極電極的連接點稱為節點B(請參見圖19A)。
注意,電晶體是具有閘極、汲極和源極等至少三端的元件。電晶體具有位汲極區與源極區之間的通道區,電流流經汲極區、通道區、及源極區。此處,由於電晶體的源極和汲極可以視電晶體的結構、操作條件、等等而互換,所以,難以界定何者為源極或汲極。因此,在某些情形中,作為源極或汲極的區域不稱為源極或汲極。在此情形中,舉例而言,源極和汲極中之一被稱為第一端,而其中另一者被稱為第二端。
圖19B顯示包含眾多圖19A中所示的脈衝輸出電路的移位暫存器之時序圖。在移位暫存器是掃描線驅動電路的情形中,圖19B中的週期61是垂直追溯週期,而週期62是閘極選取週期。
[實例1]
在本實例中,說明根據本發明的實施例之液晶顯示裝置的結構。
圖20顯示本發明的液晶顯示裝置的結構。圖20中所示的液晶顯示裝置設有:液晶面板1601,其中,液晶元件形成於成對基底之間;第一散光板1602;稜鏡片1603;第二散光板1604;導光板1605;反射板1606;光源1607;及電路基底1608。
液晶面板1601、第一散光板1602、稜鏡片1603、第二散光板1604、導光板1605、及反射板1606依此次序堆 疊。光源1607設於導光板1605的端部。液晶面板1601由來自光源1607的光均勻地照射,來自光源1607的光因為第一散光板1602、稜鏡片1603、及第二散光板1604而在導光板1605內部散射。
雖然在本實例中使用第一散光板1602及第二散光板1604,但是,散光板的數目不限於此。散光板的數目可為一或是三或更多。只要散光板設於導光板1605與液晶面板1601之間即可。因此,散光板可以僅設於比稜鏡片1603更接近液晶面板1601之側上,或者可以僅設於比稜鏡片1603更接近導光板1605之側上。
此外,稜鏡片1603的剖面不限於圖20中所示的鋸齒狀。稜鏡片1603b具有可以將來自導光板1605的光聚光於液晶面板1601側上的形狀。
電路基底1608設有產生輸入至液晶面板1601之不同種類的訊號之電路、處理訊號之電路、等等。在圖20中,電路基底1608及液晶面板1601經由可撓印刷電路(FPC)1609而彼此連接。注意,藉由使用玻璃上晶片(COG)法,電路可以連接至液晶面板1601,或者,使用膜上晶片(COF)法,部份電路可以連接至FPC 1609。
圖20顯示一實例,其中,電路基底1608設有控制光源1607的驅動之控制電路,以及,控制電路與光源1607經由FPC 1610而彼此連接。但是,控制電路可以形成於液晶面板1601中;在此情形中,液晶面板1601及光源1607經由FPC等而彼此連接。
雖然,圖20顯示光源1607配置於液晶面板1601的端部之光源1607之邊緣光式光源的實例,但是,本發明的液晶顯示裝置可以是包含直接配置於液晶面板1601之下的光源1607之直接式。
本實例可以與任何其它實施例適當地結合實施。
[實例2]
藉由使用本發明的製造方法,可以形成高度可靠度的電晶體。因此,藉由使用根據本發明的實施例之製造方法,可以提供具有高性能的高度可靠之半導體裝置。
此外,藉由使用本發明的製造方法,可以抑制熱處理溫度;即使使用例如塑膠等抗熱性低於玻璃的抗熱性之可撓合成樹脂,在基底上形成電晶體時,仍然可以形成具有優良特徵的高度可靠之電晶體。因此,藉由使用根據本發明的實施例之製造方法,可以提供高度可靠、重量輕、及可撓之高性能半導體裝置。關於塑膠基底,可以使用下述:以聚對苯二甲酸乙二酯(PET)為典型的聚酯;聚醚碸(PES);聚酸乙二酯(PEN);聚碳酸酯(PC);聚醚醚酮(PEEK);聚碸(PSF);聚醚醯亞胺(PEI);聚芳酯(PAR);聚對苯二甲酸丁二酯(PBT);聚醯乙胺;丙烯腈-丁二烯-苯乙烯樹脂;聚氯乙烯;聚丙烯;聚乙酸乙酯;丙烯酸樹脂膜;或類似者。
包含根據本發明的實施例之製造方法形成的半導體裝置之電子裝置可以用於顯示裝置、膝上型電腦、或設有記 錄媒體的影像再生裝置(典型地,再生例如數位多樣式碟片(DVD)等記錄媒體的內容以及具有用於顯示再生影像的顯示器之裝置)。此外,包含根據本發明的實施例之製造方法形成的半導體裝置之電子裝置可以用於行動電話、可攜式遊戲機、可攜式資訊終端、電子書讀取器、IC卡或包含於RFID中的標籤、攝影機、數位靜態攝影機、護目鏡式顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(舉例而言,汽車音響系統或數位音頻播放器)、或類似者。圖21A至21D均顯示這些電子裝置的具體實施例。
圖21A顯示包含機殼7001、顯示部7002、等等之電子書讀取器。根據本發明的實施例之半導體裝置可以用於顯示部7002、訊號處理電路、等等。藉由在顯示部7002、訊號處理電路等中包含根據本發明的實施例之半導體裝置,可以提供具有高性能的高度可靠的電子書讀取器。此外,藉由使用可撓基底,包含於顯示部7002中的半導體顯示裝置、訊號處理電路等可以具有可撓性。因此,可以提供高度可靠的、可撓的、重量輕、及有用的高性能電子書讀取器。
圖21B顯示包含機殼7011、IC晶片7012、等等之IC卡。根據本發明的實施例之半導體裝置可以用於IC晶片7012。藉由在IC晶片7012中包含根據本發明的實施例之半導體裝置,可以提供具有高性能的高度可靠的IC卡。此外,藉由使用可撓基底,IC晶片7012可以具有可撓 性。因此,可以提供高度可靠的重量輕之IC卡。雖然圖21B顯示接觸式IC卡的實施例,但是,根據本發明的實施例之半導體裝置可以用於具有天線之非接觸式IC卡。
圖21C顯示包含機殼7021、顯示部7022、等等之顯示裝置。根據本發明的實施例之半導體裝置可以用於顯示部7022、訊號處理電路、等等。藉由在顯示部7022、訊號處理電路等中包含根據本發明的實施例之半導體裝置,可以提供具有高性能的高度可靠的顯示裝置。此外,藉由使用可撓基底,包含於顯示部7022中的半導體顯示裝置、訊號處理電路等可以具有可撓性。因此,可以提供高度可靠的、可撓的、重量輕的高性能顯示裝置。因此,如圖21C所示,可以使用固定於織物等之顯示裝置,半導體裝置的應用範圍大幅地增大。
圖21D顯示包含機殼7301、機殼7302、顯示部7303、顯示部7304、麥克風7305、揚音器7306、操作鍵7307、操作筆7308等等之可攜式遊戲機。根據本發明的實施例之半導體裝置可以用於顯示部7303、顯示部7304、訊號處理電路、等等。藉由在顯示部7303、顯示部7304、訊號處理電路等中包含根據本發明的實施例之半導體裝置,可以提供具有更高性能應用的高度可靠的可攜式遊戲機。雖然圖21D中所示的可攜式遊戲機具有二個顯示部7303及7304,但是,包含於可攜式遊戲機中的顯示部的數目不限於此。
本申請案根據2009年7月17日向日本專利局申請之 日本專利申請序號2009-168650,其整體內容於此一併列入參考。
105‧‧‧島狀氧化物半導體膜

Claims (13)

  1. 一種半導體裝置的製造方法,包括下述步驟:在基底上以濺射法形成氧化物半導體層;以及以微波照射該氧化物半導體層,以降低該氧化物半導體層中的氫濃度。
  2. 如申請專利範圍第1項之方法,其中,該氧化物半導體層包括In、Ga、Zn及O。
  3. 如申請專利範圍第1項之方法,其中,在該照射步驟後,該氧化物半導體層中的該氫濃度為5×1019/cm3或更低。
  4. 一種半導體裝置的製造方法,包括下述步驟:在基底上以濺射法形成氧化物半導體層;將該基底置於處理室中;供應氣體至該處理室;以及在該處理室中由供應微波至該氣體而處理該氧化物半導體層,以降低該氧化物半導體層中的氫濃度,其中,該氣體由該微波成為電漿。
  5. 如申請專利範圍第4項之方法,其中,該氧化物半導體層包括In、Ga、Zn及O。
  6. 如申請專利範圍第4項之方法,其中,在該處理步驟後,該氧化物半導體層中的該氫濃度為5×1019/cm3或更低。
  7. 一種半導體裝置的製造方法,包括下述步驟:在基底上形成氧化物半導體層; 形成源極電極和汲極電極,其中該氧化物半導體層的部分曝露於該源極電極和該汲極電極之間;以及在形成該源極電極和該汲極電極後,以微波照射該氧化物半導體層,以降低該氧化物半導體層中的氫濃度。
  8. 如申請專利範圍第7項之方法,其中,該氧化物半導體層包括In、Ga、Zn及O。
  9. 如申請專利範圍第7項之方法,其中,在該照射步驟後,該氧化物半導體層中的該氫濃度為5×1019/cm3或更低。
  10. 如申請專利範圍第1項之方法,其中,在惰性氣體氛圍下以微波照射該氧化物半導體層。
  11. 如申請專利範圍第4項之方法,其中,該氣體為惰性氣體。
  12. 如申請專利範圍第7項之方法,其中,在惰性氣體氛圍下以微波照射該氧化物半導體層。
  13. 如申請專利範圍第7項之方法,其中,該氧化物半導體層係以濺射法來形成。
TW104141711A 2009-07-17 2010-06-29 半導體裝置的製造方法 TWI605523B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168650 2009-07-17

Publications (2)

Publication Number Publication Date
TW201611129A TW201611129A (zh) 2016-03-16
TWI605523B true TWI605523B (zh) 2017-11-11

Family

ID=43449292

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099121255A TWI524427B (zh) 2009-07-17 2010-06-29 半導體裝置的製造方法
TW104141711A TWI605523B (zh) 2009-07-17 2010-06-29 半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099121255A TWI524427B (zh) 2009-07-17 2010-06-29 半導體裝置的製造方法

Country Status (4)

Country Link
US (3) US8241949B2 (zh)
JP (8) JP5618661B2 (zh)
TW (2) TWI524427B (zh)
WO (1) WO2011007682A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI621184B (zh) 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012121265A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US9142320B2 (en) * 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP5933895B2 (ja) * 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR102141977B1 (ko) * 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI508191B (zh) * 2013-03-21 2015-11-11 Univ Nat Chiao Tung 半導體元件製造方法
JP6134274B2 (ja) 2014-02-17 2017-05-24 株式会社東芝 半導体製造装置および半導体装置の製造方法
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR102316679B1 (ko) * 2014-08-19 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI560781B (en) * 2014-09-10 2016-12-01 Au Optronics Corp Method for fabricating thin film transistor and apparatus thereof
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
WO2020049425A1 (ja) 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2020070580A1 (ja) 2018-10-05 2020-04-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN112652539B (zh) * 2020-12-29 2022-06-10 光华临港工程应用技术研发(上海)有限公司 用于氧化镓材料的微波退火改性方法

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160127A (ja) * 1984-01-30 1985-08-21 Nec Corp 半導体基板の乾燥方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3859744B2 (ja) 1995-05-19 2006-12-20 株式会社半導体エネルギー研究所 半導体装置及びアクティブマトリクス型表示装置の作製方法
US5963823A (en) 1995-05-19 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film semiconductor device
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3220645B2 (ja) 1996-09-06 2001-10-22 富士通株式会社 半導体装置の製造方法
JPH1041515A (ja) 1996-07-26 1998-02-13 Toshiba Corp 薄膜トランジスタの製造方法及びアクティブマトリクス型液晶表示装置の製造方法
JPH11354067A (ja) * 1998-06-11 1999-12-24 Nissin Electric Co Ltd 酸素負イオンビーム注入方法及び注入装置
JP4519954B2 (ja) * 1998-07-07 2010-08-04 大陽日酸株式会社 高清浄乾燥空気と乾燥空気の製造方法及び装置
WO2000001467A1 (fr) 1998-07-07 2000-01-13 Nippon Sanso Corporation Procede et dispositif permettant de produire de l'air sec tres pur
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3292240B2 (ja) * 1998-10-21 2002-06-17 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001168029A (ja) * 1999-12-10 2001-06-22 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001345450A (ja) 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd 薄膜半導体素子の製造方法
JP2002058995A (ja) 2000-08-21 2002-02-26 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ処理方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
CN100347333C (zh) * 2001-10-02 2007-11-07 Toto株式会社 金属氧化物薄膜及其制造方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004015034A (ja) 2002-06-12 2004-01-15 Handotai Process Kenkyusho:Kk 成膜方法、成膜装置及び成膜装置のクリーニング方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004207493A (ja) 2002-12-25 2004-07-22 Mitsubishi Electric Corp 半導体装置、その製造方法および太陽電池
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006120382A (ja) 2004-10-20 2006-05-11 Seiko Epson Corp 有機el装置の製造装置及び方法、並びに電気光学装置及び電子機器
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007258286A (ja) 2006-03-22 2007-10-04 Tokyo Electron Ltd 熱処理装置、熱処理方法及び記憶媒体
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101454892B (zh) 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008251657A (ja) 2007-03-29 2008-10-16 Dainippon Screen Mfg Co Ltd 基板処理装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008306176A (ja) 2007-05-08 2008-12-18 Tokyo Electron Ltd 化合物半導体の熱処理方法及びその装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
US8188468B2 (en) 2007-05-25 2012-05-29 National University Corporation Tohoku University Compound-type thin film, method of forming the same, and electronic device using the same
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
CN101542743B (zh) 2007-07-27 2012-09-05 松下电器产业株式会社 半导体装置的制造方法
JP2009071163A (ja) 2007-09-14 2009-04-02 Tokyo Electron Ltd 半導体製造方法、半導体製造装置および表示装置
JP2009130180A (ja) 2007-11-26 2009-06-11 Sony Corp 電子機器の製造方法および電子機器
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5423396B2 (ja) * 2007-12-20 2014-02-19 コニカミノルタ株式会社 電子デバイスおよび電子デバイスの製造方法
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR101439260B1 (ko) * 2008-07-17 2014-09-11 삼성디스플레이 주식회사 금속 산화물 형광체 제조 방법
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201118956A (en) 2011-06-01
US8241949B2 (en) 2012-08-14
JP5618661B2 (ja) 2014-11-05
JP2020096204A (ja) 2020-06-18
JP7236571B2 (ja) 2023-03-09
JP2011040731A (ja) 2011-02-24
JP2017063208A (ja) 2017-03-30
JP2023054363A (ja) 2023-04-13
JP7016902B2 (ja) 2022-02-07
US8952378B2 (en) 2015-02-10
US10256291B2 (en) 2019-04-09
US20120302004A1 (en) 2012-11-29
WO2011007682A1 (en) 2011-01-20
JP5857103B2 (ja) 2016-02-10
JP2018133576A (ja) 2018-08-23
JP2016086178A (ja) 2016-05-19
TW201611129A (zh) 2016-03-16
JP2022044747A (ja) 2022-03-17
JP6039047B2 (ja) 2016-12-07
US20110014745A1 (en) 2011-01-20
TWI524427B (zh) 2016-03-01
JP2015035607A (ja) 2015-02-19
JP7489509B2 (ja) 2024-05-23
US20150144947A1 (en) 2015-05-28
JP6310038B2 (ja) 2018-04-11

Similar Documents

Publication Publication Date Title
TWI605523B (zh) 半導體裝置的製造方法
JP6731103B2 (ja) 半導体装置
TWI495015B (zh) 半導體裝置和其製造方法
JP5654277B2 (ja) 半導体装置の作製方法
TWI595568B (zh) 半導體裝置之製造方法
JP2020115565A (ja) 半導体装置の作製方法
TWI508288B (zh) 半導體裝置及其製造方法
JP2010166038A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees