JP6378721B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6378721B2
JP6378721B2 JP2016150971A JP2016150971A JP6378721B2 JP 6378721 B2 JP6378721 B2 JP 6378721B2 JP 2016150971 A JP2016150971 A JP 2016150971A JP 2016150971 A JP2016150971 A JP 2016150971A JP 6378721 B2 JP6378721 B2 JP 6378721B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
transistor
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016150971A
Other languages
English (en)
Other versions
JP2016225639A (ja
Inventor
純一 肥塚
純一 肥塚
優一 佐藤
優一 佐藤
普司 大野
普司 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016225639A publication Critical patent/JP2016225639A/ja
Application granted granted Critical
Publication of JP6378721B2 publication Critical patent/JP6378721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置に関する。また、半導体装
置に用いられる酸化物半導体膜に関する。例えば、電源回路に搭載されるパワーデバイス
、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表
示装置に代表される電気光学装置、発光素子を有する発光表示装置などを部品として搭載
した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置
である。
液晶表示装置に代表されるように、ガラス基板などに形成されるトランジスタの多くはア
モルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコ
ンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応する
ことができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガ
ラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表
示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示
されている。
酸化物半導体において、水素の一部はドナーとなり、キャリアである電子を放出する。酸
化物半導体のキャリア濃度が高まると、ゲートに電圧を印加しなくてもトランジスタにチ
ャネルが形成されてしまう。即ち、しきい値電圧がマイナス方向にシフトする。酸化物半
導体の水素を完全に取り除くことは困難であるため、しきい値電圧の制御も困難となる。
特許文献３には、酸化物半導体膜中に水素を添加すると、導電率が４から５桁程度高くな
ることが示されている。また、酸化物半導体膜に接する絶縁膜から酸化物半導体膜に、水
素が拡散していくことが示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００８−１４１１１９号公報
効率よく水素を捕獲できる酸化物半導体膜を提供することを課題の一とする。
酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導
体装置を作製することを課題の一とする。
本発明の一態様は、酸化物半導体膜に微小な空洞を有することを技術的思想とする。
また、酸化物半導体膜を用いたトランジスタにおいて、チャネル領域と隣接する、ソース
領域およびドレイン領域に微小な空洞を有することを技術的思想とする。
酸化物半導体はｎ型の導電性を有することが多く、また酸化物半導体膜中で水素の一部は
ドナーとなりキャリアである電子を放出することが知られている。その結果、酸化物半導
体膜を用いたトランジスタは、しきい値電圧がマイナス方向にシフトしてしまうことがあ
る。そこで、水素がなるべく含まれないように酸化物半導体膜を形成する必要があるが、
微量の水素の混入を抑制することは困難である。
本発明の一態様は、酸化物半導体膜に形成されるソース領域およびドレイン領域に微小な
空洞を設けることによって、酸化物半導体膜のチャネル領域に含まれる水素を微小な空洞
に捕獲させることができる。
微小な空洞は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒
素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１
×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいず
れかをイオン注入またはイオンドーピングすることで設けることができる。
微小な空洞を設けることで、効率よく水素を捕獲できる酸化物半導体膜を提供することが
できる。
チャネル領域に含まれる水素をソース領域およびドレイン領域に捕獲することにより、酸
化物半導体膜を用いるトランジスタに安定した電気的特性を付与し、信頼性の高い半導体
装置を作製することができる。
本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタの一例を示す上面図および断面図。 本発明の一態様に掛かるトランジスタを用いた液晶表示装置の一例を示す回路図。 本発明の一態様に掛かるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気的特性を示す図。 本発明の一態様に掛かるトランジスタを用いた半導体記憶装置の一例を示す回路図および電気的特性を示す図。 本発明の一態様に掛かるトランジスタを用いた半導体記憶装置の一例を示す回路図。 本発明の一態様に掛かるトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様である半導体装置を適用した電子機器の一例を示す斜視図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 本発明の一態様に掛かるトランジスタの作製方法の一例を示す断面図。 ＴＥＭによる断面観察像。 ＴＥＭによる断面観察像。 ＴＥＭによる断面観察像。 ＨＡＡＤＦ−ＳＴＥＭによる断面観察像およびＥＥＬＳによる元素分布。 ＨＡＡＤＦ−ＳＴＥＭによる断面観察像およびＥＥＬＳによる元素分布。 ＨＡＡＤＦ−ＳＴＥＭによる断面観察像およびＥＥＬＳによる元素分布。 ＸＰＳスペクトル。 ＳＩＭＳによる水素および窒素の深さ方向濃度分布。 ＳＩＭＳによる水素および窒素の深さ方向濃度分布。 本発明の一態様である酸化物半導体膜の断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更しうることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
以下に本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、ト
ランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶ
とき他方をソースと呼ぶ。すなわち、電位の高低によって、それらを区別しない。従って
、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、電圧は、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを示
す場合が多い。よって、電圧と電位を言い換えることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては
、物理的な接続部分がなく、配線が延在している場合だけのこともある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である酸化物半導体膜の一例について図３０を用いて
説明する。
図３０は酸化物半導体膜３００６の断面図である。酸化物半導体膜３００６は、微小な空
洞３０１０を有し、微小な空洞３０１０は、窒素、水素および酸素の少なくともいずれか
を含む。
酸化物半導体膜３００６は、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料
、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系の材料や、Ｉｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の
材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉ
ｎ−Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料など
を用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉ
ｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その原子数
比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、
酸化物半導体膜３００６の化学量論比に対し、Ｏを過剰にすると好ましい。Ｏを過剰にす
ることで酸化物半導体膜３００６の酸素欠損に起因するキャリアの生成を抑制することが
できる。
なお、酸化物半導体膜３００６の一例としてＩｎ−Ｚｎ−Ｏ系材料を用いる場合、原子数
比で、Ｉｎ／Ｚｎが０．５〜５０、好ましくはＩｎ／Ｚｎが１〜２０、さらに好ましくは
Ｉｎ／Ｚｎが３〜１５とする。Ｚｎの原子数比を前述の範囲とすることで、トランジスタ
の電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：
Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体膜３００６として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまた
はＧａおよびＣｏなどを用いてもよい。
酸化物半導体膜３００６に設けられた微小な空洞は、周りと比較して低密度であるか、空
隙であり、直径が０．１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上７ｎｍ以下の概略
球形領域、または前述の概略球形領域が複数重なった領域である。直径が１０ｎｍの球形
である微小な空洞は、例えば直径が０．３７５ｎｍの窒素分子、および直径が０．３６４
ｎｍの酸素分子を１個から２００００個程度、直径が０．２９ｎｍの水素分子を１個から
４００００個程度捕獲することが可能となる。酸化物半導体膜３００６において、微小な
空洞が設けられた領域は、微小な空洞が設けられていない領域と比べて低密度となる。
酸化物半導体膜３００６に設けられた微小な空洞中に、窒素、酸素、水素などのガス分子
を捕獲することができる。窒素、酸素、水素などのガス分子をさらに捕獲するためには、
例えば、微小な空洞形成後、２００℃以上７００℃以下、好ましくは３００℃以上６５０
℃以下で加熱処理を行えばよい。
酸化物半導体膜３００６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質
などの状態をとる。
好ましくは、酸化物半導体膜３００６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
なお、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は表面近傍ほど形成されやすい。本発明の一態
様のように、微小な空洞を有する酸化物半導体膜は、膜内部に多くの表面を有するため、
ＣＡＡＣ−ＯＳ膜に見られるような結晶部が得られやすい。
なお、酸化物半導体膜をスパッタリング法、プラズマＣＶＤ法、ＰＬＤ（Ｐｕｌｓｅ Ｌ
ａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）法または蒸着法などを用いて成膜し、その後、イオンを添加することで微小な
空洞３０１０を設けることで、酸化物半導体膜３００６を形成することができる。イオン
の添加は、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１
×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃ
ｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを用いる
。なお、窒素イオンまたは酸素イオンを添加後、水素イオンを添加しても構わない。窒素
イオン、水素イオン、酸素イオンの添加はイオン注入法またはイオンドーピング法を用い
ればよいが、イオンドーピング法を用いると好ましい。例えば、窒素イオンを添加する場
合、イオンドーピング法により、ＮＨＸ（Ｘは自然数）イオンを添加しても構わない。イ
オンドーピング法を用いることで、イオン注入に比べ、時間を短縮することが可能となり
好ましい。
次に、２００℃以上７００℃以下で加熱処理を行うことで、酸化物半導体膜３００６内お
よび酸化物半導体膜３００６外から、微小な空洞３０１０に水素を捕獲させることができ
る。
本実施の形態より、水素を捕獲することが可能な微小な空洞を有する酸化物半導体膜を作
製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置であるトランジスタの一例について図１
を用いて説明する。
図１（Ａ）はトランジスタの上面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一
点鎖線Ｃ−Ｄにおける断面は、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に
示すＣ−Ｄ断面に対応する。
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４
を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にあるチ
ャネル領域１０５、ソース領域１０７ａおよびドレイン領域１０７ｂを有する酸化物半導
体膜１０６と、酸化物半導体膜１０６上にあり酸化物半導体膜１０６と一部が接する一対
の電極１１６と、を有する。なお、酸化物半導体膜１０６上に層間絶縁膜１１８を有する
と、酸化物半導体膜１０６のチャネル領域１０５が露出しないため好ましい。
酸化物半導体膜１０６は、実施の形態１で示した酸化物半導体膜３００６と同様の構成と
すればよい。
ここで、酸化物半導体膜１０６の一部に対し、１×１０１９ｃｍ−３以上１×１０２２ｃ
ｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の
濃度の水素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イ
オンの少なくともいずれかを添加することで、酸化物半導体膜１０６中に微小な空洞を設
ける。なお、選択的にイオンを添加するために、酸化物半導体膜１０６上にレジストマス
クを設けてもよい。
酸化物半導体膜１０６は、水素と結合し、キャリアである電子を生成することがある。そ
のため、微小な空洞中に水素が捕獲されると、微小な空洞近傍の領域のシート抵抗が１×
１０５から１×１０７Ω／ｓｑ程度（好ましくは、１×１０４から１×１０６Ω／ｓｑ程
度）まで下がり、ソース領域１０７ａおよびドレイン領域１０７ｂとなる。また、微小な
空洞の未形成領域は、チャネル領域１０５となる。
このとき、チャネル領域１０５、ならびに酸化物半導体膜１０６と接する膜に含まれる水
素が、ソース領域１０７ａおよびドレイン領域１０７ｂにある微小な空洞に捕獲される。
そのため、チャネル領域１０５や、その近傍の水素濃度を極めて小さくすることが可能と
なり、チャネル領域１０５は高純度化される。
チャネル領域１０５の水素濃度は、５×１０１８ｃｍ−３未満、好ましくは１×１０１８
ｃｍ−３以下、より好ましくは５×１０１７ｃｍ−３以下、さらに好ましくは１×１０１
６ｃｍ−３以下とする。
ここで、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アル
カリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特
に、アルカリ金属のうちナトリウム（Ｎａ）は、酸化物半導体膜に接する絶縁膜中で拡散
してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する
金属と酸素の結合を分断する、または、その結合中に割り込む。その結果、例えば、しき
い値電圧がマイナス方向にシフトすることによるノーマリオン化、電界効果移動度の低下
などの、トランジスタ特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純
物によりもたらされるトランジスタ特性の劣化と、特性のばらつきは、酸化物半導体膜中
の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素濃
度が１×１０１８ｃｍ−３以下、または１×１０１７ｃｍ−３以下である場合には、上記
不純物の濃度を低減することが望ましい。具体的に、Ｎａ濃度の測定値は、５×１０１６
ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃ
ｍ−３以下とするとよい。同様に、リチウム（Ｌｉ）濃度の測定値は、５×１０１５ｃｍ
−３以下、好ましくは１×１０１５ｃｍ−３以下とするとよい。同様に、カリウム（Ｋ）
濃度の測定値は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下とす
るとよい。
以上に示したチャネル領域１０５の形成されるトランジスタは、オフ電流を極めて小さく
できる。例えば、チャネル長が３μｍ、チャネル幅が１μｍのときのトランジスタのオフ
電流は、１×１０−１８Ａ以下、または１×１０−２１Ａ以下、または１×１０−２４Ａ
以下となる。
酸化物半導体膜１０６は、例えば、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上を
含む材料を用いればよい。
酸化物半導体膜１０６は、トランジスタのオフ電流を低減するため、バンドギャップが２
．５ｅＶ以上、好ましくは３．０ｅＶ以上の材料を選択する。ただし、酸化物半導体膜に
代えて、バンドギャップが前述の範囲である半導体性を示す材料を用いても構わない。
ゲート絶縁膜１１２および層間絶縁膜１１８は、窒化シリコン、酸化アルミニウム、酸化
ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを、単層で、または積層して
用いればよい。例えば、プラズマＣＶＤ法およびスパッタリング法などで形成すればよい
。また、ゲート絶縁膜１１２および層間絶縁膜１１８は、加熱処理により酸素を放出する
膜を用いると好ましい。加熱処理により酸素を放出する膜を用いることで、チャネル領域
１０５に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる
。
なお、本実施の形態では、ゲート絶縁膜１１２および層間絶縁膜１１８として、水素を１
×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度で含有する絶縁膜を用いてもよ
い。従来の酸化物半導体膜をチャネル領域に用いたトランジスタでは、酸化物半導体膜の
近傍に含まれる水素濃度を極力小さくする必要性が指摘されてきた。しかしながら、本発
明の一態様を適用することにより、水素は、微小な空洞を設けたソース領域１０７ａおよ
びドレイン領域１０７ｂに捕獲することが可能となる。そのため、ゲート絶縁膜１１２お
よび層間絶縁膜１１８として、水素を高濃度で含む絶縁膜を用いてもよく、同時に、ゲー
ト絶縁膜１１２および層間絶縁膜１１８から供給される水素によって、ソース領域１０７
ａおよびドレイン領域１０７ｂの抵抗を低減することができる。水素を１×１０２０ｃｍ
−３以上３×１０２２ｃｍ−３以下の濃度で含有する絶縁膜は、例えば、プラズマＣＶＤ
法によりシランおよび亜酸化窒素を混合した雰囲気にて成膜することができる。または、
スパッタリング法によりアルゴン、酸素および水素を混合した雰囲気にて成膜することが
できる。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏ
ｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての
酸素の放出量が１．０×１０１８ｃｍ−３以上、または１．０×１０２０ｃｍ−３以上で
あることをいう。
ここで、ＴＤＳ分析にて、酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、測定
したイオン強度の積分値と、標準試料との比により、気体の放出量を計算することができ
る。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に相当する
イオン強度の積分値に対する当該原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求め
ることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸
素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値であ
る。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関して
は、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として
１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いて見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒ
ｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り測定した値である。
ゲート絶縁膜１１２または層間絶縁膜１１８からチャネル領域１０５に酸素が供給される
ことで、チャネル領域１０５とゲート絶縁膜１１２との界面準位密度、およびチャネル領
域１０５と層間絶縁膜１１８との界面準位密度を低減できる。この結果、トランジスタの
動作などに起因して、チャネル領域１０５とゲート絶縁膜１１２との界面、またはチャネ
ル領域１０５と層間絶縁膜１１８との界面にキャリアが捕獲されることを抑制することが
でき、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、チャネル領域１０５の酸素欠損に起因して電荷が生じる場合がある。一般に酸化
物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果
、トランジスタのしきい値電圧がマイナス方向へシフトしてしまう。ゲート絶縁膜１１２
または層間絶縁膜１１８からチャネル領域１０５に酸素が十分に供給されることにより、
しきい値電圧がマイナス方向へシフトする要因である、チャネル領域１０５の酸素欠損を
低減することができる。
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱処理により酸素を放出する膜
を設けることで、チャネル領域１０５とゲート絶縁膜１１２との界面の界面準位密度、ま
たはチャネル領域１０５と層間絶縁膜１１８との界面の界面準位密度、ならびにチャネル
領域１０５の酸素欠損を低減し、チャネル領域１０５とゲート絶縁膜１１２または層間絶
縁膜１１８との界面におけるキャリア捕獲の影響を小さくすることができる。
このように、様々な要因でトランジスタのしきい値電圧がマイナス方向へシフトすること
がある。従って、酸素欠損を低減しつつ、チャネル領域１０５に含まれる水素濃度を低減
させることが好ましい。
基板１００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を
有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基
板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶
半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ
（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、
これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
基板１００として、可とう性基板を用いてもよい。その場合は、可とう性基板上に直接ト
ランジスタを作製すればよい。なお、可とう性基板上にトランジスタを設ける方法として
は、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性
基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジ
スタとの間に剥離層を設けるとよい。
ゲート電極１０４は、単層または積層構造とすればよく、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金か
ら一以上選択し、単層でまたは積層で用いればよい。また、ゲート電極１０４として酸化
物を用いる場合は、５×１０１９ｃｍ−３以上２０ａｔｏｍｉｃ％以下、好ましくは１×
１０２０ｃｍ−３以上７ａｔｏｍｉｃ％以下の窒素を含んでいてもよい。例えば、１×１
０２０ｃｍ−３以上７ａｔｏｍｉｃ％以下の窒素を含み、かつＩｎ、ＧａおよびＺｎを含
む酸化物膜を用いるとよい。酸化物膜をゲート電極１０４に用いる場合、酸化物膜は金属
膜と比べて抵抗が高いため、ゲート電極全体の抵抗を低減するために、シート抵抗が１０
Ω／ｓｑ以下の低抵抗膜を積層して設けると好ましい。なお、単位がｃｍ−３の濃度は二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｍｅｔｒｙ）によって定量化でき、単位がａｔｏｍｉｃ％の濃度はＸ線光電子分光法（
ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析に
よって定量化できる。
なお、図１ではゲート電極１０４が酸化物半導体膜１０６よりも縦、横ともに大きい形状
にすることで酸化物半導体膜１０６の光による劣化、電荷の発生を抑制しているが、これ
に限定されるものではない。例えば、酸化物半導体膜１０６がゲート電極１０４よりも、
上面図において縦、横ともに大きい形状にしても構わない。
一対の電極１１６は、ゲート電極１０４で示した金属膜、金属窒化物膜、金属酸化物膜ま
たは合金膜などを単層でまたは積層で用いればよい。
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置など
でも配線遅延などの発生を低減することができる。一対の電極１１６にＣｕを用いる場合
、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との
積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ
またはＡｌなどを含む膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい
。
次に、図１に示したトランジスタの作製方法について、図１４を用いて説明する。
まず、基板１００上に導電膜をスパッタリング法、蒸着法などで成膜し、加工してゲート
電極１０４を形成する。次に、ゲート電極１０４を覆うゲート絶縁膜１１２を形成する（
図１４（Ａ）参照。）。
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜を成膜し、加工
して酸化物半導体膜１０６を形成する（図１４（Ｂ）参照。）。
次に、酸化物半導体膜１０６上にレジストマスクなどを形成し、酸化物半導体膜１０６の
一部に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１
０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−
３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加する。
該添加により、酸化物半導体膜１０６の一部に微小な空洞を形成することができる。次に
、２００℃以上７００℃以下、好ましくは３００℃以上６５０℃以下で加熱処理を行うこ
とで、微小な空洞に水素を捕獲させ、チャネル領域１０５、ソース領域１０７ａおよびド
レイン領域１０７ｂを形成する（図１４（Ｃ）参照。）。
次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して酸化物半導体膜１０６
と一部が接する一対の電極１１６を形成する。次に、酸化物半導体膜１０６、一対の電極
１１６上に層間絶縁膜１１８を形成してもよい（図１４（Ｄ）参照。）。
以上のように、酸化物半導体膜１０６の一部に添加することで微小な空洞を形成し、加熱
処理によって該微小な空洞に水素が捕獲されると、微小な空洞の形成領域近傍の抵抗が下
がってソース領域１０７ａおよびドレイン領域１０７ｂが形成されると同時にソース領域
１０７ａおよびドレイン領域１０７ｂ以外の酸化物半導体膜１０６の領域から水素が除去
されることとなり、高純度化されたチャネル領域１０５を形成することができる。そのた
め、トランジスタのオフ電流が極めて小さく、安定した電気的特性を有する信頼性の高い
半導体装置を作製することができる。
以上の工程によって、図１に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタとは異なる構造のトランジスタに
ついて説明する。
図２はトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上のゲート電極１０４と、ゲート電極１０４
を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極２１６と、ゲート絶縁
膜１１２を介してゲート電極１０４上にあり、一対の電極２１６と一部が接し、チャネル
領域２０５、ソース領域２０７ａおよびドレイン領域２０７ｂを有する酸化物半導体膜２
０６と、を有する。なお、ゲート絶縁膜１１２、一対の電極２１６および酸化物半導体膜
２０６上の層間絶縁膜２１８を有すると、酸化物半導体膜２０６が露出しないため好まし
い。ここで、一対の電極２１６、酸化物半導体膜２０６および層間絶縁膜２１８は、実施
の形態２で示した一対の電極１１６、酸化物半導体膜１０６および層間絶縁膜１１８を参
照すればよい。
ここで、ソース領域２０７ａおよびドレイン領域２０７ｂは、実施の形態２で示したソー
ス領域１０７ａおよびドレイン領域１０７ｂを参照する。即ち、酸化物半導体膜２０６の
一部に対し、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、
１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０
ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加
することで、酸化物半導体膜２０６中に微小な空洞を設け、該微小な空洞に水素を捕獲す
ることでソース領域２０７ａおよびドレイン領域２０７ｂとする。同時に、ソース領域２
０７ａおよびドレイン領域２０７ｂ以外の酸化物半導体膜２０６の領域から水素が除去さ
れることによって、高純度化されたチャネル領域２０５を形成することができる。
なお、図２ではゲート電極１０４が酸化物半導体膜２０６よりも縦、横ともに大きい形状
にすることで酸化物半導体膜２０６の光による劣化、電荷の発生を抑制しているが、これ
に限定されるものではない。例えば、酸化物半導体膜２０６がゲート電極１０４よりも、
上面図において縦、横ともに大きい形状としても構わない。
次に、図２に示したトランジスタの作製方法について、図１５を用いて説明する。
まず、基板１００上に導電膜をスパッタリング法、蒸着法などで成膜し、加工してゲート
電極１０４を形成する。次に、ゲート電極１０４を覆うゲート絶縁膜１１２を形成する。
次に、ゲート絶縁膜１１２上に導電膜をスパッタリング法、蒸着法などで成膜し、加工し
て一対の電極２１６を形成する（図１５（Ａ）参照。）。
次に、ゲート絶縁膜１１２を介してゲート電極１０４上に酸化物半導体膜を成膜し、加工
して一対の電極２１６と一部が接する酸化物半導体膜２０６を形成する（図１５（Ｂ）参
照。）。
次に、酸化物半導体膜２０６上にレジストマスクなどを形成し、酸化物半導体膜２０６の
一部に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１
０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−
３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加する。
該添加により、酸化物半導体膜２０６の一部に微小な空洞を形成することができる。次に
、２００℃以上７００℃以下、好ましくは３００℃以上６５０℃以下で加熱処理を行うこ
とで、微小な空洞に水素を捕獲させ、チャネル領域２０５、ソース領域２０７ａおよびド
レイン領域２０７ｂを形成する（図１５（Ｃ）参照。）。
次に、酸化物半導体膜２０６、一対の電極２１６上に層間絶縁膜２１８を形成してもよい
（図１５（Ｄ）参照。）。
以上の工程によって、図２に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２および実施の形態３に示したトランジスタとは異なる構
造のトランジスタについて説明する。
図３はトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２
上のチャネル領域３０５、ソース領域３０７ａおよびドレイン領域３０７ｂを有する酸化
物半導体膜３０６と、酸化物半導体膜３０６上にあり酸化物半導体膜３０６と一部が接す
る一対の電極３１６と、酸化物半導体膜３０６および一対の電極３１６上のゲート絶縁膜
３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６上にあるゲート電極３０４
と、を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けない構
成としても構わない。ここで、一対の電極３１６、酸化物半導体膜３０６、ゲート電極３
０４およびゲート絶縁膜３１２は、実施の形態２で示した一対の電極１１６、酸化物半導
体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２を参照すればよい。
ここで、ソース領域３０７ａおよびドレイン領域３０７ｂは、実施の形態２で示したソー
ス領域１０７ａおよびドレイン領域１０７ｂを参照する。即ち、酸化物半導体膜３０６の
一部に対し、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、
１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０
ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加
することで、酸化物半導体膜３０６中に微小な空洞を設け、該微小な空洞に水素を捕獲す
ることでソース領域３０７ａおよびドレイン領域３０７ｂとする。同時に、ソース領域３
０７ａおよびドレイン領域３０７ｂ以外の酸化物半導体膜３０６の領域から水素が除去さ
れることによって、高純度化されたチャネル領域３０５を形成することができる。
また、下地絶縁膜３０２は、ゲート絶縁膜３１２と同様の構成とすることができる。
なお、図３ではゲート電極３０４が酸化物半導体膜３０６よりも縦、横ともに大きい形状
にすることで酸化物半導体膜３０６の光による劣化、電荷の発生を抑制しているが、これ
に限定されるものではない。例えば、酸化物半導体膜３０６がゲート電極３０４よりも、
上面図において縦、横ともに大きい形状としても構わない。
次に、図３に示したトランジスタの作製方法について、図１６を用いて説明する。
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物
半導体膜を成膜し、加工して酸化物半導体膜３０６を形成する（図１６（Ａ）参照。）。
なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
次に、酸化物半導体膜３０６上にレジストマスクなどを形成し、酸化物半導体膜３０６の
一部に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１
０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−
３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加する。
該添加により、酸化物半導体膜３０６の一部に微小な空洞を形成することができる。次に
、２００℃以上７００℃以下、好ましくは３００℃以上６５０℃以下で加熱処理を行うこ
とで、微小な空洞に水素を捕獲させ、チャネル領域３０５、ソース領域３０７ａおよびド
レイン領域３０７ｂを形成する（図１６（Ｂ）参照。）。
次に、酸化物半導体膜３０６上に導電膜をスパッタリング法、蒸着法などで成膜し、加工
して酸化物半導体膜３０６と一部が接する一対の電極３１６を形成する（図１６（Ｃ）参
照。）。
次に、酸化物半導体膜３０６および一対の電極３１６上にゲート絶縁膜３１２を形成する
。次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、ゲート絶縁膜３１
２を介して酸化物半導体膜３０６に重畳するゲート電極３０４を形成する（図１６（Ｄ）
参照。）。
以上の工程によって、図３に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態４に示したトランジスタと一部構造の異なるトランジスタ
について説明する。
図４はトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２
上の領域４０５ａ、領域４０５ｂ、領域４０５ｃ、領域４０７ａおよび領域４０７ｂを有
する酸化物半導体膜４０６と、酸化物半導体膜４０６上にあり酸化物半導体膜４０６と一
部が接する一対の電極３１６と、酸化物半導体膜４０６および一対の電極３１６上のゲー
ト絶縁膜３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜４０６上にあり、一対の
電極３１６と重畳しないゲート電極４０４と、を有する。なお、基板１００の表面状態に
よっては、下地絶縁膜３０２を設けなくても構わない。ここで、酸化物半導体膜４０６お
よびゲート電極４０４は、実施の形態２で示した酸化物半導体膜１０６およびゲート電極
１０４を参照すればよい。
ここで、領域４０７ａおよび領域４０７ｂは、シート抵抗値が、実施の形態２で示したソ
ース領域１０７ａおよびドレイン領域１０７ｂ以上であり、領域４０５ａ、領域４０５ｂ
および領域４０５ｃ以下である領域である。酸化物半導体膜４０６の一部に対し、１×１
０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−
３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−３以上３×１
０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加することで、酸化物
半導体膜４０６中に微小な空洞を設け、該微小な空洞に水素を捕獲することで領域４０７
ａおよび領域４０７ｂとする。同時に、領域４０７ａおよび領域４０７ｂ以外の酸化物半
導体膜４０６の領域（領域４０５ａ、領域４０５ｂおよび領域４０５ｃ）から水素が除去
されることによって、高純度化されたチャネル領域を形成することができる。
領域４０７ａおよび領域４０７ｂを、実施の形態２で示したソース領域１０７ａおよびド
レイン領域１０７ｂよりも抵抗が高く、領域４０５ａ、領域４０５ｂおよび領域４０５ｃ
よりも抵抗が低い領域とすることで、トランジスタを微細化してもホットキャリア劣化な
どの劣化を抑制し、短チャネル効果を低減することができる。
次に、図４に示したトランジスタの作製方法について、図１７を用いて説明する。
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物
半導体膜を成膜し、加工して酸化物半導体膜４０６を形成する（図１７（Ａ）参照。）。
なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
次に、酸化物半導体膜４０６上に導電膜をスパッタリング法、蒸着法などで成膜し、加工
して一対の電極３１６を形成する（図１７（Ｂ）参照。）。
次に、酸化物半導体膜４０６および一対の電極３１６上にゲート絶縁膜３１２を形成する
。次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、ゲート絶縁膜３１
２を介して酸化物半導体膜４０６に重畳し、一対の電極３１６と重畳しないゲート電極４
０４を形成する（図１７（Ｃ）参照。）。
次に、ゲート電極４０４および一対の電極３１６をマスクに、酸化物半導体膜４０６の一
部に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１０
２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−３
以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加する。該
添加により、酸化物半導体膜４０６の一部に微小な空洞を形成することができる。次に、
２００℃以上７００℃以下、好ましくは３００℃以上６５０℃以下で加熱処理を行うこと
で、微小な空洞に水素を捕獲させ、領域４０５ａ、領域４０５ｂ、領域４０５ｃ、領域４
０７ａおよび領域４０７ｂを形成する（図１７（Ｄ）参照。）。
以上の工程によって、図４に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態２乃至実施の形態５に示したトランジスタとは異なる構造
のトランジスタについて説明する。
図５はトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２
上の一対の電極５１６と、一対の電極５１６上にあり一対の電極５１６と一部が接し、チ
ャネル領域５０５、ソース領域５０７ａおよびドレイン領域５０７ｂを有する酸化物半導
体膜５０６と、酸化物半導体膜５０６および一対の電極５１６上のゲート絶縁膜５１２と
、ゲート絶縁膜５１２を介して酸化物半導体膜５０６上にあるゲート電極５０４と、を有
する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わな
い。ここで、一対の電極５１６、酸化物半導体膜５０６、ゲート電極５０４およびゲート
絶縁膜５１２は、実施の形態２で示した一対の電極１１６、酸化物半導体膜１０６、ゲー
ト電極１０４およびゲート絶縁膜１１２を参照すればよい。
ここで、ソース領域５０７ａおよびドレイン領域５０７ｂは、実施の形態２で示したソー
ス領域１０７ａおよびドレイン領域１０７ｂを参照する。即ち、酸化物半導体膜５０６の
一部に対し、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、
１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０
ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加
することで、酸化物半導体膜５０６中に微小な空洞を設け、該微小な空洞に水素を捕獲す
ることでソース領域５０７ａおよびドレイン領域５０７ｂとする。同時に、ソース領域５
０７ａおよびドレイン領域５０７ｂ以外の酸化物半導体膜５０６の領域から水素が除去さ
れることによって、高純度化されたチャネル領域５０５を形成することができる。
なお、図５ではゲート電極５０４が酸化物半導体膜５０６よりも縦、横ともに大きい形状
にすることで酸化物半導体膜５０６の光による劣化、電荷の発生を抑制しているが、これ
に限定されるものではない。例えば、酸化物半導体膜５０６がゲート電極５０４よりも、
上面図において縦、横ともに大きい形状としても構わない。
次に、図５に示したトランジスタの作製方法について、図１８を用いて説明する。
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に導電膜
をスパッタリング法、蒸着法などで成膜し、加工して一対の電極５１６を形成する（図１
８（Ａ）参照。）。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けな
くても構わない。
次に、酸化物半導体膜を成膜し、加工して一対の電極５１６と一部が接する酸化物半導体
膜５０６を形成する（図１８（Ｂ）参照。）。
次に、酸化物半導体膜５０６上にレジストマスクなどを形成し、酸化物半導体膜５０６の
一部に１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１
０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−
３以上３×１０２２ｃｍ−３以下の濃度の酸素イオンの少なくともいずれかを添加する。
該添加により、酸化物半導体膜５０６の一部に微小な空洞を形成することができる。次に
、２００℃以上７００℃以下、好ましくは３００℃以上６５０℃以下で加熱処理を行うこ
とで、微小な空洞に水素を捕獲させ、チャネル領域５０５、ソース領域５０７ａおよびド
レイン領域５０７ｂを形成する（図１８（Ｃ）参照。）。
次に、酸化物半導体膜５０６、一対の電極５１６上にゲート絶縁膜５１２を形成する。次
に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、ゲート絶縁膜５１２を
介して酸化物半導体膜５０６に重畳するゲート電極５０４を形成する。（図１８（Ｄ）参
照。）。
以上の工程によって、図５に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、実施の形態２乃至実施の形態６に示したトランジスタとは異なる構造
のトランジスタについて説明する。
図６は本発明の一態様の半導体装置であるトランジスタの上面図および断面図である。図
６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図６（
Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上の下地絶縁膜３０２と、下地絶縁膜３０２
上のチャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを有する酸化
物半導体膜６０６と、酸化物半導体膜６０６上のゲート絶縁膜６１２と、ゲート絶縁膜６
１２を介してチャネル領域６０５と重畳するゲート電極６０４と、酸化物半導体膜６０６
およびゲート電極６０４上の層間絶縁膜６１８と、ゲート絶縁膜６１２および層間絶縁膜
６１８に設けられた開口部を介して酸化物半導体膜６０６と接する一対の電極６１６と、
を有する。なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構
わない。ここで、一対の電極６１６、酸化物半導体膜６０６、ゲート電極６０４、層間絶
縁膜６１８およびゲート絶縁膜６１２は、実施の形態２で示した一対の電極１１６、酸化
物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２を参
照すればよい。
ここで、図示しないが、ゲート絶縁膜６１２およびゲート電極６０４は概略同一の上面形
状としてもよい。この形状は、ゲート電極６０４およびゲート絶縁膜６１２を同一のマス
クを用いて加工することで得られる。または、ゲート電極６０４をマスクに用いてゲート
絶縁膜６１２を加工することによって得られる。
なお、図６ではゲート絶縁膜６１２および層間絶縁膜６１８に設けられた開口部の上面形
状は円形であるが、これに限定されるものではない。該開口部は、ソース領域６０７ａお
よびドレイン領域６０７ｂを露出するものであれば、形状は問わない。
チャネル領域６０５は、ゲート電極６０４と概略同一の上面形状としてもよい。この形状
は、ゲート絶縁膜６１２またはゲート電極６０４をマスクに酸化物半導体膜６０６のソー
ス領域６０７ａおよびドレイン領域６０７ｂを形成することで得られる。ここでは、ゲー
ト電極６０４をマスクに、酸化物半導体膜６０６に１×１０１９ｃｍ−３以上１×１０２
２ｃｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以
下の濃度の水素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３以下の濃度の酸
素イオンの少なくともいずれかを添加することで、酸化物半導体膜６０６中に微小な空洞
を設け、該微小な空洞に水素を捕獲することでソース領域６０７ａおよびドレイン領域６
０７ｂとする。同時に、ソース領域６０７ａおよびドレイン領域６０７ｂ以外の酸化物半
導体膜６０６の領域から水素が除去されることによって、高純度化されたチャネル領域６
０５を形成することができる。
次に、図６に示したトランジスタの作製方法について、図１９を用いて説明する。
まず、基板１００上に下地絶縁膜３０２を形成する。次に、下地絶縁膜３０２上に酸化物
半導体膜を成膜し、加工して酸化物半導体膜６０６を形成する（図１９（Ａ）参照。）。
なお、基板１００の表面状態によっては、下地絶縁膜３０２を設けなくても構わない。
次に、ゲート絶縁膜６１２をスパッタリング法、プラズマＣＶＤ法などで成膜する。次に
、導電膜をスパッタリング法、蒸着法などで成膜する。導電膜上にレジストマスクなどを
形成し、導電膜を加工することで、ゲート電極６０４を形成する（図１９（Ｂ）参照。）
。なお、ゲート電極６０４を形成後、プラズマ処理または薬液処理によってゲート電極６
０４の幅を細くしても構わない。
次に、ゲート電極６０４をマスクに、酸化物半導体膜６０６の一部に１×１０１９ｃｍ−
３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−３以上３×１
０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−
３以下の濃度の酸素イオンの少なくともいずれかを添加する。該添加により、酸化物半導
体膜６０６の一部に微小な空洞を形成することができる。次に、２００℃以上７００℃以
下、好ましくは３００℃以上６５０℃以下で加熱処理を行うことで、微小な空洞に水素を
捕獲させ、チャネル領域６０５、ソース領域６０７ａおよびドレイン領域６０７ｂを形成
する（図１９（Ｃ）参照。）。
次に、酸化物半導体膜６０６およびゲート電極６０４上に層間絶縁膜６１８を形成し、ソ
ース領域６０７ａおよびドレイン領域６０７ｂをそれぞれ露出する開口部をゲート絶縁膜
６１２および層間絶縁膜６１８に形成する。次に、導電膜をスパッタリング法、蒸着法な
どで成膜し、加工して、酸化物半導体膜６０６と接する一対の電極６１６を形成する。（
図１９（Ｄ）参照。）。
なお、図１９ではゲート絶縁膜６１２および層間絶縁膜６１８に設けられた開口部の上面
形状は円形であるが、これに限定されるものではない。該開口部は、ソース領域６０７ａ
およびドレイン領域６０７ｂを露出するものであれば、形状は問わない。
以上の工程によって、図６に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、実施の形態２乃至実施の形態７に示したトランジスタとは異なる構造
のトランジスタについて説明する。
図７はトランジスタの上面図および断面図である。図７（Ａ）に示した一点鎖線Ａ−Ｂお
よび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図７（Ｂ）に示すＡ−Ｂ断面および図７（
Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図７（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
トランジスタは、基板１００と、基板１００上のゲート電極７０４と、ゲート電極７０４
を覆うゲート絶縁膜７１２と、ゲート絶縁膜７１２を介してゲート電極７０４上にあり、
チャネル領域７０５、ソース領域７０７ａおよびドレイン領域７０７ｂを有する酸化物半
導体膜７０６と、該酸化物半導体膜７０６およびゲート絶縁膜７１２上の、ソース領域７
０７ａおよびドレイン領域７０７ｂをそれぞれ露出する開口部を有する層間絶縁膜７１８
と、層間絶縁膜７１８に設けられた開口部を介して酸化物半導体膜７０６と接する一対の
電極７１６と、を有する。ここで、一対の電極７１６、酸化物半導体膜７０６、ゲート電
極７０４、層間絶縁膜７１８およびゲート絶縁膜７１２は、実施の形態２で示した一対の
電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート
絶縁膜１１２を参照すればよい。
図７は、ゲート電極７０４とチャネル領域７０５が概略同一の上面形状として図示されて
いるが、これに限定されない。ゲート電極７０４とチャネル領域７０５の形状が異なって
いても構わない。
ここでは、レジストマスクなどを用いて、酸化物半導体膜７０６に１×１０１９ｃｍ−３
以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−３以上３×１０
２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−３
以下の濃度の酸素イオンの少なくともいずれかを添加することで、酸化物半導体膜７０６
中に微小な空洞を設け、加熱処理を行うことで微小な空洞に水素を捕獲させ、ソース領域
７０７ａおよびドレイン領域７０７ｂとする。同時に、ソース領域７０７ａおよびドレイ
ン領域７０７ｂ以外の酸化物半導体膜７０６の領域から水素が除去されることによって、
高純度化されたチャネル領域７０５を形成することができる。なお、レジストマスクなど
は、ゲート電極７０４をマスクに裏面露光技術によって形成しても構わない。その場合、
ソース領域７０７ａおよびドレイン領域７０７ｂと、ゲート電極７０４との重畳する面積
が小さくできるため寄生容量が低減され、トランジスタの動作速度を高めることができる
。また、レジストマスクを形成するためのフォトマスク数が低減できるため、トランジス
タの作製コストを低減することができて好ましい。
次に、図７に示したトランジスタの作製方法について、図２０を用いて説明する。
まず、基板１００上に導電膜をスパッタリング法、蒸着法などで成膜し、加工してゲート
電極７０４を形成する。次に、ゲート電極７０４を覆うゲート絶縁膜７１２を形成する（
図２０（Ａ）参照。）。
次に、酸化物半導体膜を成膜し、加工して酸化物半導体膜７０６を形成する（図２０（Ｂ
）参照。）。
次に、レジストマスクなどを用いて、酸化物半導体膜７０６の一部に１×１０１９ｃｍ−
３以上１×１０２２ｃｍ−３以下の濃度の窒素イオン、１×１０２０ｃｍ−３以上３×１
０２２ｃｍ−３以下の濃度の水素イオン、１×１０２０ｃｍ−３以上３×１０２２ｃｍ−
３以下の濃度の酸素イオンの少なくともいずれかを添加する。該添加により、酸化物半導
体膜７０６の一部に微小な空洞を形成することができる。次に、２００℃以上７００℃以
下、好ましくは３００℃以上６５０℃以下で加熱処理を行うことで、微小な空洞に水素を
捕獲させ、チャネル領域７０５、ソース領域７０７ａおよびドレイン領域７０７ｂを形成
する（図２０（Ｃ）参照。）。
次に、酸化物半導体膜７０６およびゲート絶縁膜７１２上に、ソース領域７０７ａおよび
ドレイン領域７０７ｂをそれぞれ露出する開口部を有する層間絶縁膜７１８を形成する。
次に、導電膜をスパッタリング法、蒸着法などで成膜し、加工して、酸化物半導体膜７０
６と接する一対の電極７１６を形成する。（図２０（Ｄ）参照。）。
以上の工程によって、図７に示したトランジスタを作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、実施の形態２乃至実施の形態８のいずれかに示したトランジスタを用
いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本
発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば
、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用
することも、当業者であれば容易に想到しうるものである。
図８にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、
ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２２０
０を有する。画素２２００は、トランジスタ２２３０と、キャパシタ２２２０と、液晶素
子２２１０と、を含む。こうした画素２２００が複数集まって液晶表示装置の画素部を構
成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート
線ＧＬと記載する。
トランジスタ２２３０は、実施の形態２乃至実施の形態８のいずれかで示したトランジス
タを用いる。本発明の一態様であるトランジスタは酸化物半導体を用いることで、電気特
性に優れるトランジスタであるため、表示品位の高い表示装置を得ることができる。
ゲート線ＧＬはトランジスタ２２３０のゲートと接続し、ソース線ＳＬはトランジスタ２
２３０のソースと接続し、トランジスタ２２３０のドレインは、キャパシタ２２２０の一
方の容量電極および液晶素子２２１０の一方の画素電極と接続する。キャパシタ２２２０
の他方の容量電極および液晶素子２２１０の他方の画素電極は、共通電極と接続する。な
お、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態２
乃至実施の形態８のいずれかで示したトランジスタを含んでもよい。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態２
乃至実施の形態８のいずれかで示したトランジスタを含んでもよい。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途形成し、ＣＯ
Ｇ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２２３０のしきい値電圧以上になるように電圧を印加すると
、ソース線ＳＬから供給された電荷がトランジスタ２２３０のドレイン電流となってキャ
パシタ２２２０に電荷が蓄積される。１行分の充電後、該行にあるトランジスタ２２３０
はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２２０に蓄
積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ
２２２０の充電に移る。このようにして、１行からｂ行の充電を行う。
なお、トランジスタ２２３０にオフ電流の小さなトランジスタを用いる場合、電圧を維持
する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む
。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。ま
た、キャパシタ２２２０の容量をさらに小さくすることが可能となるため、充電に必要な
消費電力を低減することができる。
以上のように、本発明の一態様によって、表示品位が高く、消費電力の小さい液晶表示装
置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、実施の形態２乃至実施の形態８で示したトランジスタを用いて、半導
体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択し
てキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内
容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が
ある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲートとチャネル領域との間
にノードを有し、当該ノードに電荷を保持することで記憶を行うフラッシュメモリがある
。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態２乃至実施の形態８
のいずれかで示したトランジスタを適用することができる。
まずは、実施の形態２乃至実施の形態８で示したトランジスタを適用した半導体記憶装置
であるメモリセルについて図９を用いて説明する。
メモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジス
タＴｒと、キャパシタＣと、を有する（図９（Ａ）参照。）。
キャパシタに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図９（
Ｂ）に示すように徐々に低減していくことが知られている。当初Ｖ０からＶ１まで充電さ
れた電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。こ
の期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリ
フレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態２乃至実施の形態８で示したトランジスタを適用
すると、該トランジスタはオフ電流が小さいため、保持期間Ｔ＿１を長くすることができ
る。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減する
ことができる。例えば、オフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ
以下となったトランジスタでメモリセルを構成すると、電力を供給せずに数日間から数十
年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい半導体記憶装
置を得ることができる。
次に、実施の形態２乃至実施の形態８のいずれかで示したトランジスタを適用した半導体
記憶装置を構成するメモリセルについて図１０を用いて説明する。
図１０（Ａ）は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、
トランジスタＴｒ＿１のゲートと接続するゲート配線ＧＬ＿１と、トランジスタＴｒ＿１
のソースと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ
＿２のソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続
するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線
ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ
＿２のゲートと接続するノードＮと、を有する。
なお、本実施の形態に示す半導体記憶装置は、ノードＮの電位に応じて、トランジスタＴ
ｒ＿２の見かけ上のしきい値電圧が変動することを利用したものである。例えば、図１０
（Ｂ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄ
ｓ＿２との関係を説明する図である。
なお、トランジスタＴｒ＿１を介してノードＮの電位を調整することができる。例えば、
ソース配線ＳＬ＿１の電位をＶＤＤとする。このとき、ゲート配線ＧＬ＿１の電圧をトラ
ンジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノード
Ｎの電位をＨＩＧＨにすることができる。また、ゲート配線ＧＬ＿１の電位をトランジス
タＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすること
ができる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣ
Ｌ−Ｉｄｓ＿２カーブのいずれかを得ることができる。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝
０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝
０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶する
ことができる。
ここで、トランジスタＴｒ＿１に実施の形態２乃至実施の形態８のいずれかで示したトラ
ンジスタを適用すると、該トランジスタはオフ電流を極めて小さくすることができるため
、ノードＮに蓄積された電荷がトランジスタＴｒ＿１のソースおよびドレイン間を意図せ
ずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することがで
きる。
なお、トランジスタＴｒ＿２に、実施の形態２乃至実施の形態８のいずれかで示したトラ
ンジスタを適用しても構わない。
次に、図１０に示した半導体記憶装置を構成するメモリセルにおいて、キャパシタを含ま
ない構成について図１１を用いて説明する。
図１１は、メモリセルの回路図である。メモリセルは、トランジスタＴｒ＿１と、トラン
ジスタＴｒ＿１のゲートと接続するゲート配線ＧＬ＿１と、トランジスタＴｒ＿１のソー
スと接続するソース配線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２の
ソースと接続するソース配線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するド
レイン配線ＤＬ＿２と、トランジスタＴｒ＿１のドレインと接続するトランジスタＴｒ＿
２のゲートと、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと
接続するノードＮと、を有する。
トランジスタＴｒ＿１がノーマリーオフであり、かつオフ電流の極めて小さなトランジス
タを用いる場合、キャパシタを設けなくてもＴｒ＿１のドレインとＴｒ＿２のゲートの間
のノードＮに電荷を保持できる。キャパシタを設けない構成であるため、小面積化が可能
となり、キャパシタを設けた場合と比べ、前述のメモリセルを用いたメモリモジュールの
集積度を高めることができる。ただし、トランジスタＴｒ＿１がノーマリーオンである場
合やオフ電流がやや大きい場合でも、トランジスタＴｒ＿１にバックゲート、トランジス
タまたはダイオードを設けることでしきい値電圧を制御して適用することができる。
また、本実施の形態では、配線を４本または５本用いる半導体記憶装置を示したが、これ
に限定されるものではない。例えば、ソース配線ＳＬ＿１とドレイン配線ＤＬ＿２を共通
にする構成としても構わない。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さく、集
積度の高い半導体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態１１）
酸化物半導体を活性層に用いたトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔ
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図１２（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１２（Ａ）に示すＣ
ＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕ
ｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３
、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１
９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９
８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）
１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用
いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図１２（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず
、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種
回路に供給する。
図１２（Ａ）に示すＣＰＵでは、レジスタ１１９６に、半導体記憶装置が設けられている
。レジスタ１１９６の記憶素子には、実施の形態１０に記載されている半導体記憶装置を
用いることができる。
図１２（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジス
タ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択
されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量
素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行わ
れ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１２（Ｂ）または図１２（Ｃ）に示すように、記憶素子群と、電
源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図１２（Ｂ）および図１２（Ｃ）の回路の説明
を行う。
図１２（Ｂ）および図１２（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチ
ング素子に、酸化物半導体を活性層に用いたトランジスタを含む記憶回路の構成の一例を
示す。
図１２（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数
有する記憶素子群１１４３とを有している。具体的に、各記憶素子１１４２には、実施の
形態５に記載されている記憶素子を用いることができる。記憶素子群１１４３が有する各
記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤ
Ｄが供給されている。さらに、記憶素子群１１４３が有する各記憶素子１１４２には、信
号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１２（Ｂ）では、スイッチング素子１１４１として、実施の形態２乃至実施の形態８の
いずれかで示したオフ電流の極めて小さいトランジスタを用いており、該トランジスタは
、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１２（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチン
グ素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合
、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよ
いし、直列と並列が組み合わされて接続されていてもよい。
また、図１２（Ｂ）では、スイッチング素子１１４１により、記憶素子群１１４３が有す
る各記憶素子１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、ス
イッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていても
よい。
また、図１２（Ｃ）には、記憶素子群１１４３が有する各記憶素子１１４２に、スイッチ
ング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の
一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子
１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイ
ッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。例え
ば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を
停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減す
ることができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本実施の形態では、実施の形態２乃至実施の形態１１を適用した電子機器の例について説
明する。
図１３（Ａ）は携帯型情報端末である。筐体９３００と、ボタン９３０１と、マイクロフ
ォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し
、携帯型電話機としての機能を有する。本発明の一態様は、表示部９３０３およびカメラ
９３０５に適用することができる。また、図示しないが、本体内部にある演算装置、無線
回路または記憶回路に本発明の一態様を適用することもできる。
図１３（Ｂ）は、ディスプレイである。筐体９３１０と、表示部９３１１と、を具備する
。本発明の一態様は、表示部９３１１に適用することができる。本発明の一態様を用いる
ことで、表示部９３１１のサイズを大きくしたときにも表示品位の高いディスプレイとす
ることができる。
図１３（Ｃ）は、デジタルスチルカメラである。筐体９３２０と、ボタン９３２１と、マ
イクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一態様は、表示部９
３２３に適用することができる。また、図示しないが、記憶回路またはイメージセンサに
本発明の一態様を適用することもできる。
本発明の一態様を用いることで、電子機器の性能を高め、かつ信頼性を高めることができ
る。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である微小な空洞を有する酸化物半導体膜について説明す
る。
試料として、ガラス基板上に酸化シリコン膜を成膜し、酸化シリコン膜上に酸化物半導体
膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜したものを用いた。
酸化シリコン膜は、プラズマＣＶＤ法によって３００ｎｍの厚さで成膜した。
酸化物半導体膜は、スパッタリング法によって３０ｎｍの厚さで成膜した。そのほかの成
膜条件は、ターゲットにＩｎ−Ｇａ−Ｚｎ−Ｏ（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：２）を使用し、成膜電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ、
成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍ、成膜時基板温度を４００℃と
した。
図２１（Ａ）は酸化物半導体膜の成膜直後の試料、図２１（Ｂ）は酸化物半導体膜の成膜
後に窒素雰囲気で６５０℃の加熱処理を１時間行った試料の透過型電子顕微鏡（ＴＥＭ：
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による断面観察
像（４００万倍）である。なお、ＴＥＭは、日立Ｈ−９０００ＮＡＲを用い、加速電圧３
００ｋＶにて観察した。
成膜後に６５０℃の加熱処理を行った試料は、酸化物半導体膜の表面側において、表面に
垂直な方向にｃ軸配向していることがわかる。
図２２（Ａ）は酸化物半導体膜の成膜後にＮ＋イオンを添加した試料、図２２（Ｂ）は酸
化物半導体膜の成膜後にＮ＋イオンを添加し、その後窒素雰囲気で６５０℃の加熱処理を
１時間行った試料のＴＥＭによる断面観察像（４００万倍）である。なお、本実施例は、
イオン注入法により、Ｎ＋イオン濃度を５．０×１０１６ｃｍ−２、加速電圧を１０ｋＶ
、チルト角を７°、ツイスト角を７２°でＮ＋イオンを添加している。
いずれも、酸化物半導体膜中に概略球形の微小な空洞（ＴＥＭによる断面観察像において
、明るく表示されている部分）を有することがわかる。特に、窒素雰囲気で６５０℃の加
熱処理を１時間行った試料は、空洞の輪郭がはっきりとしている。また、酸化物半導体膜
の表面側において表面に垂直な方向にｃ軸配向しており、かつ酸化物半導体膜内部の微小
な空洞近傍において結晶性の高い領域がみられる。微小な空洞の外周部に接する結晶部は
、微小な空洞の輪郭に接する面の法線方向にｃ軸配向している。
図２３（Ａ）は酸化物半導体膜の成膜後にＮ＋イオンを添加し、その後酸素雰囲気で６５
０℃の加熱処理を１時間行った試料のＴＥＭによる断面観察像（４００万倍）、図２３（
Ｂ）は同試料のＴＥＭによる断面観察像（８００万倍）である。
酸化物半導体膜中に概略球形の微小な空洞を有することがわかる。窒素雰囲気で加熱処理
を行った試料よりもさらに空洞の輪郭がはっきりとしている。また、酸化物半導体膜の表
面側において表面に垂直な方向にｃ軸配向しており、かつ酸化物半導体膜内部の微小な空
洞近傍において結晶性の高い領域がみられる。微小な空洞の外周部に接する結晶部は、微
小な空洞の輪郭に接する面の法線方向にｃ軸配向している。
次に、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａ
ｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉ
ｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用い、さらに微小な空洞につ
いて詳細な分析を行った。ＨＡＡＤＦ−ＳＴＥＭは、日立走査透過電子顕微鏡ＨＤ−２７
００を用い、加速電圧２００ｋＶにて観察した。
図２４（Ａ）は酸化物半導体膜の成膜後にＮ＋イオンを添加し、その後酸素雰囲気で６５
０℃の加熱処理を１時間行った試料のＨＡＡＤＦ−ＳＴＥＭによる断面観察像（１５０万
倍）である。ＨＡＡＤＦ−ＳＴＥＭを用いることで、濃淡を強調して観察することができ
る。また、当該観察箇所におけるＩｎの分布を電子線エネルギー損失分光法（ＥＥＬＳ：
Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって評価
し、図２４（Ｂ）に示す。
同様に、図２５（Ａ）は酸化物半導体膜の成膜後にＮ＋イオンを添加し、その後酸素雰囲
気で６５０℃の加熱処理を１時間行った試料のＨＡＡＤＦ−ＳＴＥＭによる断面観察像（
１５０万倍）である。また、当該観察箇所におけるＯの分布をＥＥＬＳによって評価し、
図２５（Ｂ）に示す。
同様に、図２６（Ａ）は酸化物半導体膜の成膜後にＮ＋イオンを添加し、その後酸素雰囲
気で６５０℃の加熱処理を１時間行った試料のＨＡＡＤＦ−ＳＴＥＭによる断面観察像（
１５０万倍）である。また、当該観察箇所におけるＮの分布をＥＥＬＳによって評価し、
その結果を図２６（Ｂ）に示す。
図２４および図２５によると、酸化物半導体膜中の微小な空洞は、周りと比べて明るく、
酸化物半導体膜の主成分であるＩｎおよびＯがほとんど含まれないとわかった。即ち、微
小な空洞は、周りと比較して低密度であるか、空隙であることわかる。また、図２６によ
ると、微小な空洞は周りと比べて暗くなっており、Ｎが含まれるとわかった。
次に、添加したＮ＋がどのような状態で酸化物半導体膜中に含まれるかを評価するために
、ＸＰＳを用いて評価した。
図２７は、ＸＰＳスペクトルである。ＸＰＳスペクトルは、酸化物半導体膜にＮ＋イオン
を添加した後、加熱処理なしのもの（スペクトル５００１）、窒素雰囲気で３００℃の加
熱処理を１時間行ったもの（スペクトル５００２）、窒素雰囲気で４５０℃の加熱処理を
１時間行ったもの（スペクトル５００３）、窒素雰囲気で６５０℃の加熱処理を１時間行
ったもの（スペクトル５００４）を示す。
図２７のいずれのスペクトルにおいても、結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇ
ｙ）が４０３ｅＶ近傍にＮ２または−ＮＯＸのピーク、および３９７ｅＶ近傍にｍｅｔａ
ｌ−Ｎのピークが現れた。即ち、Ｎ＋イオンを添加した試料中でＮはＮ２、−ＮＯＸ、ｍ
ｅｔａｌ−Ｎの結合状態で存在することがわかる。ここで、図２４（Ｂ）および図２５（
Ｂ）に示したＩｎおよびＯの分布から、微小な空洞において、−ＮＯＸおよびｍｅｔａｌ
−Ｎの結合はほとんどなく、ＮはＮ２として存在することがわかる。
本実施例より、酸化物半導体膜にＮ＋イオンを添加することで、酸化物半導体膜中に微小
な空洞を形成することがわかった。また、微小な空洞にはＮ２が存在することがわかった
。
本実施例では、酸化物半導体膜にＮ＋イオンを添加したときのＨとＮの関係について説明
する。
試料は、シリコンウェハ上に酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜したも
のを用いた。
酸化物半導体膜は、スパッタリング法によって３００ｎｍの厚さで成膜した。そのほかの
成膜条件は、ターゲットにＩｎ−Ｇａ−Ｚｎ−Ｏ（ｍｏｌ数比、Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：２）を使用し、成膜電力を５００Ｗ（ＤＣ）、成膜圧力を０．４Ｐａ
、成膜ガスをアルゴン３０ｓｃｃｍおよび酸素１５ｓｃｃｍ、成膜時基板温度を２００℃
とした。
図２８（Ａ）は、酸化物半導体膜に、Ｈ＋イオンを添加した後、Ｎ＋イオンを添加した試
料において、加熱処理なしのもの（実線５０１１）、窒素雰囲気で４５０℃の加熱処理を
１時間行ったもの（実線５０１２）のＳＩＭＳによって測定した水素濃度の深さ方向の分
布である。また、図２８（Ｂ）は、同試料に添加した後、加熱処理なしのもの（実線５０
２１）、窒素雰囲気で４５０℃の加熱処理を１時間行ったもの（実線５０２２）のＳＩＭ
Ｓによって測定した窒素濃度の深さ方向の分布である。なお、イオン注入法により、Ｈ＋
イオン濃度を１．０×１０１６ｃｍ−２、加速電圧を２２ｋＶ、チルト角を７°、ツイス
ト角を７２°でＨ＋イオンを添加している。また、イオン注入法により、Ｎ＋イオン濃度
を１．０×１０１６ｃｍ−２、加速電圧を３５ｋＶ、チルト角を７°、ツイスト角を７２
°でＮ＋イオンを添加している。
図２８（Ｂ）によれば、酸化物半導体膜にＮ＋イオンおよびＨ＋イオンを添加後、酸化物
半導体膜における窒素濃度の深さ方向の分布は、後の窒素雰囲気で４５０℃の加熱処理を
１時間行っても変化がほとんどなかった。一方、図２８（Ａ）によれば、加熱処理なしの
ものでは、水素濃度は深さ２００ｎｍ近傍にピークを有していたが、窒素雰囲気で４５０
℃の加熱処理を１時間行ったものでは、深さ７０ｎｍ近傍にピークがシフトした。これは
、図２８（Ｂ）に示す、窒素濃度の深さ方向のピーク位置とおおよそ一致している。
図２９は、図２８とは添加するＮ＋イオンの濃度が異なる例である。図２９（Ａ）は、酸
化物半導体膜に、Ｈ＋イオンを添加し、その後、Ｎ＋イオンを添加した後、加熱処理なし
のもの（実線５０１３）、窒素雰囲気で４５０℃の加熱処理を１時間行ったもの（実線５
０１４）のＳＩＭＳによって測定した水素濃度の深さ方向の分布である。また、図２９（
Ｂ）は、同試料にＮ＋イオンおよびＨ＋イオンを添加後、加熱処理なしのもの（実線５０
２３）、窒素雰囲気で４５０℃の加熱処理を１時間行ったもの（実線５０２４）のＳＩＭ
Ｓによって測定した窒素濃度の深さ方向の分布である。なお、イオン注入法により、Ｈ＋
イオン濃度を１．０×１０１６ｃｍ−２、Ｎ＋イオン濃度を５．０×１０１６ｃｍ−２で
添加している。そのほかの添加の条件は図２８についての説明を参酌する。
図２９（Ｂ）によれば、酸化物半導体膜にＮ＋イオンおよびＨ＋イオンを添加後、酸化物
半導体膜における窒素濃度の深さ方向の分布は、後の窒素雰囲気で４５０℃の加熱処理を
１時間行ってもほとんど変化はみられなかった。一方、図２９（Ａ）によれば、加熱処理
なしのものでは、水素濃度は深さ２００ｎｍ近傍にピークを有していたが、窒素雰囲気で
４５０℃の加熱処理を１時間行ったものでは、深さ７０ｎｍ近傍にピークがシフトした。
なお、このピークにおける水素濃度は、図２８に示した値よりも大きかった。
本実施例より、酸化物半導体膜にＮ＋イオンを添加し、加熱処理を行うことで、酸化物半
導体膜におけるＮ＋イオンを注入した領域の水素濃度が高まることがわかった。
１００ 基板
１０４ ゲート電極
１０５ チャネル領域
１０６ 酸化物半導体膜
１０７ａ ソース領域
１０７ｂ ドレイン領域
１１２ ゲート絶縁膜
１１６ 一対の電極
１１８ 層間絶縁膜
２０５ チャネル領域
２０６ 酸化物半導体膜
２０７ａ ソース領域
２０７ｂ ドレイン領域
２１６ 一対の電極
２１８ 層間絶縁膜
３０２ 下地絶縁膜
３０４ ゲート電極
３０５ チャネル領域
３０６ 酸化物半導体膜
３０７ａ ソース領域
３０７ｂ ドレイン領域
３１２ ゲート絶縁膜
３１６ 一対の電極
４０４ ゲート電極
４０５ａ 領域
４０５ｂ 領域
４０５ｃ 領域
４０６ 酸化物半導体膜
４０７ａ 領域
４０７ｂ 領域
５０４ ゲート電極
５０５ チャネル領域
５０６ 酸化物半導体膜
５０７ａ ソース領域
５０７ｂ ドレイン領域
５１２ ゲート絶縁膜
５１６ 一対の電極
６０４ ゲート電極
６０５ チャネル領域
６０６ 酸化物半導体膜
６０７ａ ソース領域
６０７ｂ ドレイン領域
６１２ ゲート絶縁膜
６１６ 一対の電極
６１８ 層間絶縁膜
７０４ ゲート電極
７０５ チャネル領域
７０６ 酸化物半導体膜
７０７ａ ソース領域
７０７ｂ ドレイン領域
７１２ ゲート絶縁膜
７１６ 一対の電極
７１８ 層間絶縁膜
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ 画素
２２１０ 液晶素子
２２２０ キャパシタ
２２３０ トランジスタ
３００６ 酸化物半導体膜
３０１０ 微小な空洞
５００１ スペクトル
５００２ スペクトル
５００３ スペクトル
５００４ スペクトル
５０１１ 実線
５０１２ 実線
５０１３ 実線
５０１４ 実線
５０２１ 実線
５０２２ 実線
５０２３ 実線
５０２４ 実線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部

Claims (1)

  1. 酸化物半導体膜と、
    ゲート絶縁層を介して、前記酸化物半導体膜と重なる領域を有するゲート電極と、を有し、
    前記酸化物半導体膜は、チャネル領域、ソース領域、及びドレイン領域を有し、
    前記ソース領域又は前記ドレイン領域の少なくとも一は、第１の領域と、前記第１の領域に隣接した第２の領域と、を有し、
    前記第１の領域の密度は、前記第２の領域の密度よりも低く、
    前記ソース領域又は前記ドレイン領域の少なくとも一は、水素及び窒素を含み、
    前記ソース領域又は前記ドレイン領域の少なくとも一に含まれる水素の濃度は、前記チャネル形成領域に含まれる水素の濃度より高く、
    前記ソース領域又は前記ドレイン領域の少なくとも一に含まれる窒素の濃度は、前記チャネル形成領域に含まれる窒素の濃度より高いことを特徴とする半導体装置。
JP2016150971A 2011-03-18 2016-08-01 半導体装置 Active JP6378721B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011060152 2011-03-18
JP2011060152 2011-03-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012056797A Division JP5982142B2 (ja) 2011-03-18 2012-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2016225639A JP2016225639A (ja) 2016-12-28
JP6378721B2 true JP6378721B2 (ja) 2018-08-22

Family

ID=46827763

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012056797A Active JP5982142B2 (ja) 2011-03-18 2012-03-14 半導体装置
JP2016150971A Active JP6378721B2 (ja) 2011-03-18 2016-08-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012056797A Active JP5982142B2 (ja) 2011-03-18 2012-03-14 半導体装置

Country Status (5)

Country Link
US (3) US8927982B2 (ja)
JP (2) JP5982142B2 (ja)
KR (2) KR101995682B1 (ja)
TW (1) TWI605519B (ja)
WO (1) WO2012128030A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI605597B (zh) 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102044971B1 (ko) 2013-02-12 2019-11-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP6117124B2 (ja) * 2013-03-19 2017-04-19 富士フイルム株式会社 酸化物半導体膜及びその製造方法
KR102184673B1 (ko) * 2013-08-14 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6231825B2 (ja) * 2013-09-11 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107706242B (zh) * 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法
US11187948B2 (en) * 2018-12-20 2021-11-30 Sharp Kabushiki Kaisha Substrate for display device and display device
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395097A (en) * 1977-01-31 1978-08-19 Toshiba Corp Gas-sensitive element
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2835798B2 (ja) * 1992-04-15 1998-12-14 キヤノン株式会社 非単結晶シリコン半導体
US5371380A (en) 1992-04-15 1994-12-06 Canon Kabushiki Kaisha Si- and/or Ge-containing non-single crystalline semiconductor film with an average radius of 3.5 A or less as for microvoids contained therein and a microvoid density 1×10.sup.(19) (cm-3) or less
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6586802B2 (en) 1999-01-14 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4209619B2 (ja) * 2002-02-28 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CA2473825A1 (en) * 2002-07-11 2004-01-22 Sumitomo Electric Industries, Ltd. Porous semiconductor and process for producing the same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4100351B2 (ja) 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7575979B2 (en) * 2004-06-22 2009-08-18 Hewlett-Packard Development Company, L.P. Method to form a film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
KR20060074233A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 광전셀 및 그 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
DE102005054219B4 (de) 2005-11-14 2011-06-22 Infineon Technologies AG, 81669 Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5128172B2 (ja) 2006-04-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009129958A (ja) 2007-11-20 2009-06-11 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5201967B2 (ja) 2007-12-10 2013-06-05 株式会社半導体エネルギー研究所 半導体基板の作製方法および半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
US8017045B2 (en) * 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
TWI394948B (zh) * 2009-03-17 2013-05-01 Univ Nat Chiao Tung 無須標定之感測器
JP5796760B2 (ja) 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
KR102215941B1 (ko) 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170142998A (ko) * 2009-12-25 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US9379223B2 (en) 2016-06-28
JP2016225639A (ja) 2016-12-28
JP5982142B2 (ja) 2016-08-31
US20160284864A1 (en) 2016-09-29
US20120235137A1 (en) 2012-09-20
WO2012128030A1 (en) 2012-09-27
US10109743B2 (en) 2018-10-23
KR20180104776A (ko) 2018-09-21
KR20140025384A (ko) 2014-03-04
US20150140730A1 (en) 2015-05-21
KR101900525B1 (ko) 2018-09-19
KR101995682B1 (ko) 2019-07-02
US8927982B2 (en) 2015-01-06
TW201306128A (zh) 2013-02-01
TWI605519B (zh) 2017-11-11
JP2012212874A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
JP6378721B2 (ja) 半導体装置
JP6149141B2 (ja) 半導体装置
JP6110975B2 (ja) 積層構造体、及びその作製方法
JP6127180B2 (ja) 半導体装置
JP6310042B2 (ja) 液晶表示装置
JP6110593B2 (ja) 半導体装置
JP6027792B2 (ja) 半導体装置およびその作製方法
JP6324445B2 (ja) 半導体装置
JP5964090B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180727

R150 Certificate of patent or registration of utility model

Ref document number: 6378721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250