JP6125192B2

JP6125192B2 - 半導体装置

Info

Publication number: JP6125192B2
Application number: JP2012235500A
Authority: JP
Inventors: 本田　達也; 達也本田; 将志津吹; 野中　裕介; 裕介野中; 貴志島津
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-10-27
Filing date: 2012-10-25
Publication date: 2017-05-10
Anticipated expiration: 2032-10-25
Also published as: KR102113427B1; US8698214B2; JP6490854B2; JP2017126781A; JP2013110399A; JP2018129524A; KR20130046357A; JP2019106545A; US20130105865A1; KR20190105544A; JP2020145463A; JP6707684B2; US9105734B2; US20140191230A1; JP2019134173A; JP6316475B2

Description

半導体装置、及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。例えば、トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。

酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよりも高いオン特性（オン電流など）を有する。当該酸化物半導体を用いたトランジスタを、高機能デバイスに応用するために、さらなる特性の向上が求められており、酸化物半導体の結晶化の技術が進められている（特許文献２参照）。特許文献２においては、酸化物半導体を熱処理することによって、結晶化する技術が開示されている。

特開２００６−１６５５２８号公報特開２００８−３１１３４２号公報

トランジスタに用いられる酸化物半導体膜は、スパッタリング法を用いて成膜されることが多い。しかしながら、酸化物半導体膜のスパッタリングの際に、イオン化された希ガス元素（例えば、アルゴン）やターゲット表面からはじき飛ばされた元素が、下地絶縁膜などの酸化物半導体膜の被形成面となる膜の構成元素をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた元素は、酸化物半導体膜に不純物元素として取り込まれてしまい、特に酸化物半導体膜の被形成面近傍の不純物濃度が高くなるおそれがある。また、不純物元素が、酸化物半導体膜に残存すると、当該酸化物半導体膜が高抵抗化してしまい、トランジスタの電気特性の一であるオン電流、または電界効果移動度の低下の要因になる。

また、酸化物半導体膜の被形成面近傍に不純物元素が取り込まれていると、不純物元素によって酸化物半導体膜の結晶化が阻害されてしまう。そのため、酸化物半導体膜の被形成面近傍において非晶質領域が残存してしまう。

そこで、酸化物半導体膜の膜厚を厚くして、表層の結晶領域をチャネル形成領域として使用することも考えられる。しかし、酸化物半導体膜の膜厚は、トランジスタの特性の一であるしきい値電圧に影響を与える。例えば、しきい値電圧をプラス方向にシフトさせるためには、酸化物半導体膜の膜厚を薄くすることが望ましい。

このような問題に鑑み、酸化物半導体膜の被形成面近傍に含まれる不純物濃度を低減することを目的の一とする。また、酸化物半導体膜の被形成面近傍の結晶性を向上させることを目的の一とする。また、該酸化物半導体膜を用いることにより、良好な電気特性を有する半導体装置を提供することを目的の一とする。

酸化物半導体膜の被形成面近傍に含まれる不純物濃度を低減させるためには、酸化物半導体膜を構成する元素が被形成面に衝突する際のエネルギーを小さくすることが有効である。例えば、下地絶縁膜上に、スパッタリング法を用い酸化物半導体膜を成膜する場合、スパッタリング時の成膜電力を低くする、成膜圧力を高くする方法がある。このような方法を用いて形成された酸化物半導体膜は、下地絶縁膜との界面から酸化物半導体膜に向けて不純物濃度が低減された領域が形成される。より詳細には、以下の通りである。

開示する本発明の一態様は、シリコンを含む下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、酸化物半導体膜に電気的に接続されたソース電極、及びドレイン電極と、を有し、酸化物半導体膜は、下地絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。

上記構成において、領域は、下地絶縁膜の界面からの厚さが５ｎｍ以下の範囲に形成されるとよい。また、酸化物半導体膜は、領域以外にも、結晶部を含むことが好ましく、結晶部は、ｃ軸が下地絶縁膜表面の法線ベクトルに平行な方向に揃うことが好ましい。

また、上記各構成において、領域は、シリコン濃度が０．１原子％以下となることが好ましい。また、領域は、炭素濃度が１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下となることが好ましい。

下地絶縁膜近傍の酸化物半導体膜を、上述したシリコン濃度、または炭素濃度とすることによって、酸化物半導体膜の高抵抗化の抑制、または酸化物半導体膜の結晶性を向上させることができる。その結果、安定した電気特性を有する半導体装置とすることができる。

開示する本発明の一態様によれば、下地絶縁膜近傍の酸化物半導体膜に含まれる不純物濃度を低減することができる。また、下地絶縁膜近傍の酸化物半導体膜の結晶性を向上させることができる。また、安定した電気特性を有する半導体装置を提供することができる。

半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一態様を示す平面図及び断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の作製工程の一例を示す断面図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。半導体装置の一形態を説明する図。計算に用いたモデル図。計算に用いたモデル図。計算結果を示す図。計算に用いたモデル図。計算結果を示す図。計算に用いたモデル図。計算に用いたモデル図。計算に用いたモデル図。本発明の実施例に係る測定結果を示す図。本発明の実施例に係る測定結果を示す図。本発明の実施例に係る試料構造を示す図。本発明の実施例に係る測定結果を示す図。本発明の実施例に係る試料構造を示す図。本発明の実施例に係る測定結果を示す図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

（実施の形態１）
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図１乃至図３を用いて説明する。

〈半導体装置の構成例〉
図１（Ａ）、及び図１（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（Ａ）におけるＸ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１０８など）を省略している。

図１（Ａ）、及び図１（Ｂ）に示すトランジスタ１５０は、下地絶縁膜１０４上に形成された領域１０６ａ、及び領域１０６ｂを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成されたゲート絶縁膜１０８と、ゲート絶縁膜１０８と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１０と、酸化物半導体膜１０６と電気的に接続されたソース電極１１２ａ、及びドレイン電極１１２ｂと、を含む。また、トランジスタ１５０上に絶縁膜１１４が形成されている。

酸化物半導体膜１０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）、または微結晶などの結晶性を有する構造とすることが好ましい。

また、本実施の形態において、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。なお、ＣＡＡＣ−ＯＳ膜については、後述するトランジスタ１５０の作製方法において、詳細な説明を行う。

また、酸化物半導体膜１０６は、図１（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１５０のリーク電流の発生を低減することができる。

下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する機能、及び酸化物半導体膜１０６に酸素を供給する機能を有すると好ましい。例えば、下地絶縁膜１０４として、酸化シリコン膜のようなシリコンを含む絶縁膜を用いるとよい。また、下地絶縁膜１０４は、シリコンを含む単層構造、またはシリコン以外の構成元素を含む絶縁膜と、シリコンを含む絶縁膜と、により２層以上の積層構造としてもよい。ただし、酸化物半導体膜１０６に接する下地絶縁膜１０４には酸化シリコン膜を設けることが好ましい。酸化シリコン膜は、酸化物半導体膜１０６に好適に酸素を供給することができるためである。

なお、下地絶縁膜１０４から酸化物半導体膜１０６に酸素を供給するとは、例えば、下地絶縁膜１０４を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６の酸素欠損を補填することが挙げられる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。

しかしながら、下地絶縁膜１０４として酸化シリコン膜を用いる場合、下地絶縁膜１０４中のシリコンが、不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にシリコンなどが不純物として取り込まれることにより、酸化物半導体膜１０６が高抵抗化してしまい、トランジスタの電気特性の一であるオン電流、または電界効果移動度の低下の要因になる。

また、酸化物半導体膜１０６の被形成面近傍に不純物元素が取り込まれると、不純物元素によって酸化物半導体膜１０６の結晶化が阻害されてしまう。そのため、酸化物半導体膜１０６の被形成面近傍において非晶質領域が残存してしまう。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合には、被形成面近傍において、結晶部を形成することが困難となる。

ここで、酸化物半導体膜１０６に、不純物としてシリコン（Ｓｉ）が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１４乃至図１６を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳＭＥを用いた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。

以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。

計算モデルとして、１６８０原子からなるＩｎＧａＺｎＯ_４の単結晶構造（図１４（Ａ）参照）と、１６８０原子からなるＩｎＧａＺｎＯ_４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをシリコン（Ｓｉ）原子で置換した構造（図１４（Ｂ）参照）を作製した。図１４（Ｂ）に示すシリコン（Ｓｉ）置換モデルにおいて、シリコン（Ｓｉ）は、３．５７ａｔｏｍ％（２．３４重量％）である。また、図１４（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ^３であり、図１４（Ｂ）に示すシリコン（Ｓｉ）置換モデルの密度は、６．０８ｇ／ｃｍ^３である。

図１４（Ａ）、及び図１４（Ｂ）に示す計算モデルに対して、ＩｎＧａＺｎＯ_４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。

上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ図１５（Ａ）、及び図１５（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１６に示す。

図１５（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１５（Ｂ）に示すシリコン（Ｓｉ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１６において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、シリコン（Ｓｉ）置換モデルでは、０．６ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。

これらの計算結果により、ＩｎＧａＺｎＯ_４にシリコン（Ｓｉ）が含まれることにより、ＩｎＧａＺｎＯ_４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ_４にシリコン（Ｓｉ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ_４は結晶化しないことが確認された。

次に、酸化物半導体膜１０６に炭素原子（Ｃ）が添加されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した結果について、図１４（Ａ）、図１５（Ａ），図１７、及び図１８を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳＭＥを用いた。

以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。また、炭素原子（Ｃ）との原子間相互作用にはＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャルを用いた。

計算モデルとして、１６８０原子からなるＩｎＧａＺｎＯ_４の単結晶構造（図１４（Ａ）参照）と、１６８０原子からなるＩｎＧａＺｎＯ_４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつを炭素原子（Ｃ）で置換し、酸素（Ｏ）の８０原子を炭素原子（Ｃ）で置換した構造（図１７（Ａ）参照）を作製した。図１７（Ａ）に示す炭素（Ｃ）置換モデルにおいて、炭素原子（Ｃ）は、８．３３ａｔｏｍ％である。また、図１４（Ａ）に示す単結晶モデルの密度は、６．３６ｇ／ｃｍ^３であり、図１７（Ａ）に示す炭素（Ｃ）置換モデルの密度は、５．８９ｇ／ｃｍ^３である。

図１４（Ａ）、及び図１７（Ａ）に示す計算モデルに対して、ＩｎＧａＺｎＯ_４の単結晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。

上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより得られた最終構造をそれぞれ、図１５（Ａ）、及び図１７（Ｂ）に示す。また、それぞれの構造における動径分布関数ｇ（ｒ）を図１８に示す。

図１５（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１７（Ｂ）に示す炭素（Ｃ）置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１８において、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、炭素（Ｃ）置換モデルでは、０．７ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。

これらの計算結果により、ＩｎＧａＺｎＯ_４に炭素（Ｃ）が含まれることによって、ＩｎＧａＺｎＯ_４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａＺｎＯ_４に炭素（Ｃ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ_４は結晶化しないことが確認された。

このように、酸化物半導体膜にシリコン及び炭素などの不純物が取り込まれると結晶化が阻害されるため、本実施の形態に示す半導体装置においては、シリコン及び炭素などの不純物が少ない領域を設ける構成とする。

具体的には、図１（Ｂ）において、酸化物半導体膜１０６は、下地絶縁膜１０４との界面から５ｎｍ以下の範囲に領域１０６ａを有し、領域１０６ａ以外の領域として、領域１０６ｂを有する。

このように、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１５０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１５０を作製することにより、安定した電気特性を有する半導体装置とすることができる。

なお、その他の構成要素の詳細については、後述するトランジスタ１５０の作製方法において、図２、及び図３を用いて説明する。

〈トランジスタ１５０の作製方法〉
以下、図２、及び図３を用いて、本実施の形態に係る図１に示すトランジスタ１５０の作製方法の一例について説明する。

まず、基板１０２を準備する。基板１０２に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。

また、基板１０２として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜１０６を含むトランジスタを直接作製してもよいし、他の作製基板に酸化物半導体膜１０６を含むトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１０６を含むトランジスタとの間に剥離層を設けるとよい。

次に、基板１０２上に下地絶縁膜１０４を形成する（図２（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する効果があり、シリコンを含む絶縁膜である酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。

また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、シリコンを含む絶縁膜、特に酸化シリコン膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。

また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行っても良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。

次に、下地絶縁膜１０４上に酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い酸化物半導体膜１０６を形成する（図２（Ｂ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。

ここで、酸化物半導体膜１０６に用いることができるＣＡＡＣ−ＯＳ膜について、以下詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを抑制できる。よって、当該トランジスタは、信頼性が高い。

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。さらに、結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半導体を用いたトップゲート構造のトランジスタは、アモルファス状態の酸化物半導体を用いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成するとよい。

なお、Ｒａとは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ_１，ｙ_１，ｆ（ｘ_１，ｙ_１）），（ｘ_１，ｙ_２，ｆ（ｘ_１，ｙ_２）），（ｘ_２，ｙ_１，ｆ（ｘ_２，ｙ_１）），（ｘ_２，ｙ_２，ｆ（ｘ_２，ｙ_２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ_０、基準面の高さ（指定面の平均高さ）をＺ_０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）にて測定可能である。

また、酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその比率に近傍する酸化物を用いるとよい。

また、酸化物半導体膜１０６の成膜工程において、酸化物半導体膜１０６に水素、または水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜１０６の成膜工程の前処理として、スパッタリング装置の予備加熱室で下地絶縁膜１０４が形成された基板１０２を予備加熱し、基板１０２、及び下地絶縁膜１０４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。また、酸化物半導体膜１０６の成膜時、残留水分が排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。

なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、酸化物半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減できる。

なお、本実施の形態では、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法により成膜する。また、酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタリング法により形成することができる。

酸化物半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製するためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることができる。ただし、酸化物半導体膜１０６に用いることのできるターゲットは、これらのターゲットの材料、及び組成に限定されるものではない。

また、酸化物半導体膜１０６を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜１０６の組成は、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜１０６の成膜中において、ＺｎＯが昇華する、またはＩｎ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。

したがって、所望の組成の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成を調整する必要がある。例えば、薄膜である酸化物半導体膜１０６の組成を、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成を、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。

また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜１０６は緻密な膜とすることができる。

また、酸化物半導体膜１０６を成膜する際に用いるスパッタリングガスとしては、水素、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。一つめは、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うように形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うように形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うように形成する方法である。

また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａｂ面から劈開し、ａｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

なお、酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。

なお、スパッタリング法を用いて酸化物半導体膜１０６を成膜する場合、酸化物半導体膜１０６を構成する元素などが下地絶縁膜１０４に対して衝突すると、下地絶縁膜１０４を構成する元素が酸化物半導体膜１０６中に混入してしまう。なお、この混入する現象を本明細書等において、以下ミキシング、ミキシング効果と記す場合がある。また、図２（Ｂ）において、酸化物半導体膜１０６にミキシングにより生じた領域を領域１０６ａと示し、酸化物半導体膜１０６の領域１０６ａ以外を領域１０６ｂと示す。

このミキシングは、下地絶縁膜１０４との界面近傍の酸化物半導体膜１０６中、具体的には、上述の領域１０６ａにおいて、特に顕著に生じる。酸化物半導体膜１０６中に下地絶縁膜１０４を構成する元素が混入すると、酸化物半導体膜１０６の高抵抗化が生じ、トランジスタの電気特性の一であるオン電流、または電界効果移動度を低下させる要因となり得る。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４近傍の酸化物半導体膜１０６の結晶化が阻害される。

ここで、下地絶縁膜１０４上に酸化物半導体膜１０６を成膜する際に、下地絶縁膜１０４と酸化物半導体膜１０６との界面近傍においてミキシングが起こる可能性について、古典分子動力学計算により調査した結果について、図１９乃至図２１を用いて説明する。なお、上記計算を行うため古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳＭＥを用いた。

下地絶縁膜としてアモルファス酸化シリコン膜（以下、ａ−ＳｉＯ_２と記す。）を用いて、図１９に示すモデルを作製した。計算に係る単位胞（計算単位胞）のサイズは、ｘ軸方向に３ｎｍ、ｙ軸方向に３ｎｍ、ｚ軸方向に７．５ｎｍとした。ここで、ｘ軸、及びｙ軸は、ａ−ＳｉＯ_２膜に平行な方向であり、ｚ軸は、ａ−ＳｉＯ_２膜の膜厚方向である。なお、計算に当たって、ｘ軸方向、及びｙ軸方向に周期境界条件を適用することで、ｘ軸方向、及びｙ軸方向に十分広い膜を想定することとした。

次に、ａ−ＳｉＯ_２膜上に、酸化物半導体膜としてＩＧＺＯ膜（Ｉｎ、Ｇａ、Ｚｎを含む酸化物）を想定し、１ｅＶのエネルギーをもつＩｎ、Ｇａ、Ｚｎ、Ｏを、１：１：１：４の割合（合計８４０原子）で、上方（図１９中、原子発生）から下方に向かって入射させ、温度を３００℃、時間を２ｎｓｅｃ（時間刻み幅０．２ｆｓ×１０００万ステップ）として古典分子動力学計算を行った。

図２０、及び図２１に、上記計算の結果を示す。図２０（Ａ）に、０ｓｅｃにおける酸素（Ｏ）原子、及びシリコン（Ｓｉ）原子の配置を示し、図２０（Ｂ）に、１ｎｓｅｃ後の酸素（Ｏ）原子、シリコン（Ｓｉ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子の配置を示し、図２０（Ｃ）に、２ｎｓｅｃ後の酸素（Ｏ）原子、シリコン（Ｓｉ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子の配置を示す。また、図２１（Ａ）は、２ｎｓｅｃ後の酸素（Ｏ）原子、シリコン（Ｓｉ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子の配置を示し、図２１（Ｂ）に、２ｎｓｅｃ後のシリコン（Ｓｉ）原子のみの配置を示し、図２１（Ｃ）に、２ｎｓｅｃ後のインジウム（Ｉｎ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子の配置を示す。

図２１（Ｂ）に示すシリコン（Ｓｉ）原子のみの配置と、図２１（Ｃ）に示すインジウム（Ｉｎ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子の配置とを比較することによって、シリコン（Ｓｉ）原子の層に、インジウム（Ｉｎ）原子、ガリウム（Ｇａ）原子、及び亜鉛（Ｚｎ）原子が浸入していることが確認された。

上記計算の結果から、１ｅＶのエネルギーをもつインジウム（Ｉｎ）原子、ガリウム（Ｇａ）原子、亜鉛（Ｚｎ）原子、および酸素（Ｏ）原子を、ａ−ＳｉＯ_２膜に入射させることより、ａ−ＳｉＯ_２膜とＩＧＺＯ膜との間に、シリコン（Ｓｉ）原子、インジウム（Ｉｎ）原子、ガリウム（Ｇａ）原子、亜鉛（Ｚｎ）原子、および酸素（Ｏ）原子とが混合した層が形成されることが示された。

以上の結果から、下地絶縁膜１０４と酸化物半導体膜１０６とが混合した層を形成させないためには、酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくすることが有効である。例えば、スパッタリング法を用い、酸化物半導体膜１０６の成膜時において、成膜電力を低くする、成膜圧力を高くする方法がある。または、ターゲットと被成膜基板間の距離（以下、Ｔ−Ｓ間距離とも記載する。）を広げてもよい。

なお、上述のようにスパッタリングによるミキシングは、下地絶縁膜１０４との界面近傍の酸化物半導体膜１０６中において発生しうる。よって、酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくしてスパッタリングを行って、ミキシング効果を低減して当該界面近傍の酸化物半導体膜を成膜してしまえば、その後は衝突する際のエネルギーを大きくしてもよい。

例えば、酸化物半導体膜１０６の成膜時において、成膜電力を低くして下地絶縁膜１０４との界面近傍の酸化物半導体膜を成膜し、それから成膜電力を高くして酸化物半導体膜を成膜してもよい。また、成膜圧力を高くして下地絶縁膜１０４との界面近傍の酸化物半導体膜を成膜し、それから成膜圧力を低くして酸化物半導体膜を成膜してもよい。また、Ｔ−Ｓ間距離（ターゲットと基板間距離）を広くして下地絶縁膜１０４との界面近傍の酸化物半導体膜を成膜し、それからＴ−Ｓ間距離を狭くして酸化物半導体膜を成膜してもよい。

成膜電力の具体的な数値としては、５ｋＷ以下、好ましくは１ｋＷ以下、より好ましくは５００Ｗ以下、更に好ましくは２００Ｗ以下とすることが望ましい。なお、成膜電力を下げるほど酸化物半導体膜１０６の成膜レートが低下してしまう。また、成膜電力が非常に低いと、スパッタリング装置内でプラズマが発生しにくくなり、正常に成膜処理が行えなくなる可能性が高まる。このため、成膜電力は、使用するスパッタリング装置で印加することのできる最大電力の５％以上とすることが望ましい。成膜電力をどの程度まで下げるかについては、スパッタリング装置の性能や酸化物半導体膜１０６の膜厚などを鑑み、成膜を正常に行うことができ、かつ、成膜時間がトランジスタ１５０の作製工程（タクトタイム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適な電力値を選択すればよい。

また、成膜圧力の具体的な数値としては、０．４Ｐａ以上、好ましくは１．０Ｐａ以上、より好ましくは２．０Ｐａ以上、更に好ましくは５．０Ｐａ以上とすることが望ましい。なお、成膜圧力を高くするほど、成膜される膜の膜質が悪化する（例えば、膜質が疎になる。）傾向がある。このため、成膜圧力は１００Ｐａ以下とすることが望ましい。成膜圧力をどの程度まで高めるかについては、酸化物半導体膜１０６に必要とされる特性（例えば、電界効果移動度など）を鑑み、実施者が適宜最適な圧力値を選択すればよい。

また、Ｔ−Ｓ間距離の具体的な数値としては、３０ｍｍ以上、好ましくは５０ｍｍ以上、より好ましくは１００ｍｍ以上、更に好ましくは３００ｍｍ以上とすることが望ましい。なお、Ｔ−Ｓ間距離を広くするほど酸化物半導体膜１０６の成膜レートが低下してしまう。このため、Ｔ−Ｓ間距離は５００ｍｍ以下とすることが望ましい。Ｔ−Ｓ間距離をどの程度まで広げるかについては、成膜時間がトランジスタ１５０の作製工程（タクトタイム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適なＴ−Ｓ間距離を選択すればよい。

なお、酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくするためには、成膜電力、成膜圧力、またはＴ−Ｓ間距離のいずれか一つの条件を上述の範囲として酸化物半導体膜１０６を成膜してもよいし、複数の条件を上述の範囲として酸化物半導体膜１０６を成膜してもよい。

なお、スパッタリング装置として、ターゲット（酸化物半導体膜１０６の成膜に用いるターゲット）と被成膜基板が略平行に設置されたマグネトロン方式スパッタリング装置（単に、マグネトロンスパッタ装置とも言う。）を用いた場合、下地絶縁膜１０４には、酸化物半導体膜１０６を構成する元素以外にもプラズマや二次電子なども衝突するため、下地絶縁膜１０４を構成する元素が酸化物半導体膜１０６中に非常に混入しやすい状態にあると言える。このため、酸化物半導体膜１０６を成膜するスパッタリング装置としては、対向ターゲット式スパッタリング装置（ミラートロンスパッタリング装置とも言う。）を用いてもよい。当該スパッタリング装置は、２枚のターゲットが対向する状態に設置され、被成膜基板は２枚のターゲットに挟まれた空間以外の場所に、ターゲットに対して概垂直な状態に設置されている。そして、対向する２枚のターゲット間に高密度のプラズマを生成し、当該プラズマによりターゲット表面がスパッタリングされることで、被成膜基板に酸化物半導体膜１０６が成膜される。このため、被成膜基板はプラズマや二次電子に直接晒されることがない（または非常に少ない）。

また、酸化物半導体膜１０６のスパッタリング成膜を希ガス雰囲気で行う場合、アルゴンの代わりにヘリウムを用いてもよい。アルゴンより質量数の小さいヘリウムを用いることにより、酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくすることができる。さらに、酸化物半導体膜１０６の下地絶縁膜１０４との界面近傍の成膜をヘリウム雰囲気で行った後、成膜室内をアルゴン雰囲気に切り替えることにより、酸化物半導体膜１０６の成膜スピードを向上させることができる。

また、酸化物半導体膜１０６を、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などの下地絶縁膜１０４への衝撃が弱い方法で成膜してもよい。

以上のように、酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくして酸化物半導体膜１０６を成膜することで、上述のように酸化物半導体膜１０６において、下地絶縁膜１０４との界面から酸化物半導体膜１０６に向けてシリコン濃度が１．０原子％以下、さらに好ましくは０．１原子％以下の濃度で分布する領域１０６ａが形成される。ここで、領域１０６ｂとは、酸化物半導体膜１０６の領域１０６ａ以外の領域のことである。

また、このようにして酸化物半導体膜１０６を成膜することで下地絶縁膜１０４中に含まれる炭素などの不純物が酸化物半導体膜１０６に混入することも低減されるので、領域１０６ａに含まれる炭素濃度は、１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以下となる。

また、酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜とする場合、領域１０６ａに取り込まれるシリコンなどの不純物を低減することによって、ｃ軸が下地絶縁膜１０４表面の法線ベクトルに平行な方向に揃う結晶部を、下地絶縁膜１０４との界面から形成することができる。

また、酸化物半導体膜１０６の形成後、酸化物半導体膜１０６に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、過剰な水素（水や水酸基を含む）を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜１０６は大気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

また、上述の脱水化処理（脱水素化処理）を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、酸化物半導体膜１０６中に、酸素を供給することが好ましい。酸化物半導体膜１０６中に酸素を供給することにより、膜中の酸素欠損を補填することができる。

酸化物半導体膜１０６中の酸素欠損を補填する方法の一例としては、酸化物半導体膜１０６に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガス、または一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または一酸化二窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、酸化物半導体膜１０６中に酸素を供給する方法の一例としては、酸化物半導体膜１０６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、酸化物半導体膜１０６中に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。

また、酸化物半導体膜１０６中に酸素を供給する方法の一例としては、下地絶縁膜１０４、または後に形成されるゲート絶縁膜１０８等を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜１０６に酸素を供給してもよい。

上述のように、酸化物半導体膜１０６の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜１０６から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸素を酸化物半導体に加える、または過剰な酸素を供給し酸化物半導体膜１０６の酸素欠損を補填することが好ましい。また、本明細書等において、酸化物半導体膜１０６に酸素を供給する場合を、加酸素化処理、または過酸素化処理と記す場合がある。

なお、上述の方法では、酸化物半導体膜１０６を島状に加工した後に脱水化処理（脱水素化処理）、および加酸素化処理を行う構成について説明したが、開示する発明の一態様はこれに限定して解釈されない。酸化物半導体膜１０６を島状に加工する前に、当該処理を行ってもよい。また、後に形成される絶縁膜１１４の形成後に、加熱処理を行い、下地絶縁膜１０４、またはゲート絶縁膜１０８等から、酸化物半導体膜１０６に酸素を供給してもよい。

このように、酸化物半導体膜１０６は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜１０６とすることができる。このような酸化物半導体膜１０６中には、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。

次に、酸化物半導体膜１０６上に絶縁膜１０７を形成する（図２（Ｃ）参照）。ここで、絶縁膜１０７の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、絶縁膜１０７の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて絶縁膜１０７を作製することができる。なお、絶縁膜１０７は、のちに加工しゲート絶縁膜１０８となる絶縁膜である。

絶縁膜１０７の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。絶縁膜１０７は、酸化物半導体膜１０６と接する部分において酸素を含むことが好ましい。特に、絶縁膜１０７は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、絶縁膜１０７として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、絶縁膜１０７として、ＳｉＯ_２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜を絶縁膜１０７として用いることで、下地絶縁膜１０４と同様に、酸化物半導体膜１０６に酸素を供給することができ、電気特性を良好にすることができる。

また、絶縁膜１０７の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯ_ｘＮ_ｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、絶縁膜１０７は、単層構造としても良いし、積層構造としても良い。

次に、絶縁膜１０７上に、ゲート電極（これと同じ層で形成される配線を含む）となる導電膜１０９を成膜する（図２（Ｄ）参照）。ゲート電極となる導電膜１０９としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。また、ゲート電極に用いる導電膜１０９としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いることができる。ゲート電極に用いる導電膜１０９は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

次に、フォトリソグラフィ工程により導電膜１０９上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１０を形成した後、レジストマスクを除去する。続いて、ゲート電極１１０をマスクとして、絶縁膜１０７をエッチングし、ゲート電極１１０の下部以外の絶縁膜１０７を除去し、ゲート絶縁膜１０８を形成する（図３（Ａ）参照）。

なお、ゲート電極１１０を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、ゲート電極１１０、及びゲート絶縁膜１０８のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

次に、酸化物半導体膜１０６上に、ソース電極、及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極、及びドレイン電極に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方、または双方にチタン、モリブデン、タングステンなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極、及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）を用いることができる。ソース電極、及びドレイン電極に用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

そして、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１１２ａ、及びドレイン電極１１２ｂを形成した後、レジストマスクを除去することにより、トランジスタ１５０が形成される（図３（Ｂ）参照）。

なお、上記フォトリソグラフィ工程で用いるフォトマスク数、及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程数も削減できるため、工程の簡略化が可能となる。

次に、トランジスタ１５０上に絶縁膜１１４を形成する（図３（Ｃ）参照）。

絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１０側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成する。

なお、絶縁膜１１４上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。

以上の工程でトランジスタ１５０が形成される。トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態においては、実施の形態１の図１乃至図３に示した半導体装置、及び半導体装置の作製方法の変形例について、図４乃至図６を用いて説明を行う。なお、図１乃至図３で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。

〈半導体装置の構成例（変形例）〉
図４（Ａ）、及び図４（Ｂ）に、半導体装置の一例として、トップゲート構造のトランジスタの平面図、および断面図を示す。図４（Ａ）は平面図であり、図４（Ｂ）は、図４（Ａ）におけるＸ２−Ｙ２に係る断面図に相当する。なお、図４（Ａ）では、煩雑になることを避けるため、トランジスタ１６０の構成要素の一部（例えば、ゲート絶縁膜１０８など）を省略している。

図４（Ａ）、及び図４（Ｂ）に示すトランジスタ１６０は、基板１０２上に、下地絶縁膜１０４と、下地絶縁膜１０４上に形成された領域１０６ｃ、領域１０６ｄ、領域１０６ｅ、及び領域１０６ｆを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成されたゲート絶縁膜１０８と、ゲート絶縁膜１０８と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１０と、ゲート絶縁膜１０８、及びゲート電極１１０上に形成された絶縁膜１１４と、絶縁膜１１４上に設けられ、酸化物半導体膜１０６と電気的に接続されたソース電極１１２ａ、及びドレイン電極１１２ｂを含む。

また、酸化物半導体膜１０６は、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを含み、さらに、酸化物半導体膜１０６は一対の低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆを含む。

酸化物半導体膜１０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、酸化物半導体膜１０６は、単結晶、または微結晶などの結晶性を有する構造とすることが好ましい。

なお、本実施の形態において、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とする。

また、酸化物半導体膜１０６は、図４（Ｂ）に示すように、端部に２０°乃至５０°のテーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１６０のリーク電流の発生を低減することができる。

なお、下地絶縁膜１０４から酸化物半導体膜１０６に酸素を供給するとは、例えば、下地絶縁膜１０４を加熱することにより、酸素の一部を脱離させ、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６の酸素欠損を補填することが挙げられる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。

しかしながら、下地絶縁膜１０４として酸化シリコン膜を用いる場合、下地絶縁膜１０４中のシリコンが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。酸化物半導体膜１０６にシリコンなどが不純物として取り込まれることにより、酸化物半導体膜１０６が高抵抗化してしまい、トランジスタの電気特性の一であるオン電流、または電界効果移動度の低下の要因になる。

具体的には、図４（Ｂ）において、酸化物半導体膜１０６は、下地絶縁膜１０４との界面から５ｎｍ以下の範囲に領域１０６ｃ及び領域１０６ｅを有し、領域１０６ｃ及び領域１０６ｅ以外の領域として、領域１０６ｄ及び領域１０６ｆを有する。

このように、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１６０の電気特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４との界面近傍まで、結晶部を形成することができる。このような酸化物半導体膜１０６を用いてトランジスタ１６０を作製することにより、安定した電気特性を有する半導体装置とすることができる。

なお、その他の構成要素の詳細については、後述するトランジスタ１６０の作製方法において、図５、及び図６を用いて説明する。

〈トランジスタ１６０の作製方法〉
以下、図５、及び図６を用いて、本実施の形態に係る図４に示すトランジスタ１６０の作製方法の一例について説明する。

まず、基板１０２を準備する。基板１０２については、実施の形態１に記載した構成と、同様の構成とすることができる。

次に、基板１０２上に下地絶縁膜１０４を形成する（図５（Ａ）参照）。下地絶縁膜１０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。

また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、シリコンを含む絶縁膜、特に酸化シリコン膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる。

次に、下地絶縁膜１０４上に酸化物半導体膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い酸化物半導体膜１０６を形成する（図５（Ａ）参照）。また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜するのが好ましい。

なお、スパッタリング法を用いて酸化物半導体膜１０６を成膜する場合、酸化物半導体膜１０６を構成する元素などが下地絶縁膜１０４に対して衝突すると、下地絶縁膜１０４を構成する元素が酸化物半導体膜１０６中に混入してしまう（ミキシング、ミキシング効果）。また、図５（Ａ）において、酸化物半導体膜１０６にミキシングにより生じた領域を領域１０６ａと示し、酸化物半導体膜１０６の領域１０６ａ以外を領域１０６ｂと示す。

このミキシングは、下地絶縁膜１０４との界面近傍の酸化物半導体膜１０６中、具体的には、上述の領域１０６ａにおいて、特に顕著に生じる。酸化物半導体膜１０６中に下地絶縁膜１０４を構成する元素が混入すると、酸化物半導体膜１０６の高抵抗化が生じ、トランジスタの電気特性の一であるオン電流、または電界効果移動度を低下させる要因となり得る。また、酸化物半導体膜１０６がＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４近傍の酸化物半導体膜１０６の結晶化が阻害される。

酸化物半導体膜１０６に用いることのできる材料、及び成膜方法などについては、実施の形態１に記載した構成と、同様の構成とすることができる。

酸化物半導体膜１０６を構成する元素が下地絶縁膜１０４に衝突する際のエネルギーを小さくして酸化物半導体膜１０６を成膜することで、上述のように酸化物半導体膜１０６において、下地絶縁膜１０４との界面から酸化物半導体膜１０６に向けてシリコン濃度が１．０原子％以下、さらに好ましくは０．１原子％以下の濃度で分布する領域１０６ａが形成される。ここで、領域１０６ｂとは、酸化物半導体膜１０６の領域１０６ａ以外の領域のことである。

なお、本実施の形態において、領域１０６ａは、のちに領域１０６ｃ、及び領域１０６ｅとなる部分であり、領域１０６ｂは、領域１０６ｄ、及び領域１０６ｆとなる部分である。

また、酸化物半導体膜１０６の形成後、酸化物半導体膜１０６に対して、脱水化処理（脱水素化処理）、または加酸素化処理を行っても良い。脱水化処理（脱水素化処理）、及び加酸素化処理は、実施の形態１に記載した構成と、同様の構成とすることができる。

次に、酸化物半導体膜１０６上にゲート絶縁膜１０８を形成する（図５（Ｂ）参照）。ここで、ゲート絶縁膜１０８の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１０８の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて作製することができる。

ゲート絶縁膜１０８の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコン等を用いることができる。ゲート絶縁膜１０８は、酸化物半導体膜１０６と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜１０８は、膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０８として、酸化シリコン膜を用いる場合には、ＳｉＯ_２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、ゲート絶縁膜１０８として、ＳｉＯ_２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜１０８として用いることで、下地絶縁膜１０４と同様に、酸化物半導体膜１０６に酸素を供給することができ、電気特性を良好にすることができる。

また、ゲート絶縁膜１０８の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯ_ｘＮ_ｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜１０８は、単層構造としても良いし、積層構造としても良い。

次に、ゲート絶縁膜１０８上に、ゲート電極（これと同じ層で形成される配線を含む）となる導電膜を成膜する。ゲート電極となる導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。また、ゲート電極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いることができる。ゲート電極に用いる導電膜は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って、ゲート電極１１０を形成した後、レジストマスクを除去する（図５（Ｃ）参照）。

次に、ゲート電極１１０をマスクとして酸化物半導体膜１０６にドーパント１８１を導入し、一対の低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆを形成する（図５（Ｄ）参照）。なお、この段階で、領域１０６ａは、領域１０６ｃ、及び領域１０６ｅとなり、領域１０６ｂは、領域１０６ｄ、及び領域１０６ｆとなる。

ドーパント１８１は、酸化物半導体膜１０６の導電率を変化させる不純物である。ドーパント１８１としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。

また、ドーパント１８１は、注入法により、他の膜（例えばゲート絶縁膜１０８）を通過して、酸化物半導体膜１０６に導入することもできる。ドーパント１８１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパント１８１の単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。

ドーパント１８１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント１８１としてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント１８１のイオンのドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよい。

低抵抗領域におけるドーパント１８１の濃度は、５×１０^１８／ｃｍ^３以上１×１０^２２／ｃｍ^３以下であることが好ましい。

また、ドーパント１８１を導入する際に、基板１０２を加熱しながら行ってもよい。

なお、酸化物半導体膜１０６にドーパント１８１を導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。

また、ドーパント１８１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。

酸化物半導体膜１０６を結晶性酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜とした場合、ドーパント１８１の導入により、一部非晶質化する場合がある。この場合、ドーパント１８１の導入後に加熱処理を行うことによって、酸化物半導体膜１０６の結晶性を回復することができる。

よって、酸化物半導体膜１０６において、チャネル形成領域として機能する領域１０６ｃ、及び領域１０６ｄを挟んで低抵抗領域として機能する領域１０６ｅ、及び領域１０６ｆが設けられた酸化物半導体膜１０６が形成される。

次いで、ゲート絶縁膜１０８、及びゲート電極１１０上に絶縁膜１１４を形成する（図６（Ａ）参照）。

絶縁膜１１４については、実施の形態１に記載した構成と、同様の構成とすることができる。

また、絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい。当該熱処理については、実施の形態１に記載した構成と、同様の構成とすることができる。

次に、ゲート絶縁膜１０８、及び絶縁膜１１４に酸化物半導体膜１０６（領域１０６ｅ、または領域１０６ｆ）に達する開口部を形成し、開口部にソース電極、及びドレイン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極、及びドレイン電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構成とすればよい。

次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極１１２ａ、及びドレイン電極１１２ｂを形成した後、レジストマスクを除去することにより、トランジスタ１６０が形成される（図６（Ｂ）参照）。

なお、トランジスタ１６０上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。

トランジスタ１６０は、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、下地絶縁膜１０４との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１６０を、安定した電気特性を有するものとすることができる。

（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。

図７は、半導体装置の構成の一例である。図７（Ａ）に、半導体装置の断面図を、図７（Ｂ）に半導体装置の平面図を、図７（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。

図７（Ａ）、及び図７（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２６０を有し、上部に第２の半導体材料を用いたトランジスタ１５０を有するものである。トランジスタ１５０としては、実施の形態１で示すトランジスタの構造を適用することができるが、トランジスタ１５０は、酸化物半導体膜１０６と接してソース電極１１２ａ、及びドレイン電極１１２ｂが設けられた例である。なお、本実施の形態においては、記載していないが、実施の形態２で用いたトランジスタを適用することもできる。

ここで、第１の半導体材料と第２の半導体材料は、異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（例えば、単結晶シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として、単結晶シリコンを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を実施の形態１に示すようなトランジスタ１５０に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

図７（Ａ）におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２２０と、不純物領域２２０に接する金属間化合物領域２２４と、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けられたゲート電極２１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。

基板２００上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられており、トランジスタ２６０を覆うように絶縁膜２２８、及び絶縁膜２３０が設けられている。なお、高集積化を実現するためには、図７（Ａ）に示すようにトランジスタ２６０がサイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２６０の特性を重視する場合には、ゲート電極２１０の側面にサイドウォール絶縁膜を設け、不純物濃度が異なる領域を含む不純物領域２２０としてもよい。

単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ２６０を覆うように絶縁膜を２層形成する。トランジスタ１５０、および容量素子２６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同時にゲート電極２１０の上面を露出させる。

絶縁膜２２８は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。また、絶縁膜２３０は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などのシリコンを含む無機絶縁膜を用いることができる。絶縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法、またはスパッタリング法等を用いて形成することができる。

また、絶縁膜２２８は、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜２２８を形成してもよい。

なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜を用い、絶縁膜２３０として酸化シリコン膜を用いる。

研磨処理（例えばＣＭＰ処理）により十分に平坦化した絶縁膜２３０上に酸化物半導体膜１０６を形成する。なお、絶縁膜２３０表面の平均面粗さは、０．１５ｎｍ以下が好ましい。

図７（Ａ）に示すトランジスタ１５０は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ１５０に含まれる酸化物半導体膜１０６は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１５０を得ることができる。

トランジスタ１５０は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

トランジスタ１５０上には、絶縁膜１８４が単層または積層で設けられている。本実施の形態では、絶縁膜１８４として、ゲート電極１１０側から酸化シリコン膜と酸化アルミニウム膜との積層を用いる。なお、酸化アルミニウム膜を高密度（例えば、膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることによって、トランジスタ１５０に安定な電気特性を付与することができるため好ましい。

また、絶縁膜１１４を介して、トランジスタ１５０のソース電極１１２ａと重畳する領域には、導電膜１８２が設けられており、ソース電極１１２ａと、絶縁膜１１４と、導電膜１８２とによって、容量素子２６４が構成される。すなわち、トランジスタ１５０のソース電極１１２ａは、容量素子２６４の一方の電極として機能し、導電膜１８２は、容量素子２６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子２６４を設けない構成とすることもできる。また、容量素子２６４は、別途、トランジスタ１５０の上方に設けてもよい。なお、絶縁膜１１４は、実施の形態１と同様の構成とすることができる。

トランジスタ１５０、及び容量素子２６４の上には絶縁膜１８４が設けられている。そして、絶縁膜１８４上にはトランジスタ１５０と、他のトランジスタを接続するための配線１８６が設けられている。図７（Ａ）には図示しないが、配線１８６は、絶縁膜１８４、絶縁膜１１４などに形成された開口に電極を形成し、該電極を介してドレイン電極１１２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１５０の酸化物半導体膜１０６の一部と重畳するように設けられることが好ましい。

図７（Ａ）、及び図７（Ｂ）において、トランジスタ２６０と、トランジスタ１５０とは、少なくとも一部が重畳するように設けられており、トランジスタ２６０のソース領域、またはドレイン領域と酸化物半導体膜１０６の一部が重畳するように設けられているのが好ましい。また、トランジスタ１５０、及び容量素子２６４が、トランジスタ２６０の少なくとも一部と重畳するように設けられている。例えば、容量素子２６４の導電膜１８２は、トランジスタ２６０のゲート電極２１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

なお、ドレイン電極１１２ｂ、及び配線１８６の電気的接続は、ドレイン電極１１２ｂ、及び配線１８６を直接接触させて行ってもよいし、間の絶縁膜に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。

次に、図７（Ａ）、及び図７（Ｂ）に対応する回路構成の一例を図７（Ｃ）に示す。

図７（Ｃ）において、第１の配線（１ｓｔＬｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の一方とは、電気的に接続され、第２の配線（２ｎｄＬｉｎｅ）とトランジスタ２６０のソース電極、またはドレイン電極の他方とは、電気的に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）とトランジスタ１５０のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈＬｉｎｅ）と、トランジスタ１５０のゲート電極とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極と、トランジスタ１５０のソース電極、またはドレイン電極の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈＬｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。

図７（Ｃ）に示す半導体装置では、トランジスタ２６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１５０がオン状態となる電位にして、トランジスタ１５０をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１５０がオフ状態となる電位にして、トランジスタ１５０をオフ状態とすることにより、トランジスタ２６０のゲート電極に与えられた電荷が保持される（保持）。

トランジスタ１５０のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ２６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ２６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

また、トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、絶縁膜２３０との界面近傍まで、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができる。

従って、微細化及び高集積化を実現し、かつ高い電気特性を付与された半導体装置を提供することができる。

（実施の形態４）
本実施の形態においては、実施の形態１、または実施の形態２に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図８、及び図９を用いて説明を行う。

図８（Ａ）は、半導体装置の回路構成の一例を示し、図８（Ｂ）は半導体装置の一例を示す概念図である。まず、図８（Ａ）に示す半導体装置について説明を行い、続けて図８（Ｂ）に示す半導体装置について、以下説明を行う。

図８（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１５０のソース電極、またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１５０のゲート電極とは電気的に接続され、トランジスタ１５０のソース電極、またはドレイン電極と容量素子３５４の第１の端子とは電気的に接続されている。

酸化物半導体を用いたトランジスタ１５０は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１５０をオフ状態とすることで、容量素子３５４の第１の端子の電位（あるいは、容量素子３５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、図８（Ａ）に示す半導体装置（メモリセル３５０）に、情報の書き込みおよび保持を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ１５０がオン状態となる電位として、トランジスタ１５０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１５０がオフ状態となる電位として、トランジスタ１５０をオフ状態とすることにより、容量素子３５４の第１の端子の電位が保持される（保持）。

トランジスタ１５０のオフ電流は極めて小さいから、容量素子３５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。

次に、情報の読み出しについて説明する。トランジスタ１５０がオン状態となると、浮遊状態であるビット線ＢＬと容量素子３５４とが導通し、ビット線ＢＬと容量素子３５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子３５４の第１の端子の電位（あるいは容量素子３５４に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子３５４の第１の端子の電位をＶ、容量素子３５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３５０の状態として、容量素子３５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図８（Ａ）に示す半導体装置は、トランジスタ１５０のオフ電流が極めて小さいという特徴から、容量素子３５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

次に、図８（Ｂ）に示す半導体装置について、説明を行う。

図８（Ｂ）に示す半導体装置は、上部に記憶回路として図８（Ａ）に示したメモリセル３５０を複数有するメモリセルアレイ３５１ａ、及びメモリセルアレイ３５１ｂを有し、下部に、メモリセルアレイ３５１ａ、及びメモリセルアレイ３５１ｂを動作させるために必要な周辺回路３５３を有する。なお、周辺回路３５３は、メモリセルアレイ３５１ａ、及びメモリセルアレイ３５１ｂと電気的に接続されている。

図８（Ｂ）に示した構成とすることにより、周辺回路３５３をメモリセルアレイ３５１ａ、及びメモリセルアレイ３５１ｂの直下に設けることができるため半導体装置の小型化を図ることができる。

周辺回路３５３に設けられるトランジスタは、トランジスタ１５０とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

なお、図８（Ｂ）に示した半導体装置では、メモリセルアレイ３５１ａと、メモリセルアレイ３５１ｂと、２つのメモリセルアレイが積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。

次に、図８（Ａ）に示したメモリセル３５０の具体的な構成について図９を用いて説明を行う。

図９は、メモリセル３５０の構成の一例である。図９（Ａ）にメモリセル３５０の断面図を、図９（Ｂ）にメモリセル３５０の平面図をそれぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。

図９（Ａ）、及び図９（Ｂ）に示すトランジスタ１５０は、実施の形態１で示した構成と同一の構成とすることができる。

トランジスタ１５０は、下地絶縁膜２７４上に形成された領域１０６ａ、及び領域１０６ｂを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成されたゲート絶縁膜１０８と、ゲート絶縁膜１０８と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極１１０と、酸化物半導体膜１０６と電気的に接続されたソース電極１１２ａ、及びドレイン電極１１２ｂと、を含む。また、トランジスタ１５０上に絶縁膜１１４が形成されている。

また、トランジスタ１５０は、酸化物半導体膜１０６の下地絶縁膜２７４との界面近傍に取り込まれるシリコンなどの不純物が抑制されている。その結果、酸化物半導体膜１０６において、下地絶縁膜２７４との界面から酸化物半導体膜１０６に向けてシリコン濃度が１．０原子％以下、より好ましくは、０．１原子％以下の濃度で分布する領域１０６ａが形成されている。

また、絶縁膜１１４を介して、トランジスタ１５０のソース電極１１２ａと重畳する領域には、導電層２６２が設けられており、ソース電極１１２ａと、絶縁膜１１４と、導電層２６２とによって、容量素子３５４が構成される。すなわち、トランジスタ１５０のソース電極１１２ａは、容量素子３５４の一方の電極として機能し、導電層２６２は、容量素子３５４の他方の電極として機能する。

トランジスタ１５０、及び容量素子３５４上には、絶縁層２５６が単層または積層で設けられている。そして、絶縁層２５６上には、隣接するメモリセルと接続するための配線２７２が設けられている。配線２７２は、絶縁層２５６、及び絶縁膜１１４などに形成された開口を介してトランジスタ１５０のドレイン電極１１２ｂと電気的に接続されている。但し、配線２７２とドレイン電極１１２ｂとを直接接続してもよい。なお、配線２７２は、図８（Ａ）の回路図におけるビット線ＢＬに相当する。

図９（Ａ）、及び図９（Ｂ）において、トランジスタ１５０のドレイン電極１１２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図１０乃至図１３を用いて説明する。

携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。

通常のＳＲＡＭは、図１０（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ^２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。

それに対して、ＤＲＡＭはメモリセルが図１０（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ^２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。

しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ^２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力が低減することができる。

次に、図１１に携帯機器のブロック図を示す。図１１に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

次に、図１２にディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１２に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。

まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。

入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。

次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。

このようにメモリ９５２、及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２、及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

次に、図１３に電子書籍のブロック図を示す。図１３に示す電子書籍はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。

ここでは、図１３のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。

以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。

本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

本実施例においては、酸化物半導体膜に意図的にシリコン（Ｓｉ）を添加し、その特性について評価を行った。以下に評価方法の詳細について説明を行う。

まず、酸化物半導体膜は、スパッタリング装置にて成膜を行うこととした。そこで、スパッタリング装置に用いる金属酸化物ターゲットに対し、意図的にＳｉを添加した。金属酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯ）にＳｉＯ_２を添加したターゲットを作製した。すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｓｉ系酸化物のターゲットである。

本実施例においては、ＩＧＺＯターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成のターゲットに、ＳｉＯ_２を２重量％添加したターゲットＡと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成のターゲットに、ＳｉＯ_２を５重量％添加したターゲットＢと、ＳｉＯ_２を添加しないターゲットＣ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）の３つのターゲットを用いた。

なお、ターゲットＡを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（２ｗｔ．％）と、ターゲットＢを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（５ｗｔ．％）と、ターゲットＣを用いて作製した薄膜を、ＩＧＺＯと、以下記載する場合がある。

次に、上記ターゲットＡ、ターゲットＢ、及びターゲットＣを用いて、酸化物半導体薄膜を形成し、各種評価を行った。評価手法としては、得られた薄膜のシート抵抗、組成、及び結晶性について、それぞれ評価を行った。

（シート抵抗評価）
ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝１０ｓｃｃｍ／５ｓｃｃｍ（Ｏ_２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１と、ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料２と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝１０ｓｃｃｍ／５ｓｃｃｍ（Ｏ_２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料３と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料４と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝１０ｓｃｃｍ／５ｓｃｃｍ（Ｏ_２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料５と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料６と、をそれぞれ作製した。

なお、試料１乃至試料６の成膜した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表１に示す。

次に、上記試料１乃至試料６のシート抵抗測定を行った。なお、シート抵抗評価としては、シート抵抗測定器を用いた。試料１乃至試料６のシート抵抗測定結果を図２２に示す。なお、図２２において、横軸は、項目（作製した薄膜）を、縦軸は、シート抵抗を、それぞれ示す。

図２２より、ＩＧＺＯ中にＳｉを添加した薄膜においては、シート抵抗が上昇しているのが分かる。特に試料５については、測定装置の測定上限（５×１０^５Ω／ｃｍ^２）を超え、測定することができなかった。なお、試料６についても、測定装置の測定上限を超えているが、測定装置の原理上、測定上限近傍の数値が算出されている。ただし、測定装置上限の数値に関しては、正確な測定が出来ているとは限らない。

（組成評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成した試料７と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成した試料８と、をそれぞれ作製した。

なお、試料７、及び試料８の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。

次に、上記試料７、及び試料８の組成分析を行った。なお、組成分析としては、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ＲａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）を用いた。ＸＰＳは、試料表面にＸ線を照射することで生じる光電子エネルギーを測定し、試料の構成元素と、その電子状態を分析できる測定方法である。試料７、及び試料８の条件、構造、及び組成分析の結果を表２に示す。

表２より、ターゲットＡを用いて作製した試料７は、Ｉｎ＝１８．０（原子％）、Ｇａ＝１５．３（原子％）、Ｚｎ＝４．６（原子％）、Ｏ＝６１．０（原子％）、Ｓｉ＝１．１（原子％）の組成であることが分かった。また、ターゲットＢを用いて作製した試料８は、Ｉｎ＝１６．７（原子％）、Ｇａ＝１４．４（原子％）、Ｚｎ＝４．３（原子％）、Ｏ＝６２．０（原子％）、Ｓｉ＝２．６（原子％）の組成であることが分かった。

（結晶性評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成した試料９と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１０と、ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１１と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成した試料１２と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１３と、ガラス基板上にターゲットＢを用いてスパッタリング法にて、電力＝１００Ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ_２＝０ｓｃｃｍ／１５ｓｃｃｍ（Ｏ_２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱処理を実施した試料１４と、をそれぞれ作製した。

また、試料９乃至試料１４の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製した試料の条件、及び構造等について、表３に示す。なお、試料９乃至試料１１については、先に記載した試料７と同様の組成の酸化物半導体膜であり、試料１２乃至試料１４については、先に記載した試料８と同様の組成の酸化物半導体膜である。

次に、上記試料９乃至試料１４の結晶性について分析を行った。なお、結晶性の分析としては、Ｘ線回折法（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）を用いた。ＸＲＤは、Ｘ線が結晶格子で回折を示す現象であるため、測定試料の結晶性を測定することができる。試料９乃至試料１１の結晶性分析結果を図２３（Ａ）に、試料１２乃至試料１４の結晶性分析結果を図２３（Ｂ）にそれぞれ示す。

図２３（Ａ）より、ターゲットＡを用いて作製した試料９乃至試料１１においては、熱処理なしの試料９、及び４５０℃の熱処理を行った試料１０では、明確な結晶性を示す回折ピークが確認されなかった。一方、６５０℃の熱処理を行った試料１１では、２θ＝３１°付近に結晶化を示す回折ピークが確認された。

また、図２３（Ｂ）より、ターゲットＢを用いて作製した試料１２乃至試料１４においては、熱処理なしの試料１２、４５０℃の熱処理を行った試料１３、及び６５０℃の熱処理を行った試料１４では、明確な結晶性を示す回折ピークが確認されなかった。

以上の結果から、ターゲットＡを用いて作製した試料９乃至試料１１は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が１．１原子％であり、ターゲットＢを用いて作製した試料１２乃至試料１４は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が２．６原子％である。このように、酸化物半導体膜中のＳｉ濃度が多く含有されることで、結晶化が阻害されることが分かった。

上述の実施の形態において、酸化物半導体膜中への下地絶縁膜の構成元素の混入は、酸化物半導体膜を成膜する際に生じるミキシングが原因であると記載したが、酸化物半導体膜を成膜後に基板を加熱処理することで、下地絶縁膜の構成元素が酸化物半導体中に拡散している可能性も考えられる。そこで、本実施例では、酸化物半導体膜中への下地絶縁膜の構成元素の混入が熱拡散に起因するかを調査した実験についての説明を行う。

実験内容は、まず、基板上に下地絶縁膜および酸化物半導体膜を形成した構造の基板を３つ準備した後、熱処理を行わない基板を試料１５とし、４５０℃の熱処理を行った基板を試料１６とし、６５０℃の熱処理を行った基板を試料１７として、それぞれ作製した。そして、各試料について、飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ＦｌｉｇｈｔＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）を用いて、酸化物半導体膜中の下地絶縁膜との界面近傍におけるシリコン濃度を測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いた試料１５乃至試料１７の構造を図２４に示す。

図２４に示す試料は、シリコン基板２０１上に、下地絶縁膜として酸化シリコン膜２０２を成膜し、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）装置を用いて表面の平坦性を高め、ＩＧＺＯ膜２０４を成膜した。

酸化シリコン膜２０２は、スパッタリング装置を用いて成膜した。酸化シリコン膜２０２の成膜条件は、基板温度：１００℃、ガス流量：Ａｒ／Ｏ_２＝２５ｓｃｃｍ／２５ｓｃｃｍ、成膜電力：１．５ｋＷ（ＲＦ電源）、成膜圧力：０．４Ｐａ、膜厚：３００ｎｍとした。なお、スパッタリングターゲットとしては、酸化シリコンターゲットを用いた。なお、酸化シリコン膜２０２を形成する前に、希弗酸にてシリコン基板２０１表面に形成された酸化膜を除去した。

ＩＧＺＯ膜２０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜２０４の成膜条件は、基板温度：２００℃、ガス流量：Ａｒ／Ｏ_２＝３０ｓｃｃｍ／１５ｓｃｃｍ、成膜電力：０．５ｋＷ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１５ｎｍとした。なお、スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物ターゲットを用いた。

熱処理は、抵抗発熱体などを用いた電気炉に基板を導入して加熱処理を行った。熱処理条件は、試料１６については、加熱温度：４５０℃、加熱時間：１時間とし、試料１７については、加熱温度：６５０℃、加熱時間：１時間とした。なお、加熱雰囲気は、両サンプルとも窒素および酸素の混合雰囲気とした。また、試料１５は、加熱処理を行っていない。

次に、試料１５乃至試料１７に対して、基板表面側（ＩＧＺＯ膜２０４側）からＴｏＦ−ＳＩＭＳ測定を行い、酸化シリコン膜２０２との界面近傍におけるＩＧＺＯ膜２０４中のシリコン濃度を測定した。結果を図２５に示す。

なお、図２５において、横軸は、深さ（ｎｍ）を、縦軸はシリコン（Ｓｉ）濃度（ａｔｏｍｓ／ｃｍ^３）を、それぞれ示す。また、図２５において、酸化シリコン膜２０２をＳｉＯｘとして示し、ＩＧＺＯ膜２０４をＩＧＺＯとして示す。

図２５より、加熱処理を行っていない試料１５と、加熱処理を行った試料１６、及び試料１７と、を比較すると、酸化シリコン膜界面近傍における、ＩＧＺＯ膜中のシリコン濃度の傾き（シリコン濃度勾配とも言える。）に、特異な差は確認されない。したがって、酸化物半導体膜中への下地絶縁膜の構成元素の混入は、熱拡散に起因するものではなくミキシングに起因するものであると言える。

本実施例では、ミキシングによって生じる酸化物半導体膜中への下地絶縁膜の構成元素の混入を、酸化物半導体膜の成膜電力を弱くすることで抑制できるかを調査した実験についての説明を行う。

実験内容は、まず、基板上に下地絶縁膜を成膜し、下地絶縁膜上に酸化物半導体膜を４種類の電力条件（１ｋＷ、５ｋＷ、９ｋＷおよび１ｋＷ＋５ｋＷ）で成膜した後に、各基板に対して熱処理を行い４種類のサンプルを作製した。そして、各サンプルについて、酸化物半導体膜中の下地絶縁膜との界面近傍におけるシリコン濃度を、ＴｏＦ−ＳＩＭＳ法を用いて測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いたサンプルの構造を図２６に示す。

図２６に示すサンプルは、ガラス基板３００上に下地絶縁膜として酸化窒化シリコン膜３０２を成膜した後に、ＩＧＺＯ膜３０４を成膜し、最後に熱処理を行ったものである。

酸化窒化シリコン膜３０２は、プラズマＣＶＤ装置を用いて成膜した。酸化窒化シリコン膜３０２の成膜条件は、基板温度：３２５℃、ガス流量：ＳｉＨ_４／Ｎ_２Ｏ／Ａｒ＝２５０ｓｃｃｍ／２５００ｓｃｃｍ／２５００ｓｃｃｍ、成膜電力：５ｋＷ（周波数＝２．４５ＧＨｚ電源、４台使用）、成膜圧力：３０Ｐａ、膜厚：１００ｎｍとした。なお、酸化窒化シリコン膜３０２を形成する前に、ガラス基板３００表面を洗浄してパーティクル等を除去した。

ＩＧＺＯ膜３０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜３０４の成膜条件は、基板温度：１７０℃、ガス流量：Ａｒ／Ｏ_２＝１００ｓｃｃｍ／１００ｓｃｃｍ、成膜圧力：０．６Ｐａ、膜厚：３５ｎｍとし、１ｋＷ、５ｋＷ、９ｋＷ、及び１ｋＷ＋５ｋＷの４条件の電力で成膜を行った（共に、ＡＣ電源使用）。なお、スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用いた。

なお、上述成膜電力の「１ｋＷ＋５ｋＷ」とは、最初の５ｎｍの成膜を１ｋＷの電力で、その後の３０ｎｍの成膜を５ｋＷの電力で成膜したことを表す。また、以下では、酸化物半導体膜を９ｋＷで成膜した基板を試料１８、５ｋＷで成膜した基板を試料１９、１ｋＷで成膜した基板を試料２０、１ｋＷ＋５ｋＷで成膜した基板を試料２１とする。

また、熱処理は、抵抗発熱体などを用いた電気炉に基板を導入して加熱処理を行った。処理条件は、まず、加熱温度：４５０℃、加熱雰囲気：Ｎ_２の条件で１時間の加熱を行った後、加熱温度：６５０℃、加熱雰囲気：Ｎ_２＋Ｏ_２の条件で、１時間の加熱を行った。

次に、試料１８乃至試料２１に対して、基板表面側（ＩＧＺＯ膜３０４側）からＴｏＦ−ＳＩＭＳ測定を行い、酸化窒化シリコン膜３０２との界面近傍におけるＩＧＺＯ膜３０４膜中のシリコン濃度を測定した。結果を図２７に示す。なお、図２７（Ｂ）は、図２７（Ａ）の一部分を拡大した図である。

また、図２７において、横軸は、深さ（ｎｍ）を、縦軸はシリコン（Ｓｉ）濃度（ａｔｏｍｓ／ｃｍ^３）を、それぞれ示す。また、図２７において、酸化窒化シリコン膜３０２をＳｉＯＮとして示し、ＩＧＺＯ膜３０４をＩＧＺＯとして示す。

図２７より、酸化窒化シリコン膜界面近傍におけるＩＧＺＯ膜中のシリコン濃度は、成膜電力を弱くするに従い低下する傾向が確認された。したがって、酸化物半導体膜の成膜電力を弱くすることにより、ミキシングによって生じる酸化物半導体膜中への下地絶縁膜の構成元素の混入を抑制できることが確認された。なお、先の実施例２に示す図２５と本実施例に示す図２７の各々の図中に示すＳｉ検出下限値については、測定時に用いる標準試料が異なるため、１桁程度異なる数値を示している。

また、試料２０と試料２１のシリコン濃度が略一致していることより、成膜初期段階は、弱い電力で酸化物半導体膜を成膜し、その後、成膜電力を高めて酸化物半導体膜を成膜しても、ミキシングによって生じる酸化物半導体膜中への下地絶縁膜の構成元素の混入を抑制できることが確認された。

１０２基板
１０４下地絶縁膜
１０６酸化物半導体膜
１０６ａ領域
１０６ｂ領域
１０６ｃ領域
１０６ｄ領域
１０６ｅ領域
１０６ｆ領域
１０７絶縁膜
１０８ゲート絶縁膜
１０９導電膜
１１０ゲート電極
１１２ａソース電極
１１２ｂドレイン電極
１１４絶縁膜
１５０トランジスタ
１６０トランジスタ
１８１ドーパント
１８２導電膜
１８４絶縁膜
１８６配線
２００基板
２０１シリコン基板
２０２酸化シリコン膜
２０４ＩＧＺＯ膜
２０６素子分離絶縁膜
２０８ゲート絶縁膜
２１０ゲート電極
２１６チャネル形成領域
２２０不純物領域
２２４金属間化合物領域
２２８絶縁膜
２３０絶縁膜
２５６絶縁層
２６０トランジスタ
２６２導電層
２６４容量素子
２７２配線
２７４下地絶縁膜
３００ガラス基板
３０２酸化窒化シリコン膜
３０４ＩＧＺＯ膜
３５０メモリセル
３５１ａメモリセルアレイ
３５１ｂメモリセルアレイ
３５３周辺回路
３５４容量素子
８０１トランジスタ
８０３トランジスタ
８０４トランジスタ
８０５トランジスタ
８０６トランジスタ
８０７Ｘデコーダー
８０８Ｙデコーダー
８１１トランジスタ
８１２保持容量
８１３Ｘデコーダー
８１４Ｙデコーダー
９０１ＲＦ回路
９０２アナログベースバンド回路
９０３デジタルベースバンド回路
９０４バッテリー
９０５電源回路
９０６アプリケーションプロセッサ
９０７ＣＰＵ
９０８ＤＳＰ
９０９インターフェイス
９１０フラッシュメモリ
９１１ディスプレイコントローラ
９１２メモリ回路
９１３ディスプレイ
９１４表示部
９１５ソースドライバ
９１６ゲートドライバ
９１７音声回路
９１８キーボード
９１９タッチセンサ
９５０メモリ回路
９５１メモリコントローラ
９５２メモリ
９５３メモリ
９５４スイッチ
９５５スイッチ
９５６ディスプレイコントローラ
９５７ディスプレイ
１００１バッテリー
１００２電源回路
１００３マイクロプロセッサ
１００４フラッシュメモリ
１００５音声回路
１００６キーボード
１００７メモリ回路
１００８タッチパネル
１００９ディスプレイ
１０１０ディスプレイコントローラ

Claims

シリコンを含む絶縁膜と、
前記絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
前記酸化物半導体膜は、第１の領域と、第２の領域とを有し、
前記第１の領域は、前記第２の領域よりも前記絶縁膜側に位置し、
前記第１の領域に含まれるシリコンの濃度は、１．０原子％以下であり、
前記第２の領域に含まれるシリコンの濃度は、前記第１の領域に含まれるシリコンの濃度よりも小さく、
前記酸化物半導体膜は、前記酸化物半導体膜の被形成面に垂直な方向と沿うようにｃ軸配向した結晶部を含む半導体装置。
請求項１において、
前記第１の領域は、シリコン濃度が０．１原子％以下である半導体装置。
請求項１または請求項２において、
前記第１の領域は、炭素濃度が１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下である半導体装置。