JP6345831B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6345831B2
JP6345831B2 JP2017076490A JP2017076490A JP6345831B2 JP 6345831 B2 JP6345831 B2 JP 6345831B2 JP 2017076490 A JP2017076490 A JP 2017076490A JP 2017076490 A JP2017076490 A JP 2017076490A JP 6345831 B2 JP6345831 B2 JP 6345831B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
oxide
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017076490A
Other languages
English (en)
Other versions
JP2017123495A (ja
Inventor
慎也 笹川
慎也 笹川
求 倉田
求 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017123495A publication Critical patent/JP2017123495A/ja
Application granted granted Critical
Publication of JP6345831B2 publication Critical patent/JP6345831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス
酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトラン
ジスタが開示されている（特許文献１参照）。
特開２０１１−１８１８０１号公報
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、高集積化等を達
成するためにはトランジスタの微細化が必須である。
より高性能な半導体装置を実現するため、微細化されたトランジスタのオン特性（例えば
、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答、高速駆動を実現す
る構成およびその作製方法を提供することを目的の一とする。
また、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提
供することを目的の一とする。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
化を達成することを目的の一とする。
酸化物半導体膜、ゲート絶縁膜、及び上面及び側面を覆う酸化アルミニウム膜を含む絶縁
膜が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において
、ソース電極層及びドレイン電極層は、酸化物半導体膜及び酸化アルミニウム膜を含む絶
縁膜の上面及び側面の一部に接して設けられる。酸化物半導体膜はチャネル形成領域、及
び好ましくはチャネル形成領域を挟む低抵抗領域を含む。
ゲート電極層の上面及び側面が酸化アルミニウム膜を含む絶縁膜で覆われているため、ソ
ース電極層及びドレイン電極層がゲート電極層の上面と重畳しても酸化アルミニウム膜を
含む絶縁膜によって、ソース電極層又はドレイン電極層とゲート電極層とのショート等の
電気的不良を防止することができる。よって、微細な構造を有するトランジスタを歩留ま
りよく作製することができる。
また、該半導体装置において、酸化物半導体膜には作製工程において酸素が導入され、酸
素を多く（過剰に）含む膜である。ゲート電極層の上面及び側面を、酸化アルミニウム膜
を含む絶縁膜で覆うことによって、ゲート電極層と重畳する酸化物半導体膜のチャネル形
成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜で覆う構成とすること
ができる。
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して
膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因
となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する
主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従
って、トランジスタに安定した電気的特性を付与することができる。
酸化物半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれ
かを含む）を導入して膜中に酸素を供給する。酸素の導入方法としては、イオン注入法、
イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処
理などを用いることができる。
また、ゲート電極層をマスクとして酸化物半導体膜に自己整合的にドーパントを導入し、
酸化物半導体膜においてチャネル形成領域を挟んでチャネル形成領域より抵抗が低く、ド
ーパントを含む低抵抗領域を形成する。ドーパントは、酸化物半導体膜の導電率を変化さ
せる不純物である。ドーパントの導入方法としては、イオン注入法、イオンドーピング法
、プラズマイマージョンイオンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜を有するこ
とにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、
高速動作、高速応答が可能となる。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜
と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上に
ゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と
、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接す
る配線層とを有する半導体装置である。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成
領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜
上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲ
ート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、低抵抗領域、並び
に酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵
抗領域はドーパントを含む半導体装置である。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた酸化物半導体膜
と、酸化物半導体膜上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上に
ゲート電極層と、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と
、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜
上に、酸化物半導体膜に達する開口が設けられた層間絶縁層と、開口に設けられた、酸化
物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線
層とを有する半導体装置である。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜上に設けられた、チャネル形成
領域、及びチャネル形成領域を挟む低抵抗領域を含む酸化物半導体膜と、酸化物半導体膜
上にゲート絶縁膜と、チャネル形成領域と重畳するゲート絶縁膜上にゲート電極層と、ゲ
ート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜と、酸化物半導体膜、
ゲート絶縁膜、ゲート電極層、及び酸化アルミニウム膜を含む絶縁膜上に、低抵抗領域に
達する開口が設けられた層間絶縁層と、開口に設けられた、低抵抗領域、並びに酸化アル
ミニウム膜を含む絶縁膜の上面及び側面の一部に接する配線層とを有し、低抵抗領域はド
ーパントを含む半導体装置である。
酸化物半導体膜において、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳する
領域は、ゲート電極層及び酸化アルミニウム膜を含む絶縁膜と重畳しない領域よりも高い
酸素濃度を有する構成としてもよい。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸
化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸
化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化ア
ルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、並びに酸化アルミニウム膜を含む
絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸
化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸
化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体
膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を
覆う酸化アルミニウム膜を含む絶縁膜を形成し、低抵抗領域、並びに酸化アルミニウム膜
を含む絶縁膜の上面及び側面の一部に接する配線層を形成する半導体装置の作製方法であ
る。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸
化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸
化物半導体膜と重なるゲート電極層を形成し、ゲート電極層の上面及び側面を覆う酸化ア
ルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート電極層、及
び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に酸化物半導体
膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口を形成
し、開口に、酸化物半導体膜、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の
一部に接する配線層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、酸化物絶縁膜を形成し、酸化物絶縁膜上に酸
化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸
化物半導体膜と重なるゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体
膜にドーパントを選択的に導入して低抵抗領域を形成し、ゲート電極層の上面及び側面を
覆う酸化アルミニウム膜を含む絶縁膜を形成し、酸化物半導体膜、ゲート絶縁膜、ゲート
電極層、及び酸化アルミニウム膜を含む絶縁膜上に層間絶縁層を形成し、層間絶縁層に低
抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面の一部が露出する開口
を形成し、開口に、低抵抗領域、並びに酸化アルミニウム膜を含む絶縁膜の上面及び側面
の一部に接する配線層を形成する半導体装置の作製方法である。
上記構成において、ゲート絶縁膜を、ゲート電極層をマスクとしてエッチングして、酸化
アルミニウム膜を含む絶縁膜が酸化物半導体膜と接する構成としてもよいし、酸化アルミ
ニウム膜を含む絶縁膜と酸化物半導体膜との間にゲート絶縁膜を設ける構成としてもよい
。
上記構成において、酸化物半導体膜下に低抵抗領域に接して、配線層（ソース電極層又は
ドレイン電極層）と重畳する電極層を設けてもよい。電極層は酸化物絶縁膜上に設けても
よいし、酸化物絶縁膜中に埋め込まれて設けてもよい。
酸化物半導体膜下、配線層（ソース電極層、又はドレイン電極層）と酸化物半導体膜との
接触領域（コンタクト領域）に電極層を設けることによって、ソース電極層、及びドレイ
ン電極層として機能する配線層と、酸化物半導体膜との接触抵抗を軽減することができる
ため、トランジスタのオン特性を向上させることができる。
上記構成において、酸化物半導体膜の形成される酸化物絶縁膜表面を平坦化処理により平
坦化してもよい。膜厚の薄い酸化物半導体膜を被覆性よく設けることができる。平坦化処
理としては、化学的機械研磨法、エッチング法、プラズマ処理などを単独、又は組み合わ
せて用いることができる。
また、酸化物半導体膜に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処
理）を行ってもよい。また、酸化物半導体膜として結晶性酸化物半導体膜を用いる場合、
結晶化のための加熱処理を行ってもよい。
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する
半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジ
スタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば
、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、
コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電
気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
微細な構造であっても高い電気的特性及び信頼性を有するトランジスタを歩留まりよく提
供することができる。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
化を達成することができる。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図、平面図及び回路図。 半導体装置の一形態を示す回路図及び斜視図。 半導体装置の一形態を示す断面図及び平面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。 半導体装置の一形態を示すブロック図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図１（Ａ）及び（Ｂ）に示すトランジスタ４４０ａは、トップゲート構造のトランジスタ
の一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ１−Ｙ１で切断し
た断面が図１（Ｂ）に相当する。なお図１（Ａ）においては、層間絶縁膜４１５は省略し
ている。
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０ａを含む半
導体装置は、酸化物絶縁膜４３６が設けられた絶縁表面を有する基板４００上に、チャネ
ル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸化物半導体膜４０３、ゲート
絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の上面及び側面を覆う酸化アル
ミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース電極層４０５ａ、ドレイン電
極層４０５ｂを有する。
層間絶縁膜４１５はトランジスタ４４０ａによる凹凸を平坦化するように設けられており
、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、ゲート絶縁
膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低抵抗領域４
０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶縁膜４１４
の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４０５ｂが設
けられている。
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を
用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６
ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０ａに安定な電気的特性を付与
することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（Ｘ
ＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって測定することができる。また、酸化
アルミニウム膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在す
ることが好ましい。例えば、酸化アルミニウム膜を用いる場合には、ＡｌＯｘ（ただし、
ｘ＞１．５）とすればよい。
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われて
いるため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上
面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ
又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止す
ることができる。よって、微細な構造を有するトランジスタ４４０ａを歩留まりよく作製
することができる。
酸化アルミニウム膜を含む絶縁膜は、ゲート電極層の上面及び側面を覆う構造であればよ
く、トランジスタ４４０ａのようにゲート絶縁膜上に設けられてもよいし、酸化物半導体
膜と接する構造であってもよい。例えば、図３（Ａ）に示すトランジスタ４１０ａのよう
に、ゲート電極層４０１をマスクとしてゲート絶縁膜４０２をエッチングし、ゲート電極
層４０１及びゲート絶縁膜４０２の積層の上面及び側面を覆うように酸化アルミニウム膜
を含む絶縁膜４１４を設ける構造であってもよい。トランジスタ４１０ａにおいては、酸
化物半導体膜４０３と酸化アルミニウム膜を含む絶縁膜４１４とが接する。
また、ゲート電極層の上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜は、図３（Ａ
）に示すように連続する単膜を用いることができる。また、複数の膜であってもよく、例
えば、図３（Ｂ）に示すトランジスタ４１０ｂのように、ゲート電極層４０１の側面を覆
う酸化アルミニウム膜を含む絶縁膜４１４ａ、４１４ｂ、及びゲート電極層４０１の上面
を覆う酸化アルミニウム膜を含む絶縁膜４１４ｃの複数の膜を設ける構造であってもよい
。
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給す
る。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法、プラズマ処理などを用いることができる。
トランジスタ４４０ａに設けられる酸化物半導体膜４０３は、酸化物半導体が結晶状態に
おける化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜とすると好ま
しい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格
子間に酸素が存在する場合もある。
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うこ
とによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４
０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１
４で覆う構成とすることができる。
酸化アルミニウム膜を含む絶縁膜４１４は、水素、水分などの不純物、及び酸素の両方に
対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜を含む絶縁膜は、作製工程中及び作製後において、変動要因
となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する
主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。従
って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパン
トを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形
成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成す
る。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパン
トの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む
酸化物半導体膜４０３を有することにより、該トランジスタ４４０ａはオン特性（例えば
、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザー
として、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザ
ーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム
（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を
有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有すること
が好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されて
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
Figure 0006345831
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ
１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ
２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に
投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａ
は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測
定可能である。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎ
ｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａ
ｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパ
ッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜
を行うスパッタ装置を用いて成膜してもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ
−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲ
ットによって適宜変更すればよい。
図２（Ａ）乃至（Ｄ）にトランジスタ４４０ａを有する半導体装置の作製方法の一例を示
す。
まず、絶縁表面を有する基板４００上に酸化物絶縁膜４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトラン
ジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板か
ら可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４
４０ａとの間に剥離層を設けるとよい。
酸化物絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
酸化物絶縁膜４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリコン膜
、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４
００上に酸化シリコン膜、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｚｒ−Ｚｎ
系酸化物膜、酸化物半導体膜４０３を順に積層してもよいし、基板４００上に酸化シリコ
ン膜、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇｄ−Ｚｎ系酸化物膜、酸化物
半導体膜４０３を順に積層してもよい。
本実施の形態では酸化物絶縁膜４３６としてスパッタリング法を用いて形成する酸化シリ
コン膜を用いる。
また、酸化物絶縁膜４３６と基板４００との間に窒化物絶縁膜を設けてもよい。窒化物絶
縁膜は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリ
コン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成す
ることができる。
次に、酸化物絶縁膜４３６上に酸化物半導体膜４０３を形成する。
酸化物絶縁膜４３６は、酸化物半導体膜４０３と接するため、膜中（バルク中）に少なく
とも化学量論比を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁膜４３
６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
このような酸化物絶縁膜４３６を用いることで、酸化物半導体膜４０３に酸素を供給する
ことができ、特性を良好にすることができる。酸化物半導体膜４０３へ酸素を供給するこ
とにより、膜中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜４３６を酸化物半導
体膜４０３と接して設けることによって、該酸化物絶縁膜４３６から酸化物半導体膜４０
３へ酸素を供給することができる。酸化物半導体膜４０３及び酸化物絶縁膜４３６を少な
くとも一部が接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の
供給を行ってもよい。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室で酸化物絶縁膜４３６が形成された基板を予備加熱し、基板及
び酸化物絶縁膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好まし
い。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物絶縁膜４３６において酸化物半導体膜４０３が接して形成される領域に、平坦化処
理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学
的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、酸化物絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、酸化物絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
平坦化処理は、例えば、酸化物絶縁膜４３６として用いる酸化シリコン膜表面に化学的機
械研磨法により研磨処理を行い、酸化シリコン膜表面における平均面粗さ（Ｒａ）を約０
．１５ｎｍとすればよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量
が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３を、スパッタリング法で作製するた
めのターゲットとしては、組成として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金
属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましく
は９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いること
により、成膜した酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。
また、酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に解放せずに連続的に形成す
ることが好ましい。酸化物絶縁膜４３６と酸化物半導体膜４０３とを大気に曝露せずに連
続して形成すると、酸化物絶縁膜４３６表面に水素や水分などの不純物が吸着することを
防止することができる。
次に、酸化物半導体膜４０３に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン
、のいずれかを含む）を導入して、酸化物半導体膜に酸素の供給を行う。酸素の導入方法
としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラン
テーション法、プラズマ処理などを用いることができる。
本実施の形態におけるトランジスタ４４０ａの作製工程において、酸素の導入工程は、酸
化物半導体膜４０３の形成後、ゲート電極層４０１が形成される前までに行うことが好ま
しい。酸化物半導体膜４０３への酸素の導入は複数回行ってもよい。
また、酸素の導入工程は、酸化物半導体膜４０３に直接導入してもよいし、ゲート絶縁膜
などの他の膜を通過して酸化物半導体膜４０３へ導入してもよい。酸素を酸化物半導体膜
４０３に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズ
マイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された
酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
本実施の形態では、イオン注入法により酸化物半導体膜４０３に酸素を注入する。酸素の
注入工程により、酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的
組成に対し、酸素の含有量が過剰な領域が含まれている酸化物半導体膜４０３となる。
例えば、酸素の導入工程によって導入された酸化物半導体膜４０３における酸素濃度を１
×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。なお、酸素過剰
領域は、酸化物半導体膜４０３の一部（界面も含む）に存在していればよい。よって、酸
素を導入することにより、酸化物絶縁膜４３６、酸化物半導体膜４０３、及びゲート絶縁
膜４０２の積層において、酸化物絶縁膜４３６と酸化物半導体膜４０３との界面、酸化物
半導体膜４０３中、又は酸化物半導体膜４０３とゲート絶縁膜４０２との界面の少なくと
も一に酸素を含有させる。
酸化物半導体膜４０３は、酸化物半導体が結晶状態における化学量論的組成に対し、酸素
の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学
量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超え
る程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半
導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１
であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰
である場合には、１＋３ｘが４を越える値を示す。
供給された酸素によって、酸化物半導体膜４０３中に存在する酸素欠損を補填することが
できる。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半
導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別してもよ
い。
本実施の形態のように、酸素を直接酸化物半導体膜４０３へ導入する場合は、酸化物半導
体膜４０３と接する絶縁膜（酸化物絶縁膜４３６、ゲート絶縁膜４０２など）を、必ずし
も酸素を多く含む膜とする必要はないが、酸化物半導体膜４０３と接する絶縁膜（酸化物
絶縁膜４３６、ゲート絶縁膜４０２など）を、酸素を多く含む膜とし、さらに酸素を直接
酸化物半導体膜４０３に導入し、複数の酸素供給方法を行ってもよい。
次に、膜状の酸化物半導体膜４０３をフォトリソグラフィ工程により島状の酸化物半導体
膜４０３に加工する。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
なお、酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッチング
でもよく、両方を用いてもよい。例えば、酸化物半導体膜４０３のウェットエッチングに
用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる
。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔ
ｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法による
ドライエッチングによってエッチング加工してもよい。例えば、ＩＧＺＯ膜をＩＣＰエッ
チング法により、エッチング（エッチング条件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６
０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐ
ａ）し、島状に加工することができる。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
膜４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの
作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少して
しまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物
半導体膜４０３を高純度化及びＩ型（真性）化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜
４０３形成後でも、島状の酸化物半導体膜４０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼
ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される
前、膜状の酸化物半導体膜４０３が酸化物絶縁膜４３６を覆った状態で行うと、酸化物絶
縁膜４３６に含まれる酸素が加熱処理によって放出されるのを防止することができるため
好ましい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った場合、酸化物半導体膜４０３に、酸素を供給す
ることが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損
を補填することができる。
従って、酸化物半導体膜４０３への酸素の導入工程の前に脱水化又は脱水素化処理を行っ
ておくことが好ましい。
また、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体膜４０
３と接して設けることによって、該酸化物絶縁膜から酸化物半導体膜４０３へ酸素を供給
することができる。上記構成において、脱水化又は脱水素化処理として加熱処理を行った
酸化物半導体膜４０３及び酸化物絶縁膜を少なくとも一部が接した状態で加熱処理を行う
ことによって酸化物半導体膜への酸素の供給を行ってもよい。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し
、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物
半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですること
ができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。
次いで、酸化物半導体膜４０３を覆うゲート絶縁膜４４２を形成する。
なお、ゲート絶縁膜４４２の被覆性を向上させるために、酸化物半導体膜４０３表面にも
上記平坦化処理を行ってもよい。特にゲート絶縁膜４４２として膜厚の薄い絶縁膜を用い
る場合、酸化物半導体膜４０３表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４４２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁膜４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４４２としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、
窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコ
ン膜を用いて形成することができる。ゲート絶縁膜４４２は、酸化物半導体膜４０３と接
する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４４２は、膜中（バル
ク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲ
ート絶縁膜４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α
＞０）とする。本実施の形態では、ゲート絶縁膜４４２として、ＳｉＯ２＋α（ただし、
α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁膜４４２とし
て用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にする
ことができる。さらに、ゲート絶縁膜４４２は、作製するトランジスタのサイズやゲート
絶縁膜４４２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁膜４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁膜４４２は、単層構造としても良いし、積層
構造としても良い。
次にゲート絶縁膜４４２上に導電膜を形成し、該導電膜をエッチングして、ゲート電極層
４０１を形成する。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化
ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、
上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物膜、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ
膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ
−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることが
できる。これらの膜は５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上
の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気的特性のしきい
値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる
。
次に、ゲート電極層４０１をマスクとして酸化物半導体膜４０３にドーパント４２１を導
入し、低抵抗領域４０４ａ、４０４ｂを形成する（図２（Ａ）参照）。
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパ
ント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチ
モン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）
、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ
）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることが
できる。
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁膜４０２）を通過して、
酸化物半導体膜４０３に導入することもできる。ドーパント４２１の導入方法としては、
イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション
法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフ
ッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜
の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリン
を用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量
は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２
／ｃｍ３以下であることが好ましい。
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体膜４０３にドーパント４２１を導入する処理は、複数回行ってもよく
、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
本実施の形態では、イオン注入法により酸化物半導体膜４０３に、リン（Ｐ）イオンを注
入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１
０１５ｉｏｎｓ／ｃｍ２とする。
酸化物半導体膜４０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパント４２１の導入により、
一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うこ
とによって、酸化物半導体膜４０３の結晶性を回復することができる。
よって、チャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂが設けられた酸
化物半導体膜４０３が形成される。
次に、ゲート電極層４０１を覆う酸化アルミニウム膜を含む絶縁膜を形成し、該酸化アル
ミニウム膜を含む絶縁膜をエッチングして酸化アルミニウム膜を含む絶縁膜４１４を形成
する。さらに、ゲート電極層４０１及び酸化アルミニウム膜を含む絶縁膜４１４をマスク
として、ゲート絶縁膜４４２をエッチングし、ゲート絶縁膜４０２を形成する（図２（Ｂ
）参照）。
酸化アルミニウム膜を含む絶縁膜４１４は、単層でも積層でもよいが少なくとも酸化アル
ミニウム膜を含む。
酸化アルミニウム膜を含む絶縁膜４１４は、プラズマＣＶＤ法、スパッタリング法、又は
蒸着法等により成膜することができる。
酸化アルミニウム膜以外に、酸化アルミニウム膜を含む絶縁膜４１４としては、代表的に
は酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜
などの無機絶縁膜などを用いることができる。また、酸化ハフニウム膜、酸化マグネシウ
ム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜、又は金属窒化物膜（例え
ば、窒化アルミニウム膜）も用いることができる。
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４としてスパッタリング法によ
り酸化アルミニウム膜を形成する。酸化アルミニウム膜を含む絶縁膜４１４のスパッタリ
ング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希
ガスと酸素の混合雰囲気下において行うことができる。
酸化アルミニウム膜を含む絶縁膜４１４は、水、水素等の不純物を混入させない方法を適
宜用いて形成することが好ましい。
酸化物半導体膜の成膜時と同様に、酸化アルミニウム膜を含む絶縁膜４１４の成膜室内の
残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いること
が好ましい。クライオポンプを用いて排気した成膜室で成膜した酸化アルミニウム膜を含
む絶縁膜４１４に含まれる不純物の濃度を低減できる。また、酸化アルミニウム膜を含む
絶縁膜４１４の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポン
プにコールドトラップを加えたものであってもよい。
酸化アルミニウム膜を含む絶縁膜４１４を、成膜する際に用いるスパッタガスとしては、
水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ま
しい。
酸化物半導体膜４０３上に設けられる酸化アルミニウム膜を含む絶縁膜４１４として用い
る酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過さ
せない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。従
って、トランジスタ４４０ａに安定した電気的特性を付与することができる。
酸化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、酸化アルミニウム膜
を含む絶縁膜４１４上に、層間絶縁膜４１５を形成する。なお層間絶縁膜４１５はトラン
ジスタ４４０ａにより生じる凹凸を平坦化できる膜厚が好ましい。本実施の形態では、Ｃ
ＶＤ法により形成した酸化窒化シリコン膜を形成する。
層間絶縁膜４１５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウ
ム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコ
ン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。層間絶縁膜４１
５は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
さらに、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。
平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜を形成してもよい。
層間絶縁膜４１５に、酸化物半導体膜４０３（低抵抗領域４０４ａ、４０４ｂ）、ゲート
絶縁膜４０２、酸化アルミニウム膜を含む絶縁膜４１４の上面及び側面の一部が露出する
開口４４５ａ、４４５ｂを形成する（図２（Ｃ）参照）。
開口４４５ａ、４４５ｂは、２枚のマスクを用いた２回のエッチング処理によって形成し
てもよい。
開口４４５ａ、４４５ｂを形成する際、酸化アルミニウム膜を含む絶縁膜４１４がエッチ
ングストッパーとして機能するため、ゲート電極層４０１が露出しない。よって、開口４
４５ａ、４４５ｂを形成するエッチング工程において、層間絶縁膜４１５と酸化アルミニ
ウム膜を含む絶縁膜４１４との選択比が高い条件（エッチング条件、層間絶縁膜４１５及
び酸化アルミニウム膜を含む絶縁膜４１４の材料など）に設定する。
開口４４５ａ、４４５ｂにソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
ソース電極層４０５ａ、ドレイン電極層４０５ｂを用いて他のトランジスタと接続させ、
様々な回路を構成することができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲート電極層４０１と同様の材料及び
方法を用いて形成することができ、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗか
ら選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタ
ン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、
Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜
またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
を積層させた構成としても良い。また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ
に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸
化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３
―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることが
できる。
例えば、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして、モリブデン膜の単層、
窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用
いることができる。
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図２（Ｄ）参照）。
また、図４（Ａ）に示すトランジスタ４４０ｂのように、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂに化学的機械研磨法により研磨処理を行い、層間絶縁膜４１５が露出す
るようソース電極層４０５ａ、ドレイン電極層４０５ｂの一部を除去してもよい。トラン
ジスタ４４０ｂにおいて、ソース電極層４０５ａ、ドレイン電極層４０５ｂは層間絶縁膜
４１５表面に突出せず、埋め込まれる構造となる。さらにソース電極層４０５ａ、ドレイ
ン電極層４０５ｂと接して配線層４３５ａ、４３５ｂを設けることができる。チャネル長
方向においてソース電極層４０５ａとドレイン電極層４０５ｂとの幅より、配線層４３５
ａと配線層４３５ｂとの幅を長くすることができるため、加工プロセスが容易となる。
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はド
レイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、配線層４
３５ａ、配線層４３５ｂに用いる導電膜としては、導電性の金属酸化物で形成しても良い
。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、
酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウ
ム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ま
せたものを用いることができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂの除去には、化学的機械研磨法の他、他
の切削（研削、研磨）方法を用いてもよい。また、化学的機械研磨法などの切削（研削、
研磨）法の他、エッチング（ドライエッチング、ウェットエッチング）法や、プラズマ処
理などを組み合わせてもよい。例えば、化学的機械研磨法による除去工程後、ドライエッ
チングやプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図って
もよい。切削（研削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行
う場合、工程順は特に限定されず、ソース電極層４０５ａ、ドレイン電極層４０５ｂの材
料、膜厚、及び表面の凹凸状態に合わせて適宜設定すればよい。
また、図４（Ｂ）に示すトランジスタ４４０ｃのように、層間絶縁膜４１５を設けない構
造としてもよい。
本実施の形態のトランジスタ４４０ａ、４４０ｂ、４４０ｃは、ソース電極層４０５ａ、
及びドレイン電極層４０５ｂは、露出した酸化物半導体膜４０３上面、及び酸化アルミニ
ウム膜を含む絶縁膜４１４の上面及び側面の一部と接して設けられている。
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われて
いるため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上
面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ
又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止す
ることができる。よって、微細な構造を有するトランジスタ４４０ａ、４４０ｂ、４４０
ｃを歩留まりよく作製することができる。
さらに、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３とが
接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、酸化アルミニウム膜
を含む絶縁膜４１４のチャネル長方向の幅となり、より微細化が達成できる他、作製工程
においてよりばらつきなく制御することができる。
よって、例えば、図４（Ｃ）に示すトランジスタ４４０ｄのように、層間絶縁膜４１５に
形成されるソース電極層４０５ａ、ドレイン電極層４０５ｂを設ける開口４４５ａ、４４
５ｂが、作製工程において若干位置がずれてしまっても、ソース電極層４０５ａ又はドレ
イン電極層４０５ｂと酸化物半導体膜４０３とが接する領域（コンタクト領域）と、ゲー
ト電極層４０１との距離は、同じとすることができる。従って、作製工程で生じるトラン
ジスタ４４０ｄの電気的特性への不良やばらつきを軽減することができる。
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３
とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることがで
きるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３と
が接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジ
スタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄのオン特性を向上させることが可能となる
。
以上のように、半導体装置において、特性のばらつきの少ない微細な構造を有するオン特
性の高いトランジスタ４４０ａ、４４０ｂ、４４０ｃ、４４０ｄを歩留まりよく提供する
ことができる。
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装
置の作製方法を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
図５（Ａ）乃至（Ｃ）に示すトランジスタ４３０ａ、４３０ｂは、トップゲート構造のト
ランジスタの一例である。図５（Ａ）はトランジスタ４３０ａの平面図であり、図５（Ａ
）中の一点鎖線Ｘ２−Ｙ２で切断した断面が図５（Ｂ）に相当する。なお、図５（Ａ）に
おいて層間絶縁膜４１５は省略している。また、図５（Ｃ）はトランジスタ４３０ｂの断
面図である。
チャネル長方向の断面図である図５（Ｂ）及び図５（Ｃ）に示すように、トランジスタ４
３０ａ、トランジスタ４３０ｂを含む半導体装置は、酸化物絶縁膜４３６が設けられた絶
縁表面を有する基板４００上に、電極層４６５ａ、４６５ｂ、電極層４６５ａ及び電極層
４６５ｂと接し、かつチャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂを含む酸
化物半導体膜４０３、ゲート絶縁膜４０２、ゲート電極層４０１、ゲート電極層４０１の
上面及び側面を覆う酸化アルミニウム膜を含む絶縁膜４１４、層間絶縁膜４１５、ソース
電極層４０５ａ、ドレイン電極層４０５ｂを有する。
本実施の形態に示すトランジスタ４３０ａ、４３０ｂは、酸化物半導体膜４０３下に低抵
抗領域４０４ａ、４０４ｂと接して、ソース電極層４０５ａ又はドレイン電極層４０５ｂ
と重畳する電極層４６５ａ、４６５ｂを設ける例である。
図５（Ａ）（Ｂ）に示すトランジスタ４３０ａは、酸化物絶縁膜４３６上に島状の電極層
４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接して酸化物半導
体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜４０３の低抵
抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、又はドレイン電極層４０
５ｂと重畳する。なお、トランジスタ４３０ａはソース電極層４０５ａ、ドレイン電極層
４０５ｂに研磨処理を行う例であり、ソース電極層４０５ａ、ドレイン電極層４０５ｂ表
面と層間絶縁膜４１５表面の高さ（基板４００表面からの高さ）はほぼ一致している。
図５（Ｃ）に示すトランジスタ４３０ｂは、酸化物絶縁膜４３６中に埋め込まれるように
島状の電極層４６５ａ、４６５ｂが設けられており、電極層４６５ａ、４６５ｂ上に接し
て酸化物半導体膜４０３が設けられている。電極層４６５ａ、４６５ｂは酸化物半導体膜
４０３の低抵抗領域４０４ａ、４０４ｂと接し、かつソース電極層４０５ａ、ドレイン電
極層４０５ｂと重畳する。
酸化物半導体膜４０３下、ソース電極層４０５ａ、又はドレイン電極層４０５ｂと酸化物
半導体膜４０３との接触領域（コンタクト領域）に電極層４６５ａ、４６５ｂを設けるこ
とによって、ソース電極層４０５ａ、及びドレイン電極層４０５ｂと、酸化物半導体膜４
０３との接触抵抗を軽減することができるため、トランジスタ４３０ａ、４３０ｂのオン
特性を向上させることができる。
また、電極層４６５ａは、トランジスタ４３０ａ、４３０ｂのソース端子として用いるこ
とができ、電極層４６５ｂは、トランジスタ４３０ａ、４３０ｂのドレイン端子としても
用いることができる。
また、電極層４６５ａ、４６５ｂは、モリブデン、チタン、タンタル、タングステン、ア
ルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料、または上述した元素を
成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を
用いて形成される。または、電極層４６５ａ、４６５ｂとして、酸化物半導体を用いても
よく、上述の材料を用いて単層または積層とすることができる。
酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、酸化イン
ジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸
化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）また
はこれらの酸化物半導体材料に酸化シリコンを含ませたものを用いることができる。
なお、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用する場合には、酸化物半導体
膜４０３を島状に加工する際に、電極層４６５ａ、４６５ｂが極力エッチングされないよ
うに、少なくとも酸化物絶縁膜４３６から露出した電極層４６５ａ、４６５ｂと、酸化物
半導体膜４０３とが、エッチングの選択比のとれる材料を用いる必要がある。ただし、エ
ッチングの条件によっては、電極層４６５ａ、４６５ｂの一部がエッチングされた形状と
なることもある。また、電極層４６５ａ、４６５ｂはドーパント（不純物元素）を導入し
て低抵抗化させた、導電性材料、半導体材料を用いることもできる。
また、電極層４６５ａ、４６５ｂに酸化物半導体材料を適用した場合、酸化物半導体膜の
材料や成膜条件によっては、電極層４６５ａ、４６５ｂと、酸化物半導体膜との界面が不
明確になる場合もある。また、界面が不明確になる場合、電極層４６５ａ、４６５ｂと、
酸化物半導体膜との混合領域または混合層と呼ぶことのできる箇所が形成されることもあ
る。
電極層４６５ａ、４６５ｂは少なくとも一部がソース電極層４０５ａ、又はドレイン電極
層４０５ｂと重畳する位置に設けられればよく、サイズや膜厚は特に限定されない。
しかし、トランジスタ４３０ａのように酸化物絶縁膜４３６上に設けられる場合は、上に
形成される薄膜の酸化物半導体膜４０３の被覆性を考慮して、電極層４６５ａ、４６５ｂ
の膜厚をあまり大きくせず、また端部にテーパー角を有すると好ましい。
一方、トランジスタ４３０ｂのように酸化物絶縁膜４３６中に埋め込まれ、その表面を研
磨処理される場合は、電極層４６５ａ、４６５ｂの膜厚を大きくするとより低抵抗となる
ため好ましい。
層間絶縁膜４１５はトランジスタ４３０ａ、４３０ｂによる凹凸を平坦化するように設け
られており、低抵抗領域４０４ａ、４０４ｂ、酸化アルミニウム膜を含む絶縁膜４１４、
ゲート絶縁膜４０２が露出する開口を有している。該開口に、酸化物半導体膜４０３の低
抵抗領域４０４ａ、４０４ｂ、ゲート絶縁膜４０２、並びに酸化アルミニウム膜を含む絶
縁膜４１４の上面及び側面の一部に接してソース電極層４０５ａ、及びドレイン電極層４
０５ｂが設けられている。
本実施の形態では、酸化アルミニウム膜を含む絶縁膜４１４として酸化アルミニウム膜を
用いる。
ゲート電極層４０１の上面及び側面が酸化アルミニウム膜を含む絶縁膜４１４で覆われて
いるため、ソース電極層４０５ａ及びドレイン電極層４０５ｂがゲート電極層４０１の上
面と重畳しても酸化アルミニウム膜を含む絶縁膜４１４によって、ソース電極層４０５ａ
又はドレイン電極層４０５ｂとゲート電極層４０１とのショート等の電気的不良を防止す
ることができる。よって、微細な構造を有するトランジスタ４３０ａ、４３０ｂを歩留ま
りよく作製することができる。
また、半導体装置の作製工程において、酸化物半導体膜４０３に、酸素（少なくとも、酸
素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給す
る。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法、プラズマ処理などを用いることができる。
トランジスタ４３０ａ、４３０ｂに設けられる酸化物半導体膜４０３は、酸化物半導体が
結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜と
すると好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度と
する。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物
半導体の格子間に酸素が存在する場合もある。
ゲート電極層４０１の上面及び側面を、酸化アルミニウム膜を含む絶縁膜４１４で覆うこ
とによって、ゲート電極層４０１と重畳する酸化物半導体膜４０３のチャネル形成領域４
０９及び低抵抗領域４０４ａ、４０４ｂの一部を、酸化アルミニウム膜を含む絶縁膜４１
４で覆う構成とすることができる。
酸化アルミニウム膜を含む絶縁膜は、水素、水分などの不純物、及び酸素の両方に対して
膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜を含む絶縁膜４１４は、作製工程中及び作製後において、変
動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構
成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能す
る。従って、トランジスタ４３０ａ、４３０ｂに安定した電気的特性を付与することがで
きる。
なお、ゲート電極層４０１をマスクとして酸化物半導体膜４０３に自己整合的にドーパン
トを導入し、酸化物半導体膜４０３においてチャネル形成領域４０９を挟んでチャネル形
成領域４０９より抵抗が低く、ドーパントを含む低抵抗領域４０４ａ、４０４ｂを形成す
る。ドーパントは、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパン
トの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオ
ンインプランテーション法などを用いることができる。
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む
酸化物半導体膜４０３を有することにより、該トランジスタ４３０ａ、４３０ｂはオン特
性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
半導体装置において、特性のばらつきの少ない微細な構造を有するオン特性の高いトラン
ジスタ４３０ａ、４３０ｂを歩留まりよく提供することができる。
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装
置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面
を用いて説明する。
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６（
Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで
、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラン
ジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するもの
である。トランジスタ１６２としては、実施の形態１又は実施の形態２で示すトランジス
タを適用することができる。本実施の形態は、トランジスタ１６２として実施の形態１で
示すトランジスタ４４０ｂの構造を適用する例である。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報
を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタをトラン
ジスタ１６２に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体
装置の具体的な構成をここで示すものに限定する必要はない。
図６（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよう
に設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と
、チャネル形成領域１１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上
に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極
やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタ
と呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース
領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、
本明細書において、ソース電極との記載には、ソース領域が含まれうる。
基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている
。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウ
ォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１６０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層
１２８、絶縁層１３０を形成してもよい。
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として
酸化シリコン膜を用いる。
絶縁層１３０表面において、酸化物半導体膜１４４形成領域に、平坦化処理を行うことが
好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（
好ましくは絶縁層１３０表面の平均面粗さは０．１５ｎｍ以下）絶縁層１３０上に酸化物
半導体膜１４４を形成する。
図６（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトラ
ンジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体膜１４４は、高純
度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極
めて優れたオフ特性のトランジスタ１６２を得ることができる。
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは
、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、
消費電力を十分に低減することができる。
本実施の形態では、トランジスタ１６２は作製工程において、層間絶縁膜１３５上に設け
られた導電膜を化学的機械研磨法により除去する工程を用いて、ソース電極層及びドレイ
ン電極層として機能する電極層１４２ａ、１４２ｂを形成する。本実施の形態では、電極
層１４２ａ、１４２ｂと同工程でゲート電極１１０と電気的に接続する電極層１４２ｃを
形成する。
また、電極層１４２ａ、電極層１４２ｂ、又は電極層１４２ｃに接続してソース配線層又
はドレイン配線層として機能する配線層１３８ａ、１３８ｂを設ける。
トランジスタ１６２は、酸化物半導体膜１４４上にゲート絶縁膜１４６を介して設けられ
たゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１３７で覆われ
ているため、電極層１４２ａ、１４２ｂがゲート電極１４８の上面と重畳しても酸化アル
ミニウム膜を含む絶縁膜１３７によって、電極層１４２ａ、１４２ｂとゲート電極１４８
とのショート等の電気的不良を防止することができる。よって、特性のばらつきの少ない
微細な構造を有するトランジスタを歩留まりよく作製することができる。
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層
１４２ａ、１４２ｂと酸化物半導体膜１４４が接する領域（コンタクト領域）と、ゲート
電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半
導体膜１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少
し、トランジスタ１６２のオン特性を向上させることが可能となる。
また、酸化物半導体膜１４４は作製工程において酸素が導入され、酸素を多く（過剰に）
含む膜である。ゲート電極１４８の上面及び側面を、酸化アルミニウム膜を含む絶縁膜１
３７で覆うことによって、ゲート電極１４８と重畳する酸化物半導体膜１４４のチャネル
形成領域及び低抵抗領域の一部を、酸化アルミニウム膜を含む絶縁膜１３７で覆う構成と
することができる。
本実施の形態では、酸化アルミニウム膜を含む絶縁膜１３７として酸化アルミニウム膜を
用いる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６
ｇ／ｃｍ３以上）とすることによって、トランジスタ１６２に安定な電気的特性を付与す
ることができる。
トランジスタ１６２上には、絶縁膜１５０が単層または積層で設けられている。本実施の
形態では、絶縁膜１５０として、酸化アルミニウム膜を用いる。
また、層間絶縁膜１３５及び絶縁膜１５０を介して、トランジスタ１６２の電極層１４２
ａと重畳する領域には、導電層１５３が設けられており、電極層１４２ｃと、配線層１３
８ａと、層間絶縁膜１３５と、絶縁膜１５０と、導電層１５３とによって、容量素子１６
４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の
一方の電極として機能し、導電層１５３は、容量素子１６４の他方の電極として機能する
。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。ま
た、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。
トランジスタ１６２および容量素子１６４の上には絶縁膜１５２が設けられている。そし
て、絶縁膜１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線
１５６が設けられている。図６（Ａ）には図示しないが、配線１５６は、絶縁膜１５０、
絶縁膜１５２などに形成された開口に形成された電極を介して配線層１３８ｂ及び電極層
１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の酸
化物半導体膜１４４の一部と重畳するように設けられることが好ましい。
図６（Ａ）及び図６（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、
少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域また
はドレイン領域と酸化物半導体膜１４４の一部が重畳するように設けられているのが好ま
しい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくと
も一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、ト
ランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。この
ような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることが
できるため、高集積化を図ることができる。
なお、配線層１３８ｂ及び配線１５６の電気的接続は、配線層１３８ｂ及び配線１５６を
直接接触させて行ってもよいし、配線層１３８ｂ及び配線１５６の間の絶縁膜に電極を設
けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電
極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のド
レイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とト
ランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４
の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続さ
れている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電
極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５
の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている
。
図６（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能と
いう特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与え
られる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書
き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈ
ｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電
位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態
とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保
持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート
電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジス
タ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電
荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート
電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くな
るためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」
とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位
をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲー
ト電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷
が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トラン
ジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５
の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」の
ままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出す
ことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態に
かかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈよ
り小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトラ
ンジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を
第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、実施の形態１乃至３に示すトランジスタを使用し、電力が供給
されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装
置について、実施の形態３に示した構成と異なる構成について、図７及び図８を用いて説
明を行う。
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を示
す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７（
Ｂ）に示す半導体装置について、以下説明を行う。
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極
又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電
極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子
２５４の第１の端子とは電気的に接続されている。
次に、図７（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持
を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラン
ジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１
の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって
保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊
ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
このように、図７（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小
さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル２
５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルア
レイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回
路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続さ
れている。
図７（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（
メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の
小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速
動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能であ
る。
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセル
アレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層す
るメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても
良い。
次に、図７（Ａ）に示したメモリセル２５０の具体的な構成について図８を用いて説明を
行う。
図８は、メモリセル２５０の構成の一例である。図８（Ａ）に、メモリセル２５０の断面
図を、図８（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図８（Ａ）は、
図８（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
図８（Ａ）及び図８（Ｂ）に示すトランジスタ１６２は、実施の形態１乃至３のいずれか
で示した構成と同一の構成とすることができる。
絶縁層１８０上に設けられたトランジスタ１６２上には、絶縁膜２５６が単層または積層
で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電極層１４２ａ
と電気的に接続する配線層１３８ａと重畳する領域には、導電層２６２が設けられており
、電極層１４２ａと電気的に接続する配線層１３８ａと、層間絶縁膜１３５と、絶縁膜２
５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジス
タ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２
は、容量素子２５４の他方の電極として機能する。
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そし
て、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するため
の配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜
２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接
続する配線層１３８ａと電気的に接続されている。但し、開口に他の導電層を設け、該他
の導電層を介して、配線２６０と電極層１４２ａと電気的に接続する配線層１３８ａとを
電気的に接続してもよい。なお、配線２６０は、図７（Ａ）の回路図におけるビット線Ｂ
Ｌに相当する。
図８（Ａ）及び図８（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接する
メモリセルに含まれるトランジスタのソース電極としても機能することができる。
図８（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を
図ることができるため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトラ
ンジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さ
いため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つ
まり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分
に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電
子書籍などの携帯機器に応用した場合の例を図９乃至図１２を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶
などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される
理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴があ
る。
通常のＳＲＡＭは、図９（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８
０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー
８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０
４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つ
のメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点があ
る。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００
〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高
い。
それに対して、ＤＲＡＭはメモリセルが図９（Ｂ）に示すようにトランジスタ８１１、保
持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆
動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。Ｄ
ＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシ
ュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり
、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ
消費電力が低減することができる。
図１０に携帯機器のブロック図を示す。図１０に示す携帯機器はＲＦ回路９０１、アナロ
グベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源
回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレ
イコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、
音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示
部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプ
リケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９
（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成
されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十
分に低減することができる。
図１１に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使
用した例を示す。図１１に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイ
ッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。ま
た、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ９５２
、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行う
ディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により
表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成され
る（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に
記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイ
ッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ
、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周
期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読
み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡ
に変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データ
Ｂ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される
。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出
されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、
ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５
５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デー
タＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ９５２に記憶されるまで継続される。
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データ
の読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９
５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に
採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可
能で、且つ消費電力が十分に低減することができる。
図１２に電子書籍のブロック図を示す。図１２はバッテリー１００１、電源回路１００２
、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボ
ード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、デ
ィスプレイコントローラ１０１０によって構成される。
ここでは、図１２のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用す
ることができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ
。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが
電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキ
ング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太
くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが
指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合には
フラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の
形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高
速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。

Claims (4)

  1. 酸化物絶縁膜上の、Ｉｎと、Ｇａと、Ｚｎとを有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記酸化物半導体膜のチャネル形成領域と重畳する領域を有する、ゲート電極層と、
    前記ゲート電極層の上面及び側面を覆う第１の絶縁膜と、
    前記酸化物半導体膜下の、第１の電極層と、
    前記酸化物半導体膜下の、第２の電極層と、
    前記酸化物半導体膜上の、第１の配線層と、
    前記酸化物半導体膜上の、第２の配線層と、を有し、
    前記酸化物半導体膜は、前記チャネル形成領域と、第１の低抵抗領域と、第２の低抵抗領域と、を有し、
    前記第１の低抵抗領域及び前記第２の低抵抗領域は、それぞれ、ドーパントを有し、
    前記第１の電極層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の電極層と重なる領域を有し、
    前記第２の電極層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の電極層と重なる領域を有し、
    前記第１の配線層は、前記ゲート電極層上の前記第１の絶縁膜の上面の一部と接する領域と、前記第１の絶縁膜の側面の一部に接する領域と、を有し、
    前記第２の配線層は、前記ゲート電極層上の前記第１の絶縁膜の上面の一部と接する領域と、前記第１の絶縁膜の側面の一部に接する領域と、を有し、
    前記第１の絶縁膜は、酸化アルミニウム膜を有し、
    前記第１の絶縁膜は、前記第１の低抵抗領域及び前記第２の低抵抗領域と重なる領域に設けられた端部を有することを特徴とする半導体装置。
  2. 酸化物絶縁膜上の、Ｉｎと、Ｇａと、Ｚｎとを有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記酸化物半導体膜のチャネル形成領域と重畳する領域を有する、ゲート電極層と、
    前記ゲート電極層の上面及び側面を覆う第１の絶縁膜と、
    前記酸化物半導体膜下の、第１の電極層と、
    前記酸化物半導体膜下の、第２の電極層と、
    前記酸化物半導体膜上の、第１の配線層と、
    前記酸化物半導体膜上の、第２の配線層と、を有し、
    前記酸化物半導体膜は、前記チャネル形成領域と、第１の低抵抗領域と、第２の低抵抗領域と、を有し、
    前記第１の電極層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の電極層と重なる領域を有し、
    前記第２の電極層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の電極層と重なる領域を有し、
    前記第１の配線層は、前記ゲート電極層上の前記第１の絶縁膜の上面の一部と接する領域と、前記第１の絶縁膜の側面の一部に接する領域と、を有し、
    前記第２の配線層は、前記ゲート電極層上の前記第１の絶縁膜の上面の一部と接する領域と、前記第１の絶縁膜の側面の一部に接する領域と、を有し、
    前記第１の絶縁膜は、酸化アルミニウム膜を有し、
    前記第１の絶縁膜は、前記第１の低抵抗領域及び前記第２の低抵抗領域と重なる領域に設けられた端部を有することを特徴とする半導体装置。
  3. 酸化物絶縁膜上の、Ｉｎと、Ｇａと、Ｚｎとを有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記酸化物半導体膜のチャネル形成領域と重畳する領域を有する、ゲート電極層と、
    前記ゲート電極層の上面及び側面を覆う第１の絶縁膜と、
    前記酸化物半導体膜下の、第１の電極層と、
    前記酸化物半導体膜下の、第２の電極層と、
    前記酸化物半導体膜上の、第１の配線層と、
    前記酸化物半導体膜上の、第２の配線層と、を有し、
    前記酸化物半導体膜は、前記チャネル形成領域と、第１の低抵抗領域と、第２の低抵抗領域と、を有し、
    前記第１の電極層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の低抵抗領域と電気的に接続され、
    前記第１の配線層は、前記第１の電極層と重なる領域を有し、
    前記第２の電極層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の低抵抗領域と電気的に接続され、
    前記第２の配線層は、前記第２の電極層と重なる領域を有し、
    前記第１の絶縁膜は、酸化アルミニウム膜を有し、
    前記第１の絶縁膜は、前記第１の低抵抗領域及び前記第２の低抵抗領域と重なる領域に設けられた端部を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の電極層及び前記第２の電極層は、それぞれ前記酸化物絶縁膜に埋め込まれて設けられることを特徴とする半導体装置。
JP2017076490A 2011-10-13 2017-04-07 半導体装置 Expired - Fee Related JP6345831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011226080 2011-10-13
JP2011226080 2011-10-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012222924A Division JP6126349B2 (ja) 2011-10-13 2012-10-05 半導体装置及び半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018098795A Division JP6633129B2 (ja) 2011-10-13 2018-05-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2017123495A JP2017123495A (ja) 2017-07-13
JP6345831B2 true JP6345831B2 (ja) 2018-06-20

Family

ID=48085385

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2012222924A Active JP6126349B2 (ja) 2011-10-13 2012-10-05 半導体装置及び半導体装置の作製方法
JP2017076490A Expired - Fee Related JP6345831B2 (ja) 2011-10-13 2017-04-07 半導体装置
JP2018098795A Active JP6633129B2 (ja) 2011-10-13 2018-05-23 半導体装置
JP2019223546A Active JP6993397B2 (ja) 2011-10-13 2019-12-11 半導体装置
JP2021200041A Active JP7220273B2 (ja) 2011-10-13 2021-12-09 半導体装置
JP2023011557A Active JP7467704B2 (ja) 2011-10-13 2023-01-30 半導体装置
JP2024060018A Pending JP2024096762A (ja) 2011-10-13 2024-04-03 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012222924A Active JP6126349B2 (ja) 2011-10-13 2012-10-05 半導体装置及び半導体装置の作製方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018098795A Active JP6633129B2 (ja) 2011-10-13 2018-05-23 半導体装置
JP2019223546A Active JP6993397B2 (ja) 2011-10-13 2019-12-11 半導体装置
JP2021200041A Active JP7220273B2 (ja) 2011-10-13 2021-12-09 半導体装置
JP2023011557A Active JP7467704B2 (ja) 2011-10-13 2023-01-30 半導体装置
JP2024060018A Pending JP2024096762A (ja) 2011-10-13 2024-04-03 半導体装置

Country Status (3)

Country Link
US (3) US9287405B2 (ja)
JP (7) JP6126349B2 (ja)
KR (2) KR102087246B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
WO2014181785A1 (en) * 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN111081734A (zh) * 2014-03-17 2020-04-28 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
CN110506328A (zh) 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2018211352A1 (en) 2017-05-18 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
US11705524B2 (en) 2018-04-27 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2020202286A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示デバイス、表示デバイスの製造方法
GB2610886B (en) * 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
CN111628005A (zh) * 2020-06-08 2020-09-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
US20230067672A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH07109874B2 (ja) * 1988-07-08 1995-11-22 株式会社東芝 半導体装置及びその製造方法
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH05267666A (ja) * 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5614731A (en) * 1993-03-15 1997-03-25 Kabushiki Kaisha Toshiba Thin-film transistor element having a structure promoting reduction of light-induced leakage current
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
JPH10233491A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置及びその製造方法
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
KR100248121B1 (ko) * 1997-10-15 2000-03-15 구본준 박막 트랜지스터 및 그 제조방법
JPH11145460A (ja) * 1997-11-10 1999-05-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001068678A (ja) * 1999-08-30 2001-03-16 Nec Corp 薄膜トランジスタおよび薄膜集積素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001338990A (ja) * 2000-05-26 2001-12-07 Fujitsu Ltd 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071590A (ja) * 2002-08-01 2004-03-04 Sharp Corp 薄膜トランジスタを備えた装置およびその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005197451A (ja) * 2004-01-07 2005-07-21 Seiko Epson Corp 半導体装置の製造方法、および半導体装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5350616B2 (ja) 2006-09-22 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5459902B2 (ja) * 2009-08-04 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102117506B1 (ko) * 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102652356B (zh) * 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
KR101838130B1 (ko) * 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8792284B2 (en) * 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017123495A (ja) 2017-07-13
KR102087246B1 (ko) 2020-03-10
US20170358685A1 (en) 2017-12-14
KR20200026865A (ko) 2020-03-11
JP2018129555A (ja) 2018-08-16
JP6633129B2 (ja) 2020-01-22
US20160126360A1 (en) 2016-05-05
JP7467704B2 (ja) 2024-04-15
JP6126349B2 (ja) 2017-05-10
US10153375B2 (en) 2018-12-11
JP7220273B2 (ja) 2023-02-09
JP2020043371A (ja) 2020-03-19
JP2013102141A (ja) 2013-05-23
JP2024096762A (ja) 2024-07-17
JP6993397B2 (ja) 2022-01-13
KR20130040135A (ko) 2013-04-23
JP2023052753A (ja) 2023-04-12
US9728648B2 (en) 2017-08-08
US20130092924A1 (en) 2013-04-18
JP2022022397A (ja) 2022-02-03
US9287405B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
JP6345831B2 (ja) 半導体装置
JP6487088B2 (ja) 半導体装置の作製方法
JP6016532B2 (ja) 半導体装置
JP6026839B2 (ja) 半導体装置
JP6022880B2 (ja) 半導体装置及び半導体装置の作製方法
JP6050662B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013175710A (ja) 半導体装置、及び半導体装置の作製方法
JP6134501B2 (ja) 半導体装置の作製方法
JP6126357B2 (ja) 半導体装置及び半導体装置の作製方法
JP6106376B2 (ja) 半導体装置
JP6049479B2 (ja) 半導体装置
JP5948037B2 (ja) 半導体装置の作製方法
JP6088852B2 (ja) 半導体装置の作製方法、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180523

R150 Certificate of patent or registration of utility model

Ref document number: 6345831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees