JP5119426B2 - 複数のキャパシタを形成する方法 - Google Patents

Description

本発明は、複数のキャパシタを形成する方法に関する。

キャパシタ（コンデンサー）は、集積回路（DRAM回路など）の組立によく使われる部品の一種である。典型的なキャパシタには、非導電性誘電体部位により隔てられた、二つの導電性電極が含まれる。集積回路の密度が増大するにつれて、普通はキャパシタの占める面積が減ってしまうため、充分に大きな蓄積容量を維持するために、多大な努力が払われつづけている。集積回路の密度を増大させると、キャパシタの水平方向の寸法が、垂直方向の寸法よりも大幅に減るのが常である。多くの例では、キャパシタの垂直方向の寸法は増加している。

キャパシタの形成方法のひとつにおいては、キャパシタ蓄積ノード電極（capacitor storage node electrode）を内部に築いた絶縁材料をまず形成する。例えば、各キャパシタ毎のキャパシタ電極開口部のアレイを、このような絶縁性のキャパシタ電極形成材料の内部に、典型的な絶縁性電極形成材料（燐および硼素の一方か双方を添加した二酸化珪素）を用いつつ作成する。キャパシタ電極開口部は、通常はエッチングで作成する。しかしながら、こうした絶縁性材料の内部にキャパシタ電極開口部をエッチングするのは（開口部が深い場合には特に）難しい。

さらに、上述した内容とはまた別個に、すべてでは無いにしろ大部分のキャパシタ電極形成材料を、個々のキャパシタ電極を開口部内に作成した後にエッチングして取り去ることが望ましい場合というのもある。このようにすることで、電極の側壁の外表面積が増大して、形成されるキャパシタの容量を増やせるようになる。しかしながら、キャパシタ電極を深い開口部内に形成すると、開口部のかたちに応じて、通常はキャパシタ電極が幅広では無く縦長になる。すると、エッチングして側壁の外表面を露出させる間か、ならびに／あるいは、基板を輸送する間か、ならびに／あるいは、キャパシタの誘電体層もしくはキャパシタ電極の外側の層を堆積する間に、キャパシタ電極がぐらついて倒れる可能性が出てきてしまう。われわれのU.S. Patent No. 6,667,502では、こうした転倒の緩和を企図した支えもしくは保持構造を設けることを開示している。

本発明の動機は、上述した問題点を解消することにあったが、本発明はそれに限定されるものでは無い。明細書を解釈的に参照したり、明細書を他の方法で限定的に参照したりすること無く、且つ均等論に従って、請求項の文言によってのみ、本発明は限定される。

本発明は、複数のキャパシタを形成する方法を含む。或る実施例では、複数のキャパシタを形成する方法が、基板上のキャパシタアレイ領域内に複数のキャパシタ電極を設けるステップ、を含む。キャパシタ電極は、側方の外側壁を含む。複数のキャパシタ電極を、側方の外側壁に係合する保持構造を以って、（少なくとも部分的に）支持する。保持構造（の少なくとも一部）を作成するにあたっては、キャパシタアレイ領域内がまったくマスクされていない材料層をエッチングして、前述した保持構造を作成するようにする。複数のキャパシタ電極を、複数のキャパシタに組み込む。

或る実施例では、複数のキャパシタを形成する方法が、キャパシタ電極形成材料（第一の材料）の上に、互いに異なる組成物の第二、第三、および第四の材料を形成するステップ、を含む。これら第二の材料と第三の材料と第四の材料と（の少なくとも一部）を、キャパシタ電極形成材料上の或る共通の高さで支える。第三の材料には、異方性エッチング（結晶異方性エッチング）を施した保持構造が含まれる。第二の材料を、第三の材料および第四の材料に対して選択的にエッチングして、その後、キャパシタ電極形成材料を、これら第三の材料および第四の材料に対して選択的にエッチングして、複数のキャパシタ電極開口部が形成されるようにする。個々のキャパシタ電極を、これらのキャパシタ電極開口部の中に形成する。第四の材料を、第三の材料に対して選択的に且つキャパシタ電極に対して選択的にエッチングすることで、エッチングされる第四の材料の下に在るキャパシタ電極形成材料を露出させる。その後、キャパシタ電極形成材料を、第三の材料に対して選択的に且つキャパシタ電極に対して選択的にエッチングすることで、キャパシタ電極の側方の外側壁を露出させて、キャパシタ電極を支持する保持構造の少なくとも一部が残るようにする。こうした複数のキャパシタ電極は、複数のキャパシタ内に組み込まれる。

他の態様および実施例についても想定されている。

本発明をここに開示するのは、米国特許法の憲法上の目的たる「科学と有用な技術の発展を促すこと」（第１章第８節）に邁進せんがためである。

本発明に係る好ましい実施形態について、以下に添付図面を参照しながら述べる。
図１に注目すると、本発明の或る態様に係る工程に存る半導体基板に、参照番号 10 を付してある。これには、或る例示的な実施形態においては例えばバルク単結晶珪素もしくは他の物質から成る半導体基板を含む基板が含まれる。本明細書の文章では、「半導体基板」（"semiconductor substrate"）もしくは「半導電性基板」（"semiconductive substrate"）という語は、半導電性物質を含む任意の構造物を意味するものとして定義される。ここで云う半導電性物質には、半導体ウェハ（単独であるか、もしくは他の物質をその上に含めた組立材）などのバルクの半導体材料、ならびに、半導体層（単独であるか、もしくは他の物質を含めた組立材）、が含まれるがこれらに限定はされない。また、「基板」（"substrate"）という語は、任意の支持構造のことを指し、上述した半導体基板を含むがこれに限定はされない。さらに、本明細書の文章では、「層」（"layer"）という語は、（特に定めない限りは）単層と複層の両方を包含する。

ここで論じることからは、好ましい実施形態においてキャパシタのアレイを形成する方法が得られ、こうしたキャパシタのアレイは例えばDRAMもしくは他のメモリ回路構造物に利用可能であると考えられる。基板片 10 は、領域 14 と領域 16 を含むと考えることができる。しかし或る実施例では、領域 14 が、或る好ましい実施形態においてキャパシタアレイ領域を含み、且つ、領域 16 が、キャパシタアレイ領域 14 の周辺の回路領域を含む。さらにここではあくまで例示として、基板片 10 が、絶縁層 18 を含み、この絶縁層 18 の中には、複数の導電性コンタクトプラグ 19 および 21 が、複数のキャパシタのキャパシタ電極と電気的に接続できるように形成されている、というさまを描いている（以下の論から感得できよう）。絶縁材料 18 は、他の基板材料（図示せず； 例えばバルクの単結晶珪素、セミコンダクタ・オン・インシュレータ（SOI）回路、または、既存のもしくはこれから開発される他の基板材料、など）の上に被せることが可能である。好ましい絶縁材料 18 の例としては、硼素および燐の少なくとも一方を添加した二酸化珪素（ボロホスホシリカートガラス（BPSG）など）が含まれる。導電性プラグ 19 および 21 には、一種類もしくは複数種類の導電性材料を含めることができ、そうした導電性材料には、例えば導電性ドープした半導電性材料（conductively doped semiconductive material）を含めてもかまわないと考えられる。基板 18/19/21 はあくまで例であって、さらに任意のあらゆる基板（既存であるかこれから開発されるかは問わない）が想定されている。

第一の材料 20 は、基板18/19/21 の上に被せるよう形成されている。好ましい材料の例はBPSGであり、その好ましい厚さの例は1,000オングストロームから20,000オングストロームの範囲である。キャパシタ電極は、以降の論からわかるように、材料 20 の内部に形成されることになる。したがって、材料 20 のことをキャパシタ電極形成材料であると見做せる。第一の材料 20 は、電気的に絶縁性か、電気的に伝導性か、もしくは半導電性とすることができ、最も好ましいのは電気的に絶縁性なものである。キャパシタ電極形成材料（第一の材料） 20 は、（図１に示したように）単独の均質な層を含むことも可能であり、また、不均質な層（例えば異なる添加量を有するBPSGの二つ以上の層）とすることもでき、さらにはまた、（あくまで例として）複数の不連続な層を含むことも可能である。例えばあくまで例として、図２には、別の実施形態である基板片 10a を描いてある。相応しい場合には最初に記した実施形態でのそれと類似した番号を使っており、末尾に記号 "a" をつけるかもしくは異なる番号にすることでその違いを表している。図２では、キャパシタ電極形成材料／第一の材料 20a が、少なくとも二つの層 22 および 24 を含むものであるとして描いている。あくまで例として、層 22 には、エッチング停止層（etch stop layer; すなわち、窒化珪素、酸化アルミニウムなど）を含めることができ、このとき層 24 にはBPSGが含まれる。

図３〜５を見ると、一定間隔をおいた複数のマスキング材（第二の材料） 25, 26, 27, 28, 29, 30, 31, 32, および 33 が、第一の材料 20 の上に形成されている。これらのマスキング材により、それぞれのキャパシタ電極開口部輪郭25b, 26b, 27b, 28b, 29b, 30b, 31b, 32b, および33b が画定される。あくまで例として、ここに描いたマスキング材をそれらに対応する輪郭で形成するにあたっては、フォトリソグラフィのパターニングおよびエッチングを用いるのが好ましい。マスキング材（第二の材料） 25〜33 は、第一の材料 20 と同一の組成であってもよく、もしくは異なる組成であってもよい（異なる組成であるのが好ましい）。例えば、同一の組成から成る場合には、下地となる第一の材料20 に対してマスキング材 28 を形成する手法の一例としては、例えばフォトマスク内につくられた開口部を通して、第一の材料を時間制御エッチングする（timed etch）という手法がある。あくまで例として、エッチング停止層（etch stop layer）を、マスキング材 25〜33 とその下地となる第一の材料との中間に設けることも可能である。あくまで例として、図２の実施形態に関して云うと、マスキング材 25〜33 とその下地となる第一の材料24 （図示せず）との中間に、エッチング停止層を構成するための層22を設けてもよい。例示したマスキング材 25〜33 のアレイパターンはあくまで例であって、本質的には、他の任意の既存のアレイパターン、もしくはこれから開発されるアレイパターンについても想定の範囲内である。例示した実施形態においては、あくまで例として、１つの行内で直接隣接しているマスキング材同士の間隔（即ち、マスキング材 28 の右端と、マスキング材 29 の左端との間隔）は、500オングストロームである。例えば、１つの列内で直接隣接しているマスキング材同士の間隔（即ち、図３のマスキング材 26 の下端と、マスキング材 29 の上端との間隔）は、500オングストロームである。例えば、対角線方向に隣接するマスキング材同士のほぼ斜め方向についての間隔（即ち、マスキング材 31 とマスキング材 29 との間隔）は、750オングストロームである。

図６および図７を見ると、第三の材料の層 36 が、マスキング材（第二の材料）25〜33 の上に堆積され、さらに、マスキング材25〜33 の間であって第一の材料 20 の上にも堆積されている。或る態様では、第三の材料 36 の組成は、マスキング材25〜33 の組成とは異なっている。あくまで例として、第一の材料 20 がBPSGであり、マスキング材（第二の材料）25〜33 がBPSGもしくは無添加の二酸化珪素である場合には、第三の材料の層 36 の材質として好ましいものとしては、窒化珪素、酸化アルミニウム、および酸化ハフニウム、が含まれる。当然のことながら、他の絶縁体、さらには導電体や半導体を、第三の材料 36 に使うことも可能ではある。半導体材料の例としては、ポリシリコンが含まれる。導電性材料の例としては、窒化チタン、窒化タンタル、およびタングステンが含まれる。第三の材料の層 36 の堆積厚の例は、250オングストロームから300オングストロームの範囲である。

図８から図１０を見ると、マスキング材25〜33 を露出させて、マスキング材25〜33 の側壁にもたれる相互接続保持構造 40 を形成するよう、第三の材料の層 36 を異方性エッチングしてある。さらに、例示している実施形態においては、相互接続保持構造40 が、マスキング材間に設けられた第一の材料 20 をいくらか露出させるようになっている。あくまで例として、こうした露出された第一の材料 20 は、対角線方向に隣接するマスキング材間に在るが、当然のことながら開口部の他の位置についても想定しており、こうした位置はマスキング材のアレイパターン配置に依存する傾向にある。さらに、例示した好ましい実施形態においては、保持構造 40 が、示したマスキング材の側壁と直接接触するようになっている。例示した最も好ましい実施形態においては、保持構造 40 の少なくとも一部を、第三の材料の層 36 のエッチングによって形成することで、キャパシタアレイ領域14 内のいずこもマスクすることなく、こうした保持構造 40 を形成できる。さらに、或る例示的な好ましい実施形態においては、基板上のいずれの材料の層 36 のいずこもマスクすること無く、保持構造 40 を同様に形成できる。あくまで例として、図９および図１０では、周辺回路領域16 内をマスクすること無く、第三の材料 36 のすべてをその領域内から除去している。当然のことながら別の手法として、周辺回路領域16 上に拡がって設けられた第三の材料の層 36 が、異方性エッチング中に、この周辺領域内で少なくとも部分的にマスクされる（図示せず）ようにして、その結果、このエッチング後に第三の材料の層 36 の少なくとも一部が残るようにすることも可能である。

図１１から図１３を見ると、マスキング材（第二の材料）25〜33 の間に設けられて露出された第一の材料 20 が、第四の材料 44 でマスクされている。或る態様では、第四の材料 44 の組成は、第一の材料 20 の組成と異なり、且つマスキング材（第二の材料）25〜33 の組成とも第三の材料36 の組成とも異なる。第一の材料 20 がBPSGであり、マスキング材（第二の材料）25〜33 が添加もしくは無添加の二酸化珪素であって、且つ第三の材料36 の層が窒化珪素を含む場合には、第四の材料 44 の例はポリシリコンである。それとはかかわらず、図１１から図１３に示した構造の好ましい形成法の一例は、第四の材料 44 を堆積してから、それを化学機械研磨して、マスキング材25〜33 が露出するようにする、というものである。図１２および図１３は、いくらかの第四の材料44 が、周辺回路領域16 内に残遺しているさまを描いているが、当然のことながら、好ましい工程のこの時点で、第四の材料 44 を、周辺回路領域16 内から完全に取り除くようにしてもよい。さらに或る実施例では、第二の材料 25〜33 、第三の材料36 および第四の材料 44 のうちの少なくともひとつが、アモルファスカーボン（非晶質炭素）を含み、また、別の実施例では、ポリシリコンを含む。さらに、当然のことながら、或る態様においては、第二の材料 25〜33 、第三の材料36 、および 第四の材料 44 のうちの少なくともひとつが、非晶質炭素を含み、且つ、これらの材料のそれ以外の少なくともひとつが、ポリシリコンを含む。

図１４および図１５を見ると、マスキング材（第二の材料）25〜33 がエッチングされて、その下の第一の材料 20 が、第三の材料 36 と第四の材料 44 に対してほぼ選択的に（異方性）エッチングされており、このようにしてキャパシタ電極開口部 25c, 26c, 27c, 28c, 29c, 30c, 31c, 32c, 33c が形成される（開口部 25c, 26c, 27c, 30c, 32c, 33c は、図１４および図１５に示していないが、以降の図面には参照番号付で登場する）。本明細書の文章中では、ほぼ選択的なエッチング（substantially selective etch）には、取り去る材料の除去速度と、指定した他の（一種類もしくは複数種類の）材料の除去速度との比が、少なくとも15:1である必要がある。示した例では、第四の材料 44 によって、周辺回路領域16 内の第一の材料20がマスクされたままである場合、第一の材料 20 がこの周辺領域内に残ることになる。この領域内の第一の材料20 上にマスキング材料（第四の材料） 44 が設けられていない場合には、周辺回路領域内のすべての第一の材料20 が、工程のこの時点で除去されることになると考えられる。

図１６から図１８を見ると、個々のキャパシタ電極 25d, 26d, 27d, 28d, 29d, 30d, 31d, 32d, 33d が、対応する個々のキャパシタ電極開口部内に、相互接続保持構造 40 にもたれるようにして形成されている。あくまで例として、同様のものを形成する好ましい方法の例は、窒化チタン層を適切な厚みで堆積させてから、その層を化学機械研磨する、というものである。示した好ましい実施形態例においては、キャパシタ電極を形成する層が、対応するキャパシタ電極開口部内を完全には埋めてしまわないように堆積して、得られる個々のキャパシタ電極が容器状となるようにする。当然のことながら、他の電極形状も想定されており、例えば、キャパシタ電極開口部を導電性材料で完全に栓をして、キャパシタ電極をつくることもできる。

図１９および図２０を見ると、第四の材料 44 （図示せず）が、第三の材料 36 に対してほぼ選択的に、且つ、キャパシタ電極 25d〜33d に対してほぼ選択的にエッチングされて、エッチングされた第四の材料の下の第一の材料 20 が露出するようになっている。

図２１および図２２を見ると、第四の材料 44 がこのようにエッチングされた後、露出した第一の材料 20 のうちの少なくとも一部が、キャパシタ電極 25d〜33d に対してほぼ選択的に、且つ、第三の材料 36 に対してほぼ選択的にエッチングされて、キャパシタ電極 25d〜33d の側方外壁が露出して、キャパシタ電極 25d〜33d を少なくとも部分的に支持する、相互接続保持構造 40 の第三の材料 36 の少なくとも一部が残るようになっている。示した好ましい実施形態例では、エッチングが第一の材料 20 のほぼすべてについて行われており、キャパシタ電極の側方外壁のほぼすべてが露出するようになっている。

本発明の或る実施例では、第四の材料 44 を堆積する前に、保持構造 40 の第三の材料 36 の少なくとも一部をエッチングすることを想定している。こうしたやりかたをあくまで例として、別の実施形態に係る基板片 10g にからめて図２５に示してある。第一に示した実施形態での番号と類似した番号が割り当てられていて、相違があることを末尾に記号 "g" を付すことにより表してある。図２５には、保持構造に対していくらかのエッチングを行って、露出した材料 20 の空隙がひらくような程度のエッチングをすることで、保持構造 40g が得られるさまを描いている。例えば、示した破線は、第一の実施形態に示したものと同様の初期段階開口部を表しており、また、その周りに描いてある実線の輪郭は、第三の材料 36 に、適切且つ例示的なファセットエッチング（facet etch）もしくは適切且つ例示的なウェットエッチングを施すことで、（開口部が）拡がることを表している。あくまで例として、材料 36g は、窒化珪素を含み、また、図２５と同等の構造を作成するためのウェットエッチング剤の例は、燐酸を含む。ファセットエッチングの例としては、100Wから1000Wの高周波電力（RF power）および25℃から100℃でのアルゴンプラズマが含まれる。

図２３および図２４を見ると、キャパシタ誘電体材料 50 およびキャパシタ電極材料 60 を、示したキャパシタ電極の側方外壁の少なくとも一部の上に在る保持構造 40 よりも少なくとも下に、堆積してある。あらゆる適切な既存の材料もしくはこれから開発される材料についても当然想定している。示した実施形態例では、キャパシタ電極材料 60 が、複数のキャパシタに跨る共通のキャパシタ電極を形成するものになっている。当然のことながら、あくまで一例の別の手法として、このキャパシタ電極材料をパターン化することもでき、または、各キャパシタもしくは各キャパシタ群について別々のキャパシタ電極をつくるようにすることも可能である。示した好ましい実施形態においては、保持構造 40 が、複数のキャパシタを含んで完成した集積回路構造の一部となるように構成される。

或る態様として、本発明に係る実施例は、複数のキャパシタを形成する方法とも見做すことができ、この形成方法には、キャパシタ電極形成材料（第一の材料）上に、互いに異なる組成の第二、第三、および第四の材料を形成するステップ、が含まれる。あくまで例として、マスキング材25〜33 の材料が、第二の材料の例を構成し、また、材料 36 が、第三の材料の例を構成し、また、材料 44 が、第四の材料の例を構成し、且つこれらの材料のすべてが、例示的なキャパシタ電極形成材料（第一の材料） 20 上に設けられる。第二の材料、第三の材料、および第四の材料の少なくとも一部が、だいたい同じ高さとなるよう、キャパシタ電極形成材料（第一の材料）上に設けられる。あくまで例として、図１２は高さ "H" となる例を示している。第三の材料は、異方性エッチングされた保持構造を含む。

第二の材料を、第三の材料および第四の材料に対してほぼ選択的にエッチングした後に、キャパシタ電極形成材料（第一の材料）を、第三の材料および第四の材料に対してほぼ選択的にエッチングすることによって、複数のキャパシタ電極開口部を形成する。あくまで例として、図に関して上述した工程は、技法の一例に過ぎない。個々のキャパシタ電極は、個々のキャパシタ電極開口部の内部に形成される。

その後、第四の材料を、第三の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的にエッチングして、エッチングされた／エッチングされている第四の材料の下に在るキャパシタ電極形成材料が露出するようにする。そうしてから、キャパシタ電極形成材料を、第三の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的にエッチングして、キャパシタ電極の側方外壁が露出するようにする。キャパシタ電極形成材料の一部のみがエッチングすることもでき、もしくはそのすべてをエッチングしてもよい。それにはかかわらず、こうしたエッチングによって、複数のキャパシタ電極を少なくとも部分的に支持する保持構造の少なくともいくらかが残ることになる。複数のキャパシタ電極は、複数のキャパシタ内に組み込まれる。

本発明に係る或る態様の或る実施例には、複数のキャパシタを形成することで、基板上のキャパシタアレイ領域内に、複数のキャパシタ電極が設けられ、且つキャパシタ電極が側方外壁を含む、という方法が含まれる。この方法には、複数のキャパシタ電極を、側方外壁と結合する保持構造を用いて少なくとも部分的に支持するステップ、が含まれる。保持構造は、この保持構造を形成するキャパシタアレイ領域内のどこにおいてもマスクされていない材料の層をエッチングすることによって、少なくとも一部が形成される。複数のキャパシタ電極を得て、それを上述した保持構造で支持するための、上述した好ましい工程は、そう述べたままにあくまでこの実施例の一実施形態例に過ぎない。複数のキャパシタ電極を、あくまで一例として上述した手法を使って、複数のキャパシタ内に組み込む。上述した実施形態例では、保持構造を形成するためのエッチングを、複数のキャパシタ電極の形成の前に行っている。しかしながら、本発明に係る或る特徴では、保持構造を形成するためのエッチングを、複数のキャパシタ電極の形成の後に行うこともまた想定している。

法に従い、本発明は、構造的な特徴および方法論的な特徴について大概具体的である文言を使って記載してある。しかしながら、ここに開示した手段は、本発明が効果を発揮する好ましい形態を含むものであるので、本発明は記載した特定の特徴に限定はされない、ということを理解されたい。したがって本発明は、付随する請求項の、均等論を踏まえて適切に解釈された適正な範囲内の、任意の形態もしくは変形例を請求するものである。

図１は、本発明の或る態様に係る、工程中の半導体ウェハ片の、断片様の断面を描いた模式図である。 図２は、図１に示したものの、別の実施形態である。 図３は、図１の左部分の上面図であって、図１での工程の後の段階の工程に存る際を示したものである。 図４は、図３を別視点で捉えたものであって、図３の線 4-4 が図４の左部分に来るようにしてある。 図５は、図３の基板を別視点で捉えたものであって、図３の線 5-5 が図５の左部分に来るようにしてある。 図６は、図４の基板が、図４での工程の後の段階の工程に存る際を示したものである。 図７は、図５の基板が、図５での工程の後の段階の工程に存る際を示したものであって、図６の状態に順序どおり対応している。 図８は、図３の基板の上面図であって、図３の工程の後且つ図６および図７の工程の後の段階の工程に存る際を示したものである。 図９は、図７の基板が、図７での工程の後の段階の工程に存る際を示したものであって、図８の状態に順序どおり対応しており、図８の線 9-9 が図９の左部分に来るようにしてある。 図１０は、図６の基板が、図６での工程の後の段階の工程に存る際を示したものであって、図８の状態に順序どおり対応しており、図８の線 10-10 が図１０の左部分に来るようにしてある。 図１１は、図８の基板の上面図であって、図８での工程の後の段階の工程に存る際を示したものである。 図１２は、図９の基板が、図９での工程の後の段階の工程に存る際を示したものであって、図１１の状態に順序どおり対応しており、図１１の線 12-12 が図１２の左部分に来るようにしてある。 図１３は、図１０の基板が、図１０での工程の後の段階の工程に存る際を示したものであって、図１１の状態に順序どおり対応しており、図１１の線 13-13 が図１３の左部分に来るようにしてある。 図１４は、図１３の基板が、図１３での工程の後の段階の工程に存る際を示したものである。 図１５は、図１２の基板が、図１２での工程の後の段階の工程に存る際を示したものであって、図１４の状態に順序どおり対応している。 図１６は、図１１の基板の上面図であって、図１１の工程の後であって且つ図１４および図１５の工程の後の段階の工程に存る際を示したものである。 図１７は、図１４の基板が、図１４での工程の後の段階の工程に存る際を示したものであって、図１６の状態に順序どおり対応しており、図１６の線 17-17 が図１７の左部分に来るようにしてある。 図１８は、図１５の基板が、図１５での工程の後の段階の工程に存る際を示したものであって、図１６の状態に順序どおり対応しており、図１６の線 18-18 が図１８の左部分に来るようにしてある。 図１９は、図１６の基板の上面図であって、図１６での工程の後の段階の工程に存る際を示したものである。 図２０は、図１８の基板が、図１８での工程の後の段階の工程に存る際を示したものであって、図１９の状態に順序どおり対応しており、図１９の線 20-20 が図２０の左部分に来るようにしてある。 図２１は、図１７の基板が、図１７の工程の後且つ図１９および図２０の工程の後の段階の工程に存る際を示したものである。 図２２は、図２０の基板が、図２０での工程の後の段階の工程に存る際を示したものであり、図２１の状態に順序どおり対応している。 図２３は、図２１の基板の左部分が、図２１での工程の後の段階の工程に存る際を示したものである。 図２４は、図２２の基板の左部分が、図２２での工程の後の段階の工程に存る際を示したものであり、図２３の状態に順序どおり対応している。 図２５は、別の実施形態の上面図である。

Claims (28)

1. 複数のキャパシタを形成する方法であって、
   キャパシタ電極形成材料としての第一の材料（２０）の上に、互いに異なる組成の第二、第三、および第四の材料（２５〜３３、３６、４４）を形成するステップであって、前記第二、第三、および第四の材料（２５〜３３、３６、４４）の少なくとも一部が、前記第一の材料（２０）の上に同じ高さとなるように設けられ、また、前記第三の材料（３６）が、異方性エッチングされた保持構造を含む、ステップと、
   前記第二の材料（２５〜３３）を、前記第三の材料（３６）および前記第四の材料（４４）に対して選択的にエッチングして、その後に、前記第一の材料（２０）を、前記第三の材料（３６）および前記第四の材料（４４）に対して選択的にエッチングすることで、複数のキャパシタ電極開口部を形成するステップと、
   個々のキャパシタ電極を、前記キャパシタ電極開口部のそれぞれの内部に形成するステップと、
   前記第四の材料（４４）を、前記第三の材料（３６）に対して選択的に且つ前記キャパシタ電極に対して選択的にエッチングして、エッチングされた前記第四の材料（４４）の下に在る第一の材料（２０）を露出させ、その後、前記第一の材料（２０）を、前記第三の材料（３６）に対して選択的に且つ前記キャパシタ電極に対して選択的にエッチングして、前記キャパシタ電極の側方外壁を露出させ、かつ、前記キャパシタ電極を支持する前記保持構造の少なくとも一部を残すステップと、
   前記複数のキャパシタ電極を複数のキャパシタ内に組み込むステップと、
   を含むことを特徴とする方法。
2. 前記第二の材料の組成が、前記第一の材料の組成と異なることを特徴とする、請求項１記載の方法。
3. 前記第二の材料の組成が、前記第一の材料の組成と同一であることを特徴とする、請求項１記載の方法。
4. 前記第一の材料が少なくとも二つの層を含み、前記二つの層のうちのひとつが、前記第二、第三、および第四の材料の近傍に設けられるエッチング停止層を含むことを特徴とする、請求項１記載の方法。
5. 前記第二の材料が、前記第三の材料の前に形成され、
   前記第三の材料が、前記第四の材料の前に形成され、また、
   前記第四の材料を形成する前に、前記保持構造をファセットエッチングするステップをさらに含むことを特徴とする、請求項１記載の方法。
6. 前記第二の材料が、前記第三の材料の前に形成され、
   前記第三の材料が、前記第四の材料の前に形成され、また、
   前記第四の材料を形成する前に、前記保持構造をウェットエッチングするステップをさらに含むことを特徴とする、請求項１記載の方法。
7. 前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１記載の方法。
8. 前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ領域内に形成され、また、
   前記基板が、前記キャパシタアレイ領域の周辺に位置する回路領域を含み、また、
   前記保持構造を形成するための前記第三の材料の前記異方性エッチングが、前記保持構造を形成する前記キャパシタアレイ領域内の前記第三の材料をマスクすること無く行われることを特徴とする、請求項１記載の方法。
9. 前記保持構造を形成するための前記第三の材料への前記異方性エッチングが、前記保持構造を形成する前記基板上の前記第三の材料をどこもマスクすること無く行われることを特徴とする、請求項８記載の方法。
10. 前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１記載の方法。
11. 前記第三の材料が、電気的絶縁性であることを特徴とする、請求項１記載の方法。
12. 前記第三の材料が、導電性であることを特徴とする、請求項１記載の方法。
13. 前記第三の材料が、半導電性であることを特徴とする、請求項１記載の方法。
14. 複数のキャパシタを形成する方法であって、
    第一の材料（２０）の上に、互いに離間配置された複数の第二の材料（２５〜３３）をマスキング材として形成するステップであって、前記第二の材料（２５〜３３）が、それぞれのキャパシタ電極開口部の輪郭を前記第二の材料（２５〜３３）の下に画定する、ステップと、
    第三の材料（３６）の層を、前記第二の材料（２５〜３３）の上と、前記第二の材料（２５〜３３）間に設けられた第一の材料（２０）の上とに、堆積するステップであって、前記第三の材料（３６）の組成は前記第二の材料（２５〜３３）の組成とは異なる、ステップと、
    前記第三の材料（３６）の層を異方性エッチングして、前記第二の材料（２５〜３３）を露出させ、かつ、前記第二の材料（２５〜３３）の側壁にもたれる相互接続保持構造を形成するステップであって、前記相互接続保持構造は、前記第二の材料（２５〜３３）間に設けられた前記第一の材料（２０）の一部を露出させている、ステップと、
    前記異方性エッチングの後に、前記第二の材料（２５〜３３）間に設けられた前記露出された前記第一の材料（２０）を、第四の材料（４４）でマスクするステップであって、前記第四の材料（４４）の組成は、前記第一の材料（２０）の組成とも、前記第二の材料（２５〜３３）の組成とも、前記第三の材料（３６）の組成とも異なる、ステップと、
    前記第二の材料（２５〜３３）をエッチングし、続いて、前記第二の材料（２５〜３３）の下に在る前記第一の材料（２０）を、前記第三の材料（３６）および前記第四の材料（４４）に対して選択的にエッチングすることで、前記第一の材料（２０）内にキャパシタ電極開口部を形成するステップと、
    キャパシタ電極を、それぞれ、個々の前記キャパシタ電極開口部の内部に、前記相互接続保持構造にもたれるように形成するステップと、
    前記第四の材料（４４）を、前記第三の材料（３６）に対して選択的に且つ前記キャパシタ電極に対して選択的にエッチングして、該エッチングされた前記第四の材料（４４）の下の第一の材料（２０）を露出させるステップと、
    前記第四の材料（４４）の前記エッチングの後に、前記露出された前記第一の材料（２０）の少なくとも一部を、前記キャパシタ電極に対して選択的に且つ前記第三の材料（３６）に対して選択的にエッチングすることで、前記キャパシタ電極の側方外壁を露出させ、かつ、前記キャパシタ電極を少なくとも部分的に支持する前記相互接続保持構造の前記第三の材料（３６）の少なくとも一部を残すステップと、
    前記第一の材料（２０）をエッチングして前記キャパシタ電極の側方外壁を露出させる前記ステップの後に、キャパシタ誘電体材料およびキャパシタ電極材料を、前記保持構造の下の、前記側方外壁の少なくとも一部の上に堆積させるステップと、
    を含むことを特徴とする方法。
15. 前記第二の材料の組成が、前記第一の材料の組成と異なることを特徴とする、請求項１４記載の方法。
16. 前記第二の材料の組成が、前記第一の材料の組成と同一であることを特徴とする、請求項１４記載の方法。
17. 前記第二の材料を、マスク開口部を通じて前記第一の材料を時間制御エッチングすることによって形成することを特徴とする、請求項１６記載の方法。
18. 前記時間制御エッチングが、フォトマスク内に形成された開口部を通して行われることを特徴とする、請求項１７記載の方法。
19. エッチング停止層が、前記第二の材料と前記第一の材料との中間に設けられることを特徴とする、請求項１４記載の方法。
20. 前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ領域内に形成され、また、
    前記基板が、前記キャパシタアレイ領域の周辺に位置する回路領域を含み、また、
    前記保持構造を形成するための前記第三の材料の前記異方性エッチングが、前記保持構造を形成する前記キャパシタアレイ領域内の前記第三の材料の層をマスクすること無く行われることを特徴とする、請求項１４記載の方法。
21. 前記保持構造を形成するための前記第三の材料の層の前記異方性エッチングが、前記保持構造を形成する前記基板上の前記第三の材料の層をどこもマスクすること無く行われることを特徴とする、請求項２０記載の方法。
22. 前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１４記載の方法。
23. 前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１４記載の方法。
24. 前記第一、第三、および第四の材料のうちの少なくともひとつが、非晶質炭素を含むことを特徴とする、請求項１４記載の方法。
25. 前記第一、第三、および第四の材料のうちの少なくともひとつが、ポリシリコンを含むことを特徴とする、請求項１４記載の方法。
26. 前記第一、第三、および第四の材料のうちの少なくともひとつが、非晶質炭素を含み、また、
    前記第一、第三、および第四の材料のうちの別の少なくともひとつが、ポリシリコンを含むことを特徴とする、請求項１４記載の方法。
27. 前記第四の材料を形成する前に、前記保持構造をファセットエッチングするステップをさらに含むことを特徴とする、請求項１４記載の方法。
28. 前記第四の材料を形成する前に、前記保持構造をウェットエッチングするステップをさらに含むことを特徴とする、請求項１４記載の方法。

Images