JP3856257B2 - 半導体読出専用メモリ及びその読出方法 - Google Patents
半導体読出専用メモリ及びその読出方法 Download PDFInfo
- Publication number
- JP3856257B2 JP3856257B2 JP35310497A JP35310497A JP3856257B2 JP 3856257 B2 JP3856257 B2 JP 3856257B2 JP 35310497 A JP35310497 A JP 35310497A JP 35310497 A JP35310497 A JP 35310497A JP 3856257 B2 JP3856257 B2 JP 3856257B2
- Authority
- JP
- Japan
- Prior art keywords
- numbered sub
- bit lines
- odd
- bit line
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 5
- 230000004044 response Effects 0.000 claims description 8
- 101001056128 Homo sapiens Mannose-binding protein C Proteins 0.000 description 15
- 102100026553 Mannose-binding protein C Human genes 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 9
- 101150035614 mbl-1 gene Proteins 0.000 description 8
- 230000007704 transition Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 101100540711 Caenorhabditis elegans ddl-2 gene Proteins 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
- G11C17/126—Virtual ground arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体読出専用メモリ(read only memory; ROM）に係り、より詳しくは、メモリセル(memeory cells）を構成している酸化物半導体電界効果トランジスター(metal oxide semiconductor field effect transistor; MOSFET）が並列に連結され、アドレス遷移検出(address transition detection; ATD）を採用し、そして、階層的なビットライン構造(hierarchical bit line architecture)を持つノア型マスクロム(NOR type mask ROM）及びその読出方法に関するものである。
【０００２】
【従来の技術】
図１には、ATD 技術を使用する典型的なROM 装置が図示されている。図１を参照すると、このROM 装置はメモリセルアレイ(memory cell array)１０と、入力バッファー回路(input buffer circuits)１２，１４，１６，１８、カラムパス回路(column pass circuit)２０、感知増幅器回路(sense amplifier circuit)２２、データーラッチ回路(data latch circuit)２４、ロウプリデコーダー回路(row pre-decoder circuit)２６、カラムプリデコーダー回路(column pre-decoder circuit)２８、ATD 回路３０及び、データー出力バッファー回路(data output buffer circuit)３２を含んでいる。ATD 回路３０はショットパルス発生回路(short-pulse generation circuits)３４，３６及び３８、サメーター(summator)４０、読出制御回路(read control circuit)４２で構成される。
【０００３】
入力バッファー１２，１４，１６，１８には外部からチップエネーブル信号(chip enable signal)、ロウアドレス信号(row address signals）、カラムアドレス信号(column address signals)及び出力エネーブル信号(output enable signal)が各々印加される。入力バッファー１２，１４，１６，１８は入力された外部信号を内部信号 CEPi , RAPi , CAPi , OEi として各々出力する。ロウアドレスバッファー１４及びカラムアドレスバッファー１６からのロウアドレス信号RAPi及びカラムアドレス信号CAPiはロウプリデコーダー回路２６及びカラムプリデコーダー２８に各々印加される。プリデコーダー回路２６及び２８はロウアドレス信号RAPi及びカラムアドレス信号CAPiによりセルアレイ１０の特定メモリセルを選択する。
【０００４】
図１に示したように、入力バッファー１２，１４、１６からのチップエネーブル信号 CEPi 、ロウアドレス信号RAPi、カラムアドレス信号 CAPi はＡＴＤ回路３０内のショットパルス発生回路３４，３６，３８に各々印加される。ショットパルス発生回路３４はチップエネーブル信号の遷移が発生すると、ショットパルスを発生する。これと同じように、残りのショットパルス発生器３６，３８各々も、少なくとも１つの入力アドレスの遷移が発生すると、ショットパルスを発生する。ショットパルス発生回路３４，３６，３８の出力パルスはサメーター４０に印加される。サメーター４０はショットパルス発生回路３４，３６，３８からのパルスを一つに結合し、所定の幅を持つ１つのパルス信号ＳＭＯを発生する。読出制御回路４２はサメーター４０からのパルス信号ＳＭＯに応答し、プリチャージ制御信号(precharge control signal)ＰＲＥ及び感知増幅制御信号(sense-amp control signal)ＳＡＣＳを発生する。ビットラインのプリチャージ動作はプリチャージ制御信号ＰＲＥが所定の電圧レベルに維持される間に遂行される。
【０００５】
感知増幅器回路２２は、プリデコーダー回路２６及び２８により選択されたセルに貯蔵されたデーターを増幅してデーターラッチ回路２４に提供する。ラッチ回路２４からの出力データーは、出力エネーブル信号OEi に応答して動作するデーター出力バッファー回路３２を介して外部に出力される。
【０００６】
図２は広く使用されている従来のＮＯＲ型マスクＲＯＭ（“水平的な（ｌａｔｅｒａｌ）マスクＲＯＭ”とも言う）の１つのセルアレイブロック及びその周辺回路の等価回路図である。図２に示されたように、このＲＯＭの各セルアレイブロックでは、ビットラインが階層的に供給される。具体的には、ビットラインは基板上に規定（ｄｅｆｉｎｅ）された対応するカラムに従って、各々伸張するメインビットライン（ｍａｉｎ−ｂｉｔ ｌｉｎｅｓ）ＭＢＬ１，ＭＢＬ２，…、とサブビットライン（ｓｕｂ−ｂｉｔ ｌｉｎｅｓ）ＳＢＬ１，ＳＢＬ２，…、とで構成される。各メインビットラインはアルミニウム（Ａｌ）からなる金属ビットライン（ｍｅｔａｌ ｂｉｔ ｌｉｎｅ）であり、各サブビットラインは拡散層（ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）からなる拡散ビットライン（ｄｉｆｆｕｓｉｏｎ ｂｉｔ ｌｉｎｅ）である。１つのメインビットラインには２つのサブビットラインが対応する。各セルアレイブロックで、サブビットラインは２つのグループ（ｇｒｏｕｐ）に区分される。グループ中の１つは奇数番(odd-numbered)サブビットラインＳＢＬ１，ＳＢＬ３，…、で構成され、他の１つは偶数番(even-numbered）サブビットラインＳＢＬ２，ＳＢＬ４，…、で構成される。１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインは１つのグラウンドライン（ＧＬ）に対応する。各２つの奇数番サブビットラインと偶数番サブビットラインとは相互に手を組むように入組み合っている。
【０００７】
又、図２に示されたＲＯＭの各セルアレイブロックでは、ＭＯＳＦＥＴからなるメモリセル（Ｍｍｎ）（ｍ＝１，２，…、ｉ ： ｎ＝１，２，…、ｊ）がワードラインＷＬ１〜ＷＬｉに交差する複数のサブビットラインＳＢＬ１，ＳＢＬ２、…、に関して並列に連結される。具体的には、各メモリセル（Ｍｍｎ）はカラム方向に伸張する各対のサブビットラインＳＢＬ１及びＳＢＬ２，ＳＢＬ３及びＳＢＬ４，…、とロウ方向に伸張するワードラインＷＬ１〜ＷＬｉとが交差することにより規定される各セル領域に配置される。各ロウ上のメモリセルのゲートは対応するワードラインに連結される。よく知られているように、マスクＲＯＭで、ＭＯＳＦＥＴからなるセル各々はデーター“０”のオフ・セル状態(off-cell state)すなわち、高いスレッショルド電圧（例えば５Ｖ）を持つ状態とデーター“１”のオン・セル状態（on-cell state)すなわち、低いスレッショルド電圧（例えば０．５Ｖ）を持つ状態とのいずれかにプログラムされる。
【０００８】
各２つの隣接したサブビットライン、ＳＢＬ１とＳＢＬ２，ＳＢＬ２とＳＢＬ３，ＳＢＬ３とＳＢＬ４，…、の間の各カラム上のメモリセルＭ１ｋ，Ｍ２ｋ，…，Ｍｉｋ（ここで、ｋは１あるいはそれより大きい整数）は１つのストリング（ｓｔｒｉｎｇ）あるいはバンク（ｂａｎｋ）になる。各２つの隣接した奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１、すなわち、ＳＢＬ１とＳＢＬ３，ＳＢＬ３とＳＢＬ５等の間に、そして、各２つの隣接した偶数番サブビットラインＳＢＬ２ｋ及びＳＢＬ２ｋ＋２、すなわち、ＳＢＬ２とＳＢＬ４，ＳＢＬ４とＳＢＬ６等の間には各々２つづつのセルストリングが割り当てられる。各２つの隣接したストリングのセルのソース（ｓｏｕｒｃｅｓ）は対応する偶数番サブビットラインＳＢＬ２ｋに共通的に連結され、セルのドレイン（ｄｒａｉｎｓ）はストリング両側の２つの奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１に各々連結される。例えば、セルＭ１３及びＭ１４のソースはサブビットラインＳＢＬ４に共通的に連結され、セルＭ１３及びＭ１４のドレインはサブビットラインＳＢＬ３及びＳＢＬ５に各々連結される。奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、はストリング選択用(string selecting)ＭＯＳＦＥＴ、ＳＴ１，ＳＴ２，…、からなる第１のストリング選択回路を通じてメインビットラインＭＢＬ１，ＭＢＬ２…、と各々電気的に連結される。又、これと類似するように、偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、はグラウンド選択用(ground selecting)MOSFETであるＧＴ１，ＧＴ２，…、からなる第２のストリング選択回路を通じて、グラウンドラインＧＬ１，ＧＬ２，…、と各々電気的に連結される。
【０００９】
メインビットラインＭＢＬ１，ＭＢＬ２，…、は第１グループのカラム選択用ＭＯＳＦＥＴであるＢＴ１，ＢＴ２，…、を通じて感知増幅器ＳＡ１，ＳＡ２，…、と各々電気的に連結され、グラウンドラインＧＬ１，ＧＬ２…、は第２グループのカラム選択用ＭＯＳＦＥＴであるＧＢＴ１，ＧＢＴ２，…、を通じてグラウンドＶｓｓと電気的に連結される。
【００１０】
以上のような階層的なビットライン構造を持つＲＯＭでは、従来のＮＯＲ型ＲＯＭ装置に比べて、ビットライン上の寄生キャパシタンス(parasitic capcitance)を非常に減少させることができる。特に、拡散ビットラインが使用される時、ビットライン上の配線抵抗(wiring resistance）は非常に減少する。
【００１１】
【発明が解決しようとする課題】
しかし、セルデーターの読出のためのビットラインプリチャージ動作で、選択されるセルに隣接したセルのプログラミング状態により、次に説明するようにビットラインプリチャージ状態が著しく変わってしまうという問題が発生する。まず、選択されるセルに隣接したセルがオフ・セルとしてプログラミングされている場合には、選択されるセルと関連したメインビットラインのプリチャージングは正常に行われる。その結果、セル読出動作が正常に遂行される。しかし、例えば、図２のセルＭ１１，Ｍ１２，Ｍ１３及びＭ１４全てがオン・セルとしてプログラミングされてあり、セルＭ１５がオフ・セルとしてプログラミングされている場合には、メインビットラインＭＢＬ２のプリチャージングが始まった後、ワードラインＷＬ１が活性化されると共に、ストリング選択用ＭＯＳＦＥＴ（ＳＴ３）がターン・オンされることにより、セルＭ１５が選択される時からデーターセンシングが開始される時まで、メインビットラインＭＢＬ２のプリチャージレベルが一定に維持されない。これはワードラインＷＬ１が活性化される時、セルＭ１１，Ｍ１２，Ｍ１３及びＭ１４全てがターン・オンされているため、メインビットラインＭＢＬ２からサブビットラインＳＢＬ５，セルＭ１４，Ｍ１３，Ｍ１２及びＭ１１を順次を介してサブビットラインＳＢＬ４，ＳＢＬ３，ＳＢＬ２及びＳＢＬ１に漏洩電流が各々流れるためである。結局、この場合には、サブビットラインＳＢＬ４，ＳＢＬ３，ＳＢＬ２、ＳＢＬ１が選択されたメインビットラインＭＢＬ２の負荷（ｌｏａｄｓ）として作用する。このようなメインビットラインＭＢＬ２のプリチャージレベルの降下（ｄｒｏｐ）はデーターセンシングマージンを減少させ、電源電圧Ｖｃｃの引下げ及び高速読出動作への制限要素として作用する。
【００１２】
本発明の目的は低い電源電圧Ｖｃｃを有する高速ＮＯＲ型ＲＯＭを提供することである。
本発明の他の目的は安定されたビットラインプリチャージを遂行するＮＯＲ型ＲＯＭを提供することである。
本発明の他の目的はＮＯＲ型ＲＯＭの高速読出方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するための一つの特徴によると、階層的なビットライン構造を持つ半導体読出専用メモリ装置は、複数のメインビットラインと、メインビットラインに対応する複数の奇数番サブビットラインと、複数のグループのメモリセルと、複数の偶数番サブビットラインと、偶数番サブビットラインに対応する複数のグラウンドラインとを含み、奇数番サブビットラインと偶数番サブビットラインとは相互に入り組み合い、１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインが１つのグラウンドラインに対応し、各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結され、各々がメインビットラインの一端と各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチと、各々が各偶数番サブビットラインの一端とグラウンドラインの一端との間に連結される複数の第２のスイッチと、奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインを通じたデーターセンシングのためのプリチャージが遂行される時、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインを選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する手段とを含み、充電手段は、ビットラインプリチャージ制御信号に応答して奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段と、グラウンドラインの他端とバイアス電圧発生手段との間に連結される複数の第３のスイッチとを具備し、偶数番サブビットラインのプリチャージ時間の間、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされる。
【００１６】
本発明の他の特徴によると、複数のメインビットラインと、メインビットラインに対応する複数の奇数番サブビットラインと、複数のグループのメモリセルと、複数の偶数番サブビットラインと、偶数番サブビットラインに対応する複数のグラウンドラインとを含み、奇数番サブビットラインと偶数番サブビットラインとは相互に入り組み合い、１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインが１つのグラウンドラインに対応し、各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結され、各々がメインビットラインの一端と各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチ及び、各々が各偶数番サブビットラインの一端とグラウンドラインの一端との間に連結される複数の第２のスイッチと、ビットラインプリチャージ制御信号に応答して奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段及び、グラウンドラインの他端とバイアス電圧発生手段との間に連結される複数の第３のスイッチとを含む階層的ビットライン構造を持つ読出専用メモリ装置の読出方法において、奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインのプリチャージが遂行される時、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされ、非選択された偶数番サブビットラインを選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する段階と、選択された奇数番サブビットラインを通じたデーターセンシングを遂行する段階とを含む。
【００１７】
【発明の実施の形態】
次に、添付された図面により本発明の実施の形態について説明する。
図３は本発明の一実施例による階層的ビットライン構造を持つＮＯＲ型マスクＲＯＭの一つのセルアレイブロック及びその周辺回路の等価回路図である。図３を参照すると、ＮＯＲ型マスクＲＯＭはセルアレイブロック４４と、第１及び第２カラム選択回路４６及び４８，感知増幅器回路ＳＡ１〜ＳＡｊ、バイアス電圧発生回路Ｂ１〜Ｂｊ及び、バイアス選択回路５０を含んでいる。このＮＯＲ型マスクＲＯＭのビットラインは基板上に規定された対応するカラムに従って各々伸張するメインビットラインＭＢＬ１，ＭＢＬ２，…、とサブビットラインＳＢＬ１，ＳＢＬ２，…、とで構成される。各メインビットラインはアルミニウム（Ａｌ）などの金属からなり、各サブビットラインは拡散層からなる。一つのメインビットラインには２つのサブビットラインが対応する。各セルアレイブロック４４で、サブビットラインは２つのグループに区分される。一つは、グループ中の奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、であり、他の一つは偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、である。一つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインには一つのグラウンドラインＧＬが対応する。各２つの奇数番サブビットラインと偶数番サブビットラインとは相互に手を組むように入組み合っている。
【００１８】
又、本実施例によるＲＯＭの各セルアレイブロック４４では、ＭＯＳＦＥＴからなるメモリセル（Ｍｍｎ）（ｍ＝１，２，…、ｉ ： ｎ＝１，２，…、ｊ）がワードラインＷＬ１〜ＷＬｉに交差する２つのサブビットライン、例えば、ＳＢＬ１，ＳＢＬ２、及びＳＢＬ４，…、に関して並列に連結される。具体的には、各メモリセル（Ｍｍｎ）はカラム方向に伸張する各対のサブビットラインＳＢＬ１及びＳＢＬ２，ＳＢＬ３及びＳＢＬ４，…、とロウ方向に伸張するワードラインＷＬ１〜ＷＬｉとが交差することにより規定される各セル領域に配置され、各ロウ上のメモリセルのゲートは対応するワードラインに連結される。
【００１９】
各２つの隣接したサブビットライン、ＳＢＬ１とＳＢＬ２，ＳＢＬ２とＳＢＬ３，ＳＢＬ３とＳＢＬ４，…、の間の各カラム上のメモリセルＭ１ｋ，Ｍ２ｋ，…、Ｍｉｋ（ここで、ｋは１あるいはそれより大きい整数）は一つのストリング（ｓｔｒｉｎｇ）あるいはバンク（ｂａｎｋ）になる。各２つの隣接した奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１、すなわち、ＳＢＬ１とＳＢＬ３，ＳＢＬ３とＳＢＬ５等の間に、そして、各２つの隣接した偶数番サブビットラインＳＢＬ２ｋ及びＳＢＬ２ｋ＋２、すなわち、ＳＢＬ２とＳＢＬ４、ＳＢＬ４とＳＢＬ６等の間には各々２つづつのセルストリングが割り当てられる。各２つの隣接したストリングのセルのソース（ｓｏｕｒｃｅｓ）は対応する偶数番サブビットラインＳＢＬ２ｋに共通的に連結され、セルのドレイン（ｄｒａｉｎｓ）はストリング両側の２つの奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１に各々連結される。例えば、セルＭ１３及びＭ１４のソースはサブビットラインＳＢＬ４に共通的に連結され、セルＭ１３及びＭ１４のドレインはサブビットラインＳＢＬ３及びＳＢＬ５に各々連結される。
【００２０】
奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、はストリング選択用(string selecting)ＭＯＳＦＥＴ、ＳＴ１，ＳＴ２，…、からなる第１のストリング選択回路を通じてメインビットラインＭＢＬ１，ＭＢＬ２…、と各々電気的に連結される。又、これと類似するように、偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、はグラウンド選択用MOSFETであるＧＴ１，ＧＴ２，…、からなる第２のストリング選択回路を通じて、グラウンドラインＧＬ１，ＧＬ２，…、と各々電気的に連結され得る。
【００２１】
メインビットラインＭＢＬ１〜ＭＢＬｊは第１グループのカラム選択用ＭＯＳＦＥＴであるＢＴ１，ＢＴ２，…、からなる第１のカラム選択回路４６を介して感知増幅器ＳＡ１〜ＳＡｊと各々電気的に連結される。図４には図３の各感知増幅器回路ＳＡｎ（ここで、ｎ＝１，２，…、ｊ）が示されている。図４に示されたように、本実施例による感知増幅器回路ＳＡｎは、第１カラム選択回路４６内の対応する選択ＭＯＳＦＥＴ（ＢＴｎ）を通じて対応するメインビットライン（ＭＢＬｎ）に電気的に連結されるデーターライン（ＤＬ）と、周知のダミーセル（dummy cell）（図示せず）からのデーターセンシングに必要な基準電圧(reference voltage）を受け入れるためのダミーデーターライン(dummy data line）あるいは基準ライン(DDL) と、ビットラインプリチャージ時間の間に対応するメインビットライン(MBLn)をプリチャージするための第１プリチャージ回路５２と、プリチャージ時間の間に対応するダミービットライン（図示せず）をプリチャージするための第２プリチャージ回路５４と、電流ミラー型差動増幅器(current mirror type differential amplifier)５６とを含んでいる。
【００２２】
プリチャージ回路５２は４つのｎＭＯＳＦＥＴであるＭＮ１〜ＭＮ４と２つのｐＭＯＳＦＥＴであるＭＰ１及びＭＰ２とで構成される。ｎＭＯＳＦＥＴ（ＭＮ１）のドレイン・ソースチャンネル、すなわち、電流通路は差動増幅器５６の１つの入力ノードＮ１とデーターラインＤＬとの間に連結される。ｎＭＯＳＦＥＴ（ＭＮ２）の電流通路はｎＭＯＳＦＥＴ（ＭＮ１）のゲートとグラウンドとの間に連結され、そのゲートは対応するデーターラインＤＬｎに連結される。ｎＭＯＳＦＥＴ（ＭＮ３）の電流通路はｎＭＯＳＦＥＴ（ＭＮ１）のゲートとグラウンドとの間に連結され、そのゲートは、ＡＴＤ回路（図１の３０参照）からのセンスアンプ制御信号（ＳＡＣＳ）の相補信号(complementary signal)（ＳＡＣＳ／バー） に連結される。ｐＭＯＳＦＥＴ（ＭＰ１）の電流通路は電源(power supply)とｎＭＯＳＦＥＴ（ＭＮ１）のゲートとの間に連結され、そのゲートは信号（SACS/ バー）に連結される。ｎＭＯＳＦＥＴ（ＭＮ４）の電流通路は電源と差動増幅器５６の入力ノード（Ｎ１）との間に連結され、そのゲートはＡＴＤ回路（図１の３０参照）からのプリチャージ制御信号（ＰＲＥ）に連結される。ｐＭＯＳＦＥＴ（ＭＰ２）の電流通路は電源とノードＮ１との間に連結され、そのゲートもノードＮ１に連結される。このプリチャージ回路５２で、ＦＥＴ（ＭＮ４及びＭＰ２）はビットラインプリチャージ時間の間に対応するメインビットラインに一定なプリチャージ電流を伝送（DELIVER）する電流源（current source）として作用し、ＦＥＴであるＭＮ１〜ＭＮ３及びＭＰ１は対応するデーターラインＤＬｎ、すなわち、対応するメイン及びサブビットラインの電圧レベルをｎＭＯＳＦＥＴ（ＭＮ２）のスレッショルドレベルと同一になるようにさせるバイアス回路として作用する。
【００２３】
プリチャージ回路５４も４つのｎＭＯＳＦＥＴであるＭＮ５〜ＭＮ８と２つのｐＭＯＳＦＥＴであるＭＰ３及びＭＰ４とで構成され、図示されたように、ｎＭＯＳＦＥＴ（ＭＮ５）が、差動増幅器５６の他の入力ノードＮ２とダミーデーターラインＤＤＬｎとの間に連結される電流通路を持つ他のものを除いては実際にプリチャージ回路５２の構成と同一である。このプリチャージ回路５４で、ＦＥＴであるＭＮ８及びＭＰ４もビットラインプリチャージ時間の間に対応するメインビットラインに一定なプリチャージ電流を伝送する電流源として作用し、ＦＥＴであるＭＮ５〜ＭＮ７及びＭＰ３は対応するダミーデーターラインＤＤＬｎ、すなわち、対応するダミーセルビットラインの電圧レベルがｎＭＯＳＦＥＴ（ＭＮ６）のスレッショルドレベルと同一となるようにさせるバイアス回路として作用する。
【００２４】
差動増幅器５６は、電源に接続される一対のｐＭＯＳＦＥＴであるＭＰ５及びＭＰ６と、このＭＰ５及びＭＰ６に各々連結されるｎＭＯＳＦＥＴであるＭＮ９及びＭＮ１０と、ＦＥＴであるＭＮ９及びＭＮ１０の接続点（ｃｏｎｔａｃｔ）とグラウンドとの間に連結されるｎＭＯＳＦＥＴであるＭＮ１１とで構成される。ＦＥＴであるＭＮ９及びＭＮ１０各々は同一な特性を持つ。ＦＥＴであるＭＮ９及びＭＮ１０のゲートはデーター感知区間の間にＦＥＴであるＭＮ５及びＭＮ１を通じて基準ラインＤＤＬｎ及びデーターラインＤＬｎに各々連結され、ＦＥＴ（ＭＮ１１）のゲートはセンスアンプ制御信号（ＳＡＣＳ）に連結される。
【００２５】
再び、図３に戻って、グラウンドラインＧＬ１〜ＧＬｊは第２グループのカラム選択用ＭＯＳＦＥＴのＧＢＴ１〜ＧＢＴｊからなる第２のカラム選択回路４８を介してグラウンドＶｓｓと電気的に連結することができる。又、グラウンドラインＧＬ１〜ＧＬｊは第３グループのカラム選択用ＭＯＳＦＥＴのＢＢＴ１〜ＢＢＴｊからなるバイアス選択回路５０を介してバイアス電圧発生回路Ｂ１〜Ｂｊと電気的に各々連結することができる。
【００２６】
図５には本実施例による各バイアス電圧発生回路Ｂｎが示されている。図５を参照すると、バイアス電圧発生回路は４つのｎＭＯＳＦＥＴのＱＮ１〜ＱＮ４と１つのｐＭＯＳＦＥＴのＱＰ１とで構成される。電源と対応するグラウンドラインＧＬｎとの間にはｎＭＯＳＦＥＴのＱＮ１及びＱＮ２の電流通路がそれぞれ直列に連結される。ｎＭＯＳＦＥＴのＱＮ１のゲートはプリチャージ制御信号ＰＥＲと連結される。ｎＭＯＳＦＥＴのＱＮ３の電流通路はｎＭＯＳＦＥＴのＱＮ２のゲートとグラウンドとの間に連結され、そのゲートはノードＮ３に連結される。ノードＮ３はバイアス選択回路５０の対応するＦＥＴのＢＢＴｎを介して対応するグラウンドラインのＧＬｎに連結される。ｎＭＯＳＦＥＴのＱＮ４の電流通路はｎＭＯＳＦＥＴのＱＮ２のゲートとグラウンドとの間に連結され、そのゲートはセンスアンプ制御信号（ＳＡＣＳ）の相補信号（ＳＡＣＳ／バー）に連結される。ｐＭＯＳＦＥＴのＱＰ１の電流通路は電源とｎＭＯＳＦＥＴのＱＮ２のゲートとの間に連結され、そのゲートは前記信号（ＳＡＣＳ／バー）に連結される。
【００２７】
上述のような構成を持つこの実施例で、第１のカラム選択回路４６，バイアス電圧発生回路Ｂ１〜Ｂｊ及び、バイアス選択回路５０は、メインビットラインＭＢＬ１〜ＭＢＬｊ中の少なくとも１つの選択されたラインを通じたデーターセンシングのためのプリチャージが遂行される時、サブビットラインＳＢＬ１，ＳＢＬ３，…、中の少なくとも１つの選択されたライン両側上の少なくとも１つの最も隣接した非選択されたサブビットラインを所定のプリチャージ電圧レベルまでに充電する機能を遂行する。次に、これに対して図６のタイミング図を参照しながら、具体的に説明する。
【００２８】
メモリセルＭ１５がオン・セル（データー“１”が貯蔵されたセル）としてプログラムされていたり、セルＭ１５両側の隣接したセルＭ１４及びＭ１６がオフ・セル（データー“０”が貯蔵されたセル）としてプログラムされている場合には、ビットラインプリチャージ時間の間に前述したような問題は発生しないので、周知の方式によりセルＭ１５に対する読出動作が次のように遂行される。外部からメモリセルＭ１５を選択するアドレスが入力されると、まず、カラムプリデコーダー２８によりブロック選択信号ＢＳ２が活性化されてメインビットラインＭＢＬ２が感知増幅器ＳＡ２に電気的に連結される。この時、ブロック選択信号ＧＢ２も活性化され、グラウンドラインＧＬ２がグラウンドに電気的に連結される。次に、感知増幅器ＳＡ２のプリチャージ回路５２及び５４がＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥ、センスアンプ制御信号（ＳＡＣＳ／バー）に応答して、メインビットラインＭＢＬ２及び対応する基準ラインＤＤＬ２を各々所定の電圧レベルまでプリチャージさせる。以後、ロウプリデコーダー２６によりワードラインＷＬ１と共に、ストリング選択信号ＳＳ１が活性化されると、データーセンシングが始まる。この時、セルＭ１５がオン・セル、すなわち、低いスレッショルド電圧（例えば０．５Ｖ）を持つセルとしてプログラムされていると、ダミーセル（図示せず）を通じて流れる電流の量よりもセルＭ１５を通じて流れる電流の量が多いので、基準ラインの電圧レベルよりもメインビットラインＭＢＬ２の電圧レベルが低くなる。従って、差動増幅器５６はハイレベルのデーター信号Ｖｓａを出力する。このようにして、セルＭ１５がオン・セルであることが認識される。反面、セルＭ１５がオフ・セル、すなわち、高いスレッショルド電圧（例えば５Ｖ）を持つセルとしてプログラムされていると、ダミーセルを通じて流れる電流の量よりもセルＭ１５を通じて流れる電流の量が少ないので、基準ラインの電圧レベルよりもメインビットラインＭＢＬ２の電圧レベルが高くなる。従って、差動増幅器５６はローレベルのデーター信号Ｖｓａを出力する。このようにして、セルＭ１５がオフ・セルであることが認識される。
【００２９】
次に、例えば、図３のセルＭ１１，Ｍ１２，Ｍ１３，Ｍ１４全てがオン・セルとしてプログラミングされており、セルＭ１５がオフ・セルとしてプログラミングされている場合を説明する。外部からメモリセルＭ１５を選択するアドレスが入力されると、ブロック選択信号ＢＳ２及びＧＢ２が活性化される。又、この時、グラウンド選択信号ＧＳ２及びＧＢ２が活性化される。又、この時、グラウンド選択信号ＧＢ２及びバイアス選択信号ＢＩＡＳ１が活性化される。次に、ＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥと、センスアンプ制御信号（ＳＡＣＳ／バー）とに応答して、バイアス電圧発生回路５２及び５４はサブビットラインＳＢＬ４、メインビットラインＭＢＬ２及び基準ラインＤＤＬ２を各々所定の電圧レベルまでプリチャージさせる。これで、ワードラインＷＬ１が活性化されてセルＭ１１〜Ｍ１４全てがターン・オンされても、サブビットラインＳＢＬ４がプリチャージされているので、セルＭ１５と関連するビットラインのローディングが小さくなる。その結果、ビットラインプリチャージ時間が早くなるので、データーセンシング速度が向上し、漏洩電流がないので、低いＶｃｃ動作が可能になる。
【００３０】
図７は本発明の他の階層的ビットライン構造を持つＮＯＲ型マスクＲＯＭの一つのセルアレイブロック及びその周辺回路の等価回路図である。図７を参照すると、この実施例のＲＯＭ装置は、バイアス電圧発生回路Ｂ１〜Ｂｊがバイアス選択回路５０ａを通じてメインビットラインＭＢＬ１〜ＭＢＬｊに各々電気的に連結されることを除いては、前の実施例の装置と同一な構成を持つ。
【００３１】
前述したのと同様に、例を取ると、図７のセルＭ１１，Ｍ１２，Ｍ１３，Ｍ１４全てがオン・セルとしてプログラムされており、セルＭ１５がオフ・セルとしてプログラムされている場合、外部からメモリセルＭ１５を選択するアドレスが入力されると、ブロック選択信号ＢＳ２及びＧＢ２が活性化される。また、この時、ストリング選択信号ＳＳ２及びバイアス選択信号（ＢＩＡＳ１）が活性化される。次に、ＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥと、センスアンプ制御信号（ＳＡＣＳ／バー）とに応答して、バイアス電圧発生回路Ｂ１、プリチャージ回路５２及び４３はサブビットラインＳＢＬ３、メインビットラインＭＢＬ２及び基準ラインＤＤＬ２を各々所定レベルまでプリチャージさせる。これで、ワードラインＷＬ１が活性化されてセルＭ１１〜Ｍ１４全てがターンオンされても、サブビットラインＳＢＬ３がプリチャージされているので、セルＭ１５と関連するビットラインのローディングが少なくなる。
【００３２】
【発明の効果】
以上説明したように本発明によると、階層的ビットライン構造を持つＮＯＲ型ＲＯＭのビットラインプリチャージ時間が早くなり、漏洩電流がないので、低いＶｃｃ及び高速動作ができるようになる。
【図面の簡単な説明】
【図１】アドレス遷移検出（ＡＴＤ）を使用する典型的な半導体読出専用メモリ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＯＭ）装置の構成を示すブロック図。
【図２】階層的なビットライン構造を持つ従来のマスク読出専用メモリ（ｍａｓｋ ＲＯＭ）の中心部分を示す回路図。
【図３】本発明の一つの実施例によるマスク読出専用メモリの中心部分を示す回路図。
【図４】図３の感知増幅器回路の回路図。
【図５】図３のバイアス回路の回路図。
【図６】図３の本発明によるマスク読出専用メモリの動作タイミングの一例を示す図。
【図７】本発明の他の実施例によるマスク読出専用メモリの中心部分を示す回路図。
【符号の説明】
１８ ： アドレス遷移検出回路
２６ ： ショットパルス発生回路
４４ ： セルアレイ
４６ ： カラム選択回路
４８ ： グラウンド選択回路
５０，５０ａ ： バイアス選択回路
ＷＬｉ ： ワードライン
ＭＢＬｊ ： メインビットライン
ＳＢＬｊ ： サブビットライン
ＧＢＬｊ ： グラウンドビットライン
ＳＡｊ ： 感知増幅器
Ｂｊ ： バイアス回路
【発明の属する技術分野】
本発明は半導体読出専用メモリ(read only memory; ROM）に係り、より詳しくは、メモリセル(memeory cells）を構成している酸化物半導体電界効果トランジスター(metal oxide semiconductor field effect transistor; MOSFET）が並列に連結され、アドレス遷移検出(address transition detection; ATD）を採用し、そして、階層的なビットライン構造(hierarchical bit line architecture)を持つノア型マスクロム(NOR type mask ROM）及びその読出方法に関するものである。
【０００２】
【従来の技術】
図１には、ATD 技術を使用する典型的なROM 装置が図示されている。図１を参照すると、このROM 装置はメモリセルアレイ(memory cell array)１０と、入力バッファー回路(input buffer circuits)１２，１４，１６，１８、カラムパス回路(column pass circuit)２０、感知増幅器回路(sense amplifier circuit)２２、データーラッチ回路(data latch circuit)２４、ロウプリデコーダー回路(row pre-decoder circuit)２６、カラムプリデコーダー回路(column pre-decoder circuit)２８、ATD 回路３０及び、データー出力バッファー回路(data output buffer circuit)３２を含んでいる。ATD 回路３０はショットパルス発生回路(short-pulse generation circuits)３４，３６及び３８、サメーター(summator)４０、読出制御回路(read control circuit)４２で構成される。
【０００３】
入力バッファー１２，１４，１６，１８には外部からチップエネーブル信号(chip enable signal)、ロウアドレス信号(row address signals）、カラムアドレス信号(column address signals)及び出力エネーブル信号(output enable signal)が各々印加される。入力バッファー１２，１４，１６，１８は入力された外部信号を内部信号 CEPi , RAPi , CAPi , OEi として各々出力する。ロウアドレスバッファー１４及びカラムアドレスバッファー１６からのロウアドレス信号RAPi及びカラムアドレス信号CAPiはロウプリデコーダー回路２６及びカラムプリデコーダー２８に各々印加される。プリデコーダー回路２６及び２８はロウアドレス信号RAPi及びカラムアドレス信号CAPiによりセルアレイ１０の特定メモリセルを選択する。
【０００４】
図１に示したように、入力バッファー１２，１４、１６からのチップエネーブル信号 CEPi 、ロウアドレス信号RAPi、カラムアドレス信号 CAPi はＡＴＤ回路３０内のショットパルス発生回路３４，３６，３８に各々印加される。ショットパルス発生回路３４はチップエネーブル信号の遷移が発生すると、ショットパルスを発生する。これと同じように、残りのショットパルス発生器３６，３８各々も、少なくとも１つの入力アドレスの遷移が発生すると、ショットパルスを発生する。ショットパルス発生回路３４，３６，３８の出力パルスはサメーター４０に印加される。サメーター４０はショットパルス発生回路３４，３６，３８からのパルスを一つに結合し、所定の幅を持つ１つのパルス信号ＳＭＯを発生する。読出制御回路４２はサメーター４０からのパルス信号ＳＭＯに応答し、プリチャージ制御信号(precharge control signal)ＰＲＥ及び感知増幅制御信号(sense-amp control signal)ＳＡＣＳを発生する。ビットラインのプリチャージ動作はプリチャージ制御信号ＰＲＥが所定の電圧レベルに維持される間に遂行される。
【０００５】
感知増幅器回路２２は、プリデコーダー回路２６及び２８により選択されたセルに貯蔵されたデーターを増幅してデーターラッチ回路２４に提供する。ラッチ回路２４からの出力データーは、出力エネーブル信号OEi に応答して動作するデーター出力バッファー回路３２を介して外部に出力される。
【０００６】
図２は広く使用されている従来のＮＯＲ型マスクＲＯＭ（“水平的な（ｌａｔｅｒａｌ）マスクＲＯＭ”とも言う）の１つのセルアレイブロック及びその周辺回路の等価回路図である。図２に示されたように、このＲＯＭの各セルアレイブロックでは、ビットラインが階層的に供給される。具体的には、ビットラインは基板上に規定（ｄｅｆｉｎｅ）された対応するカラムに従って、各々伸張するメインビットライン（ｍａｉｎ−ｂｉｔ ｌｉｎｅｓ）ＭＢＬ１，ＭＢＬ２，…、とサブビットライン（ｓｕｂ−ｂｉｔ ｌｉｎｅｓ）ＳＢＬ１，ＳＢＬ２，…、とで構成される。各メインビットラインはアルミニウム（Ａｌ）からなる金属ビットライン（ｍｅｔａｌ ｂｉｔ ｌｉｎｅ）であり、各サブビットラインは拡散層（ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）からなる拡散ビットライン（ｄｉｆｆｕｓｉｏｎ ｂｉｔ ｌｉｎｅ）である。１つのメインビットラインには２つのサブビットラインが対応する。各セルアレイブロックで、サブビットラインは２つのグループ（ｇｒｏｕｐ）に区分される。グループ中の１つは奇数番(odd-numbered)サブビットラインＳＢＬ１，ＳＢＬ３，…、で構成され、他の１つは偶数番(even-numbered）サブビットラインＳＢＬ２，ＳＢＬ４，…、で構成される。１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインは１つのグラウンドライン（ＧＬ）に対応する。各２つの奇数番サブビットラインと偶数番サブビットラインとは相互に手を組むように入組み合っている。
【０００７】
又、図２に示されたＲＯＭの各セルアレイブロックでは、ＭＯＳＦＥＴからなるメモリセル（Ｍｍｎ）（ｍ＝１，２，…、ｉ ： ｎ＝１，２，…、ｊ）がワードラインＷＬ１〜ＷＬｉに交差する複数のサブビットラインＳＢＬ１，ＳＢＬ２、…、に関して並列に連結される。具体的には、各メモリセル（Ｍｍｎ）はカラム方向に伸張する各対のサブビットラインＳＢＬ１及びＳＢＬ２，ＳＢＬ３及びＳＢＬ４，…、とロウ方向に伸張するワードラインＷＬ１〜ＷＬｉとが交差することにより規定される各セル領域に配置される。各ロウ上のメモリセルのゲートは対応するワードラインに連結される。よく知られているように、マスクＲＯＭで、ＭＯＳＦＥＴからなるセル各々はデーター“０”のオフ・セル状態(off-cell state)すなわち、高いスレッショルド電圧（例えば５Ｖ）を持つ状態とデーター“１”のオン・セル状態（on-cell state)すなわち、低いスレッショルド電圧（例えば０．５Ｖ）を持つ状態とのいずれかにプログラムされる。
【０００８】
各２つの隣接したサブビットライン、ＳＢＬ１とＳＢＬ２，ＳＢＬ２とＳＢＬ３，ＳＢＬ３とＳＢＬ４，…、の間の各カラム上のメモリセルＭ１ｋ，Ｍ２ｋ，…，Ｍｉｋ（ここで、ｋは１あるいはそれより大きい整数）は１つのストリング（ｓｔｒｉｎｇ）あるいはバンク（ｂａｎｋ）になる。各２つの隣接した奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１、すなわち、ＳＢＬ１とＳＢＬ３，ＳＢＬ３とＳＢＬ５等の間に、そして、各２つの隣接した偶数番サブビットラインＳＢＬ２ｋ及びＳＢＬ２ｋ＋２、すなわち、ＳＢＬ２とＳＢＬ４，ＳＢＬ４とＳＢＬ６等の間には各々２つづつのセルストリングが割り当てられる。各２つの隣接したストリングのセルのソース（ｓｏｕｒｃｅｓ）は対応する偶数番サブビットラインＳＢＬ２ｋに共通的に連結され、セルのドレイン（ｄｒａｉｎｓ）はストリング両側の２つの奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１に各々連結される。例えば、セルＭ１３及びＭ１４のソースはサブビットラインＳＢＬ４に共通的に連結され、セルＭ１３及びＭ１４のドレインはサブビットラインＳＢＬ３及びＳＢＬ５に各々連結される。奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、はストリング選択用(string selecting)ＭＯＳＦＥＴ、ＳＴ１，ＳＴ２，…、からなる第１のストリング選択回路を通じてメインビットラインＭＢＬ１，ＭＢＬ２…、と各々電気的に連結される。又、これと類似するように、偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、はグラウンド選択用(ground selecting)MOSFETであるＧＴ１，ＧＴ２，…、からなる第２のストリング選択回路を通じて、グラウンドラインＧＬ１，ＧＬ２，…、と各々電気的に連結される。
【０００９】
メインビットラインＭＢＬ１，ＭＢＬ２，…、は第１グループのカラム選択用ＭＯＳＦＥＴであるＢＴ１，ＢＴ２，…、を通じて感知増幅器ＳＡ１，ＳＡ２，…、と各々電気的に連結され、グラウンドラインＧＬ１，ＧＬ２…、は第２グループのカラム選択用ＭＯＳＦＥＴであるＧＢＴ１，ＧＢＴ２，…、を通じてグラウンドＶｓｓと電気的に連結される。
【００１０】
以上のような階層的なビットライン構造を持つＲＯＭでは、従来のＮＯＲ型ＲＯＭ装置に比べて、ビットライン上の寄生キャパシタンス(parasitic capcitance)を非常に減少させることができる。特に、拡散ビットラインが使用される時、ビットライン上の配線抵抗(wiring resistance）は非常に減少する。
【００１１】
【発明が解決しようとする課題】
しかし、セルデーターの読出のためのビットラインプリチャージ動作で、選択されるセルに隣接したセルのプログラミング状態により、次に説明するようにビットラインプリチャージ状態が著しく変わってしまうという問題が発生する。まず、選択されるセルに隣接したセルがオフ・セルとしてプログラミングされている場合には、選択されるセルと関連したメインビットラインのプリチャージングは正常に行われる。その結果、セル読出動作が正常に遂行される。しかし、例えば、図２のセルＭ１１，Ｍ１２，Ｍ１３及びＭ１４全てがオン・セルとしてプログラミングされてあり、セルＭ１５がオフ・セルとしてプログラミングされている場合には、メインビットラインＭＢＬ２のプリチャージングが始まった後、ワードラインＷＬ１が活性化されると共に、ストリング選択用ＭＯＳＦＥＴ（ＳＴ３）がターン・オンされることにより、セルＭ１５が選択される時からデーターセンシングが開始される時まで、メインビットラインＭＢＬ２のプリチャージレベルが一定に維持されない。これはワードラインＷＬ１が活性化される時、セルＭ１１，Ｍ１２，Ｍ１３及びＭ１４全てがターン・オンされているため、メインビットラインＭＢＬ２からサブビットラインＳＢＬ５，セルＭ１４，Ｍ１３，Ｍ１２及びＭ１１を順次を介してサブビットラインＳＢＬ４，ＳＢＬ３，ＳＢＬ２及びＳＢＬ１に漏洩電流が各々流れるためである。結局、この場合には、サブビットラインＳＢＬ４，ＳＢＬ３，ＳＢＬ２、ＳＢＬ１が選択されたメインビットラインＭＢＬ２の負荷（ｌｏａｄｓ）として作用する。このようなメインビットラインＭＢＬ２のプリチャージレベルの降下（ｄｒｏｐ）はデーターセンシングマージンを減少させ、電源電圧Ｖｃｃの引下げ及び高速読出動作への制限要素として作用する。
【００１２】
本発明の目的は低い電源電圧Ｖｃｃを有する高速ＮＯＲ型ＲＯＭを提供することである。
本発明の他の目的は安定されたビットラインプリチャージを遂行するＮＯＲ型ＲＯＭを提供することである。
本発明の他の目的はＮＯＲ型ＲＯＭの高速読出方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するための一つの特徴によると、階層的なビットライン構造を持つ半導体読出専用メモリ装置は、複数のメインビットラインと、メインビットラインに対応する複数の奇数番サブビットラインと、複数のグループのメモリセルと、複数の偶数番サブビットラインと、偶数番サブビットラインに対応する複数のグラウンドラインとを含み、奇数番サブビットラインと偶数番サブビットラインとは相互に入り組み合い、１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインが１つのグラウンドラインに対応し、各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結され、各々がメインビットラインの一端と各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチと、各々が各偶数番サブビットラインの一端とグラウンドラインの一端との間に連結される複数の第２のスイッチと、奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインを通じたデーターセンシングのためのプリチャージが遂行される時、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインを選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する手段とを含み、充電手段は、ビットラインプリチャージ制御信号に応答して奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段と、グラウンドラインの他端とバイアス電圧発生手段との間に連結される複数の第３のスイッチとを具備し、偶数番サブビットラインのプリチャージ時間の間、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされる。
【００１６】
本発明の他の特徴によると、複数のメインビットラインと、メインビットラインに対応する複数の奇数番サブビットラインと、複数のグループのメモリセルと、複数の偶数番サブビットラインと、偶数番サブビットラインに対応する複数のグラウンドラインとを含み、奇数番サブビットラインと偶数番サブビットラインとは相互に入り組み合い、１つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインが１つのグラウンドラインに対応し、各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結され、各々がメインビットラインの一端と各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチ及び、各々が各偶数番サブビットラインの一端とグラウンドラインの一端との間に連結される複数の第２のスイッチと、ビットラインプリチャージ制御信号に応答して奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段及び、グラウンドラインの他端とバイアス電圧発生手段との間に連結される複数の第３のスイッチとを含む階層的ビットライン構造を持つ読出専用メモリ装置の読出方法において、奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインのプリチャージが遂行される時、選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされ、非選択された偶数番サブビットラインを選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する段階と、選択された奇数番サブビットラインを通じたデーターセンシングを遂行する段階とを含む。
【００１７】
【発明の実施の形態】
次に、添付された図面により本発明の実施の形態について説明する。
図３は本発明の一実施例による階層的ビットライン構造を持つＮＯＲ型マスクＲＯＭの一つのセルアレイブロック及びその周辺回路の等価回路図である。図３を参照すると、ＮＯＲ型マスクＲＯＭはセルアレイブロック４４と、第１及び第２カラム選択回路４６及び４８，感知増幅器回路ＳＡ１〜ＳＡｊ、バイアス電圧発生回路Ｂ１〜Ｂｊ及び、バイアス選択回路５０を含んでいる。このＮＯＲ型マスクＲＯＭのビットラインは基板上に規定された対応するカラムに従って各々伸張するメインビットラインＭＢＬ１，ＭＢＬ２，…、とサブビットラインＳＢＬ１，ＳＢＬ２，…、とで構成される。各メインビットラインはアルミニウム（Ａｌ）などの金属からなり、各サブビットラインは拡散層からなる。一つのメインビットラインには２つのサブビットラインが対応する。各セルアレイブロック４４で、サブビットラインは２つのグループに区分される。一つは、グループ中の奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、であり、他の一つは偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、である。一つのメインビットラインには２つの奇数番サブビットラインが対応し、２つの偶数番サブビットラインには一つのグラウンドラインＧＬが対応する。各２つの奇数番サブビットラインと偶数番サブビットラインとは相互に手を組むように入組み合っている。
【００１８】
又、本実施例によるＲＯＭの各セルアレイブロック４４では、ＭＯＳＦＥＴからなるメモリセル（Ｍｍｎ）（ｍ＝１，２，…、ｉ ： ｎ＝１，２，…、ｊ）がワードラインＷＬ１〜ＷＬｉに交差する２つのサブビットライン、例えば、ＳＢＬ１，ＳＢＬ２、及びＳＢＬ４，…、に関して並列に連結される。具体的には、各メモリセル（Ｍｍｎ）はカラム方向に伸張する各対のサブビットラインＳＢＬ１及びＳＢＬ２，ＳＢＬ３及びＳＢＬ４，…、とロウ方向に伸張するワードラインＷＬ１〜ＷＬｉとが交差することにより規定される各セル領域に配置され、各ロウ上のメモリセルのゲートは対応するワードラインに連結される。
【００１９】
各２つの隣接したサブビットライン、ＳＢＬ１とＳＢＬ２，ＳＢＬ２とＳＢＬ３，ＳＢＬ３とＳＢＬ４，…、の間の各カラム上のメモリセルＭ１ｋ，Ｍ２ｋ，…、Ｍｉｋ（ここで、ｋは１あるいはそれより大きい整数）は一つのストリング（ｓｔｒｉｎｇ）あるいはバンク（ｂａｎｋ）になる。各２つの隣接した奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１、すなわち、ＳＢＬ１とＳＢＬ３，ＳＢＬ３とＳＢＬ５等の間に、そして、各２つの隣接した偶数番サブビットラインＳＢＬ２ｋ及びＳＢＬ２ｋ＋２、すなわち、ＳＢＬ２とＳＢＬ４、ＳＢＬ４とＳＢＬ６等の間には各々２つづつのセルストリングが割り当てられる。各２つの隣接したストリングのセルのソース（ｓｏｕｒｃｅｓ）は対応する偶数番サブビットラインＳＢＬ２ｋに共通的に連結され、セルのドレイン（ｄｒａｉｎｓ）はストリング両側の２つの奇数番サブビットラインＳＢＬ２ｋ−１及びＳＢＬ２ｋ＋１に各々連結される。例えば、セルＭ１３及びＭ１４のソースはサブビットラインＳＢＬ４に共通的に連結され、セルＭ１３及びＭ１４のドレインはサブビットラインＳＢＬ３及びＳＢＬ５に各々連結される。
【００２０】
奇数番サブビットラインＳＢＬ１，ＳＢＬ３，…、はストリング選択用(string selecting)ＭＯＳＦＥＴ、ＳＴ１，ＳＴ２，…、からなる第１のストリング選択回路を通じてメインビットラインＭＢＬ１，ＭＢＬ２…、と各々電気的に連結される。又、これと類似するように、偶数番サブビットラインＳＢＬ２，ＳＢＬ４，…、はグラウンド選択用MOSFETであるＧＴ１，ＧＴ２，…、からなる第２のストリング選択回路を通じて、グラウンドラインＧＬ１，ＧＬ２，…、と各々電気的に連結され得る。
【００２１】
メインビットラインＭＢＬ１〜ＭＢＬｊは第１グループのカラム選択用ＭＯＳＦＥＴであるＢＴ１，ＢＴ２，…、からなる第１のカラム選択回路４６を介して感知増幅器ＳＡ１〜ＳＡｊと各々電気的に連結される。図４には図３の各感知増幅器回路ＳＡｎ（ここで、ｎ＝１，２，…、ｊ）が示されている。図４に示されたように、本実施例による感知増幅器回路ＳＡｎは、第１カラム選択回路４６内の対応する選択ＭＯＳＦＥＴ（ＢＴｎ）を通じて対応するメインビットライン（ＭＢＬｎ）に電気的に連結されるデーターライン（ＤＬ）と、周知のダミーセル（dummy cell）（図示せず）からのデーターセンシングに必要な基準電圧(reference voltage）を受け入れるためのダミーデーターライン(dummy data line）あるいは基準ライン(DDL) と、ビットラインプリチャージ時間の間に対応するメインビットライン(MBLn)をプリチャージするための第１プリチャージ回路５２と、プリチャージ時間の間に対応するダミービットライン（図示せず）をプリチャージするための第２プリチャージ回路５４と、電流ミラー型差動増幅器(current mirror type differential amplifier)５６とを含んでいる。
【００２２】
プリチャージ回路５２は４つのｎＭＯＳＦＥＴであるＭＮ１〜ＭＮ４と２つのｐＭＯＳＦＥＴであるＭＰ１及びＭＰ２とで構成される。ｎＭＯＳＦＥＴ（ＭＮ１）のドレイン・ソースチャンネル、すなわち、電流通路は差動増幅器５６の１つの入力ノードＮ１とデーターラインＤＬとの間に連結される。ｎＭＯＳＦＥＴ（ＭＮ２）の電流通路はｎＭＯＳＦＥＴ（ＭＮ１）のゲートとグラウンドとの間に連結され、そのゲートは対応するデーターラインＤＬｎに連結される。ｎＭＯＳＦＥＴ（ＭＮ３）の電流通路はｎＭＯＳＦＥＴ（ＭＮ１）のゲートとグラウンドとの間に連結され、そのゲートは、ＡＴＤ回路（図１の３０参照）からのセンスアンプ制御信号（ＳＡＣＳ）の相補信号(complementary signal)（ＳＡＣＳ／バー） に連結される。ｐＭＯＳＦＥＴ（ＭＰ１）の電流通路は電源(power supply)とｎＭＯＳＦＥＴ（ＭＮ１）のゲートとの間に連結され、そのゲートは信号（SACS/ バー）に連結される。ｎＭＯＳＦＥＴ（ＭＮ４）の電流通路は電源と差動増幅器５６の入力ノード（Ｎ１）との間に連結され、そのゲートはＡＴＤ回路（図１の３０参照）からのプリチャージ制御信号（ＰＲＥ）に連結される。ｐＭＯＳＦＥＴ（ＭＰ２）の電流通路は電源とノードＮ１との間に連結され、そのゲートもノードＮ１に連結される。このプリチャージ回路５２で、ＦＥＴ（ＭＮ４及びＭＰ２）はビットラインプリチャージ時間の間に対応するメインビットラインに一定なプリチャージ電流を伝送（DELIVER）する電流源（current source）として作用し、ＦＥＴであるＭＮ１〜ＭＮ３及びＭＰ１は対応するデーターラインＤＬｎ、すなわち、対応するメイン及びサブビットラインの電圧レベルをｎＭＯＳＦＥＴ（ＭＮ２）のスレッショルドレベルと同一になるようにさせるバイアス回路として作用する。
【００２３】
プリチャージ回路５４も４つのｎＭＯＳＦＥＴであるＭＮ５〜ＭＮ８と２つのｐＭＯＳＦＥＴであるＭＰ３及びＭＰ４とで構成され、図示されたように、ｎＭＯＳＦＥＴ（ＭＮ５）が、差動増幅器５６の他の入力ノードＮ２とダミーデーターラインＤＤＬｎとの間に連結される電流通路を持つ他のものを除いては実際にプリチャージ回路５２の構成と同一である。このプリチャージ回路５４で、ＦＥＴであるＭＮ８及びＭＰ４もビットラインプリチャージ時間の間に対応するメインビットラインに一定なプリチャージ電流を伝送する電流源として作用し、ＦＥＴであるＭＮ５〜ＭＮ７及びＭＰ３は対応するダミーデーターラインＤＤＬｎ、すなわち、対応するダミーセルビットラインの電圧レベルがｎＭＯＳＦＥＴ（ＭＮ６）のスレッショルドレベルと同一となるようにさせるバイアス回路として作用する。
【００２４】
差動増幅器５６は、電源に接続される一対のｐＭＯＳＦＥＴであるＭＰ５及びＭＰ６と、このＭＰ５及びＭＰ６に各々連結されるｎＭＯＳＦＥＴであるＭＮ９及びＭＮ１０と、ＦＥＴであるＭＮ９及びＭＮ１０の接続点（ｃｏｎｔａｃｔ）とグラウンドとの間に連結されるｎＭＯＳＦＥＴであるＭＮ１１とで構成される。ＦＥＴであるＭＮ９及びＭＮ１０各々は同一な特性を持つ。ＦＥＴであるＭＮ９及びＭＮ１０のゲートはデーター感知区間の間にＦＥＴであるＭＮ５及びＭＮ１を通じて基準ラインＤＤＬｎ及びデーターラインＤＬｎに各々連結され、ＦＥＴ（ＭＮ１１）のゲートはセンスアンプ制御信号（ＳＡＣＳ）に連結される。
【００２５】
再び、図３に戻って、グラウンドラインＧＬ１〜ＧＬｊは第２グループのカラム選択用ＭＯＳＦＥＴのＧＢＴ１〜ＧＢＴｊからなる第２のカラム選択回路４８を介してグラウンドＶｓｓと電気的に連結することができる。又、グラウンドラインＧＬ１〜ＧＬｊは第３グループのカラム選択用ＭＯＳＦＥＴのＢＢＴ１〜ＢＢＴｊからなるバイアス選択回路５０を介してバイアス電圧発生回路Ｂ１〜Ｂｊと電気的に各々連結することができる。
【００２６】
図５には本実施例による各バイアス電圧発生回路Ｂｎが示されている。図５を参照すると、バイアス電圧発生回路は４つのｎＭＯＳＦＥＴのＱＮ１〜ＱＮ４と１つのｐＭＯＳＦＥＴのＱＰ１とで構成される。電源と対応するグラウンドラインＧＬｎとの間にはｎＭＯＳＦＥＴのＱＮ１及びＱＮ２の電流通路がそれぞれ直列に連結される。ｎＭＯＳＦＥＴのＱＮ１のゲートはプリチャージ制御信号ＰＥＲと連結される。ｎＭＯＳＦＥＴのＱＮ３の電流通路はｎＭＯＳＦＥＴのＱＮ２のゲートとグラウンドとの間に連結され、そのゲートはノードＮ３に連結される。ノードＮ３はバイアス選択回路５０の対応するＦＥＴのＢＢＴｎを介して対応するグラウンドラインのＧＬｎに連結される。ｎＭＯＳＦＥＴのＱＮ４の電流通路はｎＭＯＳＦＥＴのＱＮ２のゲートとグラウンドとの間に連結され、そのゲートはセンスアンプ制御信号（ＳＡＣＳ）の相補信号（ＳＡＣＳ／バー）に連結される。ｐＭＯＳＦＥＴのＱＰ１の電流通路は電源とｎＭＯＳＦＥＴのＱＮ２のゲートとの間に連結され、そのゲートは前記信号（ＳＡＣＳ／バー）に連結される。
【００２７】
上述のような構成を持つこの実施例で、第１のカラム選択回路４６，バイアス電圧発生回路Ｂ１〜Ｂｊ及び、バイアス選択回路５０は、メインビットラインＭＢＬ１〜ＭＢＬｊ中の少なくとも１つの選択されたラインを通じたデーターセンシングのためのプリチャージが遂行される時、サブビットラインＳＢＬ１，ＳＢＬ３，…、中の少なくとも１つの選択されたライン両側上の少なくとも１つの最も隣接した非選択されたサブビットラインを所定のプリチャージ電圧レベルまでに充電する機能を遂行する。次に、これに対して図６のタイミング図を参照しながら、具体的に説明する。
【００２８】
メモリセルＭ１５がオン・セル（データー“１”が貯蔵されたセル）としてプログラムされていたり、セルＭ１５両側の隣接したセルＭ１４及びＭ１６がオフ・セル（データー“０”が貯蔵されたセル）としてプログラムされている場合には、ビットラインプリチャージ時間の間に前述したような問題は発生しないので、周知の方式によりセルＭ１５に対する読出動作が次のように遂行される。外部からメモリセルＭ１５を選択するアドレスが入力されると、まず、カラムプリデコーダー２８によりブロック選択信号ＢＳ２が活性化されてメインビットラインＭＢＬ２が感知増幅器ＳＡ２に電気的に連結される。この時、ブロック選択信号ＧＢ２も活性化され、グラウンドラインＧＬ２がグラウンドに電気的に連結される。次に、感知増幅器ＳＡ２のプリチャージ回路５２及び５４がＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥ、センスアンプ制御信号（ＳＡＣＳ／バー）に応答して、メインビットラインＭＢＬ２及び対応する基準ラインＤＤＬ２を各々所定の電圧レベルまでプリチャージさせる。以後、ロウプリデコーダー２６によりワードラインＷＬ１と共に、ストリング選択信号ＳＳ１が活性化されると、データーセンシングが始まる。この時、セルＭ１５がオン・セル、すなわち、低いスレッショルド電圧（例えば０．５Ｖ）を持つセルとしてプログラムされていると、ダミーセル（図示せず）を通じて流れる電流の量よりもセルＭ１５を通じて流れる電流の量が多いので、基準ラインの電圧レベルよりもメインビットラインＭＢＬ２の電圧レベルが低くなる。従って、差動増幅器５６はハイレベルのデーター信号Ｖｓａを出力する。このようにして、セルＭ１５がオン・セルであることが認識される。反面、セルＭ１５がオフ・セル、すなわち、高いスレッショルド電圧（例えば５Ｖ）を持つセルとしてプログラムされていると、ダミーセルを通じて流れる電流の量よりもセルＭ１５を通じて流れる電流の量が少ないので、基準ラインの電圧レベルよりもメインビットラインＭＢＬ２の電圧レベルが高くなる。従って、差動増幅器５６はローレベルのデーター信号Ｖｓａを出力する。このようにして、セルＭ１５がオフ・セルであることが認識される。
【００２９】
次に、例えば、図３のセルＭ１１，Ｍ１２，Ｍ１３，Ｍ１４全てがオン・セルとしてプログラミングされており、セルＭ１５がオフ・セルとしてプログラミングされている場合を説明する。外部からメモリセルＭ１５を選択するアドレスが入力されると、ブロック選択信号ＢＳ２及びＧＢ２が活性化される。又、この時、グラウンド選択信号ＧＳ２及びＧＢ２が活性化される。又、この時、グラウンド選択信号ＧＢ２及びバイアス選択信号ＢＩＡＳ１が活性化される。次に、ＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥと、センスアンプ制御信号（ＳＡＣＳ／バー）とに応答して、バイアス電圧発生回路５２及び５４はサブビットラインＳＢＬ４、メインビットラインＭＢＬ２及び基準ラインＤＤＬ２を各々所定の電圧レベルまでプリチャージさせる。これで、ワードラインＷＬ１が活性化されてセルＭ１１〜Ｍ１４全てがターン・オンされても、サブビットラインＳＢＬ４がプリチャージされているので、セルＭ１５と関連するビットラインのローディングが小さくなる。その結果、ビットラインプリチャージ時間が早くなるので、データーセンシング速度が向上し、漏洩電流がないので、低いＶｃｃ動作が可能になる。
【００３０】
図７は本発明の他の階層的ビットライン構造を持つＮＯＲ型マスクＲＯＭの一つのセルアレイブロック及びその周辺回路の等価回路図である。図７を参照すると、この実施例のＲＯＭ装置は、バイアス電圧発生回路Ｂ１〜Ｂｊがバイアス選択回路５０ａを通じてメインビットラインＭＢＬ１〜ＭＢＬｊに各々電気的に連結されることを除いては、前の実施例の装置と同一な構成を持つ。
【００３１】
前述したのと同様に、例を取ると、図７のセルＭ１１，Ｍ１２，Ｍ１３，Ｍ１４全てがオン・セルとしてプログラムされており、セルＭ１５がオフ・セルとしてプログラムされている場合、外部からメモリセルＭ１５を選択するアドレスが入力されると、ブロック選択信号ＢＳ２及びＧＢ２が活性化される。また、この時、ストリング選択信号ＳＳ２及びバイアス選択信号（ＢＩＡＳ１）が活性化される。次に、ＡＴＤ回路３０からのプリチャージ制御信号ＰＲＥと、センスアンプ制御信号（ＳＡＣＳ／バー）とに応答して、バイアス電圧発生回路Ｂ１、プリチャージ回路５２及び４３はサブビットラインＳＢＬ３、メインビットラインＭＢＬ２及び基準ラインＤＤＬ２を各々所定レベルまでプリチャージさせる。これで、ワードラインＷＬ１が活性化されてセルＭ１１〜Ｍ１４全てがターンオンされても、サブビットラインＳＢＬ３がプリチャージされているので、セルＭ１５と関連するビットラインのローディングが少なくなる。
【００３２】
【発明の効果】
以上説明したように本発明によると、階層的ビットライン構造を持つＮＯＲ型ＲＯＭのビットラインプリチャージ時間が早くなり、漏洩電流がないので、低いＶｃｃ及び高速動作ができるようになる。
【図面の簡単な説明】
【図１】アドレス遷移検出（ＡＴＤ）を使用する典型的な半導体読出専用メモリ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＯＭ）装置の構成を示すブロック図。
【図２】階層的なビットライン構造を持つ従来のマスク読出専用メモリ（ｍａｓｋ ＲＯＭ）の中心部分を示す回路図。
【図３】本発明の一つの実施例によるマスク読出専用メモリの中心部分を示す回路図。
【図４】図３の感知増幅器回路の回路図。
【図５】図３のバイアス回路の回路図。
【図６】図３の本発明によるマスク読出専用メモリの動作タイミングの一例を示す図。
【図７】本発明の他の実施例によるマスク読出専用メモリの中心部分を示す回路図。
【符号の説明】
１８ ： アドレス遷移検出回路
２６ ： ショットパルス発生回路
４４ ： セルアレイ
４６ ： カラム選択回路
４８ ： グラウンド選択回路
５０，５０ａ ： バイアス選択回路
ＷＬｉ ： ワードライン
ＭＢＬｊ ： メインビットライン
ＳＢＬｊ ： サブビットライン
ＧＢＬｊ ： グラウンドビットライン
ＳＡｊ ： 感知増幅器
Ｂｊ ： バイアス回路
Claims (2)
- 複数のメインビットラインと、
前記メインビットラインに対応する複数の奇数番サブビットラインと、
複数のグループのメモリセルと、
複数の偶数番サブビットラインと、
前記偶数番サブビットラインに対応する複数のグラウンドラインとを含み、
前記奇数番サブビットラインと前記偶数番サブビットラインとは相互に入り組み合い、１つの前記メインビットラインには２つの前記奇数番サブビットラインが対応し、２つの前記偶数番サブビットラインが１つの前記グラウンドラインに対応し、前記各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結される、階層的なビットライン構造を持つ半導体読出専用メモリ装置において、
各々が前記メインビットラインの一端と前記各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチと、
各々が前記各偶数番サブビットラインの一端と前記グラウンドラインの一端との間に連結される複数の第２のスイッチと、
前記奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインを通じたデーターセンシングのためのプリチャージが遂行される時、前記選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインを前記選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する手段とを含み、
前記充電手段は、ビットラインプリチャージ制御信号に応答して前記奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段と、前記グラウンドラインの他端と前記バイアス電圧発生手段との間に連結される複数の第３のスイッチとを具備し、
前記偶数番サブビットラインのプリチャージ時間の間、前記選択された奇数番サブビットラインに隣接する前記非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされることを特徴とする半導体読出専用メモリ装置。 - 複数のメインビットラインと、
前記メインビットラインに対応する複数の奇数番サブビットラインと、
複数のグループのメモリセルと、
複数の偶数番サブビットラインと、
前記偶数番サブビットラインに対応する複数のグラウンドラインとを含み、
前記奇数番サブビットラインと前記偶数番サブビットラインとは相互に入り組み合い、１つの前記メインビットラインには２つの前記奇数番サブビットラインが対応し、２つの前記偶数番サブビットラインが１つの前記グラウンドラインに対応し、前記各グループ内のメモリセルは隣接する奇数番サブビットラインと偶数番サブビットラインとに並列に電気的に連結され、
各々が前記メインビットラインの一端と前記各奇数番サブビットラインの一端との間に連結される複数の第１のスイッチと、
各々が前記各偶数番サブビットラインの一端と前記グラウンドラインの一端との間に連結される複数の第２のスイッチと、
ビットラインプリチャージ制御信号に応答して前記奇数番サブビットラインのプリチャージ電圧と同一のバイアス電圧を発生する手段と、
前記グラウンドラインの他端と前記バイアス電圧発生手段との間に連結される複数の第３のスイッチとを含む階層的ビットライン構造を持つ読出専用半導体メモリ装置の読出方法において、
前記奇数番サブビットライン中の少なくとも１つの選択された奇数番サブビットラインのプリチャージが遂行される時、前記選択された奇数番サブビットラインに隣接する非選択された偶数番サブビットラインに対応する第２のスイッチおよび第３のスイッチが各々オンされ、前記非選択された偶数番サブビットラインを前記選択された奇数番サブビットラインのプリチャージ電圧レベルまで充電する段階と、
前記選択された奇数番サブビットラインを通じたデーターセンシングを遂行する段階とを含むことを特徴とする半導体読出専用メモリ装置の読出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080805A KR100240418B1 (ko) | 1996-12-31 | 1996-12-31 | 반도체 독출 전용 메모리 및 그의 독출 방법 |
| KR1996P-80805 | 1996-12-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209304A JPH10209304A (ja) | 1998-08-07 |
| JP3856257B2 true JP3856257B2 (ja) | 2006-12-13 |
Family
ID=19493706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35310497A Expired - Lifetime JP3856257B2 (ja) | 1996-12-31 | 1997-12-22 | 半導体読出専用メモリ及びその読出方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5886937A (ja) |
| EP (1) | EP0851433B1 (ja) |
| JP (1) | JP3856257B2 (ja) |
| KR (1) | KR100240418B1 (ja) |
| CN (1) | CN1139075C (ja) |
| DE (1) | DE69731810T2 (ja) |
| TW (1) | TW409254B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742544A (en) | 1994-04-11 | 1998-04-21 | Mosaid Technologies Incorporated | Wide databus architecture |
| JP3102470B2 (ja) * | 1996-12-16 | 2000-10-23 | 日本電気株式会社 | 半導体記憶装置 |
| KR100254568B1 (ko) * | 1997-06-25 | 2000-05-01 | 윤종용 | 반도체 독출 전용 메모리 장치 |
| JP3447939B2 (ja) * | 1997-12-10 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体メモリ及びデータ読み出し方法 |
| KR100258575B1 (ko) * | 1997-12-30 | 2000-06-15 | 윤종용 | 노어형 반도체 메모리 장치 및 그 장치의 데이터 독출 방법 |
| JP3970402B2 (ja) * | 1998-01-12 | 2007-09-05 | 沖電気工業株式会社 | 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 |
| JP3173456B2 (ja) * | 1998-03-19 | 2001-06-04 | 日本電気株式会社 | 半導体記憶装置 |
| IT1298817B1 (it) * | 1998-03-27 | 2000-02-02 | Sgs Thomson Microelectronics | Circuito di scarica a massa di un nodo a potenziale negativo,con controllo della corrente di scarica |
| KR100294447B1 (ko) * | 1998-06-29 | 2001-09-17 | 윤종용 | 불휘발성반도체메모리장치 |
| US6075733A (en) * | 1998-11-23 | 2000-06-13 | Lsi Logic Corporation | Technique for reducing peak current in memory operation |
| JP3471251B2 (ja) * | 1999-04-26 | 2003-12-02 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP3615423B2 (ja) * | 1999-07-02 | 2005-02-02 | シャープ株式会社 | 半導体記憶装置 |
| US6163495A (en) | 1999-09-17 | 2000-12-19 | Cypress Semiconductor Corp. | Architecture, method(s) and circuitry for low power memories |
| JP4593707B2 (ja) * | 1999-10-06 | 2010-12-08 | マクロニクス インターナショナル カンパニー リミテッド | メモリセルのセンスアンプ |
| JP3583042B2 (ja) * | 1999-11-09 | 2004-10-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置 |
| US6278649B1 (en) | 2000-06-30 | 2001-08-21 | Macronix International Co., Ltd. | Bank selection structures for a memory array, including a flat cell ROM array |
| JP3596808B2 (ja) | 2000-08-10 | 2004-12-02 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
| JP3519676B2 (ja) | 2000-08-10 | 2004-04-19 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
| JP2002100196A (ja) | 2000-09-26 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP4633958B2 (ja) * | 2001-05-07 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体メモリ |
| ATE392697T1 (de) * | 2001-07-06 | 2008-05-15 | Halo Lsi Design & Device Tech | Bitzeilen-selektions-dekodierung und schaltung für doppelbitspeicher mit doppelbitselektion |
| JP4454896B2 (ja) * | 2001-09-27 | 2010-04-21 | シャープ株式会社 | 仮想接地型不揮発性半導体記憶装置 |
| TWI242779B (en) * | 2001-09-28 | 2005-11-01 | Macronix Int Co Ltd | Rapid equalizing ground line and sense circuit |
| CN100423131C (zh) * | 2002-02-20 | 2008-10-01 | 株式会社瑞萨科技 | 半导体集成电路 |
| US7324394B1 (en) | 2002-08-01 | 2008-01-29 | T-Ram Semiconductor, Inc. | Single data line sensing scheme for TCCT-based memory cells |
| US6903987B2 (en) | 2002-08-01 | 2005-06-07 | T-Ram, Inc. | Single data line sensing scheme for TCCT-based memory cells |
| JP2004079099A (ja) * | 2002-08-20 | 2004-03-11 | Fujitsu Ltd | 半導体メモリ |
| CN100435241C (zh) * | 2002-09-12 | 2008-11-19 | 哈娄利公司 | 位线解码器电路及选择双位存储器阵列的位线的方法 |
| KR100558482B1 (ko) * | 2003-02-04 | 2006-03-07 | 삼성전자주식회사 | 리드 전용 메모리 장치 |
| JPWO2004075200A1 (ja) * | 2003-02-19 | 2006-06-01 | 富士通株式会社 | メモリ装置 |
| EP1511042B1 (en) * | 2003-08-27 | 2012-12-05 | STMicroelectronics Srl | Phase-change memory device with biasing of deselected bit lines |
| EP1717816B1 (en) * | 2004-02-19 | 2008-12-24 | Spansion LLc | Current/voltage conversion circuit and its controlling method |
| JP4874637B2 (ja) * | 2005-11-30 | 2012-02-15 | ラピスセミコンダクタ株式会社 | 不揮発性記憶装置およびその読出し方法 |
| JP4805700B2 (ja) * | 2006-03-16 | 2011-11-02 | パナソニック株式会社 | 半導体記憶装置 |
| JP4885743B2 (ja) * | 2006-07-28 | 2012-02-29 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置 |
| US7643367B2 (en) * | 2007-08-15 | 2010-01-05 | Oki Semiconductor Co., Ltd. | Semiconductor memory device |
| US7715265B2 (en) * | 2007-10-31 | 2010-05-11 | Broadcom Corporation | Differential latch-based one time programmable memory |
| KR100853481B1 (ko) * | 2007-11-01 | 2008-08-21 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 독출방법 |
| US8885407B1 (en) * | 2010-01-19 | 2014-11-11 | Perumal Ratnam | Vertical memory cells and methods, architectures and devices for the same |
| KR101190681B1 (ko) | 2010-09-30 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20130056623A (ko) * | 2011-11-22 | 2013-05-30 | 에스케이하이닉스 주식회사 | 메모리 및 이의 동작방법 |
| US9336890B1 (en) * | 2014-10-17 | 2016-05-10 | Cypress Semiconductor Corporation | Simultaneous programming of many bits in flash memory |
| KR102490567B1 (ko) * | 2018-03-27 | 2023-01-20 | 에스케이하이닉스 주식회사 | 디스터번스를 방지하는 반도체 메모리 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0477369B1 (en) * | 1989-06-12 | 1997-08-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| EP0461904A3 (en) * | 1990-06-14 | 1992-09-09 | Creative Integrated Systems, Inc. | An improved semiconductor read-only vlsi memory |
| US5414663A (en) * | 1992-07-09 | 1995-05-09 | Creative Integrated Systems, Inc. | VLSI memory with an improved sense amplifier with dummy bit lines for modeling addressable bit lines |
| US5467300A (en) * | 1990-06-14 | 1995-11-14 | Creative Integrated Systems, Inc. | Grounded memory core for Roms, Eproms, and EEpproms having an address decoder, and sense amplifier |
| JPH04311900A (ja) * | 1991-04-10 | 1992-11-04 | Sharp Corp | 半導体読み出し専用メモリ |
| JP2565104B2 (ja) * | 1993-08-13 | 1996-12-18 | 日本電気株式会社 | 仮想接地型半導体記憶装置 |
| US5416743A (en) * | 1993-12-10 | 1995-05-16 | Mosaid Technologies Incorporated | Databus architecture for accelerated column access in RAM |
| JPH09231783A (ja) * | 1996-02-26 | 1997-09-05 | Sharp Corp | 半導体記憶装置 |
-
1996
- 1996-12-31 KR KR1019960080805A patent/KR100240418B1/ko not_active IP Right Cessation
-
1997
- 1997-12-22 JP JP35310497A patent/JP3856257B2/ja not_active Expired - Lifetime
- 1997-12-22 TW TW086119485A patent/TW409254B/zh not_active IP Right Cessation
- 1997-12-30 CN CNB971072647A patent/CN1139075C/zh not_active Expired - Fee Related
- 1997-12-31 US US09/001,936 patent/US5886937A/en not_active Expired - Lifetime
- 1997-12-31 DE DE69731810T patent/DE69731810T2/de not_active Expired - Lifetime
- 1997-12-31 EP EP97310751A patent/EP0851433B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100240418B1 (ko) | 2000-03-02 |
| US5886937A (en) | 1999-03-23 |
| CN1193799A (zh) | 1998-09-23 |
| TW409254B (en) | 2000-10-21 |
| JPH10209304A (ja) | 1998-08-07 |
| DE69731810T2 (de) | 2005-12-01 |
| EP0851433A3 (en) | 1999-11-17 |
| DE69731810D1 (de) | 2005-01-05 |
| EP0851433B1 (en) | 2004-12-01 |
| KR19980061435A (ko) | 1998-10-07 |
| EP0851433A2 (en) | 1998-07-01 |
| CN1139075C (zh) | 2004-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856257B2 (ja) | 半導体読出専用メモリ及びその読出方法 | |
| US5724291A (en) | Semiconductor memory device with reduced chip area | |
| EP1047079B1 (en) | Semiconductor memory device generating accurate internal reference voltage | |
| EP0994484B1 (en) | Memory cell sense amplifier | |
| KR100781984B1 (ko) | 셀프 레퍼런스를 갖는 센스앰프 회로 및 그에 의한 센싱방법 | |
| KR920013449A (ko) | 개선된 기록 구동기를 가지는 판독/기록 메모리 | |
| US6735120B2 (en) | Semiconductor device having a high-speed data read operation | |
| US5640355A (en) | Semiconductor memory device | |
| JPH10334679A (ja) | ノア（ｎｏｒ）型半導体メモリ装置及びそのデータ読出方法 | |
| JP4143552B2 (ja) | リード専用メモリー装置 | |
| JP3761327B2 (ja) | 半導体読出専用メモリ装置 | |
| US6188608B1 (en) | Nonvolatile semiconductor memory device | |
| US6141277A (en) | Semiconductor memory preventing sense amplifier malfunctions due to effects of noise generated in output buffer | |
| US5982693A (en) | Sense amplifier with improved bit line initialization | |
| US5383158A (en) | Semiconductor memory device equipped with discharging unit for bit lines accessed with invalid address | |
| KR100342595B1 (ko) | 반도체기억장치 | |
| JP3359615B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH03288399A (ja) | 半導体記憶装置 | |
| KR0179658B1 (ko) | 반도체 메모리 장치 | |
| KR950009932Y1 (ko) | 디램의 센스 앰프 회로 | |
| JPH05128899A (ja) | 半導体記憶装置 | |
| JPH04324200A (ja) | 半導体記憶装置 | |
| JPH025289A (ja) | ダイナミック型ｒａｍ | |
| JPH0887886A (ja) | 半導体記憶装置 | |
| JPH0721792A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050725 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |