JP3970402B2 - 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 - Google Patents
不揮発性半導体記憶装置およびそのデ−タ読みだし方法 Download PDFInfo
- Publication number
- JP3970402B2 JP3970402B2 JP405798A JP405798A JP3970402B2 JP 3970402 B2 JP3970402 B2 JP 3970402B2 JP 405798 A JP405798 A JP 405798A JP 405798 A JP405798 A JP 405798A JP 3970402 B2 JP3970402 B2 JP 3970402B2
- Authority
- JP
- Japan
- Prior art keywords
- numbered column
- transistor
- bit line
- column wiring
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高速に情報を読み出すことと高集積とを同時に実現するマスクROM、OTP、EPROM、EEPROM、FLASH等の不揮発性半導体記憶装置およびそのデ−タ読みだし方法に関するものである。
【０００２】
【従来の技術】
不揮発性半導体記憶装置は、単一のトランジスタをメモリセルとして使用することにより、最も高集積なメモリLSIを実現している。情報の記憶方法は、このトランジスタのシキイ値を情報に応じて変化させることが一般的である。EPROMやFLASHメモリーの場合、フローティングゲート内の電子の量を変化させ、マスクROMの場合はチャネル部の燐やホウ素等の不純物原子の濃度を調整し、メモリセルとして使用するトランジスタのシキイ値を変化させている。
メモリセルとして使用するトランジスタを行方向及び列方向に複数配列するメモリセルマトリックス構成、メモリセルマトリックス内の読み出す番地に相当するメモリセルとして使用するトランジスタを選択するマトリックス駆動手段、及びその導通又は非導通を判定し情報を出力する情報検出手段は、実現するメモリLSIの各種の望ましい機能及び性能に応じて多種の方式が併存している。以下、上述の３項目各々に関する従来技術について説明する。
【０００３】
メモリセルマトリックス構成の従来技術として、複数の列線の各々隣接する２本に、複数のメモリセルのソースとドレインとを各々接続して列配列とし、この各列配列された複数の列配列に共通してメモリセルのゲートを接続する行配線を複数有するものが上げられる。この構成は最も集積度が高く、且つメモリセルの情報を読み出す際の電流経路に高抵抗素材である拡散層配線を有することがないので、高速で高集積な不揮発性半導体記憶装置に適している。
但し、この構成により大きな面積を有するメモリセルマトリックスを形成すると、列線を構成する金属配線素材の抵抗成分が看過し得ない状態となる。この対策として、列線を分割してサブビット線とし、各分割単位毎にメモリセルとは異なるトランジスタで構成された選択トランジスタを設けて、別の金属配線により形成される抵抗の低いメインビット線と接続する手法が特許公報第２５６５１０９号に開示されている。この公報に開示されたメモリセルマトリックス構成を、本願では列間配置型と呼ぶことにする。
【０００４】
次に、列間配置型メモリマトリックス構成のマトリックス駆動手段の従来技術について説明する。特許公報２５６５１０４号に説明されている様に、列間配置型メモリマトリックス構成では、選択された行線上にある非選択メモリセルは導通状態であり得るため、最悪条件では選択された行線にあるすべてのメモリセルが導通状態となる。
特許公報２５６５１０４号に開示されている列間配置型メモリマトリックスの読み出し動作においては、メモリセルが２ビット同時に読み出される構成となっている。同時に読み出されるメモリセルに接続された列線は、接地電位GNDが与えられる。これにより、読み出されるメモリセルのデータに応じて、読み出し電流が流れ、これをデータ読み出し回路が認識して出力する。一方、読みだされないメモリセルに接続された列線間の電位差は非常に小さく設定されており、電流はほとんど流れない。この結果、読みだされないメモリセルに接続された列線からのリーク電流はほとんどない。従って、データ読み出し速度の低下を防止できる。
【０００５】
最後に、情報検出手段に関する従来技術を説明する。特許公告平３ー１３６７５号公報に開示される不揮発性半導体記憶装置には、メモリセルマトリックスに比較的高電位、例えば1Vを印加し、選択した列線を比較的低電位、例えば0.2Vのバイアスを与えながら流入電流を検出する回路が設けられている。このような構成では、行線に接続される非選択メモリセルのソース及びドレインの電位を1Vとすることが可能となり、浮遊容量としての非選択メモリセルのチャネル部の負荷容量が縮小し、行線の信号の伝達を早めることができる。
しかしながら、流入電流を検出する方式は、行線と並列に配置された高電位印加線と、これに直行するビット線とより構成される単純NOR構成のメモリセルマトリックスを有する半導体集積回路装置に適用する手法のみが開示されていた。
【０００６】
【発明が解決しようとする課題】
列間配置型のメモリマトリックス構成では、メインビット線とサブビット線の接続において、各サブビット線の両端にソースまたはドレインを他のセレクトトランジスタと共有しないセレクトトランジスタが必要である。メモリセルは本来最小サイズのトランジスタ列で構成するものであるから、それと同一ピッチで上記セレクトトランジスタを各アレイセグメントの両側に配列しなければならない。しかし、セレクトトランジスタはメモリセルと比較して十分大きな電流駆動能力が必要であるから、ゲート幅の大きなトランジスタである必要がある。
また、特許公報２５６５１０４号に説明されている列間配置型メモリマトリックス構成のマトリックス駆動手段では、列デコーダ及び列線を選択する回路が複雑となり、小面積でメインビット線とサブビット線を分離して、その間を制御するセレクトトランジスタを設置することは不可能である。
さらに、列間配置型構成のメモリマトリックスに流入電流を検出する方式を適用する場合、特許公報２５６５１０４号にも指摘されている問題である選択された隣接する２つの列線間のリークは、これを引き起こす非選択メモリセルのソース及びドレインの電位が低いためにより深刻となる。したがって、単一のメモリセルで形成する列間抵抗では高いインピーダンスを得られず、十分広い動作マージンを得ることが困難であった。
【０００７】
【課題を解決するための手段】
この発明の目的は、列間配置型構成のメモリマトリックスにおけるメインビット線とサブビット線の接続を小面積で実現でき、且つ低い接続抵抗を保証するセレクト機能を有する不揮発性半導体集積回路を提供することにある。また、この発明の他の目的は、列間配置型構成のメモリマトリックスの流入電流を検出する方式を用いて駆動する手段を有する不揮発性半導体集積回路を提供することにある。この発明の不揮発性半導体装置においては、メモリセルを構成するトランジスタが直列に接続されてメモリ列が構成され、このメモリ列を複数配置し、各メモリ行のメモリセルを構成するトランジスタのゲ−トを接続した複数のワ−ドラインと、直列に接続されたメモリセルを構成するトランジスタ間の接続点を接続した列配線とを有するメモリアレイを有している。さらにこの発明の不揮発性半導体装置は、前記ビット線の相隣接する２本のビット線対を同時に選択し、前記デ−タバス対と選択的に接続させるマルチプレクサ回路と、前記デ−タバス対の夫々に接続されたセンスアンプと、前記ビット線対と接続した列配線対間の偶数番目の列配線を非選択とし、該非選択の列配線に隣接する偶数番目の列配線対を選択状態とする前記選択トランジスタを制御する信号線とを有している。
【０００８】
【発明の実施の形態】
第１図は、この発明の第１の実施例を示す概略回路図である。メモリ素子トランジスタM11E〜M36Eは、書き込まれたデータに応じて、選択された状態で導通又は非導通となる。各セグメントSEGn-1、SEGn、- - -において、メモリ素子トランジスタM11E〜M16Eのゲート電極は、ワ−ド線WL1によって共通に接続されている。同様に、メモリ素子トランジスタM21E〜M26Eのゲート電極は、ワ−ド線WL2によって共通に接続され、メモリ素子トランジスタM31E〜M36Eのゲート電極は、ワ−ド線WL3によって共通に接続されている。これらゲ−ト電極が共通接続されたメモリ素子トランジスタ群を行とし、各行毎に隣接するメモリ素子トランジスタ群は、そのソース又はドレインが共有となる拡散層によって接続された状態になっている。セグメント内の行数は、例えば１２８行程度となる様に設計されるが、この実施例では説明の容易化のため、３行の構成となっている。
各行の上述した拡散層は、列毎に第１層目の金属配線層で形成されるサブビット線SBL1、SBL2、SBL3、- - -、SBL6及びサブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5に交互に接続されている。サブビット線SBL1、SBL2、SBL3、- - -、SBL6は、それぞれセレクトトランジスタSBS1、SBS2、SBS3、- - -、SBS6を介して第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3、- - -、MBL6に接続されている。ここで、第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3、- - -、MBL6は、サブビット線SBL1、SBL2、SBL3、- - -、SBL6及びサブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5に比べてそのピッチに余裕があるので、より幅の広いアルミ等で形成している。したがって、メインビット線MBL1、MBL2、MBL3、- - -、MBL6の配線抵抗は、極めて低くなっている。また、セレクトトランジスタSBS1、SBS2、SBS3、- - -、SBS6も、メモリ素子トランジスタM11E〜M36Eに比べてそのピッチに余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。同一セグメント内のすべてのセレクトトランジスタのゲートは、共通接続されており、これらのセレクトトランジスタは、セグメント選択信号SSにより開閉される。
サブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5は、それぞれバイアスランジスタVLT1、VLT2、VLT3、- - -、VLT5を介して第１層目の金属配線層で形成されるバイアス線VLSに接続されている。奇数番目のバイアストランジスタVLT1、VLT3、- - - には第１バイアスカット信号DLSが共通に与えられ、偶数番目のバイアストランジスタVLT2、VLT4、- - -には第２バイアスカット信号ELSが共通に与えられる。
【０００９】
奇数番目のメインビット線MBL1、MBL3、- - -は、各々マルチプレクサトランジスタ対T1とT2、T5とT6、- - - によって第１のデ−タバスDB1に選択的に接続されている。偶数番目のメインビット線MBL2、MBL4、- - -は、各々マルチプレクサトランジスタ対T3とT4、T7とT8、- - - によって第２のデ−タバスDB2に選択的に接続されている。隣接するマルチプレクサトランジスタT2とT3、T4とT5、- - - 、はゲート電極が共通に、各々ビット線選択信号線BS12E、BS23D、BS34E、BS45D、BS56Eに接続されている。
データとしての流入電流は、デ−タバスDB1、DB2を介して、選択されたビット線の電位を制御する機能を有する１対のセンスアンプAMP1とAMP２により、基準電流Irefとの大小を比較され、その結果が検出信号N1、N2として出力される。センスアンプとしては、例えば公開特許公報昭６４ー３７７９８号に開示されている回路が使用できる。第１のセンスアンプAMP1は、第１のデ−タバスDB1より流入する電流と基準電流Irefを比較し、その大小に応じて出力信号N1を出力する。第２のセンスアンプAMP2は、第２のデ−タバスDB2より流入する電流と基準電流Irefを比較し、その大小に応じて出力信号N2を出力する。基準電流Irefは、信号線RCを介して１対のセンスアンプで共用している。
【００１０】
次に、第１の実施例の回路動作について説明する。ここでは、メモリの読みだし動作の例として、メモリセルM23EとM24Eを対としたケ−スについて説明する。具体的には、メモリセルM23EとM24Eが、それぞれ第１及び第２のセンスアンプAMP1、AMP2に接続され、各々のメモリセルの導通又は非導通を判定し、それに応じた電圧レベルを有する出力信号N1、N2を出力する動作を説明する。
バイアス線VLSには、読み出すセグメントに関係なく1.5Vが印加されている。第２バイアスカット信号ELSはVccレベルであるため、バイアスランジスタVLT2とVLT4は導通状態となっている。第１バイアスカット信号DLSは0Vレベルであるため、バイアスランジスタVLT1、VLT3及びVLT5は非導通状態となっている。ワ−ドラインWL1とWL3には0Vが印加されており、これらの行のすべてのメモリセルは非導通状態になっている。一方、ワ−ド線WL2にはVccが印加されている。セグメント選択信号SSは、Vccレベルになっており、セレクトトランジスタSBS1、SBS2、- - - SBS6で示すセグメントSEGn内のすべてのセレクトトランジスタは導通状態になっている。
その他のセグメントSEGn-1、SEGn+1、SEGn+2、- - - のセレクトトランジスタは、図に示さない他のセグメント選択信号により、すべて非導通状態となっている。ビット線選択信号線BS12E、BS23D、BS45D、BS56Eには0Vが印加され、マルチプレクサトランジスタT1-T5、T8-T12は非導通状態になっている。一方、ビット線選択信号線BS34EにはVccが与えられ、マルチプレクサトランジスタT6、T7は導通状態となっているため、メインビット線MBL3は第１のデ−タバスDB1に、メインビット線MBL4は第２のデ−タバスDB2に選択的に接続されている。
【００１１】
センスアンプAMP1、AMP2は、各々独立に0.2Vをデ−タバスDB1、DB2に印加し、流入する電流量を判定する。上述の設定により、メモリセルM23Eは、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、サブビット線SBL3、セレクトトランジスタSBS3、メインビット線MBL3、マルチプレクサトランジスタT6、デ−タバスDB1、センスアンプAMP1を経由した電流を流す経路上に位置することになる。又、メモリセルM24Eはバイアス線VLS、バイアスランジスタVLT4、サブバイアス線SVL4、メモリセルM24E、サブビット線SBL4、セレクトトランジスタSBS4、メインビット線MBL4、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2を経由した電流を流す経路上に位置することになる。これらの経路中でメモリセルM23E、又はM24Eとバイアス線VLSとの間は、電源とメモリセル間の経路であるから、複数の浮遊配線を充放電する必要があっても、メモリセルM23E、M24Eの導通を検出する速度には重大な影響を及ぼすことはない。また、バイアスランジスタVTL3は非導通状態であるので、サブバイアス線SVL3は浮遊状態であり、電流経路を妨げることはない。
これらの１対の経路は、メモリセルM23DとM24Dの状態に従って短絡路が存在する。即ち、メモリセルM23DとM24Dが共に導通状態であればサブビット線SBL3とSBL4はメモリセルM23DとM24Dを介して電流を交換してしまい、正しい電流の読み出しが妨げられる。交換される電流は読み出し時のサブビット線SBL3とSBL4の電位差により決定される。センスアンプAMP1、AMP2は同一回路で形成し、同一の電位をデ−タバスDB1とDB2に与える。メモリセルマトリックスの構成要素ではないマルチプレクサトランジスタT1〜T12は、大きな面積を有する低抵抗のトランジスタで構成してあるので、メインビット線MBL3とMBL4は同一の電位を設定できる。従って、メモリセルマトリックスの構成要素であるサブビット線SBS3及びSBS4と、その周辺の接続、即ち、セレクトトランジスタSBS3、SBS4が低抵抗で実現できるかが問題となる。
【００１２】
上述したように、セレクトトランジスタSBS3、SBS4はメモリ素子トランジスタ（メモリセル）M11E〜M36Eに比べてそのピッチに余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。したがって、メモリセルM23DとM24Dが共に導通状態であり、メモリセルM23EとM24Eのいずれかが互いに異なる状態である導通又は非導通となっても、その電流に影響されてメインビット線MBL3とサブビット線SBL3及びメインビット線MBL4とサブビット線SBL4の間に生じる電位差が極小に抑えられ、サブビット線SBL3とSBL4の電位差を小さくすることができ、安定した電流の検出が可能になる。
上述の問題を具体的な例で説明する。バイアスランジスタVLT2、VLT4が導通状態、バイアスランジスタVLT3が非道通状態、メモリセルM23D、M24D、M23Eが導通状態、メモリセルM24Eが非道通状態、マルチプレクサトランジスタT6、T7が導通状態、その他のマルチプレクサトランジスタが非道通状態であるとする。このとき、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、サブビット線SBL3、セレクトトランジスタSBS3、メインビット線MBL3、マルチプレクサトランジスタT6、デ−タバスDB1、センスアンプAMP1を経由した電流を流す経路（通常の経路）が存在する。一方、メモリセルM24Eが非導通状態であるため、バイアスランジスタVLT4からセンスアンプAMP2への電流を流す経路は存在しない。しかし、メモリセルM23D、M24Dが導通状態であるため、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、M23D、M24D、サブビット線SBL4、セレクトトランジスタSBS4、メインビット線MBL4、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2を経由した電流を流す経路（偶発的な経路）も存在する。この偶発的な経路では、通常の経路よりもメモリセルM23D、M24Dという高抵抗の経路が付加される。したがって、偶発的な経路に流れる電流は、通常の経路に流れる電流に比較して無視できる程度の電流量になるため、偶発的な経路がたとえ存在したとしても、電流の検出ができるのである。なお、メモリセルM23D、M24Dが導通状態であっても、メモリセルM23E、M24Eの両方ともが導通状態または非導通状態である場合は、電流の検出に問題がないことは説明するまでもないであろう。
【００１３】
さらに、メモリセルを選択する方法について説明する。メインビット線はビット線選択信号線BS12E、BS23D、BS34E、BS45D、BS56Eにより、マルチプレクサトランジスタT1〜T12を介して選択される。したがって、メインビット線は、隣接するものが互いに対になるように選択される。選択されたメインビット線対とセレクトトランジスタを介して接続されたサブビット線対が、選択されたセグメント内の選択されたサブビット線対となる。セグメント内の行線はワードラインWL1〜WL3により選択される。異なるセグメントの相対するワードラインWL1〜WL3は、同一信号を用いることができる。選択されたサブビット線の外両側のメモリセル対が、同時に選択されたものである。したがって、選択されたサブビット線対の右側が偶数番か奇数番かに応じて、バイアスカット信号ELSまたはDLSのいずれか一方をVccレベルにし、他方を0Vレベルにする。選択されたメモリセル対の外両側のサブバイアス線にバイアス線VLSの電位が導入され、選択されたメモリセル対に挟まれた２つの非選択メモリセル対に挟まれたサブバイアス線は、浮遊状態となる。この制御によりメモリセルマトリックス内のすべてのメモリセルは、同一条件で導通又は非導通を検出することができる。
【００１４】
第１の実施例におけるセグメント内のサブビット線又はサブバイアス線と、それらを選択するトランジスタの数は同一である。特に、メインビット線に対して、２列のメモリセルが接続されていることは重要である。この結線は、複雑なトランジスタ形状を駆使することなく実現することが可能である。即ち、高抵抗を有する拡散層で形成されるトランジスタのソースまたはドレインを、配線のために長く変形する必要がない。また、メインビット線がメモリセル２列分に対して１本であるため、ゲート幅の大きな、即ちインピーダンスの低いセレクトトランジスタを使用することが可能である。
以上説明したように、第１の実施例では、列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置のメモリマトリックスを、複数行を単位としてセグメントに分割し、各セグメント内の列を構成する低抵抗配線を交互にサブビット線とサブバイアス線とに識別した構成としている。そして、サブビット線を相対するメインビット線に接続し、サブバイアス線を相補的に導通させ得る２種のトランジスタを交互に用いてバイアス線に接続している。さらに、互いに隣接するメインビット線を同時に選択することにより、セグメントに分割できる列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
【００１５】
図２は、この発明の第２の実施例を示す回路図である。第２の実施例は、FLASH等のフローティングゲートを有するメモリセルを用いる不揮発性記憶素子に、本発明を適用したものである。
図２に示すように、FLASH等のフローティングゲートトランジスタは、通常のトランジスタを直列に接続して、１個のメモリ素子として用いている。なお、スプリットゲート等と呼ばれる疑似１トランジスタセル構造の例もあるが、本発明により高密度のトランジスタ配置が可能であり、かつウエハプロセスを簡略化できるため、第２の実施例では２トランジスタで一つのメモリセルを構成する例を採用している。
図２において、通常のトランジスタS11DとフローティングゲートトランジスタM11Dが直列に接続され、メモリセルを構成している。トランジスタS11Dは選択されると無条件に導通状態となり、非選択時は確実に電流経路を遮断する。フローティングゲートトランジスタM11Dは、書き込まれたデータに応じて選択された状態で導通又は非導通となるが、選択されていない場合は導通していても非導通でも構わない。なお、図示していないが、他の列配線によりトランジスタS11DとフローティングゲートトランジスタM11Dの直列接続の中間を接続し、書き込みおよび消去に利用することが可能である。この場合、セグメント内の限られた個数のフローティングゲートトランジスタのリーク電流の総和が小さければ、本発明を妨げることにはならない。
【００１６】
第２の実施例のメモリマトリックスは、第１の実施例と同様に複数のセグメントに分割されている。各セグメント内のメモリセル行は、ワ−ド線WL1、WL2、WL3により一つだけ選択さる。第１層目の金属配線で形成される列配線SVL1、SVL2、SVL3は、それぞれバイアスランジスタVLT1、VLT2、VLT3を介して、第２層目の金属配線で形成される列バイアス線BA1、BA2、BA3に接続されている。この列バイアス線BA1、BA2、BA3は、メインバイアス線MBAに接続されている。第１層目の金属配線で形成されるサブビット線SBL1、SBL2、SBL3は、それぞれセレクトトランジスタSBS1、SBS2、SBS3を介して、第２層目の金属配線で形成されるメインビット線MBL1、MBL2、MBL3に接続されている。第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3は、サブビット線SBL1、SBL2、SBL3及びサブバイアス線SVL1、SVL2、SVL3に比べてそのピッチに余裕があるので、より幅の広いアルミ等で形成している。したがって、メインビット線MBL1、MBL2、MBL3の配線抵抗は、極めて低くなっている。また、セレクトトランジスタSBS1、SBS2、SBS3も、メモリセルのトランジスタS11D〜M33Eに比べてそのピッチに大きな余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。
上述のメモリマトリックスにおいて、サブビット線SBL1、SBL2、SBL3には、その延在方向に対して両側にフローティングゲートトランジスタM11D、M11E、- - - 、M33Eが接続される。各フローティングゲートトランジスタM11D、M11E、- - - 、M33Eには直列にトランジスタS11D、S11E、- - -が接続される。これらトランジスタS11D、S11E、- - -は、列配線SVL1、SVL2、SVL3の延在方向に対して両側に接続されている。すなわち、メモリセルが、サブビット線SBL1、SBL2、SBL3に対して線対象の形で配置、接続され、サブビット線SBL1、SBL2、SBL3間には、列配線SVL1、SVL2、SVL3が形成されているのである。
メインビット線MBL1、MBL2、MBL3は、それぞれマルチプレクサトランジスタ対T3とT4、T7とT8、T11とT12を介してデ−タバスDB1又はDB2に接続されている。マルチプレクサトランジスタT3は、信号BS01Eにより導通状態になり、メインビット線MBL1とデ−タバスDB1を接続する。マルチプレクサトランジスタT4は、信号BS12Dにより導通状態になり、メインビット線MBL1とデ−タバスDB1を接続する。マルチプレクサトランジスタT7は、信号BS12Dにより導通状態になり、メインビット線MBL2とデ−タバスDB2を接続する。マルチプレクサトランジスタT8は、信号BS23Eにより導通状態になり、メインビット線MBL2とデ−タバスDB2を接続する。マルチプレクサトランジスタT11は、信号BS23Eにより導通状態になり、メインビット線MBL3とデ−タバスDB1を接続する。デ−タバスDB1に流入する電流は、センスアンプAMP1により、DB2に流入する電流はセンスアンプAMP2により比較電流Irefとの大小関係を出力信号に変換して、それぞれ出力信号N1、N2として出力する。
【００１７】
次に、フローティングゲートトランジスタM21D、M22Dの情報を、読み出す動作について説明する。ワ−ド線WL2が選択状態、ワ−ド線WL1、WL3が非選択状態、信号SS及びSSDがVccレベル、信号SSEがGNDレベルに設定される。セグメントSEGnの信号SSは、選択状態に設定され、他のすべてのセグメントSEGn-1、SEGn+1、- - -の図示しない信号SSは、非選択状態に設定される。信号BS12DがVccレベルになり、マルチプレクサトランジスタT4とT7が導通状態となる。一方、信号BS01E、BS23EはGNDレベルに設定される。これによりメインビット線MBL1とMBL2が選択的にデ−タバスDB1とDB2に接続される。センスアンプAMP1、AMP2は各々独立に0.2Vをデ−タバスDB1、DB2に印加し、流入する電流量を判定する。
上記設定によりフローティングゲートトランジスタM21Dは、メインバイアス線MBA、列バイアス線BA1、バイアスランジスタVLT1、列配線SVL1、トランジスタS21D、フローティングゲートトランジスタM21D、サブビット線SBL1、セレクトトランジスタSBS1、メインビット線MBL1、マルチプレクサトランジスタT4、デ−タバスDB1、センスアンプAMP1から構成される電流を流す経路上に位置することになる。又フローティングゲートトランジスタM22Dはメインバイアス線MBA、列バイアス線BA3、バイアスランジスタVLT3、列配線SVL3、トランジスタS22D、フローティングゲートトランジスタM22D、サブビット線SBL2、セレクトトランジスタSBS2、メインビット線MBL2、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2から構成される電流を流す経路上に位置することになる。
【００１８】
これらの経路中でフローティングゲートトランジスタM21D又はM22Dとメインバイアス線MBAの間は、電源とメモリセル間の経路であるから、複数の浮遊配線を充放電する必要がある。しかしながら、フローティングゲートトランジスタM21D又はM22Dの導通／非導通を検出する速度には、重大な影響を及ぼすことはない。
また、バイアスランジスタVTL2は非導通であるので、列配線SVL2は浮遊状態であり、電流経路を妨げることはない。この実施例では、書き込みおよび消去に利用する他の列配線を、トランジスタとフローティングゲートトランジスタの直列接続の中間点に接続した例は省略した。このような場合は、メモリセルアレイの配列が複雑になるが、上述した読み出す動作は基本的に同じである。
さらに、第２の実施例では、第１の実施例同様、フローティングゲートトランジスタM21E又はM22Eが両方導通状態である場合に電流経路が分岐する問題がある。しかしながら、第１の実施例で説明したように、分岐した電流経路は高抵抗なトランジスタを余分に経由しているため、分岐した電流経路に流れる電流は無視できるほど小さい。
なお、第２の実施例では、メモリセルがサブビット線に対して線対象の形で配置、接続される例を示したが、線対象に構成されなくても本発明の効果を得ることは可能である。
【００１９】
第２の実施例では、セグメント内のメモリアレイのトランジスタ形成ピッチと比較したセグメント周辺トランジスタSBS1-SBS3およびVLT1-VLT3の面積的配置は余裕があり、これは第１の実施例よりも更に大きな余裕である。したがって、セグメントに分割された列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
【００２０】
【発明の効果】
以上詳細に説明したように、この発明によれば、列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
なお、本発明の実施例では、セグメントを有するメモリマトリックスについて説明したが、本発明の１セグメントのみの構成のメモリマトリックスとして駆動すれば、列配線の選択回路は小面積なパターンで構成できる。この場合セレクトトランジスタが不要になることは言うまでもない。このような構成では、上述の本発明の効果に加え、配線導体層は１層で実現できる利点もある。
【図面の簡単な説明】
【図１】この発明の第１の実施例の部分回路図
【図２】この発明の第２の実施例の部分回路図
【符号の説明】
VLS．．．．バイアス線
VLT1〜VLT5．．．．バイアスランジスタ
SVL1〜SVL5．．．．サブバイアス線
M11E〜M36E．．．．メモリセル
SBL1〜SBL6．．．．サブビット線
SBS1〜SBS6．．．．セレクトトランジスタ
MBL1〜MBL6．．．．メインビット線
T1〜T12．．．．マルチプレクサトランジスタ
DB1、DB2．．．．デ−タバス
AMP1、AMP2．．．．センスアンプ
【発明の属する技術分野】
この発明は、高速に情報を読み出すことと高集積とを同時に実現するマスクROM、OTP、EPROM、EEPROM、FLASH等の不揮発性半導体記憶装置およびそのデ−タ読みだし方法に関するものである。
【０００２】
【従来の技術】
不揮発性半導体記憶装置は、単一のトランジスタをメモリセルとして使用することにより、最も高集積なメモリLSIを実現している。情報の記憶方法は、このトランジスタのシキイ値を情報に応じて変化させることが一般的である。EPROMやFLASHメモリーの場合、フローティングゲート内の電子の量を変化させ、マスクROMの場合はチャネル部の燐やホウ素等の不純物原子の濃度を調整し、メモリセルとして使用するトランジスタのシキイ値を変化させている。
メモリセルとして使用するトランジスタを行方向及び列方向に複数配列するメモリセルマトリックス構成、メモリセルマトリックス内の読み出す番地に相当するメモリセルとして使用するトランジスタを選択するマトリックス駆動手段、及びその導通又は非導通を判定し情報を出力する情報検出手段は、実現するメモリLSIの各種の望ましい機能及び性能に応じて多種の方式が併存している。以下、上述の３項目各々に関する従来技術について説明する。
【０００３】
メモリセルマトリックス構成の従来技術として、複数の列線の各々隣接する２本に、複数のメモリセルのソースとドレインとを各々接続して列配列とし、この各列配列された複数の列配列に共通してメモリセルのゲートを接続する行配線を複数有するものが上げられる。この構成は最も集積度が高く、且つメモリセルの情報を読み出す際の電流経路に高抵抗素材である拡散層配線を有することがないので、高速で高集積な不揮発性半導体記憶装置に適している。
但し、この構成により大きな面積を有するメモリセルマトリックスを形成すると、列線を構成する金属配線素材の抵抗成分が看過し得ない状態となる。この対策として、列線を分割してサブビット線とし、各分割単位毎にメモリセルとは異なるトランジスタで構成された選択トランジスタを設けて、別の金属配線により形成される抵抗の低いメインビット線と接続する手法が特許公報第２５６５１０９号に開示されている。この公報に開示されたメモリセルマトリックス構成を、本願では列間配置型と呼ぶことにする。
【０００４】
次に、列間配置型メモリマトリックス構成のマトリックス駆動手段の従来技術について説明する。特許公報２５６５１０４号に説明されている様に、列間配置型メモリマトリックス構成では、選択された行線上にある非選択メモリセルは導通状態であり得るため、最悪条件では選択された行線にあるすべてのメモリセルが導通状態となる。
特許公報２５６５１０４号に開示されている列間配置型メモリマトリックスの読み出し動作においては、メモリセルが２ビット同時に読み出される構成となっている。同時に読み出されるメモリセルに接続された列線は、接地電位GNDが与えられる。これにより、読み出されるメモリセルのデータに応じて、読み出し電流が流れ、これをデータ読み出し回路が認識して出力する。一方、読みだされないメモリセルに接続された列線間の電位差は非常に小さく設定されており、電流はほとんど流れない。この結果、読みだされないメモリセルに接続された列線からのリーク電流はほとんどない。従って、データ読み出し速度の低下を防止できる。
【０００５】
最後に、情報検出手段に関する従来技術を説明する。特許公告平３ー１３６７５号公報に開示される不揮発性半導体記憶装置には、メモリセルマトリックスに比較的高電位、例えば1Vを印加し、選択した列線を比較的低電位、例えば0.2Vのバイアスを与えながら流入電流を検出する回路が設けられている。このような構成では、行線に接続される非選択メモリセルのソース及びドレインの電位を1Vとすることが可能となり、浮遊容量としての非選択メモリセルのチャネル部の負荷容量が縮小し、行線の信号の伝達を早めることができる。
しかしながら、流入電流を検出する方式は、行線と並列に配置された高電位印加線と、これに直行するビット線とより構成される単純NOR構成のメモリセルマトリックスを有する半導体集積回路装置に適用する手法のみが開示されていた。
【０００６】
【発明が解決しようとする課題】
列間配置型のメモリマトリックス構成では、メインビット線とサブビット線の接続において、各サブビット線の両端にソースまたはドレインを他のセレクトトランジスタと共有しないセレクトトランジスタが必要である。メモリセルは本来最小サイズのトランジスタ列で構成するものであるから、それと同一ピッチで上記セレクトトランジスタを各アレイセグメントの両側に配列しなければならない。しかし、セレクトトランジスタはメモリセルと比較して十分大きな電流駆動能力が必要であるから、ゲート幅の大きなトランジスタである必要がある。
また、特許公報２５６５１０４号に説明されている列間配置型メモリマトリックス構成のマトリックス駆動手段では、列デコーダ及び列線を選択する回路が複雑となり、小面積でメインビット線とサブビット線を分離して、その間を制御するセレクトトランジスタを設置することは不可能である。
さらに、列間配置型構成のメモリマトリックスに流入電流を検出する方式を適用する場合、特許公報２５６５１０４号にも指摘されている問題である選択された隣接する２つの列線間のリークは、これを引き起こす非選択メモリセルのソース及びドレインの電位が低いためにより深刻となる。したがって、単一のメモリセルで形成する列間抵抗では高いインピーダンスを得られず、十分広い動作マージンを得ることが困難であった。
【０００７】
【課題を解決するための手段】
この発明の目的は、列間配置型構成のメモリマトリックスにおけるメインビット線とサブビット線の接続を小面積で実現でき、且つ低い接続抵抗を保証するセレクト機能を有する不揮発性半導体集積回路を提供することにある。また、この発明の他の目的は、列間配置型構成のメモリマトリックスの流入電流を検出する方式を用いて駆動する手段を有する不揮発性半導体集積回路を提供することにある。この発明の不揮発性半導体装置においては、メモリセルを構成するトランジスタが直列に接続されてメモリ列が構成され、このメモリ列を複数配置し、各メモリ行のメモリセルを構成するトランジスタのゲ−トを接続した複数のワ−ドラインと、直列に接続されたメモリセルを構成するトランジスタ間の接続点を接続した列配線とを有するメモリアレイを有している。さらにこの発明の不揮発性半導体装置は、前記ビット線の相隣接する２本のビット線対を同時に選択し、前記デ−タバス対と選択的に接続させるマルチプレクサ回路と、前記デ−タバス対の夫々に接続されたセンスアンプと、前記ビット線対と接続した列配線対間の偶数番目の列配線を非選択とし、該非選択の列配線に隣接する偶数番目の列配線対を選択状態とする前記選択トランジスタを制御する信号線とを有している。
【０００８】
【発明の実施の形態】
第１図は、この発明の第１の実施例を示す概略回路図である。メモリ素子トランジスタM11E〜M36Eは、書き込まれたデータに応じて、選択された状態で導通又は非導通となる。各セグメントSEGn-1、SEGn、- - -において、メモリ素子トランジスタM11E〜M16Eのゲート電極は、ワ−ド線WL1によって共通に接続されている。同様に、メモリ素子トランジスタM21E〜M26Eのゲート電極は、ワ−ド線WL2によって共通に接続され、メモリ素子トランジスタM31E〜M36Eのゲート電極は、ワ−ド線WL3によって共通に接続されている。これらゲ−ト電極が共通接続されたメモリ素子トランジスタ群を行とし、各行毎に隣接するメモリ素子トランジスタ群は、そのソース又はドレインが共有となる拡散層によって接続された状態になっている。セグメント内の行数は、例えば１２８行程度となる様に設計されるが、この実施例では説明の容易化のため、３行の構成となっている。
各行の上述した拡散層は、列毎に第１層目の金属配線層で形成されるサブビット線SBL1、SBL2、SBL3、- - -、SBL6及びサブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5に交互に接続されている。サブビット線SBL1、SBL2、SBL3、- - -、SBL6は、それぞれセレクトトランジスタSBS1、SBS2、SBS3、- - -、SBS6を介して第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3、- - -、MBL6に接続されている。ここで、第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3、- - -、MBL6は、サブビット線SBL1、SBL2、SBL3、- - -、SBL6及びサブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5に比べてそのピッチに余裕があるので、より幅の広いアルミ等で形成している。したがって、メインビット線MBL1、MBL2、MBL3、- - -、MBL6の配線抵抗は、極めて低くなっている。また、セレクトトランジスタSBS1、SBS2、SBS3、- - -、SBS6も、メモリ素子トランジスタM11E〜M36Eに比べてそのピッチに余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。同一セグメント内のすべてのセレクトトランジスタのゲートは、共通接続されており、これらのセレクトトランジスタは、セグメント選択信号SSにより開閉される。
サブバイアス線SVL1、SVL2、SVL3、- - - 、SVL5は、それぞれバイアスランジスタVLT1、VLT2、VLT3、- - -、VLT5を介して第１層目の金属配線層で形成されるバイアス線VLSに接続されている。奇数番目のバイアストランジスタVLT1、VLT3、- - - には第１バイアスカット信号DLSが共通に与えられ、偶数番目のバイアストランジスタVLT2、VLT4、- - -には第２バイアスカット信号ELSが共通に与えられる。
【０００９】
奇数番目のメインビット線MBL1、MBL3、- - -は、各々マルチプレクサトランジスタ対T1とT2、T5とT6、- - - によって第１のデ−タバスDB1に選択的に接続されている。偶数番目のメインビット線MBL2、MBL4、- - -は、各々マルチプレクサトランジスタ対T3とT4、T7とT8、- - - によって第２のデ−タバスDB2に選択的に接続されている。隣接するマルチプレクサトランジスタT2とT3、T4とT5、- - - 、はゲート電極が共通に、各々ビット線選択信号線BS12E、BS23D、BS34E、BS45D、BS56Eに接続されている。
データとしての流入電流は、デ−タバスDB1、DB2を介して、選択されたビット線の電位を制御する機能を有する１対のセンスアンプAMP1とAMP２により、基準電流Irefとの大小を比較され、その結果が検出信号N1、N2として出力される。センスアンプとしては、例えば公開特許公報昭６４ー３７７９８号に開示されている回路が使用できる。第１のセンスアンプAMP1は、第１のデ−タバスDB1より流入する電流と基準電流Irefを比較し、その大小に応じて出力信号N1を出力する。第２のセンスアンプAMP2は、第２のデ−タバスDB2より流入する電流と基準電流Irefを比較し、その大小に応じて出力信号N2を出力する。基準電流Irefは、信号線RCを介して１対のセンスアンプで共用している。
【００１０】
次に、第１の実施例の回路動作について説明する。ここでは、メモリの読みだし動作の例として、メモリセルM23EとM24Eを対としたケ−スについて説明する。具体的には、メモリセルM23EとM24Eが、それぞれ第１及び第２のセンスアンプAMP1、AMP2に接続され、各々のメモリセルの導通又は非導通を判定し、それに応じた電圧レベルを有する出力信号N1、N2を出力する動作を説明する。
バイアス線VLSには、読み出すセグメントに関係なく1.5Vが印加されている。第２バイアスカット信号ELSはVccレベルであるため、バイアスランジスタVLT2とVLT4は導通状態となっている。第１バイアスカット信号DLSは0Vレベルであるため、バイアスランジスタVLT1、VLT3及びVLT5は非導通状態となっている。ワ−ドラインWL1とWL3には0Vが印加されており、これらの行のすべてのメモリセルは非導通状態になっている。一方、ワ−ド線WL2にはVccが印加されている。セグメント選択信号SSは、Vccレベルになっており、セレクトトランジスタSBS1、SBS2、- - - SBS6で示すセグメントSEGn内のすべてのセレクトトランジスタは導通状態になっている。
その他のセグメントSEGn-1、SEGn+1、SEGn+2、- - - のセレクトトランジスタは、図に示さない他のセグメント選択信号により、すべて非導通状態となっている。ビット線選択信号線BS12E、BS23D、BS45D、BS56Eには0Vが印加され、マルチプレクサトランジスタT1-T5、T8-T12は非導通状態になっている。一方、ビット線選択信号線BS34EにはVccが与えられ、マルチプレクサトランジスタT6、T7は導通状態となっているため、メインビット線MBL3は第１のデ−タバスDB1に、メインビット線MBL4は第２のデ−タバスDB2に選択的に接続されている。
【００１１】
センスアンプAMP1、AMP2は、各々独立に0.2Vをデ−タバスDB1、DB2に印加し、流入する電流量を判定する。上述の設定により、メモリセルM23Eは、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、サブビット線SBL3、セレクトトランジスタSBS3、メインビット線MBL3、マルチプレクサトランジスタT6、デ−タバスDB1、センスアンプAMP1を経由した電流を流す経路上に位置することになる。又、メモリセルM24Eはバイアス線VLS、バイアスランジスタVLT4、サブバイアス線SVL4、メモリセルM24E、サブビット線SBL4、セレクトトランジスタSBS4、メインビット線MBL4、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2を経由した電流を流す経路上に位置することになる。これらの経路中でメモリセルM23E、又はM24Eとバイアス線VLSとの間は、電源とメモリセル間の経路であるから、複数の浮遊配線を充放電する必要があっても、メモリセルM23E、M24Eの導通を検出する速度には重大な影響を及ぼすことはない。また、バイアスランジスタVTL3は非導通状態であるので、サブバイアス線SVL3は浮遊状態であり、電流経路を妨げることはない。
これらの１対の経路は、メモリセルM23DとM24Dの状態に従って短絡路が存在する。即ち、メモリセルM23DとM24Dが共に導通状態であればサブビット線SBL3とSBL4はメモリセルM23DとM24Dを介して電流を交換してしまい、正しい電流の読み出しが妨げられる。交換される電流は読み出し時のサブビット線SBL3とSBL4の電位差により決定される。センスアンプAMP1、AMP2は同一回路で形成し、同一の電位をデ−タバスDB1とDB2に与える。メモリセルマトリックスの構成要素ではないマルチプレクサトランジスタT1〜T12は、大きな面積を有する低抵抗のトランジスタで構成してあるので、メインビット線MBL3とMBL4は同一の電位を設定できる。従って、メモリセルマトリックスの構成要素であるサブビット線SBS3及びSBS4と、その周辺の接続、即ち、セレクトトランジスタSBS3、SBS4が低抵抗で実現できるかが問題となる。
【００１２】
上述したように、セレクトトランジスタSBS3、SBS4はメモリ素子トランジスタ（メモリセル）M11E〜M36Eに比べてそのピッチに余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。したがって、メモリセルM23DとM24Dが共に導通状態であり、メモリセルM23EとM24Eのいずれかが互いに異なる状態である導通又は非導通となっても、その電流に影響されてメインビット線MBL3とサブビット線SBL3及びメインビット線MBL4とサブビット線SBL4の間に生じる電位差が極小に抑えられ、サブビット線SBL3とSBL4の電位差を小さくすることができ、安定した電流の検出が可能になる。
上述の問題を具体的な例で説明する。バイアスランジスタVLT2、VLT4が導通状態、バイアスランジスタVLT3が非道通状態、メモリセルM23D、M24D、M23Eが導通状態、メモリセルM24Eが非道通状態、マルチプレクサトランジスタT6、T7が導通状態、その他のマルチプレクサトランジスタが非道通状態であるとする。このとき、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、サブビット線SBL3、セレクトトランジスタSBS3、メインビット線MBL3、マルチプレクサトランジスタT6、デ−タバスDB1、センスアンプAMP1を経由した電流を流す経路（通常の経路）が存在する。一方、メモリセルM24Eが非導通状態であるため、バイアスランジスタVLT4からセンスアンプAMP2への電流を流す経路は存在しない。しかし、メモリセルM23D、M24Dが導通状態であるため、バイアス線VLS、バイアスランジスタVLT2、サブバイアス線SVL2、メモリセルM23E、M23D、M24D、サブビット線SBL4、セレクトトランジスタSBS4、メインビット線MBL4、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2を経由した電流を流す経路（偶発的な経路）も存在する。この偶発的な経路では、通常の経路よりもメモリセルM23D、M24Dという高抵抗の経路が付加される。したがって、偶発的な経路に流れる電流は、通常の経路に流れる電流に比較して無視できる程度の電流量になるため、偶発的な経路がたとえ存在したとしても、電流の検出ができるのである。なお、メモリセルM23D、M24Dが導通状態であっても、メモリセルM23E、M24Eの両方ともが導通状態または非導通状態である場合は、電流の検出に問題がないことは説明するまでもないであろう。
【００１３】
さらに、メモリセルを選択する方法について説明する。メインビット線はビット線選択信号線BS12E、BS23D、BS34E、BS45D、BS56Eにより、マルチプレクサトランジスタT1〜T12を介して選択される。したがって、メインビット線は、隣接するものが互いに対になるように選択される。選択されたメインビット線対とセレクトトランジスタを介して接続されたサブビット線対が、選択されたセグメント内の選択されたサブビット線対となる。セグメント内の行線はワードラインWL1〜WL3により選択される。異なるセグメントの相対するワードラインWL1〜WL3は、同一信号を用いることができる。選択されたサブビット線の外両側のメモリセル対が、同時に選択されたものである。したがって、選択されたサブビット線対の右側が偶数番か奇数番かに応じて、バイアスカット信号ELSまたはDLSのいずれか一方をVccレベルにし、他方を0Vレベルにする。選択されたメモリセル対の外両側のサブバイアス線にバイアス線VLSの電位が導入され、選択されたメモリセル対に挟まれた２つの非選択メモリセル対に挟まれたサブバイアス線は、浮遊状態となる。この制御によりメモリセルマトリックス内のすべてのメモリセルは、同一条件で導通又は非導通を検出することができる。
【００１４】
第１の実施例におけるセグメント内のサブビット線又はサブバイアス線と、それらを選択するトランジスタの数は同一である。特に、メインビット線に対して、２列のメモリセルが接続されていることは重要である。この結線は、複雑なトランジスタ形状を駆使することなく実現することが可能である。即ち、高抵抗を有する拡散層で形成されるトランジスタのソースまたはドレインを、配線のために長く変形する必要がない。また、メインビット線がメモリセル２列分に対して１本であるため、ゲート幅の大きな、即ちインピーダンスの低いセレクトトランジスタを使用することが可能である。
以上説明したように、第１の実施例では、列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置のメモリマトリックスを、複数行を単位としてセグメントに分割し、各セグメント内の列を構成する低抵抗配線を交互にサブビット線とサブバイアス線とに識別した構成としている。そして、サブビット線を相対するメインビット線に接続し、サブバイアス線を相補的に導通させ得る２種のトランジスタを交互に用いてバイアス線に接続している。さらに、互いに隣接するメインビット線を同時に選択することにより、セグメントに分割できる列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
【００１５】
図２は、この発明の第２の実施例を示す回路図である。第２の実施例は、FLASH等のフローティングゲートを有するメモリセルを用いる不揮発性記憶素子に、本発明を適用したものである。
図２に示すように、FLASH等のフローティングゲートトランジスタは、通常のトランジスタを直列に接続して、１個のメモリ素子として用いている。なお、スプリットゲート等と呼ばれる疑似１トランジスタセル構造の例もあるが、本発明により高密度のトランジスタ配置が可能であり、かつウエハプロセスを簡略化できるため、第２の実施例では２トランジスタで一つのメモリセルを構成する例を採用している。
図２において、通常のトランジスタS11DとフローティングゲートトランジスタM11Dが直列に接続され、メモリセルを構成している。トランジスタS11Dは選択されると無条件に導通状態となり、非選択時は確実に電流経路を遮断する。フローティングゲートトランジスタM11Dは、書き込まれたデータに応じて選択された状態で導通又は非導通となるが、選択されていない場合は導通していても非導通でも構わない。なお、図示していないが、他の列配線によりトランジスタS11DとフローティングゲートトランジスタM11Dの直列接続の中間を接続し、書き込みおよび消去に利用することが可能である。この場合、セグメント内の限られた個数のフローティングゲートトランジスタのリーク電流の総和が小さければ、本発明を妨げることにはならない。
【００１６】
第２の実施例のメモリマトリックスは、第１の実施例と同様に複数のセグメントに分割されている。各セグメント内のメモリセル行は、ワ−ド線WL1、WL2、WL3により一つだけ選択さる。第１層目の金属配線で形成される列配線SVL1、SVL2、SVL3は、それぞれバイアスランジスタVLT1、VLT2、VLT3を介して、第２層目の金属配線で形成される列バイアス線BA1、BA2、BA3に接続されている。この列バイアス線BA1、BA2、BA3は、メインバイアス線MBAに接続されている。第１層目の金属配線で形成されるサブビット線SBL1、SBL2、SBL3は、それぞれセレクトトランジスタSBS1、SBS2、SBS3を介して、第２層目の金属配線で形成されるメインビット線MBL1、MBL2、MBL3に接続されている。第２層目の金属配線層で形成されるメインビット線MBL1、MBL2、MBL3は、サブビット線SBL1、SBL2、SBL3及びサブバイアス線SVL1、SVL2、SVL3に比べてそのピッチに余裕があるので、より幅の広いアルミ等で形成している。したがって、メインビット線MBL1、MBL2、MBL3の配線抵抗は、極めて低くなっている。また、セレクトトランジスタSBS1、SBS2、SBS3も、メモリセルのトランジスタS11D〜M33Eに比べてそのピッチに大きな余裕があるため、大きな面積を使った低抵抗のトランジスタで構成している。
上述のメモリマトリックスにおいて、サブビット線SBL1、SBL2、SBL3には、その延在方向に対して両側にフローティングゲートトランジスタM11D、M11E、- - - 、M33Eが接続される。各フローティングゲートトランジスタM11D、M11E、- - - 、M33Eには直列にトランジスタS11D、S11E、- - -が接続される。これらトランジスタS11D、S11E、- - -は、列配線SVL1、SVL2、SVL3の延在方向に対して両側に接続されている。すなわち、メモリセルが、サブビット線SBL1、SBL2、SBL3に対して線対象の形で配置、接続され、サブビット線SBL1、SBL2、SBL3間には、列配線SVL1、SVL2、SVL3が形成されているのである。
メインビット線MBL1、MBL2、MBL3は、それぞれマルチプレクサトランジスタ対T3とT4、T7とT8、T11とT12を介してデ−タバスDB1又はDB2に接続されている。マルチプレクサトランジスタT3は、信号BS01Eにより導通状態になり、メインビット線MBL1とデ−タバスDB1を接続する。マルチプレクサトランジスタT4は、信号BS12Dにより導通状態になり、メインビット線MBL1とデ−タバスDB1を接続する。マルチプレクサトランジスタT7は、信号BS12Dにより導通状態になり、メインビット線MBL2とデ−タバスDB2を接続する。マルチプレクサトランジスタT8は、信号BS23Eにより導通状態になり、メインビット線MBL2とデ−タバスDB2を接続する。マルチプレクサトランジスタT11は、信号BS23Eにより導通状態になり、メインビット線MBL3とデ−タバスDB1を接続する。デ−タバスDB1に流入する電流は、センスアンプAMP1により、DB2に流入する電流はセンスアンプAMP2により比較電流Irefとの大小関係を出力信号に変換して、それぞれ出力信号N1、N2として出力する。
【００１７】
次に、フローティングゲートトランジスタM21D、M22Dの情報を、読み出す動作について説明する。ワ−ド線WL2が選択状態、ワ−ド線WL1、WL3が非選択状態、信号SS及びSSDがVccレベル、信号SSEがGNDレベルに設定される。セグメントSEGnの信号SSは、選択状態に設定され、他のすべてのセグメントSEGn-1、SEGn+1、- - -の図示しない信号SSは、非選択状態に設定される。信号BS12DがVccレベルになり、マルチプレクサトランジスタT4とT7が導通状態となる。一方、信号BS01E、BS23EはGNDレベルに設定される。これによりメインビット線MBL1とMBL2が選択的にデ−タバスDB1とDB2に接続される。センスアンプAMP1、AMP2は各々独立に0.2Vをデ−タバスDB1、DB2に印加し、流入する電流量を判定する。
上記設定によりフローティングゲートトランジスタM21Dは、メインバイアス線MBA、列バイアス線BA1、バイアスランジスタVLT1、列配線SVL1、トランジスタS21D、フローティングゲートトランジスタM21D、サブビット線SBL1、セレクトトランジスタSBS1、メインビット線MBL1、マルチプレクサトランジスタT4、デ−タバスDB1、センスアンプAMP1から構成される電流を流す経路上に位置することになる。又フローティングゲートトランジスタM22Dはメインバイアス線MBA、列バイアス線BA3、バイアスランジスタVLT3、列配線SVL3、トランジスタS22D、フローティングゲートトランジスタM22D、サブビット線SBL2、セレクトトランジスタSBS2、メインビット線MBL2、マルチプレクサトランジスタT7、デ−タバスDB2、センスアンプAMP2から構成される電流を流す経路上に位置することになる。
【００１８】
これらの経路中でフローティングゲートトランジスタM21D又はM22Dとメインバイアス線MBAの間は、電源とメモリセル間の経路であるから、複数の浮遊配線を充放電する必要がある。しかしながら、フローティングゲートトランジスタM21D又はM22Dの導通／非導通を検出する速度には、重大な影響を及ぼすことはない。
また、バイアスランジスタVTL2は非導通であるので、列配線SVL2は浮遊状態であり、電流経路を妨げることはない。この実施例では、書き込みおよび消去に利用する他の列配線を、トランジスタとフローティングゲートトランジスタの直列接続の中間点に接続した例は省略した。このような場合は、メモリセルアレイの配列が複雑になるが、上述した読み出す動作は基本的に同じである。
さらに、第２の実施例では、第１の実施例同様、フローティングゲートトランジスタM21E又はM22Eが両方導通状態である場合に電流経路が分岐する問題がある。しかしながら、第１の実施例で説明したように、分岐した電流経路は高抵抗なトランジスタを余分に経由しているため、分岐した電流経路に流れる電流は無視できるほど小さい。
なお、第２の実施例では、メモリセルがサブビット線に対して線対象の形で配置、接続される例を示したが、線対象に構成されなくても本発明の効果を得ることは可能である。
【００１９】
第２の実施例では、セグメント内のメモリアレイのトランジスタ形成ピッチと比較したセグメント周辺トランジスタSBS1-SBS3およびVLT1-VLT3の面積的配置は余裕があり、これは第１の実施例よりも更に大きな余裕である。したがって、セグメントに分割された列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
【００２０】
【発明の効果】
以上詳細に説明したように、この発明によれば、列間配置型構成のメモリマトリックスを有する不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式による読み出しを実現することができ、高集積高速な不揮発性半導体記憶装置を実現することが可能になる。
なお、本発明の実施例では、セグメントを有するメモリマトリックスについて説明したが、本発明の１セグメントのみの構成のメモリマトリックスとして駆動すれば、列配線の選択回路は小面積なパターンで構成できる。この場合セレクトトランジスタが不要になることは言うまでもない。このような構成では、上述の本発明の効果に加え、配線導体層は１層で実現できる利点もある。
【図面の簡単な説明】
【図１】この発明の第１の実施例の部分回路図
【図２】この発明の第２の実施例の部分回路図
【符号の説明】
VLS．．．．バイアス線
VLT1〜VLT5．．．．バイアスランジスタ
SVL1〜SVL5．．．．サブバイアス線
M11E〜M36E．．．．メモリセル
SBL1〜SBL6．．．．サブビット線
SBS1〜SBS6．．．．セレクトトランジスタ
MBL1〜MBL6．．．．メインビット線
T1〜T12．．．．マルチプレクサトランジスタ
DB1、DB2．．．．デ−タバス
AMP1、AMP2．．．．センスアンプ
Claims (15)
- １トランジスタでメモリセルが構成され、このメモリセルを構成するトランジスタが直列に接続されてメモリ列が構成され、このメモリ列を複数配置し、各メモリ行のメモリセルを構成するトランジスタのゲ−トを接続した複数のワ−ドラインと、上記直列に接続されたメモリセルを構成するトランジスタ間の接続点を上記行と実質的に直交する方向に接続した列配線とを有するメモリアレイを有した不揮発性半導体記憶装置において、
前記列配線のうち奇数番目の列配線に接続されたビット線と、
前記列配線のうち偶数番目の列配線に選択トランジスタを介して接続され、該偶数番目の列線に直交するバイアス電位供給線と、
データバス対と、
前記ビット線の相隣接する２本のビット線対を同時に選択し、前記デ−タバス対と選択的に接続させるマルチプレクサ回路と、
前記デ−タバス対の夫々に接続されたセンスアンプ
前記ビット線対と接続した列配線対間の偶数番目の列配線を非選択とし、該非選択の列配線に最も近接して位置する偶数番目の列配線対を選択状態とする前記選択トランジスタを制御する信号線とを有する不揮発性半導体記憶装置。 - 前記列配線のうち偶数番目の列配線をそれらのなかで偶数番列配線と奇数番列配線とに分類し、偶数番列配線に接続された選択トランジスタを共通な第１の制御信号で制御し、奇数番列配線に接続された選択トランジスタを共通な第２の制御信号で制御した請求項１記載の不揮発性半導体記憶装置。
- 前記メモリアレイは、複数のセグメントに分割されている請求項１記載の不揮発性半導体記憶装置。
- 前記メモリアレイの各々のセグメントにおいて、前記奇数番目の列配線と前記ビット線とは、共通な第３の制御信号で制御される選択トランジスタを介して接続される請求項３記載の不揮発性半導体記憶装置。
- 前記第３の制御信号で制御される選択トランジスタは、前記メモリセルを構成するトランジスタより面積が大きい低抵抗のトランジスタである請求項４記載の不揮発性半導体記憶装置。
- 前記ビット線は、前記列配線より幅広の低抵抗な配線で構成される請求項１記載の不揮発性半導体記憶装置。
- 請求項１記載の不揮発性半導体記憶装置において、
前記マルチプレクサ回路により、相隣接する２本のビット線対を同時に選択し、前記ビット線対を前記デ−タバス対と選択的に接続し、
前記ワ−ド線のうち１つを選択状態とし、
前記ビット線対と接続した列配線対間の偶数番目の列配線に接続される選択トランジスタを非導通状態とすることにより、該偶数番目の列配線を非選択状態とし、
前記非選択状態の偶数番目の列配線に最も近接して位置する偶数番目の列配線対に接続する選択トランジスタを導通状態とし、
前記偶数番目の列配線対に、バイアス電位供給線からバイアス電位を供給し、
前記センスアンプで、前記選択された偶数番目の列配線とそのすぐ隣の前記奇数番目の列配線との間にある選択されたメモリセルを経由した電流経路に流れる前記バイアス電位供給線からの電流を検出して、前記選択されたメモリセルのデ−タを読みだす不揮発性半導体記憶装置のデ−タ読みだし方法。 - デ−タ記憶用のトランジスタとこれに直列に接続された選択用トランジスタとでメモリセルが構成され、このメモリセルが直列に接続されてメモリ列が構成され、このメモリ列を複数配置し、各メモリ行のメモリセルを構成するトランジスタのゲ−トを接続した複数のワ−ドラインと、上記直列に接続されたメモリセル間の接続点を上記行と実質的に直交する方向に接続した列配線とを有するメモリアレイを有した不揮発性半導体記憶装置において、
前記列配線のうち奇数番目の列配線に接続されたビット線と、
前記列配線のうち偶数番目の列配線に選択トランジスタを介して接続され、該偶数番目の列線に直交するバイアス電位供給線と、
データバス対と、
前記ビット線の相隣接する２本のビット線対を同時に選択し、前記デ−タバス対と選択的に接続させるマルチプレクサ回路と、
前記デ−タバス対の夫々に接続されたセンスアンプと、
前記ビット線対と接続した列配線対間の偶数番目の列配線を非選択とし、該非選択の列配線に最も近接して位置する偶数番目の列配線対を選択状態とする前記選択トランジスタを制御する信号線とを有する不揮発性半導体記憶装置。 - 前記デ−タ記憶用のトランジスタはフロ−ティングゲ−トトランジスタである請求項８記載の不揮発性半導体記憶装置。
- 前記列配線のうち偶数番目の列配線をそれらのなかで偶数番列配線と奇数番列配線とに分類し、偶数番列配線に接続された選択トランジスタを共通な第１の制御信号で制御し、奇数番列配線に接続された選択トランジスタを共通な第２の制御信号で制御した請求項８記載の不揮発性半導体記憶装置。
- 前記メモリアレイは、複数のセグメントに分割されている請求項８記載の不揮発性半導体記憶装置。
- 前記メモリアレイの各々のセグメントにおいて、前記奇数番目の列配線と前記ビット線とは、共通な第３の制御信号で制御される選択トランジスタを介して接続される請求項１１記載の不揮発性半導体記憶装置。
- 前記第３の制御信号で制御される選択トランジスタは、前記メモリセルを構成するトランジスタより面積が大きい低抵抗のトランジスタである請求項１２記載の不揮発性半導体記憶装置。
- 前記ビット線は、前記列配線より幅広の低抵抗な配線で構成される請求項８記載の不揮発性半導体記憶装置。
- 請求項８記載の不揮発性半導体記憶装置において、
前記マルチプレクサ回路により、相隣接する２本のビット線対を同時に選択し、前記ビット線対を前記デ−タバス対と選択的に接続し、
前記ワ−ド線のうち１つを選択状態とし、
前記ビット線対と接続した列配線対間の偶数番目の列配線に接続される選択トランジスタを非導通状態とすることにより、該偶数番目の列配線を非選択状態とし、
前記非選択状態の偶数番目の列配線に最も近接して位置する偶数番目の列配線対に接続する選択トランジスタを導通状態とし、
前記偶数番目の列配線対に、バイアス電位供給線からバイアス電位を供給し、
前記センスアンプで、前記選択された偶数番目の列配線とそのすぐ隣の前記奇数番目の列配線との間にある選択されたメモリセルを経由した電流経路に流れる前記バイアス電位供給線からの電流を検出して、前記選択されたメモリセルのデ−タを読みだす不揮発性半導体記憶装置のデ−タ読みだし方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP405798A JP3970402B2 (ja) | 1998-01-12 | 1998-01-12 | 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 |
| US09/227,211 US6147912A (en) | 1998-01-12 | 1999-01-08 | Non-volatile semiconductor memory and method for reading data stored therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP405798A JP3970402B2 (ja) | 1998-01-12 | 1998-01-12 | 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007088549A Division JP2007213805A (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11203880A JPH11203880A (ja) | 1999-07-30 |
| JP3970402B2 true JP3970402B2 (ja) | 2007-09-05 |
Family
ID=11574253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP405798A Expired - Fee Related JP3970402B2 (ja) | 1998-01-12 | 1998-01-12 | 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6147912A (ja) |
| JP (1) | JP3970402B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3519676B2 (ja) * | 2000-08-10 | 2004-04-19 | 沖電気工業株式会社 | 不揮発性半導体記憶装置 |
| US6727533B2 (en) * | 2000-11-29 | 2004-04-27 | Fujitsu Limited | Semiconductor apparatus having a large-size bus connection |
| US6563735B1 (en) * | 2002-04-04 | 2003-05-13 | Macronix International Co., Ltd. | NOR-structured semiconductor memory device |
| JP3913108B2 (ja) * | 2002-05-22 | 2007-05-09 | 松下電器産業株式会社 | 半導体集積回路装置の製造方法 |
| JP2004335797A (ja) * | 2003-05-08 | 2004-11-25 | Sharp Corp | 半導体記憶装置とその駆動方法、および携帯電子機器 |
| JP4606239B2 (ja) | 2005-04-26 | 2011-01-05 | Ｏｋｉセミコンダクタ株式会社 | メモリアレイ回路 |
| JP4885743B2 (ja) * | 2006-07-28 | 2012-02-29 | ラピスセミコンダクタ株式会社 | 不揮発性半導体記憶装置 |
| US7916536B2 (en) | 2007-07-26 | 2011-03-29 | Micron Technology, Inc. | Programming based on controller performance requirements |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US7916551B2 (en) * | 2007-11-06 | 2011-03-29 | Macronix International Co., Ltd. | Method of programming cell in memory and memory apparatus utilizing the method |
| US8407400B2 (en) | 2008-11-12 | 2013-03-26 | Micron Technology, Inc. | Dynamic SLC/MLC blocks allocations for non-volatile memory |
| US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
| US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
| US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
| TWI795275B (zh) * | 2022-04-22 | 2023-03-01 | 國立清華大學 | 低電壓一次性寫入記憶體及其陣列 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2603715B2 (ja) * | 1989-02-09 | 1997-04-23 | 沖電気工業株式会社 | 読出し専用メモリ回路 |
| US5450354A (en) * | 1992-08-31 | 1995-09-12 | Nippon Steel Corporation | Non-volatile semiconductor memory device detachable deterioration of memory cells |
| US5517448A (en) * | 1994-09-09 | 1996-05-14 | United Microelectronics Corp. | Bias circuit for virtual ground non-volatile memory array with bank selector |
| US5748538A (en) * | 1996-06-17 | 1998-05-05 | Aplus Integrated Circuits, Inc. | OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array |
| KR100240418B1 (ko) * | 1996-12-31 | 2000-03-02 | 윤종용 | 반도체 독출 전용 메모리 및 그의 독출 방법 |
-
1998
- 1998-01-12 JP JP405798A patent/JP3970402B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-08 US US09/227,211 patent/US6147912A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6147912A (en) | 2000-11-14 |
| JPH11203880A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239571B2 (en) | Semiconductor memory device | |
| US7505344B2 (en) | Current sensing method and apparatus particularly useful for a memory array of cells having diode-like characteristics | |
| US6678189B2 (en) | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents | |
| JP3970402B2 (ja) | 不揮発性半導体記憶装置およびそのデ−タ読みだし方法 | |
| KR100735750B1 (ko) | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 | |
| US5625586A (en) | Semiconductor memory having a plurality of memory banks and sub-bit lines which are connected to a main bit line via MOS transistors whose gates are commonly connected to a selection line | |
| EP1612806B1 (en) | Semiconductor memory device | |
| US6380636B1 (en) | Nonvolatile semiconductor memory device having an array structure suitable to high-density integrationization | |
| US6407941B1 (en) | Segmented non-volatile memory array with multiple sources having improved source line decode circuitry | |
| KR100735748B1 (ko) | 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들 | |
| US7355876B2 (en) | Memory array circuit with two-bit memory cells | |
| JP2007087441A (ja) | 不揮発性半導体記憶装置 | |
| KR20000003871A (ko) | 불 휘발성 반도체 메모리 장치 | |
| US20070140009A1 (en) | Virtual ground type nonvolatile semiconductor memory device | |
| US20110205776A1 (en) | Semiconductor storage circuit | |
| US7009876B2 (en) | MRAM and data writing method therefor | |
| WO2020005371A1 (en) | Circuit and layout for resistive random-access memory arrays having two bit lines per column | |
| US5359555A (en) | Column selector circuit for shared column CMOS EPROM | |
| JP4227097B2 (ja) | ３入力感度増幅器及び動作方法 | |
| JP2007213805A (ja) | 半導体装置の製造方法 | |
| US7307885B2 (en) | Multi-value nonvolatile semiconductor memory device equipped with reference cell and load balancing circuit | |
| JP2755232B2 (ja) | 不揮発性半導体メモリ | |
| JP3582773B2 (ja) | 半導体記憶装置 | |
| JP2011113618A (ja) | 半導体記憶回路 | |
| JP5076182B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |