JP2021182638A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2021182638A JP2021182638A JP2021130559A JP2021130559A JP2021182638A JP 2021182638 A JP2021182638 A JP 2021182638A JP 2021130559 A JP2021130559 A JP 2021130559A JP 2021130559 A JP2021130559 A JP 2021130559A JP 2021182638 A JP2021182638 A JP 2021182638A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- thin film
- film transistor
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
Description
トリクス型液晶表示装置を部品として搭載した電子機器に関する。
て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、
ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。本明細書
では、ソースとドレインとを区別することをせず、一方をソースと呼んだとき、他方をド
レインと呼ぶこととする。
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、酸化物半
導体を適用した薄膜トランジスタは、電界効果移動度が高い。そのため、当該薄膜トラン
ジスタを用いて、表示装置などの駆動回路を構成することもできる。このような半導体特
性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている(特
許文献1及び特許文献2)。
に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特性、例
えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには動作速
度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画
像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作速度と
することが好ましい。
膜トランジスタを備えたアクティブマトリクス型液晶表示装置を提供することを課題の一
とする。
トランジスタの電気特性のバラツキを低減することも課題の一つとする。
該駆動回路部は、ゲート電極層、ソース電極層及びドレイン電極層が金属導電膜によって
構成され且つ半導体層が酸化物半導体によって構成された駆動回路用薄膜トランジスタと
、金属導電膜によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極層
及びドレイン電極層が酸化物導電体によって構成され且つ半導体層が酸化物半導体によっ
て構成された画素用薄膜トランジスタとを有するアクティブマトリクス型表示装置である
。
膜トランジスタを用いる。画素用薄膜トランジスタはソース電極層及びドレイン電極層上
に重なる酸化物半導体層を有する逆コプラナ型(ボトムコンタクト型とも呼ぶ)薄膜トラ
ンジスタである。
用薄膜トランジスタを形成したアクティブマトリクス型液晶表示装置を製造することがで
きる。
された上記基板に対向する基板(対向基板)に光学フィルム、具体的にはカラーフィルタ
と、白色の発光源とを設け、前記基板間に液晶を挟持して、フルカラーの液晶表示装置と
することもできる。このように、カラーフィルタを通過させて表示を行う場合、画素用薄
膜トランジスタのゲート電極層、ソース電極層、及びドレイン電極層の材料として透光性
を有する導電膜を用いると、開口率を向上させることができる。なお、ここでカラーフィ
ルタとはブラックマトリクスやオーバーコートを含めた3色のカラーフィルタ層(赤色カ
ラーフィルタ、青色カラーフィルタ、緑色カラーフィルタなど)を備えたフィルム全体を
指しているのではなく、一つの色のカラーフィルタを指している。
ス電極層及びドレイン電極層との間に露呈した酸化物半導体層に接する酸化物絶縁層が設
けられたボトムゲート型薄膜トランジスタである。
酸化物半導体層上面の一部と接し、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレ
イン領域(HRD(High Resistance Drain)領域とも呼ぶ)が形
成される。具体的には、高抵抗ドレイン領域のキャリア濃度は、1×1018/cm3以
上1×1021/cm3以下(好ましくは、1×1018/cm3以上1×1020/c
m3以下)の範囲内であり、少なくともチャネル形成領域のキャリア濃度(1×1014
/cm3以上1×1018/cm3未満)よりも高い領域である。なお、本明細書のキャ
リア濃度は、室温にてHall効果測定から求めたキャリア濃度の値を指す。
乏型である高抵抗ソース領域(HRS(High Resistance Source
)領域とも呼ぶ)が形成される。
素部と、第1の薄膜トランジスタと構造の異なる第2の薄膜トランジスタを有する駆動回
路を有し、第1の薄膜トランジスタは、基板上にゲート電極層と、ゲート電極層上にゲー
ト絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソ
ース電極層及びドレイン電極層と重なる酸化物半導体層と、酸化物半導体層と接する酸化
物絶縁層と、酸化物絶縁層上にドレイン電極層と電気的に接続する画素電極層と、を有し
、第1の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極
層、ドレイン電極層、酸化物絶縁層の少なくとも一つは透光性を有するアクティブマトリ
クス型液晶表示装置である。
のであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定す
るための事項として固有の名称を示すものではない。
い。前記接続電極層は、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を主
成分とする金属性の膜、若しくはそれらの合金膜、およびそれらを組み合わせた積層膜を
用いるとよい。また、第1の薄膜トランジスタのソース電極層及びドレイン電極層は、酸
化インジウム、酸化インジウムスズ、酸化インジウム亜鉛、または酸化亜鉛を用いるとよ
い。
レイン電極層は、Ti、Mo、W、Al、Cr、Cu、Ta、から選ばれた元素、または
上述した元素を成分とする合金か、上述した元素を組み合わせた合金等の金属性の材料を
用いる。ソース電極層及びドレイン電極層は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
チャネル形成領域と重なっていない構成となっている。また、チャネル保護層として機能
する酸化物絶縁層の幅よりも、ソース電極層の側面と、該側面に向かい合うドレイン電極
層の側面との間隔距離のほうが広い。駆動回路用薄膜トランジスタの動作速度が高速化す
るため、チャネル保護層として機能する酸化物絶縁層の幅(チャネル長方向の長さ)を小
さく設計しようとすると、ソース電極層の側面と、該側面に向かい合うドレイン電極層の
側面との間隔距離も小さくなり、ソース電極層とドレイン電極層が短絡する恐れがあるた
め、間隔距離を広くすることは有用である。また、動作速度の大きい薄膜トランジスタを
用いることで回路の集積度が向上する。
半導体層上に酸化物絶縁層を有し、酸化物半導体層のチャネル形成領域及び酸化物半導体
層の周縁部は、酸化物絶縁層と接する構造である。酸化物半導体層のチャネル形成領域上
に接する酸化物絶縁層はチャネル保護層として機能する。
酸化物絶縁層はスパッタ法を用いる方法により形成された無機絶縁膜を用い、代表的には
酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜など
を用いる。
層とドレイン電極層との間の両方に酸化物導電層をそれぞれ有する構成としてもよい。こ
の構成とすることで接触抵抗を低減することができ、高速動作が可能な薄膜トランジスタ
を実現できる。なお、酸化物導電層としては、酸化亜鉛を成分として含むものが好ましく
、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電層として
、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが
挙げられる。
、酸化物絶縁層、ドレイン電極層、及びソース電極層と重ならない領域、即ち第3の領域
がある。この第3の領域のチャネル長方向の長さは、酸化物半導体層のパターニング位置
と、ドレイン電極層及びソース電極層のパターニング位置とによって決められる。この第
3の領域のチャネル長方向の長さは、広くすれば、駆動回路用薄膜トランジスタのオフ電
流の低減を図ることができる。また、この第3の領域のチャネル長方向の長さは、狭くす
れば、駆動回路用薄膜トランジスタの動作(スイッチング)の高速化を図ることができる
。
された無機絶縁膜を用い、代表的には窒化珪素膜、窒化酸化珪素膜、または窒化アルミニ
ウム膜などを用いる。これらの成膜においては、雰囲気や成膜材料中の水素濃度(単体と
してのものだけでなく、化合物中に含まれるものも含む)を可能な限り低減せしめること
により、得られる膜中の水素濃度を十分に低くすることが望まれる。具体的には、得られ
る膜中の水素濃度は1cm3あたり1×1012原子以上、1×1018原子以下とする
とよい。
い)で表記される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジス
タを作製してもよい。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金
属元素または複数の金属元素を示す。例えばMとして、Gaの場合があることの他、Ga
とNiまたはGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上
記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、N
iその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細
書においては、例えば、In、Ga、Znを有する酸化物半導体をIn−Ga−Zn−O
系酸化物半導体とよび、その薄膜をIn−Ga−Zn−O系膜とも呼ぶ。In−Ga−Z
n−O系酸化物半導体には、その他の元素が含まれていてもよい。
n−Ga−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn
−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−
Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適
用することができる。また上記金属酸化物からなる酸化物半導体層に珪素を含ませてもよ
い。
ート電極層及び第2のゲート電極層を形成し、第1のゲート電極層及び第2のゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上に第1のゲート電極層と重なる第1のソー
ス電極層及び第1のドレイン電極層を形成し、ゲート絶縁層上に第1のゲート電極層、第
1のソース電極層の一部、及び第1のドレイン電極層の一部と重なる第1の酸化物半導体
層と、前記第2のゲート電極層と重なる第2の酸化物半導体層を形成し、第1の酸化物半
導体層の一部と接し、且つ、第2の酸化物半導体層の上面及び側面と接する酸化物絶縁層
を形成し、第2の酸化物半導体層上に第2のソース電極層及び第2のドレイン電極層と、
酸化物絶縁層上に第1のドレイン電極層と電気的に接続する画素電極層を形成するアクテ
ィブマトリクス型表示装置の作製方法である。
酸化物絶縁層の形成は、酸化物半導体層を脱水化または脱水素化した後、大気に触れるこ
となく、酸化物半導体層への水や水素の再混入を防いで形成する。
んでいるわけではなく、H、OHなどを脱離することを含めて脱水化または脱水素化と便
宜上呼ぶこととする。
部が電子を供給するドナーとなる。窒素、または希ガス(アルゴン、ヘリウムなど)の不
活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層に含有されていた水素や水
が離脱する。また、同時に酸化物半導体層はこの加熱処理により酸素欠乏型となって低抵
抗化、即ちN型化(N−型化など)する。
酸素過剰な状態とすることで高抵抗化、即ちI型化させることができる。これにより、電
気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供するこ
とが可能となる。
雰囲気下での350℃以上、好ましくは425℃以上700℃以下の加熱処理を行い、酸
化物半導体層の含有水分などの不純物を低減する。
析(TDS)法を用いて離脱するガスの分析(室温から450℃まで)をおこなうと、水
に由来する2つのピークのうち、少なくとも300℃付近に現れるピークは検出されない
。
脱水素化を行った同じ炉で大気に触れさせることなく、水または水素が再び混入させない
まま室温まで下げるとよい。また、脱水化または脱水素化を行うと、酸素欠損が生じて(
酸素欠乏型となり)酸化物半導体層が低抵抗化(すなわちN型化)する。そこで、酸化物
半導体層に接して酸化物絶縁膜を形成すると、酸化物半導体層が再び高抵抗化(すなわち
I型化)する。このような酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜
トランジスタのしきい値電圧(Vth)をプラスとすることができ、所謂ノーマリーオフ
のスイッチング素子を実現できる。表示装置に用いる薄膜トランジスタでは、ゲート電圧
が0Vにできるだけ近い正の電圧でチャネルが形成されることが望ましい。
ス電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティ
ブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重
要であり、この電気特性が表示装置の性能を左右する。
薄膜トランジスタを例に取ると、電界効果移動度が高くとも、しきい値電圧が著しく高い
、或いはしきい値電圧がマイナスであると、回路として制御することが困難である。しき
い値電圧が高い薄膜トランジスタは、駆動電圧が低い状態では薄膜トランジスタとしての
スイッチング機能を果たすことができず、負荷となる恐れがある。
ルが形成されず、+1V〜+5Vの正の電圧を印加してチャネルが形成されて、ドレイン
電流が流れ出すトランジスタが望ましい。駆動電圧を+10V以上に高くしないとチャネ
ルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流
が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
、上記の加熱温度におけるガス雰囲気と異なるガス雰囲気に切り替えてもよい。例えば、
脱水化または脱水素化は窒素雰囲気でおこない、その後、炉内の雰囲気を高純度の酸素ガ
スまたはN2Oガス、超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)で満
たして冷却を行ってもよい。
水分を含まない乾燥した雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐
冷(または冷却)した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させ
るとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
素部においてある薄膜トランジスタのゲート電極と他の薄膜トランジスタのソース配線、
或いはドレイン配線を接続させる箇所を有しているものもある。また、アクティブマトリ
クス型装置に薄膜トランジスタで駆動回路が形成されている場合には、薄膜トランジスタ
のゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇
所を有しているものもある。
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。その際、保護回路は、酸化物半導体層を用いた非線形素子を用いて構成するこ
とができる。
する駆動回路部、及び画素用薄膜トランジスタを有する画素部が作製される。そのため、
アクティブマトリクス型表示装置の製造コストを低減することができる。
気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子として用い、信頼性の
高いアクティブマトリクス型表示装置を作製することができる。また、同一基板上に画素
用薄膜トランジスタと駆動回路用薄膜トランジスタとを形成し、かつ、それらを、それぞ
れの回路に合わせた構造として、アクティブマトリクス型表示装置を作製することができ
る。
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。
本実施の形態では、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装
置の作製方法の一形態を図1を用いて説明する。図1(E)には同一基板上に作製された
異なる構造の2つの薄膜トランジスタの断面構造の一例を示す。
トランジスタ13はボトムコンタクト型(逆コプラナ型とも呼ぶ)と呼ばれるボトムゲー
ト構造の一つである。
3a、ゲート絶縁層4、チャネル形成領域を含む酸化物半導体層8b、ソース電極層5a
、及びドレイン電極層5bを含む。また、薄膜トランジスタ13を覆い、酸化物半導体層
8bの上面及び側面に接する酸化物絶縁層7bが設けられている。
を用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の
薄膜トランジスタも形成することができる。
し、一部重なっている。また、酸化物半導体層8bは、ゲート絶縁層4を介してゲート電
極層3aと重なっている。画素に配置される薄膜トランジスタ13のチャネル形成領域は
、酸化物半導体層8bのうち、ソース電極層5aの側面と、該側面と向かい合うドレイン
電極層5bの側面とで挟まれる領域、即ち、ゲート絶縁層4と接し、且つゲート電極層3
aと重なる領域である。
液晶表示装置を実現するためにソース電極層5a、及びドレイン電極層5bは、透光性を
有する導電膜を用いる。
細書において、可視光に対して透光性を有する膜とは可視光の透過率が75%以上100
%以下である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼
ぶ。また、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可
視光の透過率が50%以上75%未満であることを指す。
ト電極層2a、ゲート絶縁層4、酸化物半導体層6a、ソース電極層9a、及びドレイン
電極層9bを含む。酸化物半導体層6aは、少なくともチャネル形成領域8a、高抵抗ソ
ース領域11a、及び高抵抗ドレイン領域11bを有する。また、チャネル形成領域8a
に接して酸化物絶縁層7aが設けられている。ソース電極層9a、及びドレイン電極層9
b上には絶縁層10が設けられる。
は、チャネル形成領域8aと同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量
を低減する機能も果たしている。また、絶縁層10と接する酸化物半導体層6aの第3領
域11eは、チャネル形成領域8aと高抵抗ソース領域11aの間に設けられる。また、
絶縁層10と接する酸化物半導体層6aの第4領域11fは、チャネル形成領域8aと高
抵抗ドレイン領域11bの間に設けられる。絶縁層10と接する酸化物半導体層6aの第
3領域11e、及び第4領域11fはオフ電流の低減を図ることができる。
極層及びドレイン電極層を形成する。このような構造では、チャネル形成領域のチャネル
長Lを短くするためにチャネル保護層の幅を狭くする必要がある。しかし、幅の狭いチャ
ネル保護層上にソース電極層及びドレイン電極層を設けるとチャネル保護層上で、ソース
電極層とドレイン電極層が短絡する恐れがある。本実施の形態では、チャネル保護層とし
て機能する幅の狭い酸化物絶縁層7aとソース電極層9a及びドレイン電極層9bが重な
らない構成とすることで、上記の問題を克服できる。
重なる酸化物半導体層6aの領域をチャネル形成領域と呼ぶこととする。従って、薄膜ト
ランジスタ12のチャネル長Lは、酸化物絶縁層7aのチャネル長方向の長さと等しい。
なお、図1(E)に示す断面図において酸化物絶縁層7aは台形として示しており、薄膜
トランジスタ12のチャネル長Lは、その台形の底辺の長さである。
基板上に薄膜トランジスタ12及び薄膜トランジスタ13を作製する工程を説明する。
によりゲート電極層2a、2bを形成する。なお、この工程はレジストマスクをインクジ
ェット法で形成する方法で代用してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
から選ばれた元素のいずれかを主成分とする金属、または上述した元素を成分とする合金
か、上述した元素を組み合わせた合金膜等が挙げられる。
点が730℃以上のものを用いると良い。ガラス基板には、例えば、アルミノシリケート
ガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用い
られる。他にも、結晶化ガラスなどを用いることができる。
用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用
いることが好ましい。
板を用いても良い。
膜は、基板1からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、
窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により
形成することができる。
ォトリソグラフィ工程によりゲート電極層3a、3bを形成する。本実施の形態では、配
線抵抗を低減するため、画素部に配置されるゲート配線をゲート電極層2bと同じ金属導
電膜で形成し、後に形成される酸化物半導体層とゲート絶縁層4を介して重なるゲート電
極層3aの材料を、透光性を有する導電膜で形成する。
縁層4は、プラズマCVD法又はスパッタリング法等の物理的気相成長(PVD)法を用
いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層し
て形成することができる。例えば、成膜ガスとして、SiH4、酸素及び窒素を用いてプ
ラズマCVD法により酸化窒化珪素層を形成すればよい。ゲート絶縁層4の膜厚は、10
0nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上200nm以
下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300nm以下の第
2のゲート絶縁層の積層とすればよい。
窒素濃度は酸素濃度より小さい)を用いてゲート絶縁層4を構成する。
ト絶縁層4中の水素濃度が十分に低いことが好ましい。そのためには、成膜材料や雰囲気
に含まれる水素が非常に少ない、あるいは、全くない状態で行うことのできる、スパッタ
法、レーザーアブレーション法(レーザースパッタ法ともいう)、真空蒸着法等の物理的
気相成長(PVD)法を用いることが好ましい。
ラフィ工程によりソース電極層5a、及びドレイン電極層5bを形成する(図1(A)参
照。)。透光性を有する導電膜は、可視光に対して透光性を有する導電材料、例えばIn
−Sn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−
O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Z
n−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用
することができ、膜厚は50nm以上300nm以下の範囲内で適宜選択する。また、ス
パッタ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて
成膜を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後
の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制す
ることが好ましい。
、図1(B)に示されるような、ゲート電極層2bに達するコンタクトホールを形成する
。
20nm以下の酸化物半導体膜を形成する。酸化物半導体膜の膜厚を50nm以下と薄く
すると、その後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非
晶質な状態に保てる。
n−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系
、In−Zn−O系、In−Ga−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の酸化物半導体膜を用いる。また、酸化物半導体膜は、希
ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン
)及び酸素雰囲気下においてスパッタ法により形成することができる。
を用いて成膜を行い、酸化物半導体膜に結晶化を阻害するSiOx(X>0)を含ませる
と、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを
抑制することができるので好ましい。
Zn=1:1:0.5[at%])を用いて、基板とターゲットの間との距離を100m
m、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲
気下で成膜する。なお、パルス直流(DC)電源を用いると、成膜時に発生する粉状物質
(パーティクルともいう)が軽減でき、膜厚分布も均一となるために好ましい。本実施の
形態では、上記の条件により膜厚15nmのIn−Ga−Zn−O系非単結晶膜を成膜す
る。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属導電膜を成膜する
場合に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。また、ターゲット材料よりスパッタ
された元素とスパッタ雰囲気とを反応させる反応性スパッタ法もある。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆ス
パッタを行い、ゲート絶縁層4の表面に付着している、水分、有機物、ゴミ等を除去する
ことが好ましい。逆スパッタとは、ターゲット側ではなく、基板側にRF電源を用いて電
圧を印加して基板付近にプラズマを形成して表面を改質する方法である。なお、アルゴン
雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタは、酸化物半導体
膜の成膜前に限らず、他の成膜工程の前に実施してもよい。
エッチングしてゲート電極層2bに達するコンタクトホールを形成するが、特に限定され
ず、酸化物半導体膜をエッチングしてできる酸化物半導体層上にレジストマスクを形成し
、ゲート電極層2bに達するコンタクトホールを形成してもよく、その場合には逆スパッ
タを行い、酸化物半導体層及びゲート絶縁層4の表面に付着しているレジスト残渣などを
除去することが好ましい。
クを形成し、ゲート電極層2bに達するコンタクトホールを形成した後、レジストマスク
を除去し、その後、酸化物半導体膜上に再度レジストマスクを形成し、酸化物半導体膜を
選択的にエッチングして島状の酸化物半導体層に加工する工程としてもよい。
チングしてゲート電極層2bに達するコンタクトホールを形成するため、コンタクト形成
後に、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、アルゴン等)下において加熱
処理(400℃以上)を行い、ゲート絶縁層4に含まれる水素及び水などの不純物を除去
した後、酸化物半導体膜を成膜することが好ましい。
加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。酸化物半導体膜のエッチングは、ウェットエ
ッチングでもドライエッチングでもよい。
ば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(CC
l4)など)が好ましい。
6)、弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HBr
)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを
添加したガス、などを用いることができる。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等)を適宜調節する。
いることができる。また、ITO07N(関東化学社製)を用いてもよい。
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
液、エッチング時間、温度等)を適宜調節する。
1の加熱処理の温度は、400℃以上700℃未満、好ましくは425℃以上とする。な
お、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば加熱
処理時間は、1時間よりも長時間行うとよい。
素雰囲気下において加熱処理を行った後、大気に触れることなく、冷却することにより酸
化物半導体層への水や水素の再混入を防ぐ。本実施の形態では、酸化物半導体層の脱水化
または脱水素化を行う加熱温度から、再び水が入らないような十分な温度まで同じ炉を用
い、具体的には加熱温度よりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、
窒素雰囲気に限定されず、希ガス雰囲気(例えば、ヘリウム、ネオン、アルゴン等)下に
おいて脱水化または脱水素化を行ってもよい。
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
の希ガスに、水、水素、炭化水素などが含まれないことが好ましい。または、加熱処理装
置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99
.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を
1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
が結晶化し、微結晶膜または多結晶膜となる場合もある。また、微結晶膜の場合は、結晶
成分の全体に占める割合が80%以上(好ましくは90%以上)であって、隣接する微結
晶粒同士が接するように充填されているものが好ましい。また、第1の加熱処理の条件、
または酸化物半導体層の材料によっては、酸化物半導体層の全てが非晶質状態となる場合
もある。
1(B)参照。)。すなわち、第1の加熱処理後は、成膜直後の酸化物半導体膜よりもキ
ャリア濃度が高まり、好ましくは1×1018/cm3以上のキャリア濃度を有する酸化
物半導体層6a、6bとなる。
電極層3a、3bは結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、ゲー
ト電極層3a、3bとして、酸化インジウムスズ膜を用いる場合は450℃、1時間の第
1の熱処理で結晶化し、ゲート電極層3a、3bとして、酸化珪素を含む酸化インジウム
スズ膜を用いる場合は結晶化しない。
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱処理装置から基
板を取り出し、第5のフォトリソグラフィ工程を行う。第1の加熱処理の結果、酸化物半
導体のエッチングレートが低下することがある。
膜を形成した後、第6のフォトリソグラフィ工程によりレジストマスクを形成し、選択的
にエッチングを行って酸化物絶縁層7a、7bを形成し、その後レジストマスクを除去す
る(図1(C)参照。)。この段階で、酸化物半導体層6a、6bには、酸化物絶縁層7
a、7bと接する領域が形成され、この領域のうち、ゲート電極層2aとゲート絶縁層4
を介して酸化物絶縁層7aと重なる領域がチャネル形成領域8aとなる。また、酸化物半
導体層の周縁及び側面を覆う酸化物絶縁層7bと重なる第1領域11c、第2領域11d
も形成される。また、第6のフォトリソグラフィ工程によりゲート電極層2bに達するコ
ンタクトホールの形成と、ドレイン電極層5bに達するコンタクトホールの形成も行う。
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として酸化珪素膜をスパッタリング法を用いて成膜する。成膜
時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする
。酸化珪素膜のスパッタリング法による成膜は、希ガス(代表的にはアルゴン)雰囲気下
、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下において行うこ
とができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いる
ことができる。
酸化珪素を形成することができる。低抵抗化した酸化物半導体層6a、6bに接して形成
する酸化物絶縁膜は、水分や、水素イオンや、OH−などの不純物を含まず、これらが外
部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化
珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
0.01Ωcm)を用い、基板とターゲットの間との距離(T−S間距離)を89mm、
圧力0.4Pa、直流(DC)電源6kW、酸素(酸素流量比率100%)雰囲気下でパ
ルスDCスパッタ法により成膜する。膜厚は300nmとする。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物絶縁
層7bと重なる酸化物半導体層6aの端部と、酸化物絶縁層7aと重なる酸化物半導体層
6aの一部が酸化物絶縁層と接した状態で加熱される。
態で加熱される。酸化物半導体層6aが露出している状態で、窒素、または不活性ガス雰
囲気下で加熱処理を行うと、その部分はさらに低抵抗化することができる。また、酸化物
絶縁層7a、7bに接した部分は、酸素が供給され(酸素過剰となり)高抵抗化(I型化
)することができる。なお、酸化物絶縁層7aは酸化物半導体層6aのチャネル形成領域
となる領域上に接して設けられ、チャネル保護層として機能する。
限定されず、第6のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。
膜を形成した後、第7のフォトリソグラフィ工程によりレジストマスクを形成し、選択的
にエッチングを行ってソース電極層9a、及びドレイン電極層9bを形成する(図1(D
)参照)。
、ドレイン電極層5bと電気的に接続する接続電極層9dも形成する。導電膜の成膜方法
は、スパッタ法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーティ
ング法や、スプレー法を用いる。
上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。導電膜
は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。本実
施の形態では、チタン膜(膜厚100nm)とアルミニウム膜(膜厚200nm)とチタ
ン膜(膜厚100nm)の3層構造の導電膜を形成する。また、Ti膜に変えて窒化チタ
ン膜を用いてもよい。
を選択的に除去する部分がある。従って、酸化物半導体層上に接する導電膜のみを選択的
に除去するため、アルカリ性のエッチャントとしてアンモニア過水(例えば、過酸化水素
:アンモニア:水=5:2:2の混合液)などを用いれば、金属導電膜を選択的に除去し
、In−Ga−Zn−O系酸化物半導体からなる酸化物半導体層を残存させることができ
る。
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
された領域の一部を選択的に酸素過剰な状態とする。その結果、酸化物絶縁層7aと接す
るチャネル形成領域8aはI型となり、酸化物半導体層6aのうち酸化物絶縁層7bに接
する第1領域11c、第2領域11dはI型となり、ソース電極層9aに重なる高抵抗ソ
ース領域11aと、ドレイン電極層9bに重なる高抵抗ドレイン領域11bとが自己整合
的に形成される。
bの形成範囲は異なる。酸化物半導体層の膜厚が例えば15nm以下である場合、ソース
電極層、ドレイン電極層、又は導電層と重なる部分は、全てN型(N−)の領域となるが
、酸化物半導体層の膜厚が例えば30nm〜50nmである場合、ソース電極層、ドレイ
ン電極層、又は導電層と重なる部分は、ソース電極層、ドレイン電極層、又は導電層の近
傍の部分にN型の領域が形成され、N型の領域の下にはI型の領域が形成されることがあ
る。
り、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域11bを形成することで、ドレイン電極層から高抵抗ドレイン領域11b、チャ
ネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。
そのため、ドレイン電極層に高電源電位VDDを供給する配線に接続して動作させる場合
、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域(ま
たは高抵抗ソース領域)がバッファとなり局所的な高電界が印加されず、トランジスタの
耐圧を向上させた構成とすることができる。
り、駆動回路を形成した際のチャネル形成領域8aでのリーク電流の低減を図ることがで
きる。
9c、及び接続電極層9d上に絶縁層10を形成する(図1(E)参照)。絶縁層10と
しては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを用いる。本実施の
形態では、RFスパッタ法を用いて窒化珪素膜の絶縁層10を形成する。
ンジスタ12、ボトムコンタクト型の薄膜トランジスタ13を作製することができる。
ル長Lを0.1μm以上2μm以下と短くでき、動作速度の速い薄膜トランジスタを実現
できる。また、ボトムコンタクト型の薄膜トランジスタ13は、チャネル保護型の薄膜ト
ランジスタ12よりもチャネル長が長く、オフ電流の低減された薄膜トランジスタを実現
する。さらに、ボトムコンタクト型の薄膜トランジスタ13は、接続電極層9d以外は、
透光性を有する材料で構成されている。
を配置することもある。例えば、画素選択薄膜トランジスタに電気的に接続して、画素電
極や保持容量に接続する別の薄膜トランジスタが設けられることもある。そのような薄膜
トランジスタは、チャネル長Lを55μm、チャネル幅Wを20μmとし、一方、画素選
択用薄膜トランジスタは、チャネル長Lを25μm、チャネル幅Wを60μmとするとよ
い。なお、チャネル長方向のソース電極層とゲート電極層の重なる幅は、5μmとし、チ
ャネル長方向のドレイン電極層とゲート電極層の重なる幅は、5μmとする。いずれの薄
膜トランジスタもボトムコンタクト型の薄膜トランジスタ13の構造を用いるとよい。
ランジスタのソース電極層と電気的に接続する電源供給線を設け、その電源供給線は、ゲ
ート配線と交差し、且つ、金属導電膜からなる接続電極層9cと同じ材料、同じ工程で形
成してもよい。或いは、電源供給線は、ソース配線と交差し、且つ、ゲート電極層2bと
同じ材料、同じ工程で形成してもよい。
タ12を用い、チャネル長Lを2μm、チャネル幅Wを50μmとするとよい。なお、チ
ャネル長方向の第3領域11eの幅と第4領域11fの幅はそれぞれ2μmとするとよい
。また、チャネル長方向のソース電極層とゲート電極層の重なる幅は、2μmとし、チャ
ネル長方向のドレイン電極層とゲート電極層の重なる幅は、2μmとするとよい。
素部の特性にそれぞれ合わせ、チャネル保護型の薄膜トランジスタ12、またはボトムコ
ンタクト型の薄膜トランジスタ13を用いることによって最適化を図ることができる。
程を図2(A)および(B)を用いて説明する。
を形成する。平坦化絶縁層14は液晶表示を均一におこなうために液晶層の厚さを均一に
する目的で設けるもので、駆動回路には設ける必要はない。本実施の形態では、図2(A
)に示すように、駆動回路部分には設けない構成とする。
面に形成した場合には、その後、駆動回路部分の平坦化絶縁層をフォトリソグラフィー法
等の方法でパターニングしてエッチングする必要が生じる。したがって、そのような場合
には、プロセスを簡略化する目的で、あえて、駆動回路部分の平坦化絶縁層を残しておい
てもよい。
に歩留まりの低下につながらないと判断されるのであれば、その後に形成される透光性導
電材料を駆動回路部の薄膜トランジスタのバックゲートとしても利用できる。
材料を使用して構成しているが、そのメリットを最大限に享受するためには、この後に形
成する画素電極層の面積も可能な限り大きくすることが好ましい。すなわち、薄膜トラン
ジスタや配線上に画素電極層が設けられる構造となる。
線と画素電極層間の寄生容量が問題となる。したがって、平坦化絶縁層の材料や厚さの選
択には注意しなければならない。すなわち、平坦化絶縁層は可能な限り厚く、その比誘電
率は可能な限り小さいことが好ましい。
ロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂
、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層を形成しても
よい。
Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアル
キル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法(インクジェット法、ス
クリーン印刷、オフセット印刷等)等の成膜方法や、ドクターナイフ、ロールコーター、
カーテンコーター、ナイフコーター等の器具を用いることができる。
層14として感光性のアクリルを用い、厚さ5μmとして形成する。第8のフォトリソグ
ラフィ工程を行い、平坦化絶縁層14、酸化物絶縁層7b及び絶縁層10のエッチングに
よりソース電極層5aに達するコンタクトホールを形成する。
マスクを形成し、エッチングにより不要な部分を除去して画素電極層15a、他の画素電
極層15bとこれに隣接する画素の画素電極層15cを平坦化絶縁層14上に、さらには
、駆動回路部の薄膜トランジスタのバックゲートとなる導電層15dを絶縁層10に、そ
れぞれ形成する。図2(A)に示されるように、画素電極層15bと15cは、金属の配
線であるゲート電極層2b上で分離するようにする。このようにすることで表示部分に入
射する光を極力遮ることなく表示に利用することができる。
て薄膜トランジスタの信頼性を向上させることできる。一般に薄膜トランジスタの信頼性
を調べるためには、バイアス−熱ストレス試験(以下、BT試験という)をおこなう。こ
の試験前後において、しきい値電圧の変化が小さいものは信頼性が高い薄膜トランジスタ
である。上記の構造の薄膜トランジスタでは、そうでないものと比較して、BT試験前後
における薄膜トランジスタのしきい値電圧の変化量を低減することができる。なお、導電
層15dは、電位がゲート電極層2aと同じでもよいし、異なっていても良く、第2のゲ
ート電極層として機能させることもできる。
。さらには、基板間あるいは基板内で、薄膜トランジスタのしきい値が異なる場合には、
この導電層15dの電位を調節することにより、しきい値の調整をおこなうことができる
。
装置のアクティブマトリクス側の基板が完成する。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を設ける。こ
の端子は、共通電極を固定電位、例えばGND、0Vなどに設定するための端子である。
を形成する。カラーフィルタは画素に応じて塗り分けられるのであるが、ここでは、一体
として図示する。ガラス基板17としては、アクティブマトリクス基板の基板1に利用す
る上で適切なものとして示したものから選択すればよい。さらに、透光性導電材料により
、対向電極19、およびポリイミドにより配向膜として機能する保護膜20を形成する。
6と対向基板30の保護膜20の表面にラビング処理を行い、液晶が配向するようにする
。その後、基板間に液晶材料による液晶層21を挟持して貼り合わせる。
するスペーサ(図示せず)を介し、液晶層21を挟持してシール材(図示せず)によって
貼り合わせる。上記貼り合わせの工程は減圧下で行ってもよい。
るのが好ましい。代表的には、アクリル樹脂、エポキシ樹脂、アミン樹脂などを用いるこ
とができる。また、光(代表的には紫外線)重合開始剤、熱硬化剤、フィラー、カップリ
ング剤を含んでもよい。
1と対向基板30とを貼り合わせる前に滴下するディスペンサ法(滴下法)を用いてもよ
いし、基板1と対向基板30とを貼り合わせてから毛細管現象を用いて液晶を注入する注
入法を用いることができる。
してブルー相を示す材料を用いると配向処理を不要とすることができる。
形態における透過型の液晶表示装置を作製することができる(図2(B)参照)。
差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板
及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドラ
イトなどを用いてもよい。
を駆動することによって、画面上に表示パターンが形成される。選択された画素電極と該
画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電
極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観
察者に認識される。
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
を改善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択す
る、所謂、倍速駆動と呼ばれる駆動技術もある。
ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して1フレーム内で間欠点灯駆動する駆動技術もある。面光源として、
3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数
のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの
発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯する
ことができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、
消費電力の低減効果が図れる。
を従来よりも改善することができる。
電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同
じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という
利点を有している。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
わゆる誘電泳動的効果を利用したディスプレイである。
子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カ
ラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。アクティブマトリクス基板としては、
例えば、本実施の形態に記載された薄膜トランジスタ回路を有するアクティブマトリクス
基板を用いることができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
パーを示す。半導体装置に用いられる薄膜トランジスタ13は、本実施の形態で示す薄膜
トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタで
ある。それ以外に、他の実施の形態で示す薄膜トランジスタも用いることもできる。なお
、図17においては、特に断らない限り、図1もしくは図2と同じものを指す場合には同
じ符号を使用する。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
酸化物絶縁層7bに覆われている。薄膜トランジスタ13のソース電極層又はドレイン電
極層はアクティブマトリクスの画素電極層15gと、平坦化絶縁層14に形成する開口で
接しており電気的に接続している。アクティブマトリクスの画素電極層15gと対向基板
201の電極層202との間には黒色領域205a及び白色領域205bを有し、周りに
液体で満たされているキャビティ206を含む球形粒子204が設けられており、球形粒
子204の周囲は樹脂等の充填材203で充填されている。対向基板201の電極層20
2は、薄膜トランジスタ13と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層20
2と共通電位線とを電気的に接続することができる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
ある。
。
ることにより、製造コストを低減することができる。特に、上記方法によって、酸化物半
導体層に接して酸化物絶縁膜を形成することによって、安定した電気特性を有する薄膜ト
ランジスタを作製し、提供することができる。よって、電気特性が良好で信頼性のよい薄
膜トランジスタを有する半導体装置を提供することができる。
膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。よ
って、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが
可能となる。
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。
る。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電
気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成され
る。
構成する。また、保護回路は、走査線に対して並列に配置された非線形素子によって構成
される。非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子
素子で構成される。例えば、画素部の薄膜トランジスタ13と同じ工程で形成することも
可能であり、また、ゲート端子とドレイン端子を接続することによりダイオードと同様の
特性を持たせることができる。
である。
本実施の形態では、アクティブマトリクス型液晶表示装置に、本発明の薄膜トランジス
タに用いられる配線層を利用して透明な保持容量を形成する場合について説明する。
示す。ここで、配線36はゲート線、列(ロウ)線もしくは走査線とよばれる配線で、画
素の選択トランジスタ32のスイッチングをおこなうのに利用する。また、配線35はソ
ース線、行(コラム)線、もしくはデータ線とよばれる配線で、画素にデータを送るのに
利用する。
外はオフ状態となる。オン状態の間はトランジスタ32のソースとドレイン間を電流が流
れるが、オフ状態では電流が遮断される。この特性を利用して、トランジスタ32をオン
状態となっている間に、配線35に信号を流すと、その信号はトランジスタ32を通過し
て、液晶素子33に蓄積される。液晶素子33は一種のコンデンサであり、対向基板38
との間に保持される電荷によって生じる電圧によって透光性が変化する。この状態でトラ
ンジスタ32をオフ状態とすると、液晶素子33の電圧はある程度一定に保たれる。
ことが望ましいが、実際には、液晶材料やトランジスタによるリーク電流があるため、時
間の経過とともに減少する。このことは表示のちらつき等の原因となる。そのため、実際
のアクティブマトリクス型液晶表示装置においては、保持容量34を設け、電荷の減少に
よる影響を極力低減するようになっている。
に保たれるように設計されている。図3では、容量線37は配線35と平行に配置されて
いるように示してあるが、配線36と平行に配置しても、あるいは、他の行の画素のゲー
ト線を利用しても構わない。
となっていた。また、保持容量を透光性導電材料で形成する試みもあるが、従来のアクテ
ィブマトリクス型液晶表示装置においては、二層以上の透光性導電層を形成するには、別
途、積層とフォトリソグラフィ、エッチングの工程が必要であるため生産性の低下を招い
ていた。
いるのであるから、これを用いて保持容量を形成すれば、特に追加の工程を必要とせず、
透光性の保持容量が得られる。以下に、図4を用いて、その作製工程を説明するが、基本
的な作製方法は、保持容量の形成以外、実施の形態1と同じであるので、材料や処理方法
等の詳細については省略する。また、図1と同じものを指す場合にはそれらの符号は図1
のものを用いる。それらについては、実施の形態1を参照すればよい。また、一部の配線
の加工、コンタクトホールの形成等も図4には示さないが、実施の形態1および図1と同
様におこなわれるものと理解すればよい。
、第1のフォトリソグラフィ工程によりアクティブマトリクスの駆動回路の薄膜トランジ
スタのゲート電極層2aを形成する。
ソグラフィ工程によりアクティブマトリクスの画素の薄膜トランジスタのゲート電極層3
d、および保持容量の一方の電極となる電極層3cを形成する。
ト絶縁層4上に、透光性を有する導電膜を形成した後、第3のフォトリソグラフィ工程に
より画素の薄膜トランジスタのソース電極層5d、及びドレイン電極層5e、さらに保持
容量のもう一方の電極となる電極層5cを形成する(図4(A)参照)。
誘電体は、薄膜トランジスタのゲート絶縁物として用いられるゲート絶縁層4である。薄
膜トランジスタのゲート絶縁物は一般に、誘電率が高く、かつ、薄い方が望ましいのであ
るが、その目的は保持容量とも概ね一致する。もっとも、保持容量はリーク電流の少ない
ことが望まれるので、それに適した厚さ、材料が求められる。
、図1(B)に示されるような、ゲート電極層2bに達するコンタクトホールを形成する
が、この工程は図4では図示しない。
20nm以下の酸化物半導体膜を形成する。酸化物半導体膜の厚さを50nm以下とする
と、その後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜は非晶質
な状態を維持できる。
り島状の酸化物半導体層6a、6cに加工する。酸化物半導体膜のエッチングは、ウェッ
トエッチングでもドライエッチングでもよい。次いで、実施の形態1で示したような酸化
物半導体層の脱水化または脱水素化を行う。
イン電極層5e、さらに保持容量のもう一方の電極となる電極層5c上に、スパッタ法で
酸化物絶縁膜を形成した後、第6のフォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行って酸化物絶縁層7a、7bを形成し、その後レジストマス
クを除去する(図4(C)参照)。
導電膜を形成した後、第7のフォトリソグラフィ工程によりレジストマスクを形成し、選
択的にエッチングを行ってソース電極層9a、及びドレイン電極層9bを形成する(図4
(D)参照)。また、図4(D)に示すように、電極層5cに電気的に接続する接続電極
層9gと、画素の薄膜トランジスタのソース電極層5dと電気的に接続する接続電極層9
fとドレイン電極層5eと電気的に接続する接続電極層9eも形成する。
9e、9f、9g上に絶縁層10を形成する(図4(E)参照)。
2、画素に用いるボトムコンタクト型の薄膜トランジスタ42,および、画素の保持容量
41を作製することができる。
設けた点で図1で示される薄膜トランジスタと構造が異なるが、このことによる工程の増
加はない。ここに、接続電極層9eを設けた理由は、本実施の形態の保持容量の接続のた
めである。詳細については後で述べる。
大きく書かれているが、これが必要な部分はごく限られるので、保持容量の大部分は透光
性の材料で形成できる。
タのゲート電極層3dと同じ層に形成され、他方の電極層5cに接続する接続電極層9g
は、画素の薄膜トランジスタのドレイン側の接続電極層9eと同じ層に形成される。図1
より明らかなように、ゲート電極層3b(図4のゲート電極層3dと同じ)は、金属の材
料によるゲート電極層2b(ゲート配線層)と接続されている。したがって、例えば、ゲ
ート電極層3dを図1のゲート電極層2b(ゲート配線層)と同じ層の配線層と接続させ
、これを図3の容量線37としてもよい。この場合には、図3に示されるのとは異なり、
容量線は配線36と平行になるように構成すればよい。なお、この場合には、画素の薄膜
トランジスタのドレイン電極層に接続する接続電極層9eを設けなくてもよい。
電極層9fと同じ層であり、接続電極層9fは、そのまま図3の配線35になるので、図
3の容量線37と同様に、配線35と平行に配置することもできる。この場合、他方の電
極層5cは薄膜トランジスタのドレイン電極層5eに接続される必要がある。このことは
、接続電極層9eと同じ層であり、図1において接続電極層9cで示される配線が、金属
性のゲート電極層2bを介して、電極層3cと同じ層のゲート電極層3bと接続している
ことから、容易に達成されることは明らかである。
、配線交差部及び容量部(保持容量)も図示して説明する。図6は実施の形態1における
平坦化絶縁層を形成する前の基板の状態を示す断面図である。なお、図1や図2と同じも
のを指す場合には同じ符号を用いて説明する。
である。画素部において、図6に示すように電極層3cおよび電極層5cよりなる保持容
量が形成される。図6に示す保持容量は、ゲート絶縁層4を誘電体とする。
2cとソース配線層9hとの間には、ゲート絶縁層4及び酸化物絶縁層7bを積層する構
成としている。なお、図6ではゲート配線層2cを金属導電膜とする例を示したが、配線
抵抗が問題とならない場合、あるいはシート抵抗が十分に小さい材料(例えば、銀ナノワ
イヤー等)であれば、薄膜トランジスタ13のゲート電極層3aと同じ透光性を有する導
電膜を用いて形成することもできる。
cal Alignment型、 垂直配向型)の液晶表示装置について、図14乃至図
16を用いて説明する。
している。また、図16は、ひとつの画素の回路図である。以下の説明ではこれらの図面
を参照して説明する。
ジスタが接続されている。各薄膜トランジスタは、異なるゲート信号で駆動されるように
構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に
印加する信号を、独立して制御する構成を有している。
続している。画素電極624はコンタクトホール623において、配線618で薄膜トラ
ンジスタ628と接続している。また、画素電極626はコンタクトホール627におい
て、配線619で薄膜トランジスタ629と接続している。薄膜トランジスタ628のゲ
ート配線602と、薄膜トランジスタ629のゲート配線603には、異なるゲート信号
を与えることができるように分離されている。一方、データ線として機能する配線616
は、薄膜トランジスタ628と薄膜トランジスタ629で共通に用いられている。また、
画素電極と並列に、本実施の形態で示した保持容量のための配線を設けてもよい。薄膜ト
ランジスタ628と薄膜トランジスタ629は本実施の形態で示す薄膜トランジスタ以外
に、他の実施の形態で示す薄膜トランジスタを適宜用いてもよい。
る。V字型に広がる画素電極624の外側を囲むように画素電極626が形成されている
。画素電極624と画素電極626に印加する電圧のタイミングを、薄膜トランジスタ6
28及び薄膜トランジスタ629により異ならせることで、液晶の配向を制御している。
この画素構造の等価回路を図16に示す。薄膜トランジスタ628はゲート配線602と
接続し、薄膜トランジスタ629はゲート配線603と接続している。ゲート配線602
とゲート配線603は異なるゲート信号を与えることで、薄膜トランジスタ628と薄膜
トランジスタ629の動作タイミングを異ならせることができる。
たように、カラーフィルタ層と対向電極が形成されている。なお、液晶の配向乱れを防ぐ
ためにカラーフィルタ層と対向電極の間に平坦化膜を設けることが望ましい。図15に示
す対向電極640は異なる画素間で共通化されている電極であるが、スリット641が形
成されている。このスリット641と、画素電極624及び画素電極626側のスリット
とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の配向を
制御することができる。これにより、液晶が配向する方向を場所によって異ならせること
ができ、視野角を広げることができる。
形成されている。また、画素電極626と液晶層と対向電極640が重なり合うことで、
第2の液晶素子652が形成されている。すなわち、一画素に第1の液晶素子651と第
2の液晶素子652が設けられたマルチドメイン構造である。
本実施の形態では、アクティブマトリクス型液晶表示パネルの外観及び断面について、図
7を用いて説明する。図7(A)は、薄膜トランジスタよりなるアクティブマトリクス回
路を有する第1の基板と第2の基板(対向基板)との間に液晶をシール材によって封止し
た、パネルの平面図であり、図7(B)は、図7(A)のH−Iにおける断面図に相当し
、図2(B)で示される構造を含んでいる。
駆動回路74a、74bを囲むようにして、シール材75が設けられている。また画素部
72、信号線駆動回路73a、73b、及び走査線駆動回路74a、74bの上に第2の
基板76が設けられている。よって画素部72、信号線駆動回路73a、73b、及び走
査線駆動回路74a、74bは、第1の基板71とシール材75と第2の基板76とによ
って、液晶78と共に密封されている。このように外気に曝されないように気密性が高く
、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカ
バー材でパッケージング(封入)することが好ましい。
査線駆動回路74a、74bは、薄膜トランジスタを複数有しており、図7(B)では、
画素部72に含まれる薄膜トランジスタ80と、信号線駆動回路73aに含まれる薄膜ト
ランジスタ79とを例示している。さらに、画素部72には保持容量81も例示している
。これらは、実施の形態1もしくは2に記載されているものを用いればよい。各トランジ
スタ等の構成についてもそれらの記載を参考にすればよい。
えられる各種信号及び電位は、FPC77a、77bから供給されている。
トランジスタ79のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続されている。
基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されてい
てもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一
部のみを別途形成して実装しても良く、図7の構成に限定されない。
、図5において、図1、図2、図6と同じ箇所には同じ符号を用いて説明する。
ている。図5(A1)は図5(A2)中のC1−C2線に沿った断面図に相当する。図5
(A1)において、絶縁層10と保護層16の積層上に形成される導電層15eは、入力
端子として機能する接続用の端子電極である。また、図5(A1)において、端子部では
、ゲート配線層2cと同じ材料で形成される第1の端子2dと、ソース配線層9hと同じ
材料で形成される接続電極層9iとがゲート絶縁層4を介して重なり、導電層15eで導
通させている。また、導電層15eは、画素電極層15aと同じ透光性を有する材料、同
じ工程で形成することができる。
ぞれ図示している。また、図5(B1)は図5(B2)中のC3−C4線に沿った断面図
に相当する。図5(B1)において、絶縁層10と保護層16の積層上に形成される導電
層15fは、入力端子として機能する接続用の端子電極である。また、図5(B1)にお
いて、端子部では、ゲート配線層2cと同じ材料で形成される電極層2eが、ソース配線
と電気的に接続される第2の端子9jの下方にゲート絶縁層4を介して重なる。電極層2
eは第2の端子9jとは電気的に接続しておらず、電極層2eを第2の端子9jと異なる
電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量
または静電気対策のための容量を形成することができる。また、第2の端子9jは、絶縁
層10及び保護層16を介して導電層15fと電気的に接続している。また、導電層15
fは、画素電極層15aと同じ透光性を有する材料、同じ工程で形成することができる。
れるものである。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配
線と同電位の第2の端子、電源供給線と同電位の第3の端子、共通電位線と同電位の第4
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。
を図9(A)に示す。表示装置の基板90上には、画素部91、第1の走査線駆動回路9
2、第2の走査線駆動回路93、信号線駆動回路94を有する。画素部91には、複数の
信号線が信号線駆動回路94から延伸して配置され、複数の走査線が第1の走査線駆動回
路92、及び第2の走査線駆動回路93から延伸して配置されている。
置されている。また、表示装置の基板90はFPC(Flexible Printed
Circuit)等の接続部を介して、タイミング制御回路95(コントローラ、制御
ICともいう)に接続されている。
路94は、画素部91と同じ基板90上に形成される。そのため、外部に設ける駆動回路
等の部品の数が減るので、コストの低減を図ることができる。また、基板90外部に駆動
回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすことができ、
信頼性の向上、又は歩留まりの向上を図ることができる。
の走査線駆動回路用スタート信号(GSP1)、走査線駆動回路用クロック信号(GCK
1)を供給する。また、タイミング制御回路95は、第2の走査線駆動回路93に対し、
一例として、第2の走査線駆動回路用スタート信号(GSP2)(スタートパルスともい
う)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線駆動回路94に、
信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロック信号(SCK)、
ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラッチ信号(LAT)を
供給するものとする。なお各クロック信号は、周期のずれた複数のクロック信号でもよい
し、クロック信号を反転させた信号(CKB)とともに供給されるものであってもよい。
なお、第1の走査線駆動回路92と第2の走査線駆動回路93との一方を省略することが
可能である。
査線駆動回路93)を画素部91と同じ基板90に形成し、信号線駆動回路94を画素部
91とは別の基板に形成する構成について示している。このような構成により、表示装置
の大型化、表示の高速化などを図ることができる。
タである。図10(A)、図10(B)ではnチャネル型薄膜トランジスタで構成する信
号線駆動回路の構成、動作について一例を示し説明する。
イッチング回路102は、スイッチング回路102_1〜102_N(Nは自然数)とい
う複数の回路を有する。スイッチング回路102_1〜102_Nは、各々、薄膜トラン
ジスタ103_1〜103_k(kは自然数)という複数のトランジスタを有する。薄膜
トランジスタ103_1〜103_kは、Nチャネル型薄膜トランジスタである例を説明
する。
薄膜トランジスタ103_1〜103_kのドレインは、各々、配線104_1〜104
_kと接続される。薄膜トランジスタ103_1〜103_kのソースは、各々、信号線
S1〜Skと接続される。薄膜トランジスタ103_1〜103_kのゲートは、配線1
05_1と接続される。
源電位レベル、ともいう)の信号を出力し、スイッチング回路102_1〜102_Nを
順番に選択する機能を有する。
通状態(ソースとドレインとの間の導通)を制御する機能、即ち配線104_1〜104
_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。このように、
スイッチング回路102_1は、セレクタとしの機能を有する。
される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナログ信
号である場合が多い。
トを参照して説明する。図10(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ101の出力信号の一例であり、信号Vdata_1〜Vdata_
kは、各々、配線104_1〜104_kに入力される信号の一例である。なお、信号線
駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択
期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々、選択
された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間である。
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
1〜105_Nに順番に出力する。例えば、期間T1において、シフトレジスタ101は
、ハイレベルの信号を配線105_1に出力する。すると、薄膜トランジスタ103_1
〜103_kはオンになるので、配線104_1〜104_kと、信号線S1〜Skとが
導通状態になる。このとき、配線104_1〜104_kには、Data(S1)〜Da
ta(Sk)が入力される。Data(S1)〜Data(Sk)は、各々、薄膜トラン
ジスタ103_1〜103_kを介して、選択される行に属する画素のうち、1列目〜k
列目の画素に書き込まれる。こうして、期間T1〜TNにおいて、選択された行に属する
画素に、k列ずつ順番にビデオ信号用データ(DATA)が書き込まれる。
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
いは2に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、
シフトレジスタ101が有する全てのトランジスタの極性をNチャネル型、又はPチャネ
ル型のいずれかの極性のみで構成することができる。
している。また場合によってはレベルシフタ、バッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(S
P)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素の
トランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタ
を一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
いて図11及び図12を用いて説明する。シフトレジスタは、第1のパルス出力回路11
0_1乃至第Nのパルス出力回路110_N(Nは3以上の自然数)を有している(図1
1(A)参照)。
出力回路110_Nには、第1の配線111より第1のクロック信号CK1、第2の配線
112より第2のクロック信号CK2、第3の配線113より第3のクロック信号CK3
、第4の配線114より第4のクロック信号CK4が供給される。
1(第1のスタートパルス)が入力される。また2段目以降の第nのパルス出力回路11
0_n(nは2以上N以下の自然数)には、一段前段のパルス出力回路110_(n−1
)からの信号(前段信号OUT(n−1)という)が入力される。
からの信号が入力される。同様に2段目以降の各段のパルス出力回路110_nでは、2
段後段の第(n+2)のパルス出力回路110_(n+2)からの信号(後段信号OUT
(n+2)という)が入力される。したがって、第nのパルス出力回路からは、後段及び
/または2段前段のパルス出力回路に入力するための第1の出力信号OUT(1)(SR
)乃至OUT(N)SR、別の回路等に電気的に入力される第2の出力信号OUT(1)
乃至OUT(N)が出力される。
UT(n+2)が入力されないため、一例としては、別途第2のスタートパルスSP2、
第3のスタートパルスSP3をそれぞれ入力する構成とすればよい。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している(すなわち、互いに90
°位相がずれている)。本実施の形態では、第1のクロック信号(CK1)〜第4のクロ
ック信号(CK4)を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、GCK、SCKということもあるが、ここではC
Kとして説明を行う。
力端子121、第2の入力端子122、第3の入力端子123、第4の入力端子124、
第5の入力端子125、第1の出力端子126、第2の出力端子127を有しているとす
る(図11(B)参照)。第1の入力端子121、第2の入力端子122及び第3の入力
端子123は、第1の配線111〜第4の配線114のいずれかと電気的に接続されてい
る。
21が第1の配線111と電気的に接続され、第2の入力端子122が第2の配線112
と電気的に接続され、第3の入力端子123が第3の配線113と電気的に接続されてい
る。また、第2のパルス出力回路110_2は、第1の入力端子121が第2の配線11
2と電気的に接続され、第2の入力端子122が第3の配線113と電気的に接続され、
第3の入力端子123が第4の配線114と電気的に接続されている。
CK1が入力され、第2の入力端子122に第2のクロック信号CK2が入力され、第3
の入力端子123に第3のクロック信号CK3が入力され、第4の入力端子124にスタ
ートパルスが入力され、第5の入力端子125に後段信号OUT(3)が入力され、第1
の出力端子126より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子
127より第2の出力信号OUT(1)が出力されていることとなる。
膜トランジスタの他に、上記実施の形態1で説明したバックゲートを有する薄膜トランジ
スタを用いることができる。図11(C)に上記実施の形態で説明したバックゲートを有
する薄膜トランジスタ128のシンボルについて示す。図11(C)に示す薄膜トランジ
スタ128のシンボルは、上記実施の形態1で説明したバックゲートを有する薄膜トラン
ジスタを意味し、以下、図面で用いることとする。なお、本明細書において、薄膜トラン
ジスタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電
極を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ
。薄膜トランジスタ128は、下方のゲート電極に入力される第1の制御信号G1及び上
方のゲート電極に入力される第2の制御信号G2によって、In端子とOut端子間の電
気的な制御を行うことのできる素子である。
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図11(C)に示す薄膜トラ
ンジスタ128のしきい値電圧は、薄膜トランジスタ128のチャネル形成領域の上下に
ゲート絶縁膜を介してゲート電極を設け、上部及び/または下部のゲート電極の電位を制
御することにより所望の値に制御することができる。
143を有している(図11(D)参照)。また、上述した第1の入力端子121〜第5
の入力端子125、及び第1の出力端子126、第2の出力端子127に加え、第1の高
電源電位VDDが供給される電源線151、第2の高電源電位VCCが供給される電源線
152、低電源電位VSSが供給される電源線153から、第1のトランジスタ131〜
第13のトランジスタ143に信号、または電源電位が供給される。ここで図11(D)
の各電源線の電源電位の大小関係は、第1の電源電位VDDは第2の電源電位VCC以上
の電位とし、第2の電源電位VCCは第3の電源電位VSSより高い電位とする。なお、
第1のクロック信号(CK1)〜第4のクロック信号(CK4)は、一定の間隔でHレベ
ルとLレベルを繰り返す信号であるが、HレベルのときVDD、LレベルのときVSSで
あるとする。図11(D)に図示するように、第1のトランジスタ131〜第13のトラ
ンジスタ143のうち、第1のトランジスタ131、第6のトランジスタ136乃至第9
のトランジスタ139には、図11(C)で示したバックゲートを有する薄膜トランジス
タ128を用いることが好ましい。第1のトランジスタ131、第6のトランジスタ13
6乃至第9のトランジスタ139の動作は、ソースまたはドレインとなる電極の一方が接
続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるト
ランジスタであり、ゲート電極に入力される制御信号に対する応答が速い(オン電流の立
ち上がりが急峻)ことでよりパルス出力回路の誤動作を低減することができるトランジス
タである。そのため、図11(C)で示したバックゲートを有する薄膜トランジスタ12
8を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパル
ス出力回路とすることができる。なお図11(D)では第1の制御信号G1及び第2の制
御信号G2が同じとなる回路構成としたが、異なる制御信号が入力される構成としてもよ
い。
接続され、ソースが第9のトランジスタ139のドレインに電気的に接続され、ゲート電
極(下方のゲート電極及び上方のゲート電極)が第4の入力端子124に電気的に接続さ
れている。
9のトランジスタ139のドレインに電気的に接続され、ゲート電極が第4のトランジス
タ134のゲート電極に電気的に接続されている。
ースが第1の出力端子126に電気的に接続されている。第4のトランジスタ134は、
ドレインが電源線153に電気的に接続され、ソースが第1の出力端子126に電気的に
接続されている。
2のトランジスタ132のゲート電極及び第4のトランジスタ134のゲート電極に電気
的に接続され、ゲート電極が第4の入力端子124に電気的に接続されている。
2のトランジスタ132のゲート電極及び第4のトランジスタ134のゲート電極に電気
的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第5の入力端子
125に電気的に接続されている。
8のトランジスタ138のソースに電気的に接続され、ゲート電極(下方のゲート電極及
び上方のゲート電極)が第3の入力端子123に電気的に接続されている。
4のトランジスタ134のゲート電極に電気的に接続され、ゲート電極(下方のゲート電
極及び上方のゲート電極)が第2の入力端子122に電気的に接続されている。
トランジスタ132のソースに電気的に接続され、ソースが第3のトランジスタ133の
ゲート電極及び第10のトランジスタ140のゲート電極に電気的に接続され、ゲート電
極(下方のゲート電極及び上方のゲート電極)が電源線152に電気的に接続されている
。
ソースが第2の出力端子127に電気的に接続され、ゲート電極が第9のトランジスタ1
39のソースに電気的に接続されている。
第2の出力端子127に電気的に接続され、ゲート電極が第2のトランジスタ132のゲ
ート電極及び第4のトランジスタ134のゲート電極に電気的に接続されている。
第2の出力端子127に電気的に接続され、ゲート電極が第7のトランジスタ137のゲ
ート電極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
第1の出力端子126に電気的に接続され、ゲート電極が第7のトランジスタ137のゲ
ート電極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
140のゲート電極、及び第9のトランジスタ139のソースの接続箇所をノードAとす
る。また、第2のトランジスタ132のゲート電極、第4のトランジスタ134のゲート
電極、第5のトランジスタ135のソース、第6のトランジスタ136のソース、第8の
トランジスタ138のドレイン、及び第11のトランジスタ141の接続箇所をノードB
とする(図12(A)参照)。
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
グチャートについて図12(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図12(B)中の期間161は垂直帰線期間であり、期間62はゲート選択期間に相
当する。
ランジスタ139を設けておくことにより、ブートストラップ動作の前後において、以下
のような利点がある。
トストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ131のソー
スの電位が上昇していき、第1の電源電位VDDより大きくなる。そのため、第1のトラ
ンジスタ131においては、ゲートとソースの間、ゲートとドレインの間ともに、大きな
バイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣化の要因と
なりうる。
けておくことにより、ブートストラップ動作によりノードAの電位は上昇するものの、第
1のトランジスタ131のソースの電位の上昇を生じないようにすることができる。つま
り、第9のトランジスタ139を設けることにより、第1のトランジスタ131のゲート
とソースとの電圧の値を小さくすることができる。よって、第1のトランジスタ131の
劣化を抑制することができる。
ソースと第3のトランジスタ133のゲートとの間にドレインとソースを介して接続され
るように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備する
シフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラ
ンジスタ139を省略してもよい。
物半導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流
及び電界効果移動度を高めることが出来、かつ、劣化の度合いを低減することが出来るた
め、回路内の誤動作を低減することができる。
ゲート電極に高電位が印加されることによるトランジスタの劣化の程度が小さい。そのた
め、第2の電源電位VCCを供給する電源線に、第1の電源電位VDDを供給しても同様
の動作が得られ、且つ回路間を引き回す電源線の数を低減することができるため、回路の
小型化を図ることも出来る。
極(下方のゲート電極及び上方のゲート電極)に第3の入力端子123によって供給され
るクロック信号を入力し、第8のトランジスタ138のゲート電極(下方のゲート電極及
び上方のゲート電極)に第2の入力端子122によって供給されるクロック信号を入力す
る構成となっているが、それぞれ、第2の入力端子122によって供給されるクロック信
号、第3の入力端子123によって供給されるクロック信号となるように、結線関係を入
れ替えても同様の作用を奏する。
て、第7のトランジスタ137及び第8のトランジスタ138が共にオンの状態から、第
7のトランジスタ137がオフ、第8のトランジスタ138がオンの状態となり、次いで
第7のトランジスタ137がオフ、第8のトランジスタ138がオフの状態となる。それ
にしたがって、第2の入力端子122及び第3の入力端子123の電位が低下する。その
結果、ノードBの電位の低下が2回生じることとなる。
スタ138が共にオンの状態から、第7のトランジスタ137がオン、第8のトランジス
タ138がオフの状態となり、次いで、第7のトランジスタ137がオフ、第8のトラン
ジスタ138がオフの状態とすることによって、ノードBの電位の低下を、第8のトラン
ジスタ138のゲート電極の電位の低下による一回に低減することができる。
電極)に第3の入力端子によって供給されるクロック信号、第8のトランジスタ138の
ゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子によって供給さ
れるクロック信号とすることによって、ノードBの電位の変動を小さくすることで、ノイ
ズを低減することが出来るため好適である。
る期間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パル
ス出力回路の誤動作を抑制することができる。
さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例え
ば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用
などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯
電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生
装置、パチンコ機などの大型ゲーム機などが挙げられる。
に組み込まれた表示部1102の他、操作ボタン1103、外部接続ポート1104、ス
ピーカ1105、マイク1106などを備えている。
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
1102を指などで触れることにより行うことができる。
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部1102の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
有する検出装置を設けることで、携帯電話機1100の向き(縦か横か)を判断して、表
示部1102の画面表示を自動的に切り替えるようにすることができる。
ボタン1103の操作により行われる。また、表示部1102に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
部1102のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
02に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
トランジスタ13は透光性を有しているため、表示部1102に光センサを設ける場合に
は入射光を薄膜トランジスタ13が妨げないため有効である。また、表示部に近赤外光を
発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合において
も薄膜トランジスタ13が遮光しないため、好ましい。
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
成されている。筐体1800には、表示パネル1802、スピーカー1803、マイクロ
フォン1804、ポインティングデバイス1806、カメラ用レンズ1807、外部接続
端子1808などを備え、筐体1801には、キーボード1810、外部メモリスロット
1811などを備えている。また、アンテナは筐体1801内部に内蔵されている。
ている複数の操作キー1805を点線で示している。
形態に応じて表示の方向が適宜変化する。また、表示パネル1802と同一面上にカメラ
用レンズ1807を備えているため、テレビ電話が可能である。スピーカー1803及び
マイクロフォン1804は音声通話に限らず、テレビ電話、録音、再生などが可能である
。さらに、筐体1800と筐体1801は、スライドし、図13(B)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット1811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
もよい。
のような様々な電子機器の表示パネルに配置することができる。薄膜トランジスタ12を
駆動回路として用い、薄膜トランジスタ13を表示パネルのスイッチング素子として用い
ることにより、アクティブマトリクス型表示装置が特に下面射出型の場合に高い開口率を
有する表示部を備えた信頼性の高い電子機器を提供することができる。
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態1と異なる例を図8
に示す。図8は、図1と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
と、ゲート絶縁層4を形成し、ゲート絶縁層4を介してゲート電極層3aと一部重なるソ
ース電極層5a、及びドレイン電極層5bを形成する。そして、ゲート絶縁層4、ソース
電極層5a、及びドレイン電極層5b上に酸化物半導体膜6の成膜を行う。
第1の加熱処理の温度は、400℃以上、好ましくは425℃以上とする。なお、425
℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば加熱処理時間は
、1時間よりも長時間行うこととする。
窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体膜6へ
の水や水素の再混入を防ぎつつ、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は
超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸
素ガスまたはN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処
理装置に導入する酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、
好ましくは7N(99.99999%)以上、(即ち酸素ガスまたはN2Oガス中の不純
物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
は結晶化し、微結晶膜または多結晶膜となる場合もある。また、微結晶膜の場合は、結晶
成分の全体に占める割合が80%以上(好ましくは90%以上)であって、隣接する微結
晶粒同士が接するように充填されているものが好ましい。また、酸化物半導体膜6の全て
が非晶質状態となる場合もある。
しくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱処
理を行ってもよい。
抵抗化、即ちI型化させる。なお、本実施の形態では、酸化物半導体膜6の成膜直後に脱
水化または脱水素化を行う第1の加熱処理を行う例を示したが、特に限定されず、酸化物
半導体膜6成膜後の工程であればよい。
ッチングしてゲート電極層2bに達するコンタクトホールを形成する。酸化物半導体膜6
上にレジストを形成することによって、ゲート絶縁層4と酸化物半導体膜6の界面の汚染
を防ぐことができる。そして、レジストマスクを除去した状態を図8(A)に示す。
得る(図8(B)参照。)。
膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッ
チングを行って酸化物絶縁層7a、7bを形成し、その後レジストマスクを除去する。こ
の段階で、酸化物半導体層は、酸化物絶縁層と接する領域が形成され、この領域のうち、
ゲート電極層2aとゲート絶縁層4を介して酸化物絶縁層7aと重なる領域がチャネル形
成領域となる。また、酸化物半導体層の周縁及び側面を覆う酸化物絶縁層7bと重なる領
域も形成される。また、このフォトリソグラフィ工程によりゲート電極層2bに達するコ
ンタクトホールの形成と、ドレイン電極層5bに達するコンタクトホールの形成も行う(
図8(C)参照。)。
ら侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素
膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。
電膜と金属導電膜の積層を形成する。スパッタ法を用いれば、酸化物導電膜と金属導電膜
の積層を大気に触れることなく連続的に成膜を行うことができる。
いものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛アル
ミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが挙げられる。本実施の形態
では酸化亜鉛膜を用いる。
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用い
る。また、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる
。本実施の形態ではモリブデン膜とアルミニウム膜とモリブデン膜とを積層した三層積層
膜を用いる。
3a、ドレイン電極層23b、接続電極層23c及び23dを形成した後、レジストマス
クを除去する。なお、レジストマスクを除去するために用いられるレジスト剥離液はアル
カリ性溶液であり、レジスト剥離液を用いる場合は、ソース電極層23a、ドレイン電極
層23b、接続電極層23c及び23dをマスクとして酸化物導電膜も選択的にエッチン
グされる。
の下に接して酸化物導電層24bが形成される。ソース電極層23aと酸化物半導体層と
の間に酸化物導電層24aを設けることによって接触抵抗を下げ、低抵抗化を図ることが
でき、高速動作が可能な薄膜トランジスタを実現できる。ソース電極層23aと酸化物半
導体層との間に設けられる酸化物導電層24aはソース領域として機能し、ドレイン電極
層23bと酸化物半導体層との間に設けられる酸化物導電層24bはドレイン領域として
機能するため、周辺回路(駆動回路)の周波数特性を向上させるために有効である。
る。これは、Tiに比べMoは酸化しにくいため酸化物半導体層から酸素を引き抜く作用
が弱く、Moと酸化物半導体層の接触界面がN型化しないためである。
介在させ、酸化物半導体層とドレイン電極層との間に酸化物導電層24bを介在させるこ
とで接触抵抗を低減でき、周辺回路(駆動回路)の周波数特性を向上させることができる
。
極層23dの下に接して酸化物導電層24dが形成される(図8(D)参照。)。接続電
極層23cとゲート電極層2bとの間に酸化物導電層24cを形成することにより、バッ
ファとなり、厚さ分の直列抵抗のみとなり好ましく、さらに金属とは絶縁性の酸化物を作
らないので好ましい。
上に接する酸化物導電層は、時間制御で除去することができる。
除去して、酸化物導電膜を残存させた後、ソース電極層23a、ドレイン電極層23b、
接続電極層23c、23dをマスクとして酸化物導電膜を選択的にエッチングしてもよい
。
層24a、24b、24c、24dに酸化珪素のような結晶化阻害物質が含まれていない
限り、酸化物導電層24a、24b、24c、24dは結晶化する。一方、第1の加熱処
理によって酸化物半導体層は結晶化せず、非晶質構造のままである。酸化物導電層の結晶
は下地面に対して柱状に成長する。その結果ソース電極及びドレイン電極を形成するため
に、酸化物導電層の上層の金属膜をエッチングする場合、下層の酸化物導電層にアンダー
カットが形成されるのを防ぐことができる。
、または窒素ガス雰囲気下で第2の加熱処理(好ましくは150℃以上350℃未満)を
行ってもよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。なお、第2
の加熱処理により、酸化物半導体層に接する酸化物絶縁膜等から酸化物半導体層中に酸素
の含侵・拡散が行われる。酸化物半導体層中への酸素の含侵・拡散によりチャネル形成領
域を高抵抗化(i型化)を図ることができる。それにより、ノーマリ・オフとなる薄膜ト
ランジスタを得ることができる。また、第2の加熱処理により、酸化物導電層24a、2
4b、24c、24dを結晶化させ、導電性を向上させることもできる。
層10を形成する(図8(E)参照。)。
することができる。
層2a、ゲート絶縁層4、酸化物半導体層、酸化物導電層24a、24b、ソース電極層
23a、及びドレイン電極層23bを含む。酸化物半導体層は少なくともチャネル形成領
域26を有する。また、チャネル形成領域26に接する酸化物絶縁層7aが設けられてい
る。また、ソース電極層23a、及びドレイン電極層23b上には絶縁層10が設けられ
る。
は、チャネル形成領域26と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量
を低減する機能も果たしている。また、絶縁層10と接する酸化物半導体層6cの第3領
域27eは、チャネル形成領域26と高抵抗ソース領域27aの間に設けられる。また、
絶縁層10と接する酸化物半導体層6cの第4領域27fは、チャネル形成領域26と高
抵抗ドレイン領域27bの間に設けられる。絶縁層10と接する酸化物半導体層6cの第
3領域27e、及び第4領域27fはオフ電流の低減を図ることができる。
で示したように、対向基板と組み合わせてアクティブマトリクス型液晶表示装置とするこ
とができる。
2a ゲート電極層
2b ゲート電極層
2e 電極層
3a ゲート電極層
3b ゲート電極層
3c 電極層
3d ゲート電極層
4 ゲート絶縁層
5a ソース電極層
5b ドレイン電極層
5c 電極層
5d ソース電極層
5e ドレイン電極層
6 酸化物半導体膜
6a 酸化物半導体層
6b 酸化物半導体層
6c 酸化物半導体層
7a 酸化物絶縁層
7b 酸化物絶縁層
8a チャネル形成領域
8b 酸化物半導体層
9a ソース電極層
9b ドレイン電極層
9c 接続電極層
9d 接続電極層
9e 接続電極層
9f 接続電極層
9g 接続電極層
9i 接続電極層
10 絶縁層
11a 高抵抗ソース領域
11b 高抵抗ドレイン領域
11c 第1領域
11d 第2領域
11e 第3領域
11f 第4領域
12 薄膜トランジスタ
13 薄膜トランジスタ
14 平坦化絶縁層
15a 画素電極層
15b 画素電極層
15c 画素電極層
15d 導電層(バックゲート)
15e 導電層
15f 導電層
15g 画素電極層
16 保護層
17 ガラス基板
18 カラーフィルタ層
19 対向電極
20 保護膜
21 液晶層
22a 偏光板
22b 偏光板
23a ソース電極層
23b ドレイン電極層
23c 接続電極層
23d 接続電極層
24a 導電層
24b 導電層
24c 導電層
24d 導電層
25 薄膜トランジスタ
26 チャネル形成領域
27c 第1領域
27d 第2領域
27e 第3領域
27f 第4領域
30 対向基板
38 対向基板
42 薄膜トランジスタ
71 基板
76 基板
79 薄膜トランジスタ
80 薄膜トランジスタ
83 画素電極層
90 基板
103 薄膜トランジスタ
128 薄膜トランジスタ
201 対向基板
202 電極層
628 薄膜トランジスタ
629 薄膜トランジスタ
640 対向電極
Claims (1)
- 同一基板上に第1の薄膜トランジスタを有する画素部と、前記第1の薄膜トランジスタと構造の異なる第2の薄膜トランジスタを有する駆動回路を有し、
前記第1の薄膜トランジスタは、
基板上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層上に前記ソース電極層及び前記ドレイン電極層と重なる酸化物半導体層と、
前記酸化物半導体層と接する酸化物絶縁層と、
前記ソース電極層及びドレイン電極層の少なくとも一と接する接続電極層と、
前記酸化物絶縁層上に前記ドレイン電極層と前記接続電極層を介して電気的に接続する画素電極層とを有し、
前記第1の薄膜トランジスタの前記ゲート電極層、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、前記酸化物絶縁層、及び前記画素電極層が透光性を有するアクティブマトリクス型液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022177236A JP7417694B2 (ja) | 2009-09-04 | 2022-11-04 | 表示装置 |
JP2024000404A JP2024032736A (ja) | 2009-09-04 | 2024-01-05 | 表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204821 | 2009-09-04 | ||
JP2009204821 | 2009-09-04 | ||
JP2019035324A JP2019091939A (ja) | 2009-09-04 | 2019-02-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019035324A Division JP2019091939A (ja) | 2009-09-04 | 2019-02-28 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022177236A Division JP7417694B2 (ja) | 2009-09-04 | 2022-11-04 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021182638A true JP2021182638A (ja) | 2021-11-25 |
JP7174119B2 JP7174119B2 (ja) | 2022-11-17 |
Family
ID=43647498
Family Applications (11)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010198549A Expired - Fee Related JP5138747B2 (ja) | 2009-09-04 | 2010-09-06 | アクティブマトリクス型表示装置 |
JP2012249822A Active JP5504324B2 (ja) | 2009-09-04 | 2012-11-14 | 半導体装置 |
JP2014051039A Active JP5786054B2 (ja) | 2009-09-04 | 2014-03-14 | 半導体装置 |
JP2015083319A Withdrawn JP2015159315A (ja) | 2009-09-04 | 2015-04-15 | 半導体装置 |
JP2015145385A Withdrawn JP2015195404A (ja) | 2009-09-04 | 2015-07-23 | 半導体装置 |
JP2017043613A Active JP6381709B2 (ja) | 2009-09-04 | 2017-03-08 | 液晶表示装置の作製方法 |
JP2018143212A Active JP6491384B2 (ja) | 2009-09-04 | 2018-07-31 | 半導体装置 |
JP2019035324A Withdrawn JP2019091939A (ja) | 2009-09-04 | 2019-02-28 | 半導体装置 |
JP2021130559A Active JP7174119B2 (ja) | 2009-09-04 | 2021-08-10 | 表示装置 |
JP2022177236A Active JP7417694B2 (ja) | 2009-09-04 | 2022-11-04 | 表示装置 |
JP2024000404A Pending JP2024032736A (ja) | 2009-09-04 | 2024-01-05 | 表示装置 |
Family Applications Before (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010198549A Expired - Fee Related JP5138747B2 (ja) | 2009-09-04 | 2010-09-06 | アクティブマトリクス型表示装置 |
JP2012249822A Active JP5504324B2 (ja) | 2009-09-04 | 2012-11-14 | 半導体装置 |
JP2014051039A Active JP5786054B2 (ja) | 2009-09-04 | 2014-03-14 | 半導体装置 |
JP2015083319A Withdrawn JP2015159315A (ja) | 2009-09-04 | 2015-04-15 | 半導体装置 |
JP2015145385A Withdrawn JP2015195404A (ja) | 2009-09-04 | 2015-07-23 | 半導体装置 |
JP2017043613A Active JP6381709B2 (ja) | 2009-09-04 | 2017-03-08 | 液晶表示装置の作製方法 |
JP2018143212A Active JP6491384B2 (ja) | 2009-09-04 | 2018-07-31 | 半導体装置 |
JP2019035324A Withdrawn JP2019091939A (ja) | 2009-09-04 | 2019-02-28 | 半導体装置 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022177236A Active JP7417694B2 (ja) | 2009-09-04 | 2022-11-04 | 表示装置 |
JP2024000404A Pending JP2024032736A (ja) | 2009-09-04 | 2024-01-05 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8218099B2 (ja) |
JP (11) | JP5138747B2 (ja) |
TW (2) | TWI537657B (ja) |
WO (1) | WO2011027664A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011027701A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2011027676A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102480780B1 (ko) | 2009-09-16 | 2022-12-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
CN102576677B (zh) | 2009-09-24 | 2015-07-22 | 株式会社半导体能源研究所 | 半导体元件及其制造方法 |
KR20230154098A (ko) * | 2009-10-08 | 2023-11-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR102352590B1 (ko) * | 2009-12-18 | 2022-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
DE112011102837B4 (de) | 2010-08-27 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter |
US9142568B2 (en) | 2010-09-10 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing light-emitting display device |
KR101731047B1 (ko) | 2010-12-01 | 2017-05-12 | 삼성디스플레이 주식회사 | 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법 |
TWI571058B (zh) | 2011-05-18 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置與驅動半導體裝置之方法 |
US9171840B2 (en) | 2011-05-26 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101846589B1 (ko) | 2011-10-28 | 2018-04-06 | 가부시키가이샤 제이올레드 | 박막 반도체 장치 및 박막 반도체 장치의 제조 방법 |
US9082861B2 (en) * | 2011-11-11 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with oxide semiconductor channel having protective layer |
JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
TWI497689B (zh) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
JP6111398B2 (ja) | 2011-12-20 | 2017-04-12 | 株式会社Joled | 表示装置および電子機器 |
TWI498974B (zh) * | 2012-03-03 | 2015-09-01 | Chunghwa Picture Tubes Ltd | 畫素結構的製作方法及畫素結構 |
WO2014103901A1 (en) | 2012-12-25 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR102459007B1 (ko) * | 2012-12-25 | 2022-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9417740B2 (en) | 2013-01-03 | 2016-08-16 | Nokia Technologies Oy | Capacitive sensing apparatus with a shield electrode |
JP6231284B2 (ja) * | 2013-02-21 | 2017-11-15 | クラリオン株式会社 | 撮像装置 |
JP2014192420A (ja) * | 2013-03-28 | 2014-10-06 | Japan Display Inc | 半導体装置及びその製造方法並びにそれを用いた表示装置 |
CN103236442B (zh) * | 2013-04-23 | 2016-12-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
TW201503374A (zh) | 2013-07-01 | 2015-01-16 | Chunghwa Picture Tubes Ltd | 氧化物半導體薄膜電晶體 |
US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
WO2015079756A1 (ja) * | 2013-11-26 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
JP6506545B2 (ja) * | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI665778B (zh) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
US9575201B2 (en) * | 2014-04-11 | 2017-02-21 | Well Resolutions Technology | Apparatus and method for downhole resistivity measurements |
KR101640192B1 (ko) * | 2014-08-05 | 2016-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
TWI686870B (zh) * | 2015-03-03 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置 |
US9685476B2 (en) * | 2015-04-03 | 2017-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
US10745808B2 (en) * | 2015-07-24 | 2020-08-18 | Versum Materials Us, Llc | Methods for depositing Group 13 metal or metalloid nitride films |
KR20170018718A (ko) * | 2015-08-10 | 2017-02-20 | 삼성전자주식회사 | 비정질 합금을 이용한 투명 전극 및 그 제조 방법 |
JP6441771B2 (ja) * | 2015-08-27 | 2018-12-19 | クラリオン株式会社 | 撮像装置 |
SG10201701689UA (en) | 2016-03-18 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device, semiconductor wafer, and electronic device |
US10269834B2 (en) * | 2017-01-10 | 2019-04-23 | A.U. Vista, Inc. | TFT array for use in a high-resolution display panel and method for making same |
US10224382B2 (en) * | 2017-07-25 | 2019-03-05 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for manufacturing an OLED display screen integrated with touch function |
KR102385567B1 (ko) | 2017-08-29 | 2022-04-12 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
JP6960807B2 (ja) * | 2017-08-31 | 2021-11-05 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
KR102527817B1 (ko) | 2018-04-02 | 2023-05-04 | 삼성디스플레이 주식회사 | 표시 장치 |
US10727284B2 (en) * | 2018-11-15 | 2020-07-28 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of fabricating organic light-emitting diode touch display screen |
CN112635571A (zh) * | 2019-09-24 | 2021-04-09 | 乐金显示有限公司 | 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备 |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
CN115128873B (zh) * | 2021-03-29 | 2023-12-05 | 株式会社日本显示器 | 显示装置及显示装置的阵列基板 |
JP2022153055A (ja) | 2021-03-29 | 2022-10-12 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2022153051A (ja) | 2021-03-29 | 2022-10-12 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2022170582A (ja) * | 2021-04-28 | 2022-11-10 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2023055124A (ja) | 2021-10-05 | 2023-04-17 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216087A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 半導体薄膜製造方法及びレ―ザ照射装置 |
US20010000243A1 (en) * | 1999-01-08 | 2001-04-12 | Yukiyasu Sugano | Process for producing thin film semiconductor device and laser irradiation apparatus |
JP2007096055A (ja) * | 2005-09-29 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
JP2008511999A (ja) * | 2004-09-01 | 2008-04-17 | ハネウェル・インターナショナル・インコーポレーテッド | アモルファスシリコン薄膜トランジスタ及びその製作方法 |
Family Cites Families (134)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499124A (en) * | 1990-12-31 | 1996-03-12 | Vu; Duy-Phach | Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material |
JPH06202156A (ja) * | 1992-12-28 | 1994-07-22 | Sharp Corp | ドライバーモノリシック駆動素子 |
JP3405364B2 (ja) * | 1993-03-08 | 2003-05-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
WO1997006554A2 (en) | 1995-08-03 | 1997-02-20 | Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US6476784B2 (en) * | 1997-10-31 | 2002-11-05 | Kopin Corporation | Portable display system with memory card reader |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003029293A (ja) | 2001-07-13 | 2003-01-29 | Minolta Co Ltd | 積層型表示装置及びその製造方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP2003179233A (ja) * | 2001-12-13 | 2003-06-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ、及びそれを備えた表示素子 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
KR101078509B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
CA2585071A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
CN102938420B (zh) | 2004-11-10 | 2015-12-02 | 佳能株式会社 | 无定形氧化物和场效应晶体管 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
WO2006051994A2 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Light-emitting device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP4569295B2 (ja) * | 2004-12-28 | 2010-10-27 | カシオ計算機株式会社 | 薄膜トランジスタおよびその製造方法 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2007013120A (ja) * | 2005-05-30 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4870403B2 (ja) * | 2005-09-02 | 2012-02-08 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
KR100729043B1 (ko) | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
US7745798B2 (en) | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
CN101707212B (zh) | 2005-11-15 | 2012-07-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP5129473B2 (ja) | 2005-11-15 | 2013-01-30 | 富士フイルム株式会社 | 放射線検出器 |
KR100732849B1 (ko) | 2005-12-21 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
JP2007293072A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置の製造方法、電気光学装置および電子機器 |
JP5135709B2 (ja) * | 2006-04-28 | 2013-02-06 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP2008129314A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Displays Ltd | 画像表示装置およびその製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
US7947981B2 (en) * | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2008105347A1 (en) * | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5197058B2 (ja) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
WO2008126879A1 (en) * | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR20080099084A (ko) * | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5138276B2 (ja) * | 2007-05-31 | 2013-02-06 | 株式会社ジャパンディスプレイイースト | 表示装置の製造方法 |
KR101092483B1 (ko) * | 2007-05-31 | 2011-12-13 | 캐논 가부시끼가이샤 | 산화물 반도체를 사용한 박막트랜지스터의 제조 방법 |
KR20090002841A (ko) * | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
TWI453915B (zh) * | 2007-09-10 | 2014-09-21 | Idemitsu Kosan Co | Thin film transistor |
JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
JP4759598B2 (ja) * | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
JP2009135188A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 光センサーおよび表示装置 |
JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5213422B2 (ja) | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101412761B1 (ko) | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
JP5540517B2 (ja) | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
JP2009265271A (ja) | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | 電気光学表示装置 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP2010182760A (ja) * | 2009-02-04 | 2010-08-19 | Sharp Corp | 薄膜トランジスタ、その製造方法、半導体装置および表示装置 |
KR101739154B1 (ko) * | 2009-07-17 | 2017-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
TWI528527B (zh) * | 2009-08-07 | 2016-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
JP5663231B2 (ja) | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
-
2010
- 2010-08-09 WO PCT/JP2010/063784 patent/WO2011027664A1/en active Application Filing
- 2010-08-30 US US12/871,162 patent/US8218099B2/en not_active Expired - Fee Related
- 2010-09-01 TW TW099129490A patent/TWI537657B/zh not_active IP Right Cessation
- 2010-09-01 TW TW105109001A patent/TWI629549B/zh active
- 2010-09-06 JP JP2010198549A patent/JP5138747B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-14 JP JP2012249822A patent/JP5504324B2/ja active Active
-
2014
- 2014-03-14 JP JP2014051039A patent/JP5786054B2/ja active Active
-
2015
- 2015-04-15 JP JP2015083319A patent/JP2015159315A/ja not_active Withdrawn
- 2015-07-23 JP JP2015145385A patent/JP2015195404A/ja not_active Withdrawn
-
2017
- 2017-03-08 JP JP2017043613A patent/JP6381709B2/ja active Active
-
2018
- 2018-07-31 JP JP2018143212A patent/JP6491384B2/ja active Active
-
2019
- 2019-02-28 JP JP2019035324A patent/JP2019091939A/ja not_active Withdrawn
-
2021
- 2021-08-10 JP JP2021130559A patent/JP7174119B2/ja active Active
-
2022
- 2022-11-04 JP JP2022177236A patent/JP7417694B2/ja active Active
-
2024
- 2024-01-05 JP JP2024000404A patent/JP2024032736A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010000243A1 (en) * | 1999-01-08 | 2001-04-12 | Yukiyasu Sugano | Process for producing thin film semiconductor device and laser irradiation apparatus |
JP2000216087A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 半導体薄膜製造方法及びレ―ザ照射装置 |
JP2008511999A (ja) * | 2004-09-01 | 2008-04-17 | ハネウェル・インターナショナル・インコーポレーテッド | アモルファスシリコン薄膜トランジスタ及びその製作方法 |
JP2007096055A (ja) * | 2005-09-29 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US8218099B2 (en) | 2012-07-10 |
JP2011077517A (ja) | 2011-04-14 |
JP2014146819A (ja) | 2014-08-14 |
JP7174119B2 (ja) | 2022-11-17 |
JP5138747B2 (ja) | 2013-02-06 |
JP5504324B2 (ja) | 2014-05-28 |
JP2013047849A (ja) | 2013-03-07 |
JP5786054B2 (ja) | 2015-09-30 |
JP2023016807A (ja) | 2023-02-02 |
TW201207530A (en) | 2012-02-16 |
JP2015159315A (ja) | 2015-09-03 |
JP7417694B2 (ja) | 2024-01-18 |
JP2017120926A (ja) | 2017-07-06 |
US20110058116A1 (en) | 2011-03-10 |
JP2015195404A (ja) | 2015-11-05 |
JP2019091939A (ja) | 2019-06-13 |
JP6381709B2 (ja) | 2018-08-29 |
JP2018174354A (ja) | 2018-11-08 |
WO2011027664A1 (en) | 2011-03-10 |
JP2024032736A (ja) | 2024-03-12 |
JP6491384B2 (ja) | 2019-03-27 |
TWI537657B (zh) | 2016-06-11 |
TWI629549B (zh) | 2018-07-11 |
TW201624088A (zh) | 2016-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7417694B2 (ja) | 表示装置 | |
JP7027586B2 (ja) | 表示装置 | |
JP7079307B2 (ja) | 表示装置 | |
JP7023264B2 (ja) | 半導体装置 | |
JP6817398B2 (ja) | 表示装置 | |
JP6773823B2 (ja) | 半導体装置 | |
JP2020178143A (ja) | 半導体装置 | |
JP2021170646A (ja) | 半導体装置 | |
JP7101852B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7174119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |