TWI629549B

TWI629549B - 半導體裝置

Info

Publication number: TWI629549B
Application number: TW105109001A
Authority: TW
Inventors: 山崎舜平; 坂倉真之; 坂田淳一郎; 津吹將志; 秋元健吾; 細羽美雪; 及川欣聰
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2009-09-04
Filing date: 2010-09-01
Publication date: 2018-07-11
Also published as: JP2015195404A; US8218099B2; JP2019091939A; JP2011077517A; JP2013047849A; JP7174119B2; US20110058116A1; JP2017120926A; TW201207530A; JP6381709B2; TWI537657B; JP5138747B2; JP2024032736A; JP5504324B2; JP6491384B2; JP7417694B2; JP2014146819A; JP5786054B2; JP2021182638A; JP2023016807A

Abstract

目的係為了設置主動矩陣式液晶顯示裝置，其中複數種電路係形成在一基板上，及複數種薄膜電晶體係設置對應於該複數種電路的特性。反向共面薄膜電晶體被用於像素薄膜電晶體，該反向共面薄膜電晶體包括在源極電極層和汲極電極層上並且與源極電極層和汲極電極層重疊之氧化物半導體層。通道保護薄膜電晶體被用於驅動器電路薄膜電晶體。此外，該像素薄膜電晶體的主要部分係使用透光材料所形成，使得孔徑比增加。

Description

半導體裝置

本發明係相關於主動矩陣式液晶顯示裝置及其製造方法。本發明另外相關於安裝主動矩陣式液晶顯示裝置作為組件之電子用品。

近年來，藉由使用形成在具有絕緣表面的基板上之半導體薄膜(具有約幾奈米至幾百奈米的厚度)來形成薄膜電晶體(TFT)的技術已引起注意。薄膜電晶體被應用到諸如IC或電光裝置等範圍廣大的電子裝置，及尤其是正在促進欲使用作為影像顯示裝置中的交換元件之薄膜電晶體的快速發展。各種金屬氧化物被用於各種應用。在它們之中，氧化銦是眾所皆知的材料，及被使用作為液晶顯示等所需之透明電極材料。

需注意的是，薄膜電晶體為具有閘極、汲極、和源極的至少三終端之元件。薄膜電晶體在汲極區和源極區之間具有通道區，及電流能夠流經汲極區、通道區、和源極區。在此說明書中，並不區分“源極”一詞和“汲極”一詞。當充作源極或汲極的終端之一被稱作“源極”時，另一個就稱作“汲極”。

一些金屬氧化物具有半導體特性。具有半導體特性之金屬氧化物包括例如氧化鎢、氧化錫、氧化銦、氧化鋅等。包括氧化物半導體之薄膜電晶體具有高場效遷移率。如此，藉由使用薄膜電晶體，可形成用於顯示裝置等的驅動器電路。已知使用具有半導體特性的此種金屬氧化物來形成通道形成區之薄膜電晶體(專利文件1及2)。

[參考文件]

[專利文件1]日本已出版專利申請案號2007-123861

[專利文件2]日本已出版專利申請案號2007-096055

在彼此不同的複數個電路形成在絕緣表面上之例子中，例如在像素部和驅動器電路係形成在一基板上之例子中，像素部中的薄膜電晶體需要絕佳的交換特性(如、高開關比)，及驅動器電路中的薄膜電晶體需要高操作速度。隨著顯示裝置的清晰度增加，以高速操作驅動器電路中的薄膜電晶體較佳，因為顯示影像的寫入時間尤其被降低。

目的係為了設置主動矩陣式液晶顯示裝置，其中複數種電路係形成在一基板上，以及複數種薄膜電晶體係設置對應於複數種電路的特性。

另外，另一目的係為了降低包括上述主動矩陣式液晶顯示裝置中的氧化物半導體膜之薄膜電晶體的電特性變化。

本發明的一實施例為主動矩陣式顯示裝置，其在一基板上包括驅動器電路部和顯示部(亦稱作像素部)。驅動器電路部包括：用於驅動器電路的薄膜電晶體(驅動器電路薄膜電晶體)，其中閘極電極層、源極電極層、和汲極電極層係使用金屬導電膜所形成，及半導體層係使用氧化物半導體所形成；以及用於驅動器電路的配線，其係使用金屬導電膜所形成。顯示部包括用於像素的薄膜電晶體(下面稱作像素薄膜電晶體)，其中源極電極層和汲極電極層係使用氧化物導體所形成，及半導體層係使用氧化物半導體所形成。

作為像素薄膜電晶體和驅動器電路薄膜電晶體的每一個，使用具有底閘極結構的薄膜電晶體。像素薄膜電晶體為反向共面(亦稱作底接觸)薄膜電晶體，其中氧化物半導體層被設置成在源極電極層和汲極電極層上並且與源極電極層和汲極電極層重疊。

根據本發明，可製造主動矩陣式液晶顯示裝置，其中複數個像素電極係設置在一基板上，及形成電連接到像素電極之像素薄膜電晶體。

上述主動矩陣式液晶顯示裝置可以是全彩液晶顯示裝置，其係藉由利用液晶夾置在形成主動矩陣式電路的基板和面向基板且被設置有光學膜(尤其是濾色器和發出白光的光源)的基板之間的此種結構。如所說明一般，在藉由通過濾色器的光發射執行顯示之例子中，像素薄膜電晶體的閘極電極層、源極電極層、和汲極電極層係使用透光導電膜所形成，藉以可增加孔徑比。此處，濾色器非意指包括除了黑色矩陣及/或保護膜以外的具有三種顏色(如、紅濾色器、藍濾色器、及綠濾色器)之濾色器層的整個膜，而是具有一種顏色的濾色器。

驅動器電路薄膜電晶體具有不同於像素薄膜電晶體的結構，其為底閘極薄膜電晶體，其中氧化物絕緣層被設置成與暴露在源極電極層和汲極電極層之間的氧化物半導體層接觸。

在驅動器電路薄膜電晶體中，汲極電極層係使用諸如Ti(鈦)膜等金屬導電膜所形成，以局部與氧化物半導體層的上表面接觸，使得氧不足區之高電阻汲極區(亦稱作HRD區)係形成在與汲極電極層重疊的部位中。尤其是，高電阻汲極區的載子濃度在1×10¹⁸/cm³至1×10²¹/cm³(含)(較佳的是，1×10¹⁸/cm³至1×10²⁰/cm³(含))範圍內，其至少高於通道形成區的載子濃度(等於或高於1×10¹⁴/cm³及低於1×10¹⁸/cm³)。需注意的是，此說明書中之載子濃度的值係在室溫中藉由霍爾效應測量所獲得。

另外，源極電極層局部與氧化物半導體層的上表面接觸，使得氧不足區之高電阻源極區(亦稱作HRS區)係形成在與源極電極層重疊的部位中。

此說明書所揭示之本發明的一實施例為主動矩陣式液晶顯示裝置，其在一基板上包括：包括第一薄膜電晶體的像素部，及包括具有不同於第一薄膜電晶體的結構之第二薄膜電晶體的驅動器電路。第一薄膜電晶體包括：閘極電極層，在基板上；閘極絕緣層，在閘極電極層上；源極電極層和汲極電極層，在閘極絕緣層上；氧化物半導體層，其在閘極絕緣層上，且與源極電極層和汲極電極層重疊；氧化物絕緣層，其與氧化物半導體層接觸；以及像素電極層，其在氧化物絕緣層上，且電連接到汲極電極層。在第一薄膜電晶體中，閘極電極層、閘極絕緣層、氧化物半導體層、源極電極層、汲極電極層、和氧化物絕緣層的至少其中之一具有透光特性。

利用上述結構，可解決上述問題的至少其中之一。

需注意的是，此說明書中諸如“第一”及“第二”等序數係為了方便而使用，並不表示步驟的順序或層的堆疊順序。此外，此說明書中的序數並不表示指定本發明的特別名稱。

在上述結構中，連接電極層係可設置在像素電極層和汲極電極層之間。連接電極層係可由含選自Al(鋁)、Cr(鉻)、Cu(銅)、Ta(鉭)、Ti(鈦)、Mo(鉬)、及W(鎢)的元素作為其主要成分之金屬膜，含有元素的任一個的合金膜，或包括元素的任一個之組合的堆疊膜所形成。另外，第一薄膜電晶體的源極電極層和汲極電極層係可使用氧化銦、氧化銦錫、氧化銦鋅、或氧化鋅所形成。

驅動器電路薄膜電晶體之第二薄膜電晶體的源極電極層和汲極電極層係使用諸如選自Ti、Mo、W、Al、Cr、Cu、及Ta的元素、包括元素的任一個作為成分之合金、包括元素的任一個之組合之合金等金屬材料所形成。源極電極層和汲極電極層的每一個並不侷限於含有上述元素之單層，而可以是兩或多層之堆疊。

另外，第二薄膜電晶體具有源極電極層和汲極電極層未與氧化物半導體層的通道形成區重疊之結構。而且，充作通道保護層之氧化物絕緣層的寬度小於源極電極層的側表面和面向源極電極層的側表面之汲極電極層的側表面之間的距離。當為了驅動器電路薄膜電晶體的較高速度操作，將充作通道保護層的氧化物絕緣層設計成具有小寬度(通道長度方向中的長度)時，源極電極層的側表面和面向源極電極層的側表面之汲極電極層的側表面之間的距離亦被縮短，其使源極電極層和汲極電極層之間可能短路。因此，增加側表面之間的距離是有效的。此外，藉由使用以高速操作之薄膜電晶體，電路的整合程度被提高。

在上述結構中，第二薄膜電晶體包括氧化物半導體層和在氧化物半導體層上的氧化物絕緣層，及氧化物半導體層的通道形成區和周邊部係與氧化物絕緣層接觸。在氧化物半導體層的通道形成區上並且與之接觸的氧化物絕緣層充作通道保護層。

另外，在上述結構中，藉由使用濺鍍方法所形成之無機絕緣膜被用於充作驅動器電路薄膜電晶體的通道保護層之氧化物絕緣層。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。

另一選擇是，第二薄膜電晶體可具有氧化物導電層係設置在氧化物半導體層和源極電極層之間以及在氧化物半導體層和汲極電極層之間的各自部位中之結構。此種結構能夠降低接觸電阻，利用此，可製造能夠高速操作的電晶體。需注意的是，氧化物導電層含有氧化鋅但非氧化銦作為成分較佳。此種氧化物導電層係可使用氧化鋅、氧化鋅鋁、氮氧鋅鋁、或氧化鋅鎵所形成。

驅動器電路薄膜電晶體的氧化物半導體層具有區域(即、第三區)，其中氧化物半導體層的上表面未與氧化物絕緣層、汲極電極層、和源極電極層重疊。通道長度方向中之此第三區的長度視氧化物半導體層被圖案化的位置以及汲極電極層和源極電極層被圖案化的位置而定。當此第三區在通道長度方向中具有大長度時，驅動器電路薄膜電晶體的斷開電流可被降低。相反地，當此第三區在通道長度方向中具有小長度時，可增加驅動器電路薄膜電晶體的操作(交換)速度。

與第三區接觸之絕緣層亦由藉由諸如濺鍍法等物理沈積法所形成之無機絕緣膜所形成。典型上，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。在此沈積中，藉由在大氣或沈積材料中盡可能降低氫濃度(不僅獨立存在的氫分子之濃度亦包括包含在化合物中的氫濃度)，希望欲形成的膜能夠具有足夠低的氫濃度。尤其是，欲形成的膜中之氫濃度從1×10¹²atoms/cm³至1×10¹⁸atoms/cm³(含)較佳。

需注意的是，氧化物半導體層係可使用以InMO₃(ZnO)_m(m>0及m不是整數)所表示的薄膜所形成，及藉由將此種薄膜用於氧化物半導體層，可製造薄膜電晶體。需注意的是，M表示選自Ga(鎵)、Fe(鐵)、Ni(鎳)、Mn(錳)、及Co(鈷)的一金屬元素或者複數個金屬元素。作為例子，M可以是Ga或可除了Ga以外還包括上述金屬元素，例如，M可以是Ga和Ni或者Ga和Fe。而且，在上述氧化物半導體中，在一些例子中，除了含有作為M的金屬元素以外，還含有諸如Fe或Ni等過渡金屬元素或者過渡金屬的氧化物作為雜質元素。在此說明書中，例如，包括In、Ga、及Zn的氧化物半導體被稱作In-Ga-Zn-O為基的氧化物半導體，及其薄膜被稱作In-Ga-Zn-O為基的膜。In-Ga-Zn-O為基的氧化物半導體可包括另一元素。

作為應用到氧化物半導體層之金屬氧化物，除了上述之外還可應用下面氧化物半導體：In-Sn-O為基的金屬氧化物、In-Ga-O為基的金屬氧化物、In-Sn-Zn-O為基的金屬氧化物、In-Al-Zn-O為基的金屬氧化物、Sn-Ga-Zn-O為基的金屬氧化物、Al-Ga-Zn-O為基的金屬氧化物、Sn-Al-Zn-O為基的金屬氧化物、In-Zn-O為基的金屬氧化物、Sn-Zn-O為基的金屬氧化物、Al-Zn-O為基的金屬氧化物、In-O為基的金屬氧化物、Sn-O為基的金屬氧化物、及Zn-O為基的金屬氧化物。矽可含在使用上述金屬氧化物所形成之氧化物半導體層中。

實現上述結構之本發明的一實施例為用以製造主動矩陣式液晶顯示裝置之方法，其包括以下步驟：將第一閘極電極層和第二閘極電極層形成在具有絕緣表面之基板上；將閘極絕緣層形成在第一閘極電極層和第二閘極電極層上；將第一源極電極層和第一汲極電極層形成在閘極絕緣層上，以與第一閘極電極成重疊；將第一氧化物半導體層和第二氧化物半導體層形成在閘極絕緣層上，第一氧化物半導體層與第一閘極電極層、第一源極電極層的一部分、和第一汲極電極層的一部分重疊，而第二氧化物半導體層與第二閘極電極層重疊；形成氧化物絕緣層，其與第一氧化物半導體層的一部分和第二氧化物半導體層的上表面和側表面接觸；將第二源極電極層和第二汲極電極層形成在第二氧化物半導體層上；以及將像素電極層形成在氧化物絕緣層上，以電連接到第一汲極電極層。

在上述製造步驟的結構中，在執行氧化物層的脫水作用或除氫作用之後，形成與第一氧化物半導體層和第二氧化物半導體層接觸之氧化物絕緣層，卻未暴露至空氣，以防止水和氫再次結合到氧化物半導體層內。

在此說明書中，“除氫作用”不表示只藉由熱處理去除H₂。為了方便，去除H、OH等亦被稱作“脫水作用或除氫作用”。

氧化物半導體層包含或多或少的氫或水，其依據膜形成法而定，及所含有的氫或水之某一些充作供應電子的施體。在諸如氮等鈍氣或稀有氣體(諸如氬或氦等)的大氣中執行熱處理之例子中，氧化物半導體層所含有的氫或水被去除。此外，藉由此熱處理，氧化物半導體層變成氧不足型，使得氧化物半導體層變成低電阻氧化物半導體層，即、n型(n^-型等)氧化物半導體層。

之後，形成與氧化物半導體層接觸之氧化物絕緣膜，藉以使氧化物半導體層在氧過量狀態中；因此，設置高電阻氧化物半導體層、即、i型氧化物半導體層。結果，可設置包括具有高電特性和高可靠度之薄膜電晶體的半導體裝置。

作為脫水作用或除氫作用，以高於或等於350℃、高於或等於425℃較佳及低於或等於700℃的溫度，在諸如氮等鈍氣或稀有氣體(諸如氬或氦等)的大氣中執行熱處理，使得氧化物半導體層所含有之諸如濕氣等雜質被降低。

當藉由使用熱去吸附光譜學(TDS)時，氣體被分析(以室溫到450℃的範圍之溫度)，此氣體係從已適當經過脫水作用或除氫作用之氧化物半導體層排放，指示水的排放之兩峰值的約300℃之至少一峰值未偵測到。

需注意的是，較佳的是，在氧化物半導體層持續不斷保持在執行脫水作用或除氫作用之爐中的同時，溫度從在氧化物半導體層上執行脫水作用或除氫作用之加熱溫度下降到室溫，卻未暴露至空氣，以防止水或氫再次結合到氧化物半導體層內。而且，執行脫水作用或除氫作用在氧化物半導體層中產生氧不足(即、變成氧不足型)，使得氧化物半導體層變成低電阻(即、n型)氧化物半導體層。然後，藉由形成與氧化物半導體層接觸的氧化物絕緣膜，氧化物半導體層的電阻被增加；即、獲得i型氧化物半導體層。當藉由使用此種氧化物半導體形成薄膜電晶體時，薄膜電晶體的臨界電壓(Vth)具有正值；如此，可實現所謂的正常關交換元件。對顯示裝置中所使用的薄膜電晶體而言，通道被形成有正值的臨界電壓並且盡可能接近0V是理想的。

需注意的是，若薄膜電晶體的臨界電壓是負的，則薄膜電晶體可能在所謂的正常開狀態；換言之，甚至當閘極電壓是0V時，電流仍在源極電極和汲極電極之間流動。在主動矩陣式顯示裝置中，包括在電路中之薄膜電晶體的電特性是重要的，及顯示裝置的性能依賴電特性。

在薄膜電晶體的電特性之中，臨界電壓尤其重要。在使用n通道薄膜電晶體作為例子之情況中，當即使場效遷移率高時，臨界電壓仍明顯是高的或負值時，難以控制電路。臨界值高之薄膜電晶體無法在低驅動電壓中充作開關，及可以是負載。

在n通道薄膜電晶體的例子中，較佳的是，通道未由施加0V電壓所形成，而是藉由施加+1V至+5V的正值來形成，然後汲極電流開始流動。不是除非驅動電壓被增加到+10V或更高否則不形成通道之電晶體，也不是甚至藉由施加負電壓而形成通道和汲極電流流動之電晶體適合電路中所使用的薄膜電晶體。

當溫度從執行脫水作用或除氫作用的加熱溫度減少到室溫之大氣可改變成不同於加熱溫度的氣體大氣之氣體大氣。例如，在氮大氣中執行脫水作用或除氫作用，然後可藉由以高純度氧氣、高純度N₂O氣體、或超乾空氣(具有露點-40℃或更低，-60℃或更低較佳)充填爐來執行冷卻。

薄膜電晶體的電特性係藉由使用在藉由用以執行脫水作用或除氫作用的加熱處理降低膜所含有的濕氣之後，在實質上未含有濕氣之乾燥大氣中(具有露點-40℃或更低，-60℃或更低較佳)慢速冷卻(或冷卻)的氧化物半導體膜來提高，及實現可以大量生產之高性能薄膜電晶體。

在一些像素部包括複數個薄膜電晶體之主動矩陣式顯示裝置中，像素部具有一薄膜電晶體的閘極電極連接到另一薄膜電晶體的源極配線或汲極配線之部位。另一選擇是，在一些驅動器電路包括薄膜電晶體之主動矩陣式顯示裝置中，具有一薄膜電晶體的閘極電極連接到薄膜電晶體的源極配線或汲極配線之部位。

因為薄膜電晶體容易由於靜電等而被破壞，所以用以保護像素部中的薄膜電晶體之保護電路設置在用於閘極線或源極線相同的基板上較佳。保護電路被形成有包括氧化物半導體層之非線性元件較佳。

在本發明的一實施例之半導體裝置中，包括驅動器電路薄膜電晶體之驅動器電路部以及包括像素薄膜電晶體之像素部係形成在一基板上。如此，可降低製造主動矩陣式顯示裝置的成本。

藉由使用經過用以執行脫水作用或除氫作用之熱處理的氧化物半導體層，可製造高度可靠的主動矩陣式顯示裝置，其中具有絕佳電特性之高度可靠的薄膜電晶體充作交換元件。而且，可製造主動矩陣式顯示裝置，其中像素薄膜電晶體和驅動器電路薄膜電晶體係形成在一基板上，及薄膜電晶體具有對應於各自電路的結構。

1‧‧‧基板

2a‧‧‧閘極電極層

2b‧‧‧閘極電極層

2c‧‧‧閘極電極層

2d‧‧‧第一終端

2e‧‧‧電極層

3a‧‧‧閘極電極層

3b‧‧‧閘極電極層

3c‧‧‧電極層

3d‧‧‧閘極電極層

4‧‧‧閘極絕緣層

5a‧‧‧源極電極層

5b‧‧‧汲極電極層

5c‧‧‧電極層

5d‧‧‧源極電極層

5e‧‧‧汲極電極層

6‧‧‧氧化物半導體膜

6a‧‧‧氧化物半導體層

6b‧‧‧氧化物半導體層

6c‧‧‧氧化物半導體層

6d‧‧‧氧化物半導體層

7a‧‧‧氧化物絕緣層

7b‧‧‧氧化物絕緣層

8a‧‧‧通道形成區

8b‧‧‧氧化物半導體層

9a‧‧‧源極電極層

9b‧‧‧汲極電極層

9c‧‧‧連接電極層

9d‧‧‧連接電極層

9e‧‧‧連接電極層

9f‧‧‧連接電極層

9g‧‧‧連接電極層

9h‧‧‧源極配線層

9i‧‧‧連接電極層

10‧‧‧絕緣層

11a‧‧‧高電阻源極區

11b‧‧‧高電阻汲極區

11c‧‧‧第一區

11d‧‧‧第二區

11e‧‧‧第三區

11f‧‧‧第四區

12‧‧‧薄膜電晶體

13‧‧‧薄膜電晶體

14‧‧‧平面化絕緣層

15a‧‧‧像素電極層

15b‧‧‧像素電極層

15c‧‧‧像素電極層

15d‧‧‧導電層(背閘極)

15e‧‧‧導電層

15f‧‧‧導電層

15g‧‧‧像素電極層

16‧‧‧保護層

17‧‧‧玻璃基板

18‧‧‧濾色器層

19‧‧‧相對電極

20‧‧‧保護膜

21‧‧‧液晶層

22a‧‧‧極化板

22b‧‧‧極化板

23a‧‧‧源極電極層

23b‧‧‧汲極電極層

23c‧‧‧連接電極層

23d‧‧‧連接電極層

24a‧‧‧導電層

24b‧‧‧導電層

24c‧‧‧導電層

24d‧‧‧導電層

25‧‧‧薄膜電晶體

26‧‧‧通道形成區

27a‧‧‧高電阻源極區

27b‧‧‧高電阻汲極區

27c‧‧‧第一區

27d‧‧‧第二區

27e‧‧‧第三區

27f‧‧‧第四區

30‧‧‧相對基板

31‧‧‧像素

32‧‧‧電晶體

33‧‧‧液晶元件

34‧‧‧儲存電容器

35‧‧‧配線

36‧‧‧配線

37‧‧‧電容器線

38‧‧‧相對基板

41‧‧‧儲存電容器

42‧‧‧薄膜電晶體

71‧‧‧基板

72‧‧‧像素部

73a‧‧‧信號線驅動器電路

73b‧‧‧信號線驅動器電路

74a‧‧‧掃描線驅動器電路

74b‧‧‧掃描線驅動器電路

75‧‧‧密封劑

76‧‧‧第二基板

77a‧‧‧撓性印刷電路

77b‧‧‧撓性印刷電路

78‧‧‧液晶

79‧‧‧薄膜電晶體

80‧‧‧薄膜電晶體

81‧‧‧儲存電容器

82‧‧‧連接終端電極

83‧‧‧像素電極層

84‧‧‧終端電極

85‧‧‧各向異性導電膜

90‧‧‧基板

91‧‧‧像素部

92‧‧‧第一掃描線驅動器電路

93‧‧‧第二掃描線驅動器電路

94‧‧‧信號線驅動器電路

95‧‧‧時序控制電路

101‧‧‧移位暫存器

102‧‧‧交換電路

102_1‧‧‧交換電路

102_2‧‧‧交換電路

102_N‧‧‧交換電路

103_1‧‧‧薄膜電晶體

103_2‧‧‧薄膜電晶體

103_k‧‧‧薄膜電晶體

104_1‧‧‧配線

104_2‧‧‧配線

104_k‧‧‧配線

105_1‧‧‧配線

105_2‧‧‧配線

105_N‧‧‧配線

110_1‧‧‧脈衝輸出電路

110_2‧‧‧脈衝輸出電路

110_3‧‧‧脈衝輸出電路

110_4‧‧‧脈衝輸出電路

110_5‧‧‧脈衝輸出電路

110_N-1‧‧‧脈衝輸出電路

110_N‧‧‧脈衝輸出電路

111‧‧‧第一配線

112‧‧‧第二配線

113‧‧‧第三配線

114‧‧‧第四配線

115‧‧‧第五配線

121‧‧‧第一輸入終端

122‧‧‧第二輸入終端

123‧‧‧第三輸入終端

124‧‧‧第四輸入終端

125‧‧‧第五輸入終端

126‧‧‧第一輸出終端

127‧‧‧第二輸出終端

128‧‧‧薄膜電晶體

131‧‧‧第一電晶體

132‧‧‧第二電晶體

133‧‧‧第三電晶體

134‧‧‧第四電晶體

135‧‧‧第五電晶體

136‧‧‧第六電晶體

137‧‧‧第七電晶體

138‧‧‧第八電晶體

139‧‧‧第九電晶體

140‧‧‧第十電晶體

141‧‧‧第十一電晶體

142‧‧‧第十二電晶體

143‧‧‧第十三電晶體

151‧‧‧電源線

152‧‧‧電源線

153‧‧‧電源線

161‧‧‧週期

162‧‧‧週期

201‧‧‧相對電極

202‧‧‧電極層

203‧‧‧填料

204‧‧‧球狀粒子

205a‧‧‧黑色區域

205b‧‧‧白色區域

206‧‧‧空腔

602‧‧‧閘極配線

603‧‧‧閘極配線

616‧‧‧配線

618‧‧‧配線

619‧‧‧配線

623‧‧‧接觸孔

624‧‧‧像素電極

626‧‧‧像素電極

627‧‧‧接觸孔

628‧‧‧薄膜電晶體

629‧‧‧薄膜電晶體

640‧‧‧相對電極

641‧‧‧縫隙

651‧‧‧第一液晶元件

652‧‧‧第二液晶元件

690‧‧‧配線

1100‧‧‧行動電話

1101‧‧‧外殼

1102‧‧‧顯示部

1103‧‧‧操作按鈕

1104‧‧‧外部連接埠

1105‧‧‧揚聲器

1106‧‧‧麥克風

1800‧‧‧外殼

1801‧‧‧外殼

1802‧‧‧顯示面板

1803‧‧‧揚聲器

1804‧‧‧麥克風

1805‧‧‧操作鍵

1806‧‧‧定位裝置

1807‧‧‧相機透鏡

1808‧‧‧外部連接終端

1811‧‧‧外部記憶體插槽

圖1A至1E為本發明的一實施例之橫剖面處理圖。

圖2A及2B為本發明的一實施例之橫剖面處理圖。

圖3為習知主動矩陣式液晶顯示裝置的一像素之電路圖。

圖4A至4E為本發明的一實施例之橫剖面處理圖。

圖5A1及5B1為本發明的一實施例之橫剖面圖而圖5A2及5B2為其平面圖。

圖6為本發明的一實施例之橫剖面圖。

圖7A及7B分別為本發明的一實施例之平面圖及橫剖面圖。

圖8A至8E為本發明的一實施例之橫剖面處理圖。

圖9A及9B各個為主動矩陣式液晶顯示裝置的方塊圖。

圖10A為主動矩陣式信號線驅動器電路的組態圖，而圖10B為主動矩陣式信號線驅動器電路的操作之時序圖。

圖11A至11D為移位暫存器的組態之電路圖。

圖12A為移位暫存器的電路圖，而圖12B為移位暫存器的操作之時序圖。

圖13A及13B各個為電子產品圖。

圖14為主動矩陣式液晶顯示裝置圖。

圖15為主動矩陣式液晶顯示裝置圖。

圖16為主動矩陣式液晶顯示裝置圖。

圖17為主動矩陣式液晶顯示裝置圖。

下面，將參考附圖詳細說明本發明的實施例。然而，本發明並不侷限於下面說明，精於本技藝之人士應容易明白，只要不違背本發明的精神和範疇，可以各種方式修改此處所揭示之模式和細節。因此，本發明不被解釋成侷限於實施例的說明。需注意的是，在此說明書的圖式中，相同部位或具有類似功能的部位係以相同參考號碼來表示，及可省略其說明。

(實施例1)

在此實施例中，參考圖1A至1E說明主動矩陣式顯示裝置及其製造方法的一實施例。圖1E圖解具有在一基板上所製造的不同結構之兩薄膜電晶體的橫剖面結構之例子。

圖1E所示之薄膜電晶體12具有底閘極結構的其中之一。另外，薄膜電晶體13具有被稱作底接觸型之底閘極結構的其中之一(亦稱作反向共面型)。

在具有絕緣表面的基板1上，設置在像素中之薄膜電晶體13包括閘極電極層3a、閘極絕緣層4、包括通道形成區之氧化物半導體層8b、源極電極層5a、和汲極電極層5b。此外，設置覆蓋薄膜電晶體13且與氧化物半導體層8b的上表面和側表面接觸之氧化物絕緣層7b。

另外，設置在像素中之薄膜電晶體13被說明作單一閘極薄膜電晶體；然而，視需要可使用包括複數個通道形成區之多閘極薄膜電晶體。

需注意的是，氧化物半導體層8b係形成在源極電極層5a和汲極電極層5b上並且與源極電極層5a和汲極電極層5b局部重疊。氧化物半導體層8b與閘極電極層3a重疊，具有閘極絕緣層4插入在其間。設置在像素中之薄膜電晶體13的通道形成區為氧化物半導體層8b的區域，其係在源極電極層5a的側表面和面向源極電極層5a的側表面之汲極電極層5b的側表面之間，即、與閘極絕緣層4接觸並且與閘極電極層3a重疊之區域。

為了使用透光薄膜電晶體作為薄膜電晶體13來實現具有高孔徑比之液晶顯示裝置，使用透光導電膜形成源極電極層5a和汲極電極層5b。

而且，透光導電膜亦被用於薄膜電晶體13中的閘極電極層3a。在此說明書中，對可見光具有透光特性之膜為具有透射比為75%至100%(含)的厚度之膜。當膜具有導電性時，膜亦被稱作透明導電膜。另一選擇是，可使用對可見光半透明之導電膜。對可見光半透明意謂可見光透射比等於或高於50%及低於75%。

另外，在具有絕緣表面的基板1上，設置在驅動器電路中之薄膜電晶體12包括閘極電極層2a、閘極絕緣層4、氧化物半導體層6a、源極電極層9a、及汲極電極層9b。氧化物半導體層6a包括至少通道形成區8a、高電阻源極區11a、和高電阻汲極區11b。另外，亦設置與通道形成區8a接觸之氧化物絕緣層7a。絕緣層10被設置在源極電極層9a和汲極電極層9b上。

與氧化物絕緣層7b重疊之氧化物半導體層6a中的第一區11c和第二區11d像通道形成區8a一樣在氧過量狀態，及用以降低漏電流和寄生電容。與絕緣層10接觸之氧化物半導體層6a中的第三區11e係設置在通道形成區8a和高電阻源極區11a之間。與絕緣層10接觸之氧化物半導體層6a中的第四區11f係設置在通道形成區8a和高電阻汲極區11b之間。與絕緣層10接觸之氧化物半導體層6a中的第三區11e和第四區11f能夠降低斷開電流。

通常，通道保護薄膜電晶體、源極電極層、和汲極電極層係形成與通道保護層重疊。在此種結構中，需要使通道保護層的寬度變窄，以縮短通道形成區的通道長度L。然而，當源極電極層和汲極電極層設置在具有狹窄寬度的通道保護層上時，源極電極層和汲極電極層會在通道保護層上短路。在此實施例中，可藉由利用充作通道保護層之具有狹窄寬度的氧化物絕緣層7a、源極電極層9a、和汲極電極層9b未彼此重疊之結構來解決上述問題。

需注意的是，在圖1E中，在氧化物絕緣層7a和閘極電極層2a之間與閘極絕緣層夾置在一起的氧化物半導體層6a之區域被稱作通道形成區。因此，薄膜電晶體12的通道長度L等於通道長度方向中之氧化物絕緣層7a的長度。需注意的是，氧化物絕緣層7a在圖1E的橫剖面圖中被圖解成具有梯形形狀，及薄膜電晶體12的通道長度L為梯形的底邊之長度。

下面，將參考圖1A至1E說明在一基板上製造薄膜電晶體12及13之處理。

首先，在導電膜形成在具有絕緣表面的基板1上之後，以第一光致微影步驟形成閘極電極層2a及2b。需注意的是，可利用以噴墨法形成抗蝕遮罩之方法來取代此步驟。當以噴墨法形成抗蝕遮罩時未使用光遮罩，如此可降低製造成本。

作為閘極電極層2a及2b的材料，具有含選自Al、Cr、Ta、Ti、Mo、或W的元素作為其主要成分之金屬、包括上述元素之合金、包括組合這些元素的任一種之合金等。

在使用玻璃基板作為基板1之例子中，在稍後欲執行的熱處理之溫度高的例子中可使用應變點為730℃或更高者。作為玻璃基板，例如使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃等玻璃材料。另一選擇是，可使用結晶玻璃等。

需注意的是，通常藉由含有氧化鋇(BaO)的量比硼酸的量多，可獲得更實用的耐熱性玻璃基板。因此，使用含有BaO的量比B₂O₃的量多之玻璃材料較佳。

另一選擇是，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成的基板作為基板1。

充作基膜之絕緣膜可設置在基板1和閘極電極層2a及2b之間。基膜用以防止雜質元素從基板1擴散，及可使用選自氮化矽膜、氧化矽膜、氧氮化矽膜、和氮氧化矽膜之一膜或堆疊膜來形成。

接著，具有透光特性之導電膜被形成，以覆蓋閘極電極層2a及2b，以及執行第二光致微影步驟來形成閘極電極層3a和閘極電極層3b。在此實施例中，為了降低配線電阻，設置在像素部中之閘極配線係使用與閘極電極層2b相同的金屬導電膜來形成，及具有透光特性之導電膜被使用作為閘極電極層3a的材料，閘極電極層3a與稍後形成的氧化物半導體層重疊，具有閘極絕緣層4插入在其間。

接著，閘極絕緣層4係形成在閘極電極層2a、2b、3a、及3b上。藉由諸如CVD法或濺鍍法等物理蒸氣沈積(PVD)法，閘極絕緣層4可被形成具有單層的氧化矽層、氮化矽層、氮氧化矽層、或氧氮化矽層，或者其疊層。例如，氮氧化矽層係可使用SiH₄、氧、及氮作為沈積氣體，藉由電漿CVD法來形成。閘極絕緣層4的厚度大於或等於100nm和小於或等於500nm。在使用疊層的例子中，例如，具有厚度大於或等於50nm及小於或等於200nm之第一閘極絕緣層以及具有厚度大於或等於5nm及小於或等於300nm之第二閘極絕緣層被堆疊。

在此實施例中，使用氮氧化矽(SiON)(其中氮濃度小於氧濃度)，藉由使用電漿CVD法，閘極絕緣層4被形成具有厚度100nm。

需注意的是，閘極絕緣層4中的氫濃度足夠低到防止氫擴散到形成在其上之氧化物半導體層內較佳。因此，使用可在沈積材料或大氣中包括極低的氫或未包括之狀態中能夠執行的諸如濺鍍法、雷射消融法(亦稱作雷射濺鍍法)、或真空蒸發法等等物理蒸氣沈積(PVD)法較佳。

接著，透光導電膜係形成在閘極絕緣層4上，然後執行第三光致微影步驟，使得源極電極層5a和汲極電極層5b被形成(見圖1A)。作為透光導電膜之材料，可利用例如In-Sn-O為基的金屬氧化物、In-Sn-Zn-O為基的金屬氧化物、In-Al-Zn-O為基的金屬氧化物、Sn-Ga-Zn-O為基的金屬氧化物、Al-Ga-Zn-O為基的金屬氧化物、Sn-Al-Zn-O為基的金屬氧化物、In-Zn-O為基的金屬氧化物、Sn-Zn-O為基的金屬氧化物、Al-Zn-O為基的金屬氧化物、In-O為基的金屬氧化物、Sn-O為基的金屬氧化物、或Zn-O為基的金屬氧化物等透射可見光之導電材料，及在50nm至300nm(含)的範圍中選擇其膜厚度。當利用濺鍍法時，使用含2wt%至10wt%(含)的SiO₂之目標，以及含有抑制結晶的SiOx(x>0)在透光導電膜中，以在稍後步驟中用於脫水作用或除氫作用的熱處理時防止結晶來執行沈積較佳。

接著，藉由第四光致微影步驟選擇性蝕刻閘極絕緣層4，使得到達閘極電極層2b的接觸孔被形成如圖1B所示一般。

具有厚度5nm至200nm(含)、10nm至20nm(含)較佳之氧化物半導體膜係形成在閘極絕緣層4上。當氧化物半導體膜的厚度是50nm或更小時，甚至當執行用於脫水作用或除氫作用的熱處理時，氧化物半導體膜仍可保持在非晶狀態。

下面的膜被用於氧化物半導體膜：In-Ga-Zn-O為基的氧化物半導體膜；In-Sn-Zn-O為基的氧化物半導體膜；In-Al-Zn-O為基的氧化物半導體膜；Sn-Ga-Zn-O為基的氧化物半導體膜；Al-Ga-Zn-O為基的氧化物半導體膜；Sn-Al-Zn-O為基的氧化物半導體膜；In-Zn-O為基的氧化物半導體膜；In-Ga-O為基的氧化物半導體膜；Sn-Zn-O為基的氧化物半導體膜；Al-Zn-O為基的氧化物半導體膜；In-O為基的氧化物半導體膜；Sn-O為基的氧化物半導體膜；及Zn-O為基的氧化物半導體膜。另一選擇是，氧化物半導體膜係可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)及氧的大氣中藉由濺鍍法來形成。

當利用濺鍍法時，使用含2wt%至10wt%(含)的SiO₂之目標，以及含有抑制結晶的SiOx(x>0)在氧化物半導體中，以在稍後步驟中用於脫水作用或除氫作用的熱處理時防止結晶來執行沈積較佳。

在此實施例中，在下列條件下，使用包括In、Ga、及Zn(In：Ga：Zn=1：1：0.5[at%])之氧化物半導體目標來執行膜沈積：基板和目標之間的距離為100mm、壓力為0.6Pa、直流(DC)電源為0.5kW、及大氣為氧(氧的流率為100%)。需注意的是，脈衝式直流電(DC)電源較佳，因為膜形成中所產生的粉末物質(亦稱作粒子)可被降低，及可使膜厚度均勻。在此實施例中，在上述條件下形成具有厚度15nm之In-Ga-Zn-O為基的非單晶膜。

濺鍍法的例子包括RF濺鍍法，其中使用高頻電源作為濺鍍電源；DC濺鍍法；及脈衝是DC濺鍍法，其中以脈衝方式施加偏壓。RF濺鍍法主要用在形成絕緣膜時，及DC濺鍍法主要用在形成金屬導電膜時。

此外，亦具有多源濺鍍設備，其中可設定複數個不同材料的目標。利用多源濺鍍設備，可在同一室中形成不同材料的膜以成堆疊，或者可在同一室中同時藉由複數種材料的放電來形成膜。另外，具有反應性濺鍍法，其中由目標材料所濺鍍的元件與濺鍍大氣反應。

此外，具有濺鍍設備，被設置有磁性系統在室內且被用於磁電管濺鍍；濺鍍設備，被用於使用藉由使用微波所產生的電漿卻不使用輝光放電之ECR濺鍍。

而且，作為藉由濺鍍法之沈積方法，亦具有反應性濺鍍法，其中在沈積期間目標物質和濺鍍氣體成分彼此起化學反應，以形成其薄的化合物膜；偏壓濺鍍法，其中在沈積期間亦施加電壓到基板。

可將這些方法的任一個用於形成氧化物半導體膜。需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，藉由引進氬氣和產生電漿之反向濺鍍來去除閘極絕緣層4的表面上之濕氣、有機物質、灰塵等。反向濺鍍意指在未施加電壓到目標側之下，使用RF電源施加電壓到基板側，使得電漿產生在基板四周以修改表面之方法。需注意的是，可使用氮、氦、氧等來取代氬大氣。可在其他沈積步驟之前執行反向濺鍍，並不侷限於在形成氧化物半導體膜之前的步驟。

需注意的是，在此實施例中，藉由第四光致微影步驟選擇性蝕刻閘極絕緣層，以形成到達閘極電極層2b的接觸孔；然而，本發明並不特別侷限於此。可藉由使用形成在藉由蝕刻氧化物半導體膜所形成的氧化物半導體層上之抗蝕遮罩來形成到達閘極電極層2b的接觸孔；在那時，執行反向濺鍍以去除附著在氧化物半導體層的表面和閘極絕緣層4上之抗蝕劑剩餘物等較佳。

另一選擇是，可執行如下：氧化物半導體膜係形成在閘極絕緣層上，抗蝕遮罩係形成在氧化物半導體膜上，形成到達閘極電極層2b的接觸孔，然後去除抗蝕遮罩，之後在氧化物半導體膜上再次形成抗蝕遮罩，及將氧化物半導體膜選擇性蝕刻成島型氧化物半導體層。

在此實施例中，藉由以第四光致微影步驟選擇性蝕刻閘極絕緣層4來形成到達閘極電極層2b之接觸孔；因此，較佳的是，在形成接觸孔之後，可在鈍氣大氣(氮、或氦、氖、氬等)中執行熱處理(以大於或等於400℃)以去除包含在閘極絕緣層4中的諸如氫和水等雜質之後形成氧化物半導體膜。

然後，藉由第五光致微影步驟將氧化物半導體膜處理成島型氧化物半導體層。用以形成島型氧化物半導體層之抗蝕遮罩係可藉由噴墨法來形成。當以噴墨法來形成抗蝕遮罩時未使用光遮罩，如此能夠降低製造成本。氧化物半導體膜的蝕刻可以是濕蝕刻或者乾蝕刻。

作為乾蝕刻的蝕刻氣體，使用含有氯之氣體較佳(以氯為基的氣體，諸如氯(Cl₂)、氯化硼(BCl₃)、氯化矽(SiCl₄)、或四氯化碳(CCl₄)等)。

另一選擇是，可使用含有氟的氣體(以氟為基的氣體，諸如四氟化碳(CF₄)、氟化硫(SF₆)、氟化氮(NF₃)、或三氟甲烷(CHF₃)等)；溴化氫(HBr)；氧(O₂)；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。

作為乾蝕刻方法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加到線圈形電極之電力量，施加到基板側上之電極的電力量，基板側上的電極之溫度等)。

作為用於濕蝕刻之蝕刻劑，可使用磷酸、醋酸、及硝酸的混合溶液。此外，亦可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。

藉由清洗將濕蝕刻時所使用的蝕刻劑與所蝕刻材料一起被去除。可將包括所去除的材料之蝕刻劑的廢棄液體淨化，及可再使用這些材料。當在蝕刻之後從廢棄液體收集包括在氧化物半導體中之諸如銦等材料且再使用時，可有效使用資源及可降低成本。

為了將膜蝕刻成想要的形狀，可依據材料適當調整蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度等)。

接著，氧化物半導體層經過脫水作用或除氫作用。以400℃或更高及低於700℃、425℃或更高較佳之溫度執行用於脫水作用或除氫作用之第一熱處理。需注意的是，當其溫度高於或等於425℃時，可執行熱處理達一小時或更短，但是當溫度低於425℃時，將熱處理執行一小時以上較佳。

此處，在將基板引進熱處理設備的其中之一的電爐內，以及氧化物半導體層在氮大氣中經過熱處理之後，在未暴露至空氣之下，藉由冷卻氧化物半導體層來防止水和氫再次結合到氧化物半導體層內。在此實施例中，從執行氧化物半導體層的脫水作用或除氫作用之熱溫度到足夠防止水的再次結合之溫度持續不斷使用一爐。尤其是，以 100℃或更多而在氮大氣中執行慢速冷卻，直到溫度變成低於加熱溫度為止。可在稀有氣體大氣(諸如氦、氖、或氬等)中執行脫水作用或除氫作用，並未侷限於氮大氣。

需注意的是，熱處理設備並不侷限於電爐，可包括藉由來自諸如電阻加熱元件等加熱元件的熱傳導或熱輻射來加熱欲處理的物體之裝置。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)等。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱欲處理的物體之設備。GRTA設備為使用高溫氣體之熱處理設備。作為氣體，使用不因為熱處理而與欲處理的物體起反應之鈍氣，諸如氮或諸如氬等稀有氣體等等。

需注意的是，在第一熱處理中，在大氣之氮或諸如氦、氖、或氬等稀有氣體中未含有水、氫、碳氫化合物等較佳。另一選擇是，引進到熱處理設備內之氮或諸如氦、氖、或氬等稀有氣體具有純度6N(99.9999%)或更多，7N(99.99999%)或更多較佳；也就是說，雜質濃度被設定成1ppm或更低，0.1ppm或更低較佳。

依據第一熱處理的條件或者氧化物半導體層的材料，在一些例子中，氧化物半導體層可被結晶成微晶膜或複晶膜。在微晶膜的例子中，較佳的是，結晶成分對整個膜的比例為80%或更多(90%或更多更好)及被充填，使得鄰接微晶粒彼此接觸。依據第一熱處理的條件或者氧化物半導體層的材料，在一些例子中，使整個氧化物半導體層在非晶狀態中。

在第一熱處理之後，氧化物半導體層6a及6b變成氧不足型，以成為低電阻氧化物半導體層(見圖1B)。換言之，第一熱處理之後的氧化物半導體層之載子濃度高於剛沈積之後的氧化物半導體膜之載子濃度；氧化物半導體層6a及6b各個具有載子濃度1×10¹⁸/cm³或更多較佳。

依據第一熱處理的條件或者閘極電極層3a及3b的材料，在一些例子中，閘極電極層3a及3b可被結晶成微晶膜或複晶膜。例如，在使用氧化銦錫的膜作為閘極電極層3a及3b之例子中，藉由以450℃的第一熱處理達一小時來使它們結晶，反之，在使用含氧化矽之氧化銦錫的膜作為閘極電極層3a及3b之例子中，未使它們結晶。

另一選擇是，可在氧化物半導體膜被處理成島型氧化物半導體層之前，在氧化物半導體膜上執行第一熱處理。在那時，在第一熱處理之後，從熱處理設備取出基板及將其經過第五光致微影步驟。由於第一熱處理，所以減少氧化物半導體的蝕刻率。

接著，藉由濺鍍法將氧化物絕緣膜形成在閘極絕緣層4和氧化物半導體層6a及6b上。然後，藉由第六光致微影步驟來形成抗蝕遮罩，及藉由選擇性蝕刻來形成氧化物絕緣層7a及7b。之後，去除抗蝕遮罩(見圖1C)。在此階段，在氧化物半導體層6a及6b中，具有與氧化物絕緣層7a及7b接觸的區域。在這些區域之中，在具有閘極絕緣層4插入其間之下，與氧化物絕緣層7a重疊且亦與閘極電極層2a重疊之區域為通道形成區8a。此外，同樣地也形成與覆蓋氧化物半導體層的周邊部和側表面之氧化物絕緣層7b重疊的第一區11c和第二區11d。藉由第六光致微影步驟，亦形成到達閘極電極層2b的接觸孔以及到達汲極電極層5b的接觸孔。

適當藉由濺鍍法等，可將氧化物絕緣膜形成至少1nm或更多之厚度，濺鍍法為諸如水和氫等雜質未混合到氧化物絕緣膜內之方法。在此實施例中，由濺鍍法形成氧化矽膜作為氧化物絕緣膜。膜形成時之基板溫度可從室溫到300℃(含)，及在此實施例為100℃。可在稀有氣體(典型上為氬)大氣、氧大氣、或包括稀有氣體(典型上為氬)和氧之大氣中，藉由濺鍍法沈積氧化矽膜。而且，可使用氧化矽目標或矽目標作為目標。

例如，藉由使用矽目標，可在氧和稀有氣體的大氣中，藉由濺鍍法形成氧化矽膜。作為被形成與降低電阻的氧化物半導體層6a及6b接觸之氧化物絕緣膜，可使用未包括諸如濕氣、氫離子、及OH^-等雜質並且阻隔這些從外面進入之無機絕緣膜。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。

在此實施例中，藉由使用具有純度6N及電阻率0.01Ωcm之摻雜有圓柱複晶硼的矽目標之脈衝式DC濺鍍法來執行膜沈積，在脈衝式DC濺鍍法中，基板和目標之間的距離(T-S距離)為89mm，壓力為0.4Pa，直流 (DC)電源為6kW，及大氣為氧(氧流率的比例為100%)。其膜厚度為300nm。

接著，在鈍氣大氣或氮大氣中執行第二熱處理(較佳的是，以200℃到400℃(含)的溫度，如、250℃到350℃(含))。例如，在氮大氣中以250℃執行第二熱處理達一小時。在第二熱處理中，與氧化物絕緣層7b重疊之氧化物半導體層6a的端部位以及與氧化物絕緣層7a重疊之氧化物半導體層6a的部分在與氧化物絕緣層接觸的同時被加熱。

根據第二熱處理，在露出未與氧化物絕緣層重疊的氧化物半導體層之部分同時施加熱。當在露出氧化物半導體層6a處於氮大氣或鈍氣大氣中執行熱處理時，可進一步降低露出部分的電阻。另外，與氧化物絕緣層7a及7b接觸之部分被供應有氧(使其在氧過量狀態)，及可具有較高的電阻(變成i型氧化物半導體層)。需注意的是，氧化物絕緣層7a被設置在氧化物半導體層6a的通道形成區上並且與其接觸，及充作通道保護層。

需注意的是，只要在第六光致微影步驟之後，用以執行第二熱處理之時序並不侷限於緊接在第六光致微影步驟之後的時序。

接著，導電膜係形成在閘極絕緣層4、氧化物絕緣層7a及7b、和氧化物半導體層6a上，藉由第七光致微影步驟形成抗蝕遮罩，及選擇性執行蝕刻，使得源極電極層9a和汲極電極層9b被形成(見圖1D)。

此外，如圖1D所示，電連接到閘極電極層2b之連接電極層9c以及電連接到汲極電極層5b之連接電極層9d被形成。藉由濺鍍法、真空蒸發法(如、電子束蒸發法等)、電弧放電離子電鍍法、或噴灑法來形成導電膜。

作為導電膜的材料，可使用選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有這些元素作為成分之合金、含有這些元素組合之合金等。導電膜並不侷限於含有上述元素之單層，亦可以是兩或多層。在此實施例中，堆疊鈦膜(具有厚度100nm)、鋁膜(具有厚度200nm)、和鈦膜(具有厚度100nm)之三層導電膜被形成。可使用氮化鈦膜來取代Ti(鈦)膜。

在第七光致微影步驟中，只有在氧化物半導體層上並且與其接觸之導電膜的部位被去除。如此，當使用作為鹼性蝕刻劑之氨過氧化物混合物(例如，過氧化氫：氨：水=5：2：2的混合溶液)等以只選擇性去除在氧化物半導體層上方並且與其接觸之導電膜的部分時，可選擇性去除金屬導電膜，使得含In-Ga-Zn-O為基的氧化物半導體之氧化物半導體層能夠被留下。

用以形成源極電極層9a和汲極電極層9b之抗蝕遮罩係可藉由噴墨法來形成。當以噴墨法形成抗蝕遮罩時未使用光遮罩，如此能夠降低製造成本。

經由上述步驟，氧化物半導體層6a及6b的電阻被降低，及選擇性使電阻被降低之區域的部分變成在氧過量狀態。結果，與氧化物絕緣層7a接觸之通道形成區8a變成 i型，與氧化物絕緣層7b接觸之氧化物半導體層6a的第一區11c和第二區11d變成i型，及與源極電極層9a重疊之高電阻源極區11a以及與汲極電極層9b重疊之高電阻汲極區11b以自我對準方式來形成。

需注意的是，形成高電阻源極區11a和高電阻汲極區11b之區域依據氧化物半導體層的厚度而有所不同。在氧化物半導體層的厚度為15nm或更少之例子中，例如，與源極電極層、汲極電極層、或導電層重疊之部分變成n型(n^-型)區。在氧化物半導體層的厚度為30nm至50nm之例子中，例如，在一些例子中，於與源極電極層、汲極電極層、或導電層重疊之部分中，在源極電極層、汲極電極層、或導電層附近形成n型區，而在n型區下方形成i型區。

此外，形成高電阻汲極區11b(或高電阻源極區11a)，藉以當驅動器電路被形成時可增加可靠度。尤其是，藉由形成高電阻汲極區11b，經由高電阻汲極區11b，可從汲極電極層到通道形成區逐漸改變導電性。因此，在使用連接到用以供應高電源電位VDD之配線的汲極電極層操作薄膜電晶體之例子中，高電阻汲極區(或高電阻源極區)充作緩衝器，及即使高電場施加在閘極電極層和汲極電極層之間，仍未局部高電場，使得可提高電晶體的耐壓。

另外，藉由形成高電阻汲極區11b(或高電阻源極區11a)，當形成驅動器電路時可在通道形成區8a中降低漏電流。

接著，絕緣層10係形成在氧化物絕緣層7a及7b、源極電極層9a、汲極電極層9b、連接電極層9c、及連接電極層9d上(見圖1E)。作為絕緣層10，使用氮化矽膜、氧氮化矽膜、氮化鋁膜等。在此實施例中，藉由RF濺鍍法，使用氮化矽膜形成絕緣層10。

經由上述處理，可在一基板上製造兩種薄膜電晶體：通道保護薄膜電晶體12和底接觸薄膜電晶體13。

在通道保護薄膜電晶體12中，使氧化物絕緣層7a的寬度變窄，使得通道長度L可縮短至0.1μm至2μm(含)，藉以可達成具有高操作率之薄膜電晶體。在底接觸薄膜電晶體13中，通道長度長於通道保護薄膜電晶體12的通道長度，藉以達成具有較少斷開電流之薄膜電晶體。另外，除了連接電極層9d之外，底接觸薄膜電晶體13係由具有透光特性之材料所構成。

在製造主動矩陣式顯示裝置的例子中，在一些例子中，將複數個薄膜電晶體設置在一像素中。例如，除了像素選擇薄膜電晶體之外還設置另一薄膜電晶體，其電連接到像素選擇薄膜電晶體和連接到像素電極或儲存電容器。此種薄膜電晶體可具有通道長度L 55μm和通道寬度W 20μm，而像素選擇薄膜電晶體可具有通道長度L 25μm和通道寬度W 60μm。在通道長度方向中源極電極層與閘極電極層重疊之寬度為5μm，及在通道長度方向中汲極電極層與閘極電極層重疊之寬度為5μm。底接觸薄膜電晶體之薄膜電晶體13的結構可被用於薄膜電晶體二者。

在將複數個薄膜電晶體設置在一像素之例子中，設置電連接到連接到像素的薄膜電晶體之源極電極層的電源供應線，其與閘極配線相交，及可使用與包括金屬導電膜之連接電極層9c相同的材料和步驟來形成。另一選擇是，電源供應線與源極配線相交，及可使用與閘極電極層2b相同的材料和步驟來形成。

另外，在驅動器電路形成在同一基板之例子中，例如，可使用通道保護薄膜電晶體12，其中通道長度L為2μm和通道寬度W為50μm。在通道長度方向中之第三區11e和第四區11f的寬度各個可以是2μm。在通道長度方向中源極電極層與閘極電極層重疊之寬度可以是2μm，及在通道長度方向中汲極電極層與閘極電極層重疊之寬度可以是2μm。

此實施例中之複數種電路、驅動器電路、和像素部係形成在一基板上，及根據驅動器電路和像素部的各自特性而使用通道保護薄膜電晶體12或者底接觸薄膜電晶體13，藉以達成最佳化。

經由上述步驟，完成主動矩陣式電路。下面，參考圖2A及2B說明使用主動矩陣式電路之液晶顯示裝置的製造方法。

首先，將平面化絕緣層14形成在形成於被製造成圖1E的狀態之基板上的氮化矽膜之絕緣層10上。平面化絕緣層14被設置，以使液晶層的厚度均勻，以均勻執行液晶顯示，及不需要設置在驅動器電路中。在此實施例中，平面化絕緣層並未設置在驅動器電路部，如圖2A所示。

然而，在使用旋轉塗佈法將平面化絕緣層形成在基板的整個表面上之例子中，驅動器電路部中的平面化絕緣層需要稍後使用諸如光致微影法等方法藉由圖案化來蝕刻。因此，在此種例子中，為了簡化處理可留下驅動器電路部中之平面化絕緣層。

另一方面，若在處理上不足的圖案化未使產量降低，雖然在圖案化平面化絕緣層時不需要高度準確性，但是稍後形成的透光導電材料可被使用作為驅動器電路部中之薄膜電晶體的背閘極。

在本發明的一實施例中，雖然薄膜電晶體的部分或者像素區中的配線係由具有透光特性的材料所形成，但是為了享有最大利益，盡可能使稍後形成的像素電極層之面積變大較佳。換言之，像素電極層係設置在薄膜電晶體和配線上。

然而，在此種結構中，薄膜電晶體和像素電極層之間或者配線和像素電極層之間的寄生電容變成問題。因此，必須注意選擇材料的選擇和平面化絕緣層的厚度。換言之，較佳的是，平面化絕緣層盡可能厚，及其相對介電常數盡可能小。

作為用以形成平面化絕緣層的材料，例如，可使用具有耐熱性的有機材料，諸如丙烯酸樹脂、聚醯亞胺、苯環丁烯樹脂、聚醯胺、或環氧樹脂等。除了此種有機材料之外，還可以使用低介電常數材料(低k材料)、矽氧烷為基的樹脂、PSG(磷矽酸鹽)、BPSG(硼磷矽酸鹽)等。平面化絕緣層係可藉由堆疊複數個由這些材料所形成之絕緣膜來形成。

需注意的是，矽氧烷樹脂對應於包括使用矽氧烷為基的樹脂作為起始材料所形成的Si-O-Si鍵之樹脂。矽氧烷為基的樹脂可包括有機基(如、烷基或芳香基)或者氟基作為取代基。此外，有機基可包括氟基。

並未特別限制形成平面化絕緣層14之方法。可依據材料，藉由諸如濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、或微滴排放法(如、噴墨法、絲網印刷、或膠版印刷)等沈積法，或者諸如刮刀、滾輪塗佈機、簾幕式塗佈機、或刀式塗佈機等工具來形成平面化絕緣層14。

平面化絕緣層14的厚度為500nm至20μm(含)較佳。在此實施例中，光敏丙烯酸被用於形成具有厚度5μm之平面化絕緣層14。執行第八光致微影步驟，及藉由蝕刻平面化絕緣層14、氧化物絕緣層7b、及絕緣層10來形成到達源極電極層5a之接觸孔。

接著，形成具有透光特性之導電膜，執行第九光致微影步驟以形成抗蝕遮罩，藉由蝕刻去除不必要的部分，及將像素電極層15a、另一像素電極層15b、及鄰接於包括像素電極層15b之像素的像素之像素電極層15c形成在平面化絕緣層14上。另外，導電層15d係形成在絕緣層10 上其為驅動器電路部中的薄膜電晶體之背閘極。如圖2A所示，使像素電極層15b及15c在金屬配線的閘極電極層2b上分開。如此，可利用進入顯示部的光來顯示，阻隔盡可能小。

藉由設置導電層15d以與氧化物半導體層的通道形成區8a重疊，可提高薄膜電晶體的可靠度。通常，偏壓溫度應力測試(下面稱作BT測試)被執行以檢驗薄膜電晶體的可靠度。在BT測試前後之間的臨界電壓之位移小的薄膜電晶體具有較高可靠度。藉由使用具有上述結構的薄膜電晶體，與其他薄膜電晶體比較，可降低BT測試前後之薄膜電晶體的臨界電壓位移量。需注意的是，導電層15d的電位可與閘極電極層2a的電位相同或不同。導電層15d可充作第二閘極電極層。

例如，導電層15d的電位可以是GND或0V，或者導電層15d可在浮動狀態。另外，在薄膜電晶體的臨界電壓在基板之間或者在一基板中是不同的之例子中，可藉由控制此導電層15d的電位來調整臨界電壓。

之後，使用聚醯亞胺形成充作對準膜之保護層16。如此，完成顯示裝置的主動矩陣式側上之基板。在此說明書中，為了方便，將此種基板稱作主動矩陣式基板。

在製造主動矩陣式液晶顯示裝置的例子中，利用插入在期間的液晶層，將主動矩陣式基板和被設置有相對電極之相對基板彼此接合。需注意的是，電連接到設置在相對基板上之相對電極的共同電極被設置在主動矩陣式基板上，及設置電連接到共同電極之終端。設置此終端，使得共同電極被固定至預定電位，諸如GND或0V等。

下面，說明製造相對基板30之方法。濾色器層18係形成在玻璃基板17上。雖然濾色器係根據各別像素來著色，但是此處，濾色器被圖示成一濾色器層。作為玻璃基板17，可從是於用在主動矩陣式基板的基板1之上述基板的任一個選擇基板。另外，以透光導電材料形成相對電極19，及充作對準膜之保護膜20係使用聚醯亞胺來形成。

以此方式，獲得相對基板30。然後在主動矩陣式基板的保護層16和相對基板30的保護層20之各個表面上執行摩擦處理，使得液晶被對準。然後，以插入在其間的包括液晶材料之液晶層21將基板彼此裝附。

在裝附時，藉由使用密封劑(未圖示)，以間隔物(未圖示)將基板1和相對基板30彼此裝附，間隔物調整液晶顯示裝置和插入在其間之液晶層21的單元間隙。可在降壓之下執行裝附步驟。

作為密封劑，典型上使用可見光可熟化、紫外線可熟化、或加熱可熟化樹脂較佳。尤其是，可使用丙烯酸樹脂、環氧樹脂、胺樹脂等。另外，光聚合引發劑(典型上，紫外光聚合引發劑)、熱固劑、填料、或耦合劑可包括在密封劑中。

液晶層21係藉由以液晶材料充填空間所形成。作為形成液晶層21之方法，可使用調合器法(水滴法)，其中在裝附基板1至相對基板30之前滴下液晶；或者可使用注射法，其中在裝附基板1至相對基板30之後藉由使用毛細管現象來注射液晶。

並未特別限制液晶材料的種類，可使用各種材料。若使用展現藍相之材料作為液晶材料，則不需要執行對準處理。

此說明書中的透射式液晶顯示裝置係可藉由設置極化板22a在基板1的外側上以及設置極化板22b在相對基板30的外側上來製造(見圖2B)。

雖然未圖示在此實施例，但是可適當設置黑色矩陣(阻光層)、諸如極化構件等光學構件(光學基板)、減速度構件、或逆反射構件等。例如，藉由使用極化基板和減速度基板可利用圓形極化。此外，可使用背光、側光等作為光源。

在主動矩陣式液晶顯示裝置中，驅動以矩陣形式排列的像素電極，以在螢幕上形成顯示圖案。將電壓施加在選定像素電極和對應於像素電極的相對電極之間，使得能夠光學調整設置在像素電極和相對電極之間的液晶層，及此光學調整被觀察者辨識作顯示圖案。

在顯示移動影像中，液晶顯示裝置具有液晶分子本身的長回應時間產生移動影像的殘像或模糊之問題。為了改良液晶顯示裝置的移動影像特性，利用被稱作黑色插入之驅動方法，其中在每隔一圖框週期將黑色顯示於整個螢幕上。

另外，具有所謂的雙圖框率驅動之另一驅動技術。在雙圖框率驅動中，垂直同步化頻率被設定為一般垂直同步化頻率的1.5倍或更多，2倍或更多較佳，藉以增加回應速度，及為已在每一圖框中被分割之每一複數欄位選擇欲寫入的灰階。

而且，作為改良液晶顯示裝置的移動影像特性之技術，具有另一驅動技術，其中使用包括複數個LED(發光二極體)光源或複數個EL光源之表面光源作為背光，及包括在表面光源中之各個光源被獨立驅動，以在一圖框週期中執行間歇性發光。作為表面光源，可使用三或多種LED及可使用發出白光之LED。因為可獨立控制複數個LED，所以LED的光發射時序可與光學調整液晶層之時序同步化。根據此驅動法，可局部關掉LED；因此，可獲得降低電力消耗之效果，尤其是在顯示具有顯示黑色之大部分的影像之例子中。

藉由組合這些驅動法，與習知液晶顯示裝置比較，可改良諸如移動影像特性等液晶顯示裝置的顯示特性。

此外，此實施例所說明的薄膜電晶體可應用到電子紙。電子紙亦被稱作電泳顯示裝置(電泳顯示器)及具有幾項優點，因為其具有與一般紙張相同的可閱讀位準、其具有比其他顯示裝置低的電力消耗、及其可被設定成具有薄且輕的形式。

電泳顯示器可具有各種模式。電泳顯示器包含複數個微型膠囊在溶劑或溶質中，各個微型膠囊含有帶正電的第一粒子和含有帶負電的第二粒子。藉由施加電場到微型膠囊，微型膠囊中的粒子以相反方向彼此移動，及只顯示聚集在一側上之粒子的顏色。需注意的是，第一粒子和第二粒子各個含有色素並且沒有電場不移動。而且，第一粒子和第二粒子具有不同顏色(可以是無色的)。

如此，電泳顯示器為利用具有高介電常數的物質移動到高電場區之所謂的介電泳動效應之顯示器。

微型膠囊分散在溶劑中之溶液被稱作電子墨水，及此電子墨水可被印刷在玻璃表面、塑膠、布料、紙張等上。而且，藉由使用具有色素的濾色器或粒子，亦可達成彩色顯示。

此外，若複數個上述微型膠囊被適當排列在主動矩陣式基板上以插入在兩電極之間，則可完成主動矩陣式顯示裝置，及可藉由施加電場到微型膠囊來執行顯示。作為主動矩陣式基板，例如，可使用包括此實施例所說明的薄膜電晶體電路之主動矩陣式基板。

需注意的是，微型膠囊中的第一粒子和第二粒子各個係可由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、及磁泳材料的單一材料，或者這些的任一種之合成材料來形成。

圖17為使用此實施例中的薄膜電晶體之主動矩陣式電子紙圖。半導體裝置中所使用之薄膜電晶體13為包括氧化物半導體層之高度可靠的薄膜電晶體，其係可以類似於此實施例所說明的薄膜電晶體之方式來製造。此外，亦可使用其他實施例所說明的薄膜電晶體。需注意的是，在圖17中，除非特別說明，否則以相同參考號碼指示與圖1A至1E或圖2A及2B的部位相同者。

圖17中的電子紙為使用扭轉球顯示系統之顯示裝置的例子。扭轉球顯示系統意指各個以黑和白著色之球狀粒子排列在用於顯示元件之電極層的第一電極層和第二電極層之間，及第一電極層和第二電極層之間產生電位差，以控制球狀粒子的定向，以執行顯示之方法。

薄膜電晶體13為底閘極薄膜電晶體，及被覆蓋有與半導體層接觸之氧化物絕緣層7b。在形成於平面化絕緣層14中之開口中，薄膜電晶體13的源極或汲極電極層係與主動矩陣式基板的像素電極層15g接觸並且電連接。各個具有黑色區域205a、白色區域205b、及充填有液體在黑色區域205a和白色區域205b四周的空腔206之球狀粒子204被設置在主動矩陣式基板的像素電極層15g和相對基板201上的電極層202之間。球狀粒子204四周的空間被充填有諸如樹脂等填料203。基板201上之電極層202電連接到形成於與薄膜電晶體13相同的基板上之共同電位線。使用共同連接線，藉以第二電極層202和共同電位線可經由排列在一對基板之間的導電粒子彼此電連接。

另外，亦可使用電泳元件來取代扭轉球。使用具有直徑約10至200μm的微型膠囊，其中封裝有透明液體、帶正電白色微粒子和帶負電黑色微粒子。在設置於第一電極層和第二電極層之間的微型膠囊中，當由第一電極層和第二電極層施加電場時，白色微粒子和黑色微粒子移動到對側，使得能夠顯示白色和黑色。利用此原理的顯示元件是電泳顯示元件，及一般被稱作電子紙。電泳顯示元件具有比液晶顯示元件高的反射比，如此，不需要輔助光，電力消耗低，及甚至在模糊環境中仍可辨識顯示部。而且，甚至當未供應電力到顯示部時，曾經顯示的影像仍可被保留。

經由上述步驟，可製造高度可靠的電子紙作為半導體裝置。

如上述，製造具有使用氧化物半導體之薄膜電晶體的各種液晶顯示裝置能夠降低製造成本。尤其是，使用上述方法，將氧化物絕緣膜形成與氧化物半導體層接觸，藉以可製造和設置具有穩定電特性之薄膜電晶體。因此，可設置包括具有令人滿意的電特性之高度可靠的薄膜電晶體之半導體裝置。

尤其是，薄膜電晶體13的半導體層中之通道形成區為高電阻區；如此可使薄膜電晶體的電特性穩定，並且可防止斷開電流的增加。因此，可設置包括具有令人滿意的電特性之高度可靠的薄膜電晶體之半導體裝置。

因為薄膜電晶體容易由於靜電等而破壞，所以將保護電路設置在與像素部或驅動器電路相同的基板上較佳。以包括氧化物半導體層的非線性元件形成保護電路較佳。

例如，保護電路係設置在像素部和掃描線輸入終端之間以及像素部和信號線輸入終端之間。在此實施例中，複數個保護電路被設置，使得當由於靜電等的湧浪電壓施加到掃描線、信號線、或電容器匯流排線時不破壞像素電晶體等。

因此，保護電路被形成，以當施加湧浪電壓時，釋放電荷到共同配線。另外，保護電路包括排列成平行於掃描線之非線性元件。非線性元件包括諸如二極體等兩終端元件或者諸如電晶體等三終端元件。例如，亦可經由與像素部中的薄膜電晶體13之步驟相同的步驟來形成非線性元件，及可藉由連接閘極終端到非線性元件的汲極終端，而使其具有與二極體相同的特性。

可與其他實施例所說明的結構適當組合來實施此實施例。

(實施例2)

在此實施例中，說明利用本發明的薄膜電晶體所使用之配線層，將透明儲存電容器形成在主動矩陣式液晶顯示裝置中之例子。

圖3為一般主動矩陣式液晶顯示裝置中之像素31的電路圖。此處，配線36為被稱作閘極線、列線、或掃描線之配線，及被用於在像素中交換選擇電晶體32。配線35為被稱作源極線、行線、或資料線之配線，及被用於傳輸資料到像素。

當信號傳輸到配線36時打開像素中的電晶體32，及在未傳輸信號之下關掉。在電晶體32是在開的狀態的同時，電流流經電晶體32的源極和汲極，反之在關的狀態中，電流流動被阻隔。藉由使用此特性，當在電晶體32是在開的狀態中信號傳輸到配線35時，信號經由電晶體32傳遞，及儲存在液晶元件33中。液晶元件33為一種電容器，及透射比隨儲存在相對基板38和液晶元件33之間的電荷所產生之電壓而改變。當電晶體32在上述條件中被關掉時，液晶元件33的電壓保持幾乎恆定。

較佳的是，當電晶體32是在關掉狀態中時，儲存在液晶元件中之電荷保持恆定；然而，由於液晶材料或電晶體所導致之漏電流，電荷實際上隨著時間而減少。此電荷的減少導致顯示的閃爍等。因此，在實際的主動矩陣式液晶顯示裝置中，儲存電容器34被設置，以盡可能降低由於電荷減少所導致的不利作用。

儲存電容器34為電容器，其中終端的其中之一被設計成連接到電容器線37，以保持在恆定電位。雖然圖3圖解配置成平行於配線35之電容器線37，但是電容器37可被配置成平行於配線36，或可使用另一行的像素之閘極線。

習知上，金屬材料被用於儲存電容器34，如此導致孔徑比降低。同時，雖然具有儲存電容器試圖使用透光導電材料來形成，但是在習知主動矩陣式液晶顯示裝置中，為了形成兩或多個透光導電層，額外需要堆疊層、光致微影、和蝕刻的步驟，如此導致生產率降低。

另一方面，在本發明的實施例中，透光導電材料被用於除了像素電極層之外的至少兩層。如此，藉由使用此種透光導電材料來形成儲存電容器，可在不需要額外步驟之下獲得透光儲存電容器。下面，參考圖4A至4E說明包括透光儲存電容器之主動矩陣式液晶顯示裝置的製造步驟。除了儲存電容器的形成之外，製造方法幾乎與實施例1相同；如此，省略材料、處理方法等的詳細說明。此外，以相同參考號碼指示與圖1A至1E的部位相同者。就此種部位而言，可參考實施例1。而且，一些配線、接觸孔等的形成處理並未經由圖4A至4E來圖示；然而，可假設成以類似於實施例1及圖1A至1E的方式之方式來形成。

首先，以類似於實施例1的方式之方式，金屬導電膜係形成在具有絕緣表面之基板1上，然後，由第一光致微影步驟形成用於主動矩陣式驅動器電路之薄膜電晶體的閘極電極層2a。

接著，透光導電膜被形成以覆蓋閘極電極層2a，然後由第二光致微影步驟形成用於主動矩陣式像素之薄膜電晶體的閘極電極層3d，以及為儲存電容器之電極的其中之一的電極層3c。

接著，閘極絕緣層4係形成在閘極電極層2a及3d和電極層3c上。透光導電膜係形成在閘極絕緣層4上，然後藉由執行第三光致微影步驟，形成像素薄膜電晶體的源極電極層5d和汲極電極層5e，以及為儲存電容器之電極的其中另一個的電極層5c(見圖4A)。

經由上述步驟，形成包括電極層3c和電極層5c之電容器。此電容器的介電為被使用作為薄膜電晶體的閘極絕緣體之閘極絕緣層4。薄膜電晶體的較佳閘極絕緣體通常具有高介電常數和小厚度，其幾乎對應於儲存電容器的介電之效果。無須說，較佳的是，儲存電容器具有盡可能小的漏電流；如此，閘極絕緣體需要具有適於儲存電容器的效果之厚度和材料。

接著，藉由執行第四光致微影步驟，閘極絕緣層4被選擇性蝕刻，使得接觸孔(如、圖1B所示之到達閘極電極層2b之接觸孔)被形成。然而，此步驟並未圖示在圖4A至4E的任一個。

接著，在閘極絕緣層4上，將氧化物半導體層形成從5nm至200nm(含)的厚度，從10nm至20nm(含)較佳。在氧化物半導體膜的厚度為50nm或更小之例子中，即使稍後執行用於脫水作用或除氫作用的熱處理，氧化物半導體膜仍可保持非晶結構。

接著，如圖4B所示，藉由執行第五光致微影步驟，將氧化物半導體膜處理成島型氧化物半導體層6a和島型氧化物半導體層6c。氧化物半導體膜的蝕刻可以是濕蝕刻或乾蝕刻。然後，執行氧化物半導體層的脫水作用或除氫作用，如實施例1所說明一般。

接著，在閘極絕緣層4、氧化物半導體層6a及6c、源極及汲極電極層5d及5e、和儲存電容器的另一電極之電極層5c上，藉由濺鍍法形成氧化物絕緣膜。之後，執行第六光致微影步驟，形成抗蝕遮罩，及執行選擇性蝕刻，使得氧化物絕緣層7a及7b被形成，然後去除抗蝕遮罩(見圖4C)。

接著，金屬導電膜係形成在閘極絕緣層4、氧化物絕緣層7a及7b、和氧化物半導體層上。然後，藉由執行第七光致微影步驟，去除抗蝕遮罩，及執行選擇性蝕刻，使得源極電極層9a和汲極電極層9b被形成(見圖4D)。此外，如圖4D所示，形成電連接到電極層5c之連接電極層9g、電連接到像素薄膜電晶體的源極電極層5d之連接電極層9f、及電連接到像素薄膜電晶體的汲極電極層5e之連接電極層9e。

接著，絕緣層10係形成在氧化物絕緣層7a及7b、源極電極層9a、汲極電極層9b、和連接電極層9e、9f、及9g上(見圖4E)。

經由上述步驟，在一基板上，可製造用於驅動器電路的通道保護薄膜電晶體12、用於像素的底接觸薄膜電晶體42、和用於像素的儲存電容器41。

在上述步驟中連接到像素薄膜電晶體的汲極電極層之連接電極層9e的設置不同於圖1A至1E所示之薄膜電晶體的結構。然而，此差異不會增加步驟數目。在此實施例中，連接電極層9e被設置用於與儲存電容器連接。下面進行詳細說明。

在圖4E中，雖然連接電極層9g被圖解成佔據儲存電容器41中的大區域，但是需要連接電極層9g的部位僅是有限的區域。如此，可使用透光材料形成儲存電容器的大部分。

在此實施例所製造的儲存電容器中，從形成像素薄膜電晶體之閘極電極層3d的層形成電容器之電極的其中之一的電極層3c，及從形成電連接到像素薄膜電晶體的汲極之連接電極層9e的層形成電連接到電容器之另一電極的電極層5c之連接電極層9g。如圖1A至1E一般明顯地，閘極電極層3b(係從與圖4A至4E中的閘極電極層3d相同之層所形成)連接到金屬材料的閘極電極層2b(閘極配線層)。因此，例如，閘極電極層3d可連接到從與圖1A至1E中的閘極電極層2b(閘極配線層)相同之層所形成的配線層，使得圖3的電容器線37被形成。在此例中，電容器線被設置成平行於配線36，此不同於圖3的組態。需注意的是，在此例中，並不需要設置連接到像素薄膜電晶體的汲極電極層之連接電極層9e。

從與連接到像素薄膜電晶體的源極之連接電極層9f相同的層形成連接到電極層5c之連接電極層9g。連接電極層9f為圖3所示之配線35；如此，連接電極層9g可被設置成平行於類似於電容器線37之配線35。在此例中，電容器的另一電極之電極層5c需要被連接到薄膜電晶體的汲極電極層5e。明顯地，電極層3c和汲極電極5e之間的連接容易被達成，藉此，經由金屬閘極電極層2b，從與連接電極層9e相同的層所形成並且被圖解作圖1D及 1E中的連接電極層9c之配線係連接到從與電極層3c相同的層所形成之閘極電極層3b。

進一步說明包括上述儲存電容器的主動矩陣式液晶顯示裝置。此處，亦圖解配線交點和電容器部(儲存電容器)。圖6為在實施例1中形成平面化絕緣層之前的狀態之基板的橫剖面圖。以相同參考號碼指示與圖1A至1E和圖2A及2B的部位相同者。

在圖6中，像素薄膜電晶體為底接觸薄膜電晶體13。如圖6所示，在像素部中，藉由使用電極層3c和電極層5c形成儲存電容器。圖6之儲存電容器包括閘極絕緣層4作為介電。

而且，如圖6所示，配線交點具有閘極絕緣層4和氧化物絕緣層7b堆疊在閘極配線層2c和源極配線層9h之間以降低寄生電容的結構。需注意的是，雖然圖6例示閘極配線層2c為金屬導電膜，但是在配線電阻不產生任何問題之例子中，或者在使用具有足夠低的薄片電阻(如銀奈米線)之材料的例子中，閘極配線層2c可以使用來自形成薄膜電晶體13的閘極電極層3a之透光導電膜來形成。

接著，參考圖14、圖15、及圖16說明包括上述薄膜電晶體之VA(垂直對準)型液晶顯示裝置，其不同於實施例1。

圖14圖示VA型液晶顯示面板的像素結構。圖15圖示相對電極的結構。圖16為一像素的電路圖。下面參考這些圖示進行說明。

在此像素結構中，複數個像素電極包括在一像素中，及薄膜電晶體連接到像素電極的每一個。各個薄膜電晶體係由不同的閘極信號來驅動。也就是說，施加到多域像素中之個別像素電極的信號被彼此獨立控制。

薄膜電晶體628及629二者連接到配線690及配線616。經由接觸孔623中的配線618，將像素電極624連接到薄膜電晶體628。在接觸孔627中，像素電極626經由配線619連接到薄膜電晶體629。薄膜電晶體628的閘極配線602和薄膜電晶體629的閘極配線603被分開，使得可指定不同的閘極信號。另一方面，充作資料線的配線616被共同用於薄膜電晶體628及629。另外，用於此實施例所說明的儲存電容器之配線可被設置成平行於像素電極。就薄膜電晶體628及629而言，除了此實施例所說明的薄膜電晶體之外，可適當使用其他實施例所說明之電晶體的任一個。

像素電極624及626具有不同的形狀，且以縫隙分開。像素電極626圍繞具有V形的像素電極624。由薄膜電晶體628及629使電壓施加的時序在像素電極624及626之間改變，以控制液晶的定向。圖16圖解此像素結構的等效電路。薄膜電晶體628連接到閘極配線602，及薄膜電晶體629連接到閘極配線603。當不同的閘極信號被供應到閘極配線602及603時，薄膜電晶體628及629的操作時序可改變。

圖15圖解相對基板側的結構。相對基板被設置有濾色器層和相對電極層，如實施例1和圖2B所說明和圖解一般。需注意的是，平面化膜被形成在濾色器層和相對電極之間以防止液晶的對準失序較佳。縫隙641被形成在被共同用於圖15的不同相素之間之相對電極640中。縫隙641和像素電極624及626的側邊上之縫隙以嚙合方式被交替排列；如此，有效產生斜電場，及可控制液晶的對準。因此，對準液晶的方向可依據位置而改變，及可增加視角。

第一液晶元件651係藉由重疊像素電極624、液晶層、及相對電極640所形成。此外，液晶元件652係藉由重疊第二像素電極626、液晶層、及相對電極640所形成。這是多域結構，其中第一液晶元件651和第二液晶元件652包括在一像素中。

(實施例3)

在此實施例中，在圖7A及7B中，將說明主動矩陣式液晶顯示面板的外部圖和橫剖面圖。圖7A為以密封劑將液晶密封在設置有包括薄膜電晶體的主動矩陣式電路之第一基板和第二基板(相對基板)之間的面板之平面圖。圖7B為沿著圖7A的線H-I所取之橫剖面圖，其包括圖2B所示之結構。

密封劑75被設置成設置在第一基板71上之圍繞像素部72、信號線驅動器電路73a及73b、及掃描線驅動器電路74a及74b。此外，第二基板76被設置在像素部72、信號線驅動器電路73a及73b、及掃描線驅動器電路74a及74b上。如此，除了液晶78之外，藉由第一基板71、密封劑75、和第二基板76，將像素部72、信號線驅動器電路73a及73b、及掃描線驅動器電路74a及74b密封。較佳的是，以此方式，利用以保護膜(諸如裝附膜或紫外線可熟化樹脂膜)或者具有高氣密性及低除氣之覆蓋材料封裝(密封)面板，使得面板不暴露至外面空氣。

形成在第一基板71上之像素部72、信號線驅動器電路73a及73b、及掃描線驅動器電路74a及74b各個包括複數個薄膜電晶體。在圖7B中，將包括在像素部72中之薄膜電晶體80以及包括在信號線驅動器電路73a中之薄膜電晶體79圖解作為例子。此外，儲存電容器81亦圖解在像素部72中。實施例1或2所說明之薄膜電晶體和儲存電容器可被用於薄膜電晶體79及80和儲存電容器81。同樣地，此處薄膜電晶體的各個結構可參考實施例1或2的說明。

各種信號和電位從FPC 77a及77b供應到信號線驅動器電路73a及73b、掃描線驅動器電路74a及74b、或像素部72。

連接終端電極82係由形成像素電極層83的相同導電膜所形成，及終端電極84係由形成薄膜電晶體79的源極和汲極電極層之相同導電膜所形成。

連接終端電極82透過各向異性導電膜85電連接到包括在FPC 77a中的終端。

作為信號線驅動器電路73a及73b和掃描線驅動器電路74a及74b，可在分開備製的基板上，使用單晶半導體膜或複晶半導體膜形成或安裝驅動器電路。另一選擇是，只有信號線驅動器電路或其部分，或者只有掃描線驅動器電路或其部分可被分開形成和安裝。此實施例並不侷限於圖7A及7B所示之結構。

圖5A1及5A2、和5B1及5B2圖解上述主動矩陣式液晶裝置中的終端部之結構的例子。需注意的是，在圖5A1及5A2、和5B1及5B2中，與圖1A至1E、圖2A及2B、和圖6共同的組件維持相同參考號碼。

圖5A1及5A2分別為閘極配線的終端部之橫剖面圖和俯視圖。圖5A1為沿著圖5A2的線C1-C2所取之橫剖面圖。在圖5A1中，形成在絕緣層10和保護層16的堆疊上之導電層15e為充作輸入終端之連接用的終端電極。而且，在圖5A1的終端部中，由與閘極配線層2c相同的材料所形成之第一終端2d和由與源極配線層9h相同的材料所形成之連接電極層9i彼此重疊，具有閘極絕緣層4插入在其間，及經由導電層15e彼此電連接。導電層15e係可在與像素電極層15a相同的步驟中使用相同的透光材料來形成。

圖5B1及5B2分別為源極配線終端部的橫剖面圖和俯視圖。圖5B1為沿著圖5B2的線C3-C4所取之橫剖面圖。在圖5B1中，形成在絕緣層10和保護層16的堆疊上之導電層15f為充作輸入終端之連接用的終端電極。在圖5B1的終端部中，由與閘極配線層2c相同的材料所形成之電極層2e與第二終端9j重疊，第二終端9j電連接到源極配線，具有閘極絕緣層4插入在其間。電極層2e未電連接到第二終端9j，若電極層2e的電位被設定成不同於第二終端9j的電位之電位，諸如浮動、GND、或0V等，則可形成及防止雜訊或靜電的電容器。第二終端9j經由絕緣層10和保護層16電連接到導電層15f。導電層15f係可在與像素電極層15a相同步驟使用中使用相同的透光材料來形成。

複數個閘極配線、源極配線、共同電位線、及電源線係依據像素密度來設置。同樣地，在終端部中，配置與閘極配線相同電位之複數個第一終端、與源極配線相同電位之複數個第二終端、與電源線相同電位之複數個第三終端、與共同電位線相同電位之複數個第四終端等。終端的每一個之數目可以是任何數目，及可由實施者適當決定終端的數目。

接著，參考圖9A說明具有連接結構之主動矩陣式顯示裝置的方塊圖之例子。顯示裝置在基板90上包括像素部91、第一掃描線驅動器電路92、第二掃描線驅動器電路93、及信號線驅動器電路94。在像素部91中，安置從信號線驅動器電路94延伸的複數個信號線，以及安置從第一掃描線驅動器電路92和第二掃描線驅動器電路93延伸的複數個掃描線。

需注意的是，在掃描線和信號線彼此交叉之區域，各個包括顯示元件之像素被排列成矩陣。經由諸如撓性印刷電路(FPC)等連接部，將顯示裝置的基板90連接到時序控制電路95(亦稱作控制器或控制IC)。

在圖9A中，第一掃描線驅動器電路92、第二掃描線驅動器電路93、及信號線驅動器電路94係形成在與像素部91相同的基板90上。結果，大幅降低從外部設置之驅動器電路等的組件數目，使得能夠降低成本。而且，可降低當從設置在基板90外的驅動器電路延伸配線時所形成之連接部中的連接數目，及能夠增加可靠度或產量。

需注意的是，時序控制電路95供應第一掃描線驅動器電路用的起始信號(GSP1)以及掃描線驅動器電路用的時脈信號給(GCK1)給第一掃描線驅動器電路92作為例子。而且，時序控制電路95供應例如第二掃描線驅動器電路用的起始信號(GDP2)以及掃描線驅動器電路用的時脈信號給(GCK2)給第二掃描線驅動器電路93。時序控制電路95供應信號線驅動器電路用的起始信號(SSP)、信號線驅動器電路用的時脈信號(SCK)、視頻信號資料(DATA)(亦簡稱作視頻信號)、和鎖定信號(LAT)給信號線驅動器電路94。需注意的是，各個時脈信號可以是相位被位移之複數個時脈信號，或者可以與藉由顛倒時脈信號所獲得之反向時脈信號(CKB)一起被供應。可省略第一掃描線驅動器電路92和第二掃描驅動器電路93的其中之一。

圖9B圖解具有較低驅動頻率之電路(如、第一掃描線驅動器電路92和第二掃描驅動器電路93)係形成在形成像素部91之基板90上，及信號線驅動器電路94係形成在不同於形成像素部91之基板90的基板上之結構。利用此種結構，可達成顯示裝置的尺寸增加、顯示的高度操作等。

需注意的是，實施例1所說明之驅動器電路薄膜電晶體為n通道薄膜電晶體。參考圖10A及10B說明包括n通道薄膜電晶體之信號線驅動器電路的結構和操作之例子。

信號線驅動器電路包括移位暫存器101和交換電路102。交換電路102包括複數個交換電路102_1至102_N(N為自然數)。交換電路102_1至102_N各個包括複數個薄膜電晶體103_1至103_k(k為自然數)。例示薄膜電晶體103_1至103_k為n通道電晶體之例子。

採用交換電路102_1作為例子來說明信號線驅動器電路中的連接關係。薄膜電晶體103_1至103_k的汲極分別連接到信號線S1至Sk。薄膜電晶體103_1至103_k的源極分別連接到信號線S1至Sk。薄膜電晶體103_1至103_k的閘極連接到配線105_1。

移位暫存器101具有連續輸出H位準信號(亦稱作H信號或高電源電位位準之信號)到配線105_1至105_N以及連續選擇交換電路102_1至102_N的功能。

交換電路102_1具有控制配線104_1至104_k和信號線S1至Sk之間的電連貫性(源極和汲極之間的電連貫性)之功能，即、控制是否供應配線104_1至104_k的電位給信號線S1至Sk之功能。以此方式，交換電路102_1充作選擇器。

視頻信號資料(DATA)被輸入到配線104_1至104_k的每一個。視頻信號資料(DATA)通常為對應於影像資料或影像信號之類比信號。

接著，參考圖10B之時序圖說明圖10A的信號線驅動器電路之操作。圖10B圖解信號Sout_1至Sout_N和信號Vdata_1至Vdata_k的例子。信號Sout_1至Sout_N為移位暫存器101的輸出信號之例子，而信號Vdata_1至Vdata_k為輸入到配線104_1至104_k之信號的例子。需注意的是，在顯示裝置中，信號線驅動器電路的一操作週期對應於一閘極選擇週期。例如，一閘極選擇週期被分成週期T1至TN。週期T1至TN的每一個為用以寫入視頻信號資料(DATA)到選定列中的像素內之週期。

需注意的是，在一些例子中，為了簡化，此實施例中的圖式等所圖解之結構的每一個中之信號波形失真等被誇大。因此，此實施例並不侷限於圖式等所示之尺度。

在週期T1至TN中，移位暫存器101連續輸出H位準信號到配線105_1至105_N。例如，在週期T1中，移位暫存器101輸出高位準信號到配線105_1。然後，薄膜電晶體103_1至103_k被打開，使得配線104_1至104_k和信號線S1至Sk變成導電。在此例中，Data(S1)至 Data(Sk)被分別輸入到配線104_1至104_k。經由薄膜電晶體103_1至103_k，將Data(S1)至Data(Sk)輸入到選定列中之第一至第k行中的像素。以此方式，在週期T1至TN中，藉由k行，將視頻信號資料(DATA)連續寫入到選定列中的像素。

如上述，藉由複數個行寫入視頻信號資料(DATA)到像素內，藉以可降低視頻信號(DATA)的數目或配線的數目。結果，可降低與外部電路連接的數目。而且，當藉由複數個行將視頻信號寫入像素內時可延長寫入時間；如此，可防止視頻信號的不充分寫入。

需注意的是，由實施例1或2中的薄膜電晶體所構成之電路的任一個可被用於移位暫存器101和交換電路102。在此例中，包括在移位暫存器101中的所有薄膜電晶體可以都是n通道薄膜電晶體，或包括在移位暫存器101中的所有薄膜電晶體可以都是p通道薄膜電晶體。

下面說明掃描線驅動器電路的構成。掃描線驅動器電路包括移位暫存器。此外，在一些例子中，掃描線驅動器電路可包括位準移動器、緩衝器等。在掃描線驅動器電路中，當時脈信號(CLK)和起始脈衝信號(SP)被輸入到移位暫存器時，產生選擇信號。所產生的選擇信號被緩衝器緩衝及放大，及最後的信號被供應到對應的掃描線。一線路的像素中之電晶體的閘極電極連接到掃描線。因為必須突然打開一線路的像素中之電晶體，所以使用可供應大電流之緩衝器。

參考圖11A至11D和圖12A及12B說明用於掃描線驅動器電路及/或信號線驅動器電路的一部分之移位暫存器的一實施例。移位暫存器包括第一至第N脈衝輸出電路110_1至110_N(N為3或更大的自然數)(見圖11A)。

來自第一配線111的第一時脈信號CK1、來自第二配線112的第二時脈信號CK2、來自第三配線113的第三時脈信號CK3、及來自第四配線114的第三時脈信號CK4被供應於圖11A所示之移位暫存器的第一至第N脈衝輸出電路110_1至110_N。

此外，來自第五配線115的起始脈衝SP1(第一起始脈衝)被輸入到第一脈衝輸出電路110_1。來自前一階段110_(n-1)的脈衝輸出電路之信號(稱作前一階段信號OUT(n-1))(n為大於或等於2及小於或等於N之自然數)被輸入到第二階段或其隨後階段110_n的第n脈衝輸出電路。

對第一脈衝輸出電路110_1而言，來自接在下一階段的階段之第三脈衝輸出電路110_3的信號被輸入。同樣地，對第二或其隨後階段之第n脈衝輸出電路110_n而言，來自接在下一階段的階段之第(n+2)脈衝輸出電路110_(n+2)的信號(此種信號被稱作隨後階段信號OUT(n+2))被輸入。因此，各別階段的脈衝輸出電路輸出欲待輸入到隨後階段的脈衝輸出電路及/或前一階段之前的階段之脈衝輸出電路之第一輸出信號OUT(1)(SR)至 OUT(N)(SR)，以及欲待輸入到另一電路等之第二輸出信號OUT(1)至OUT(N)。

需注意的是，如圖11A所示，因為隨後階段信號OUT(n+2)未被輸入到移位暫存器的最後兩階段，所以例如可將第二起始脈衝SP2及第三起始脈衝SP3分開輸入到移位暫存器的最後兩階段。

需注意的是，時脈信號(CK)為其位準以規律間距在H位準和L位準(亦稱作L信號或低電源電位位準之信號)之間輪替。此處，第一時脈信號(CK1)至第四時脈信號(CK4)各個被連續延遲1/4個循環(即、它們彼此不同相90°)。在此實施例中，藉由使用第一至第四時脈信號(CK1)至(CK4)，執行脈衝輸出電路的驅動等。雖然依據輸入信號之驅動器電路，亦以GCK或SCK來表示時脈信號，但是此處使用CK。

第一至第N脈衝輸出電路110_1至110_N的每一個包括第一輸入終端121、第二輸入終端122、第三輸入終端123、第四輸入終端124、第五輸入終端125、第一輸出終端126、及第二輸出終端127(見圖11B)。第一輸入終端121、第二輸入終端122、及第三輸入終端123電連接到第一至第四配線111至114的每一個。

例如，在圖11A中，第一脈衝輸出電路110_1的第一輸入終端121電連接到第一配線111，第一脈衝輸出電路110_1的第二輸入終端122電連接到第二配線112，及第一脈衝輸出電路110_1的第三輸入終端123電連接到第三配線113。在第二脈衝輸出電路110_2中，第一輸入終端121電連接到第二配線112，第二輸入終端122電連接到第三配線113，及第三輸入終端123電連接到第四配線114。

在第一脈衝輸出電路110_1中，第一時脈信號CK1被輸入到第一輸入終端121；第二時脈信號CK2被輸入到第二輸入終端122；第三時脈信號CK3被輸入到第三輸入終端123；起始脈衝被輸入到第四輸入終端124；隨後階段信號OUT(3)被輸入到第五輸入終端125；第一輸出信號OUT(1)(SR)係從第一輸出終端126輸出；及第二輸出信號OUT(1)係從第二輸出終端127輸出。

需注意的是，在第一至第N脈衝輸出電路110_1至110_N中，除了具有三終端的薄膜電晶體之外，還可使用實施例1所說明之包括背閘極的薄膜電晶體。圖11C圖解包括上述實施例所說明的背閘極之薄膜電晶體128的符號。圖11C所示之薄膜電晶體128的符號表示包括實施例1所說明之背閘極的薄膜電晶體，並且被用於圖式等。需注意的是，在此說明書中，當薄膜電晶體包括具有半導體層在其間之兩閘極電極時，位在半導體層下方之閘極電極亦被稱作下閘極電極，而位在半導體層上方之閘極電極亦被稱作上閘極電極。薄膜電晶體128為利用輸入到下閘極電極的第一控制信號G1和輸入到上閘極電極的第二控制信號G2，可控制IN終端和OUT終端之間的電流之元件。

在氧化物半導體被用於包括薄膜電晶體的通道形成區之半導體層的例子中，可依據其製造處理，而在負或正方向移動臨界電壓。如此，較佳的是，氧化物半導體被用於包括通道形成區之半導體層的薄膜電晶體具有可控制臨界電壓之結構。藉由利用閘極絕緣膜插入在上閘極電極和通道形成區之間以及和下閘極電極和通道形成區之間，來設置閘極電極在薄膜電晶體128之通道形成區的上方和下方，以及藉由控制上閘極電極的電位及/或下閘極電極的電位，圖11C所示之薄膜電晶體128的臨界電壓可被控制成想要的位準。

接著，參考圖11D說明圖11B所示之脈衝輸出電路的特有電路結構之例子。

脈衝輸出電路110_1包括第一至第十三電晶體131至143(見圖11D)。除了上述之第一至第五輸入終端121至125、第一輸出終端126、及第二輸出終端127之外，還從第一高電源電位VDD被供應之電源線151、第二高電源電位VCC被供應之電源線152、及低電源電位VSS被供應之電源線153將信號或電源電位被供應到第一至第十三電晶體131至143。圖11D中的電源線之電源電位的關係如下：第一電源電位VDD高於或等於第二電源電位VCC，及第二電源電位VCC高於第三電源電位VSS。雖然第一至第四時脈信號CK1至CK4為以規律間距在H位準信號和L位準信號之間振盪的信號，但是當時脈信號在H位準時電位為VDD，及當時脈信號在L位準時電位為 VSS。需注意的是，如圖11D所示，圖11C所示之包括背閘極的薄膜電晶體128被使用作為第一至第十三電晶體131至143之中的第一電晶體131和第六至第九電晶體136至139較佳。第一電晶體131和第六至第九電晶體136至139需要操作，使得以閘極電極的控制信號來切換連接充作源極或汲極之一電極的節點之電位，及能夠進一步降低脈衝輸出電路的故障，因為對輸入到閘極電極的控制信號之回應快速(on狀態電流的上升陡峭)。藉由使用圖11C所示之包括背閘極的薄膜電晶體128，可控制臨界電壓，可進一步降低脈衝輸出電路的故障。需注意的是，雖然在圖11D中第一控制信號G1和第二控制信號G2為相同控制信號，但是第一控制信號G1和第二控制信號G2可以是不同的控制信號。

在圖11D中，第一電晶體131的汲極電連接到電源線151，第一電晶體131的源極電連接到第九電晶體139的汲極，及第一電晶體131的閘極電極(下閘極電極和上閘極電極)電連接到第四輸入終端124。

第二電晶體132的汲極電連接到電源線153，第二電晶體132的源極電連接到第九電晶體139的汲極，及第二電晶體132的閘極電極電連接到第四電晶體134的閘極電極。

第三電晶體133的汲極電連接到第一輸入終端121，及第三電晶體133的源極電連接到第一輸出終端126。第四電晶體134的汲極電連接到電源線153，及第四電晶體 134的源極電連接到第一輸出終端126。

第五電晶體135的汲極電連接到電源線153，第五電晶體135的源極電連接到第二電晶體132的閘極電極和第四電晶體134的閘極電極，及第五電晶體135的閘極電極電連接到第四輸入終端124。

第六電晶體136的汲極電連接到電源線152，第六電晶體136的源極電連接到第二電晶體132的閘極電極和第四電晶體134的閘極電極，及第六電晶體136的閘極電極(下閘極電極和上閘極電極)電連接到第五輸入終端125。

第七電晶體137的汲極電連接到電源線152，第七電晶體137的源極電連接到第八電晶體138的源極，及第七電晶體137的閘極電極(下閘極電極和上閘極電極)電連接到第三輸入終端123。

第六電晶體136的汲極電連接到第二電晶體132的閘極電極和第四電晶體134的閘極電極，及第六電晶體136的閘極電極(下閘極電極和上閘極電極)電連接到第二輸入終端122。

第九電晶體139的汲極電連接到第一電晶體131的源極和第二電晶體132的源極，第九電晶體139的源極電連接到第三電晶體133的閘極電極和第十電晶體140的閘極電極，及第九電晶體139的閘極電極(下閘極電極和上閘極電極)電連接到電源線152。

第十電晶體140的源極電連接到第一輸入終端121，第十電晶體140的源極電連接到第二輸出終端127，及第十電晶體140的閘極電極電連接到第九電晶體139的源極。

第十一電晶體141的汲極電連接到電源線153，第十一電晶體141的源極電連接到第二輸出終端127，及第十一電晶體141的閘極電極電連接到第二電晶體132的閘極電極和第四電晶體134的閘極電極。

第十二電晶體142的汲極電連接到電源線153，第十二電晶體142的源極電連接到第二輸出終端127，及第十二電晶體142的閘極電極電連接到第七電晶體137的閘極電極(下閘極電極和上閘極電極)。

第十三電晶體143的汲極電連接到電源線153，第十三電晶體143的源極電連接到第一輸出終端126，及第十三電晶體143的閘極電連接到第七電晶體137的閘極電極(下閘極電極和上閘極電極)。

在圖11D中，第三電晶體133的閘極電極、第十電晶體140的閘極電極、及第九電晶體139的源極彼此連接之部位被稱作節點A。另外，將第二電晶體132的閘極電極、第四電晶體134的閘極電極、第五電晶體135的第二終端、第六電晶體136的源極、第八電晶體138的汲極、及第十一電晶體141的閘極電極連接之部位被稱作節點B(見圖12A)。

需注意的是，在圖11D及圖12A中，可額外設置用以藉由使節點A變成浮動狀態來執行啟動程式操作的電容器。而且，可額外設置具有電連接到節點B的一電極之電容器，以保持節點B的電位。

圖12B為包括圖12A所示之複數個脈衝輸出電路的移位暫存器之時序圖。需注意的是，當移位暫存器包括在掃描線驅動器電路中時，圖12B中的週期161對應於垂直折返週期，及週期162對應於閘極選擇週期。

需注意的是，如圖12A所示，藉由設置閘極被供應有第二電源電位VCC之第九電晶體139，在啟動程式操作前後可獲得下面所說明的優點。

在沒有施加第二電源電位VCC到閘極電極之第九電晶體139之下，若以啟動程式操作提高節點A的電位，則第一電晶體131的源極之源極的電位上升至高於第一電源電位VDD的值。結果，在第一電晶體131中，高偏壓被施加，如此明顯應力施加在閘極和源極之間以及閘極和汲極之間，如此會導致電晶體的退化。

藉由設置閘極被供應有第二電源電位VCC之第九電晶體139，雖然由起動程式操作提高節點A的電位，但是同時，可防止第一電晶體131的源極之電位的增加。換言之，藉由設置第九電晶體139，可降低施加在第一電晶體131的閘極和源極之間的電壓。因此，可抑制第一電晶體131的退化。

需注意的是，只要第九電晶體139的汲極和源極分別連接到第一電晶體131的源極和第三電晶體133的閘極，則可將第九電晶體139設置在任何地方。需注意的是，在此實施例之包括複數個脈衝輸出電路的移位暫存器之例子中，在具有階段數目大於掃描線驅動器電路之信號線驅動器電路中，可省略第九電晶體139，如此可降低電晶體的數目。

需注意的是，氧化物半導體被用於第一至第十三電晶體131至143的每一個之半導體層，藉以可降低薄膜電晶體的off狀態電流，可增加on狀態電流和場效遷移率，及可降低電晶體的品質下降程度。結果，可降低電路的故障。

而且，藉由施加高電位到閘極電極之使用氧化物半導體的電晶體之退化程度小於使用非晶矽的電晶體之退化程度。結果，甚至當第一電源電位VDD被供應到第二電源電位VCC被供應之電源線時仍可獲得類似操作，及可降低佈置在電路之間的電源線數目；如此，可降低電路尺寸。

需注意的是，甚至當圖11D(及圖12A)的連接關係被改變，使得從第三輸入終端123供應到第七電晶體137的閘極電極(下閘極電極和上閘極電極)之時脈信號以及從第二輸入終端122供應到第八電晶體138的閘極電極(下閘極電極和上閘極電極)之時脈信號分別從第二輸入終端122和第三輸入終端123供應時，仍可獲得類似功能。

需注意的是，藉由如上述改變連接關係，在圖12A所示之移位暫存器中，第七電晶體137和第八電晶體138的狀態被改變，使得第七電晶體137和第八電晶體138二者都打開，然後第七電晶體137關掉而第八電晶體138關掉，然後第七電晶體137和第八電晶體138關掉。因此，節點B的電位下降由於第二輸入終端22(CK2)及第三輸入終端23(CK3)的電位下降而產生兩次。

在圖12A所示之移位暫存器中，當第七電晶體137和第八電晶體138的狀態被改變，使得第七電晶體137和第八電晶體138二者都打開，然後第七電晶體137打開而第八電晶體138打開，然後第七電晶體137和第八電晶體138關掉，節點B的電位下降由於第八電晶體138的閘極電極之電位下降而產生一次。

因此，連接關係較佳，即、時脈信號CK3從第三輸入終端123供應到第七電晶體137的閘極電極(下閘極電極和上閘極電極)，及時脈信號CK2從第二輸入終端122供應到第八電晶體138的閘極電極(下閘極電極和上閘極電極)較佳。這是因為可降低節點B的電位波動，及可降低雜訊。

以此種方式，在第一輸出終端126和第二輸出終端127的電位保持在L位準期間的週期中，H位準信號被規律地供應到節點B；如此，可抑制脈衝輸出電路的故障。

包括此實施例之此說明書所揭示的液晶顯示裝置可被應用到各種電子產品(包括遊戲機)。電子產品的例子為電視機亦稱作電視或電視接收器)、電腦的監視器等、諸如數位相機或數位視頻相機等相機、數位相框、行動電話聽筒(亦稱作行動電話或行動電話裝置)、可攜式遊戲操作臺、可攜式資訊終端、聲頻再生裝置、諸如柏青哥機等大尺寸遊戲機等等。

圖13A為行動電話的例子圖。行動電話1100包括外殼1101、結合在外殼1101中之顯示部1102、操作按鈕1103、外部連接埠1104、揚聲器1105、麥克風1106等。

當以手指等觸碰圖13A所示之行動電話1100的顯示部1102時，可將資料輸入到行動電話1100。此外，當使用者以他/她的手指等觸碰顯示部1102時可實施諸如打電話寫郵件等操作。

具有顯示部1102的主要三種螢幕模式。第一模式為主要用於顯示影像之顯示模式。第二模式為主要用於輸入諸如正文等資料之輸入模式。第三模式為組合顯示模式和輸入模式的兩模式之顯示及輸入模式。

例如，在打電話或寫郵件的例子中，為顯示部1102選擇主要用以輸入正文之正文輸入模式，使得可輸入顯示在螢幕上之正文。在那時，在顯示部1102的螢幕之幾乎所有區域上顯示鍵盤或數字按鈕較佳。

當包括諸如迴轉儀或加速度感測器等用以感測傾斜的感測器之偵測裝置設置在行動電話1100內時，顯示部1102的螢幕上之顯示可藉由決定行動電話1100的方向來自動切換(無論行動電話1100是為了風景模式或者肖像模式而水平還是垂直置放)。

另外，可藉由觸碰顯示部1102或操作外殼1101的操作按鈕1103來切換螢幕模式。另一選擇是，螢幕模式係可依據顯示在顯示部1102上之影像種類來切換。例如，當顯示在顯示部上的影像之信號為移動影像資料的信號時，螢幕模式被切換到顯示模式。當信號為正文資料的信號時，螢幕模式被切換到輸入模式。

另外，在輸入模式中，由顯示部1102中的光學感測器偵測信號，及若某段週期未執行藉由觸碰顯示部1102的輸入，則螢幕模式可被控制，以從輸入模式切換到顯示模式。

顯示部1102可充作影像感測器。例如，藉由以手掌或手指觸碰顯示部1102來取得掌印、指印的影像，藉以可執行個人識別。另外，藉由在顯示部設置發出近紅外線光之背光或感測光源，可取得手指靜脈、手掌靜脈等的影像。

實施例1所說明之複數個薄膜電晶體13被排列在顯示部1102中。因為薄膜電晶體13具有透光特性，所以在顯示部1102中設置光學感測器之例子中它們未阻隔入射光，因此有效。此外，同樣在顯示部中設置發出近紅外線光之背光或者發出近紅外線光之感測光源的例子中，薄膜電晶體13未阻隔光，因此有效。

圖13B圖解行動電話的另一例子。圖13B所示之一例子的可攜式資訊終端可具有複數個功能。例如，除了電話功能之外，此種可攜式資訊終端可具有藉由結合電腦來處理各種資料段的功能。

圖13B所示之可攜式資訊終端具有外殼1800和外殼1801。外殼1800包括顯示面板1802、揚聲器1803、麥克風1804、定位裝置1806、相機透鏡1807、外部連接終端1808等。此外，天線結合在外殼1801中。

顯示面板1802被設置有觸碰面板。圖13B的短劃線圖解被顯示作影像之複數個操作鍵1805。

另外，除了上述結構以外，可結合無接觸IC晶片、小型記憶裝置等。

本發明的主動矩陣式液晶顯示裝置可被用於顯示面板1802，及可依據應用模式來來適當改變顯示的方向。另外，顯示裝置被設置有相機透鏡1807在與顯示面板1802相同的表面上，及如此可被使用作為視頻電話。揚聲器1803和麥克風1804可被用於視頻電話打電話、記錄、及播放聲音等以及語音呼叫。而且，如圖13B所示一般發展它們之狀態中的外殼1800及1801可位移，使得可藉由滑動將其中之一重疊在另一個上；因此，可降低可攜式資訊終端的尺寸，其使可攜式資訊終端適於攜帶。

外部連接終端1808可連接到AC配接器和諸如USB纜線等各種類型的纜線，及能夠充電和與個人電腦的資料通訊。而且，儲存媒體可插入到外部記憶體插槽1811，使得可儲存及可移動大量資料。

另外，除了上述功能之外，還可提供紅外線通訊功能、電視接收功能等。

如上述，可將實施例1或2所說明之主動矩陣式顯示裝置設置在如上述之各種電子產品的顯示面板中。藉由將薄膜電晶體12用於驅動器電路以及薄膜電晶體13用於顯示面板的交換元件，可提供包括具有高孔徑比的顯示裝置之高度可靠的電子產品，尤其是在底發射型主動矩陣式顯示裝置的例子中。

(實施例4)

在此實施例中，將參考圖8A至8E來說明薄膜電晶體的製造處理中部分不同於實施例1之例子。除了處理的一部分之外，圖8A至8E與圖1A至1E相同，因此，以相同參考號碼表示相同部位，及省略相同部位的特有說明。

首先，根據實施例1，兩種閘極電極層2a、2b、3a、及3b，和閘極絕緣層4係形成在基板1上，及源極電極層5a和汲極電極層5b係形成與閘極電極層3a局部重疊，具有閘極絕緣層4插入在其間。然後，氧化物半導體膜6係形成在閘極絕緣層4、源極電極層5a、和汲極電極層5b上。

接著，氧化物半導體膜6經過脫水作用或除氫作用。用於脫水作用或除氫作用的第一熱處理之溫度被設定在高於或等於400℃、425℃或更高更好。需注意的是，當其溫度高於或等於425℃時，可執行熱處理達一小時或更短，反之當溫度低於425℃時，執行熱處理達一小時以上。

此處，將基板引進熱處理設備的其中之一的電爐內，以及氧化物半導體膜6在氮大氣中經過熱處理。之後，在氧化物半導體膜6未暴露至空氣的此種條件中，以高純度氧氣、高純度N₂O氣體、或超乾空氣(具有露點-40℃或更低，-60℃或更低較佳)被引進同一爐中且執行冷卻，使得能夠防止水和氫再次結合到氧化物半導體膜6內。較佳的是，水、氫等未包括在氧氣或N₂O氣體中。另一選擇是，引進熱處理設備內之氧氣或N₂O氣體的純度為6N(99.9999%)或更多較佳，7N(99.99999%)或更多更好(即、氧氣或N₂O氣體的雜質濃度被設定成1ppm或更低較佳，0.1ppm或更低更好)。

依據第一熱處理的條件或者氧化物半導體的材料，在一些例子中，氧化物半導體膜6可被結晶成微晶膜或複晶膜。在微晶膜的例子中，較佳的是，結晶成分對整個膜的比例為80%或更多(90%或更多更好)及被充填，使得鄰接微晶粒彼此接觸。另一選擇是，在一些例子中，整個氧化物半導體膜6可具有非晶結構。

而且，在用於脫水作用或除氫作用的第一熱處理之後，可在氧氣大氣或N₂O氣體大氣中，以200℃至400℃(含)，200℃至300℃(含)較佳來執行熱處理。

經由上述步驟，使整個氧化物半導體膜6變成氧過量狀態；因此，形成高電阻(i型)氧化物半導體膜。雖然在此實施例中緊接在形成氧化物半導體膜6之後就執行用於脫水作用或除氫作用的第一熱處理，但是可在形成氧化物半導體膜6之後的任何時候執行用於脫水作用或除氫作用的第一熱處理。

接著，藉由光致微影步驟選擇性蝕刻氧化物半導體膜6和閘極絕緣層4，使得到達閘極電極層2b的接觸孔被形成。藉由在氧化物半導體膜6上形成抗蝕劑，可防止閘極絕緣層4和氧化物半導體膜6之間的介面污染。然後，去除抗蝕遮罩(見圖8A)。

接著，選擇性蝕刻氧化物半導體膜6，以獲得島型氧化物半導體層6c及6d(見圖8B)。

接著，藉由濺鍍法將氧化物絕緣膜形成在閘極絕緣層4和氧化物半導體層6c及6d上。然後，藉由光致微影步驟形成抗蝕遮罩，及藉由選擇性蝕刻形成氧化物絕緣層7a及7b。之後，去除抗蝕遮罩。在此階段，在氧化物半導體層中，形成與氧化物絕緣層接觸的區域。區域包括通道形成區，其中閘極電極層2a及氧化物絕緣層7a彼此重疊，具有閘極絕緣層4插入在其間。此外，氧化物半導體層具有與覆蓋氧化物半導體層的周邊部位和側表面之氧化物絕緣層7b重疊的區域。藉由光致微影步驟，亦形成到達閘極電極層2b的接觸孔以及到達汲極電極層5b的接觸孔(見圖8C)。

作為氧化物絕緣膜，使用未包括諸如濕氣、氫離子、及OH^-等雜質並且阻隔這些從外面進入之無機絕緣膜。典型上，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氮氧化鋁膜等。

接著，氧化物導電膜和金屬導電膜係堆疊在閘極絕緣層4、氧化物絕緣層7a及7b、和氧化物半導體層上。藉由使用濺鍍法，可在未暴露至空氣之下，連續執行氧化物導電膜和金屬導電膜的疊層之沈積。

較佳的是，氧化物導電膜包含氧化鋅作為其成分但未包含銦。作為此種氧化物導電膜的材料，可給定氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵等。在此實施例中，使用氧化鋅膜。

作為金屬導電膜的材料，可使用選自Ti、Mo、W、Al、Cr、Cu、及Ta之元素、含有這些元素的任一個作為成分之合金、含有這些元素組合之合金等。金屬導電膜並不侷限於含有上述元素的單層，亦可以是兩或多層。在此實施例中，堆疊鉬膜、鋁膜、和鉬膜之三層堆疊膜被形成。

接著，形成抗蝕遮罩，及選擇性蝕刻金屬導電膜，使得源極電極層23a、汲極電極層23b、連接電極層23c、及連接電極層23d被形成。然後，去除抗蝕遮罩。用以去除抗蝕遮罩之抗蝕劑清除劑為鹼性溶液，及在使用抗蝕劑清除劑的例子中，以源極電極層23a、汲極電極層23b、連接電極層23c、及連接電極層23d作為遮罩來選擇性蝕刻氧化物導電膜。

以此方式，將氧化物導電層24a形成在源極電極層23a下方並且與其接觸，及將氧化物導電層24b形成在汲極電極層23b下方並且與其接觸。藉由將氧化物導電層 24a設置在源極電極層23a和氧化物導電層之間，可減少接觸電阻，其產生電阻降低，使得能夠形成具有高速操作的薄膜電晶體。設置在源極電極層23a和氧化物導電層之間的氧化物導電層24a充作源極區，及設置在汲極電極層23b和氧化物導電層之間的氧化物導電層24b充作汲極區，如此提高周邊電路(驅動器電路)的頻率特性是有效的。

在鉬膜和氧化物半導體層直接彼此接觸的例子中，高接觸電阻是一問題。這是因為Mo不太可能被氧化，且與Ti比較，從氧化物半導體層析取氧之效果較弱，並且Mo和氧化物半導體層之間的接觸介面未變成n型。

然而，甚至在此種例子中，可藉由插入氧化物導電層24a在氧化物半導體層和源極電極層之間，以及插入氧化物導電層24b在氧化物半導體層和汲極電極層之間，而降低接觸電阻；因此，可提高周邊電路(驅動器電路)的頻率特性。

另外，藉由相同步驟，將氧化物導電層24c形成在連接電極層23c下方並且與其接觸，及將氧化物導電層24d形成在連接電極層23d下方並且與其接觸(見圖8D)。氧化物導電層24c形成在連接電極層23c和閘極電極層2b之間較佳，因為氧化物導電層24c充作緩衝器，所以依據氧化物導電層24c的厚度，電阻只是串聯電阻，如此較佳，及氧化物導電層24c未形成具有金屬的絕緣氧化物，如此較佳。

蝕刻率在氧化物半導體層和氧化物導電層之間是不同的，因此，打開且與氧化物半導體層接觸之氧化物導電層係可藉由控制週期的時間來去除。

在選擇性蝕刻金屬導電膜之後，可藉由氧灰化處理來去除抗蝕遮罩，以留下氧化物導電膜，然後，以源極電極層23a、汲極電極層23b、連接電極層23c、和連接電極層23d作為遮罩，而選擇性蝕刻氧化物導電膜。

在於選擇性蝕刻金屬導電膜之後執行第一熱處理的例子中，只要諸如氧化矽等結晶抑制劑未包含在氧化物導電層24a、24b、24c、及24d中，氧化物導電層24a、24b、24c、及24d被結晶。另一方面，藉由第一熱處理使氧化物半導體層未結晶並且保持非晶。氧化物導電層的晶體相對於底表面以圓柱形狀生長。結果，當氧化物導電層上的金屬膜被蝕刻以形成源極和汲極電極時，可防止形成氧化物導電層中的下割。

接著，可在鈍氣大氣或氮氣大氣中執行第二熱處理(以高於或等於150℃和低於350℃的溫度較佳)，以降低薄膜電晶體的電特性變化。例如，在氮大氣中以250℃執行熱處理達一小時。需注意的是，藉由第二熱處理，氧進入氧化物半導體層，且從與氧化物半導體層等接觸之氧化物絕緣膜擴散至其上。氧進入和擴散到氧化物半導體使通道形成區能夠具有高電阻(通道區可變成i型)。如此，可獲得正常關薄膜電晶體。藉由第二熱處理可使氧化物導電層24a、24b、24c、及24d結晶，使得能夠提高導電性。

接著，絕緣層10係形成在氧化物絕緣層7a及7b、源極電極層23a、及汲極電極層23b上(見圖8E)。

經由上述步驟，可在一基板上製造薄膜電晶體25和薄膜電晶體13。

設置在驅動器電路中的薄膜電晶體25在具有絕緣表面的基板1上包括閘極電極層2a、閘極絕緣層4、氧化物半導體層、氧化物導電層24a及24b、源極電極層23a、及汲極電極層23b。氧化物半導體層至少包括通道形成區26。另外，設置與通道形成區26接觸之氧化物絕緣層7a。絕緣層10係設置在源極電極層23a和汲極電極層23b上。

與氧化物絕緣層7b接觸之氧化物半導體層6c中的第一區27c和第二區27d是在像通道形成區26一般的氧過量狀態中，及用以降低漏電流和寄生電容。與絕緣層10接觸之氧化物半導體層6c中的第三區27e係設置在通道形成區26和高電阻源極區27a之間。與絕緣層10接觸之第四區27f係設置在通道形成區26和高電阻汲極區27b之間。與絕緣層10接觸之氧化物半導體層中的第三區27e和第四區27f能夠降低斷開電流。

以此方式所獲得之主動矩陣式基板可與相對基板組合，以製造如實施例1中參考圖2A及2B所說明之主動矩陣式液晶顯示裝置。

此實施例可與實施例2或實施例3適當地自由組合。

此申請案係依據日本專利局於2009、9、4所發表之日本專利申請案序號2009-204821，藉此併入其全文做為參考。

Claims

一種半導體裝置，包含：第一電晶體；第二電晶體；以及像素電極，其中該像素電極與該第一電晶體電連接，其中該第一電晶體的通道形成於第一氧化物半導體層，其中該第二電晶體的通道形成於第二氧化物半導體層，其中該半導體裝置更包含氧化物絕緣層，其中該氧化物絕緣層具有第一區域、第二區域及第三區域，其中該第三區域與該第一氧化物半導體層的上表面接觸且與該第一電晶體的通道形成區重疊，其中該第一區域與該第二氧化物半導體層的上表面接觸且與該第二電晶體的通道形成區重疊，其中該第二區域與該第二氧化物半導體層的側表面及與該側表面連續的該上表面的一部分接觸，其中在該第一氧化物半導體層的與該氧化物絕緣層接觸的第四區域具有第一電阻率，其中在該第二氧化物半導體層的與該氧化物絕緣層接觸的第五區域具有第二電阻率，其中在該第二氧化物半導體層的未與該氧化物絕緣層接觸的第六區域具有第三電阻率，其中該第三電阻率低於該第一電阻率及該第二電阻率，其中該第二電晶體的源極電極及汲極電極的其中之一及該第二電晶體的該源極電極及該汲極電極的其中之另一與該第六區域接觸，其中該第一區域與該第二電晶體的該源極電極及該汲極電極的其中之一不重疊，以及其中該第一區域與該第二電晶體的該源極電極及該汲極電極的其中之另一不重疊。
根據申請專利範圍第1項之半導體裝置，其中該第一電晶體的通道長度大於或等於該第二電晶體的通道長度。
一種半導體裝置，包含：第一電晶體；第二電晶體；以及像素電極，其中該像素電極具有光可透過的功能，其中該像素電極與該第一電晶體的源極及汲極的其中之一電連接，其中該第一電晶體具有第一導電層、第二導電層、第三導電層及第一氧化物半導體層，其中該第二電晶體具有第四導電層、第五導電層、第六導電層及第二氧化物半導體層，其中該第一氧化物半導體層具有該第一電晶體的通道形成區，其中該第一導電層具有可作為該第一電晶體的閘極的功能，其中該第一導電層具有隔著第一絕緣層而與該第一氧化物半導體層重疊的區域，其中該第二導電層具有可作為該第一電晶體的該源極及該汲極的其中之一的功能，其中該第三導電層具有可作為該第一電晶體的該源極及該汲極的其中之另一的功能，其中該第二氧化物半導體層具有該第二電晶體的通道形成區，其中該第四導電層具有可作為該第二電晶體的閘極的功能，其中該第四導電層具有隔著該第一絕緣層而與該第二氧化物半導體層重疊的區域，其中該第五導電層具有可作為該第二電晶體的源極及汲極的其中之一的功能，其中該第六導電層具有可作為該第二電晶體的該源極及該汲極的其中之另一的功能，其中該半導體裝置更包含第二絕緣層，該第二絕緣層為氧化物絕緣層，其中該第二絕緣層具有第一區域、第二區域及第三區域，其中該第三區域與該第一氧化物半導體層的上表面接觸且與該第一電晶體的通道形成區重疊，其中該第一區域與該第二氧化物半導體層的上表面接觸且與該第二電晶體的通道形成區重疊，其中該第二區域與該第二氧化物半導體層的側表面及與該側表面連續的該上表面的一部分接觸，其中該第五導電層設置於該第二區域之上且具有與該第二氧化物半導體層接觸的區域，其中該第六導電層設置於該第二區域之上且具有與該第二氧化物半導體層接觸的區域，其中在該第一氧化物半導體層的與該第二絕緣層接觸的區域具有第一電阻率，其中在該第二氧化物半導體層的與該第二絕緣層接觸的區域具有第二電阻率，其中在該第二氧化物半導體層的未與該第二絕緣層接觸的區域具有第三電阻率，其中該第三電阻率低於該第一電阻率及該第二電阻率，其中該第一區域與該第五導電層不重疊，以及其中該第一區域與該第六導電層不重疊。