JP2018206822A - 表示装置 - Google Patents

Abstract

【課題】画素に逆積み構造の有機ＥＬ素子が設けられた表示装置を提供する。【解決手段】表示装置は、複数の画素のそれぞれに、駆動トランジスタと、有機ＥＬ素子とを含み、駆動トランジスタは、酸化物半導体層と、酸化物半導体層と重なり基板側に配置された第１ゲート電極と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層及び第１ゲート電極と重なる領域を有し、基板側とは反対の面に配置された第２ゲート電極と、第２ゲート電極と酸化物半導体層との間の第２絶縁層と、酸化物半導体層と第１絶縁層との間に配置され、酸化物半導体層と接する領域を含む第１透明導電層及び第２透明導電層とを有し、有機ＥＬ素子は、透光性を有する第１電極と、第１電極に対向して配置される第２電極と、第１電極と第２電極との間の発光層と、発光層と第１電極との間の電子輸送層とを含み、第１電極は、第１透明導電層から連続して設けられている。【選択図】図６

Description

本発明は、表示装置の構造及び製造方法に関する。本発明の一実施形態は、表示装置の画素に設けられるトランジスタ及び表示素子の構造、並びにそれらの製造方法に関する。

アクティブマトリクス型表示装置は、各画素に、表示素子と、表示素子を駆動するトランジスタが設けられている。表示素子としては、一組の電極間に液晶層が設けられた液晶素子、陰極及び陽極と呼ばれる電極間に有機エレクトロルミネセンス材料を含む層が設けられた有機エレクトロルミネセンス素子（以下、「有機ＥＬ素子」ともいう。）が適用され、トランジスタとしては、非晶質シリコン半導体、多結晶シリコン半導体、さらに近年では酸化物半導体を用いた薄膜トランジスタが適用されている。

例えば、有機ＥＬ素子と、シリコンからなる半導体層と、ゲート絶縁層と、ゲート電極と、を有する駆動トランジスタが設けられた表示装置が開示されている（特許文献１参照）。また、有機ＥＬ素子と、この有機ＥＬ素子を駆動するトランジスタを、酸化物半導体を用いて一体的に形成された表示装置が開示されている（特許文献２参照）。

特開２００７−０５３２８６号公報 特開２０１４−１５４３８２号公報

表示装置の生産性を高めるためには、透明絶縁物基板を投入してからアクティブマトリクス素子基板が完成するまでの時間を短縮する必要がある。しかしながら、多結晶シリコンを用いたトランジスタで相補型回路を有するアクティブマトリクス素子基板を作製しようとすると８枚以上のフォトマスクが必要となる。また、レーザアニールによって作製される多結晶シリコン膜は結晶性にバラツキがあるため、駆動トランジスタとして用いると表示品質を劣化させる問題がある。

一方、酸化物半導体を用いたトランジスタは、キャリア濃度を精密に制御する必要がある。酸化物半導体は、複数の金属酸化物からなる化合物半導体の一種であるため、製造工程においては、組成の制御及び酸素欠損の制御、並びに不純物の制御をする必要がある。一方、デバイス構造からチャネルのキャリア濃度を制御するには、バックゲートを設けることが有効であるが、構造が複雑化し、製造に必要なフォトマスクの数が増えるといった問題がある。

酸化物半導体を用いた駆動トランジスタの場合、ドレインを有機ＥＬ素子の陰極と接続するため、有機ＥＬ素子は電子輸送層を発光層よりも先に形成する、所謂逆積み構造とする必要があるが、この場合に正孔輸送層側から積層する順積み構造と同等の特性が得られないという問題がある。

本開示の一実施形態に係る表示装置は、基板上に複数の画素を有し、複数の画素のそれぞれは、駆動トランジスタと、駆動トランジスタと電気的に接続される有機ＥＬ素子とを含み、駆動トランジスタは、酸化物半導体層と、酸化物半導体層と重なる領域を有し、酸化物半導体層の基板側の面に配置された第１ゲート電極と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層及び第１ゲート電極と重なる領域を有し、酸化物半導体層の基板側とは反対の面に配置された第２ゲート電極と、第２ゲート電極と酸化物半導体層との間の第２絶縁層と、酸化物半導体層と第１絶縁層との間に配置され、酸化物半導体層と接する領域を含む第１透明導電層及び第２透明導電層とを有し、有機ＥＬ素子は、透光性を有する第１電極と、第１電極に対向して配置される第２電極と、第１電極と第２電極との間の発光層と、発光層と第１電極との間の電子輸送層とを含み、第１電極は、第１透明導電層から連続して設けられている。

本開示の一実施形態に係る表示装置の製造方法は、基板上に複数の画素を有し、複数の画素のそれぞれは、駆動トランジスタと、駆動トランジスタと電気的に接続される有機ＥＬ素子とを含み、駆動トランジスタは、酸化物半導体層と、酸化物半導体層と重な領域を有し、酸化物半導体層の基板側の面に配置された第１ゲート電極と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層及び第１ゲート電極と重なる領域を有し、酸化物半導体層の基板側とは反対の面に配置された第２ゲート電極と、第２ゲート電極と酸化物半導体層との間の第２絶縁層とを有し、有機ＥＬ素子は、透光性を有する第１電極と、第１電極に対向して配置される第２電極と、第１電極と第２電極との間の発光層と、発光層と第１電極との間の電子輸送層とを含み、第１電極は、酸化物半導体層から連続して設けられている。

本発明の一実施形態に係るトランジスタの構造を示す断面図である。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、（Ａ）は第１ゲート電極を形成する段階を示し、（Ｂ）は第１絶縁層、透明導電膜、および酸化物半導体層を形成する段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、（Ａ）は多階調マスクで露光する段階を示し、（Ｂ）はレジストマスクが形成された段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、（Ａ）は第２導電膜及び第３導電膜をエッチングする段階を示し、（Ｂ）は第３導電膜をエッチングする段階を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する図であり、（Ａ）は酸化物半導体層を形成する段階を示し、（Ｂ）は第２絶縁層及び第４導電膜を形成する段階を示す。 本発明の一実施形態に係る表示装置の構成を説明する図である。 本発明の一実施形態に係る表示装置の画素の等価回路を示す。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図を示す。 本発明の一実施形態に係る表示装置の画素の構成を示す断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に沿った断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２に沿った断面構造を示す。 （Ａ）は表示装置の構造と動作時における電荷の影響を示し、（Ｂ）は表示装置の動作時においてゲート電極に信号が印加される期間を説明する図である。 本発明の一実施形態に係るトランジスタの構造を示し、（Ａ）及び（Ｂ）は断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図１２で示すＡ１−Ａ２線に沿った断面構造を示し、（Ｂ）は図１２で示すＢ１−Ｂ２に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図１５で示すＡ１−Ａ２線に沿った断面構造を示し、（Ｂ）は図１５で示すＢ１−Ｂ２に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図１７で示すＡ１−Ａ２線に沿った断面構造を示し、（Ｂ）は図１７で示すＢ１−Ｂ２に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図１９で示すＡ１−Ａ２線に沿った断面構造を示し、（Ｂ）は図１９で示すＢ１−Ｂ２に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図８で示すＡ１−Ａ２線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ１−Ｂ２線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構成を説明する平面図を示す。 本発明の一実施形態に係る表示装置を説明する断面図であり、（Ａ）は図８で示すＡ３−Ａ４線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ３−Ｂ４線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置を説明する断面図であり、（Ａ）は図８で示すＡ３−Ａ４線に対応する領域の断面構造を示し、（Ｂ）は図８で示すＢ３−Ｂ４線に対応する領域の断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図２９で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図２９で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図２９で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図２９で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する平面図を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図３４で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図３４で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図であり、（Ａ）は図３４で示すＡ３−Ａ４線に沿った断面構造を示し、（Ｂ）は図２９で示すＢ３−Ｂ４に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、図３８に示すＡ５−Ａ６線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図４０に示すＡ７−Ａ８線に沿った断面構造を示し、（Ｂ）は図４０に示すＢ５−Ｂ６線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、図４２に示すＡ９−Ａ１０線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図４４に示すＡ１１−Ａ１２線に沿った断面構造を示し、（Ｂ）は図４４に示すＢ７−Ｂ８線に沿った断面構造を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する断面図であり、レーザ光の照射により酸化物半導体層を低抵抗化する処理を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する断面図であり、（Ａ）は第２ゲート電極側からレーザ光を照射する処理を示し、（Ｂ）は第１ゲート電極側からレーザ光を照射する処理を示す。 本発明の一実施形態に係るトランジスタの作製方法を説明する断面図であり、（Ａ）は第２ゲート電極側からレーザ光を照射する処理を示し、（Ｂ）は第１ゲート電極側からレーザ光を照射する処理を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図４９に示すＡ１３−Ａ１４線に沿った断面構造を示し、（Ｂ）は図４９に示すＢ９−Ｂ１０線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５１に示すＡ１５−Ａ１６線に沿った断面構造を示し、（Ｂ）は図５１に示すＢ１１−Ｂ１２線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５１に示すＡ１５−Ａ１６線に沿った断面構造を示し、（Ｂ）は図５１に示すＢ１１−Ｂ１２線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５４に示すＡ１７−Ａ１８線に沿った断面構造を示し、（Ｂ）は図５４に示すＢ１３−Ｂ１４線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５４に示すＡ１７−Ａ１８線に沿った断面構造を示し、（Ｂ）は図５４に示すＢ１３−Ｂ１４線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５７に示すＡ１９−Ａ２０線に沿った断面構造を示し、（Ｂ）は図５４に示すＢ１５−Ｂ１６線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す平面図である。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５９に示すＡ２１−Ａ２２線に沿った断面構造を示し、（Ｂ）は図５９に示すＢ１７−Ｂ１８線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５９に示すＡ２１−Ａ２２線に沿った断面構造を示し、（Ｂ）は図５９に示すＢ１７−Ｂ１８線に沿った断面構造を示す。 本発明の一実施形態に係る表示装置の画素の構造を示す断面図であり、（Ａ）は図５９に示すＡ２１−Ａ２２線に沿った断面構造を示し、（Ｂ）は図５９に示すＢ１７−Ｂ１８線に沿った断面構造を示す。

以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様を含み、以下に例示する実施形態に限定して解釈されるものではない。本明細書に添付される図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、それはあくまで一例であって、本発明の内容を必ずしも限定するものではない。また、本発明において、ある図面に記載された特定の要素と、他の図面に記載された特定の要素とが同一又は対応する関係にあるときは、同一の符号（又は符号として記載された数字の後にａ、ｂなどを付した符号）を付して、繰り返しの説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含む。すなわち、他の部材又は領域の上方（又は下方）においてある部材又は領域との間に別の構成要素が含まれている場合も含む。

第１実施形態：
１−１．トランジスタの構造
図１は、本発明の一実施形態に係るトランジスタ１００ａの構造を断面図で示す。トランジスタ１００ａは、絶縁表面を有する基板１０２に設けられた、第１ゲート電極１０４、第１絶縁層１０６、酸化物半導体層１１２、第２絶縁層１１４、第２ゲート電極１１６を含む。

酸化物半導体層１１２の一方の面の側（基板１０２側）に第１ゲート電極１０４が配置される。酸化物半導体層１１２と第１ゲート電極１０４との間に第１絶縁層１０６が配置される。酸化物半導体層１１２の他方の面の側（基板１０２の反対側）に第２ゲート電極１１６が配置される。酸化物半導体層１１２と第２ゲート電極１１６との間には第２絶縁層１１４が配置される。第１ゲート電極１０４と第２ゲート電極１１６とは、第１絶縁層１０６、酸化物半導体層１１２及び第２絶縁層１１４を挟んで重畳する領域を含むように配置される。トランジスタ１００ａは、酸化物半導体層１１２が第１ゲート電極１０４及び第２ゲート電極１１６と重畳する領域にチャネルが形成される。第１絶縁層１０６は、酸化物半導体層１１２と第１ゲート電極１０４が重なる領域においてゲート絶縁膜として機能し、第２絶縁層１１４は、酸化物半導体層１１２と第２ゲート電極１１６が重なる領域においてゲート絶縁膜として機能する。

酸化物半導体層１１２と第１絶縁層１０６との間には第１透明導電層１０８ａ及び第２透明導電層１０８ｂが配置される。第１透明導電層１０８ａ及び第２透明導電層１０８ｂは、酸化物半導体層１１２と接して設けられる。第１透明導電層１０８ａの一端と、第２透明導電層１０８ｂの一端とは、第１ゲート電極１０４及び第２ゲート電極１１６と重なるように配置される。第１透明導電層１０８ａ及び第２透明導電層１０８ｂの一方はソース領域として、他方はドレイン領域として機能する。図１に示す構造によれば、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの一端が、第１ゲート電極１０４及び第２ゲート電極１１６と重なるように配置されることで、酸化物半導体層１１２にオフセット領域（抵抗が高い領域）が形成されないので、オン電流を高めることができる。

第１透明導電層１０８ａに接して第１配線１１０ａが設けられ、第２透明導電層１０８ｂに接して第２配線１１０ｂが設けられる。第１配線１１０ａは第１透明導電層１０８ａと酸化物半導体層１１２との間に配置され、第２配線１１０ｂは第２透明導電層１０８ｂと酸化物半導体層１１２との間に配置される。第１配線１１０ａ及び第２配線１１０ｂを、それぞれ第１透明導電層１０８ａ及び第２透明導電層１０８ｂと接して設けることで、後述されるようにリソグラフィ工程の回数を削減することができる。本実施形態に係るトランジスタ１００ａによれば、酸化物半導体層１１２が第１配線１１０ａ及び第２配線１１０ｂと直接接しないことで、配線材料として用いられる金属による汚染が防止される。

１−２．トランジスタの動作・機能の説明
トランジスタ１００ａは、酸化物半導体層１１２の一方に第１ゲート電極１０４が配置され、他方に第２ゲート電極１１６が配置される。この構造において、第１ゲート電極１０４及び第２ゲート電極１１６の一方に一定電位（固定電位）を与えることで、バックゲートとして用いることができる。トランジスタ１００ａは実質的にｎチャネル型であるので、例えば、第１ゲート電極１０４及び第２ゲート電極１１６の一方にソース電位より低い電位を与え、それをバックゲート電極として機能させることができる。これにより、トランジスタ１００ａの閾値電圧の制御をすることができる。また、トランジスタ１００ａは、第１ゲート電極１０４及び第２ゲート電極１１６に同じゲート電圧を与えることで、デュアルゲートトランジスタとして動作させることができる。これにより、トランジスタ１００ａは、オン電流の向上、周波数特性の向上を図ることができる。

１−３．酸化物半導体層
酸化物半導体層１１２は、元素として、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）から選ばれた一種又は複数種を含む。例えば、酸化物半導体層１１２を形成する酸化物半導体材料としては、半導体特性を示す、三元系酸化物材料、二元系酸化物材料、および一元系酸化物材料が適用される。例えば、四元系酸化物材料として、Ｉｎ_２Ｏ_３−Ｇａ_２Ｏ_３−ＳｎＯ_２−ＺｎＯ系酸化物材料、三元系酸化物材料としてＩｎ_２Ｏ_３−Ｇａ_２Ｏ_３−ＺｎＯ系酸化物材料、Ｉｎ_２Ｏ_３−ＳｎＯ_２−ＺｎＯ系酸化物材料、Ｉｎ_２Ｏ_３−Ａｌ_２Ｏ_３−ＺｎＯ系酸化物材料、Ｇａ_２Ｏ_３−ＳｎＯ_２−ＺｎＯ系酸化物材料、Ｇａ_２Ｏ_３−Ａｌ_２Ｏ_３−ＺｎＯ系酸化物材料、ＳｎＯ_２−Ａｌ_２Ｏ_３−ＺｎＯ系酸化物材料、二元系酸化物材料としてＩｎ_２Ｏ_３−ＺｎＯ系酸化物材料、ＳｎＯ_２−ＺｎＯ系酸化物材料、Ａｌ_２Ｏ_３−ＺｎＯ系酸化物材料、ＭｇＯ−ＺｎＯ系酸化物材料、ＳｎＯ_２−ＭｇＯ系酸化物材料、Ｉｎ_２Ｏ_３−ＭｇＯ系酸化物材料、一元系酸化物材料として、Ｉｎ_２Ｏ_３系金属酸化物材料、ＳｎＯ_２系金属酸化物材料、ＺｎＯ系金属酸化物材料等を用いることができる。また、上記酸化物半導体にシリコン（Ｓｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）が含まれていてもよい。なお、例えば、上記で示すＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物材料は、少なくともＩｎとＧａとＺｎを含む酸化物材料であり、その組成比に特に制限はない。また、他の表現をすれば、酸化物半導体層１１２は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｇ、Ｔｉ、Ｔａ、Ｗ、ＨｆおよびＳｉから選ばれた一つ、または複数の金属元素を示す。なお、上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、一元系酸化物材料は、含まれる酸化物が化学量論的組成のものに限定されず、化学量論的組成からずれた組成を有する酸化物材料によって構成されてもよい。

酸化物半導体層１１２は、スパッタリング法で作製される。例えば、酸化物半導体層１１２は、上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、一元系酸化物材料に対応するスパッタリングターゲットを用い、スパッタガスとしてアルゴン（Ａｒ）、キセノン（Ｘｅ）等の希ガス、または希ガスと酸素（Ｏ_２）の混合ガスを用いて作製することができる。

酸化物半導体層１１２は、トランジスタ１００ａのチャネル層を形成するために、キャリア濃度が１×１０^１５／ｃｍ^３〜５×１０^１８／ｃｍ^３程度であることが望ましい。酸化物半導体層１１２のキャリア濃度がこの範囲であれば、ノーマリオフのトランジスタを実現することができる。また、１０^７から１０^１０程度のオン電流とオフ電流の比（オンオフ比）を得ることができる。

１−４．透明導電層
第１透明導電層１０８ａ及び第２透明導電層１０８ｂは、導電性を有する金属酸化物材料、金属窒化物材料又は金属酸窒化物材料を用いて作製される。金属酸化物材料としては、例えば、酸化インジウムスズ（Ｉｎ_２Ｏ_３・ＳｎＯ_２：ＩＴＯ）、酸化インジウム亜鉛（Ｉｎ_２Ｏ_３・ＺｎＯ：ＩＺＯ）、酸化スズ（ＳｎＯ_２）を用いることができる。このような金属酸化物材料は、酸化物半導体層１１２と良好なオーミック接触を形成することができる。

また、第１透明導電層１０８ａ及び第２透明導電層１０８ｂは、金属酸化物材料として、酸化チタン（ＴｉＯ_ｘ）等を適用することができ、金属窒化物材料としては、窒化チタン（ＴｉＮ_ｘ）、窒化ジルコニウム（ＺｒＮ_ｘ）等を適用することができ、金属酸窒化物材料としては、酸窒化チタン（ＴｉＯ_ｘＮ_ｙ）、酸窒化タンタル（ＴａＯ_ｘＮ_ｙ）、酸窒化ジルコニウム（ＺｒＯ_ｘＮ_ｙ）、酸窒化ハフニウム（ＨｆＯ_ｘＮ_ｙ）等を適用することができる。また、これらの金属酸化物材料、金属窒化物材料、金属酸窒化物材料に、導電性を向上させる微量の金属元素が添加されていてもよい。例えば、ニオブがドープされた酸化チタン（ＴｉＯｘ：Ｎｂ）を用いてもよい。このような金属酸化物材料、金属窒化物材料、金属酸窒化物材料を用いることで、第１配線１１０ａ及び第２配線１１０ｂと接触させた場合でも安定性を確保することができる。すなわち、このような金属酸化物材料、金属窒化物材料、金属酸窒化物材料を用いることで、卑な電位を持つアルミニウム（Ａｌ）との酸化還元反応（局所的な電池反応）を防止することができる。

１−５．絶縁層
第１絶縁層１０６及び第２絶縁層１１４は、無機絶縁材料を用いて形成される。無機絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム等を適用することができる。第１絶縁層１０６及び第２絶縁層１１４は、これらの無機絶縁材料でなる膜の単層又は複数の膜が積層された構造を有する。例えば、第１絶縁層１０６として、基板１０２側から、窒化シリコン膜と酸化シリコン膜が積層された構造を適用することができる。また、第２絶縁層１１４は、酸化物半導体層１１２側から、酸化シリコン膜、窒化シリコン膜が積層された構造を適用することができる。第１絶縁層１０６及び第２絶縁層１１４は、このように複数種の無機絶縁膜を積層することで、内部応力の作用を緩和することができ、また水蒸気等に対するバリア性を高めることができる。

なお、第１絶縁層１０６及び第２絶縁層１１４は、酸化物半導体層１１２と接する面が酸化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜であることが好ましい。酸化物半導体層１１２に酸化物の絶縁膜が接して設けられることで（別言すれば、酸化物半導体層１１２に窒化物の絶縁膜が接して設けられないようにすることで）、酸化物半導体層１１２にドナーを発生させる水素等の不純物の拡散を低減することが可能となる。また、酸化物半導体層１１２に、酸化物の絶縁膜を接して設けることで、酸化物半導体層１１２に酸素欠損に起因する欠陥（ドナー）が生成するのを防止することが可能となる。

１−６．ゲート電極
第１ゲート電極１０４及び第２ゲート電極１１６は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の金属材料を用いて作製される。例えば、第１ゲート電極１０４及び第２ゲート電極１１６は、アルミニウム（Ａｌ）、モリブデン・タングステン（ＭｏＷ）合金等の膜を用いて作製される。また、第１ゲート電極１０４及び第２ゲート電極１１６は、アルミニウム合金、銅合金、または銀合金を用いて作製されてもよい。アルミニウム合金としては、アルミニウム・ネオジム合金（Ａｌ−Ｎｄ）、アルミニウム・ネオジム・ニッケル合金（Ａｌ−Ｎｄ−Ｎｉ）、アルミニウム・カーボン・ニッケル合金（Ａｌ−Ｃ−Ｎｉ）、銅・ニッケル合金（Ｃｕ−Ｎｉ）等を適用することができる。さらに、第１ゲート電極１０４及び第２ゲート電極１１６は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等の透明導電膜で形成することもできる。

１−７．配線
第１配線１１０ａ及び第２配線１１０ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電率の高い金属材料が用いられる。例えば、第１配線１１０ａ及び第２配線１１０ｂは、アルミニウム合金、銅合金、または銀合金を用いて作製される。アルミニウム合金としては、アルミニウム・ネオジム合金（Ａｌ−Ｎｄ）、アルミニウム・チタン合金（Ａｌ−Ｔｉ）、アルミニウム・シリコン合金（Ａｌ−Ｓｉ）、アルミニウム・ネオジム・ニッケル合金（Ａｌ−Ｎｄ−Ｎｉ）、アルミニウム・カーボン・ニッケル合金（Ａｌ−Ｃ−Ｎｉ）、銅・ニッケル合金（Ｃｕ−Ｎｉ）等を適用することができる。このような金属材料を用いれば、耐熱性を有すると共に、配線抵抗を低減することができる。

１−８．製造方法
次に、トランジスタ１００ａの製造工程について説明する。図２（Ａ）は、基板１０２の上にゲート電極１０４を形成する段階を示す。基板１０２としては、例えば、透明絶縁物基板が用いられる。透明絶縁物基板としては、アルミノケイ酸ガラス、アルミノホウケイ酸ガラス等で例示される無アルカリガラス基板、石英基板が用いられる。

まず、基板１０２の一表面に第１導電膜１０３が形成される。その後、第１導電膜１０３の上にリソグラフィ工程によってレジストマスクが形成され、エッチング加工によって第１ゲート電極１０４が形成される。第１導電膜１０３の膜厚に限定はないが、例えば、１００ｎｍ〜２０００ｎｍ程度の膜厚で作製される。第１ゲート電極１０４は、断面視において、端面がテーパー形状とされていることが好ましい。第１ゲート電極１０４は、端面にテーパー形状を有することで、第１絶縁層１０６によって確実に覆われることが可能となる。従って、第１ゲート電極１０４を形成するためのエッチング工程では、レジストマスクを食刻しながら第１導電膜１０３を異方性エッチングする、所謂テーパーエッチングを行うことが好ましい。第１ゲート電極１０４を形成した後に残るレジストマスクは、剥離液による処理、アッシング処理により除去される。

図２（Ｂ）は、第１ゲート電極１０４の上層に、第１絶縁層１０６、第２導電膜１０７、第３導電膜１０９を形成する段階を示す。第２導電膜１０７からは、第１透明導電層１０８ａ及び第２透明導電層１０８ｂが形成され、第３導電膜１０９からは、第１配線１１０ａ及び第２配線１１０ｂが形成される。第１絶縁層１０６は、無機絶縁膜で形成される。例えば、第１絶縁層１０６として、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜から選ばれた一種又は複数種の膜が成膜される。また、第１絶縁層１０６として酸化アルミニウム膜を作製するには、アルミナのスパッタリングターゲットを用いて、スパッタリング法により成膜される。第１絶縁層１０６はゲート絶縁層として用いられる。そのため、第１絶縁層１０６の膜厚は、１００ｎｍ〜５００ｎｍ程度の膜厚で成膜される。

第１透明導電層１０８ａ及び第２透明導電層１０８ｂを形成する第２導電膜１０７は、導電性を有する金属酸化物材料、金属窒化物材料、または金属酸窒化物材料の被膜をスパッタリング法により成膜することで作製される。例えば、第１透明導電層１０８ａ及び第２透明導電層１０８ｂを形成する第２導電膜１０７は、３０ｎｍ〜２００ｎｍの膜厚を有する導電性を有する金属酸化物材料の膜で作製される。また、第１配線１１０ａ及び第２配線１１０ｂを形成する第３導電膜１０９は、金属材料又は合金材料の膜をスパッタリング法により作製される。第１配線１１０ａ及び第２配線１１０ｂを形成する第３導電膜１０９は、低抵抗化を図るため、２００ｎｍ〜２０００ｎｍの金属膜により作製される。

図３（Ａ）は、第１配線１１０ａ、第２配線１１０ｂ、第１透明導電層１０８ａ、および第２透明導電層１０８ｂを成形するリソグラフィ工程を示す。ここでは、多階調露光法（ハーフトーン露光法）が適用され、１枚のフォトマスクにより、第１配線１１０ａ、第２配線１１０ｂ、第１透明導電層１０８ａ、および第２透明導電層１０８ｂのパターンが形成される。

第３導電膜１０９の上にポジ型のフォトレジスト膜２０５を形成する。フォトレジスト膜２０５の露光には多階調マスク２０１を用いる。多階調マスク２０１には、多階調マスクパターン２０３として、露光機の解像度以下のスリットを設け、そのスリット部が光の一部を遮って中間露光を実現するグレイトーンマスクと、半透過膜を利用して中間露光を実現するハーフトーンマスクが知られるが、本実施形態においては双方の多階調マスク２０１を使用することができる。多階調マスク２０１を使用して露光することで、フォトレジスト膜２０５には露光部分、中間露光部分、未露光部分の３種類の部分が形成される。

その後、フォトレジスト膜２０５を現像することで、図３（Ｂ）に示すように、厚さの異なる領域を有するレジストマスク２０７ａが形成される。図３（Ｂ）では、レジストマスク２０７ａが、第１配線１１０ａ及び第２配線１１０ｂが形成される領域に対応する部分の膜厚が厚くなり、それ以外の領域が相対的に薄くなるように形成された態様を示す。

レジストマスク２０７ａを使用して第３導電膜１０９及び第２導電膜１０７がエッチングされる。エッチングの条件に限定はないが、例えば、金属材料で形成される第３導電膜１０９が混酸エッチング液を用いたウェットエッチングで行われ、金属酸化物材料等で形成される第２導電膜１０７が塩素系ガスを用いたドライエッチングで行われる。この段階で、第１透明導電層１０８ａ及び第２透明導電層１０８ｂが形成される。このエッチングの後、アッシング処理により、レジストマスク２０７ａの膜厚が薄い領域を除去して、第３導電膜１０９の表面を露出させる処理が行われる。図４（Ａ）は、アッシング処理が行われた後のレジストマスク２０７ｂを示す。レジストマスク２０７ｂは、第３導電膜１０９の上に残存している状態となる。

次に、露出した第３導電膜１０９のエッチングが行われる。このエッチングは、例えば、混酸エッチング液を用いたウェットエッチングで行われる。金属酸化物等で形成される第２導電膜１０７は、混酸エッチング液によりエッチングされにくいので、選択比は比較的高くとれる。そのため、下層の第１透明導電層１０８ａ及び第２透明導電層１０８ｂの形状は保持される。図４（Ｂ）は、第３導電膜１０９がエッチングされ、第１配線１１０ａ及び第２配線１１０ｂが形成された段階を示す。なお、第３導電膜１０９をエッチングした後、レジストマスク２０７ｂはアッシングにより除去される。

アッシング処理により、既に形成されている第１透明導電層１０８ａ及び第２透明導電層１０８ｂの表面は酸素プラズマに晒されることになる。しかし、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの成分として含まれるチタン（Ｔｉ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）は、酸化物となっても導電性を有する。そのため、酸素プラズマに晒されたとしても、後の工程で作製される酸化物半導体層１１２と良好なコンタクトを形成することができる。

図５（Ａ）は、酸化物半導体層１１２を形成する段階を示す。酸化物半導体層１１２は、第１透明導電層１０８ａ、第２透明導電層１０８ｂ、第１配線１１０ａ、および第２配線１１０ｂを覆うように形成される。酸化物半導体層１１２は、スパッタリング法により作製される。スパッタリングターゲットには、酸化物半導体材料を焼結したものが適用される。酸化物半導体層１１２は、２０ｎｍ〜１００ｎｍ、例えば、３０ｎｍ〜５０ｎｍの膜厚で作製される。

図５（Ｂ）は、酸化物半導体層１１２の上に第２絶縁層１１４、第４導電膜１１５を形成する段階を示す。第２絶縁層１１４は、第１絶縁層１０６と同様に作製される。また、第４導電膜１１５は、第１導電膜１０３と同様に作製される。その後、第４導電膜１１５をエッチングすることで、第２ゲート電極１１６が形成される。これにより、図１に示すトランジスタ１００ａが作製される。

本実施形態に係るトランジスタ１００ａの製造方法によれば、多階調マスクを用いることで、製造に必要なフォトマスクの数を削減することが可能となる。また、多階調マスクを用いることで、１回の露光により複数のパターン（第１透明導電層１０８ａ及び第２透明導電層１０８ｂと、第１配線１１０ａ及び第２配線１１０ｂ）を作製することができる。これにより、トランジスタ１００ａを有する集積回路素子の生産性を高め、製造コストを低減することができる。

図５（Ａ）及び図５（Ｂ）に示すように、第１配線１１０ａ及び第２配線１１０ｂと、第１ゲート電極１０４及び第２ゲート電極１１６とは、重なり合って配置されていない。トランジスタ１００ａのチャネル領域（第１ゲート電極１０４及び第２ゲート電極１１６が酸化物半導体層１１２と重なる領域）から、第１配線１１０ａ及び第２配線１１０ｂをできるだけ離して配置することで、金属元素による汚染を防止することができる。例えば、配線材料として用いられる銅（Ｃｕ）は、ｎ型半導体でもある酸化物半導体に対してキラー不純物となる（酸化物半導体の特性を劣化させ、滅失させる不純物となる）。これに対し、本実施形態におけるように、第１配線１１０ａ及び第２配線１１０ｂをトランジスタ１００ａのチャネル領域から遠ざけて配置することで、第１配線１１０ａ及び第２配線１１０ｂに銅（Ｃｕ）が含まれていたとしても、酸化物半導体層１１２に対する銅（Ｃｕ）の汚染を低減することができる。

第２実施形態：
本実施形態は、第１実施形態で示すトランジスタと同様の構造を有するトランジスタにより構成される表示装置の一例を示す。図６に示すように、表示装置１２０は、複数の画素１２２を含む表示領域１２１、走査線駆動回路１２３、データ線駆動回路１２５を含む。図６では図示されないが、複数の画素１２２には、表示素子として有機ＥＬ素子と、この有機ＥＬ素子を駆動するトランジスタが設けられている。

２−１．等価回路
図７は、本実施形態に係る表示装置の画素１２２の等価回路を示す。画素１２２は、選択トランジスタ１２４、駆動トランジスタ１２６、容量素子１２８、有機ＥＬ素子１３０を含む。選択トランジスタ１２４及び駆動トランジスタ１２６は、第１実施形態で示すトランジスタ１００ａと同様の構成を有する。すなわち、図７はデュアルゲート構造のトランジスタを示し、選択トランジスタ１２４は、第１ゲート電極１０４ｂ及び第２ゲート電極１１６ｂを有し、駆動トランジスタ１２６は、第１ゲート電極１０４ａ及び第２ゲート電極１１６ａを有している。

図７において、選択トランジスタ１２４及び駆動トランジスタ１２６は、ｎチャネル型である。選択トランジスタ１２４のゲート（第１ゲート電極１０４ｂ及び第２ゲート電極１１６ｂ）は、ゲート信号線１３２ａと接続される。選択トランジスタ１２４の入出力端子（ソース及びドレイン）の一方の端子はデータ信号線１３４と接続され、他方の端子は駆動トランジスタ１２６のゲート（第１ゲート電極１０４ａ及び第２ゲート電極１１６ａ）と接続される。駆動トランジスタ１２６のゲート（第１ゲート電極１０４ａ及び第２ゲート電極１１６ａ）は、選択トランジスタ１２４の入出力端子の他方の端子と接続される。駆動トランジスタ１２６のドレインは有機ＥＬ素子１３０と接続され、ソースは第２コモン配線１３６ｂと接続される。容量素子１２８は、一方の端子が選択トランジスタ１２４の入出力端子（ソース及びドレイン）の他方の端子と接続され、他方の端子が第１コモン配線１３６ａと接続される。第１コモン配線１３６ａ及び第２コモン配線１３６ｂは、例えば、接地電位が与えられる。

有機ＥＬ素子１３０は、一方の端子が駆動トランジスタ１２６のドレインと接続され、他方の端子が電源線１３８と接続される。電源線１３８は、コモン配線１３６よりも高い電位である電源電位ＶＤＤが与えられる。本実施形態において、有機ＥＬ素子１３０が駆動トランジスタ１２６のドレインと接続される側の端子が陰極であり、電源線１３８と接続される側の端子が陽極である。

２−２．画素の構成
図７に示す等価回路に対応する画素１２２ａの平面構造の一例を図８に示す。また、図８に示すＡ１−Ａ２線及びＢ１−Ｂ２線に対応する断面構造を図９（Ａ）及び図９（Ｂ）にそれぞれ示す。図９（Ａ）は、駆動トランジスタ１２６及び有機ＥＬ素子１３０の断面構造を示し、図９（Ｂ）は選択トランジスタ１２４及び容量素子１２８の断面構造を示す。以下の説明では、図８、図９（Ａ）及び図９（Ｂ）を適宜参照して説明する。なお、図８で示す画素１２２ａの平面図において、有機ＥＬ素子１３０の構造は省略されている。

２−２−１．駆動トランジスタ
駆動トランジスタ１２６は、第１実施形態で示すトランジスタ１００ａと同様の構成を有する。すなわち、駆動トランジスタ１２６は、第１ゲート電極１０４ａ、第１絶縁層１０６、第１酸化物半導体層１１２ａ、第２絶縁層１１４、第２ゲート電極１１６ａが積層された構造を有する。第１ゲート電極１０４ａは、基板１０２と第１絶縁層１０６との間に設けられる。第２ゲート電極１１６ａは、第２絶縁層１１４の上層（基板１０２と反対側の面）に設けられる。

第１絶縁層１０６と第１酸化物半導体層１１２ａとの間には、第１透明導電層１０８ａ及び第２透明導電層１０８ｂが設けられる。第１透明導電層１０８ａと第２透明導電層１０８ｂは、平面視において第１ゲート電極１０４ａ及び第２ゲート電極１１６ｂを両側から挟むように設けられる。第１透明導電層１０８ａ及び第２透明導電層１０８ｂは、第１酸化物半導体層１１２ａと接するように設けられる。

駆動トランジスタ１２６は、第１透明導電層１０８ａが、または第１透明導電層１０８ａが第１酸化物半導体層１１２ａと接する領域がドレイン領域となり、第２透明導電層１０８ｂが、または第１酸化物半導体層１１２ａが第２透明導電層１０８ｂと接する領域がソース領域となる。

駆動トランジスタ１２６の第２透明導電層１０８ｂは、第１酸化物半導体層１１２ａと共に、第１コモン配線１３６ａ及び第２コモン配線１３６ｂと電気的に接続される。第１コモン配線１３６ａは、第１ゲート電極１０４ａと同じ層構造で設けられ、第２コモン配線１３６ｂは、透明導電層１０８と酸化物半導体層１１２との間に設けられる配線層１１０と同じ層構造で設けられる。第１コモン配線１３６ａと第２透明導電層１０８ｂとは、第１絶縁層１０６に設けられた第１コンタクトホール１１７ａを介して電気的に接続される。第２コモン配線１３６ｂは、第２透明導電層１０８ｂの上面と直接接している。

第１絶縁層１０６は、例えば、基板１０２側から、第１窒化シリコン膜１４１ａ、第１酸化シリコン膜１４０ａが積層された構造を有する。第２絶縁層１１４は、第１酸化物半導体層１１２ａの側から、第２酸化シリコン膜１４０ｂ、第２窒化シリコン膜１４１ｂが積層された構造を有する。

駆動トランジスタ１２６は、第１酸化物半導体層１１２ａが第１ゲート電極１０４ａ及び第２ゲート電極１１６ａと重畳する領域にチャネルが形成される。したがって、第１酸化物半導体層１１２ａはチャネルが形成される領域において、酸化シリコン膜１４０ａ、１４０ｂと接して設けられる。第１酸化物半導体層１１２ａは、絶縁性を有する酸化物の膜と接して設けられることで酸素欠損の生成が抑制される。酸化シリコン膜１４０ａ、１４０ｂは、第１酸化物半導体層１１２ａから酸素を引き抜かないように酸素欠損が無いことが望ましく、むしろ酸素を過剰に含むことが好ましいとされる。酸素を過剰に含む酸化シリコン膜１４０ａ、１４０ｂは、第１酸化物半導体層１１２ａに対する酸素の供給源となり得るためである。ここで、酸素を過剰に含む酸化シリコン膜とは、化学量論的組成に対し酸素を多く含むものを含み、また、格子内に酸素を含む場合もあり得るものとする。なお、第１絶縁層１０６及び第２絶縁層１１４は、酸化シリコン膜に代えて酸窒化シリコン膜、酸化アルミニウム膜を適用してもよい。

駆動トランジスタ１２６は、平坦化層１４２によって覆われる。平坦化層１４２は、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂などの有機樹脂材料によって形成される。平坦化層１４２は、製造段階において、有機樹脂材料の前駆体を含む組成物を塗布した際に、塗膜のレベリング作用により表面が平坦化される。平坦化層１４２は、他の形態として、酸化シリコン膜などの無機絶縁膜をプラズマＣＶＤ法等で成膜した後、化学的機械研摩（ＣＭＰ）により表面が平坦化されたものであってもよい。

平坦化層１４２と第２絶縁層１１４には開口部１４４が設けられる。この開口部１４４に重ねて有機ＥＬ素子１３０の陰極である第１電極１４６が配置される。有機ＥＬ素子１３０は、少なくとも開口部１４４の領域に複数の層を積層することによって形成される。

本実施形態において、駆動トランジスタ１２６はデュアルゲート構造を有していることで電流駆動能力が向上する。そのため、有機ＥＬ素子１３０を駆動するに当たって十分な電流を供給することができる。仮に、有機ＥＬ素子の動作点が変動したとしても、動作点の変動に応じて定電流駆動をすることができる。

２−２−２．選択トランジスタ
選択トランジスタ１２４は、第１実施形態で示すトランジスタ１００ａと同様の構成を有する。すなわち、選択トランジスタ１２４は、第１ゲート電極１０４ｂ、第１絶縁層１０６、第２酸化物半導体層１１２ｂ、第２絶縁層１１４、第２ゲート電極１１６ｂが積層された構造を有する。選択トランジスタ１２４は、第２酸化物半導体層１１２ｂが第１ゲート電極１０４ｂ及び第２ゲート電極１１６ｂと重畳する領域にチャネルが形成される。第１絶縁層１０６と第２酸化物半導体層１１２ｂとの間に、第３透明導電層１０８ｃ及び第４透明導電層１０８ｄが設けられる。第３透明導電層１０８ｃ及び第４透明導電層１０８ｄは、第２酸化物半導体層１１２ｂと接して設けられることで、ソース領域、ドレイン領域として機能する。第３透明導電層１０８ｃと第４透明導電層１０８ｄとは、平面視において第１ゲート電極１０４ｂ及び第２ゲート電極１１６ｂを両側から挟むように設けられる。

第３透明導電層１０８ｃは、データ信号線１３４と電気的に接続される。データ信号線１３４は、透明導電層１０８と酸化物半導体層１１２との間に設けられる配線層１１０と同じ層構造で設けられる。データ信号線１３４は、第３透明導電層１０８ｃの上面と直接接している。また、酸化物半導体層１１２ｂは、データ信号線１３４が配設される領域まで延伸され、データ信号線１３４を覆うように設けられる。データ信号線１３４は、第３透明導電層１０８ｃと直接接触していることで、コンタクトホールを介して接続される場合と比べて接触面積が増大するので、接触抵抗を低減することができる。また、データ信号線１３４は、上面及び側面が第２酸化物半導体層１１２ｂで覆われることで、製造工程において酸化性雰囲気及び還元性雰囲気に晒されないこととなる。そのためデータ信号線１３４は、表面の高抵抗化を抑制することが可能となる。

２−２−３．容量素子
容量素子１２８は、第１容量電極１６０ａ、第１絶縁層１０６、第４透明導電層１０８ｄ、第２容量電極１６０ｂが積層された構造を有する。第１容量電極１６０ａは第１ゲート電極１０４と同じ層構造で形成され、第２容量電極１６０ｂはデータ信号線１３４と同じ層構造で形成される。第４透明導電層１０８ｄは、第２容量電極１６０ｂと電気的に接続された状態にあるので、実質的に容量素子１２８の他方の電極として機能する。

第２容量電極１６０ｂの上層側には第２酸化物半導体層１１２ｂ、第２絶縁層１１４が設けられる。第２容量電極１６０ｂは、第２絶縁層１１４及び第２酸化物半導体層１１２ｂを貫通する第２コンタクトホール１１７ｂを介して第２ゲート電極１１６と電気的に接続される。

２−２−４．有機ＥＬ素子
有機ＥＬ素子１３０は、基板１０２の側から、陰極に相当する第１電極１４６、電子輸送層１４８、電子注入層１５０、発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極に相当する第２電極１５８が積層された構造を有する。ここで、有機ＥＬ素子１３０は、積層順が基板１０２に近接した陽極側から、正孔輸送層、発光層、電子輸送層、陰極と順次積層される構造を順積み構造と呼ばれるが、本実施形態に係る有機ＥＬ素子１３０は基板１０２に近接した陰極側から電子輸送層、発光層、正孔輸送層等が積層される構造を有するので、逆積み構造とも呼ばれる。本実施形態においては、駆動トランジスタ１２６がｎチャネル型であるので、有機ＥＬ素子が順積み構造の場合、ソースが陽極と接続することとなる。その場合駆動トランジスタのドレイン電流は有機ＥＬ素子の特性変動により変化してしまうことが問題となる。しかしながら、本実施形態におけるように、有機ＥＬ素子を逆積み構造とすると、ｎチャネル型の駆動トランジスタはドレインが有機ＥＬ素子の陰極と接続されるので、ドレイン電流が有機ＥＬ素子の特性変動の影響を受けにくい回路構成とすることができる。

平坦化層１４２の上面と、平坦化層１４２及び第２絶縁層１１４に設けられた開口部１４４には、電子輸送層１４８、電子注入層１５０、発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極である第２電極１５８が積層される。これらの積層体と、陰極に相当する第１電極１４６とが重なる領域が有機ＥＬ素子１３０の発光領域となる。

本実施形態に係る有機ＥＬ素子１３０は、基板１０２側に光を出射する、所謂ボトムエミッション型である。以下、有機ＥＬ素子１３０を構成する各層を詳細に説明する。

２−２−４−1．陰極
有機ＥＬ素子の陰極材料としては、従来、アルミニウム・リチウム合金（ＡｌＬｉ）、マグネシウム・銀合金（ＭｇＡｇ）等の材料が用いられている。しかし、これらの材料は、大気中の酸素や水分の影響を受けて劣化しやすく、取扱が困難な材料である。また、これらの陰極材料は金属材料であるので、逆積み構造で、かつボトムエミッション型の有機ＥＬ素子を構成するには適していない。

本実施形態に係る有機ＥＬ素子１３０は、陰極である第１電極１４６を透明導電膜で形成することにより、ボトムエミッション型の構造を実現している。具体的には、駆動トランジスタ１２６の第１透明導電層１０８ａが有機ＥＬ素子１３０の領域まで拡張されることで、陰極である第１電極１４６として機能する層が設けられる。このような構造にすることで、駆動トランジスタ１２６と有機ＥＬ素子１３０とを電気的に接続するための構造が簡略化される。例えば、駆動トランジスタと有機ＥＬ素子との間に層間絶縁層が介在していると、コンタクトホールを設けて両者を接続する必要があるが、本実施形態に係る画素１２２ａの構造によれば、コンタクトホールを必要としないで済む。

陰極である第１電極１４６は、第１透明導電層１０８ａと同じ導電膜で形成される。第１透明導電層１０８ａは、導電性を有する金属酸化物材料、金属窒化物材料、金属酸窒化物材料で形成される。これらの材料による導電膜は、バンドギャップが２．８ｅＶ以上、好ましくは３．０ｅＶ以上であるので、可視光帯域の光をほぼ透過する。そのため、有機ＥＬ素子１３０の光出射面側の電極として用いることが可能となる。

陰極に相当する第１電極１４６の上層には、駆動トランジスタ１２６から延在する酸化物半導体層１１２ａが設けられていてもよい。酸化物半導体層１１２ａは、バンドギャップが３ｅＶ以上であるので、可視光に対して透光性を有する。また、後述されるように、本実施形態において電子輸送層１４８は、金属酸化物で形成される。そのため、電子輸送層１４８と同一又は同種の材料である第１酸化物半導体層１１２ａが陰極に相当する第１電極１４６との間に介在することで、電子注入障壁が形成されないようにすることができる。別言すれば、駆動トランジスタ１２６のチャネル領域から延伸する酸化物半導体層１１２ａを、陰極に相当する第１電極１４６と接する電子輸送層１４８の一部として用いることができる。

２−２−４−２．電子輸送層
電子輸送層１４８は、金属酸化物材料を用いて形成される。金属酸化物材料としては、第１実施形態で述べたものと同様の、三元系酸化物材料、二元系酸化物材料、および一元系酸化物材料が適用される。これらの金属酸化物材料は、アモルファスの形態であっても良く、結晶質の形態であっても良く、あるいはアモルファスと結晶質相の混合相の形態であっても良い。例えば、電子輸送層１４８、インジウム酸化物、亜鉛酸化物、ガリウム（Ｇａ）酸化物、スズ（Ｓｎ）酸化物から選ばれた一種又は複数種を含んで構成される。これらの金属酸化物材料は可視光を吸収せず透明である必要があるので、バンドギャップは３０．ｅＶ以上であることが求められる。さらに、電子輸送層１４８は、可能な限り膜厚を大きくすることで、陰極と陽極との短絡を防止することができる。このような電子輸送層１４８は、スパッタリング法、真空蒸着法、塗布法等により作製することができる。電子輸送層１４８は、このような成膜方法により、５０ｎｍ〜１０００ｎｍの膜厚で作製される。

なお、電子輸送層１４８のキャリア濃度は、酸化物半導体層１１２ａのキャリア濃度の１０分の１以下、好ましくは１００分の１以下であることが好ましい。別言すれば、酸化物半導体層１１２ａが電子輸送層１４８と接する領域におけるキャリア濃度は、電子輸送層１４８のキャリア濃度に対して１０倍以上、好ましくは１００倍以上であることが好ましい。具体的には、電子輸送層１４８のキャリア濃度が１０^１３〜１０^１７／ｃｍ^３であるのに対し、酸化物半導体層１１２ａのキャリア濃度は１０^１５〜１０^１９／ｃｍ^３の範囲にあり、双方のキャリア濃度の差は上述のように１桁以上、好ましくは２桁以上差があることが好ましい。酸化物半導体層１１２ａは、１０^１５〜１０^１９／ｃｍ^３のキャリア濃度を有することで、駆動トランジスタ１２６と有機ＥＬ素子１３０との電気的な接続において抵抗損失を低減し、駆動電圧の上昇を抑えることができる。電子輸送層１４８は、キャリア濃度が１０^２０／ｃｍ^３以上となると、発光層１５２における励起状態が失活して発光効率を低下させてしまう。一方、電子輸送層１４８のキャリア濃度が１０^１３／ｃｍ^３以下であると、発光層１５２に供給されるキャリアが低減し十分な輝度を得ることができない。このように、駆動トランジスタ１２６から延在する酸化物半導体層１１２ａを電子輸送層１４８と接して設けると共に、双方のキャリア濃度を異ならせることで、駆動電圧の上昇を防ぎ、有機ＥＬ素子１３０の発光効率を高めることができる。

２−２−４−３．電子注入層
有機ＥＬ素子において、電子注入層は、陰極から電子輸送材料へ電子を注入するためのエネルギー障壁を小さくするために用いられる。本実施形態では、酸化物半導体で形成される電子輸送層１４８から発光層１５２へ電子が注入されやすくするために、電子注入層１５０が用いられる。すなわち、電子注入層１５０は、電子輸送層１４８と発光層１５２との間に設けられる。

電子注入層１５０は、有機材料で形成される発光層１５２に電子を注入するために、仕事関数が小さな材料であることが望ましい。電子注入層１５０は、カルシウム（Ｃａ）酸化物、アルミニウム（Ａｌ）酸化物を含んで構成される。電子注入層１５０としては、例えば、Ｃ１２Ａ７（１２ＣａＯ・７Ａｌ_２Ｏ_３）エレクトライドを用いることが好ましい。Ｃ１２Ａ７エレクトライドは半導体特性を有し、高抵抗から低抵抗まで制御することが可能であり、仕事関数も２．４ｅＶ〜３．２ｅＶとアルカリ金属と同程度であるので、電子注入層１５０として好適に用いることができる。

Ｃ１２Ａ７エレクトライドによる電子注入層１５０は、Ｃ１２Ａ７電子化物の多結晶体をターゲットとしてスパッタリング法で作製される。Ｃ１２Ａ７エレクトライドは半導体特性を有するので、電子注入層１５０の膜厚は１ｎｍ〜１００ｎｍの範囲とすることができる。なお、Ｃ１２Ａ７エレクトライドは、Ｃａ：Ａｌのモル比が１３：１３〜１１：１６の範囲にあることが好ましい。また、Ｃ１２Ａ７エレクトライドは、スパッタリング法で成膜されるため非晶質であることが好ましく、結晶性を有するものであってもよい。

Ｃ１２Ａ７エレクトライドは、大気中で安定であるので、従来から電子注入層として用いられているフッ化リチウム（ＬｉＦ）、酸化リチウム（Ｌｉ_２Ｏ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）等のアルカリ金属化合物と比較して取り扱いが簡便であるという利点を有する。これにより、有機ＥＬ素子の製造工程において、乾燥空気又は不活性気体中で作業をする必要がなくなり、製造条件の制限が緩和されることとなる。

また、Ｃ１２Ａ７エレクトライドは、イオン化ポテンシャルが大きいため、発光層１５２を挟んで正孔輸送層１５４と反対側に配置することで、正孔ブロック層として用いることができる。すなわち、電子輸送層１４８と発光層１５２との間に、Ｃ１２Ａ７エレクトライドで形成される電子注入層１５０を設けることで、発光層１５２に注入された正孔が陰極である第１電極１４６の側に突き抜けることを抑制し、発光効率を高めることができる。

２−２−４−４．発光層
発光層１５２としては種々の材料を用いることができる。例えば、蛍光を発光する蛍光性化合物、燐光を発光する燐光性化合物を用いることができる。

例えば、青色系の発光材料として、Ｎ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（ＹＧＡＰＡ）等を用いることができる。緑色系の発光材料としては、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（２ＰＣＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アントリル］−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（２ＰＣＡＢＰｈＡ）、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（２ＤＰＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アントリル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（２ＤＰＡＢＰｈＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）］−Ｎ−［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ−フェニルアントラセン−２−アミン（２ＹＧＡＢＰｈＡ）、Ｎ，Ｎ，９−トリフェニルアントラセン−９−アミン（ＤＰｈＡＰｈＡ）等を用いることができる。赤色系の発光材料としては、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）テトラセン−５，１１−ジアミン（ｐ−ｍＰｈＴＤ）、７，１３−ジフェニル−Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）アセナフト［１，２−ａ］フルオランテン−３，１０−ジアミン（ｐ−ｍＰｈＡＦＤ）等を用いることができる。また、ビス［２−（２’−ベンゾ［４，５−α］チエニル）ピリジナトーＮ，Ｃ^３’］イリジウム（ＩＩＩ）アセチルアセトナート（Ｉｒ（ｂｔｐ）_２（ａｃａｃ））のような燐光材料を用いることができる。

この他にも、発光層１５２として、公知の各種材料を使用することができる。発光層１５２は、蒸着法、転写法、スピンコート法、スプレーコート法、グラビア印刷法等により作製することができる。発光層１５２の膜厚は適宜選択されればよいが、例えば、１０ｎｍ〜１００ｎｍの範囲で設けられる。

２−２−４−５．正孔輸送層
正孔輸送層１５４は、正孔輸送性を有する材料を用いて形成される。正孔輸送層１５４は、例えば、アリールアミン系化合物、カルバゾール基を含むアミン化合物、およびフルオレン誘導体を含むアミン化合物などであっても良い。正孔輸送層１５４は、例えば、４，４’−ビス［Ｎ−（ナフチル）−Ｎ−フェニル−アミノ］ビフェニル（α−ＮＰＤ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−（１，１’−ビフェニル）−４，４’−ジアミン（ＴＰＤ）、２−ＴＮＡＴＡ、４，４’，４”−トリス（Ｎ−（３−メチルフェニル）Ｎ−フェニルアミノ）トリフェニルアミン（ＭＴＤＡＴＡ）、４，４’−Ｎ，Ｎ’−ジカルバゾールビフェニル（ＣＢＰ）、４，４’−ビス［Ｎ−（９，９−ジメチルフルオレン−２−イル）−Ｎ−フェニルアミノ］ビフェニル（ＤＦＬＤＰＢｉ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニル（ＢＳＰＢ）、スピロ−ＮＰＤ、スピロ−ＴＰＤ、スピロ−ＴＡＤ、ＴＮＢ等の有機材料が用いられる。

正孔輸送層１５４は、真空蒸着法、塗布法など一般的な成膜方法によって作製される。正孔輸送層１５４は、このような成膜方法により、１０ｎｍ〜５００ｎｍの膜厚で作製される。なお、正孔輸送層１５４は省略されてもよい。

２−２−４−６．正孔注入層
正孔注入層１５６は、有機層に対して正孔注入性の高い物質を含む。正孔注入性の高い物質としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の金属酸化物を用いることができる。また、フタロシアニン（Ｈ_２Ｐｃ）、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ’−（３−メチルフェニル）−Ｎ’−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（ＤＰＡ３Ｂ）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（ＰＣｚＰＣＮ１）、２，３，６，７，１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（ＨＡＴ−ＣＮ）等の有機化合物を用いることができる。

このような正孔注入層１５６は、真空蒸着法、塗布法など一般的な成膜方法によって作製される。正孔注入層１５６は、このような成膜方法により、１ｎｍ〜１００ｎｍの膜厚で作製される。

２−２−４−７．陽極
陽極に相当する第２電極１５８としては、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金、導電性化合物で作製される。陽極に相当する第２電極１５８には、例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（ＩＷＺＯ）などが用いられる。これらの導電性金属酸化物材料が用いられる陽極に相当する第２電極１５８は、真空蒸着法、スパッタリング法により作製される。本実施形態において、有機ＥＬ素子１３０はボトムエミッション型であるため、陽極に相当する第２電極１５８は光反射性を有しているか、光反射面を有していることが好ましい。酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物の被膜は透光性を有するので、正孔注入層１５６と反対側の面に、アルミニウム（Ａｌ）、銀（Ａｇ）などの金属膜が積層されていてもよい。なお、図８、図９（Ａ）及び図９（Ｂ）では省略されているが、陽極に相当する第２電極１５８の上層には、酸素（Ｏ_２）や水分（Ｈ_２Ｏ）の透過を遮断するパッシベーション層が、表示領域１２１の略全面に設けられていてもよい。

このように、本実施形態によれば、ｎチャネル型の導電性を示す駆動トランジスタ１２６と有機ＥＬ素子１３０とが電気的に接続された画素１２２ａを実現することができる。この場合において、有機ＥＬ素子１３０は、陰極である第１電極１４６側から電子輸送層１４８、電子注入層１５０、発光層１５２、正孔輸送層１５４、正孔注入層１５６等が適宜積層された逆積み構造を適用することができる。陰極である第１電極１４６として、アルカリ金属材料を使用しないで済むので、表示装置の信頼性を高めることができる。さらに、下層側に配置される電子輸送層及び電子注入層を無機絶縁材料で形成することで、この上に有機層を形成しても変質等による特性劣化が抑制されるので、有機ＥＬ素子１３０の特性の安定化を図ることができる。

２−３．トランジスタの構造
図９（Ａ）及び（Ｂ）で示すように、本実施形態に係る画素１２２ａの構造は、陽極１５８が駆動トランジスタ１２６及び選択トランジスタ１２４の全面を覆う構造となる。そして、駆動トランジスタ１２６及び選択トランジスタ１２４は、チャネルが形成される酸化物半導体層１１２が、第１ゲート電極１０４と第２ゲート電極１１６とに挟まれたデュアルゲート構造を有している。

一方、図１０（Ａ）はボトムゲート型のトランジスタ３００を示し、基板３０２上に、ゲート電極３０４、第１絶縁層３０６、第１透明導電層３０８ａ、第２透明導電層３０８ｂ、第１配線３１０ａ、第２配線３１０ｂ、酸化物半導体層３１２、第２絶縁層３１４、平坦化層３４２、陽極３５８が積層された断面構造を有する。このようなボトムゲート型のトランジスタ３００では、バックチャネル側（酸化物半導体層３１２の陽極３５８側）が、陽極３５８の影響を受けやすくなる。具体的には、陽極３５８の電位が正であり、酸化物半導体層３１２と第２絶縁層３１４との界面（バックチャネル界面）と、陽極３５８との間隔が概略３μｍ〜５μｍ程度であるため、酸化物半導体層３１２のバックチャネル側に正電荷が蓄積されやすくなる。バックチャネル側に正電荷が蓄積されると、トランジスタ３００のしきい値電圧はマイナス側にシフトする（ノーマリオフとなる）という問題を有する。

この現象を、図１０（Ｂ）を参照して、表示装置の駆動方法に基づいて説明する。表示装置の駆動時には、図１０（Ｂ）に示すように、１フレーム期間Ｔｆに対し、有機ＥＬ素子を駆動するトランジスタ３００のゲート電極３０４にオン電圧Ｖ_ｇｏｎが印加される期間Ｔｇは非常に短くなっている（Ｔｆ＞Ｔｇ）。トランジスタ１００のゲートに正のオン電圧Ｖ_ｇｏｎが印加される以外の期間（Ｔｆ−Ｔｇ）は、ゲート電極３０４に負のオフ電圧Ｖ_ｇｏｆｆが印加されている。一方、陽極３５８には、定常的に正の一定電圧（ＶＤＤ）が印加されている。このため、陽極３５８とゲート電極３０４とで生ずる電界により、第２絶縁膜３１４及び平坦化膜３４２中の電荷がドリフトされて、正の電荷がバックチャネル側に蓄積されることとなる。

このような不具合を解消するには、本実施形態で示すように、酸化物半導体層１１２の下層側及び上層側にゲート電極を設けた構成とすることが好ましい。この場合、第２ゲート電極１１６は、接地して一定電位とするか、又は第１ゲート電極１０４と同電圧を与えることで、バックチャネル側の電位を安定化することができる。

図１１（Ａ）は、トランジスタ１００ａの一態様として、下層の第１ゲート電極１０４と上層の第２ゲート電極１１６とが、ソース・ドレイン電極に相当する第１透明導電層１０８ａ及び第２透明導電層１０８ｂの両方と重畳した構造を示す。第１ゲート電極１０４のチャネル長方向の幅Ｗ_{ｂｏｔｔｏｍ}は、第１透明導電層１０８ａ及び第２透明導電層１０８ｂと幅Ｗ_ｏｖ１だけ重畳し、第２ゲート電極１１６のチャネル長方法の幅Ｗ_ｔｏｐは、第１透明導電層１０８ａ及び第２透明導電層１０８ｂと幅Ｗ_ｏｖ２だけ重畳している。このように、第１ゲート電極１０４と第２ゲート電極１１６とが、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの一部と重畳したことにより、酸化物半導体層１１２のチャネル領域は外部電界から実質的に遮蔽されることとなる。これにより、陽極１５８がトランジスタ１００の全面を覆うように配置されたとしても、陽極１５８からの電界の影響を受けないようにすることができる。そして、トランジスタ１００ａのしきい値電圧が時間の経過と共に変動することを防止することができる。

図１１（Ｂ）は、トランジスタ１００ａの一態様として、上層の第２ゲート電極１１６が、ソース・ドレイン電極に相当する第１透明導電層１０８ａ及び第２透明導電層１０８ｂの両方と重畳し、第１ゲート電極１０４は、第１透明導電層１０８ａ及び第２透明導電層１０８ｂとオーバーラップしない構造を示す。第２ゲート電極１１６のチャネル長方法の幅Ｗ_ｔｏｐは、第１透明導電層１０８ａ及び第２透明導電層１０８ｂと幅Ｗ_ｏｖ２だけ重畳している。一方、第１ゲート電極１０４のチャネル長方向の幅Ｗ_{ｂｏｔｔｏｍ}は、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの間隔より狭く、幅Ｗ_ｏｆｆだけオフセットされている。このように、少なくとも第２ゲート電極１１６が、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの一部と重畳していることにより、酸化物半導体層１１２のチャネル領域は陽極１５８の電界から実質的に遮蔽されることとなる。したがって、トランジスタ１００ａのしきい値電圧が時間の経過と共に変動することを防止することができる。すなわち、第２ゲート電極が酸化物半導体層と重畳する面積は、第１ゲート電極が酸化物半導体層と重畳する面積より大きくされており、これによりバックチャネル側に蓄積され得る電荷の影響を遮蔽することができる。別言すれば、平面視において、第１ゲート電極１０４と第２ゲート電極１１６とを重畳して配置すると共に、第２ゲート電極１１６が第１ゲート電極１０４を覆うように設けることで、バックチャネル側に蓄積され得る電荷の影響を遮蔽することができる。

なお、リソグラフィ工程におけるフォトマスクのアライメント精度を考慮すると、第１ゲート電極１０４の幅Ｗ_{ｂｏｔｔｏｍ}より第２ゲート電極Ｗ_ｔｏｐの幅を大きくしておくことが好ましい（Ｗ_ｔｏｐ＞Ｗ_{ｂｏｔｔｏｍ}）。すなわち、下層の第１ゲート電極１０４より上層の第２ゲート電極１１６の幅を広くすることにより、リソグラフィ工程におけるフォトマスクのアライメント精度に余裕を持たせることができるので、酸化物半導体層１１２に形成されるチャネル領域を第２ゲート電極１１６によって確実に覆うことができる。

２−４．表示装置の製造方法
本発明の一実施形態に係る表示装置１２０の製造方法の一例を説明する。なお、以下の説明では、第１実施形態で述べるトランジスタ１００ａの製造方法に係る説明と重複する部分は適宜省略し、相違する部分について述べる。

図１２及び図１３（Ａ）及び図１３（Ｂ）は、基板１０２の上に第１ゲート電極１０４ａ、１０４ｂ、第１容量電極１６０ａ、第１コモン配線１３６ａを形成する段階、および第１絶縁層１０６を形成する段階を示す。なお、図１２は画素１２２ａに相当する領域の平面図を示し、図１３（Ａ）はＡ１−Ａ２線に対応する断面図、図１３（Ｂ）はＢ１−Ｂ２線に対応する断面図を示す。

図１２、図１３（Ａ）及び図１３（Ｂ）で示すように、第１ゲート電極１０４ａ、１０４ｂと同じ導電膜により、第１コモン配線１３６ａ、第１容量電極１６０ａが形成される。このため、第１ゲート電極１０４ａとゲート信号線１３２ａとは、同一層に形成された導電膜による、連続する一つのパターンとして形成される。同様に、第１コモン配線１３６ａと第１容量電極１６０ａとは、同一層に形成された導電膜による、連続する一つのパターンとして形成される。

第１ゲート電極１０４ａ、１０４ｂ、第１コモン配線１３６ａ、第１容量電極１６０ａの上層側には、第１絶縁層１０６が形成される。例えば、第１絶縁層１０６は、基板１０２側から、窒化シリコン膜１４１ａと酸化シリコン膜１４０ａとが積層されて形成される。窒化シリコン膜１４１ａは、プラズマＣＶＤ法により、ＳｉＨ_４、ＮＨ_３、Ｎ_２等のガスをソースガスとして用いて成膜される。酸化シリコン膜も同様に、プラズマＣＶＤ法により、ＳｉＨ_４、Ｎ_２Ｏ、Ｓｉ（ＯＣ_２Ｈ_５）_４（テトラエトキシシラン）、Ｓｉ（ＯＣＨ_３）_４（テトラメトキシシラン）等を適宜用いて成膜される。このような第１絶縁層１０６は、基板１０２の略全面に成膜される。

図１４（Ａ）及び図１４（Ｂ）は、第１絶縁層１０６の上層に、第２導電膜１０７、第３導電膜１０９を成膜し、その上に多階調マスクを使ってレジストマスク２０７ａ、２０７ｂ、２０７ｃ、２０７ｄを形成した段階を示す。なお、図１４（Ａ）に示すように、第１絶縁層１０６には、第１コモン配線１３６ａを露出させる第１コンタクトホール１１７ａが、あらかじめ形成されている。レジストマスク２０７ａ、２０７ｂ、２０７ｃ、２０７ｄは、第３導電膜１０９によって第２コモン配線１３６ｂ（図１４（Ａ））、データ信号線１３４（図１４（Ｂ））が形成される領域の膜厚が、他の領域の膜厚より厚くなるように形成されている。第２導電膜１０７は透明導電材料で形成され、第３導電膜１０９は金属材料で形成される。

図１５、図１６（Ａ）及び図１６（Ｂ）は、レジストマスク２０７ａ、２０７ｂ、２０７ｃ、２０７ｄを用いて第３導電膜１０９及び第２導電膜１０７をエッチングした状態を示す。図１５は、この段階の画素１２２ａに相当する領域の平面図を示し、図１６（Ａ）はＡ１−Ａ２線に対応する断面図、図１６（Ｂ）はＢ１−Ｂ２線に対応する断面図を示す。

第１絶縁層１０６の上に、第１透明導電層１０８ａ、第２透明導電層１０８ｂ、第３透明導電層１０８ｃ、第４透明導電層１０８ｄが形成される。第１透明導電層１０８ａ及び第２透明導電層１０８ｂは、一端部が第１絶縁層１０６を介して第１ゲート電極１０４ａと重なるように形成され、第３透明導電層１０８ｃ及び第４透明導電層１０８ｄは、一端部が第１絶縁層１０６を介して第１ゲート電極１０４ｂと重なるように形成される。第２透明導電層１０８ｂの上には第２コモン配線１３６ｂが形成される。第２コモン配線１３６ｂは、第２透明導電層１０８ｂの上面に形成される。この形態により、第１コモン配線１３６ａ、第２透明導電層１０８ｂ及び第２コモン配線１３６ｂは電気的に接続された状態となる。

第２容量電極１６０ｂは、第４透明導電層１０８ｄの上面に接して形成される。第２容量電極１６０ｂは、第４透明導電層１０８ｄ及び第１絶縁層１０６を介して第１容量電極１６０ａと少なくとも一部の領域が重なるように配置される。第１絶縁層１０６を介して第１容量電極１６０ａと第２容量電極１６０ｂが重なる領域に容量素子１２８が形成される。

データ信号線１３４は、第３導電膜１０８から形成される。データ信号線１３４は、第３透明導電層１０８ｃの上面に接して形成される。この形態により、第３透明導電層１０８ｃとデータ信号線１３４は電気的に接続された状態となる。第３透明導電層１０８ｃはデータ信号線１３４に沿って設けられることで確実に電気的に接続された状態となる。

また、第２コモン配線１３６ｂの端部は、第２透明導電層１０８ｂの端部より内側に配置される。これにより、第２透明導電層１０８ｂと第２コモン配線１３６ｂを積層しても、段差部が階段状に形成されるので、後の工程で形成される酸化物半導体層１１２、第２絶縁層１１４の段差被覆性を良好なものとすることができる。同様に、データ信号線１３４の端部は、第３透明導電層１０８ｃの端部より内側に配置され、第２容量電極１６０ｂの端部は第４透明導電層１０８ｄの端部より内側に配置されるので、上層側に形成される酸化物半導体層１１２及び第２絶縁層１１４の段差被覆性を良好なものとすることができる。

図１７、図１８（Ａ）及び図１８（Ｂ）は、酸化物半導体層１１２、第２絶縁層１１４、第４導電膜１１５を形成する段階を示す。図１７は、この段階の画素１２２ａに相当する領域の平面図を示し、図１８（Ａ）はＡ１−Ａ２線に対応する断面図、図１８（Ｂ）はＢ１−Ｂ２線に対応する断面図を示す。

第１酸化物半導体層１１２ａは、第１透明導電層１０８ａ及び第２透明導電層１０８ｂの略全面を覆うように形成される。また、第２酸化物半導体層１１２ｂは、第３透明導電層１０８ｃ及び第４透明導電層１０８ｄの略全面を覆うように形成される。第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂは、酸化物半導体をターゲットとして用いスパッタリング法により成膜された後、リソグラフィ工程を経て上記のような所定の形状に形成される。第１酸化物半導体１１２ａは、第１透明導電層１０８ａ及び第２透明導電層１０８ｂと接して形成され、第２酸化物半導体層１１２ｂは第３透明導電層１０８ｃ及び第４透明導電層１０８ｄと接して形成されることで、電気的に接続された状態となる。

第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂの上層に第２絶縁層１１４が形成される。第２絶縁層１１４は、例えば、酸化物半導体層１１２側から、第２酸化シリコン膜１４０ｂ、第２窒化シリコン膜１４１ｂが積層される。これにより、酸化物半導体層１１２の下層側に第１酸化シリコン膜１４０ａ、上層側に第２酸化シリコン膜１４０ｂが形成される。酸化物半導体層１１２は、酸化物系の絶縁膜により挟まれることで、酸素欠損による欠陥（ドナー準位）が生成されることが抑制される。

さらに、酸化シリコン膜１４０ａ、１４０ｂは、第１酸化物半導体層１１２ａから酸素を引き抜かないように酸素欠損が無いことが望ましく、むしろ酸素を過剰に含むことが好ましいものとなる。第２絶縁層１１４を成膜した後、２５０℃〜４００℃の熱処理をすることで、第１酸化シリコン膜１４０ａ、第２酸化シリコン膜１４０ｂから第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂに酸素を拡散させることができる。このような熱処理により、仮に、酸化物半導体層１１２に酸素欠損が含まれていても、酸化シリコン膜１４０から拡散された酸素により、酸素欠損を補償し、ドナー準位となる欠陥を消滅させることができるので、高抵抗化を図ることができる。

第２絶縁層１１４には、第２容量電極１６０ｂと重なる領域に第２コンタクトホール１１７ｂが形成される。その後、第４導電膜１１５が形成される。第４導電膜１１５は、第１導電膜１０３と同様に形成される。

図１９、図２０（Ａ）及び図２０（Ｂ）は、第２ゲート電極１１６を形成する段階を示す。図１９は、この段階の画素１２２ａに相当する領域の平面図を示し、図２０（Ａ）はＡ１−Ａ２線に対応する断面図、図２０（Ｂ）はＢ１−Ｂ２線に対応する断面図を示す。

第２ゲート電極１１６は、第４導電膜を、リソグラフィ工程を経てエッチング加工されることで形成される。第２ゲート電極１１６ａは、第１ゲート電極１０４ａと重なる領域を含むように形成される。また、第２ゲート電極１１６ｂは、第１ゲート電極１０４ｂと重なる領域を含むように形成される。これにより、駆動トランジスタ１２６、選択トランジスタ１２４が形成される。また、容量素子１２８は、第２コンタクトホール１１７ｂにより、第２ゲート電極１１６ａと電気的に接続される。

図２１（Ａ）及び図２１（Ｂ）に示すように、選択トランジスタ１２４、駆動トランジスタ１２６及び容量素子１２８を埋設するように平坦化層１４２が形成される。平坦化層１４２は、例えば、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂などの有機樹脂材料によって形成される。平坦化層１４２には、陰極である第１電極１４６と重なる領域に、第１酸化物半導体層１１２ａを露出させる開口部１４４が形成される。開口部１４４は、平坦化層１４２が感光性樹脂材料で形成される場合には、フォトマスクを用いて、露光処理をすることで形成される。また、第２絶縁層１１４には、平坦化層１４２を形成する前に、予め開口部１４４に相当する領域に開口部が形成される。あるいは、第２絶縁層１１４には、平坦化層１４２に開口部１４４を形成する段階で、第１酸化物半導体層１１２ａを露出させる開口部が形成されてもよい。平坦化層１４２の開口部１４４は、有機ＥＬ素子１３０を形成するために、内壁面がテーパー形状となるように形成されていることが好ましい。

図２２は、電子輸送層１４８及び電子注入層１５０を形成する段階を示す。電子輸送層１４８は、金属酸化物材料を用いて形成される。金属酸化物材料としては、第１実施形態で述べたものと同様の、三元系酸化物材料、二元系酸化物材料、または一元系酸化物材料のスパッタリングターゲットを用い、スパッタリング法で作製される。電子注入層１５０は、Ｃ１２Ａ７エレクトライドにより作製される。電子注入層１５０もＣ１２Ａ７エレクトライドのスパッタリングターゲットを用い、スパッタリング法で作製することができる。この場合、スパッタリング法は、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ｎ_２（窒素）、Ａｒ（アルゴン）、ＮＯ（一酸化窒素）、Ｋｒ（クリプトン）、およびＸｅ（キセノン）からなる群から選定された少なくとも一つのガス種を用いて実施されても良い。電子輸送層１４８及び電子注入層１５０は、複数の画素間で共通して用いられる層であるので、画素１２２ａが配置される領域の略全面に形成される。

その後、発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極である第２電極１５８を形成することで、図９に示す画素が形成される。発光層１５２は、赤色画素、緑色画素、青色画素に対応して、異なる発光材料を用いて形成される。発光層１５２から出射される光が白色発光スペクトルを有する場合には、各画素共通の層として表示領域１２１の略全面に形成することができる。正孔輸送層１５４、正孔注入層１５６は、各画素に共通の層として、画素１２２ａが配置される領域の略全面に形成される。また、陽極である第２電極１５８は画素間の共通電極として用いられるため、画素１２２ａが配置される領域の略全面に形成される。

本実施形態に係る表示装置１２０の製造方法によれば、多階調マスクを用いることで、製造に必要なフォトマスクの数を削減することが可能となる。また、多階調マスクを用いることで、１回の露光により複数のパターン（第１透明導電層１０８ａ、第２透明導電層１０８ｂ、第３透明導電層１０８ｃ及び第４透明導電層１０８ｄと、データ信号線１３４、第２コモン配線１３６ｂ等）を作製することができる。これにより、表示装置１２０の生産性を高め、製造コストを低減することができる。

なお、本実施形態では、選択トランジスタ１２４及び駆動トランジスタ１２６が共にデュアルゲート型の構造であるものを示したが、本発明はこれに限定されない。例えば、選択トランジスタ１２４は、第１ゲート電極１０４ｂが省略されたトップゲート型のトランジスタを用いていてもよい。また、画素回路は図７に例示する回路に限定されず、１画素に３つ以上のトランジスタを有する画素回路に、本実施形態に係るトランジスタ及び有機ＥＬ素子を適用することもできる。

第３実施形態：
本実施形態は、本発明の一実施形態に係る表示装置の製造方法の他の一例を示す。以下においては、第２実施形態と相違する部分について説明する。

第２ゲート電極１１６を形成する段階までは、第１実施形態と同様である。第２ゲート電極１１６の上層側には平坦化層１４２が形成される。図２３（Ａ）は、図１９のＡ１−Ａ２線に対応する断面構造を示し、平坦化層１４２を形成する段階を示す。

本実施形態において、平坦化層１４２は、極性を有する絶縁膜で形成される。例えば、平坦化層１４２は、直鎖系フッ素有機材料を用いて形成される。直鎖系フッ素有機材料としては、例えば、フルオロアルキルシラン（ＦＡＳ）系材料が用いられる。フルオロアルキルシラン（ＦＡＳ）系材料としては、例えば、Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロデシルトリクロロシラン（ＦＤＴＳ）、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン（ＦＯＴＳ）等が用いられる。

平坦化層１４２は、直鎖系フッ素有機材料を用いて形成されることで、撥液性を有する表面が形成される。別言すれば、双極性を有する分子や側鎖を含む平坦化層１４２を形成することで、図２３（Ａ）に模式的に示すように、ミクロ層分離現象によって、表面にマイナスの電荷が表れるようになる。平坦化層１４２は、第１酸化物半導体層１１２ａを露出させる開口部１４４が形成され、その後、電子輸送層１４８が形成される。

図２３（Ｂ）は、電子輸送層１４８が形成された段階を示す。電子輸送層１４８は、金属酸化物材料を用いて形成される。金属酸化物材料としては、第２実施形態で述べたものと同様の、三元系酸化物材料、二元系酸化物材料、または一元系酸化物材料で形成される。これらの酸化物材料は、いずれも縮退した半導体の一種であり、多数キャリアが電子である、ｎ型の導電性を有する。

平坦化層１４２の表面にミクロ相分離現象によってマイナスの電荷が発生することで、ｎ型の導電性を有する電子輸送層１４８は平坦化層１４２の表面と接する領域が空乏層化する。電子輸送層１４８の空乏層化領域１４９は、キャリアが殆ど存在しない高抵抗領域となる。一方、電子輸送層１４８が酸化物半導体層１１２ａと接する領域は空乏層化しない領域としてそのまま残存する。ｎ型の導電性を有する電子輸送層１４８は、表示領域１２１の略全面に形成される。電子輸送層１４８は、画素間の領域が空乏層化領域１４９となる。隣接する画素同士は、空乏層化領域１４９によって絶縁されるので、電子輸送層１４８を介して横方向に流れるリーク電流が低減される。

従来において、有機ＥＬ素子は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、陰極の各層を、大気に晒すことなく真空中で連続的に成膜する必要があるとされている。これに対し、本発明の一実施形態は、電子輸送層１４８、電子注入層１５０を、大気に晒しても安定な酸化物半導体で形成することで、有機ＥＬ素子の製造条件に自由度を持たせることを可能としている。すなわち、本発明の一本実施形態によれば、電子輸送層１４８及び電子注入層１５０は、スパッタリング装置を用いて真空中で成膜した後、大気圧に戻し別の成膜装置によって発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極１６０を成膜することが可能となる。これにより、有機ＥＬ素子を作製する製造装置の巨大化を防ぎ、製造工程のラインバランスを調整することが容易となる。また、本発明の一実施形態は、製造装置をメンテナンスするときの生産調整が容易となり、生産効率の向上を図ることが可能となるという様々な利点を有している。

第４実施形態：
本実施形態は、画素の構造が、第２実施形態で例示されるものと異なる態様を示す。以下の説明においては、第２実施形態と相違する部分について説明する。

４−１．画素の構成１
図２４（Ａ）は及び（Ｂ）は、本実施形態に係る表示装置の画素１２２ｂの構成を示す。図２４（Ａ）は、図８に示す画素の平面図におけるＡ１−Ａ２線に対応する断面構造を示し、図２４（Ｂ）は、同じくＢ１−Ｂ２線に対応する断面構造を示す。

図２４（Ａ）に示すように、画素１２２ｂは、電子輸送層１４８が有機ＥＬ素子１３０に対応して個別に設けられている。別言すれば、電子輸送層１４８は、表示領域１２１の略全面に広がっておらず、各画素に対応して個別に設けられた構造を有する。この場合、電子輸送層１４８は、開口部１４４よりも大きく、発光層１５２よりも小さいサイズとすることが好ましい。すなわち、電子輸送層１４８の端部は、開口部１４４の開口端より外側であって、かつ発光層１５２の端部の内側に配置されることが好ましい。このため、図２４（Ｂ）で示すように、選択トランジスタ１２４が設けられる領域には、電子輸送層１４８が設けられていない構造となる。電子輸送層１４８を、開口部１４４よりも大きく形成することで発光層１５２が酸化物半導体層１１２ａと接することを防ぎ、発光層１５２よりも小さく形成することで正孔輸送層１５４が電子輸送層１４８と接することを防ぐことができる。

電子輸送層１４８は金属酸化物材料を用いて作製されるので、リソグラフィ工程を用いてレジストマスクを形成し、ドライエッチング又はウェットエッチングにより容易に加工することができる。電子輸送層１４８は、金属酸化物材料を用いて形成されることでｎ型の導電性を有するが、図２４（Ａ）に示すように各画素に個別に形成することで、画素間のリーク電流を低減することができる。なお、電子注入層１５０としてＣ１２Ａ７エレクトライドを用いる場合は、Ｃ１２Ａ７エレクトライドの抵抗が高いため、隣接する画素間でリーク電流を増加させる要因とはならない。したがって、電子注入層１５０としてＣ１２Ａ７エレクトライドを用いる場合には、表示領域１２１に略全面に当該被膜を形成してもリーク電流の問題が生じることはない。

このように、電子輸送層１４８を、各画素の有機ＥＬ素子１３０に対応して個別に形成することで、画素間で発生するリーク電流（別言すればクロストーク）が発生する懸念を解消することができる。

４−２．画素の構成２
なお、電子輸送層１４８と電子注入層１５０の２層を、リソグラフィ工程とエッチング工程により加工してもよい。図２５（Ａ）は及び（Ｂ）は、そのような場合の画素１２２ｂの構成を示す。図２５（Ａ）は、図８に示す画素の平面図におけるＡ１−Ａ２線に対応する断面構造を示し、図２５（Ｂ）は、同じくＢ１−Ｂ２線に対応する断面構造を示す。

電子輸送層１４８及び電子注入層１５０を各画素に対応して個別に形成する場合のサイズは、発光層１５２よりも小さいサイズとすることが好ましい。すなわち、電子輸送層１４８及び電子注入層１５０の端部は、開口部１４４の開口端より外側であって、かつ発光層１５２の端部の内側に配置されることが好ましい。別言すれば、電子輸送層１４８及び電子注入層１５０が発光層１５２によって覆われるサイズとすることが好ましい。電子輸送層１４８及び電子注入層１５０を、発光層１５２よりも小さく形成することで正孔輸送層１５４が電子輸送層１４８と接することを防ぐことができる。

電子輸送層１４８及び電子注入層１５０を、各画素の有機ＥＬ素子１３０に対応して個別に形成することで、画素間で発生するリーク電流（別言すればクロストーク）が発生する懸念を解消することができる。

本実施形態によれば、電子輸送層１４８及び電子注入層１５０を酸化物半導体で形成することで、リソグラフィ工程によるパターニングが可能となり、各画素の有機ＥＬ素子１３０に対応して個別に設けることができる。すなわち、フォトマスクを１枚追加するだけで、画素間で流れるリーク電流（別言すればクロストーク）の発生を防ぎ、表示装置の画質を向上させることができる。

第５実施形態：
本実施形態は、電子輸送層、又は電子輸送層と電子注入層の双方が、各画素で個別に形成される場合において、第４実施形態で例示されるものとは異なる態様を示す。以下の説明においては、第４実施形態と相違する部分を中心に説明する。

５−１．画素の構成１
本実施形態に係る表示装置の画素１２２ｃの平面構造の一例を図２６に示す。また、図２６に示すＡ３−Ａ４線及びＢ３−Ｂ４線に対応する断面構造を図２７（Ａ）及び図２７（Ｂ）にそれぞれ示す。図２７（Ａ）は、駆動トランジスタ１２６及び有機ＥＬ素子１３０の断面構造を示し、図２７（Ｂ）は選択トランジスタ１２４及び容量素子１２８の断面構造を示す。以下の説明では、図２６、図２７（Ａ）及び図２７（Ｂ）を適宜参照して説明する。なお、図２６で示す画素１２２ｃの平面図において、有機ＥＬ素子１３０の構造は省略されている。

図２６及び図２７（Ａ）に示すように、電子輸送層１４８は、酸化物半導体層１１２ａの上面に接し、各画素に応じて孤立して設けられている。このため、図２７（Ｂ）で示すように、選択トランジスタ１２４が設けられる領域には、電子輸送層１４８が設けられていない構造となる。

電子輸送層１４８は、酸化物半導体層１１２ａと同様に、酸化物半導体を用いて作製される。この場合、電子輸送層１４８を形成する酸化物半導体材料と、酸化物半導体層１１２ａを形成する酸化物半導体材料とを、異なる材料で形成することで、酸化物半導体層１１２ａ上で電子輸送層１４８の選択加工が可能となる。すなわち、電子輸送層１４８を、酸化物半導体層１１２ａに対してエッチング速度の早い酸化物半導体材料を用いて形成することで、電子輸送層１４８を選択的に加工することができる。

例えば、電子輸送層１４８を、スズ（Ｓｎ）を含有しない亜鉛（Ｚｎ）系の酸化物半導体層（ＺｎＳｉＯｘ、ＺｎＭｇＯｘ、ＺｎＧａＯｘ等）を用いて形成し、酸化物半導体層１１２ａを、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）等が含有されていないスズ（Ｓｎ）系の酸化物半導体層（ＩｎＧａＳｎＯｘ、ＩｎＷＳｎＯｘ、ＩｎＳｉＳｎＯｘ等）が用いて形成することが好ましい。別言すれば、電子輸送層は、酸化亜鉛と、酸化シリコン、酸化マグネシウム及び酸化ガリウムから選ばれた少なくとも一種とを含むことが好ましく、酸化物半導体層は、酸化スズ及び酸化インジウムと、酸化ガリウム、酸化タングステン及び酸化シリコンから選ばれた少なくとも一種とを含むことが好ましい。これにより、双方の酸化物半導体層のエッチング速度を異ならせ、選択比が高くすることができる。すなわち、電子輸送層１４８のエッチング速度を酸化物半導体層１１２ａと比較して早くすることができる。また、酸化物半導体層１１２ａと電子輸送層１４８とのバンドギャップを最適化することができる。すなわち、酸化物半導体層１１２ａのバンドギャップに対し、電子輸送層のバンドギャップを大きくすることができる。例えば、酸化物半導体層１１２ａのバンドギャップが３．０ｅＶ以上であるとすると、電子輸送層１４８のバンドギャップは酸化物半導体層１１２ａのバンドギャップ以上であって、かつ３．４ｅＶ以上が好ましい値となる。電子輸送層１４８のバンドギャップが３．４ｅＶ以上であれば、青色の光を吸収しなくなり、信頼性を向上させることができる。

電子輸送層１４８は、平坦化層１４２を形成する前にリソグラフィ工程とエッチング工程を経てパターニングされることにより、微細加工が容易となる。そして、電子輸送層１４８を、各画素に対応して個別に設けることで、第４実施形態と同様に、隣接する画素間で流れるリーク電流を低減し、クロストークの発生を抑制することができる。

５−２．画素の構成２
なお、電子輸送層１４８と電子注入層１５０の２層を、酸化物半導体層１１２ａ上で個別に設けられるようにしてもよい。図２８（Ａ）及び（Ｂ）は、そのような場合の画素１２２ｃの構成を示す。図２８（Ａ）は、図２６に示す画素の平面図におけるＡ１３−Ａ１４線に対応する断面構造を示し、図２６（Ｂ）は、同じくＢ９−Ｂ１０線に対応する断面構造を示す。

図２８（Ａ）に示すように、電子輸送層１４８及び電子注入層１５０は、酸化物半導体層１１２ａの上で、各画素に応じて孤立して設けられている。このため、図２７（Ｂ）で示すように、選択トランジスタ１２４が設けられる領域には、電子輸送層１４８が設けられていない構造となる。このように、電子輸送層１４８及び電子注入層１５０を、各画素の有機ＥＬ素子１３０に対応して個別に形成することで、画素間で発生するリーク電流を低減し、クロストークの発生を抑制することができる。

５−３−１．製造方法１
本実施形態に係る表示装置の製造方法を、図面を参照して説明する。以下の説明においては、第２実施形態と相違する部分を中心に説明する。

図２９、図３０（Ａ）及び図３０（Ｂ）は、基板１０２上に、ゲート電極１０４（第１ゲート電極１０４ａ、第２ゲート電極１０４ｂ）、第１絶縁層１０６、透明導電層１０８（第１透明導電層１０８ａ〜第４透明導電層１０８ｄ）、データ信号線１３４、第１コモン配線１３６ａ、第２コモン配線１３６ｂが形成され、さらに基板１０２の略全面に酸化物半導体層１１２及び電子輸送層１４８が形成された段階を示す。なお、図２９は、この段階における画素の平面図を示す（略全面に形成される第１絶縁層１０６、酸化物半導体層１１２及び電子輸送層１４８は省略されている。）。また、図３０（Ａ）は、図２９に示すＡ３−Ａ４線に対応する断面構造を示し、図３０（Ｂ）は、Ｂ３−Ｂ４線に対応する断面構造を示す。

酸化物半導体層１１２と電子輸送層１４８は、金属酸化物材料で形成されるため、例えば、スパッタリング装置によって連続して成膜することができる。この場合において、上述されるように、酸化物半導体層１１２と電子輸送層１４８とは、異なる金属酸化物材料（別言すれば異なる酸化物半導体材料）で形成することが好ましい。

図３１（Ａ）及び図３１（Ｂ）は、酸化物半導体層１１２、電子輸送層１４８の上にフォトレジスト膜２０５を形成し、フォトマスクを用いて露光する段階を示す。フォトマスクとしては、第１実施形態で示されるものと同様に、多階調マスクパターン２０３が設けられた多階調マスク２０１が用いられる。この場合、多階調マスク２０１の中間露光部分が酸化物半導体層１１２のパターンに対応し、未露光部分が電子輸送層１４８のパターンに対応する部分となる。

その後、フォトレジスト膜２０５を現像することで、図３２（Ａ）及び図３２（Ｂ）に示すように、厚さの異なる領域を有するレジストマスク２０７ａが形成される。図３２（Ａ）では、レジストマスク２０７ａが、電子輸送層１４８が形成される領域に対応する部分の膜厚が厚くなり、第１酸化物半導体層１１２ａ、第２酸化物半導体層１１２ｂが形成される領域が相対的に薄くなるように形成された態様を示す。

レジストマスク２０７ａを使用して電子輸送層１４８及び酸化物半導体層１１２がエッチングされる。この段階で、第１酸化物半導体層１１２ａ及び第２酸化物半導体層１１２ｂが形成される。電子輸送層１４８は、第１酸化物半導体層１１４ａ及び第２酸化物半導体層１１２ｂと略同一のパターンで残存している。このエッチングの後、アッシング処理により、レジストマスク２０７ａの膜厚が薄い領域を除去して、電子輸送層１４８の表面を露出させる処理が行われる。図３３（Ａ）及び図３３（Ｂ）は、アッシング処理が行われた後のレジストマスク２０７ｂを示す。図３３（Ａ）に示すように、電子輸送層１４８の一部の領域を覆うように残存した状態となる。

次に、露出した電子輸送層１４８のエッチングが行われる。図３４に示す平面図及び図３５（Ａ）及び図３５（Ｂ）に示す断面図ように、このエッチング処理により、第１酸化物半導体層１１２ａの上に電子輸送層１４８が選択的に形成される。上述のように、電子輸送層１４８は、第１酸化物半導体層１１２ａよりもエッチング速度が早い材料で形成される。これにより電子輸送層１４８を第１酸化物半導体層１１２ａの上に形成し、第１酸化物半導体層１１２ａ、第２酸化物半導体層１１２ｂを残存させることができる。なお、電子輸送層１４８をエッチングした後、レジストマスク２０７ｂはアッシングにより除去される。

その後、図３６（Ａ）及び図３６（Ｂ）に示すように、第２絶縁層１１４、第２ゲート電極１１６ａ、１１６ｂ、平坦化層１４２が形成される。平坦化層１４２には開口部１４４が形成され、さらに電子注入層１５０が形成される。図３６（Ａ）及び（Ｂ）に示すように、電子注入層１５０は、平坦化層１４２の上面から開口部１４４にかけて形成され、開口部１４４において電子輸送層１４８と接するように形成される。

以降、発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極１５８を形成することで、図２６、図２７（Ａ）及び図２７（Ｂ）で示すように表示装置の画素１２２ｃが形成される。

本実施形態によれば、多階調マスクを用いることで、フォトマスクの枚数を増加させることなく、電子輸送層１４８を第１酸化物半導体層１１２ａの上に設けることができる。これにより、第１酸化物半導体層１１２ａと電子輸送層１４８とは、１枚のフォトマスクにより位置が画定するので、画素を微細化する場合でも双方のパターンを精度良く形成することができる。また、本実施形態によれば、フォトマスク及びリソグラフィ工程を増加させないで済むので、製造コストの増加を抑制することができる。

５−３−２．製造方法２
図３０（Ａ）及び図３０（Ｂ）で示す段階において、電子輸送層１４８に上に電子注入層１５０をさらに積層させて、４−３−１と同様の工程を行ってもよい。すなわち、多階調マスクを用いて、電子輸送層１４８と電子注入層１５０をエッチング処理してもよい。これにより、図３７（Ａ）及び図３７（Ｂ）に示すように、第１半導体層１１２ａの上に電子輸送層１４８及び電子注入層１５０を選択的に形成することができる。

その後、平坦化層１４２を形成し、平坦化層１４２に開口部１４４を設け、発光層１５２、正孔輸送層１５４、正孔注入層１５６、陽極１５８を形成することで、図２８（Ａ）及び図２８（Ｂ）で示す表示装置の画素１２２ｃが形成される。

本実施形態によれば、４−３−１節で述べる場合と同様に、多階調マスクを用いることで、フォトマスクの枚数を増加させることなく、電子輸送層１４８及び電子注入層１５０を第１酸化物半導体層１１２ａの上に設けることができる。

第６実施形態：
本実施形態は、有機ＥＬ素子１３０の発光が基板１０２とは反対側に出射される、所謂トップエミッション型の表示装置の画素の一例を示す。以下においては、第２実施形態と相違する部分について説明する。

図３８は、本実施形態に係る表示装置１２０の画素１２２ｄの平面図を示し、Ａ５−Ａ６線に対応する断面構造を、図３９に示す。画素１２２ｄにおける選択トランジスタ１２４、駆動トランジスタ１２６、容量素子１２８、および有機ＥＬ素子１３０の構造は、第２実施形態と同様である。

画素１２２ｄは、陰極である第１電極１４６と重なる領域に反射層１６２が設けられる。反射層１６２は、第１絶縁層１０６を介して設けられる。この反射層１６２は、例えば、痔ａ１ゲート電極１０４と同じ層構造に形成される。すなわち、反射層１６２は、第２実施形態において説明される、第１導電膜１０３から形成される。また、陽極である第２電極１５８は、酸化インジウムスズ、酸化インジウム亜鉛等の透明導電膜で形成される。

本実施形態において、陰極である第１電極１４６は透明導電膜で形成される。発光層１５２で発光した光は、導波光として有機層の中を伝搬する光を除けば、少なくとも陰極である第１電極１４６側と陽極である第２電極１５８側に放射される。発光層１５２から陰極である第１電極１４６側に出射された光は、陰極である第１電極１４６及び第１絶縁層１０６を透過するが、反射層１６２で反射される。反射層１６２で反射された光の一部は、陽極である第２電極１５８から出射される。反射層１６２は、出射光強度を高めるために、陰極である第１電極１４６に対向する面に、アルミニウム（Ａｌ）、銀（Ａｇ）等の反射率の高い金属膜が設けられていることが好ましい。

なお、図３８及び図３９では反射層１６２の端部が、陰極である第１電極１４６の端部より内側になるように設けられているが、本実施形態はこの態様に限定されない。反射層１６２は、第１絶縁層１０６を介して設けられているので、陰極である第１電極１４６よりも幅広に設けられていてもよい。また、反射層１６２は、第１ゲート電極１０４及びゲート信号線１３２と接触しなければ、隣接画素と連続するように設けられていてもよい。

このように、本実施形態によれば、陰極である第１電極１４６の下層側に反射層１６２を設けることで、トップエミッション型の画素１２２ｄを有する表示装置１２０を実現することができる。この場合、反射層１６２は、第１ゲート電極１０４と同じ導電膜から作製することができので、製造工程を増加させることなく形成することができる。

第７実施形態：
本実施形態は、第２実施形態とは異なる画素の構造について例示する。図４０は、画素１２２ｅの平面図を示し、Ａ７−Ａ８線に沿った断面構造を図４１（Ａ）に示し、Ｂ５−Ｂ６線に沿った断面構造を図４１（Ｂ）に示す。なお、画素１２２ｅの等価回路は、図７に示すものと同様である。本実施形態では、第２実施形態と相違する部分について説明する。

画素１２２ｅは、データ信号線１３４、第２コモン配線１３６ｂが、第２実施形態で説明される第４導電膜１１５から形成される。すなわち、データ信号線１３４、第２コモン配線１３６ｂは、第２絶縁層１１４上に設けられる。

第２コモン配線１３６ｂは、第１絶縁層１０６及び第２絶縁層１１４を貫通する第１コンタクトホール１１７ａを介して第１コモン配線１３６ａと電気的に接続される。また、第２コモン配線１３６ｂは、第２絶縁層１１４を貫通する第３コンタクトホール１１７ｃを介して、第１酸化物半導体層１１２ａと接触する。第２コモン配線１３６ｂが第１酸化物半導体層１１２ａと接触する領域は、第１透明導電層１０８ａが重畳して配置される領域であり、この領域は駆動トランジスタ１２６のソース領域に相当する領域である。したがって、第２コモン配線１３６ｂは、第１コモン配線１３６ａ及び駆動トランジスタ１２６のソースと電気的に接続される。

データ信号線１３４は、第２絶縁層１１４を貫通する第４コンタクトホール１１７ｄにおいて、第２酸化物半導体層１１２ｂと接触する。データ信号線１３４が第２酸化物半導体層１１２ｂと接触する領域は、第３透明導電層１０８ｃが重畳して配置される領域であり、この領域は選択トランジスタ１２４のソース又はドレイン領域に相当する領域である。したがって、データ信号線１３４は、選択トランジスタ１２４のソース又はドレイン領域と電気的に接続される。

容量素子１２８は、第１絶縁層１０６を挟んで第１容量電極１６０ａと第２容量電極１６０ｂが重畳する領域に形成される。本実施形態において、第２容量電極１６０ｂは、選択トランジスタ１２４から第４透明導電層１０８ｄ及び第２酸化物半導体層１１２ｂが第１容量電極１６０ａ上に延伸する部分によって形成される。この領域における第２酸化物半導体層１１２ｂは、電極として機能するために低抵抗化されていることが好ましい。また、領域におい、第２酸化物半導体層１１２ｂは除去されていてもよい。第２ゲート電極１１６ａは、第２コンタクトホール１１７ｂによって第２容量電極１６０ｂと接触することで、駆動トランジスタ１２６と容量素子１２８とは電気的に接続される。

本実施形態によれば、データ信号線１３４及び第２コモン配線１３６ｂを、第２ゲート電極１１６と同じ層構造にある導電層で形成することで、画素１２２ｅを構成する選択トランジスタ１２４とデータ信号線１３４、駆動トランジスタ１２６と第２コモン配線１３６ｂ及び容量素子１２８との電気的な接続を確実に図ることができる。

第８実施形態：
本実施形態は、有機ＥＬ素子１３０の発光が基板１０２とは反対側に出射される、所謂トップエミッション型の表示装置の画素の一例を示す。以下においては、第４実施形態と相違する部分について説明する。

図４２は、本実施形態に係る表示装置１２０の画素１２２ｆの平面図を示し、Ａ９−Ａ１０線に対応する断面構造を、図４３に示す。画素１２２ｆにおける選択トランジスタ１２４、駆動トランジスタ１２６、容量素子１２８、および有機ＥＬ素子１３０の構造は、第４実施形態と同様である。

画素１２２ｆは、第３実施形態と同様に、陰極である第１電極１４６と重なる領域に反射層１６２が設けられる。反射層１６２は、第１絶縁層１０６を介して設けられる。この反射層１６２は、例えば、第１ゲート電極１０４と同じ層構造に形成される。すなわち、反射層１６２は、第２実施形態において説明される、第１導電膜１０３から形成される。また、陽極である第２電極１５８は、酸化インジウムスズ、酸化インジウム亜鉛等の透明導電膜で形成される。

このように、データ信号線１３４及び第２コモン配線１３６ｂを、第２ゲート電極１１６と同じ層構造で形成される画素構造であっても、トップエミッション型の画素１２２ｆを構成することができる。

なお、図４２及び図４３では反射層１６２の端部が、陰極である第１電極１４６の端部より内側になるように設けられているが、本実施形態はこの態様に限定されない。反射層１６２は、第１絶縁層１０６を介して設けられているので、陰極である第１電極１４６よりも幅広に設けられていてもよい。また、反射層１６２は、第１ゲート電極１０４及びゲート信号線１３２と接触しなければ、隣接画素と連続するように設けられていてもよい。

本実施形態によれば、陰極である第１電極１４６の下層側に反射層１６２を設けることで、トップエミッション型の画素１２２ｆを有する表示装置１２０を実現することができる。この場合、反射層１６２は、第１ゲート電極１０４と同じ導電膜から作製することができので、製造工程を増加させることなく形成することができる。

第９実施形態：
本実施形態は、第４実施形態とは異なる画素の構造について例示する。図４４は、画素１２２ｇの平面図を示し、Ａ１１−Ａ１２線に沿った断面構造を図４５（Ａ）に示し、Ｂ７−Ｂ８線に沿った断面構造を図４５（Ｂ）に示す。なお、画素１２２ｇの等価回路は、図７に示すものと同様である。本実施形態では、第２実施形態と相違する部分について説明する。

本実施形態における画素１２２ｇは、透明導電層１０８と酸化物半導体層１１２との積層順が変更されている。すなわち、第１絶縁層１０６の上に酸化物半導体層１１２が設けられ、その上に透明導電層１０８が設けられている。具体的には、駆動トランジスタ１２６において、第１酸化物半導体層１１２ａの上に、第１透明導電層１０８ａと第２透明導電層１０８ｂが設けられている。また、第２透明導電層１０８ｂは、有機ＥＬ素子１３０の領域に延伸され、当該領域においては陰極である第１電極１４６として機能する。選択トランジスタ１２４においては、第２酸化物半導体層１１２ｂの上層に、第３透明導電層１０８ｃ、第３透明導電層１０８ｃが設けられている。

このように、酸化物半導体層１１２と透明導電層１０８の積層順を変更したとしても、トランジスタを実現することができる。この構造において、酸化物半導体層１１２と透明導電層１０８との、エッチングの選択比がとれる場合は（透明導電層１０８に対して酸化物半導体層１１２のエッチング速度が遅い場合は）、第２実施形態で説明した多階調マスクを用いて加工することができる。それにより、製造工程で必要なフォトマスクの数を減らすことができ、また工程数を削減することができる。

本実施形態によれば、図４５（Ａ）に示すように、第２コモン配線１３６ｂは、第２透明導電層１０８ｂと第３コンタクトホール１１７ｃを介して接触する。また、図４５（Ｂ）に示すように、データ信号線１３４は、第４コンタクトホール１１７ｄを介して第３透明導電層１０８ｃと接触する。このように、データ信号線１３４、第２コモン配線１３６ｂは、透明導電層１０８と接触するので、コンタクト抵抗を低減することができる。

第１０実施形態：
図４６は、第１ゲート電極１０４、第１絶縁層１０６、酸化物半導体層１１２、第２絶縁層１１４、および第２ゲート電極１１６を有するトランジスタ１００ｂの製造工程において、酸化物半導体層１１２に、チャネル領域に比較して低抵抗のソース・ドレイン領域１１８を形成する段階を示す。

図４６は、基板１０２側から、酸化物半導体層１１２にレーザ光を照射して低抵抗化する処理を示す。この処理に用いるレーザ光は、バンドギャップの広い酸化物半導体に光を吸収させるため、短波長のレーザ光であることが好ましい。例えば、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）、ＸｅＦエキシマレーザ光（波長３５１ｎｍ）等の紫外線レーザ光を、酸化物半導体層１１２に照射することが好ましい。

図４６で示すレーザ処理を行う場合、基板１０２は紫外線のレーザ光を十分に透過する透明度が求められる。このため基板１０２としは、無アルカリガラス基板、石英基板を用いることが好ましい。基板１０２が紫外線帯域の光の透過率が低い場合又は紫外線帯域の光を吸収してしまう場合には、図４７（Ａ）において示すように、酸化物半導体層１１２が設けられた側からレーザ光を照射することで同様に低抵抗化を図ることができる。

基板１０２側からレーザ光を照射した場合、酸化物半導体層１１２が第１ゲート電極１０４と重なる領域は、第１ゲート電極１０４に遮断されてレーザ光は照射されない。一方、第１ゲート電極１０４の外側の領域には、基板１０２を透過したレーザ光が照射される。酸化物半導体層１１２はレーザ光が照射されることによる急激な温度上昇によって発生する酸素欠損によってドナー準位が生成され、低抵抗化される。

この処理は、第２絶縁層１１４にコンタクトホールを設け、第３配線１１０ｃ及び第４配線１１０ｄを設けた状態でも行うことができる。この低抵抗化された領域は、トランジスタ１００ｂの、ソース領域１１８ａ、ドレイン領域１１８ｂとして機能する。

図４６で示すトランジスタ１００ｂに対するレーザ処理は、第１ゲート電極１０４を、レーザ光を遮断するマスクとして用いることで、自己整合的にソース領域１１８ａ、ドレイン領域１１８ｂを形成することができる。

図４７で示すように、酸化物半導体層１１２と第２絶縁層１１４との間に、酸化物半導体層１１２と接する第１配線１１０ａ及び第２配線１１０ｂが設けられたトランジスタ１００ｃに対してレーザ処理を行って、ソース領域１１８ａ、ドレイン領域１１８ｂを形成してもよい。

図４７（Ａ）は、第２ゲート電極１１６の側から酸化物半導体層１１２にレーザ光を照射する態様を示す。レーザ光は、酸化物半導体層１１２が、第２ゲート電極１１６、第１配線１１０ａ及び第２配線１１０ｂと重なる領域には照射されない。しかし、酸化物半導体層１１２のそれ以外の領域には、レーザ光が照射されるので低抵抗化する。図４７（Ａ）に示すように、酸化物半導体層１１２は、第２ゲート電極１１６と、第１配線１１０ａ及び第２配線１１０ｂとの間の領域、さらに第１配線１１０ａ及び第２配線１１０ｂの外側の領域が低抵抗化される。

図４７（Ａ）で示す構造は、ソース領域１１８ａ及びドレイン領域１１８ｂが、酸化物半導体層１１２が第１ゲート電極１０４及び第２ゲート電極１１６に挟まれたチャネル領域に隣接して設けられている。すなわち、チャネル領域とソース領域及びドレイン領域との間に、高抵抗のオフセット領域が形成されないので、オン電流の低下を防ぐことができる。また、第１実施形態で示すトランジスタ１００ａのように、第１配線１１０ａと第２配線１１０ｂとを、第１ゲート電極１０４及び第２ゲート電極１１６と重畳させる必要がないので、ソース・ゲート間及びドレイン・ゲート間のカップリング容量を小さくすることができる。

図４７（Ｂ）は、第１ゲート電極１０４の側からレーザ光を酸化物半導体層１１２に照射する態様を示す。この場合、レーザ光は、酸化物半導体層１１２が第１ゲート電極１０４と重ならない領域に照射される。これにより、酸化物半導体層１１２は、第１配線１１０ａ及び第２配線１１０ｂの下側の領域も低抵抗化される。このような処理によれば、ソース領域１１８ａ及びドレイン領域１１８ｂをより低抵抗にすることができる。また、ソース領域１１８ａと第１配線１１０ａ、およびドレイン領域１１８ｂと第２配線１１０ｂとの接触抵抗を低減することができる。さらに、図４７（Ａ）で示す構造と同様に、ソース領域１１８ａ及びドレイン領域１１８ｂが第１ゲート電極１０４をマスクとして自己整合的に形成されるので、高抵抗のオフセット領域が形成されず、オン電流の低下を抑制することができる。

図４７（Ａ）及び図４７（Ｂ）で示すように、第１ゲート電極１０４又は第２ゲート電極１１６を、レーザ光を遮断するマスクとして用いることで、酸化物半導体層１１２に、ソース領域１１８ａ及びドレイン領域１１８ｂを自己整合的に形成することができる。これにより、トランジスタ１００ｃを有する集積回路素子の生産性を高め、製造コストを低減することができる。

なお、第２実施形態において説明されるように、トランジスタ１００ｃは、フォトマスクのアライメント精度を考慮すると、第１ゲート電極１０４の幅Ｗ_{ｂｏｔｔｏｍ}より第２ゲート電極１１６の幅Ｗ_ｔｏｐを広くすることが好ましい（Ｗ_ｔｏｐ＞Ｗ_{ｂｏｔｔｏｍ}）。図４８（Ａ）は、第２ゲート電極１１６が第１ゲート電極１０４よりも幅広である場合において、第２ゲート電極１１６側からレーザ光を酸化物半導体層１１２に照射する態様を示す。

図４８（Ａ）は、第２ゲート電極１１６の幅Ｗ_ｔｏｐが第１ゲート電極の幅Ｗ_{ｂｏｔｔｏｍ}より広い場合において、第２ゲート電極１１６側からレーザ光を照射する態様を示す。酸化物半導体層１１２は、レーザ光が照射された領域が低抵抗化する。図４８（Ａ）で示す場合は、酸化物半導体１１６のチャネル領域に隣接するソース領域１１８ａ及びドレイン領域１１８ｂは、第２ゲート電極１１６によって場所が画定される。別言すれば、ソース領域１１８ａ及びドレイン領域１１８ｂは、第２ゲート電極１１６によって自己整合的に形成される。一方、第１ゲート電極１０４に対しては、ソース領域１１８ａ及びドレイン領域１１８ｂの端部と第１ゲート電極１０４の端部とが一致せず、幅Ｗ_ｏｆｆのオフセット領域が存在する。しかしながら、第１ゲート電極１０４に対するオフセット領域は、第２ゲート電極１１６に対してはチャネル領域となるので、トランジスタ１００ｃの静特性に与える影響は小さいものとなる。

図４８（Ｂ）は、第２ゲート電極１１６の幅Ｗ_ｔｏｐが第１ゲート電極の幅Ｗ_{ｂｏｔｔｏｍ}より広い場合において、第１ゲート電極１０４側からレーザ光を照射する態様を示す。図４８（Ｂ）で示す場合は、酸化物半導体１１６のチャネル領域に隣接するソース領域１１８ａ及びドレイン領域１１８ｂの場所は、第１ゲート電極１０４によって画定される。したがって、酸化物半導体層１１２に形成されるソース領域１１８ａ及びドレイン領域１１８ｂは、第２ゲート電極１１６に対し幅Ｗｏｖの重畳領域が形成される。このように、ソース領域１１８ａ及びドレイン領域１１８ｂがゲート電極１１６と重畳する領域が設けられることで、ソース領域１１８ａ及びドレイン領域１１８ｂと第２ゲート電極１１６との間に高抵抗領域が形成されず、トランジスタ１００ｃはオン電流の低下を防止することができる。

本実施形態においては、第１ゲート電極１０４又は第２ゲート電極１１６によって、自己整合的にソース領域１１８ａ及びドレイン領域１１８ｂが形成されるが、リソグラフィ工程におけるフォトマスクのアライメント精度を考慮すると、第１ゲート電極１０４の幅Ｗ_{ｂｏｔｔｏｍ}より第２ゲート電極Ｗ_ｔｏｐの幅を大きくしておくことが好ましい（Ｗ_ｔｏｐ＞Ｗ_{ｂｏｔｔｏｍ}）。すなわち、下層の第１ゲート電極１０４より上層の第２ゲート電極１１６の幅を広くすることにより、リソグラフィ工程におけるフォトマスクのアライメント精度に余裕を持たせることができるので、酸化物半導体層１１２に形成されるチャネル領域を第２ゲート電極１１６によって確実に覆うことができる。

第１１実施形態：
本実施形態は、第７実施形態で示すトランジスタの構造を表示装置１２０に適用した一例を示す。

１１−１．画素の構成１
図４９は、本実施形態に係る表示装置１２０の画素１２２ｈの平面図を示し、Ａ１３−Ａ１４線に対応する断面構造を図５０（Ａ）に示し、Ｂ９−Ｂ１０線に対応する断面構造を図５０（Ｂ）に示す。以下の説明では、図４９、図５０（Ａ）及び図５０（Ｂ）を参照するものとする。

第１酸化物半導体層１１２ａは、第１ゲート電極１０４ａ及び第２ゲート電極１１６ａと重なる領域を有し、第２酸化物半導体層１１２ｂは、第１ゲート電極１０４ｂ及び第２ゲート電極１１６ｂと重なる領域を有して配置されている。駆動トランジスタ１２６は、第１酸化物半導体層１１２ａの第１ゲート電極１０４ａの外側領域に、第１ドレイン領域１１８ａ、第１ソース領域１１８ｂが形成されている。また、選択トランジスタ１２４は、第２酸化物半導体層１１２ｂの外側領域に、第１ソース・ドレイン領域１１８ｃ、第２ソース・ドレイン領域１１８ｄが形成されている。

第１ドレイン領域１１８ａ、第１ソース領域１１８ｂ、第１ソース・ドレイン領域１１８ｃ、第２ソース・ドレイン領域１１８ｄは、第７実施形態で説明されたように、基板１０２側からレーザ光が照射されたことにより生成された低抵抗領域である。このように、第１ゲート電極１０４ａ、１０４ｂをレーザ照射時のマスクとして用いることで、駆動トランジスタ１２６及び選択トランジスタ１２４は、チャネル領域に相当する領域以外の酸化物半導体層１１２の領域が低抵抗化される。

有機ＥＬ素子１３０は、第１酸化物半導体層１１２ａの低抵抗化された領域が、陰極である第１電極１４６として用いられている。容量素子１２８は、第１ゲート電極１０４と同じ層構造で形成される第１容量電極１６０ａが第２酸化物半導体層１１２ｂと重なるので、この領域は低抵抗化できない。そこで、第２絶縁層１１４に開口部を広げ、第２ゲート電極１１６ａが第２酸化物半導体層１１２ｂと接し、かつ第１容量電極１６０ａと重なる領域を拡大することで、他方の容量電極を兼ねるようにしている。

１１−２．画素の構成２
第４実施形態で示すように、電子輸送層１４８は、各画素において個別に設けられていてもよい。この場合における画素の構成を図５１、図５２（Ａ）及び図５２（Ｂ）に示す。図５１は、本実施形態に係る表示装置１２０の画素１２２ｈの平面図を示し、Ａ１５−Ａ１６線に対応する断面構造を図５２（Ａ）に示し、Ｂ１１−Ｂ１２線に対応する断面構造を図５２（Ｂ）に示す。

図５１に示すように、平坦化層１４２に設けられる開口部１４４は、酸化物半導体層が低抵抗化されて形成された第１電極１４６の内側を露出するように設けられている。図５２（Ａ）に示すように、電子輸送層１４８は開口部１４４によって露出された第１電極１４６と接している。電子輸送層１４８は各画素において個別に設けられている。例えば、電子輸送層１４８は、画素１２２ｈの全面に広がっておらず、例えば、図５２（Ｂ）に示すように選択トランジスタ１２４が設けられる領域には設けられていなくてもよい。第４実施形態と同様に、電子輸送層１４８を開口部１４４よりも大きく形成することで、発光層１５２が酸化物半導体層１１２ａと接することを防ぎ、電子輸送層１４８を発光層１５２よりも小さく形成することで正孔輸送層１５４が電子輸送層１４８と接することを防ぐことができる。

図５２（Ａ）に示すように、電子輸送層１４８に端部が開口部１４４の外側（平坦化層１４２の上面）に位置することにより、酸化物半導体で形成される第１電極１４６は表面に露出されない。すなわち、電子輸送層１４８をエッチングする際に、第１電極１４６は被エッチング面に露出しないので、オーバーエッチングにより第１電極１４６が消失してしまうことはない。これにより、第１電極１４６（別言すれば、酸化物半導体層１１２ａ）は、トランジスタのチャネル領域と同じ厚さで形成することができる。

１１−３．画素の構成３
第４実施形態で示すように、電子輸送層１４８と電子注入層１５０の２層を、リソグラフィ工程とエッチング工程により加工してもよい。図５３（Ａ）及び図５３（Ｂ）は、そのような場合の画素１２２ｈの構成を示す。図５３（Ａ）は、図５１に示す画素の平面図におけるＡ１５−Ａ１６線に対応する断面構造を示し、図５３（Ｂ）は、同じくＢ１１−Ｂ１２線に対応する断面構造を示す。

図５３（Ａ）に示すように、電子輸送層１４８及び電子注入層１５０の双方は、各画素の有機ＥＬ素子１３０に対応して設けられている。この場合、図５３（Ｂ）に示すように選択トランジスタ１２４が設けられる領域には、電子輸送層１４８及び電子注入層１５０が設けられていない。図５３（Ａ）及び図５３（Ｂ）に示す電子輸送層１４８及び電子注入層１５０の構成は第４実施形態で述べるものと同様である。

このように、本実施形態においては、画素１２２ｈを構成する駆動トランジスタ１２６及び選択トランジスタ１２４においても、酸化物半導体層１１２に低抵抗化されたソース領域及びドレイン領域を設けることができる。これにより、トランジスタの構造が簡略化され、ソース・ゲート間及びドレイン・ゲート間のカップリング容量を低減することができる。

また、本実施形態によれば、駆動トランジスタ１２６及び選択トランジスタ１２４のチャネル領域と、有機ＥＬ素子１３０の陰極として機能する第１電極１４６とを、同じ酸化物半導体層１１２から作製することができる。そして、ソース・ドレイン領域１１８と第１電極１４６とは、レーザ処理により同時に低抵抗化されるので、製造工程を簡略可することができる。さらに、電子輸送層１４８を、各画素の有機ＥＬ素子１３０に対応して個別に形成することで、画素間で発生するリーク電流（別言すればクロストーク）が発生する懸念を解消することができる。

第１２実施形態：
１２−１．画素の構成１
第１１実施形態で示す画素１２２ｉの構成において、有機ＥＬ素子１３０に反射電極１６４が設けられていてもよい。図５４、図５５（Ａ）及び図５５（Ｂ）は、第１電極１４６と電子輸送層１４８との間に反射電極１６４が設けられた画素１２２ｉを示す。なお、図５４は、画素１２２ｉの第１の構成を示し、平面図を示し、Ａ１７−Ａ１８線に対応する断面構造を図５５（Ａ）に示し、Ｂ１３−Ｂ１４線に対応する断面構造を図５５（Ｂ）に示す。

図５４、図５５（Ａ）に示すように、反射電極１６４は第１電極１４６よりも幅広に設けられる。反射電極１６４の外周端部は、開口部１４４の外側に配置されている。図５５（Ａ）に示されるように、反射電極１６４は、第１電極１４６と接して設けられる。第１電極１４６の上には第２絶縁層１１４が設けられる。そのため、反射電極１６４は、第２絶縁層１１４に、第１電極１４６を露出させる開口部１１４ａを形成した後に形成される。反射電極１６４は、第２ゲート電極１１６と同じ導電層（さらにコモン配線１３６とも同じ導電層）によって形成することができる。このように、反射電極１６４を第２ゲート電極１１６と同じ導電層で形成することで、製造工程の増加を防ぐことができる。すなわち、第２絶縁層１１４に開口部１１４ａを設けるだけで、それ以上の工程を追加することなく、反射電極１６４を設けることができる。

画素１１２ｈが、有機ＥＬ素子１３０で発光を第２電極１５８側から出射するトップエミッション型である場合、第１電極１４６側には反射電極１６４を設けておくことが好ましい。反射電極１６４は、電子輸送層１４８側の面に反射率の高い金属層が設けられていることが好ましい態様となる。例えば、反射電極１６４は、アルミニウム（Ａｌ）、アルミニウム合金、銀（Ａｇ）などの第１金属層１１６ａで形成することができる。アルミニウム合金としては、アルミニウム・ネオジム合金（Ａｌ−Ｎｄ）、アルミニウム・ネオジム・ニッケル合金（Ａｌ−Ｎｄ−Ｎｉ）、アルミニウム・カーボン・ニッケル合金（Ａｌ−Ｃ−Ｎｉ）、銅・ニッケル合金（Ｃｕ−Ｎｉ）等を適用することができる。

アルミニウム膜は酸化物半導体で形成される第１電極１４６と直接接触すると酸化還元反応が生じるおそれがあるので、これを防止するために第１金属層１６６ａとの間に、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属材料で形成される第２金属層１６６ｂが設けられていてもよい。

反射電極１６４の上層側には平坦化層１４２が設けられる。反射電極１６４は、平坦化層１４２に形成された開口部１４４ｂによって表面が露出される。電子輸送層１４８は、平坦化層１４２に形成された開口部１４４ｂを介して反射電極１６４と接して設けられる。反射電極１６４と電子輸送層１４８との間には、アルミニウム・リチウム合金（ＡｌＬｉ）、マグネシウム・銀合金（ＭｇＡｇ）等の薄膜が設けられていてもよい。

１２−２．画素の構成２
図５６（Ａ）及び図５６（Ｂ）は、画素１２２ｉの第２の構成を示し、図５４の画素１２２ｉの平面図に対応する断面構造において、第１１実施形態と同様に電子輸送層１４８及び電子注入層１５０を各画素に対応して設けた態様を示す。電子輸送層１４８及び電子注入層１５０を各画素で個別に設ける場合においても、有機ＥＬ素子１３０に反射電極１６４を設けることができる。

１２−３．画素の構成３
図５７は、画素１２２ｉの第３の構成の平面図を示し、Ａ１９−Ａ２０線に対応する断面構造を図５８（Ａ）に示し、Ｂ１５−Ｂ１６線に対応する断面構造を図５８（Ｂ）に示す。第３の構成において、反射電極１６４は、第２絶縁層１１４の下層側に設けられている。このような反射電極１６４は、基板１０２の略全面に酸化物半導体層１１２、第１金属層１６６ａ及び第２金属層１１６ｂを形成し、第５実施形態で述べる工程に従い、多階調マスクを用いて形成される。

図６２（Ａ）及び図６２（Ｂ）は、第３の構成において、第１１実施形態と同様に電子輸送層１４８及び電子注入層１５０を各画素に対応して設けた態様を示す。電子輸送層１４８及び電子注入層１５０を各画素で個別に設ける場合においても、有機ＥＬ素子１３０に反射電極１６４を設けることができる。

このように、本実施形態によれば、有機ＥＬ素子１３０に反射電極１６４を設けることで、トップエミッション型の画素において出射光の強度を高めることができる。すなわち、有機ＥＬ素子１３０の電流効率を高めることができる。この場合において、反射電極１６４は、第２ゲート電極１１６を形成する導電層と同じ導電層から形成することができる。それにより、製造工程を大幅に増加することなく、有機ＥＬ素子１３０に反射電極１６４を設けることができる。

第１３実施形態：
本実施形態は、第５実施形態と同様に、酸化物半導体層１１２ａの上に電子輸送層１４８が設けられた構成を示す。図５９は、本実施形態に係る画素１２２ｊの平面図を示し、Ａ２１−Ａ２２線に対応する断面構造を図６０（Ａ）に示し、Ｂ１７−Ｂ１８線に対応する断面構造を図６０（Ｂ）に示す。

電子輸送層１４８と接する第１電極１４６は、駆動トランジスタ１２６を構成する酸化物半導体層１１２ａと同じ層にあり、基板１０２側からレーザ光が照射され低抵抗化されている。電子輸送層１４８は、第５実施形態において図３１乃至図３６で示す工程と同様に多階調マスクを用いて形成されている。

図６１（Ａ）及び図６１（Ｂ）は、画素１２２ｊの断面構造を示す。図６０（Ａ）との相違は、第１電極１４６上に設けられる電子輸送層１４８及び電子注入層１５０が多階調マスクを用いて形成されている点にある。

基板１０２側から紫外線帯域の波長を有するレーザ光が照射されることにより、酸化物半導体層で形成される第１電極１４６が低抵抗化されている。それにより、第１電極１４６と電子輸送層１４８の接合抵抗が小さくなり、良好なオーミック接合が形成されている。

なお酸化物半導体層１１２ａ及び第１電極１４６は、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）等が含有されていないスズ（Ｓｎ）系の酸化物半導体層（ＩｎＧａＳｎＯｘ、ＩｎＷＳｎＯｘ、ＩｎＳｉＳｎＯｘ等）が用いられ、電子輸送層１４８には、スズ（Ｓｎ）を含有しない亜鉛（Ｚｎ）系の酸化物半導体層（ＺｎＳｉＯｘ、ＺｎＭｇＯｘ、ＺｎＧａＯｘ等）を用いることが好ましい。それにより、双方の酸化物半導体層のエッチング速度を異ならせ、選択比が高くすることができる。また、酸化物半導体層１１２ａ及び第１電極１４６と、電子輸送層１４８とのバンドギャップを最適化することができる。すなわち、酸化物半導体層１１２ａ及び第１電極１４６のバンドギャップに対し、電子輸送層のバンドギャップを大きくすることができる。例えば、電子輸送層１４８のバンドギャップは３．４ｅＶ以上が好ましい値となる。電子輸送層１４８のバンドギャップが３．４ｅＶ以上であれば、青色の光を吸収しなくなり、信頼性を向上させることができる。

１００・・・トランジスタ、１０２・・・基板、１０３・・・第１導電膜、１０４・・・第１ゲート電極、１０６・・・第１絶縁層、１０７・・・第２導電膜、１０８・・・透明導電層、１０９・・・第３導電膜、１１０・・・配線層、１１２・・・酸化物半導体層、１１４・・・第２絶縁層、１１５・・・第４導電膜、１１６・・・第２ゲート電極、１１７・・・コンタクトホール、１１８・・・ソース・ドレイン領域、１２０・・・表示装置、１２１・・・表示領域、１２２・・・画素、１２３・・・走査線駆動回路、１２４・・・選択トランジスタ、１２５・・・データ線駆動回路、１２６・・・駆動トランジスタ、１２８・・・容量素子、１３０・・・有機ＥＬ素子、１３２・・・ゲート信号線、１３４・・・データ信号線、１３６・・・コモン配線、１３８・・・電源線、１４０・・・酸化シリコン膜、１４１・・・窒化シリコン膜、１４２・・・平坦化層、１４４・・・開口部、１４６・・・第１電極、１４８・・・電子輸送層、１４９・・・空乏層化領域、１５０・・・電子注入層、１５２・・・発光層、１５４・・・正孔輸送層、１５６・・・正孔注入層、１５８・・・第２電極、１６０・・・容量電極、１６２・・・反射層、１６４・・・反射電極、１６６・・・金属層、２０１・・・多階調マスク、２０３・・・多階調マスクパターン、２０５・・・フォトレジスト膜、２０７・・・レジストマスク

Claims (22)

1. 基板上に複数の画素を有し、
   前記複数の画素のそれぞれは、駆動トランジスタと、前記駆動トランジスタと電気的に接続される有機ＥＬ素子と、を含み、
   前記駆動トランジスタは、
   酸化物半導体層と、
   前記酸化物半導体層と重なる領域を有し、前記酸化物半導体層の前記基板側の面に配置された第１ゲート電極と、
   前記第１ゲート電極と前記酸化物半導体層との間の第１絶縁層と、
   前記酸化物半導体層及び前記第１ゲート電極と重なる領域を有し、前記酸化物半導体層の前記基板側とは反対の面に配置された第２ゲート電極と、
   前記第２ゲート電極と前記酸化物半導体層との間の第２絶縁層と、
   前記酸化物半導体層と前記第１絶縁層との間に配置され、前記酸化物半導体層と接する領域を含む第１透明導電層及び第２透明導電層と、を有し、
   前記有機ＥＬ素子は、
   透光性を有する第１電極と、
   前記第１電極に対向して配置される第２電極と、
   前記第１電極と前記第２電極との間の発光層と、
   前記発光層と前記第１電極との間の電子輸送層と、を含み、
   前記第１電極は、前記第１透明導電層から連続して設けられている、
   ことを特徴とする表示装置。
2. 基板上に複数の画素を有し、
   前記複数の画素のそれぞれは、駆動トランジスタと、前記駆動トランジスタと電気的に接続される有機ＥＬ素子と、を含み、
   前記駆動トランジスタは、
   酸化物半導体層と、
   前記酸化物半導体層と重な領域を有し、前記酸化物半導体層の前記基板側の面に配置された第１ゲート電極と、
   前記第１ゲート電極と前記酸化物半導体層との間の第１絶縁層と、
   前記酸化物半導体層及び前記第１ゲート電極と重なる領域を有し、前記酸化物半導体層の前記基板側とは反対の面に配置された第２ゲート電極と、
   前記第２ゲート電極と前記酸化物半導体層との間の第２絶縁層と、を有し、
   前記有機ＥＬ素子は、
   透光性を有する第１電極と、
   前記第１電極に対向して配置される第２電極と、
   前記第１電極と前記第２電極との間の発光層と、
   前記発光層と前記第１電極との間の電子輸送層と、を含み、
   前記第１電極は、前記酸化物半導体層から連続して設けられている、
   ことを特徴とする表示装置。
3. 前記第２ゲート電極のチャネル長方向の幅は、前記第１ゲート電極のチャネル長方向の幅より広い、請求項１又は２に記載の表示装置。
4. 前記第２ゲート電極が前記酸化物半導体層と重畳する面積は、前記第１ゲート電極が前記酸化物半導体層と重畳する面積より大きい、請求項１又は２に記載の表示装置。
5. 前記第１透明導電層及び前記第２透明導電層の一端は、前記第１ゲート電極及び前記第２ゲート電極と重畳する、請求項１に記載の表示装置。
6. 前記第１電極と前記電子輸送層との間に、前記酸化物半導体層が延伸されている、請求項１に記載の表示装置。
7. 前記酸化物半導体層と前記電子輸送層とが接している、請求項６に記載の表示装置。
8. 前記電子輸送層のキャリア濃度は、前記酸化物半導体層のキャリア濃度よりも高い、請求項２又は７に記載の表示装置。
9. 前記電子輸送層のバンドギャップは３．４ｅＶ以上であり、前記酸化物半導体層のバンドギャップは３．０ｅＶ以上である、請求項２又は７に記載の表示装置。
10. 前記電子輸送層と前記発光層との間に電子注入層を有する、請求項１又は２に記載の表示装置。
11. 前記電子注入層がＣ１２Ａ７（１２ＣａＯ・７Ａｌ_２Ｏ_３）エレクトライドである、請求項１０に記載の表示装置。
12. 前記電子輸送層はスズ（Ｓｎ）を含有しない亜鉛（Ｚｎ）系の酸化物半導体であり、前記酸化物半導体層は亜鉛（Ｚｎ）及びマグネシウム（Ｍｇ）が含有されていないスズ（Ｓｎ）系の酸化物半導体である、請求項１又は２に記載の表示装置。
13. 前記電子輸送層は、酸化亜鉛と、酸化シリコン、酸化マグネシウム及び酸化ガリウムから選ばれた少なくとも一種と、を含み、
    前記酸化物半導体層は、酸化スズ及び酸化インジウムと、酸化ガリウム、酸化タングステン及び酸化シリコンから選ばれた少なくとも一種と、を含む、請求項１２に記載の表示装置。
14. 前記駆動トランジスタを埋設する平坦化層を有し、
    前記平坦化層は、前記第１電極の上面を開口する開口部を有し、
    前記電子輸送層、前記発光層、前記第２電極は、前記第１電極の上層側から、前記開口部の内壁面及び前記平坦化層の上面に沿って設けられている、請求項１又は２に記載の表示装置。
15. 前記発光層と前記第２電極との間に、正孔輸送層及び正孔注入層を有し、
    前記正孔輸送層及び正孔注入層は、前記複数の画素に亘って連続して設けられ、
    前記電子輸送層は、前記複数の画素のそれぞれに対応して、孤立して設けられている、請求項１４に記載の表示装置。
16. 前記発光層と前記第２電極との間に、正孔輸送層及び正孔注入層を有し、
    前記正孔輸送層及び正孔注入層は、前記複数の画素に亘って連続して設けられ、
    前記電子輸送層及び前記電子注入層は、前記複数の画素のそれぞれに対応して、孤立して設けられている、請求項１４に記載の表示装置。
17. 前記電子輸送層の端部は、前記開口部より外側であって、かつ前記発光層の端部より内側に配置されている、請求項１５に記載の表示装置。
18. 前記電子輸送層及び電子注入層の端部は、前記開口部より外側であって、かつ前記発光層の端部より内側に配置されている、請求項１６に記載の表示装置。
19. 前記第１絶縁層の前記第１電極とは反対の面に、前記第１電極と重なる反射層が配置されている、請求項１に記載の表示装置。
20. 前記反射層は、前記第１ゲート電極と同じ層に配置される、請求項１９に記載の表示装置。
21. 前記第１電極と前記電子輸送層との間に反射電極が設けられている、請求項２に記載の表示装置。
22. 前記反射電極は、前記第２ゲート電極と同じ層構造で設けられている、請求項２１に記載の表示装置。

Images