CN108987433A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108987433A
CN108987433A CN201810479338.8A CN201810479338A CN108987433A CN 108987433 A CN108987433 A CN 108987433A CN 201810479338 A CN201810479338 A CN 201810479338A CN 108987433 A CN108987433 A CN 108987433A
Authority
CN
China
Prior art keywords
layer
electrode
oxide semiconductor
gate electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810479338.8A
Other languages
English (en)
Other versions
CN108987433B (zh
Inventor
田中荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikuni Electron Co Ltd
Original Assignee
Mikuni Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikuni Electron Co Ltd filed Critical Mikuni Electron Co Ltd
Priority to CN202410328125.0A priority Critical patent/CN118234311A/zh
Publication of CN108987433A publication Critical patent/CN108987433A/zh
Application granted granted Critical
Publication of CN108987433B publication Critical patent/CN108987433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种显示装置，其具有：包括氧化物半导体层、第一栅电极、第一绝缘层、透明导电层的晶体管，以及包括有透光性的第一电极、第二电极、发光层、电子传输层的有机EL元件。第一栅电极包括与氧化物半导体层重叠的区域，第一绝缘层设置在第一栅电极和氧化物半导体层之间，透明导电层设置在第一绝缘层和氧化物半导体层之间，包括与氧化物半导体层接触的区域。第一电极包括与第二电极重叠的区域，发光层设置在第一电极和第二电极之间，电子传输层设置在第一电极和发光层，第一电极与透明导电层连续。

Description

显示装置
相关申请的交叉引用
本申请基于并要求于2017年5月31日提交的在先日本专利申请第2017-107278号的优先权，其全部内容通过引用结合于此。
技术领域
本发明涉及一种显示装置的结构及其制造方法。本发明的一实施方式涉及设置在显示装置的像素上的晶体管和显示元件的结构及它们的制造方法。
背景技术
有源矩阵型显示装置在各像素上设置有显示元件和驱动显示元件的晶体管。作为显示元件，使用在一组电极之间设置了液晶层的液晶元件、在称为阴极和阳极的电极间设置有包含有机电致发光材料的层的有机电致发光元件(以下也称为“有机EL元件”)。作为晶体管，采用使用了非晶硅半导体、多晶硅半导体、以及近年来的氧化物半导体的薄膜晶体管。
例如，公开了一种设置有驱动晶体管的显示装置，所述驱动晶体管具有有机EL元件、由硅构成的半导体层、栅绝缘层以及栅电极(例如专利公开2007－053286号公报)。再有，公开了一种用氧化物半导体将有机EL元件和驱动该有机EL元件的晶体管一体成型的显示装置(例如参照专利公开2014－154382号公报)
发明内容
本发明的一实施方式涉及的显示装置包括晶体管和有机EL元件，所述晶体管包括氧化物半导体层、第一栅电极、第一绝缘层和透明导电层；所述有机EL元件包括具有透光性的第一电极、第二电极、发光层、电子传输层。第一栅电极包括与氧化物半导体层重叠的区域，第一绝缘层设置在第一栅电极和氧化物半导体层之间，透明导电层设置在第一绝缘层和氧化物半导体层之间，并包含与氧化物半导体层接触的区域。第一电极包含与第二电极重叠的区域，发光层设置在第一电极和第二电极之间，电子传输层设置在第一电极和发光层之间，第一电极与透明导电层连续。
附图说明
图1是示出本发明的一实施方式涉及的晶体管的结构的剖面图；
图2A是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出形成第一栅电极的阶段；
图2B是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出形成第一绝缘层、透明导电膜、以及氧化物半导体层的阶段；
图3A是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出多级灰度曝光的阶段；
图3B是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出形成了抗蚀剂掩膜的阶段；
图4A是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出刻蚀第二导电膜和第三导电膜的阶段；
图4B是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出刻蚀第三导电膜的阶段；
图5A是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出形成氧化物半导体层的阶段；
图5B是说明本发明的一实施方式涉及的晶体管的制作方法的图，并示出形成第二绝缘层和第四导电膜的阶段；
图6是说明本发明的一实施方式涉及的显示装置的结构的图；
图7示出本发明的一实施方式涉及的显示装置的像素的等效电路；
图8示出说明本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图9A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图8所示的A1－A2线的剖面结构；
图9B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图8所示的B1－B2线的剖面结构；
图10A示出显示装置的结构和运转时电荷的影响；
图10B示出在显示装置运转时在栅电极上施加信号的时间段；
图11A和图11B示出本发明的一实施方式涉及的晶体管的剖面结构；
图12示出说明本发明的一实施方式涉及的显示装置的制造方法；
图13A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图12所示的A1－A2线的剖面结构；
图13B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图12所示的B1－B2线的剖面结构；
图14A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图12所示的A1－A2线对应的区域的剖面结构；
图14B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图12所示的B1－B2线对应的区域的剖面结构；
图15示出说明本发明的一实施方式涉及的显示装置的制造方法的平面图；
图16A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图15所示的A1－A2线的剖面结构；
图16B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图15所示的B1－B2线的剖面结构；
图17示出说明本发明的一实施方式涉及的显示装置的制造方法的平面图；
图18A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图17所示的A1－A2线的剖面结构；
图18B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图17所示的B1－B2线的剖面结构；
图19示出说明本发明的一实施方式涉及的显示装置的制造方法的平面图；
图20A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图19所示的A1－A2线的剖面结构；
图20B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图19所示的B1－B2线的剖面结构；
图21A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图19所示的A1－A2线对应的区域的剖面结构；
图21B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图19所示的B1－B2线对应的区域的剖面结构；
图22A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图19所示的A1－A2线对应的区域的剖面结构；
图22B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图19所示的B1－B2线对应的区域的剖面结构；
图23A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图8所示的A1－A2线对应的区域的剖面结构；
图23B示出与图8所示的B1－B2线对应的区域的剖面结构；
图24A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图8所示的A1－A2线对应的区域的剖面结构；
图24B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图8所示的B1－B2线对应的区域的剖面结构；
图25A是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图8所示的A1－A2线对应的区域的剖面结构；
图25B是说明本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出与图8所示的B1－B2线对应的区域的剖面结构；
图26示出说明本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图27A是说明本发明的一实施方式涉及的显示装置的剖面图，并示出与图26所示的A3－A4线对应的区域的剖面结构；
图27B是说明本发明的一实施方式涉及的显示装置的剖面图，并示出与图26所示的B3－B4线对应的区域的剖面结构；
图28A是说明本发明的一实施方式涉及的显示装置的剖面图，并示出与图26所示的A3－A4线对应的区域的剖面结构；
图28B是说明本发明的一实施方式涉及的显示装置的剖面图，并示出与图26所示的B3－B4线对应的区域的剖面结构；
图29示出说明本发明的一实施方式涉及的显示装置的制造方法的平面图；
图30A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的A3－A4线的剖面结构；
图30B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的B3－B4线的剖面结构；
图31A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的A3－A4线的剖面结构；
图31B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的B3－B4线的剖面结构；
图32A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的A3－A4线的剖面结构；
图32B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的B3－B4线的剖面结构；
图33A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的A3－A4线的剖面结构；
图33B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图29所示的B3－B4线的剖面结构；
图34是说明本发明的一实施方式涉及的显示装置的制造方法的平面图；
图35A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的A3－A4线的剖面结构；
图35B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的B3－B4线的剖面结构；
图36A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的A3－A4线的剖面结构；
图36B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的B3－B4线的剖面结构；
图37A是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的A3－A4线的剖面结构；
图37B是示出本发明的一实施方式涉及的显示装置的制造方法的剖面图，并示出沿图34所示的B3－B4线的剖面结构；
图38是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图39是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图38所示的A5－A6线的剖面结构；
图40是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图41A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图40所示的A7－A8线的剖面结构；
图41B是示出本发明的一实施方式涉及的显示装置的结构的剖面图，并示出沿图40所示的B5－B6线的剖面结构；
图42是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图43是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图42所示的A9－A10线的剖面结构；
图44是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图45A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图44所示的A11－A12线的剖面结构；
图45B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图44所示的B7－B8线的剖面结构；
图46是说明本发明的一实施方式涉及的晶体管的制作方法的剖面图，并示出通过激光照射使氧化物半导体层电阻降低的处理；
图47A是说明本发明的一实施方式涉及的晶体管的制作方法的剖面图，并示出从第二栅电极侧照射激光的处理；
图47B是说明本发明的一实施方式涉及的晶体管的制作方法的剖面图，并示出从第一栅电极侧照射激光的处理；
图48A是说明本发明的一实施方式涉及的晶体管的制作方法的剖面图，并示出从第二栅电极侧照射激光的处理；
图48B是说明本发明的一实施方式涉及的晶体管的制作方法的剖面图，并示出从第一栅电极侧照射激光的处理；
图49是是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图50A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图49所示的A13－A14线的剖面结构；
图50B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图49所示的B9－B10线的剖面结构；
图51是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图52A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图51所示的A15－A16线的剖面结构；
图52B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图51所示的B11－B12线的剖面结构；
图53A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图51所示的A15－A16线的剖面结构；
图53B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图51所示的B11－B12线的剖面结构；
图54是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图55A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图54所示的A17－A18线的剖面结构；
图55B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图54所示的B13－B14线的剖面结构；
图56A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图54所示的A17－A18线的剖面结构；
图56B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图54所示的B13－B14线的剖面结构；
图57是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图58A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图57所示的A19－A20线的剖面结构；
图58B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图57所示的B15－B16线的剖面结构；
图59是示出本发明的一实施方式涉及的显示装置的像素的结构的平面图；
图60A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的A21－A22线的剖面结构；
图60B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的B17－B18线的剖面结构；
图61A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的A21－A22线的剖面结构；
图61B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的B17－B18线的剖面结构；
图62A是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的A19－A20线的剖面结构；
图62B是示出本发明的一实施方式涉及的显示装置的像素的结构的剖面图，并示出沿图59所示的B15－B16线的剖面结构。
具体实施方式
在下文中，将参照附图等说明本发明的实施方式。然而，本发明包括许多不同的实施方式，并不能解释为受以下例示的实施方式所限定。为了更清楚地进行说明，与实际的实施方式相比，本说明书的附图中存在示意性地示出各部分的宽度、厚度、形状等的情况，它仅是一个例子，本发明的内容不一定仅限于此。另外，在本发明中，当一些附图中记载的特定的要素和在其它附图中记载的特定的要素存在相同或相对应的关系时，存在采用相同的附图标记(或在记载作为标记的数字之后附加“a”或“b”等标号)，并适当省略重复的说明的情况。进而对于各要素标记的“第一”、“第二”的字符是便于用来区分各要素的标记，除另有说明外别无他意。
在本说明书中，当某个部件或区域设置在另一个部件或区域的“上方(或下方)”时，除另有说明外，不应该被理解为只是另一部件或区域的紧上方(或紧下方)，还包括在另一部件或区域的上方(或下方)的情况。也就是说，也包括在另一部件或区域的上方(或下方)的与某个部件或区域之间包含另一个构成要素的情况。
再有，为了提高显示装置的生产率，有必要缩短从放入透明绝缘基板到完成有源矩阵元件基板的时间。但是，如果要以使用多晶硅的晶体管制造具有互补电路的有源矩阵元件基板，则需要八张或更多的光掩模。再有，由于通过激光退火生产的多晶硅膜具有结晶度的不一致，所以当作驱动晶体管使用时存在显示质量劣化的问题。
另一方面，在包含氧化物半导体的晶体管中，需要精确地控制载流子浓度。由于氧化物半导体是由多种金属氧化物构成的化合物半导体的一种，因此在制造工序中，需要控制组成，控制氧空位，以及控制杂质。另一方面，为了根据装置结构来控制沟道的载流子浓度，设置背栅极是有效的，但是存在结构变得复杂且制造所需的光掩模的数量增加的问题。
如果使用氧化物半导体的驱动晶体管，则由于漏极连接到有机EL元件的阴极，所以有机EL元件需要形成所谓的反向堆叠结构即在发光层之前先形成电子传输层，但在这种情况下，存在不能获得与从空穴传输层侧层叠的正向堆叠结构相同的特性的问题。在下面描述的一些实施例中，示出了能够克服这些课题中的一个或多个的显示设备的一个方面。
第一实施方式：
1－1.晶体管的结构
图1示出本发明的一实施方式涉及的晶体管100a的结构剖面图。晶体管100a包括设置在基板102上的第一栅电极104、第一绝缘层106、氧化物半导体层112、第二绝缘层114和第二栅电极116，所述基板102具有绝缘表面。
在氧化物半导体层112的一面侧(基板102侧)配置有第一栅电极104。在氧化物半导体层112和第一栅电极104之间配置有第一绝缘层106。在氧化物半导体层112的另一面侧(基板102的相对侧)配置有第二栅电极116。在氧化物半导体层112和第二栅电极116之间配置有第二绝缘层114。第一栅电极104和第二栅电极116配置为包括夹隔氧化物半导体层112和第二绝缘层114而重叠的区域。晶体管100a在氧化物半导体层112与第一栅电极104及第二栅电极116重叠的区域形成沟道。第一绝缘层106在氧化物半导体层112和第一栅电极104重叠的区域内作为栅绝缘膜发挥作用，第二绝缘层114在氧化物半导体层112和第二栅电极116重叠的区域内作为栅绝缘膜发挥作用。
在氧化物半导体层112和第一绝缘层106之间配置有第一透明导电层108a和第二透明导电层108b。第一透明导电层108a和第二透明导电层108b设置为与氧化物半导体层112接触，第一透明导电层108a的一端和第二透明导电层108b的一端配置为与第一栅电极104和第二栅电极116重叠。第一透明导电层108a和第二透明导电层108b中的一个作为源极区域发挥作用，以另一个作为漏极区域发挥作用。根据如图1所示的结构，通过使第一透明导电层108a和第二透明导电层108b的一端与第一栅电极104和第二栅电极116重叠配置，不会在氧化物半导体层112上形成偏移区域(电阻高的区域)，所以可提高导通电流。
设置与第一透明导电层108a接触的第一配线110a，配置与第二透明导电层108b接触的第二配线110b。第一配线110a配置在第一透明导电层108a和氧化物半导体层112之间，第二配线110b配置在第二透明导电层108b和氧化物半导体层112之间。通过将第一配线110a和第二配线110b设置为分别与第一透明导电层108a和第二透明导电层108b接触，可如下文所述地减少光刻工序的次数。采用本实施方式涉及的晶体管100a，通过使氧化物半导体层112上形成沟道的区域远离第一配线110a和第二配线110b，来防止作为配线材料使用的金属所造成的污染。
1－2.晶体管的运转和功能的说明
晶体管100a在氧化物半导体层112的一侧配置第一栅电极104，在另一侧配置第二栅电极116。在该结构中，给第一栅电极104和第二栅电极116中的一个施加一定电位(固定电位)，可用作背栅极。由于晶体管100a实质上是n沟道型，例如给第一栅电极104和第二栅电极116中的一个施加低于源极电位的电位，可使其作为背栅电极发挥作用。由此，可控制晶体管100a的阈值电压。再有，晶体管100a可通过给第一栅电极104和第二栅电极116施加相同的栅极电压而作为双栅极晶体管来运转。由此，晶体管100a可提高导通电流，改善频率特性。
1－3.氧化物半导体层
氧化物半导体层112包含从铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、铝(Al)、镁(Mg)中选出的一种或几种作为元素。例如，作为形成氧化物半导体层112的氧化物半导体材料，使用显示半导体特性的四元氧化物材料、三元氧化物材料、二元氧化物材料以及一元氧化物材料。例如，作为四元氧化物材料，可使用In2O3－Ga2O3－SnO2－ZnO系氧化物材料，作为三元氧化物材料可使用In2O3－Ga2O3－ZnO系氧化物材料、In2O3－SnO2－ZnO系氧化物材料、In2O3－Al2O3－ZnO系氧化物材料、Ga2O3－SnO2－ZnO系氧化物材料、Ga2O3－Al2O3－ZnO系氧化物材料、SnO2－Al2O3－ZnO系氧化物材料，作为二元氧化物材料，可使用In2O3－ZnO系氧化物材料、SnO2－ZnO系氧化物材料、Al2O3－ZnO系氧化物材料、MgO－ZnO系氧化物材料、SnO2－MgO系氧化物材料、In2O3－MgO系氧化物材料，作为一元氧化物材料，可使用In2O3系金属氧化物材料、SnO2系金属氧化物材料、ZnO系金属氧化物材料等。再有，上述氧化物半导体中也可含有硅(Si)、镍(Ni)、钨(W)、铪(Hf)、钛(Ti)。此外，例如，上述所示的In－Ga－Zn－O系氧化物材料是至少包含In、Ga和Zn的氧化物材料，其组成比例无特殊限定。再有，如采用另一种表示方法的话，氧化物半导体层112可使用以化学式InMO3(ZnO)m(m＞0)来表示的薄膜。此处，M表示从、Ga、Al、Mg、Ti、Ta、W、Hf以及Si中选出的一种或多种金属元素。此外，在上述的四元氧化物材料、三元氧化物材料、二元氧化物材料、一元氧化物材料中，所包含的氧化物并不限于化学计量成分氧化物，也可由偏离化学计量成分的氧化物构成。
通过溅射法制作氧化物半导体层112，例如可使用与上述的四元氧化物材料、三元氧化物材料、二元氧化物材料、一元氧化物材料对应的溅射靶，以氩(Ar)，氙(Xe)等稀有气体或稀有气体与氧气(O2)的混合气体作为溅射气体制作氧化物半导体层112。
氧化物半导体层112由于要形成晶体管100a的沟道层，故优选载流子浓度在1×1015/cm3～5×1018/cm3左右。如果氧化物半导体层112的载流子浓度在该范围内，则可实现通常是关闭的晶体管。再有，可得到从107到1010左右的导通电流和截止电流的比(通断比)
1－4.透明导电层
第一透明导电层108a和第二透明导电层108b使用具有导电性的金属氧化物材料、金属氮化物材料或金属氮氧化物材料来制作。作为金属氧化物材料，例如可使用氧化铟锡(In2O3·SnO2：ITO)，氧化铟锌(In2O3·ZnO：IZO)，氧化锡(SnO2)。这样的金属氧化物材料可与氧化物半导体层112形成良好的欧姆接触。
再有，在第一透明导电层108a和第二透明导电层108b中，作为金属氧化物材料可使用氧化钛(TiOx)等，作为金属氮化物材料可使用氮化钛(TiNx)，氮化锆(ZrNx)等，作为金属氮氧化物材料可使用氮氧化钛(TiOxNy)，氮氧化钽(TaOxNy)，氧氮化锆(ZrOxNy)，氮氧化物铪(HfOxNy)等。再有，也可向这些金属氧化物材料、金属氮化物材料、金属氮氧化物材料中添加提高导电性的微量的金属元素。例如也可使用掺杂了铌的氧化钛(TiOx：Nb)。通过使用这样的金属氧化物材料、金属氮化物材料、金属氮氧化物材料，即便与第一配线110a及第二配线110b接触也可确保稳定性。即通过使用这样的金属氧化物材料、金属氮化物材料、金属氮氧化物材料，可防止具有低电位的铝(Al)发生氧化还原反应(局部的电池反应)。
1－5.绝缘层
第一绝缘层106和第二绝缘层114使用无机绝缘材料形成。作为无机绝缘材料，可使用氧化硅、氮化硅、氮氧化硅、氧化铝等。氧化硅，氮化硅，氮氧化硅，氧化铝等具有单层或多层由这些无机绝缘材料构成的膜层积而成的结构。例如，作为第一绝缘层106，可使用从基板102侧开始层积氮化硅膜和氧化硅膜的结构。再有，第二绝缘层114可使用从氧化物半导体层112侧开始层积氧化硅膜、氮化硅膜的结构。第一绝缘层106和第二绝缘层114通过像这样层积多种无机绝缘膜，可缓和内部应力的作用，并且可提高对水蒸气等的阻隔性。
此外，第一绝缘层106和第二绝缘层114优选与氧化物半导体层112接触的面是氧化硅膜、氮氧化硅膜、氮化铝膜。通过设置为氧化物绝缘膜接触氧化物半导体层112(换言之，通过不设置为氮化物绝缘膜与氧化物半导体层112接触)，可降低使氧化物半导体层112产生施主的氢等杂质扩散。再有，通过设置为氧化物绝缘膜接触氧化物半导体层112，可防止氧化物半导体层112出现氧空位导致的缺陷(施主)。
1－6.栅电极
第一栅电极104和第二栅电极116使用铝(Al)、钼(Mo)、钨(W)、锆(Zr)等金属材料来制作。例如，使用铝(Al)、钼钨(MoW)合金等的薄膜制作第一栅电极104和第二栅电极116。再有，也可使用铝合金、铜合金或者银合金制作第一栅电极104和第二栅电极116。作为铝合金，可使用铝钕合金(Al－Nd)、铝钕镍合金(Al－Nd－Ni)、铝碳·镍合金(Al－C－Ni)、铜镍合金(Cu－Ni)等。进而，第一栅电极104和第二栅电极116也可由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等透明导电膜来形成。
1－7.配线
第一配线110a和第二配线110b使用铝(Al)、铜(Cu)等导电率高的金属材料。例如，使用铝合金、铜合金或者银合金制作第一配线110a和第二配线110b。作为铝合金，可使用铝钕合金(Al－Nd)、铝钛合金(Al－Ti)、铝硅合金(Al－Si)、铝钕镍合金(Al－Nd－Ni)、铝碳镍合金(Al－C－Ni)、铜镍合金(Cu－Ni)等。使用这样的金属材料的话，可在具有耐热性的同时降低配线抵抗。
1－8.制造方法
接着，对晶体管100a的制造工序进行说明。图2A示出在基板102之上形成栅电极104的阶段。作为基板102，例如使用透明绝缘物基板。使用例如铝硅酸盐玻璃、铝硼硅酸盐玻璃等的无碱玻璃基板、石英基板作为透明绝缘物基板。
首先，在基板102的一表面上形成第一导电膜103。然后，在第一导电膜103之上通过光刻工序形成抗蚀剂掩膜，通过刻蚀加工形成第一栅电极104。第一导电膜103的薄膜厚度并无限定，例如薄膜厚度制作为100nm～2000nm左右。第一栅电极104通过端面呈楔形而可被第一绝缘层106可靠地覆盖。从而，在用于形成第一栅电极104的刻蚀工序中优选进行边刻蚀抗蚀剂掩膜边对第一导电膜103进行各向异性刻蚀的所谓的楔形刻蚀。通过剥离液处理、灰化处理来去除形成第一栅电极104后残留的抗蚀剂掩膜。
图2B示出在第一栅电极104的上层形成第一绝缘层106、第二导电膜107、第三导电膜109的阶段。由第二导电膜107形成第一透明导电层108a和第二透明导电层108b，由第三导电膜109形成第一配线110a和第二配线110b。用无机绝缘膜形成第一绝缘层106。例如，作为第一绝缘层106，通过等离子体CVD(Chemical Vapor Deposition)法形成从氧化硅膜、氮化硅膜、氮氧化硅膜中选择一种或多种的薄膜。再有，要制作氮化铝膜作为第一绝缘层106，会使用氧化铝溅射靶，通过溅射法形成薄膜。使用第一绝缘层106作为栅绝缘层。因此。第一绝缘层106的薄膜厚度形成为100nm～500nm左右。
形成第一透明导电层108a和第二透明导电层108b的第二导电膜107通过采用溅射法形成具有导电性的金属氧化物材料、金属氮化物材料或者金属氮氧化物材料的薄膜来制作。例如，通过具有30nm～200nm的薄膜厚度且具有导电性的金属氧化物材料的薄膜来制作形成第一透明导电层108a和第二透明导电层108b的第二导电膜107。采用溅射法制作金属材料或合金材料的薄膜来得到形成第一配线110a和第二配线110b的第三导电膜109。形成第一配线110a和第二配线110b的第三导电膜109采用200nm～2000nm的金属膜来制作以降低电阻。
图3A示出形成第一配线110a、第二配线110b、第一透明导电层108a以及第二透明导电层108b的光刻工序。此处，使用多灰度曝光法(半色调曝光法)，通过一张光掩模形成第一配线110a、第二配线110b、第一透明导电层108a以及第二透明导电层108b的图案。
在第三导电膜109之上形成正型光致抗蚀剂膜。光致抗蚀剂膜205的曝光使用多级灰度掩膜201。已知的是灰阶掩模(グレイトーンマスク)和半色调掩模，所述灰阶掩模在多级灰度掩膜201上设置小于等于曝光机的分辨率的狭缝作为多级灰度掩膜图案203，该狭缝部遮蔽一部分光实现半曝光，所述半色调掩模利用半透膜实现半曝光，而在本实施方式中，可使用这两种多级灰度掩膜201。通过使用多级灰度掩膜201曝光，在光致抗蚀剂膜205上形成曝光部分、半曝光部分、未曝光部分这三种部分。
然后，通过使光致抗蚀剂膜205显影，如图3B所示，形成具有不同厚度的区域的抗蚀剂掩膜207a。在图3B中，示出抗蚀剂掩膜207a的形成方式是与形成第一配线110a和第二配线110b的区域对应的部分的薄膜厚度厚而除此以外的区域较薄。
使用抗蚀剂掩膜207a对第三导电膜109和第二导电膜107进行刻蚀。刻蚀的条件并无限定，例如对由金属材料形成的第三导电膜109采用使用了混合酸刻蚀液的湿法刻蚀，对由金属氧化物材料等形成的第二导电膜107采用使用了氯系气体的干法刻蚀。在该阶段形成第一透明导电层108a和第二透明导电层108b。该刻蚀之后采用灰化处理去除抗蚀剂掩膜207a的薄膜厚度薄的区域，进行使第三导电膜109的表面暴露的处理。图4A示出进行了灰化处理后的抗蚀剂掩膜207b。抗蚀剂掩膜207b呈残留在第三导电膜109之上的状态。
接着，对暴露的第三导电膜109进行刻蚀。该刻蚀例如采用使用了混合酸刻蚀液的湿法刻蚀进行。由于由金属氧化物等形成的第二导电膜107难以被混合酸刻蚀液刻蚀，所以选择比率较高。从而，保持了下层的第一透明导电层108a和第二透明导电层108b的形状。图4B示出第三导电膜109被刻蚀，形成第一配线110a和第二配线110b的阶段。此外，在刻蚀了第三导电膜109后，采用灰化来去除抗蚀剂掩膜207b。
通过灰化处理，已形成的第一透明导电层108a和第二透明导电层108的表面暴露在氧等离子体中。但是，作为第一透明导电层108a和第二透明导电层108b的成分而含有的钛(Ti)、钽(Ta)、铪(Hf)、锆(Zr)即便成为氧化物也具有导电性。因此，即便是暴露在氧等离子体中，也能与之后的工序中制作的氧化物半导体层112形成良好的接触。
图5A示出形成氧化物半导体层112的阶段。氧化物半导体层112形成为覆盖第一透明导电层108a、第二透明导电层108b、第一配线110a以及第二配线110b。采用溅射法制作氧化物半导体层112。将氧化物半导体材料烧结后的产品用在溅射靶上。以20nm～100nm、例如30nm～50nm的薄膜厚度来制作氧化物半导体层112。
图5B示出形成氧化物半导体层112之上的第二绝缘层114、第四导电膜115的阶段。与第一绝缘层106同样地制作第二绝缘层114。再有，与第一导电膜103同样地制作第四导电膜115。然后，通过刻蚀第四导电膜115形成第二栅电极116。从而，制作图1所示的晶体管100a。
根据本实施方式设计的晶体管100a的制造方法，通过使用多级灰度掩膜，可减少制造中所需的光掩模的数量。再有，通过使用多级灰度掩膜，可通过一次曝光制作多个图案(第一透明导电层108a和第二透明导电层108b、以及第一配线110a和第二配线110b)。从而，可提高具有晶体管100a的集成电路元件的生产率。降低制造成本。
如图1所示，第一配线110a和第二配线110b、以及第一栅电极104和第二栅电极116并未重叠配置。通过使第一配线110a和第二配线110b尽量远离晶体管100a的沟道区域(第一栅电极104和第二栅电极116与氧化物半导体层112重叠的区域)配置，可防止金属元素造成的污染。例如，用作配线材料的铜(Cu)对于是n型半导体的氧化物半导体会成为有危害的杂质(成为导致氧化物半导体的特性变差、失效的杂质)。对此，如本实施方式中这样，通过使第一配线110a和第二配线110b远离晶体管100a的沟道区域配置，即便第一配线110a和第二配线110b中含有铜(Cu)，也可降低铜(Cu)对氧化物半导体层112的污染。
第二实施方式：
本实施方式示出第一实施方式所示的晶体管具有相同结构的晶体管所构成的显示装置的一个例子。如图6所以，显示装置120包括具有多个像素122的显示区域121、扫描线驱动电路123、数据线驱动电路125。图6虽未示出，但多个像素122上设置有作为显示元件的有机EL元件和驱动该有机EL元件的晶体管。
2－1.等效电路
图7示出本实施方式涉及的显示装置的像素122的等效电路。像素122包括选择晶体管124、驱动晶体管126、电容元件128、有机EL元件130。选择晶体管124和驱动晶体管126与第一实施方式所示的晶体管100a具有相同的结构。即图7示出双栅极结构的晶体管，选择晶体管124具有、第一栅电极104b和第二栅电极116b，驱动晶体管126具有第一栅电极104a和第二栅电极116a。
在图7中，选择晶体管124和驱动晶体管126是n沟道型。选择晶体管124的栅极(第一栅电极104b和第二栅电极116b)与栅极信号线132a相连。选择晶体管124的输入输出端子(源极和漏极)中的一个端子与数据信号线134相连，另一端子与驱动晶体管126的栅极(第一栅电极104a和第二栅电极116a)相连。驱动晶体管126的栅极(第一栅电极104a和第二栅电极116a)与选择晶体管124的输入输出端子的另一端子相连。驱动晶体管126的源极与有机EL元件130相连，源极与第二共用配线136b相连。电容元件128的一个段子与选择晶体管124的输入输出端子(源极和漏极)的另一端子相连，另一端子与第一共用配线136a相连。第一共用配线136a和第二共用配线136b例如设置为接地电位。
有机EL元件130的一个端子与驱动晶体管126的漏极相连，另一端子与电源线138相连。电源线13设置为电位高于共用配线136的电源电位VDD。在本实施方式中，有机EL元件130与驱动晶体管126的漏极相连一侧的端子是阴极，与电源线138相连的一侧的端子是阳极。
2－2.像素的结构
图8示出了与图7所示的等效电路对应的像素122a的平面结构的一个例子。再有，图9A和图9B分别示出了与图8所示的A1－A2线和B1－B2线对应的剖面结构。图9A示出驱动晶体管126和有机EL元件130的剖面结构，图9B示出选择晶体管124和电容元件128的剖面结构。在下面的说明中，适当参照图8、图9A和图9B来进行说明。此外，在图8所示的像素122a的平面图中，省略了有机EL元件130的结构。
2－2－1.驱动晶体管
驱动晶体管126与第一实施方式示出的晶体管100a具有相同结构。即驱动晶体管126具有层积了第一栅电极104a、第一绝缘层106、第一氧化物半导体层112a、第二绝缘层114、第二栅电极116a的结构。第一栅电极104a设置在基板102和第一绝缘层106之间。第二栅电极116a设置在第二绝缘层114的上层(与基板102相对侧的面)上。
第一透明导电层108a和第二透明导电层108b设置在第一绝缘层106和第一氧化物半导体层112a之间。第一透明导电层108a和第二透明导电层108b设置为在俯视图中从两侧夹住第一栅电极104a和第二栅电极116b。第一透明导电层108a和第二透明导电层108b设置为与第一氧化物半导体层112a接触。
在驱动晶体管126中，第一透明导电层108a或第一透明导电层108a与第一氧化物半导体层112a接触的区域是漏极区域，第二透明导电层108b或第一氧化物半导体层112a与第二透明导电层108b接触的区域是源极区域。
驱动晶体管126的第二透明导电层108b电连接第一氧化物半导体层112a以及第一共用配线136a和第二共用配线136b。第一共用配线136a设置为与第一栅电极104a具有相同层结构，第二共用配线136b设置为与数据信号线134具有相同层结构，所述数据信号线134和选择晶体管124电连接。第一共用配线136a和第二透明导电层108b通过设置在第一绝缘层106上的第一接触孔117a而电连接。第二共用配线136b与第二透明导电层108b的上表面直接接触。
第一绝缘层106例如具有从基板102侧开始层积第一氮化硅膜141a、第一氧化硅膜140a的机构。第二绝缘层114具有从第一氧化物半导体层112a侧开始层积第二氧化硅膜140b、第二氮化硅膜141b的结构。
驱动晶体管126在第一氧化物半导体层112a与第一栅电极104a和第二栅电极116a重叠的区域上形成沟道。从而，第一氧化物半导体层112a设置为在形成了沟道的区域上与氧化硅膜140a、140b接触。第一氧化物半导体层112a通过设置为与具有绝缘性的氧化物的膜接触来抑制氧空位的形成。氧化硅膜140a、140b优选无氧空位以便不从第一氧化物半导体层112a吸取氧，反而优选所含氧过剩。所含氧过剩的氧化硅膜140a、140b是旨在形成给第一氧化物半导体层112a的氧供给源。此处，所谓所含氧过剩的氧化硅膜包含相对于化学计量成分含有更多氧，再有，也可能存在格子内含氧的情况。此外，第一绝缘层106和第二绝缘层114也可不使用氧化硅膜而使用氮氧化硅膜、氮化铝膜。
驱动晶体管126由平整层142覆盖。平整层142例如由丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂等有机树脂材料形成。在制造阶段，当涂敷了包含有机树脂材料的前驱体的组合物时，平整层142通过覆膜的流平作用使表面平整。作为另一方式，平整层142也可在采用等离子体CVD法等形成了氧化硅膜等无机绝缘膜后，通过化学机械研磨(CMP)使表面平整。
在平整层142和第二绝缘层114上设置开口部144。与该开口部144重叠配置作为有机EL元件130阴极的第一电极146。有机EL元件130通过至少在开口部144的区域内多层层积来形成。
在本实施方式中，驱动晶体管126通过具有双栅极结构提高电流驱动能力。因此每当驱动有机EL元件130时都可提供充足的电流。即便有机EL元件的工作点变化，也能根据工作点的改变进行定电流驱动。
2－2－2.选择晶体管
选择晶体管124与第一实施方式示出的晶体管100a具有相同结构。即选择晶体管124具有层积了第一栅电极104b、第一绝缘层106、第二氧化物半导体层112b、第二绝缘层114、第二栅电极116b的结构。选择晶体管124在第二氧化物半导体层112b与第一栅电极104b和第二栅电极116b重叠的区域形成沟道。第三透明导电层108c和第四透明导电层108d设置在第一绝缘层106和第二氧化物半导体层112b之间。第三透明导电层108c和第四透明导电层108d通过设置为与第二氧化物半导体层112b接触，而作为源极区域、漏极区域发挥作用。第三透明导电层108c和第四透明导电层108d设置为在俯视图中从两侧夹住第一栅电极104b和第二栅电极116b。
第三透明导电层108c与数据信号线134电接触。数据信号线134设置为与第一实施方式所述的透明导电层108和氧化物半导体层112之间设置的配线层110具有相同层结构。数据信号线134与第三透明导电层108c的上表面直接接触。再有，氧化物半导体层112b设置为延伸到设置有数据信号线134的区域，并覆盖数据信号线134。数据信号线134通过与第三透明导电层108c直接接触，比经接触孔连接的情况接触面积增大，所以可降低接触电阻。再有，通过以第二氧化物半导体层112b覆盖数据信号线134的上表面和侧面，使得数据信号线134不会在制造工序中暴露在氧化气氛和还原气氛里。因此数据信号线134可抑制表面的电阻升高。
2－2－3.电容元件
电容元件128具有层积了第一容量电极160a、第一绝缘层106、第四透明导电层108d、第二容量电极160b的结构。第一容量电极160a形成为与第一栅电极104具有相同的层结构，第二容量电极160b形成为与数据信号线134具有相同的层结构。由于第四透明导电层108d处于与第二容量电极160b电连接的状态，所以实际上作为电容元件128的另一电极发挥作用。
在第二容量电极160b的上层侧设置第二氧化物半导体层112b、第二绝缘层114。第二容量电极160b通过贯穿第二绝缘层114和第二氧化物半导体层112b的第二接触孔117b与第二栅电极116电连接。
2－2－4.有机EL元件
有机EL元件130具有从基板102侧开始层积了相当于阴极的第一电极146、电子传输层148、电子注入层150、发光层152、空穴传输层154、空穴注入层156、相当于阳极的第二电极158的结构。此处，对于有机EL元件130，将层积顺序是从靠近基板102的阳极侧开始依次层积、空穴传输层、发光层、电子传输层、阴极的结构叫做顺序层级结构，但本实施方式涉及的有机EL元件130具有从靠近基板102的阴极侧开始层积电子传输层、发光层、空穴传输层等的结构，所以也叫作逆序层积结构。在本实施方式中，由于驱动晶体管126是n沟道型，所以当有机EL元件是顺序层级结构时，源极和阳极连接。此时产生因有机EL元件的特性变化而引起驱动晶体管的漏极电流发生变化的问题。但是，如在本实施方式中所示，当将有机EL元件设置为逆袭层积结构时，n沟道型的驱动晶体管是漏极与有机EL元件的阴极连接，所以形成漏极电流不易受到有机EL元件的特性变化的影响的电流结构。
在平整层142的上表面、以及平整层142和第二绝缘层114上设置的开口部144上层积电子传输层148、电子注入层150、发光层152、空穴传输层154、空穴注入层156、作为阳极的第二电极158。这些层积体和相当于阴极的第一电极146重叠的区域是有机EL元件130的发光区域。
本实施方式涉及的有机EL元件130是光出射到基板102侧的所谓的底部发光型。下面对构成有机EL元件130的各层进行详细说明。
2－2－4－1.阴极
作为有机EL元件的阴极材料，以往使用的是铝锂合金(AlLi)、镁银合金(MgAg)等材料。但是，这些材料容易受到大气中的氧气和水分影响而变质，是难以进行处理的材料。再有，这些阴极材料是金属材料，所以不适于构成逆袭层积结构和底部发光型的有机EL元件。
本实施方式涉及的有机EL元件130通过用透明导电膜形成作为阴极的第一电极146，来实现底部发光型的结构。具体而言，通过使驱动晶体管126的第一透明导电层108a扩展到有机EL元件130的区域，来简化用于使驱动晶体管126和有机EL元件130电连接的结构。例如，当驱动晶体管和有机EL元件之间间隔着层间绝缘层时，需要设置接触孔使两者连接，但采用本实施方式涉及的像素122a的结构，则无需接触孔。
作为阴极的第一电极146与第一透明导电层108a由同一导电膜形成。第一透明导电层108a由具有导电性的金属氧化物材料、金属氮化物材料、金属氮氧化物材料形成。这些材料形成的导电膜带隙在2.8eV或以上，优选3.0eV或以上，所以可见光波段的光基本都会透过。因此可用作有机EL元件130的光出射面侧的电极。
也可在相当于阴极的第一电极146的上层设置从驱动晶体管126延伸的氧化物半导体层112a。氧化物半导体层112a的带隙在3eV或以上，所以对于可见光具有透光性。再有，正如下文所述，在本实施方式中，电子传输层148由金属氧化物形成。因此通过使与电子传输层148是相同材料或同类材料的第一氧化物半导体层112a位于电子传输层148和相当于阴极的第一电极146之间，可以不形成电子注入势垒。换言之，可使用从驱动晶体管126的沟道区域延伸的氧化物半导体层112a作为与相当于阴极的第一电极146接触的电子传输层148的一部分。
2－2－4－2.电子传输层
使用金属氧化物材料形成电子传输层148。作为金属氧化物材料，使用与第一实施方式所述的材料相同的三元氧化物材料、二元氧化物材料以及一元氧化物材料。这些金属氧化物材料既可以是非晶态的，也可以是晶态的，或者也可以是非晶相和晶相的混合相形态。例如，构成为含有从电子传输层148、铟氧化物、锌氧化物、镓(Ga)氧化物、锡(Sn)氧化物中选出的一种或几种。这些金属氧化物材料需要透明的，不吸收可见光，因此要求带隙在3.0eV或以上。进而，电子传输层148可通过尽量增加薄膜厚度来防止阴极和阳极短路。这样的电子传输层148可通过溅射法、真空蒸镀法、涂布法等制作。电子传输层148可采用这样的成膜方法，以50nm～1000nm的薄膜厚度制作。
此外，电子传输层148的载流子浓度在氧化物半导体层112a的载流子浓度的十分之一以下，优选在百分之一以下。换言之，氧化物半导体层112a与电子传输层148接触的区域内的载流子浓度在电子传输层148的载流子浓度的十倍以上，优选在一百倍以上。具体而言，相对于电子传输层148的载流子浓度是1013～1017/cm3，氧化物半导体层112a的载流子浓度在1015～1019/cm3的范围内，两者的载流子浓度的差值如上所述地大于等于个位数，优选大于等于两位数。氧化物半导体层112a通过具有1015～1019/cm3的载流子浓度，可降低在驱动晶体管126和有机EL元件130电连接上的电阻损失，抑制驱动电压上升。在电子传输层148的载流子浓度达到1020/cm3以上时，发光层152的激发态失活，发光效率下降。另一方面，在电子传输层148的载流子浓度不足1013/cm3时，提供给发光层152的载流子减少无法得到足够的亮度。这样，通过设置从驱动晶体管126延伸的氧化物半导体层112a与电子传输层148接触，并且使两者的双方的载流子浓度不同，可防止驱动电压上升，提高有机EL元件130的发光效率。
2－2－4－3.电子注入层
在有机EL元件中，电子注入层用来减小用于从阴极向电子传输材料注入电子的能垒。在本实施方式中，为了易于从由氧化物半导体形成的电子传输层148向发光层152注入电子而使用电子注入层150。即电子注入层150设置在电子传输层148和发光层152之间。
为了向有机材料所形成的发光层152中注入电子，电子注入层150优选功函数小的材料。电子注入层150构成为包含钙(Ca)氧化物、铝(Al)氧化物。作为电子注入层150，优选使用例如C12A7(12CaO·7Al2O3)电子化合物。C12A7电子化合物具有半导体特性，可控制从高电阻到低电阻。功函数也是2.4eV～3.2eV，与碱金属程度相同，所以可很好地用作电子注入层150。
C12A7电子化合物形成的电子注入层150通过溅射法以C12A7电子化物的多晶体作为靶进行制作。由于C12A7电子化合物具有半导体特性，所以可将电子注入层150的薄膜厚度设置在1nm～100nm的范围内。此外，C12A7电子化合物优选Ca：Al的摩尔比在13：13～11：16的范围内。再有，C12A7电子化合物优选是用于以溅射法成膜的非晶体，也可以是具有结晶性的物质。
C12A7电子化合物在大气中是稳定的，所以与一直以来用作电子注入层的氟化锂(LiF)、氧化锂(Li2O)、氯化钠(NaCl)、氯化钾(KCl)等碱金属化合物相比具有便于处理的优点。由此，在有机EL元件的制造工序中，无需在干燥空气或惰性气体中作业，放宽了制造条件的限制。
再有，C12A7电子化合物由于电离势大，所以可通过夹隔发光层152配置在空穴传输层154的相反侧而用作空穴阻挡层。即通过在电子传输层148和发光层152之间设置由C12A7电子化合物形成的电子注入层150，可抑制注入发光层152的空穴穿过作为阴极的第一电极146侧，从而提高发光效率。
2－2－4－4.发光层
可使用各种材料作为发光层152。例如可使用发荧光的荧光性化合物、发磷光的磷光性化合物。
例如，作为蓝色系发光材料，可使用N、N'-双[4-(9H-咔唑-9-基)苯基]–N、N'-二苯基芪-4,4'-二胺(YGA2S)、(9H-咔唑-9-基)-4'-(10-苯基-9-蒽基)三苯基胺(YGAPA)等。作为绿色系发光材料，可使用N-(9,10-二苯基-2-蒽基)-N、9-二苯基-9H-咔唑-3-胺(2PCAPA)、N-[9,10-双(1,1'-联苯-2-基)-2-蒽基]–N,9-二苯基-9H-咔唑-3-胺(2PCABPhA)、N-(9,10-二苯基-2-蒽基)-N,N',N'-三苯基-1、4-苯二胺(2DPAPA)、N-[9,10-双(1,1'-联苯-2-基)-2-蒽基]–N,N',N'-三苯基-1,4-苯二胺(2DPABPhA)、N-[9,10-双(1,1'-联苯-2-基)]-N-[4-(9H-咔唑-9-基)苯基]-N-苯基蒽-2-胺(2YGABPhA)、N，N，9-三苯基蒽-9-胺(DPhAPhA)等。作为红色系发光材料，可使用N，N，N'，N'-四(4-甲基苯基)并四苯-5,11-二胺(p-mPhTD)、7,13-二苯基-N，N，N'，N'-四(4-甲基苯基)苊基[1,2-a]荧蒽-3,10-二胺(p-mPhAFD)等。再有，也是用像二[2-(2'-苯并[4,5-α]噻吩基)吡啶N，C 3']铱(III)乙酰丙酮化物(Ir(btp)2(acac))这样的磷光材料。
此外，可使用公知的各种材料作为发光层152。发光层152可采用转印法、旋涂法、喷涂法、凹版印刷法等制作。发光层152的薄膜厚度可适当选择，例如设置在10nm～100nm的范围内。
2－2－4－5.空穴传输层
使用具有空穴传输性的材料形成空穴传输层154。空穴传输层154例如也可以是芳胺化合物、含咔唑基的胺化合物和含有芴衍生物的胺化合物。空穴传输层154例如使用4,4'-双[N-(萘基)-N-苯基-氨基]联苯(α-NPD)、N，N'-双(3-甲基苯基)-(1,1'-联苯)-4,4'-二胺(TPD)、2－TNATA、4,4'，4”-三(N-(3-甲基苯基)N-苯基氨基)三苯胺(MTDATA)、4,4'-N，N'-二咔唑联苯(CBP)、4,4'-双[N-(9,9-二甲基芴-2-基)-N-苯基氨基]联苯(DFLDPBi)、4,4'-双[N-(螺-9,9'-联芴-2-基)-N-苯基氨基]联苯(BSPB)、螺环-NPD、螺环-TPD、螺环-TAD、TNB等有机材料。
空穴传输层154采用真空蒸镀法、涂布法等通常的成膜方法制作。空穴传输层154采用这样的成膜方法以10nm～500nm的薄膜厚度制作。此外，也可省略空穴传输层154。
2－2－4－6.空穴注入层
空穴注入层156包含对机层空穴注入性高的物质。作为空穴注入性高的物质，可使用钼氧化物或钒氧化物、钌氧化物、钨氧化物、锰氧化物等金属氧化物。再有，可使用酞菁(H2Pc)、铜酞菁(简称CuPc)、氧钒酞菁(VOPc)、4,4'，4”-三(N，N-二苯基氨基)三苯胺(TDATA)、4,4'，4”-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺(MTDATA)、4,4'-双[N-(4-二苯基氨基苯基)-N-苯基氨基]联苯(DPAB)、4,4'-双(N-{4-[N'-(3-甲基苯基)-N'-苯基氨基]苯基}-N-苯基氨基)联苯(DNTPD)、1,3,5-三[N-(4-二苯基氨基苯基)-N-苯基氨基]苯(DPA3B)、3-[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(PCzPCA1)、3,6-双[N-(9-苯基咔唑-3-基)-N-苯基氨基]-9-苯基咔唑(PCzPCA2)、3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)氨基]-9-苯基咔唑(PCzPCN1)、2,3,6,7,10,11-六氰基-1,4,5,8,9,12-六氮杂苯并菲(HAT-CN)等有机化合物。
这样的空穴注入层156采用真空蒸镀法、涂布法等通常的成膜方法制作。空穴注入层156采用这样的成膜方法以1nm～100nm的薄膜厚度制作。
2－2－4－7.阳极
作为相当于阳极的第二电极158，采用功函数大(具体在4.0eV或以上)的金属、合金、导电性化合物制作。相当于阳极的第二电极158使用例如氧化铟锡(ITO)、氧化铟锌(IZO)、含有氧化钨和氧化锌的氧化铟(IWZO)等。使用了这些导电性金属氧化物材料的相当于阳极的第二电极158采用真空蒸镀法、溅射法来制作。在本实施方式中，由于有机EL元件130是底部发光型，所以优选相当于阳极的第二电极158具有光反射性，或者具有光反射面。由于氧化铟锡(ITO)、氧化铟锌(IZO)等导电性金属氧化物的涂层具有透光性，所以在空穴注入层156的相对侧的面上也可层积铝(Al)、银(Ag)等金属膜。此外，虽然在图8、图9A和图9B中进行了省略，但也可在大致整面显示区域121范围内，在相当于阳极的第二电极158的上层上设置阻断氧气(O2)或水分(H2O)透过的钝化层。
这样，根据本实施方式，可实现像素122a，所述像素122a中示出n沟道型的导电性的驱动晶体管126和有机EL元件130电连接。此时，有机EL元件130可使用从作为阴极的第一电极146侧开始适当层积电子传输层148、电子注入层150、发光层152、空穴传输层154、空穴注入层156等的逆序层积结构。由于无需使用碱金属材料作为阴极即第一电极146，所以可增加显示装置的可靠性。进而，由于采用无机绝缘材料形成配置在下层侧的电子传输层和电子注入层，所以即便在其上形成有机层也会抑制变质等造成的特性劣化，所以可实现有机EL元件130特性的稳定性。
2－3.晶体管的结构
如图9A和图9B所示，本实施方式涉及的像素122a的结构是阳极158全面覆盖驱动晶体管126和选择晶体管124的结构。并且，驱动晶体管126和选择晶体管124具有双栅极结构，所述双栅极结构是形成沟道的氧化物半导体层112夹隔在第一栅电极104和第二栅电极116之间。
另一方面，图10A示出底栅型的晶体管300，具有在基板302上层积了栅电极304、第一绝缘层306、第一透明导电层308a、第二透明导电层308b、第一配线310a、第二配线310b、氧化物半导体层312、第二绝缘层314、平整层342、阳极358的剖面结构。在这样的底栅型晶体管300中，背沟道侧(化物半导体层312的阳极358侧)容易受到阳极358的影响。具体而言，阳极358是正电位，氧化物半导体层312和第二绝缘层314的界面(背沟道界面)与阳极358之间的间隔大约在3μm～5μm左右，因此氧化物半导体层312的背沟道侧容易累积正电荷。一旦正电荷累积在背沟道侧，则存在晶体管300的阈值电压转到负侧(通常关闭)的问题。
现基于显示装置的驱动方法并参照图10B对该现象进行说明。在驱动显示装置时，如图10B所示，相对于一帧的时间Tf，向驱动有机EL元件的晶体管300的栅电极304施加导通电压Vg导通的时间Tg非常短(Tf＞Tg)。在向晶体管100的栅极施加正的导通电压Vg导通之外的时间(Tf－Tg)里向栅电极304施加负的关断电压Vg关断。另一方面，向阳极358施加稳定地施加正的固定电压(VDD)。因此，阳极358和栅电极304所产生的电场使第二绝缘膜314和平坦化膜342中的电荷漂移，正的电荷累积在背沟道侧。
为消除这样的问题，如本实施方式所示，优选在氧化物半导体层112的下层侧和上层侧设置栅电极。此时，可使第二栅电极116接地并设置为固定电位，或者使所述第二栅电极116的电压与第一栅电极104相同，从而使背沟道侧的电位稳定。
图11A是晶体管100a的一种方式，示出下层的第一栅电极104和上层的第二栅电极116与相当于源极和漏极的第一透明导电层108a和第二透明导电层108b两者重叠的结构。第一栅电极104的沟道长度方向的幅度W底与第一透明导电层108a和第二透明导电层108b重叠，重叠幅度是幅度Wov1，第二栅电极116的沟道长度方向的幅度W顶与第一透明导电层108a和第二透明导电层108b重叠，重叠幅度是幅度Wov2。这样，通过第一栅电极104和第二栅电极116与第一透明导电层108a和第二透明导电层108b部分重叠，在氧化物半导体层112的沟道区域上外部电场实质上被屏蔽。由此，即便阳极158配置为覆盖整面晶体管100，也能不受来自阳极158的电场的影响。并且，可防止晶体管100a的阈值电压随时间流逝而改变。
图11B是晶体管100a的一实施方式，示出上层的第二栅电极116与相当于源极和漏极的第一透明导电层108a和第二透明导电层108b两者重叠,第一栅电极104不与第一透明导电层108a和第二透明导电层108b重叠的结构。第二栅电极116的沟道长度方向的幅度W顶与第一透明导电层108a和第二透明导电层108b重叠，重叠幅度是幅度Wov2。另一方面，第一栅电极104的沟道长度方向的幅度W底比第一透明导电层108a和第二透明导电层108b的间隔窄，偏移量为幅度W关断。这样，通过第二栅电极116至少与第一透明导电层108a和第二透明导电层108b部分重叠，使在氧化物半导体层112的沟道区域上阳极158的电场实质上被屏蔽。从而，可防止晶体管100a的阈值电压随时间流逝而改变。即第二栅电极与氧化物半导体层重叠的面积比第一栅电极与氧化物半导体层重叠的面积大，由此可屏蔽在背沟道侧累积的电荷的影响。换言之，在俯视图中，通过将第一栅电极104和第二栅电极116重叠配置，并设置第二栅电极116覆盖第一栅电极104，可屏蔽背沟道侧累积的电荷的影响。
此外，考虑到光刻工序的光掩模的对准精度，优选预设第二栅电极W顶的幅度大于第一栅电极104的幅度W底，从而可使光刻工序的光掩模的对准精度更有保障，所以可通过第二栅电极116可靠地覆盖形成在氧化物半导体层112上的沟道区域。
2－4.显示装置的制造方法
对本发明的一实施方式涉及的显示装置120的制造方法的一个例子进行说明。此外，在以下的说明中，适当省略与第一实施方式所述的晶体管100a的制造方法涉及的说明重复的部分，而说明有区别的部分。
图12、图13A和图13B示出在基板102之上形成第一栅电极104a、104b、第一容量电极160a、第一共用配线136a的阶段，以及形成第一绝缘层106的阶段。此外，图12示出相当于像素122a的区域的俯视图，图13A示出与A1－A2线对应的剖面图，图13B示出与B1－B2线对应的剖面图。
如图12、图13A和图13B所示，采用与第一栅电极104a、104b相同的导电膜，形成第一共用配线136a、第一容量电极160a。因此，第一栅电极104a和栅极信号线132a形成为由形成在同一层的导电膜构成的连续的一个图案。同样地，第一共用配线136a和第一容量电极160a形成为由形成在同一层的导电膜构成的连续的一个图案。
在第一栅电极104a、104b、第一共用配线136a、第一容量电极160a的上层侧形成第一绝缘层106。例如，第一绝缘层106从基板102侧开始层积氮化硅膜141a和氧化硅膜140a而形成。氮化硅膜141a采用等离子体CVD法，使用SiH4、NH3、N2等气体作为原料气体。与氧化硅膜同样地，采用等离子体CVD法，适当使用SiH4、N2O、Si(OC2H5)4(四乙氧基硅烷)、Si(OCH3)4(四甲氧基硅烷)等进行成膜。在大致整面基板102上形成这样的第一绝缘层106。
图14A和图14B示出在第一绝缘层106的上层形成第二导电膜107、第三导电膜109，在此之上使用多级灰度掩膜形成抗蚀剂掩膜207a、207b、207c、207d的过程。此外，如图14A所示，在第一绝缘层106上预先形成露出第一共用配线136a的第一接触孔117a。抗蚀剂掩膜207a、207b、207c、207d形成为第三导电膜109所形成第二共用配线136b(图14A)、数据信号线134(图14B)的区域的薄膜厚度逼其他区域的薄膜厚度厚。第二导电膜107由透明导电材料形成，第三导电膜109由金属材料形成。
图15、图16A和图16B示出使用抗蚀剂掩膜207a、207b、207c、207d刻蚀了第三导电膜109和第二导电膜107的状态。图15示出相当于该阶段的像素122a的区域的俯视图，图16A示出与A1－A2线对应的剖面图，图16B示出与B1－B2线对应的剖面图。
在第一绝缘层106之上形成第一透明导电层108a、第二透明导电层108b、第三透明导电层108c、第四透明导电层108d。第一透明导电层108a和第二透明导电层108b形成为一端部通过第一绝缘层106与第一栅电极104a重叠，第三透明导电层108c和第四透明导电层108d形成为一端部间隔第一绝缘层106与第一栅电极104b重叠。在第二透明导电层108b之上形成第二共用配线136b。第二共用配线136b形成在第二透明导电层108b的上表面。通过这一形式，第一共用配线136a、第二透明导电层108b和第二共用配线136b呈电连接状态。
第二容量电极160b与第四透明导电层108d的上表面接触而形成。第二容量电极160b配置为间隔第四透明导电层108d以及第一绝缘层106与第一容量电极160a至少部分区域重叠。在第一容量电极160a和第二容量电极160b间隔第一绝缘层106而重叠的区域上形成电容元件128。
数据信号线134由第三导电膜109形成。数据信号线134形成为与第三透明导电层108c的上表面接触。通过这一形态，第三透明导电层108c和数据信号线134呈电连接状态。第三透明导电层108c通过沿数据信号线134设置而呈可靠地电连接的状态。
再有，第二共用配线136b的端部配置得比第二透明导电层108b的端部更靠内侧。因此，即使层积第二透明导电层108b和第二共用配线136b，段差部也会呈阶梯状，所以可设置使在之后的工序形成的氧化物半导体层112、第二绝缘层114段差覆盖性良好。同样地，由于数据信号线134的端部配置得比第三透明导电层108c的端部更靠内侧，第二容量电极160b的端部配置得比第四透明导电层108d的端部更靠内侧，所以可设置使上层侧形成的氧化物半导体层112和第二绝缘层114段差覆盖性良好。
图17、图18A和图18B示出形成氧化物半导体层112、第二绝缘层114、第四导电膜115的阶段。图17示出该阶段的相当于像素122a的区域的俯视图，图18A示出与A1－A2线对应的剖面图，图18B示出与B1－B2线对应的剖面图。
第一氧化物半导体层112a形成为大致覆盖整面第一透明导电层108a和第二透明导电层108b。再有，第二氧化物半导体层112b形成为大致覆盖整面第三透明导电层108c和第四透明导电层108d。第一氧化物半导体层112a和第二氧化物半导体层112b在使用靶作为氧化物半导体并采用溅射法成膜后，经光刻工序形成为上述那样的规定的形状。第一氧化物半导体112a与第一透明导电层108a以及第二透明导电层108b接触而形成，第二氧化物半导体层112b与第三透明导电层108c以及第四透明导电层108d接触而形成，由此，可呈电连接状态。
在第一氧化物半导体层112a和第二氧化物半导体层112b的上层形成第二绝缘层114。第二绝缘层114例如从氧化物半导体层112侧层积第二氧化硅膜140b、第二氮化硅膜141b。由此，在氧化物半导体层112的下层侧形成第一氧化硅膜140a，在上层侧形成第二氧化硅膜140b。氧化物半导体层112通过被氧化物系的绝缘膜夹住，抑制产生由氧空位导致的缺陷(施主能级)。
进而，氧化硅膜140a、140b优选无氧空位以便不从第一氧化物半导体层112a吸取氧，反而优选所含氧过剩。在形成了第二绝缘层114之后，通过进行250℃～400℃的热处理，可使氧从第二氧化硅膜140b扩散到第一氧化物半导体层112a和第二氧化物半导体层112b。采用这样的热处理，即使氧化物半导体层112中含有氧空位，由也能通过从氧化硅膜140扩散来的氧来补偿氧空位，消除施主能级即缺陷，所以可提高电阻。
在第二绝缘层114上与第二容量电极160b重叠的区域形成第二接触孔117b。然后形成第四导电膜115。与第一导电膜103同样地形成第四导电膜115。
图19、图20A和图20B示出形成第二栅电极116的阶段。图19示出该阶段的相当于像素122a的区域的俯视图，图20A示出与A1－A2线对应的剖面图，图20B示出与B1－B2线对应的剖面图。
第二栅电极116通过经光刻工序刻蚀加工第四导电膜而形成。第二栅电极116a形成为包含与第一栅电极104a重叠的区域。再有，第二栅电极116b形成为包含与第一栅电极104b重叠的区域。从而形成驱动晶体管126、选择晶体管124。再有，电容元件128通过第二接触孔117b与第二栅电极116a电连接。
如图21A和图21B所示，使平整层142形成为嵌入有选择晶体管124、驱动晶体管126和电容元件128。平整层142例如采用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、聚酰胺树脂等有机树脂材料形成。在平整层142上与作为阴极的第一电极146重叠的区域，形成露出第一氧化物半导体层112a的开口部144。当使用感光性树脂材料形成平整层142时，使用光掩模通过曝光处理来形成开口部144。再有，在形成平整层142前，预先在第二绝缘层114上相当于开口部144的区域形成开口部。或者，也可在平整层142上形成开口部144的阶段，在第二绝缘层114上形成露出第一氧化物半导体层112a的开口部。为了形成有机EL元件130，优选将平整层142的开口部144形成为内壁面呈楔形。
图22A和图22B示出形成电子传输层148和电子注入层150的阶段。使用金属氧化物材料形成电子传输层148。作为金属氧化物材料，使用与第一实施方式所述的材料相同的四元氧化物材料、三元氧化物材料、二元氧化物材料或者一元氧化物材料的溅射靶，采用溅射法制成。电子注入层150采用C12A7电子化合物制成。电子注入层150也可用C12A7电子化合物的溅射靶通过溅射法制成。此时，溅射法也可使用从He(氦)、Ne(氖)、N 2(氮)、Ar(氩)、NO(一氧化氮)、Kr(氪)以及Xe(氙)的群组中选择至少一种气体来实施。电子传输层148和电子注入层150由于是在多个像素间共用的层，所以形成在配置了像素122a的大致整面区域上。
然后，通过形成发光层152、空穴传输层154、空穴注入层156、作为阳极的第二电极158，形成图9A和图9B所示的像素的结构。发光层152对应红色像素、绿色像素、蓝色像素而使用不同的发光材料来形成。当从发光层152出射的光具有白色发光光谱时，可作为各像素共用的层而形成在大致整面显示区域121上。空穴传输层154、空穴注入层156作为形成在配置了像素122a的大致整面区域上。再有，作为阳极的第二电极158是作为像素间的共用电极来使用的，所以形成在配置了像素122a的大致整面区域上。
采用本实施方式涉及的显示装置120的制造方法，通过使用多级灰度掩膜，所以可减少制造所需的光掩模的数量。再有，通过使用多级灰度掩膜，一次曝光可制成多个图案(第一透明导电层108a、第二透明导电层108b、第三透明导电层108c和第四透明导电层108d、以及数据信号线134、第二共用配线136b等)。由此，可提高显示装置120的生产率，降低制造成本。
此外，在本实施方式中，示出了选择晶体管124和驱动晶体管126都是双栅极型结构，但本发明并不仅限于此。例如，选择晶体管124也可使用省略了第一栅电极104b的顶栅型晶体管。再有，像素电路并不限于图7中例示出的电路，也可以在一个像素上具有三个以上的晶体管的像素电路中使用本实施方式涉及的晶体管和有机EL元件。
第三实施方式：
本实施方式示出本发明的一实施方式涉及的显示装置的制造方法的另一个例子。下面对不同于第二实施方式的部分进行说明。
到形成第二栅电极116的阶段为止，与第二实施方式相同。在第二栅电极116的上层侧形成平整层142。图23A示出与图19的A1－A2线对应的剖面结构，示出形成平整层142的阶段。
在本实施方式中，用具有极性的绝缘膜形成平整层142。例如，使用直链型含氟有机材料形成平整层142。作为直链型含氟有机材料，例如使用氟代烷基硅烷(FAS)系材料。作为氟代烷基硅烷(FAS)系材料，例如使用H,1H,2H,2H-全氟癸基三氯硅烷(FDTS)、十三氟-1,1,2,2-四氢辛基三氯硅烷(FOTS)等。
通过使用直链型含氟有机材料形成平整层142来形成具有拒液性的表面。换言之，由于形成平整层142，所述平整层142包含具有双极性的分子或侧链，使得如示意图图23A所示地，通过微相分离现象而使表面显示负电荷。对于平整层142，形成露出第一氧化物半导体层112a的开口部144，然后形成电子传输层148。
图23B示出形成了电子传输层148的阶段。使用金属氧化物材料形成电子传输层148。作为金属氧化物材料，使用与第二实施方式所述的材料相同的四元氧化物材料、三元氧化物材料、二元氧化物材料或者一元氧化物材料来形成。这些氧化物材料都是简并半导体的一种，具有多数载流子是电子的n型导电性。
通过微相分离现象在平整层142的表面产生负电荷，从而具有n型导电性的电子传输层148中与平整层142的表面接触的区域耗尽。电子传输层148的耗尽区149是几乎不存在载流子的高电阻区域。另一方面，电子传输层148与氧化物半导体层112a接触的区域作为非耗尽区域而保持原状。在大致整面显示区域121形成具有n型导电性的电子传输层148。对于电子传输层148，像素间区域是耗尽区149。由于相邻的像素彼此被耗尽区149绝缘，所以减少通过电子传输层148横向流动的漏电流。
一直以来，有机EL元件需要使空穴注入层、空穴传输层、发光层、电子传输层、电子注入层、阴极的各层避免暴露在大气中而在真空中连续成膜。对此，本发明的一实施方式通过采用即使暴露在大气中也稳定的氧化物半导体来形成电子传输层148、电子注入层150，可使有机EL元件的制造条件更自由。即根据本发明的一本实施方式，可以在使用溅射装置在真空中成膜形成电子传输层148和电子注入层150后，恢复到大气压并通过另一成膜装置成膜来形成发光层152、空穴传输层154、空穴注入层156、阳极158。由此，防止制作有机EL元件的制造装置巨型化，易于调整制造工序的生产线平衡。再有，本发明的一实施方式具有易于在维护制造装置时进行生产调节，可提高生产率等各种优点。
第四实施方式：
本实施方式示出像素结构与第二实施方式所示的结构不同的方式。在下面的说明中对不同于第二实施方式的部分进行说明。
4－1.像素的结构1
图24A和图24B示出本实施方式涉及的显示装置的像素122b的结构。图24A示出与图8所示的像素的俯视图中A1－A2线相对应的剖面结构，图24B同样示出与B1－B2线相对应的剖面结构。
如图24A所示，像素122b设置为电子传输层148与有机EL元件130对应地分别设置。换言之，电子传输层148并不是在大致整面显示区域121上铺展，而是具有与各像素对应而分别设置的结构。此时，优选电子传输层148的尺寸大于开口部144，小于发光层152。即电子传输层148的端部优选配置得比开口部144的开口端更靠外侧，且在发光层152的端部的内侧。因此，如图24B所示地，呈电子传输层148并未设置在设置有选择晶体管124的区域的结构。形成电子传输层148，通过使其大于开口部144可防止发光层152与氧化物半导体层112a接触，通过使其小于发光层152，可防止空穴传输层154与电子传输层148接触。
由于使用金属氧化物材料制作电子传输层148，所以用光刻工序来形成抗蚀剂掩膜，可采用干法刻蚀或湿法刻蚀容易地进行加工。电子传输层148由于采用金属氧化物材料制成所以具有n型导电性，但如图24A所示，通过对各像素分别形成，可减少像素间的漏电流。此外，当使用C12A7电子化合物作为电子注入层150时，由于C12A7电子化合物的电阻高，所以不会导致相邻像素间漏电流增加。从而，当使用C12A7电子化合物作为电子注入层150时，即使在大致整面显示区域121上形成该涂层也不会产生漏电流的问题。
像这样，通过对应各像素的有机EL元件130而分别形成电子传输层148，可消除像素间出现漏电流(换言之即串扰)的顾虑。
4－2.像素的结构2
也可通过光刻工序和刻蚀工序来加工电子传输层148和电子注入层150这两层。图25A和图25B示出这种情况下的像素122b。图25A示出与图8所示的像素的俯视图中的A1－A2线对应的剖面结构，图25B同样示出与B1－B2线相对应的剖面结构。
对应各像素分别形成电子传输层148和电子注入层150时的尺寸优选小于发光层152的尺寸。即电子传输层148和电子注入层150的端部优选配置得比开口部144的开口端更靠外侧，且在发光层152的端部的内侧。换言之，电子传输层148和电子注入层150优选设置为可通过发光层152覆盖的尺寸。通过使电子传输层148和电子注入层150形成得小于发光层152。可防止空穴传输层154与电子传输层148接触。
通过对应各像素的有机EL元件130而分别形成电子传输层148和电子注入层150，可消除像素间出现漏电流(换言之即串扰)的顾虑。
根据本实施方式，通过用氧化物半导体形成电子传输层148和电子注入层150，可实现用光刻工序形成图案，并可对应各像素的有机EL元件130分别设置。即只增加一张光掩模，就可防止出现在像素间流动的漏电流(换言之即串扰)，提高显示装置的图像质量。
第五实施方式：
本实施方式示出在各像素上形成电子传输层或电子传输层和电子注入层两者时，与第四实施方式所例示的情况不同的方式。在下面的说明中对不同于第四实施方式的部分进行说明。
5－1.像素的结构1
图26示出本实施方式涉及的显示装置的像素122c的平面结构的一个例子。再有，图27A和图27B分别示出与图26所示的A3－A4线和B3－B4线所对应的剖面结构。图27A示出驱动晶体管126和有机EL元件130的剖面结构，图27B示出选择晶体管124和电容元件128的剖面结构。在下面的说明中适当参照图26、图27A和图27B进行说明。此外，在图26所示的像素122c的俯视图中，省略了有机EL元件130的结构。
如图26和图27A所示，电子传输层148与氧化物半导体层112a的上表面接触，对应各像素而单独设置。因此，如图27B所示，呈在设置了选择晶体管124的区域未设置电子传输层148的结构。
与氧化物半导体层112a相同地使用氧化物半导体制作电子传输层148。此时，由于形成电子传输层148的氧化物半导体材料和形成氧化物半导体层112a的氧化物半导体材料采用不同材料形成，所以可在氧化物半导体层112a上进行电子传输层148的选择加工。即通过使用比氧化物半导体层112a刻蚀速度快的氧化物半导体材料来形成电子传输层148，可有选择地加工电子传输层148。
例如，优选使用不含锡(Sn)的锌(Zn)氧化物半导体层(ZnSiOx、ZnMgOx、ZnGaOx等)形成电子传输层148，使用不含锌(Zn)、镁(Mg)等的锡(Sn)氧化物半导体层(InGaSnOx、InWSnOx、InSiSnOx等)形成氧化物半导体层112a。换言之，电子传输层优选含有从氧化锌、氧化硅、氧化镁和氧化镓中选出的至少一种，氧化物半导体层优选含有从氧化锡和氧化铟、氧化镓、氧化钨和氧化硅中选出的至少一种。由此，使两个氧化物半导体层的刻蚀速度不同，可提高选择比。即使电子传输层148的刻蚀速度比氧化物半导体层112a快。再有，可优化氧化物半导体层112a和电子传输层148的带隙。例如，当氧化物半导体层112a的带隙在3.0eV或以上时，电子传输层148的带隙大于等于氧化物半导体层112a的带隙，且优选是3.4eV或以上的值。如果电子传输层148的带隙在3.4eV或以上的话，将不吸收蓝色光，可增加可靠性。
电子传输层148通过在形成平整层142之前经光刻工序和刻蚀工序形成图案，而易于进行微细加工。并且，通过与各像素对应地分别设置电子传输层148，与第四实施方式同样地，可减少在相邻像素间流动的漏电流，抑制发生串扰。
5－2.像素的结构2
此外，电子传输层148和电子注入层150这两侧也可在氧化物半导体层112a上分别设置。图28A和图28B示出这种情况下像素122c的结构。图28A示出与图26所示的像素的俯视图中的A3－A4线对应的剖面结构，图28(B)同样示出与B3－B4线对应的剖面结构。
如图28A所示，在氧化物半导体层112a上对应各像素而单独设置电子传输层148和电子注入层150。因此，如图27B所示，呈在设置了选择晶体管124的区域未设置电子传输层148的结构。因此，如图28B所示地，呈在设置有选择晶体管124的区域未设置电子传输层148和电子注入层150的结构。这样，通过对应各像素的有机EL元件130分别形成电子传输层148和电子注入层150，可减少在像素间产生的漏电流，抑制发生串扰。
5－3－1.制造方法1
参照附图说明本实施方式涉及的显示装置的制造方法。在下面的说明中，以与第二实施方式不同的部分为中心进行说明。
图29、图30A和图30B示出在基板102上形成栅电极104(第一栅电极104a、第二栅电极104b)、第一绝缘层106、透明导电层108(第一透明导电层108a～第四透明导电层108d)、数据信号线134、第一共用配线136a、第二共用配线136b，进而在大致整面基板102上形成氧化物半导体层112和电子传输层148的阶段。此外，图29示出在该阶段的像素的俯视图(省略了形成在大致整面面上的第一绝缘层106、氧化物半导体层112和电子传输层148)。再有，图30A示出与图29所示A3－A4线对应的剖面结构，图30B同样示出与B3－B4线对应的剖面结构。
由于使用金属氧化物材料形成氧化物半导体层112和电子传输层148，所以可使用溅射装置来连续成膜。此时，如上所述地，氧化物半导体层112和电子传输层148优选用不同金属氧化物材料(换言之即不同的氧化物半导体材料)形成。
图31A和图31B示出在氧化物半导体层112、电子传输层148之上形成光致抗蚀剂膜205，使用光掩模进行曝光的阶段。作为光掩模，与第一实施方式所示的掩膜相同地，使用设置了多级灰度掩膜图案203的多级灰度掩膜201。此时，是多级灰度掩膜201的半曝光部分与氧化物半导体层112的图案对应，未曝光部分与电子传输层148的图案对应的部分。
然后，通过使光致抗蚀剂膜205显影，如图32A和图32B所示，形成具有不同厚度区域的抗蚀剂掩膜207a。图32A中示出形成抗蚀剂掩膜207a的方式，所示方式是形成有电子传输层148的区域所对应的部分的薄膜厚度厚，形成有第二氧化物半导体层112b的区域所对应的部分的薄膜厚度薄。
使用抗蚀剂掩膜207a刻蚀电子传输层148和氧化物半导体层112。在该阶段形成第一氧化物半导体层112a和第二氧化物半导体层112b。电子传输层148残留为与第一氧化物半导体层114a和第二氧化物半导体层112b大致相同的图案。在该刻蚀之后，采用灰化处理去除抗蚀剂掩膜207a的薄膜厚度薄的区域，进行露出电子传输层148的表面的处理。图33A和图33B示出进行灰化处理后的抗蚀剂掩膜207b。如图33A所示，残留的状态是覆盖电子传输层148的部分区域。
接着，对露出的电子传输层148进行刻蚀。如图34所示的俯视图和图35A和图35B所示的剖面图那样，通过该刻蚀处理在一氧化物半导体层112a之上有选择地形成电子传输层148。如上所述地，用刻蚀速度比第一氧化物半导体层112a快的材料形成电子传输层148。由此，可在第一氧化物半导体层112a之上形成电子传输层148。并使第一氧化物半导体层112a、第二氧化物半导体层112b残留下来。此外，在刻蚀了电子传输层148后，通过灰化去除抗蚀剂掩膜207b。
然后，如图36A和图36B所示，形成第二绝缘层114、第二栅电极116a、116b、平整层142。在平整层142上形成开口部144，进而形成电子注入层150。如图36A和图36B所示，从平整层142的上表面到开口部144形成电子注入层150，所述电子注入层150形成为在开口部144与电子传输层148接触。
以下通过形成发光层152、空穴传输层154、空穴注入层156、阳极158而如图26、图27A和图27B所示地形成显示装置的像素122c。
根据本实施方式，通过使用多级灰度掩膜，可不增加光掩模的张数，而将电子传输层148设置在第一氧化物半导体层112a之上。由此，第一氧化物半导体层112a和电子传输层148通过一张光掩模来限定位置，所以即使在使像素细微化时也能精度良好地形成两者的图案，再有，采用本实施方式，无需增加光掩模和光刻工序，可抑制成本上升。
5－3－2.制造方法2
在图30A和图30B所示的阶段中，也可在电子传输层148上进一步层积电子注入层150，进行与5－3－1相同的工序。即也可使用多级灰度掩膜，对电子传输层148と电子注入层150进行刻蚀处理。由此，如图37A和图37B所示，可在第一半导体层112a之上有选择地形成电子传输层148和电子注入层150。
然后，通过形成平整层142，在平整层142设置开口部144，形成发光层152、空穴传输层154、空穴注入层156、阳极158，形成图28A和图28B所示的显示装置的像素122c。
采用本实施方式，与5－3－1节所述的情况相同地，通过使用多级灰度掩膜，可无需增加光掩模的张数，就可在第一氧化物半导体层112a之上设置电子传输层148和电子注入层150。
第六实施方式：
本实施方式示出有机EL元件130发出的光出射基板102的相反侧的所谓顶部发光型显示装置的像素的一个例子。下面对不同于第二实施方式的部分进行说明。
图38示出本实施方式涉及的显示装置120的像素122d的俯视图，图39示出与A5－A6线对应的剖面结构。像素122d的选择晶体管124、驱动晶体管126、电容元件128以及有机EL元件130的结构与第二实施方式相同。
像素122d中，反射层162设置在与作为阴极的第一电极146重叠的区域上。反射层162间隔第一绝缘层106设置。该反射层162例如形成为与第一栅电极104具有相同结构。即反射层162由第二实施方式中说明的第一导电膜103形成。再有，由氧化铟锡、氧化铟锌等透明导电膜形成作为阳极的第二电极158。
在本实施方式中，用透明导电膜形成作为阴极的第一电极146。除作为导光在有机层中传播的光的话，发光层152发出的光至少向作为阴极的第一电极146侧和作为阳极的第二电极158侧放射。从发光层152向作为阴极的第一电极146侧出射的光穿过作为阴极的第一电极146和第一绝缘层106，但被反射层162反射。被反射层162反射的光的一部分从作为阳极的第二电极158出射。为了增强出射光的强度，优选反射层162在作为阴极的第一电极146的相对面上设置铝(Al)、银(Ag)等反射率高的金属膜。
此外，图38和图39中反射层162的端部设置为比作为阴极的第一电极146的端部更靠内侧，但本实施方式并不仅限于这种方式。由于间隔第一绝缘层106设置反射层162，所以所述反射层162也可比作为阴极的第一电极146更宽。再有，反射层162如果不与第一栅电极104和栅极信号线132接触，则也可设置为与相邻像素连续。
这样，采用本实施方式，通过在作为阴极的第一电极146的下层侧设置反射层162，可实现具有顶部发光型像素122d的显示装置120。此时，反射层162可由与第一栅电极104相同的导电膜制成，所以无需增加制造工序就可形成。
第七实施方式：
本实施方式例示出不同于第二实施方式的像素的结构。图40示出像素122e的俯视图，图41A示出A7－A8线的剖面结构，图41B示出沿B5－B6线的剖面结构。此外，像素122e的等效电路与图7所示的相同。在本实施方式中，对不同于第二实施方式的部分进行说明。
像素122e中，数据信号线134、第二共用配线136b由第二实施方式中说明的第四导电膜115构成。即数据信号线134、第二共用配线136b设置在第二绝缘层114上。
第二共用配线136b通过贯穿第一绝缘层106和第二绝缘层114的第一接触孔117a与第一共用配线136a电连接。再有，第二共用配线136b通过贯穿第二绝缘层114的第三接触孔117c与第一氧化物半导体层112a接触。第二共用配线136b与第一氧化物半导体层112a接触的区域是重叠配置第一透明导电层108a的区域，该区域是相当于驱动晶体管126的源极区域的区域。从而，第二共用配线136b与第一共用配线136a以及驱动晶体管126的源极电连接。
数据信号线134在贯穿第二绝缘层114的第四接触孔117d与第二氧化物半导体层112b接触。数据信号线134与第二氧化物半导体层112b接触的区域是重叠配置第三透明导电层108c的区域，该区域是相当于选择晶体管124的源极或漏极区域的区域。从而，数据信号线134与选择晶体管124的源极或漏极区域电接触。
电容元件128形成在第一容量电极160a和第二容量电极160b夹隔第一绝缘层106而重叠的区域上。在本实施方式中，第二容量电极160b由第四透明导电层108d以及第二氧化物半导体层112b从选择晶体管124开始在第一容量电极160a上延伸的部分形成。该区域的第二氧化物半导体层112为了作为电极发挥作用，而优选低电阻。再有，在区域中，也可去除第二氧化物半导体层112b。第二栅电极116a通过第二接触孔117b与第二容量电极160b接触，从而驱动晶体管126和电容元件128电连接。
采用本实施方式，通过用与第二栅电极116具有相同的层结构的导电层来形成数据信号线134及第二共用配线136b，可实现构成像素122e的选择晶体管124和数据信号线134、驱动晶体管126和第二共用配线136b以及电容元件128的可靠的电连接。
第八实施方式
本实施方式示出有机EL元件130发出的光出射基板102的相反侧的所谓顶部发光型显示装置的像素的一个例子。下面对不同于第四实施方式的部分进行说明。
图42示出本实施方式涉及的显示装置120的像素122f的俯视图，图43示出与A9－A10线对应的剖面结构。像素122f的选择晶体管124、驱动晶体管126、电容元件128、以及有机EL元件130的结构与第四实施方式相同。
像素122f中，与第六实施方式相同地，反射层162设置在与作为阴极的第一电极146重叠的区域上。反射层162间隔第一绝缘层106设置。该反射层162例如形成为与第一栅电极104具有相同结构。即反射层162由第二实施方式中说明的第一导电膜103形成。再有，由氧化铟锡、氧化铟锌等透明导电膜形成作为阳极的第二电极158。
即使像素结构是采用与第二栅电极116相同的层结构形成数据信号线134和第二共用配线136b，也能构成顶部发光型的像素122f。
此外，图42和图43中反射层162的端部设置为比作为阴极的第一电极146的端部更靠内侧，但本实施方式并不仅限于这种方式。由于间隔第一绝缘层106设置反射层162，所以所述反射层162也可比作为阴极的第一电极146更宽。再有，反射层162如果不与第一栅电极104和栅极信号线132接触，则也可设置为与相邻像素连续。
采用本实施方式，通过在作为阴极的第一电极146的下层侧设置反射层162，可实现具有顶部发光型像素122f的显示装置120。此时，反射层162可由与第一栅电极104相同的导电膜制成，所以无需增加制造工序就可形成。
第九实施方式：
本实施方式例示出不同于第四实施方式的像素的结构。图44示出像素122g的俯视图，图45A示出A11－A12线的剖面结构，图45B示出沿B7－B8线的剖面结构。此外，像素122g的等效电路与图7所示的相同。在本实施方式中，对不同于第四实施方式的部分进行说明。
本实施方式的像素122g变为透明导电层108和氧化物半导体层112层积顺序。即在第一绝缘层106之上设置氧化物半导体层112，其上设置透明导电层108。具体而言，在驱动晶体管126中，在第一氧化物半导体层112a之上设置有第一透明导电层108a和第二透明导电层108b。再有，第二透明导电层108b延伸到有机EL元件130的区域，在该区域内起到作为阴极的第一电极146的作用。在选择晶体管124中，在第二氧化物半导体层112b的上层设置有第三透明导电层108c、第三透明导电层108d。
这样，即使改变了氧化物半导体层112和透明导电层108的层积顺序，也能实现晶体管。在该结构中，在得到氧化物半导体层112和透明导电层108的刻蚀的选择比时(氧化物半导体层112相对于透明导电层108的刻蚀速度慢时)，可使用利用第二实施方式中说明的多级灰度掩膜进行加工。由此，可减少制造工序中所需的光掩模的数量，并可减少工序数。
采用本实施方式，如图45A所示，第二共用配线136b通过第三接触孔117c与第二透明导电层108b接触。再有，如图45B所示，数据信号线134通过第四接触孔117d与第三透明导电层108c接触。这样，由于数据信号线134、第二共用配线136b与透明导电层108接触，可降低接触电阻。
第十实施方式：
图46示出在具有第一栅电极104、第一绝缘层106、氧化物半导体层112、第二绝缘层114、以及第二栅电极116的晶体管100b的制造工序中，在氧化物半导体层112上形成电阻比沟道区域低的源极和漏极区域118的阶段。
图46示出从基板102侧向氧化物半导体层112照射激光降低电阻的处理。为了使带隙宽的氧化物半导体吸收光，该处理中使用的激光优选波长短的激光。例如，优选用KrF准分子激光(波长248nm)、XeCl准分子激光(波长308nm)、XeF准分子激光(波长351nm)等紫外线激光照射氧化物半导体层112。
当进行图46所示的激光处理时，基板102需要有足够紫外线的激光穿过的透明度。因此优选使用无碱玻璃基板、石英基板作为基板102。当基板102对紫外线帯域的光的透过率或续收紫外线帯域的光时，如图47A所示地，通过从设置了氧化物半导体层112的一侧照射激光，同样可实现降低电阻。
当从基板102侧照射激光时，氧化物半导体层112与第一栅电极104重叠的区域被第一栅电极104遮挡，照射不到激光，另一方面，在第一栅电极104外侧的区域照射穿过基板102的激光。在氧化物半导体层112中，由于照射激光导致温度迅速上升，从而引发氧空位导致产生施主能级，电阻下降。
进行该处理的状态也可以是在第二绝缘层114上设置接触孔，设置第三配线110c以及第四配线110d的状态。该电阻降低的区域作为晶体管100b的源极区域118a、漏极区域118b发挥作用。
对图46所示的晶体管100b的激光处理通过使用第一栅电极104作为遮挡激光的掩膜，可自对准地形成源极区域118a、漏极区域118b。
如图47A所示，也可以是在晶体管100c中，在氧化物半导体层112和第二绝缘层114之间形成与氧化物半导体层112接触的第一配线110a和第二配线110b，对该晶体管100c进行激光处理，形成源极区域118a、漏极区域118b。
图47A示出从第二栅电极116侧向氧化物半导体层112照射激光的方式。激光不照射在氧化物半导体层112与第二栅电极116、第一配线110a以及第二配线110b重叠的区域。但是，在氧化物半导体层112上此外的区域照射激光，所以电阻降低。如图47A所示，在氧化物半导体层112上，第二栅电极116和第一配线110a以及第二配线110b之间的区域、进而第一配线110a以及第二配线110b外侧的区域电阻降低。
在图47A所示的结构中，源极区域118a和漏极区域118b设置为与氧化物半导体层112被第一栅电极104和第二栅电极116夹住的沟道区域相邻。即在沟道区域和源极区域以及漏极区域之间，不形成电阻高的偏移区域，所以可防止导通电流降低。再有，如第一实施方式所示的晶体管100a那样，无需使第一配线110a以及第二配线110b与第一配线110a和第二配线110b重叠，所以可减小源极和栅极间以及漏极和栅极间的耦合电容。
图47B示出从第一栅电极104侧向氧化物半导体层112照射激光的方式。此时，激光不照射在氧化物半导体层112与第一栅电极104重叠的区域。由此，在氧化物半导体层112上第一配线110a和第二配线110b下侧的区域电阻也降低。采用这样的处理，可使源极区域118a和漏极区域118b电阻降低。再有，可降低源极区域118a和第一配线110a、以及漏极区域118b和第二配线110b的接触电阻。进而，与图46所示的结构相同地，由于将第一栅电极104作为掩膜自对准地形成源极区域118a和漏极区域118b，所以不会形成电阻高的偏移区域，可抑制导通电流的减少。
如图47A和图47B所示，通过使用第一栅电极104或第二栅电极116作为遮挡激光的掩膜，可在氧化物半导体层112上自对准地形成源极区域118a和漏极区域118b。由此，可提高具有晶体管100c的集成电路元件的生产率，降低制造成本。
此外，如在第二实施方式中所说明的，考虑到光掩模的对准精度，晶体管100c优选第二栅电极116的幅度W顶比第一栅电极104的幅度W底宽(W顶＞W底)。图48A示出在第二栅电极116比第一栅电极104宽时，从第二栅电极116侧向氧化物半导体层112照射激光的方式。
图48A示出在第二栅电极116的幅度W顶比第一栅电极的幅度W底宽时，从第二栅电极116侧照射激光的方式。氧化物半导体层112上照射激光的区域电阻降低。用图48A来显示的话，是与氧化物半导体116的沟道区域相邻的源极区域118a和漏极区域118b的位置由第二栅电极116限定。换言之，通过第二栅电极116而自对准地形成源极区域118a和漏极区域118b。另一方面，相对于第一栅电极104，源极区域118a以及漏极区域118b的端部与第一栅电极104的端部不一致，存在幅度W关断的偏移区域。但是，由于相对于第一栅电极104的偏移区域相对于第二栅电极116是沟道区域，所以对晶体管100c的静态特性影响小。
图48B示出当第二栅电极116的幅度W顶比第一栅电极的幅度W底更宽时，从第一栅电极104侧照射激光的方式。如果是图48B所示的情况，与氧化物半导体116的沟道区域相邻的源极区域118a和漏极区域118b的位置由第一栅电极104限定。从而，氧化物半导体层112上形成的源极区域118a和漏极区域118b相对于第二栅电极116形成幅度Wov的重叠区域。这样，通过设置源极区域118a以及漏极区域118b与栅电极116重叠的区域，不在源极区域118a以及漏极区域118b和第二栅电极116之间形成高电阻区域，晶体管100c可防止导通电流减少。
在本实施方式中，通过第一栅电极104或第二栅电极116自对准地形成源极区域118a和漏极区域118b，考虑到光刻工序中光掩模的对准精度，优选预设第二栅电极W顶的幅度比第一栅电极104的幅度W底更宽(W顶＞W底)。即通过使上层的第二栅电极116的幅度比下层的第一栅电极104更宽，可使光刻工序中光掩模的对准精度更有保障，所以可用第二栅电极116可靠地覆盖形成在氧化物半导体层112上的沟道区域。
第十一实施方式：
本实施方式示出适用于第七实施方式所示的晶体管的结构的显示装置120的一个例子。
11－1.像素的结构1
图49示出本实施方式涉及的显示装置120的像素122h的俯视图，图50A示出与A13－A14线对应的剖面结构，图50B示出与B9－B10线对应的剖面结构。下面参照图49、图50A和图50B进行说明。
第一氧化物半导体层112a具有与第一栅电极104a和第二栅电极116a重叠的区域，第二氧化物半导体层112b具有与第一栅电极104b和第二栅电极116b重叠的区域。驱动晶体管126在第一氧化物半导体层112a的第一栅电极104a的外侧区域形成有第一源极区域118a、第一漏极区域118b。再有，选择晶体管124在第二氧化物半导体层112b的外侧区域形成有第一源极漏极区域118c、第二源极漏极区域118d。
对第一源极区域118a、第一漏极区域118b、第一源极漏极区域118c、第二源极漏极区域118d，如第七实施方式中所说明的，通过从基板102侧照射激光形成低电阻区域。这样，通过使用第一栅电极104a、104b作为激光照射时的掩膜，驱动晶体管126和选择晶体管124中相当于沟道区域的区域以外的氧化物半导体层112的区域电阻降低。
有机EL元件130中，使用第一氧化物半导体层112a的电阻降低的区域作为是阴极的第一电极146。电容元件128中采用与第一栅电极104相同的层结构来形成的第一容量电极160a与第二氧化物半导体层112b重叠，所以该区域电阻不能降低。因此，设置为在第二绝缘层114上扩大开口部，第二栅电极116a与第二氧化物半导体层112b接触，并扩大与第一容量电极160a重叠的区域，由此兼做另一电容电极。
11－2.像素的结构2
如第四实施方式所示地，也可在各像素上分别设置电子传输层148。这种情况下像素的结构如图51、图52A和图52B所示。图51示出本实施方式涉及的显示装置120的像素122h的俯视图，图52A示出与A15－A16线对应的剖面结构，图52B示出与B11－B12线对应的剖面结构。
如图51所示地，设置在平整层142上的开口部144设置为露出氧化物半导体层电阻降低而形成的第一电极146的内侧。如图52A所示，电子传输层148与开口部144所露出的第一电极146接触。电子在各像素上分别设置传输层148。例如，电子传输层148也可不在像素122h的整面面上铺展，而是设置在例如如图52B所示地设置有选择晶体管124的区域上。与第四实施方式同样地，通过形成比开口部144更大的电子传输层148，防止发光层152与氧化物半导体层112a接触，通过形成比发光层152更小的电子传输层148，可防止空穴传输层154与电子传输层148接触。
如图52A所示，由于电子传输层148的端部位于开口部144的外侧(平整层142的上表面)，氧化物半导体所形成的第一电极146不露出表面。在刻蚀即电子传输层148时，第一电极146不露出被刻蚀面，所以不会出现过度刻蚀导致第一电极146消失。从而，第一电极146(换言之氧化物半导体层112a)可形成为与晶体管的沟道区域厚度相同。
11－3.像素的结构3
如第四实施方式所示，也可采用光刻工序和刻蚀工序来加工电子传输层148和电子注入层150这两层。图53A和图53B示出这种情况下像素122h的结构。图53A示出与图51所示的像素的俯视图中的A15－A16线对应的剖面结构，图53B同样示出与B11－B12线对应的剖面结构。
如图53A所示，电子传输层148和电子注入层150两者设置为与各像素的有机EL元件130对应。此时，如图53B所示地，在设置了选择晶体管124的区域上，未设置电子传输层148及电子注入层150。图53A和图53B所示的电子传输层148及电子注入层150的结构与第四实施方式所述的结构相同。
这样，在本实施方式中，在构成像素122h的驱动晶体管126和选择晶体管124中，可在氧化物半导体层112设置电阻降低的源极区域和漏极区域。由此，简化晶体管的结构，减少源极和栅极间以及漏极和栅极间的耦合电容。
再有，采用本实施方式，可用相同的氧化物半导体层112制作驱动晶体管126和选择晶体管124的沟道区域和作为有机EL元件130的阴极发挥作用的第一电极146。并且，由于通过激光处理，源极和漏极区域118与第一电极146同时电阻降低，所以可简化制造工序。进而，通过与各像素的有机EL元件130对应而分别形成电子传输层148，通过与各像素的有机EL元件130对应而分别形成电子传输层148，可消除在像素间产生漏电流(换言之即串扰)的顾虑。
第十二实施方式：
12－1.像素的结构1
在第十一实施方式所示的像素的结构中，也可在有机EL元件130上设置反射电极164。图54、图55A和图55B示出在第一电极146和电子传输层148之间设置了反射电极164的像素122i。此外，图54示出像素122i的第一的结构，示出俯视图，图55A示出与A17－A18线对应的剖面结构，图55B示出与B13－B14线对应的剖面结构。
如图54、图55A所示，反射电极164设置为比第一电极146更宽。反射电极164的外周端部配置在开口部144的外侧。如图55A所示，反射电极164与第一电极146接触。第一电极146之上设置有第二绝缘层114。因此，在第二绝缘层114上，在形成了露出第一电极146的开口部114a后形成反射电极164。反射电极164可与第二栅电极116由同一导电层(进而与共用配线136也相同的导电层)来形成。这样，通过用与第二栅电极116相同的导电层形成反射电极164，可防止制造工序的增加。即只需在第二绝缘层114上开设开口部114a，无需追加此外的工序，就可设置反射电极164。
当像素112h是采用有机EL元件130发光从第二电极158侧出射的顶部发光型时，优选预先在第一电极146侧设置反射电极164。反射电极164优选在电子传输层148侧的一面上设置反射率高的金属层的方式。例如，反射电极164可采用铝(Al)、铝合金、银(Ag)等第一金属层116a形成。作为铝合金，可使用铝钕合金(Al－Nd)、铝钕镍合金(Al－Nd－Ni)、铝碳镍合金(Al－C－Ni)、铜镍合金(Cu－Ni)等。
由于铝膜与氧化物半导体所形成的第一电极146直接接触存在发生氧化还原反应的可能，所以为了防止这种情况发生，也可在其与第一金属层166a之间设置由钛(Ti)、钽(Ta)、钼(Mo)等金属材料所形成的第二金属层166b。
在反射电极164的上层侧设置平整层142。反射电极164的表面经平整层142上形成的开口部144b露出。电子传输层148设置为通过平整层142上形成的开口部与反射电极164接触。也可在反射电极164和电子传输层148之间，设置铝锂合金(AlLi)、镁银合金(MgAg)等薄膜。
12－2.像素的结构2
图56A和图56B示出像素122i的第二的结构，在与图54的像素122i的俯视图对应的剖面结构中，示出与第十一实施方式同样地与各像素对应设置电子传输层148及电子注入层150的方式。即使在对各像素分别设置电子传输层148和电子注入层150的情况下，也可在有机EL元件130上设置反射电极164。
12－3.像素的结构3
图57示出像素122i的第三结构的俯视图，图58A示出与A19－A20线对应的剖面结构，图58B示出与B15－B16线对应的剖面结构。在第三结构中，反射电极164设置在第二绝缘层114的下层侧。在大致整面基板102上形成氧化物半导体层112、第一金属层166a和第二金属层116b，按照第五实施方式所述的工序，使用多级灰度掩膜形成这样的反射电极164。
图62A和图62B示出在第三结构中与第十一实施方式同样地设置与各像素对应的电子传输层148和电子注入层150的方式。即使在对各像素分别设置电子传输层148和电子注入层150的情况下，也可在有机EL元件130上设置反射电极164。
这样，采用本实施方式，通过在有机EL元件130上设置反射电极164，可在顶部发光型像素的出射光的強度。即可提高有机EL元件130的电流效率。此时，反射电极164可由与形成第二栅电极116的导电层相同的导电层形成。由此，无需大量增加制造工序，就可在有机EL元件130上设置反射电极164。
第十三实施方式：
本实施方式示出与第五实施方式同样地在氧化物半导体层112a之上设置电子传输层148的结构。图59示出本实施方式涉及的像素122j的俯视图，图60A示出与A21－A22线对应的剖面结构，图60B示出与B17－B18线对应的剖面结构。
与电子传输层148接触的第一电极146与构成驱动晶体管126的氧化物半导体层112a在同一层，从基板102侧照射激光所述第一电极146的电阻降低。与在第五实施方式中图31A、图31B、图32A、图32B、图33A、图33B、图34、图35A、图35B、图36A、36B所示的工序同样地使用多级灰度掩膜形成电子传输层148。
图61A和图61B示出像素122j的剖面结构。与图60A的不同之处在于使用多级灰度掩膜形成第一电极146上设置的电子传输层148和电子注入层150。
通过从基板102侧照射具有紫外线帯域的波长的激光，由氧化物半导体层形成的第一电极146电阻降低，由此，第一电极146和电子传输层148的接触电阻变小，形成良好的欧姆接触。
此外，优选氧化物半导体层112a和第一电极146使用不含锌(Zn)、镁(Mg)等的锡(Sn)系氧化物半导体层(InGaSnOx、InWSnOx、InSiSnOx等)，在电子传输层148使用不含锡(Sn)的锌(Zn)系氧化物半导体层(ZnSiOx、ZnMgOx、ZnGaOx等)。由此，使两氧化物半导体层额刻蚀速度相区别，可提高选择比。。再有，可优化氧化物半导体层112a以及第一电极146和电子传输层148的带隙。即可使电子传输层的带隙大于氧化物半导体层112a和第一电极146的带隙。例如电子传输层148的带隙优选在3.4eV或以上的值。如果电子传输层148额带隙在3.4eV或以上，则不会吸收蓝色的光，可增加可靠性。
注：
上述公开的所有或一部分例示性实施方式的说明可用下述的补充说明来说明，但本发明的实施方式并不仅限于此。
(注1)
一种显示装置，其特征在于：
在基板上具有多个像素，
所述多个像素每个都包含驱动晶体管以及与所述驱动晶体管电连接的有机EL元件，
所述驱动晶体管具有：
氧化物半导体层
第一栅电极，其具有与所述氧化物半导体层重叠的区域，配置在所述氧化物半导体层的配置了所述基板侧的面上；
第一绝缘层，其位于所述第一栅电极和所述氧化物半导体层之间；
第二栅电极，其具有与所述氧化物半导体层和所述第一栅电极重叠的区域，配置在所述氧化物半导体层的与所述基板侧相对的面上；以及
第二绝缘层，其位于所述第二栅电极和所述氧化物半导体层之间；
所述有机EL元件包括：
第一电极，其具有透光性；
第二电极，其与所述第一电极相对配置；
发光层，其位于所述第一电极和所述第二电极之间；以及
电子传输层，其位于所述发光层和所述第一电极之间；
所述第一电极从所述氧化物半导体层开始连续设置。
(注2)
根据注1所述的显示装置，所述第二栅电极的沟道长度方向的幅度比所述第一栅电极的沟道长度方向的幅度宽。
(注3)
根据注1所述的显示装置，所述第二栅电极与所述氧化物半导体层重叠的面积比所述第一栅电极与所述氧化物半导体层重叠的面积大。
(注4)
根据注1所述的显示装置，所述电子传输层的载流子浓度比所述氧化物半导体层的载流子浓度高。
(注5)
根据注1所述的显示装置，所述电子传输层的带隙在3.4eV或以上，所述氧化物半导体层的带隙在3.0eV或以上。
(注6)
根据注1所述的显示装置，在所述电子传输层和所述发光层之间具有电子注入层。
(注7)
根据注6所述的显示装置，所述电子注入层是C12A7(12CaO·7Al2O3)电子化合物。
(注8)
根据注1所述的显示装置，所述电子传输层是不含锡(Sn)的锌(Zn)系氧化物半导体，所述氧化物半导体层是不含锌(Zn)、镁(Mg)的锡(Sn)系氧化物半导体。
(注9)
根据注8所述的显示装置，所述电子传输层包含从氧化锌、氧化硅、氧化镁以及氧化镓中选出的至少一种，所述氧化物半导体层包含从氧化锡及氧化铟、氧化镓、氧化钨以及氧化硅中选出的至少一种。
(注10)
根据注1所述的显示装置，具有内嵌所述驱动晶体管的平整层，所述平整层具有在所述第一电极的上表面开设的开口部，所述电子传输层、所述发光层、所述第二电极从所述第一电极的上层侧开始，沿所述开口部的内壁面以及所述平整层的上表面设置。
(注11)
根据注10所述的显示装置，在所述发光层和所述第二电极之间具有空穴传输层和空穴注入层，所述空穴传输层和空穴注入层跨所述多个像素连续设置，所述电子传输层与所述多个像素分别对应而独立设置。
(注12)
根据注10所述的显示装置，在所述发光层和所述第二电极之间具有空穴传输层和空穴注入层，所述空穴传输层和空穴注入层跨所述多个像素连续设置，所述电子传输层和所述电子注入层与所述多个像素分别对应而独立设置。
(注13)
根据注11所述的显示装置，所述电子传输层的端部配置为比所述开口部更靠外侧，且比所述发光层的端部更靠内侧。
(注14)
根据注12所述的显示装置，所述电子传输层和电子注入层的端部配置为比所述开口部更靠外侧，且比所述发光层的端部更靠内侧。
(注15)
根据注1所述的显示装置，在所述第一电极和所述电子传输层之间设置反射电极。
(注16)
根据注15所述的显示装置，所述反射电极采用与所述第二栅电极相同的层结构设置。

Claims (22)

1.一种显示装置，其特征在于，具有：
晶体管，其包括氧化物半导体层、第一栅电极、第一绝缘层、透明导电层；以及
有机EL元件，其包括具有透光性的第一电极、第二电极、发光层、电子传输层，
所述第一栅电极包括与所述氧化物半导体层重叠的区域，
所述第一绝缘层设置在所述第一栅电极和所述氧化物半导体层之间，
所述透明导电层设置在所述第一绝缘层和所述氧化物半导体层之间，至少包括与所述氧化物半导体层接触的区域，
所述第一电极包括与所述第二电极重叠的区域，
所述发光层设置在所述第一电极和所述第二电极之间，
所述电子传输层设置在所述第一电极和所述发光层之间，
所述第一电极与所述透明导电层连续。
2.根据权利要求1所述的显示装置，其特征在于：
还包括第二栅电极和第二绝缘层，
所述第二栅电极包括与述氧化物半导体层以及所述第一栅电极重叠的区域，
所述第二绝缘层设置在所述氧化物半导体层和所述第二栅电极之间。
3.根据权利要求2所述的显示装置，其特征在于：
所述第二栅电极与所述第一栅电极电连接。
4.根据权利要求1所述的显示装置，其特征在于：
所述晶体管与所述有机EL元件电连接。
5.根据权利要求2所述的显示装置，其特征在于：
所述第二栅电极的沟道长度方向的长度比所述第一栅电极的沟道长度方向的长度长。
6.根据权利要求2所述的显示装置，其特征在于：
所述第二栅电极与所述氧化物半导体层重叠的区域的面积比所述第一栅电极与所述氧化物半导体层重叠的区域的面积大。
7.根据权利要求2所述的显示装置，其特征在于：
所述透明导电层的端部与所述第一栅电极以及所述第二栅电极重叠。
8.根据权利要求1所述的显示装置，其特征在于：
所述氧化物半导体层延伸到所述第一电极和所述电子传输层之间。
9.根据权利要求8所述的显示装置，其特征在于：
所述氧化物半导体层与所述电子传输层彼此接触。
10.根据权利要求9所述的显示装置，其特征在于：
所述电子传输层的载流子浓度比所述氧化物半导体层的载流子浓度高。
11.根据权利要求9所述的显示装置，其特征在于：
所述电子传输层的带隙为3.4eV或以上，所述氧化物半导体层的带隙为3.0eV或以上。
12.根据权利要求1所述的显示装置，其特征在于：
所述有机EL元件还包括设置在所述电子传输层和所述发光层之间的电子注入层。
13.根据权利要求12所述的显示装置，其特征在于：
所述电子注入层是C12A7(12CaO·7Al2O3)电子化合物。
14.根据权利要求1所述的显示装置，其特征在于：
用不含锡Sn的锌Zn系氧化物半导体来形成所述电子传输层，用不含锌Zn和镁Mg的锡Sn系氧化物半导体来形成所述氧化物半导体层。
15.根据权利要求14所述的显示装置，其特征在于：
所述电子传输层包含从氧化锌、氧化硅、氧化镁以及氧化镓中选出的至少一种，
所述氧化物半导体层包含从氧化锡以及氧化铟、氧化镓、氧化钨以及氧化硅中选出的至少一种。
16.根据权利要求1所述的显示装置，其特征在于：
还包括内嵌所述晶体管的平整层，
所述平整层具有露出所述第一电极的上表面的开口部，
所述电子传输层、所述发光层、以及所述第二电极连续地设置在所述第一电极的上表面、所述开口部的内壁面以及所述平整层的上表面上。
17.根据权利要求16所述的显示装置，其特征在于：
对多个像素的每个分别设置所述有机EL元件，
所述有机EL元件还包括设置在所述发光层和所述第二电极之间的空穴传输层和空穴注入层，
对于各个像素连续设置所述空穴传输层和所述空穴注入层，
对多个像素的每个分别设置电子传输层。
18.根据权利要求16所述的显示装置，其特征在于：
对多个像素的每个分别设置所述有机EL元件，
所述有机EL元件还包括设置在所述发光层和所述第二电极之间的空穴传输层和空穴注入层、以及设置在所述电子传输层和所述发光层之间的电子注入层，
对于各个像素连续设置所述空穴传输层和所述空穴注入层，
对多个像素的每个分别设置电子传输层和电子注入层。
19.根据权利要求17所述的显示装置，其特征在于：
所述电子传输层的端部配置在所述开口部的外侧且比所述发光层的端部更靠内侧。
20.根据权利要求18所述的显示装置，其特征在于：
所述电子传输层的端部和所述电子注入层的端部配置在所述开口部的外侧且比所述发光层的端部更靠内侧。
21.根据权利要求1所述的显示装置，其特征在于：
还具有与所述第一电极重叠的反射层，所述反射层设置在所述第一绝缘层的与所述第一电极相对的面的相反面一侧。
22.根据权利要求21所述的显示装置，其特征在于：
所述反射层与所述第一栅电极设置在同一层上。
CN201810479338.8A 2017-05-31 2018-05-18 显示装置 Active CN108987433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410328125.0A CN118234311A (zh) 2017-05-31 2018-05-18 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-107278 2017-05-31
JP2017107278A JP6844845B2 (ja) 2017-05-31 2017-05-31 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410328125.0A Division CN118234311A (zh) 2017-05-31 2018-05-18 显示装置

Publications (2)

Publication Number Publication Date
CN108987433A true CN108987433A (zh) 2018-12-11
CN108987433B CN108987433B (zh) 2024-04-09

Family

ID=62222412

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810479338.8A Active CN108987433B (zh) 2017-05-31 2018-05-18 显示装置
CN202410328125.0A Pending CN118234311A (zh) 2017-05-31 2018-05-18 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410328125.0A Pending CN118234311A (zh) 2017-05-31 2018-05-18 显示装置

Country Status (6)

Country Link
US (6) US10074709B1 (zh)
EP (2) EP4250895A3 (zh)
JP (1) JP6844845B2 (zh)
KR (2) KR102497938B1 (zh)
CN (2) CN108987433B (zh)
TW (3) TWI778058B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
WO2020031031A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
KR20200097856A (ko) 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7190740B2 (ja) * 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110690228B (zh) * 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20210138843A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
JP7410596B2 (ja) * 2020-06-23 2024-01-10 三国電子有限会社 エレクトロルミネセンス素子の製造方法、エレクトロルミネセンス素子、および表示装置
JP7508336B2 (ja) * 2020-10-26 2024-07-01 株式会社ジャパンディスプレイ 半導体基板及び表示装置
KR102697120B1 (ko) * 2020-11-06 2024-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
WO2024154180A1 (ja) * 2023-01-16 2024-07-25 シャープディスプレイテクノロジー株式会社 薄膜トランジスタ、表示装置および表示装置の製造方法
KR20240141891A (ko) * 2023-03-20 2024-09-30 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847661A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN102782858A (zh) * 2009-12-25 2012-11-14 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245450A (en) 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP2909266B2 (ja) 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
JP3712774B2 (ja) 1996-03-29 2005-11-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示素子
JP3268993B2 (ja) 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
JPH11212493A (ja) 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法
JP3918412B2 (ja) 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2002311424A (ja) 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
JP2002343578A (ja) 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP2003005203A (ja) 2001-06-19 2003-01-08 Hitachi Ltd 液晶表示装置およびその製造方法
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3638922B2 (ja) * 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003295207A (ja) 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2003308042A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 画像表示装置
JP2004145300A (ja) 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100494455B1 (ko) 2003-06-11 2005-06-10 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
US7880377B2 (en) 2004-01-23 2011-02-01 Hoya Corporation Quantum dot-dispersed light emitting device, and manufacturing method thereof
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4203659B2 (ja) 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100683679B1 (ko) 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2007053286A (ja) 2005-08-19 2007-03-01 Seiko Epson Corp 発光素子、表示装置および電子機器
KR20070035341A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
WO2007043704A1 (ja) 2005-10-14 2007-04-19 Pioneer Corporation 発光素子及び表示装置
JP4808479B2 (ja) 2005-11-28 2011-11-02 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
KR100732824B1 (ko) 2005-12-02 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치 및 그의 구동방법
JP4809682B2 (ja) 2006-01-30 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP4934774B2 (ja) 2006-09-05 2012-05-16 大日本印刷株式会社 有機発光トランジスタ及び表示装置
JP2008084655A (ja) 2006-09-27 2008-04-10 Toppan Printing Co Ltd 高分子系有機ｅｌ素子の発光層の形成方法
CN100547800C (zh) 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP2009175563A (ja) 2008-01-28 2009-08-06 Sony Corp 表示装置
EP2085958B1 (en) 2008-01-29 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5019299B2 (ja) 2008-10-31 2012-09-05 栄 田中 低コスト表示装置を製造するためのホトマスク構造
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101517034B1 (ko) 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
WO2010125986A1 (en) 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20110041139A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068016A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011128442A (ja) 2009-12-18 2011-06-30 Sony Corp 表示パネル、表示装置および電子機器
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101213493B1 (ko) 2010-04-13 2012-12-20 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5659708B2 (ja) 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6272030B2 (ja) 2010-12-07 2018-01-31 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ
JP5447356B2 (ja) 2010-12-09 2014-03-19 セイコーエプソン株式会社 表示装置及び電子機器
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012146764A (ja) 2011-01-11 2012-08-02 Canon Inc 表示装置
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101875127B1 (ko) 2011-06-10 2018-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20130007310A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR101310058B1 (ko) 2011-10-06 2013-09-24 전남대학교산학협력단 역구조 유기 태양전지 및 그 제조방법
KR101963226B1 (ko) 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102013125B1 (ko) 2012-06-20 2019-08-22 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 유기 일렉트로 루미네선스 소자
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
KR102084395B1 (ko) * 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
JP2014154382A (ja) 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014218706A (ja) 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI627751B (zh) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
DE112014005486B4 (de) 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR20150073297A (ko) * 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR102281399B1 (ko) 2013-12-26 2021-07-23 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 금속 산화물의 박막, 그 박막을 구비한 유기 일렉트로 루미네선스 소자, 태양전지, 및 유기 태양전지
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102305143B1 (ko) * 2014-08-20 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2016043234A1 (ja) 2014-09-18 2016-03-24 国立大学法人東京工業大学 金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および薄膜の製造方法
EP3021373A1 (en) 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
KR102276118B1 (ko) * 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR102335112B1 (ko) 2015-01-28 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016213052A (ja) 2015-05-08 2016-12-15 株式会社Ｊｏｌｅｄ 青色有機ｅｌ素子、有機ｅｌ表示パネル及び青色有機ｅｌ素子の製造方法
CN114695562A (zh) * 2015-05-22 2022-07-01 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN107636841B (zh) 2015-06-05 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
JP2017005064A (ja) 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6582786B2 (ja) 2015-09-17 2019-10-02 日立化成株式会社 組成物、電荷輸送材料、及びインク並びにそれらの利用
JP6566316B2 (ja) 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
JP6832624B2 (ja) 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105762196B (zh) * 2016-05-16 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
US20180122833A1 (en) 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
JP6822114B2 (ja) 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
JP2018133144A (ja) 2017-02-13 2018-08-23 株式会社Ｊｏｌｅｄ 有機電界発光パネルおよび発光装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
US11069816B2 (en) 2017-09-01 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP2020076951A (ja) 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109637493B (zh) 2019-01-30 2021-04-27 惠科股份有限公司 显示面板的驱动方法及设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847661A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN102782858A (zh) * 2009-12-25 2012-11-14 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统

Also Published As

Publication number Publication date
US11937458B2 (en) 2024-03-19
KR102708846B1 (ko) 2024-09-24
TW202247460A (zh) 2022-12-01
KR102497938B1 (ko) 2023-02-08
TW201904104A (zh) 2019-01-16
US10074709B1 (en) 2018-09-11
TWI804422B (zh) 2023-06-01
TWI778058B (zh) 2022-09-21
EP3410490A3 (en) 2019-02-13
EP3410490B1 (en) 2023-09-06
EP3410490A2 (en) 2018-12-05
KR20180131402A (ko) 2018-12-10
US10403700B2 (en) 2019-09-03
US11205692B2 (en) 2021-12-21
US20190341437A1 (en) 2019-11-07
KR20230023689A (ko) 2023-02-17
JP2018206822A (ja) 2018-12-27
EP4250895A2 (en) 2023-09-27
US11626463B2 (en) 2023-04-11
US20190006451A1 (en) 2019-01-03
US20200258968A1 (en) 2020-08-13
US20220093715A1 (en) 2022-03-24
EP4250895A3 (en) 2023-12-27
US10727288B2 (en) 2020-07-28
US20230276662A1 (en) 2023-08-31
TWI833640B (zh) 2024-02-21
JP6844845B2 (ja) 2021-03-17
CN118234311A (zh) 2024-06-21
TW202333374A (zh) 2023-08-16
CN108987433B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
CN108987433A (zh) 显示装置
TWI280818B (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
TWI412138B (zh) 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI590438B (zh) 有機發光顯示面板及其製造方法
CN110875437A (zh) 具有载流子注入量控制电极的有机电致发光元件
JP7510713B2 (ja) フォトマスク群およびパターン転写方法
CN115868247A (zh) 具有涂覆型无机透明氧化物半导体电子传输层的反向结构电致发光元件
KR100386825B1 (ko) 유기전계발광디스플레이장치
CN111276628B (zh) 电致发光显示设备
US9196834B2 (en) Method of manufacturing an organic light emitting structure and method of manufacturing an organic light emitting display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant